~
.
...
,
~.

Роджър Токхайм
ЦИФРОВА
ЕЛЕКТРОНИКА
Превел от аurлпйски eзJtK
д-р инж. ЕМАНУИЛ ДЖЕРАСИ
111111111111111111111111
1 574000 007455
ИЗДАТЕЛСТВО "ТЕХНИКА"
СОФИЯ 1999

УДК 681. 32
Книгата представлява основен курс по цифрова електроника. Предназначена е главно за ученици и студенти,
изучаващи цифрови електронни схеми и устройства. Тя може да бъде полезна и на студенти и специалисти от дру­
ги области, нуждаещи се от познания за основните логически функции и елементи, цифровите интегрални схеми ,
най-разпространените цифрови устройства и системи и използването им за обработка на анапогови сигнали.
Материалът във всяка глава е обобщен накратко в края И и е съпроводен с тестове за самоконтрол , въпроси с
повишена трудност, изискващи критично осмисляне на изученото, и въпроси за преговор. Това прави книгата осо­
бено ценна в методическо <Уrношение както за учещите се, така и за техните преподаватели и я превръща в нео­
ценимо учебно помагало.
Tokl1eiш, Roger L.
Digital Electronics. Fourtl1 Ed1ti o п
ISBN 0-02 -801853 -2
.Copyright © 1994 Ьу tl1e Gleпcoe Divisioп of Macшillaп /M cGгa1v-Hill Sclюol PuЫis11il1g Сотрапу
© Емануин Нисим Джераси . превод, 1999
ISBN 954-03-0523 -3
681

Съдържание
1
Общи правила за безопасност при работа
3. 1О. Използване на инвертори за пре-
с електрически и електронни схеми
7
образуване на логически елементи 51
3.11 . TTL логически елементи,
използвани в практиката
53
Глава 1
3.12. CMOS елементи, използвани
в практиката
56
Цифрови електронни схеми 11 3.13. Откриване на повреди в прости
схеми с логически елементи
59
1.1. Какво представлява цифровата схема 11 3.14. Логически символи съгласно
1.2 . Къде се използват цифровите схеми? 13
стандарта на IEEE
62
1.3. Защо се използват цифровите схеми? 19
1.4. Как се генерира цифров сигнал?
21
1.5 . Как се измерва цифров сигнал?
23
Глава 4
Използване на двоичните
Глава 2
логически елементи
68
Бройни системи, използвани
4.1. Съставяне на схеми от булеви изрази 68
в цифровата електроника
31 4.2. Съставяне на схеми от булеви изрази
в конюнктивна нормална форма
70
2.1 . Броене в десетична
4 .3. Таблици на истинност
и двоична система
31
и булеви изрази
71
2.2. Позиционна стойност
32 4.4. Пример
72
2.3. Преобразуване от двоична
4.5. Опростяване на булеви изрази
73
в десетична бройна система
33 4.6 . Карти на Карно
74
2.4 . Преобразуване от двеетична
4. 7 . Карти на Карно с три променливи 75
в двоична бройна система
34 4.8 . Карти на Карно с четири променливи 76
2.5 . Електрошш преобразуватели на числа 35 4.9. Още примери за карти на Карно
77
2.6 . Шестнадесетични числа
35 4.1 О. Карти на Карно с пет променливи 77
2.7 . Осмични числа
37 4.11 . Използване на логически
елементи И-НЕ
80
4.12. Лесен начин за решаване
f.Тiава 3
на логически задачи
82
4.13. Решаване на други задачи
Двоични логически елементи 41
с помощта на селектори на данни 85
3 .1 . Логически елемент И
41
4.14 . Селектори на даiШИ: задача с пет
3.2. Логически елемент ИЛИ
43
променливи
87
3.3. Инвертор и буфер
44
3.4. Логически елемент И-НЕ
46
Г.ТJава 5
3.5. Логически елемент ИЛИ-НЕ
46
3.6. Лошчесю1 елеме!fr изюпочващо ИЛИ 47 Характеристики
3. 7 . Логически елемент
на пнтегралните схеми.
изключващо ИЛИ-НЕ
48
3.8 . Логическият елемент И-НЕ като
Свързване и съгласуване
96
универсален логически елемент
48 5.1 . Логически юта и шумоустойчивост 96
3.9 . Логически елементи с повече от
5.2 . Други характеристики
два входа
49
па цифровите интегрални схеми 100
3

5.3 . MOS и CMOS интегрални схеми 105 Глава 8
5.4 . Свързване на TTL И CMOS
Броячи
180
интегрални схеми с ключове
106
5.5 . Свързване на TTL И CMOS
8.1 . Броячи с последователен пренос 180
интегрални схеми към светодиоди 109 8.2 . Броячи по модул 10
5.6 . Свързване на TTL И CMOS
с последователен пренос
182
интегрални схеми
113 ·8 .3 . Синхронни броячи
183
5.7 . Свързване на ИС със зумери,
8.4 . Изваждащи броячи
185
релета, двигатели и соленоиди
116 8.5 . Броячи с автоматично
5.8 . Откриване на повреди в прости
прекъсване на броенето
185
логически схеми
118 8.6. Броячите като делители на честота 187
8.7 . TTL броячи
189
8.8 . CMOS броячи
192
lЛ.ава 6
8.9 . Използване на CMOS брояч
Кодиране и декодиране.
в електроmщ игра
197
8.10. Ошриване на повреди
Седемсегментни индикатори 126
в логически устройства с памет 199
8. 11. Откриване на повреди в брояч
203
6. 1 . Двоично-десетичен код 8421
126
6.2. Код с излишък 3
127
6.3. Код на Грей
128
6.4. ASCII код
128 Глава 9
6.5. Кодери
130 Преместващи регистри
211
6.6. Седемсегментни индикатори
със светодиоди
131 9.1. Преместващи регистри с
6.7. Декодери
133
последователно въвеждане
213
6.8. Декодер-драйвери от BCD
9.2. Преместващ регистър
в седемсегментен код
135
с паралелно въввеждане
215
6.9. Индикатори с течни кристали
138 9.3 . Универсален преместващ регистьр 217
6.10. Управление на LCD с CMOS ИС 141 9.4 . Използване на преместващия
6.11. Вакуумни флуоресцентни
регистър 74194
219
индикатори
145 9.5. 8-разреден CMOS преместващ
6.12. Управление на VF индикатори
147
регистър
222
6.13. Откриване на повреди
9.6. Използване на преместващи
в декодиращи ситеми
150
регистри в цифровата рулетка
224
9.7. Откриване на повреди в прост
nреместващ регистър
'229
Глава 7
Тригери
159
Глава 10
7.1. RS тригер
159 Аритметични cxet\-tи
235
7.2 . Синхронен RS тригер
161
7.3. D тригер
163 l О .1 . Двоично сумиране
235
7.4. JK тригер
16S 10.2 . Полусуматори
236
7 .5. Буферни регистри с D тригери 168 10.3. Пълни суматори
237
7.6 . Превключване на тригерите
169 10.4 . Триразредни суматори
238
7.7. Тригер на Шмит
171 10 .5 . Двоично изваждане
240
7.8 . Логически символи по стандарта
10.6. Паралелен субтрактор
242
на IEEE
173 10.7 . Използване на суматори
за изваждане
243
4

10.8 . Четирибитови
12.7 . Декодиране на адресите
306
суматори/субтрактори
244 12.8. Предаване на данни
308
10.9 . Суматори
12 .9 . Откриване на грешки
в интегрално изrrьлнение
246
при предаване на данни
313
10.10. Системи с паралелни
12 .1О. Система на суматор/субтрактор 315
суматори/субстрактори
248 12. 11 . Цифров часовник
316
10.1 1 . Двоично умножение
248 12.12 . Цифров часовник в интегрално
10.12 . Схеми за двоично умножение 251
изпълнение с голяма степен
10.13 . Сумиране и изваждане на числа
на интеграция
319
в допълнителен код
254 12.13. Практическа реализация
10.14. Суматори!субтрактори,
на цифров часовник
работещи с допълнителен код 257
с интегрална схема
322
10.15. Откриване на повреди в пълен
12 . 14 . Цифрови честотомери
327
суматор
259 12 .15. Експериментален
цифров честотомер
331
12.16. Таймер с индикатор с течни
Глава 11
кристали и сигнализация
334
12.17. Електронни игри
340
Памети
264
11.1 . Памет с произволен достъп (RAM)264
11 .2 . Интегрални схеми
Глава 13
със статични RAM памети
266 Свързване
11 .3. Използване на RAM
269 на аналогови устройства
11.4 . Постоянна памет (ROM)
271 към цифрови системи
352
11 .5 . Използванена ROM
273
11 .6 . Програмируеми ROM (PROM) 276 13.1 . Цифрово-аналогово
11.7 . Енергонезависими памети
преобразуване
353
за четене и запис
278 13 .2 . Операционни усnиватели
354
11.8 . Външна памет на ко мпютрите 283 13 .3 . Прост цифрово-аналогов
11.9 . Памет на микрокомпютрите
284
преобраз увател
355
13 .4 . ЦАП с R-2R матрица
357
13 .5 . Аналогово-цифров
Глава 12
преобразувател
358
Цифрови системи
294 13.6 . Компаратори на напрежение
361
13.7. Прост цифров волтметър
362
12.1. Елементи на системите
294 13 .8. Други схеми на АЦП
364
12 .2 . Цифрови системи
13 .9 . Характеристики на АЦП
366
в интегрално изпълнение
295 13.10. Един АЦП в интегрално
12.3 . Калкулатори
296
изпълнение
369
12.4. Компютри
298 13. 11 . Цифров светломер
372
12.5 . Микрокомпютри
300 13.12 . Цифров волтметър
377
12.6. Действие на микрокомпютъра 302
5

Предговор
Четвъртото издание на учебника "Цифрова
електроника" е замислено като начален курс
за читатеJШ, които едва сега се запознават с
цифровите електронни схеми. Предполага
се, че те имат математическа подготовка в
рамките на общия гимназиален курс и са за­
познати с основите на постояннотоковите
елеъ.'Трически вериги. Цифровите електронни
схеми може да се изучават преди ИJШ успо­
редно с някой от основните курсове по елек­
троника, тъй като не се изискват предвари­
телни познания за активните дискретни ком­
поненти. Необходимите сведения от двоич­
ната математика и Булевата алгебра се въ­
веждат и поясняват в хода на изложението.
Цифровата електроника не е самостояте­
лен раздел на електрониката. Първоначално
цифровите схеми са биJШ използвани в из­
числителни устройства, но днес те са нераз­
делна част от широк клас изделия, например
автомобили, свързочна техника, играчки и
видеоигри, аудиосистеми, домакинска тех­
ника, телевизионна апаратура, измервател­
на апаратура, електронни речници, меди­
цинска и военна техника и, разбира се, ком­
пютри и калкулатори. Развитието на микро­
електрониката доведе до бързо увеличаване
на приложението на цифровите схеми.
В четвъртото издание на "Цифрова елект­
роника" са добавени някои нови теми. Те
включват кратко запознаване с логическите
символи от новия стандарт на IEEE, които
все по-често се използват в справочниците
на производителите, както и по-разширено
разглеждане на новите технологии за паме­
ти. Към всяка глава са добавени кратък об­
зор и възлови въпроси.
Интересът и мотивацията на читателя се
поддържат чрез:
1. Опростени илюстрации, които подчер­
тават съществени идеи и насочват към ос­
новни принципи.
6
1
2. Многобройни и кратки автотестове (с
отговори), които дават възможност начита­
теля да затвърди незабавно материала и да
получи увереност в знанията си.
3. Резюме на всяка глава, обобщаващо
важните термини и идеи.
4. Използване на подхода "от системи към
подсистеми", който улеснява разбирането
на материала от читателя.
5. Прости методи за анализ, които изграж­
дат у читателя умения да открива повреди.
6. Схеми на електронни игри, които де­
монстрират функциите на цифровите еле­
менти.
7. Практически задачи.
~атериалът в тази книга е основан на
грижливо подбрани и формулирани конк­
ретни цели. За тяхното определяне бяха из­
ползвани проучвания, резултати от тестове
и мнения на курсисти, преподаватели и
представители на промишлеността. Подхо­
дът "от системи към подсистеми" е основен
за цифровата електроника поради широкото
използване на интегрални схеми със средна,
голяма и много голяма степен на интегра­
ция. Интегрални схеми с малка степен на ин­
теграция се използват, когато се изучават
основните принципи. Повечето от схемите в
книгата могат да се реализират и демонстри­
рат с помощта на общодостъпни TTL или
c~os интегрални схеми.
Трябва да отбележа приноса на много пре­
подаватеJШ, курсисти и представитеJШ на про­
мишленостга за създаването на тази книга.
Искам да изкажа специална благодарност на
сина си ~аршал за работата му върху книга­
та. Искам също да благодаря на други двама
членове на моето семейство- Кери и Дани­
ел - за помощта и търпението им.
Роджър Л. Токхайм

Безопасност
Електрическите и електронните схеми могат
да бъдат опасни. За да се избегнат електри­
чески удари, пожари, експлозии, механични
повреди и злополуки в резултат на непра­
вилно използване на апаратурата, трябва да
се спазват определени правила за безопас­
ност.
Може би най-голяма опасност представ­
лява електрическият удар. Протичането на
ток 10 милиампера през тялото на човека
може да го парализира и да му попречи да се
откъсне от проводника или елемента под
напрежение, до който се е докоснал. Десет
милиампера не е голям ток - това са само
десет хилядни от ампера. Обикновеното
джобно фенерче работи с ток, който е пове­
че от сто пъти по-голям!
Акумулаторите и батериите за джобни
фенерчета не са опасни при допир, защото
обикновено съпротивлението на кожата на
човека е достатъчно голямо, за да ограничи
тока до много малка стойност. Например
при допир до обикновена батерия 1,5 V през
човешкото тяло протича ток от порядъка на
микроампери (един микроампер е една ми­
лионна част от ампера). Такъв ток е твърде
малък, за да се усети.
Високото напрежение обаче може да пре­
дизвика достатъчно голям ток през кожата,
за да причини удар. Ако токът доближи или
надхвърли 1ОО милиампера, ударът може да
бъде фатален. Следователно опасността от
удар нараства с увеличаване на напрежени­
ето. Хората, които работят с високо напре­
жение, трябва да имат специална подготовка
и екипировка.
Когато кожата на човека е влажна или на­
ранена, електрическото И съпротивление
може рязко да намалее. В та1.ъв случай дори
неголямо напрежение може да причини се­
риозен удар. Опитните техници знаят това.
Освен това те знаят, че в т.нар. нисковолто­
ва апаратура може да има няколко високо­
волтови секции. С други думи, те не използ­
ват два различни начина за работа със схеми
-
един за високоволтови и един за ниско­
волтови. Те винаги спазват правилата за бе-
1
зопасност. Те не разчитат на това, че има за­
щитни устройства. Те не смятат, че апарату­
рата е изюпочена, дори когато ключът И е в
положение "изключено"- те знаят, че клю­
чът може да е повреден.
С придобиването на повече знания и опит
вие ще усвоявате много специфични прави­
ла за безопасност при работа с електричес­
ки и електронни схеми. През това време: ·
1. Винаги спазвайте предписаните проце­
дури.
2. Винаги, когато е възможно, използвай­
те сервизни описания. Обикновено те съ­
държат специфична информация за безопас­
на работа.
3. Преди да действате, разгледайте и про­
учете.
4. Когато се съмнявате, не действайте.
Консултирайте се с вашия преподавател или
ръководител.
Общи правила за безопасност при работа с елект­
рически и електронни схеми
Целта на тези правила за безопасност е да
предпазят вас и тези, които работят с вас.
Научете ги. Обсъдете ги с колегите си и по­
питайте ръководителя си за всичко, което не
разбирате.
1. Не работете, когато сте уморени или
вземате лекарство, което ви прави сънливи.
2. Не работете на слабо осветление.
3. Не работете на влажно място или смок­
ри обувки и дрехи.
4. Използвайте проверени инструменти,
апаратура и защитни устройства.
5. Избягвайте да носите пръстени, гривни
и други подобни метални предмети, когато
работите край открити елеь.'Трически вериги
и устройства.
6. Никога не предполагайте, че една схема
е изключена. Проверете я двукратно с уред,
за който сте сигурни, че работи.
7. Някои ситуации изискват двойно осигу­
ряване, което гарантира, че захранването
няма да бъде включено, докато техникът ра­
боти по схемата.
7

8. Никога не отваряйте и не отстранявай­
те защитните блокиращи устройства (клю­
чове, които автоматично прекъсват захран­
ването при отваряне на врата или панел).
9. Поддържайте чисти и в добро работно
състояние инструментите и апар:хrурата.
Сменяйте изолираните сонди и nроводници
при първия признак за нарушаванс на изола­
цията.
1О. Някои елементи, например конденза­
тори, могат да съхраннват смъртоносен за­
ряд, и то дълго време. Преди да започнете
работа с такива елементи, трябва да се уве­
рите, че са разредени.
11. Не нарушавайте заземяването на апа-
8
ратурата и не използвайте адаптери, които
го прекъсват.
12. Използвайте само пожарогасители,
които са одобрени за работа с електрическа
и електронна апаратура. Водата може да бъ­
де проводник на електрически ток и може
силно да повреди апаратурата. Обикновено
се предпочитат пожарогасители с въrnеро­
ден двуокис (СО2) или пожарогасители от
халогенен тип. В някои случаи може да се
изисква използване на пожарогасители с пя­
на. Предлаганите на пазара пожарогасители
са предназначени за различни видове пожар.
Използвайте само такива, които са подходн­
щи при конкретните условия.

13. Когато използвате разтворители и
други химикали, спазвайте инструкциите за
работа с тях. Те може да бъдат токсични или
възпламеняеми и може да повредят някои
материали, например пластмаси.
14. Някои материали, използвани в елект­
ронната апаратура, са токсични. Примери за
това се танталовите кондензатори и корпу­
сите на транзисториrе с берилиев окис. Тези
елементи не трябва да се огъват или драскат
и след като сте ги докосвали, трябва грижли­
во да измивате ръцете си. Други материали
(например изолационни тръбички, които се
свиват при нагряване) изпускат при прегря­
ване дразнещ пушек.
15. Безопасното функциониране на уре­
дите и системите може да зависи от някои
ехемни елементи. Използвайте само препо­
ръчваните резервни части.
16. Когато работите с вакуумни устройс­
тва от типа на електроннолъчевите тръби,
използвайте защитно облекло и защитни
очила.
17. Не запостайте работа с апаратура,
преди да се запознаете с предписаните ра­
ботни процедури и възможните опасности.
18. Много от инцидентите се причиняват
от хора, които бързат. Отделете нужното
време, за да защитите себе си и другите. Ти­
чането и грубите шеги са строго забранени в
работилниците и лабораториите.
Схемите и апаратурата изискват внима­
телно отношение. Изучете действието им и
начина на работа с тях. Спазвайте винаги
правилата за безопасност - от това зависят
здравето и живота ви.
9

ГЛАВА 1
Цифрови електронни схеми
1
В тази глава са разгледат-tи следните вьпроси:
1. Сравнение на някои характеристики на цифровите схеми с характеристики­
те на линейните (аналоговите) схеми.
2. Класификация на електронната апаратура като цифрова, аналогова или ком­
бинирана.
3. Сравнение на цифровите сигнали с аналоговите и определяне на нивата на
цифровите сигнали.
4. Сравнение на три типа мултивибраторни схеми и описание на приложението
на всяка от тях.
5. Анализ на прости схеми на индикатори на логически нива.
6. Някои причини за използване на цифрови схеми.
7. Някои недостатъци на цифровите схеми.
Тази rnaвa ще ви въведе в цифровата елек1роника - сnета на калкулаторите,
компютрите, интегралните схеми и двоичните цифри О и 1. Това е една завла­
дяваща област от електрониката, защото приложението на цифровите схеми
нараства много бързо. Една малка интегрална схема може да извършва рабо­
тата на хиляди транзистори, диоди и резистори. Вие всеки ден наблюдавате
работата на цифровите схеми. В магазините касовите апарати са с цифрови
дисплеи. Малките джобни калкулатори постепенно прерастват в персонални
компютри. Компютри с различна големина изпълняват сложни задачи с фан­
тастична бързина и точност. В заводите машини се управляват от цифрови
схеми. Времето се измерва от цифрови часовници. В автомобилите някои фун­
кции се управляват от микропроцесори. Техниците използват цифрови волт­
метри и честотомери.
Всеки, който работи днес в областта на електрониката, трябва да разбира
действието на цифровите електронни схеми. Евтините интегрални схеми улес­
ниха практическото изучаване на цифровата електроника. Вие също ще изпол­
звате много интегрални схеми за построяване на цифрови схеми.
1
1.1 . КАКВО ПРЕДСТАВЛЯВА ЦИФРОВАТА
СХЕМА?
Ако имате някакъв опит в областта на елек­
тротехниката или електрониката, вие може
би сте използвали аналогови електронни
схеми. Схемата на фиг. 1.1 а извежда на из­
хода си аналогов сигнал или напрежение.
Когато плъзгачът на потенцяометъра се
движи нагоре, напрежението между точките
А и В постепенно се увеличава. Когато
плъзгачът се движи надолу, напрежението
постепенно намалява от 5 до О волта (V).
Графиката на аналоговия изходен сигнал е
показана на фиг. 1.1 6. В лявата част на гра­
фиката напрежението между А и В плавно
нараства до 5 V. В дясната част то намалява
плавно до О V. Ако оставим шtъзгача в някоя
междинна точка, ще nолучим изходно нап­
режение между О и 5 V. И така аналоговите
11

sv
6
<1> 5
::>
~4
*:g_з
с
ct! 2
I
(а)
Време
(б)
Фиг. 1.1. а . Аналогов изход от nотенциометър.
б. Графнка на аналоt· ов сю· нал
Г енераmор на
nраВоъеъ лнu t---a
uмnyлcu
!''~
в
1
~о
А
е
{а)
D
високо
ниско
Време
{61
Фиг. 1.2. а. Цифров сигнал на екрана на осцнло­
скоn. б. Графнка на цифров с••rнал
устройства са устройства , в които сигналите
се променят без преJСь свания.
Цифровите устройства работят с цифрови
сигнали. На фиг. 1.2а е показан генератор на
правоъгьлни импулси. Генерираният от него
правоъгьлен сигнап се изобразява на екрана
на осцилоскопа. На фиг. 1.26 е показано
напрежението на цифровия сигнал, което
приема само стойностите +5 V или О V В
точка А напрежението скача от О V на +5 V
След това то остава известно време +5 V В
точка В напрежението скача от +5 V на О \ 1
12
и остава известно време О V В цифровите
електронни схеми присъстват само две нива
на напрежението. В графиката на сигнала на
фиг. 1.26 тези напрежения са означени като
високо (HIGН) и 1-utcJCo (LOW). Високото
напрежение е +5 V, а ниското - О V По-на­
татък ще наречем високото напрежение (+5
V) логическа единица (1), а ниското напре­
жение (О V) - логическа нула (0).
Схемите, които работят само с две нива на
сигналите - високо и ниско, се наричат
цифрови схеми. Ние вече споменахме, че
цифровата електроника е светът на логичес­
ките нули и единици. Напреженията от фиг.
Фиг. 1.3 . а. Комбиниран анало1·ов измервателен
уред. 6. Цифров мултимет·ьр. (С любешота разре­
шение на Simpson Elecfl·ic Compшzy.)

1.26 са типичните напрежения, с които ще
рабоппе в цифровата електроника.
Цифровият сигнал от фиг. 1.26 може да се
генерира с помощта на прост ключ. Той мо­
же да се генерира и от транзистор, който се
отпушва и запушва. През последните години
цифровите сигнали обикновено се генери­
рат и обработват от интегрални схеми (ИС).
Показаният на фиг. 1.3а комбиниран уред
за измерване на напрежение, ток и съпротив­
ление е пример за аналогов измервателен
уред. Когато измерваните от аналоговия уред
стойности на напрежението, съпротивление­
то или тока нарастват, стрелката постепеина
и непрекъснато се придвижва по скалата. На
фиг. 1.36 е показан цифров мултиметър. Той
е пример за цифров измервателен уред. Кога­
то напрежението, съпротивлението или то­
кът, измервани от цифровия уред, нарастват,
показанията на дисплея скачат с малки
стьпки . Цифровият мултиметьр е пример за
цифрова схема, която изпълнява функции,
присъщи доскоро само на аналогови устройс­
тва. Тази тенденция към все по-широко из­
ползване на цифрови cxe:rvrи непрекъснато се
засилва. Засега сред инструментите на съвре­
менния техник е най-вероятно да намерите и
аналогови, и цифрови измервателни уреди.
Тест
1. Разгледайте фиг. 1.2 . Нивото 5 V на
-----··(аналоговия, цифровия) сиг­
нал може да се нарече също (високо, нис­
ко).
2.
устройство е това, чийто
изходен сигнал се изменя плавно при из­
менение на входния сигнал.
1.2. КЪДЕ СЕ ИЗПОЛЗВАТ ЦИФРОВИТЕ
СХЕМИ'?
Цифровата електроника се развива бързо и
най-яркото свидетелство за това е широкото
разпространение на микрокомпютрите. Въз­
растта на микрокомпютрите еДFа надхвърля
едно десетилетие и въпреки това десетки
милиони от тях се използват в домовете,
училищата, бизнеса и управлението. Микро­
компютрите са изключително уmшерсални.
Вкъщи те може да се използват за игри, за
съставяне на семейния бюджет или за уп­
равление на осветлението и домакинските
уреди. В училището учениците могат да из­
ползват същите компютри за помощници по
правопис или математика. Учителите изпол­
зват същите компютри за 1екстообработка,
съставяне на тестове и за оценяване. В биз­
неса същите микроко:rvшютри могат да със­
тавят nлатежни ведомости, да контролират
инвентара и да съставят циркулярни писма.
В заводите микрокомпютрите се приспосо­
бяват за управление на машини, роботи и
производствени процеси. В армията ком­
пютрите управляват бомби и ракети, насоч­
ват оръдия и координират комуникации.
Ядрото на микрокомпютрите са сложни
интегрални схеми, наречени микропроцесо­
ри. Друга важна част на микрокомпютрите
са интегралните схеми с полупроводникова
памет. Микрокомпютрите с микропроцесо­
ри, интерфейсни интегрални схеми и полуп­
роводникови памети поставиха началото на
революцията на персоналните компютри
(РС). Малките компютри, които струваха
десетки хиляди долари, днес струват само
стотици. И в големите, и в малките компют­
ри се използват цифрови интегрални схеми.
Джобният калкулатор е друг пример за
цифрово електронно устройство, което се
използва почти от всекиго. Диапазонът на
калкулаторите се простира от модели за пет
долара до много сложни модификации,
предназначени за инженери и учени.
Само преди няколко десетилетия пай­
простите калкулатори струваха стотици до­
лари. По-сложните програмируеми калкула­
тори могат да се свързват към периферни
устройства, наприм:ер светлинни писалки и
принтери . Програмируемите калкулатори
постеленно прерастват в малки компютри.
Учени, инженери и техници постигнаха зна­
чителен напредък в цифровите интегрални
схеми. В резулт:1т на това цифровите елект­
ронни устройства наводниха пазара.
Напоследък се nояви и портативният (lap-
top) компютър в резултат на усъвършенст­
ването на технологията на интегралните
схеми, батериите и дисrmеите. На фиг. 1.4 е
показан компютърът Арр1е Macintosl1 Роwег
Book с цв~Iен монитор . По своите възмож­
ностн тоzи трикилограмов преносим компю­
тър е равен на няколко нас1олни микjюком-
13

Фиг. 1.4. Преносимият 1\Bcтcll комnютър Apple
Maciпtosh Powe1· Book \65С nредлага мощта и
удобството на настолния комnютър Maciпtosh при
малко тегJю и размери на бележник. (С любезното
разреu1ение на Apple Compute1; !пе.)
Фю·. 1.5. Спсциалншп ръчен часовю1к за бегачи
Marathнп на ф11рмата Тiшех. (С любешато разре­
lUС/Ше на Тimex Cm·poration.)
l4
пютърни системи. Той има 80 или 160-мега­
байтово дисково устройство, флопидисково
устройство, 4 мегабайта оперативна памет,
тракбол и вградени високоговорител и мик­
рофон. Освен това този цветен преносим
компютър има всички входно-изходни пор­
тове на стандартния Apple Macintosh.
Неотдавна фирмата Apple Computer предс­
тави хибридна система, състояща се от прено­
сим комтотър Power Book и докова стаfЩия
Dtю Dock. Duo Dock представлява корпус, в
който Power Book може да се вмъкне така,
както видеокасета се вмъква във видеомагни­
тофон. В резуmат на това се получава настол­
на система със стандартна клавиатура и голям
електроннолъчев монитор. В тази хибридна
система основните функции се съдържат в
преносимия компютър. Освен това в корпуса
Duo Dock може допълнително да се поместят
твърд диск, флошrдисково устройство, интер­
фейсни портове, както и схеми за управление
и памет за електроннолъчев монитор.
Цифровата интегрална схема, съдържаща
електронен таймер, е триумф на електронна­
та технология. На пазара може да се намерят
на ниска цена много точни многофункцио­
нални цифрови часовници. Ръчният часовник
Marathon 50 на фирмата Timex, показан на
фиг. 1.5, е пример за цифров часовник със
специални функции - програмируем елект­
ронен крачкомер и уникален режим за из­
мерване на пулса. Освен това той съдържа
хронометър, реверсивен таймер, осветление,
индикатор за деня и датата и е водоустойчив.
Захранваните от батерии ръчю1 часовници
обикновено използват дисплеи с течни крис­
таllи (LCD), които имат малка консумация.
Роботите и другите машини, управлявани от
компютри, допринасят за тайнствеността око­
ло електронните техн'ологии. Роботите завла­
дяха въображението на изобретатеmrrе, авто­
рите на научна фантастика и фИJLтvюш1те про­
дуценти. Роботьт може да се дефинира като
машина, която извършва действин и функции,
подобни на човешките. Управляващият цен­
тър на съвременните роботи е компютърът.
Ко:мпю1ърът на един робот може да бъде
препрограмиран, което позволява на машина­
та да изпълнява различни последователности
от операции. Науката, която се заJшмава с тех­
нологията на роботите, сс нарича робопzика.
Роботите обикновено се ь._rшсифнцират

според тяхното приложение. Някои роботи
се използват в обучението, рекламата и за
развлечение. Промишлените роботи най ­
често имат формата на ръка и се използват в
производството и обработката на материа­
ли. На фиг. l.ба е показан един популярен
робот, използван в обучението. Роботът
RB5X на фирмата General Robotics
Corp01·ation се управлява от вградена мик­
ропроцесорна система (компютър), която
може да се програмира с помощта на Tiny
BASIC, програмируеми памети (PROM),
RCL (език за управление на роботи) или ма­
шинен код. RB5X е подвижен робот с осеза­
телни и звукови сензори. Обикновено той се
предлага заедно с механична ръка и система
за синтез на говор. Този робот се използва в
образователните програми по наука и тех­
нология за началните и средните училища,
за да илюстрира пред учениците идеи като
компютърно управление на движението, ге­
нериране на говор и програмиране. По-голе­
мите ученици могат да използват робота
RB5X, когато изучават при.;южна цифрова
електроника, интерфейси, програмиране,
сервомеханизми, технология на сензорни
системи и изкуствен интелект.
Производствените роботи с форма на ръ­
ка се използват широко за извършване на
операции , които поради наличието на дим,
радиация, искри, монотонни движения или
високи температури може да бъдат вредни
или опасни за човека. На фиг. 1.66 е показан
промишлен робот , който извършва заварки.
Сега работното място на техника изглеж­
да по нов начин . Съпротивлението , напре­
жението и токът се измерват с цифрови мул­
тиметри . На фиг. 1. 7а е показан цифров мул­
тиметър сонда , който използва съвременен
дисплей с течни кристали. :Мултиметърът се
захранва от батерии и избира обхвнта си ав­
томатично . При измерването на малки съп­
ропшления мак симално допу стимата про­
дължителност на измерването с е маркира от
звукоn сигнал. Той има ключ за запоJ\.mяне
на измерванията и автоматично определяне
на полярността при постояннотокови измер­
вания . Всичко това е оформено като малък
блок, който тежи по-малко от 90 грама.
На повечето работни места може да сс ви­
ди и цифроn измервател на капацитет . Един
такъв уред е показан на фиг. 1.76. Този пор-
Фш·. 1.6 . а. Учебните роботи RBSX сс 11зnолзuат в
MHUI'O учнш 1 ща. (С . пvбез ното ра tре щсин е на Geneml
Robotics Cmporation. ) 6. Промишленият робот-ръка
сс 113Ползnз за извьршнзн~ на дейпостн, опасю1 за
човека. (С любез ното pmpeut eнue па Daug Maгttn . )
15

(б)
(8)
Фш·. 1.7 . а. Цифров мултиметър-сонда с автоматична настройка на обхвата. 6. Ц1tфров измервател на
каnацитет. в. Цифров честотомер. (С любезното paзpetuemre на ВК Precision.)
Фиг. 1.8 . Телевизионно изображение, вrpaдetto в
друго телевизионно изображение. (С любезното
разреш ение 1ra Plzilips Consume1· Ele c/mnics Сотрапу.)
16
тативен уред може да измерва с голяма точ­
ност капацитети в широк обхват.
Друг стандартен измервателен уред, който
може да се намери в повечето лаборатории, е
цифровият честотомер. Този цифров уред
измерва и показва с голяма точност честота­
та на променливотокови сигнали в обхвата от
няколко стотици до няколко милиона периода
в секунда. Един такъв честотомер е показан
на фиг. 1. 7в. Той има удобен за отчитане дис­
плей с обхват до 550 мегахерца (MHz). В по­
вечето от съвременните измервателни уреди
широко се използват цифрови cxervш.
Изделияга от битовата електроника (теле­
визори, стереоуредби и др.) доскоро съдър­
жаха само аналогови схеми. Сега това се про­
меня и в телевизионнm'е и звуковите системи
вече се използват някои цифрови схеми. На
фиг. 1.8 е показано действието на система за
вграждане на едно телевизионно изображе­
ние в другСI. в която за запомняне и генерира­
не на по-малкото изобра.жеm1е се използват
цифрови схеми. Повечето съвременни изде-

лия от битовата електроника вече съдържат
както аналогови, така и цифрови схеми.
На фиг. 1.9 е показано едно друго високо­
качествено изделие - музикалната станция
О 1/WFD Music Workstatioп на фирмата
Korg . Този синтезатор на музика използва
изцяло цифрова обработка и неговият 48-
мегабайтов ROM съхранява 255 звука на
музикални инструменти и 119 звука на удар­
ни инструменти. Подобно на компютър му­
зикалната работна станция има вградено
3,5-инчово флопидисково устройство и го­
ляма оперативна памет. На предния панел на
синтезатора има осветен дисплей с точкова
матрица от течни кристали (60 х 240 точки) ,
който улеснява програмирането.
Цифровите електронни схеми работят и в
съвременните автомобили. В "компютъра"
на автомобила има микропроцесор , който
управлява някои параметри на запалването,
горивната система и предаването. На фиг.
1.1 О е показан модулът за управление на
Фнr. 1.9. Цифров синтGзатор с флопидисково устройство.
(С любезното разреиtение на Kot-g US.A ., !п е.)
Фнr. 1.10 . Модулът за
управление на силовото
предаване се използва във
BCIIЧKII аВТОМОбИJ/11 С
дв11rател Cadillac
Northstar VS. (С лтобезно­
mо разрешение па Delco
r:·tccl i'OIIiC Corpoгation. )
17

Фиг. 1.11 . Двигател с променлива скорост и е.rtсктри•tеска комутация. (С любезиото разрешение на
Electгic Company.)
предаването на фирмата Delco Electronic
Corporation. Този мощен компютър е пред­
назначен за всички автомобили с двигател
Cadillac Northstar V8. На фигурата се вижда,
че в този модул са използвани много интег­
рални схеми с голяма степен на интеграция.
На информационното табло на много съв­
ременни автомобили може да се види циф­
ров скоростомер. Друг цифров дисплей по­
казва времето и настройката на системата за
озвучаване. Същият цифров дисплей показ­
ва избора на компактдисковото устройство.
Цифров термометър показва вътрешната и
външната температура, а посоката, в която
трябва да се движите, се показва от цифров
компас. Системи против блокиране на спи­
рачките правят управлението по-сигурно.
Днес nроизводителите на автомобили израз­
ходват много средства за проектиране и
внедряване на автомобилна електроника.
В много домашни уреди се използват
електрически двигатели. В някои страни съ­
ществуват нормативни документи, които
изискват от производителите да намалят
разхода на енергия на хладилниците, фризе­
рите, климатичните инсталации и отопли­
телните уреди (в САЩ се изисква до 35 про­
цента). За тази цел фирмата General Electric
е разработила двигателя с електрическа ко-
18
климатични инсталации, отоплителни
и хладилници и е с около 20 процента
ефективен от традицио~rnте
двигатели. Показаната печатна платка
държа захранващ блок и много
схеми, включително микрокомпютър
EPROM, който може да се програмира
персонален компютър за различни приш>же-1
ния. Това е постояшютоков безчетков
тел с постоянен магнит.
Във вашия дом има и други цифрови
ройства. Много домакински уреди,

Фнr. 1.12. Анарат за измерване на кръвно наляrа­
ttс с цнфров днсплеii. (С любезиото разрешение f/a
Ommn Healtllcaгe. /нс.)
ползва цифрова технология. Примери за то­
ва са джобните електронни речници, прево­
дачи от чужди езици, коректори на правопи­
са, електронни бележници и специализирани
калкулатори. Едно такова изделие, което се
побира в джоба на ризата, е Digital Book
Systeш, показано на фиг. 1.13. В това уст­
ройство може да се поставят едновременно
две платки с полупроводникова памет ROM,
които позволяват едновременен диалогов
достъп до две "книm". Двете платки с ROM
са показани на фиг. 1.13 до Digital Book
Systeш. Тази система на фирмата Franklin
представлява алтернативен джобен вариант
на по-бавния и по-скъп CD-ROM.
Най-новите и сложни цифрови устройства
намират голямо приложение в космическите
изследвания, авиацията, военното дело, ме-
Фиг. 1.13 . Електронеtl речник Digital Book System.
(С любезното разрешение на Franklin Electronic
PuЬlislring.)
дицината и телекомуникациите. Един при­
мер на нестандартно приложение на цифро­
вата електроника е ръката робот, използва­
на в космическата совалка. Машината
CAT/MRI позволява на лекарите да "поrnед­
нат отвътре"' човешкото тяло и им помага
при диапюзата на различни травми и болес-
1И. Тъй като цифровите схеми са част от
почти всяко електронно устройство, всеки
техпик с добра квалификация трябва да знае
как работят.
Тест
3. Цифровият мултиметър, показан на фиг.
1.36, има съвременен дисплей с
__ __ _ _, който е с малка консума-
ция.
4. Бързото развитие на цифровата електро­
ника е резултат от успехите в производс-
твото на
схеми.
5. Ядрото на микрокомпютрите са интеграл-
ни схеми, наречени _____
1.3 . ЗАЩО СЕ ИЗПОЛЗВАТ ЦИФРОВИ
СХЕМИ?
Електронните инженери и техници трябва да
познават както цифровите, така и аналого­
вите системи. Когато проектира една систе­
ма, инженерът трябва да реши дали ще из­
ползва цифрови, аналогови или комбинира­
ни методи. Техниците трябва да изработят
прототип или да откриват повреди и да ре­
монтират цифрови, аналогови и комбинира­
ни системи.
В миналото аналоговите електронни сис­
теми бяха по-разпространени. Информация­
та от "реалния свят" за време, скорост, тег­
ло, налягане, интензитет на светлината или
координати е по природа аналогова.
На фиг. 1.14 е показана една проста ана­
логова електронна система за измерване на
количеството на течността в резервоар.
Входът на системата е променливо съпро­
тивление. Обработката се извършва по фор­
мулата I = U/R, описваща закона на Ом. Из­
ходният индикатор е амперметър, който е
градуиран като измервател на количество
течност. Когато количеството на водата в
резервоара се увеличава, съпротивлението
19

-
АналогоВ
r--
АналогоВа
-
АналогоВ
вход
ОБРАБОТКА
ИЗХОД
I = ~ (kонстанта)
R
Фиг. 1.14 . Аналогова система за измерване на нивото на водата в резервоар
на входа намалява. Намаляването на съпро­
тивлението води до увеличаване на тока I.
Увеличеният ток води до по-голямо откло­
нение на стрелката на амперметъра и той от­
чита по-голямо количество вода.
Аналоговата система на фиг. 1.14 е прос­
та и ефикасна. Количеството на водата се
отчита пряко върху скаnата на уреда. Ако е
нужна допълнителна информация за нивото
на водата, може да се използва цифрова сис­
тема , подобна на показаната на фиг. 1.15.
Цифровите системи са необходими, кога­
то данните трябва да се запомнят , да се из­
ползват в изчисления или да се показват в
цифров или буквен вид. Цифровата система,
показана на фиг. 1.15, представлява малко
по-сложно устройство за измерване на ко­
личеството на водата в резервоара. И в тази
система входният сигнал се получава от
променливо съпротивление. Стойността на
съпротивлението се преобразува в цифров
вид от аналогово-цифров преобразувател
(АЦП). По-нататъшната обработка може да
се извърши от процесора на компютър, кой­
то може да обработва входните данни, да
съхранява и извежда информацията, да из-
лого8
~ вход
чиелява величини като скоростта на входя­
щия и изходящ поток или времето, за което
при такъв поток резервоарът ще се напълни
(или изпразни) , ит. н.
Някои от предимствата при използването
на цифрови схеми вместо аналогови са:
1. Може да се използват интегрални схеми с
малък брой външни елементи.
2. Възможно е да се съхранява информация
през произволни интервали от време.
3. Данните може да се използват за точни
изчисления .
4. Използването на съвместими елементи от
логическите фамилии улеснява проекти­
рането .
5. Системите може да се програмират и да
притежават в определен смисъл "интели­
гентност".
На цифровите системи са присъщи след­
ните ограничения:
1. Повечето процеси в "реалния свят" са
аналогови по своята същност.
2. Аналоговата обработка обикновено е по­
проста и по-бърза.
ПАМЕТ
!1
ЦuфроВ
сuгнал
ОБРАБОТКА f---- ИЗХОД
АналогоВо-цuфроВ
nреобразуВател
Централен nроцесор
ЕЛТ uлu
u nамет
цuфроВ gucnлeu
Фиг. 1.15. Цифрова система за юмерване на нивото на водата в резервоар
20

Цифровите схеми се използват във все
повече изделия, г.лавно поради наличието на
евтини и надеждни интегрални схеми. Други
причини за тяхната нарастваща популярност
са точността, стабилността, съвместимостта
с компютрите, паметта, удобството при из­
ползването им и простотата при проектира­
нето им.
Тест
6. Най-общо електронните схеми се класи-
фицират като аналогови и ______
7. Измерването на време, скорост, тег.ло, на­
лягане, интензитет на светлината и коор­
динати е
(аналогово, цифро­
во) по природа.
8. Разг.ледайте фиг. 1.14. Когато нивото на
водата пада, съпротивлението на входа се
увеличава. Това води до
(нама­
ляване, увеличаване) на тока I и измерва­
телният уред (амперметърът) ще отчете
(по-голяма, по-малка)
стойност.
9. Разг.ледайте фиг. 1. 14 и 1.15. Ако този во­
ден резервоар беше част от градската сис-
! високо
f ....
:!"'""
\_tниско
(а)
тема за водоснабдяване, където е от зна­
чение разходът на вода, по-подходяща би
била системата от фиг.
(1.14,1.15).
1О. Вярно ли е следното твърдение: основ­
ната причина за нарастващата популяр­
ност на цифровите схеми е това, че те
обикновено са по-прости и по-бързи от
аналоговите схеми.
1.4 . КАК СЕ ГЕНЕРИРА ЦИФРОВ СИГНАЛ?
Цифровите сигнали представляват напреже­
ние с две ясно различими нива. При повече­
то от схемите, с които ще работите, тези ни­
васаоколоОV(маса)имежду+3и+5VТе
се наричат TTL нива, защото се използват
във фамилията интегрални схеми TTL.
Един TTL цифров сигнал може да се гене­
рира ръчно с помощта на механичен ключ.
Разг.ледайте простата схема на фиг. 1.16а.
Когато контактната пластина на двупосоч­
ния ключ се движи нагоре и надолу, получа­
ва се цифровият сигнал, чиято графика е по-
r,
~+5V
OV (GND)
А
r-v--------------------------+sv
5V_f
1
tb високо
~
~иско
високо
Неgефuнuрана обласm
в
ниско
-------------- GND
ГасАща
схема
(б)
t1
r2
r3
r4
------------
+5v
~---~
------------
GND
(~
Фш· . 1. 16. а. Генериране на цифров cиrtJaл с 1~люч . 6. Гp:lфJIIOI на сш · нал при вибрации на контактите на
\JсханнчеtJ ключ. в . До баuяне на фиксатор за отс траня n ане на ьнбра1~шtте от прост ключ
21

казана отдясно на схемата. През интервма
от време tl напрежението е О V или ниско.
През интервала t2 то е +5 V или високо.
През интервала tЗ напрежението е отново
rш:ско, а през t4 - отново високо. (В лите­
ратурата често се използват английските оз­
начею<..я HIGH - високо, и LOW - Iшско,
както и техните съкращения Н и L. Тези оз­
начения се срещат и в някои от таблиците и
схемите на тази книга. Бел. прев.)
Едно неудобство на механичния ключ е
трептенето на контакта при превключвапето
му. Ако можем да разгледаме внимателно
какво става, когато ключът преминава от
ниско към високо ниво, ще видим картината ,
показана на фиг. 1.166. Отначало шmото
скача от ниско към високо (точка А) , но след
това поради прекъсването на контакта пада
до Iшско, а след това отново се връща на ви­
соко. Въпреrш че това става за много кратко
време, цифровите схеми са достатъчно бър­
зи и възприемат това като сигнал с нива
ниско, високо, ниско, високо. Обърнете вни­
мание, че на фиг. 1. 166 като високо и ниско
ниво всъщност са означени обхвати от нап··
режения . Иlf!:ервалът между ниското и висо­
кото юшо, ознаqен на фигурата като обхват
на неопределеност, създава затруднения в
цифровите схеми и трябва да се избягва .
За да се преодолее проблемът, илюстри­
ран на фиг. 1.16, колебанията на напрежени­
ето, причинени от трептенията на механич­
ните ключове, понякога се налага да се отс­
транят (погасят). Блоковата схема на ключ,
чиито трептения са погасени, е показана на
фиг. 1.16в. Обърнете внимание на използва­
нето на гасящата схема или фиксатора.
Много от механичните логически ключове ,
които ще използвате в лабораторни усло ­
вия, ще съдържат гасящи схеми с фиксато­
ри. Фиксаторите представляват 1npuгepu и
__J_~m11cнam"' HIGH
FО
..,
ИЭХОД
+
Om"Ycнam • ?
SV
1 (а)
ще бъдат разгледани подробно в една от
следващите глави. Забележете, че нивото на
изхода на фиксатора от фиг. 1.16в през ин­
тервала tl е ниско, но не е точно О V. През
интервала t2 нивото на изхода е високо, въп­
реки че е малко под +5 V. Същото се отнася
за ниското ниво през интервала tЗ и за висо­
кото шс~во през интервала t4 .
Би могло да се предположи, че за генери­
ране на цифров сигнал може да се използва
и бутонен ключ. При натиснат бутон би
трябвало да се генерира високо ниво, а при
опrуснат - ниско. Да разгледаме простата
схема на фиг. 1.17а. Когато бутонът е натис­
нат, на изхода наистина се полуqава напре­
жение с високо ниво - около +5 V. Когато
обаче бутонът е отпуснат, напрежението на
изхода е неопределено, защото веригата
между източника на напрежение и изхода е
отворена. Тази схема не може да работи пра­
вилно като логически ключ.
Използването на бутонен ключ за генери­
ране на цифрови импулси е възможно, но за­
е~-ю със специална схема. На фиг. 1.176 е
показана схема с бутонен ключ, свързан към
мотюf>ибратор (наричан също чакащ мул­
тивибратор). Сега при всяко натискане на
бутона моновибраторът ще извежда на из­
хода единичеи положителен импулс. Широ­
чината на импулса зависи от характеристи­
ките на моновибратора, а не от продължи­
телността на натискане на бутона.
В миналото се използваха и двете описа­
ни схеми- с тригер и с моновибратор. Те­
зи две схеми може да. се отнесат към по-об­
щия кл:ас на мултивибраторните схеми. Фик­
саторът се нарича също тригер или схема с
две устойчиви състояния (бистабилен
.мултивибратор) . Съществува още една
мултиnибраторна схема, наречена са.!vtоос­
цилиращ мултивибратор, просто м;лти-
Моно6uбраmор
(б)
-- --
-!-5V
J.'L О V {GND)
Фиr. 1.17 . а. Бутоинttят ключ не rенерира цифров сиrнал. 6. Генериране на единичен ц11фров сигнал чрез
бутонен клю•1, който задейства моновибратор
22

Самоосцuлuращ
ИЗХОД ------------------ +5 v
мyлmu6uбpamop 1-----
------------------0V
5V~
l
Фиг. 1.18. Мултивибратор, генериращ nоследователност от цифрови имnулси
вибратор или генератор на штулси. В мно­
го цифрови схеми тя се нарича часовник
(c1ock) или таймер. Самоосцилиращият мул­
тивибратор генерира цифров сигнал самос­
тоятелно, без външно превключване и без
външен сигнал. На фиг. 1.18 е показана бло­
ковата схема на един такъв мултивибратор.
Тази схема генерира непрекъсната перио­
дична последователност от импулси с висо­
ки и нисю1 ТТL-нива.
В лабораторната ви практика ще се нала­
га да генерирате цифрови сигнали. Апарату­
рата, която ще използвате, ще има плъзгачи,
бутони и мултивибратори, които генерират
сигнали с ТТL-нива, подобни на показаните
на фиг. 1.16, 1.17 и 1.18. Ще използвате съ­
що логически ключове с фиксатори за гасе­
не на трептенията като този на фиг. 1.16в.
Освен това ще използвате и генератор на
единични импулси, който се задейства от бу­
тонен ключ. Бутонът на генератора на еди­
нични импулси е свързан към моновибра­
тор, както е показано на фиг. 1.176. И накрая
вашата апаратура ще съдържа мултивибра­
тори, които ще генерират последователнос­
ти от импулси като показаната на фиг. 1.18.
ВсичЮ1 описани мултивибраторни схеми
може да се реализират с дискретни компо­
ненти (отделни резистори, кондензатори и
транзистори) 1mи с готови интегрални схеми.
В нашия курс ще използваме интегрални
схеми, защото те имат по-добри характерис­
тики и са по-евтини и по-удобни. На фиг.
1.19 е показана една практическа схема на
мултивибратор. Тази схема генерира импул­
си с ниска честота (от 1 до 2 Hz) с TTL нива.
Основен елемент в нея е интегралната схема
555, която съдържа таймер. Забележете, че в
схемата се използват и няколко резистора,
един кондензатор и захранващ източник.
Един типичен лабораторен макет на този
генератор е показан на фиг. 1.196. Обърнете
внимание на специалната монтажна дъска за
интегрални схеми. Забележете също, че из­
вод 1 на интегралната схема с осем извода
се намира непосредствено до изреза по по­
сока, обратна на часовниковата стрелка.
Монтажната схема на фиг. 1.19 е показана
за удобство. По-нататък вие ще трябва да
реализирате монтажни схеми направо от
принципните схеми върху монтажен панел
без запояване.
Тест
11. Разrnедайте фиг. 1.16в. Нивото на циф­
ровия сигнал през интервала t2 е
___ _
(високо, ниско) а през tЗ е
____
(високо, ниско).
12. Разrnедайте фиг. 1.1 7а. Когато бутонът е
отпуснат (отворен), нивото на изхода е
13. Разгледайте фиг. 1.16в. Фиксаторът се
нарича още----,--------,---
14. Разrnедайте фиг. 1.176. Устройството,
което се използва за формиране на циф-
ровия сигнал, се нарича _____
15. Разгледайте фиг. 1.19. В нея за генерира­
нето на непре~ьсната последователност
от импулси с ТТL-нива се използва ин­
тегралната схема 555, наречена
Тази схема се нарича още
1.5 . КАК СЕ ИЗМЕРВА ЦИФРОВ СИГНАЛ?
В предишния раздел видяхме как може да се
генерират цифрови сигнали с помощта на
различни видове мултивибраторни схеми.
Това са методите, които ще използвате в ла­
бораторни условия за генериране на входни
сигнали за цифровите схеми, които съставя­
те. В този раздел ще разrnедаме някои мето-
23

8
7
ИЗХОД
+
3
5V
---
6
2
1 J..IF
I
Интегрален
mauмep 555
(а),
(б)
Фиr. 1.19. а. Схема на мултивибратор с ИС 555. 6. Лабораторен макет на м;rлтивибратора върху монтаж­
на дъска
ди за проверка на сигналите на изхода на
цифровите схеми.
Да разгледаме схемата на фиг. 1.20а.
Входният сигнал се подава от прост еднопо­
тосен двупосочен ключ и източник на нап­
режение. Изходният индикатор е светодиод
(LED - Light Eшitting Diode). Резисторът
със съпротивление 150 .Q ограничава тока
през светодиода до безопасно ниво. Когато
кmочът на фиг. 1.20 е в горно положение, на
анода на светодиода се подава напрежение
+5 V. През светодиода протича ток в права
посока и той свети . Когато ключът е в долно
24
положение, анодът и катодът на светодиода
са свързани към маса и той не свети. Когато
използваме този индикатор, наличието на
светлина означава високо ниво, а липсата на
светлина означава при нормални условия
НИСКО НIШО.
Простият изходен индикатор със светоди­
од е показан отново на фиг. 1.206. На нея ло­
гическият ключ на входа е означен условно
като логически блок. Този блок работи като
ключа на фиг. 1.20а, но използва гасяща
схема. Изходният индИI\атор отново е свето­
диод с последователно свързан ограюfчите-

лен резистор. Когато входният логически
ключ на фиг. 1.206 подава ниско ниво, све­
тодиодът няма да свети. Когато логическият
кmоч подава високо ниво, светодиодът ще
свети.
На фиг. 1.21 е показан друг изходен инди­
катор със светодиод. Действието на свето­
диода е същото, както и в описаната по-горе
схема. Когато свети, той показва високо ни­
во, а когато не свети - ниско ниво. За раз­
лика от предишната схема светодиодът не се
управлява пряко от входа, а от транзистор.
Предимството на транзисторната схема от
фиг. 1.21 пред схемата с пряко управление е
в това, че тя консумира по-малък ток от из­
хода на измерваната цифрова схема. Схеми­
те на изходни индикатори със светодиоди
като тези на фиг. 1.20 и 1.21 вероятно се из­
ползват и във вашите лабораторни уреди.
Да разгледаме схемата на изходен индика­
тор с два светодиода, показана на фиг. 1.22.
Когато нивото на входа е високо (+5 V),
долният светодиод ще свети, а горнияt няма
да свети . Когато нивото на входа е ниско, ще
свети само горният светодиод. Ако напре­
жението в точка У от схемата на фиг. 1.22
попадне в областта на неопределеност меж­
ду високото и ниското ниво или ако тази
точка не е свързана към схемата, ще светят
и двата светодиода.
Изходните напрежения на цифровите схе­
ми може да се измерват и с обикновен волт­
метър. При интегрални схеми от фамилията
TTL напреженията между О и 0,8 V се възп­
риемат като ниско ниво, а . напреженията
между 2 и 5 V - като високо ниво. Напре-
ВХОД
нuВо
ИЗХОД
Аноg
жения между 0,8 и 2 V попадат в зоната на
неопределеност и са признак за неизправ­
ност в TTL схемите.
Един удобен преносим измервателен
уред, който се използва за определяне на ло­
гически нива, е логическата сонда. Една та­
кава евтина логическа сонда, конструирана
от ученици, е скицирана на фиг. 1.23а. Про­
цедурата за измерване на логически нива с
тази сонда е следната:
1. Свържете червения захранващ проводник
към извода за +5 V на измерваната схема.
2. Свържете черния захранващ проводник
(GND) към масата на измерваната схема.
3. Свържете третия захранващ проводник
(TTL) към масата на измерваната схема.
4. Допрете върха на сондата към проверява­
ната точка на цифровата схема.
5. Един от двата индикатора със светодиоди,
показани на фиг. 1.23а, трябва да светне.
Ако светят и двата, сондата не е допряна
до схемата или напрежението в точката е
в неопределената област между високото
и ниското ниво.
Логическата сонда от фиг. 1.23а може да се
използва и при измерване на логически ин­
тегрални схеми от фамилията CMOS. CMOS
е съкращение на Complemeпtary Metal-
Oxide-Semiconductor (комплементарна тех­
нология метал-окис-полупроводник). В такъв
случай захранващият проводник TTL трябва
да остане несвързан. Червеният проводник се
свързва към положителния поmос на захран­
ването, а черният - към маса . Когато допре­
те върха на сондата до измерваната точка от
ВХОД
\ Логuчесku kлlоч\
изход
Л
Bucoko
CBemu • 6ucoko нu6о
Не c6emu • нucko нu6о
(а)
(б)
Фиr. 1.20. а . Прост и з ходен индикатор със светодиод. fi. Лоrи'lески клю'l, свързан към сыцшr инд1r.катор
25

ВХОД
~"'okoнuВо 10 kП
~-5 v
ИЗХОД
CBernu•Bucoko нuВо
Не cBemu•Bucoko нuВо
Фш·. 1.21. Изходеи 1111дикатор със светодиод, уnрапляван от траиз11стор
+
5V
ВХОД
Bucoko
нuВо
Hucko
нuВо
+5v
Иt;gukamop
на нucko нuВо
ИЗХОД
Инgukamop
на Bucoko нuВо
Фиr. 1.22. Изходеи индикатор със светодиод, който nоказва високо, ниско и неопределено ниво
CMOS схемата, индикаторите със светодио­
ди ще покажат логическото ниво в тюи точка.
Пршщипната схема на логическата сонда е
показана на фиг. 1.236. В тази схема се нз­
ползва интегрален таймер 555. Интеrраii.Ната
схема 555 работи със захранващи напреже­
ния в обхвата от 5 до 18 V. TTL схемите ра­
ботят винаги с 5 \1~ докато някои CMOS схе­
ми използват напрежения, достигащи до 15
V Трите връзки към захранването са показа­
ни в лявата страна на фиг. 1.236. Червеният
проводник се свързва към положителния по­
люс на захранването, а черiшят - към ма­
са. Ако измерваната схема е ТТС, проводни-
26
кът с означение TTL също се свързва към
маса. Ако се измерва CMOS схема, провод­
никът TTL, не се свързва. Входът на логичес­
ката сонда е отляво и е свързан към изводи 2
и 6 на интегралната схема 555. Ако нивото
на това напрежение е ниско, ще светне дол­
ният светодиод (06). Ако нивото е високо,
ще светне горният светодиод (05). Когато
сондата не е свързана, ще светят и двата ди­
ода. Обърнете внимание, че логическото ни­
во на извод 3 (изхода) на схемата 555 винаги
е противоположно на входното. Следовател­
но, ако входното ниво (изводи 2 и 6) е висо­
ко, нивото на изхода на схемата 555 (извод

3) ще стане ниско. Това ще задейства горния
светодиод (индикатора за високо ниво).
Четирите силициеви диода (01 -- 04) на
фиг. J .236 предпазват интегралната схема от
подаване на обратно напрежение. Конденза­
торът Cl предпазва сондата от преходните
напрежения, които възникват, когато про­
водникът TTL не е заземен Изводът 5 на
схемата 555 е свързан към маса през резис­
тора Rl. Този резистор "пренастройва" сон­
дата от логическите нива на CMOS схемите
към логическите нива на TTL схемите.
Логическата сонда от фиг. 1.23 определя по
различен начин логическите нива в режимите
Инgukamop на нucko нuВо
(4)
+V
о,
ЧерВен
2
TTL и CMOS. На фиг. 1.24 логическите нива
на напреженията в интегралните схеми от фа­
милшпе TTL и CMOS са дефинирани като
проценти от общото захранващо напреже­
ние. При ТТС схе.\ште , където винаги се из­
ползва захранващо напрежение + 5 V, тази ло­
гическа сонда ще показва високо ниво при
напрежение над 2 V и ниско нrrво под 0,8 V
При лабораторните измерв;:ншя вие може
би ще използвате създадена от вас соrща, по­
добна на тази от фиг. 1.23 , или готова сонда.
Правилата за работа с различните сонди са
различшr, затова прочетете инструкцилга за
използване на сондата, с която ще работите-.
изходи
Инgukamop
на Bucoko нuВо
вход
lllнmeepaлeн 3
mauмep .- ..- - •
6
555
~-11E-+---8--t
1
,
..
--
" "()
1
TTL (GNГJ)
М~<са за TTL
\
J:.
Черен (маса)
DзR
1
3.9kf<
!
c:::Jt---•
.
с,
• 0.01 ~JF
(61
Инgukamop
на нucko нuВо
Фиr. 1.23 . а. <..:кн ца на ЛОI'И•Jеска сондз, конструир!~на от ученици. 6. Пр11нципна схема на лоrнческа1 а
сонда, използваща ннтсrр:шен тайш::р 555 (С любез1tоmо разр'!шет.е Hli Elertror1ic. Ki!S lnternalumal. !11с)
27

ТТL
100%
CMOS
_..::;~.;:;.0%;.:;%_ г::::-1 + напреженuе
70% L::J
високо
60%
50%
40%
Област
ЗО%
Област
на
неопреgеленосm
на
в
неопреgеленост ___,;2;::.;0;..;;%~
10%
Напреженuе
НИСКО 1
на заземяВането
•
(GND)
Фиг. 1.24. Деф11НИЦIIЯ на логическите нива за фами­
лиите TTL и CMOS ИС
Тест
16. Разгледайте фиг. 1.20. Ако нивото на
входа е високо, светодиодът _____
(ще свети, няма да свети).
17. Разгледайте фиг. 1.21. Ако нивото на
входа е ниско, транзисторът
____ е
(отпушен, запушен) и свето-
диодът
(свети, не свети).
18. Разгледайте фиг. 1.22. Ако нивото на
входа е високо, ще свети ______
(горният, долният) светодиод, защото на
_____ (катода,
анода) му има нап­
режение +5 V
19. Конструираната от ученици
___ от
фиг. 1.23 може да се използва
за измерване на цифрови схеми от фами-
лията TTL или _____
20. Нека захранващото напрежение на една
TTL схема е 5 V Съгласно фиг. 1.24 нап­
режение 2,5 V ще се определи като
___ (високо,ниско,н еопределено)ло­
гическо ниво.
21. Нека захранващото напрежение на една
CMOS схема е 1О V Съгласно фиг. 1.24
напрежение 2 V ще се определи ка-
то___ (високо, ниско, неопределено)
логическо нщзо.
ОБОБЩЕНИЕ
1. Аналоговите сигнали се променят плавно
и непрекъснато, докато цифровите сигна­
ли приемат дискретни нива, наричани
обикновено ниско и високо .
2. В компютрите, включително и микроком­
пютрите, широко се използват цифрови
схеми. Калкулаторите също са цифрови
устройства.
3. По-голямата част от съвременната елект­
ронна апаратура съдържа както аналого­
ви, така и цифрови схеми.
4. Логическите нива са различни за различ­
ните фаwmии логически схеми като TTL
и CMOS. Тези нива се нарит.:rат обикнове­
но високо , ниско и неопределено. Логи­
ческите нива за фаwшиите TTL и CMOS
са показани на фиг. 1.24.
28
5. Голямата популярност на цифровите схе­
ми се дължи на евтините цифрови интег­
рални схеми. Други предимства на цифро­
вите схеми са съвместимостта им с ком­
пютрите, възможността за запомняне,
лесното използване, простотата при про­
ектиране, точността и стабилността.
6. За генериране на цифрови сигнали се из­
ползват мултивибратори, моновибратори
и тригери.
7. За индикация на логическите нива може
да се използват прости схеми с резистори
и светодиоди, волтметри и логически сон­
ди. Вашата лабораторна апаратура веро­
яnю съдържа индикатори на ниво със
светодиоди.

ВЪПРОСI\ JA IIPПOBOP
1. 1. Дайте определение на:
а. аналогов сигнал;
б. цифров сигнал.
1.2. Начертайте графиката на периодичен правоъгълен сигнал, който се про­
меня между О и +5 V. Означете на графиката високите и ниските нива.
1.3. Посочете две устройства с логически схеми, които извършват математи­
чески изчисления.
1.4. Избройте три измервателни уреда, които съдържат цифрови схеми и се
използват от техниците.
1.5 . Разгледайте фиг. 1.15. В тази схема обработката, съхранението и извеж-
дането на данните се извършва предимно от
(аналогови,
цифрови) схеми.
1.6 . Доскоро в битовите електронни уреди (телевизори, радиоприемнiЩи и
др.) се използваха предимно
(аналогови, цифрови) схеми.
1.7 . Разгледайте фиг. 1.16. Когато за генериране на цифров сигнал се изпол­
зва еднополюсен двупосочен ключ, за формирането на изходния сигнал
се използва--,--.,----
1.8 . Разгледайте фиг. 1.17 . Когато за генериране на цифров сигнал се изпол­
зва буrонен превключвател, за формирането на изходния сигнал се из-
ползва ____
1.9.
генерира последователност от правоъгълни импулси.
1.1 О. Схемата от фиг. 1.19 се нарича _______
1.11 . Светодиодът на фиг. 1.206 свети, когато нивото на логическия ключ на
входа е
(високо, ниско).
1.12 . Разгледайте фиг. 1.22 . Когато входният ключ се превключи към ниско
ниво, ще свети
(горният, долният) светодиод.
1.13. За кои две фамилии цифрови схеми може да се използва логическата
сонда от фиг. 1.23. ·
1.14 . Разгледайте фиг. 1.236. Ако нивото на входа е ниско, нивото на извод 3
на схемата 555 ще бъде
(високо, 1шско). В резултат на това
ще свети
(горният, долният) светодиод.
1. 15. Нека захранващото напрежение на една TTL схема е 5 V. Съгласно фиг.
1.24 напрежение 1 V ще се определи като
(високо
ниско, неопределено) логическо ниво.
1.16. Нека захранващото напрежение на една CMOS схема е 1О V. Съгласно
фиг. 1.24 напрежение 8 V ще се определи като
(ви-
соко, ниско, неопределено) логическо ниво.
ВЪПРОСИ С ПОВИШЕНА ТРУДНОСТ
1.1 . Избройте няколко предимства на цифровите схеми пред аналоговите.
1.2. Когато разглеждате електронна апаратура, по какво можете да познаете,
че тя съдържа някои цифрови схеми?
1.3. Избройте поне десет устройства, които съдържат цифрови схеми.
1.4. Разгледайте фиг. 1.16а. Кой е основният недостатък на тази схема за ге­
нериране на цифрови сигнали?
1.5 . Разгледайте фиг. 1.17а. Какви затруднения създава тази схема за генери­
ране на цифрови сигнали?
29

Отrоворп на тестовете
1. високо
2. аналогово
3. течни кристани
4. интегрални
5. мнкропроцесори
6. цифрови
7. аналоrоuо
8. увелнчаване; по-голяма
зо
9. 1.15
10. нс
11. впсоко; ниско
12. неопределено
13. тригер
14. моновибратор
15. таймср; нестабилен мултиви­
братор
16. ще свети
17. не е включен; 11с свети
18. долният; анода
19. логическа сонда; CMOS
20 . високо
21. ниско

ГЛАВА 2
Бройни системи, използвани
в цифровата електроника
1
В тази глс:.ва са разгледани следните въпроси:
1. Идеята за позиционна стойност в десетична, двоична, осмична и шестнадесе­
тична бройна система .
2. Преобразуване на числа от двоична в десетична и от десетична в двоична
бройна система.
3. Преобразуване на числа от шестнадесетична в двоична, от двоична в шест­
надесетична, от шестнадесетична в десетична и от десетична в шестнадесе­
тична бройна система.
4. Преобразуване на числа от осмична в двоична, от двоична в осмична, от ос­
мична в десетична и от десетична в осмична бройна система.
Повечето хора ще ви разберат, когато кажете, че имате девет долара, защо­
то числото 9 е част от десетичната бройна система, която използваме ежед­
невно. Но цифровите електронни устройства използват "странна" числова
система, наречена двоична. Във връзка с компютрите и микропроцесорните
системи се използват и друти две странни бройни системи, наречени tuест­
надесетична и осмична. Хората, които се занимават с електроника, трябва
да знаят как се преобразуват числата от обичайната десетична система в дво­
ична, шестнадесетична и осмична система.
1
2.1 . БРОЕНЕ В ДЕСЕТИЧНА
И ДВОИЧНА СИСТЕМА
МОНЕТИ
Десеmuчно ДВоuчно
Бройната система е начин за кодиране, при
койrо за означаване на броя на различни обек­
ти се използват различни символи. В десетич­
ната бройна система се използват символите
О,1,2,3,4,5,6,7,8и9.Тезисимволиса10и
затова десетичната система понякога се нари­
ча система с основа 1О. Двоичната бройна
система използва само двата символа О и 1 и
понякога се нарича система с основа 2.
На фиг. 2.1 са показани различен брой мо­
нети заедно със символните означения, кои­
то се използват за записването на този брой.
В лявата колона са показани десетичните
означение
ЛиnсВат
о
•
••
2
•••
з
••••
4
•••••
5
••••••
6
•••••••
7
••••••••
8
•••••••••9
символи, с които сме свикнали. В дясната Фиr. 2.1. Символи за записване на числа
означение
о
10
11
100
101
110
111
1000
1001
31

колона са показани символите, с които съот­
ветният брой се записва в двоична система.
Обърнете внимание, че О и 1 в двоична сис­
тема означават същото, което означават и в
десетична система. Десетичното число 2 се
записва в двоична система като 10 (чете се
"едно, нула"). Числото 3 се записва като 11
(чете се "едно, едно"). Числото 9 се записва
като 1001 (чете се "едно, нула, нула, едно").
За работата ви в областта на цифровата
електроника е необходимо да запомните
двоичното представяне поне на числата до 9.
Тест
1. Двоичната бройна система понякога се
нарича система _____
2. Десетичното число 8 е равно на ____ в
двоична система.
3. Двоичното число О 11 О е равно на ___
в десетична система.
4. Двоичното число О 111 е равно на ___
в десетична система.
2.2 . ПОЗИЦИОННА СТОЙНОСТ
Представете си, че сте на екскурзия и в рес­
торанта са ви представили сметка за 2,43 до­
лара или 243 цента. Вие може да платите на
сервитьора по начина, ш~казан на фиг. 2.2 -
две банкноти по един долар, четири монети
по 10 цента и 3 монети по един цент.Този
пример илюстрира много важната идея за по­
зициою-ш стойност.
Да разгледаме десетичното число 648 (вж.
фиг. 2.3). Цифрата 6 означава 600, защото се
648
СТОТИЦИ ДЕСЕТИЦИ ЕДИНИЦИ
=
600+40+8
Фиr. 2.3. Позицttоина стойност в десетнчна система
намира в третата позиция отляво на десетич­
ната запетая. Цифрата 4 означава 40, защо­
то е във втората позиция. Цифрата 8 означа­
ва 8 единици, защото се намира в първата
позиция отляво на десетичната запетая. По
този начин числото 648 представлява запис
на шестстотин четиридесет и осем единици.
Това е пример за позиционна стойност на
разредите в десетична бройна система.
Броu
oбekmu
Позuцuонна
cmouнocm
ДВоично
чuсло
••
••
•• ••
••••••
•
в
4
2
11о1
~=..-/
•
•
•
••
••
••
Общ броu oбekmu = 13
• ДВоu чна
moчka
Фиг. 2.4. ПозJ:!цtюнна стойност в двоична система
Двоичната бройна система също използва
идеята за позиционна стойност. Какво озна­
чава двоичното число 11 О 1 (казва се "едно,
едно, нула, едно")? На фиг. 2.4 е показано, че
цифрата 1, която е най-близо до двоичната
точка, заема позицията на единиците и зато-
СТОТИЦИ ДЕСЕТИЦИ
ЕДИНИЦИ
32
243 ценmа =
•
•
+
+888
•
•
Фш'. 2.2. Пример за позиционна стойност

Фиr. 2.5 . Стойности на ПОЗIЩIIИТС отляво на двоичната то'lка, изразени като десетични числа и степени на 2
ва тя прибавя една единица към числото.
Цифрата О в позицията на двойките означа­
ва, че няма двойки. Цифрата 1 в позицията
на четворките добавя четири единици. Циф­
рата 1 в позицията на осмиците добавя още
осем -единици. Ако преброим !JСИЧКИ добаве­
ни по този начин единици , ще получим, че
11 О 1 е двоичен запис на числото тринадесет.
Какво можем да кажем за двоичното чис­
ло 11 ОО? Ако използваме системата от фиг.
2.4, ще получим следното:
842
позиционна стойност
да да не не двоично
1
о о число
•• ••
единици
•• ••
••
••
Следователно 11 ОО е двоичен запис на де­
сетичното число 12.
На фиг. 2.5 са показани стойностите на
позициите в двоичната система. Обърнете
внимание, че стойността на всяка позиция
се получава, като се умножи по 2 стойност­
та на позицията от дясната И страна. Това
обяснява термина "система с основа 2".
Често теглото или стойността на всяка по­
зиция в двоичната бройна система се нарича
степеи на 2. На фиг. 2.5 позиционните стой­
ности на двоичните числа са представени
както в десетичен вид, така и като степени
на 2. Например позицията 8 може да се оз­
начи като позиция 23, позкцията 32 може" да
се означи като позиция 25 и т. н.
Тест
5. Позиционната стойност на цифрата 1 в
двоичното число 1ООО е ___
6. Двокчното число 1010 е равно на десе­
тичното число
7. Двоичното число 100000 е равно на десе­
тичното число
з
8. Числото 27 е равно на десетичното число
2.3 . ПРЕОБРАЗУВАНЕ ОТ ДВОИЧНА
В ДЕСЕТИЧНА БРОЙНА СИСТЕМА
Когато работите с цифрова апаратура, често
ще се налага да преобразувате числа от двоич­
но в десетично представяне. Ако например
срещнете двоичното число 110011, как ще оп­
ределите на колко е равно в десетична ситема?
Първо напишете двоичното число във вида
ДВоuчно 11 111О 1О 11 11 1• ДВоuчна
ff
f f moчka
Десеmuчно 32 + 16 +
2+1 =51
Започнете от двоичната запетая и продъл­
жавайте наляво . Когато срещнете двоична
единица, напишете под нея десетичната
стойност на тази позиция (вж. фиг. 2 .5). Съ­
берете написаните десетични числа и ще по­
лучите десетичната стойност на числото. Та­
ка за двоичното число 11 ОО 11 ще получите
десетичното число 51.
Нека като следващ пример да преобразу­
ваме в десетично чисЛо двоичното число
1О 1О 10. Напишете отново двоичното число
във вида
Д6оuчно /1 О 11.1о ,,1О1•
+
+
+
Десеmuчно э2 + в
+
2
42
Започвайки от двоичната запетая, поста­
вете под всяка единица позиционната И
стойност от фиг. 2.5 . Съберете трите числа и
ще получите, че двоичното число 1О 1О 1О е
равно на десеткчното число 42.
Опитайте сега с едно дълго и трудно чис­
ло - преобразувайте двоично то число
11111 О 1ООО в десеткчно число. Запишете
двоичното число във вида
33

Д6оuчно
Десеmuчно512+256+128+64+32
+8
1000
С помощта на фиг. 2.5 преобразувайте
всяка двоична единица в съответната И десе­
тична позиционна стойност. Съберете тези
десетични числа. Ще получите, че двоично­
то чисЛо 11111 О 1ООО е равно на десетично­
то число 1ООО.
Тест
9. Двоичното число 1111 е равно на десе­
тичното число ---
10. Двоичното число 100010 е равно на де­
сетичното число --: -: -:-: -: -: ---
11. Двоичното число 1000001 О 1О е равно на
десетичното число ___.
·n
2.4 . ПРЕОБРАЗУВАНЕ ОТ ДЕСЕТИЧНА
В ДВОИЧНА БРОЙНА СИСТЕМА
Когато работите с електронна апаратура,
често ще се налага да извършвате и обратно­
то преобразуване - от десетична в двоична
бройна система. Сега ще опишем един ме­
тод, който можете да използвате за тази цел.
Да вземем като пример числото 13. Про­
цедурата, която ще използваме, представля­
ва повтарящо се деление на 2, както е пока­
зано по-долу:
Десеmuчно чuсло
~+2-6е4з
3~1
1~0
+
Сuгнал за kpa u
34
u ocmamъk
u ocmamъk о----,
u ocmamъk
u ocmamъk
Д6оuчно '! uсло
Отначало числото 13 се дели на 2 и се по­
лучава частно 6 и остатък 1. Този остатък
заема позиция 1 на двоичния резултат. След
това час"Цiото 6 се дели на 2 и се получава
частно 3 и остатък О. Този остатък заема по­
зиция 2 на двоичния резултат. След това
частното 3 се дели на 2 и се получава част­
но 1 и остатък 1. Този остатък заема пози­
ция 4 на двоичния резултат. След това част­
ното1сеДелина2исеполучавачастноОи
остатък 1. Този остатък заема позиция 8 на
двоичния резултат. В резултат на тази про­
цедура десетичното число 13 се преобразу­
ва в двоичното число 11 О 1.
Да упражним процедурата, като преобра­
зуваме в двоично число десетичното число
37. Повтаряме същата процедура:
Десеmuчно чuсло
liJ _,_"
~
18 .;.2 =9
9~.
4~2
2~1
1~0
••
Сuгнал за kpau
u ocmamъk
u ocmamъk о-----,
u ocmamъk 1----- .
u ocmamьk
u ocmamъk
Д6оuчно чuсло
Обърнете внимание, че делението на 2 се
прекратява, когато частното стане равно на
О. В резултат на тази процедура десетично­
то число 37 се преобразува в двоичното чис­
ло 100101.
Тест
12 . Десетичното число 39 е равно на двоич­
ното число - --
13. Десетичноrо число 1ОО е равно на дво­
ичното число ---
14. Десетичното число 133 е равно на дво­
ичн ото число ---

Вхоgна
kлaBuamypa
шшш
Изхоgен
gucnлeu
mшш
Kogep
ОбработВащ
Дekogep
о
о
шшш
блоk
@]
Десеmuчно
ДВоично ----------- • Дес еmu чно
9
1001
q
Фиr. 2.6 . Система, съдържаща кодер и декодер
2.5. ЕЛЕКТРОННИ ПРЕОБРАЗУВАТЕЛИ
НА ЧИСЛА
Ако не знаете френски език и трябва да раз­
говаряте с французин, който не знае българ­
ски език, ще имате нужда от някого, който .
да превежда от български на френски и от
френски на български. Същият проблем съ­
ществува и в цифровата електроника. Почти
всички цифрови устройства (калкулатори,
компютри ит. н.) работят само с двоични
числа. Но· повечето хора разбират само де­
сетичните числа. Това налага създаването на
електронни устройства, които да преобразу­
ват числата от десетична в двоична и от дво­
ична в десетична бройна система.
На фиг. 2.6 е показана една типична циф­
рова система, която се използва за преобра­
зуване на числа от десетична в двоична
бройна система и обратно. Устройството,
което преобразува въведените от клавиату­
рата десетични числа в двоични, се нарича
кодер (шифратор). Устройството , което пре­
образува числата от двоична в десетична
система, се нарича декодер (дешифратор).
Под фиг. 2.6 е показан пример на преобра­
зуване. Ако натиснете клавиша с десетично ­
то число 9, кодерът ще преобразува 9 в дво­
ичното число 1ОО 1. След това декодерът ще
преобразува двоичното число 1001 в десе­
тичното число 9 на изходния дисплей.
Кодерите и декодерите се използват ши­
роко във всички цифрови устройства. Нап­
ример джобният калкулатор трябва да съ­
държа кодери и декодери , за да преобразува
цееетичните числа в двоични и обратно.
Фиг. 2.6 може да се разmежда като най-обща
блокова схема на джобен калкулатор. Кога­
то натиснете клавиша 9 на клавиатурата,
числото се появява на дисплея.
На пазара може да се намерят кодери и де­
кодери, които преобразуват числа между
всеки две от използваните в цифровата елек­
троника бройни системи. Повечето от коде­
рите и декодерите, които ще използвате, са
оформени като отделни интегрални схеми.
Тест
15.
е електронно устройство,
което преобразува десетични числа в
двоични.
16. Процесорният блок на калкулатора из­
вежда числа в двоичен код. Този двоичен
.код се преобразува в десетични числа на
изходния дисплей от електронно уст-
ройство, наречено ______
2.6 . ШЕСТНАДЕСЕТИЧНИ ЧИСЛА
Шестнадесетичната бройна ситема изпол­
зва16-тесимволаО,1,2,3,4,5,6,7,8,9,А,
В,С,D,ЕиF.Наричасеощесистемасос­
нова 16. Таблицата на фиг. 2. 7 показва дво­
ичното и шестнадесетичното представяне на
числата от О до 17. Обърнете внимание, че
буквата А означава 10, В означава 11 ит. н.
Предимството. на шестнадесетичната систе­
ма е в прякото преобразуване на четирираз­
редни двоични числа . Например шестнаде­
сетичното число F е равно на двоичното
1111 . Често двоичните чис ла се записв ат ка-
35

Десеmuчно ДВоuчно Wecmнa-
gecemuчнo
о
0000
о
1
0001
1
2
0010
2
з
0011
з
4
0100
4
5
0101
5
6
0110
6
7
0111
7
8
1000
8
9
1001
9
10
1010
А
11
1011
в
12
1100
с
13
1101
D
14
1110
Е
15
1111
F
16
10000
10
17
10001
11
Фнr. 2.7. ДвOIIЧHII и шес т надесети1ни еквивалеит11
на десетичните числа от О до 17
то шестнадесетичн:и . На пример шестнадесе­
тичното число Аб представлява запис на 8-
разредното двоично число 1О 1ОО 11 О. Шест­
надесетичното записване се използва широ­
ко в микропроцесорните системи за предс­
тавяне на 8-, 16- и 32 -разредни числа.
Колко е броят на обектите, означени с
числото 10? От таблицата па фит. 2.7 може
да се види, че 1О може да означава десет, дnа
или шестнадесет обекта в зависимост от
бройната система, в която е записано това
чисJrо. Понякога към числото се добавя до­
лен индекс, с който се означава основата на
бройната система. Например 1Oto означава
десет обекта, защото долният индекс 1О по­
казва, че това е десетично число . Аналогич­
но 102 означава два обекта , а 10 16 означава ­
шестнадесет обекта.
При работа с микропроцесори и микро­
компютр и често се нал а га да се и звършва
преобразуван е от wестнадесС;тична сист емя.
в двоична и обратно. Да преобразу ваме чис­
лото С3 1 6 в двоичния му еквивалент. На фиг.
2 . 8а всяка шестнадесетична цифра е преоб­
разувана в двоичния И 4-разреден еквива­
лент (вж. фиг. 2.7). Шестнадесетичната циф ­
ра С е равна на 4-разредното двоично число
11 ОО, а 316е равно на ОО11. След комбинира-
36
нето на тези двоични групи се получава, че
С316 = 110000112.
Нека сега да извършим обратната проце­
дура и да преобразуваме двоичното число
11101010 в шестнадесетичния му еквива­
лент. Тази проста процедура е илюстрирана
на фиг. 2.86. Двоичното число се разделя на
4-разредни групи , като се започне от двоич­
ната запетая. След това всяка 4-разредна
група се преобразува в еквивалентното шес­
тнадесетично число с помощта на таблицата
от фиг. 2.7 . Примерът от фиг. 2.86 показва,
че 111010102 = ЕА1 6 ·
Wecmнagecemuчнo с
316
1 г-l г-l
ДВоuчно
1100 00112
(а)
ДВоuчно
т J•2
1
Wecmнagecemuчнo Е
д,б
(б)
Фнr . 2.8. а. Преобразуване на шестнадесетично
ч11сло в дво11чно. 6. Преобразуване на двоично
число в шестнадесетично
Да преобразуваме шестнадесетичното
число 2DBt6 в десетичния му еквивалент.
Позиционните стойности на rrьрвите три
разреда на шестнадесетичното число, пока­
зани в горния ред на фиг. 2.9, са 256, 16 и 1.
Разглежданото число има единадесет едини­
ци. То има тринадесет 16-ици, които правят
2081 о, и две 256-ици, които правят 73llo·
Следователно lDB t б = 731to.
Сега да извършим обрашата процедура и
nо~uцuонна
256
16
cmo U нocm
Wec t'1 нl'g"cemuчнo 2
о
в16
j
~J~
256
16
х2
х13
х11
--- s12
208 -11
Десеmuчно 512 + 208 + 11 = 73110
Ф11r. 2.9 . Преобразуван е на шсстн идесетнчно
ч11сло в д есетично

да преобразуваме десетичното число 47 в
шестнадесетичния му еквивалент. Тази про­
цедура представлява многократно деление на
16 и е илюстрирана на фиг. 2.10. Числото 47
оrnачало се дели на 16, в резултат на което се
получава частно 2 и остатък 15. Остатъкът
15 (F в щестнадесеmчен запис) става послед­
на значеща цифра на шестнадесетичното чис­
ло. Частното (в този пример 2) става делимо
и се дели на 16. В резултат се получава част­
но О и остатък 2. Този остатък 2 става след­
ваща цифра в шестнадесетичното число.
Процедурата завършва, защото частното е О.
В резултат на Последователното деление на
16 числото 47to се преобразува в 2Ftб·
47+16-2
10
J
f
2+16-о
u ocmamьk 15l
u ocmamьk 21 t
4710- 2 F16
Фиr. 2.10. Преобразуване на десетично число в
шестнадесетично чрез последователно деление
на 16
Тест
17. Десетичното число 15 е равно на шест-
надесетичното число ___
18. Шестнадесетичното число Аб е равно на
двоичното число ---
19. Двоичното число 1111 О е равно на шес­
тнадесетичното число _ .
20. UПестнадесетичното число 1F6 е равно
на десетичното число _ .
21. Десетичното число 63 е равно на шест­
надесетичното число __.
2.7. ОСМИЧНИ ЧИСЛА
В някои по-стари компютърни системи за
представяне на двоичната информация се из­
ползват осмични числа. Осмичната бройна
система използва осемте символа О, 1, 2, 3, 4,
5, 6 и 7. Осмичните числа се наричат още
числа с основа 8. В таблицата на фиг. 2.11 са
показани числата от О до 17·в двоична и в ос­
мична бройна система. 3-разредните двоич­
ни числа се преобразуват пряко в осмични и
затова осмичните числа може да се използ­
ват като удобен запис на двоичните.
Десеmuчно ДВоuчно Осмuчно
о
ооо
о
1
001
1
2
010
2
3
011
3
4
100
4
5
101
5
6
110
6
7
111
7
8
001 ооо
10
9
001001
11
10
001 010
12
11
001 011
13
12
001100
14
13
001 101
15
14
001 110
16
15
001 111
17
16
010 ооо
20
17
010 001
21
Фиr. 2.11. Двоични и осмични еквиваленти на
десетичните числа от О до 17
Да преобразуваме осмичното число 67s
(чете се "шест седем при основа осем") в
двоичния му еквивалент. На фиг. 2.12а е по­
казано как всяко осмично число се преобра­
зува в 3-разреден двоичен еквивалент. Ос­
мичноточисло6еравнона11О,а7- на
111. След обединяването на двете групи се
получава, че 67s = 1101112.
Осмuчно
6
78
1~
l
'1h'2
ДВоuчно
(д)
ДВоuчно
~
т т·,
!•
Осмuчно
4
1
58
(6)
Фиr. 2.12 . а. Преобразуване на осмично число в
двоично. б. Преобразуване на двоично число в
осмично
37

Нека сега да извърiiiИм обрашата проце­
дура и да преобразуваме двоичното число
1ООО 111 О 1 в осмичния му еквивалент. Тази
проста процедура е илюстрирана на фиг.
2.126. Двоичното число се разделя на 3-раз­
редни групи ( 1ОО ОО 1 1О 1), като се започне
от. двоичната запетая. След това всяка 3-раз­
редна група се преобразува в еквиваленто­
то И осмично число. Примерът от фиг. 2.126
показва, че 100 001 101 2 = 415s.
Да преобразуваме осмичното число 415
(чете се "четири едно пет") в десетичния му
еквивалент . Позиционните стойности на
първите три позиции на осмичното число,
показани в горния ред на фиг. 2.13, са 64, 8
и 1. Разmежданото число съдържа пет еди­
ници, една осмица и четири 64-тици, които
правят 256 . При сумирането им се получава
5 + 8 + 256 = 269. Следователно 415s =
=
26910·
Позuцuонна
cmouнocm
64s
8s
1s
Осмuчно
4
1
5в
1
~
~~
64
8
х4
х1
х5
256
8
5
Десеmuчно 256 + 8 + 5 = 26910
Фиr. 2.13. Преобразуване на осмично число в
десетично
Сега да извърiiiИМ обратната процедура и
да преобразуваме десетичното число 498 в
осмичния му еквивалент. За тази цел се из­
ползва процедурата, илюстрирана на фиг.
2.14, която представлява многокрашо деле­
ние на 8. Числото 498 отачало се дели на 8,
в резултат на което се получава частно 62 и
остатък 2. Остатъкът 2 става последна зна­
чеща цифра на осмичното число. Частото
(в този пример 62) става делимо и се дели на
38
49810
(
8=62
)
62+8
=J
(
7+·8=о
u ocmamъk 2 -----,
u ocmamъk 6~
u ocmamъk 7~ l
49810= 7628
Фиr. 2.14. Преобразуване на десетично число в
осмично чрез последователно деление на 8
8. В резултат се получава частно 7 и остатък
6. Този остатък 6 става следваща цифра на
осмичното число. Поредното частно (в този
пример 7) става делимо и се дели на 8. По­
лучава се частно О и остатък 7. Този остатък
става трета цифра на осмичното число. В ре­
зултат на последователното деление на 8
числото 4981о се преобразува в 762s. Обър­
нете внимание, че процедурата на многок­
ратно деление завършва, когато частото
стане О.
Техниците, инженерите и програмистите
трябва да могат да преобразуват числата от
една бройна система в друга. Много от
предлаганите на пазара калкулатори могgт
да преобразуват числа между двоична, ос­
мична, шестнадесетична и десетична бройна
система, както и да извършват изчисления
във всяка от тези системи.
Тест
22. Осмичното число 73 е равно на двоично-
то число ___
23. Двоичното число 100000 е равно на ос­
мичното число ---
24. Осмичното число 753 е равно на десе­
тичното число ---
25. Десетичното число 63 е равно на осмич­
ното число---

ОЬОЬЩЕIШЕ
1. Десетичната бройна система съдържа де­
сеттесимволаО,1,2,3,4,5,6,7,8и9.
2. Двоичната бройна система съдържа двата
символа О и 1.
3. Позиционните стойности отляво на дво­
ичната запетая са 1, 2, 4, 8, 16, 32, 64 и
т.н.
4. Всеки, който се занимава с цифрова елек­
троника, трябва да може да преобразува
числа от двоична в десетична бройна сис­
тема и обратно.
5. Кодерите са електронни схеми, които пре­
образуват десетични числа в двоични.
6. Декодерите са електронни схеми, които
преобразуват двоични числа в десетични.
7. Пiестнадесетичната бройна система съ­
държа 16-те символа О, 1, 2, 3, 4, 5, 6, 7, 8,
9,А,В,С,D,ЕиF.
8. Пiестнадесетичните числа се използват
широко в изчислителната техника за
представяне на двоични числа.
9. Осмичната бройна система съдържа
осемтесимволаО,1,2,3,4,5,6и7.Тясе
използва за представяне на двоичните
числа в някои компютърни системи.
BЫIPUCII Н III'ПOliOP
2.1 . Как се произнася десетичното число 1ОО 1?
2.1 . Как се произнася двоичното число 1ОО 1?
2.3 . Преобразувайте следните двоични числа в десетични:
а. 1;
е. 10000;
б. 100;
ж.10101;
в. 1о1;
з. 11111;
г. 1О11;
и. 11ОО11ОО;
д. 1000;
к. 11111111.
2.4 . Преобразувайте следните десетични числа в двоични:
а. О;
е. 64;
б. 1;
ж. 69;
в. 18;
з. 128;
г. 25;
и. 145;
д. 32;
к. 1001.
2.5 . Кодирайте следните десетични числа в двоични:
а. 9;
г. 13;
б. 3;
д. 10;
в. 15;
е. 2.
2.6 . Декодирайте следните двоични числа в десетични:
а. ОО 1О;
г. О 111;
б. 1011;
д. 0110;
в. 1110;
е. 0000.
2.7 . Каква е функцията на кодера?
2.8 . Каква е функцията на декодера?
2.9 . Напишете в двоичен вид десетичните числа от О до 15.
2.10. Преобразувайте в двоичен вид следните шестнадесетични числа:
а. 8А;
в. В7;
б. 6С;
г. FF.
39

2. 11 . Преобразувайте следните двоични числа в шестнадесетични :
а. 01011110;
б. 00011111;
в. 11о11о11;
г. оо 110000.
2.12 . Шестнадесетичното число 3Е6 = _ __ IO·
2.13. Десетичното число 4095 = ___ 10 ·
2.14 . Осмичното число 156 = _
__
10·
2.15. Десетичното число 391 = _ __ s.
Bblli'OCII ( IIOBIIIIШI . \ 11'~ , {110( 1
2.1 . След като цифровите схеми в компютрите работят само с двоични числа,
защо компютърните специалисти използват осмични и шестнадесетични
числа?
2.2 . В цифровите системи, например в микрокомпютрите, често се използват
групи от 8 бита, наречени байтове. За какво според вас се използват бай­
товете в микрокомпютъра (например 110110112)?
Отrовори на тестовете
1. с основа 2
10. 34
19. 1Е
2. 1000
11.522
20.502
3.6
12 . 100111
21.3F
4.7
13. 1100100
22 . 111011
5.8или23
14. 10000101
23.40
6. 10
15 . Кодерът
24.491
7. 32
16. Декодер
25.77
8. 128
17. F
9. 15
18. 10100110
40

ГЛАВА 3
Двоични логически елементи
\
1
В тази глава са разгледани следните въпроси:
1. Имена, логически символи, таблици на истинност, функции и Булеви изрази
на осемт~ основни логически елемента .
2. Съставяне на еквивалентни логически схеми за осемте основни логически
функции само от елементи И-НЕ.
3. Преобразуване на основните логически елементи от един тип в друг с по­
мощта на инвертори.
4. Съставяне на логически елементИ с няколко входа от логически елементи с
два входа.
5. Елементи И-НЕ и ИЛИ-НЕ с инвертирани входове.
6. НомераЦия на изводите и означения на производителя върху TTL и CMOS
интегрални схеми с двуредов корпус.
7. Откриване на повреди в прости схеми с логически елементи.
8. Нови символи на логическите елементи съгласно стандарта 91 - 1984 на
IEEE.
Понякога неспециалистите гледат на компютрите, на калкулаторите и на другите
цифрови устройства като на нещо тайнствено. Всъщност цифровите електронни
устройства са изключително логични в св'оята работа. Основният градивен блок
на всяка цифрова схема е логическuлт елемент. Логическите елементи, които
вие ще използвате , работят с двоични числа, затова се наричат двоични логичес­
ки елеметпи. Хората, които работят в областта на цифровата електроника, раз­
бират добре действието на двоичните логически елементи и ги използват ежед­
невно. Запомнете, че и най-сложните компютри са изградени от логически еле­
менти. Логическите елементи може да бъдат съставени от прости ключове, реле­
та, електронни лампи, транзистори и диоди или интегрални схеми. За изгражда­
нето на цифрови схеми ние iце използваме интегрални схеми поради тяхната дос­
тъпност, широка употреба и ниска цена. Всички фамилии логически схеми, вклю­
чително TTL и CMOS, съдЪржат множество логически елементи.
3.1. ЛОГИЧЕСКИ ЕЛЕМЕНТ И
Логическият елемент И може да се нарече
елемент "всички или нищо". На фиг. 3.1 ос­
новната идея за елемента И е илюстрирана с
помощта на прости ключове. (В литературата
и каталозите за елемента И често се използва
анrnийското означение AND- бел. прев.)
Какво трябва да направите; за да светне
изходната лампа L1 от фиг. 3.1? Трябва да
затворите и двата ключа А и В.
1
ВХОДОВЕ
Фиr. 3.1. Схема И с ключове
41

Елементите И, с които ще работите най­
често, са съставени от диоди и транзистори
и са затворени в корпуса на интегрална схе­
ма. За изобразяване на елемента И се изпол­
зва логическият символ, показан на фиг.
3.2 . Елементът И се означава с този стан­
дартен символ независимо от това, дали при
реализацията му са използвани релета, клю­
чове, пневматични схеми, дискретни диоди и
транзистори или интегрални схеми. Това е
символът, който трябва да запомните и да
използвате отсега нататък за означаване на
логическитеелементи И.
АВ--г-\_ у
ВХОДОВЕ ~ изход
Фиr. 3.2. Лопtчески символ на елемента И
Терминът логически обикновено се изпол­
зва, за да се означи процес на вземане на ре­
шение. Следователно логическият елемент е
схема, която може да решава дали да каже на
изхода си "да" или "не" в зависимост от със­
тоянието на входовете си. Ние вече видяхме,
че схемата на елемента И от фиг. 3.1 казва
"да" на изхода си (лампата светва) само ко­
гато има "да" (ключовете са затворени) и на
двата входа.
Нека сега разгледаме една реална схема,
която лесно можете да реализирате в лабо­
раторни условия. Логическият елемент И
на фиг. 3.3 е свързан към входните ключо­
ве А и В. Индикаторът на изхода е светоди­
од. Ако на входовете А и В има ниско нап-
КлlочоВе
ВХОДОВЕ
ВА
А
в
Фнr. 3.3 . Практическа схема на лоrнческн елемент И
42
режение (маса), светодиодът на изхода не
свети . Тази ситуация е представена в ред 1
от таблицата на фиг. 3.4. Обърнете внима­
ние, че в ред 1 състоянията на входовете и
изходите са означени с двоични цифри. Ред
1 означава, че ако състоянието на всеки от
входовете е двоична О , състоянието на из­
хода ще бъде двоична О. Разгледайте вни­
мателно четирите комбинации от състоя­
ния на ключовете А и В на фиг. 3.4 . Забеле­
жете, че само двоична 1 и на двата входа А
и В ще причини състояние двоична 1 на из­
хода (ред 4).
Ще казваме, че в точките А, В или У има
двоична 1, ако напрежението там е +5 V (ви­
соко) спрямо маса. Двоичната О се определя
като напрежение, близко до О V (ниско)
спрямо маса. Ние използваме поло:жителна
логика, тъй като за получаването на двоич­
на 1 е необходимо положително напреже­
ние 5 V. В своята практика в цифровата
електроника вие ще използвате предимно
положителна логика .
Таблицата на фиг. 3.4 се нарича таблица
на истинност. Таблицата на истинност на
логическия елемент И съдържа всички въз­
можни комбинации на входовете А и В и ре­
зултатите на изхода. По този начин таблица­
та на истинност дефинира точно действието
на елемента И. Казва се също, че таблицата
на истинност от фиг. 3.4 описва функцията
И или конюнкция. Вие лесно ще запомните
таблицата на истинност на функцията И. На
изхода на логическия елемент И има 1 един­
ствено когато и на двата входа има 1. На
фиг. 3.4 колоната ИЗХОД на таблицата съ-
ИЗХОД
у

ВХОДОВЕ
изход
в
А
у
НаnреЖенuе Д6оuчно НаnреЖенuе Д6оuчно C6emu Д6оuчно
на kлlоча
на kлlоча
Peg
LOW
о
LOW
о
Не
о
Peg 2
LOW
о
HIGH
1
Не
о
Peg 3
HIGH
LOW
о
Не
u
Ре94
HIGH
HIGH
Да
1
тинност на елемента И
Фиr. 3.4 . Таблица на нс
На бьлгарсku
eзuk
Kamo БулеВ uзраз
Kamo логuчесku сuм6ол
Kamo mаблuца
·
на ucmuннocm
Bxogьm А е с6ьрзан
с 6xoga В 6 лоеuчесkа
схема И с uзxog У
А\В=У
Сuм6ол И
вАу
ооо
о1о
1оо
111
Фиr. 3.5. Чепtри начина на изразяване на факта,
че А и В са свързани в лоr11ческа схема И
държа 1 само в ред 4, докато за останалите
редове тази колона съдържа О .
И така вие вече познавате логическия
символ и таблицата на истинност на логи­
ческия елемент И. Сега ще се запознаете
със съкратения начин на записване на твър­
дението "входът А е свързан с входа В в ло­
гическа схема И с изход У''. Това съкратено
записване се нарича Булеа израз. Булевите
изрази са общоприет език, използван от ин­
женерите и техниците в областта на цифро­
вата електроника. На фиг. 3.5 са показани
начините за изразяване на факта, че входо­
вете А и В са свързани в логическа схема И
с изход У. На първия ред това е записано та­
ка, както бихте го съобщили на някого на
обикновен български език. На следващия
ред виждате Булевия израз за свързването
на входовете А и В в схема И. Обърнете
внимание , че в Булевия израз функцията И
се символизира чрез знака за умножение
(точка) . И четирите начина, показани на
фиг. 3.5 , се използват широко и трябва да се
владеят от всички , които се занимават с
цифрова електроника .
Тест
1. Откъм страната на изхода логическият
символ на елемента И е -------­
(плосък, заострен , закръглен) .
2. Напишете Булевия израз за логически
елемент И с два входа.
3. Разгледайте фиг. 3.3 . Когато на двата вхо­
да има високо ниво , на изхода У ще има
ниво и светодиодът
___ _
(ще свети, няма да свети) .
3.2. ЛОГИЧЕСКИ ЕЛЕМЕНТ ИЛИ
Логическият елемент ИЛИ (английското оз­
начение е OR) може да се нарече елемент
"който и да е или всички". На фиг. 3.6 основ-
ВХОДОВЕ
А
в
+
изход
Фиr. 3.6. Схема ИЛИ , 11зползваща ключове
43

ВХОДОВЕ
ИЗХОД
в
А
у
Клlоч lдВоuчно Клlоч ДВоuчно CBemu lдВоuчно
OmOopett
о Оm8орен
о
Не
о
ОmВорен
о З..mBopet
1
Да
1
Зem8opett
1 OmOopet
о
Да
1
Эаm8оре11
1 Эam6opett
1
Да
1
ФttГ, 3.7. Таблица на ИСТИННОСТ на eЛCMCIITa ИЛИ
ната идея за елемента ИЛИ е илюстрирана с
помощта на прости ключове. Or схемата на
тази фигура се вижда, че лампата на изхода
ще свети, когато един от двата или и два­
та ключа са затворени, и няма да свети са­
мо когато и двата КЛЮ'!а са отворени. На
фиг. 3.7 е показана таблицата на истинност,
описваща състоянията на входовете и изхо­
да за схемата ИЛИ от фиг. 3.6 . Казва се , че
тази таблица описва фующията ВКЛЮЧ­
ВАЩО ИЛИ - дизюнкция. На изхода на
елемента ИЛИ има О единствено когато на
всички входове има О. На фиг. 3.7 колоната
ИЗХОД на таблицата съдЪржа О само в ред
1, докато за останалите редове тази колона
съдържа 1.
Логическият символ на елемента ИЛИ е
показан на фиг. 3.8 . За това свързване може
да се каже, че входЪт А е свързан с входа В
в логическа схема ИЛИ с изход У. На фиг.
3.8 е показан и Булевият израз за функция­
та ИЛИ. Обърнете внимание, че в него фун­
кцията ИЛИ се символизира чрез знака за
събиране (+).
Ав~У
ВХОДОВЕ ~·
изход
А+В=У
\.._
Сuм8ол ИЛИ
Фиг. 3.8 . Логически символ и Булев израз на еле­
мента ИЛИ
Трябва да запомните логическия символ,
Булевия израз и таблицата на истинност на
логическия елемент ИЛИ.
44
Тест
4 . Оrкъм страната на изхода логическият
символ на елемента ИЛИ е
__ ___ __
(плосък , заострен , зак­
ръглен).
5. Напишете Булевия израз за лошчееки
елеме нт ИЛИ с два входа .
6. Разгледайте фиг. 3.8. Когато нивото на
входовете А и В е ниско , нивото на изхо-
даУщебъде___
7. Разгледайте фиг. 3.7 . Тази таблица на ис­
тинност описва логическата функция
_ ___
(ИЗКЛЮЧВАЩО, ВКЛЮЧ­
ВАЩО) ИЛИ.
3.3 . ИНВЕРТОР И БУФЕР
Всички логически елементи , които разгле­
дахме досега, имат два входа и един изход .
За разлика от тях схемата НЕ (английското
означение е NOT) има само един вход и
един изход. Схемата НЕ често се нарича ин­
вертор. Функцията на схемата НЕ е да дава
на изхода си сигнал с логическо ниво, обрат­
но на нивото на входния сигнал. Логически­
ят символ на инвертора (схемата НЕ) е пока­
зан на фиг. 3.9.
ВХОД А --D>o- у изход
У=д"' Сuм8ол НЕ
Фиг. 3.9 . Логически символ и Булев израз на
инвертор
Ако на входа А на схемата от фиг. 3.9 се
подаде лошческо ниво 1, на изхода У ще се
получи логическо ниво О. Казва се, че инвер­
торът обръща или инвертира входния сиг­
нал. На фиг. 3.9 е показано също как се за­
писва Булевият израз на функцията НЕ.
Обърнете внимание на чертичката (-) над
буквата А, която показва, че сигналът А е ин­
вертиран. Булевият израз А се чете "не А".
Таблицата на истинност на инвертора е
показана на фиг. 3.10. Ако нивото на входа
на инвертора е О, нивото на изхода е 1. Ако

вход
изход
А
у
Hanpe:Jkeнuo Д6оuчно
НвnреЖенuе
Д8оu.,.но
нucko
о
Bucoko
1
Bucoko
1
нucko
о
Фиг. 3.\ 0. Таблица на ИСТИННОСТ на IIHBepтop
нивото на входа е 1, нивото на изхода е О.
Вижда се, че изходът винаги е обратен на
входа.
И така, когато един сигнал премине през
инвертор, той се обръща или инвертира.
Може да се каже също, че на изхода се по­
лучава неговото отрицание.
На фиг. 3.11 е показана схема, при която
входният сигнал А преминава през два ин­
вертора. Отначало А се инвертира и се по­
лучава "не А" (А). След това сигналът се ин­
ВЗJТИра втори път и се получава "не не . А"
(А). Ако изразим . това с логически нива, ще
видим, че когато входното .ниво се инверти­
ра два пъти, на изхода се получава същото
ниво. Следователно А е равно на А. С други
думи, един Булев израз с две черти над него
е равен на израза под двете черти, както е
показано в долната част на фиг. 3.11 .
вход
изход
А
uнBepmupaнe
uнBepmupaнe
Лооu ,всkа 1
Логuчесkа О
Логuчесkа 1
СлеgоВаmелно д=А
Фиг. 3.11. Резултат от двойно инвертиране
На фиг. 3.12 са показани два често изпол­
звани логически символа , които приличат на
символа на инвертора. Първият от тях, по­
казан на фиг. 3.12а , представлява друг начин
за изобразяване на инвертор и също означа­
ва функцията НЕ.
Символът от фиг. 3.126 означава неинвер­
тиращ буфер или драйвер. Неинвертиращи­
ят буфер няма логически функции, а се из­
ползва за осигуряване на по-голям управля­
ващ ток: на изхода, отколкото може да оси­
гури нормалният логически елемент. Тъй ка:..
вход
изход
А
(а}
вход
изход
А
(б}
Фиг. 3.12. а. Друг логически символ на 11нвертор.
6. Логически символ на неинвертиращ буфер
(драйвер)
то стандартните цифрови интегрални схеми
могат да осигурят ограничен изходен ток,
неинвертиращият буфер/драйвер има голя­
мо значение при свързването на интегрални
схеми с други елементи, като светодиоди,
лампи и др. Предлагат се както инвертира­
щи, така и неинвертиращи буфери .
Вие вече знаете логическите символи, Бу­
левия. изра'З и таблицата на истинност на ин­
вертора (логическия елемент НЕ). Освен то­
ва знаете символното означение на буфера
(драйвера) и неговото предназначение да
управлява . светодиоди, лампи и други еле­
менти. В ~воята работа с цифрови електрон- .
ни схеми вие ще използвате ежедневно ин­
вертори и буфери.
Тест
8. Разrnедайте фиг. 3.9. Ако на входа А има
1, на изхода У на · инвертора ще има
9. Разrnедайте фиг. 3.11 . Ако на входа А на
левия инвертор има О, на изхода на десния
шmертор ще има __.
1О. Напишете Булевия израз, който описва
действието на инвертора.
11. Коя друга дума може да се използва
вместо "инвертира".
12. Разrледайте фиг. 3 .126. Ако на входа А
има О, на изхода на буфера ще има
45

3.4 . ЛОГИЧЕСКИ ЕЛЕМЕНТ И-НЕ
Логическите елементи И, ИЛИ и НЕ са три­
те основни схеми, с които може да се съста­
вят всички цифрови схеми. Елементът И-НЕ
(с английско означение NAND) изпълнява
логическата функция "не И" или инвертира­
но И. Стандартното логическо означение на
елемента И-НЕ е показано на фиг. 3.13а.
Малкото кръгче отдясно на логическия сим­
вол означава , че сигналът на изхода на еле­
мента И се инвертира.
ВХОДОВЕ
А
в
(а)
. изход
(б)
Фиr. 3.13 . а. Лоrи•tески символ на елемента И-НЕ.
6. Булев израз за •входа от елемента И-НЕ
На фиг. 3.136 е показано как логическата
функция И-НЕ може да се реализира с два
отделни елемента - логически елемент И и
инвертор. На същата фигура са показани и
Булевите изрази за логическия елемент И ·
(А.В) и на логИческия елемент И-НЕ (А.В).
На фиг. 3.14 са показани една до друга
таблиците на истинност на логическите
ел ементи И и И-НЕ . Обърнете внимание ,
че таблицата на истинност на логическия
елемент И-НЕ се получава чрез обръщане
ВХОДОВЕ
изход
в
А'
и
И-НЕ
о
о
о
1
о
1
о
1
1
о
о
1
1
1
1
о
Фиг. 3.14. Таблица на истинност на лоt·ичесюпе
елементи И и И-НЕ
46
на логическите нива на изхода на елемен­
та И.
Логическият елемент И-НЕ се използва
широко в цифровата апаратура. Запомнихте
ли логическото означение, Булевия израз и
таблицата на истинност на елемента И-НЕ?
Трябва да ги знаете наизуст. От таблицата
на фиг. 3.14 се вижда, че на изхода на еле­
мента И-НЕ има О само когато на всички
входове има 1.
Тест
13 . От страната на изхода логическият сим­
вол на елемента И-НЕ е
(плосък
с кръгче, заострен с кръгче, закръmен с
кръгче). ·
14. Напишете Будевия израз за логически
елемент И-НЕ с два входа.
15. Разmедайте фиг. 3.13а. Когато на двата
входаАиВима1,наизходаУнаеле-
мента И-НЕ ще има
. Това ___
(е, не е) единственият изход на елемента
И-НЕ.
~.5. ЛОГИЧЕСКИ ЕЛЕМЕНТ ИЛИ-НЕ
Логическият елемент ИЛИ-НЕ (с английско
означение NOR) е всъщност елемент "не
ИЛИ" . С други думи , изходът на елемента
ИЛИ-НЕ се получава, като се инвертИра из­
ходът на елемент ИЛИ. Логическият символ
на елемента ИЛИ-НЕ е показан на фиг.
3.15а. ~акто се вижда, това е логическият
ВХОДОВЕ
А
в
:=:Dr-y
(а)
(б}
изход
А+В
Фш·. 3.15 . а. Логнчсски CIIMBOJJ на елемента ИЛИ­
НЕ.·б. Булев израJ за I!Зхода от елемента ИЛИ-НЕ

символ на елемента ИЛИ с малко кръгче на
изхода, което означава инвертиране. На
фиг. 3.156 логическата функция И-НЕ е реа­
лизирана с отделни схеми на логически еле­
мент ИЛИ и инвертор. Булевият израз на
~х"ftната по този начин функия ИЛИ-НЕ
На фиг. 3.16 са показани една до друга
таблиците на истинност на логическите еле­
менти ИЛИ и ИЛИ-НЕ. Обърнете внимание,
че таблицата на истинност на логическия
елемент ИЛИ-НЕ се получава чрез обръща­
не на логическите нива на изхода на елемен­
та ИЛИ.
ВХОДОВЕ
изход
в
А
или
ИЛИ-НЕ
о
о
о
1
о
1
1
о
1
о
1
о
1
1
1
о
Фиr. 3.16. Таблица на ИСПIННОСТ 11а ЛОПIЧССКIIТС
елементи ИЛИ 11 ИЛИ-НЕ
Препоръчвам ви да запомните логическия
символ, Булевия израз и таблицата на ис­
тинност на логическия елемент ИЛИ-НЕ, за­
щото ще ви' трябват често във вашата прак­
тика. На едИНствения изход на елемента
ИЛИ-НЕ има единица само когато на всички
входове има О.
Тест
16. От страната на изхода логическият сим­
вол на елемента ИЛИ-НЕ е
(пло­
сък с кръгче, заострен с кръгче, закръг­
лен с кръгче).
17. Напишете Булевия израз за логически
елемент ИЛИ-НЕ с два входа.
18. Разгледайте фиг. 3.15а. Когато на входа
АимаО,анавходаВима1,наизходаУ
на елемента ИЛИ-НЕ ще има ___
Това
(е, не е) единственият изход
на елемента И-НЕ.
19. Разгледайте фиг. 3.15а. Когато на двата
входа има О, на изхода У на елемента
ИЛИ-НЕ iце има ___.
3.6. ЛОГИЧЕСКИ ЕЛЕМЕНТ
ИЗКЛЮЧВАЩО ИЛИ
Логическият елемент ИЗКЛЮЧВАЩО
ИЛИ (с ашлийско означение XOR) може да
се нарече елемент "който и да е, но не всич­
ки". Логическият символ на този елемент е
показан на фиг. 3.17а, а Булевият израз­
на фиг. 3.176. Функцията ИЗКЛЮЧВАЩО
ИЛИ се означава с $.
:j[)---y
ВХОДОВЕ
(а)
ИЗХОД
(бl
Фиr. 3.17. а. ЛогичеСКИ CIIMBOЛ на елеме1па
11зключващо ИЛИ. б. Булев израз за изхода от
елемента IIЗКЛЮЧВаЩО ИЛИ
ВХОДОВЕ
изход
ИЗКЛЮЧВАЩО
в
А
или
или
о
о
о
о
о
1
1
1
1
о
1
1
1
1
1
о
Фиг. 3.18. Таблица на истинност на логическите
елементи ИЛИ 11 изключващо ИЛИ
На фиг. 3.18 са показани една до друга
таблиците на истинност на логическите еле­
менти ИЛИ и ИЗКЛЮЧВАЩО ИЛИ. Обър­
нете внимание, че когато на някой от входо­
вете, но не и на двата, има 1, на изхода на
елемента ИЗКЛЮЧВАЩО ИЛИ има 1.
Тест
20. Логическият елемент ИЗКЛЮЧВАЩО
или понякога се нарича -----
21. Напишете Булевия израз за логически
елемент ИЗКЛIОЧВАЩО ИЛИ с два
входа.
47

22. Разгледайте фиг. 3.17а. Когато на двата
входа има 1, на изхода У на елемента
ИЗКЛЮЧВАЩО ИЛИ ще има ___
3.7 . ЛОГИЧЕСКИ ЕЛЕМЕНТ
ИЗКЛЮЧВАЩО ИЛИ-НЕ
Логическият символ на логическия елемент
ИЗКЛЮЧВАЩО ИЛИ-НЕ (с английско оз­
начение XNOR) е показан на фиг: 3.19а.
Обърнете внимание, че това е логическият
символ на елемента ИЗКЛЮЧВАЩО ИЛИ,
към изхода на ко~по е добавено кръгче, озна­
чаващо инвертиране. На фиг. 3.196 е показан
един от Булевите изрази, който се използва
за функцията ИЗКЛЮЧВАЩQ__ИЛИ-НЕ.
Тази функция се записва като Аеэ В Чертата
над израза А 6Э В показва, че сме инвертира­
ли изхода от логически елемент ИЗКЛЮЧ­
ВАЩО ИЛИ. Разгледайте табшщата на ис­
тинност на фиг. 3.20. От нея се вижда, че из­
ходът на логическия елемент ИЗКЛЮЧВА­
ЩО ИЛИ-НЕ се получава, като се инвертира
изходът на елемент ИЗКЛЮЧВАЩО ИЛИ.
ВХОДОВЕ
(а}
изход
А~-
8~АеВ
(б}
Фиг. 3.19. а. Логически символ на елемента ИЗ­
КЛЮЧВАЩО ИЛИ-НЕ. б. Булев израз за изхода
от елемента ИЗКЛЮЧВАЩО ИЛИ-НЕ
ВХОДОВЕ
изход
в
А
ИЗКЛЮЧВАЩО ИЗКЛЮЧВАЩО
или
ИЛИ-НЕ
о
о
о
1
о
1
1
о
1
о
1
о
1
1
о
1
Фиг. 3.20. Табтща на IICПIНiiOCT на лоi"ичесtште еле­
мент!! ИЗКЛЮЧВАЩО ИЛИ 11 ИЗКЛЮЧВАЩО
ИЛИ-НЕ
48
Тест
23. Логическият символ на елемента ИЗК­
ЛЮЧВАЩО ИЛИ-НЕ се получава, като
се добави кръгче за
към
изхода на елемента ______
24. Напишете Булевия израз на логически
елемент ИЗКЛЮЧВАЩО ИЛИ-НЕ с
два входа.
25. Разгледайте фиг. 3.19а. Когато на входа
АимаО,анавходаВима1,наизходаУ
на елемента ИЗКЛЮЧВАЩО ИЛИ-НЕ
ще има ____.
3.8. ЛОГИЧЕСКИЯТ ЕЛЕМЕНТ И-НЕ
КАТО УНИВЕРСАЛЕН ЛОГИЧЕСКИ
ЕЛЕМЕНТ
Вие вече познавате основните градивни
блокове, които се използват във всички
цифрови схеми . Знаете също характеристи­
ките на елементще И, ИЛИ, И-НЕ, ИЛИ­
НЕ, ИЗКЛЮЧВАЩО ИЛИ и ИЗКЛЮЧВА­
ЩО ИЛИ-НЕ, както и на инвертора. На па­
зара може да се намерят интегрални схеми,
които изпълняват всяка от тези седем основ­
ни функции.
Ако разгледате каталозите на производи­
телите, ще видите, че логическите елементи
от тип И-НЕ се срещат по-често от остана­
лите елементи. Причина за това е възмож­
ността с елемента И-НЕ да се създават дру­
ги типове елементи. Сега ще покажем как
елементът И-НЕ може да се използва като
"универса..rrен" елемент.
На фиг. 3.21 е показано как можете да съ­
едините елементи И-НЕ, за да реализирате
всяка от останалите логически функции. В
лявата колона на таблицата е написана логи­
ческата функция, която трябва да се реали­
зира. В средната колона е показан логичес­
кият символ на съответния елеменr. В дяс­
ната колона е показана схемата, по която
трябва да се свържат елементите И-НЕ, за
да се реализира логическата функция. Не е
необходимо да помните таблицата от фиг.
3.21 наизуст , но можете да я използвате за
справка при вашата бъдеща работа с цифро­
ви схеми .

ЛОГИЧЕСКА
ФУНКЦИЯ
ИнВерmор
и
OR
ИЛИ· НЕ
ИЗКЛЮЧВАЩО
И/\ И
символ
А --{>о-д
;:о--А·В
=:r>-A+B
A~JГ+g
в~
иэКIIючвдщо Ав ~А Ф в
ИЛ.,·НЕ
~
СХЕМА, СЪСТАВЕНА САМО ОТ ЕЛЕМЕНТИ И-НЕ
А~А
;=D-то--А·В
А
А+В
в
Ф11r. 3.21. Схеми, съставени само от елементи И-НЕ
Тест
26. Елементът И-НЕ може да изпълнява
функцията на инвертор, ако входовете
___
(се свържат заедно, се оставят
несвързани).
27. Колко елемента И-НЕ с два входа
трябва да се използват, за да се реали­
зира функцията ИЛИ също за два вхо­
да?
4
3.9. ЛОГИЧЕСКИ ЕЛЕМЕНТИ С ПОВЕЧЕ
ОТ ДВАВХОДА
Логическите елементи, които разrnедахме
досега, бяха с един или два входа. В практи­
ката често са необходими елементи с повече
входове. На фиг. 3.22а е показан елемент И
с три входа. Булевият израз А.В.С = У,
описващ действието на този елемент, е пока­
зан на фиг. 3.226. Таблицата на истинност,
49

А
в
с
с
о
о
о
о
1
1
1
1
(в)
А·В·С-У
(б)
ВХОДОВЕ
ИЗХОД
в
А
у
о
о
о
о
1
о
1
о
о
1
1
о
о
о
о
о
1
о
1
о
о
1
1
1
(В)
Фнr. 3.22. Тр11входов елемент И. а. Лоrнческн сим­
вол. 6. Булев израз. в. Таблица на 11стннност
показана на фиг. 3.22в, съдържа всички въз­
можни комбинации на логическите нива на
входовете А, В и С. Съответните нива на из­
хода на тривходовия елемент И са дадени в
дясната колона на таблицата. Обърнете вни-
у
(б)
Фнr. 3.23. Увеличаване на броя на входовете. а.
Използване на два елемента И за получаване на
три входа. 6. Използване на три елемента И за
полу'lаване на четнри входа
50
м
б
ание, че броят на възможните входни ком-
инацин за елемент с три входа е осем .
Как можем да реализираме елемент И с
ри входа, ако разполагаме само с елементи
т
и с два входа? Отговорът е показан на фиг.
3.23а. Тривходовият елемент И, показан в
сната страна на фигурата , е съставен от
дя
два двувходови елемента И. На фиг. 3.236 е
показано как може да се реализира четирив-
ходов елемент И с двувходови елементи И.
На фиг. 3.24а е показан логическият символ
'
А----1
L-..
в~
c___,J
у
,
o---J
J (в)
A+B+C+D=Y
(б)
ВХОДОВЕ
изход
о
с
в
А
у
о
о
о
о
о
о
о
о
1
1
о
о
1
о
1
о
о
1
1
1
о
1
о
о
1
о
f
о
1
1
о
1
1
о
1
о
1
1
1
1
,
о
о
о
1
1
о
о
1
1
1
о
1
о
1
1
о
1
1
1
1
1
о
о
1
1
1
о
1
1
1
1
1
о
1
1
1
1
1
1
(В}
l
1
1
1
Фнr. 3.24. Четнривходов елемент ИЛИ. а. Лоrнчес-
кн символ, показващ как моrат да се означат по-
вече входове, коrато Шltрнната на с11мвола 11е е до-
статъчна. 6. Булев Jtзраз. в. Табл11ца на 11стинност

на четиривходов елемеш ИЛИ. Булевият из­
раз А+ В + С + D =У, описващ този елемеш,
е показан на фиг. 3.226. Този израз се чете та­
ка: вход А или вход В, или вход С, или вход D
е равно на изход У. Спомнете си, че знакът +
в Булевите изрази означава логическа функ­
ция ИЛИ. Таблицата на истиmюст на чети­
ривходовия логически елемент ИЛИ е показа­
на на фиг. 3.24в. Обърнете внимание, че нали­
чието на четири входа води до шестнадесет
възможни комбинации от логически нива на
тези входове. За да разполагате с четиривхо­
дов елемеш ИЛИ, трябва или да закупите
подходящ готов елемеш, или да го съставите
с помощrа на двувходови елементи ИЛИ. На
фиг. 3.25а е показано как можете да състави­
те четиривходов елемеш ИЛИ от двувходови
елементи ИЛИ. На фиг. 3.256 е показано как
от два двувходови елемента ИЛИ може да се
състави един тривходов елемент ИЛИ. Вижда
се, че подходът за увеличаване на броя на
входовете на елементите И и ИЛИ е един и
същи (сравнете фиг. 3.23 с фиг. 3.25).
с~-...
D-.-.-
(s)
у
~D-y . ~:!2D-y
(6)
Ф11r. 3.25. Увеличаване на броя на входовете на
елементИЛИ
Увеличаването на броя на входовете на
елемента И-НЕ е малко по-сложно. На фиг.
3.26 е показано как може да се състави чети­
ривходов елемент И-НЕ от два двувходови
елемента И-НЕ и един двувходов елемеш
или.
Вероятно често ще ви се налага да изпол­
звате елементи, които имат от два до осем и
даже повече входове. Основните принципи,
разтедани тук, ще ви бъдат от полза, когато
се наложи да увеличите броя на входовете
на някой елемент.
Фиr. 3.26. Увел11чаване на броя на входовете на
елемент И-НЕ
Тест
28. Напишете Булевия израз за тривходов
елемеш И-НЕ.
29. Таблицата на истинност на един тривхо­
дов елемент И-НЕ трябва да има
___
реда, за да опише всички въз­
можни входни комбинации.
ЗО. Напишете Булевия израз за четиривхо­
дов елемент ИЛИ-НЕ.
31. Таблицата на истинност на един чети­
ривходов елемент И-НЕ трябва да има
___
реда, за да опише всички въз­
можни входни комбинации.
3.10. ИЗПОЛЗВАНЕ НА ИНВЕРТОРИ
ЗА ПРЕОБРАЗУВАНЕ НА ЛОГИЧЕСКИ
ЕЛЕМЕНТИ
Понякога се налага някой от основните еле­
менти И, ИЛИ, И-НЕ или ИЛИ-НЕ да се
преобразува така, че да изпълнява логичес­
ката функция на друг елемеш. Това може да
стане лесно с помощта на инвертори. Табли­
цата на фиг. 3.27 може да се използва като
удобен справочник при преобразуването на
всеки от споменатите логически елементи за
изпълнение на всяка друга логическа функ­
ция. Обърнете внимание, че в· горната част
на таблицата са инвертирани само изходите.
Това води до лесно предвидимите резултати,
показани в дясната страна на таблицата.
В средната част на таблицата са инверти­
рани само входовете на логическите елемен­
ти. Например, ако инвертирате двата входа
на елемеш ИЛИ, той се превръща в елемент
И-НЕ. Това е показано отделно на фиг.
3.28а. Обърнете внимание на кръгчетата,
добавени на входовете на елемеша ИЛИ,
които го преобразуват в елемеш И-НЕ. На
фиг. 3.286 е показано отново инвертирането
на входовете на логическия елемент И. Ин-
51

=О- + --t>o--
=
=D-
=D-
+ --t>o--
=
=О-
ИНВЕРТИРАНЕ
НА ИЗХОДИТЕ
=D-
+ --t>o--
=
=И-
=И- + --t>o--
=
=D-
;>о-
+
=О- =И-
;>о-
=
--t>o--
+
=И- =О-
=
~НВЕРТИРАНЕ
;>о-
НА
ВХОДОВЕТЕ
--t>o--
=D- ·==D-
+
--t>o--
;>о- +
=D-
=D-
-- t>o--
=
;>о-
+ =0- + --t>o-- =
D-
;>о-
-- t>o--
+ D- + --t>o-- ==0-
ИНВЕРТИРАНЕ --t>o--
НА
ВХОДОВЕТЕ
-- t>o--
D- + --t>o-- =D-
И ИЗХОДИТЕ
-- t>o--
+
--{»----
+D-+ --t>o-- =D-
--{»----
Фиr. 3.27. Преобразуване на логически елементи с помощта на инвертори. Символът "+" тук означава
добавяне
52

нертиращите кръгчета на входовете на еле­
мента И го превръщат в елемент ИЛИ-НЕ.
Новите символи (с инвертиращи кръгчета на
входа), показани в лявата част на фиг. 3.28,
се използват в някои логически схеми вмес­
то по-често използваните стандартни симво­
ли на елементите И-НЕ и ИЛИ-НЕ, показа­
ни отдясно. Трябва да запомните тези нови
символи, защото ще ги срещате при вашата
бъдеща работа с цифрови схеми.
ИнВерmuранu
f•J
Bxogo6e
р- =&-
ИнВерmuранu
BxogoBe
(б)
Фиr. 3.28. а. Логически Сltмвол на елемента И-НЕ.
6. Лоrически символ на елемента ИЛИ-НЕ
В долната част на таб.цицата от фиг. 3.27
са инвертирани както входовете, така и из­
ходите на логическите елементи. Забележе­
те, че с помощта на инвертори на входовете
и изходите можете да преобразувате един в
друг елементите И и ИЛИ, както и И-НЕ и
ИЛИ-НЕ.
Дванадесетте преобразувания, показани
на фиг. 3.27, ви позволяват да преобразува­
те всеки основен логическа елемент (И,
ИЛИ, И-НЕ и ИЛИ-НЕ) във всеки друг ос­
новен логически елемент само с помощта на
инвертори. Не е необходимо да помните на­
изуст тази таблица, но можете да я ползвате
за справка.
Тест
Попълнете липсващите думи в следните
твърдения:
32. Елементът ИЛИ може да се преобразува
в елемент И-НЕ, като се добавят
____ към
входовете на елемента.
33. Ако на входовете на логическия елемент
И се поставят инвертори, получава се
логическа функция ___
34. Ако към изхода на логическия елемент И
се добави инвертор, получава се логи-
ческа функция ___
35. Ако към всички входове и изходи на ло­
гическия елемент И се добавят инверто­
ри, получава се логическа функция
3.11. TTL ЛОГИЧЕСКИ ЕЛЕМЕНТИ,
ИЗПОЛЗВАНИ В ПРАКТИКАТА
Популярността на цифровите схеми се дъл­
жи до голяма степен на наличието на евтини
интегрални схеми. Производителите са раз­
работили много фамилии цифрови интег­
рални схеми. Тези фаМИJIJЩ представляват
групи от елементи, които може да се изпол­
зват заедно. Интегралните схеми от една фа­
милия са съвместими помежду си и може
лесно да се свързват една с друга.
Някои от фамилиите се произвеждат с по­
мощта на биполярна технология. Тези интег­
рални схеми съдържат елементи, подобни на
дискретните биполярни транзистори, диоди
и резистори. При друга група фамилии се
използва технологията метал-окис-полупро­
водник (MOS). Във вашата лабораторна ра­
бота вие вероятно ще използвате двете фа­
милии интегрални схеми TTL и CMOS.
CMOS е една широко разпространена фами­
лия, която използва технологията MOS и се
характеризира с малка консумация на мощ­
ност. Интегралните схеми от тази фамилия
съдържат елементи, подобни на полевите
транзистори с изолиран гейт (IGFET).
На фиг. 3 . 29а е показан един широко раз­
пространен тип интегрални схеми. Този кор­
пус е известен с името двуредов корпус. (В
каталозите този корпус обикновено се озна-
Изрез
(а)
(б)
Фиr. 3.29. Интсr·рални схеми с двуредuв корпус
(DIP). а. Отбелязванr на нJвод 1 чрез шрез. 6.
Отбелязване ш1 извод 1 чрез точка
53

чава с английското съкращение DIP - Dual
In-line Package, бел. прев.). На фигурата е
показана иmегрална схема в корпус DIP с
14 извода.
Извод 1 на корпуса е този, който се нами­
ра до изреза по посока, обратна на часовни­
ковата стрелка. Изводите се номерират от 1
до 14 в посока, обратна на часовниковата
стрелка, когато схемата се гледа отгоре.
Друг начин за отбелязване на извод 1 е чрез
точка върху корпуса, както е показано на
фиг. 3.296.
Каталозите на производителите на интег­
рални схеми съдържат схеми на разположе­
нието на изводите, подобни на показаната
на фиг. 3.30. Тази интегрална схема съдържа
четири двувходови елемента И. Означение­
то на тази схема е 7408 и тя е една от много­
то схеми от серията 7400 TTL ИС. Захран­
ването на интегралната ·схема се подава на
изводите маса (GND- извод 7) и Уес (из­
вод 14). Всички останали изводи представ­
ляват входове и изходи на четирите логичес­
ки елемента И.
1А
18
1У
2А
28
GND
Фиг. 3.30. Схема на разположението на изводите
на ИС 7408
Реализирайте логическата схема, показа­
на на фиг. 3.31а, като използвате TTL ИС
7408. Принципната схема е показана на фиг.
3.316. Обикновено всички устройства, кои­
то използват TTL схеми, се захранват от
стабилизиран източник на напрежение 5 V
Положителният (V сс) и отрицателният
(GND) извод на захранването се свързват
54
към изводи 14 и 7 на интегралната схема.
Входните ключове (А и В) се свързват към
иЗводи 1 и 2. Ако някой от ключовете е в
горно положение, на входа на елемента И се
подава логическа 1. Ако ключът е в долно
положение, на входа се подава логическа О.
В дясната част на фиг. 3.316 са показани
светодиод и ограничителен резистор 150 n,
свързани към маса. Ако на изхода (извод 3)
има логическа 1 (около +.5 V), през светоди­
ода ще протече ток. Когато светодиодът све­
ти, това означава, че на изхода на елемента
Иима1.
В горната част на фиг. 3.32а е показан
поглед отгоре на типична TTL цифрова ин­
тегрална схема. Надписът NS показва, че
производител на схемата е фирмата National
Semiconducto1· .
Серийният номер DM7408N
е съставен от частите, показани на фиг.
3.326. Представката DM е код на производи­
теля (National Semiconductor използва кода
DM). Кодът на логическата схема е 7408 и
означава четворка логически елементи И.
Този код е общ за всички nроизводители на
тази логическа схема. Последната буква N
(наставката) е код, който някои производи­
тели използват за означаване на двуредов
(DIP) корпус.
На фиг. 3.33а е показан поглед отгоре на
друга интегрална схема. Буквите SN означа­
ват, че производител е фирмата Texas
Instruments. Наставката J означава керами­
чен двуредов корпус, който обИкновено се
използва при търговско изпълнение на схе­
мите. Кодът на логическата схема е 74LS08.
Това е означение на същата логическа схема
7408 с четири двувходови елемента И, разг­
ледана по-горе. Буквите LS в средата на ко­
да 7408 са озн<tчение на типа на използвана­
та TTL схема. В случая LS означава Low-
power Schottky (маломощна Шотки) .
Вътрешните букви 1:1 цифровия код на схе­
мите от серията 7400 представляват допъл­
ните:ша информация за логическата фами­
лия или подфамилията. Типични съчетания
от бу1сви, които се използват за тази цел, са:
АС - CMOS ИС, произведена по техно­
логия FACT (най-новата усъвършенствана
фамилия CMOS ИС):
АСТ - CMOS ИС, произведена по техно­
логия FACT (най-новата усъвършенствана

+
sv
КлlочоВе
А
ВХОДОВЕ
ВА
ВХОДОВЕ
в
ИЗХОД
А
в
(а)
изход
//
CBemoguog
(б)
Фиr. 3.31. Схема с даувходов TTL елемент И. а. Лоrическа схема. б. Схема на свързване на изводите
фамилия CMOS ИС с TTL логически нива);
ALS - усъвършенствана Шотки TTL ИС
с ниска консумация (подфамилия на TTL);
AS - усъвършенствана Шотки TTL ИС
(подфамилия на TTL);
С- CMOS ИС (една от вървите фамилии
CMOS ИС).;
F- Шотки TTL ИС, произведена по тех­
нология FACT (нова подфамилия TTL ИС);
FCT- CMOS ИС, произведена по техно­
логия FACT (фамилия CMOS ИС с TTL ло­
гически нива);
Н- високоскоростна TTL ИС (подфами­
лия TTL ИС);
НС- високоскоростна CMOS ИС (под­
фамилия CMOS ИС);
НСТ- високоскоростна CMOS ИС (под-
фамилия CMOS ИС с TTL входни нива);
L - TTL ИС с малка консумация (подфа­
милия TTL ИС);
LS -Шотки TTL ИС с малка консумация
(подфамилия TTL ИС);
S - Шотки TTL ИС (подфамилия TTL
ИС).
Вътрешните букви съдържат информация
за бързодействието, консумацията и техно­
логията на цифровите интегрални схеми.
Поради разликите в бързодействието и кон­
сумацията производителите обикновено
препоръчват за замяна на цифрови интег­
рални схеми да се използват елементи със
същото означение. Буква С вътре в серий­
ния номер на елемент от серията 7400 озна-
55

14131211109в
DM740BN
234567
(а)
Номер на логuчесkаmа схема
~
DM 7408 N
Kog на
ТJILкogна
npouз6ogumeля
npouз8ogumeля
ТТL ИС om cepuяma 7400
за g8ypego8
(m-ьpeo8cko uзп-ьлненuе)
kopnyc
фунkцuя на
(6)
цuфро8аmа ИС
Фиr. 3.32 . а. Означение върху типична 11нтеrрална
схема. (С любезното разрешение на National Semi-
conductor Corporation.) 6. Декодиране на сернйн11И
номер на типична ннтеrрална схема
141312111098
2345в7
(в)
Номер на логuчесkаmа схема
SN
1
74tsов'J
~~gu~ogumeля 1 J
ПL ИС om cepuяma 7400
(m-ьpeoBcko uзn-ьлненuе)
lКерамuчен
Маломощна
Шomku схема---...1
(б)
g6ypego6 kopnyc
Фунkцuя на
uuфpo6ama ИС
Фиr. 3.33 . а. Означения върху цифрова ИС на фир­
мата Texas lnstruments. 6. Декодиране 11а серийния
номер на типична маломощна Шотки интеrрална
схема
чава, че схемата е CMOS, а не TTL. Букви­
те НС, ВСТ, АС, АСТ и FCT също означа­
ват, че схемата е CMOS.
Каталозите на производителите съдър­
жат много ценна информация за цифрови­
те интегрални схеми. В тях има схеми на
разположението на изводите и информа-
56
ция за корпусите. Каталозите съдържат
също подробности за серийните номера и
други данни, полезни за техници, студенти
и инженери.
Тест
36. Назовете две популярни фамилии циф­
рови интегрални схеми
37. Разriiедайте фиг. 3.29. Тези интегрални
схеми използват популярния
корпус.
38. TTL ИС работят със захранващо напре­
жение
V. Изводът Vсс е свързан
към__(- , +), аизводът GМD есвър­
зан към __ (-,+) на захранващия из­
точник.
39. Разгледайте фиг. 3.316. Какво съдържа
интегралната схема 7408?
40. Какво може да се каже за цифрова интег­
рална схема с маркировка DM74LS08N?
3.12 . CMOS ЕЛЕМЕНТИ, ИЗПОЛЗВАНИ
В ПРАКТИКАТА
В продължение на няколко десетилетия TTL
интегралните схеми от серията 7400 бяха
изключително популярни. Един от техните
недостатъци е голямата консумация на мощ­
ност. В края на 60-те години се появиха
цифровите интегрални схеми с ниска консу­
мация от фамилията CMOS, които се оказа­
ха много подходящи за електронните уст­
ройства с батерийно захранване. CMOS е
съкращение на Complementary Metal Oxid
Semiconductor (комплементарна структура
метал - окис
-
полупроводник).
Съществуват няколко фамилии съвмести­
ми CMOS ИС. Първата от тях беше серията
4000. По-късно се появи серията 74СОО, а
след това- серията 74НСОО. През 1985 г.
фирмата Fairchild представи сериите
74АСОО, 74АСТОО и 74FCTOO, за които се
използва технологията FACT (Fairchild
Advanced CMOS Technology). Те се характе­
ризират с много голямо бързодействие и
малка консумация. В настоящия момент
FACT е търговска марка на National
Semiconductor Corpщ·ation. Много от голе­
мите интегрални схеми (ГИС), например чи­
пове за uифрови ръчни часовници и калку-

141312111098
CD40818E
RCA
234567
м
Номер на лoeuчeckama схема
~
CD4081В Е 1коgна
g8ypego8 kopnyc
Kog на
JL
~~onu:;~~;~~
npou38ogumeля
CMOS ИС
om cepuяma 4000
Буферuрана
8ерсuя на
cepuяma 4000
L----Фунkцuя на
цuфро8аmа ИС
{fi)
(в)
Фнr. 3.34 . а. Означения върху цифрова CMOS ИС
на фирмата RCA. 6. Декод11ране на сер11йния но­
мер на тюшчна CMOS ИС от серltита 4000В. в.
Схема на разположението 11а 11звод11Те на CMOS
ИС 4081В
латори, също са произведени с помощта на
технология CMOS.
На фиг. 3.34а е показана типична CMOS
ИС от серията 4000. Обърнете внимание, че
извод 1 е означен върху корпуса с цифрата
1 непосредствено до изреза в посока, обрат-
'
на йа часовниковата стрелка. Производител
е фирмата RCA. Серийният номер
CD4081 ВЕ може да се раздели на части , как­
то е показано на фпг. 3.346. Представката
CD е кодэът на RCA за цифрови CMOS ИС.
Кодът на логическата схема е 4081 В , което
означава четворка двувходови елементи И
от фамилията CMOS. Тази основна част от
кода почти е винаги една и съща за различ­
ните производители. Крайната буква Е е ко­
дът на RCA за пластмасов двуредов корпус.
Буквата В означава буфериран вариант на
схемата от оригиналната серия 4000А. Бу­
ферирането осигурява на схемите от серия
4000В по-голяма изходна мощност и извес­
тна защита от. статично електричество. На
фиг. 3.34в е показана схема на изводите на
CD408 1ВЕ. Захранващите изводи са V оо
(положително напрежение) и Vss (маса или
отрицателно напрежение). Означенията на
захранващите изводи на TTL ИС и на
CMOS ИС от серията 4000 са различни. Та­
зи разлика може да се види, ако се сравнят
фиг. 3.30 и фиг. 3.34в.
Сега можете да реализирате принципната
схема, показана на фиг. 3.35а, като използ­
вате CMOS ИС 4081В. Свързването на ин­
тегралната схема е показано на фиг. 3.356.
Напрежението на захранващия източник,
показан на фигурата, е 5 V, но за интеграл­
ните схеми от серията 4000 може да използ­
ва всяко друго напрежение между 3 и 18 V.
Трябва да се внимава, когато се изважда ин­
тегралната схема 4081 от етиропоровата И
опаковка, защото интегралните схеми от фа­
милията CMOS може лесно да се повредят
от електростатични заряди. Не докосвайте
изводите, когато монтирате интегралната
схема в цокъл или върху монтажна дъска.
Свързването на захранващите изводи VDD и
Vss трябва да се направи при изключено зах­
ранване. Когато използвате CMOS ИС,
всички неизползвани входове се свързват
кь.м GND (маса) или Voo. В този пример към
маса трябва да се свържат неизползваните
входове С, D, Е, F, Н и G. Изходът на еле­
мента И (извод 3) се свързва към управлява­
щия транзистор. Транзисторът включва све­
тодиода, когато на извод 3 има логическа 1,
и го изключва, когато на извода има логи­
ческа О. Накрая входовете А и В се свързват
към ключовете.
Когато входните ключове на фиг. 3.356 са
в горно положение . те по дават на входовете
логическа 1, а когато са в долно положение
-
логическа О. Когато на двата входа на
елеме~:-rrа И има О, на изхода (извод 3) на ин­
тегралната схема има О . Изходното юшо О
57

ИЗХОД
+5v
ВХОДОВЕ
Клlочо6е
(а)
+
sv
(б)
Фиг. 3.35 . Схема с доувходов CMOS елемент И. а. Логическа схема. 6. Схема на свързване на изводите
изюоочва транзистора и светодиодът не све­
ти. Когато на двата входа на елемента И има
1, на изхода (извод 3) на интегралната схема
има 1. Изходното ниво 1 (около +5 V) на ба­
зата на Q 1 включва транзистора и светодио­
дът свети. Таблицата на истинност на CMOS
ИС 4081 е същата както таблицата на двув­
ходовия елемент И, показана на фиг. 3.4.
Съществуват няколко фамилии цифрови
CMOS ИС с двуредов корпус . В разгледания
пример беше използвана схема от серията
4000. Цифровите CMOS ИС от по-новата
серия 74НСОО добиха известност поради по­
голямата съвместимост с популярната фа­
милия TTL. Освен това серията 74НСОО има
по-го ляма изходна мощност от по-старите
58
серии 4000 и 74СОО и може да работи при
по-високи честоти. Означението НС в се­
рийния номер 74НСОО означава, че схемата
е високоскоростна.
Наскоро се появи фамилията CMOS ИС
на фирмата Fairchild, произведени по техно­
логията FACT. Тя включва сериите 74АСОО ,
74АСТОО, 74ACTQOO, 74FCTOO и
74FCTAOO. Логическата фамилия FACT има
изключителни работни характеристики, кои­
то превъзхождат всички CMOS и повечето
TTL подфамилии . Сериите 74АСТОО ,
74ACTQOO , 74FCTOO и 74FCTAOO от фами­
лията FACT може да се използват като пре­
ки заместители на сериите 74LSOO и
74ALSOO TTL ИС . Логическите схеми от

фамилията FACT са идеални за портативни
системи, например преносими компютри,
поради изключително малката консумирана
мощност и голямото бързодействие.
Трябва да се вземат специални мерки про­
тив повреда на CMOS ИС от статични заря­
ди. Всички неизползвани входове на логи­
ческите елементи трябва да се свързват към
маса или към V оо. Много е ва:жно входните
напре:ж:енuл да не надвишават напреже­
нието .ме:ж:ду изводите .маса (Vss) и Vvv.
Тест
41. Основното предимство на цифровите
CMOS ИС е тяхната __ (голяма, мал­
ка) консумация .
42. Докато TTL схемите трябва да използ­
ват захранващо напрежение 5 V, серията
CMOS ИС 4000 може да работи с напре­
жения от __ до
__ V.
43. Разгледайте фиг. 3.34. Какво съдържа
интегралната схема 4081 В?
44. Кое правило (отнасящо се до неизполз­
ваните входове) трябва да се спазва, ко­
гато се свързват CMOS ИС?
3.13. ОТКРИВАНЕ НА ПОВРЕДИ В ПРОСТИ
СХЕМИ С ЛОГИЧЕСКИ ЕЛЕМЕНТИ
Основният измервателен уред, който се из­
ползва при откриване на повреди в цифрови
схеми, е логическата сонда. Една проста
логическа сонда е показана на фиг. 3.36.
Превключвателят на уреда служи за избор
на типа на проверяваната логическа схема
-
TTL или CMOS. В примера от фиг. 3.36
сондата е настроена за проверка на TTL схе­
ми. Обикновено сондата има два захранва­
щи проводника. Червеният проводник се
свързва J(ЪМ положителния полюс, а черни­
ят - към отрицателния полюс иm1 ъ.ъм ма­
са. След като се подаде захранване на сонда­
та, заостреният И връх се допира до измер­
ваната точка на схемата. Трябва да светне
един от двата индикатора - за високо или
за ниско ниво. Ако не светне нито един ин­
дикатор, вероятно напрежението е с ниво
между високото и ниското, т. е. неопредсле­
но логическо ниво.
Фиг. 3.36. Логическа сонда
В използваните в практиката електронни
устройства повечето цифрови интегрални
схеми са монтирани върху печатни платки.
Това е илюстрирано на фиг. 3.37а. Техници­
те разполагат със схеми на свързване, по­
добни на показаната на фиг. 3.376. На тези
схеми обикновено не са показани връзките
на интегралните схеми към +5 V (Vсс) и ма­
са, но те винаги се подразбират. По принцип
на схемите на свързване са означени номе­
рата на изводите. Типът на интегралната
схема може да не е показан, но в повечето
случаи се съдържа в списъка на елементите
в техническата документация.
Първата стъпка при търсенето на повреди
е да използвате сетивата си. Докоснете гор­
ните повърхности на интегралните схеми, за
да проверите дали са топли. Някои интег­
рални схеми при работа остават хладни, а
други леко се загряват. CMOS ИС трябва
винаги да са хладни. Разгледайте схемата и
проверете дали няма прекъснати връзки, къ­
си съединения от припоя, прекъснати пътеч­
ки (писти) и прегънати крачета на интеграл­
ната схема . Проверете дали не мирише на
изгоряло. Потърсете следи от прегряване,
например побеляване или прегаряне.
Следващата стъпка при търсене на повре­
ди може да включва проверка дали е подаде­
но захранване на всяка интегрална схема .
Включете захранването на логическата сон­
да и проверете точките, означени на фиг.
3.37асА,В(изводУес),СиD.ВточкитеА
и В трябва да светне индикаторът за високо
ниво на сондата, а в точки С и D - индика­
торът за ниско ниво.
59

(а)
+5v
114
А
2
6
ВХОДОВЕ В
5
с
IC1
3
7
(б)
Фиг. 3.37. а. Цифрова ИС, монтирана върху печатна платка. 6. Схема на свързване на цифровата схема
Следващата стъпка може да се състои в
проследяване на пътя на логическите сиrnа­
ли през схемата. В примера от фиг. 3.37 схе­
мата е еквивалентна на тривходов елемент
И. На изхода ще цма 1 само когато и на три­
те входа А, В и С има 1. Проверете с логи­
ческата сонда изводи 1, 2 и 5 (входове А, В
и С) на интегралната схема. Подайте на
всички входове логическо ниво ·1. Тогава на
изхода (извод 6 на интегралната схема)
трябва да има 1 и светодиодът на схемата
трябва да свети. Ако схемата работи при те­
зи условия, опитайте няколко други входни
комбинации и проверете дали схемата рабо­
ти правилно.
Разгледайте фиг. 3.37а. Да допуснем, че
логическата сонда показва "1" в т. А и "0" в
точка В (извод 14). Това може да се дължи
на пре къ сната пътечка на печатната платка
или късо съединение от прилой между точ­
ки А и В. Ако е използвана интегрална схе­
ма с двуредов корпус, тънката част на кра-
60
чето на интегралната схема може да е прегъ­
ната.
Да допуснем, че на изводи 1, 2 и 3 има О,
а на извод 4 сондата не показва нищо (нито
един индикатор не свети). При повечето ло­
гически сонди липсата на показание означа­
ва, че измерваното ниво е между 1 и О
(приблизително между 1 и 2 V за TTL схе­
мите). Този вход (извод 4) е "висящ" (не е
свързан) и се възприема като 1 от TTL схе­
мата вътре в ИС 7408. Изходът на първата
схема И (извод 3) трябва да подава ниво О на
входа на втората схема И (извод 4). Ако то­
ва не става, причината може да е в прекъсна­
та пътечка или късо съединение на печатна­
та платка или прегънато краче на интеграл­
ната схема. Възможно е да възникне прекъс­
ване ишr късо съединение вътре в интеграл­
ната схема.
В подобна CMOS схема търсенето на нов­
реди се извършва по същия начин, но има и
някои разлики. Логическата сонда трябва да

се настрои в положение CMOS вместо TTL.
В CMOS ИС плаващите входове може да
повредят шпеrралната схема. Напрежение
от О до 20 процента от захранващото се въз­
приема като ниско ниво (0) , а от 80 до 1ОО
процента - като високо ниво ( 1).
Да обобщим. При търсене на повреди
първо трябва да използвате сетивата си.
Второ, проверете с логическа сонда дали е
подадено захранване на всички шпегрални
ЛОГИЧЕСКА ТРАдИЦИОННИ
ФУНКЦИЯ
ЛОГИЧЕСКИ
символи
и
~=О-у
или
~=D-y
НЕ
А~У
И-НЕ ~v-y
ИЛИ-НЕ ~=L>-y
ИЗКЛЮЧ-
~D-y
ВАЩО
или
ИЗКЛЮЧ-
~=D-y
ВАЩО
ИЛИ-НЕ
схеми. Трето, проучете точното действие на
логическите елементи и проверете комбина­
циите, при които трябва да има 1 на изхода .
Накрая проверете останалите комбинации
на входовете и изходите. Възможни са къси
съеДинения и отворени вериги както вътре в
шпегралната схема, така и във външната
схема. Когато е възможно, цифровите шпег­
рални схеми трябва да се заменят с интег­
рални схеми от същата подфамилия.
ЛОГИЧЕСКИ СИМВОЛИ
ОТ СТАНДАРТА НА IEEE
~=0--у
~=В-у
А--о-У
~=0--у
~=В-у
~=О-у
~=О-у
*cmaнgapm ANSI/IEEE 91-1984 u nублukацuя 617-12 на IEC
Ф11г. 3.38 . Сравнен11е на тpaдiiЦIIOHHIITe лог11ческ11 символи
със символите от стандарта на IEEE
61

Тест
45. Разгледайте фиг. 3.36. За кои две логи- ,
чееки фамилии може да се използва тази
логическа сонда?
46. Коя е първата стъпка при търсенето на
повреди в логически схеми, съдържащи
TTL ИС?
47. Коя е втората стъпка при търсенето на
повреди?
48. В CMOS ИС "висящите" входове са
__ (допустими,
недопустими).
3.14 . ЛОГИЧЕСКИ СИМВОЛИСЪГЛАСНО
СТАНДАРТА НА IEEE
Логическите символи на елементите, с които
се запознахте, са традиционните символи,
познати на всички, които работят в об~астта
на електрониката. Предимство на тези симво­
ли е това, че лесно се различават един от друг.
Каталозите на производителите обикновено
съдържат традиционните логически символи,
но напоследък в тях се появяват и новите сим­
воли, описани в стандарта ANSIIIEEE 91 -
1984 и публикацията 617- 12 на IEC. Обик­
новено в по-простите схеми се предпочитат
традиционните логически символи, но при по­
сложни иmегрални схеми стандартът на IEEE
има някои предимства. При повечето военни
договори се изисква употребата на символите
от стандарта на IEEE.
На фиг. 3.38 са показани традиционните ло­
гически символи и техните еквиваленти от
стандарта на IEEE. Всички логически симво­
ли от стандарта на IEEE са правоъгълни. Във
всеки правоъгълник има определяща буква
или символ. Например в логическия символ
на елемента И има амперсанд(&). Означени­
ята извън правоъгълниците не са част от
стандартните логически символи и може да се
различават при различните производители.
Инвертиращото кръгче, което се поставя на
входовете и изходите на традиционните логи­
чески символи (НЕ, И-НЕ, ИЛИ-НЕ и ИЗК­
ЛЮЧВАЩО ИЛИ), при съответните символи
от стандарта на IEEE е заменено с правоъгъ­
лен триъгълник. Не е нужно да помните наи­
зуст логическите символи от стандарта IEEE,
но трябва да знаете за тяхното съществуване.
В по-новите каталози е възможно да наме-
62
1А
18
о1У
2А
о2У
28
ЗА
оЗУ
З8
4А
48
о4У
А•8=У
(а)
1А
&
1У
18
2А
2У
28
ЗА
ЗУ
З8
4А
48
4У
Тозu сuмВол се изnолзВа съгласно cmaнgapm
ANSI/IEEE 91-1984 u nублukацuя 617-12 на IEC
161
Фиr. 3.39. Лоrичесю1 симво·л на ИС 7408, съдържа­
ща 4 доувходови елемента И. а. Трад1щионен сим­
вол. 6. Символ от стандарта на IEEE
рите и двата логически символа за една и съ­
ща интегрална схема. Като пример на фиг.
3.39 е показан логическия символ на ИС
7408, съдържаща четири двувходови еле­
мента И-НЕ. На фиг. 3.39а е показан тради­
ционният символ, а на фиг. 3.396- симво­
лът от стандарта на IEEE. Обърнете внима­
ние, че в символа от стандарта на IEEE само
горният елемент И съдържа означението &,
но се подразбира, че и останалите три право­
ъгълника означават двувходови елементи И.
Тест
49. Начертайте логическия символ на трив­
ходов елемент И по стандарта на IEEE.
50. Начертайте логическия символ на тривхо­
дов елемент ИЛИ по стандарта на IEEE.

1
51. Начертайте логическия символ на тривхо­
дов елемент И-НЕ по стандарта на IEEE.
52. Правоъгълните триъгълници в символи­
те от стандарта на IEEE заместват ин­
вертиращите
в традиционните
логически символи.
53 . При по-простите логически схеми се пред­
почитат
(традиционните сим­
воли , символите от стандарта IEEE) , за­
щото се различават по-лесно един от друг.
·
ОБОGЩШ\IЕ
\. Двоичните логически елементи са основ­
ните градивни блокове на всички цифрови
схеми .
2. Фиг. 3.40 обобщава основната информа-
ЛОГИЧЕСКА ЛОГИЧЕСКИ
ФУНКЦИЯ
символ
и
~:о-у
или ::D-y
ИнВерmор А --[>о-А
И·НЕ ~:D-y
ИЛИ· НЕ ;:D-y
::о-у
IIЗКЛIОЧВАЩО
или
ИЭКЛIОЧВАЩ~
~D-y
ИЛИ· НЕ
ция за седемте основни логически елемен­
та. Трябва да запомните тази информация
наизуст .
·
3. Логическите елементи И-НЕ са широко
БУЛЕВ
ТАБЛИЦА
ИЗРАЗ
НА ИСТИННОСТ
ВХОДОВЕ ИЗХОД
вА
у
оо
о
А•В•У
о1
о
1о
о
11
1
оо
о
о1
1
А+В•У
1о
1
11
1
о
1
А•;4
о
1
оо
1
о1
1
А•В •У
о
1
1
11
о
оо
1
о1
о
.А"""+В • у
о
о
1
11
о
оо
о
о1
1
АIDВ•У
1о
1
11
о
оо
1
о1
о
Аев·У
1о
о
11
1
Фиг. 3.40. Таблица на основните лоrнчес1ш елементи
63

разпространени и може да се свързват та­
ка, че да. изпълняват функциите на други­
те логически елементи.
8. Когато се използват CMOS ИС , всички
неизползвани входове трябва да се свър­
жат към V оо или маса. При съхранение и
работа с CMOS ИС трябва да се вземат
мерки за предпазване от статично елект­
ричество. Напреженията на входовете на
CMOS ИС не трябва никога да надвиша­
ват захранващото напрежение .
4. Често са необходими логически елементи с
от два до десет входа . Елементите с повече
входове може да се съставят чрез подходя­
що свързване на двувходови елементи.
5. Елементите И, ИЛИ, И-НЕ и ИЛИ-НЕ
може да се преобразуват един в друг с .по­
мощта на инвертори.
9. Основните средства, които ще използва­
те при търсене на повреди в схеми , със­
тавени от логически елементи, са логи­
ческата сонда, познаването на схемата и
вашите сетива .
6. Обикновено логическите елементи се зат­
варят в интегрална схема с двуредов кор­
пус . В малките системи широко се изпол­
зват както TTL, така и CMOS ИС.
1О . На фиг. 3.38 са сравнени традиционните
логически символи с по-новите логичес­
ки символи от стандарта на IEEE.
7. Предимство на CMOS ИС е много малка­
та консумация на мощност.
64
BЪIII'OCII 3.\ III'ITOBOI'
3.1. Начертайте традиционните логически символи на следните елементи (оз­
начете входовете с А, В, С и D, а изхода- с У):
а. двувходов елемент И;
б. тривходов елемент ИЛИ;
в. инвертор (два символа);
г. двувходов елемент ИЗКЛЮЧВАЩО ИЛИ;
д. четиривходов елемент И-НЕ;
е. двувходов елемент ИЛИ-НЕ;
ж. двувходов елемент ИЗКЛЮЧВАЩО ИЛИ-НЕ;
з. двувходов елемент И-НЕ (специален символ);
и. двувходов елемент ИЛИ-НЕ (специален символ);
к . буфер (неинвертиращ).
3.2. Напишете Булевия израз за всеки елемент от ~ъпрос 3.1.
3.3. Начертайте таблицата на истинност на всеки елемент от въпрос 3.1 .
3.4. Разrnедайте таблицата на фиг. 3.40. Кой от логическите елементи има на
изхода си 1 само когато на входовете има две различни нива (О и 1 или 1
и О)?
3.5. Кой логически елемент може да се нарече "всички или нищо"?
3.6. Кой логически елемент може да се нарече "който и да е или всички"?
3.7. Коя логическа схема обръща входното ниво?
3.8. Коя логическа схема може да се нарече "който и да е, но не всички"?
3.9 . Съставете схема с логическа функция ИЛИ-НЕ от един логически еле­
мент И и инвертори .
3.10. Съставете схема с логическа функция ИЛИ от един логически елемент И­
НЕ и инвертори.
3.11 . Съставете схема с логическа функция И от един логически елемент И-НЕ
и инвертори.
3.12. Съставете схема с логическа функция И с пет входа от четири двувходо­
ви логически елемента И .
3.13. Съставете схема с логическа функция И-НЕ с четири входа от няколко
двувходови логически елемента И-НЕ и ИЛИ.

Изрез на
ис 7408
Ф11r. 3.41 . Интегрална схема, запосна върху печат­
на платка
Фиг. 3.42. Поглед отгоре на
пшична цифрова ИС
А
D
в
с
Фнr·. 3.43. Поглед оп·орс на
тишrчна цифрова ИС
3.14. Коя логическа функция може да се реализира с последователно свърза­
ни ключове (вж. фиг. 3.1)?
3.15. Коя логическа функция може да се реализира с паралелно свързани клю­
чове (вж. фиг. 3.1)?
3.16. На фиг. 3.296 е показана интегрална схема с
корпус и __ (7,
14) извода.
3.17. Начертайте схема на свързване (като показаната на фиг. 3.316) на логи­
ческа схема, която изпълнява функцията И с три входа. Използвайте ИС
7408, захранващ източник 5 V, три входни ключа и един изходен индика­
тор.
3.18. Извод 1 на интегралната схема, показана на фиг. 3.41, е изводът, означен
с_(А,С).
3.19. На фиг. 3.41 изводът GND (маса) на ИС 7408 е означен с __.
3.20. На фиг. 3.41 изводът Уес на ИС 7408 е означен с __.
3.21. Интегралната схема, показана на фиг. 3.42, е произведена от ___
(Motoro1a, Texas lnstruments).
3.22. Какво означава представката SN в означението на интегралната схема от
фиг. 3.42?
3.23. Елементът, показан на фиг. 3.42, е
(маломощна, стандартна) TTL
ИС с двуредов корпус и 14 извода.
3.24. Извод 1 на интегралната схема, показана на фиг. 3.42, е означен с буква­
та __
3.25. Извод
на интегралната схема, показана на фиг. 3.42, е означен с
буквата С.
3.26. Разrnедайте фиг. 3.37. Начертайте логическата схема, съответстваща на
тази схема на свързване, като използвате традиционните логически сим-
воли.
3.27. Фиг. 3.376 е пример за ___ (логическа схема, схема на свързване), ко-
ято може да се използва от сервизен персонал.
65

66
3.28. Разrnедайте фиг. 3.37а. Ако на всички входни изводи (1, 2 и 5) има 1, на
изхода (извод 6) има 1, а в точка Е има О, светодиодът
(ще свети,
няма да свети) и схемата
(ще работи, няма да работи) правилно.
3.29. Разгледайте фиг. 3.37а. Избройте няколко възможни причини за повре­
да,прикоятонаизвод6има1,авточкаЕимаО.
3.30 . Разrnедайте фиг. 3.37а. Ако между изхода на първия елемент И и извод
3 има вьтрешно прекьсване, възможно е логическата сонда да не пока-
же нито 1, нито О. Това означава, че на изводи 3 и 4 има "висяща" ___
(1, 0).
3.31. Интегралната схема, показана на фиг. 3.43, е произведена от
__ _(Natioпal Semiconductor, RCA).
3.32. Разrnедайте фиг. 3.43. Номерът на тази интегрална схема е
, кое-
то означава, че тя е
(CMOS, TTL) ИС.
3.33 . Извод 1 на интегралната схема от фиг. 3.43 е означен с буквата __.
3.34. Какви предпазни мерки трябва да се вземат при съхранение на интеграл­
ната схема от фиг. 3.43?
3.35. Начертайте логическия символ на тривходов елемент ИЛИ-НЕ съrnасно
стандарта на IEEE.
3.36. Начертайте логическия символ на тривходов елемент ИЗКЛЮЧВАЩО
ИЛИ-НЕ съгласно ' стандарта на IEEE.
3.37. Десният
(кръг, триъгълник) на логическия символ на елемента
И-НЕ съгласно стандарта на IEEE означава инвертиране на резултата от
функцията И.
3.38. За означаване на логическата функция на елемента И съгласно стандар-
та на IEEE се използва означението ___
В blii'OПI С IIOВIIIIIEHA .II'Y;J:HOC 1"
3.1. Ако трябва да съставите схема, при която на изхода ще има О само кога­
то на всичките три входа има 1, кой тривходов логически елемент ще из­
ползвате?
3.2. Ако трябва да съставите схема с четири входа, при която на изхода ще
има 1 само когато на нечетен брой входове има 1, кой четиривходов логи­
чески елемент ще използвате?
3.3. Разrnедайте фиг. 3.28а. Обяснете защо елементът ИЛИ с инвертирани
входове реализира функцията И-НЕ.
3.4. В резултат на инвертирането на двата входа на двувходов елемент И-НЕ
се получава логическата функция ___
3.5. В резултат на инвертирането на двата входа и изхода на двувходов еле-
мент ИЛИ се получава логическата функция ___
3.6. Разгледайте фиг. 3.35. Ако на вход А има 1, а на вход В има О, на изхода
J (извод 3) ще има __ (1, 0). Транзисторът Q1 ще бъде __ (включен,
изключен) и светодиодът ____ (ще свети, няма да свети).
3.7 . Разгледайте фиг. 3.35. Защо са заземени изводите 5, 6, 8, 9, 12 и 13?
3.8. Разгледайте фиг. 3.37. Ако в TTL ИС 7408 се получи вътрешно късо съе-
динение, корпусът на интегралната схема ще бъде
(топъл, хладен).

Отrовори на тестовете
1. закръглен
2.А. В= У
3. високо, ще свети
4. заострен
5.А +В= У
6. ниско
7. ВКЛЮЧВАЩО
8.о
9.о
10. У=А.
11. обръща
12. о
13. закръmен с кръгче
14.А.В=У
15.О;е
16. заострен с кръгче
17. А+В
18.1,е
19. 1
20. който и да е, но не всички
21.А E!J В= У
22. о
23. инвертиране; ИЗКЛЮЧВА­
ЩОИЛИ
24. АЕВВ =У
25.0
26 свържат заедно
27.три
28. А.В.С =У
29. 8
зо. ""'А-+-=в-+-с""+-=D= У
31. 16
32. инвертори
33. ИЛИ-НЕ
34. И-НЕ
35. или
36. ТГL; CMOS
37.двуредов
38. 5
39. Четири двувходови TTL еле­
мента И
40. Производител
-
National
Semiconductor, корпус- дву­
редов (DIP), фамилия- Шот­
ки с малка консумация, функ­
ция - елемент И с два входа
41. малка
42. 3; 181
43. четири двувходови CMOS
елемента И
44. Всички неизползвани входове
се свързват към отрицателния
или положителния полюс на
захранващия източник.
45. TTL и CMOS
46. Използвайте сетивата си, за
да проверите дали има къси
съединения, отворени вериги
или прегряване.
47. Проверете дали е подадено
захранване на всички интег­
рални схеми.
48. недопустими
49.А~
в
&
у
с
50. А :=:Г::"1__
~.:::о-у
51. А~
в
&
у
с
52. кръгче
53. традиционните символи
67

ГЛАВА 4
Използване на двоичните
логически елементи
1
' В тази глава са разгледани следните вьпроси:
1. Съставяне на логическп схеми от Булеви изрази в ДНФ и КНФ.
2. Съставяне на логическа схема от таблица на истинност, като отначало се
състави Булев израз в ДНФ, а след това се построи логическа схема от тип
И-ИЛИ .
3. Опростяване на Булеви изрази в ДНФ с помощта на таблици на Карно с 2, 3,
4 и 5 променливи.
4. Опростяване на логически схеми от т1m И-ИЛИ чрез използване на логичес­
ки елементи И-НЕ.
5. Решаване на логически задачи с помощта на мултиплексори.
В rn. 3 изучихте символите, таблиците на истинност и Булевите изра:ш на двоич­
ните логически елементи. Тези елементи са осиопните градивни блокове на всички
цифрови системи. В тази rnaвa ще научm.е как може да използвате знанията си за
символите, таблиците на ис1инност и Булевите изрази, за да решавате реални за­
дачи. Вие ще свързвате логическите елементи в т. нар. комбинационни логически
схеми и ще съставяте комбинации от логически елементи и инвертори, за да реша­
вате логически задачи. Съществуват три "професионални инструмента" за решава­
не на логически задачи: логически символи, таблици на истинност и Булеви из­
рази. Владеете ли тези ю-1струменти? Ако имате нужда да си прЮlомните логичес­
ките елементи, преmедайrе резюмето на rn. 3. Особено полезна ще ви бъде фиг.
3.40. Успехът ви като техник, инженер ИJШ тобител зависи от умението ви да ком­
бинирате логически елементи, ето защо е важно да ги разберете. Логическите еле­
менти се произвеждат и продават във вид на евтини я лесни за използване интег­
рални схеми. Комбинационните логичесю1 схеми може да се реализират както с
ТТL, така и с CMOS 1-fJПегрални схеми. Препоръчваме ви да проверявате действи­
ето на съставените от вас комбинациоmrn лошчееки схеми в лабораторни условия.
1
4.1 . СЪСТАВЯНЕ НА СХЕМИ ОТ БУЛЕВИ
ИЗРАЗИ
се вижда, че за да се получи изходната фуr
кция .г, всички входове трябва да се свържа
в ехе~ а ИЛИ.
Булевите изрази са удобно помощно сред­
ство при съставянето на логически схеми.
Нека е даден Булевият израз А+ В+ С= У
(четесе"АилиВилиСеравнонаУ").
Изисква се да се състави схема , която из­
пълнява тази логическа функция . От израза
68
вхоnове ~v-Y изхоnв
з
Фиr. 4.1 . Лопtческ11 симвод за Булеnата фуикц'с
А+В+С=У

(а)
lf•C::[>-
A•B
У
А•В
(б)
Ф11r. 4.2 . Стъnка 1 rrp11 съставяне 11а лопrческа
схема
Н~а сега е даден Булевият израз А.В +
+А.В+В.С=У(четесе"неАиВилиАи
неВилинеВиСеравнонаУ").Какще
построите схема, която изпълнява функция­
та, зададена с този израз? Първата стъпка е
да разгледате Булевия израз и да забележи­
те, че трябва дf!SВЪ.Q_жете в схема ИЛИ чле­
новете А.В, А.В и В.С. Това е показано на
фиг. 4.2а, където изходът У се получава с
помощта на логически елемент ИЛИ с три
входа. Тази схема може да се пречертае във
вида, показан на фиг. 4.26.
Втората стъпка от съставянето на логи­
~ска схема от Булевия израз А.В + А.В +
В.С = У е показана на фиг. 4.3а. Добавен е
елемент И, чрез__!(ойто на входа на елемента
ИЛИ се подава В.С, както и инвертор, който
формира В за единия вход на елемента И
(елемент 2). На фиг. 4.36 е добавен още един
елемент И (елемент 3), който формира А.В
на входа на схемата ИJJ'И. И накрая на фиг.
4.3в са добавени елементът И4 и инверторът
6, които формират входа А.В на схемата
ИЛИ. В резултат на тези стъпки се получи
схемата от фиг. 4.3в, която изпълнява логи­
ческ~а _функция, зададена с израза А.В +
+А.В + В.С =У.
Обърнете внимание, че започнахме съста­
вmето на логическата схема от изхода и
стигнахме до входа. Това е типичен пример
за построяване на комбинационна логическа
схема по зададен Булев нзраз.
Булевите изрази имат две основни форми.
На фиг. 4.2 видяхме пример за формата , ко-
(8)
Ф11г. 4.3. Стъnка 2 np11 съставинс 11а лоr11ческа
схема
ято се нарича сума от произведения. Още
един пример за такава форма е А.В + В.С =
У. Другата форма се нарича произведения
от суми. Пример за такава форма е (D +
Е).(Е + F) = У. Сумата от произведения се
нарича още дизтонктивна нормалиа форма
(ДНФ), а произведението от суми се нарича
коитанктивна нормална форма (КНФ).
Тест
1. Съставете логически схеми от елементи
И, ИЛИ и НЕ за следните Булеви изрази:
а.А.В+А.В=У
б.АС+А.В.С=У
2. Дизюнктивната нормална форма на Буле-
вите изрази се нарича още _____,
3. Конюнктивната нормална форма на Буле-
вите изрази се нарича още _____
69

4.2 . СЪСТАВЯНЕ НА СХЕМИ ОТ БУЛЕВИ
ИЗРАЗИ В КОНЮНКТИВНА НОРМАЛНА
ФОРМА
Нека е даден Булевият израз в конюнктивна
нормална форма (А+ В+ С)- (А+ В)= У.
Първата стъпка от съставянето на логичес­
ка схема по този Булев израз е показана на
фиг. 4.4а. Забележете, че за да се получи У,
изразите(А+В+С)и(А+В)трябвадасе
свържат в схема И. Схемата е пречертана на
фиг. 4.46 . Втората стъпка от съставянето на
логическата схема е показана на фиг. 4.5 .
Частта (А+ В) се получава чрез добавяне на
елемента 2 (ИЛИ) и инверторите 3 и 4, как­
то е показано на фиг. 4.5а. Изразът (А+ В +
+ С) се реализира чрез елемента 5 (ИЛИ) на
фиг. 4.56. Резултатите от двата израза се по­
дават на елемента 1 (И). Окончателният вид
на логическата схема, реализираща Булевия
израз(А+В+С)-(А+В)=У,епоказанна
фиг. 4.56.
И така, когато преобразуваме Булев из­
раз в логическа схема, работим отдясно на­
ляво (от изхода към входа). Обърнете вни­
мание, че когато съставяме комбинационни
логически схеми, използваме само елемен­
ти И, ИЛИ и НЕ. В логически схеми може
да се преобразуват Булеви изрази както в
дизюнктивна, така и в конюнктивна нормал­
на форма. Изразите в дизюнктивна нормал­
на форма се преобразуват в логически ехе-
(А+В+С)·(А+8)=У
l=D-y
(а)
А+ lf --г-\____ .
А+В+С~у
(б)
Фиr. 4.4 . Стъnка 1 при съставяне на лоrическа
схема от тю1 "nроизведение на суми"
70
А+В+С
(а)
(6}
Фиr. 4.5 . Стъnка 2 nри съставяне на лоrичеса
схема от тиn "nроизведеи11е на суми" ·
ми от тип И-ИЛИ като схемата от фиг. 4J
а изразите в конюнктивна нормална фор1
-
в схеми от тип liШИ-И като схемата r
фиг. 4.56.
Сега вие вече познавате дизюнктивната
конюнктивната нормална форма на Булев
те изрази и можете да преобразувате Бул
ви изрази в логически схеми, като използв
те логически елементи И, ИЛИ и НЕ.
Тест
4. Съставете логически схеми от елемек
И, ИЛИ и НЕ за следните Булеви израз
а.(А+В).(А+В)=У;
б. (А+В).С= У.
5. Булевите изрази от въпрос 4 са
~~~JQIНffiИШa, КОНЮНКТВ
на) нормална форма.
6. Булевите изрази от въпрос 4
__ ___
(произведения от суми, '
ми ет произведешm).
~
7. Булевите изрази в конюнктивнанормал
форма се използват за създаване на лоr
чееки схеми от тип
(14-Ш •
ИЛИ-И).
R4

4J. ТАБЛИЦИ НА ИСТИННОСТ И БУЛЕВИ
ИЗРАЗИ
БулеВirrе изрази представляват удобна фор­
ма за описание на начина , по който работят
логическите схеми. Друга форма за точно
описание на функционирането на логичес­
ките схеми са таблиците на истштост.
Когато работите с цифрови схеми, често ще
ви се налага да преобразувате в Булеви из­
рази информация, зададена във вид на таб­
лици на истинност.
Разгледайте таблицата на истинност на
фиг. 4 . 6а . Обърнете внимание , че само две
от осемте възможни комбинации на входо­
вете А , В и С дават на изхода логическа 1.
Тези комбинации се означават като С.В . А
(четесе"неСиВиА)иС.В.А(четесе"Си
неВ ине А''). На фиг. 4.66 е показано как те­
зи комбинации се свързват с операцията
ИЛИ, за да формират Булев израз, съответ­
стващ на таблицата на истинност. Таблицата
на фиг. 4.6а и Булевият израз на фиг. 4.66
описват действието на една и съща логичес­
ка схема.
Таблиците на истинност служат като от­
правна точка при съставянето на повечето
логически схеми. Затова трябва да можете
да преобразувате информацията от таблици­
те на истинност в Булеви изрази, както беше
показано току-що. Запомнете , че трябва да
ВХОДОВЕ изход
свА
у
ооо
о
оо1
о
о1о
о
о11
1
--с·В·А=1
1оо
1
1о1
о
--с· в· А=1
11о
о
111
о
(6) БулеВ uзраз
С·В·А+С·В·А =У
Фиг. 4.6. Съставя11с 11а Булев израз от 1"аблица на
метниност
търсите комбинациите от променливи , кои­
то в таблицата на истинност съответстват на
логическа 1 на изхода .
Може да се наложи да извършите и обрат­
ната процедура, т . е . от Булев израз да със­
тавите таблица на истшmост . Разгледайте
Булевия израз на фиг. 4.7а . Вижда се , че две
f•J БулеВ uзраз
С·В·А + С·В·А =У
тдвлиuд нд истиннос~\
ВХОДОВЕ ИЗХОД
СВА
У
ооо
о
)
оо1
о
о·1о
1
__/
о11
о
1оо
о
1о1
1
11о
о
111
о
(б}
Фиr. 4.7. Съставяне на табл11ца 11а истинност от
Булев израз
от комбинациите на входовете А, В и С да­
ват на изхода логическа 1. На фиг. 4 .76 е по­
казан Булев израз, който съдържа логичес­
ката сума на тези комбинации. Вижда се, че
Булевият израз от фиг. 4 .76 и таблицата на
истинност от фиг. 4.7а описват действието
на една и съща логическа схема.
Нека е даден Булевият израз, показан на
фиг. 4 . 8а. На пръв поглед изглежда, че само
две комбинации пораждат логическа 1 на из­
хода. Ако обаче разгледате по-внимателно
фиг. 4.86, ще видите, че Булевият израз СА +
+ С.В.А = У поражда три логически едини­
ци в изходната колона. Този "трик" показва,
че трябва да бъдете много внимателни.
Трябва да сте сигурни, че в таблицата на ис­
тинност присъстват всички комбинации, ко­
ито пораждат логически единици. Булевият
израз от фиг. 4 . 8а и таблицата на истинност
от фиг. 4.86 описват действието на една и
съща логическа схема.
71

f•J БулеВ uзраз
С·А + С·В·А =У
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ изход
свА
у
-j
ооо
1
оо1
о
о1о
1
о11
о
1оо
о
1о1
о
11о
о
111
1
~-
(б)
Фиr. 4.8. Съставяне на таблица на иcTIIHitocт от
Булев израз
Вие вече имате известен опит в преобра­
зуване на Булеви изрази в таблици на ис­
тинност и таблици на истинвост в Булеви
изрази. Не забравяйте, че Булевите изрази,
с които работехте досега, бяха в дизюнктив­
на нормална форма. Процедурата за получа­
ване на Булеви изрази в конюнктИвна нор­
малва форма от таблици на истинност е съв­
сем различна.
Тест
8. Разfледайте фиг. 4.6а. Нека само послед­
ните два реда от таблицата на истшшост
пораждат на изхода логическа 1 (във
всички други случаи на изхода има логи­
ческа 0). Напишете Булев израз във вид
на сума от произведения за този случай.
9. Разгледайте фиг. 4.6а. В кои два реда от
таблицата на истилпJр<;.т, С}qJВе~тваща
на Булевия израз C.B.J{ + С.В.А - У, из­
ходът е равен на 1?
10. Постройте таблица на l!СТ~ност от Бу­
левия израз C.B .J{ + С.В.А - У.
72
4.4 . ПРИМЕР
Познаването на процедурите, които описах­
ме в т. 4.2 и 4.3, е необходимо за всеки, кой­
то работи в областта на цифровата електро­
ника. За да ви помогнем да затвърдите при­
добитите умения, ще решим една често сре­
щана в практиката логическа задача, като
съставим логическа схема, запо1mайки от
таблица на истинност и преминавайки през
Булев израз, както е показано на фиг. 4.9 .
Да предположим, че трябва да проектира­
ме проста електронна ключалка. Ключалка­
та ще се отваря само когато са натиснати оп­
ределени ключове. Таблицата на истинност
на електронната ключалка е показана на
фиг. 4.9а. Обърнете внимание кои две ком­
бинации от входни ключове пораждат 1 на
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ изход
свА
у
ооо
о
оо1
о
о1о
о
(в)
о11
о
1оо
1
Г\
1о1
о
11о
о
111
1
)
БулеВ uзраз
~
(б}
С· В·А + С·В·А
А-+-----1-~
B-1+-----t
c-т-r-r---L....,;~
(В)
у
Ф11r. 4.9. Задача за проектиране на електронна
ключалка. а. Таблица на IICТIIHHocт. б. Булев
11Зраз. в. Лоr11ческа схема

изхода. Ключалката ще се отвори, когато на
изхода има 1. На фиг. 4.96 е показано как се
съставя Булев израз в дизюнктивна нормал­
на форма за схемата на логическата ключал­
ка. След това от този Булев израз се съста­
вя логическата схема, показана на фиг. 4.9в .
Разmедайте внимателно решението на цяла­
та задача, показано на фиг. 4.9, и се уверете ,
че разбирате добре цялата процедура на
преобразуване от таблица на истинност
през Булев израз до логическа схема .
Сега вие трябва да можете да решавате за­
дачи, подобни на тази от фиг. 4.9 . Следващи­
ят тест ще ви даде възможност да упражни­
те тези умения .
Тест
11. Като използвате дадената таблица на ис­
тинност на електронна ключалка, напи­
шете еквивалентен Булев израз в ДНФ.
с
о
о
о
о
1
1
1
1
Таблuца на ucmuннocm
kьм Вьnрос 11 -
npoekmupaнe на kлlочалkа
Bxogнu
Иэхоg
kлlочоВе
вА
у
оо
о
о1
о
1о
1
11
о
оо
о
о1
1
1о
о
11
о
12 . От Булевия израз , получен като отговор
на въпрос 11, начертайте логическата
схема на електронната ключалка.
4.5 . ОПРОСТЯВАНЕ НА БУЛЕВИ ИЗРАЗИ
Да разгледаме Булевия израз А.В + А.В +
+ А.В =У, показан на фиг. 4.10а. Ако пост­
роим логическа схема от този Булев израз,
ще видим, че са необходими три елемента И,
два инвертора и един тривходов елемент
ИЛИ. Една логическа схема, която може да
изпълнява логическите функции на Булевия
изразА.В+А.В+А.В=У,епоказанана
фиг. 4.1 Об. На фиг. 4.1 Ов е показана табли­
цата на истинност за Булевия израз от фиг.
4.10а и логическата схема от 4.106. Ако я
разгледате внимателно , ще видите , че всъщ­
ност това е таблицата на истинност на дву­
входов елемент ИЛИ. Простият Булев израз
на двувходов елемент ИЛИ е А + В = У, как­
то е показано на фиг. 4 .1Ог. Логическата
схема на двувходов елемент ИЛИ е показа­
на на фиг 4.10д .
(в) ПърВоначален БулеВ uэраэ
А·В+А·В+А•В-У
у
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ изход
вА
у
(В}
оо
о
о1
1
1о
1
11
1
(с) Оnростен БулеВ uэраэ
А+В=У
(g)
:=D-·
Фиr. 4.10. Опростяване на Булев11 изрази
73

Примерът от фиг. 4.1 О показва, че винаги
трябва да се опитваме да опростяваме пър­
воначално зададените Булеви изрази, за да
получим по-прости и евтини логически схе­
ми. В този случай имахме късмета да забе­
лежим, че таблицата на истинност е същата
като на елемента ИЛИ. Но в повечето слу­
чаи се налага да използваме средства, осно­
ваваrци се на по-систематични методи за оп­
ростяване на Булевите изрази. Такива сред­
ства са Булевата алгебра и картите на
Карно.
•
Булевата алгебра е въведена от ДжордЖ
Бул (1815 -1864). От 30-те години Булева­
та алгебра започва да се използва в теория­
та на цифровите логически схеми. Тя стои в
основата на триковете, които ще използваме
за опростяване на Булеви изрази . В тази
книга обаче ние няма да използваме пряко
Булевата алгебра. Тези от вас, които про­
дължат да работят в областта на цифровата
електроника, вероятно ще имат възможност
да изучават Булевата алгебра по-подробно.
Картите на Карно са удобен метод за оп­
ростяване на Булеви изрази. Те са разгледа­
ни подробно в т. 4.6- 4 .10. Съществуват и
други методи за опростяване, като картите
на Вейч, диаграмите на Вен и табличните
методи.
Тест
13. Логическите схеми на фиг. 4.106 и 4.10д
имат
(различни, еднакви) табли-
ци на истинност.
14. Булевите изрази може съществено да се
опростят чрез използване на методи ка-
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ ИЗХОД
ВА
У
оо
о1
о
Ф1tr. 4.11. Значение на клетк11те в карта на Карно
шаване на познатата ни задача от фиг. 4.10.
За удобство първоначалният Булев израз
А.В+А.В+А.В=Уепреписаннафиг.
4.12а . След това се поставя 1 във всяка
клетка от картата на Карно, която съответ­
ства на член от първоначалюiЯ Булев израз,
както е показано на фиг. 4.126. Така попъл­
нената карта на Карно е готова за групира­
не. Процедурата на групиране е показана на
фиг. 4 .13. Съседните единици се обединяват
в групи от по две, четири или осем. Груnира­
нето продължава, докато всички единици
влязат в някоя група. Всяка група представ­
лява нов член в опростения Булев израз. За­
бележете, че на фиг. 4.13 има две групи, ко­
ето означава, че в новия опростен Булев из-
(а)А·В+А·В+А·В=У
то
алгебра или карти на
(бJ
4.6 . КАРТИ НА КАРНО
През 1953 г. Морис Карно публикува ста­
тия, в която оnисва своя метод за опростява­
не на Булеви изрази с помощта на специал­
ни таблици - карти. Една карта на Карно е
показана на фиг 4.11. Четирите клетки (1, 2,
3, 4) съответстват на четирите възможни
комбинации от А и В в една таблица на ис­
тинност с две променливи. Клетка 1 съот­
ветства на А.В, клетка 2 - на А.В, и т. н.
Сега ще използваме карта на Карно за ре-
74
Фиr. 4.12. Попълване на клетки от карта на Карно
С СДННИI\И
вв
-~
:~
Фнr. 4.13. Групиране на единици в карта на Карно

раз ще има два члена, свързани с операция
или .
Сега нека опростим Булевия израз въз ос­
нова на двете групи, начертани отново на
фиг. 4.14. Да разгледаме най-напред долната
група . Забележете , че А се съдържа заедно с
В и В. Членовете В и 13 може да се елимини­
рат съгласно правилата на Булевата алгеб­
ра. В резултат на това в долната група оста­
ва само А. По същия начин вертикалната
група съдържа А и А. които се елиминират
и в резултат на това остава само членът В .
След това получените членове А и В се
свързват с операция ИЛИ, в резултат на ко­
ето се получава опростеният Булев израз А
+В=У.
1J
в
А
:4+В=У
~ ЧленоВе ИЛИ
Фнr. 4.14. Опростяване на Булев 1враз чрез карта
на Карно
Описаната процедура за опростяване на
Булеви изрази изглежда сложна. Но след из­
вестна практика ще видите, че всъщност тя е
много проста. Ето кратко обобщение на
процедурата в шест стъпки :
1. Започнете с Булев израз в ДНФ.
2. Запишете единиците в картата на Карно.
3. Групирайте съседните единици (в групи
от по две, четири или осем клетки).
4. Извършете опростяване, като отстрани­
те членовете в една група, които съдържат
даден член и неговото отрицание .
5. Свържете останалите членове с лош­
ческата операция ИЛИ (по един член от гру­
па).
6. Напишете опростения Булев израз.
Тест
15. Картата, показана на фиг. 4.12, е предло-
жена от ___
16 . Избройте шестте стъпки, които се из­
ползват за опростяване на Булеви изра­
зи с помощта на карти на Карно .
4.7 . КАРТИ НА КАРНО С ТРИ ПРОМЕНЛИВИ
Да разгледаме неопростения Булев израз
А.В.С + А.В.С + А.В.С + А.В.С = У, показан
на фиг. 4.15а. На фиг 4.156 е показана карта
на Карно с три променливи. Обърнете вни­
мание на осемте възможни комбинации от А,
В и С, които съответстват на осемте клетки
на картата. В картата са нанесени четири
единици, които отговарят на всеки от чети­
рите члена в първоначалния Булев израз .
Попълнената карта на Карно е начертана от­
ново на фиг. 4.15в. Съседните двойки от еди­
ници са групирани. Долната група съдържа
В и В, които се елиминират . В нея остават А
и С, които образуват члена А. С. Горната гру­
па съдържа С и С, които се елиминират , и ос­
тава членът А.В. На фиг. 4 . 15г е показан по­
лученият Булев израз А.С + А.В = У.
Лесно се вижда, че опростеният Булев из­
раз от фиг. 4.15 изисква за реализирането си
по-малко електронни елементи от първона­
чалния израз . Запомнете, че опростеният
Булев израз може да има съвсем различен
вид от първоначалния .
Много е съществено картата на Карно да
бъде съставена точно във вида, показан на
фиг. 4.15. Обърнете внимание, че като се
придвижвате надолу по лявата страна на
картата , на всяка стъпка се променя само ед­
на променлива. Клетката, разположена най­
горе вляво, съответства на АБ, а клетката
непосредствено под нея - на АВ (В се про­
меня в В). Следващата клетка надолу съот­
ветства на АВ, т. е. А се променя на А. Нак­
рая се стига до клетката, съответстваща на
АВ, т. е. В преминава в В. Ако картата на
Карно не се състави лравилно по описания
начин, получените резултати няма да бъдат
верни.
Тест
17. Опростете Булевия израз л:в:С+ АВ.С +
+ А.В.С + А.В.С =У, като:
а. попълните единиците в карта на Карно
с три променливи;
75

(в) БулеВ uзраз
+А•В•С+А·В·С- У
(б) Kapma
на Карно
Груnuране
(В) u елuмuнuране
на nроменлu6u
(г) Onpocmeн БулеВ uзраз
+А·В=У
Фиr. 4.15. Опростяване на Булев израз чрез карта на Карно. а. Неоnростен израз. 6 . Поnълване на
картата. в. Груnиране на единнци и елиминиране на nромеилив11. г. Съставяне на опростен минимален
11Зраз
б. групирате двойки или четворки от еди­
ници;
в. елиминирате променливи, които участ­
ват в групите заедно с отрицанията си;
г. запишете опростения Булев израз.
4.8 . КАРТИ НА КАРНО С ЧЕТИРИ
ПРОМЕНЛИВИ
При четири променливи таблиците на ис­
тинност имат шестнадесет възможни комби­
нации: Опростяването на Булев израз с че­
тири променливи изглежда сложно, но из­
ползването на карта на Карно много опрос­
тява този процес~
76
Да разгледаме Булевия израз A.B.C .D +
+А -:в.С.D + AB.C .D + AB.C.D + AB.C.D +
+ A.B.C.D = У, показан на фиг. 4.16а. На
фиг. 4.166 е показана картата на Карно с че­
тири променливи, която съдържа клетки за
шестнадесетте възможни комбинации на А,
В, С и D. Нанесени са шест единици, които
отговарят на шестте члена на първоначал­
ния Булев израз. Картата на Карно е начер­
тана отново на фиг. 4.16в. Съседните едини­
ци се обединяват в групи от по две и четири.
В долната група от две единици се елимини­
рат членовете D и D и се получава А.В.С. В
горната група от четири единици се елими­
ниратчленоветеСиСиВиВисеполуча­
ва AD. Накрая членовете А.В.С и A.D се

свързват с операция ИЛИ и се получава Бу­
левият израз А.В.С + A.D = У, показан на
фиг. 4.16г, който е в ДНФ.
Обърнете внимание, че процедурата за
опростяване на Булеви изрази с две, три или
четири променливи е една и съща и че в по­
големите групи от картите на Карно се ели­
\IШШрат повече променливи. Трябва да вни­
мавате картите на Карно да изглеждат по съ­
щия начин както показаните на фиг 4.14-
4.16.
Тест
18. Опростете Булевия израз A.B .C .D +
A.B .C .D+ AB.C.D + A.B.C .D + A.B.C.D +
+ A.B.C .D =У. За целта извършете след­
ното:
а. Попълнете единиците в карта на Кар­
но с четири променливи.
б. Групирайте двойки или четворки от
единици.
в. Елиминирайте променливи, които учас­
тват в групите заедно с отрrщанията си.
r. Запишете опростения Булев израз.
4.9. ОЩЕ ПРИМЕРИ ЗА КАРТИ НА КАРНО
В тази точка се разглеждат няколко примера
за карти на Карно. Обърнете внимание на
по-особените процедури за групиране, кои­
то се използват в някои от тези примери.
Да разгледаме Булевия израз от фиг.
4.17а . Четирите члена са отразени като че­
тири единици в картата на Карно от фиг.
4.176. Показана е правилната процедура за
групиране. Забележете, че картата на Карно
се разгле:>r<да, сякаш е огъната като цилин­
дър около въображаема вертикална ос, така
че левият И край се допира до десния . Чле­
новете А и А, както и В В се ~шiминират .
Опростеният Булеr. израз B .D =У е показан
на фиг. 4.17в.
Друг по-особен варшшт на групиране е
показан на фиг. 4. 18в. При групирането кар­
~ата на Карно сякаш е огъната като цилин­
;u,р, но около хоризонтална ос, така че гор··
ният и край се допира до долния. Опросте­
ният Булев израз В.С = У е показан на фиг.
4.186. Членовете А и А. както и D D се ели­
минират.
Още един вариант на групиране е показан
на фиг. 4.19а. Четирите ъгъла на картата на
Карно се събират заедно, като че ли картата
е увита около кълбо. В резултат на това че­
тирите ъглови единици об.Е_азуват група . Оп­
ростеният Булев израз B.D = У е показан на
фиг. 4.196. Членовете А и А, както и С С се
еЛИ.'-fИНИрат.
Тест
19. Опростете Булевия израз A.B .C .D +
+ A.B .C.D + A.B .C.D + A.B.C.J) +
+ A.B .C.D + A.B .C .D = У. Следваi<те
стъпките:
а. Попълнете единиците в карта на Кар -
но с четири променливи.
б. Групирайте двойки или четворки от
единици.
в. Елиминирайте променливи, ко1по учас­
тnат в групите заедно с отрrщанията си.
г. Запишете опростения Булев израз.
20. Опростете Булевия израз АП.С +А .В'. С+
+ А.В.С + А.В.С + А.В.С =У.
а. Поrrьлнете единиците в карта на Карно
с три променливи.
б. Групирайте двойки или четворки от
единици.
в. Елиминирайте променливи, които учас­
тват в групите заедно с отрицанията си .
г. Запишете опростения Булев израз.
4.10. КАРТИ НА КАРНО С ПЕТ
ПРОМЕНЛИВИ
Когато се решават логическа задачи с пове­
че от четири променливи, картата на Карно
става тримерна . Тук ще покажем пример на
такава тримерна карта .
Да разгледаме таблицата на истинност,
показана па фиг. 4.27 . За да отрази всички
възможни комб1mации or пет променливи ,
тя трябва да има 32 (2 5) реда. На фиг. 4.206
е показан неопростеният Булев израз, съот­
ветстващ на тази таблица.
Н:1 фш 4.20в е показана карта на Карно с
пет променливи. Тя се състои от две карти
на Карно с по четнри променливи, които са
обединени в тримерното пространство . Гор­
ната карта е равнината Е, а долната - рав -·
нината Е.
77

-.J
ос
f•) БулеВ uзраз
A·B·C·D + A·B·C·D + A·B·C·D + A·B·C·D +
+ A·B·C·D = У
(б) Kapma
на Карно
(В) Елuмuнuране
на nроменлuВu
чрез груnuране
(е) Onpocmeн БулеВ uзраз '
АВ
АВ
......
АВ
:411
АВ
АВ
Аё
L
ёё5ёососо
1 1::::::+=::::1
А·В·С+A•D =У
Фнr. 4.16. Опростяване на Булев израз с 6 члена до израз с 2 члена чрез карта на Карно

(1) БулеВ uзраз
A·B·C·D + A·B·C·D +
A·B·C·D + A·B·C·D - у
(8) Опростен БулеВ uзраз B•D =У
Фиг. 4.17 . Оиростиване на Булев израз чрез карта
на Карно. Ако картата се разrлежда като
вертикален циш1ндър, четирите едниици моrат да
се групират
CD Cl5
(1)
(6) Оnростен БулеВ uзраз В•С = У
Фиг. 4.18 . О11ростяване на Булев израз чрез к арта
11а Карно. А ко картата се ра зrлежда като
хоризонтален Ц II ЛИJIДЪр , четирите eд\IНJЩit мо rат
да се 1р)' Пitрат
(в)
Оnростен БулеВ uзраз B · D =У
Фиr. 4.19. Оиропиване на Булев израз чрез карта
на Карно. Ако картата се разrлежда като сфера,
четирите единiЩII моrат да се rруиират
В тази карта на Карно е записана единица
за всеки от деветте члена на неопростения
Булев израз . Съседните двойки, четворки и
осморки от единици са групирани. Четирите
единици от равниниrе Е и Е също са съсед­
ни и затова цялата група се обединява в ци­
линдър и се разrnежда като една група от
осем единици .
Следващата стъпка е да се прео бразуват
групираните единици от картите на Карно в
опростен Булев израз. Изолираната единица
на равнината Е не може да се опрости и се
записва като "Е.:О."С.В.А. Осемте единици,
групирани в цилиндъра, може да се опрос­
тят.ЕлиминиратсеЕиЕ,СиС,ВиВ,вре­
зуmат на което остава членът D.A. Чле нове­
те E.D .C.B.A и D.A се обединяват с опер а­
ция И, в резултат на което се получава оп­
ростеният Булев израз , показан на фиг.
4.20г.
79

ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
изход
ЕDсаА
у
ооооо
о
оооо1
1
ооо1о
о
ооо11
о
оо1оо
о
оо1о1
о
-u(J11о
о
оо1,1
о
о,ооо
,
о1оо1
о
о,о,о
,
го1о,,
о
о1,оо
1
(J"1,о1
о
о,1,о
,
о1111
о
1оооо
о
1ооо1
о
1оо1о
о
1оо11
о
1о1оо
о
,о1о,
о
1о1,о
о
1l)111
о
11(J"оо
1
11оо1
о
11о1о
1
11о11
о
,11оо
1
111о1
о
1111о
1
11111
о
(в)
E·D·C·B·A+E·D·C·B·A+
E·D·C·B·A+E·D·C·B·A+
E·D·C·B·A+E·D·C·B·A+
E·D·C·B·A+E·D·C·B·A+
E·D·C·B·A=Y
(б) Неоnростен БулеВ uзраз
(8) Kapma на Карно - нанасяне
u груnuране на eguнuцume
Е
E·D·C·B·A + D·A =У
(е) Onpocmeн БулеВ uзраз
Фиг. 4.20. Логическа задача с nет nроменливи. а. Карта на 11стинност. б. Неоnростен Булев
израз. в. Нанасяне 11 груnиране на единиците в карта на Карно с nет променливи. г. Оnростен
Булев израз
Тест
4.11 . ИЗПОЛЗВАНЕ НА ЛОГИЧЕСКИ
ЕЛЕМЕНТИ И-НЕ
21. Опростете Булевия израз A.'B.C.D .E +
A.B .C.D.E -г A.B .C .D .E + A.B.C.D.E +
+ А -. B.C.D.E + А.В:С.D.Е = У, като:
80
а. поставите единици в карта на Карно с
пет променливи;
б. групирате двойки, че1Ворки или осми­
ци от едшшци;
в. елиминирате променшmи , които участ­
ват в групите заедно с отрицанията си;
г. запишете опростения Булев израз.
В т. 3.8 показахме как с помощта на логи­
ческия елемент И-НЕ може да се реализират
други логически елементи и инвертори (вж.
фиг. 3.21). Споменахме, че елементът И-НЕ
може да се използва като ушшерсален еле­
мент. В този раздел ще покажем как може да
се използват елементи И-НЕ за съставяне на
комбинационни логически схеми. Елементи­
те И-НЕ се намират широко приложение в

промиiШiеността, тъй като са достъпни и
удобни за използване.
Нека е даден Булевият израз А.В + А.С =
У, показан на фиг. 4.2la. По този Булев из­
раз трябва да се състави схема с възможно
най-ниска цена. Да начертаем първо логи­
ческата схема за този Булев израз, съставе­
на от елементи И, ИЛИ и инвертор, както е
показано на фиг. 4.216. Справката в катало­
га показва, че за целта трябва да използвате
три различни интегрални схеми.
Да се опитаме да решим същата задача, ка­
то използваме елементи И-НЕ. Логическата
схема, съставена по този начин, е показана на
фиг. 4.21в. След проверка в каталога се оказ­
ва, че за реализирането на тази схема е доста­
тъчна само една интегрална схема, която съ­
държа необходимите четири елемента И-НЕ.
Припомнете си от гл. 3, че символът ИЛИ с
инвертиращи кръгчета на входовете пред-
''' А·В+А·С= У
(бl
А
А
в
в
(В}
А
с
ё
ставлява друг начин за означаване на елемен­
та И-НЕ. Ако тествате схемата от фиг. 4.21в,
ще видите, че тя изпълнява същата логическа
функция А.В + А.<::= У, но се реализира са­
мо с една интегрална схема вместо с три.
Този пример показва защо елементите И­
НЕ се използват толкова често в логически­
те схеми. Това може да се окаже полезно във
вашата бъдеща работа, когато се стремите
да получите добри резултати при минимална
цена.
Сигурно се питате защо елементите И и
ИЛИ от фиг. 4.216 може да се заместят с
елементите И-НЕ от фиг. 4.21в. Ако разгле­
дате внимателно фиг. 4.21 в, ще видите два
символа И, свързани към един символ ИЛИ.
Ние вече знаем, че при двойно инвертиране
се получава първоначалното логическо ни­
во. Следователно двете инвертиращи кръг­
чета на фиг. 4.21в между символите И и
>----у
А·В+А·С•У
у
А·В+А•С• У
Фиг. 4.21 . И:JПолзване на елементи И-НЕ в лоrическ11 ~хем11. а. Булев израз. 6. Логическа схема от тип И­
ИЛИ. 8. EKBIIDaЛCIITHa ЛОГIIЧеска СХСМа С елемеНТII И-НЕ
6
81

ИЛИ се неугрализират взаимно. Затова ре­
зултатът е същият като при два елемента И,
свързани към елемент ИЛИ.
И така, за да използвате елементи И-НЕ
за реализиране на логическа схема, трябва
да изпълните следните стъпки:
1. Започнете с Булев израз в ДНФ (сума
от произведения).
2. Начертайте логическа схема, съставена
от елементи И, ИЛИ и НЕ.
3. Заместете символите на всички елемен­
ти И и ИЛИ със символи на елементи И-НЕ,
без да променяте свързването им.
4. Заместете символите на всички инвер­
тори със символи на елементи И-НЕ, чиито
входове са свързани помежду си.
5. Проверете дали получената логическа
схема, съставена от елементи И-НЕ, изпъл­
нява зададената функция.
Тест
22. Логическата схема на фиг.4.21б е от тип
__
(И-ИЛИ, И-НЕ).
23. Логическите схеми на фиг. 4.216 и 4.21в
изпълняват
(различни, еднакви)
логически функции.
24. Избройте петте стъпки за преобразува­
не на Булев израз в ДНФ в логическа
схема с елементи И-НЕ.
4.12 . ЛЕСЕН НАЧИН ЗА РЕШАВАНЕ
ПА ЛОГИЧЕСКИЗАДАЧИ
Производителите на интегрални схеми са
опростили задачата за решаване на много от
комбинационните логически задачи чрез
производството на мултиплексори. В много
случаи използването на мултиплексори поз­
волява да се решават сложни логически за­
дачи само с една интегрална схема. Мулти­
плексорът съдържа голям брой елементи,
изграждащи една интегрална схема, т.е. "па­
кетирани" заедно със съответните връзки в
един корпус. В тази глава ще използваме
мултиплексор като "универсален пакет" за
решаване на комбинационни логически за­
дачи.
На фиг. 4.22 е показан мултиплексор с 8
входа. Входовете отляво, номерирани от О
до 7, се наричат ииформацитти входове
82
ИНФОРМА­
ЦИОННИ
ВХОДОВЕ
МУЛТИПЛЕКСОР
w
АДРЕСНИ О 1 1
ВХОДОВЕ
1 изход
Фш'. 4.22. Логически СИII'tвол на селектор на данни
1от8
(входове за даиии). Входовете, означени с
А, В и С, се наричат адресии входове (вхо­
дове за избор). Изходът на мултиплексора е
означен с W.
Основната функция на мултиплексора е
да предава данните от зададен информацио­
нен вход (от О до 7) към изхода (W). Кой
вход за данни ще бъде избран, се определя
от това, кое двоично число ще поставите на
адресните входове в долната част на фиг.
4.22. Мултиплексорът от фиг. 4.22 функцио­
нира подобно на въртящ се ключ. На фиг.
4.23 е показаltо как данните от вход 3 се пре­
дават на изхода през контактите на въртящ
се ключ. По подобен начин данните от ин-
о
...;...____"'<>\
з.......о
з
ИНФОРМА- 1 ~
(WJ
ционни .
~1 изход
ВХОДОВЕ ~
~
Фю·. 4.23. Осемлоэиционинит едиош~nюсен рота­
циоttен ключ работи като мултиплексор

формационяия вход 3 на фиг. 4.22 се преда­
ват на изхода V..' на мултиплексора. При вър­
тящия се ключ превключването към друг
вход се извършва ръчно. При мултиплексо­
ра с 8 входа от фиг. 4.22 превключнането на
входовете се извършва просто чрез промяна
на двоичния код на адреса. Следователно
мултиплексорът функционира като въртящ
се ключ при предаването на логически нули
и единици от един избран вход към един­
единствен изход.
Сега ще покажем как мултиплексорите
може да се използват за решаване на логи­
чески задачи. Да разгледаме опростения
(в) ПърВоначален БулеВ uзраз
Булев израз, показан на фиг 4.24а . За удоб­
ство на фиг. 4.246 е начертана логическа
схема за този сложен Булев израз. Ако из­
ползваме стандартни интегрални схеми , за
решаването на тази задача ще ни трябват
между 6 и 9 интегрални схеми . Това е скъпо
решение поради големия брой интегрални
схеми и голямата площ, която те ще заемат
върху печатната платка.
За същата логическа задача може да бъде
намерено по-евтино решение, ако се изпол­
зва мултиплексор. На фиг. 4.25 е показана
таблицата на истинност, съответстваща на
Булевия израз от фиг. 4.24а. До нея е пока-
A·B·C·D +A·B·C·D +А·В·ё·D +А ·B·C·D +
А
8
с
D
(6)
....
--vv
.. ..
....
......-
....
......-
V""
A·B·C·D + A·B·ё·D+A·B·C·D =У
\ ABCD
двёо
Аiёо
)"----1
АВёО
у
,.._.....JJ
ABCD
rl
АВ ёо
ABCD
Фиг. 4.24. а. ОпроLтеи Булеи израз. б. Лоr11ческа схема, съответстваща на Булевия 11зраз
83

АБ
А
Т ЛИЦ НА ИСТИННОСТ
ИНФОРМА-
ВХОДОВЕ
изход
ционни
о
с
в
А
у
ВХОДОВЕ
о
о
о
о
1
f-----1 -0
о
о
о
1
о
.._._о _1
о
о
1
о
о
_о_2
о
о
1
1
1
f--- 1- 3
о
1
о
о
о
f--- о- 4
о
1
о
1
о
г---о- 5
о
1
1
о
1
1--- 1 - 6 Myлmunлekcop w f-- изход
о
1
1
1
о
-о- 7
с 16 Bxoga
1
о
о
о
о
f--- о- 8
1
о
о
1
1
r--- 1
-
9
1
о
1
о
1
r-- 1 -10
1
о
1
1
о
f-- 0- 11
1
1
о
о
1
f--- 1- 12
1
1
о
1
о
r-- 0-13
1
1
1
о
о
r--- о
-
14
1
1
1
1
1
f--- 1
-
15
освА
t
t
АДРЕСНИ
ВХОДОВЕ
Фиг. 4.25. Решаване на логическа задача с мултиплексор
зан мултиплексор с 16 входа. До шестнаде­
сетте информационни входа на мултиплек­
сора са написани логически нули и единици,
които съответстват на изходната колона У
от таблицата на истинност. За тази таблица
на истинност на входовете са постояюю по­
дадени именно такива логически нива. Ад­
ресните входове (D, С, В и А) се превключ­
ват в съответствие с двоичните числа от
входната част на таблицата на истинност.
Ако на адресните входове D, С, В и А има
четири нули, на изхода W на мултиплексора
се предава логическа 1, тъй като съгласно
първия ред от таблицата на истинност на из­
хода W има логическа 1, когато на D, С, В и
А има О. Ако на адресните входове се пода­
де ООО 1, на изхода W ще се предаде логичес-
' ка О съrnасно таблицата на истинност. По
този начин всяка комбинация на D, С, В и А
ще генерира на изхода логическото ниво,
съответстващо на таблицата на истинност.
84
Следователно сложната логическа задача
от фиг. 4.24, чието решаване с елементи И,
ИЛИ и НЕ изисква най-малко шест интег­
рални схеми, може да се реши само с една
интегрална схема, ако се използва мулти­
плексор, както е показано на фиг. 4.25.
Вижда се, че мултиплексорите предлагат
лесен и ефикасен начин за решаване на ком­
бинационни логически задачи. Мултиплек­
сорите, които се предлагат на пазара, позво­
ляват да се решават логически задачи с три,
четири или пет променливи. Мултиплексо­
рите се наричат още селектори на данни.
Тест
25. На фиг. 4.22 е показан логическият сим­
волна__с8входа.
26. Разгледайте фиг. 4.22. Ако на всички ад­
ресни входове има 1, ще бъде избран
вход ___ и данните от него ще бъдат

предадени на изхода __ на мултиплек­
сора.
27. Действието на мултиплексора може да
се сравни с действието на механичния
___ _
ключ.
28. Разrnедайте фиг 4.25. Ако на всички ад­
ресни входове има 1, на изхода W ще се
предадат данните от вход __.
В този
случай на изхода W ще има __ (1, 0).
29. Много логически задачи може да се ре-
шат само с една ___ интегрална схе-
ма.
4.13. РЕШАВАНЕ НА ДРУШ ЗАДАЧИ
С ПОМОЩТА НА СFЛЕКТОРИ
НА ДАННИ
В предишната точка използвахме мултип­
лексор с 16 входа за решаване на логическа
задача с четири променливи. Подобни зада­
чи се решават и с помощта на по-евтин мул­
типлексор с 8 входа . За тази цел може да се
използва методът, наречен "наслагване" или
"сгъване".
Разrnедайте таблицата на истинност с че­
тири променливи, показана на фиг. 4.26.
Обърнете внимание, че данните, които се по­
дават на входовете С, В и А, от редовете с
номера от О до 7 са същите като данните от
редовете с номера от 8 до 15. В таблицата на
истинност на фиг. 4.26 тези области са огра­
дени. За да се реши тази логическа задача с
помощта на мултиплексор с 8 входа, на ад­
ресните входове на мултиплексора трябва да
се подадат входните променливи С, В, и А.
Това е показано в долната част на фиг. 4.26.
Сега трябва да бъде определен начинът на
свързване за всеки от осемте информацион­
ни входа на мултиплексора (от D0 до D7), по­
казани на фиг. 4.27u. На фиг. 4.27а е дефи­
нирано състоянието на входа D0 на осемвхо­
довия мултиплексор 74151. Таблицата на ис­
тинност от фиг. 4.26 е прегъната така, че
долната И половина да се насложи върху
горната и ред 8 да стане съседен на ред О -
така те може непосредствено да се сравнят.
И на трите входа С, В и А (свързани с адрес­
ните входове на мултиплексора) има О. На
изхода У има О независимо от rова. дали на
входа D има 1 или О . Затова входът D0 на
Peg
о
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
ВХОДОВЕ
DICIBIA
оооо
ооо1
о1о1о
оо11
1
~!~~~
о111о
о1111
~ r-~---~--~~
1
о1о
11о11
111оо
1
111о1
1111о
1Ll-11...
изход
у
о
1
о
1
о
о
1
о
о
1
1
о
1
о
о
о
Myлmunлekcop
с 8 8xoga
СВА
tt
...----+-~~АДРЕСНИ
ВХОДОВЕ
Фиr. 4. 26. Първа стъnка nри решаване на лопlче­
ка задача с 4 променливи с използване на мулти­
nлексор с 8 входа
мултиплексора е свързан постоянно към ни­
во О (маса), както е показано на фиг. 4.27u.
На фиг. 4.276 е дефиниран входът D 1 на
мултиплексора. При наслагването на двете
части от таблицата на истинност се сравня­
ват ред 1 и ред 9. В тези два реда входовете
С,ВиАсаеднакви.ИзходътУев 1незави­
симо от това, дали на входа D има 1 или О.
Затова входът D1 на мултиплексора е свър­
зан постоянно към ниво 1 (+5 V), както е по­
казано на фиг. 4.27u.
Начинът на свързване на входа D2 на мул­
типлексора е определен на фиг. 4.27в . При
наслагването на двете части от табли цата на
истинност се сравняват ред 2 и ред 1О. В те­
зи два реда входовете С, В и А са еднакви.
Изходът У за двата реда обаче е различен и
съвпада с входа D, т. е. D~ = D. Затова на
85

оо
0'1
ВХОдОВЕ изход
Peg
D\C\8\A ..
.
.
.
j11·1~J
~ '1 Информа·
~о оооа,~о,>цuонен
1.
-
-
...
1
_) Bxog
о0 =О
Информа·
.J ЦU•JHOH
6xog
й2 '"'0
~.
.
J3
.
.
оо11
1
.
.
J Информа·
~ цuонен6xog
1
.
1
.
.
.
.
(а)
(6)
\~eg
Ре \ ВХОДОВЕ\ ИЗХОД\
g D\C\8\A у
.
.
.
1
.
.
.
1
~:. .
\--
,-\-1-1
.
\
\
1
\
.
/..
.
.
.
1.
s/о1о1/оJ
13
11о!
о
~!1
\
Инфор•а· YU.
цuонен
Sxog
•
_) D,=О
.
"
.
n
'
·,
n}
'
1r Иt1фоrма ·
l цuонен
\.z~1-
v
"/
v ( )8xog
1
Г•~or1
_)D,•D
.
.
.
.
.
.
(g\
(el
1><1
Фиr. 4. 27. Втора стъпка при решаване на логическа задача с 4 променливи с изnолзнане
Шi мултиtыею·ор с 8 входа и ме1ода на "сгъването". а. Определяне на данните, които трябва
да се пощадат на вход D,,. б. Оnределяне на данните, които трябва да се подадат на вход D1
•
е. Оnределяне на данните, коин1 tрябва да се подадат на вход D1 • г. Определяне на данните,
ко нто трябва да се подадат на вхuд Пз. д. Определяне на данните, ко11то трябва да се nодадат на вход
D4. е. Определяне на данюпе, които трябва да се лодадат на вход Ds. JIC. Определян е на данните, които
трябва да се под адат на 1нод D6. з. Определапе на данните, които трябва да се подадат
н а вход D7. u . Решение на задач:па
11
1о11
.
.
.
.
.
.
.
.
1•1
о
.
.
.
.
о,= [j
Информа·
') цuонен
'> Sxog
1
1
'1
1__)о,со
D
Раэреwенuе
(>)
о.
о.
о,
Myлmu ·
----Oivuнio~u~ц
АдРЕСНИ { ~----­
ВХОДОВЕ А------
(и)
изход
•

фиг. 4.27u на вход D2 на ИС 74151 е подаде­
на входната променлива D от таблицата на
истинност.
Как трябна да бъде свързан входът Dз на
мултиплексора, е определено на фиг. 4.27 г.
При наслагването на двете части от таблица­
та на истиююr,т ред 3 се сравнява с ред 11.
В тези два реда входовете С , В и А са еднак­
ви . Нивата на изхощпе У за двата реда оба­
че са различни и са обратни на нивата на
входа D, т. е. Dз = D. Затова на фиг. 4.27u
входът D1 на ИС 74151 е свързан с входната
променлива D от таблицата на истинност
през инвертор.
По подобен начин може да се види, че D4 =
= D,Ds= О,Dб=!.)иD1=О.Товаепоказано
на фиг. 4 . 27д- 4.27з.
Окончателното решение на задачата с че­
тири променливи от фиг. 4.26 е показано на
фиг. 4.27u. Вижда се, че входовете Do, Ds и
D7 на ИС 74151 са свързани към маса, вхо­
дът 0 1 е свързан към +5 V, на входовете D2и
04 се подава пряко входната променлива D
на таблицата, а на входовете Dз и 06 се по­
дава през инвертор входната променлива D
на таблицата. За да се активира мултиплек­
сорът, на неговия вход за разрешение (так­
товия вход) трябва да се подаде ниво О.
В т. 4.12 и 4.13 показахме как мултиплек­
сорът (селекторът на данни) може да се из­
ползва като универсален логически елемент.
Той може да осигури просто и евтино реше­
ние на много логически задачи с от три до
пет променливи.
Тест
30. Разгледайте фиг. 4.27u. Ако на входове­
теD,С,ВиАимасъответно1,О,ОиО
и на разрешаващия вход има О, на изхо-
да на мултиплексора ще има ___ ( 1, 0).
31. Разгледайте фиг. 4.27и. Ако на входове­
теD,С,ВиАимасъотnетно1,1,ОиО
и на разрешаващия вход има О, на изхо­
да на мултиплексора ще има __ (1, 0) .
32. Разгледайте фиг. 4.27u. Ако на входове­
теD,С,ВиАимасъответно1,О,1и1
и на разрешаващия вход има О, на изхо­
да на мултиплексора ще има __ (1, 0).
4.14 . СЕЛЕКТОРИ НА ДАННИ:
ЗАДАЧА С ПЕТ ПРОМЕНЛИВИ
За решаване на логически задачи с пет про­
менливи може да се използват карти на Кар­
но и логически елементи. Тези сложни логи­
чески задачи се решават и с помощта на ня­
колко мултиплексора.
Да разгледаме таблицата на истинност,
показана на фиг. 4.28а. Тя е отразена в кар­
тата на Карно на фиг. 4.286. Забележете, че
в картата на Карно няма съседни единици
нито по редове, нито по колони, нито в раз­
личтmте равнини. Това означава, че няма
възможности за опростяване. Сложният Бу­
лев израз, който описва тази таблица на ис­
тинност, е показан на фиг. 4.28в. За реализа­
цията на този Булев израз с логически еле­
менти вероятно ще са нужни между 1О и 20
интегрални схеми.
Едно просто и по-евтино решение на тази
сложна логическа задача може да се получи
с помощта на мултиплексори. Такова реше­
ние е показано на фиг. 4.29. Таблицата на
истинност на логическата задача е записана
отново на фиг. 4.29. В лявата част на фигу­
рата е преписана таблицата на истинност на
задачата. Информационните входове на два
16-входови мултиплексора са свързани пос­
тоянно към нивата О или 1 на захранващия
източник в зависимост от съответното ниво
в колоната У от таблицата на истинност.
Например входът О на горния мултиплексор
трябва да се свърже към маса, а входът О на
долния мултиплексор - към +5 V на зах­
ранващия източник. Изходите на двата мул­
ТИJJЛексора са свързани към входовете на
по-малък мултиплексор - с 2 входа, чийто
изход е свързан към изходния индикатор.
Двоичните числа от вхоцната част на таб­
лиuата на истинност се подават на адресни­
те входове на трите селектора. Ако на адрес­
юпевходовеЕ,D,С,ВиАима00000,на
изхода W на горния 16-входов мултиплек­
сор ще има О. която ще се предаде през дву­
входовия мултиплексор на изходния индика­
тор. Ако на тези входове има 10000, логи­
ческата единица на изхода W на долния 16-
входов мултиплексор ще се предаде през
двувходовия муJпиплексор на изходния ин­
дикатор . Може да се види, че всяка комбина­
ция на входовете Е, D, С, В и А ще породи
87

ТАБЛИЦА Нд ИСТИННОСТ
ВХОДОВЕ
изход
ЕDсвА
у
оооо
Е
о
о
оооо1
1
ооо1о
1
ооо11
о
оо1оо
о
оо1о1
о
оо11о
о
оо111
1
Е
о1ооо
о
о1оо1
о
о1о1о
о
о1о11
о
(6) Kapma на Карно
о11оо
о
о11о1
1
о11
о11
1оо
1оо
1оо
1оо
1о1
1о1
1о
11
оо
о1
1о
11
оо
о1
1
о
1
о
о
1
о
о
Е·О·С·В·А + Е· О· С· В·А +
Е·О·С·В·А+Е·О·С·В·А+
Е·О·С·В·А+ Е·О·С·В·А+
Е·О·С·В·А + Е·О·С·В·А +
Е·О·С·В·А + Е·О·С·В·А = У
1о11о
о
1о111
о
(в) БулеВ uзраз
11ооо
о
11оо1
1
11о1о
1
11о11
о
111оо
1
111о1
о
1111о
о
11111
о
(а)
Фи r. 4. 28 . Логическа задача с 5 променливи. а. Таблица на истинност. 6. Карта на Карно. в. Булев
изра з- в таз11 задача не може да се 11звърши оп р остяване
на изхода правилното ниво, зададено с таб­
лицата на истинност.
В този пример на задача с пет променли­
ви използването на мултиплексори намали
броя на интегралните схеми до 3 вместо
предп олагаемите от 1О до 20 при използва­
нето на логически елементи .
Логическите задачи се усложняват с уве­
личаването на броя на променливите и на
изходите. За решаването на такива задачи
може да се използват интегрални схеми, съ­
държ ащи т. нар. програмируеми логически
88
матрици (PAL - ProgrammaЫe Array
Logic). Съществуват PAL в CMOS и TTL
изпълнение. Тези устройства се програми­
рат от потребителя. Нормално е интегрална
схема, съдържаща PAL., да има 16 входа и 8
изхода.
За решаването на много сложни логичес­
ки задачи може да се използват също и мат­
рици от несвързани логически елементи,
както и nocmoяюtu запомнящи устройства
(ROM- Read OnJy Меnю1·у) . Предлагат се
ROM, които може да се програмират от пот-

оо
\0
ТАБ/\ИЦА Нд ИСТИННОСТ
1
ВХОДОВЕ 1 ИЗХОД 1
1--т---,--т---.---t-----! ИНФОРМА-
Е1О1С1В1А У ЦИОННИ
ВХОДОВЕ
n
n
n
n
n
n
о-------....,
n
n
n
n
1
1
,------- .
nnn
1n
1
,-----....,
n
n
n
1
1
n
0
Myлmu-
on1nn
n
0
nлekcop
n
n
1
n
1
n
0
~;~~~~~~~~ с 16 Bxoga
00110
n
о
оn
•
•
•
1
n1nnn
n
о
w..________,
изход
О nn1
n
0
ГJ~~~~3
о1n1nn
о---~~
n1n
1
1
n
о---~
о11ооо
о----'
о11n1
1-----. . J
n11
•
n
1
1------~
о1111
n
о--------1
Myлmu ­
nлekcop
с 2 Bxoga
~А, Y,l--
г--tв,
1nnnn
1
,--------.
1
n
n
n
1
n
о-------.
1nn
'
n
n
о--------.
1
n
n
1
1
1 -------,
,
n
,
n
n
n
о-----.
n
•
n
n
О ===-L -=====:::J
1n,
1n
n
o=~~~~~~~g
1
n
1
1
1
n
О
11nnn
n
О
1
1nn1
1
1
1
•
n
n
1
1 ____.
1
n
,
о
о----'
1
n
n
•
1 -------1
,
n
t
n
О --------1
1
1
1
1
n
n
О ----------1
11111
о
о---------~
Myлmu ­
nлekcop
с 16 Bxoga
wl
1111'
!t
1111
1111
АДРЕСНИ
ВХОДОВЕ
Фш·. 4.29. Използване на мултиплексорна схема за решаване на логическа задача с 5 променливи
Избор

ребителя, PROM (ProgtшnmaЬle ROM -
Програ.иируеми ROM). EPROM (ErasaЫe
PROM- изтриваеми PROM) ит. нар. маск­
програмируеми постоянни запомнящи уст­
ройства, които се програмират в завода про­
изводител по заявка на потребителя .
Тест
33. Разгледайте фиг. 4.286. Възможно ли е
да се опрости тази задача , като се изпол­
зва карта на Карно?
~.t:
•
••
34. Разгледайте фиг. 4.29. Ниво О на един
информационен вход на мултиплексора
означава, че този вход трябва да бъде
свързан постоянно към
на зах­
ранващия източник.
35. Разгледайте фиг. 4.29. Ако на адресните
входове Е, D, С, В и А има 10111, инди-
каторът на изхода ще показва ___
(1' 0).
36. Избройте няколко устройства, които се
използват за решаване на много сложни
логически задачи.
:.
·.
.
.
.
.
'
ОБОGЩПIIН:
'
.
'
.
1. Комлетентюпе техници и инженери тряб­
ва да умеят да съставят комбинационни
логи•Iески схеми по зададени Булеви из­
рази.
2. Вс~ки, който работи в областта на цифро­
вата електроника, трябва добре да позна­
ва логическите символи, таблиците на ис­
тинност и Булевите изрази, както и начи­
ните за взаимното им преобразуване.
3. Един Булев израз в дизюнктивна нормал­
на фор\1а (сума от произведения) има ви­
да, показан на фиг. 4.30а. Булевият израз
А.В +АС= У може да се реализира по
начина, показан на фиг. 4.306 .
4. Начикьт на свързване на логичес~ и еле­
менти, показан .na фиг 4.306, се нарича
свързване от тип И-ИЛИ.
5. Един Булев ·враз в ко нюнk'ТИRна нормал­
на форма (произ ведения от суми) има ви­
да, показан на фиг. 4.JОв . Булевият израз
(А +'С).(А + В)= У може да се реаJiизира
по начина. показан на фиг. 4.30г . Този на­
чин н а свързва не се нарича свързване от
тиn ИЛИ-И.
6. Картите на Карно са удобно средство за
опро стяване на Булеви изрази .
90
(а/ БулеВ uзраз 6 ДНф
(б/
А·В +А·ё= У
А--е-------~~--,
в --+------~ч
(в} БулеВ uзраз 6 КНФ
(оJ
tA +ё)·СА+В)=У
A-e------~"r........_
с·- 1 -- -lf""'o..f"r""-'""-#
Фиr. 4.30. ''· Бул ев юраз в ДНФ. б. Лопtческа
схема И-ИЛИ. в. Булев юраз в КНФ. г. Лопtческа
cxe~ta ИЛИ-И

7. Логическите схеми от тип И-ИЛИ лесно
може да се реализират чрез използване
само на елементи И-НЕ, както е показано
на фиг. 4.31.
8. Мултиплексорите предлагат прост начин
за решаване на много логически задачи с
помощта на една интегрална схема. Мето­
дът на сгъването позволява да се използ­
ват по-евтини мултиплексори.
9. Много сложните логически задачи се реша­
ват с помощта на PAL, ROM, PROM и мат-
А·В+А·В=У
А---Ф---~Г""'
в -....-+~ ~~....:ч __ ~-~
(а)
риuи от несвързани логически елементи.
А ---е~--~~
8-....-+ -f
Фиг. 4.31. а. Логи•1еска схема И-ИЛИ. 6. Еквива­
лентна схе~1а с елемснт11 И-НЕ
(б)
у
у
1
j"
t
1,
•
~
"
. ...
••
'
1
)
)
, of!, f'
.
В ЬIJPO(lt l.\ III'lTOBOP , ·
·
: ...
·
''
·
·
'· ',
,";
1
•
•
•
•
.
.
•
\11
,.
•
'~ •'
4.1. Схемите, които представляват комбинация от различни логически елемен-
ти. се наричат ___
4.2. Начертайте логическа схема за Булевия израз А.В + В.С =У. Използвай­
те един елемент ИЛИ, два елемента И и два инвертора.
4.3 . Булевият израз А.В + В.С =У представлява
(произведение от су-
ми, сума от произведения).
4.4. Булевият израз (А+ В).(С + D) =У представлява
(произведение
от суми, сума от произведения).
4.5 . Булев израз във вид на произведеiШе от суми се нарича още и:sраз в
4.6. Булев израз във вид сума от произведения се нарича още израз в _ _.
4.7. Напишете Булев израз в ДНФ, който оrт.исва табmщата на истинност от
фиг. 4.32. Не опростявайте Булевия израз.
ВХОДОВЕ
изход
-
с
в
А
у
о
о
а
1
о
о
1
о
о
1
о
1
~о
-
1
1
о
-
1
о
1)
о
1
о
1
1
-
·а--
1
1
о
-
1
1
1
1
--
Фиг. 432. Т1бшща на ••спшяост
91

92
4.8 . Съставете таблица на истинност (с три променливи), която съответства
на Булевия израз С.В + С.В.А = У.
4.9 . На фиг. 4.33 е показана таблица на истинност на електронна ключалка.
Ключалката ще се отвори само когато на изхода се появи логическа еди­
ница. Първо, напишете Булевия израз за ключалката в ДНФ. Второ, на­
чертайте логическата схема на ключалката (използвайте елементи И,
ИЛИ и НЕ).
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
ИЗХОД
с
в
А
у
о
о
о
о
о
о
1
о
о
1
о
о
о
1
1
1
1
о
о
1
1
о
1
о
1
1
о
о
1
1
1
о
Фиг. 4.33 . Таблица на истинност за електронна ключалка
4.1 О. Избройте шестте стъпки за опростяване на Булеви изрази, описани в т. 4.6 .
4.11 . Използвайте карта на Карно, за да опростите Булевия израз А.В.С +
+ А.В.С + А.В.С + А.В".С =У. Напишете опростения Булев израз в ДНФ.
4.12 . Използвайте карта на Карно за опростяване на Булевия израз A.B .C .D +
+ A.B.C.D + A.B.C.D + A.B.C.D = У.
4.13. Въз основа на таблицата на истинност на фиг. 4.32 извършете следното:
а. Напишете неопростен Булев израз.
б. Използвайте карта на Карно за опростяване на получения Булевия
израз.
в. Напишете опростен Булев израз в ДНФ за таблицата на истинност.
г. Начертайте логическа схема за опростения Булев израз (използвайте
елементи И, ИЛИ и НЕ).
д. Начертайте отново логическата схема, като използвате само елемен­
ти И-НЕ.
4.14 . Използвайте карта на Карно за опростяване на Булевия израз A.B .C.D+
A.B .C .D + A.B.C.D + A.B .C .D= У. Напишете резултата като Булев израз
вДНФ.
4.15. За Булевия израз A.B.C.D + A.B.C .D + A.B.C .D + A.B.C .D + A.B .C .D +
A.B.C .D =У извършете следното:
а. Съставете таблица на истинност, съответствата на израза.
б. Опростете израза с помощта на карта на Карно.
в. Начертайте логическа схема за опростения Булев израз (използвайте
елементи И, ИЛИ и НЕ).
г. Съставете схема, която решава тази задача с помощта на мултиплек­
сор с 16 входа.
д. Начертайте схема за гешаване на тази задача с помощта на метода
на преrъване и мултИШiексор с 8 входа.

4.16. За Булевия израз A.B .C.D.E + A.B .C.D.E + A.B.C .D .E + A.B.C.D.E +
+ A.B.C.D.E + A.B .C .D.E + A.B.C .D .E = У извършете следцото:
а. Опростете израза с помощта на карта на Карно.
б. Напишете опростения Булев израз в ДНФ.
в. Начертайте логическа схема за опростения Булев израз (използвайте
елеме~ И, ИЛИ и НЕ).
4.17. Разrnедайте фиг. 4.34. Начертайте логическа схема, която реализира та­
зи таблица на истинност, като използвате два мултиплексора с по 16 вхо­
да и един мултиплексор с 2 входа.
4.18. Въз основа на таблицата на истинност с пет променливи, показана на
фиг. 4.34, извършете следното:
а. Напишете неопростен Булев израз.
б. Начертайте логическа схема, която решава тази задача с помощта на
метода на прегъване и мултиплексор с 16 входа.
ВХОДОВЕ
изходи
ВХОДОВЕ
ИЗХОДИ
Е
D
с
8
А
у
Е
о
с
8
А
у
о
о
о
о
о
о
1
о
о
о
о
о
о
о
о
о
1
1
1
о
о
о
1
1
о
о
о
1
о
о
1
о
о
1
о
о-
о
о
о
1
1
о
1
о
о
1
1
о
о
о
1
о
о
о
1
о
1
о
о
1
о
о
1
о
1
1
1
о
1
о
1
о
о
о
1
1
о
о
1
о
1
1
о
о
о
о
1
1
1
о
1
о
1
1
1
о
о
1
о
о
о
1
1
1
о
о
о
о
о
1
о
о
1
о
1
1
о
о
1
о
о
1
о
1
о
о
1
1
о
1
о
о
о
1
о
1
1
о
1
1
о
1
1
о
о
1
1
о
о
1
1
1
1
о
о
1
о
1
1
о
1
о
1
1
1
о
1
1
о
1
1
1
о
о
1
1
1
1
о
о
о
1
1
1
1
о
1
1
1
1
1
о
Фиг. 4.34. Таблица на истинt1ост с 5 променливи
ВЫIРОС 11 С IIOBIШIПI .\ ТРУПНОС 1
4.1. С какъв тип логически схеми се реализират Булеви изрази в ДНФ?
4.2. С какъв тип логически схеми се реализират Булеви изрази в КНФ?
4.3. Опростете Булевия израз A.l3.C.D + A.B.C.D + A.B.C.D + A.B.C .D +
A.B .C .D + А.В.С.D + A.B.C .D =У.
4.4. Възможно ли е да се построи Булев израз в КНФ (произведение от суми)
от таблица на истинност?
4.5. За опростяване на какъв Булев израз (в ДНФ или в КНФ) може да се из­
ползва картата на Карно, показана на фиг. 4.166?
4.6. С помощта на метода __ логическата задача с пет променливи от фиг.
4.28 може да се реши с използване само на един мултиплексор с 16 входа.
4. 7 . Колко комбинации съдържа таблица на истинност с шест променливи?
93

Отrовор11 на тес-rовете
1.
в.
б.
2. сума от произведения
3. произведения от суми
4. в.
А--~---------г~
в-.~--------~--'
6.
5. конюнктивна
6. произведения от суми
7. ИЛИ-И
8. С.В.А+С.В.А =У
9.ред1иред2
10. Вж.
таблицата
94
-
Bxogнu
nроменлu6u
св
о
о
оо
о
1
о
1
1
о
1
о
1
1
1
1
Изхоg
А
у
о
о
1
о
о
о
1
о
о
о
1
1
о
1
1
о
у
у
у
11. С.В.А , С.В.А = У
12 . Вж. фигурата
c--......-t
в--н----.,
A-.. ..+ -- -11 -t
13. еднакви
14 . Булева ; Карно
15 . Морис Карно
16. 1. Започва се с Булев израз в ДНФ.
2. Записват сс единиците в картата на Карно .
3. Груnират се съседните единици (в груnи от
две, четири или осем клетки).
у
4. Извършва се опростяване, като отстраните
членовете в една група, които съдържат даден
член и неговото отрицание.
5. Свързват се останалите членове с логическа­
та операция ИЛИ (no един член от група) .
6. Заnисва се опростеният Булев израз
17. Вж. фигурата
АВ
A1J
г. В=У
18. Вж. фигурата
"l:lJ "Со со clJ
А11
АВ
АВ
A1J
[,_
~
г. ВС+АОС=У
1\
у
11',
"
1)

19. Вж. фигурата
l:IJ "CD СО CIJ
~~
АВ 1"""""
../
г,
\",.
АВ
1'; ~
г. АвО+ BD= У
20. Вж. фигурата
г. В+АС=У
21. Вж. фигурата
г. АОС+ACDE =У
Е
Е
22. И-ИЛИ
23.еднакви
24. 1 . Започва сс с Булев израз в ДНФ (сума от
произведения).
2. Начертава се логическа схема, съставена от
елементи И, ИЛИ и НЕ.
3. Заместват се символите на всички елементи
И и ИЛИ със сим1юли на елементи И-НЕ, без
да променяте свързването им.
4. Заместват се символите на всички инвертори
със символи на елементи И-НЕ , чиито входове
са свързани помежду си.
5. Проверявн се дали получената логическа
схема, съставена от елементи И-НЕ, изпълнява
зададената функция
25. мултиплексор
26.7;w
27. въртящ се
28. 15; 1
29. муптиплексорна
30.0
31. 1
32.0
33.не
34. маса
35. о
36. PAL, ROM, PROM, маск-програмируеми ROM
95

ГЛАВА 5
Характеристики
на интегралните схеми.
Свързване и съгласуване
1
В тази глава са разгледани следните вьпроси:
1. Напрежения, които съответстват на логическите нива за TTL и CMOS ИС.
2. Някои характеристики на TTL и CMOS ИС, като входни и изходни напреже­
ния, шумоустойчивост, товароспособност, закъснение и консумирана мощ­
ност.
3. Някои предпазни мерки при работа с CMOS ИС.
4. Свързване на обикновени ключове към TTL и CMOS ИС.
5. Свързване на светодиоди и лампи с нажежаема жичка към TTL и CMOS ИС.
6. Свързване на TTL към CMOS и на CMOS към TTL ИС.
7. Свързване на зумери, релета, електродвигатели и соленоиди към TTL и
смоsис.
8. Откриване на повреди в прости логически схеми.
Цифровите устройства намират все по-широко приложение благодарение на
голямото разнообразие на наличните логически фамилии. Интегралните схеми
от една и съща логическа фамилия са проектирани така, че лесно да се сьгласу­
ват една с друга. Например вие можете да свържете входовете на няколко TTL
ИС непосредствено към изхода на друга TTL ИС. Конструкторът може да бъ­
де уверен, че интегралните схеми от една и съща фамилия ще се съrnасуват
правилно. Съrnасуването между интеграпип схеми от различни лошчееки фа­
милии и между интегралните схеми и външния свят е малко по-сложно. Под
сьгласуване (интерфейс) ще разбираме проектирането на свързващи вериm
между схемите, които променят нивата на напреженията и токовете така, че да
ги направят съвместими. Всеки, който работи с цифрови схеми, трябва да поз­
нава основните методи за съrnасуване. Повечето логически схеми са безполез­
ни, ако не може да се свържат към устройствата от "реалния свят".
1
5.1. ЛОГИЧЕСКИ НИВА
TTL и CMOS ИС, които се изразяват чрез
напрежения.
И ШУМОУСТОЙЧИВОСТ
В повечето области на електрониката харак­
теристиките на елементите се изразяват
чрез напрежения, токове или импеданси. Тук
ще разrnедаме само тези характеристики на
96
Как се определят логическите нива О (нис­
ко) и 1 (високо)? На фиг 5.1 е показан един
инвертор от фамилията TTL (например ИС
7404). Според спецификациите на произво­
дителите схемата ще работи правилно, ако

ВХОДНО
Маkсuмална НАПРЕЖЕНИЕ
cmouнocm +5.5
+5
+4
изходно
НАПРЕЖЕНИЕ
високо
+4v
Tunuчнa cmouнocm 3.5 V -
---- -2.0V
Неоnреgелено
-----o.av
ниско
+3v
2.4v ------
+2v
Неоnреgелено
+1v
0.4V
------
маса
Tunuчнa cmouнocm 0.1 V
-
НИСКО маса
Ф11г. 5.1. Определяне Нllвата на входните и изходните напрежения на ТfL ИС
ниско1о ниво на входа е в обхвата от О V
(маса) до 0,8 V, а високото ниво е в обхвата
от 2,0 до 5,5 V. Незащрихованата област от
напрежения между 0,8 и 2,0 V на входа е об­
ласт на неопределеност. Следователно нап­
режение 3,2 V ще се възприеме като високо
ниво, а 0,5 V - като ниско ниво . Напреже­
ние 1,6 V на входа попада в областта на не­
определеност и трябва да се избягва. Вход­
ни напрежения в областта на неопределе­
ност водят до непредсказуеми резултати на
изхода . На фиг. 5.1 са показани възможните
напрежения на изхода на TTL инвертора.
Типичното ниско ниво на изхода е около О, 1
V. Едно типично високо ниво на изхода мо­
же да бъде около 3,5 V, но според схемата на
фиг. 5.1 може да падне и до 2,4 V. Високото
ниво на изхода зависи от стойността на съп­
ротивлението , с което е натоварен. Колкото
е по-голям товарният ток, толкова по-ниско
е напрежението при логическа 1 на изхода.
Незащрихованата област на фиг. 5.1 е об­
ласт на неопределеност. Ако изходното нап­
режение попада в тази област (от 0,4 до 2,4
V), верою·но има неизправност.
На фиг. 5.1 напреженията , отговарящи на
високо и ниско логическо ниво, се отнасят
за TTL елементи . За другите логически фа­
милии тези напрежения са разmrчни .
Популярните серии 4000 и 74СОО от логи­
ческите фамилии CMOS интегрални схеми
работят в широк обхват на захранващите
напрежения (от +3 до + 15V). На фиг. 5.2а са
показани областите на високо и ниско логи­
ческо ниво за един типичен CMOS инвер-
7
тор. В тази диаграма е използвано захранва­
що напрежение 1О V.
CMOS инверторът, показан на фиг. 5.2а,
ще възприема всяко входно напрежение със
стойност между 70 и 1ОО процента от V оо
(например + 1О V) като високо. Аналогично
интегралните схеми от сериите 4000 и
74СОО ще възприемат всяко входно напре­
жение със стойност между О и ЗО процента
от Vоо като ниско.
На фиг.5.2а са показани типичните изход­
ни напрежения за CMOS ИС. Обикновено
тези напрежения са почти равни на захран­
ващите напрежения. В този пример високо­
то ниво на изхода ще бъде около + 1О V, а
ниското ниво - около О V или маса.
CMOS интегралните схеми от сериите
74НСОО и по-новите серии 74АСОО и
74ACQOO работят с по-ниско захранващо
напрежение (от +2 до +6 V) отколкото по­
старите серии 4000 и 74СОО. Входните и из­
ходните характеристики са обобщени в ди­
аграмата на фиг. 5.26. Дефиницията за висо­
ко п ниско ниво на входа и изхода за серии­
те 74НСОО, 74АСОО и 74ACQOO е почти съ­
щата като за сериите 4000 и 74СОО. Това се
вижда от сравнението на двете диаграми на
фиг. 5.2а и 5.26.
Серията 74НСТОО и по-новите серии
74АСТОО , 74ACTQOO , 74FCTOO и 74FCTAOO
са предназначени за работа със захранващо
напрежение 5 V - като TTL интегралните
схеми. Сериите 74НСТОО , 74АСТОО ,
74ACTQOO, 74FCTOO и 74FCTAOO са пред­
назначени за интерфейсни схе:ми между еле-
97

98
•
ВХОДНО
ИЗХОДНО
НАПРЕЖЕНИЕ
НАПРЕЖЕНИЕ
+10V
9,95 v
+10 v
+8V
Серuя
високо
4000
u
+6V
+6V
74СОО
~
Неоnреgелено
+4v
+4v
v
+2v
ниско
+2v
маса
0,05 v,
маса
(ot)
ВХОДНО
изходно
НАПРЕЖЕНИЕ
НАПРЕЖЕНИЕ
+5v
4,9V
+5v
+4V
Cepuu
високо
+4v
74НСОО
3,5 v
74АСОО
+ЗV
u
+ЗV
74АСООО
~5-
Неоnреgелено
+2V
+2V
+1v
1V
ниско
+1v
маса
0,1 v
маса
16)
ВХОДНО
изходн.о
НАПРЕЖЕНИЕ
НАПРЕЖЕНИЕ
+5v
Tunuчнa cmouнocm 4 ,7 v
+5v
+4v
Cepuu
+4v
74НСТОО
74дСТОО
+ЗV
74дСООО
+3v
74FCTOO
74FCTAOO
+2v
v
~-
+2v
+1v
+1v
v
Tunuчнa cmouнocm 0,2 v
маса
маса
(8)
Фю-. 5.2 . Овределяне нивата на входните .и изходшtте наврежения на CMOS
ИС. а. Дна•·рама на напреженията на сериите 4000 11 74СОО. 6 Днаrрама на
наnреженията 11а сершпс 74НСОО, 74АСОО 11 74ACQOO. в. Диаграма на
наnрежсн11ята на сериите 74НСТОО , 74АСТОО, 74ACTQOO, 74FCTOO 11
74FCTAOO

входно
НАПРЕЖЕНИЕ
TTL
ИЗХОДНО
НАПРЕЖЕНИЕ
+5V
+2v
+1v
маса
маса
изходно
НАПРЕЖЕНИЕ
+5V
+4V
+ЗV
+2V
v
+1v
маса
маса
Фиr. 5.3. Дефиниции и сравнение tla запаса по шумоустойчивост на ТТL и
смоsис
ментите от фамилиите ТТL и CMOS. Интег­
ралните схеми от фамилията CMOS, кo~rro
имат означение Т, може да се използват ди­
ректно като заместители на много TTL схе­
ми.
Диаграмата на напреженията на интеграл­
ните схеми CMOS от сериите 74НСТОО,
74АСТОО, 74ACTQOO, 74FCTOO и
74FCTAOO е показана на фиг. 5.2в. Забеле­
жете, че дефиницията на ниското и високото
ниво на входа на тези CMOS схеми с озна­
чение Т е същата както на обикновените би­
полярни TTL схеми (срв. фиг. 5.1 и 5 . 2в).
Диаграмите на изходното напрежение за
всички CMOS схеми са аналогични. Може
да се обобщи, че CMOS интегралните схеми
от серията Т a\-faT входни характеристики,
типични за TTL схемите, и изходни характе­
ристики , типични за CMOS с ·емит~::.
Най-често споменаваните предимства на
фамилията CMOS са м:шката консумация и
добрата шумоустойчивост. Под шумоус­
тойчивост се разбира нечувствителността
или слабата чувствителност на схемата към
нежелани сигнали или шум. Тя се определя
от т.нар. запас по шумоустойчивост на циф­
ровата схема.
На фиг. 5.3 са показани запасите по шумо­
устойчивост на типични фамилии TTL и
CMOS ИС. Шумоустойчивостта на фамили­
ята CMOS е много по-добра отколкото на
TTL. CMOS ИС допускат на входа шум с
ниво почти 1,5 V, без да се получат непред­
сказуеми резултати.
Шумып в цифровите системи представля­
ва нежелано напрежение, индуцирано в
свързващите проводници и пътечките на пе­
чатните платки, което може да промени ло­
гическите нива на входовете и по този начин
да доведе до грешни нива на изходите на ин­
тегрални·:-~:: сх~мп.
Да разшедаме диаграмата на фиг. 5.4 . На
99

Логuчесku нu6а
на Bxoga на TTL ИС
+5V
Заnас no_ { 0•
8
wyмoycmou-
02
чuBocm
'
+4v
+ЗV
1------1 +2 v
12v nрагна
1----·----·----1~' ;....;. npeBI<лloч-
,.,.,.,"_ .., ..J +1 v Ване
L..!l.-------1О\'IGND)
дeucmBumeлнo вхоgно
наnре>kенuэ (нucko)
Фш-. 5.4. Лог11ческ11 н11ва на входа на 'П'L ИС с
оз11ачена шумова граница
тази фигура са означени високо1·о и виското
ниво, както и областите на неопределеност
за TTL. ИС. Ако на входа има напрежение
0,2 V, безопасният интервал между това нап­
рсжение и (>бластта на неопределеност е 0,6
V (0,8- 0,2 = 0,6 V). Именно този интервал
е 3апасът по шумоусruйчивост. С други ду­
ми към напрежението с ниско ниnо (в случая
0,2 V) може да се добавят 0,6 V, без да нав­
лезе входното напрежение в областта на не­
определеност.
На практика запасът по шумоустойчивост
е още по-голям, зашото входното напреже­
ние ще предизвнка превключване на нивото
на изхода, ако нарасне до прага на превк­
лючване, показан като 1,2 V на фиг 5.4 . При
входно напрежение +0,2 V и праг на прев­
ключване +1,2 V действителният з:1пг.с по
шумоустойчивост е 1 V (1,2- 0,2 = l V).
Прагът на превключване не е то<nю опре­
делен. Той се намира вътре в обл:1стта на не­
определеност, но сс изменя в широки :-рани­
ци в зависимост от производРте:1я, темпера­
турата и качеството на елементите" . ЛоГ'А:чес­
:ките нива обаче се гарантират от про·вiюдн­
телите.
Тест
1. Свързването нr две схеми, ко~то и~1 поз­
воляnа да работят съвме"спю, ·с нарича
100
2. Напрежение +3,1 V на входа на TTL. ИС
се възприема като ___ (високо, ниско,
неопределено).
3. Напрежение +0,7 V на входа на TTL. ИС
се възприема като ___ (високо, ниско,
неопределено).
4. Напрежение +2,0 V на изхода на TTL. ИС
се възприема като ___ (високо, ниско,
неопределено).
5. Напрежение +6,0 V (при захранващо нап­
режение 10 V) на входа на CMOS ИС от
серията 4000 се възприема като __
(високо, ниско, неопределено).
6. Типичното високо ниво на изхода на
CMOS ИС (при захранващо напрежение
10 V) е около
V.
7. Напрежение +3,0 V (при захранващо нап­
реженис 5 V) на входа на CMOS ИС от
серията 74НСТОО се възприема като
__
(високо, ниско, неопределено).
8. Or фамилиите CMOS и TTL. ИС по-добра
шумоустойчивост има
-
(CMOS,
TTL.) .
5.2. ДРУГИ ХАРАКТЕРИСТИКИ
НА ЦИФРОВИТЕ ИНТЕГРАЛНИ СХЕМИ
В т. 5.1 разгледахме нивата на напреженията
и шумоустойчивостта на цифровите логи­
чески схеми. Тук ще се спрем на други важ­
ни харакгериетики на цифровите ИС. Това
са товароспособността, коефициентът на на­
товарване, коефициеrпът на обединение по
вход, закъснението и разсеяната мощност.
Товароспособliост
Биnоляршпе транзистори се характеризират
с макс :,J.Ма'1 но доnустима мощност и макси­
мапен колеl('[Ореп ток. Тези ограничения оn­
ределят тяхната товароспособиосп:. Мярка
за изх<'дната товароспособност на цифрови­
те ИС е коефициеитьт на натоварване
(шш r.·ГJефициентьт на разклонепие no из­
ход). Коефициентът на натоварване на една
цифроаа ИС се изразява с бр(>Я на "стандар­
тните" входове, копт този изход може да
управлява. Ако коефицисш.:,т на патоnарва­
не на една стандартна TTL ИС е JО, това оз­
начава, че изходът на едлн елемент може да

Коефuцuенm на наmоВwане
на uзxoga ( cmaнgapmнa L ИС)
Консумиран mok om Bxoga
( cmaнgapmнa TTL ИС)
+5v
+4v
Iон
I,'"~
високо 400 JJA
> ~40jJд
>високо
+3v
------
+2v
+1v
IoL
JIL
----
маса ниско 16mд
> f1,6mд
>ниско маса
(а}
Фамилия прибори
Коефициент на Консумиран
натоварване на ток от входа
изхода•
Стандартна ТТL
1 =400~
он
1 =40~
IH
IOL= 16mA
lit= 1.6 mA
Маломощна Шотки
1 =400~ 11н=20~
он
.. ..J
1 =BmA
li1.=400~
1-
OL
1- Усъвършенствана маломощна 1 =400~
1 =20~
Шотки
ОН
iН
1 =BmA
I1L= 100 J,1A
ot
Усъвършенствана Шотки ТТL 1 = 1 mA
1 =20~
FAST на Farchild
ОН
iH
1 =20mA
lil= 0.6mA
Ot
Серия 4000
1 =400~
1 =1~
он
ln
IOl= 400~
Серия 74НСОО
1 =4mA
1. =1~
он
.,
f/)
1 =4mA
о
·m
::!: Усъвършенствана CMOS
lон= 24mA
1. =1~
u FACT технология на Farchild
.,
{серии АС, АСТ, ACQ, ACTQ) IOL= 24mA
Усъвършенствана CMOS
100=15 mA
1 =1~
FACT технология на Farchild
ln
{сер~tи FCT, FCTА)
1=64mA
OL
•Буферите и драйверите може да имат по-голям коефициент
на натоварване на изхода
Фиг. 5.5. а. Диаграми на 11аnрсжс11иита 11 токовете 11а стаидарт11и ТfL схеми. 6.
Изход11и 11 входн11 токоо11 характер11СТИК11 11а 11икои фамилии ТТL и CMOS
логически ИС
ИС от серията 4000 тя е около 50.
управлява до десет входа на елементи от съ­
щата подфамилия. Тиnичната стойност на
коефициента на натоварване за стандартните
TTL ИС е 1О . За маломощните Шотки TTL
· ИС (LS TTL) тази стойност ~ 20, а за CMOS
Друг начин за оценка на товарните харак­
теристики на елементите е да се изследват
товарните токове на входовете и изходите
им. На фиг. 5.5а е показана опростена диаг-
101

+5v
+4v
LS_ТТL
ИЗХОД
400/lA >
IoL
BmA >
Cmaнgapmнa TTL
(6)
(б)
Cmaнgapmнa ТТL
вход
I,н
40/lA >
1,6mA >
Фиг. 5.6. Задача за съгласуване 11а LS-ТfL със стандартна ТfL ИС.
а. Логическа схема на задачата. 6. Диаграми на нanpeжcttltитa и
токовете, nоисниващи решснttето на задачата
рама на изходните и входните товарни ха­
рактеристики на стандартен ~L логически
елемент. Един такъв елемент може да осигу­
ри 16 mA при ниско ниво (IoL) и 400 f..IA при
високо ниво (lоН) на изхода. Това изглежда
като несъгласуваност, докато не се разrnедат
входните товарни характеристики на стан­
дартния TTL елемент. Товарният ток на вхо­
да (в най-лошия случай) е само 40 f..IA при
високо ниво и 1,6 шА при ниско ниво . Това
означава, че изходът на един стандартен ПL
елемент може да управлява 1О входа ( 16
mA/1 ,6 rnA = 10). Не трябва да се забравя, че
това е най-лошият случай и при статични ла­
бораторни измервания тези входни товарни
токове ще бъдат по-малки от посочените.
На фиг. 5.56 са обобщени входните и из­
ходните токови характеристики на няколко
популярни фамилии цифрови интегрални
102
схеми. Тази таблица съдържа много полезна
miформация, която ще използвате по-ната­
тък, когато съгласувате TTL и CMOS ИС .
Обърнете внимание на забележитеJШата
товароспособност на CMOS ИС от серията
FACT (вж. фиг. 5.56). Това заедно с ниската
консумация, голямото бързодействие и доб­
рата шумоустойчивост прави серията FACT
една от най-предпочirrаните логически фа­
милии при нови разработки.
Товарът, който един логически елемент
представлява за елемента, който го управля­
ва, се нарича коефициент на обединение по
вход на тази фамилия интегрални схеми. Ко­
лоната "входен ток" от таблицата на фиг.
5.56 съдържа този коефициент за посочени­
те фамилии интегрални схеми. Тази входна
характеристика е различна за всяка фамилия
интегрални схеми.

На фиг. 5 . 6а е показана една задача за съг­
ласуване. Въпросът е дали инверторът
74LS04 има достатъчна товароспособност,
за да управлява четирите стандартни TTL
елемента И-НЕ, към които е свързан.
На фиг. 5.66 са показани диаграмите на
напреженията и токовете на елементите от
стандартната серия TTL и серията LS -TTL .
Всички TTL фамилии са съвместими по нап­
режение. Един LS -TTL елемент може да уп­
равлява 1О стандартни TTL елемента, когато
нивото на изхода му е високо (400 JlA/40
JlA = 10). Един LS TTL елемент обаче може
да управлява само 5 стандартни TTL еле­
мента при ниско ниво на изхода (8 шАЛ ,6
шА = 5). Може да се каже, че коефициентът
на товароспособност на елементите LS ТП~,
когато те управляват стандартни TTL входо­
ве, е само 5. Отговорът на задачата от фиг.
5.6а е , че LS TTL инверторът може да уп­
равлява четирите стандартни TTL входа.
вход -1'
изход --t-1.
11
у
Закъснение
Скоростта или бързината на реагиране при
промяна на входните нива е важна характе­
ристика на ИС. Да разгледаме сигналите, по­
казани на фиг. 5.7а. Горният сигнал, подаден
на входа на инвертор, променя нивото си от
Она1иследтоваот1наО.Долниятсигнал
показва как изходът реагира на промените
на входа. Малкото закъснение между мо­
мента, в който се променя входното ниво, и
момента, в който се променя изходното ни­
во, се нарича закъсн.ение на инвертора (или
време за разпростран.ен.ие на сигн.ала в ин­
вертора). Закъснението се измерва в секун­
ди.ТоеразличноприпреходотОкъм1иот
1 към О. На фиг. 5 . 7а са показани закъснени­
ята на едИн стандартен TTL инвертор 7404.
Типичното закъснение на такъв инвертор е
около12nsприпреходотОкъм1исамо7
ns при преход от 1 към О на входа.
~
н
L
1)н
L
11
v
ti'U< .. 12 ns
r".L "'7ns
AS
АС
F
ПL CMOS ТТL
s
ПL
ALS
ТТL
{1)
LS
ТТL
НС Cmaнgapmнa С Серuя
CMOS ПL CMOS 4000
Фамuлuu логuческu схемu
CMOS
(6}
Ф11r. 5.7 . а. ВремеднаrраМit, ttлюс1риращ •~ закъсtсеюtето иа стандартен TTL
11нвертор. 6. Сравн11телна rраф11ка на закъснешtето на някои фaмiiЛIIII TTL 11
CMOS ИС
103

Най-често срещаните минимални закъсне­
ния са обобщени на графиката, показана на
фиг. 5. 7б. Колкото по-малко е закъснението
на една ИС, толкова по-голямо е бързодейс­
твието И. Обърнете внимание , че Н<lй-бързи­
те фамилии с най-малко закъснение - око­
ло 1 ns за прост инвертор, са AS TTL (Шот­
ки TTL) и АС CMOS (подфамплията АС,
произведена по технологията FACT). Най­
бавните фамилии (с най-голямо закъснение)
са по-старите фамилии CMOS ИС от серии­
те 4000 и 74СОО. Някои ИС от серията 4000
имат закъснение над 1ОО пs. В миналото
TTL ИС се смятаха за по-бързи от CMOS
ИС. Сега обаче сериите CMOS ИС, произ­
ведени по технология J<A.CT, съперничат по
бързодействие на най-добрите TTL ИС. Ко­
гато се изисква извънредно голямо бързо­
действие, трябва да се използват фам1шията
ECL и новите фамилии с галиев арсенид.
Консум11рана мощност
Като правило, когато намалява закъснение­
то (и се увеличава бързодействието), консу­
мираната мощност и свързаната с нея раз­
сейвана топлина нарастват. Една стандартна
TTL ИС може да има закъснение около 1О
ns, а една CMOS ИС от серията 4000- от
ЗО до 50 ns. CMOS ИС от серията 4000 оба­
че консумира само 0,001 mW, докато стан­
дартната TTL ИС може да консумира до 1О
mW Консумираната мощност от CMOS ИС
нараства с честотата. При 1ОО kHz консуми­
раната мощност от една ИС от серията 4000
може да достигне О, 1 mW.
На фиг. 5.8 са сравнени графично бързо­
действието и консумираната мощност на ня­
кои от съвременните TTL и CMOS ИС. По
ординатната ос на графиката е нанесено за­
къснението в наносекунди, а по абецисната
ос - консумираната мощност в миливатове.
Фамилиите с по-благоприятна комбинация
от бързодействие и мощност са тези, които
са по-близо до долния ляв ъгъл на графика­
та. Преди няколко години се смяташе, че
най-доброто съотношение между бързо­
действие и мощност има фамилията ALS
(маломощни Шотки TTL ИС). В момента из­
rnежда, че най-добра в това отношение е фа­
милията FACT. Фамилиите ALS и FAST съ-
104
10
ЗАВИСИМОСТ Нд БЬРЗОдЕЙСТВИЕТО
ОТ МОШНОСТТА
.нс
eLS
eALS
2
eFAST
е FАСТ
• FAST LSI
eAS
о • FАСТ OSIFACТ FСТ
0.001
0.3
1.0
з.о
10.0
Мощносm на 1 логuчесku елеменm (mW)
Ф11r. 5.8. Бързодействие 11 консумирана мощност
на няко11 фамtiЛИ\1 TTL 11 CMOS ИС. (С любезното
разрешение на Nationa/ Semiconductor C01poгation.)
що имат много добро съотношение между
бързодействие и консумирана мощност.
Тест
9. Броят на "стандартните" входове, които
една ИС може да управлява, се нарича
__
(коефициент на натоварване, кое­
фициент на обединение по вход) на тази
схема.
1О. Серията
(4000 CMOS ИС, FAST
TTL) има по добра товароспособност от
(FAST TTL, CMOS).
11. Разrnедайте фиг. 5.5б. При свързване на
LS TTL с LS TTL изчисленият коефици­
ент на товароспособност е __.
12. Серията 4000 CMOS ИС има много мал­
ка консумирана мощност, добра шумо­
устойчивост и __ (голямо, малко) за­
къснение.
13. Разгледайте фиг. 5.76. Най-бързата фа­
милия CMOS ИС е
14. Всички подфамилии TTL ИС имат --
-(различни, еднакви) диаграми на нап­
режението и различни товарни характе­
ристики на входа и изхода.

5.3 . MOS И CMOS ИНТЕГРАЛНИ СХЕМИ
MOS 11нтеrрални схеми
Основните компоненти на MOS ИС са поле­
ви транзистори, изготвени по усъвършенст­
вана технология метал -- оксид -полупро­
водник (MOS FET). Поради простотата си
MOS елементите използват по-малка площ
върху силициевия чип. Затова един чип с
MOS елементи може да изпълнява повече
функции, отколкото чип със същата площ с
биполярни транзистори (например TTL).
Това е причината, поради която технология­
та метал - окис
-
полупроводник се из­
ползва широко в интегралните схеми с голя­
ма степен на интеграция (LSI- Large Scale
Integration) и много голяма степен на интег­
рация (VLSI - Very Large Scale Integra-
tion). Обикновено микропроцесорите, паме­
тите и генераторите на тактови импулси се
изготвят по технология MOS. Логическите
MOS елементи се произвеждат по техноло­
гия PMOS (Р-канална MOS), а напоследък и
по по-бързата технология NMOS (N-канал­
на MOS). MOS елеме1пите са с по-малка
площ, консумират по-малка мощност и имат
по-голям запас по шумоустойчивост и по­
голям коефициент на натоварване от бипо­
лярните ИС. Основният недоста1ък на MOS
компонентите е сравнително малкото им
бързодействие.
CMOS интеrрални схеми
В компонентите, произведени по кемпле­
ментарна MOS технология (CMOS), се из­
ползват едновременно Р-канални и N-канал­
ни MOS транзистори, чиито изходи са свър­
зани. Тези компоненти (наричат се още
MOS ИС с допълнителна симетрия) се отли­
чават с изключително малка консумация.
Други предимства на фамилията CMOS ИС
са ниската цена, лесното проектиране, доб­
рата товароспособност, широкият обхват на
приложение и добрата шумоустойчивост.
Повечето фамилии CMOS ИС могат да ра­
ботят с широк диапазон от захранващи нап­
режения.
Основният недостатък на повечето CMOS
ИС е, че те са по-бавни от биполярните ИС,
например от TTL ИС. Освен това при рабо-
та с CMOS компоненти трябва да се вземат
специални предпазни мерки против елект­
ростатични разряди. Електростатичните за­
ряди или напреженията от преходни процеси
в схемата може да повредят много тънкия
слой от силициев диоксид вътре в CMOS
ИС. Този слой действа като диелектрик в
кондензатор и в него може да се получи про­
бив от електростатичен разряд или от пре­
ходно напрежение.
Производителите препоръчват следните
мерки за предпазване на CMOS ИС от елек­
тростатични разряди или преходни напреже­
ния:
l. CMOS ИС да се съхраняват в контейне­
ри от специален електропровеждащ стиро­
пор.
2. Да се използват поялници, захранвани
от батерии, или да се заземяват накрайници­
те на поялниците, захранвани от променли­
вотокови източници .
3. Промяната на свързването на CMOS
ИС или изваждането И от цокъла да става са­
мо при изключено захранване.
4. Да се вземат мерки напреженията на
входните сигнали да не надвишават напре­
жението на захранващия източник .
5. Входните сигнали да се изключват, пре­
ди да се изключи захранващото наnрежение.
6. Изводите на всички: неизползвани вхо­
дове да се свържат или към положителния
полюс на захранващия източник, или към
маса. (Може да се оставят несвързани само
неизползваните изходи на CMOS ИС . )
CMOS ИС от подфамилията FACT са мно­
го по-устойчиви на електростатични разря­
ди.
Изключително малката консумация на
CMOS ИС ги прави особено подходящи за
използване в преносими устройства с бате­
рийно захранване. CMOS ИС се използват
широко в електронните ръчни часовници,
калкулаторите, преносимите компютри и
космическата апаратура.
На фиг. 5.9 е показан един типичен CMOS
компонент. Горната му половина е Р-кана­
лен MOS полеви транзистор, а долната -
N-канален. Когато нивото на входното нап­
режение (V;n) е ниско, горният транзистор е
отпушен, долният транзистор е запушен и
нивото на изходното напрежение (Vout) е ви­
соко. Когато нивото на входното напреже-
105

Фиг. 5.9 . CMOS структура от последователно
свързани Р-канален и N-канален MOS полев11
транзистор11
ние е високо, горният транзистор е запушен,
долният транзистор е отпушен и нивото на
изходното напрежение е ниско. Следовател­
но тази схема действа като инвертор.
На фиг. 5.9 изводът VoD е свързан към по­
ложителния полюс на захранващия източ­
ник. Някои производители означават този
извод с Vсс както при TTL ИС. В означени­
ето V оо буквата D означава дрейна на поле­
вия MOS транзистор. Изводът Vss е свързан
към отрицателния полюс на захранващия
източник. Някои производители означават
този извод с GND (маса) както при TTL ИС.
В означението Vss буквата S означава сорса
на полевия MOS транзистор. Обикновено
CMOS ИС работят със захранващи наnре­
жения5,6,9или12V.·
CMOS технологията се използва при про­
изводството на няколко фамилии цифрови
интеrрал:ни схеми, най-nопулярни от които
са сериите 4000, 74СОО, 74НСОО и FACT.
Серията 4000 е най-старата, но все още ши­
роко се използва. Тази фамилия съдържа
елементи, реализиращи всички традиционни
логически функции, но освен това в нея има
няколко компонента без еквиваленти в TTL
фамилиите. Съществуват наnример CMOS
ИС, които представляват предавателии еле­
менти или двупосочни ключове. Тези еле­
менти пропускат сигнали и в двете посоки
подобно на контактите на реле.
74СОО е една от сравнително старите
CMOS логически фамилии, която конструк­
тивно и функционално е екв1mалентна на TTL
ИС от фамилията 7400. Наnример ТТL IC
7400, както и CMOS ИС 74СОО, съдържа чет­
ворка дв)'"ВХодови логически елементи И-НЕ.
106
Предназначението на серията 74НСОО е
да замести серията 74СОО и много ИС от се­
рията 4000. Тя е конструктивно и функцио­
нално еквивалентна на ИС от тези фамилии.
Тази серия има добра товароспособност и
може да работи със захранващи напрежения
между2и6V.
Серията FACT (Fairchild Advaпced CMOS
Technology- усъвършенствана CMOS тех­
нология на фирмата Fairchild) включва под­
фамилиите 74АСОО, 74ACQOO, 74АСТОО,
74ACTQOO, 74FCTOO и 74FCTAOO. Тази фа­
милия е конструктивно и функциона;шо ек­
вивалентна на TTL ИС от фамилията 7400.
Както споменахме по-рано, серията FACT е
може би наЦ-добрата логическа фамилия,
която се предлага в момента. Тя се характе­
ризира с малка консумация при средни чес­
тоти (под 50 mW при 40 MHz). Сериите, съ­
държащи буквата Q в означението си, имат
много добра шумоустойчивост. Сериите, в
чието означение участва буквата Т, имат
TTL нива на входовете. Бързодействието на
серията FACT е изключително (вж . фиг.
5.76). Освен това интегра;шите схеми от та­
зи серия имат много добра устойчивост към
електростатични заряди. Те са устойчиви на
радиация и са подходящи за изnолзване в
космическа, медицинска и военна апарату­
ра. Товароспособността на фамилията FACT
също е изключително голяма (вж. фиг. 5.56).
Тест
15. В интегралните схеми с голяма и м:ного
голяма степен на интеграция широко се
изnолзва __ (биполярна, MOS) тех­
нология.
16. Съкращението CMOS означава __.
17. Най-важното предимство на CMOS е
18. Изводът Vss на CMOS ИС се свързва
към __ (+5 V, маса) на захранващия
източник.
5.4 . СВЪРЗВАНЕ НА ТТL И CMOS
ИНТЕГРАЛНИ СХЕМИ С КЛЮЧОВЕ
Най-често информацията в цифровите сис­
теми се въвежда с nомощrа на ключове или
клавиатура. Примери за това са бутоните на
цифровия часовник, клавишите на калкула-

тора или голямата клавиатура на микроком­
пютъра. Тук ще разгледаме по-подробно ня­
кои методи за въвеждане на данни в TTL и
CMOS ИС с помощта на ключове.
На фиг. 5.1 О са показани три прости ин-
вход
..J ...
r
+SV
1
(а)
+5V
(б)
(8)
+5v
ИЗХОД
ИЗХОД
+5v
изход
Фиr. 5.10. Съrласуванс на ключ с ТТL ИС. а.
ПроСТО СВЪрЗВ3Не С КЛЮЧ, 8KTIIBeH 11р11 IIIICKO 1111-
UO. 6 . Свързване с ключ, акт11вен пр11 1шско 1111во,
с помощта на задаващ рез11стор. а. Свързване с
КЛЮЧ, aKTIIBI.' I I Пр11 ВНСОКО HIIUO, С ПОМОЩТа на ре­
ЗИСТОр КЪ/11 маса
терфейсни схеми за свързване на цифрова
схема с ключ. Натискането на буrонния
ключ на фиг. 5.10а понижава входното ниво
на инвертора до маса или логическа О. Осво­
бождаването на бутона отваря ключа. Сега
входът на TTL инвертора става "плаващ"
(понякога се казва "висящ"). Обикновено в
TTL ИС входовете "плават" на логическо
ниво 1.
Плаващите входове при TTL ИС са неуп­
равляеми. Схемата на фиг. 5.106 представ­
лява известно подобрение на ключовата схе­
ма от фиг. 5.1 Оа. Добавен е резистор 1О kQ,
който осигурява високо ниво на входа на
TTL инвертора, когато ключът е отворен.
Този резистор може да се нарече задаващ
или "изтеглящ" (нагоре), на англ. pull-up.
Предназначението му е да "изтеrnи" напре-
+5V
изход
(а)
+5v
+5V
~xpuд-~~--t изход
(б)
Фиr. 5.11. Сьrласуване на ключ с CMOS ИС. а.
Свързване с ключ, активен при и11ско н11во, с nо­
мощта 11а задаващ рез11стор. б. Свързване с
КЛЮЧ, RKПIDCII 11р11 ВНСОКО HIIBO, С IIOMOЩTa на
резистор към маса
107

жението на входа към +5 V. И двете схеми от
фиг. 5.10а и 5.106 са на ключове с активно
ниско ниво. Те се наричат така, защото на
входовете се установява ниско ниво само
когато ключовете са натиснати (аrаивни).
На фиг. 5.10в е показан ключ с активно
високо ниво. Когато бутонът се натисне, на
входа на TTL инвертора се подава напреже­
ние +5 V. Когато ключът се оmусне (отво­
ри) , на входа се установява ниско ниво през
"изтеглящия" (надолу) - pull-down - ре­
зистор. Съпротивлението на този резистор е
сравнително малко, защото входният ток на
стандартна TTL схема може да достигне 1,6
тА (вж. фиг. 5.56).
На фиг 5.11 са показани две интерфейсни
схеми за свързване на ключ към CMOS ИС.
•5v
На фиг. 5.11а е показан ключ с аъ:тивно нис­
ко ниво. През резистора със съпротивление
1ОО kQ към входа се подава напрежеюfе +5
V, когато входният ключ е отворен. На фиг.
5.11 б е показан ключ с активно високо ниво,
който е свързан към CMOS инвертор. При
отворен ключ резисторът 1ОО k.O . осигурява
на входа на CMOS инвертора ниво, близко
до маса. Съпротивленията на задаващите
резистори са много по-големи отколкото в
схемите на ключове с TTL ИС . Това е така,
защото в TTL ИС входните токове са много
по-големи отколкото в CMOS ИС. CMOS
инверторът от фиг 5.11 може да бъде от се­
риите 4000, 74СОО , 74НСОО или FАСТ. Схе­
мите за свързване на ключове, показани на
фиг. 5.10 и 5.11, работят добре в някои при-
Десеmuчен
брояч
вход
-1...
г
u----+---t~CLK
вход
ТТL
гасяща схема
(а)
(6)
ТТL
gecemuчeн брояч изход
Ф11r 5.12. а. Блокова схема на ключ, свързан към десет11чен брояч. б. Добавяне на гасяща схема
за отстраняване на оибрац1ште
108

ложения. В тези схеми обаче вибрациите на
контактите не се отстраняват. Проблемите,
които възникват при липсата на схема за га­
сене на вибрациите, са илюстрирани със
ехе шта на брояч, показана на фиг. 5.12а.
Всяко натискане на входния ключ трябва да
увеличи съдържанието на десетичния (О-
9) брояч с единица. На практика обаче при
едно натискане на ключа нарастването може
да бъде 1, 2, 3 или повече. Това означава, че
на броячния вход (CLK) при всяко натиска­
не се подават няколко импулса. Причина за
това са вибрациите на контактите.
На фиг. 5.126 е показана схема на брояч,
към която е добавена схема за гасене на виб­
рациите . Сега вече десетичният брояч ще
отброява точно всеки преход от 1 към О на
входния ключ. Кръстосано свързаните еле­
менти И-НЕ в гасящата схема понякога се
наричат RS -тригер или фиксатор. Тригери­
те ще бъдат разтедани подробно в ш. 7.
На фиг 5.13 са показани някои други гася­
щи схеми. Простата схема от фиг. 5.13а може
да работи само с по-бавната серия 4000
CMOS ИС. Схемата 40106 предетамява спе­
циален шmертор. Това е шmертор с тригер на
Шмит, което означава, че тя има фиксиращо
действие както при промяна към 1, така и към
О. ТригерътнаШмит може освен това да пре­
върне бавно нарастващ сигнал (например си­
нусоиден) в правоъгълен сигнал.
Гасящата схема на фиг. 5.136 може да ра­
боти с TTL ИС или с CMOS ИС от сериите
4000, 74НСОО и FACT. На фиг 5.13в е пока­
зана друга гасяща схема с общо nредназна­
чение. Тя може да управлява както CMOS,
така и TTL ИС. Схемата 7403 е TTL ИС с
отворен колектор и изисква товарни резис­
тори, както е показано на фиг. 5.13в. Външ­
ните товарии резистори осигуряват и::~ходно
напрежение около +5 V при ниво 1. TTL
елементите с отворен ко пектор и външни тп­
варни р~зистори: са полезни, когато CMOS
ИС се управшша от TTL ИС.
Тест
19. Ра'!r:Iедайте фиг. 5.1 Ов. Натискането на
ключа подава на входа на ИIIЗертора
___
(1, О) и нивото на юходз става
__ (1,0).
20. Разr rедай~е фиг. 5.11. Впрно Ы! е, че ин-
верторите и свързаните с тях резистори
образуват rасяща схема?
21. Разшедайте фиг. 5.12а. Какво липсва в
тази схема на десетичен брояч?
22. Разmедайте фиг. 5.12в. Схемата 7403 е
TTL инвертор с __.
5.5 СВЪРЗВАНЕ НА TTL И CMOS ИНТЕГРАЛНИ
СХЕМИ КЪМ СВЕТОДИОДИ
Много от лабораторните експеримеши с
цифрови ИС, които ще извършвате, изиск­
ват изходни индикатори. Сnето,.J,иодите са
идеалш[ за тази цел, защото работят с \.Iалки
токове и напрежения. Максималният ток,
консумиран от повечето светодиоди, е от 20
до ЗО шА при напрежение 2 V. При напреже­
ние около 1, 7 V и ток 2 шА светодиодът ще
свети слабо.
Свързването на CMOS схеми от серията
4000 към прости светодиодни индикатори е
лесно. На фиг 5.14 а- е са показани шест
примера на управление на светодиоди с
CMOS ИС. На фиг. 5.14а и 5.146 захрюmа­
пето на CMOS ИС е +5 V. При това ниско
наnрежение не е необходимо последовател­
но на светодиодите да се свързват огранича­
ващи резистори. Когато нивото на изхода на
CMOS инвертора от фиг. 5.14а стане 1, све­
тодиодът на изхода светва. На фиг. 5.146
етаnа обратното - светодиодът светва, ко­
гато нивото на изхода на CMOS стане О.
На фиг. 5.14в и 5.14г са показани CMOS
ИС, които работят с по-високо захранващо
напрежеюiе (между + 1О и + 15 V). Затова
последователно на светодиода на изхода е
свързан ограничаващ резистор 1кn. Когато
нивото на юхоца на CMOS mmepтopa от
фиг. 5.14в стане 1, светодиодът на изхопа
светва. Напротив, шщикаторът от фиг. 5.14г
се активира , когато на изхода има О.
За упрr•вление на светuдиодите от фиг.
5.14д и 5.14е са използвани CMOS буфери.
CxeМJrre могат да paGoтflТ с напрежение от
+5 до+ 15 V. Фигура 5.14д шпос1рира изпол­
зването на инвертиращ CMOS буфер (нап­
ример схеч:па 4049), а в схемата от rриг.
5 . 14е е използван неинвертиращ буфер
(напри fcp 4050). И н дната случая пос.'Jедо­
ват~лно ~-:~а саетодиода трябва да се свърже
ограничаващ резиетор 1 k.O ..
109

+5v
(а)
+5v
100kS1
100k!1
(б)
(В)
ИЗХОД
Само kъм серuя
4000
изход
Към CMOS ИС
om ce~uяma 4000,
74НСОО u FACT
uлu TTL ИС om
cepuяma 7400
+5v
1kn
изход
Към CMOS ИС
om cepuяma 4000,
74НСОО u FACT
uлu TTL ИС om
cepuяma 7400
Ф•1r. 5. 13 . Схем11 эа rасене на В l! брацшt. fl· Схема за ~ nраолен и с ш1 ИС от с ер11я та 4000. 6. Уtшверсал н ~
гасяща схема за унр а оление н а CMOS 11 TTL входоJН'. а. Друrа )' l'llnepcaлнa гася ща rxe!'t a която мож е да
упраящrва С'М.ОS 11 TTL входове
1Jо

CMOS
IХОД
смоs
IХОД
IXOA
...
(а)
<=>
(6)
(g)
(S)
(е)
:-....---иэ_,ход
·~--
А ~::=- :r..
150{)
Ca.ll'tOV"'I
Chmu npw
-· :_.
~--~~
~(3)
Фиr. 5.14. Просто съrласуванс на CMOS и ТfL ИС
със состодиод11. а. CMOS схема, акт11вна при
високо НIIBO. б. CMOS схема, активна при ниско
ниво. в. CMOS схема, акп1вна при високо ниво,
захранвана от напрежение между 10 и 15 V. г.
CMOS схема, активна 11ри ниско ниво, захранвана
от напрсжение между 10 11 15 V. д. Упраоле1ше на
светодиод с СМ:ОS 11ноертиращ буфер. е.
Управление 11а светод110д с CMOS не1швертнращ
буфер. ж. TTL схема, актJtвна np11 високо ниво. з.
TTL схема, акт11она при н••ско юшо
Понякога светодиодите се управляват
пряко от стандартни TTL елементи. Дnа
примера на такива схеми са показани на фиг.
5.14.ж и 5.14з. Когато нивото на изхода на
ннвертора от фиг. 5.14.ж стане 1, през све­
тодиода ще протече ток и той ще светне. Ин­
дикаторът от фиг. 5.14з ще светне само кога­
то нивото на изхода наинnертора 7404 ста­
не О. Схемпте от фиг. 5.14 не се препоръчват
за изпол з ване в ог говорни приложения, за­
щого в тях се превншаnат ограниченията за
изходния ток на интегралните схеми. Обаче
тези схеми са изпробвани и работят правил­
но като прости изходни индикатори.
На фиг. 5.15 са показани три усъвършен­
ствани изходни индикатора със светодиоди.
В тези схеми за управление се използват
транзистори и те са приложими както за
CMOS, така и за TTL ИС. Светодиодът на
фиг. 5.15а свети, когато на изхода на инвер­
тора има 1. Светодиодът на фиг. 5 .156 свети,
когато на изхода на инвертора има О. Обър­
нете внимание, че в индикатора от фиг.
5.156 са използвани PNP вместо NPN тран­
зистори.
На фиг. 5.15в индикаторните схеми от
фиг. 5.15а и 5.156 са свързани в обща схема.
Червеният светодиод (LED 1) ще свети, ко­
гато на изхода на инвертора има 1. През то­
ва време светодиодът LED2 няма да свети.
Когато нивото на изхода на инвертора стане
О, транзисторът Q, ще се запуши, а Q2 ще се
отпуши. Нивото на изхода на инвертора ще
стане О и ще светне зеленият светодиод
(LED2).
Схемата на фиг. 5.15в представлява прос­
та логическа сонда. Обаче нейната точност е
по-малка отколкото на повечето логически
сонди.
В индикатора, показан на фиг. 5.16, се из­
ползва лампа с нажежаема жичка. Когато
нивото на изхода на инвертора стане 1,
транзисторът ще се отпуши и лампата ще
светне. Когато на изхода на инвертора има
О, лампата няма да свети.
Тест
23. Разrnедайте фиг. 5.14а - е. В тези схеми
за управление на светодиоД1пе се изпол­
зват CMOS ИС от серията __ (4000,
FACT).
24. Разrnедайте фиг. 5.14з. Когато нивото на
изхода на инвертора е 1, светодиодът
__
(свети, не свети).
25. Разrnедайте фиг. 5 .1 5а. Когато Iпmото на
изхода на инвертора е О, транзисторът е
__ _ (отпу шен,
запушен) и светодио-
дът ___ (свети, не свети).
26. Разrnедайте фиг. 5 . 15в . Когато нивото на
изхода на инвергора е 1, транзисторът
(Q,, Qz) е отпушен и свети
___
(зсленинт, червеният) свегодиод .
J11

112
+5v
вход
(а)
+5v
вход
(б)
+5v
+5v
CMOS
вход
(8)
Фиг . .: - .15. Свързване 113 св~тодиод11 •1рез тра1В11сторн11 управ.1янащн схеми. а. Схема с
NP"' транзистор, аа.:п!ВН.t при високо НIIUO. 6. Схема с P:OIP транзистор. акпtвна при
HIICKO IIIIВO, 6. Схема на IIHДitKarop на HIICKO 11 ВИСОКО НIВIО (Лро,та 10Г11Ческа COIIД:l)

+5v
Ламnа
2V,60mд
CBemu npu
Bucoko нuВо
Фиг. 5.16. Свързване на лампа с нажежаема жичка чрез транзисторна схема.
5.6. СВЪРЗВАНЕ НА TTL И CMOS
ИНТЕГРАЛНИ СХЕМИ
Логическите нива на CMOS и TTL елемен­
тите се дефинират по различен начин. Раз­
ликите между тях са илюстрирани на диаг­
рамите на напреженията, показани на фиг.
5.11а. Поради тези разлики CMOS и TTL
ИС не може да се свързват непосредствено.
Не по-малко важно е и това, че токовите ха­
рактеристики на CMOS и TTL ИС също са
различни.
Разгледайте диаграмата на напреженията
на фиг. 5.17а. Вижда се, че управляващите
токове на изхода на стандартните TTL ИС
са повече от достатъчни, за да управляват
входовете на CMOS ИС. Нивата на напре­
женията обаче не се съrnасуват. Обхватът
на нивото О на изхода на TTL ИС попада из­
цяло в обхвата на нивото О на входа на
CMOS ИС и затова тези нива са съвмести­
ми. Но част от обхвата на нивото 1 на TTL
ИС (между 2,4 и 3,5 V) не попада в съответ­
ния обхват на CMOS ИС. Проблемът с тази
несъвместимост може да се реши с помощта
на задаващ резистор между логическите еле­
менти, който "изтеrnя" високото ниво на
стандартния ТТL изход към +5 V. Схемата
на свързване на стандартна TTL ИС с
8
CMOS ИС с помощта на задаващ резистор
1 kO е показана на фиг. 5.176. С тази схема
може да се управляват CMOS ИС от серии­
те 4000, 74НСОО и FАСТ.
На фиг. 5.18 са дадени още няколко при­
мера за съгласуване на TTL с CMOS и на
CMOS с TTL ИС при захранване 5 V. На
фиг. 5. 18а е показан елемент от популярна­
та серия LS TTL, управляващ какъвто и да е
CMOS елемент. Обърнете внимание на "из­
теrnящия" резистор 2,2 kO, който осигурява
при логическо ниво 1 напрежение около +5
V, съвместимо с входните характеристики на
CMOS ИС.
На фиг 5.186 е показан CMOS инвертор
(от която и да е серия), който управлява пря­
ко LS TTL инвертор. Комплемешарните
MOS ИС могат да управляват входовете на
LS TTL и ALS TTL ИС (усъвършенствани
маломощни Шотки). Повечето CMOS ИС не
могат да управляват входовете на стандарт­
шrrе TTL ИС без специално съгласуване.
За да улеснят съrnасуването, производи­
телите предоставят на конструкторите спе­
циални буфери и други интерфейсни чипо­
ве. Пример за това е неинвертиращият бу­
фер 4050, показан на фиг. 5.18в. Този буфер
осигурява достатъчен ток за управление на
два стандартни TTL входа от един CMOS
113

ИЗХОД
(Crnaнgapmeн ТТL)
+5v
+4v
GND
Cmaнgapmeн TTL
Bxog
(г)
+5V
(б)
ВХОД
(CMOS)
v
v
~.___смоs
ИЗХОД
Фиr. 5.17 . Съrласуване на ТТL с CMOS ИС. а. Диаrрамн на
напреженнята на изхода на ТТL ИС и на входа на CMOS ИС, коttто
нлюстр11рат несъвместимостта. б. Съ1·ласуване на ТТL с CMOS ИС с
помощта на задаващ резистор
инвертор.
Проблемът с несъвместимостта по напре­
жение между TTL (или NMOS) и CMOS ИС
беше решен в схемата от фиг. 5.17 с помощ­
та на задаващ резистор. На фиг. 5.18г е по­
казан друг начин за решаване на този проб­
лем. Серията 74НСТОО CMOS ИС е специ­
ално предназначена да служи за удобен ин­
терфейс между TTL (или NMOS) и CMOS
ИС. На фиг. 5.18г като интерфейсна схема е
използвананеинвертиращата ИС 74НСТ34.
Серията 74НСТОО CMOS ИС се използ­
ва широко при свързване на NMOS компо­
ненти към CMOS. Изходните характерис-
114
тики J;Ia NMOS ИС са почти същите като на
LS TTL.
Съвременните CMOS ИС от серията
FACT имат много добра товароспособност.
Ето защо чиповете от тази серия могат да
управляват пряко CMOS, NMOS или PMOS
ИС, както е показано на фm·. 5.19а. Изход­
ните характеристики по напрежение на TTL
ИС не съвпадат с диаграмата на входните
напрежения на сериите 74НСОО, 74АСОО и
74ACQOO CMOS ИС. Затова на фиг 5.196 е
използван задаващ резистор, който осигуря­
ва при логическо ниво 1 напрежение около
+5 V на изхода на TTL елемента. Произвеж-

+!V
181
+6V
(6)
•S \1
(В)
+5., .
(6)
Фиг. 5.18. Съгласуваt1е на ТfL н CMOS ИС np11
общо захранващо наnрежение +5 V. а. Съгласуване
Hl маломощна Шотки rп. ис с CMOS ис с
nомощт11 на задаващ peЗIIC1'0p. б. Съгласуване на
маломощна Шотки Тfl . ИС с ТfL ИС. в.
Сьrласуваие на CMOS със стандартна ТfL ИС с
nомощта на CMOS буфер. г. Съгласуване на ТfL с
CMOS ИС с nомощта на интегрална схема от
сернита 74НСТОО
дат се и CMOS елемеmи от тип Т, които
имат входните характеристики на ТТL ИС.
ТТL елементите могат пряко да управляват
+5V
+5V
(6)
+5V
(В)
Фнг. 5.19. Съгласуване на ИС от фамилията FACT
с друг11 фамилии. а. FАСТ може да уnравлива nряко
nовечето ТfL 11 CMOS фамилни. б. Съгласуване на
ТfL с FACT с помощта на задаващ резистор. в.
Свързване на ТfL с "Т" CMOS ИС
всяка CMOS ИС от сериите 74НСТОО ,
74АСТОО, 74FCTOO , 74FCTAOO и
74ACTQOO, както е показано на фиг. 5.19в .
Когато елемеmите от фамилИите CMOS и
TTL работят с различно захранващо напре­
жение , съmасуването между тях изисква ня­
кои допълнителни компоненти. На фиг. 5.20
са показани три примера на съmасуване на
TTL с CMOS и CMOS с TTL. На фиг. 5.20а
е показан TTL инвертор, който уnравлява
обикновен NPN транзистор. Транзисторът и
свързаните към него резистори преобразу­
ват nо-ниските изходни нива на напрежени­
ята на TTL елемента в по-високи входни ни­
ва , необходими за управление на CMOS ин-
115

+101/
(а)
+101/
+51/
(6)
+101/
+51/
(8)
Фиг. 5.20. Съгласуване на ТТL с CMOS ИС nри
различни захранващи иаr1режения. а. Съгласуване
на ТТL с CMOS ИС с помощта на управляващ
транз11стор. б. Съгласуване на ТТL с CMOS ИС с
помощта на TTL буфер с отворен колектор. в.
Съгласуване на CMOS с ТТL ИС с nомощта на
CMOS буфер
.
вертора . Напрежението на изхода на CMOS
ИС се изменя от О до около +10 V. На фиг.
5.206 са показани TTL буфер с отворен ко­
лектор и задаващ резистор 1О k.Q, които се
използват за преобразуване на ниското TTL
напрежение в по-високо CMOS напрежение.
TTL схемите 7406 и 7416 са инвертиращи
буфери с отворен колектор.
На фиг. 5 .20в е показано съгласуване
между CMOS инвертор с по-високо захран­
ващо напрежение и TTL инвертор . За целта
между тези два инвертора е поставен CMOS
буфер 4049. Този буфер се захранва с нап­
режение + 5 V.
116
Когато се проектира схема на свързване ,
първата стъпка е да се разгледат характе­
ристиките на напреженията и токовете (като
показаните на фиг. 5.17а) на свързваните
схеми . Каталозите на производителите също
съдържат много полезна информация за на­
чините на съгласуване. При съгласуване на
различни логически фамилии се прилагат
няколко метода, които включват използване
на товарни резистори и специални интер ­
фейсни ИС. В някои случаи не са необходи­
ми допълнителни елементи .
Тест
27 . Разгледайте фиг. 5.17а . Според тези харак­
теристики логическите устройства __-
(са, не са) съвместими по напрежение.
28 . Разгледайте фиг. 5.18а . Резисторът 2,2
k.Q от схемата се нарича __ резистор .
29 . Разгледайте фиг. 5 . 18в. Буферът 4050 е
специална интерфейсна ИС, която съгла­
сува двете фамилии по _ _ (управля­
ващ ток , напрежение).
ЗО . Разгледайте фиг. 5.20а.
(NMOS
ИС, транзисторът) преобразува TTL ло­
гическите нива в CMOS логически нива
с по-високо напрежение.
5.7. СВЪРЗВАНЕ НА ИС СЪС ЗУМЕРИ,
РЕЛЕТА, ДВИГАТЕЛИ И СОЛЕНОИДИ
Предназначението на много електромеха­
нични системи е да управляват някое просто
изходно устройство - лампа, зумер , реле,
електрически двигател или соленоид. Ние
вече разгледахме свързването на ИС със
светодиоди и лампи . Тук ще разгледаме
свързването на логически елементи към зу­
мери, релета , двигатели и соленоиди.
Пиезоелектрическият зумер е съвременно
сигнално устройство, което работи с много
по-малък ток от старите зумери и звънци.
На фиг. 5.21 е показана схема за управление
на пиезоелектрически зумер с цифрови ло­
гически елементи. Вижда се, че пиезоелект­
рическият зумер се управлява диреюптю от
стандартен ТТL или FACT CMOS инвертор .
Стандартният TTL изход може да осигури
управляващ ток 16 mA, а един FACT изход
-
24 mA . Когато звъни, пиезоелектричес-

+5v
изход
ВХОД
(а)
+5v
+
изход
вход
(б)
Фи1·. 5.21. Свързване на лоrическо устройство към зумер. а. Пряко
управление на пиезоелектричесю1 зумер от стандартен TTL или FACT
CMOS инвертор. б. Свързване на TTL или CMOS ИС към зумер с
помощта на транз1tстор
кият зумер консумира от 3 до 5 шА. Обър­
нете внимание, че пиезоелектрическият зу­
мер има полярност. Диодът, свързан пара­
лелно на зумера, служи за потискане на пре­
ходните напрежения, които може да се инду­
цират в системата от зумера.
Повечето логически фамюrnи не могат да
осигурят необходимия ток за директно уп­
равление на зумера. На фиг. 5.216 за управ­
Jепието на пиезоелектрическия зумер на из­
хода на инвертора е добавен транзистор.
Когато нивото на изхода на инвертора стане
l, транзисторът се отпушва и зумерът звъ­
ни. Когато на изхода на инвертора има О,
тран зисторът се запушва и зумерът е изклю­
чен . Интерфейсната схем:1 от фиг. 5.216 ще
работиисTTL,исCMOSИС.
Използването на реле е много добър на­
чин за изолиране на логическо устройство
от високоволтова схема. На фиг. 5.22 е пока­
зано как може да се свърже TTL или CMOS
инвертор с реле. Когато на изхода на инвер­
тора се появи 1, транзисторът се отпушва и
релето се задейства, при което нормално от­
ворените контакти на релето се затварят.
Когато на изхода на инвертора се появи О,
транзисторът престава да провежда ток и
рел ето се изключва и контактите се връщат
в нормалното си положение. Диодът, свър­
зан паралелно на намотката на релето, пред­
пазва системата от индуцирани високи нап­
режения.
В схемата от фиг. 5 . 23а е използв ано реле
з а из олиране на електрическия двигател от
117

+5V
TTL
1
~ N.c.l изход
. ~К-ьм
уnраВ/\ЯВанаmа
~схема
N.O .
___ ./
Фиr. 5.22 . Св'Ър3ваие на ТТL мли CMOS ИС К'ЪМ реле с nомnщта на тран3ИС1орна схема
логическите устройства. Обърнете внима­
ние, че логическата схема п постояннотоко­
вият двигател имат различии захранващи из­
точншJ,И. Когато на изхода на инвертора се
появи 1, транзисторът се оmушва, нормално
oтвopemrre контакти на релето се затварят и
постояннотоковият двигател се задейства.
Когато на изхода на инвертора се появи О,
транзисторът престава да провежда ток,
контактите на релето се връщат в изходно
положение и двигателят се изключва .
Електродвигателят от фиг. 5.23а извърш­
ва въртеливо движение. Соленоядът е елек­
тромеханично устройство, което може да из­
вършва линейно движение. На фиг. 5.236 е
показано управление на соленонд от логи­
чески елемент. Обърнете вни.\f.ание на от­
делmrrе захранващи източници. Дейt,'ТВИето
на схемата е същото кахто на интерфейсна­
та схема за управление на електродвигател
от фиг. 5 .23а
Характеристиките по ток и напрежение на
повечето зумери, релета, електродвиrатеm1
и соленоиди са коренно различни от харак­
теристиките на логическите схеми . Повече­
то от тези устройс1ва изискв ат специални
интерфейсни схеми за уnравление и изоли­
ране на устройствата от логическите схеми.
118
Тест
31. Разmедайте фиг. 5.21а. Ако пиезоелеJtТ­
ри;еският зумер консумира само 6 mA,
тои __ (може, не може) да се управ­
лява директно от CMOS ИС от серията
4000 (данни за серията 4000 можете да
намерите на фиг. 5.56).
32. Разmедайте фиг. 5.216. Когато нивото на
входа на инвертора стане О, транзисто­
рът се
(запушва, оmушва) и зу­
мерът __ (звъни, не звъни).
33 . Разrnедайте фиг. 5.22. Предназначение­
то на диода , свързан паралелно на на­
мотката на релето, е да потиска
(звука, пpexoдmrre напрежения), инду­
циран(и) в схемата.
34. Разrnедайте фиг. 5.23а. Постояшютоко­
вият двигател ще работи само когато на
изхода на инвертора има __ (1 , 0) .
5.8 ОП\РИВАНЕ ПА ПОВРЕДИ В ПРОСТИ
ЛОГИЧЕСКИ СХЕМИ
Някои изследваrыя показват, че около три
четвърти от всички повреди в цифровите
ИС се дължат на прекъснати входни или из-

вход
вход
2N3904
NPN
+5V
(а)
+5v
с
(6)
ИЗХОД
+
12v
изход
+
12v
Соленоug :
Фиг. 5.23 . Използване на реле за изолиране на схема с по-високо напрежение от ло1 ·нческн елементи. а.
Свързване на TTL нли CMOS елементи към електродвигател. б. Свързване на TTL или CMOS елементи
към соленонд
ходни вериги. Много от тези повреди може
да се открият с помощrа на логическа соща.
Да разгледаме показаната на фиг. 5.24а
комбинационна логическа схема, монтирана
на печатна платка . Схемата на свързване на
изводите на ИС е показана на фиг. 5.246.
Разrnедайте двете схеми и начертайте логи-
ческата схема. Ог нея можете да съставите
Булевия израз и таблицата на истинност. В
този пример ще видите, че изходите на два
елемента И-НЕ са свързани към елемент
ИЛИ. Това е еквивалентно на логическата
функция И-НЕ с четири входа, показана в
дясната част на фиг. 3.26.
119

+5v
+5v
14
14
3
ВХОДА
3
2
ВХОД В
6
2
4 ИС1
ИС2
вход с
5
вход о
R,
7
7
СПИСЪК НА ЕЛЕМЕНТИТЕ
ИС1 ИС 7400 - 4 g8y8xogo8u елемента И-НЕ
ИС2 ИС 7432 - 4 g8y8xogoBu елемента ИЛИ
LED1 C8eтoguog Т-1-3/4 с черВено uзлъч8ане
R 1 Резuстор 1/2 W, 150{2,10%
(б)
Фиr. 5.24 . Задача за откриване tta tюореда. а. Проверка на 1111теrралните схеми върху печатната нлатка.
б. Схема на сиързnане на И-НЕ схема с 4 входа
Повредата на фиг. 5 .24а се състои в пре­
късната входна верига на елемента ИЛИ. Да
се опитаме да открием тази повреда.
1. Превключете логическата сонда за из­
мерване на TTL ИС и вкm<Jчете захранване­
тон:
i~ Проверете, точки 1 и 2 (вж. фиг. 5.24а).
Резултат: в двете точки има 1.
:}..'· Проверете точки 3 и 4. Резултат: в
· '··
120 .
.
двете точки има О. Заключение: и двете ИС
имат захранване.
4. Проверете състоянието на четиривхо­
довата схема И-НЕ, при което на всички
входове А, В, С и D има 1. За целта трябва
да проверите изводи 1, 2, 4 и 5 на ИС 7400.
Pe3yлmamu: на всички входове има 1, но
въпреки това светодиодът свети и показва 1
на изхода . Заключеии е : при съ стояние

"всички единици" схемата работи грешно.
5. Проверете изходите на елементите И­
НЕ на изводи 3 и 6 на ИС 7400. Резултати:
на двата изхода има О. Заключение: елемен­
тите И-НЕ работят нормално.
6. Проверете входовете на елемента ИЛИ
на изводи 1 и 2 на ИС 7432. Резултати: на
двата входа има О . Заключение: нивата на
входовете на елемента ИЛИ са правилни, но
нивото на изхода е неправилно. Следовател­
но елементът ИЛИ е повреден и ИС 7432
трябва да се смени.
Тест
35. Повечето повреди в цифровите ИС се
дължат на __ (прекъснати вериrи , къ­
си съединения) на входовете и изходите.
36. Проверката за прекъснати вериrи на
входовете и изходите може да се извър­
ши с прости уреди като __.
37. Разrnедайте фиr. 5.24 . Когато на входо­
ветеА,В,СиDима1,наизхода(извод
3наИС2)трябвадаима__(1,0).
ОI>ОЫЩ: I\1\Е
1. Интерфейсната схема представлява схема,
която се поставя между различни устройс­
тва, за да промени нивата на напрежението
и големините на токовете и да направи ус­
тройствата съвместими (да ги съrnасува).
2. Съrnасуването на елементи от една и съ­
ща логическа фамилия обикновено се
свежда до просто свързване на мзхода на
един елемент към входа на следващия.
3. При съгласуването на елементи от раз­
лични логически фамилии или на логичес­
ки елементи с "външния свят" характе­
ристиките по напрежение и ток са особе­
но важни.
4. Запасът по шумоустойчивост представля­
ва големината на нежеланото индуцирано
напрежение, което не променя състояние­
то на елемент от една логическа фамилия.
Комплементарните MOS ИС имат по-доб­
ра шумоустойчивост от TTL фамилиите.
5. Товароспособността на цифровите ИС се
определя от техните входни и изходни то­
варни характеристики.
6. Важни характеристики на ИС са закъсне­
нието (бързодействието) и разсейваната
мощност.
7. Логическите фамилии ALS TTL, FAST и
FACT са много популярни, защото съче­
тават малка разсейвана мощност, голямо
бързодействие и добра товароспособ­
ност. В съществуващата апаратура все
още широко се използват и по-старите
фамилюr TTL и CMOS ИС .
8. Повечето CMOS ИС са чувствителни
към статично електричество и с тях
трябва да се работи внимателно . Пред­
пазни мерки са изключването на входни­
те сигнали преди изключването на зах­
ранващото напрежение и свързването на
всички неизползвани входове към маса.
9. Прости ключове може да се свързват
към входовете на логическите схеми
през задаващи резистори . Гасенето на
вибрациите на ключовете обикновено се
извършва с помощта на фиксатори .
1О. За управление на светодиоди и лампи с
нажежаема жичка от логически схеми
обикновено се използва управляващ
транзистор.
11. В повечето случаи свързването на TTL с
CMOS и на CMOS с TTL ИС изисква до­
пълнителни ехемни елементи. Това може
да бъдат прости товарни резистори, спе­
циални интерфейсни ИС или транзис­
торни драйвери.
12. Свързването на цифрови логически уст­
ройства към зумери и релета обикновено
изисква транзисторна управляваща схе­
ма. Електродвигателите и соленандите
може да се управляват от логически еле­
менти чрез реле, което ги изолира от ло­
гическата схема.
13. Логическите нива 1 и О се дефинират по
различен начин за всяка логическа фами­
лия. Тези нива се проверяват с помощта
на логически сонди.
121

122
В/.111'0( 11 !\ 111'1'1 ОВОР
5.1. Напрежение 3,1 V на входа на TTL ИС се възприема като логическо ни­
во __ (1, О, неопределено).
5.2 . Напрежение 2,0 V на изхода на ПL ИС се възприема като логическо
ниво __ ( 1, О, неопределено).
5.3 . Напрежение 2,4 V на входа на CMOS ИС (със захранващо напрежение
1О V) се възприема като логическо юmо __ ( 1, О, неопределено).
5.4 . Напрежение 3,0 V на входа на CMOS ИС от серията 74НСОО (със зах­
ранващо напрежение 5 V) се възприема като логическо ниво __ (1, О,
неопределено).
5.5. Едно "типично" изходно напрежение за ниво 1 на TTL ИС е около __
(0, 1' 0,8, 3,5) v.
5.6 . Едно "типично" изходно напрежение за iШВО О на TTL ИС е около __
(0, 1' 0,8, 3,5) v.
5.7 . Едно "типично" изходно напрежение за ниво 1 на CMOS ИС (със зах­
ранващо напрежение 10 V) е около __ V .
5.8. Едно "типично" изходно напрежение за ниво О на CMOS ИС (със зах­
ранващо напрежение 1О V) е около __ V .
5.9 . Напрежение 3.0, V на входа на CMOS ИС от серията 74НСТОО (със зах­
ранващо напрежение 5 V) се възприема като логическо ниво __ (1 , О,
неопределено).
5.10. Напрежение 1,0 V на входа на CMOS ИС от серията 74НСТОО (със зах­
ранващо напрежение 5 V) се възприема като логическо ниво __ ( 1, О,
неопределено).
5.11 . Логическата фамилия
__ (CMOS, TTL) има по-добра шумоустойчи­
вост.
5.12 . Разгледайте фиг. 5.3 . Запасът по шумоустойчивост на фамилията TTL е
около
v.
5.13. Разгледайте фиг. 5.3 . Запасът по шумоустойчивост на фамилията CMOS
е около
V.
5.14 . Разгледайте фиг. 5.4. Прагът на превключване на TTL ИС винаги е точ­
но 1,2 V (вярно, невярно).
5.15. Когато управлява стандартни ПL елементи , коефициеН'ГЪт на товарос­
пособност на една типична TTL ИС е около __.
5.16. Разгледайте фиг. 5.56 . Един изход на ALS TTL ИС може да управлява
___ стандартни
ПL схеми.
5.17 . Разгледайте фиг. 5.56 . Един изход на CMOS ИС 74НСОО може да управ-
лява
стандартни TfL схеми.
5. 18. Разmедайте фиг. 5.25 . Ако и двете фами..'ТИи А и Н са ТТL, инверторът
__ (може,
не може) да управлява елементите И.
5.19. Разшедайте фиг. 5.25. Ако фамилията А е ALS ТТL, а фамилията В е
стандартна TTL. инверторът
__
(може , не може) да управлява еле­
м:еlfiите И.
5.20. Разгледайте фиг. 5.25. Ако и двете фамилии А и В са ALS TTL, инверто­
рът __ (може, не може) да управлява елементите И.
5.21 . Серията _ _ (4000, 74АСОО) CMOS ИС има по-голяма изходна това­
роспособност.
5.22. Разгледайте фиг. S.76. Логическата фамилия __ има най-малко закъс­
нение и може да се смята за __ (най-бърза, най-бавна).

5.23. Разгледайте фиг. 5.76 . Логическата фамилия
__ има
най-голямо за­
ъ.ъснение и може да се смята за __ (най-бърза, най-бавна).
5.24 . Разrnедайrе фиг. 5.76 . Най-бързата CMOS фамилия е ___
5.25. Обикновено __ (CMOS, TTL) ИС имат по-малка консумирана мощ­
ност.
5.26. Избройте няколко предпазни мерки, които трябва да се вземат при рабо­
тас CMOS ИС.
5.27 . Изводът Voo на CMOS ИС от серията 4000 се свързва към __ (маса,
+) на захранващия източник.
5.28. Разrnедайте фиг. 5.106. Когато ключът е отворен, на входа на инвертора
има__(1, 0), ана изхода муима __(1, 0).
5.29. Разrnедайте фиг. 5.1la. Когато кmочът е отворен, __ резистор повди­
га нивото на CMOS инвертора до 1.
Фамuлuя В
Фамuлuя А
Фиг. 5.25. Задача з11 съ•·ласува11е
5.30 . Разrnедай.те фиг. 5.26. Елементът R., се нарича. __ резистор.
5.31. Разгледаn-те фиг. 5.26. Затварянето на. ключа подава на входа на инвер-
тора __ (1, О) и светодиодът ___ (све тва, угасва).
5.32. Разгледайте фиг. 5.26. Отварянето на ключа подава на входа на инверто-
ра __ (1, О) и ;,;ветодиодът ____(светва, угасва).
5.33 . Гасящите схеми на фиг. 5.136 и 5 . 13в -:е наричат RS -тригери или ___
.
3.34. Един TTL изход може да управлява стандартен CMOS вход с помошта
на __ резистор.
123

124
+5v
~~~д~----------~
Фиr. 5.26. Задача за съгласуване
LED 1
ИЗХОД
5.35. Всеки CMOS елемент може да управлява поне един LS TTL вход (вяр­
но, невярно).
5)6. Един изход на CMOS ИС от серията 4000 може да управлява стандартен
TTL вход с помощта на __.
5.37. TTL елементите с отворен колектор изискват __ резистор на изхода
си.
5.38. Разгледайте фиг. 5.22. Обяснете действието на схемата, когато на входа
на инвертора има О.
5.39. Разгледайте фиг. 5.23а. Обяснете действието на схемата, когато на вхо­
да на инвертора има 1.
ВЪПРОСII С IIOBIIШПH ·1РУ,~НОСТ
5.1. Дайте определение на интерфейс.
5.2. Какво представлява щу.мьт в една цифрова система?
5.2 . Какво представлява зшсьснението на един логически елемент?
5.4. Избройте няколко предимства на елементите от фамилията CMOS.
5.5 . Разгледайте фиг. 5.56. Един изход на CMOS ИС от .серията 4000 може да
управлява най-малко __ LS TTL входа.
5.6. Разгледайте фиг. 5.25. Ако фамилията А е стандартна TTL, а фамилията В
е АСТ CMOS, инверторът __ (може, не може) да управлява елементи­
те И.
5.7 . Разгледайте фиг. 5.15в. Обяснете действието на тази индикаторна схема.
5.8. Какво е предназнаначението на CMOS ИС от тип Т (НСТ, АСТи т. н.)?
5.9 . Кой електромеханичен елемент може да се използва за изолиране на по-
високоволтова апаратура (например електродвигатели и соленоиди) от
логическите схеми?
5.1 О. Електродвигателят преобразува електрическата енергия в __ движение.
5.11. __ е електроме ханично ус т ро й с тв о , което прео браз ува елект риче ска­
та енергия в линейно движение.
5.12. Защо серията FACT CMOS ИС се смята от много специалисти за една от
най-добрите логически фамилии за проектиране на пови издеmiЯ?

Отrовори на тестовете
1. интерфейс
2. високо
3. ниско
4. неопределено
5. неопределено
6. +10
7. високо
8. CMOS
9. коефициент на натоварване
10. FAST TTL
11.20
12. голямо
13. серия FACT CMOS
14. еднакви
15. MOS
16. комплементарна MOS
17. малка консумация
18. маса
19.1;о
20. Не
21 . гасяща схема
22. отворен колектор
23.4000
24. не свети
25. запушен; не свети
26. Q1; червеният
27. не са
28. товарен
29.товарен
ЗО. транзисторът
31. не може
32. отпушва; звъни
33. преходните напрежения
34. 1
35. отворени вериги
36. логическа сонда или волтметър
37. о
125

ГЛАВА 6
Кодиране и декодиране.
Седемсегментни индикатори
1
В тази глава са разгледани следните въпроси:
1. Характернетики и приложение на някои често използвани кодове.
2. Преобразуване на десетични числа в BCD код и обратно.
3. Преобразуване на ASCII код в символи и обрапю .
4. Код за седемсегментен индикатор.
5. Устройство и характеристики на LCD, LED и VF седемсегментни индикато­
ри.
6. Управление на седемсегментни индикатори с TTL и CMOS декодер-драйве­
ри.
7. Откриване на повреди в схеми със седемсегментни индикатори.
Хората са свикнали да представят числата в десетична система. За разлика от
тях цифровите електронни схеми в компютрите и I<алкулаторите работят пре­
димно с числа в двоичен код. В цифровата електроника се използват и други
специални кодове за представяне на числа, букви, препинателни знаци и управ­
ляващи символи. В тази глава са разгледани някои от тези кодове. В цифрова­
та електроника преобразуването на един код в друг се извършва от електронни
транслатори. В гл. 2 ние използвахме кодер за преобразуване на десетични чис­
ла в двоични и декодер за обратното преобразуване на двоичии числа в десе­
тични. В тази глава са описани някои често използвани кодери и декодери за
преобра.1уване на числа от един код в друг.
1
6.1. ДВОИЧНО-ДЕСЕТИЧЕН КОД 8421
Decima1 - двоично кодирано десетично).
Как ще запишете десетичното число 926 в
двоичен код? С други думи как ще преобра­
зувате 926 в двоичното число 111 ОО 1111 О?
Това може да се извърши с помощта на ме­
тода, описан в гл. 2 и илюстриран на фиг.
6.1.
Двоичното число 111 ОО 1111 О за повечето
хора няма особен смисъл. Съществува един
друг код, при който също се използват дво­
ичните цифри О и 1, но който се възприема
по-лесно от хората. Този код се нарича дво­
ич1ю-десетичеи код 8421, код 8421 BCD
или просто BCD код (от англ. Binary-Coded
126
На фиг. 6.2а е показано преобразуването
на десетичното число 926 в код 8421 BCD.
Полученият BCD код е 1001 0010 0110. От
фиг. 6.2а се вижда, че всяка десетична циф­
ра е представена с четири двоични цифри.
Дясната група (0110) заема позицията на
единиците, средната група (ОО 1О) - пози­
цията на десетиците, а лявата група ( 1ОО 1)
заема позицията на стотиците в десетичното
число.
Нека е дадено числото 0001 1000 0111
0001 в код 8421 BCD. На кое десетично чис­
ло съответства този код? На фш·. 6.26 е по­
казано как се преобразува 8421 BCD код в

Десеmuчно чuсло
19261+ 2 = 463
u ocmamъk
463~231 u ocmamъk
2
23\?1~5
u ocmamъk
4
1157'7
u ocmamъk
8
57728
u ocmamъk
16
28714
u ocmamъk
32
1477
u ocmamъk
64
773
u ocmamъk
128
371
u ocmamъk
256
1+2= о
u ocmamъk
512
gВоuчно чuсло
Фttr. 6.1 . Преобразуване на десетичин числа в
двоичин
(а)
Десеmuчно
чuсло
Чuсло 6 kog
8421 BCD
СТОТИЦИ ДЕСЕТИЦИ ЕДИНИЦИ
9
2
6
t1t
1001 0010 0110
ХИЛЯДИ СТОТИЦИ ДЕСЕТИЦИ ЕДИНИЦИ
(б)
Чuсло
6 kog
8421
BCD
0001
t
Десеmuчно
1
ЧUСАО
1000
1
8
0111 0001
11
7
1
Фнr. 6.2 . а. Преобразуване на десетично число в
код 8421 BCD. б. Преобразуване от код BCD в
десетично •tисло
десетично· число. Вижда се, че BCD кодът
0001 1000 0111 0001 съответства на десе­
тичното число 1871. В кода 8421 BCD не се
използват двоичните числа 1010, 1011,
11ОО, 11О1, 111О и 1111 - за него те са заб­
ранени. Кодът 8421 BCD се прилага много
широко в цифровите системи. Както казах­
ме, той често се нарича съкратено BCD код
вместо код 8421 BCD. Трябва обаче да вни­
мавате, защото съществуват и други BCD
кодове, при които десетичните цифри се ко­
дират по различен начин. Такива са кодът
4221 и кодът с излишък 3.
Тест
1. Десетичното число 29 е равно на двоич­
ното число
2. Десетичното число 29 е равно на числото
__в
код 8421 BCD.
3. Числото 1000 0111 0110 0101 в код 8421
BCD е равно на десетичното число __.
6.2 . КОД С ИЗЛИШЪК 3
Един друг код от тип BCD е кодът с излишък
3. За да преобразуваме едно десетично чис­
ло в код с излишък 3, трябва да прибавим 3
към всяка цифра на десетичното число и
след това да преобразуваме тази цифра в
двоичен код. На фиг. 6.3 е показано как де­
сетичното число 4 се преобразува в О 111. В
табл. 6.1 е показано преобразуването на ня­
кои десетични числа в код с излишък 3. Ве­
роятно сте забелязали, че кодът с излишък 3
е доста труден за възприемане. Това се дъл­
жи на факта, че в този код двоичните цифри
не съответстват пряко на десетичшпе, както
е в кода BCD 8421. Коды с излишы: 3 се из­
ползва в много аритметични схеми, защото
аритметичните действия с него се извърш­
ват по-просто отколкото с кода 8421 BCD.
Десеmuчно
чuсло
Kog с uзлuшьk З
Ш+з =Ш [§I]
преобразуВане
8 g8оuчно чuсло
Фttr. 6.3 . Преобразуване tta десет11чно •шело в код
с излишък 3
Кодът 8421 BCD и кодът с излишък 3 са
само два от многото BCD кодове, които се
използват в цифровата електроника. Кодът
8421 BCD се използва значително по-често
от останалите.
Тест
4. Десетичното число 18 е равно на __ в
код с излишък 3.
5. Числото 1ОО1 ОО11 в код с излишък 3 е
равно на десетичното число __.
127

·1аii . нща 6.1. Код с 111.111111ы,: 3
~есеmuЧно ·~ .• ·
!".
.-.,,. ,._:'
-~
kog С UЗЛUЦJ~k 3 .
! чuсло .
~·
о
0011
-·--·-
--
· ~-·-----
1
0100
-
-
- ----
Г "'- ---
--- -
---
·
2
0101
--
--
---
·-
4
0111
·-
·--··-
- 8-00
-----
5
1000
---
-- ·---·-
--
-·•·•А- ·---- r-- --
-·- -
6
1
1001
7
1
1010
-
-
--
.J
-
-
·
8
1
1011
-·
-
-·
r-----
·--
·-
г---
9
1100
"
-
-
-·-
-
-
·--··-
-
---r------
14
0100
0111
27
0101
1010
_... _",..._.
-
···-
- ····- ···
38
0110
1011
" ___
··-·····-·
·r-··-
·-
-
· f-·
--
-
1--· ..-
--
459
0111
1000
1100
·-
··-
-· 1---·----- --·
606
1001
0011
1001
Cmomuцu Дecemuцu Eguнuцu
6.3 . КОД НА ГРЕЙ
В табл . 6.2 кодьт на Грей е сравнен с кодо­
вете , които вече разгледахме. Важна негова
характеристика е това, че всяко следващо
число се различава от предишното само с
една цифра . Кодът на Грей не се използва в
аритметичните схеми, а само във входните и
изходните устройства на цифровите систе­
ми. От табл. 6.2 се вижда, че този код не
влиза в класификацията на BCD кодовете .
Вижда се също , че преобразуването на чис­
ла от код на Грей в десетичен код и обратно
не · е просто. Съществува метод за извърш­
ване на това преобразуване, но обикновено
за тази цел се използват електронни декоде­
ри.
Днес кодът на Грей и кодът с излишък 3 се
използват рядко. Ние споменахме накратко
за тях, за да ви покажем, че в цифровите ус­
тройства се използват много кодове. Вие
най-често ще работите с двоичен код, код
BCD (8421) и ASCII код.
128
Taii:11111:1 6.2 . Ко ;) на l'pt·ii
'"
,,
~- д8oU'ttlo
-=:ckg9 ''·
~o .6kog
ЧUС/10
на Гf28V i
о
оооо
оооо
оооо
·-
1
0001
0001
0001
·-
-
....
2
0010
0010
0011
-
-
- ---
-
--
3
0011
0011
0010
·--
-
.
4
0100
0100
0110
-.
--
оlён [
5
0101
0111
·
--
-L o_i1~-
6
0110 1 0101
7
0111
0111
0100
---
8
1000
1000
1100
....
9
1001
1001
1101
-
·-
·- -··
-
10
1010 0001 оооо
1111
-
!---
---
11
1011 0001 0001
1110
--·
-
·
--·
·-
12
1100 ! 0001 0010
1010
·-
·--
·· --·
13
1101 0001 0011
1011
---
--·--· -
·-
·-
··
14
1110 0001 0100 1 1001
-
~--- ·-
0-101 1
15
1111 0001
1000
-···--
--
·
16 10000 0001 0110 11000
---
-- ---
··-··-
17
10001 0001 0111
11001
Тест
6. Кодът на Грей _
_
(е, не е) BCD код.
7. Коя е най-важната характеристика на ко­
да на Грей?
6.4 . АSСП КОД
Кодът ASCIJ е седембитов код, който се из ­
ползва широко за пр едаване на кодирана ин­
формация от клавиатурите и към индикато­
рите и принтерите на компютрите . ASCII
(произнася се "аеки") е съкращение на
Ame1·ican Standart Code for Informatio11
Interchange (Американски стандартен код за
обмен на информация) .
Кодът ASCII е показан в табл. 6 .3 . Той се
използва за кодиране на цифри, букви, пре­
пинателни знаци и управляващи символи.
Например 111 1111 е ASCII кодът на управ­
ляващия символ De1 (изтриване). От долна­
та част на таблицата се вижда, че De1 озна­
чава изтриване .

Таuл1111а 6.3. Код ASCII
j
о
о
:
оо1111
J
о
о
11оо11
r
о
1
о1о1о1
Bit Bit Bit Bit Bit Bit Bit
7654321
ооооNULDLESPо@
р
\р
ооо1SOHDC1!1АQаq
оо1оSTXDC2"2вRьr
оо11ЕТХDСЗ#зсsсs
о1ооЕОТDC4$4Dтdt
о1о1ENQNAK%5Еuеu
о11одСКSYN&6Fvfv
о111BELЕТВ'7Gw9w
1оооBSCAN(8нхhх
1оо1нт
ЕМ)91у
iу
1о1оLFSUB.
:
Jziz
1о11VTESC+
к[k1
11ооFF
FS
'
<L\
1
1
11о1CRGS
"'
м]m}
111оsoRS
>Nлn
-
1111S1
us1?о-
о DEL
Конmролнu функцuu
NUL ' Празно
DLE
ПреkраmяВане на Връзkа за
sон
Начало на заглаВие
обмен на gанни
STX
Начало на mekcm
DC1
УnраВление на ycmpoucmBo 1
. ЕТХ · Kpau на mekcm
' ос2 УnраВление на устроuстВо 2
ЕО:Т
Kpau на nреgаВането
. DСЗ
УnраВление на устроuстВо з
ENQ
ЗаnитВане
DC4
УnраВление на устроuстВо 4
АСК ПотВържgение
' " NA K Отрицателно nотВържgение
' BEL.
ЗВънец
'i•SYN
Synchronoиs idle
BS
ИнmерВал назаg
ЕТВ
Kpau на блоk npu npegaBaнe
нт
Хоризонтална табулация CAN
Анулиране
'LF
НоВ peg
ЕМ
Kpau на носител
VT
Вертиkална табулация
suв·
Замяна
FF
НоВа страница
ESC
ПреkратяВане
CR
Начало на pega
FS
Разgелител на фаuлоВе
so
ПреместВане наgясно
.GS
Разgелител на груnи
Sl
ПреместВане наляВо
RS
Разgелител tta заnиси
DEL
ИзтриВане
U$ .;
Разgелител на блоkоВе
SP
ИнтерВал
129

Кой е ASCII кодът на буквата А? Намере­
те буквата А в горната част на табл. 6.3.
Вижда се, че кодът на А е 1ОО ООО1. Това е
кодът, който ще се изпрати на процесора на
микрокомпютъра, когато натиснете клавиша
А на клавиатурата.
Ако работите с някои специални устройс­
тва, трябва да внимавате, когато използвате
табл. 6.3. В някои специални компютри или
други устройства защрихованите в таблица­
та управляващи символи могат да имат друг
смисъл. Обаче основните управляващи сим­
воли, като Ве1 (от Bell - звънец), BS (от
Backspace - интервал назад), LF (от Line
Feed - нов ред), CR (от Carrage Return -
начало на реда), Del (от Delete- изтрива­
не) и SP (от Space- интервал) се използват
в повечето компютри. Трябва да проверите
в документацията на вашата апаратура ка­
къв е точният смисъл на управляващите
символи от кода ASCII.
Кодът ASCII се нарича азбучно-цифров
1\од, защото съдържа кодове на букви и циф­
ри. Съществуват и други азбучно-цифрови
кодове, като EBCDIC, код на Бодо и код на
Холерит.
Тест
8. ASCII е __ код, защото съдържа и
букви, и цифри.
9. Съкращението ASCII означава __.
1О. ASCII кодът на буквата R е __.
11. Кой символ е кодиран с ASCII кода О 1О
0100?
вход от
КЛАВИАТУРА
шшш
00Ш
[2]00
~
r--
ОбработВащ
Kogep
-
блоk
u naмem
6.5.КОДЕРИ
На фиг. 6.4 е показана една цифрова систе­
ма, в която се използва кодер. В тази систе­
ма функцията на кодера е да преобразува де­
сетичния код, въведен от клавиатурата, в
код 8421 BCD. Вие вече използвахте такъв
кодер в упражненията към rn. 2 . Този кодер
е наречен от производителя приоритетен
кодер с 1О входа и 4 изхода. Блоковата му
схема е показана на фиг. 6.5а. Ако се задейс­
тва вход 3 на кодера, логическата му схема
ще изведе на изходите BCD кода 0011.
На фиг. 6.56 е показана по-подробна схема
на приоритетния кодер с 1О входа и 4 изхода.
Това е схемата на свързване, която се дава от
Nationa1 Semiconductor и се отнася за прио­
ритетния кодер с 10 входа и 4 изхода 74147.
Обърнете внимание на кръгчетата на входо­
вете(от1до9)инаизходите(отАдоD). Те
означават, че активните логически нива на
входовете и изходите на кодера са О. Табли­
цата на истинност на кодера 74147 е показа­
на на фиг. 6.5в. Забележете, че устройството
се задейства само от ниски логически нива
(L в таблицата на истинност). Активните ни­
ва на изходите на тази ИС също са ниски. За­
бележете също, че в последния ред на табли­
цата на истинност от фиг. 6.5в нивото L (ло­
гическа О) на вход 1 активира само изхода А
(най-младшия бит на 4-битовата група).
TTL ИС 74147 от фиг. 6.5в е монтирана в
двуредов корпус с 16 извода. Логическата
схема на тази ИС съдържа около ЗО логи­
чески елемента.
изход
Нд ДИСПЛЕЙ
Дecemuцu
Eguнuцu
~
вв
Дekogep 1---
1-
-
Дekogep
Десеmuчно чuсло - Kog 8421 BCD - Сеgемсегменmен kog - Десеmuчно чuсло 1
Фиг, 6.4 . Цифрова СJiстема
130

ДЕСЕТИЧЕН
вход
дkmu6upaн
5
6
7
8
9
Kogep
10kъм4
(а)
с
в
А
BCD
изход
оо11
изход
ВХОДОВЕ
ИЗХОД
VccNCD
з
2
9
А
1615141З1211109
2
3
4
56
7
8
4
5
6
7
8
с
в GND
~
ВХОДОВЕ
изходи
(6)
ВХОДОВЕ
ИЗХОДИ
123456789освА
ннннннннннннн
ххххххххlLннL
хххххххLнLннн
ххххххLнннLLL
хххххLннннLLн
ххххLнннннLнL
хххLннннннLнн
ххLннннннннLL
хLнннннннннLн
LнннннннннннL
Н. Bucoko лоеuчесkо нu6о. L · нucko логuчесku нuВо ,
Х · без значение
(8)
. 6.5. а. Кодер с 10 входа Jt4 изхода. б. Схема на
~ип• на кодера 74147. в. Табшща и а Jtспшност
кодсра 74147 (С любезното разрешенис на
iconductor Coгpщ·ation)
Кодерът 74147 от фиг. 6.5 се характеризи­
ра с приоритетност. Това означава, че ако
се активират едновременно два входа, ще се
кодира само този, който има по-голям но­
мер. Например, ако се активират едновре­
менно входове 9 и 4 (с логически нули), на
изхода ще се ПОЛ)"Щ О 11 О, което отговаря на
десетичното число 9. Обърнете внимание,
че за да се получи наистина двоичното чис­
ло 1001 (двоично-десетичният код на 9), из­
ходите трябва да се инвертират.
Тест
12. Разrnедайте фиг. 6.5. Кодерът 74147 има
активни __ (ниски, високи) нива на
входовете и активни __ (ниски, висо­
ки) нива на изходите.
13. Разrnедайте фиг. 6.5. Ако само на вход 7
на кодера 74147 има логическа О, какво е
логическото състояние на всеки от чети­
рите изхода?
14. Разrnедайте фиг. 6.56. Какво означава
кръгчето на вход 4 от логическия символ
(извод 1 на ИС 74147)?
15. Разгледайте фиг. 6.5 . Ако нивото на вхо­
довете 2 и 8 е О, какво е логическото със­
тояние на всеки от четирите изхода?
6.6 . СЕДЕМСЕГМЕНТНИ ИНДИКАТОРИ
СЪС СВЕТОДИОДИ
Фигура 6.4 илюстрира общата задача за де­
кодиране от машинен език в десетични чис­
ла. Едно много често използвано устройство
за изобразяване на десетични числа е седем­
сегментният индикатор. На фиг. 6.6а седем­
те сегмента на индикатора са означени с
буквите от а до g. На фиг. 6.66 са показани
индикатори, изобразяващи десетичните
цифри от О до 9. Например, ако светят сег­
менти а, Ь и с, се изобразява цифрата 7. Ако
светят всички сегменти, се изобразява циф­
рата 8.
На фиг. 6.7 са показани няколко разпрос­
транени седемсегментни индикатори. Се­
демсегментният индикатор със светодиоди
(наричан също LED индикатор от англ. Light
Eшitting Diode - светодиод) от фиг. 6.7а
може да се постави в стандартен цокъл за
ИС с двуредов корпус и 14 извода. Друг ед-
131

а
(6)
Фиr. 6.6 . а. Означаваttс на сегментите. 6. Десе­
тични цифри, изобразявани от пш1tчен ссде~­
сеrментен индикатор
(а}
(б)
(В)
Фнr. 6.7 . а Седемсеt·ментен светодиоден шщика­
тор с доуредов корпус. б. Ед1101\Ифров блок с 1О
извода. Показано е мястото на юuод 1. Извоци·rс
се номерират обратно на •tacoJJнJtкon. та стрелtса,
когато корпусът сс гледа отr"ре. в. Мr10rонифрuв
индикатор
ноrщфров седемсегм.ентен Ю·IJ;нкатор съt:
светодиоди е ;-тока..1зн на фиr. 6.76. Tot, можi::
да се постани напречно в цокы1 за интеграл­
на схема с по-широк двуредuв корнус. На
фиг. 6.7в е показан многоцифров индикатор
със светодиоди, широко използван з цифро­
вите часовнипи.
Всеки от е,1ементите на седем.сеNенrния
индикатор може да представлява тънка све-
132
теща жичка. Този тип индикатор се нарича
индикатор с нажежаема жичка и прилича на
обикновена лампа . Друг тип индикатор е га­
зоразрядната лампа, която работи с високи
напрежения. Тя свети с оранжева светлина.
Съвременният вакуумен флуоресцентен ин­
дикатор (VF) свети със синьо-зелена свет­
лина и работи с ниски напрежения. По-нови­
те индикатори с течни кристали (означавани
обикновено с LCD -· от alilll. Liquid Crystal
Display) изобразяват цифрите с черен или
сребрист цвят. Обикновените индикатори
със светодиоди светят с характерна червена
светлина.
Светодиодът представлява диод с PN пре­
ход. Когато на диода се подаде отпуiiiВащо
напрежение, през PN прехода протича ток и
излъчената светлина се фокусира от пластма­
сови лещи, така че да се вижда от потребите­
ля Много светодиоди се изработват от гали­
ев арсенид (GaAs) и някои други материали.
На фиг. 6 . 8а е показана схема за пrоверка
на свс:тодиоди. Когаrо ключът (SW1) е затво­
рен, през светодиода протича ток от захран­
ванwя източник 5 V и той свеn1. Последова­
телно свързаюпе резистори ограничават то­
ка до около 20 mA. Без ограничаващ резис­
тор светодиодът ще изгори. Типичното нап­
режение, което един светодиод може да из­
държи, когато свети, е само между 1,7 и 2,1 V.
Както всички диоди светодиодът е чувствите­
лен към посоката на напрежението. Затова
кamoд?Jm (К) трs;бва да се свърже към отри­
цателния полюс (маса) на захранващия из­
точиш<, а шюдьт (А)- към положителния.
На фиг. 6.86 е показан седемсегментен ин­
дшсатuр със светодиоди. Всеки cerмe1rr (от а
до g) съдържа светодиод, който е показан на
фю·урата с отделен символ. Анодите на
всичк"И светодиоди CQ свързаш-1 заедно (схе­
ма с общ анод) отдясно на фигурата. Вх:одо­
вете от; шво са свър:ыни към различните сег­
меi·ти на индикатора. Схемата, показс:на на
фиг. 6.86, е на седемсегментен свеn'/Одuоден
uнд,пштор с общ шюд. С·ьществува и вари­
ант Н? светодиоден индикатор с общ катод.
За , а ра1берем как се активират и светяi
отдел•ште еегмети на индикатора, да раз­
шедаме схемата на фиг. 6.8а. Ако ключът Ь
е затворен, протича ток от маса през ограни­
чителния ре .шстор J..ЪМ светодипда на сег­
мент Ь, а оттам през общия анод -- към зах-

Kamogнu
BxogoBe
с
d
LED
(а)
(б)
а
(8)
Общ
аноg
Общ
аноg
Фиr. 6.8. а. Включване на 11рост едини•tеtJ свето­
диод. 6. Схема на 11зводите 11а седемсеrментен све­
тодиод с общ анод. в. Управление ш1 седемеег­
меитеи светодиоден 1111дикатор с помощта 111 клю­
чове
ранващия източник. В този случай ще свети
само сегмент Ь.
Да предположим, че искаме индикаторът
да показва цифрата 7. Тази цифра е съставе­
на от сегментите а, Ь и с. За да светнат тези
сегменти, трябва да се затворят ключовете
а, Ь и с. Аналогично може да се види, че за
да да свети цифрата 5, трябва да се затворят
ключовете а, с, d, fи g. Тези пет ключа ще
свържат съответните сегменти към маса и
на индикатора ще се покаже цифрата 5.
Обърнете внимание, че светодиодните сег­
менти на индикатора се активират от напре­
жение с ниско ниво (маса).
В този пример седемсегментният индика­
тор се управлява чрез механични ключове.
В повечето случаи обаче управлението на
светодиодните сегменти се извършва от ин­
тегрални схеми, наречени драйвери на инди­
катора. Обикновено драйверите и декодери­
те на индикаторите се обединяват в една и
съща интегрална схема. Затова обикновено
се говори за седемсегмептни декодер­
драйвери.
Тест
16. Разгледайте фиг. б.ба. Ако светят сег­
ментите а, с, d, f и g, седемсегментният
индикатор ще изобрази цифрата __.
17. Седемсегментният индикатор, който из-
лъчва синьо-зелена светлина, е ___
(вакуумен флуоресцентен, с нажежаема
жичка, с течюi кристали, със светодио­
ди).
18. Съкращението LED означава __, а
съкращението LCD означава __.
19. Разгледайте фиг. 6.8в. Ако ключовете Ь и
с са затворени, ще светят сегментите
__
и__
._.
Този индикатор с __
(течни кристали, светодиоди) ще показва
цифрата __.
6.7 . ДЕКОДЕРИ
Декодерът, подобно на кодера, представлява
преобразувател на код. В системата, показа­
на на фиг. 6.4, са използвани два декодера,
които преобразуват кода 8421 BCD в код за
седемсегментен индикатор, чрез който се ак­
тивират подходящите сегменти на индикато-
133

BCD
вход
о1о1
4)С)4;>LА
в
с
D
g
f
е
1
d
Дekogep -gpaiiBep с
omBCD
6 сеgем-
bt---
еегментен
kog
а 1--
ДЕСЕТИЧНИ
изходи
4~
1•L
,,
gь~-
-.i
L
lеcjr-
d
,
Фи r. 6.9. Декод ер, управляващ седемсеrментен индикатор
ВХОДОВЕ
kog 8421 BCD
uлu
kog с uзлuшьk 3
uлu
kog на Греu
в
с
D
изход
Десеmuчно чuсло
2
3
Дekogep 4
5
6
7
8
9
Фиr. 6.10. Блокова схема на типичен декодер. Данюпе на входа могат да бъдат о код 8421 BCD,
код с излишък 3 или код на Грей
ра. На фиг. 6.9 е показан декодер-драйвер
от BCD в седемсегментен код, на чийто
вход е подадено двоично- десетичното число
О 1О 1. Декодерът активира изходите а, с, f и
g, в резултат на което имикаторът показва
цифрата 5.
134
Декодерите се произвеждат в няколко раз­
новидности. Това е илюстрирано на фиг.
6.10, където една и съща схема може да се
използва като декодер от код 8421 BCD, код
с излишък 3 и код на Грей.
Съществуват и други декодери , например

BCD преобразуватеJm, преобразуватеJm от
BCD в двоичен код, дешифратори с 4 входа
и 16 изхода или с 2 входа и 4 изхода. Пред­
лагат се и различни схеми на кодери, напри­
мер преобразувател от десетичен в осмичен
код или шифратор с 8 входа и 3 изхода.
(Обикновено в българската литература ко­
дерите и декодерите се наричат с общото на­
именование кодови прео6разуватели. Тези
от тях, които преобразуват поредния номер
на активния вход в двоичен код на изхода , се
наричат utuфpamopu, а тези, които преобра­
зуват двоичен код на входа в сигнал на един
от изходите, се наричат дешифратори. Б .
пр.)
Декодерите и кодерите са комбинационни
логически схеми с няколко входа и изхода.
Повечето декодери съдържат между 20 и 50
логически елемента, оформени като ИС в
общ корпус.
Тест
20. Разrnедайте фиг. 6.9 . Ако на ВСD-входо­
вете на декодер-драйвера има 1ООО, кои
сегменти на индикатора ще светят? Коя
цифра ще се изобрази на индикатора?
21. Избройте поне три nша декодери.
6.8 . ДЕКОДЕР-ДРАЙВЕРИ ОТ BCD
В СЕДЕМСЕГМЕНТЕН КОД
На фиг. 6.11а е показана схема на изводите
на TTL ИС 7447А, съдържаща декодер­
драйвер от BCD код в седемсегментен код.
Седемте изхода на на ИС 7447А са активни
при ниво О. С други думи нормалното им ни­
во 1 става О, когато се активират. BCD ко­
дът, който трябва да се декодира, се подава
на входовете D, С, В и А. Когато входът за
проверка на сегментите LT (Lашр Test -
проверка на лампите) се активира с ниво О,
всички изходи (от а до g) се активират. Ко­
гато входът за гасене на сегментите BI
(Blanking Input- вход за гасене) се активи­
раснивоО,всичкиизходи(отадоg)сас
ниво 1 и индикаторът угасва. Когато входът
за гасене на нулите RBI (Ripple Blanking
Input) е активиран с ниво О и на BCD входо­
вете е подаден код 0000, всички изходи се
дезактивират. При активирането на входа
RВI входът ВI временно се превръща в из­
ход RВО (Ripple Blanking Output) и преми­
нава в ниво О, което показва , че нито един от
светодиодите не свети- индикаторът е уга­
сен .
Действието на декодер-драйвера 7447А се
описва най-точно от показаната на фиг.
6.116 таблица на истинност, дадена от фир­
мата Texas Instruments. Изображенията, кои·
то декодерът генерира върху индикаторите ,
са показани на фиг. 6.11в . Забележете , че и
недействителните BCD кодове (десетичните
числа 10, 11, 12, 13, 14 и 15) генерират раз­
лични изображения.
Обикновено декодер··драйверът 7447А се
свързва към седемсеrментен светодиоден
индикатор с общ анод. Едно такова свързва­
не е показано на фиг. 6.12. Особено важно е
между ИС 7447 и индикатора да се свържат
седемте ограничителни резистора от 150 n .
Нека на входа BCD на декодер-драйвера
7447А от фиг. 6.12 има 0001 . Това съответ­
ства на ред 2 от таблицата на истинност от
фиг. 6.116. При тази комбинация на входэ
ще светят сегментите Ь и с на индикатора
(нивото на изходите Ь и с е 0) . Индикаторът
ще показва цифрата 1. Входовете LT и BI не
са показани на фиг. 6.12. Когато не са свър­
зани, нивото на тези изходи е "плаваща" l,
при което те не са активни. Препоръчва се
за по-голяма сигурност тези входове да се
свързват към +5 V
На фиг. 6.13 е показана сложната логичес­
ка схема на декодера 7447. Тази схема е взе­
та от справочника на Texas Instruшeнts . За­
бележете, че и на логическата схема входо­
вете и изходите, които са активни при ниво
О, са означени с инвертиращи кръгчета .
В много електронни изделия, например в
калкулаторите или в касовите апарати, воде­
щите нули не трябва да се показват. На фиг.
6.14 е показано как една група от 6 индика­
тора в касов апарат се управлява от декодер­
драйвери 7447А. От този пример се вижда
как могат да се потискат (гасят) водещите
нyJrn, когато ИС 7447А управляват светоди­
одни индикатори.
В долната част на фигурата е показана
примерната входна комбинация 0000 0000
0011 1000 0001 0000 (десетично 003810).
Двете нyJrn отляво трябва да се потиснат и
на екрана трябва да се вижда 38.10. Потис-
135

Десеmuчно
чuсло uлu
фунkuuя
о
1
2
3
4
5
6
7
8
1~9-
10
11 -,
- 12'
13
14
15
8/
RBI
LT
ВХОДОВЕ
BCD kog {
ПроВерkа на сегменmumе
ИзkлlочВане
Пomuckaнe на нулата
ВХОДОВЕ
LTRBIDсВ·А
н
нLLLL
н
хLLLн
н
хLLнL
н
хLLнн
н
хLнLL
н
хLнLн
н
хLннL
н
хLннн
н
хнLLL
._нхнLLн
н
хнLнL
н
хнLнн
н
хннLL
н
хннLн
I··HхнннL
н
хнннн
х
ххххх
н
LLLLL
L
ххххх
81/RBO
н
н
н
н
н
н
н
н
н
н
н
н
н
н
н
н
L
L
н
Н- ВИСОКО IIHBO, L- IIHCKO 1111801 Х- без ЗШIЧeltiiC
Забслежк11:
А
в
ь
с
Дekogep
D
LT
81/RBO
RBI
(а)
а
ь
вкл вкл
изкл вкл
вкл вкл
вкл вкл
изкл вкл
вкл изкл
изкл изкл
вкл вкл
вкл вкл
вкл вкл
изкл
1 ~изкЛ
изкл изкл
изкл - сс вкл
вкл изкл
изкл изкл
ИЗКЛ, изкл
изкл изкл
изкл изкл
вкл вкл
с
вкл
вкл
изкл
вкл
вкл
вкл
вкл
вкл
вкл
вкл
ИЗКЛ
вкл
ИЗЮ\
изкл
изкл
изкл
изкл
изкл
вкл
изход
Сеgемсегменmен
kog
изходи
d
е
f
вкл вкл вкл
g
изкл
изкл изкл изкл изкл
вкл вкл изкл вкл
вкл изкл изкл вкл
изкл изкл вкл вкл
вкл изкл вкл вкл
вкл вкл вкл вкл
изкл изкл изкл изкл
вкл вкл вкл вкл
изкл изкл вкл вкл
вкл вкл изкл вкл
вкл изкл изкл вкл
изкл изкл вкл вкл
вкл изкл вкл вкл
вкл вкл вкл вкл
изкл изкл изкл изкл
изкл ИЗКЛ изкл изкл
изкл изкл изкл изкл
вкл вкл вкл вкл
Забе-
лe>kka
1
2
3
4
1. За да сс получат 11эходннте фу111ЩИII от 1 до 15, входът эа иэключаа11е 11а сегментнтс (В\) трибва да бъде отворс11 IIЛII да бъде
свързан към високо лortt'ICCKit ••••во. Ако tte се желае ttoтttcк:aнe на ••у лат:.~, вход'Lт RBI трибна да се остав11 отворсtt нли щ1 се
СВ'ЬрЖе КЪМ BIICOKO НИВО.
2. Когато На ВХОДа 8{ СС ПОДаде tiHCKO ЛОГIIЧССК:О НИВО, BCH'IКII CCГMCIITIIH НЗХО,!JН СС II)K.IIIOЧB:.I.T НС33ВНСИМО ОТ llltвaтa на
останалите входове.
3. Когато ••ивата ша входовете RBI. А, в. С, и О са ••••сюt, а нивото 11а входа LT с иаtсо~о, BCit'IKII ссrмrнтttи нзходn се нз~•ю•tват
и нивото на изхода RBO става 1111ско.
4. Коrато 11зводът BIIRBO с отворсtt ttлtt с свърза11 ~ъм ваrсо~о •н•во~ а tta входа LT tiM:.I 1шско ••нво, вс•tчкаt сеt·ментн•• trзxoдtl
Са ВКЛЮЧеiiИ.
(6)
IDI tlгiЭIЧI5Ibi71Biqlcl~lul~ltl 1
О
2
3
4
5
6
7
8
91011121Э1415
(8)
Фиг. 6.11 . а. Схема на изводите на TTL декодера 7447А. 6. Табшща на нстнJ\НОСТ на декодера 7447А. (С
любезпото разрешение fta Texas /nstrшnents, !пе.) в. Формат на цифрите, изобразиваНJt от седемсеrментен
индикатор, управляван от декодер 7447А
136

+5V
+5V
Десетичен uзxog
Vcc
а
1s
А
ь
с
2s
в Дekogep
d
BCD
Bxog
4s
с (7447А)
е
Общ
аноg
8s
D
'g
GND
150S1
Фиr. 6.12 . Свързване на декодер 7447А със ссдемсеrментен светодиоден индикатор
(13) изход
11
вход (7)
А
ВХОД(1)
(12) изход
ь
в
вход (2)
(11) изход
с
с
вход (6)
D
(10) изход
d
81/RBO (4
LT Bxog (Э)
RBI (5)
Фиr. 6.13. Подробиа лоrическа схема на дскодера от BCD в ссдемссi·мснтеи код, съдържащ
се в иитеrрал11ата схема 7447А (С любезното разрешение ua Texas lnstruments, Jnc.)
137

Пomucнamu uзобраЖенuя
.... ~
•
•
•
•
"
~
..
"
•
•
•
•
~.....~
.... ~
•
•
•
•
"
~
..
~
•
•
•
•
~....~
-,,-,
~о1
1,-,
1Ll
7447
c·вemoguogнu
uнgukamopu (6)
Oгpaнuчumet~нu
peзucmopu (42)
7447
ИС2
2
ИС1 Дekogep-gpauBepu (6)
Q5g
Q: Ct: Ct:
HIGH
\
0011(3) 1000(8)
0001(1) 0000(0)
·
Имnулсu за nomuckaнe на нулumе
BCD 6xogo8e
Фиг. 6.14. Изnолзване на входа RBI на декодер-драйвера 7447А за пот11скане 11а uодещ11те IIYЛII в
М110ГОЦ11фров ДIIСПЛеЙ
кането на водещите нули се реализира чрез
показаното на фигурата свързване на изво­
дите RВI и RВО на декодерите.
Да проследим свързването отляво надяс­
но. Входът RВI на IC6 е свързан към маса.
От таблицата на истинност на декодера
7447А (вж. фиг. 6.11) се вижда, че когато на
входа RBI има О, всички сегменти на инди­
катора се изключват. Освен това на извода
RBO се установява ниво О. Това ниво се по­
дава на входа RBI на ICS.
Тъй като на входа BCD на IC5 има 0000, а
на входа RBJ има О, този индикатор също е
затъмнен . На извода RBO се установява ни­
во О, което се подава на входа RBI на IC4.
Въпреки това IC4 не потиска индикацията
си, защото на входа BCD има 0011 . Нивото
на извода IC4 остава 1. Това ниво се подава
на IСЗ.
Случаят с най-десния индикатор от фиг.
6.14 е по-различен. На входа BCD на IC1
има 0000, а индикаторът показва О. Тази ну­
ла не се потиска, защото входът RBI не е ак­
тивиран (нивото му е 1). От първия ред на
таблицата на истиmюст на фиг. 6.11 б се
вижда, че когато нивото на входа RВI е ви­
соко, индикаторът ще показва О.
138
Тест
22. Разгледайте фиг. 6.11. Входовете на де­
кодер-драйвера 7447А са активни при
ниво __ (1, 0). Изходите му са актив­
ни при ниво __.
23. Разгледайте фиг. 6.11. Входовете LT, BI
и RBI са активни при ниво __ (1, 0).
24. Входовете RBI и RВО на 7447А обикно­
вено се използват за потискане на
на многоцифровите дисплеи, използвани
в калкулаторите и касовите апарати.
25. Какво ще показва седемсегментният ин­
дикатор през всеки от интервалите от
време (от а до g) на времедиаграмите,
показани на фиг. 6.15?
26. Кои сегменти на седемсегментния инди­
катор ще светят през всеки от интерва­
лите от време (от а до g) от времедиагра­
мите, показани на фиг. 6.15?
6.9 . ИIЩИКАТОРИ С ТЕЧНИ КРИСТАЛИ
За разлика от индикаторите със светодиоди,
които излъчват светлина, индикаторите с
течни кристали (LCD) само управляват на-

g
f
е
d
с
ьа
-
-
-
-
+SV
tsА
В Дekogep
(7447А)
с
D
GND
+5v
Фиг. 6.15. Импулсна поредица, подадена на декодер и светодttоден индикатор
чина, по който се отразява попадналата вър­
ху тях светлина. LCD получиха широко раз­
пространение поради много малката консу­
мирана мощност. Те са много подходящи за
използване при слънчева светлина или на
други яркоосветени места. Цифровият мул­
тиметър, показан на фиг. 6.16, използва съв­
ременни LCD.
Освен това LCD са подходящи за по­
сложни индикатори. LCD индикаторът на
фиг. 6.16 съдържа аналогова скала в долна­
та част, както и голяма цифрова скала. Ин­
дикаторът на този цифров мултиметър може
да показва и някои други символи, които не
се виждат на фиг. 6.16, защото не са активи­
рани.
На фиг. 6.17 а е показано устройството на
един типичен LCD. Този блок се нарича по­
леви LCD. Когато един сегмент се активира
Фиг. 6.16. Ц11фров мултиметьр с дисплей с те•ши
кристал11. (С любезното разрешение на Simpson
E/ectric Сотрапу)
посредством нискочестотен правоъгълен
сигнал, той изглежда черен, докато остана­
лата повърхност остава светла. На фиг.
6.17а е активиран сегментът е. Неактивира­
ните сегменти са почти невидими.
В основата на действието на LCD са теч­
ните кристали или нематичната течност. Тя е
поставена между две стъклени плочки. На
нематичната течност се въздейства чрез
променливо напрежение, приложено между
горните метализирани сегменти и метализи­
рания заден панел - общия електрод. Кога­
то се активира чрез магнитно поле IШИ пос­
тоянно напрежение, нематичната течност
пропуска светлината по различен начин и
активираният сегмент изглежда тъмен на
сребристия фон.
Полевите LCD използват поляризиращ
филтър в горната и долната част на индика­
тора, както е показано на фиг. 6.17 а. Под­
ложката и сегментите са свързани вътрешно
към контактите, изведени отстрани на LCD.
На фиг 6.1 7а са показани само ,цва от много­
то контакти.
На LCD, показан на фиг. 6.176, е изобра­
зена цифрата 7. Комбинацията на входа на
преобразувателя (от BCD в седемсегментен
код), показан отляво, е О 1 t 1. Това активира
изходите а, Ь и с на декодера (в този пример
нивото на а, Ь и с е високо). Нивото на оста­
налите изходи на декодера (d, е, f и g) е нис­
ко. На задния панел на индикатора непре­
къснато се подава правоъгълен сигнал с чес­
тота 100 Hz. Такъв сnтнал се подава и на
всеки от CMOS елементите ИЗКЛЮЧВА-
139

.
о
Полярuзаmор
Течен kpucmaл
(немаmuчна mечносm)
Сmьkлена nлоча
Меmалuэuрана nogлo>kka
Полярuзаmор
ВХОДОВЕ
ЗО Hz
о
Дekogep
om BCD kog
а
ь
с
d
В сеgемсегменmен
kog
е
f
g
н
н
н
L
L
L
L
(а)
...n..
..л...
CMOS елеменmu
uзkлlочВащо ИЛИ
(б)
Фиг. 6.17. а. Устройство на полеви LCD. 6. Свързване на CMOS декодер-драйвер към LCD
140

ЩО ИЛИ, които се използват за управление
на LCD. Когато са активирани, тези елемен­
ти инвертират входния сигнал (на фигурата
са активирани елементите а, Ь и с). В резул­
тат на дефазирането на 180 градуса между
сигналите , подадени към подложката и към
сегментите а, Ь и с, тези области на LCD по­
тъмняват. Синфазните сигнали d, е, fи g от
изходите на елементите изкmочващо ИЛИ
не активират съответните сегменти и те ос­
тават почти невидими.
Елементите ИЗКЛЮЧВАЩО ИЛИ, из­
ползвани за управление на LCD на фиг.
6. 176, са CMOS. За тази цел не се използват
TTL елементи , защото те прилагат върху не­
матичната течност на LCD известно малко
постоянно напрежение. Постоштото нап­
ре:J~сение върху не.матичната течиост бьр­
зо разруиюва LCD.
Обикновено декодерът и ел ементите изк­
лючващо ИЛИ за управление на LCD, пока­
зани на фиг 6.17 б, се монтират заедно в об­
ща CMOS ИС. Честотата на правоъгълния
сиrnал 1ОО Hz не е критична и може да вари­
ра от З О до 200 Hz. Индикаторите с течни
кристал и са чувствителни към ниски те~ше­
ратури. При отрицателни температури вре­
мето за включване и изключване на LCD
става много голямо. Въпреки това дългият
им живот и изключително малката им консу­
мация ги правят идеални за работа с батерии
или слънчеви елемеi-Гrи .
На фиг. 6.18 са показани два примера на
типични LCD устройства , r<оито могат да се
намерлт на пазара. И двете устройства имат
изводи за запояване върху печатна платка.
В лабораторни условия тези LCD могат да
се вграждат в монтажни платки без запоява­
не. Това обаче трябва да се прави много
внимателно , защото изводите често са чуп­
ливи.
На фиг. 6 .1 8а е показан прост двуцифров
седемсегментен LCD индикатор. Обърнете
в нимание, че се иzползват две стъю1ени шю­
чи. Тъй като стъклото, използвано в LCD, е
тънко . дисллеят трябва да се пази от изпус­
кане :и огr.ване. Забележете , че на'фиг. 6.18а
от двете страни на стък:тената подложка са
закрепени два пластмасови цокъла с изводи.
Показаният на фиг. 6 .18а LCD .им:1 18 изво­
да. На фигурата е показан само общият из­
вод (към под:южюпа) . За всеки от сегмеiпи-
те, както и за десетичната точка, има отде­
лен извод.
На фиг. 6.186 е rюказан друг LCD индика­
тор. Той има по-сложен екран, който може
да изобразява и символи. Индикаторът е па­
кетиран в корпус с 40 извода. На всеки сег­
мент, десетична точка и симво л съответства
отделен извод. На фигурата е по~<азан само
общият извод (към подложката). Номерата
на изводите са дадеюr в каталозите на nро­
изводителите.
Съществуват индикатори с течни криста­
ли, които изобразяват снежнобели букви на
тъмен фон. Този тип LCD се нарича LCD с
динамично разсейване. В тези LCD се из ­
ползва друг вид нематична. течност и не с е
използват поляризатори. LCD с динамично
разсейване консумират повече мощност от
полевите LCD. В момента полевите LCD -
черни букви на сребрист фон- са по-попу­
лярни.
Тест
27. На полевите LCD се изобразяват __
(черни, сребристи) цифри на __ (че­
рен, сребрист) фон.
28. В LCD се използват течни кристали или
___
течност, които пропускат светли­
ната no различен начин , когато е под
въздействие на магнитно поле или про­
менливо напрежение.
29.
__
(Постоянното , Променливото)
напрежение разрушава LCD.
ЗО. LCD коБеумира __ (голяма, не много
голяма, много малка) мощност.
6.10. УПРАВЛЕНИЕ НА LCD С CMOS ИС
На фиг. 6.19а е пока::;ана блокова схема на
с,истема с ;J,екодер .1-1 драйвер за f_,CТJ. Н а
входа се подав а код 8421 BCD. Регистърът
представлява Р.рем:енна памет за съхранени е
.t ta данните в код BCD. Преобразувателят от
BCD в седемсегментен код работи подобно
на деъ.о;J.ера 7447 А , който разгледахме по­
рано . Забележете, че изходът от декодера на
фиг 6. J9а е в седем с еrментен код . Послед­
ният блок преди индикатора е драйвер . Той
се съ стои от елементи ИЗКЛЮЧВАЩО
ИЛИ подобно на схемата от фиг. 6.176. На
141

ПластмасоВ цоkьл
Преgно сmъkло
u nолярuзаmор
Сmъkлена nogлo>kka
Общ uзBog
(nанел)
(а)
(6)
Фиr. 6.18. Днс11леи с течю1 кр11стал11. а. Двущtфроп LCD. б. LCD с 3 1/2 цифр1111 с11мволи
драйверите и на задния панел (общата точ­
ка) на индикатора трябва да се подава про­
менливотоков правоъгълен сигнал с честота
100 Hz. Обикновено регистърът, декодерът
и драйверът се монтират в обща CMOS ИС.
Такива интегрмни схеми са 74НС45 43 и
4543, наречени от производителите регис-
142
тър-декодер-драйвер от BCD в седе.мсег­
меюпен код.
На фиг 6. 196 е показана схемата на свър­
зване на един драйвер за LCD. Използвана е
CMOS ИС 74НС4543, съдържаща декодер­
драйвер. На входа BCD е подаден кодът
0011 (десетичFю 3). Този код се преобразува

ВХОД
74НС4543 uлu 4534
ИЗХОДЕН
LCD
100Hz
IUUl------~--------~
(а)
BCD
+5v
ВХОД
l
ИЗХОДЕН
оо11
l
1
LCD
LE
Vcc
1М.
а
"WL
а
а
1
А
ь
1·
Рееuстьр- ь
2
1lUL
в gekogep- с
с
4
gpau6ep
1IUL
g
с отBCD6 d
d
сеgемсее-
,,
8
..nnr
D ментен kog е
е
ллr
f
f
(74НС454 З)
'11111.
g
g
d
81 GND Ph
Общ uзBog
·~
100Hz
JlЛ.f
генератор
TakmoB
(б)
Фиr. 6.19. Уnравлсипе на седемсеrментен LCD. а. Блокова схема на система за декодиране 11
уnравле1ше на LCD. б. Използване на CMOS ИС 74НС4543 за декодиране •• уnравление на
LCD
в седемсегменrен код. Един външен генера­
тор подава правоъгълни импулси с честота
1ОО Hz на задния панел (общия извод) на
LCD и на входа Ph (фаза) на ИС 74НС4543.
На фигурата е показан управляващият сиг­
нал на всеки от сегментите на LCD. Забеле­
жете, че сегментите се атстивират само
от дефазирани сигнали. Синфазните сиrна­
.rrи (като на сегментите е иfот този пример)
не активират сегментите.
На фиг. 6.20а е показана схема на изводи­
те на регистър-декодер-драйвера 74НС4543.
Пълната информация за действието на тази
интегрална схема се съдържа в таблицата на
истинност, показана на фиг. 6.206. В изход­
ната част на тази таблица символът Н озна­
чава, че сегментът е активиран, а L означава,
че не е активиран. На фиг. 6.20в са показани
изображенията на десетичните числа, гене­
рирани от декодера. Обърнете внимание на
цифрите 6 и 9. Те се изобразяват от
74НС4543 по-различно отколкото при TTL
декодера 7447А, разгледан по-рано. За да ви­
дите разликите, сравнете фиг. 6.20в с фиг.
6.11 в.
143

144
v
f
11
d
с
ь
•
r16 15
14
13
12
\1
10
9
... -
........
1
2
3
4
5
6
71в
LEс
в
D
А
Ph 81 GND
Пагмg оmгоре
(а)
Таблuца на ucmuннocm
ВХОДОВЕ
ИЗХОДИ
LE81Ph*Dс8Ааь
сd
е
fg
хнLххххLLLLLLL
нLLLLLLннннннL
нLLLLLнLннLLLL
нLLLLнLннLннLн
нLLLLннннннLLн
нLLLнLLLннLLнн
нLLLнlннLннLнн
нLlLннLнLннннн
нLlLннннннLLLL
нLlнllLннннннн
нLLнLLнннннLнн
нlLнLнLLLLLLLL
нLLнLннLLLLLLL
нLLннLLLLLLLLL
нLLннLнLLLLLLL
нLLнннLLLLLLLL
нLLннннLLLLLLl
LLLхххх
..
н
Koмбuнauuu,
tt
t
обраmнu на г орнumе
Х ~ без значенuе
t ~ cъщurne kомбuнацuu kakmo no - ;:ope
• ~ npu uнguk:tmopu с mечнu kpucmaлu на Ph се nрuлага
:-~ ocлego8arneлf'ocrn om r1раЕ1оъгълнu uмnyлcu
· • · здSuctJ om nослеgнuя BCD kog , nрилоЖен npu l.E
-
Н
(6)
(8)
И нg ukа.нuя
Изkлlочонс
о
1
2
3
4
5
6
7
8
9
jиэkлlочонс
Иэkлlочено
Иэkлlочонс
Иэkлk)чено
Изkлlочонс
Изkлlочено
..
Kakmo
nо· г:оре
Фиr. 6.20. СМО. ИС 74НС4543- рсrисrър-деко дер-драiiвер от BCD
n седемсеrмеtп<:н KOIJ. , а. Сх е м а на изоод11тс. 6 Таблица на истинност.
в. Формат на цJtфр tпе , форм11рани от декодер

Тест
31. Разгледайте фиг. 6.19а. Функцията на де­
кодиращия блок е да преобразува от
--код в-- код.
32. Разгледайте фиг. 1.196. По всички управ­
ляваrци връзки между драйвера и LCD
се подава __ (постояннотоков, про­
меfUIИВотоков)сигнал.
33. Разгледайте фиг. 6.21 . Коя десетична
цифра ще показва LCD при всеки от
входните импулси (от а до е)?
34. Разгледайте фиг. 6.21 . На кои входове
сигналите са дефазирани по време на им­
пулса а?
6.11 . ВАI\УУМНИ ФЛУОРЕСЦЕНТНИ
ИНДИКАТОРИ
Вакуумният флуоресцентен (VF) индикатор
е съвременен потомък на вакуумния триод.
Символното означение на вакуумния триод
е показано на фиг. 6.22а. Трите електрода на
триода се наричат анод (Р от англ. plate), ре­
шетка (G - grid) и катод (К).
Катодът представлява тънка волфрамова
нишка, покрита с бариев оксид или друг ма­
териал. Когато се нагрее, катодът отделя
електрони. Решетката представлява екран от
неръждаема стомана. Анодът може да се
разrnежда като "колектор на електрони".
Нека катодът на триода от фиг. 6.22а е
нагрят и е изпуснал известно количество
електрони в обкръжаващия го вакуум. Ако
решетката стане положителна, тя ще прив­
лече електроните. Ако и анодът стане поло­
жителен, той ще изтегли електроните през
решетката. В резултат на това от катода към
анода ще протече електрически ток.
Има два начина да се попречи на протича­
нето на ток през триода. Първият начин е да
се направи решетката слабо отрицателна
(като анодът остане положителен). По този
начин електроните ще се отблъскват от ре­
шетката и няма да достигат до анода. Втори­
ят начин е да се остави решетката положи­
телна и да се намали напрежението на анода
до О V. В резултат на това анодът няма да
привлича електроните и през триода няма да
протича ток.
На фиг. 6.226 е показано символното оз-
10
пачение на една цифра от VF индикатор. На
него са означени един катод (К), една ре­
шетка (G) и седем анода (от Ра до Рg). Всеки
от седемте анода е покрит с флуоресциращ
слой от цинков оксид. Когато върху флуо­
ресциращия материал на анода попадат
електрони, той излъчва синьо-зелена свет­
лина. Седемте анода, показани на фиг. 6226,
представляват седемте сегмента на цифров
индикатор. Целият прибор е поместен в
стъклен балон, в който е създаден вакуум.
На фиг. 6.22в е показано свързването на
седемсегментен VF индикатор. В този при­
мер катодът се загрява от постояннотоков
източник, а на решетката са подадени +12 V.
Два от анодите (Ре и Pr) са свързани към ма­
са. На всеки от останалите пет анода е пода­
дено напрежение + 12 V. Тъй като на петте
анода (Ра, Рь, Рd, Ре и Рg) е подадено високо
положително напрежение, те привличат
електрони. Когато електроните се удрят в
анодите, се излъчва синьо-зелена светлина.
Анодите на VF индикатора могат да бъдат
оформени като сегменти на цифри или по
друг начин. На фиг. 6.23а е показано разпо­
ложението на катода, решетката и анодите.
В този пример анодите са оформени като
сегменти на седемсегментен индикатор. Ек­
ранът над сегментите е решетката. Над ре­
шетката са катодите. Всеки сегмент, решет­
ка или катод е свързан към извод от едната
страна на херметически затворения стъклен
балон. Тънките жички на катодите и решет­
ката са почти невидими. Светещите сегмен­
ти (анодите) се виждат през решетката.
Фигура 6.236 показва как изглежда типи­
чен VF индикатор. Той съдържа четири се­
демсегментни цифрови индикатора, двоето­
чие и десет триъгълника. Вътрешните части
на повечето VF индикатори се виждат през
стъкления балон. Виждат се катодите, изоб­
разени на фигурата като хоризонтални ли­
нии. Това са много тънки нишки, които в ре­
алния индикатор почти не се виждат. Пока­
зани са и решетките на петте секции. Всяка
решетка може да се активира самостоятел­
но. Флуоресциращите аноди са оформени
като сегменти на цифри, двоеточия и други
символи.
VF индикаторите се основават на сравни­
телно стара технология, но през последните
години добиха голяма популярност. Това се
145

146
+SV
ИЗХОДЕН
LCD
ооо11
LE
Vcc
--,_
IJ
11
Регuсmър- ь
ь
...2.]
11о о
-
geko_;'вep- с
с
gpau ер
~т
omBCD8 d
сеgем -
е
сеементен
е
kog
f
f
(74НС454З)
~
g
g
d
Ph
Общ uз8og
еd
сь
11
100Hz
Takmo8 зенераmор -===---==--===--•--------J
~
Фиr. 6.21. Импулсна поред1ща, подадена на входа на система от декодер и LCD
(към въпрос11 33 и 34 от теста)
G
(а)
(6)
+12V +12V OV +12V +12V OV +12V
к .__-------1~-----' к
1,5V
(8)
Флуоресциращ
маmерuал
Фиr. 6.22. а. С11мволно означен11е 11а вакуумен триод. б. Символно означение 11а
ед11а цифра от VF индикатор. в. Осветиване 11а анод11Те 11а VF 11иднкатор

Kamogu
f•
•
1
dсь
к
{а)
к
к
{б)
Фиr. 6.23. а. Устройство на тншtчен VF tшдикатор. 6. Четttрищtфров д11Сttлей с VF индикатори
дължи на сравнително ниските напрежения
и мощности, с които работят, и на изключи­
телната им дълготрайност и бързодействие.
Те могат да излъчват светлина с различен
цвят (чрез използване на филтри), имат доб­
ра надеждност и са евтини. VF индикатори­
те са съвместими с популярната серия 4000
на CMOS ИС. Те се използват широко за ин­
дикация в автомобилите, телевизорите, до­
макинските уреди и цифровите часовници.
Тест
35. Когато се активира, VF индикаторът све-
тис
светлина.
36 . Разгледайте фиг. 6 .24 . Кои аноди на този
VF индикатор ще светят?
37. Как се наричат частиrе на VF индикато­
ра, означени на фиг. 6.25 с А, В и С?
38. Разгледайте фиг. 6.25. Кои сегменти на
VF индикатора светят и коя десетична
цифра се изобразява?
6.12 . УПРАВЛЕНИЕ НА VF ИНДИКАТОРИ
VF индикаторите работят с малко по-високо
напрежение отколкото индикаторите със
светодиоди и с течни кристали. Това ги пра­
ви съвместими със серията 4000 CMOS ИС.
Спомнете си, че тази серия може да работи
с напрежения до 18 V.
На фиг. 6.26 е показана схема на свързва­
не на прост BCD декодер-драйвер. В този
147

148
• +12V +12V +12V OV
к
+
1.5 v
ov
Р.
ov
Р,
OV
Р,
к
Фи г. 6.24 . VF 11ндикатор без nоложителио наnрежение иа решетката
+12V+12V+12V
OV +12V +12V+12VOV
+
Фиr. 6.25. Едноцифров VF дисnлей (към въnрос 38 от теста)
+12 v
+12 v
BCD
вход
1
1оо1
1
1
я,]изх
VF ин.а
O.QEH
ИКАТОР
LT 81 Voo
н11
Pewemka KL-
11
...__!_
нь
~------,
А Peeucmьp· ь
i
2
gekogep·
нс
J; :jJ.1
в gpau8ep
с
4
omBCD8
Ld
,,I ..,j
1" ·:
с
сеgем ·
d
j'
:1
8
сеементен
Lв
. ;'5
о
kog
е
'';. ·· 1
i
(4511)
fнf
нg
L______j
g
LE
v~
к
1
1
.l
-~.о
Фиr. 6.26. Уnравление на VF Иtlдикатор с CMOS ИС 4511

Поглеg оmгоре
(а)
Таблuца на ucmuннocm
ВХОДОВЕ
ИЗХОДИ
LE81LTDсвАаь
с
d е f g Инgukацuя
ххохххх1111111
в
хо1ххххооооооо
о11оооо111111о
о
о11ооо1о11оооо
1
о11оо1о11о11о1
2
о11оо111111оо1
3
о11о1ооо11оо11
4
о11о1о11о11о11
5
о11о11ооо11111
6
о11о111111оооо
7
о111ооо1111111
в
о111оо1111оо11
9
о111о1оооооооо
о111о11ооооооо
о1111ооооооооо
о1111о1ооооооо
о11111оооооооо
о111111ооооооо
111хххх
.
.
Х ~ без значенuе
• зaBucu om BCD koga, nogageн по Време на npexoga на LE om О kьм 1
(6)
(8)
Фиг. 6.27. CMOS ИС 4511 - регистър-декод е р-драйвер от BCD в
ссдемсегментен код. а. Схема на извод1п1~. б. Таблица на 11стинност. а.
Формат н а цифрите, формирани от декодера (С любезното разрешение ua
Natio nal SemiconcluctOI' Co!poralюn)
149

пример двоично-десетичният код 1ОО 1 се
преобразува в цифрата 9 на VF индикатора.
В схемата е използвана ИС 4511, съдържа­
ща фиксатор-декодер-драйвер от BCD в се­
демсегментен код. В този пример нивото на
изводите а, Ь, с,fи g е високо(+ 12 V), а ни­
вото на изводите d и е е ниско.
Решетката на VF индикатора е свързана
пряко към +12 V на захранващия източник.
Катодната верига съдържа резистор (R 1),
който ограничава тока през катода до безо­
пасно ниво. Захранващото напрежение е
+ 12 V и се използва за захранване и на
CMOS декодер-драйвера 4511. Обърнете
внимание на означеннята на зщанващите
извuди па ИС 4511. Изводът Vоо е свързан
~о.ъм + 12 V, а изводът Vss е свързан към ма­
са.
На фиг. 6.27 са показаюt схемата на изво­
дите, таблицата на истиииост и формати на
цифрите на CMOS ИС 4511. Схемата на из­
водите е показана на фиг. 6.27а. Това е пог­
лед о1торе на тази CMOS ИС с двуредов
корпус и 16 извода . Вътрешно ИС 4511 е ор­
ганизирана като ИС 74НС4543. Фиксаторът,
декодерът и драйверът са показани на :;ащ­
риховзната част от б.юковата схема на фиг.
6.19а.
В таблицата на истинност, показана на
фиг. 6.276, са показани седем входа към де­
кодер-драйвера 4511. Входовете за данни в
код BCD са означени с D, С, В и А. Входът
Т...Т е предназначен за тестване на сегменти­
те. Когато се активират с О (ред 1 от табли­
цата на истинност), на всички изходи се по­
явява l и всички сегменти на индикатора
светят. Входът N е вход за изключване на
индm<ацията. Когато този вход се активира с
О, на всички изходи се появява О и всички
еегмети на индикатора се изключват. Бло­
кът LE може да с~ използва като п<tмет за
поддържане на данните върху индикатора,
докато данните на входа се сменят. Ако LE
=О , даннкrе преминават през ИС 45 t 1. Ако
обаче LE = 1, nоследните данни, които са ее
появили на входовете за данни (D. С, В и А),
се фиксират и се аоддържат върху Иiщика­
тора. На ..-:хемата от фиг. 6.26 входовете LE,
BI и Т:Т са пасивни. Да разшедаме изходни­
те състояния в таблицата на истинност от
фиг. 6.27 . За ИС 451 J активното изходно ни­
во е l. С други думи сеrменппе на свърза-
150
ния с тази ИС miДИКатор се активират с юi­
во 1. Следователно ниво О на изхода означа­
ва, че сегментът на индикатора е изключен.
На фиг. 6.27в е показан форматът на циф­
рите на декодера 4511. Обърнете внимание
на цифрите 6 и 9.
Тест
39. Разгледайте фиг. 6.26. Използва се зах­
ранващ източник 12 V, защото както
___
(CMOS, TTL) ИС 4511, така и
__
(LCD, VF) индикаторът работят
правилно nри това напрежение.
40. Разгледайте фиг. 6.26. Какво е предназ­
наченнето на резистора R1 в тази схема?
41. Разгледайте фиг. 6.28. Какво ще nоказва
VF индикаторът при всеки входен им­
пулс (от а до d)?
42. Разшедайте фиг. 6.28. По време на им­
пулса а какви напрежения са подадени
на седемте анода (сегмента) на VF шщи­
катора?
6.13. ОТКРИВАНЕ НА ПОВРЕДИ
В ДЕКОДИРАЩИ СХЕМИ
Да разгледаме схемата за преобразуване от
BCD в седемеегметен код, показана на фиг.
6.29. В тази схема има повреда, която се из­
разява в това, че сегментът а на индикатора
не свети. Отначало схемата се пронерява ви­
зуално. След това ИС се проверява за следи
от пр егряване. С логическа сонда се прове­
ряват напреженията на изводите за Vсс и ма­
са. В нашия пример резултаткrе от тези про­
верки не позволяват да се открие повредата.
След това ~ помощта на мостче входът L'Т на
интегралната схема 7447А временно се
свързва с маса, в резултат на което всички
сегменти на индикатора трябва да светнат и
да с~ юобрази цифрата 8. И сега cer ментът а
на индикатора не свеш. С помощта на лош­
qеска сон,J,а се проверяват логическите нива
на юходше (от а до g) Шtдекодера 7447 А . Те
всички са О, ЮiКТО трябва да бъде. След това
се nроверяват логическите ниnа на изводите
на резисторите откъм индикатора . Всички те
са 1 с изключение на извода към сегмента а,
където нивото е О. Това показва , че върху
всеки от долните шест ре~ш.стора има пад на

+12 v
1
1
1
[l] ИЗХОдЕН
R 1 ,. VF ИНДИКАТОР
LT
81 Voo
11
Pewemkв Kl.__
~L- 1
-
А
~-2.. в
4
~_j -
с
__! _
~г
D
dсь
•
Ревuстьр-
gekogep-
gpauBep
отBCDВ
сеgем-
севментен
kog
(4511)
11
ь
с
d
е
'
g
ь
с
d
е
f
g
г------~
.,
L----.--- -J
LE
Vss
к
l ..... J
.l
--
Фиг. 6.28. Импулсна nоредица, подадена на входа на с11стема от декодер 11 VF JIIЩикатор (към въnроси 41
и 42 от теста)
+5v
+5v
L
L
а
а
L
н
Дekogep
ь
ь
1
L
н
отВDВ с
с
сеgем-
L
н
севментен d
d
kog
L
н
1 Общ аноg
(7447А)
е
е
fL
н
f
L
н
g
g
150 Q
CBeтoguogeн
tlнgukaтop
Ф11r. 6.29. Откриванс на nовреда в схема с декодер и LCO
напрежение. Нивото О и на двата извода на
горния резистор от фиг. 6.29 показва, че има
прекъсната верига в секцията на сегмент а на
седемсегментния индикатор. Изводът е, че
сегментът а на индикатора е дефектен. Тряб­
ва ца се смени целият седемсегментен свето­
диоден индикатор. Той трябва да бъде заме­
нен с друг светодиоден индикатор с общ
анод и със същата схема на изводите. След
замяната трябва да се провери дали схемата
работи правилно.
На фиг. 6.30 е показан дРуг пример за
повреда. Да предположим, че системата не
дава никаква индикация на изхода и че пов­
редата започва да се търси направо чрез
проверка на Vсс и GND с логическа сонда.
Показанията са нормални. При свързването
на LT и GND с мостче би трябвало да свет-
151

+5v
+5v
lн
Vcc
н
а
а
ь
н
Дekogep
н
omBCDВ с
сеgем-
н
еегментен d
kog
н
(7447А) е
н
f
ь
а~
с
d
L~
е
Общ аноg
f
н
g
g
150il
CBemoguogeн
uнgukamop
Фиг. 6.30 . Откриване на причината за липса на индикация в схема с декодер и LCD
нат всички сегменти. Не светва нито един
сегмент. Проверката с логическа сонда по­
казва, че на изходите (от а до g) всички ни­
ва са 1, т. е. греiШiи. Измерването с мулти­
метър показва, че напрежението V сс е 4.65
V, т. е. твърде ниско. Проверяващият докос­
ва горната повърхност на ИС 7447А и уста­
новява, че е силно загрята. Това означава, че
в интегралната схема има вътреiШiо късо съ­
единение и тя трябва да се замени. След за­
мяната на ИС 7447А схемата започва да ра­
боти нормално.
В този пример проверяващият е забравил
първо да използва сетивата си. Ако първо
беше докоснал корпуса на интегралната ехе-
152
ма, щеше да разбере, че е повредена. Обър­
нете внимание, че нивото 1 на V сс, измере­
но с логическата сонда, не дава достатъчно
информация. В този случай само измерване­
то с волтметър може да покаже, че в резул­
тат на късо съединение напрежението е пад­
налоот5на4,65V
Тест
43. Каква е първата стъпка при търсене на
повреди в цифрови логически схеми?
44. _ _ (Прекъсната
верига, Късо съеди­
нение) в TTL ИС често причинява загря­
ване на корпуса.

ОБОБЩЕНIIЕ
Таiiшща 6.4 .
.<
д$оu~но
eco''it~q~~,.
~о
КЩ!
;,
:. ЧUс~О
842J '*Ir';#~ , . \;•\ .J\ .
' f~>XIЦ'
1. В цифровата апаратура се използват мно­
го кодове. Кодовете, които трябва да поз­
навате, са десетичен, двоичен, осмичен,
шестнадесетичен, 8421 BCD, код с изли­
шък 3, код на Грей и ASCII.
2. Умението да преобразувате данни от един
код в друг е много важно за вашата рабо­
та с цифрови схеми. При работа с някои
от кодовете можете да ползвате табл. 6.4.
о
--
·-
ооо о
0000 -----~ 1 0000
---
... ·--- ~
1 0001
0001
0100 ! 0001
3. Най-популярният азбучно-цифров код е
седембитовият ASCII код. ASCII кодът се
използва широко при въвеждане от клави­
атура и при извеждане на дисплей.
4. Електронните преобразуватели на кодове
се наричат кодери и декодери. Тези слож­
ни логически схеми се предлагат като са­
мостоятелни интегрални схеми.
5. Седемсегментните индикатори се изпол­
зват широко за изобразяване на числа.
Най-често използваните типове индикато­
ри са индикаторите със светодиоди (LED),
индикаторите с течни кристали (LCD) и
вакуумните флуоресциращи (VF) индика­
тори.
2
-
-
·-
3
4
5
6
-
7
8
9
- ---
10
11
·· -·· --· ··· ···
12
-
---
13
- ·- ······
14
-
···----- --
15
-
-·
16
17
--- ···
18
19
0010
0011
1
0100
0101
0110
0111
1000
1 1001
1010
1011
1100
1101
1110
·-
............
1111
10000
10001
-
10010
10011
--
0010
0101 0011
-···~
0011
0110 0010
,.._______
0100
0111 0110
-----
--
----
-
0101
1000 0111
0110
1001 0101
--- -
--
-
0111
1010 0100
1000
1011 1100
1001
1100 1101
·····
.
-
0001 0000' 0100 0011 1111
0001 0001 0100 0100 1110
0001 0010 0100 0101 1010
..
0001 0011 0100 0110 1011
0001 0100 0100 0111 1001
.._
---
0001 0101 0100 1000 1000
-··---------
0001 0110 i 0100 1001 11000
0001 0111 1 0100 1010
.................._
_
_ ... _f--_______.. _
1101
0001 1000 0100 1011 11011
...
0001 1001 0100 1100 .11010
6. Едно често използвано декодирашо уст­
ройство е декодер-драйверът от BCD в
седемсегментен код. Той преобразува
числата от BCD код в десетични цифри.
Десетичните цифри се изобразяват върху
седемсегментни индикатори от тип LED,
LCD или VF.
------
-
--
................._---+---·-
20 10100 0010 оооо 0101 0011 i11110
'
,
ВЫIРОСИ Н IIPПOBOP
6.1. Напишете двоичните кодове на десетичните числа:
а. 17
б. 31
в. 43
г. 75
д. 150
е. 300
6.2. Напишете BCD кодовете (8421) на десетичните числа:
~17
б. 31
в. 150
г. 1632
д. 47 899
е. 103 926
6.3. Напишете десетичните числа, съответствашина BCD (8421) кодовете:
а.ОО10
б.1111
в.ОО11 0000
r.0111 000101100000
д. OOOJ 0001 0000 0000 0000
е. 0101 1001 1000 1000 0101
153

154
6.4. Напишете кодовете с изm1шък 3 на десетичните числа:
а.7
б. 27
в. 59
г. 318
6.5. Защо в някои аритметични схеми се използва код с излишък 3?
6.6. Избройте два от изучените кодове, които се класифицират като двоично­
десетични.
6.7 . Напишете кодовете на Грей на десетичните числа:
Ll
~2
в.3
г.4
д.5
е.6
6.8 . Съкращението ASCII означава __.
6.9. ASCII е __- битов
__ (азбуч но-ци фров, BCD) код, който се изпол­
зва за представяне на числа, букви, препинателни знаци и управляващи
СИМВОJШ.
6.1 О. Избройте два тю1а кодови преобразуватели .
6.11. __ (Декодерът,
Кодерът) е електронно устройство, което се използва
за преобразуване на десетични числа, въведени от клавиатурата на кал­
кулатор, в двоично-десетичен код, използван от централния процесор.
6.12. __ (Декодерът,
Кодерът) е електронно устройство, което се използва
за преобразуване на двоично-десетичен код, използван от централния
процесор, в десетични числа, предназначени за извеждане на изходния
индикатор.
6.13. Кои сегменти на седемсегментния индикатор ще светят, когато се изоб­
разяват следните десетични цифри (в отговора използвайте буквите а,
Ь,с,ti,еи/):
а.О
б.1
в.2
г.3
д.4
е.5
ж.6
з.7
и.8
к.9
6.14 . Кои седемсегментни индикатори светят с червена светлина?
6.15. Когато се използва батерийно захранване и се изисква ниска консума­
ция, се използват __ (LCD, LED) седемсеrментни индикатори.
6.16. Когато екранът трябва да бъде ярък, се използват _ _ (LCC, LED) се­
демсеrментни индикатори.
6.17 . _ _ индикатор
излъчва светлина, а ___ индикатор управлява отра-
зената светлина.
6.18. _ _ (LED, VF) седемсеrментен индикатор работи с малко по-високо
захранващо напрежение.
6.19. Разгледайте фиг. 6.31. Ако на BCD входовете има 1ООО, индикаторът ще
пока·jва цифрата ___.
6.20. Разгледайте фиг. 6.3!. На всичr~и изходи на декодера 7447А има _
_
_
(1, 0). Това __ (е, не е) нормално за тази схема.
6.21. За търсене на повреди в схемата от фиг. 6.31 трябва да се използват волт-
метъри_ __ .
6.22 . Разгледайте фиг. 6.3 1. Вероятно веригата на сегмента Ь от светодиодния
шщиrсатор е ·-- (окъсена , отворена). Индикаторът трябва да се заме-
ни с друг светодиоден индикатор с общ ___, който има същата схема
на и:;водите.
6.23. Разшедайте фиг. 6.32. Ако на входовете се подадат показаните двоично­
десетични кодове, шестцифровият индикатор ще показва __.
6.24 . Предната и задната повърхност на седемсегментния _ _ (LCD, LED)

L
L
L
н
+5v
150П
CBemoguogeн
uнgukamop
Фиr. 6.31. Откриване на повред11 (към въnроси 6.19- 6 .22)
7447
7447
7447
7447
7447
7447
ИС6
ИС5
ИС4
иез
ИС2
ИС!
А
в
с
D
Е
Фиг. 6.32 . Схема НВ ДIIСПЛСЙ С ПOTIICKBIIC 113 ВОДСЩIIТС IIYЛII (КЪМ въпрос 6.23)
+5v
sv
Общ аноg
C8emoguogнu
uнgukamopu (6)
Оеранt1чаВащu
peэucmopu ( 42)
Дekogep-
gpau6epu (6)
BCD 6xogo6e
индикатор са от стък:ю и моrат да се счупят при Rевниматепн~ работа.
6.25. Разшедайте фиг. 6.33 . Ако се nодадат nоказаните упраrтч:ващи сигнали,
LCD ще показnа десетичн ата цифра ___. Дноично-де сеп~<rНИят ко д на
входа е ____
6.26. VF mщикаторите мс1·ат да работят с 12 V, което ги прави съвмести .-.1и с
___
(CMOS, TTL) ИС и подходящи зu използване в автомобИJШте .
6.27. Paзrneдai'rre фиг. 6.34. Какво ще показза сеце . сеr.11ентният VF шщика­
тор при всеки вхоцен !rмпулс?
6.28. Разгледайте фш. 6.34. Кю:ва е приблизптелнна стойност на напрежеН11-
ята наседеите анода и решетката на v1:< t-пщикатора по вр <~ме на импул­
са Ь?
155

BCD
+5v
ВХОД
1
ИЗХОДЕН
????
1
LCD
LE
Vcc
uut
а
а
1А
ь
JtПr
:J1
2в
с
1Л1t
CMOS
4
ис
d
1IU1..
с
:t1
8 D (74НС4543) е
.nnr
f
UU1.
g
UUt g
81 GND Ph
Общ uзBog
т
100Hz
лл.г
Фиг. 6.33. Схема с декодер и светодиоден индикатор (към въпрос 6.25)
~1__
~----~~
~J.
,"I··T
ооооГ,
еdсЬв
LE
+12 v
LT Voo
а
ь
Peeucmьp·
gekogep·
с
gpauBep
omBCD6
сеgем·
сееменmен
kog
(4511)
f
~~--------------------------------------~
Ф11r. 6.34. Импулсна поред1ща, подадена на входа на система от декодер 11 VF инд11катор (към въпроси
6.27 11 6.28)
156

ВЪIIРОСИ С ПОВIIШЕНА ТРУДНОСТ
6.1 . Преобразувайте от код 8421 BCD в двоичен код следните числа:
а. 0011 0101
б. 1001 0110
в.О1110100
6.2 . Кое е най-важното свойство на кода на Грей?
6.3 . Разгледайте фиг. 6.4. Ако декодерът е ИС 4511 и захранващото напреже­
ние на схемата е 12 V, вероятно изходните индикатори са __ (LED,
VF).
6.4 . Защо на изхода на декодера 74147 има 0111, когато входовете 2 и 7 се ак­
тивиратедновременно?
6.5. Какво е предназначението на TTL ИС 7447А и с кой тип седемсегментен
индикатор е съвместима?
6.6 . Разгледайте фиг. 6.13. TTL декодерът 7447А съдържа __ (36, 44) ло­
гически елемента и е __ (комбинационна логическа схема, схема с па­
мет). Декодерът 7447А има __ входа, които се активират при ниско
ниво, __ входа, които се активират при високо ниво, и
__
изхода,
активни при ниско ниво.
6.7 . Посочете нивата (1 или О) на всеки от изводите за потискане на водещи­
те нули (от А до Е) на фиг. 6.32.
6.8 . Разгледайте фиг. 6.33 . Избройте трите функции на CMOS ИС 74НС4543.
6.9 . По какви съображения един конструктор би избрал VF индикатор за из­
ползване в автомобил?
Отrоворп па тестовете
1. 11101
2. 0010 1001
3. 8765
4. 0100 1011
5. 60
6.нее
7. В кода на Грей всяка следваща цифра се различа­
ва от предишната само с един бит
8. азбучно-цифров
9. американски стандартен код за обмен на инфор-
мация
10. 101 0010
11. $
12. ниски; ниски
13.изходD=1
изход с= о
изход в= о
изход А= О
14. Инвертиращото кръгче означава, че вход 4 се
активира при логическо ниво О
15. изход D =О
изход с= 1
ИЗХОД В= 1
ИЗХОД А= 1
16. 5
17. вакуумен флуоресциращ
18. светодиод; индикатор с течни кристали
19. !1; с; светодиоди; 1
20. всички сегменти; 8
21. 1 . от BCD в седемсегментен код
2. от 8421 BCD в десетичен код
3. от код с излишък 3 в десетичен код
4. от код на Грей в десетичен код
5. от BCD в двоичен код
6: от двоичен код в BCD
22.1;о
23.0
24. водещите нули
25.импулса =9
импулсь=3
157

импулс с= 5
импулс d= 8
импулсе=2
импулс/= ••
импулсg=о
26.импулса =а,Ь,с,.f.g
ИМПУЛСЬ=ll,Ь,С,d,g
импулсс=а,с,d,/.g
импулсd=а,Ь,с,d,е,j;g
импулсе=а,Ь,d,е,g
импулс/= затъмнен индикатор
импулсg=а,Ь,с,d,е,.1;
27 . черни; сребрист
28 . нематична
29 . Постоянното
30. много малка
31 . BCD; седемсегментен
32 . променливотоков
33.импулса =1
импулсЬ=9
импулсс=6
158
импулс d= 2
импулс е= 4
34.ьис
35 . синьо-зелена
36 . Нито един
37 . А -- решетка
В-катод
С-аноди
38.а,с,d, .f,'g;5
39. CMOS ; VF
40. Ограничава тока nрез катодите до безопасна
стойност
41.импулса=О
импулсь=7
импулсс=8
импулс d= 3
42. сегменти а - I = +12 V, сегмент g =маса
43. Да се използват сетивата, за да се види дали има
прекъсната верига, късо съединение или загря­
ване на ИС
44. Късо съединение

ГЛАВА 7
Тригери
1
В тази глава са разгледани следните въпроси:
1. Символни означения , функции и таблици на истинност на няколко ТШJа три­
гери.
2. Използване на времедиаграми на входовете и изходите за описание на режи-
мите на работа и начина на превключване на тригерите.
3. Организация и приложеmiе на 4-разреден фиксатор.
4 . Класификация на тригерите на синхронни и асинхронни .
5. Принцип на действие и приложение на тригер на Шмит.
6. Символни означения на тригери по стандарта на IEEE.
Логическите схеми се делят на две основни групи. Ние вече познаваме комби­
национните логически схеми, съставени от елементи И, ИЛИ и НЕ. Основmпе
градивни блокове на комбинационните логически схеми са логическите елемен­
ти . Другата група логически схеми се наричат схеми с памет или схеми с пос­
ледователна логика. Основmпе градивни блокове на схемите с памет са три­
герите. В тази rnaвa се разrnеждат няколко ТШiа тригери. В следваЩIПе глави
ще разгледаме схеми, съставени от различни типове тригери. Тригерите се из­
ползват в броячи, преместващи регистри и различни видове памети.
7.1 . RS ТРИГЕР
На фиг. 7.1 е показан логическият символ на
RS тригер. RS тригерът има два входа, озна­
чени с R и S. (R е съкращение от aнrn. reset
-
възстановявам началното състояние. В
цифровата електроника се използва често в
смисъл на "нулирам" . S е съкращение от
aнrn. set- установявам. В цифровата елек­
троника се използва често в смисъл на "ус­
тановявам в състояние 1" или "установявам
в активно състояние". Бел. прев.) Двата из-
УсmаноВ я6ане
Нор мал ен
s
о
ВХОДОВЕ
FF
изходи
Нулu ране
R
Q ИнВер mupaн
Фиr. 7.1. Лоrически CIIMBOJJ на RS триrер
1
хода са означени с Q и Q (произнася се "не
Q"). Логическите нива на изходите на триге­
рите винаги са противоположни (казва се
още "комплеменrарни"). С други думи, ако
наизходаQима1,наизходаQщеимаОи
обратно.
Действието на RS тригера се пояснява от
таблицата на истинност - табл. 7.1 . Когато
инадватавходаRиSимаО,надватаизхо­
да има 1. Това състояние на тригера се нари­
ча забранено състояние и не се използва.
Вторият ред от таблицата на истинност по­
казва, че когато на входа S има О, а на входа
R има 1, на изхода Q има 1. Това се нарича
установепо състояние. Третият ред от таб­
лицата на истинност показва, че когато на S
има1,анаRимаО,наизходаQимаО.Това
се нарича нулираио състояиие. Четвъртият
ред от таблицата на истинност се отнася за
случаите, когато и на двата входа (R и S)
има 1. В този случай двата изхода Q и Q ос-
159

Таfiшща 7.1 . Taiimщa на IICIIIIIIШCT 11а RS
s
вхоДовЕ
Състовние
Q о, _::_
':,
р
.SF\Е
Забранено
оо
11
УстаноВено
о1
1о
Нулирано
1о
11
Заgьржане
11
QQ
Фиr. 7.2 . RS триrер, съставен от елементи И-НЕ
тават в предишното си състояние. Това се
нарича състояние на съхранение.
От табл. 7.1 се вижда, че за да се активи­
ра установеното състояние (Q = 1), на входа
S трябва да се подаде логическа О. Анало­
гично, за да се установи нулирано състоя­
ние, на входа R трябва да се подаде О. Тъй
1р
>
изходи
,,,
Влuвнuе Върху Ч~хоg~ Q ,f с\, Ф' .' ..1'::,
Не се изnолзВа
УстаноВяВа Q В 1
УстаноВяВа Q В О
ЗaBucu от nреguшното състояние
като активирането става с логическа О, логи­
ческият символ на фиг. 7.1 има инвертиращи
кръгчета на входовете R и S.
RS тригерите се предлагат като готови ИС
или могат да се съставят от логически еле­
менти. На фиг. 7.2 е показан RS тригер, със­
тавен от елементи И-НЕ. Тази схема функци­
онира съrnасно таблицата на истинност 7 .1.
Работата на схемите с памет често се
илюстрира с времедиаграми. Те показват ни­
вата на напреженията на входовете и изхо­
дите във функция на времето и са подобни
на графиките, които можете да наблюдавате
на екрана на осцилоскоп. По хоризонтална­
та ос се отчита времето, а по вертикалната
-
uanpe;Jtceuиeтo. На фиг. 7.3 са показани
времедиаграмите на входовете (R, S) и изхо­
дите (Q, Q) на RS тригер. Под диаграмите са
посочени съответните редове от таблицата
на истинност (вж. табл. 7. 1). Времедиагра-
УстаноВено Нулuрвно Сьхраненuе Усmано8ено Сьхраненuе
ВХОДОВЕ
Q
изходи
Фиr. 7.3. Времедиаграми на RS триrер
160
о
om mаблuцаmа
на ucmuннocm

мата на Q показва установяването и нулира­
нето на изхода. Логическите нива (0, 1) са
отбелязани отдясно на диаграмата. Време­
диаграми от този тип се използват много
често при работа със схеми с памет. Ако
разгледате внимателно времедиаrрамите, ще
видите, че те всъщност са разновидност на
таблиците на истинност.
RS тригерът се нарича още RS буферет-t
тригер . Запомнихте ли логическия символ и
таблицата на истинност на RS тригера? Поз­
навате ли четирите му състояния?
Тест
1. RS тригерът от фиг 7.1 се активира при
ниво __ ( 1, О) на входовете.
2. Посочете състоянията на RS тригера за
всеки от импулсите, показани на фиг. 7.4 .
Отговорете с термините "установено",
"нулирано", "съхранение" и "забранено".
3. Посочете логическото ниво на нормалния
изход (Q) на RS тригера за всеки от им­
пулсите, показани на фиг. 7.4 .
7.2 . СИНХРОНЕН RS ТРИГЕР
На фиг. 7.5 е показан логическият символ на
синхроннил RS тригер. Той се отличава от
символа на RS тригера по това, че има до­
пълнителен вход, означен с CLK (от англ.
c1ock - часовник или тактов генератор).
Действието на синхронния RS тригер е по­
казано на фиг. 7.6 . Входът CLK е показан в
горната част на диаграмата. Обърнете вни­
мание, че когато нивата на S и R са О, такто­
вият импулс (1) не влияе на изхода Q. По
време на тактовия импулс 1 тригерът е в
състояние на съхранение. В момента Sp ни­
вото на входа S става 1, но изходът Q все
о
о
о1
f
е
d
с
ь
1о1
1
оВяВане
s
Нормале
Q
Усmан
н
FF
нuзацuя
CLK
Сuнхро
ВХОДОВЕ
изхоnи
улuране
R
а ИнВерm
н
uран
Фиг. 7.5. Логически символ на синхронния RS
тригер
още не променя нивото си. Предният фронт
на тактовия импулс 2 действа като разреше­
ние и нивото на изхода Q става 1. Импулси­
те3и4невлияятнанивотонаизходаQ.По
време на импулса 3 тригерът е в установено
състояние, а по време на импулса 4 той е в
състояние на съхранение. След това в мо­
мента Rp на входа R се появява 1, но изходът
Q се нулира при появата на предния фронт
на тактовия импулс 5. Тригерът остава в пу­
лирано състояние по време на двата тактови
импулса 5 и 6. По време на импулса 7 триге­
рът е в състояние на съхранение и нивото на
нормалния изход (Q) остава О.
Забележете, че изходите на синхронния RS
тригер могат да променят състоянието си
само по време на тактов импулс. Казва се,
че тригерът работи син.:r;ронно с тактовете
на импулсен генерат. Синхронната работа е
от голямо значение при калкулаторите и ком­
пютрите, където всички действия трябва да
се извършват в строго определен ред.
Друга характерна черта на синхронния RS
тригер е това, че след като веднъж се уста­
нови или нулира, той остава в това състоя­
ние даже и когато се промени състоянието
на някой от входовете. Това означава, че
тригерът има възможност да запомня - ха­
рактеристика, изключително полезна за
много приложения на цифровите схеми. Та­
зи характеристика се проявява най-ясно в
~s
FF
а
о
/
Фиг. 7.4 . Импулсни поредиц11 на входовсте на RS тригер (къ~f въа1рос 3 от теста)
11
161

Sp Усmано6я6ане
Rp Нулuране
CLK
о
ВХОДОВЕ s
1
о
1
о
а
,
о
изходи
Q
о
Фиr. 7.6. Времед11аrрами за синхронеи RS тригер
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
изходи
Съсmоянuе
CLK
sRа
SLоо
SLо о
SLо
о
(а)
(6)
Фиг. 7.7 . а. Таблица на истиниост на синхрон ния RS триrер.
6. Ло1·ичсска схема на синхронеи RS триrер с елемеит11 И-НЕ
режим на съхранение . Тригерът от фиг. 7.6 е
в режим на съхранение по време на тактони­
теимпулсиJ,4и7.
162
На фиг. 7 . 7а е показана таблицата на ис­
тинност на синхронния RS тригер. Забеле­
жете, че се използват само горните три реда

о
о
l.___o_ _ _o
__ '--....
-
о
о
о
---/
Фиr. 7.8 . Импулсни поредици на входовете на с11нхронен RS тригер (към въпроси 5 и 6 от теста)
от таблицата на истинност. Състоянието,
което съответства на долния ред, е забране­
но и не се използва. Вижда се, че входовете
R и S на синхронния RS тригер се активират
от високи нива. С други думи, за да се уста­
нови ниво 1 на изхода Q, на входа S трябва
даима1,анавходаR-О.
На фиг. 7. 7б е показана логическа схема на
синхронен RS тригер. Вижда се, че синхро­
низацията е постигната с помощта на два до­
пълнителни логически елемента.
Настоятелно ви препоръчваме да реализи­
рате схемите на RS тригера и на синхронния
RS тригер. Работата с тях в лабораторни ус­
ловия ще ви помогне да разберете действие­
то им.
Тест
4. Входовете за установяване и нулиране (S
и R) на синхронния RS тригер от фиг. 7.5
се активират с ___ (високи, ниски) нива
на входовете.
5. Избройте състоянията на синхронния RS
тригер за всеки от импулсите, показани на
фиг. 7.8. Отговорете с термините "устано­
вено", "нулирано", "съхранение" и "заб­
ранено".
6. Посочете логическото ниво на нормалния
изход (Q) на синхронния RS тригер за
всеки от импулсите, показани на фиг. 7.8 .
7.3. DТРИГЕР
Логическият символ на D тригера е показан
на фиг. 7. 9а. Този тригер има само нход за
дан11и (D) и тактов вход (CLK). Изходите са
означени с Q и Q. D тригерът често се наrи­
ча тригер сьс закьснеи ие (наименованието
на D тригера произлиза от анrл. delay - за-
Даннu
D
Q
Нормал ен
ВХОДОВЕ
ИЗХОДИ
FF
оВ Bxog
CLK а
ИнВ ер
Takm
mupaн
(а)
Таблuца на ucmuннocm
Bxog
Изхоg
D
0n+1
о
о
1
1
(6)
Ф11г, 7.9 . D тригер. а. Логически символ. б.Табшща
на истинност
къснение). Това наименование описва какво
става с данните на входа D. Данните (О или
1) на входа D закьсняват с един тактов им­
пулс, преди да се появят на изхода Q. На
фиг. 7 .96 е показана опростената таблица на
истинност на D тригера. Забележете, че из­
ходът Q повтаря състоянието на входа D
след един тактов импулс (вж. колоната Qп+ 1 ) .
Схема на D тригер може да се получи, ка­
то към синхронен RS тригер се добави ин­
вертор, както е показано на фиг. 7.10. Вие
най-често ще използвате D тригери в интег­
рално изпълнение. На фиг. 7.1 !а е показан
типичен D тригер. В него са добавени два
допълнителни входа - PS (установяване) и
CLR (нулиране). Когато входът PS се акти­
вира с ниво О, на изхода Q се установява ни­
во 1. Когато входът CLR се активира с ниво
О, изходът Q се нулира. Входовете PS и CLR
имат предимство пред входовете D и CLK.
Входовете D и CLK работят както при три­
гера от фиг. 7.9 .
163

---e----------~s
-----tD
FF
Фttr. 7.10. Схема на D тригер
Усmано6я6ане ------- ,
PS
ВХОДОВЕ
Нули ране __ _ __.
о= нucko нuВо
1 .., Bucoko нuВо
Х =без значение
(а)
изходи
+=npexog на makmo8uя имnулс om нucko kъм 8ucoko нu8о
(б)
Ф11r. 7.11. а. Лоt·ически символ на D чшrер. б. Таблю~а иа
ИСТИННiiСТ на D трliП'Р
На фиг. 7.116 е показана по-подробна таб­
лица на истинност на TTL ИС 7474, която
съдържа D триг~р. Трябва да запомните, че
асинхронните входове (PS и CLR) имат пре­
димство пред сimхронните входове. Дейст­
вието на асинхронните входове е показано в
първите три реда на таблицата на истинност
164
от фиг. 7.116. Вижда с~, че синхронните вхо­
дове (D и CLK) не влияят на изхода, което в
таблицата на истинност е отразено със сим­
вола Х. Забраненото състояние от ред 3 на
таблицата на истинност трябва да се избяг­
ва. Когато нито един от двата асинхронни
входанееактивен(PS=lиCL.R =1),D

тригерът може да се установява и нулира с
помощта на входовете D и CLK. В послед­
ните два реда от таблицата на истинност се
използва тактов импулс за предаване на дан­
ни от входа D към изхода Q на тригера. Тъй
като това се извършва с помощта на синхро­
низиращи тактови имлулси, този режим се
нарича синхронен режим. Забележете, че то­
зи тригер изnолзва прехода от ниско към ви­
соко ниво на тактовия импулс, за да предаде
данни от входа D към изхода Q.
D тригерите широко се използват като
временна памет. Те се свързват в схеми на
преместващи регистри и заполтящи ре­
гистри, които намират голямо приложение
в цифровите системи. Не забравяйте, че в
D тригерите данните закъсняват с един так­
тов импулс, преди да достигнат изхода Q, и
затова се наричат тригери сьс закъснени е .
D тригерите понякога се наричат тригери
за даюш или буферни тригери от тип D.
Те се предлагат както в TTL, така и в
CMOS изпълнение . Някои типични CMOS
ИС с D тригери са 74НС74, 74АС74,
74FCT374, 74НС273, 74АС273, 4013 и ,
40174. D тригерите са толкова популярни
сред конструкторите, че само серията
FACT CMOS ИС съдържа над 50 различни
D тригери .
Тест
7. Избройте състоянията на D тригера 7474
при всеки от имnулсите, показани на фиг.
7.12 . Отговорете с термините "асинхрон­
но установяване", "асинхронно нулира­
не" , "забранено" "установяване по D
вход" и "нулиране по D вход".
8. Посочете логическото ниво на нормалния
изход (Q) на D тригера за всеки от импул­
сите, показани на фиг. 7.12 .
7.4 . JК ТРИГЕР
JK тригерът може да се разглежда като ,уни­
версален тригер , който притежава свойства­
та на всички останали типове тригери . Логи­
ческият символ на JK тригера е локазан на
фиг. 7 .13а. Входовете, означени с J и К, са
входове за данни. Входът, означен с CLK, е
тактов . Изходите Q и Q са обикновените
(нормален и комллементарен) изходи на
тригера. Табш-щата на истинност на JK три­
гера е показана на фиг. 7.136. Когато и на
двата входа J и К има О, тригерът е в режим
на съхранение. В режим на съхранение вхо­
довете за данни не влияят на изходите. Из­
ходите "съхраняват" последните налични
данни.
Редове 2 и 3 от таблицата на истинност
показват установеното и нулираното състо ­
яние на изхода Q. Ред 4 показва състояние­
то на превключване на JK тригера. Когато и
на двата входа J и К има 1, всеки пореден
тактов импулс променя състоянието на из­
хода в противоположното - 1, О, 1, О и т. н.
На фиг. 7 .14а е показан логическият сим­
вол на .ТК тригера 7476 от фамилията TTL.
Добавени са два асинхронни входа (за уста­
новяване и нулиране). Синхронните входове
са входовете за данни J и К и тактовият
вход. Показани са също правият (Q) и ин­
версният (Q) изход. На фиг. 7 .14б е показа­
на подробна таблица на истинност на JK
тригера 7476. Спомнете си, че асинхронни-
о
о
,..----------- ..........- ---,
1о
о
о
о
r
1.__о__ -..............
_
____.
Фиг. 7.12 . Им••улсни 110редици на оходовете на D тригер (към въпроси 7 и 8 от теста)
165

й
Нормален
изходи
(а)
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
изходи
Сьсmоянuе
Влuянuе Върху
CLK
Jкй~
'
uзxoga Q
-~i
Без
Сьхраненuе_, _п_ о о Без
nромяна-
'
.
'
~;
nромяна блоkuран
,_.
HyJiuraнo _п_
УстаноВяВа
о1о1
аво
УстаноВено _п_
УстаноВяВа
1о1о
Qв1
_п_
Пре6kлlоч-
Променя
Пре8kl\lоч8ане
11
състоянuето
Ване
В обратното
(б)
Фиг. 7.13. JK тригер. а. Логически символ. 6. Таблица на 11стиниост
те входове (PS и CLR) имат предимство
пред синхронните. Асинхронните входове
са активни в първите три реда на таблицата
на истинност. В тези три реда синхронните
входове са без значение и затова в съответ­
ните им позиции е поставен символът Х.
Състоянието, при което и двата асинхронни
входа се активират едновременно, се нарича
забранено. Това състояние е нежелателно и
трябва да се избягва.
Когато и двата асинхронни входа PS и
CLR са в неактивно състояние 1, могат да
действат синхронните входове. Долните че­
тири реда от таблицата на истинност от фиг.
7.146 показват режимите на работа съхране­
пие, пулиране, установяване и превключва­
не на JK тригера 7476. Забележете, че в то­
зи тригер за предаването на данните от вхо­
довете J и К към изходите Q и Q се използ­
ва целият импулс, а не само един от фронто­
вете му.
JK тригерите се използват в много цифро­
ви схеми. Вие ще ги използвате най-често в
166
броячи. Почти всяка цифрова система съ­
държа броячи.
И така JK тригерът може да се разглежда
като универсален тригер. Негова отличител­
на характеристика е превключващият режим
на работа, който е много удобен за използ­
ване в броячи. Когато JК тригерът се изпол­
зва само в режим на превключване, той
обикновено се нарича Т тригер. JК тригери­
те се предлагат както в TTL, така и в CMOS
изпълнение. Типични CMOS JK тригери са
74НС76, 74АС109 и 4027.
Тест
9. Избройте състоянията на JK тригера 7476
за всеки от импулсите, показани на фиг.
7.15. Отговорете с термините "асинхрон­
но установяване", " асинхронно нулира­
не", "забранено", "установяване", "нули­
ране" и "превключване".
1О. Посочете логическото ниво на нормал­
ния изход (Q) на JK тригера за всеки от
импулсите, показани на фиг. 7.15.

Усmано8я8ане ----. _
Даннu
FF
ВХОДОВЕ Takmoe Bxog --<"1> CLK
Даннu
Нулuране ----......1
(а)
~-!?'"'· " .. \
ВХОДОВЕ
1-
Cъcmostttue
Асинхронно
Сuнхронно
..
,,
1'
д_сщ-r~рон}!о
урmано8ено .
.AfЩПCpDtlнO
-·•
нулирано
Эа/?ран'-н()
ЗаgьрЖане
Нулuрано
Усmано8ено
Пре8kлlоч8ане
О= нucko нuВо
1 = Bucoko нuВо
Х• без значение
PS
CLR
о
1
1
о
\..·
о
о
1
1
~
1
1
1
1
1
1
Jt• noлo>kumeлeн makmoB uмnулс
CLK
J
х
х
х
х
х
х
.IL. о
_л_ о
J1_
1
J1_
1
(б)
ИЗХОДИ
к
а
о
х
1
о
х
о
1
х
1
1
о
Без nромяна
1
о
1
о
1
о
1
Пpomu6onoлo>k-
ноmо сьсmоянuе
Фиг. 7.14 . а. ЛОГIIЧеСКИ CIIMBOЛ на JK Тр11Гер. 6. Табшща на IICTHHHOCT на JK
тр11rера 7476
о
'
оо1
1о
""'
PS
FF
-
о11оо
1о/
о
/
Фиг. 7.15 . Имt1улсни 11оредици на входовете на JK тригер (към въnpocJt9 и 10 от теста)
167

7.5 . БУФЕРНИ РЕГИСТРИ С DТРИГЕРИ
Да разmедаме блоковата схема на цифрова­
та система, показана на фиг. 7 .16а. Ако се
натисне и задържи клавишът с uифрата 7 от
клавиатурата, тази цифра ще се пшmи на се­
демсегментния дисплей. Когато клавишът се
освободи, цифрата 7 ще изчезне от дисплея.
Ясно е, че за да се задържи BCD кодът на
цифрата 7 на входовете на декодера, е необ­
ходимо запомнящо устройство. Устройст­
вото, което се използва като временна бу­
ферна памет, се нарича буферен регистър
или регистър-памет. На фиг. 7.166 е показа­
на същата система, към която е добавен че­
тириразреден буферен регистър. Сега вече
след натискането и освобождаването на кла­
виша 7 седемсегментният дисплей ще про­
дължи да показва цифрата 7.
D тригерът е много подходящ за временно
съхранение на данни. За тази цел се използ­
ват и други типове тригери.
Производителите предлагат много буфер­
ни регистри в интегрално изпълнение. На
фиг. 7.17а е показана логическата схема на
четириразредния прозрачен буферен регис­
тър 7475. Тази TTL ИС съдържа четири D
тригера. Първият D тl'игер има вход за дан­
ни Do и изходи Qo и Qo. Входът за резреше-
Вхоgна kлaBuamypa
шшш
ние (Eo.t) е подобен на тактовия вход на D
тригерите и активира и двата тригера Do и
Dt в ИС 7475. Данните от D1 се предават на
нормалния ЧfiХОд Q1, а тяхното отрицание се
предава на Q1
На фиг. 7.1 76 е показана опростена табли­
ца на истинност на буферния регистър 7475.
Ако на входа за разрешение има J, даmппе се
предават без специален т~ктов импулс от
входа D на изходите Q и Q. Например, ако
Ео.1 = 1 и D 1 = 1, тогава без синхронизира]р
импулс изходът Q1 ще се установи в 1, а Q1
ще се нулира. При този режим на пропускане
ua дшти състоянията на изходите Q повта­
рят състоянията на съответните входове D.
Разгледайте последния ред от таблицата
на истинност на фит. 7.176. Когато нивото
на входа за разрешение стане О, тригерите в
7475 преминават в ре:нсим на съхранепие па
датти. Данните на изхода Q остават същите
дори и при промяна на нивото на входовете
D. Казва се, че данните са запомнени. ИС
7475 се нарича прозрачна регистър-памет,
защото , когато на входа за разрешение има
1, нормалните изходи nовтарят данните, по­
дадени на входовете D. Обърнете внимание,
че тригерите Do и D 1 се управляват от входа
Ео.1, докато входът Е2.з управлява двойката
тригери D2 и Dз .
Изхоgен gucnлeu
'-'
шшш r---
Kogupaщa
r--
Дekogupaщa
-
о
шшш
схема
схема
[]]
(а)
Вхоgна kлaBuamypa
Изхоgен gucnлeu
шшш
'-'
шшш
-
Kogupaщa
-
4-разреgен
-
Дekogep
шшш
схема
регuсmър
-
Ll
@)
(б)
Фиr. 7.16. Система за електронно код11ране 11 декодttране. а. Без буферна памет. б. С добаосна
буферна памет
168

BxogoBe за gаннu на {
mpuгepume 00 u 0 1
BxogoBe за gаннu на f
mpuгepume 02 u o;t
1 - nponyckaнe на gанн~
О - съхранение на gанн~
Оо
о,
о2
а,
0 4-разреgен
0
3 буферен
1
регuсmьр
02
(7475) 02
(а)
ТАБЛИЦА НА ИСТИННОСТ
О= нucko нuВо
1 = Bucoko нuВо
Х= без значение
(6)
Фиr. 7.17. а. Лоп1ческа схема на четириразреден nрозра•tен ре1·истър 7475.
6. Таблица На IICTИIIIIOCT 113 рСПIСТЪра 7475
Едно от приложенията на тригерите е да
запомнят, т.е. да съхраняват данни. Когато
се използват за тази цел, тригерите се нари­
чат буферни. Тригерите имат много други
приложения, например като броячи, премес­
тващи регистри, закъснителни устройства и
делители на честота.
Всички логически фамилии съдържат ИС
с буферни регистри. Някои типични CMOS
регистри са ИС 4042, 4099, 74НС75 и
74НС373. Понякога регистрите се вграждат
и в други ИС, например в декодер-драйвера
с буферен регистър - 7573, разrnедан в
тава 6.
Едно от основните предимства на цифро­
вите схеми пред аналоговите е наличието на
удобни за използване запомнящи устройст­
ва. Буферният тригер (регистър-памет) е ос­
новният запомнящ елемент, който се изпол­
зва в цифровата електроника. Почти всички
цифрови устройства съдържат тези прости
запомнящи схеми.
Тест
11. Когато тригерите в ИС 7475 са в режим
на пропускане на данни, изходите __
повтарят съответните входове D.
12. Когато на входовете за разрешение има
__
(0, 1), буферният регистър 7475
работи в режим на запомняне на данни.
13. Когато регистърът 7475 е в режим на за­
помняне на данни, промяната на някой от
входовете D __ (веднага се отразява на
съответюur изход; не влияе на изходите).
14. Когато един тригер се използва за вре­
менно запомняне на данни, той се нари­
ча
7.6 . ПРЕВКЛЮЧВАНЕ НА ТРИГЕРИТЕ
В зависимост от начина им на действие ние
класифицирахме тригерите като синхронни
и асинхронни. Синхронни тригери са тези,
които имат тактов вход. Видяхме, че синх-
169

ПолоЖumелен Оmрuцаmелен
фронm
фронm
ВХОДОВЕ Takmo6u uмnyлcu
CLK
--
...-
·..._..___. ,
Tpueep, nре6kлЮч6ан
om nолоЖumелен фронm ____ .
ИЗХОДИ
Q
Tpueep, nре6kлЮч6ан
om оmрuцаmелен фронm _____..ь:.;_
Фиг. 7.18. Времедиаграми на тр11rери, превключвани от nоложителен и от отрицателен фронт
ронните RS, D и JK тригери работят в такт с
генератора на тактови импулси .
Когато използвате каталожни данни, ще
забележите, че много от синхронните триге­
ри се класифицират като тригери от типа
превключван от фронт юш от типа управ­
ляващ - управлявшt. На фиг. 7.18 са пока­
зани два тригера, превключвани от фронт,
които работят в режим на превкточване. На
първата времедиаграма са отбелязани фрон­
товете на тактовите импулси. На втората
времедиаграма е показано как тригерът ,
превключван от положителен фронт, проме­
ня състоянието си всеки път, когато прис­
тигне нарастващ фронт на импулс (вж. им­
пулсите от 1 до 4). На долната времедиагра­
ма е показано как променя състоянието си
тригерът, превключван от отрицателен
фронт. Той се превключва всеки път, когато
пристигне спадащ фронт на импулс . Обър­
нете специално внимание на разликата в мо­
ментите на превключване на тригерите, уп­
равлявани от положителен и от отрицателен
фронт. Тази разлика е много важна за някои
приложения.
Обикновено начинът на превключване на
тригерите се отбелязва върху символните
им означения. На фиг. 7.19а е показан логи­
ческият символ на D тригер, превключван от
положителен фронт . Забележете малкия
знак > до тактовия вход. Той означава, че
данните се предават на изхода при пристига­
не на положителен фронт. На фиг. 7.196 е
показан логически символ на D тригер, кой­
то се превключва от отрицателен фронт. Ин­
вертиращото кръгче на тактовия вход показ­
ва, че превключването се извършва от отри-
170
FF
FF
CLK
CLK
(а)
(б)
Latch
EorG Q
(8)
Фиг. 7.19. а. Лоп1ческ11 символ на D тр11rер,
11реuключоан от nо.rюжитеJiен фронт. 6. Логическ11
с11мвол на D тригер, nревключван от отр11цателен
фронт. в. Логически с11мвол на буферен D тригер
цателния фронт на тактовия импулс. На фиг.
7 .19в е показано едно друго типично означе­
ние на буферен D тригер. Забележете липса­
та на символа> до разрешаващия (тактовия)
вход Е. Това означава, че устройството не се
превкmочва от фронт. Подобно на RS триге­
ра буферният тригер от тип D се разглежда
като асинхронен. Спомнете си, че нормал­
ният изход Q на буферния тригер D повтаря
входа D, когато на входа за разрешение Е
има 1, а когато на този вход има О, данните
се запомнят . Някои производители означа­
ват входа за разрешение на буферния тригер
D с бу1шата G.

ВХОДОВЕ
J+K
ИЗХОД
а
JK mpueep om mun
упра6ля6ащ • упра6ля6ан --------оо~ о;;.~...;..."-""-.~~..__..". ..____
О
Фиг. 7.20. Превключване на JK тригер от тип управливащ-управляван
Тригерите могат да бъдат и от типа управ­
ляващ- управляван. JK тригерите от този
тип използват за превключване целия им­
пулс (положителния и отрицателния фронт).
Превключвапето на тригера е показано на
фиг. 7.20. Върху времедиаграмата на им­
пулс 1 са отбелязани четири точки (от а до
d). В тези моменти в тригера от типа управ­
ляващ- управляван се извършва следното:
-
точка а: преден фронт - изолиране на
входа от изхода;
-точка Ь: преден фронт--:- въвеждане на
информация от входовете J и К;
-
точка с: заден фронт - блокиране на
входовете J и К;
-
точка d: заден фронт - предаване на
информацията от входовете към изходите.
Импулс 2 от фиг. 7.20 илюстрира една
много интересна характеристика на тригера
от пmа управляващ - упраnляван. В нача­
лото на импулс 2 изходите са блокирани. За
един много кратък интервал от време входо­
вете 1 и К преминават в режим на превключ­
ване (вж. т. е) и след това се блокират. JK
тригерът "запомня", че входовете J и К са
преминали през режим на превключване, и в
точкаfсе превключва. Това става само кога­
то нивото на тактовия импулс е 1.
Тест
15. Тригерът, превключван от положителен
фронт, променя състоянието си при пре­
ход от __ към
__
ниво на такто­
вия импулс.
16. Тригерът, превключван от отрицателен
фронт, променя състоянисто си при пре-
ход от __ към
__
ниво на такто­
вия импулс.
17. Означението > до тактовия вход на три­
гера означава __.
18. JK тригерът от типа __ използва за
превключване както полоЖirгелния, така
и отрицателния фронт на тактовия им­
пулс.
7.7 . ТРИГЕРНАШМИТ
В цифровите схеми се предпочитат импулси
със стръмни предни и задни фронтове. Вре­
медиаграмата от дясната страна на инверто­
ра, показан на фиг. 7 .21, е пример за добър
цифров сигнал. Фронтовете на правоъгъл­
ния сигнал при преход от О към 1 и от 1 ~о.ъм
О са вертикални. Това означава, че времена­
та за нарастване и спадане са много малки
(преходите се извършват почти мигновено).
Сигналът, показан отляво на инвертора от
фиг. 7.21, има много бавно нарастващи и
спадащи фронтове. Тази лоша форма може
да доведе до ненадеждна работа, ако ситна­
лът се подаде направо на броячи, логически
елементи или други цифрови схеми. В при­
мера от фиг. 7.21 за подобряване на форма­
та на сигнала е използван тригер на Шмит.
Това подобряване на сигнала се нарича фор­
миране. За формиране на сиrнаJIИте широко
се използват тригери на Шмит.
На фиг. 7 .22а е показана диаграма на нап­
реженията на един типичен TTL инвертор
(ИС 7404). Специален интерес представлява
прагът на превключване на 7404. Този праг
може да е различен при различните екземп-
171

ВХОД
ИЗХОД
:/V\
I__П_:
Фиr. 7.21. Триrер на Ш!\шт , 11зползваи за формиран е на снrнал
входно
ИЗХОДНО
НАПРЕЖЕНИЕ
НАПРЕЖЕНИЕ
+5v
+5v
7404
+4v
~
+4v
високо
+ЗV
+3v
-----
+2 v ---~- 2,0V
+2v
Неоnреgелено
Неоnреgелено
+1 v ----- 1 ,2 V Праг на nре6kлlоч6ане
+1v
-----08V
ниско .
------
GND
ниско GND
(а)
входно
изходно
НАПРЕЖЕНИЕ
НАПРЕЖЕНИЕ
+SV
7414
ТТL
+4V
V-
~
__ j_
+ЗV
Праена
nре8kлlоч8ане
+2V
(nолоЖumелен 1,7 v
фронm)
Прае на nре8kлlоч8ане
+1v
(оmрuцаmелен фронm)
· ~-ниско.. GND
(6)
Фиr. 7.22 . а. Диаграма на напреженията и 11par на превключване на пшичсн ТТL ltивертор.
б. Диаl"рама на напрсженшпа и пра•·ове на 11ревключване на трю·сра наШмит 7414
ляри , но винаm попада в зоната на неопре­
деленост. На фиг. 7.22а е показан един типи­
чен праг на превключване +1,2 V. С други
думи, когато напрежението се повиши до
+ 1,2 V, изходното ниво се променя от 1 на О.
Обратно, когато напрежението спадне под
1,2 V, изходното ниво се променя от О на 1.
Повечето логически елементи имат един и
същи праг на превключване при повишаване
и при понижаване на входното напрежение.
На фиг. 7.226 е показана диаграма на нап­
режението на инвертиращия тригер на
Шмит в TTL ИС 7414 . Забележете , че при
нарастване (U+) и при спадане (U-) на нап-
172
режението прагът на превключване е раз­
личен. При нарастване на напрежението той
е 1,7 V, а при спадане е 0,9 V. Разликата меж­
ду тези два прага на превключване (1,7 V и
0,9 V) се нарича хистерезис . Хистерезисът
осигурява много добра шумоустойчивост и
позволява на тригера на Шмит да подобрява
формата на сиrnали с бавно нарастващи и
спадащи фронтове.
Съществуват и тригери на Шмит в CMOS
изпълнение, например ИС 40106, 4093 ,
74НС14 и 74АС14 .
Една от характеристиките на муJПивибра­
тора е бързото превключване от ниво 1 към

О и обратно, в резултат на което генерирани­
те импулси имат стръмни фронтове. Импул­
сите на изхода на тригера на Шмит имат по­
добни характеристики.
Тест
19.
е подходящ за подобряване на
формата на сигнали с полегати предни и
задни фронтове.
20. Начертайте символа на инвертиращ три­
гер на Шмит.
21. Казва се, че тригерът на Шмит има
поради · различните прагове на
ис
ис 7474-
gBa ПL
D mpucepa
ИС 7476-
gBa ТТL
JK mрш~ера
om mun
уnраВляВащ-
уnраВляВан
ис 7475-
4-ризреgен
nрозрачен
буферен
peaucmьp
Траguцuонен лoeuчecku
сuмВол
Даннu
Даннu
Разреша- {
Ващu
BxogoBe
превключване при нарастване и спадане
на напрежението.
22. Тригерите на Шмит се използват широко
за __ (памети, формиране на сигнали).
7.8 . ЛОГИЧЕСКИ СИМВОЛИ
ПО СТАНДАРТА НА IEEE
Досега използвахме традиционните лоl:и­
чески символи на тригерите, познати на по­
вечето специалисти по електроника. Катало­
зите на производителите обикнов~но съдър­
жат тези традиционни символи , но освен то-
Лoeuчecku сuмВол
сьгласно cmaнgapma на IEEE
1 УстаноВяВане
1 TakmoB Bxog
1 Даннu
1 Нулuране
2 УстаноВяВане
2 TakmoB Bxog
2 Даннu
2 Нулuране
1 УстаноВяВане
1 J Даннu
1 Tak mo6 Bxog
1 К Даннu
1 Нулuране
2 УстаноВяВане
2 J Даннu
2 TakmoB 6xog
2 К Даннu
2 Нулиране
1 Даннu
Разреwе tще
2. Даннu
З Даннu
Разрешенuе
4 Даннu
..
--- ---
10
10
20
20
10
10
20
20
1й
1(j
20
20
ЗQ
за
40
40
•cmaнgapm ANSI/IEEE 91 -19!14 u nублuk ацuя 617-1:.1 на IEC
Фю·. 7.23. Сравt1ение на традиционните лоrичесюt символи на тpиrcptt 11
рс1·истри със съотвепште с11~1ВШШ съгласно с:rаицарта на IEEE
173

ва напоследък в тях се включват и новите
логически символи по стандарта на ШЕЕ. В
таблицата на фиг. 7.23 са показани традици­
онните логически символи на тригерите, ко­
ито изучихме, заедно със съответните им
символи по стандарта на IEEE. Всички логи­
чески символи по стандарта на IEEE са пра­
воъгълни и съдържат номера на ИС. По­
малките правоъгълници показват броя на
еднаквите устройства в корпуса. Обърнете
внимание, че съrnасно стандарта на IEEE
всички входове са отляво на логическия
символ, а изходите са от дясната му страна.
Съгласно стандарта на IEEE символът на
D тригера 7474 има четири входа, означени с
S (set- установяване), >С 1 (clock -тактов
вход, управляван от положителен фронт), lD
(data- данни) и R (reset- нулиране). Три­
ъгълниците на входовете S и R показват, че
те са активни при ниско юmо. Изходите на
7474 са от дясната стана на символа и нямат
вътрешна маркировка. На изходите Q има
триъгълници, които показват, че изходите са
активни при ниско юmо. Означенията вътре
в логическите символи са стандартизирани,
докато външните означения са разJшчни при
различните производители.
Да разгледаме логическия символ по стан­
дарта на IEEE на двойния JK тригер от типа
управляващ - управляван, показан на фиr.
7.23. Вътрешните входове са означени с S
(set- установяване), lJ (вход J), Cl (clock
-
тактов вход) , 1К (вход К) и R (reset -
нулиране). Означението 7475 над символа
показва конкретната TTL ИС. Знаците 1 до
изходите Q и Q означават, че тригерът се
превключва от импулс . Като цяло логичес­
кият символ показва, че интегралната схема
7476 съдържа два JK тригера с входове R и
S и изходи Q, активни при ниско ниво.
На фиг. 7.23 е показан и логическият сим­
вол по стандарта на ШЕЕ на 4-разредНия
прозрачен буферен регистър 7475. Четири­
те правоъгълника показват, че в корпуса на
интегралната схема се съдържат четири три­
гера. Четирите извода Q са отбелязани с
малки триъгълничета.
Тест
23. По стандарта на IEEE означението С
вътре в логически символ означава
__ вход
на тригер.
24. По стандарта на IEEE комплементарни­
те (Q) изходи на тригерите се означават
с__
25. Входовете за асинхронно нулиране на
триrерите 7474 и 7476 са активни при
__
ниво и се отбелязват с буквата R,
която означава
ОБОЫЦЕННЕ
1. Логическите схеми се делят на комбина­
ционни схеми и схеми с памет. Комбина­
ционните логически схеми са съставени
от елементи И, ИЛИ и НЕ и не могат да
запомнят информаuия. Логическите схе­
ми с памет съдържат тригери и позволя­
ват запомняне на данни.
2. Тригерите се използват в схеми на броя­
чи, реn1стри и памети.
3. Логическите нива на двап изхода на един
тригер са випаги противоположни (комп­
лемеirrарни).
4. Някои от основните типове тригери са
обобщени в табл. 7.2.
5. Дейстrщето на схемите с Ш\мет може да сс
174
описва с nомощrа на времедиаграми.
6. Тригерите се делят на два nша- nревк­
лючвани от фронт и от типа управляващ
-· управляван.
7. За временно съхраняване на данни в по­
вечето цифрови схеми се изnолзват спе­
циални тригери, наречени буферни триге­
ри.
8. Тригерите на Шмит са специфични логи­
чески елементи, които се използват за по­
добряване на формата на сигналите.
9. На фиг. 7.23 са сравнени традиционните
логически снмволи на триrерите с по-но­
вите символи ло стандарта на IEEE.

Таб" шна 7.2 . Осноюш 1111111111: IJHII t'J!II
Схема
RS mpueep
Сuнхронен
RS mpueep
D mpueep
JK mpueep
Лoeuчecku
сuм6ол
-
SFFQ1-
-
CLK
-
R Ql-
-
J Q,_
FF
-
CLK
-
кQ1-
Таблuца на ucmuннocm
sRQ
о о забранено
о
1 усmано6ено
о О нулuрано
эаgьр>kане
CLKSRQ
..л...
..л...
..л...
....n_
О О заgьр>kане
О 1 О нулuрано
1 О 1 усmано6ено
1 1 забранено
CLK D
JLо
.IL 1
CLKJК
J1... о о
J'"L о
_л_
1
1о
Jl_11
Q
Q
о
1
заgьр>kане
о
1
nре6kлlоч6ане
Забеле>kku
RS буферен
mpuaep
(асuнхронен)
(сuнхронен)
Tpueep сьс
заkьсненuе
Tpueep за gаннu
(сuнхронен)
Наu-унu6ерсалнuя
mpueep
(сuнхронен)
~r
'
'r
'
•
1
,
~'\ \'
'
'
'1'
~
•
•••
•.
•
1
'
".
" U~ПРОСИ ЗА ПРЕГОВОР
·.
·
.
...
.
'
•'
.
7.1. Логическите
__
са основните градивни блокове на комб~шационните
логически схеми. Основните градивни блокове на схемите с памет са
7.2 . Избройте един тип асинхронни и три типа синхронни тригери.
7.3 . Начертайте тращщионните логически символи на следните типове триге­
ри:
а. .ТК
6.D
в. синхронен RS
r.RS
175

176
7.4 . Напишете таблиците на истинност на следните типове тригери:
а. JK
б.D
в. синхронен RS
г. RS
7.5 . Ако се активират едновременно синхронните и асинхронните входове на
един JK тригер, кои от тях ще управляват изхода?
7 .6 . Когато казваме, че един тригер е в установено състояние, имаме предвид,
че на изход __ има логическа
__.
7. 7 . Когато казваме, че един тригер е нулиран, имаме предвид, че на изход
има логическа __.
7.8 . В графиките на времедиаграмите на сигналите по хоризонталната ос се
отчита __, а по вертикалната ос -
__.
7.9. Разгледайте фиг. 7.6. Тази времедиаграма е на _ _ тригер. От кой тип е
този тригер?
7.1 О. Избройте два типа· тригери, които се превключват от фронт.
7.11 . Буквата D в наименованието D тригер означава __.
7 .12 . D тригерите се използват широко като временна памет, наречена __.
7.13. Ако един тригер е в режим на превключване, с какво може да се сравни
действието му, когато на входа се подава периодичен правоъгълен сиг­
нал?
7.14 . Какво означават следните съкращения в традиционните символи на
тригерите:
a.CLK
б.CLR
в.D
г. FF
д. РS
е.R
ж.s
7. J5. Какво представляват следните TTL ИС:
а. 7474
б. 7475
в. 7476
7.16. Какъв тип тригери съдЪржа ИС 7474?.
7.17 . Избройте режимите на работа на ИС 7474.
7.18. Посочете режимите на работа на JK тригера 7476 за всеки от входните
импулси, показани на фиг. 7 .24 .
7. 19. Посочете двоичните състояния на нормалния изход (Q) на JK тригера за
всеки от импузrсите, показани на фиг. 7.24 .
7.20. Посочете режимите на работа на четириразредния регистър-памет 7475
ЗС1 всеки от интервалите (от tt до t1), показави на фиг. 7.25.
7 .21 . Посочете състоянията на изходните индикатори на четириразредния ре­
шстър-намет 7475 за всеки от интерва.пите (от tt до t1), показани на фиг.
7.25.
7.22. Разгледайте фиг. 7.26. На изхода на логическия елемент ще има
__
(синусоиден, правоъгълен) сигнал.
7.23. Инверторът нu фm·. 7.26 се изпопзва за ___ (формиране , умножаване
на честотата) на сигнала.
7 .24 . Логическият символ на фиг. 7.26 означава инвертиращ __.

о
'---.
1о1 1о1 1.__о_,
--
1о
1о
о
1
CLR
о/
Фиr. 7.24. Времедиаграми към задачи 7.18 11 7.19
ДВОИЧЕН ИЗХОД
?
t1
t6
ts
t4
tз
t2
t, (Време)
..?.J
о
о1
\ОДОВЕ Зд
ДАННИ
~
о
о
о
Do
'-....
о
о
о
о
о
--
о,
Dз
Оо
о
о
о
о
4-разреgен
о
регuсmър
Е0"
1
(7475}
о
о1
1о
о1/
Е2-э
Фиг. 7.25. Времедиаграми към задач11 7.20 11 7.21
ВХОДЕН СИГНАЛ
изход
?
Фиг. 7.26. Към задачи 7.22, 7.23 и 7.24
12
7.25. Какво означават следните сиJ..mоли, поставени вътре или на изводите на
логическите символи на тригерите по стандарта на IEEE:
а.С
б.S
в.R
г.D
д.J
е.К
ж.t>
з.1
и. >С
177

BЪIIPOC 11 С IIOBIIIIШI \ ll'~ . tii0C 1
;
1
•
7.1 . Как още се нарича RS тригерът?
7.2. Обяснете разликата между асинхронните и синхронните устройства.
7.3. Начертайте традиционните символи и символите по стандарта на IEEE на
D триrер (ИС 7474) и JK триrер (ИС 7476).
7.4. Разгледайте фиr. 7.3. Две от колоните в таблицата съответстват на ред 4
от таблицата на истинност. ЗащQ в единия случай Q =О, а в другпн слу­
чайQ=1,следкатоивдватаслучаяниватанаRиSса1?
7.5. Обяснете как се превключваЖ тригер от типа управляващ- управляван
(например ИС 7476).
7.6 . Обяснете защо JK триrерът от типа управляващ- управляван (например
ИС 7476) се превключва дори когато е в режим на съхранение по време
на прехода от 1 към О на тактовия импулс.
7. 7 . Каква е основната разлика между комбинационните логически схеми и
логическите схеми с памет?
7.8. Избройте няколко устройства, в които се използват JK триrери.
Отговори на тестовете
1.о
2. импулс а = нулирано
импулс Ь = съхранение
импулс с= установено
импулс d = съхранение
импулс е = забранено
импулс/= установено
3. импулс а= О
импулс ь =о
импулс с= 1
импулсd=1
импулс е= 1
импулс f= 1
4. високи
5. импулс а = нулирано
импулс Ь = съхранение
импулс с = установено
импулс d = съхранение
импулс е = нулирано
импулс/= забранено
6.имnулса =О
импулс ь =о
импулс с= 1
импулс d= 1
178
импулс е= О
имnулс/= 1
7. имnулс а= нулирано асинхронно
импулс Ь =установено
имnулс с = нулирано
импулс d =установено асинхронно
импулс е = забранено
импулс/= нулирано асинхронно
8.импулса=О
импулс Ь= 1
импулс с= О
импулс d= 1
импулс е= 1
импулс/= О
9. импулс а = установено асинхронно
импулс Ь = превключване
импулс с = установено
импулс d = нулирано асинхронно
импулс е = превключване
импулс/= съхранение
импулс g = нулирано
импулс /1 = превключване
1О.импулса=1
импулс ь =о

импулс с= 1
импулс d =о
импулс е= 1
импулс./= 1
импулс g ==о
импулсh=1
II.Q
12. о
13. не влияе на изходите
14. буферен тригер
15. ОТ НИСКО КЪМ ВИСОКО
16. от високо към ниско
17. превключване от фронт
18. управляващ - управляван
19. Тригерът на Шмит
20.
21. хистерезис
22. формиране на сигнали
23. тактов
24. триъгълник (л)
25. ниско, нулиране
179

ГЛАВА 8
Броячи
1
В тази глава са разгледани следните въпроси:
1. Схема на брояч с последователен пренос, съставен от JK тригери.
2. Схеми на синхронни броячи с различни модули на броене.
3. Блокова схема на делител на честота.
4. Каталожни данни на някои TTL и CMOS броячи.
5. Действие на 4-разреден компаратор.
6. Схема на проста електронна игра, съставена от импулсен генератор, брояч и 4-
разреден компаратор.
7. Апаратура за търсене на повреди в логически схеми с памет.
8. Търсене на повреда в схема, съдържаща брояч с последователен пренос.
Почти всички по-сложни цифрови системи съдържат броячи. Очевидно функ­
цията на брояча е да брои събития или интервали от време. Освен това броячи­
те могат да изпълняват някои не толкова очевидни функции, например делене
на честота и адресиране, и да служат като запомнящи устройства. В тази rnaвa
се разrлеждат няколко типа броячи и тяхното използване. Броячите могат да се
реализират чрез свързване на тригери, но поради широката им употреба произ­
водителите предлагат броячи, оформени като самостоятелни ИС. Всички фами­
лии TTL и CMOS ИС съдържат различни видове броячи.
8.1 . БРОЯЧИ С ПОСЛЕДОВАТЕЛЕН ПРЕНОС
Таблицата на фиг. 8.1 илюстрира начина,
по който се извършва броенето в двоична
и десетична система. Четирите двоични
позиции (D, С, В и А) позволяват да се
брои от 0000 до 1111 (от О до 15 десетич­
но). Колона А съдържа позицията на дво­
ичните единици, т.е. на най-младшата циф­
ра (LSB - Least Significant Bit). Колона D
съдържа позицията 8 - на най-старшата
цифра (MSB - Most Significant Bit). Забе­
лежете, че състоянието в колоната на еди­
ниците се променя най-често. Ако проек­
тираме брояч, който трябва да брои от
0000 до 1111, имаме нужда от устройство,
чиито изходи може да приемат шестнаде­
сет различни състояния. Такъв брояч се
нарича брояч по модул (тоd) 16. Модулът
на един брояч е броят на различните със-
180
1
тояния, през които той преминава за един
пълен цикъл на броене.
На фиг. 8.2а е показан брояч по модул 16,
съставен от четири JK тригера. Всеки JK
тригер е в състояние на превключване (на J
и К има 1). Да допуснем, че изходите са пу­
лирани и състоянието на брояча е 0000. Ко­
гато на тактовия вход (CLK) на тригера FF1
пристигне тактовият импулс 1, той превк­
лючва тригера (по време на отрицателния
фронт) и състоянието на изхода става 0001.
Тактовият импулс 2 отново превключва FF 1,
като връща изхода Q в състояние О, което
превключва FF2 в състояние 1. Състоянието
на изходите става ОО 1О. Броенето продъл­
жава по същия начин, като изходът на всеки
тригер при прехода си от 1 към О превключ­
ва следващия тригер. Ако разrледате отново
фиг. 8.1, ще видите, че стойността в колона
А (единиците) се променя на всяко следва-

ДВОИЧНА
ПОСЛЕДОВА ТЕЛНОСТ
D
с
в
8
4
2
о
о
о
о
о
о
о
о
1
о
о
1
о
1
о
о
1
о
о
1
1
о
1
1
1
о
о
1
о
о
1
о
1
1
о
1
1
1
о
1
1
о
1
1
1
1
1
1
TakmoBu uмnyлcu
~.JЗlJ2l.FL
ВХОД
вход
CLK
FF1 Q
FF2Q
изходи
FFЗQ
Ff4Q
СьgьрЖаниr: на брояча 0000
А
1
о
1
о
1
о
1
о
1
о
1
о
1
о
1
о
1
1к
ДЕСЕТИЧНА
ПОСЛЕДОВА-
ТЕЛНОСТ
о
1
2
з
4
5
6
7
8
9
10
11
12
13
14
15
Фиr. 8.1. Последователност на броене на електро-
нен брояч
·
що число. Това означава, че тригерът FF 1 от
фиг. .8.2а трябва да се превключва при всеки
импулс. FF2 трябва да се превключва два
пъти по-рядко от FFl , както се вижда от ко­
лона В . Колкото по-старши е разредът от
фиг. 8.1, толкова по-рядко променя състоя­
нието си.
На времедиаграмите, показани на фиг.
8.26, се вижда как се извършва броенето до
десет. 1-Ia първия ред е показана времедиаг­
рамата на тактовите импулси на входа СLК.
Под него са времедиаграмите на изходите на
тригерите (FFl, FF2 , FFЗ и FF4). В долната
част на диаграмата е показано състоянието
на изходите на схемата. Обърнете специал­
но внимание на вертикалните линии на фи­
гурата. Те показват, че входните импулси
превключват само тригера FFl. FF1 превк­
лючва FF2, FF2 превключва FFЗ и т. н. Тъй
като всеки тригер въздейства на следващия,
Ф11r. 8.2 . Брояч по модул 16. а. Логическа схема.
6. Времед11аrрам11
(а)
CLK
к
а
ДВОИЧЕН
изход
о
А
в
с
D
001010011 1010010101 1011010111
(6)
18]

ДВОИЧЕН ИЗХОД
к
CLR
1 о ~ -------...1
Фиr. 8.3. Към въпроси 3 и 4 от теста
превключвапето на всички тригери изисква
известно време. Например в точка а такто­
вият импулс 8 превключва FF 1 в О. Вследс­
твие на това FF2 се превключва от 1 в О, а
това на свой ред превключш1 и FF3 ат J в О.
Когато нивото на изхода Q на н·з стане О,
FF4 се превключва от О в 1. Вижда се, че
промяната на състоянията е верижна реак­
ция, която преминава последователно през
тригерите на брояча. Затова този брояч се
нарича брояч с после Jователеи npe11oc.
Броячът, който разгледг.хме, се нарича
брояч с последователен пренос, брояч пе мо­
дул 16 , 4-разреден брояч lJJIИ асинхронен
брояч . Всяко от rёзи имена съдЪржа ецна ха­
рактеристика на брояча. Определенията "с
последователен пренос" и ,,асинхронен" оз­
начават, че превКJ!Ючването на 1ригерите не
става едновременно. Определението "по мо­
дул 16" е указание за броя на състоянията,
през които преминава броячът. Определени­
ето "четириразреден" показва колко двоични
разреда съдържа изходът на брояча.
Takmotlu uмnyлcu
~__п_п_-
,J
Q
FF1
CLK
Тест
1. Схемата на фиг.8.3 е на
__
разреден
брояч с последователен пренос.
2. Схемата на фиг. 8 .3 е на брояч по модул
3. Всеки от трm·ерите на фиг. 8 .3 е в режим
на __ (задържане, нулира не, установя­
ване, превключване), защото на входове­
те J и К има високо ниво.
4. Какво ще бъде състоянието на изхода
след всеки от шестте входни импулса, по­
казани на фиг. 8.3?
8.2 . БРОЯЧИ ПО МОДУЛ 10
С ПОСЛЕДОВАТЕЛЕН ПРЕНОС
Последователността на броене на един бро­
ячпомодул10еот0000до1001(отОдо9
десетично). На фиг. 8.1 това съответства на
редовете над дебелата черта. Следователно
броячът по модул 10 има чеnrри разреда с
Доnt•лнumе;.на схема за нулuране
Фиr. !j.4 . Лоrическа схема на брояч 110 модул 10 с последовэтсл с 11 пренос
182

тегла съответно 8, 4, 2 и 1. Това броене
изисква четири тригера, свързани по начи­
на, показаР на фиг. 8.4. За да може броенето
да започва отначало, след като се достигне
до 9, към брояча. е добавен един елемент И­
НЕ, който нулира всички тригери непосред­
ствено след като състоянието им достигне
1001 (десетично 9). За да се определи начи­
нът на свързване на елемента И-НЕ, трябва
да се вземе предвид, че следващото число
след 1001 е 1010 (десетично 10). Следова­
телно двете единици на l О l О трябва да се
подадат на входа на елемента И-НЕ, както е
показано на фиг. 8.4. Тогава елементът И­
НЕ ще нулира всички тригери и броенето ще
започне отново от 0000 до l ОО l. По същия
начин чрез подходящо свързване на елемен­
ти И-НЕ могат да се построят броячи и с
друг модул. Броячът по модул 1О с последо­
вателен пренос, показан на фиг. 8.4, се нари­
ча още десетичен или декаден брояч .
Броячите с последователен пренос могат да
се съставят от отделни тригери. Производиrе­
mпе преддагат и ИС, които съдържат четири­
те тригера в един корпус. Някои ИС с броячи
съдържат и нулиращия елемент И-НЕ .
Тест
5. Разгледайте фиг. 8.4 . Това е логическа
схема на ___ (асинхронен, синхронен)
брояч по модул 1О. Тъй като има десет
състояния (брои от О до 9), той се нарича
още __ брояч.
6. Схемата на фиг. 8.5 е __ (асинхронен,
синхронен) брояч по модул __.
7. Избройте състоянията на изхода след все­
ки от шестте входни импулса, показани на
фиг. 8.5 .
----..Lд_/
Фиг. 8.5 . Към въпроси 5 и 6 от теста
8.3 СИНХРОННИ БРОЯЧИ
Броячите с последователен пренос, които
разгледахме, са асинхронни броячи, защото
тригерите не се превключват едновременно.
За някои високочестотни операции се изис­
кват броячи, чиито стъпала се превключват
едновременно. Такива броячи се наричат
синхронни.
На фиг. 8.6а е показана логическа схема
на синхронен 3-разреден брояч (брояч по
модул 8). Обърнете внимание, че тактовият
генератор е свързан пряко към всеки от вхо­
довете CLK. Такова свързване се нарича па­
ралелно. На фиг. 8.66 е показана последова­
телността на броене на този брояч. Колона­
та А от таблицата съответства на позицион­
на стойност 1 и на тригера FF l. Колоната В
съответства на позиционна стойност 2 и на
тригера FF2, а колоната С - на позиционна
стойност 4 и на тригера FF3.
Да разгледаме последователността на
броене на този брояч по модул 8:
Импулс 1- ред2
Действие на схемата: На всеки тригер се
подава тактов импулс.
Само FF l може да се превключи, защото
самотойима1инадватавходаJиК.
FF1преминава отОв 1.
Резултат ua изхода: ОО 1 (десетично 1)
Импулс2- ред3
Действие на схемата: На всеки тригер се
подава тактов импулс .
Превключват се два тригера, защото на
входовете им J и К има 1.
Превключват се тригерите FF 1 и FF2
FFlпреминаваот1вО.
ДВОИЧЕН ИЗХОД
183

}~J k9
1
Jо
J о 1--4 .....
о
в@
FF1
FF2
FF3
~ CLK
.EJ CLK
~ CLK
~к
........
-
к
~~к
TakmoBu uмnyлcu
изходи
...flJl.1L_
вход
(а)
НОМЕР НА
ДВОИЧНА
ДЕСЕТИЧНА
РЕД
ТАКТОВИЯ
ПОСЛЕДОВАТЕЛНОСТ
ПОСЛЕД ОВА-
ИМПУЛС
с
в
А
ТЕЛНОСТ
1
о
о
о
о
о
2
1
о
о
1
1
3
2
о
1
о
2
4
3
о
1
1
3
5
4
1
о
о
4
6
5
1
о
1
5
7
6
1
1
о
в
8
7
1
1
1
7
9
8
о
о
о
о
(б)
Фиr. 8.6. 3-разреден синхронен брояч. а. Лоrическа схема. 6. Последователност на броене
'
FF2 преминава от О в 1.
Импулс5- ред6
Резултат на изхода: 010 (десетично 2).
Действие на схемата: На всеки тригер се
подава тактов импулс.
Импулс3- ред4
Превключва се само един тригер.
Действие на схемата: На всеки тригер се
FF1преминава от О в 1.
подава тактов импулс.
Резултат на изхода: 101 (десетично 5).
Превключва се само един тригер.
FF1 преминава от О в 1.
Импулс6- ред7
Резултат на изхода: 011 (десетично 3).
Действие на схемата: На всеки тригер се
подава тактов импулс.
Импулс4- ред5
Превключват се два тригера.
Действи е на схемата: На всеки тригер се
FF1преминава от 1в О.
подава тактов импулс.
FF2 преминава от О в 1.
Всички тригери преминават в пропшопо-
Резултат на изхода: 11 О (десетично 6).
ложно състояние.
FF1 преминава от 1 в О.
Импулс7- ред8
FF2 преминава от 1 в О.
Действие на схемата: На всеки тригер се
FF3 преминава от О в 1.
подава тактов импулс.
Резулт ат на изхода: 1ОО (десетично 4) .
Превключва се само един тригер.
184

FF1преминава отОв 1..
Резултат на изхода: 111 (десетично 7).
Импулс8- ред9
Действие на схемата: На всеки тригер се
подава тактов импулс.
Всички тригери се превключват.
Всички тригери преминават от 1 в О.
Резултат на изхода: ООО (десетично 0).
С това завършва описанието на действие­
то на 3-разредния синхронен брояч. В този
брояч тригерите се използват само в режим
на превключване ( 1 на J и К) и на съхране­
ние(ОнаJиК).
Поради сложността им синхронните броя­
чи най-често се използват като готови ИС.
Съществуват синхронни броячи в TTL и
CMOS изпълнение.
Тест
8. Брояч, в който тригерите се превключ­
ват едновременно, се нарича __ (син­
хронен, асинхронен) брояч.
9. В синхронните броячи тактовите входо­
ве са свързани __ (паралелно, после­
дователно).
1О. Разrnедайте фиг. 8.6а. В тази схема FF 1
е винаги в режим на __ (съхранение,
нулиране, установяване, превключване).
11. Разrnедайте фиг. 8.6. По време на такто­
вия импулс 4 се превключва(т) __
(само FF 1; FF 1 и FF2; само FF3; всички
тригери) и на изхода на брояча има 100.
8.4 . ИЗВАЖДАЩИ БРОЯЧИ
Досега разrnеждахме сумиращи броячи, ко­
ито броят напред (0, 1, 2, 3, 4 ... ) . Понякога
обаче се налага да се брои назад (9, 8, 7,
6, ... ) . Брояч, който брои назад, се нарича из­
важдащ (обратен) брояч или брояч в ре­
жим на изваждане.
На фиг. 8.7а е показана схема на асинхро­
нен изваждащ брояч по модул 8. Последова­
телността на броене на този брояч е показа­
на на фиг. 8.7б. Обърнете внимание на голя­
мата прилика между изваждашия брояч от
фиг. 8.7а и сумиращия брояч от фиг. 8.2а.
Единствената разлика е в преноса от н: 1
към FF2 и от FF2 към FF3. При сумиращия
брояч преносът се извършва от изхода Q на
единия тригер към входа CLK на следващия
тригер. При изваждащия брояч преносът е
от Q (а не от Q) към входа CLK на следва­
щия тригер. Обърнете внимание, че в изваж­
дащия брояч се използва входът PS за уста­
новяване на началната стойност 111, от коя­
то започва броенето яазад. Колоната А от
таблицата съответства на позиционна стой­
ност 1 и на тригера FFl. Колоната В съот­
ветства на позиционна стойност 2 и на три­
гера FF2, а колоната С - на позиционна
стойност 4 и на тригера FF3.
Тест
12. Разгледайте фиг. 8.7а. Всички тригери са
в режим на __ (съхранение, нулира­
не, установяване, превключване).
13. Разгледайте фиг. 8.7а. В тези JK тригери
преходът се извършва при преминаване
на тактовия импулс __ (от 1 към О, от
окъм1)
14. Разгледайте фиг. 8.7 . По време на тактов
импулс 1 се превключва(т) __ (само
FF1; FF1 и FF2; само FFЗ; всички триге­
ри) и на изхода на брояча има 110.
15. Запишете в двоичен вид състоянието на
брояча след постъпването на всеки от
шестте входни импулса, показани на
фиг. 8.8.
8.5. БРОЯЧИ С АВТОМАТИЧНО
ПРЕКЪСВАНЕ НА БРОЕНЕТО
Изваждащият брояч, показан на фиг. 8 . 7а,
брои циклuчfю. Това означава, че когато
достигне до ООО, той започва да повтаря със­
тоянията 111, 110 ит. н. Понякога обаче е
необходимо броячът да спре да брои, след
като завърши един цикъл. На фиг. 8.9 е по­
казано как може да се спре изваждащият
брояч от фиг 8.7, когато достигне ООО. Пос­
ледоват€лността на броене е показана на
фиг. 8.7б. На фиг. 8.9 е добавен един еле­
мент ИЛИ, който подава нула на входовете J
иКнаFF1,когатонаизходитеС,ВиАсе
появи ООО. За да започне отново броенето от
ll 1 (десетично 7), на входа PS трябва дi1 се
подаде О.
185

Начално эареЖgане------------------~----~.---~------~
TakmoBu uмnyлcu
_пл_
CLI
к
ВХОДОВЕ
(а)
изходи
НОМЕР НА
ДВОИЧНА
ТАКТОВИЯ
ПОСЛЕДОВАТЕЛНОСТ ДЕСЕТИЧНА
ПОСЛЕДОВА-
с ИМПУЛС
с
в
А
ТЕЛНОСТ
о
1
1
1
7
1
1
1
о
6
2
1
о
1
5
3
1
о
о
4
4
о
1
1
3
5
о
1
о
2
6
о
о
1
1
7
о
о
о
о
8
1
1
1
7
9
1
1
о
6
(б)
Фиг. 8.7 . 3-рвзреден брояч назад с последователен пренос. а. Логическа схема . 6. Последовател­
ност на броене
Jо
FF1
CLK
ко
CLR
ДВОИЧЕН ИЗХОД
?
о - ~----------'
Фиг. II.Я. Към иъпрос 15 от теста
С помощга на логически елемент или ком­
бинация: от .i1огически елеме1пи броенето на
сумиращите и изважд::tшиiе броячи може да
се прекъсне сдед завършван~ на произволна
последователност. За тази ц~л изходът от
186
логическия елемент се подава обратно на
входовете J иК на първия тригер на асинх­
ронния брояч Това поставя тригера в режим
на съхранение, който предотвратява превк­
лю<шането и сrшра броенето.

Начално зареЖgане ___,._ _, . __
_,.1--_.....,_ __,
Takmo8u uмпулсu
ЛJl_
Фиr. 8.9. Тр11разреден брояч назад с автоматttчно спиране
Тест
16. Разrnедайте фиг. 8.9. Това е логическа
схема на 3-разреден __ (сумиращ, из­
важдащ) брояч с автоматично прекъсва­
не на броенето.
17. Разгледайте фиг. 8.9. Когато на изхода на
брояча има 111, на изхода на елемента
ИЛИ има __ (1, 0). Това поставя FF 1
в режи.'\1 на __ (съхранение, превк­
лючване).
18. Разгледайте фиг. 8.9 . Когато на изхода на
брояча има ООО, на изхода на елемента
ИЛИ има __ (1, 0). Това поставя FFl
в режим на __ (съхранение, превк­
лючване) .
8.6. БРОЯЧИТЕ КАТО ДЕЛИТЕЛИ
НА ЧЕСТОТА
Едно интересно и ра:шространено приложе­
ние на броячите е юползването им като де­
лители на qестота. На фиг. 8.1 О е показана
блокова схема на система за делене на често­
та, която се използва n електриче-ски · 'iW. . . 'Ul J" ' -
ник. На в;ц,да се подава сигн:ал or мрежата с
честота 6 1 Hz (nреобразуван в правоы ълен
сигнал) . Cxerv1aтa rр~бва да раздеmi честота-
вход
60Hz-
f\C,I,IJ'11611
на 60
изход
1 Hz \CQ•Jн uмnулс
•
В ceky~'ga)
Ф11r. 8.10 . Таймер с чrстота 1 Hz
та на 60, така че на изхода да се получи сиг­
нал с честота един импулс в секунда (1 Hz).
На фиг. 8.lla е показана блокова схема на
десетичен брояч. На фиг. 8.116 са показани
времедиаграмите на тактовия вход CI.K и на
двоичната позиция с тегло 8 (изход Qo) . За­
бележете, че за да се получат три иr.mулса на
изхода, са необходими ЗО m.tпулса на входа.
Това означава, че коефициентът на делене е
ЗО : 3 = 1О. Следовате;шо изходът Qu на де­
сетичния брояч от фиг. 8.11а представлява
брояч, който брои всеки десети входен им­
пулс. С други думи, честотата на изхода Qo
е само една десета от честотата на входа на
брояча.
Ако свържем последователно десетичния
брояч (с коефициент на делене 10) с брояч
по модул 6 (с коефициент на делене 6), ще
получим схемата с коефициент на делене 60 ,
която ни е нужна. Това е показано на фиг.
8.12. Правоъгълният сигн:ш с честота 60Hz
постъпва на входа на брояча по модул 6 и
излиза на изхода му с честота 10 Hz. Този
сигнал се подава на входа на брояча по мо­
дул 1О и излиза от пего с честота 1 Нz.
&...Rе н ..я _цщqровите часовницп деленето
на често1а се изnолзва li честотомеритс, ос­
цппоскопите и тепевизионната сервизна
апаратура .
·~
J1ll Бро:-' Гl Д~cзtnuчett jl_
r1o fo/'ogyл 6
брояч
Фиr. 8.12 с~(СМ8 1111 Д CIHI1t:J1Я ~.а 60 за nплу•tаваш·
на честота 1 llz
187

оо
оо
(а)
ВХОД
Десеmuчен
брояч
изходи
TakmoBu uмnyлcu
~~<? <;) (А
JUUl_
йе
CLK
а.
QA
(б)
ВХОД CLK
изход ао
• ~......J
1 .;.....J
1-
L••
Фш ·. 8.11 . Десетичен брояч, използван като делител на 10. а. Логическа схема. 6. Времедиаграми

Тест
19. Разгледайте фиг. 8.12. Ако честотата на
входа е 60 ООО Hz, честотата на изхода
на десетичния брояч ще бъде __ Hz.
20. Разгледайте фиг. 8.11а. На изход А вход­
ната честота е разделена на __.
8.7. TTL БРОЯЧИ
Каталозите за ИС съдържат дълги списъци
от броячи. В този раздел ще разгледаме са­
мо два типични TTL брояча.
На фиг. 8.1З е показан 4-разредният двои­
чен TTL брояч 749З. От блоковата схема на
фиг. 8.1За се вижда, че ИС 749З съдържа че­
тири JK тригера, свързани в схема на брояч
с последователен пренос. Ако разгледате
внимателно фиг. 8.1За, ще видите, че долни­
те три JK тригера са свързани вътреиmо в
схема на З-разреден брояч - изходите Qв и
Qc са свързани с тактовите входове на след­
ващите JK тригери. Изходът Qл на горния
тригер не е свързан вътреиmо с останалите
тригери. За да използвате ИС 749З като 4-
разреден брояч (по модул 16) с последовате­
лен пренос, трябва да свържете вьтtшно из­
хода Qл с входа В, т. е. с тактовия вход CLK
на втория тригер. На фиг. 8.1Зв е показана
последователността на броене на ИС 749З,
свързана като 4-разреден брояч с последо­
вателен пренос . На входовете J и К на всич­
ки тригери е подадено постоянно високо ни­
во, за да работят в режим на превключване.
От означенията върху символите на триге­
рите се вижда, че те се превключват от отри­
цателен фронт.
Припомнете си как в схемата от фиг. 8.4
беше използван двувходов елемент И за
превръщане на брояч по модул 16 в десети­
чен брояч. От фиг. 8.1 За се вижда, че ИС
7493 съдържа такъв двувходов елемент И.
Входовете му са R.o<1) и R0(2>· От таблицата на
фиг. 8.13г се вижда, че броячът 7493 ще се
нулира, когато и на двата входа Rщl) и Rощ
има 1. Когато нивото на поне един от тези
входове е О, броячът ще брои. Впимание!
Ако и двата входа Rй<'> и Ro(2) се оставят нес­
вързани, те ще "плават" на ниво 1 и броячът
няма да брои, защото ще бъде в нулирано
състояние. Както е казано в забележка В на
фиг. 8.1 З г , ИС 749З може да се използва ка­
то двоично-петичен брояч, ако Qo се свърже
към Qл и Qл стане най-старши разред. Дво­
ично-петичната система се използва напри­
мер при смятане с ръчно сметало.
На фиг. 8.1 Зб е показан двуредовият кор­
пус с 14 извода на ИС 7493 . Обърнете вни­
мание на необичайното разположение на из­
водите GND (извод 1О) и Vсс (извод 5), кои­
то в повечето интегрални схеми се разпола­
гат в ъглите на корпусите. Еквиваленти на
ИС 749З са ИС 74LS93 и 74С9З.
На фиг. 8.14 е показана друга TTL ИС ,
съдържаща брояч. Това е комбинираният
десетичен брояч 74192 . На фиг. 8 . 14а е по­
казано описанието на ИС 74192, препечата­
но от каталога на производителя . Тъй като
това е синхронен брояч и има много функ­
ции , той е доста сложен . Това се вижда от
схемата му на фиг. 8.14б, препечатана от ка­
талога . ИС 74192 се предлага в двуредов
корпус с 16 извода и в корпус за повърх­
ностен монтаж с 20 извода. На фиг. 8.14в е
показан поrлед отгоре на двата корпуса.
Обърнете внимание на необичайното раз­
положение на извод 1 на корпуса за повър­
хностен монтаж.
Времедиаграмата на фиг. 8.14г показва
няколко импулсни последователности, кои­
то се използват в брояча 74192 за нулиране,
установяване (зареждане) , броене напред и
броене назад. Входът за нулиране CLR е ак­
тивен при високо ниво, а входът за зарежда­
не- при ниско ниво . Аналози на ИС 74192
са ИС 74LS192, 74F192, 74НС192 и
74С192.
Вие вероятно сте забелязали, че при ня­
кои приложения на броячите не се използват
всички техни характеристики. На фиг. 8 . 15а
е показана ИС 749З, която се използва като
брояч по модул 8. Ако поrледнете отново
фиг. 8.1 З, ще видите, че няколко входа и
един изход не се използват. На фиг. 8.15б е
показана ИС 74192, използвана като десети­
чен изваждащ брояч. В тази схема не се из­
ползват 6 входа и 2 изхода. Опростените
схеми като тази на фиг. 8.15 се използват
по-често, отколкото сложните схеми от фиг.
8.13а и 8.14б.
189

(а ) БЛОКОВА СХЕМА
J
Bxog A-------<J>CLK
к
J
Bxog 8-----+- -a>CLK
к
J
CLK
к
J
CLK
к
ROi11-~--
Roc2 1
ID--41 .... _ _ __,
(В) ПОСЛЕДОВАТЕЛНОСТ НА БРОЕНЕ
БРОЙ
изход
QDйеа.QA
о
L
L
L
L
1
L
L
L
н
2
L
L
н
L
3
L
L
н
н
4
L
н
L
L
6
L
н
L
н
6
L
н
н
L
7
L
н
н
н
8
н
L
L
L
9
н
L
L
н
10
н
L
н
L
11
н
L
н
н
12
н
н
L
L
13
н
н
L
н
14
н
н
н
L
15
н
н
н
н
(6) РАЗПОЛОЖЕНИЕ НА ИЗВОДИТЕ
Bxog
в
57./74
Корпус А, F, W
( г) ТАБЛИЦА НА ФУНКЦИИТЕ
ВХОДОВЕ
изход
ЗА НУЛИРАНЕ
R0 C11 R0 (2)
QDйеа.
н
н
L
L
L
L
х
Броене
х
L
Броене
Забе ле>kku:
А . За g8ouчнo-gecemuчнo броене uэxogьm QA
се сВьрэ8а с Bxoga В.
Б. За gBouчнo-nemuчнo броене uзxogьm 0 0
се с8ьрэ8а с Bxoga А.
В. Н • Bucoko нu8о, L - нucko нuВо,
Х • без эначенuе .
Bxog
А
QA
L
Фнr. 8.13. ТТL ИС 7493 - 4-разреден двоичен броя'l. а.
Блокова схема. 6. Ра :щсщоженне на изводите. в.
Последователиост на броене. г. Таблица на функциите. (С
Изхоgьm QA се с8ьрз8а с Bxoga В . любезпото разрешение на National Semicond11ctor Corp.)
190

J. а. ОПИСАНИЕ
Тази интегрална схема представдава cннxpottell реверсивен (сум11ращ 11 юиаJОЩ ащ) броич , съдържащ 55 еквивалсiiТIIН
поrнчес~н елемеttта . СинхроНirото действие се оснrурява чрез ед11овре менt10То ореАкл ючван е 11 а. трю·срnте, 1а~я че нивата 11а
всички изходи да се ороменит (когато тоаа се нэ11сква от у11равдиващата логика) съгласувано . Пр11 този реж11м на работа се
нзбигват изходните 11икове, конто обнюtDnено се nолучават при асннхрон1111Те (с пос.1 едователен пpetroc) броячи.
Изходите на четирите трнt·ера от типа ,,управляващ- у 11равлаваtt" сс прс в~лючват при прехода о1· ниско към Bltcoкo им во •••
асrкн бро• чен имnулс. Посоката на броене се определи or това, на кoii от броичНJtте входове е подаден импулс, докато на дру гин
нма внсоко ни ао.
Броячът е наnълно nроrрамируем. Това означава, •te на всеки изход може да сс зададе внсоко HJ1tr ниско HJIBO чрез подава11с tta
же.11аннте данни на входоnете за данни, когато сигналът за зареждане е с ниско ••нво. Изходното с-ъстоя11ис r.e променя в
С1t0тветс:тане с входовете за Jt&HHH незаансимо от бpoи•tltJrтe нмоулси. Това r~озво..1ява броячът да се иэпо.1зв.- кито делител по
модул N просто чрез промн11 а на д'Ь.IIжнната ня пос.•едовател11ос:тта 11а F.ipoe11e посредством предварително установиване на
броа•tа в определено съетоянн t'.
ПредВИДСН С И ВХОД За нулнране. nри ВНСОКО HIIBO Ш' l"ОЗИ ВХОД tta BCHЧKit ИЗХОДИ се устаНОВИ88 HIICKO 111180 11СЗ8ВИСИМО ОТ
състоиn11ето на входоаете за брое11е и зареждане. Входов ~те за нулиране, брое11е и зарежд аll<' са буфер11ранt1, за да ее облекчи
натоварва11ето 1111 схемssте за управле11не на броао;а. Това 11амалава брои 11а мементите, необход11ми при работа с дъ.1гн дум11.
Тези броачи позволиват каскад11о свързкане без выtшни схеми. Изходите за прс11ос nри сумиране 11 11зважда11е могат да сс
озnолзват за каскадно свързване при броене наnред и 1оазад. На изхода за пренос np11 изваждане (заем) се nолучава нмnу,1с,
еднаn.в с такто•н• имn)'ЛС за бpoetJt' ~tаэад, когато бромчът npe.. Нite през състояни~: 0000. Аналогично на изхода за npe11oc nри
сумнра11е се nолучава импулс , еднаi<'Ьв с тактонstа 11•III)JIC за броене 11аnред, коrато възникне tspen'Ь.IIнaнe (състоанне 1001).
Затова броячите могат лcctlo да сс свържат каскад1tо, като иэходtsте за 11pettOC trаэад нлtt 11а11ред се свържат съответtrо към
охоАовете за бросие назад HJIH напред на след11nщн• брnач.
{6) ЛОГИЧЕСКА СХЕМА
Bxog за
gаннu А
Назаg
Hanpeg
Bxog за
gаннu В
Bxog за
gаннu С
Bxog за
gаннu D
СLЯ
..
...
..
r
'
....
1
r
.....
У'
~
iт
Изхоg ОА
h
j
!'--'
ct
:=>
т
j
~
)>-
.Р
Иэхоg 0 8
-
("--'"
-t
~т
Jin
Изхоg Ос
~
l
~~~-
Иэхоg Оо
Фнr. 8.14 . ТТL ИС 74192- синхронен реверсиве11 десетичен броич. а. Описание. б. Лоrическа схема.
191

(6) Раэnоло>l<енuе на uэBogume
( Поглеg оmгоре)
в
Vcc
Ов
А
ОА
CLR
Down
во
Up
со
Ос
LOAD
Оо
с
GND
D
ДВуреgоВ kopnyc
...
u
\.)
аCQz~"(
32
ОА4
Down 5
17 во
NC6
16 NC
UP7
15 со
Ос8
14 LOAD
с:.Qu
аzz
<-'
Mapkep
за uэBog 1
(г) ТИПИЧНИ ПОСЛЕДОВАТЕЛНОСТИ
Зд НУЛИРАНЕ, ЗАРЕЖДАНЕ И БРОЕНЕ
По-gолу са uлlocmpo.~paнu cлegнume nocлegoBameлнocmu:
1. Нулuране на uзxoga
2. УстаноВяВане (:JареЖgане) на сеgем 8 g6ouчнo-gecemuчeн k.og
З. броене нвnреg go осем, geBem (nренос), нуt\а, еgно, g8e
4. Броене назаg go еgно, нуАа (за&м), geBem , осем, сеgем
Нудuране
ЗареЖgане
.111189о1211'о9871
Нулuр~ Т t- :~~~=: ---1 t-
5
:."~~~е ---1
ЗарвЖgвне
Корпус mun чun-носач
ЗАБЕЛЕЖКИ: д. Нулuранеmо се uз8ьрw8а неза6uсuмо om cьcmo•нuemo на 3xogo8eme
за зареЖgане, gаннu u броене.
NC - ИэВоgъm не е сВързан
б . Прu броене нanpeg на Bxoga Ja броене назаg трябВа ga uма nocmot~~ннo
Bucoko нuВо; npu броене назаg на 6xoga Ja броене нanpeg mр•б8а ga uма
nncmo,.ниo Bucoko wuBo .
Фиr. 8.14 (Продължение). в. Разноложение на IIЗBOДIIТC. г. Врсмедиаrрами. (С любезното разреше11ие на
Texas lnst11tments !пе.)
Тест
21. Разгледайте фиг. 8.13. Ако на двата вхо­
да на логическия елемент И-НЕ (изводи
2и3наИС7493)има1,наизходана
брояча ще има __.
22. Разгледайте фиг. 8.1 3. ИС 7493 е __
разреден __ (сумиращ, изваждащ)
брояч.
23. Разгледайте фиг. 8.14 . ИС е двупосочен
брояч по модул __ (10, 16).
24. Разгледайте фиг. 8.14 . Тактовият вход за
броене напред на ИС 74192 е свързан
към извод---·
25. Разгледайте фиг. 8.14 . Входът за нулира­
не на ИС 74192 е активен при __
(ниско, високо) ниво.
26. Каква е честотата на сигнала в точки В,
СиDнафиг.8.16?
192
27. В схемата от фиг. 8.16 ИС 7493 работи
като делител на честота с коефициенти
на делене 2, 4 и ___.
8.8 . CMOS БРОЯЧИ
Производителите на CMOS ИС предлагат
голямо разнообразие от броячи. В този раз­
дел ще разшедаме само два типа CMOS бро­
ячи.
Диаграмите и таблиците за двата 4-раз­
редни брояча с последователен npeuoc
74НС393, nоказани на фиг. 8.17, са предос­
тавени от производителя на иmегралната
схема Signetics. На фиг. 8.17а е показана
фунтщиоиална схема на брояча. Ог нея се
вижда, че ИС 74НС393 съдържа два 4-раз-

TakmoBu uмnyлcu
__ru-u-t_
Нулuране • 1 {
Броене • О
{а)
йо
йсl---...1
й•l-----""
(74931
Брояч
йо
TakmoBu uмnyлcu
Броене
йе 1---- .. ..l
назаg CLK
_f1_ЛЛ_ ----~> й.~-----....
Нулuране • 1 Нулuране
Броене • О
{б)
йА~------------...1
CLR
(741921
Брояч
Фиr . 8.15. а. ИС 7493, свързана като брояч по модул 8. б. ИС 74192,
свързана като десетичеи брояч назад
редни брояча с последователен пренос. Таб­
лицата на фиг. 8.176 съдържа имената и
функциите на всеки от входните и изходни­
те изводи на интегралната схема. Тактовите
входове са означени с СРвместо с обичай­
ното означение CLK. Тъй като различните
производители означават по различен начин
изводите на схемите, трябва да свикнете да
използвате точната информация от каталога
за всяка схема .
Всеки 4-разреден брояч от ИС 74НС393
съдържа четири Т-тригера. (Т-тригер се на-
рича всеки тригер, който работи в режим на
превключване.) Това се вижда от логическа­
та схема, показана на фиг. 8.17в. Изводите
MR са приоритетни входове за асинхронно
нулиране, активни при високо ниво. Ниво 1
на някой от входовете MR има предимство
пред тактовите импулси и поставя съответ­
ния брояч в състояние 0000.
На фиг. 8.17 г е показана схемата на изво­
дите на ИС 74НС393. Това е поглед отгоре
на двуредовия корпус. Последователността
на броене на броячите е от 0000 до 1111.
+5v
изходи
7??
ВХОД
й11DСВ
о
л_л_п_- --~:D Bxog в йе ,_в;..__ _,
400 Hz
0 1-9....______.
Брояч в
(7493)
Фиr. 8.16. Към въпроси 26 и 27 от теста
13
193

ОПИСАНИЕ НА ИЗВОДИТЕ
ИзВоg N'
Означение
1,13
1СР,2СР
Име u фунkцuя
makmoBu BxogoBe { om Bucoko kьм нucko нuВо,
преВkлlочВане по фронm)
2, 12
1MR,2MR
BxogoBe за асинхронно нулиране
{akmuBнo Bucoko нuВо)
з.4,5,6,
1Qoto 1Оз.
11,10 , 9,8
uзxogu на mpuгepume
7
2Qo. to20з
GND
маса {О V)
14
Vcc
noлo>kumeлнo захранВащо наnреЖение
___
__ _J
{б)
{а)
{В)
{в)
Фиr. 8.17. HCMOS ИС 74НС393 - два 4-разредни двоични брояча. а. Функционална
схема. 6. Описание на изводите. в. Подробна логическа схема. г. Схема на IIЗВодите. (С
любезното разрешение на Signetics Corporation.)
От функционалната схема на фиг. 8.17а и
логическата схема на фиг. 8.17в се вижда , че
броячите се превключват от прехода 1 - О
на тактовия импулс. Изходите (Qo, Q1, Qz и
Q3) са асинхронни (т. е. не променят състо­
qнието си едновременно при постъпването
на тактов импулс). Както при всички броячи
с последователен пренос показанието на из­
хода малко закъснява, защото всеки тригер
се превключва от предиiШIИЯ, а не пряко от
тактовия импулс. Обърнете внимание, че в
означенията на този производител отсъства
символът> на тактовите входове СР. Това е
още един пример за разликите в означения­
та на различните производители.
Вторият CMOS брояч, който ще разгледа­
ме, е синхронен 4-разредеи двоичеи комби­
ниран брояч с нулuране, съдържащ се в ИС
74НС193. Този брояч има по-големи въз­
можности от 74НС393. Информацията за та­
зи ИС, показана на фиг. 8.18, е предоставе­
на от производителя.
Функционалната схема на ИС 74НС393 е
показана на фиг. 8.18а, а схемата на изводи­
те- на фиг.. 8.18б. 74НС393 има два такто­
ви входа (CPv и СРо). Единият (CPu) се из­
ползва за броене напред, а другият (СРо)­
за броене назад. В забележка към фиг. 8.18б
194
се посочва, че тригерите се превключват от
прехода О - 1 на тактовия импулс.
На фиг. 8.18г е показана таблицата на ис­
тинност на брояча 74НС193. Режимите на
работа, изброени в лявата колона, дават
представа за функциите на брояча. Тези ре­
жими са нулиране, паралелно заре:ждане,
броене напред и броене назад. От тази таб­
лица се вижда също кои изводи са входове и
кои са изходи.
На фиг. 8.18д са показани типични импул­
сни последователности за нулиране, пара­
лелно зареждане, броене напред и броеве
назад. Времедиаграмите са полезни за изяс­
няване на начина на действие на интеграл­
ните схеми.
На фиг. 8.19 и 8.20 са показани две въз­
можни приложения на CMOS броячите, раз­
гледани в този раздел. На схемата от фиг.
8.19 интегралната схема 74НС393 се изпол­
зва като прост 4-разреден брояч . Изводът
MR (асинхронно нулиране) трябва да се
свърже към О или 1. Този вход е активен при
високо ниво и затова при ниво 1 на МR из­
ходите са в състояние 0000. Когато нивото
на входа MR е О, броячът брои в нарастваща
последователност от 0000 до J 111.
Броячът 74НС 193 има по-големи възмож-

ОПИСАНИЕ НА ИЗВОДИТЕ
ИэВоg N~
Означение
Име u фунkцuя
3,2.6,7
QotoDз
uзxogu на mpuгepume
СРо
makmoB Bxog за броене назаg•
•
CPu
makmoB Bxog за броене нanpeg•
(а)
5
GNO
маса (О V)
в
РС
Bxog за асинхронно nаралелно
11
эаре>kgане (akmuBнo нucko ниВо)
12
Тёu
kраен uэxog за nренос nр и сумиране
(akmu8нo нucko нu6о)
13
Тёа
kраен изхоg за nренос nри изВа>kgане
(аkmи8но нисkо нuВо)
14
MR
общ Bxog за асинхронно нулиране
15, 1, 10,8
( akmu8нo 6ucoko нu6о)
o0toо3
Bxogo8e за gоннu
18
Уес
nоло>kиmелно захранващо наnреЖение
~ от нисkо kьм Bucoko нuВо, nре8kлlоч8ан om фронт
(6)
(8)
ВХОДОВЕ
изходи
MR~t,utroDoа,D2D3
аоа,0203fёuТJ:о
н
)( )(
L
)()()(х
l
l
l
l
н
L
н
)( )(
н
)()()()(
l
LLLн
н
L
Lх
L
LLl
l
l
Ll
Lн
L
L
Lх
н
LLl
L
l
l
L
Lн
н
L
LL
)(
нннн
ннннL
н
L
lн
х
нннн
нннн
н
н
L
н
·н·)(ххх
броене нanpeg
н•
н
L
нн
хххх
броене назаg
н
н..
'i'ёu· CPu 8 kpo• на броенеmо наэаg (0000)
Н • Bucoko нuВо на напреЖ:енuеmо ( 1)
"ТС0 • ср0 6 kрая на броенеmq нanpeg ( 1111)
(•)
·~·''
броене нanpeg-
ну,..uро.не Зape>kgnнe
(g)
L - нucko нuВо на нanpe>keнuemo (О}
Х ... беэ зно.чен uе
f - npexog om нucko kъм 8ucoko нu8о на makmoBuя uмnулс
(1) Нулuранеmо се uз8ьрш8а
незаВuсuмо om сьсmоянuеmо
на BxogoBeme за заре>kgане,
gаннu u броене.
(2) Когаmо св броu нanpeg,
на makmoBuя Bxog за броене
назаg (СР0) mряб8& ga uма
Bucoko нu6о. Когато се броu
наэаg, на makmo8uя Bx og за
броене нanpeg (CPu) mряб6а
ga uма Bucoko нu6о.
Послеgо8аmелносmu
Нулиране на uзxogume
ЗареЖ.gане на 1З В g8оuчен kog
Броене нanpeg go 14, 15 (nренос),
о.1,2
Броене назаg go 1, О, (nренос),
15, 14, 13
Ф11r . 8.18 . HCMOS ИС 74НС193 с11нхро11сн 4-разредсн реверсивен дво ичен брояч с
nаращ~лн о зареждане а . Функционална схема. 6. Описание на IIЗBOДIIТC . а. Разположение
Иа IШiOДII TC. г. Таблица на ИСТИННОСТ. д. TIIПIIЧIIИ IIOCЛCДOIJaTCЛIIOCTII За нулираНС ,
Jареждане и броене. (С любешота paзpeUteнue Signetics Col'poгation.)
195

TakmoBu uмnyлcu
ЛSlЛ..
TakmoB
Bxog
-~а;>СР
4s
Оз
021-----. .1
2s
о,~----------~
1s
Оо~----------------~
Начално
устаноВяВане
Брояч ·
(74НСЗ93)
Нулuране =1
Броене =О
MR
Фиг. 8.19. ИС 74НСЗ93, свързана като четириразреден двon•JeJJ брояч
оо
~----------03~~--г-+·~ 4 2
· -----1 02
L------------·--IIDз Брояч
02~-+--+--4~------~
0,~-+--.---------------~
00~--------------------------~
+5v
(74НС19З)
Фиг. 8.20. ИС 74НС193, свързана като бро11ч no моду.'l 6
ности. На фиг. 8.20 е показан брояч по мо­
дул6,койтоброиотОО1до 11О(от 1до6).
Това може да се използва в електронна игра,
която моделира хвърляне на зар. Логически­
ят елемент И-НЕ в брояча по модул 6 за­
действа B'fjqдa за асинхронно П<'ралелно за­
реждане (РЕ) с mшо О веднага, след като се
достигне най-голямото допустимо число
0110. След това в брояча се зарежда число­
то ООО 1, което е подадено постоянно на вхо­
довете за данни (от Do до D,). Тактоните им­
пулси се подават на тактовия вход за броене
напред (CPu). За да може броячът да работи
196
в нужния режим, входът за броене назад
(СРо) трябва да се свърже постоянно към +5
V, а входът за приоритетно асинхронно ну­
Лl'!ране (MR) --към маса. Този брояч по мо­
дул 6 илюстрира гъвкавостта при прiшоже­
нието на ИС 74НС193.
Тест
28. Разгледайте фиг. 8.17. ИС 74НС393 съ
държа два ___ (4-разредни, десетич
ни) брояча.

29. Разmедайте фиг. 8.17. Входът МR за
асинхронно нулиране на брояча
74НС393 е активен при __ (високо,
ниско) ниво.
ЗО. Разmедайте фиг. 8.17 . Тактовите входове
на брояча 74НС393 се превключват от
преход __ (1 -О, О - 1) на тактовия
импулс.
31. Схемата на фиг. 8.19 е на __ (синхро­
нен, асинхронен) брояч по модул __.
32. Разmедайте фиг. 8.18. 74НС193 е
__
(синхронен, асинхронен) 4-разреден ре­
версивен брояч с възможност за пара­
лелно зареждане.
33. Разmедайте фиг. 8.18. MR е вход за __
(синхронно, асинхронно) нулиране.
34. Разгледайте фиг. 8.18. Изходите на
74НС193 са означени с __ (Do-Dз,
Qo-Q-з).
35. Разmедайте фиг. 8.20. Избройте двоич­
ните комбинации в последователността
на броене на този брояч.
36. Разmедайте фиг. 8.20. Какво е предназ­
начението на тривходовия елемент И­
НЕ в този брояч?
37. Разгледайте фиг. 8.17а. Защо липсва сим­
волът> до тактовия вход, след като броя­
чите 74НС393 се превключват от фронт?
ВХОД
в42
+5v
ВХОД
(зенерuране на
•5v
случаоно чuсло)
4
в
IU1It -L
ёР
ТаОмер
3
---о о-о
sw,
.а,
ДВоuчен
0
брояч 2
Оз
(555)
(74НС393)
Фиг. 8.21. Електронна игра "По:щай числото"
8.9. ИЗПОЛЗВАНЕ НА CMOS БРОЯЧ
В ЕЛЕКТРОННА ИТРА
В този раздел ще разmедаме един пример за
използване на CMOS брояч в електронна
игра. Това е известната игра "Познай число­
то". В компютърния И вариант се генерира
случайно число и играчът се опитва да го
познае. Компютърът отговаря с един от
следните три отговора: правилно, твърде го­
лнмо, твърде малко. След това играчът пра­
ви нов опит и това продължава, докато поз­
нае числото. Играта печели този, който поз­
нае числото с най-малко въпроси.
На фиг.8.21 е показана схема на прост
електронен вариант на тази игра. Играта за­
почва с натискане на бутона SW,. В резул­
тат на това на броячния вход на двоичния
брояч се подава сигнал с честота 1 kНz. Ко­
гато се освободи бутонът, броячът ще съ­
държа случайно двоично число (между 0000
и 1111 ), което се подава на входовете В на
4-разредния компаратор 74НС85. Числото,
предположено от играча, се подава също в
двоичен код на входовете А на компаратора.
Ако случайното число (входове В) и предпо­
ложението (входове А) са равни, ще се акти­
вира изходът А = Воuт ( 1) и ще светне зеле-
+5v
изход
А,
А> BOUI
ТВърgе голямо
А2
Аэ
4-разреgен
Компаратор
А= Bout
ПраВuлно
А <BOU1
ТВърgе малkо
(74НС85)
Жълm
А>8,0 GND А<В,"
197

ният светодиод. Това означава, че предполо­
жението е било правилно. В този случай
трябва да се генерира ново случайно число
чрез натискане на swl.
Ако предположението на играча (входове
А) е по-малко от случайното число (входове
В), компараторът ще активира изхода А <
Воuт. Ще светне жълтият светодиод. Това оз­
начава, че предложеното число е било твър ­
де малко и играчът трябва да направи нов
опит, като въ в еде някое по-голямо число.
И накрая, ако предположението на игра
(входове А) е по-голямо от случайното чи
ло (входове В), компараторът ще активи
изхода А> Воuт. Ще светне червеният св
тодиод. Това означава, че предложено
число е било твърде голямо и играчът тря
ва да направи нов опит.
На фиг. 8.22 е показано по-подроб н
действието на 4-разредния компарато
74НС85. Фиг. 8.22а съдържа схема на из в
дите на ИС в поглед отгоре. На фиг. 8.226
BxogoBe за gаннu
r-----------~~----------~,
АзВ2А2А1В1А0В0
116
15
14
13
12 11
10
9
Азв2А2А,
в, Ао
,......
Вз
Во f-
А<ВА=В А>ВА>ВА=В А<В
Вх.
Вх.
Вх. uзх. uзх.
uз х.
•
1
2
з
4
5
6
7
18
83 \А <ВА =ВА>В1\А>ВА=ВА<В1 GND
Bxog за
v
V
gаннu BxogoBe за kackagнo Иэхоgu
сВьрзВане
(а)
Таб ли ца на ucmuннocm
ВХОДОВЕ ЗА СРАВНЯВАНИТЕ
ВХОДОВЕ ЗА КАСКАДНО
изходи
ДУМИ
С ВЪРЗВАН Е
Аз, Вз
А2,В2 А,.в,
Ао.Во А>В А<В А=В А>В А<В А=В
Аз> Вз
х
х
х
х
х
х
н
L
L
Аз<Вз
х
х
х
х
х
х
L
н
L
Аз=Вз А2>В2
х
х
х
х
х
н
L
L
Аз=Вз А2<В2
х
х
х
х
х
L
н
L
Аз=Вз А2=В2 А1>В1
х
х
х
х
н
L
L
Аз=Вз А2=В2 А1<В1
х
х
х
х
L
н
L
Аз=Вз А2=В2 А1=В1 Ао>Во
х
х
х
н
L
L
Аз=Вз А2=В2 А1=В1 Ао<Во
х
х
х
L
н
L
Аз=Вз А2=В2 А1=В1 Ао=Во
н
L
L
н
L
L
Аз=Вз А2=В2 А1=В, Ао=Во
L
н
L
L
н
L
Аз=Вз А2=В2 А1=В1 Ао=Во
х
х
н
L
L
н
Аз=Вз А2=82 А1=В1 Ао=Во
н
н
L
L
L
L
Аз=Вз А2=В2 А1=В1 Ао=Во
L
L
L
н
н
L
(б)
Фаtг. 8.22 . HCMOS ИС 74НС85 - компаратор. а. Схема на и з вод ите. 6. Табmща на истинност.
(С любезното разреиtение на National Semiconductor C01·pora tion.)
198

ВХОДОВЕ
Д6е 8-6uтo6u
g6ouчнu gyмu
А >В;п
А =В;п
А <В;п
Компаратор
74НС85
Во
в,
А >Bout
Bz
А= BOUT
83
А <Bout
t---tA >В;п
1----t А = B;n
1---IA <В ;"
Ао Компаратор
А, 74НС85
А2
Аз
ис2
-- ----- ----- -1 Во
изходи
---------------18,
А >Bout
А=Bout
А <Bout
~-------------182
--------------1Вз
Фиг. 8.23. Каскадно свързани компаратори
показана таблицата на истинност на компа­
ратора.
Компараторът 74НС85 има три "допълни­
телни" входа, които се използват за каскад­
но свързване на компаратори. На фиг, 8.23 е
показано типично каскадно свързване на
компаратори 74НС85. Тази схема сравнява
стойностите на две 8-разредни двоични ду­
ми А1А6АsАчАзА2А1Ао и В1В6ВsВ4В зВ2В1Во.
На изхода на IC2 се получава един от трите
отговора(А>В,А=ВилиА<В).
Тест
38. Разгледайте фиг. 8.21 . Ако двоичният
брояч съдържа числото 1ОО 1, а вашето
предположение е l О 11, ще светне ___ __
светодиод, който показва, че вашето
предположение е ___ (правилно, твър-
де голямо, твърде малко).
39. Разгледайте фиг. 8.21 . Как се генерира
слУчайното число?
40. Разгледайте фиг. 8.21 . Таймерът 555 е
свързан като __ (мултивибратор, мо­
новибратор).
41. Разгледайте фиг. 8.24 . Посочете цвета на
изходния светодиод за всеки интервал от
време (от t1 до t6).
8.10. ОТКРИВАНЕ НА ПОВРЕДИ
В ЛОГИЧЕСКИ УСТРОЙСТВА С ПАМЕТ
В предните глави беше описано откриване
на повреди в комбинационни логически схе­
ми (съставени от логически елементи). Ло-
199

~"l.__
~---,_
11оо_r--
~г
t6tst•tзt2t,
1оо
L_
оо
---,__
1оо~
1оооо
_г
Ф11r . 8.24 . Към въпрос 41 от теста
гическите схеми с памет съдържат тригери и
затова откриването на повреди в тях е по­
трудно. Досега за откриване на повреди из­
ползвахме главно логическа сонда и волтме­
тър . При търсене на повреди в схеми с па­
мет освен това е удобно да се използват и
някои други уреди като импулсни генерато­
ри, логически монитори и осцилоскопи . Из­
ползват се също анализатори на сигнали, ло­
гически анализатори и тестери за интеграл­
ни схеми .
На фиг. 8.25а е показана логическа сонда .
Обърнете внимание, че тази сонда има ключ
за избор между схеми с диодно-транзистор­
на или транзисторно-транзисторна логика
(DTLffTL) и CMOS схеми. С този ключ се
избира фамилията на проверяваните ИС .
Ако ключът MEМ/PULSE е в положение
PULSE, светодиодът PULSE ще светва за
около 0,3 s при всеки импулс с продължи­
телност над 50 ns. Ако този ключ е в поло­
жение МЕМ (запомняне), индикаторът
PULSE ще реагира на всяка промяна на сиг­
нала(от1къмОилиотОкъм1).Врежимна
запомняне индикаторът PULSE ще свети
продължително при всеки единичен импулс.
200
+5v
изход
ЧерВен
А = Bout 1--++~1-t----..
Зелен
4·разреgен
koмnapamop
(74НС85)
А < Bout 1--f-+~1-t----..
Жълm
Тази логическа сонда има и захранващ ка­
бел , който не е показан на фиг. 8 . 25а. Зах­
ранващият кабел се включва в гнездо , нами­
ращо се на задната част на сондата .
Друг уред за измерване на логическо ниво
е логическштt монитор. Един такъв мони­
тор е показан на фиг. 8.256. Лентовият кабел
се свързва към щипка за тестване на ИС ка­
то показаната на фиг. 8.25в. Тогава светоди­
одите показват логическите нива на всички­
те шестнадесет извода на интегралната схе­
ма. Светодиодите светят, когато съответни­
те логически нива са високи, и не светят , ко­
гато логическите нива са ниски или са в об­
ластта на неопределеност. Праговото напре­
жение, което се възприема като високо ниво
от уреда, показан на фиг. 8.256, е около 2,3
VзаTTLИСи70процентаотVссзаCMOS
ИС. С този логически монитор могат да се
проверяват както CMOS , така и TTL/DTL
схеми . Праговото напрежение може да се
настройва с регулатор, намиращ се в долна­
та част на уреда.
Логическите монитори често се вграждат
в тестови щипки, подобни на показаните на
фиг. 8.12в. Един такъв логически монитор е

(а)
(б)
(8)
(г)
Фиr. 8.25. а. Лоrичес~а сонда. 6. Лоrичес~и монитор. в. Тестов11 щип~и.
г. Лоrичес~и монитор (лоrичес~а щипка). (С любезното paзpeuteнue на
fnterp/ex E/ectronics, /пе.)
201

Фнr. 8.26. Цифров имnулсен rснератор за ТГL и
CMOS ИС. (С любез11ото разрешение на lnterplex
Electi"Onics . /п е.)
показан на фиг. 8.25г. Някои производители
и техници наричат този монитор логическа
щипка. Логическият монитор от фиг. 8.25г
обхваща шестнадесетте извода на двуредо­
вия корпус на ИС. Този уред е предназначен
за TTL и DTL ИС и има прагаво напрежение
около 2.0 v.
На фиг. 8.26 е показан цифров импулсен ге­
нератор. Това устройство извежда единичен
импулс, когато бутонът му се натисне еднок­
ратно. Според данните на производителя ши-
(а)
1
41',
'
рочината на импулса е 1.5 J1 в режим TTL и 1О
J1 в режим CMOS. Ако бутонът се натисне и
задържи, на изхода (върха) на импулсния ге­
нератор се генерира импулсна поредица с чес­
тота 1ОО импулса в секунда. Когато бутонът
не е натиснат, изходът е изолиран чрез висок
импеданс. Такова устройство се нарича уст­
ройство с три сьстояиил. Трите състотшя
на изхода са ниско , високо и високоомио .
Когато бутонът на импулсния генератор
от фиг. 8.26 се натисне еднократно, светоди­
одът светва за кратко време. Когато бутонът
се задържи, светодиодът свети продължи­
телно. Това показва, че се генерира импулс­
на последователност . Както и при логичес­
ката сонда, в задната част на генератора има
гнездо за захранващ кабел.
Както начинаещите, така и опитните тех­
ници намират , че тестерът за ИС е поле­
зен, когато се проверява дали една ИС, из­
ползвана в цифрова схема, работи правилно.
Тестерът за ИС, показан на фиг. 8.27а, из ­
ползва бърз метод за проверка . Той не е
много сложен, но е удобен за работа и е ев­
тин . С негова помощ могат да се проверяват
повечето TTL и CMOS ИС. Тестерът от фиг.
8.27а показва, че проверяваната CMOS ИС
4060 работи нормално.
На фиг. 8.276 е показан един много по-сло­
жен тестер за ИС. Той може да проверява ИС
в логически схеми и извън тях. Процедурата
за проверка на ИС извън логически схеми е
Фнr. 8.27. а. Евтttн тестер за ИС. (С любез11ото разрешение 1ш P1·ecision Motion.) б. Проrрамнруем тестер за
ИС. (С любезното разреше1ше на ВК P1·ecision.)
202

(а)
(6)
Фиr. 8.28. а . Съвременен двулъчев осцилоскоп с обхват 60 MHz, моде11 2160 (С любезнот о разрешение на
ВК Precision.) б. Лоrически аналюатор. (С любезното разрешение на Hewlett-Packш·d.)
следната. Първо се набира номерът на прове­
ряваната ИС . След това ИС се поставя в rnез­
дото ZIF в предната част на тестера и се на­
тиска буrонът за проверка . Индикаторът по­
казва дали ИС е в изправност или в нея има
повреда. Проверката на ИС, свързана в логи­
ческа схема, става чрез лентов кабел, вклю­
чен между куплунга от лявата страна на тес­
тера, и щипка за двуредов корпус, която обх­
ваща проверяваната ИС. Процедурата за
проверка е същата както за отделна ИС.
В повечето области на електрониката ос­
цилоскопът е може би най-важният уред,
използван в изследванията, проектирането и
откриването на повреди. Двулъчевите осци­
лоскопи, като показания на фиг. 8.28а, са
особено полезни при сравняване на сигнали
и наблюдаване на важни съотношения в
цифрови схеми. Осцилоскопите са много
подходящи за наблюдаване на периодични
или синхронни процеси в цифровите схеми.
С тях обаче трудно се наблюдават единични
случайни импулси или асинхронни процеси.
Единичните случайни импулси могат да се
дължат на шум в системата или на грешка в
проектирането. Обикновено това са много
кратки импулси - преходи 0-1-0 или
1-0-1, които се появяват, когато нивото на
сигнала трябва да бъде постоянно О или 1.
Логическият анализатор е специален
уред, който обикновено има много входни
канали (от 16 до над 40). Той квантува и за­
помня няколко входни сигнала и след това
ги извежда на екран. На фиг. 8.286 е показан
един типичен логически анализатор. Пре­
димствата на логическия анализатор пред
осцилоскопа се състоят в това, че има много
входни канали, възможности за кваm)'Ване
на сигнали, сравнително голяма памет и въз­
можност за откриване на асинхронни съби­
тия или единични случайни импулси . Еди­
ничните импулси могат да се запомнят и по­
късно да се разrnеждат на екрана.
Тест
42. Цифровите схеми, които съдържат три­
гери (например броячи), се класифици-
рат като ___ (комбинационни схеми,
схеми с памет).
43.
__
(Логическият монитор, Логичес­
ката сонда) може да проверява едновре­
менно логическите нива на всички изво­
ди на една ИС.
44. Единичното натискане на буrона на ге­
нератора на логически импулси от фиг.
8.26 извежда на изхода __ (последо­
вателност от импулси с честота около
100Hz; единичен импулс).
45. Осцилоскопът е много подходящ уред за
наблюдаване на ___ (асинхронни, пе-
риодични) цифрови сигнали .
46. Измервателният уред, наречен
___
(логически анализатор, логическа сонда)
има няколко входни канала, възможност
за квантуване на сигнали и запомняне на
сигнали за по-късно изследване.
8.11 . ОТКРИВАНЕ НА ПОВРЕДИ В БРОЯЧ
Да се опитаме да открием повредата в дву­
разредния асинхронен брояч, показан на
фиг. 8.29а. За удобство на фиг. 8.296 е пока­
зана схема на изводите на използваната в
този брояч ИС 7476. Обърнете внимание, че
203

+5 v -------4.....----------.
+5v
J
ВХОДОВЕ
+5v+5v
Reset
j_
CLK 1
1
о
PR1 2~
r-
IJCLR Q
'-1 -<J [.> CLK
о
1
3
г'-КPR
CLR
i
4
J1
5
LK ;R
~l
26
Lo >cLK
7
г Jс~я 1---
CLK
PR2
CLR 2
8
1
1
(б)
PS
+5v
+5v
(а)
16
К1
15
01
14 01
73 GND
12 К2
11 02
10 02
9
J2
PS
J
Q
FF2
к
CLR
о
•
2
•
3
•
4
•
5
о6
о7
•
8
изходи
16
•
15о
14
•
13о
12
••
11о
10
•
9
•
Логuчесku монumор
О -uзki\.-HИCKO НИВО ul\u
неgефuнuрана зона
•
• B kl\.-
ВИСОКО НИВО
(8)
Фиг. 8.29. а. Схема на двуразредсн брояч с последователен пренос, в кояw се търси повреда.
6. Схема на изводите на JК тpttrcp 7476. (С любезното разрещени е на National Semicoщluctoг
Corpomtion.). в. Показашtе на логическия монитор след нулирането на брояча
не всички означения на входовете и изходи­
те на фиг. 8.29а и 8.296 са еднакви. Напри­
мер входовете за асин.хронно установяване
са означени на логическата схема с PS. Съ­
щите входове са означени от производителя
с PR. Означенията на изводите може да са
различни при различните производители.
204
Независимо от това функциите на съответ­
ните изводи на всяка ИС, означена като
7476, са еднакви.
Проверката показва, че схемата на дефек­
тния двуразреден брояч може да се нулира
от ключа за нулиране в лявата част на фиг.
8.29а. Температурата на ИС изглежда нор-

мална и визуално не са открити никакви де­
фекти.
С помощта на генератор на логически им­
пулси (като показания на фиг. 8.26) се пода­
ва импулс на входа CLK на FF 1, като за цел­
та съгласно схемата на изводите върхът на
генератора трябва да се допре до извод 1 на
ИС 7476. При подаване на поредю~а от еди­
нични импулси последователността на брое­
нееОО(принулиране), 11, 10, 11, 10, 11, 10,
11 ит. н. Изглежда, че на изхода Q на FF2
винаги има 1, но ключът за асинхронно ну­
лиране може да го постави в състояю1е О.
След това захранването на схемата се из­
ключва. Към изводите на ИС 7476 се включ­
ва логически моЮIТор като показания на
фиг. 8.256. Захранването се включва отново.
Клю'IЪТ за нулиране се включва. Показани­
ята на логическият моЮIТор след тази про­
верка са показани на фиг. 8.29в. Сравнете
логическите нива, показани от логическия
монитор, с тези, които очаквате. За тази цел
използвайте дадената от производителя схе­
ма на изводите, показана на фиг. 8.296. Пос­
ледователната проверка на логическите ни­
ва на изводите показва, че на извод 7 има
ниско или неопределено ниво. Това е входът
за асинхроmю установяване (PS или PR), на
който съгласно логическата схема от фиг.
8.29а трябва да има ниво 1. Ако това ниво е
О или неопределено, то може да е причина за
непромеиящото се ниво 1 на изхода Q на
FF2.
За проверка на изход 7 на ИС 7476 се из­
ползва логическа сонда (като показаната на
фиг. 8 . 25а). И двата светодиода на сомата
не светят. Това означава, че нивото не е ни­
то О, нито 1. Изглежда, че изводът плава в
обласr<а на неопределеност между О и 1. ИС
възприема това понякога като О, а понякога
като 1.
ИС се изважда от гнездото за ИС с дзуре­
дов корпус. Вижда се, че извод 7 на ИС е
прегънат и не кокrапува с гнездото. Това е
причината, поради която той плава. Повре­
дата е илюстрирана на фиг. 8.30 . Това е чес­
то срещан дефект, който трудно се вижда,
когато ИС е в гнездото.
В този пример за търсене на повредата
бяха използвани няко:тко инструмента. Пър­
во, логическата схема и вашите знания за
нейното действие. Второ, дадената от про-
Фиr. 8.30 . Причината за иеизправJtос·гrа на схема­
та от фиr. 8.29
изводителя схема на изводите. Трето, гене­
ратор на цифрови импулси, с който бяха въ­
ведени единични импулси. Четвърто, логи­
чески моЮIТор, с който бяха проверени ло­
гическите нива на всички изводи на ИС
7476. Пето, логическа сонда, с която беше
проверен съмЮIТелният извод на ИС. И нак­
рая, повредата беше открита с помощта на
вашите познания за схемата и визуалната
проверка. Вашите познания за нормалната
работа на схемата и вашата наблюдателност
са може би най-важните инструменти за от­
криване на повреди. Логическите генерато­
ри на имnулси, сондите, мониторите, анали­
заторите, тестерите и осцилоскопите са са­
мо помощни средства.
Проблемите, причинени от п..nаващи вхо­
дове поради прегънати изводи, се срещат
много често. Добра практика е да проверя­
ватР. дали на всички входове е подадено пра­
вилното логическо ниво. Това е особено
важно за CMOS ИС.
Тест
47. Разшедайте фиг. 8.29. В тази схема ни­
вото па изводи 4, 9, 12 и 16 на входове­
те J и К на тригерите трябва да бъде
___
(1, 0).
48 . Разгледайте фиг. 8.29. Нивото на изводи
3 и 8 на __ входове на тригерите
трябва да повтаря <~ивото на. ключа за
нулиран е .
49. Разгледайте фиг. 8.29. В тази схема ни­
вата па изводи 2 и 7 на __ входuве на
тригерите трябва да бъде ___ (1 , 0).
50. Разrледайте фиг. 8.29. В тази схема беше
открита повреда в извод-·-· Логичес-
кото юшо на този извод беше ___.
205

1
ОБОБЩЕНИЕ
1. Броячите се състоят от последователно
свързани тригери.
2. Броячите могат да работят асинхронно
или синхронно. Асинхронните броячи
имат по-прости схеми от синхронните.
3. Модулът на един брояч е броят на различ­
ните състояния, през които броячът пре­
минава за един цикъл на броене. Напри­
мер един брояч по модул 5 приема след­
ните състояния: ООО, 001, 010, 011 и 100.
Четириразредният двоичен брояч има че­
тири двоични позиции и може да брои от
0000 до 1111 (от О до 15 десетично).
5.)(арактеристиките на броячите могат да
се променят чрез добавяне на логически
елементи. По този начин броячите могат
да се проекn;rрат така, че да броят до зада­
дено число, т. е. може да се променя моду­
лът на брояча.
6. Броячите могат да се проектират за брое­
не в нарастваща или намаляваща последо­
вателност . Реверсивните броячи съчета­
ват и двете възможности.
7. Броячите могат да се използват като де­
лители на честота.
8. Производителите предлагат голямо раз­
нообразие от броячи. Те предоставят под­
робна информация за всяка ИС, съдържа­
ща броячи. В тази глава бяха разгледани
няколко TTL и CMOS ИС на броячи.
9. Означенията на изводите и логическите
символи за ИС от един и същи тип,
предлагани от различни производители,
могат да се различават.
10.Компараторът сравнява две двоични
числаАиВиопределядалиА=В,А>
В или А< В. Няколко компаратора могат
да се свързват каскадно, за да сравняват
по-големи двоични числа .
11. Познаването на схемата и наблюдател­
ността са най-важните инструменти при
откриване на повреди. Освен това могат
да се използват логически сонди, волт­
метри, логически монитори, генератори
на цифрови импулси, логически анализа­
тори, тестери на ИС и осцилоскопи.
BЪIIPOCII JA llPПOBOP
8.1. Начертайте логическа схема на асинхронен брояч по модул 8. Използвай­
те три JK тригера. Начертайте времедиаграми на сигналите на входа CLK
и на трите индикатора на изхода, означени с С, В и А (С е индикатор на
206
старшия разред).
·
8.2 . Начертайте таблица (подобна на таблицата от фиг. 8.1 ), показваща двоич­
ната и десетичната последователност на брояча по модул 8 от въпрос 8. 1 .
8.3 . Начертайте времедиаграма (подобна на тази от фиг. 8.26), която показва
осем тактови импулса и състоянията на изходите (Q) на тригерите FFI ,
FF2 и FF3 на брояча по модул 8 от въпрос 8 .1 . Приемете, че тригерите се
превключват от отрицателния фронт.
8.4. __ (Асинхронният ,
С1-шхронният) брояч има по-сложна схема.
8.5. Входовете CLK всихронните броячи са свързани _ _ (паралелно , пос­
ледователно).
8.6. Начертайте логическа схема на 4-разреден асинхронен изваждащ брояч
(брояч назад). В този брояч по модул 16 използвайте четири JK тригера.
Начертайте вр емедиа грамите за входа CLK, входа PS и четирите изходни
индикатора, означени с D, С, В и А .
8.7 . Ако асинхроюшят брояч от въпр ос 8.6 брои назад без принудително
спиране , кои са триrе състояния, които следвателед 00 11, 0010 и 0001?

8.8 . Проектирайте отново 4-разредния брояч от въпрос 8.6 , така че да брои от
1111 до 0000 и след това да спира. За тази цел добавете към вашата пре­
дишна схема логически елемент ИЛИ с четири входа.
8.9 . Начертайте блокова схема (подобна на тази от фиг. 8.12), която показва
как могат да се използват два брояча, за да се получи на изхода сигнал с
честота 1 Hz, когато на входа се подаде сигнал с честота 1ОО Hz.
8.10. Разrnедайте брояча 7493 от фиг. 8.13 .
а. Кое е максималното число в последователността на броене на този
брояч?
б. Това е __ (асинхронен, синхронен) брояч.
в. Какво трябва да бъде нивото на входовете за нулиране, за да може
броячът да брои?
г. Това е __ (сумиращ, изваждащ) брояч.
д. ИС 7493 съдържа __ тригера.
е. Какво е предназначението на логическия елемент И-НЕ в брояча
7493?
8.11 . Разrnедайте брояча 74192 от фиг. 8.14 .
а. Кое е максималното число в последователността на броене на този
брояч?
б. Това е __ (асинхронен, синхронен) брояч.
в . За да се нулира броячът, необходимо е логическо ниво __ (0, 1).
г. Това е __ (сумиращ, изваждащ, реверсивен) брояч.
д. Как можем да установим на изходите на ИС 74192 състояние 1001?
е. Как заставяме брояча да брои назад?
8.12 . Начертайте схема (подобна на тази от фиг. 8.15а), в която броячът 7493
е свързан като 4-разреден (по модул 16) асинхронен брояч (вж. фиг.
8.13).
8. 13. Разrnедайте фиг. 8.31. По време на импулса а броячът 74192 е в режим
на __ (нулиране, броене напред, зареждане).
8.14. Какво е състоянието на изхода на брояча 74192 след всеки от осемте им­
пулса, показани на фиг. 8.31.
8.15 . Разrnедайте брояча 74НС393 от фиг. 8.17.
а. Това е __ (асинхронен, синхронен) брояч.
б. Това е __ (сумиращ, изваждащ, реверсивен) брояч.
ДВОИЧЕН ИЗХОД
1
ВХОДОВЕ
w
-
_.о.__.о___.о.__.о__ __о.__.о.__.о~~~
Фиr. 8.31. Към въrrрос11 8.13 11 8.14
207

Фиr. 8.32. Към въпроси 8.17 и 8.18
~--,__
~--,__
11оо о __;r--
~_г
t6tsr4tзt2r,
о о11
L_~
о оr1
~
о о11
__r--
1оо_г
Ф11r. 8.33 . Към въпрос 8.20
208
+SV
ДВОИЧЕН ИЗХОД
+5v
4
2
Брояч 0 2 1---t -- --'
о, 11--+-----'
(74НС193)
изход
А> Bout t--+t~t+---...,
ЧерВен
4-разреgен
koмnapamop
А = Bout t---t+~+---·
Зелен
(74НС85)
А < Bout t--+t-31н----~
Жьлm

14
в. Изводите MR са __ (асинхронни, синхронни) входове, активни
при ниво __ ( 1, 0), които нулират изходите.
г. Всеки брояч съдържа четири __ (RS, Т) тригера.
д. Това е __ (CMOS, TTL) брояч.
8.16. Разrnедайте брояча 74НС193 от фиг. 8.18 .
а. Когато изводът MR се активира с __ ( 1, 0), всички изводи се ну­
лират.
б. Това е __ (асинхронен, синхронен) брояч.
в. Когато входът __ се активира с ниско ниво, паралелните данни от
входовете D 0 - D3 се прехвърлят на изходите Q0 - Q3•
г. Когато тактовите импулси се подават на извода CPu, изводът CPD
трябва да се свърже към __ (+5 V, GND).
8.17 . Разrnедайте фиг. 8.32. Посочете режима на работа на брояча 74НС 193
по време на всеки от импулсите от а до h.
8.18. Разrnедайте фиг. 8.32. Посочете състоянието на изхода на брояча
74НС193 по време на всеки от импулсите от а до h.
8.19. Разrnедайте фиг. 8.23. Двата компаратора 74НС85 са свързани _ _, за
да могат да сравняват две __-разредни двоични числа.
8.20. Разrnедайте фиг. 8.33. Посочете цвета на изходния индикатор , който ще
свети през всеки от интервалите от t, до t6.
8.21 . Докато осцилоскопът е много подходящ за наблюдаване на периодични
цифрови сигнали, логическият __ (анализатор, монитор) е по-подхо­
дящ за наблюдаване на асинхронни сигнали.
8.22 . Апаратурата, показана на фиг.
__(8.25а,
8.27а) е подходяща за про­
верка на изправността на ИС.
8.23. __ (тестер,
генератор) служи за въвеждане на сигнал в схемите.
8.24 . Избройте пет измервателни уреда, които се използват за проверка и от­
криване на повреди в цифрови логически схеми с памет .
Bblii'OCII С IIOIШIIШI.\ 'll'~;tHOC 1'
8.1. Кои типове тригери са подходящи за използване в броячи поради това, че
имат режим на превключване?
8.2 . Начертайте логическа схема на асинхронен брояч по модул 5. Използвай­
те три JK тригера и един двувходов логически елемент И-НЕ. Начертай­
те времедиаграмите на входовете CLK и трите изходни индикатора, озна­
ЧенисС,ВиА.
8.3 . Начертайте логическа схема на брояч по модул 1О, който използва ИС
7493 .
8.4 . Начертайте логическа схема на брояч с коефициент на делене 8, в който
се използва ИС 7493. Посочете на кой от изходите се получава сигналът
с честота, 8 пъти по-малка от входната.
8.5. Разrnедайте фиг. 8.31. Посочете режимите на работа на брояча по време
на всеки от входните импулси от а до h.
8.6. Разrnедайте фиг. 8.17 . Защо входове 1MR и 2МR се наричат асинхронни?
8.7. Разrnедайте фиг. 8.18. Заради кой режим на работа броячът 74НС193 се
нарича с предварително установяв<:не?
8.8 . Разrnедайте фиг. 8.32. Посочете модула и последователността на броене
на този брояч.
209

8.9. Проектирайте десетичен брояч (от О до 9 десетично), като използвате ИС
74НС193 и един двувходов елемент И.
8.1 О. В __ (асинхронния, синхронния) брояч всички изходи п1юменят със­
тоянието си едновременно.
8.11. Когато става въпрос за брояч с коефициент на делене 6, какво е най-ве­
роятното му приложение?
Отговори па тестовете
1.2
2.4
3. nревключване
4. имnулс а= ОО
имnулс Ь= 01
имnулс с= 10
имnулс d= 11
имnулс е= ОО
имnулс/= 01
5. асинхронен; десетичен
6. асинхронен; 5
7. имnулс а= 111, след това се
нулира (ООО) неnосредствено
преди имnулс Ь.
импулс ь = 001
имnулс с= 010
имnулс d = 011
имnулс е = 1ОО
имnулс.{= ООО
8. синхронен
9. nаралелно
1О. превключване
11. всички тригери
12. nревключване
13. от1къмо
14. само FFI
15. имnулс а= ОО
210
имnулс Ь = 11
имnулс с= 10
имnулс d= 01
импулс е= ОО
имnулс/= 11
16. изваждащ
17. 1; nревключване
18. О; съхранение
19. 1000
20.2
21. 0000 (нулиране)
22. 4; сумиращ
23. 10
24. 5
25. високо
26.точкаВ =200Hz
точка с= 100Hz
точкаd=50Hz
27.8
28. 4-разредни
29. високо
зо. 1-0
3 1. 16; асинхронен
32. синхронен
33. асинхронен
34. Qo-Qз
35. 001,0010,0011,0100,0101,
0110 (от 1' до 6 десетично)
36. Да установява брояча в със­
тояние 0001 след 0110.
3 7. Различните производители
използват различни означе­
ния на схемите и изводите
им.
38. червеният; твърде голямо
39. Чрез натискане и отпускане
на ключа SWt.
40. мултивибратор
41. tt = червен
t2 =зелен
tз =червен
Ц= жълт
ts =червен
th= зелен
42. Схеми с памет
43. Логическият монитор
44. единичен имnулс
45. nериодични
46. логически анализатор
47. 1
48. нулиращите
49. установяващите
50. 7; nлаващо

ГЛАВА. 9
Преместващи регистри
1
В тази глава са разгледани следните в1,npocu:
1. Класификация на преместващите регистри.
2. Схема на регистър с последователно зареждане, съставен от D тригери.
3. Характеристики на някои TTL и CMOS преместващи регистри.
4. Пример за приложение на преместващ регистър -цифрова рулетка, съдър­
жаща управляван от напрежение генератор на импулси, кръгов брояч, схема
за инициализация и звуков усилвател.
5. Откриване на повреди в схеми с преместващи регистри.
Типичен пример на преместващ регистър може да се види в калкулаторите.
Когато въвеждате от клавиатурата следващата цифра, въведените вече цифри
се преместват наляво на индикатора. За да въведете числото 268, трябва да из­
вършите следното. Първо трябва да натиснете и да освободите клавиша 2. В
десния край на индикатора се появява цифрата 2. След това трябва да натисне­
те и освободите клавиша 6. При това цифрата 2 се премества с една позиция на­
ляво, а в десния край на индикатора се появява цифрата 6. Сега на индикатора
се вижда числото 26. Накрая трябва да натиснете и освободите клавиша 8. Се­
га индикаторът показва 268. Този пример показва две важни характеристики на
преместващия регистър: .\) той представлява временна памет и запомня числа­
та, въведени на индикатора (даже след оmускане на клавишите); 2) той премес­
тва числата наляво върху индикатора след всяко натискане на клавиш. Тези ха­
рактеристики на запомняне и преместване правят преместващия регистър мно­
го ценен за цифровите електронни системи. Тази глава ще ви запознае с пре­
местващите регистри и ще ви обясни тяхното действие.
1
Преместващите регистри са съставени от
свързани помежду си тригери. Ние споме­
нахме в гл. 7 и 8, че тригерите се характери­
зират с възможност за запомняне. Тази тях­
на характеристика се използва в премества­
щите регистри. Вместо да се съставят от от­
делни логически елементи или тригери, пре­
местващите регистри могат да се намерят в
интегрално изпълнение.
от кодиращото устройство към процесора.
Друг преместващ регистър временно съх­
ранява данните, предавани от процесора
към декодера. Преместващите регистри се
използват и на други места в цифровите
системи.
Преместващите регистри често се изпол­
зват за кратковременно съхраняване на дан­
ни. На фиг. 9.1 е показан типичен пример за
използване на преместващи регистри в
цифрова система, например калкулатор.
Един преместващ регистър се използва за
съхраняване на информацията, предавана
Преместващите регистри могат да се кла­
сифицират по начините на въвеждане (за­
реждане) на данните в запомнящите елемен­
ти и на извеждане (четене) на данните от
тях. На фиг. 9.2 са показани четири типа
преместващи регистри, класифицирани по
следния начин:
1. Регистър с последователно въвеждане и
последователно извеждане (фиг. 9.2а) -
послесователен вход/изход.
211

mrnш
шшm ~
Kogupaшo
f-
ПреместВаш
f-
ОбработВаш
f-
ПреместВаш
шmm
устройстВо
регuстър
блоk
регuстър
1]]
Фиr. 9.1. Цифрова система с преместващи реrистри
Послеgо6аmелно
Вь6еЖgане
··01
..
--
....
Послеgо6аmелно
6ь6еЖgане
... ,0_......,..,...
MSB
1
о
MSB
1
1
MSB
1
,
(а)
Паралелен uзxog
Л'------L....,SB\,
о
(6)
Паралелно 6ь6еЖgане
л
LSB
\
оо
о
о
(8)
Паралелно 6ь6еЖgане
л
LSB
\
оо
,
оо
Паралелен uзxog
(в)
...
Дekogep
-
Послеgо6аmелно
uз6еЖgане
1о...
Послеgо6аmелно
uз6еЖgане
о1...
в
Фиr. 9.2 . Характеристики на преместващите реrнстри: а. Реrистър с последователно въвеждане и
последователно извеждане. 6. Реrистър с последователно въвеждане и паралелно извеждане. в. Реrнстър
с паралелно въвеждане и последователно извеждане. г. Реrистър с паралелно въвеждане и паралелно
извеждане
212

Bxog за gаннu
ВХОДОВЕ
FFA
CLR
ИЗХОДИ
FFD
CLR
~ ~akmoBu
__J ~xogoBe ~._---+----~----~--------~--~
Нулuране-------4~--------е---------~--------~
Фиr. 9.3 . 4-разреден преместващ реrистър с последователно въвеждане, използващ D
триrери
2. Регистър с последователно въвеждане
и паралелно извеждане и последователен
вход/изход (фиг. 9.26).
3. Регистър с паралелно въвеждане и пос­
ледователно извеждане (фиг. 9.2в)- пара­
лелен вход/последователен изход.
4. Регистър с паралелно въвеждане и парале­
лен изход (фиг. 9.2г)- паралелен вход
/изход.
Основните характеристики на всеки тип
регистър са илюстрирани на фиг. 9.2 с по­
мощта на 8-разредни регистри. Тази класи­
фикация често се използва в справочните
данни на производителите.
9.1 . ПРЕМЕСТВАЩИ РЕГИСТРИ
С ПОСЛЕДОВАТЕЛНО ВЪВЕЖДАНЕ
На фиг. 9.3 е показана основната схема на
преместващ регистър. Тя е съставена от D
тригери. Този регистър се нарича 4-разреден
преместващ регистър, защото има четири
позиции за запомняне на данни: А, В, С и D.
Таблица 9.1 и фиг. 9.3 поясняват действи­
ето на този преместващ регистър. Отначало
се нулират всички тригери и всички изходи
(А,В,СиD)савсъстояниеО(навходаCLR
се подава 0). Това състояние е показано в
ред 1 на табл. 9 .1. Изходите остават в състо­
яшl.е 0000 до пристигането на тактов импулс
на входа CLK. Тогава състоянието на изхо­
да се променя на 1000 (ред 3 на табл . 9.1),
защото нивото 1 от входа D на FF А се пре­
цавана изхода Q. Слец това ш: входа з а дан-
ни се подават две единици (тактови импулси
2 и 3 от табл. 9.1), които се преместват на­
дясно. След това на входа за данни се пода­
ва поредицата 00000 (тактови импулси от 4
до 8). От таблицата се вижда как тези нули
се преместват по индикаторите (редове от 6
до 10). Тактовият импулс 9 въвежда 1 от
входа за данни. По време на импулс 10 ни­
вото на входа за данни става отново О. По
време на импулсите 9 - 13 единствената
единица, намираща се в регистъра, се пре­
мества надясно. На ред 15 се вижда как тази
единица "изпада" от десния край на премес­
тващия регистър и се изгубва.
Вие си спомняте, че D тригерът се нарича
още тригер със закъснение. Той просто пре­
дава данните от входа D на изхода Q със за­
къснение един тактов импулс.
Схемата, показана на фиг. 9.3, се нарича
преместващ регистър с последователно
въвеждане. Това наименование се дължи на
факта, че с един тактов импулс в регистъра
може да се въведе само един бит от данните.
Например, за да се въведат в регистъра би­
товете О 111, трябва да се премине през пос­
ледователността, показана на редове 1 - 6
от табл. 9.1 . За зареждането на ООО 1 в този
преместващ регистър са необходими петте
стъпки, показани на редове 1О - 14 . Според
класификацията от фиг. 9.2 това би трябва­
ло да се c~rnтa за регистър с последователно
въвеждане и паралелно извеждане. Ако оба­
че данните се взимат само от FF D. той се
превръша в регистър с пос ледов ателно въ­
веждане и последователно извеж-дане.
213

~'
B~ogo6$
.. ,.
ИЗ)(оgt~,
~:...r--'".-·-.
FFA FFS FFCТFD
нулu-
Takmo6
Peg·
в
сD
ра-н~ Даннu uмnулс 1· А
~
.
1
о
о
о
о
о
о
о
2
1
1
о
о
о
о
о
3
1
1
1
1
о
о
о
4
1
1
2
1
1
о
о
5
1
1
3
1
1
1
о
6
1
о
4
о
1
1
1
7
1
о
5
о
о
1
1
8
1
о
6
о
о
о
1
9
l
о
7
о
о
о
о
10
1
о
8
о
о
о
о
-
11
1
1
9
1
о
о
о
12
1
о
10
о
1
о
о
13
1
о
11
о
о
1
о
---- f --·
-
12ri
о
о
1
14
1
о
--~L_... _!_t о 13
о
о
о
о
о
о
о
ВХОДОВЕ Даннtl
/
TakmoBu
~мnул с u
D
CLK
FFA
CLR
FF8
CLR
изходи
FFС
Нулuра~н~е~--~---------4~------~
, 1..д_ ..,..,- -
Ф11r. 9.4. Към въпроси 1 - 3 от теста
Преместващият регистър от фиг. 9.3 може
да се преобразува ч 5-разреден преместващ
регистър чрез просто добавяне на още един
D тригер . Обикновено преместващите ре ·­
гистри имат 4, 5 ~ти 8 разреда . Те :могат да
съдържат и други типове тригери, наnример
ЛС или RS тр;IГери.
214
Теп
1. На фиг. 9.4 е !Т•Жазэн премествf\Щ регис­
тър с ·-- (паралеJ1но.
последователно)
въвеждане .
2. Посочете съдържанието на регистъра от
фиг. 9 4 след всеки от шестте тактови им­
пулса.
3. По време на един тактов иьmулс в премес­
тващия регистър от фvr.Г. 9.4 се въвежда
___
(група от три бита, един бит).

9.2. ПРЕМЕСТВАЩ РЕmСТЪР
С ПАРАЛЕЛНО ВЪВЕЖДАНЕ
Преместващип регистър с последователно
въвеждане, който разrnедахме в предишния
раздел, има два недостатъка. Първо , на все­
ки такт в него J\!{)Же да се въвежда само един
бит информация . Второ, при преместването
се изгубва съдържанието на най-десния раз­
ред. На фиг. 9.5 е показана система , която
позволява едновременно (паралелно) въ­
веждане на четири бита на входовете А, В, С
и D. Тази система позволява да се добави
възможност за зацикляне, така че данните
на изхода да се подадат обратно на входа, за
да не се загубят.
На фиг. 9.56 е показана логическата схема
на цикличен 4-разреден преместващ регис­
тър с паралелно въвеждане. В този премест­
ващ регистър се използват четири JК триге­
ра . Обърнете внимание на обратните връзки
от изходите Qи Qна FF D към входовете J и
К на FF А. Тези обраnш връзки позволяват
данните от FF D, които биха се изгубили, да
rг_!)еминат отново през преместващия регис­
тър. Когато на входа CLR се подаде логичес­
ка О, изходите преминават в състояние 0000.
Входовете за данни А, В, С и D са свързани
към входовете за асинхронно установяване
(PS) на тригерите, чрез които във всяка по­
зиция може да се въведе логическа 1. Ако на
някой от ключовете, свързани към входовете
изходи
Даннu {;----а
ВХОДОВЕ ~----------~
Takmo8u
4-разреgен
цukлuчен
nреместВащ
регuсmър
о,
BxogoBe ------а
Нулuране -------<CJ
Паралелно {
ВъВеЖgанu
gаннu
ВХОДОВЕ
TakmoBu
BxogoBe
Нулuране
D
с
в
А
LJ ~йо..
FFA
....
CLK
г-<:
г KCL~R'(J
~
JPSО
FFВ
1> CLK
KCLR(J
I;J
(а)
изходи
cr~c D
(
~
а. JPSйОс JPSООо
FFC
FFD
г-<: !>сLк ,--с I>CLK
..
кс.,Rй~
KCLR ...
ч
(б)
Ф111·. 9.5 . Цикличен 4-разреден преместващ регистър с паралелно въвеждане. а. Блокова схема. 6. Схема
на свързване
215

Таfiшща 9.2. Дt•iiс••нн· на цttK,ltl'l~ll -1-рачн·д~•• щн·м~сtnащ prtнcтt.p с
нара.Jt•лно 11 Ыlt'Ждан~
1
1
1111
2
о1111
3
11о11
4
1
1111
5
11111
6
11111
7
11111
8
1
1111
9
о
1111
10
1·1оо1
11
1
1111
12
11111
13
11111
14
11111
15
11111
за данни, се подаде дори за кратко време ни­
во О, на съответния изход ще се появи логи­
ческа 1. При поява на тактов импулс на вхо­
довете CLK на JK тригерите данните ще се
преместят надясно. Данните от FF D ще се
върнат обратно към FF А.
Таблица 9.2 пояснява действието на пре­
местващия регистър . с паралелно въвеждане.
Когато включите захранването, на изходите
може да се установи произволно състояние,
например това, което е показано на ред 1.
Ред 2 показва състоянието на регистъра
след нулиране от входа CLR. Ред 3 показва
състоянието 0100, заредено в регистъра с
помощта на ключове, свързани към паралел­
ните входове. В редовете от 4 до 8 са пока­
зани пет тактови импулса и преместването
на данните надясно. От редовете 5 и 6 се
вижда как състоянието l се връща от десния
край (FF D) в левия край (FF А) на регистъ­
ра. В този случай се казва, че единицата се е
зациклил а.
Ред 9 показЕа как регистърът отново се
нулира от входа CLR. На ред 9 е въведена
216
о
1
1
1
о
о
о
о
о
о
о
о
1
о
о
1
о
о
1
о
2
о
о
о
1
3
1
о
о
о
4
о
1
о
о
5
о
о
1
о
о
о
о
о
о
1
1
о
6
о
о
1
1
7
1
о
о
1
8
1
1
о
о
9
о
1
1
о
10
о
о
1
1
нова информация от входовете за данни. В
редовете от 11 до 15 информацията в регис­
търа е преместена пет пъти от тактови им­
пулси. Забележете, че след всеки четири
последователни тактови импулса първона­
чалното състояние на регистъра се възста­
новява (сравнете редове 11 и 15 или 4 и 8).
Регистърът от фиг 9.5 може да се класифи­
цира като запомнящо устройство с паралел­
но въвеждане и паралелен изход.
Зациклянето на преместващия регистър
от фиг. 8.56 може да се премахне чрез пре­
късване на двете обратни връзки. Тогава той
се превръща в регистър с паралелно въвеж­
дане и паралелен изход. Ако обаче се разг­
лежда само изходът от FF D, този регистър
е запомнящо устройство с паралелно въвеж­
дане и последователно извеждане .
Тест
4. Устройството на фиг. 9.6 е цикличен пре-
местващ рсгистъr с ___ (по.:ле)..\о вател-
но , паралешю) въвеждане .

w
изходи
1 .......... Даннu
~с~-----------------,
1 ~/_в_____,
1
11А
w
ВХОДОВЕ
PS
FFA
CLK
а
PS
J
FFВ
CLK
TakmoB
"" "'Bxog
Нулuране
1 1.!_
Фиr. 9.6. Към въпрос11 4- 6 от теста
5. Разгледайте фиг. 9.6. Посочете режима на
работа на преместващия регистър по вре­
ме на всеки от осемте тактови импулса. В
отговора използвайте термините нулира­
не, паралелно въвеждане и преместване
надясно .
6. Посочете съдържанието на регистъра от
фиг. 9.6 непосредствено след всеки от
осемте тактови импулса (А = ляв разред,
С = десен разред).
9.3 . УНИВЕРСАЛЕН ПРЕМЕСТВАЩ
РЕГИСТЪР
Когато разглеждате каталози, ще забележи­
те, че производителите предлагат много ИС,
съдържащи преместващи регистри. В този
раздел ще разгледаме една такава ИС -
двупосочния 4-разреден универсален пре­
местващ регистър 74194.
ИС 74194 е преместващ регистър с много
възможности, който притежава повечето от
характеристиките, които разгледахме досега.
Преместването може да се извършва наляво
или надясно. Въвеждането на данни може да
бъде последователно или паралелно. Някол­
ко 4-разрещш регистъра 74194 могат да се
снържат каскадно и да образуват преместващ
регистър с осем или повече разреди. О;.;uен
това тозп реr11стър може да зацикля даl'литс.
Схемите и таблиците, показани на фиг. 9. 7,
са взети от каталога на Texas Instruments.
Ако прочетете описанието на преместващия
регистър 74194, дадено на фиг. 9 . 7а, ще по­
лучите добра представа за това, което може
да прави този преместващ регистър.
Логическата схема на регистъра 74194 е
показана на фиг. 9.76. Тъй като това е 4-раз­
реден регистър, схемата му съдържа четири
тригера. Освен това този универсален пре­
местващ регистър съдържа и допълнителни
логически елементи за осъществяване на ня­
кои от функциите си. Схемата на изводите,
показана на фиг. 9.7в, съдържа означенията
на входовете и изходите.
Таблицата на истинност и времедиагра­
мите, показани на фиг. 9.7г и 9.7д, са мно­
го полезни за точното описание на работа­
та на регистъра 74194, защото илюстрират
режим:и:те на нулиране, въвеждане, премес­
тване надясно, преместване наляво и бло­
киране.
Тест
7. Избройте режимите на работа на универ­
салния преместващ регистър 74 194.
8. Разгледайте фиг. 9.7. Ако на двата управ­
ляващи входа (Sои S1) па регистъра 74194
има l, устройството е в режим на ____ .
9. Разгдедайте фиг. 9.7. Ако на двата уnрав -
217

а. ОПИСАНИЕ
Този двупосочс11 nреместващ реrистьр с проектиран така, че предост~ви факт11чсск11 sсн•tкн функцни, които един снстсме11
проеh.а;.ант би желал да рс;tлllзира с '1реместващ рсr11стър. Схемата съдържа 45 еквинапе••тни логически елемсttта и ама
пара.ilелни иходове, паралелtrн ••зходк, nослсдоватrJrни входове за премсстRане надясно и налива, входове за )'Правление ка
рt'Жнмэ tla работа и вход за 11ул tранс, който е ttрнорнтетен. Рсrttстърът има чет11р11 отдм11н режима на работа, а именно:
Парале.rшо зарежда11е
Пре"естоане 11адисно (в 11осока от QA К1оМ QD)
Премества11е Jtaлиno (в 11осока от QD ~<-ъм QA)
Блокиране
Сюtхршшото napa;aeлtro зареждане се IIJвъpwвa чрез noдaвatte 11а данни на четирttте входа и 11а внсоки нива 11а nходовете за
управле1111е tta режима SO 11 Sl. Да11tштс се зареждат в съответtште тригери 11 се появиват на изходите след положиrелн11н фронт
на тактови и Jtмllyлc. По време 11а nаралеJtното ЗИiреждане носледоваТ('.JIНото nъвежда11е и преместване на дан11и се блокира.
Преместван~то надисно се извършва сни~ро11но ори ttарастващна фронт на т:.ктов11я импудс, когато нивото на SO е високо, а
на Sl -ниско. При този режtш дaHIIIITC се подават последователно на входа за премества11е 11адисно. Когато иttвото 11а SO е
ниско, а на Sl -високо, данмнте се ttpt:мecrвaт сн••хроtнtо наливо, като JIOBitтe да1нrи се въвеждат на входа за nремества11е
налаво.
Подаването tra тактови 1tмпу,~1сн към трнrсрнте се блокира, когато rrивата на двата входа за уnравлеt111е 11а режима са ниски.
СьстоАttнето 11а входовете SO 11 Sl трябва да се променя са'Ио когато ttивото на тактов11я вход е високо.
(б) ЛОГИЧЕСКА СХЕМА
Посла<.JОВаmелен Bxog
ПослеgоВаmелен Bxog за
Парале~нu BxogoBe
ре
в
ав
за nреместВане наgясно ,-------------''-----------"-'--м.......есm ане н ля о
А
(В) РАЗПОЛОЖЕВИЕ НА ИЗВОДИТЕ (г) ТАБЛИЦА НА фУНКЦИИТЕ
Нул\.ранв 1
ПосАеgо8аmелвн Bxog
~=:~:::~{··:r:
сГ5
1) LЗ
Послеgо8аmелен 11xog
за npeмecmaatte наляВо
GND
CLEAR
L
н
н
U_
МООЕ
Sl so
хх
хх
нli
Lн
Lн
нL
нL
LL
ВХОДОВЕ
SERIAL
CLOCK LEFТ Rl'.:iHT
х
х
х
L
х
х
t
х
х
1
х
н
t
х
L
t
н
х
1
1
L
х
х~х
с
Паралелни uзxogu
ИЗХОДИ
PARALEL
а,
а.
Ос
АвсD
Оо
хххх
L
L
L
L
хv
лух
а,.,
а,.,
а...
Ооо
аьсd
а
ь
с
ь
хххх
н
а..
а... Оо,
хххх
l
а,.,
а,..
а"'
хххх
а... 0<>•
о,..
н
ххнх
а...
O t:rt
о".
L
хххх
а..,
а..,
Oro
Ovo
Фиr. 9.7. TTI, ИС 74 ~94- 4-разрсдсн :r1реместващ рсшстър. а. Описан11е. 6. Логическа схема. в. Раэnо.lо­
жеиие на llзводttтс . г. Таблица на функциите. (С любезното разреше1111е 110 Texas /nstmmellls .}
218

(g) ТИПИЧНИ ПОСЛЕДОВАТЕЛНОСТИ ЗА НУЛИРАНЕ,ВЬВЕЖДАНЕ И ПРЕМЕСТВАНЕ
Takm
nаралелнu{:-++-1----·---1-1------lf------1-
BxogoBe за
gаннu
С
o-++-1-------~-+-----·--lf..------~
Нулuран"Э
В·,)8еЖgане
Фиr. 9.7 . ТТL ИС 74194 - 4-разреден преместващ реrистьр. д. Вре­
медиаrра~ш
ляващи входа (So и S,) на регистъра 74194
има О, устройството е в режим на ___.
10. РазСiедайте фиг. 9.7 . Регистърът 74194
извършва преместване надясно, когато
на So има-·- (1, 0), на St има __
( 1, О) и когато нивото на тактовия им-
пулс премине от ____ в
__.
9.4 . ИЗПОЛЗВАНЕ НА ПРЕМЕСТВАЩИЯ
РЕГИСТЪР 74194
В този раздел ще използваме универсалния
преместващ регистър 74194 по няколко на­
чина. На фиг. 9.8а иб той е използван като
регистър с последователно въвеждане . На
фиг. 9.8а е показан преместващ надясно ре­
гистър с последователно въвеждане. Този
регистър работи по същия начин като пос­
ледоватеmшя преме.стващ решетър от фнr.
9.3 . За описан:ие на работата на този регис­
тър може да се използва табл. 9.1. За да ра­
боти регистърът в режим на преместване на­
;rясно , входовете за управщ:пие на режима
(So, S 1) трябва да бъдат в състоянието, пока­
зано на фигурата. Според означенията на
производителя преместване надяс~:ю означа­
ва пре!lсtестване от <.:lл към Qo. Регистърът от
фиг. 9.8а премества данните надясно и коrа­
то напуснат Qo, те се :пгубват.
На фиг. ·9 .86 интегралната схема 74194 е
свързана по ма.ш<О по-различен начин. Из­
ползва се последователният вход за премес­
тване наляво и е променено състоянието на
входовете за управление на режима. В този
регистър данню·е се въвеждат в разред D
(Qo) и при всеки тактоз импулс се премест­
ват към А (Qл). Това е преместващ наляво
регистър с последователно въвеждане.
На фиг. 9.9 интегралната схема 74194 е
свързана като двупосо•Iен регистър с пара­
лелно въвеждане. Когато пристигне едини­
чен тактов импулс , на дисrшея се появяват
данните от входовете :за паралешю въвежда­
не А, В, С и D. Както е показано в таблица­
та , това става само когато и на двата входа за
управление на режима (So и S 1) :има 1. След
това режимът може да се промени в един от
следните три: преместване надясно . премес­
тване наляво или блокиране. При премества­
не наляво ию ; на)щсно входовете за nремес..
тване наляво и надясно са свързани rюстоJLч:­
но към ниво О, за дh въвеждат в регис·1ъра
логическа О . В режим на блокиране (So ~"О,
S, = 0) данни·1·е не се преме-::тват. Когато из­
ползвате ИС 74194, трябва да обърнете спе­
циално Вimмание на входове те за управле­
ние на режима, защото те определят начина
на работа на регистъра. Когато на входа
c:·LR-сенодаде О, решстьрът се установява в
състояние 0000 (нулира се). Входът CLR
има предимство пред другите входове.
219

Пос л еgоВателен
Bx og за nреместВане
наgя с но
ПремесmВащ
наgясно
ТаkтоВ Bxog ---1> регuсmьр с
послеgоВаmелно Ос
6ь6е>kgане
1- .; .__ _ ____,
ВХОДОВЕ
Ну л иране
CLR
(74 194)
УnраВление {
150
на реЖима
0 ...:S::.;1:...,_ _ __ _._~
(nреместВане наgясно)
ПослеgоВателен Bxog
за nреместВане
наляВо
ТаkтоВ Bxog
ВХОДОВЕ
Нулиране
(а)
ИЗХОДИ
П ремесmВащ
наляВо
регuсmьр с
nосдеgоВаmелно Ос
6ь6е>kgа не
CLR
Оо
(74194)
УnраВление{О 50
на реЖима
1
... :S::.;1:..., __ __ _._ ~
(nреместВане наляВо)
(б)
Фиr. 9.8. а. ИС 74194, св ·ьрзана като п реместващ надясно реrпстър с
последователно въвеждане. б. ИС 74194, свързана като преместнащ налнво
реrистър с последователно въвежда н е
На схемата, показана на фиг. 9.10, две ИС
74194 са свързашr в 8-разреден преместващ
надясно регистър с паралелно въвеждане .
При нула на входа CLR изходите са в състо­
яние 0000 0000. Входовете за паралелно въ­
веждане от А до Н позволяват всичките
осем бита данни да се въведат по врем е на
един тактов импулс (входовете за управле­
ние на режима са в състояние So= 1. S , = 1).
КогатоSoиS, сансъс1ояние.Sо = 1.s, =О,
220
при всеки тактов импулс регистърът се пре­
мества надясно. Обърнете внимание на об­
ратната връзка от изход Н (изход Qo на ре­
гистър 2) към последователния вход за пре­
местване надясно на регистър 1. Данните,
които биха се загубили на изход Н, се връ­
щат обратно на вход А на регистъра. Когато
и на двата входа So и S , има логическа О,
преместването н1 данните се б.'Iокира.
Както В ИД5LХr.1е, 4-разре,цни :п двупо сочен

ВХОДОВЕ
BxogoBe
8
{А
за nаралелно
ВьВе>kgане
С
D
за ~~;~:~~B~~~:·~~g~~~g О
ПосмgоВаmелен 6xog 0
за nремесm6ане наляВо
Takmo6 Bxog --~1>
Нулuране
ПремесmВаw
регuсmър
с nаралелно
ВьВе>kgане
УпраВленuе на pe>kuмa
{:: __~
Паралелно
S0 =1,S1 =1
ВьВеЖgане
ПреместВане
50=1,S1=О
наgясно
Премесm6ане
наляво
50=O,S1=1
Бдоkuрвне
50 =O,S1 =О
изходи
Фиr. 9.9. ИС 74194, свързана като двупосочеи реrистър с nаралелно въвеждане
п
6
н
6
ослеgо аmелен
Takmo6 6xog
Нулuране
Паралелно
Въ6е>kgане
xog за nремесm6ане
аgясно
А
в
с
D
~
Е
F
G
н
входов Е
УnраВленuе {
на pe>kuмa
so
S1
CLK
10
ПреместВащ
рееuстьр 1
А (741941
в
с
D
so S1
изходи
4<р с
ЕFG
D
а.
йе,
йо
А
а...
в
а.
с
D
йе
Послеgо6а- ПреместВащ йо
mелен 6xog рееuстьр 2
за nреместВане (74194)
наgясно
CLK
CLR
so S1
Обраmна
6ръзkа
н
Фиr. 9.10. Две ИС, свързани като като 8-разреден nреместващ надясно реrи ст·ь р с паралелно въвеждане
221

универсален преместващ регистър 74194 е
много полезен. Ние разr.ледахме само пяхол­
ко примера за неговото използване . Запом­
нете, че в основата на всички преместващи
регистри е възможността на тригерите да за­
помнят данни. Преместващите регистри чес­
то се използват като временна памет . Те мо­
гат да се използват и за преобразуване на
последователни данни в паралелни и обрат­
но. Освен това преместващите регистри мо ­
гат да се използват за задържане на инфор­
мация (схеми за закъснение). Те се използ­
ват също в някои аритметични схеми . В мик­
ропроцесорите и микропроцесорните систе­
ми широко се използват регистри, подобни
на тези, които разшеждахме в тази глава.
Интегралните схеми 74Sl94, 74LSl94A,
74F194 и 74НС199 са аналози на 74194.
Тест
11. Когато входовете за управление на ре­
жима (So, S ,) са в състояние __ ( 1, 0),
ИС 74194 е в режим на паралелно въ­
веждане. Колко тактови импулса на вхо­
да CIJK са необходими, за да се заредят
в регистъра четирите бита данни от вхо­
довете за паралелно въвеждане?
12. Ако на двата входа за управление на ре­
жима (So, S,) има О, преместващият ре­
гистър е в режим на __.
13. Когато регистърът 74194 премества на-
дясно, нивото на s, е ___, нивото на s2
е __ и данните постъпват на входа
14. Разr.ледайте фиг. 9.9 . Ако на So има 1, на
S 1 има 1, па последователнин вход за
преместване наляво има 1 и на нулира­
щия вход има О, на изходите има __.
9.5 . 8-РАЗРЕДЕН CMOS ПРЕМЕСТВАЩ
РЕГИСТЪР
В този раздел ще разгледаме подробно ра­
ботата на един от многото CMOS премест­
ващи регистри, предлагани от производи­
телите. На фиг. 9.11 е показана информа­
ция за 8-разредния преместващ регистър с
последователно въвеждане и паралелен из­
ход 74НС164 , предоставена от фирмата
Signetics.
222
Това е 8-разреден регистър с последова­
телно въвеждане на данните, nревключван
от фронт. Информацията от регистъра може
да се извеж-да паралелно от изходите Qo -
Q1на осемте вътрешни D тригера. Това е по­
казано на логическата схема от фиг. 9.11 а.
Данните в регистъра се въвеждат после­
доватетю през един от двата входа за данни
(D., и D.ь). На фиг. 9.lla тези два входа са
свързани към лоrически елемент И. Въз­
можно е двата входа да се обединят в един
общ вход или едипият да се свърже постоян­
но към логическа 1, а другият да се използ­
ва като вход за данни.
Входът за нулиране МRна ИС 74НС164 е
показан в долния ляв ъгъл на фиг. 9 . 11а. Той
е активен при IOJCKO ниво. От таблицата на
истинност на фиг. 9.116 се вижда, че този
вход има предимство пред всички други и
когато се аь.--тивира, нулира всички тригери.
Регистърът 74НС164 премества данните с
един разред надясно при всеки преход от
ниско към високо ниво на тактовия вход СР.
Освен това тактовият импулс въвежда данни
от свързаните в схема И входове (Dsa и Dsь)
към изхода Qo на FF 1.
На фиг. 9.11 в е показано разположение­
то на изводите на интегралната схема
74НС164. Функциите на всеки извод са опи­
сани в таблицата на фиг. 9.11 г.
Тест
15. Входът за нулиране на ИС 74НС164 е
активен при __ (ниско, високо) ЮJ­
во.
16. Тактовият вход на ИС 74НС164 реагира
на преход __ (от високо към ниско,
от ниско към високо) ниво на тактовия
импулс.
17. Разrnедайте фиг. 9.12 . Посочете режима
на работа на регистъра при всеки тактов
импулс (от а до j).
18. Разr.ледайте фиг. 9.12 . Посочете съдър­
жанието на осемте разреда (от най-левия
Qo до най-десния Q1) след всеки от шест­
те тактови импулса.

:· ___;:;u-j· ·~· то·
·ro· ·ro· ·ro· Q.__,.
Q
•
-- ·: : 111 -1 "~' 1111 "·:: 111 У'·;: 111 У'·:: 1111"·:: 111 1 ·:: 111 1 ·::
СР
МR
о.
о,
02
о,
о.
о,
ТАБЛИЦА НА ИСТИННОСТ- Премесm6ащ регuсmьр 74НС164
(а)
ВХОДОВЕ
изходи
Режими на ргбоmа
MR СР о. о.. Оо Q,-Q,
Нулиране
Lххх
L L-L
РАЗПОЛОЖЕНИЕ НА ИЗВОДИТЕ
нт
11
L q,-q"
ПреместВане наgясно
нt
1h
l q,-q"
нтh
1
L q,-q.
нтhh
н q,-q.
---
--
Н = Виеоt<о ниВо на на~реженuеmо
h = Вuсоно ниВо на наnрежонuеmо еgин maнm npegи npexoga
om нuско I<ЬМ Висоно нuВо на maкmoбuA uмnулс
l = нuсно нu6о на наnрежението
1 z нuсно ниВо на наnреженuеmо еgин maнm npegи npexoga
om ниско кьм BuCOI<o нu6о на maнmo6uA uмnулс
q = малкumе бук6u означаВат cъcmoRнuemo на укаэанuR
Bxog eguн maнm npegu npexoga om н иско кьм Високо ниВо
на mакmоВиР имnулс
Т = npexog om нuско кьм Високо ниВо на maнmoBuA имnулс
(6)
0,.11 1
1141 Vcc
ИЗВОД N!
1,2
з.4.5,6,
10,11,12,13
7
164
8
9
14
о,
GND
1
(8)
Ф11г. 9.11 . 741164- 8-разреден преместващ регистър с последователно въвfждане и паралелно изваждане .
~ а. Подробна логическа схема. б. Таблн11а на истинност. в. Разположение на изводите. г. Ош1санне на 11зводнте.
w (С любез11оmо разрешение на Signetics Corporation)
ОЗНАЧЕНИЕ
о~. о."
Q,кьм Q ,
GND
СР
MR
1
v«
(г)
о.
о,
ИМЕ и ФУНКЦИЯ
ВХоg за gанн u
Изхсg u
"'.аса (О V)
ТаkГ/106 6xog (nрее... ючван om
11)8Xog om ниско къu &Jсоко нu8о
Гла8ен Н\J"uращ 6xog
(акmu6ен npu НЦС10) нu&>l
Гlодожurrмtлно захран е-що
напрежение

+5v
Оо
o,t----'
8 - ра3реgен
nреместВащ 02
регuстър
1---------'
Оз
СР
Фиг. 9.12. Към въпроси 17 и 18 от теста
+5V
ру:етkатrа----..
__. __
Генераmор ,
ЗВуkоВ
усuл8ател
t
8
в:~m:~e
уnраgхван 1--
. . .._ ,.. 8-ра3реgен
наnреЖенuе .nJU1l1l'1. nреместВащ
регuсmър
041-----------~
05~-----------~
07t--------------------J
Фиг. 9.13. Блокова схема на проста електронна рулетка
9.6 . ИЗПОЛЗВАНЕ НА ПРЕМЕСТВАЩИ
РЕГИСТРИ В ЦИФРОВА РУЛЕТКА
Рулетката е игра, популярна сред хората от
всички възрасти. В този раздел ще разгледа­
ме един електронен вариант на механичната
рулетка.
Блоковата схема на цифровата рулетка е
показана на фиг. 9.13. Този опростен вари­
ант работи само с осем числа. За индикато­
ри на числата се използват светодиоди. Във
всеки отделен момент може да свети само
един светодиод. За задействане на индикато-
224
рите ще използваме схема на кръгов брояч.
Това е обикновен преместващ регистър, към
който са добавени някои допълнителни еле­
менти.
Когато се вкточи захранването, премест­
ващият регистър от фиг. 9.13 трябва да се
нулира. Ключът за включване и изключване
на захранването не е показан на тази блоко­
ва схема. Когато се натисне бутонът за "за­
въртане" на рулетката, в разред О на регис­
търа трябва да се въведе логическа l, за да
светне светодиодът О. Импулсният генера­
тор, управляван от напрежение, създава по-

редица от тактови импулси, чиято честота се
понижава постепенно до нула. Импулсите се
подават на кръговия брояч (премества~
регистър) и на звуковия усилвател. При все­
ки следващ тактов импулс светва следващи­
ят светоциод върху колелото на рулетката.
Светодиощrrе светват в последователност О,
1, 2, 3, 4, 5, 6, 7, 1 ит. н., докато генераторът
престане да изпраща тактови импулси. Кога­
то импулсната поредm~а завърши, остава да
свети само един светодиод, чието място е
случайно.
Импулсите от генератора се подават и на
звуков усилвател. Звукът от високоговори­
теля и намаляващата честота на импулсите
наподобяват звука от механична рулетка.
На фиг. 9.14 е показана по-подробна схе­
ма на кръговия брояч, използван в рулетка­
та. В него се използва 8-разредният регис­
тър с последователно въвеждане и парале­
лен изход 74НС164, който разгледахме. Ко­
гато се включи захранването, блокът за ини­
циализаr_,rия нулира всички изходи, в резул­
тат на което всички светодиоди угасват. Ко­
гато се натисне ключът "Завъртане на коле­
лото", първият импулс зарежда една едини­
ца в преместващия регистър. Това състоя­
ние е показано на фиг. 9.14а. Следващите
тактови импулси преместват светлината по
кръга. Това е илюстрирано на фиг. 9.146.
Обърнете внимание как при всеки преход от
ниско към високо ниво на тактовия импулс
единствената единица в регистъра се пре­
мества надясно. Когато достигне до изхода
Q1 (след осмия импулс на фиг. 9.146), обрат­
ната връзка го връща обратно на входа, от­
където отново запалва левия светодиод (из­
ход Qo). В примера от фиг. 9.146 бутонът е
оmуснат след дванадесетия импулс. Това
спира светлината върху светодиода, свър­
зан към Qз. Това е "печелившото" число при
това завъртане на рулетката.
Преместващият регистър на фиг. 9.l4a е
свързан в схема на кръгов брояч. Схемата има
две характеристики, които я правят кръгов
брояч. Първо, в нея има обратна връзка от
последния тригер (Q1) към първия (Q,). Вто­
ро, в регистъра е заредена определена комби­
нация от нули и едmrnци, които се преместват
в кръг, докато на входа СР пристигат тактови
импулси. В нашия случай комбинацията се
състои от една е~а и седем нули.
15
Простата схема на рулетката, показана на
фиг. 9.14, може да се усъвършенства чрез
добавяне на тактов генератор, който про­
дължава да генерира известно време, след
като се отпусне бугонът. Звукът също може
да се направи по-реалистичен. На фиг. 9.15
е показана схема, която има тези възмож­
ности.
Таймерът 555 се използва като генератор,
управляван от напрежение. Натискането на
бугона за завъртане на колелото отпушва
транзистора Q,. Таймерът 555 работи като
мултивибратор. Изходът от генератора се
подава едновременно на тактовия вход на
кръговия брояч и на звуковия усилвател.
Импулсите от генератора включват и изк­
лючват алтернативно транзистора Q2, при
което от високоговорителя се чува щракане.
Когато бугонът за завъртане на колелото
се отпусне, кондензаторът с капацитет 47
JlF запазва за известно време положителния
си заряд, приложен върху базата (В) на
транзистора Q,. Това задържа транзистора
отпушен още няколко секунди, докато кон­
дензаторът се разреди. Когато кондензато­
рът се разрежда, напрежението на базата на
Q, намалява и съпротивлението на транзис­
тора (между емитера и колектора) нараства.
Това води до понижаване на честотата на ге­
нератора, в резултат на което преместване­
то на светлината по рулетката се забавя. Съ­
щевременно намалява и честотата на щрака­
нето, което се чува от високоговорителя.
Всичко това наподобява забавянето на коле­
лото на механична рулетка.
За да се повтори пускането на рулетката,
е необходимо отначало блокът за инmща­
лизация от схемата на фиг. 9.15 да нулира
преместващия регистър, а след това да пос­
тави логическа 1 само на първия изход. На
фиг. 9.16 към схемата на рулетката са доба­
вени две схеми , които извършват тези дейс­
твия.
Схемата за автоматично нулиране предс­
тавлява една RC верига (R1 и С4). Когато се
включи захранването, напрежението в гор­
ния край на кондензатора с капацитет 0,0 1
pF нараства бързо от ниско до високо ниво,
тъй като се зарежда през резистора R:. Вре­
мето, през което на входа за нулиране (М~
на регистъра 74НС164 се поддържа ниско
ниво, е достатъчно, за да се нулират изходи-
225

а)
CВemoguogнu uзxogнu uнgukamopu
+5V
Оо
о, 1-------'
КръгоВ брояч 02 1---------'
Инuцuалuэuраща схема
Заре>kgане на
еgна eguнuцa
а,~---------~
а.~-------------~
Os~---------------~
(74НС164) 0 6 t--------------------------'
Нач.аn.но нулuране
а,~--~-------------------------~
Обратна 8рьэkа
Оз
Оо
Слеg пьр8uя uмпулс •
(ВkлlочВане на
захран8анеmо)
0000000
08000000
00800000
00080000
00008000
00000800
00000080
оооооо о•
80000000
08000000
00800000
ооо 0000
Слеg Bmopuя uмпулс
Слеg mpemuя uмny11c
Слвg чеm8ьрmuя uмпулс
Слеg nemuя uмпулс
Слеg wecmuя uмnулс
Слеg сеgмuя uмnулс
Слвg осмuя uмnулс
Сдеg ge6emuя uмnулс
Слеg gecemuя uмпулс
Слеg eguнagecemuя uмnулс
Слеg g6aнagecemuя uмnулс
стоп
"Печелu8wо чuсло"
(б)
Фиг. 9.14 . а. Схема на кръговия брояч от електронната рулетка. 6. Изход на кръговия брояч за първите
12 тактови импулса
те. При това състояние светодиодите не све­
тят.
Схемата, която зарежда една единица в
кръговия брояч, се състои от четири логи­
чески еле\1ента И-НЕ и два резистора (Rs и
226
R6). Елементите И-НЕ са свързани в схема
на RS буферен тригер. При вкшочване на
захранването двата резистора осигуряват на
изхода на елемента ICa високо ниво, r~оето
се подава :е:а входовете за данни D,. и Dso на

+5v
+5v
(555)
10/lF
N
8
lз .nn
Инuцuалuзuраща схема
Заре>kgане
на еgна
eguнuцa
Начално .
нулuране
Обраmна Врьзkа
~ Фпг. 9.15. Схема на генератора, използван в електронната рулетка
СР
+5v
CBemoguogнu uзxogнu uнgukamopu
+5V
йо
01
1
•
1
Vcc
01
~ьеqВ 02
ояч
Оз
а.
Os
Ов
01

N
Bxog 3а
N
~а8ьрmане
~
на
+5V
pyl\emkama
L_L
С1
+1
101lF
+5v
2N3904 . __ __ __
f
1
NPN ~~
'-
4
в
tiJ
Генератор,
уnра8м8ан
om
напреЖение 1
•
2
(555)
5
Cf С2
L__ ~о.ом:r С3 /
....L..
Обратна 8рьэkа
+5v
+5v
Кръгов
брояч
C8emoguogнu u~xogнu uнgukamopu
йо
174НС1641 ~~11
1
11
01
•
1
01

кръговия брояч. При първия преход от нис­
ко към високо ниво на тактовия импулс ви­
сокото ниво се предава от входовете за дан­
ни на изхода Qп на ИС 74НС164. Това висо­
ко ниво веднага се връща обратно на входа
на ICd и нулира RS тригера, така че на вхо­
довете за данни Dsa и D,ь се появява ниско
ниво. По този начин в кръговия брояч се въ­
вежда само една единица. Следващите так­
тови импулси придвижват единицата (свет­
лината) по рулетката, докато достигне Q1.
След това високото ниво от Q1 се връща на
входа на !Сс и устаноRява RS тригера в със­
тояние, при което на входа за данни на кръ­
говия брояч се появява ниво 1. По този на­
чин единствената единица се връща обратно
в Qo.
Тест
19. Разгледайте фиг. 9.16. Елементите~ и
Qz представляват схема на __.
20. Разгледайте фиг. 9.16. В тази схема 8-
разредният
преместващ
регистър
74НС 164 е свързан в схема на __.
21. Разгледайте фиг. 9 .16. Кои елементи ну­
лират всички изходи на ИС 74НС164
при включване на захранването?
22. Разшедайте фиг. 9.16. Тактовите импул­
си се подават на кръговия брояч от изхо­
да на таймера 555, който работи като
23. Разгледайте фиг. 9.16. Четирите елемен­
та И-НЕ, които зареждат в кръговия
брояч една логическа единица, образу­
ват схема на
9. 7. ОТКРИВАНЕ НА ПОВРЕДИ В ПРОСТ
ПРЕМЕСТВАЩ РЕГИСТЪР
Да разгледаме преместващия регистър от
фиг. 9.17, в който има повреда. Това е 4-раз­
реден регистър, съставен от четири D триге­
ра (две интегрални схеми 7474).
След проверка за очевидни механични
повреди и за прегряване проверяващият из­
вършва следните проверки:
1. Действие: На нулираЩJtя вход се пода­
ванивоОиотновониво l.
Резултат: Индикаторите на изходите по­
казват 0000 (не светят).
Заключеиие: Функцията "нулиране" рабо­
ти правилно.
2. Действие: На входа за данни се подава
ниво 1.
На входовете CLK на тригерите се подава
един импулс с помощта на импулсен генера­
тор.
Резултат: Индикаторите на изходите по­
казват 100.
Заключение: Зареждането на FF А с ниво
1 се извършва правилно.
3. Действие: На входа за данни се подава
ниво 1
На входовете CLK на тригерите се подава
един импулс с помощта на импулсен генера­
тор .
Резултат: Индикаторите на изходите по­
казват 11 ОО.
Заключение: Зареждането на FF А и FF В
с ниво 1 се извършва правилно.
4. Действие: На входа за данни се подава
ниво 1,
На входовете CLK на тригерите се подава
един импулс с помощта на импулсен генера­
тор.
Резултат: Индикаторите на изходите по­
казват 1110.
Заключение: Зареждането на FF А, FF В и
FF С с ниво 1 се извършва правилно.
5. Действие: На входа за данни се подава
ниво 1.
На входовете CLK на тригерите се подава
един импулс с помощта на импулсен генера­
тор.
Резултат: Индикаторите на изходите по­
казват 111 О.
Заключение: Вероятно има повреда около
или в FF D, тъй като в него не се зарежда
правилно ниво 1.
6. Действие: Проверка с логическа сонда
далинивотонавходDнаFFDе1.
Резултат: Нивото на входа D е 1.
Заключение: Нивото 1 се предава на вхо­
даD.
7. Действие: Подаване на един импулс на
входа CLK (извод 11) на FF D с помощта на
генератор на импулси.
Резултат: Индикаторите на изходите
продължават да показват 111 О.
Заключение: При подаване на тактов им­
пулс данните не се предават от входа D на
FF D към изхода Q.
229

ИЗХОДНИ ИНДИКАТОРИ
А
в
с
D
+5V
-
!4
101 14
!_4
10! 14
PS
PS Vcc
92D
PS
512
PSVcc
~
Даннu 2 D
512
а
D
а
а
D
а
~ >сLк ~ ~CLK
~ >cLK
r-1l ~CLK
FFA
FFВ
FFС
FFD
(7474)
(7474)~
(7474)
(7474)~
CLR
CLR С1
ВХОДОВЕ
CLR
CLR С1
Bxog
TakmoB
Нул uране
1
13
-
7
~1
13
7
-
---
Фиr. 9.17. Схема на 4-разреден преместващ регистър с последователно въвеждане, в която се търси
повреда
8. Действие: Проверка с логическа сонда
на изхода Q на FF D (извод 9).
Резултат: Нито един от двата индикатора
на логическата сонда не светва.
Заключение: Нивото на изхода Q на FF D
"плава" между ниско и високо. Вероятно е
повреден тригерът FF D от втората ИС
7474.
9. Действие: Замяна на втората интеграл­
на схема 7474 (FF С и FF D) с точен аналог.
10. Действие: Повторна проверка на схе­
мата от стъпка 1.
Резултат : Зареждането на всички триге­
ри с ниво 1 и О се извършва правилно.
Заключение: Сега схемата на премества­
щия регистър работи правилно .
На пръв поrnед резултатите от теста по­
казваха, че на изхода Q на FF D има посто­
янно О, но всъщност се оказа, че нивото на
този изход "плава" между високо и ниско.
Затова заключението ни на стъпка 1 беше
неправилно. Причината за повредата беше
прекъсната верига вътре във втората интег­
рална схема 7474. И сега познаването на
действието на схемата заедно с наблюдени-
230
ята ни помогна да открием повредата. Като
помощни средства използвахме логическа
сонда и генератор на л огически импулси .
Понякога техникът , който търси повреда,
може да не е сигурен в правилното логичес­
ко ниво в някоя точка от схемата. Ако схе­
мата съдържа повтарящи се подсхеми, тех­
никът може да ги използва, за да сравни ни­
вата им. В примера, който разгледахме, мо­
жешедасесравнятниватанаFFАиFFВс
тези на FF С и FF D. В цифровите схеми, къ­
дето често се срещат повтарящи се подсхе­
ми, този подход може да бъде полезен.
Тест
24. Разгледайте фиг. 9.17 . Опишете наблю­
даваната неизправност в тази схема .
25. Разrnедайте фиг. 9.17. Каква е повредата
в тази схема?
26. Разгледайте фиг. 9.17. Как може да се от­
страни повредата в тази схема?
27. Каква измервателна апаратура може да
се използва при търсене на повреда в
схеми, съдържащи преместващи регист­
ри?

ОБОБЩЕНИЕ
подават обратно на входа.
1. Преместващите регистри са съставени от
тригери .
2. Основните характеристики на премества­
щите регистри са възможностите за за­
помняне и за преместване.
6. Данните в преместващите регистри може
да се да преместват наляво или надясно.
7. Производителите предлагат множество
универсални преместващи регистри.
3. Преместващият регистър с последовател­
но въвеждане позволява на всеки тактов
импулс да се въвежда само един бит дан­
ни.
8. Преместващите регистри широко се из­
ползват като временна памет и за премес­
тване на данни . Те имат и други приложе­
ния в цифровите електронни системи.
4. ПреместJЗащият регистър с паралелно въ­
веждане позволява на всеки тактов им­
пулс да се въвежда информация във всич­
ки разреди.
5. Преместващите регистри може да се за­
циклят, така че данните от изхода да се
9. Кръговият брояч е преместващ регис­
тър, който: 1) има обратна връзка от из­
хода към входа , и 2) зарежда се с един
набор от нули и единици, който след то­
ва се премества при всеки тактов им­
пулс.
"
'
.
.
ВЪПРОСИ Н ПРЕГОВОР
.
·
9.1 . Начертайте логическа схема на 5-разреден преместващ регистър с после­
дователно въвеждане. Използвайте 5 D тригера . Означете входовете с
"данни", CLK и CLR. Означете изходите с А, В , С, D и Е. Схемата е по­
добна на показаната на фиг. 9.3.
9.2 . Обяснете как ще нулирате в състояние 00000 5-разредния преместващ ре­
гистър от въпрос 9.1.
9 .3 . Обяснете как можете да въведете 10000 в 5-разредния преместващ регис­
тър от въпрос 9.1, след като е нулиран.
9.4 . Обяснете как можете да въведете ОО 111 в 5-разредния преместващ регис­
тър от въпрос 9.1, след като е нулиран.
9.5 . Разrnедайте регистъра от въпрос 1, който начертахте. Посочете съдържа­
нието на регистъра след четири последователни тактови импулса , ако
първоначалното му съдържание е 01001.
9.6 . Разгледайте фиг. 9.9. Преместващият регистър с паралешю въвеждане,
който използва ИС 74194, изисква ___ (0, 1, 2 , 3, 4) тактови импулса за
зареждане на данни от входа за паралелно въвеждане.
9.7 . Най-лесна за реализация е схемата на преместващия регистър с
___
(последователно, паралелно) въвеждане.
9.8 . Най-удобна за въвеждане е схемата на преместващия регистър с
__
(последователно, паралелно) въвеждане.
9.9 . Разгледайте фиг. 9.7.
а. Колко бита информация може да съхранява този регистър?
б. Избройте четири режима на работа на този регистър.
в. Какво е предназначението на входовете за управление на режима (So
и S1)?
г. Входът __ има предимство пред всички други входове на регистъ­
ра.
231

ИЗХОДНИ ИНДИКАТОРИ
Паралелнu gаннu
А
А
QA
в
ВХОДОВЕ
8
с
с
Ов
о
D
О ---~-t D
йе 1-----'
(премесm8ане ПреместВащ
О ~ наgясно)
~------------------
SR
Q
Послеgо8аmелнu регuсm-ьр 0
0
0
0
_
8xogo8e
' -------
(npeмecm ане SL (74194)
наля8о)
о
о
о
о
Takmo8 8xog
/
Нулuране
--------------~L!_/
о
о
Уnра8ленuе на pe>kuмa
._ _o
__
o__o
__
o--J~ / s,
Ф11r. 9.18. Към въпрос 9.10
а,.____.
а
Премесm8ащ 2
регuсm-ьр 03 ~-----------~
СР
04~-----------~
(74НС164) 05
a6t---------------- __ j
Q7t-----------------~
Фиr. 9.19. Към въпрос 9.12
232
д. Колко тригера и от какъв тип са използавени в този преместващ ре­
гистър?
е. Регистърът премества съдържанието си при ___ (положителния , от-
рицателния) фронт на тактовия импулс .
ж. Какво представлява режимът на блокиране?
з. Преместването на данните наляво означава придвижването им от раз­
ред __ към разред
__.
и. Този регистър може да се зарежда ___ (последователно , паралелно ,
последователно и паралелно).

9.1 О. Разшедайте фиг. 9 .18. Какъв е режимът на работа на преместващия ре­
гистър 74НС164 по време на осемте тактови импулса? Използвайте тер­
мините "нулиране", "блокиране", "преместване наляво", "преместване
надясно" и "паралелно въвеждане".
9 . 11 . Разrnедайте фиг. 9 .11 .
а. Колко бита информация може да съхранява този регистър?
б. Този преместващ регистър е __ (TTL, CMOS) ИС.
в. Това е преместващ регистър с __ (паралелно, последователно)
въвеждане.
г. Входът за нулиране е активен при __ (ниско, високо) ниво.
д. Регистърът премества данните при преход от __ (високо към нис­
ко , ниско към високо) ниво.
е. Регистърът има два входа за въвеждане на данни в FF 1, които са
свързани заедно в схема (И, ИЛИ).
9.12 . Разrnедайте фиг. 9.19. Посочете съдържанието на регистъра след всеки
от осемте тактови импулса.
9.13. Разrnедайте фиг. 9. 13. Устройството , което генерира тактовите импулси
за схемата на цифровата рулетка, се нарича __.
9.14 . Разrnедайте фиг. 9.14а . В тази схема преместващият регистър 74НС164
е свързан като __.
9.15. Разrnедайте фиг. 9.16. Честотата на импулсния генератор намалява , ко­
гато напрежението върху конданзатора __ (Ct, С 2 , Сз ) намалява.
9 . 16. Разrnедайте фиг. 9.16. Какво е предназначението на резистора R~7 и
кондензатора с4?
9.17. Разrnедайте фиг. 9.16. Когато се включи захранването , резисторите Rs и
Rб осигуряват на изхода на ICa __ (високо, ниско) ниво.
9.18 . Разrnедайте фиг. 9.16. Ако само нивото на изхода Qo на кръговия брояч
е високо (както е показано на фигурата) , RS фиксаторът установява на
изхода на !Са __ (високо , ниско) ниво.
BЪI/POC'II С IIOBIIIIIEII \ JI'),ЩOCT
9 .1 . Преместващият регистър от фиг. 9.56 изисква __ (0, 1, 4) тактови им­
пулса за въвеждане на данни от входа за паралелно въвеждане.
9.2 . Преместващият регистър от фиг. 9.56 може да зарежда само (нули , едини­
ци) през входа за паралелно въвеждане.
9.3 . Избройте няколко приложения на преместващите регистри в цифровите
системи.
9.4 . Посочете съдържанието на регистъра от фиг. 9 . 18 след всеки от осемте
тактови импулса.
9.5 . Опишете в най-общ вид сигнала на изхода на импулсния генератор от фиг.
9.13.
9.6 . Разrnедайте фиr. 9.5. Опишете процедурата, която трябва да се изпълни,
за да се заредят данните 1101 в 4-разредния преместващ регистър с пара­
лелно въвеждане.
9.7. Разrnедайте фиг. 9.9 . Когато се използава преместващият регистър 74194,
паралелното въвеждане на даШiи и __ (синхронна, асинхронна) опера­
ция.
233

9.8 . Кръговият брояч е разновидност на __ (преместващия регистър, им­
пулсния ганератор).
9.9 . Начертайте блокова схема на 16-разредна електронна рулетка, съдържа­
ща импулсен генератор, звуков усилвател, схема за инициализация при
включване на захранването, и кръгов брояч.
Отrовори на тестовете
1. nоследователно
2. след импулс а - ООО;
след импулс Ь- 1ОО;
след импулс с- 010;
след имnулс d- ОО 1;
след импулс е- ООО;
след импулс/- 100.
3. един бит
4. паралелно
5. импулс а- нулиране;
импул с Ь - nаралелно въ­
веждане;
импулс с - преместване на­
дясно;
импулс d- преместване на­
дясно;
импулс е- преместване на­
дясно;
импулс/- паралелно въвеж­
дане;
импулс g- преместване на­
дясно;
импулс h - преместване на­
дясно.
6. след импулс а - ООО;
след импулс Ь- О 1О;
след импулс с - ОО 1;
234
след импулс d- 1ОО;
след импулс е- 010;
след импулс/-101;
след импулс g- 11 О;
след импулс /1 - О 11.
7.1. нулиране
2. паралелно въвеждане
3. преместване надясно
4. преместване наляво
5. блокиране
8. паралелно въвеждане
9. блокиране
10.1;О;О;1
11.1;1
12. нулиране
13. 1; О; последователно
14. 0000 (нулирани)
15. ниско
16. ОТ НИСКО КЪМ ВИСОКО
17. импулс а-нулиране;
имnулс Ь - преместване на­
дясно;
импулс с- преместване на­
дясно;
импулс d- nреместване на­
дясно;
имnулс е - преместване на-
дясно;
импулс/- преместване на­
дясно.
18. импулс а - 00000000;
импулс ь - 10000000;
импулс с- 01000000;
импулс d- оо 100000;
импулс е - 1ОО 10000;
имnулс.(- 01001000.
19. звуков усилвател
20. кръгов брояч
21.R1ис4
22. импулсен генератор , уnрав­
ляван от напрежение
23. RS буферен тригер
24. единицата не се премества в
разред D
25. Изходът Q на FF D (извод9)
"плава". Интегралната схема
7474, която съдържа FF С и
FF D, е повредена.
26. Интегралната схема 7474, ко­
ятосъдържаFFСиFFD,
трябва да се за~е~IИ.
27. генератор на логически им­
пулси, логическа сонда

ГЛАВА 10
Аритметични схеми
1
В тази глава се разглеждат следните въпроси:
1. Блокови схеми на полусуматор, пълен суматор, полусубтрактор и rrьлен
субтрактор.
2. Методи за сумиране и изваждане на двоични числа.
3. Няколко блокови схеми на паралелни суматори и субтрактори, построени на
базата на полусуматори, суматори и логически елементи.
4. Преобразуване, събиране и изваждане на числа със знак чрез използване на
допълнителен код.
5. Откриване на повреди в схема на полусуматор.
Една от вероятните причини, поради които компютрите и съвременните калку­
латори завладяха въображението на хората, е фантастичната скорост, с която
извърпшат обикновените аритметични операции. В тази глава ще разгледаме
някои логически схеми, които могат да сумират и изваждат (разбира се, двоич­
ни числа). Ще покажем как обикновените логически елементи могат да се свър­
зват в схеми на суматори и субтраюпори.
10.1. ДВОИЧНО СУМИРАНЕ
Припомнете си, че в едно двоично число,
например 1010111, най-лявата цифра е най­
старшата и се означава с MSB, а най-дясна­
та е най-младшата и се означава с LSB. При­
помнете си също позиционните стойности
(теглото) на двоичните цифри- 1, 2, 4, 8,
16и32.
Вие вероятно още помните таблиците за
събиране и изваждане, които сте учили в на­
чалното училище. В десетична система тези
действия са сложни, защото възможните
комбинации от цифри са много. В този раз­
дел се разглежда значително по-простата за­
дача за сумиране на двоични числа. Тъй ка­
то в двоичната система има само две цифри
(О и 1), таблиците за двоично сумиране са
прости. Те са показани на фиг. 10.1а. В пър­
вите три случая резултатите са същите как­
то в десетична система. Най-сложният слу­
чай е 1 + 1. В десетична система резуmатът
би бил 2. В двоична система 2 се записва ка­
то 10. Следователно в двоична система 1 + 1
1
=
О и l "наум" за пренос към по-старшата
позиция.
На фиг. 10.16 са показани няколко приме­
ра за събиране на числа в двоична система.
За сравнение същите примери са показани и
в десетична система. В първата задача се съ­
бират двоичните числа 101 и 10 и се получа­
ва 111 (десетично 7). Във втората задача се
събират двоичните числа 1О 1О и 11. Тук
трябва да обърнете внимание, че 1 + 1 = О
плюс пренос от позицията с тегло 2 към по­
зицията с тегло 4, както е показано на фигу­
рата. Резултатът от събирането е 11 О 1 (десе­
тично 13). В третата задача се събират дво­
ичните числа 11010 и 1100. Обърнете вни­
мание на двата преноса. Резултатът е
100110 (десетично 38).
На фиг. J0.2а е показан друг пример за су­
миране на двоични числа. Решението изг­
лежда лесно до втората колона, където тряб­
вадасъберем1+1+1.Товаеравнонаде­
сетичното число 3, което е еквивалентно на
11 в двоична система. Тази ситуация липсва
в първата група таблици за двоично сумира-
235

о
1
о
1
+О+О+1+1
о
1
1 Оnренос1
(а)
nренос
nренос
nренос
11
1о1 5
11о10
11о1о 26
+1о+2
+ 11+3
11оо +12
--
111 7
11о1 13 100110 38
(б)
Фиr. 10.1 . а. Табшщ11 за двоttчно сум11ране . 6. Пример за двоично сумиране
не. Ако разгледате внимателно фиг. 10.2, ще
видите, че ситуацията 1 + 1 + 1 може да въз­
никне във всяка 1юлона освен в най-дясната.
Това означава , че таблицата за двоично су­
миране от фиг 10.1 а е вярна само за разреда
на единиците. В съкратената таблица за дво­
ично сумиране от фиг. 10.26 е добавена и
другата възможна комбинация 1 + 1 + 1.
Следователно таблицата на фиг. 10.26 се от­
нася за всички двоични разреди (с тегло 2, 4,
8, 16 ит. н.) освен разреда с тегло 1.
В следващия тест са дадени няколко зада­
чи, с които можете да се упражните в суми­
ране на двоични trncлa .
nренос
~~~""~~
;tffi6
о
+О
о
(а)
1
+О
1
1
1
1
+1
+1
О nренос 1 1 nренос 1
(б)
Фиr. 10.2. а. Прttмер за двои•tно сумиране.
6. Съкратената таблица за двоично сумиране
236
Тест
1. Съберете двоичните числа 1010 и 0100
(проверете отговора чрез десетично съби­
ране).
2. Съберете двоичните числа 1О 1О и О 111.
3. Съберете двоичните числа 1111 и 1ОО 1.
4. Съберете двоичните числа 10011 и 0111 .
10.2 . ПОЛУСУМАТОРИ
Таблицата за сумиране на фиг. 10.1а може
да се разглежда като таблица на истинност.
Числата , които трябва да се съберат, трябва
да се запишат във входната част на таблица­
та. На фиг. 10.3а това са колоните А и В.
Таблицата на истинност трябва да има две
изходни колони - една за сумата и една за
преноса. Колоната за сумата е означена със
символа за сумиране :L. Колоната за прено­
са е означена с Со. На фиг. 10 .36 е показано
симвотюто означение на логическата схе­
ма, която съответства на таблицата на ис­
тинност от фиг. 10.3а. Тази схема се нарича
полусу.м.атор. Схемата на полусуматора
има два входа (А и В) и два изхода (:L и Со).
Разгледайте внимателно таблицата на ис­
тинност от фиг 10.3а. Булевият израз, който
съответства на изхода Со, е А. В = Со. Тази
функция се реализира с един двувходов ло­
гически елемент И.
Да намерим сега Булевия израз за изхода
(:L) на полусуматора от фиг. 10.3а. Този из-

ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
в
А
о
о
о
1
1
о
1
,
Д8оuчнu
сьбuраемu
ВХОДОВЕ
А
8
(а)
(б)
изходи
.t
со
о
u
1
о
1
о
о
1
Сума
Пренос
XOR
дND
изходи
I: (Сума)
С0 (Пренос)
Фиг. 10.3. Полусуматор: а. Таблица на истинност.
б. Символно озиачеиие
разеА.В+А.В =2:.Занеговатареализа­
ция можем да използваме два слемента И и
два елемента ИЛИ. Ако се вгледате внима­
телно в този израз, ще вИДI-rrе, че вс;ъщност
той съответства на логическия елемент ИЗ­
КЛЮЧВАЩО ИЛИ. Следователно опросте­
ниятБулевизра.1заLеАGЭВ=L.Товаоз­
начава, че за реализацията на сумиращия из­
ход е необходим само един двувходов еле­
мент ИЗКЛЮЧВАЩО ИЛИ.
На фиг. 10.4 е показана схема на полусу­
матор, в която са използвани е,;I,Ин двувхо­
дов елемент И и един двувходов елемент
ИЗКЛЮЧВАЩО ИЛИ. В общата задача за
сумиране тази схема може да сумира само
ъ:олоната LSB (колоната на единиците). За
Пoлv..:vмa.notJ
изходи
~(Сума)
Са (Пренос)
Фн r. 10.4 . Схе~1а на tюлусума;тор
сумиране на колоните с позиционни стой­
ности 2, 4, 8, 16 и т. н. трябва да се използ­
ва друга схема, наречена пьлен суматор .
Тест
5. Начертайте блокова схема на полусума­
тор. Означете входовете с А и В , а изхо­
дите- съсLиСо.
6. Съставете таблицата на истинност на по­
лусуматор.
7. Начертайте логическа схема на полусума­
тор.
10.3 . ПЪЛПИ СУМАТОРИ
На фиг. 10.26 беше показана съкратена таб­
лица за двоично сумиране, съдържаща ком­
бинацията 1 + l + 1. н;а фиг. 10.5а е показа­
на таблица на истинност, която съдържа
всички възможни комбинации на А, В и С;п
(входен пренос). Това е таблицата на истин­
ност на пълен суматор. Пълните суматори
се използват за всички двоични разреди, ос­
вен за най-младши:я (поз1-щията с тегл('l 1).
Пълният суматор трябва да се използва . ко­
гато е възможно да пристигне входен пре­
нос. На фиг. 10.56 е показана блоковата схе­
ма на пълен суматор. Пълният суматор има
три входа- С;", А и В. Резултатъr от суми­
рането на данните от тези три входа се полу­
чава на изходите L и Со.
На фиг. 10.5в е показан eдmr от най-лес­
ните начиm-1 за съставяне на комбинационна
логическа схема на пълен суматор. В нея се
използват два полусуматора и един логичес­
ки елемент ИЛИ. Логическият изра.з з<t су­
матаеАЕ!ЭВGЭС=L.Изразътзапреносае
А В+С;п.(АGЭВ)=Со.Нафиг.l0.6aепо­
казана лоmческа схема на пълен суматор,
основана на блоковата схема с два полусу­
матора от фиг. 10 . 5в. Непосредствено под
н"'я е аm<азана др}та схем::t, която сс rеюm­
зира малко ПI)-Просто. Схемата от ф11г. 10.66
съдържа два е;rсмента ИЗКЛЮЧВАЩО
ИЛИ п три елемента И-НЕ, което опростява
реализа•~ията на схемата. Забележете, че
схемата от фиг. 10 .66 е същата като схеиата
от фиг l О. ба, но ел~ментите И-.НI~ са замt:­
нени с елементи И 1 :ИЛИ.
Суматорите и пол:, суматорите се I~'3Полз -
237

ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
изходи
cin
в
А
%
с.
о
о
о
о
о
о
о
1
1
о
о
1
о
1
о
о
1
1
о
1
1
о
о
1
о
1
о
1
о
1
1
1
о
о
.1
1
1
1
1
1
Пренос+ 8 +А
Сума Пренос
(а)
с..
1:
ВХОДОВЕ А
изходи
в
с.
(6)
с..
:t
А
с.
в
(6)
Фиг. 10.5 . Пълен суматор. а. Таблица на истинност. 6. С11мволно
означение. в. Схема, съдържаща полусуматори и елемент ИЛИ
ват съвместно. За да се извърши сумиране­
то от фиг. 10 .2 а, трябва да се използват един
полусуматор за позицията с тегло 1 и два
пълни суматора за позициите с тегло 2 и 4.
Схемите на суматора и полусуматора са
прости, но за решаването на по-големи зада­
чи е необходимо използването на голям
брой такива схеми.
.
В аритметично-логическите устройства
(AJr.Y) на микропроцесорите се използват
много схеми, подобни на суматора и полусу­
матора, които разгледахме . Те сумират 8-,
16- и 32-разредни числа. АЛУ на микропро­
цесорите могат и да изваждат числа с по ­
мощта на същите полусуматорин суматори.
По-нататък в тази глава ще разгледаме как
може да се използват полусуматори и сума­
тори за извършване на двоично изваждане.
•
Тест
8. Начертайте блокова схема на пълен сума­
тор. Означете входовете с А, В и C;n, а из­
ходите- със2иСо.
9. Съставете таблица на истинност на пълен
суматор.
10. Суматорите се използват широко в
__ на
микропроцесорите.
10.4 . ТРИРАЗРЕДНИ СУМАТОРИ
Полусуматорите и суматорите могат да се
свързват в суматори, които сумират еднов­
ременно няколко двоични разреда. Система­
та, показана на фиг. 1О. 7, сумира две трираз­
редни числа. Събираемите са записани като
AzA1Ao и B2B1Bu. Най-младшите разреди на
съ6нр<'емите се въвеждат n суыатора за по­
зш;,ията с remo 1, който всъщност е полусу-

Полусуматор
г------,
С.
'"
Полусуматор
г------,
1
1
1
1
1
1
L _______ j
L------J
(а)
(б)
Фиг. 10.6 . Пълеи суматор~ а. Логическа схема. 6. Логическа схема с елемеити ИЗКЛЮЧВАЩО ИЛИ
иИ-НЕ
матор. На входовете на суматора за позици­
ята с тегло 2 се подават преносът от полусу­
матора (Сп) и разредите А1 и В1 на събирае­
мите. Суматорът за позицията с тегло 4 су­
мира А2 и В2 и преноса от суматора за пози­
цията с тегло 2. Двоичният резултат е пока­
зан в долната дясна част на фигура 10.7 . Су­
маторът притежава и разред с позиционна
стойност 8, за да може да съхранява суми,
по-голе.ми от 111 . Обърнете внимание, че
изходът Со от суматора за позинията с тегло
4 е свързан към индикатора за позицията с
тегло 8.
Триразредният двоичен суматор от фиг.
1О. 7 изв1-ршва действията по същия начин
както и ние, когато смятаме на ръка. Той е
само много по-бърз. Обърнете внимание, че
мн.огоразредните суматори използват полу­
суматор само за позицията с тегло 1, а за
всички други разреди използват пълни су­
матори. Суматорите от този тип се наричат
паралелни суматори.
В паралелните суматори всички разреди
се подават на входовете едновременно. Су­
мата се появява на изхода почти веднага.
Паралелният суматор, показан на фиг. 10.7,
е комбинационна логическа схема (схема
без памет) и затова обикновено изисква на
входовете и юходите си регистрv за времен­
но съхранение на цанmпс .
2.19

ВХОДОВЕ
Заgача
А2А1А0
+В2 В,В0
1Тl А,Во
изходи
Фиr. 10.7 . Триразреден паралелен суматор
Тест
11. Схемата от фиг. 1О. 7 използва
за
сумиране на позицията с тerno 1 и __
за останалите позиции .
12 . Паралелните суматори представляват
__ _ (комбинационmi,
последователни)
логически схеми.
10.5 . ДВОИЧНО ИЗВАЖДАНЕ
Логическите схеми, които извършват арит­
метичното действие изваждане , се нариLJат
субтратапо_пu. Суматорите и субтракторите
много си приличат. Полусубтракторите и
пьлните субтриктори се използват по съ­
щия начин като полусуматорите и nълните
суматори. Ht: фиг. 10.8а е показана таблш~а
за двоично изваж,..(ане. На фиг. 10 .86 тази
табmща е поrшзана във вид на табmща на
истинност. Числото на входа В се изважда
от числото на вv.ода А, в резултат на което
на изхода Di се получава резултатът ~разли­
ката) . Ако Б е по-голямо от А, какъвто е
случаят в ред 2, трябва да сс вземе l!a заем,
както е показано в колоната Bn.
240
На фиг. 10.9а е показана блокова схема на
полусубтрактор. Оrляво са входовете А и В,
а отдясно - изходите Di и Во на схемата. Ог
таблицата на истинност (фиг. 10.86) можем
да определим Булевия израз на полусубт-
о
о
о
_ ,[\
1 Заем
(а)
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
А
в
о
о
о
1
1
о
1•
1
Di
о
1
1
о
1
о
1
ИЗХОДИ
А-8
Разлukа
(б)
во
u
1
rJ
о
Заем
Фш·. 10 .8 . а. Таблици за двои<Jно изваждане.
6. ТuбJiица на IIСТIШност на полусуб1 рактор
1
1
о

ВХОДОВЕ .
А
в
Полу­
субmраkmор
(а)
(6)
ИЗХОДИ
Di (Разлukа)
В0 (Заем)
Di (Разлukа)
В0 (Заем)
Фиг. 10.9 . Полусубтрактор. а. Лопtчески символ.
6. Логическа схема
рактора. Булевият израз за колоната Di е А
ED В = Di. Този израз е същият както при по­
лусуматора (вж. фиг. 10.3а). Булевият израз
за колоната Во е А . В = Во. При съчетаване­
то на тези два израза се получава логическа­
та схема на фиг. 10.96 . Това е логическа схе­
ма на полусубтрактор. Забележете колко
много прилича тази схема на схемата на по­
лусуматора от фиг. 10.4 .
Когато се изваждат няколко колони с дво­
ични цифри, трябва ца се взема предвид зае­
мът. Да предположим, че трябва да извадите
числата, показани на фиг. 10.10а. Разтедай­
те внимателно този пример и извършете из­
важдането по този начин на ръка.
На фиг. 10.1 Об е показана таблица на ис­
тинност, която съдържа всички възможни
комбинации при двоично изваждане. Напри­
мер ред 5 от таблицата отразява ситуацията
от изваждането в позицията с тепю 1 от фиг.
10.1 Оа. Изваждането в позицията с тerno 2
съответства на ред 3, в позицията с тегло 4
-
наред6,впозициятастerno8- наред
3, впозициятастегло 16-наред2,ив по­
зицията с тегло 32 - на ред 6 от таблицата
на истинност.
Блоковата схема на пълен субтрактор е
показана на фиг. 10.11а. Отляво са входове­
теА,ВиB;n, аотдясно - изходитеDiиВо
на схемата. Подобно на пълния суматор
16
;j216842
h
{
10 10 ~10
~~l~1
1о1о
11о11
(а)
ТАБЛИЦА НА ИСТИННОСТ
ВХОДОВЕ
А
в
В;"·
о
о
о
о
о
1
о
1
о
о
1
1
1
о
о
1
о
1
1
1
о
1
1
1
А
-в
Di
ИЗХОДИ
D;
во
о
о
1
1
1
1
о
1
1
о
о
о
о
о
1
1
А-в
-
Bin
Разлukа Заем
(6)
Фиг. 10.10. а. Пример за изваждане. 6. Таблица на
истинност на пълен субтракт(lр
пъшiИЯт субтрактор може да се реализира с
два полусубтрактора и един логически еле­
мент ИЛИ. На фиг. 10.116 е показан пълен
субтрактор, съставен от два полусубтракто­
ра. На фиг. 1О .11 в е показана друга логичес­
ка схема на пълен субтрактор. Тя функцио­
нира съrласно таблицата на истинност от
фиг. 10 .106. Ако искате, можете да замести­
те схемата И-ИЛИ на изхода Во с три еле­
мента И-НЕ. Тогава схемата ще прилича на
схемата на пълен суматор от фиг. 10.66 .
Тест
13. Решете следните задачи за двоично из­
важдане:
а.
11
в.
111
д. 10010
-
10
-
111
11
--
б. 100
r. 1010
е. 1000
-
10
-
101
01
241

(а)
(6)
(8)
B;n
Di
ВХОДОВЕ
А
Пьлен
· изходи
11
cyбmpakmop
А
в
в
(А- В- В1.)
Во
Пьлен cyбmpakmo p
...... ---------------..,
1
1
1
в
Di
1
Полу-
1
А
Di
А cyбmpakmop Во
1
1
Полу-
(А -В)
1
в cyбmpakmop Во
1
1
(А- В)
L
.
1
______________ __.
Полусубmраkmор
,..---------,
Di
1в
1
Di
>--+-- -----Di
А
1
L----------'
Фиг. 10.11 . Пълен субтрактор. а. Логически символ. б. Схема, съставена от полусубтрактори и елемент
ИЛИ. в. Логическа схема
14 . Начертайте блокова схема на полусубт­
рактор . Означете входовете с А и В, а
изходите - с Di и Во.
15. Съставете таблицата на истинност на
полусубтрактор .
16. Начертайте блокова схема на пълен суб­
трактор. Означете входовете с А, В и B; n,
аизходите- сDiиВо.
17 . Съставете таблицата на истинност на
пълен субтрактор.
242
10.6 . ПАРАЛЕЛЕН СУБТРАКТОР
Полусубтракторите и субтракторите могат
да се свързват в схеми на паралелни субт­
рактори. Вие вече сте виждали суматори,
свързани в схема на паралелен суматор, нап­
ример триразредния суматор от фиг. 10.7 .
Схемата на паралелния субтрактор е подоб­
на . Суматорът от фиг. 1О. 7 се разrnежда като
пар,алелен суматор , защото всички цифри на
събираемите се подава·1 11:1 входовете му ед­
новременно .
Схемата на фиг. 10.12, съставена от един
полусубтрактор и три пълни субтрактора,
представлява 4-разреден паралелен субт-

Заgача
А3А2А1А0
-В3В2В1В0
Di
L Полу-
А cyбmpakmop
(mezлo 1)
ВХОДОВЕ
Фиr. 10.12 . 4-разреден паралелен субтрактор
рактор, който изважда двоичното число
ВзВ2В1Во от двоичното число АзА2А1Ао.
Най-горният субтрактор изважда цифрите
от позицията с тегло 1. Изходът Во на субт­
рактора за позицията с тегло 1 е свързан към
входа В;п на субтрактора за позицията с тег­
ло 2. Изходът Во на всеки субтрактор е
свързан към входа за заем на субтрактора за
следващата по-старша позиция.
Тест
18. Раз1ледайте фиг. 1О. 12. Това е блокова схе­
ма на 4-разреден __ (паралелен сума­
тор, паралелен субтрактор, последовате­
лен суматор, последователен субтрактор).
19. Разгледайте фиг. 10.12. За какво служат
връзките между субтракторите (от Во
КЪМ B;n)?
10.7 . ИЗПОЛЗВАНЕ НА СУМАТОРИ
ЗА ИЗВАЖДАНЕ
В предишните раздели използвахме различ­
ни схеми за сумиране и за изваждане на дво­
ични числа. За да се опростят схемите на из­
числителните устройства, удобно е да се из­
ползват по-универсални схеми. С помощта
на някои малки модификации можем да из­
ползваме суматорите и за изваждане.
Съществува един математически метод,
който помага за използването на суматорите
като субтрактори. Този метод е илюстриран
на фиг. 10.13. Задачата е да се извади десе­
тичното число 6 от десетичното число 10
(1 О 1О - О 11 О в двоичен вид). Отначало из­
важдането е показано в десетичен вид, след
това в двоичен вид и накрая чрез използване
на специалния метод. При използването на
243

Десетично
ДВоично
Сnециален мemog
изВа>kgане
изВа>kgане
за изВа>kgане
1о
1010 Доnьлнение go 1
1010
6
-0110
и сумиране
+ 1001
4
1оо
~11
Циkличен
+1
nренос
100 Разлиkа
Фиr. 10.13 . Пример за изваждане по метода с допълнениедо 1 и цикличен
пренос
специалния метод първата стъпка е да се за­
пише допълнението до 1 на числото, което
се изважда (умалителя). Това означава, че
всички единици се заменят с нули, а всички
нули - с единици. След това двете числа се
събират. Допълнението до 1 на О 11 О е 1ОО 1.
Междинното решение на задачата след това
сумиране е 1ОО 11. Следващата стъпка е да
се подаде преносът от най-левия разред към
позицията с тегло 1 (вж. стрелката на схема­
та). Това се нарича цикличен пренос. Когато
цикличният пренос се добави към междин­
ния резултат, се получава търсената разлика
между зададените двоични числа, в случая
между 1010 и 0110. Следователно отговорът
на тази задача е 100 (десетично 4).
Този метод изглежда труден за ръчно из­
ползване , но се реализира много просто с
помощта на логически схеми. Основното му
предИМство е това, че изваждането се извър­
шва чрез сумиране.
Сега можем да използваме суматори, за да
извършваме изваждане на двоични числа.
На фиг. 10.14 са показани четири пълни су­
матора (означени с FA), свързани в схема,
която извършва двоично изваждане. Обър­
нете специално внимание на четирите ин­
вертора, на чиито изходи се получава до­
пълнението до 1 на двоичното число
В3В2В ,Во. Това допълнение се подава на
входовете В на пълните суматори. Сумато­
рът сумира двоичните числа AзAzAtAo и
В3В2В 1 В0• Преносът от С, на пълния суматор
за разреда с тегло 8 се връща обратно на су­
матора за разреда с тегло 1 чрез връзката за
цикличен пренос. Разликата между двоични­
те числа АзАzА,Ао и ВзВ2В1Во се извежда на
индикаторите, показани в долната дясна
244
част на фигура 10.14 .
Въпреки че изчислителните устройства
могат да използват за изваждане допълне­
ния до 1, те по-често използват за тази цел
допълнения до 2. Методът за изваждане с
допълнение до 2 се разглежда в следващите
раздели.
Тест
20. Извършете изваждането, като използва­
те метода с допълнение до 1 и цикличен
пренос.
а.11- 10=
б.111 - 010 =
в.1000- 0111=
г.110- 100=
д. 1оо1- о11о=
е . 1011-0110=
21. Методът за изваждане с допьлнение до 1
се използва, когато за изваждането се
използват __ (суматори, полусубт­
рактори, пълни субтрактори).
22. Разгледайте фиг. 10.14 . Тази схема за из­
важдане съдържа инвертори за получа­
ване на допълнението до 1 на умалителя,
четири __ и цикличен пренос.
10.8 . ЧЕТИРИБИТОВИ
СУМАТОРИ/СУБТРАКТОРИ
След като научихме как може да се извърш­
ва сумиране и изваждане с помощта на пъл­
ни суматори, нека проектираме система, ко­
ято събира и изважда. Ще започнем със схе­
мата на субтрактор от фиг. 10.14 . За да нап­
равим от тази схема 4-разреден суматор,
трябва само да изолираме временно четири­
те инвертора и да прекъснем връзката за
цикличен пренос. Схемата на субтрактора е

Заgача за uзВаЖgане
А3А2А1А0
-83828180
ВХОДОВЕ
изходи
Фиr. 10.14 . 4-разреден двоичен субтрактор, съставен от пълни суматори и инвертори
начертана отново на фиг. 10.15. Инвертори­
те са заменени с четири елемента ИЗК­
ЛЮЧВАЩО ИЛИ. Когато на входа А на
елементите ИЗКЛЮЧВАЩО ИЛИ се пода­
де О, разредите на входните числа премина­
ват през елемента без промяна (това е пока­
зано на таблицата на истинност в долната
лява част на фиг. 10.15). В този случай уст­
ройството сумира двоичните числа
АзА2А1Ао и ВзВzВ1Во. Резултатът се показва
на изходните индикатори. Освен това ниво­
то О на управляващите входове (режим су­
миране) блокира елемента И и не позволява
да се извърши цикличен пренос.
За да се превърне устройството от фиг.
10.15 в 4-разреден субтрактор, на управля­
ващия вход трябва да се подаде 1. Така еле­
ментите ИЗКЛЮЧВАЩО ИЛИ сс превръ­
щат в инвертори за входовете В на пълните
суматори. Това се вижда от таблицата на ис­
тинност на фиг. 10.15. Освен това нивото 1
на управляващия вход активира елемента И
и информацията от пълния суматор за пози­
цията с тегло 8 може да се върне на пълния
суматор за позицията с тегло 1. Така получе­
ният субтрактор изважда двоичното число
B3BzB1Bo от двоичното число АзА2А1Ао.
Разликата се показва в двоичен вид на из­
ходните индикатори. Запомнете, че в тази
схема се използва методът с допълнение до
1 и цикличен пренос. Допълнението до 1 се
получава чрез елементите ИЗКЛЮЧВАЩО
или.
Тест
23. Разгледайте фиг. 10.15. Когато нивото на
управляващия вход е О, елементът И е
__
(активиран, блокиран) и елемен­
тите ИЗКЛЮЧВАЩО ИЛИ ·
-- (ин­
вертират , не инвертират) входовете В.
24. Разгледайте фиг.10.15 . За да работи та-
245

Сума
uлu
разлukа
Фиr. 10.15. Комбнн11рана схема на суматор 11 субтрактор
зи схема като субтрактор, нивото на уп­
равляващия вход трябва да бъде __
(1, 0).
25 . Разгледайте фиг. 10.15. Когато нивото на
управляващия вход е 1, елементът И е
__
(активиран, блокиран) и елемен­
тпrе ИЗКЛЮЧВАЩО ИЛИ __ (ин­
вертират, не иннертират) дашште rJт вхо­
довете В.
246
10.9 . СУМАТОРИ В ИНТЕГРАЛНО
ИЗПЪЛНЕНИЕ
Производителите на ИС предлагат няко
типа суматори. Една полезна аритмет
TTL ИС е 4-разрелният двоичен пълен с
маторИС 7483, показан на фиг. 10.16.
осемте входа на С)'h1атора са подадени две
четириразредни двоични числа ВзВ2В1Во
АзАzА1Ао. В режим на сумиране на две ч
тириразредни числа на входа Со (входа

Заgача
А3А2А1А0
+83828180
+5v
Vcc
Е,
А2
1:2
82
1:3
4-раэреgен
Аз nълен
суматор
8з
:Е4
А4
84
с4
(7483)
GND
GND
GND
ФИI·. 10.16. 4-разреден суматор 7483
цикличен пренос) се подава лошческа О.
(Някои производители означават входа Со с
Сiп-) Към изходите са свързани индикатори
на сумата. Изходът С4 е свързан към инди­
катора на разреда с тегло 16. (Някои произ­
водители означават изхода С4 с Со). Този
двоичен суматор може да показва суми до
1111 О (десетично ЗО, което се получава при
сумиране на 1111 с 1111 ).
Вътрешната организация на суматора
7483 е подобна на показаната на фиг. 10.14
(без четирите инвертора). Изводът С4 (цик­
личен пренос) на ИС 7483 е същият като Со
на разреда с тегло 8 на пълния суматор от
фиг. 10.14. Входът за пренос, означен на ИС
7483 с Со, е същият като Cn за разреда с тег­
ло 1 на пълния суматор от фиг. 10.14.
Суматорите 7483 може да се свързват кас­
кадно чрез свързване на изхода С4 на rтьрва­
та ИС към входа за пренос Со на следваща­
та. Когато се свърЖат каскадно две ИС
7483, се получава 8-разреден двоичен сума­
тор. ИС 7483 може да работи и като 4-разре­
ден субтрактор, ако се използва свързване­
то от фиг. 10.14. Входовете В се инвертират,
Иэхоgен
nренос
изходи
а изходът С4 се свързва към входа Со на ИС
7483. ИС 7483 може да се използва също ка­
то суматор/субтрактор по схемата, показана
на фиг. 10.15. Разбира се, необходими са и
допълнителни ИС, съдържащи нужните ло­
гически елементи ИЗКЛЮЧВАЩО ИЛИ
иИ.
Аналози на 4-разредния суматор 7483 са
ИС 74LS83 и 74С83. Други 4-разредни су­
матори, които работят като 7483, но имат
различно разположение на изводfrrе, са ИС
74283, 74LS283 , 748283, 74F283 и
74НС283.
Тест
26. ИС 7483 съдържа един четириразреден
двоичен __.
27. Две ИС 7483 могат да се свържат __
и да образуват осемразреден паралелен
двоичен суматор.
28. Разrnедайте фиг. 10.16. За да се преобра­
зува ИС 7483 в суматор/субтрактор, към
схемата трябва да се добавят няколко ло­
гически елемента __ и един елемент И.
247

10.10. СИСТЕМИ С ПАРАЛЕЛНИ
С~АТОРИJСУБТРАКТОРИ
В този раздел ще построим цифрова елект­
ронна система на основата на паралелен су­
матор. На фиг. 10.17 е показана схемата на
свързване на система за паралелно суми­
ране и изваждане. В тази система се изпол­
зват елементи, копго вече познавате. Входо­
вете на системата са показани отляво. Изхо­
дът е цифров седемсегментен индикатор, по­
казан отдясно на схемата.
Системата се използва по следния начин.
Огначало се активира управляващият вход
CLR, за да се нулират двата регистъра (А и
В). След това се подава желаното ниво на
входа за избор на режим на сумиране или
изваждане (да предположим., че е подадена
логическа О за сумиране). После се зареждат
поотделно двата регистъра чрез входовете
за управление на зареждането. За да се заре­
ди регистър А, се подава логическа 1 на вхо­
да за зареждане на регистър А (през това
време на входа за зареждане на регистър В
трябва да има 0) . Натиска се един клавиш от
клавиатурата и същевременно се подава
един тактов импулс. Въведеното в регистъ­
ра А число се показва на индикатора А. По
аналогичен начин се зарежда число в регис­
търа В, което се показва на индикатора В.
4-разредният суматор извършва незабавно
сумирането и сумата се появява на цифро­
вия индикатор.
Субтракторът изважда числото в регистъ­
ра В от числото в регистъра А. Тази проце­
дура е същата като процедурата за сумира­
не, но с тази разлика, че на входа за избор на
режим се подава логическа 1. Това активира
елементите И и ИЗКЛЮЧВАЩО ИЛИ, с
помощта на които се извършва изваждане
по метода с допълнение до 1 и цикличен
пренос . Цифровият индикатор показва раз­
ликата между числата в регистър А и регис­
тър В.
Кодерът 74147 преобразува десетичните
числа, въведени от клавиатурата, в двоичен
код. Интегралната схема 7404 инвертира ло­
гическите нива на изходите на кодера . От
изхода на инверторите двоичният код се по­
дава на входовете за паралелно зар ежда не
на данни на двата регистъра А и В. С един
тактов и м пулс д а нните на входовете с е
248
прехвърлят в регистриге (ако на входовете
So и s, има 1). Индикаториге А и В показват
съдържанието на регистрите А и В. Двоич­
ниге числа, съхранени в регистриге, се по­
дават на входовете на 4-разредния суматор
7483. Суматорът сумира двоичните числа
А,АzАзА4 и В,В2ВзВ4 и сумата се появява в
двоичен код на изходиге му. Двоичният код
се декодира от декодера 7447 в седемеег­
ментен код и на индикатора се появява сума­
та като десетично число.
Аритметичните схеми се използват обик­
новено в централните процесори на циф­
ровите системи. На фиг. 9.1 е показана бло­
кова схема на цифрова система. Суматорът,
който разrnедахме, може да изпълнява фун­
кциите на обработващия блок в такава сис­
тема.
Тест
29. Разrnедайте фиг. 10.17. Първата стъпка
при използването на системата е да се
нулират регистрите А и В, като се пода­
де __(1, О) на входа за нулиране.
30. Разrnедайте фиг. 10.17. Когато схемата
се използва за изваждане, втората стъп­
ка е в регистъра А да се зареди __
(умаляемото, умалигеля), а в регистъра
В - __ (умаляемото, умалителя).
31 . Разrnедайте фиг. 10.17. Регистърът А се
зарежда, като се подаде ниво __ (0, 1)
на входа за зареждане на регистъра А,
натисне се клавиш и същевременно се
активира __ вход.
32. Разrnедайте фиг. 10 . 17. Когато са зареде­
ни и двата регистъра А и В , сумата или
разликата ще се появи на цифровия ин­
дикатор __ (след един тактов импулс ,
след четири тактови импулса, незабав­
но) .
10.11 . ДВОИЧНО УМНОЖЕНИЕ
Ние всички сме учили правилата за умноже­
ние в началното училище и сме свикнали да
записваме зада'IИте за умножение по начи­
на, показан на фиг. 10.18а. Обикнов ено на­
ричаме горното число множимо, а долното
-
множител. Решението на задачата се на­
рича проювсдение . Произведението на 7 и 4

"!
1t~mь~~.!l' ·
о CLII ОА
-
А,
СРе:щсmъ~в
А2
I:.
r
-вАйе
йо
-
Аз
l:з
l
1
А
~.
'
(741941
А•
Sg s,
1
-
8
:!::z
2
1
-
1 Суматор
L;J Инgukamop А
1
82
I:,
r-- Вэ
~в.
~91;, ~ 1
7404
Qco
с.
(74831
~
*(!};( ~ 2 АР--1>--
Инgukamop в
".
ii С>--<1
-
8
4
2
1оо \ о--с : Kogep В о---Ьо
1
1
-
:'"'·· · о---с 5
.....
. .... ..
/t!l~ ~ 6 6---..t»
'.·· ': • 1о---<
с
,~~~-4 1
.....
~~ 0-~Н
~
.<Я.·
0
l.tiщ.t о---<:1 9 (741471
1
)бща маса
-
.. ..
+5(
i3ap1if.9~'.1!J;!«~h.'~
l<W~11~i:1!~
ь
...
~
1 ~i::u о"
г
1
•
~
Г11
Дekogep
L..-- А
1E)--J
1о
ь~
'--
РегuсmьрОВ
с
с~
вв
J
-
1 ЗареЖgане
1
с
йе
-,_
"1};~
-в
d~
ol
О блоkuр ане
(741941
...,.~
1 ЗареЖgане
DSo s?D н
А
-
f >-e:Jj
л~
11
1\74811"'
ане
1 (74471 ,~
-т
1600
ЦuфроВ
uнguкamop
§\>ISt.t~@fiЭ!~ ·2
N
:;t Фиr. 10.17 . С хе ма на свърз ване на 4-ра з реден паралелен суматор/субтрактор

7 Мно>kuмо
Х 4 Mнo>kumeл
28 ПроuзВеgенuе
(а)
fMнo>kuмo
f ПроuэВеgенuе
7+7+7+7 - 28
Mнo>kumeл "' 4
(б)
Фиr. 10.18. а. Задача за десетично умножение.
6. Умножение по метода на мноrократното суми­
ране
от примера, показан на фиг. 10.18а, е 28 .
На фиг. 10 .186 е показано , че това умно­
жение всъщност представлява многократно
сумиране. Задачата 7 х 4 = 28 е представена
като четирикратно сумиране на множимото
7. Резултатът отново е 28.
Ако искате да умножите 54 по 14, проце­
дурата с многократно сумиране ще се ус­
ложни и ще отнеме много време. Множимо­
то (54) трябва да се сумира 14 пъти, за да се
получи произведението 756. Повечето от
нас са се учили да извършват това умноже­
ние по начина, показан на фиг. 10.19а. Пър­
во умножаваме множимото (54) по 4. Полу­
чава се първото междинно произведение
(216), показано на фиг. 10 . 196. След това
умножаваме множимото по едно. В действи­
телност множимото се умножава по 1О, как­
то е показано на фиг. l 0 . 19в. Второто меж­
динно произведение е 540. След това съби­
раме двете междинни произведения и полу­
чаваме крайния резултат 756. Обикновено
изпускаме нулата във второто междинно
произведеюiе . така както е показано на фиг.
10.19а.
Важно е да се обърне внимаЮiе на проце­
дурата па решаване на задачата от фиr.
10.19. Множимото пьрво се умножава по
най-младшата цифра на множителя, в резул­
тат н а което се получава първото междинно
произведение. След rова се полуqава второ­
то междинно произведение, като се умножи
множимото със следващата значеща цифра
на множителя. Крайният резултат се получа­
ва чре з сумиране на двете междинни произ-
250
54 Мно>kuмо
Х 14 Мно>kuмо
216
54
756 ПроuэВеg.енuе
(а)
54
х14
21 6 ПьрВо меЖ:guнно npouэBegeнue
(б)
54
х10
21 6 ПьрВо ме>kguнно npouз6egeнue
54О Bmopo ме>kguнно npouзBegeнue
(8)
Фнr. 10.19. а. Задача за ,11есетично умножение.
6. Иэчисляваие на първото междинно проllэведе­
ние. в. Изчисливане на второто междинно про­
изведение
ведения . Същата процедура се използва и
при двоичното умножение.
Двоиqното умножение е много по-просто
от десетиqното. Двоичната система използ­
ва само две цифри (О и 1), което опростява
правилата за умножение. Правилата за дво­
ично умножение са показани на фиг. l0.20a.
Умножението с двоиqни числа се извърш­
ва по същия начин като умножението с десе­
тични числа . На фиг. 10.206 е показано как
двоичното число 111 се умножава по 1О 1.
Най-напред множимото (111) се умножава
по цифрата в най-~mадшия разред на множи­
теля. В резултат на това се получава първо­
то междпнно произведение 111 . След това
множимото се умножава по цифрата във
в гория разред на множителя и се получава
втор0'1о междинно пр ои·шедение 0000.
Обърнете внимание, че най-младшият раз­
ред на второто междинн о произведение е из­
местен с една позиция наляво . Трето, мно­
жимото се умножава по цифрата в позиция­
та с тегло 4 на множателя. В резултат на то­
ва се получава третото междинно произве­
дение 111 ОО , пок а зано на фиг. 10.206 като

Пра6uла за g6оuчно умно>kенuе
о
о
1
1
хох1хоХ1
--
--
о
о
о
1
(а)
Десеmuчно ДВоuчно
7
1 1 1 Мно>kuмо
xs
Х101 Mнo>kumeл
35
1 11 ПърВо ме>kguнно
npouзBegeнue
ооо Bmopo ме>kguнно
npouзBegeнue
1 1 1 Tpemo ме>kguнно
npouзBegeнue
100011 ПроuзВеgенuе
(б)
Ф11r. 10.20. а. Правила за дво1tчно умножение.
6. Пример за умножение
111, т. е. двете нули са пропуснати. Накрая
трите междинни произведения се сумират и
се получава крайният резултат l ООО 11 . За
сравнение отляво на фигурата същата зада­
ча за умножение е показана с десетични чис­
ла. ПолучеmfЯТ двоичен резултат 1ООО 11 съ­
ответства на десетичния резушат 35.
На фиг. 10.21 е показано решението на
друга задача за двоично умножение. Отляво
задачата е представена и решена с десетич­
ни числа по познатия ни начин. Отдясно съ­
щата задача е решена с двоич1ш числа, като
двоичното число 110111 е умножено по
11 ОО. Както и при десеnrчното умножение,
умноженията с нулите на множителя могат
да се пропуснат. Резултатът е двоичното
число 101000100, което съответства на де­
сетичното qисло 324
Десеmuчно
ДСоuчно
Тест
33. Намерете произведението на двоИЧIШТе
числа 111 и 10.
34. Намерете произведението на двоичните
числа 1101 и 101.
35. Намерете произведеш1ето на двоичюrrе
числа 1100 и 1110.
10.12. СХЕМИ ЗА ДВОИЧНО УМНОЖЕНИЕ
Числата може да се умножават чрез многок­
ратно сумиране, както беше показано на
фиг. 10 .1 86, на която множимото (7) беше
сумирано четири пъти, за да се получи про­
изведението 28. На фиг. 10.22 е показана
блокова схема на устройство, което извърш­
ва многократно сумиране. Множимото се
съхранява в горния регистър. В нашия при­
мер това е десетичното число 7 (двоично
111 ). Множителят се съхранява в изважда­
щия брояч, показан вляво на фиг. 10.22 . В
нашия пример това е десетичното число 4
(двоично 1ОО). Произведението се съхраня­
ва в долния регистър.
Процедурата за умножение чрез многок­
ратно сумиране е илюстрирана на фиг.
10.23 . Първоначално регистърът на произ­
nедението се нулира. След първото отброя­
ване на брояча назад в този регистър се по­
явява междинното произведение ОО 111 (де­
сетично 7). След второто отброяване регис­
търът на произведението ще съдържа меж­
динното произведение О 111 О (десетично
14), след третото- 10101 (десетично 21), и
след четвъртото- крайния резултат 11100
(десетично 28). По този начин задачата за
умножение 7 х 4 = 28 беше решена чрез че­
тирикратно сумиране на 7.
Този тип <.;хемн не се използват често, за-
27
Х12
11О11 Мно>kuмо
Х 11ОО Mнo>kum~л
54
27
324
1 1 О 1 1 О О Tpemo ме>kgинно npouзBegeнue
11О11
Чеm6ьр1110 меЖguнно npouэde~eнue
1 О 1 ООО 1 ОО ПроuэВеgенuе
Ф11r. 10.21. Задача за умножение
251

Регuсmьр на
мно>kuмоmо
Сумаmор
-
ИэВа>kgащ
брояч за
мно>kumеля
1
Регuсmьр на
npouзBegeнuemo
Фиr. 10.22 . Блокова схема на снетема за умноже­
ние по метода на многократното сумиране
щото многократното сумиране на големи
числа изисква много време. Един по-често
използван метод в цифровата електроника е
методът чрез сумиране и преместване. На
фиг. 10.24 е показана една задача за двоично
Слеg
Заре>kgане
nьрВuя
цukьл
Регuсmьр на
111
111
мно>kuмоmо
Регuсmьр на
100
011
мно>kum~ля
Регuсmьр на
00000
00111
npouзBegeнuemo
Заре>kgане
умножение. Двоичното число 111 трябва да
се умножи на 1О 1 (7 х 5 десетично). Проце­
дурата е стандартна с изключение на меж­
динното произведение в ред 5. Този ред е до­
бавен, за да ви помогне да разберете как
цифровите схеми извършват умножението.
Внимателното проследяване на двоичното
умножение показва следните три важни ха­
рактеристики:
1. Междинното произведение винаги е
ООО, ако множителят е О, или е равно на мно­
жимото, ако множителят е 1.
2. Регистърът на произведението трябва
да има двойно повече разреди от регистъра
на множимото.
3. При сумирането първото междинно
произведение се премества с един разред
надясно (спрямо второто междmпю произ­
ведение).
Тези характеристики могат да се използ­
ват за построяване на схеми за двоично ум­
ножение. Една такава схема е показана на
фиг. 10.25а. Множимото (111) се зарежда в
горния ляв регистър. Регистърът на акуму-
Слеg
Слеg
Слеg
Bmopuя
mpemuя
чеmВьрmuя
цukьл
цukьл
цukьл
111
111
010
001
01110
10101
Cmon
Ф11r. 10.23 . Умножение на 111 по 100 със схема за мно1·ократно сумиране
252
Peg 1
Peg 2
Peg 3
Peg 4
Peg 5
Peg 6
Peg 7
1 1 1 Мно>kuмо
Х 1 О 1 Mнo>kumeл
1 1 1 ПьрВо ме>kguнно npouэBegeнue
О О О Bmopo ме>kguнно проuзВеgенuе
О 1 1 1 Временно npouзBegeнue (peg З + peg 4)
1 1 1 Tpemo ме>kguнно npouзBegeнue
1ООО11 ПроuзВеgенuе
Фиг . 10.24. Задача за доои•шо у множс11ие

(а) Регистър на
УnраВАЯВащ Bxog
мноЖимото
1111,
i
1 • Сумиране
О • Забрана за сумuране
L2...
2 Паралелен
4
суматор
1
2
4
~
---.
(б) Нулиране u BъBeJkgaнe 0
Сумиране 0
Преместl!ане наgясно @
Сумиране @
Преместване наgясно @
Сумиране
ПреместВане наgясно @)
~~ор'·
o!oloJo
1
>
П-арале/\еН
суматор
р,=
tмfiOJIW ~·
ем
!----+ 11о 1 f--
~~
~
о
1
.~
~
Крайно nроиэВеgение
Фиr. 10.25. а. Схема за умножение по метода на сумираието 11 преместване­
то. б. Съдържаи11с на акумулатора и регистъра иа множителя
253

латора се нулира (състояние 0000). Множи­
телят ( 1О 1) се зарежда в долния десен регис­
тър. Забележете, че акумулаторът и множи­
телят се разrnеждат като един общ регистър.
На фигурата това е показано чрез общото
защриховане на двата регистъра.
Нека с помощта на схемата от фиг. 10.25а
да проследим подробно процедурата за ум­
ножение по метода на сумирането и премес­
тването. В регистъра на множимото се за­
режда двоичното число 111. Акумулаторът
и регистърът на множителя се зареждат на
стъпка А на фиг. 10.256. Стъпка В показва
как числата 0000 и 111 от акумулатора и ре­
гистъра на множителя се сумират, когато на
управляващата линия се подаде 1. Това съ­
ответства на ред 3 от задачата за умножение
на фиг. 10.24. На стъпка С съдържанието на
акумулатора и регистъра на множителя се
премества с един разред надясно. При това
преместване най-младшият разред на мно­
жителя (1) се изгубва. На стъпка D се из­
вършва сумирането. Сега на управляващата
линия се подава О. Когато на управляващата
линия има логическа О, не се извършва су­
миране. Съдържанието на регистъра остава
същото. Стъпка D съответства на редове 4 и
5 от фиг. 10.24. На стъпка Е данните в ре­
гистрите се преместват с един разред надяс­
но. Сега се изгубва разред 2 на множителя.
На стъпка F разред 4 на множителя ( 1) пос­
тавя множителя в режим на сумиране. Съ­
държанието на акумулатора (ООО 1) и на мно­
жимото ( 111) се сумират. Резултатът от то­
ва сумиране ( 1ООО) се съхранява в регистъ­
ра на акумулатора. Тази стъпка съответства
на лявата част на редове 5 и 7 от фиг. 10.24.
Стъпка G е последна от процедурата за ум­
ножение. Тя се състои в преместване на дан­
:ните и в двата регистъра с един разред на­
дясно. Най-старшият разред на множителя
"изпада" от регистъра. В двата регистъра се
съдържа крайният резултат 1ООО 11 от умно­
жението (7 х 5 = 35). Това е същият резул­
тат, който е получен в ред 7 на фиг. 10.24
при умножението на ръка.
Ние показахме действието на две схеми за
умножение. Първата, показана на фиг.
10.22, използва многократно сумиране. Вто­
рата схема, показана на фиг. 10.25, използва
метода чрез сумиране и преместване.
В много компютри процедурата за суми-
254
ране и преместване може да се програмира.
Вместо да построяваме схема за умножение,
ние просто програ.мирш.-tе (или инструкти­
раме) компютъра да изпълнява процедура­
та, показана на фиг. 10.256. По този начин
ние извършваме умножението софтуерно
(чрез програма). Използването на софтуер
намалява количеството на електроюште
схеми, които се използват в процесорите на
компютрите.
По-простите осемразредни процесори ка­
то Inte1 8080/8085, Motoro1a 6800 и
6502/65СО2 не съдържат схеми за умноже­
ние. За да извърши умножение с тези проце­
сори, програмистът трябва да напише прог­
рама (списък от инструкции). За тази цел
той може да използва както метода чрез су­
миране и преместване, така и многократно
сумиране. В по-сложните микропроцесори
са вградени инструкции за умножение.
Тест
36. Разг.ледайте фиг. 10.22. Кой метод за
двоиtnю умножение използва тази схе­
ма?
37. Един широко използван метод за умно­
жение е методът чрез __.
38. Разг.ледайте фиг. 10.25. Кой метод за
двоично умножение използва тази схе­
ма?
39. Повечето прости осемразредни микроn­
роцесори __ (съдържат, не съдър­
жат) инструкции за умножение.
10.13. СУМИРАНЕ И ИЗВАЖДАНЕ НА ЧИСЛА
В ДОП'ЫIНИТЕЛЕН КОД
Представянето на числата в допъшштелен
код се използва широко в микропроцесори­
те. Досега предполагахме, че всички числа
са положителни. Микропроцесорите обаче
трябва да могат да работят и с отрицатетm
числа. Представянето на едно число в до­
пълнителен код съдържа както абсолютната
стойност, така и знака му.
Нека за простота да предположим, че из­
ползваме четирибитов процесор. Това озна­
чава, че всички данни се предават и обра­
ботват на групи от по четири разреда. Най­
старшият разред (MSB) е знаковият разред

Знаkо6 раэреg
MSB
LSB
(8)
Десеmuчно
4 -l'аэреgен
чuсло сьс
gоnь., н umелен
энаk
kog
+7
0111
+6
0110
+5
0101
+4
0100
Oь6nagam
с g6ouчнume
+З
0011
kogo8e
+2
0010
+1
0001
о
0000
-1
1111
-2
1110
-3
1101
-4
1100
-5
1011
-в
1010
-7
1001
1000
(6)
Фиг. 10.26. а. Най-с-1аршиит разред 11а
4-разредиия регистьр съдържазнака 11а
числото. б. Допълнителни кодове на пo­
лoжJtTCJJJIII 11 отрицателни числа
на числото . Това е показано на фиг. 10.26а.
Съдържание О в знаковия разред означава ,
че числото е положително , а 1 означава, че
числото е отрицателно .
Таблицата, показана на фиr. 10.266, съ­
държа допълнителните кодове на всички че­
тириразредни положитетш и отрицателни
числа от +7 до -8. Най-старшият разред на
положителните числа е О. Всички отрица­
тетшчисла(от- 1до- 8)започватс 1.За­
бележете, че представянето в допълнителен
код на положителните числа съвпада с пред­
ставянето им в двоичен код . Например и в
двата кода десетичното число 7 се представя
като 0111 .
Допълнителният код на едно отрицателно
число се получава, като отначало се намери
допълнението до 1 и към него се прибави 1.
Тази процедура е илюстрирана на фиг.
-
4 (Десеmuчно)
ICmьnkвG) ПреобразуВане от gecemuчнo
J
6 gВоuчно
0100 (Д6оuчно)
!Сrт1ьnkв® Доnьлн<Jние go 1
1011 (Доnьлнение go 1)
Jcmьnka@ПрибаВянена1 (1 011 + 1 - 1100)
-
4 - 11 О О (Доnьлнumелен kog )
10
(в)
11 ОО (Доnьлнumелен kog)
!cmьnka(I) Доnьлнение go 1
0011 (Доnьлнение go 1)
Jcmьnka® ПрибаВяне на 1 (0011 + 1 - 0100)
4
10
0100 (ДВоично)
(6)
Фиг. 10.27. а . ПреобраJуван~ на десетични числа
със знак в допълнителеи код. 6. Преобразуване на
'lисла от допълнителеи код в двоичен код
10 .27а. За да намерите допътштелния код
на отрицателното десетично число ---4,
трябва да извършите следното :
1. Преобразувайте десетИ'-шото число в
двоичния му еквивалент . В случая преобра­
зувайте ---4\о в 01002 .
2. Преобразувайте двоичното число в до­
пълнението му до 1, като замените всички
единици с нули и всички нули с единици . В
случая преобразувайте О 1ОО2 в 1О 11 .
J. Добавете 1 към така полученото допъл­
нение до 1, като използвате обикновено дво­
ично сумиране. В случая 1О11 + 1 = 11ОО. В
резултат на тези преобразувания се получи,
че допълнителният код на десетичното чис­
ло---4е 1100 .
Този резултат може да се провери чрез
сравнение с таблицата от фиr. 10.266.
За да се преобразува едно число от допъл­
нителен код в двоичен код, трябва да се из­
пътш процедурата, показана на фиr. 10.276.
За да преобразувате допълнителния код
11 ОО от тази фигура, трябва да извършите
следното:
1. Намерете допълнението до 1 на допъл­
нителния код , като замените всички единици
255

(+4)
+ (+3)
+710
(-1)
+ (-2)
- 310
(+ 1)
+(-3)
-210
(+5)
+(-4)
+110
0100
+0011
0111 (Сума 8 gоnьлнumелен kog)
(s)
1111
+ 1110
r (Сума 6 gоnьлнumелен kog)
Игнорuра се
(6)
0001
+ 1101
111 Q (Сума 6 gоnьлнumелен kog)
(8)
0101
+1100
r (Сума 6 gоnьлнumелен kog)
Игнорuра се
(•}
Фиr. 10.28 . Четир11 примера за сум11ране на
числа със знак в допълнителен код
с нули и всички нули с единици. В случая
преобразувайте 11 ОО в ОО 11.
2. Добавете 1 към така полученото доrrъл­
нение до 1, като използвате нормално двоич­
но сумиране. В този пример ОО 11 + 1 = О 1ОО.
Това е двоичният код на десетичното число 4.
Тъй като най-старшият разред на доrrъл­
нителния код (1100) е 1, числото е отрица­
телно. Следователно допълнителният код
11 ОО е на десетичното число --4 .
Представянето в допълнителен код се из­
ползва широко, защото опростява сумира­
нето и изваждането на числа със знак. На
фиг. 10.28 са показани четири примера за
сумиране на числа в допълнителен код. На
фиг. 10.28а е показано сумиране на две по­
ложителни числа. В този пример действието
се извършва с обикновени двоични числа.
На фиг. 10.286 е показано сумираl!ето на две
отрицателни числа (-1 10 и -2Io). Доrrълни­
телните кодове на тези числа са съответно
1111 и 111 О. Най-старшият разред (прено­
сът от разред 4) се игнорира и се получава
11 О 1, което е допълнителният код на сумата
256
-десетичното число 3. Проследете приме­
рите в иг на фиг. 10.28, за да проверите да­
ли сте разбрали процедурата за сумиране на
числа със знаци чрез използване на допъл­
нителен код.
Представянето в допълнителен код може
да се използва и за изваждане на числа със
знаци. На фиг. 10.29 са показани четири
примера за изваждане. Първият пример е
(+7)- (+3) = +4\о. Умалителят (в този при­
мер 3) се преобразува в двоичен код, след
което се намира допълнителният му код, ра­
вен на 1101. След това 0111 се сумира с
1101, което дава 1 0100. Най-старшият раз­
ред (преносът от 4-разредния регистър) се
игнорира и оставаразликата 0100 или +4 10 .
Обърнете внимание, че за изваждането се
използва суматор. Това става чрез преобра­
зуване на умалителя в допълнителен код и
сумиране. Преносът към петия двоичен раз­
ред се игнорира.
Разгледайте примерите за изваждане с по­
мощта на суматор, показани на фиг. 10.296,
в и г. Проверете дали можете да проследите
целия процес на изваждане.
В предишните примери бяха използвани
допълнителни кодове само на четириразред­
ните числа. Повечето микропроцесори ра­
ботят с групи от 8, 16 и 32 разреда. Проце­
дурите, които приложихме върху четир'ираз­
редните числа, важат и за 8-, 16- и 32-раз­
редни числа.
Тест
40. Когато микропроцесорите работят с по­
ложителни и отрицателни числа, се из­
ползва
41. Допълнителният код О 111 е на двоично­
то число __ или на десетичното чис­
ло __.
42. Допълнителният код 1111 е на десетич­
ното число --
43. В допълнителния код най-старшият раз­
ред е __ разред. Ако най-старшият
разред е О, числото е __ (отрицател­
но, полож1rrелно), а ако е 1, числото е
__
(отрицателно, положително).
44. Допълнителният код на десетичното
число-бе __
45. Допълнителният код на десетичното
число +5 е

(+7)
-
(+3)
+410
=0011
Формuране на gопълнumе,ен kog
О111
+ 1101
u сумиране
~ 0100 (PaY.uka 8 gonь•нume•eн kog)
1
Изворира се
(а)
(-8)
- (-3)
формиране на gоnълнumелен kog
-
1101 .....;.__;..__;;...____.,
1000
+ 0011
-510
u сумuране
1О 11 (Pa.... uka 8 gопълнumелен kog)
(б)
(+3)
- (-3)
+610
• 1101
форt.дuране на gonъhНumeлeн kog
u сумuране
0011
+ 0011
О 11 О (Pa....uka 8 gоnь•нumелен kog)
(О)
(-4)
- (+2) •0010
- 610
Фор."'uране на gоnьлнumелен kog
u сумиране
1100
+ 1110
1010 (Paз•uka 8 gоnълнumелен kog)
1
Игнорира се
(г)
Фиr. 10.29. Четпри примсра за сумиране на числа със знак в допълюпелеи код
46. Пресметнете сумата на допълнителните
кодове 111 О и 11 О 1. Представете резул­
тата като допълнителен код и като десе­
тично число.
47. Пресметнете сумата на допълнителните
кодове 1010 и 1100. Представете резул­
тата като допълнителен код и като десе­
тично число.
10.14 . СУМАТОРИ/СУБТРАКТОРИ, РАБОТЕЩИ
С ДОПЪЛИИТЕЛЕН КОД
На фиг. 10.30 е показана система на четири­
разреден суматор/субтрактор, работеща с
числа, представени в допълнителен код.
Обърнете внимание на четирите пълни су­
матора, които обработват двете четирираз­
редни числа. На входовете В на всеки от тях
са добавени елементи ИЗКЛЮЧВАЩО
ИЛИ, които управляват режима на работа
на устройството. Когато на входа за управ­
ление на режима има О, системата сумира
допълнителните кодове АзА2А1Ао и
17
ВзВ2В ,Во. Сумата се появява във вид на до­
пълнителен код на изходните индикатори,
показани в долната дясна част на фигурата.
Когато на входовете А на елементите ИЗК­
ЛЮЧВАЩО ИЛИ има ниско ниво, данните
В преминават през тези елементи, без да се
инвертират. Ако на входа Во на елемента
ИЗКЛЮЧВАЩО ИЛИ се подаде високо ни­
во, на изхода У също се появява високо ни­
во. Докато е установен режим на сумиране,
на входа C;n на горния пълен суматор има
логическа О. В този режим суматорът на до­
пълнителни кодове работи като двоичен су­
матор, но с тази разлика, че преносът (Со) от
пълния суматор за позицията с тerno 8 се иг­
норира. На фиг. 10.30 този изход е оставен
несвързан.
За да може системата да изважда числа в
допълнителен код, на входа за управление
на режима трябва да се подаде логическа 1.
Това заставя елементите ИЗКЛЮЧВАЩО
ИЛИ да инвертират данните, подавани на
входовете В. На входа С;" на пълния сума­
тор за разред 1 също се подава 1. Това е рав-
257

А3 А2 А1 А0 } BxogoBe за числа В gоnьлнumелен kog
+1-В3В2В1В0
C;n
r
А0
А
FA
L
r--------1
t---------,
Во
в,
Сума uлu разлukа
Изхоg В gоnълнumелен kog
Фиг. 10.30 . Система на 4-разреден суматор/субтрактор, работеща с числа,
представени в допълнителен код
носилно на получаване на допълнение до 1 и
прибавяне. на 1, което всъщност представля­
ва допълнителният код на умалителя (число­
то в от фиг. 10.30).
Тази система за сумиране и изваждане
много прилича на схемата за сумиране и из­
важдане на двоични числа от фиг. 10.14, но
за разлика от нея може да работи само с чис­
ла в допълнителен код.
Тест
48. Разгледайте фиг. 10.30. Числата, които
тази система сумира или изважда, тряб-
ва да бъдат представени като ___
(двоичен код, двоично-десетичен код,
допълнения до 1, допълнителен код).
49. Разгледайте фиг. 10.30 . Резултатът от су­
·мирането или изваждането в тази систе-
258 .;
;
ма ще бъде представен като __ (дво­
ичен код, двоично-десетичен код, допъл­
нение до 1, допълнителен код).
50. Разгледайте фиг. 10.30. Тази система мо­
же да сумира или изважда __ (числа
със знак, само числа без знак) .
51. Разгледайте фиг. 10.30 . Ако се сумират
числата ОО 11 и 11 ОО, на изхода ще се по-
лучи ___.
Това е допълнителният код
на десетичното число ___.
52. Разгледайте фиг. 10.30 . Ако се изважда
числото ОО1О от О1О1, на изхода ще се
получи ___.Това е допълнителният
код на десетичното число ___.

10.15. ОТКРИВАНЕ НА ПОВРЕДИ
В ПЪЛЕН СУМАТОР
На фиг. 10.31а е показана схема на пълен
суматор, в която има повреда. Отначало тех­
никът проверява схемата визуално и търси
следи от прегряване, но не открива нищо
съмнително.
Пълният суматор е комбинационна логи­
ческа схема. За удобство в двете леви изход­
ни колони на таблицата от фиг. 10.316 са по­
казани нивата на изходите при нормална ра­
бота на схемата. Техникът подава на входо­
вете на пълния суматор различни комбина­
ции от логически нива и проверява изходите
l: и Со с логическа сонда. Измерените нива
са показни в двете най-десни колони от таб­
лицата на истинност. Нивата в редове 6 и 7
на колоната Со са грешни. В колоната L няма
ВХОДОВЕ
С.
'"
А
7408
5
6
4
3
(а)
{6)
грешни нива. Тъй като нивата от тази колона
се определят от двата елемента ИЗКЛЮЧ­
ВАЩО ИЛИ с номера 1 и 2, може да се пред­
положи, че тези елементи работят правилно.
Техникът предполага, че повредата е в
елемента ИЛИ или в двата елемента И. Дол­
ният ред от таблицата на истинност подсказ­
ва, че долният елемент И и елементът ИЛИ
работят правилно. Подозрението пада върху
горния елемент И с номер 4. Техникът пода­
ва на входовете нивата от ред 6 на таблица­
танаистинност(Сп=1,В =О,А =1).На
двата извода 1 и 2 на елемента И с номер 4
трябва да има високи нива. Проверката с ло­
гическа сонда наистина показва високи нива
на тези изводи. Проверката на изхода 3 на
същия елемент И показва ниско ниво. Сле­
дователно . на изхода на логическия елемент
с номер 4 нивото винаги е ниско.
7486
изходи
~3-------!
?
Фиr. 1(!.31. а. Схема на пълен суматор, в конто има повреда. 6. Таблица на истинност на пълния суматор
с нормални 11 деiiствнтслни изходи
259

Техникът проверява внимателно за късо
съединение към маса около изводите на
ИС 7408, но не открива нищо . Тогава може
да предположи, че интегралната схема
7408, съдържаща логическия елемент с но­
мер 4, е повредена, и да я замени с точен
аналог.
След замяната техникът отново проверява
действието на пълния суматор. Сега той ра­
боти съгласно таблицата на истинност.
Описаната процедура показва голямата
полза от таблиците на истинност при търсе­
нето на повреди. Таблицата на истинност е
част от познанията на техника за схемата, а
познаването на нормалната работа на схема­
та е от решаващо значение за откриване на
повредите.
Тест
53. Разrледайте фиг. 10.31. Измерванията
показват, че вероятно повредата на
__ (ком бин аци онн ата
схема, схемата
с памет) е във веригата на __ (прено­
са, сумата).
54. Разгледайте фиг. 10.31 . Повредата е в
елемента с номер __.
На изхода има
постоянно __ (високо, ниско) ниво.
'
"
•
~
1
.
'.
ОБОБЩЕНИЕ
.
.
.
'
1
••
'
'
•
'
,'
._
1. Аритметичните схеми (суматори, субт­
рактори и др.) са комбинационни ло гичес­
ки схеми , съставени от лоrичесюi ел емен­
ти.
2. Основната схема за сумиран~ се 1-Iарича
полусуматор. От два полусуматора и един
елемент ИЛИ може да се състави пълен
суматор.
3 . Основната схема за изваждане се нарича
полусубтрактор. От два полусубтрактора
и един елемеiп ИЛИ може да се състави
пълен субтрактор.
4 . Суматорите (или субтракторите ) могат да
се свързват в паралелни суматори (субт­
рактори).
5. Четириразредният паралелен суматор су­
'>1Ира едновременно разредите на две че­
тириразредни двоични числа. Той съдър­
жа един полусуматор (за разред 1) и три
пълни сум.атора.
6. Суматорът може да се използва 3а изваж­
дане на двоични числ а, ка то се използва
методът с допълнение до 1 и цикличен
пренос .
260
7. Функциите за сумиране и изваждане мо­
гат да се обединят в едно устройство чрез
добавяне на елементи И и ИЗКЛЮЧВА·
ЩО ИЛИ към паралелния суматор .
8. Производителите предлагат няколко
аритметични ИС , като например 4-раз­
редния двоичен суматор 7483.
9. Устройствата за сумиране и изваждане
често се използват в централните проце­
сори па изчислителните машини.
10. Умножението на двоични числа може да
се реализира чрез многократно сумира­
не иш1 по метода на сумирането и пре­
местването.
11. Когато работят с числа със знаци, мик­
ропроцесорите използват представяне
на числата в допълнителен код. Сумато­
рите могат да се изnолзват за сумиране и
изваждане на числа, представени в до­
пълнителен код.
12 . Таблиците на истинно ст са много полез­
ни при открив<tНе на повреди в комбина­
ЦИ(JННИ логиче·ски схеми, тъй като дефи·
нират нормалното действие на схемите.

ВЫ IPOCII J.\ III'ПOIIOP
10.1. Сумирайте двоичните числа:
а.101+011=
б.110 + 101 =
в.111+111=
г.1ооо+оо11=
д.1000-t- 1000=
е.1001+0111=
ж.1010+0101=
з.1100+0101=
10.2 . Начертайте блокова схема на полусуматор.
10.3 . Начертайте блокова схема на пълен суматор.
10.4. Извършете действието изваждане с двоичните числа:
а.1100- 0010=
д. 10000 - 0011 =
б.1101- 1010=
е.1000- 0101=
в.1110 - 0011=
ж . 10010 - 1011=
г. 1111 - 0110=
з.1001- 0010=
10.5 . Начертайте блокова схема на полусубтрактор.
10.6. Начертайте блокова схема на пълен субтрактор .
10 .7 . Начертайте блокова схема на двуразреден паралелен суматор (използ­
вайте един полусуматор и един пълен суматор).
10.8. Начертайте блокова схема на 3-разреден паралелен суматор/субтрактор
(използвайте три пълни суматора, три елемента ИЗКЛЮЧВАЩО ИЛИ
и един елемент И).
10.9. Извършете действието изваждане, като използвате метода с допълне­
ние до 1 и цикличен пренос .
а. 111- 101 =
б. 1000-0011 =
в . 1001-0010 =
г. 1010-- 0100 =
д.1о11- 1о1о=
е. 1100 - 0110=
ж.111о- о1оо=
з . 1111-0111=
10.1 О. Умножете двоичните числа . Проверете отговорите чрез умножение на
еквивалентните им десетични числа.
а. 101 х011 =
д.1010х011 =
б.111 х011 =
е.110х 111 =
в.1000х101=
ж.1100х1000=
г.1001х010=
з.1010х1001=
10.11. Посочете два метода за умножение на двоични числа с цифрови елект­
ронни схеми.
10.12. Ако централният процесор на вашия компютър съдържа само суматор
и преместващи регистри, как можете да извършвате с него двоично ум­
ножение?
10 . 13. Преобразувайте десетичните числа със знак в 4-разреден допълните­
лен двоичен код.
а. +1
в. -1
б. +7
~-7
10.14. Преобразувайте 4-разредните числа, представени в допълнителен код,
в десетични числа със знак .
а.О101
6. 001
в. 111о
г. 1000
1О.15. Сумирайте представените в допълнителен код двоични числа. Предс­
тавете сумите в допълюпелен двоичен код и в десетичен код.
а.О110 т 0001 =
в.ООО1+1100=
б.1101+1011=
г.0100+1110=
261

10. 16. Извършете действието изваждане с представените в допълнителен код
двоични числа. Представете разликите в допълнителен двоичен код и
в десетичен код.
а.О11О+ООО1=
б.1101+1011=
в.0001+1100=
г. О100+ 1110 =
ВЪПРОСII С ПОВИШЕН . \ ТРУjЩОСТ
10.1 . Начертайте блокова схема на 3-разреден паралелен субтрактор (използ­
вайте три пълни суматора и три инвертора).
10.2 . Начертайте логическа схема на двуразреден паралелен суматор , като из­
ползвате елементи ИЗКЛЮЧВАЩО ИЛИ, И и ИЛИ.
10.3 . Начертайте схема на свързване на 4-разреден паралелен субтрактор , съ­
държащ суматор 7483 и 4 инвертора. Не забравяйте връзката за цикли­
чен пренос от изхода С4 към входа Со на ИС 7483.
10.4. Начертайте логическа схема на пълен субтрактор, като използвате еле­
менти ИЗКЛЮЧВАЩО ИЛИ, НЕ и И-НЕ. Използвайте за модел фиг.
10.11.
10.5 . Начертайте логическа схема на 8-разреден двоичен суматор, съдържащ
два 4-разредни суматора 7483 .
·
10.6 . Разгледайте фиг. 10.17 . Опишете процедурата, с която можете да зареди­
те две двоични числа в тази система.
10.7 . Преобразувайте числото със знак+ 127 в 8-разреден двоичен допълните­
лен код . Спомнете си, че допълнителните кодове на положителните чис­
ла съдържат О в най-старшия си разред.
10.8. Преобразувайте числото със знак -25 в 8-разреден двоичен допълните­
лен код. Спомнете си, че допълнителните кодове на отрицателните чис­
ла съдържат 1 в най-старшия си разред.
10.9 . Допълнителните кодове на числата се използват широко в цифровите
системи (например в микропроцесорите), защото могат да представят
числа.
Отговори на тестовете
1. 1110
7.А
9. С;.ВА LC
2. 10001
в
:Е
ооооо
3. 11000
оо11о
4. 11010
о1о1о
5.
А=В:Е
Со
о11о1
ВНдСо
1оо1о
1о1о
6. ВА LC"
8.
11оо
C;nE=I:
111
оооо
АFA
о1 1о
в
со
1о 1о
1О . аритметично- логическите ус·
11о1
тройства
262

11. по.1усум атор; пъл ен суматор
12. комбинационни
13. а. 01
14.
б. 10
в. ооо
r. 101
д.1111
е. 111
A=G=Di
HSВ
в
о
15.АВDiВ0
оооо
о11
1о1о
1оо
16.
17.АВВ;,DiВи
ооооо
оо11
оо11
о11о1
1оо1о
о1оо
1ооо
1111
18. паралелен субтрактор
19 . пренос за "заем "
20. а. 0001
б. 0101
в. 0001
r. 0010
д. 0010
е. 0101
21. суматори
22. пълни суматора
23 . блокиран; не инвертират
24. 1
25. активиран; инвертират
26. суматор
2 7. каскадно
28 . ИЗКЛЮЧВАЩО ИЛИ
29.0
30. умаляемото ; умалителя
3 1. 1; тактовия
32. незабавно
33 . 1110
34 . 1000001
35. 10101000
36. многократно сумиране
37. сумиране и преместване
38 . сумиране и преместване
39. не съдържат
40. допълнителен код
41 . 0111; +7
42. -1
43. знаков ; пол ожително; отри-
цателно
44. 1010
45 . 0101
46.1011;-5
47. 0010; +2
48 . допълнителен код
49. допълнителен код
50. числа със знак
51.1111;-1
52. 001 1; +3
53 . комбинационната схема; пре­
носа
54. 4; ниско
263

ГЛАВА 11
Памети
1
В тази глава се разглеждит следтппе вьпроси:
1. Класификация на паметите на полупроводникови, с магнитни сърцевини,
външни и др.
2. Кратко описание на следните видове памети: RAM, ROM, PROM, EPROM,
EEPROM, флаш PROM и NVRAM.
3. Описание на процеса на запис и четене от паметта.
4. Някои основни характеристики на RAM.
5. Описание на паметта с магнитни сърцевини, използвана в по-старите ком­
пютри.
6. Описание на някои външни памети на компютрите.
Тригерите са основната "запомняща клетка" в много от полупроводниковите
памети. Ние вече разгледахме временни памети от преместващи регистри и бу­
ферни тригери. В тази глава ще разгледаме други три пша полупроводникови
памети - RAM, ROM и PROM. Ще направим кратък преглед и на други ти­
пове памети и запомнящи устройства. Повечето калкулатори съдържат елект­
ронна памет, която може да запомни едно число чрез натискане на определен
клавиш. След това същото число може да бъде прочетено от паметта и изведе­
но на дисплея чрез натискане на друг клавиш. Паметта на човека функциони­
ра по подобен начин. Вие запомняте информация, като я заучавате, и я възп­
роизвеждате, като си я припомняте. Паметите, които се използват в цифрови­
те електронни системи, са от няколко типа. Електронните устройства, които
съдържат памет, почти винаги са изградени от цифрови електронни схеми. Па­
метите се реализират лесно чрез цифрова технология и много трудно чрез ана­
логови електронни схеми. В сложните цифрови системи от типа на компютри­
те се използват както вътрешни, така и външни запомнящи устройства. За вът­
решната памет най-често се използват полупроводникови памети в интеграл­
но изпълнение. В миналото в по-големите компютри се използваше памет с
магнитни сърцевини. Извън компютрите информацията се съхранява от вън­
шни запомнящи устройства върху флопидискове, твърди дискове, магнитни
барабани, магнитни ленти, перфолепти, перфокарти или оптични дискове. Ос­
вен това в централния процесор на камтотрите се използват и някои устройс­
тва за временно съхраняване на данни като буферни тритери и регистри.
1
11.1. ПАМЕТ С ПРОИЗВОЛЕН ДОСТЪП (RАМ) цеса на "обучение" (наречен запис) RAM за­
помня информацията и може да я възпроиз­
вежда или да си я "припомня" по всяко вре­
ме. Казваме, че можем да записваме инфор­
мация (нули и единици) в паметта и да четем
или извличаме информация от нея. RAM се
нарича още памет за четене и запис.
Един от типовете полупроводникова памет,
използвани в цифровата електроника, е па­
метта с произволен достьп или RAM
(Random Access Memory). RAM е памет, ко­
ято може да се "обучава". В резултат на про-
264

Бum
Бum
Бum
Бum
Agpec
D
с
в
А
дума О
Дума 1
Дума 2
ДумаЗ
о
1
1
1
Дума4
Дума5
Дума6
дума 7
дума8
Дума 9
Дума 10
Дума 11
Дума 12
Дума 13
Дума 14
Дума 15
Ф11r. 11.1 . Организации на 64-битова памет
Фигура 11.1 е итострация на полупровод­
никова памет с 64 позиции, в които може да
се поставят нули или единици. 64-те право­
ъгълника (повечето от които празни) отдяс­
но представляват 64-те nозиции, които мо­
гат да се попълват с данни. Обърнете внима­
ние, че 64-те позиции са организирани в 16
групи, наречени думи. Всяка от 16-те думи
съдържа 4 бита информация. Казва се, че
тази памет е организирана като памет 16 х 4,
т. е. 16 думи по 4 бита. Една 64-битова па­
мет може да бъде организирана и като памет
32х2(32думипо2бита),памет64х1(64
думипо1бит)илипамет8х8(8думипо8
бита).
Представянето на паметта на фиг. 11.1
прилича на таблица на истиmюст, записана
в бележник. В таблицата срещу дума 3 сме
записали съдържанието И (О 11 0). Казваме,
че сме съхранили или записали дума в па­
метта. Това се нарича операция запис. За да
видим какво има в дума 3 на паметта, тряб­
ва просто да го прочетем от таблицата на
фиг. 11.1 . Това се нарича операция четене.
Записът е процес на поставяне на нова ин­
формация в паметта. Четенето е процес на
извличане на информация от паметта.
Вие можете да запишете в таблицата от
фиг. 11.1 всякаква комбинация от нули и
единици, точно както бихте го направили
върху бележник. След това можете да про­
четете всяка дума от паметта както от бе­
лежника. Обърнете внимание, че информа­
цията остава в паметта и след като бъде про­
четена.
Наименованието "памет с произволен
достъп" идва от факта, че можете да се
обърнете пряко към дума 3 или дума 15 и да
прочетете тяхното съдържание. С други ду­
ми, във всеки момент имате достъп до всеки
бит (или дума). Просто прескачате до място­
то, където е разположена думата, и я прочи­
тате. Разположението в nаметта, например
дума 3, се нарича адрес. В случая от фиг.
11.1 адресът на дума 3 е ОО 112 (3,о).
RAM не може да се изnолзва като посто­
янна памет, защото данните в нея се загуб­
ват, когато се изключи захранването на ин­
тегралната схема. Поради тази загуба на
данни RAM се нарича енергозависима па­
мет. Енергозависимите памети се изnолзват
за времеина съхраняване на данни. Същест­
вуват и постоянни памети, които не "забра­
вят", т. е. не губят данните си nри изключва­
не на захранването. Такива nостоянни nаме­
ти се наричат енергонезависимu.
RAM се използват там, където има нужда
от временно съхраняване на данните, наnри­
мер като памети на калкулатори, буферни
nамети, кеш-памети и оперативна памет в
микро комnютрите.
Тест
1. Съкращението RAM означава
-----
2. Поставянето на информация в мястото за
съхранение се нарича
в nа-
метта.
3. Извличането на информация от мястото
на съхранение се нарича ______ от
nаметта.
4. RAM се нарича още _______
5. Разгледайте фиг. 11.1 . Този 64-битов блок
е организиран като памет _____
6. Недостатък на RAM е това, че тя е
______.
Данните в нея се загуб-
ват, когато захранването се
__ _ _ (включи,
изключи).
265

11.2 . ИНТЕГРАЛНИ СХЕМИ СЪС СТАТИЧНИ
RАМПАМЕТИ
TTL ИС 7489 съдържа 64 -битова памет тип
RAM. На фиг. 11.2а е показан логическият
символ на тази интегрална схема. Клетките
на паметта са организирани, както е показа-
,",,,. {; о,
02
за gаннu
С
Оз
О
о..
RAM
Разрешенuе за gocmьn --о МЕ
но на фиг. 11.1 . В паметта могат да се съх­
раняват 16 думи по 4 бита. С други думи, тя
е организирана като памет 16 х 4. На фиг.
11.26 е показана схемата на изводите на ИС
7498.
На фиг. 11.2в е показана опростена табли­
ца на истинност на RAM 7489. Входът за из-
+5v
изходи
Изхоgu за gаннu
1kП
а..
Оз
02
а,
ВХОДОВЕ
go naмemma
(7489)
Разрешенuе за зanuc ---о WE
(четене- 1)
Ао
Мt
~
о,
о,
D2
(j2
:~:;~~~{ ; _______.. .J
(ПОГЛЕД ОТГОРЕ)
Vcc
А,
А2
Аз
о..
о..
Оз
Оз
(б)
(а)
Таблuца на uстuнност- RAM 7489
РЕЖИМ
ВХОДОВЕ
СЬСТОЯНИЕ
Нд
Нд
РАБОТА МЕ WE
ИЗХОДИТЕ
Зanuc
L
L
ИнВертuранu Bxogнu gаннu
Четене
L
н
ИнВертuрано съgържанuе на
uзбранLIА agpec
Забрана
за эanuc
н
L
ИнВертuранu Bxogнu gаннu
u четене
Блокuране н
н
Вuсоко нuВо на Всuчкu uэxogu
L = нuско логuческо нuВо
Н = Вuсоко логическо нuВо
(8)
Ф11r. 11.2 . 64-бllтова RAM 7489: а. Логическа схема. б. Схема на 11звод11Те. в. Таблица на нетниност
266

бор на паметта МЕ (Memory EnaЬle - раз­
решаване на достъпа до паметта) разрешава
достъпа до паметта за четене или запис .
Чертата над означенията на входовете МЕ и
WE означава, че тези входове са активни
при ниско ниво. Четирите бита на входовете
за Данни D 1 - D4 се записват в адреса, оп­
ределен от информацията на адресните вхо­
дове АЗ-АО.
Да предположим, че искаме да запишем
0110 в думата с адрес З, както е показано на
фиr. 11 . 1. На адресните входове трябва да
се подадат логическите нива АЗ = О, А2 = О,
А1= 1и АО = 1, т.е. двоичното число ОО11.
На входовете за данни трябва да се подадат
данните , които ще се запишат. За да се запи­
ше числото 0110, на входа А трябва да се
подадеО,наВ-1,наС-1,инаD-О.
След това на входа WE (Wгite ЕnаЫе- раз­
решение за запис) трябва да се подаде ниско
ниво . И накрая, на входа МЕ трябва също да
се подаде ниско ниво. Данните ще се запи­
шат в адрес З на паметта.
Сега да прочетем съдържанието на дума­
та от паметта с адрес З . За тази цел трябва
първо на адресните входове да се подаде
двоично 0011 (десетично З). За да се зададе
режим на четене, трябва съгласно таблицата
от фиг. 11.2в да се подаде високо ниво на
входа WE. Нивото на входа МЕ трябва да
бъде ниско. Тогава на изходите за данни ще
се появи 1ОО 1. Това е инвертираното съдър­
жание на адрес З от паметта. За да се полу­
чи действителната стойност на числото, на
изходите за данни на ИС 7489 трябва да се
поставят инвертори.
IIивата на входовете от последните два
реда на таблицата на истинност от фиr. 11.2в
забраняват и четенето, и записа. Когато и на
двата входа МЕ и WE има високо ниво, на
всички изходи има високо ниво. Когато ни­
вотона МЕевисоко, анаWE ениско, наиз­
ходите се появяват инвертираните нива на
входовете, без да се извършва запис или че­
тене.
Изходите на RAM 7489 са с отворен ко­
лектор, което налага между всеки изход 4 +
5 V да се включват задаващи ("изтеглящи")
резистори.
64-битовата RАМ 74189 е почти пълен
аналог на 7489. Тя има същата конфигура­
ция и същото разположение на изводите.
Единствената разлика между двете интег­
рални схеми е това, че изходите на 74189 са
с три състояния вместо с отворени колекто­
ри. Трите състояния на изходите са високо
ниво, ниско ниво и високоимпедансно със­
тояние .
Въпреки че различните производители оз ­
начават по различен начин изводите на
7489, всички ингегралии схеми от този тип
имат едни и същи входов е и изходи. Произ­
водителите издават отделни справочници за
полупроводникови памети, в които включ­
ват и такива малки памети като 7489.
RAM 7489 е една от многото полупровод­
никови памети в интегрално изпълнение , ко­
ито се предлагат на пазара от различни про­
изводители. Предимството им е в това, че са
евтини, компактни , надеждни и бързи. Те се
използват широко в микропроцесорните
системи.
Полупроводниковите RАМ се делят на
статични и динамични . Статичните RAM
съхраняват данните в елементи от типа на
тригерите. Те се наричат статични, защото
запазват данните (нули и единици) , докато е
включено захранването на интегралната
схема. Динамичните RAM съхраняват дан­
ните във вид на електрически заряди в MOS
елементи . Зарядите се разреждат за много
кратко време и трябва да се възстановяват
многократно за една секунда. Това изисква
специални схеми за възстановяване на заря­
дите, които са сравпително скъпи. Динамич­
ните памети са по-прости и затова заемат
по-малка площ върху силициевите чипове .
По-новите интегрални схеми с динамични
памети съдържат в корпуса си и схемите .за
възстановяване на зарядите. В тази rnaвa ще
работим със статични памети, защото са по­
лесни за използване.
Пример за интегрална схема с MOS ста­
тична памет от тип RAM е ИС 2114. Обемът
И е 4096 бита, организирани в 1024 думи по
4 бита. Схемата на изводите на RAM 2114 е
показана на фиr. 11.За. RAM 2114 има 1О
адресни линии, които могат да адресират
1024 (2 10) думи. Тя има управляващи входо­
ве CS (Chip Select ~ избор на чип) и WE.
Входът CS" е аналогичен на входа МЕ на ИС
7489. Четирите входно-изходни извода I/01,
I/02, I/0, и I/04 служат за входове, когато
RAM е в режим на запис, и за изходи, кога-
267

Аз
0
G)
А4
0
As
А&
0
А?
@
Ав
@
1/01
@
ио2
@
1/03
@
ио.
@
ёSG)
_@)
WE
Agpecнu
BxogoBe
Избор
на peg
+SV
1/0
4
.__
_.
1/Оэ.__ _.
I/02._.... ._.
U011---
RAM
(1024 х 4)
(2114)
(а)
Памеm
(84 pega х
64 kолонu)
Bxogнo-uэxogнu
схемu
Избор на kолона
Ао
Al
А2
(б)
@Vcc
0GND
А,
Q •Номера на uэBogume
Фttr. 11.3. Статttчна MOS RAM 2114. а. Лоrнческн символ. б. Блокова схема
268

то е в режим на четене. RAM 2114 се зах­
ранва от източник с наnрежение +5 V.
На фиг. 11.36 е показана блокова схема на
RAM 2114. Обърнете внимание на буфери­
те с три състояния, предназначени да изоли­
рат входно-изходните изводи от шината за
данни на компютъра. Адресните линии съ­
що са буферирани. Корпусът на RAM 2114
е двуредов с 18 извода.
Една от важните характеристики на паме­
тите от тип RAM е времето за достъп. То­
ва е времето , необходимо за адресиране и
въвеждане (или извеждане) на една група
данни . Времето за достъп на TTL RAM
7489 е около 33 пs. Времето за достъп на
MOSRAM2114емежду100и250пsвза­
висимост от конкретното изпълнение на чи­
па. Може да се каже, че 7489 е по-бърза от
2114, защото има по-малко време за достъп.
Тест
7 . ИС 7489 е 64-битова памет от тип
8. ИС 7489 може да съхранява __ думи
по
бита.
9 . Разгледайте фиг. 11.2 . Ако на адресните
входове има 1111, на входовете WE и МЕ
има О и на входовете за данни има ОО 11,
ИС 7489 е в режим на _ _ (четене, за­
пис) . Данните 0011 на входа се _ _ (че­
тат от , записват в) адрес __ от памет­
та.
10. __
(динамичната, статичната) памет
трябва да се обновява многократно за 1
секунда.
11. RAM 2114 може да съхранява __ би­
та да нни , като дължината на всяка от
1024-те думи е ___ бита .
12. Интегралните схеми 7489 и 2114 са
__
(статични, динамични) RAM.
13. Разгдедайте фиг. i 1.3 . Когато нивота и
на двата управляващи входа (CS а \VB) е
ниско, че1ирите входно-изходни извода
на RAM 21 14 се използват като
(входове, изходи) .
11.3 . ИЗПОЛЗВАНЕ НА RAM
За да се yпpaжmrn в използването на RAM
7489, нека я програмираме с някаква полез­
па информация.
Вие вероятно не си спомняте как се запис­
ват числата от О до 15 в кода на Грей. Зато­
ва ще запишем RAM 7489 тези кодове.
RАМ ще запомни кода на Грей и ще можем
да го използваме по-късно, за да кодираме с
него двоични числа .
Кодовете на Грей на числата от О до 15 са
показани на табл. 1. За удобство в таблица­
та са включени и двоичните кодове на чис­
лата. 64-те единици и нули от колоната на
таблицата, съдържаща кодовете на Грей,
трябва да се запишат в 64 бита . ИС 7489 е
много подходяща за тази цел, защото съдър­
жа 16 думи по четири бита. Десетичните
числа от таблицата ще означават номерата
на думите. За да се запише таблицата в па­
метта, на адресните входове на RAM 7489
последователно се подават двоичните числа
от таблицата, а на входовете за данни се по­
дава съответният код на Грей . Записването
се извършва, когато се активират входовете
МЕ и WЁ. Кодът ще се съхранява в RAM,
докато се изключи захранването.
След като RAM 7489 се програмира с
кода на Грей, тя се превръща в кодов пре­
образувател . Този кодов преобразувател
може да се представи чрез обобщената
Табшща 11.1 . Код на Грей
'
,
о
оооо
оооо
----
1
0001
0001
2
0010
0011
3
0011
0010
---
4
0100
0110
-
--
·
5
0101
0111
-----
-
6
0110
0 101
--
---
7
0111
0100
-·
-- --
--
·--·---
·-
-
-
-
-
·
8
1000
1100
9
1001
110 1
---
-
-
10
1010
1111
- ·--
Jl
1011
1110
12
1100
1010
---- -
13
1101
10 11
---·---
--
---
14
1110
1001
---
--
---
15
1111
1000
- ----
269

блокова схема, показана на фиг. ll.4a. Ко­
гато на входа се подаде двоично число, на
изхода се получава еквивалентният код на
Грей. Тази система представлява преобра­
зувател на двоични числа в кодове на
Грей.
Как можем да получим кода на Грей на
двоичното число О 111 (десетично 7)? На
фиг. 11.46 е показано двои~шото число О 111,
подадено на адресните входове на RАМ
7489. На входа МЕ има О. На входа WE има
1 (режим на четене). На изхода на ИС 7489
ще се появи в инвертиран вид думата, запи­
сана в адрес 7. Четирите инвертора ще пре­
образуват резултата в нормален вид. В ре-
зултат на това на изхода се получава търсе­
ният код на Грей, в случая 0100. По същия
начин можете да получите кода на Грей за
всяко число от 0000 до 1111.
Преобразувателят на дво~ши числа в код
на Грей от фиг. 11.4 работи правилно и е
подходяща ит.uострация за използването на
RAM 7489. Той обаче не е много подходящ
за практическо използване, защото RAM е
енергозависима памет. Ако захранването се
изкт.uочи дори за кратко време, съдържание­
то на паметта се загубва и тя ще "забрави"
кода на Грей. Казва се, че паметта е изтри­
та. Тогава ще се наложи отново да програ­
мирате RAM 7489.
вход ДВоично
число
ПробразуВаmел
на gВоичен kog
В kog на Грей
Чuсло
Вkogна
Грей
изход
(а)
RAM
(kog на Грей В naмemma)
Разрешение за gocmъn
go naмemma
О ---QI
Разрешение за заnис
(чеmене • 1)
1 ---<1
о
ДВОИЧЕН
вход
МЕ
WE
(7489)
А2
04
Оз
02
о,
Аз
Аgресни
BxogoBe
(6)
+5v
изход.
КОД НА ГРЕЙ
ФИJ. 11.4 . Пробразуnател на двоичен код в код на Гpeii. а . Блокоtщ схема. 6. Лоп1ческа схема с RAM
270

Тест
14. Разгледайте фиr. 11.4. В този пример
RAM е програмирана като преобразува­
телвкодна__.
15. Разгледайте фиr. 11.4. Ако на адресните
входовеима1ООО,WE=1иМЁ=О,на
изхода ще има __.
Това е кодът на
_ _, еквивалентен на двоичното число
16. Ако захранването на ИС 7489 се изклю­
чи за кратко време, съдържанието И
__ (ще
се изгуби, ще се запази).
11.4. ПОСТОЯННА ПАМЕТ (RОМ)
Много цифрови устройства, между които и
микрокомпютрите, имат нужда да съхраня­
ват постоянно опреДелена информация. За
тази цел се използват поетоютите памети
(означавани обикновено със съкращението
ROM- Read Only Мешоrу). ROM се прог­
рамират от производителите по задание на
потребителите. По-малките ROM могат да
се използват в комбинационни логически
схеми, например за декодиране.
ROM са енергонезависими памети, защо­
то данните в тях не се губят при изключване
на захранването. ROM се използват само в
изделия, к~што се произвеждат в големи се­
рии, защото началните разходи за организи­
ране на производството са големи. При по­
малки серии като постоянни памети обикно­
вено се използват програмируеми ROM
(PROM).
На фиr. 11.5 е показана проста диодна
ROM, която може да нзпълнява задачата за
кодиране на двоични числа в код на Грей.
(Кодът на Грей заедно със съответните дво­
ични и десетични стойности е наказан в
табл. 11 .1)
Какво ще показват изходните индикатори
на фиг. 11.5а, ако ротационният ключ се
постави в положение 6? На изходите (D, С,
В и А) ще се появи кодът 0101. Изходите D
и В са свързани към маса през резисторите
и нивото им е О. Изходите С и А са свърза­
ни към +5 V през два отпушени диода и нап­
режението им е между + 2 и +3 V, което съ­
ответства на логическа 1. Обърнете внима­
ние, че свър зването на диодите в диодната
ROM матрица от фиr. 11 . 5а съответства на
местата на единиците в колоната за кода на
Грей от табл. 11.1. При всяка промяна на по­
ложението на ротационния ключ на изхода
ще се извежда съответният код на Грей. Вся­
ка позиция на ротационния ключ съответст­
ва на един адрес в ROM.
На фиr. 11.56 е показана една по-усъвър­
шенствана схема на диодна ROM. За избор
на редовете в тази схема се използват деко­
дер 1 от 10 (TTL ИС 7442) и инвертори. На
фигурата е показан случаят, когато е избран
двоичен вход 0101 (десетично 5), при което
е активиран изход 5 (ниско ниво) на 7442.
На изхода на инвертора се установява висо­
ко ниво, което отпушва трите диода, свърза­
ни към линията на ред 5. На изхода ще се ус­
танови О 111. От табл. 11.1 се вижда, че това
е кодът на Грей на двоичното число 0101.
Диодните ROM имат много недостатъци .
Логическите им нива са около допустимите
граници. Освен това допускат твърде малко
натоварване на изходите. Те нямат и буфе­
риране на входа и изхода, което е необходи­
мо в системи с шини за данни и адресни ши­
ни.
В практиката се използват ROM в интег­
рално изпълнение, които се предлагат от
много производители. Обхватът им се прос­
тира от много малки биполярни TTL ИС до
много големи CMOS или NMOS ИС. Пове­
чето ROM се предлагат в двуредови корпу­
си. Пример за ROM с малък обем е 2048 би­
товата ТТL памет 74S370, организИран в
512 .думи по четири бита. Пример за ROM с
голям обем е 524288-битовата CMOS памет
TMS47C512, организирана в 65536 думи по
8 бита. Тя има време за достъп между 200 и
300 ns в зависимост от конкретния модел . В
персоналните компютри се използват ROM
с такъв или по-голям обем.
Ще опишем по-подробно ROM TMS4764
на Texas lnstгuшents, организирана в 8192
думи по 8 бита. Тази организация позволява
TMS4764 да се използва в микропроцесор­
ни системи, които обикновено съхраняват
данните в групи по 8 бита, наречени байто­
ве.
На фиr. 11.6а е показана схемата на изво­
дите на ROM TMS4764. Корпусът е двуре­
дов с 24 извода. Означенията и функциите на
изводите се съдържат в таблицата, показана
27]

о
2
+5v
87
+Б ~·
вход
о1о
1
~~д""""1om 10
(7Ц2)
(•1
-с-
'
1'
ИЗХОДНИ ИНДИКАТОРИ
(КОД НА ГРЕЙ)
' (;::{
'r;;{
-~- -~-
...
1'
....
1'
ИЗХОДНИ ИНДИКАТОРИ
(КОД НА ГРЕЙ)
Фш·. 11.5 . Диодни ROM. а. Проста диодна ROM, nроrрзмирана с кода на Грей. 6. Диодна ROM с
декодиране на входа, 11роrрам11рана 1: кода на Грей
272

А1
А&
As
А4
Аз
А2
А,
Ао
о,
02
Оз
V,и
Ао-А12
~/E/S/S
{ПОГЛЕД ОТГОРЕ)
(1)
ОПИСАНИЕ НА ИЗВОДИТЕ
Agpecнu BxogoBe
Избор на чun
Изхоgнu gаннu
ЗахранВане 5 V
Маса
(б)
Vcc
Ав
Ag
А,2
E/ElS/S
А,о
А,,
Ов
07
06
Os
а.
Фrн· . 11.6. ROM TMS4764. а. Схема на нзвод11те.
6. Оrшсан11е на 11зводите. (С любезното разрещение
на Texas ln stmments fncorpoгated.)
на фиг. 11.66 . За адресирането на 8192 (2 13)
адреса са необходими 13 адресни линии (Ао
-
А12). Ао е най-младшият, а А12 е най-стар­
шият бит от адреса на думата. Времето за
достъп на ROM TMS4764 е между 150 и 250
ns в зависимост от конкретния модел . Посто­
янно запомнените данни се извеждат на из­
водите Q1 - Qs. Q1 е най-младшият, а Qs -
най-старшият бит. Извеждането на данните
на изходите се разрешава от извод 20. В за­
висимост от производителя извод 20 може да
се активира с високо или ниско ниво. Когато
изводите с три състояния са блокирани, те са
във високоимпедансно състояние, което оз­
начава, че могат да се свързват пряко към
шина за данни в микропроцесорна система.
1iJ
ROM се използват за постоянно съхраня­
ване на данни и програми. ROM могат да се
използват за запомняне на компютърни
програми и таблици, за декодери и генерато­
ри на символи. Освен това ROM могат да се
използват в комбинаторни логически схеми.
По-голямата част от вътрешната памет на
микрокомпютрите с общо предназначение е
RAM. В специализираните компютри обаче
по-голямата част от паметта е ROM и само
малка част от нея е RAM. Един от най-нови­
те каталози съдържа около 500 различни
ROM.
Обикновено компютърните програми се
наричат софтуер. Когато обаче компютър­
ните програми са записани в ROM, те се на­
ричат фьрмуер (firmware- "твърди" прог­
рами) или вградени програми, тъй като в
тях трудно се правят промени.
Тест
17. Съкращението ROM означава __.
18. ROM никога не губят данните, записани
в тях, и затова се наричат ___.
19 . Компютърните nрограми, които са пос­
тоянно записани в ROM, се наричат
20. ROM се програмират от __ (произво­
дителите, компютърните оператори) по
задание на потребителите.
11.5 . ИЗПОЛЗВАНЕ НА ROM
Да предположим, че трябва да проектирате
устройство, на чийто изход последователно
се извеждат числата, показани в табл.11.2 -
1, 117,22,6, 114,44,140, 17,0, 14,162,146,
134, 64, 160, 177, след това отново 1 ит. н.
Тези числа трябва да се показват върху се­
демсегментни индикатори в описаната пос­
ледователност.
Тъй като ще използвате цифрови схеми,
трябва да преобразувате десетичните числа
в BCD код. Това е показано в табл. 11.2 . Ре­
зултатът се състои от 16 реда и 7 колони с
логически нули и единици. Те могат да се
разглеждат като таблица на истинност. Та­
зн задача е твърде сложна за решаване с
логически елементи или мултиплексори и
затова предпочитате да използвате ROM.
273

'laii.lllll:l 11.2 . lt'IIL 'JJ:IItt\) 11:1 IIOCIL'\III!;IIe.11101:1
(JJ '111(.101
'
десеmuчно чuс11о
ДBouчl!~gecemuчнo l
"' чur:~o .
·г
100 10
1
100
10
1
1
о
OQO 001
1
1
7
1
001 111
2
2
о
010 010
6
о
ооо 110
1
1
4
1
001 100
4
4
о
100 100
1
4
о
1
100 ооо
1
7
о
001 111
о
о
ооо ооо
1
4
о
001 100
1
6
2
1
110 010
1
4
6
1
100 110
1
3
4
1
011 100
6
4
о
110 100
1
6
о
1
110 ооо
1
7
7
1
111 111
Съдържанието на ROM може да се разг­
лежда като таблица на истинност. Структу­
рата на двоичните числа от табл. 11.2 по­
казва, че за решаване на задачата е подхо­
дяща памет с организация 16 х 7. Тя съдър­
жа 16 думи, съответстващи на 16-те реда от
таблицата на истинност. Всяка дума съдър­
жа 7 бита, съответстващи на седемте коло­
ни от таблицата на истинност. Обемът на
паметта е 112 бита.
На фиг. 11.7 е показана такава постоянна
памет. Тя има четири адресни входа за избор
на една от 16-те възможни думи, записани в
нея. 16-те различни адреса са показани в ле-
~Rиw "ТООЮНlfА'rlif' i "I 'RD P. !1! 1
.J
1 .цiр !Ip't!IOIWtuЖИM ;
че на адресните входове има 0000. От пър­
вия ред на табл. 11.3 се вижда, че съхране­
ната на този адрес дума е О ОО 1 111 (колони
а - g). Когато се декодира, тази дума се по­
явява на цифровия дисплей като десетично­
то число 117. Нулите и единиците от цент­
ралната част на табл.11.3 са съхранени пос­
тоятю в ROM. Когато на адресните входо­
ве на ROM се подаде един от адресите, на
изходите се извежда съответният ред от ну­
ли и единици.
По този начин вие решихте една трудна
274
задача за генериране на последователност
от числа. Блоковата схема на използваната
за тази цел система е показана на фиг. 11.7 .
Информаrшята в табл. 11 .3 показва адре си­
рането и nрограмирането на 112 -бшовата
ROM и декодираните BCD кодов е като десе­
тични числа. Вие можете да предостав~rrе
информацията от таблица 11 .3 на някой nро­
изводител, който ще произведе поръчаното
от вас количество ROM, съдържащи необ­
ходимите групи от нули и единици.
Поръчката само на няколко ROM излиза
твърде скъпо. Ако не ви трябват много
бройки, вие вероятно няма да използвате
ROM за тази цел. Не забравяйте, че тази за­
дача може да се реши и от комбинационна
логическа схема, съставена от логически
елементи.
Обикновено обемът на полупроводнико­
вите памети е 2", най-често 64 , 256, 1024,
4096, 8192 или повече бита. Памет от 112
бита е необичайна. Ние избрахме този при­
мер, защото таблицата на истmшост от табл.
11.3 съвпада с таблицата на истинност на
ИС 7447. В глава 6 използвахме ИС 7447 ка­
то преобразувател от BCD в седемеегмен­
тен код, а от този пример се вижда , че може
да се използва и като ROM.
ROM се използват за кодиращи устройст­
ва, кодови преобразуватели, постояюm таб­
лици, микропрограми, символни генерато­
ри, функционални генератори и фърмуер на
микрокомiiЮтри.
Тест
21. Разmедайте фиг. 11.7 . Ако захранването
се изключи и се вкточи отново , програ­
мираната в ROM последователност от
чисmr __ ~fце- се- изrytfu; ще- с-е· запа­
зи).
22. Разгледайте табл. 11.3 и фиг. 11.7 . Ако
на адресния вход на ROM има 1111,
цифровите индикатори ще показват
--·
23. ROM се nрограмира от __ (произво­
дителя, потребителя).

Изхоgнu uнgukarnopu
100
10
1
-cJШJ 8 8
f
f
Дekogep
ROM
18х7
1
1
_____
j
1
1
1
1
1
_________ j
Фиr. 11.7. Блокова схема на rенератор на nоследователност от числа с ROM
' J,1ii 11111~ JJ.J . ·~.11а•ш 1,\ 1 t'IH'(III(HIIH' 11;1 'lllt' -10 1.1;\ IIHJH' 1111\ ,\
r ~';OSJO~, 1.11 ~ , ~ " ~xogll н~_R<?._М
,, ·~
f·
i.
~ 100 • ':.'> 10,,••
...
,.,l{'·
nokaзaнue
tta UЗXCQHЦ!'\Ie
A~pilcu
2"
. ~"".
uнguk~IJIOPii
'14
1421
DсвАаьсdеf8100101
-
оооооооооо1
_!_ __
-
--- -
ооо11оо11111
17
оо1ооо1оо1о
22
оо11оооо11о
б
о1оо1оо11оо1
14
-- --
о1о1о1оо1оо,
44
о11о11ооооо1
4о
о111ооо1111
17
-- 1---
1-
1оооооооооо
о
·-·
1оо1ооо11оо
14
-
---
--
.
-
..
1о1о111оо1о1
б2
-
1-
..
1о1111оо11о1
4б
11оо1о111оо1
34
-
1--1-·
...
..
-
11-~-о11о1оо
б4
-
!о
1 1 .!J~_!__~- 1 о
оо1бо
-
1--·
r-
-
111111111111
77
275

11.6 . ПРОГРАМИРУЕМИ ROM (РRОМ)
06июювените ROM се програмират от про­
изводителите с помощта на фотографски
маски, през които се експонира силициев
чип. Тези ROM се характеризират с дълъг
цикъл на проектиране и големи първоначал­
ни разходи за производството им.
Съществуват и програмируеми ROM
(PROM - ProgrammaЫe ROM), които се
програмират с помощта на поле. Те позволя­
ват да се съкрати времето за разработка и да
се намалят многократно разходите. Освен то­
ва коригирането на грешки в програмите и ак­
туализирането им става много по-лесно, кога­
то PROM се програмират (прогарят) от конк­
ретния потребител. Обикновените PROM,
както и ROM, може да се програмират само
веднъж , но предимството им е, че това може
да се направи върху ограничени количества и
в лабораторията на потребителя .
Изтриваемите програмируеми ROM
(EPROM - ErasaЬ!e PROM) са разновид­
ност на PROM. Те се програмират в лабора­
торията на потребителя с помощта на прог­
ршштор за PROM. Ако една EPROM ИС
трябва да се препрограмира, използва се
специален прозорец, намиращ се върху гор­
ната И повърхност. През него чипът се об­
лъчва с ултравиолетова светлина в продъл­
жение на около един час. Ултравиолетовата
светлина изтрива съдържанието на EPROM,
като записва във всичките И клетки логичес­
ки единици. След това EPROM може да се
програмира отново. На фиг. 11.8 е показана
интегрална схема на EPROM в двуредов
корпус с 24 извода. Същинският чип на
EPROM се вижда през прозореца върху гор­
ната страна на ИС. Тези памети понякога се
означават като UV EPROM.
Третата разновидност на програмируема­
та памет от тип ROM е електрически изт­
риваемата памет EEPROM (E1ectrically
ErasaЬie ROM), която понякога се означава
като E2PROM. Тъй като съдържанието на
EEPROM се изтрива по електрически път,
изтриването и препрограмирането могат да
се извършват, без да се изважда интегрална­
та схема от печатната платка, в която е мон­
тирана. Възможно е да се променят само от­
делни части от съдържанието на паметта на
EEPROM.
276
Четвъртата разновидност на PROM е т.
нар. сврьх6ьрза или флаш-ЕРRОМ (flash-
на aнrn. мигновен). Тя прилича на EEPROM
по това, че може да се препрограмира, без да
се изважда от печатната платка. Предимство
на тази памет е по-простата структура на за­
помнящите клетки, което позволява в един
чип да се поместят повече запомнящи клет­
ки. Флаш-ЕРRОМ се изтрива и препрогра­
мира по-бързо от EEPROM. За да се проме­
нят обаче само отделни части от съдържани­
ето на флаш-ЕРRОМ, трябва да се изтрие и
препрограмира цялата памет.
Основният принцип на действие на PROM
е илюстриран на фиг. 11.9 . Тази опростена
16-битова (4 х 4) PROM е подобна на диод­
ната ROM, разгледана в предния раздел.
Всяка от клетките на паметта, показани на
фиг. 11.9а, съдържа диод и здрав предпази­
тел. Това означава , че всяка клетка съдържа
логическа 1. Така изглежда PROM, преди да
бъде програмирана.
На фиг. 11.96 е показана същата PROM.
програмирана със седем нули. За да се прог­
рамира или прогори PROM, предпазителите
трябва да се прекъснат, както е показано на
фиг. 11.96. Изгорелият предпазител отваря
веригата на съответния диод и по този начин
в клетката се записва постоянно логическа
О. Тъй като изгорелите предпазители не мо­
гат да се възстановят, PROM не може да се
препрограмира. Затова PROM от показания
на фиг. 11.9 тип могат да се програмират са­
мо веднъж.
Една популярна фамилия EPROM е
Фиr. 11.8 . EPROM. Обърнете вниманис на прозор­
чето за изтриване на EPROM с ултравиолетов•
светлина

ДВОИЧЕН
ВХОД
2
ДВОИЧЕН
вход
2
Дekogep
1om 4
Дekogep
1om 4
о
2
3
(в}
о
2
3
(6)
ЗgpaBuяm npegnaзumeл
означаВа логuчесkа 1
ИЗХОДИ
Изгорелuяm npegnaзumeл
означаВа логuчесkа о
Ф11г. 11 .9 . О11ростена PROM. а. PROM nред11 11рограмнр:ше. Вснчк11 11ред­
пазнтелн са здран11 (във BCII'IIOI клетюt IIШI 1). 6. PROM след проrра-
111Иране. Седем предnазителя са 11зrорслн {врограмиранн с:1 седем нул11)
277

27Х:ХХ. В табл. 11.4 са обобщени няколко
модела от тази серия. Всички модели имат
8··битов изход, което ги прави съвместими с
повечето михропроцесорни системи. Съ­
ществуват различни версии на тези модели,
изпълнени като маломощни CMOS ИС,
EPROM с различни времена на достъп, как­
то и PROM, EEPROM и ROM с еднакво раз­
положение на изводите.
2708
1024х8
8192
2716
2043хв
16384
2732
4096х 8
32768
2764
8192х8
65536
2712.3
163М )( 8
1;{ 1072
27256
32768 х в
262144
27512
65536 )( 8
524488
На фиr. 11. 1О е показана сд"На ИС от фа­
l><шлията 27ХХХ. Това е UY EPROM 2732А
с обем 32 К (4К х 8) . Схемата на изводите
на тази ИС е показана на фиг. 11.1 Оа. Тя има
12 адресш1 извода (от Ао до Atl), чрез които
м.:>rат да се адресират 4096 (2 12) байта в па­
метта . Захранването на ИС е 5 V, а изтрива­
нето на информацюпа се изnърnша с ултра­
виолетова светлина. Входът СЕ. се и:шоюва
за избор на чипа и е еквивалентен на входо­
вете CS на някои други ИС . Този :вход е 3К­
тивен nри ниско ниво. Изводът ОЕ/\1-РР се
и:шолзва за две цели . Той и:ма едно предназ­
начение по време на четене и друrо - но
време на запис. В нормален режи..\1 на рабо ­
та EPROM се използва за чет ене . В то:Jи ре ­
жим ниското ни.во на изхода ПЕ (Онtрнt
Enable -- разрешаване на извеждането) ак­
тивира изходите и насочва прочетените дан­
ни към шината эа данни на ко мпютърната
система. Осемте изходни .извоца са означени
с Оо до 0 7. Орг,шизацията на EPROM 2732
е показана на блоковата схеi~-ш на фиг.
11.!06.
Когато се изтрие съдържаfш.ето на
ЕРН.ОМ 2732, във всички клr.::тки ~т паметта
278
се установява логическа 1. Въвеждането на
данни се състои в запис на нули в определе­
ни кле"i'КИ. EPROM 2732 преминава в режим
на програмиране, когато на входа CE/Vi'P се
подаде напрежение 21 V. По време на прог­
рамирането (записа) входните даюm се по­
дават на изходите (Оо- О1). Записваната в
EPROM дума се адресира с помощта на 12-
те адресни muпm. Процесът на запис завър­
шва с подаване на входа СЕ на кратък (55
ms) импулс с ниско TTL ниво.
Изтривапето и програмирането на
EPROM се извършва с помощта на специал­
на апаратура, наречена програматор.
Обикновено след изтриването и препрогра­
мирането прозорецът на EPF.OM се покрива
с непрозрачна лепенка (вж. фиг. 11.8), която
предпазва чипа от уЛ1равиолетовите зrь•ш в
свешината на луминесцентните лампи и
Слънцето. Съдържанието на EPROM може
да се изтри~ от пряко облъчване със слънче­
ва светлина за около една седмица юш от
стайно луминесцентно осветление за около
три години .
Тест
24. Съкращението PROM означава __.
25 . Съкращението EPROM означава __.
26. Съкращението EEPROM означава
27. Изтриването на EPROM се извършва
чр ез осветяване с ___ светлина през
спецнален прозорец в корпуса на ИС.
28. Разгледайте табл . 11.4 . EPROM 27512
може да съхранява __ бита данюr,
оргашвирани в _____ думи по 8 бита.
11.7 . ЕНЕРГОНЮАВИСИМИ ПАМЕТИ
ЗА UJ:'flШE И ЗАПИС
Недостатък на статичните и дина...'йични.те
Р.АМ е тяхната енергозависимост. Когато
·3ахра1шането се изю1ючи, данните в памет та
се загубзат. Този недостатък е отстранен в
енерrонезависимите памети з а четене и за­
пис.. Такива намети се реализират по ед:rш от
следните начини: 1) чреэ батеrийно .ззхран·
ване на CMOS статичии RAM; 2) чрез нз­
ползване на новите енергонезавис:ими ета-

Ali
As
А4
Аз
А2
А,
Ао
Оо
о,
02
GND
(а)
Vcco---
GNDO
Agpecнu
6xogo6e
А0-А11
Vcc
Аа
Ag
OEIV,., .
А,о
СЕ.
07
Ов
Os
о._
Оз
Схемu за
уnра6ленuе
у
gekogep
х
gekogep
(8)
ОПИ.САНИЕ НА ИЗВОДИТЕ
А0-А11
-
СЕ
-
OEIV,., .
Do-07
Agpecu
Избор на чuna
Разреше~ за
четене OEIV",.
Изхоgu
(6)
Иэхоgu за gаннu
Оо-07
,------л'----,
1
\
Иэхоgнu буферu
Уnра6ленuе на
nocokama на
gaннume
Mampuцa om
32 768 kлemku
Ф11r. 11.10. EPROM 2732. а. Схема на изводите. б. Описание на изводите. в. Блокова
схема. (С любезното разр еtиение па lntel COI-poi'Cition.)
279

тични RAM (NVRAM); 3) чрез използване
на разработените наскоро флаш-ЕРRОМ.
Батерийното захранване е едно често из­
ползвано решение на този проблем. За цел­
та се използват CMOS RAM поради малка­
та им консумация на мощност. Обикновено
се използват литиеви батерии с голяма дъл­
готрайност. Те могат да работят средно око­
ло 1О години и могат да се вграждат в блока
на паметта. При нормални работни условия
RAM се захранва от общия захранващ из­
точник. Когато захранващото напрежение
падне под определена стойност, специална
схема включва към RAM батерийното зах­
ранване и съдържанието на паметта се за­
пазва, докато отново се включи общото зах­
ранване. Този метод е обичаен за микроком­
пютърните системи.
Наскоро се появи нов тип енергонезави­
сима ·RAM. Тя се означава обикновено като
NVRAM (Non-Volatile RAM- енергонеза-
висима RAM) или NVSRAМ (Non-Volatile
Static RAM - енергонезависима статична
RAM). NVRAM съчетава възможностите за
четене и запис на статичната RAM с енерrо­
независимостта на EEPROM. На фиг. 11.11
е показана блоковата схема на малка
NVRAM. Тя съдържа два паралелни блока
памет. Предният блок е статична RAM, а
задният е EEPROM. При нормална работа
се използва статичната RAM. Когато напре­
жението на захранващия източник падне,
съдържанието на RAM автоматично се съх­
ранява в енергонезависимата памет EEP-
ROM. Съхраняването е представено на фиг.
11.11 със стрелка, насочена към EEPROM.
Когато захранването се възстанови,
NVRAM автоматично възстановява данните
от EEPROM в статичната RАМ. Възстано­
вяването е представено на фиг. 11.11 със
стрелка, насочена към статичната RAM.
NVRAM има известно предимство пред
ФУНКЦИОНАЛНА
БЛОКОВА СХЕМА
EEPROM
280
/
/
-t t-- - Възстановяване
(npu ВkлlочВане на
захранВането)
Сmатuчна RAM
СъхраняВане
(npu uзkлlочВане
на захранВането)
ОПИСАНИЕ НА ИЗВОДИТЕ
Ао-Аа Agpecнu BxogoBe
WE
РеЖuм на зanuc
Do-07 Bxog/uзxog за gаннu
ОЕ РеЖuм на uзВеЖgане
cs
Избор на чun
Vcc
+sv ±10%
NV
ЕнергонезаВuсuм
реЖuм
Ф11r. 11 .11 . Блокоnа схема и описание на изводите на 'fiШJIЧHa NVRAM

БЛОКОВА СХЕМА
Vcc-
Vss-
Vpp
Контрол на
WE- сьстоянuето
.А
Регuстър на
1 Клlочза 1
1
uэтрuВащо
нanpe>keнue
DOo-DO,
1t
.--------II'Bxogнo-uзxogнu
буферu
f 1 Кьм масuВа
.1. ~
~.--------1---------~1----f f---
kоманguте i'4 Lr
Стоn-таомер
Клlоч за
1
1
nрограмuращо
нanpe>keнue
Логukа за
STB...,
7
Буферен
. разрешение
СЕ_.------~--------------4-------~
регuстьр
за gаннu
~-----t=========t~~~~~~~
t
~
...,!!".
1
::J
УnраВленuе на
а.
Y-gekogep
nocokaтa на
STB Е
gаннuте
""'
•
Ао-А
"
"'"
15
"'Ф
Фа.
•
v
а.",
524288- бuтоВа
"'"'
X-gekogep
•
f-
:r.,
матрuца
g...,
•
от kлeтku
-е-
>.
Ll!
ОПИСАНИЕ НА ИЗВОДИТЕ
Ао-А"
вход
АДРЕСНИ ВХОДОВЕ за agpecuтe на nаметта. Agpecuтe се буферuрат
Вътрешно no Време на цuнъл за зanuc
DOa-007 ВХОД/ИЗХОД
ВХОДОВЕ/ИЗХОДИ Зд дАННИ: По Време на цuнлuте за зanuc се ВъВежgат gаннu
В nаметта, no Време на цuнлtJте за четене се uзВежgат gаннu. ИзВоguте за gаннu
са актuВнu npu Вuсоко нuВо u са ВъВ Вuсокоuмnеgансносъстоянuе, когато чunът
не е uзбран uлu uзxoguтe са забраненu. Даннuте се буферuрат Вътрешно no
Време на цuкъл за зanuc.
СЕ
вход
РАЗРЕШЕНИЕ ЗА ЧИПА: АктuВuра уnраВляВащата логuка на устроОстВото,
Вхоgнuте буферu, geкogepuтe '!.JjСUлВателuте за четене. СЕ е актuВен npu
нuско нuВо. Прu Вuсоко нuВо на СЕ nаметта се geaктuBupa u консумацuята се
намаляВа go мuнuмално нuВо.
ОЕ
вход
РАЗРЕШЕНИЕ Зд ИЗХОДА: РазрешаВа gаннuте от nаметта ..9!! nремuнат nрез
буферuте за gаннu към uзxoga no Време на цuкъл за четене. ОЕ е актuВен npu
HUCKO HUBO
-
WE
вход
РАЗРЕШЕНИЕ Зд ЗАПИС: УnраВляВа зanuca В команgнuя регuстър u матрuцата.
АктuВен е npu нuско нuВо. Agpecuтe се буферuрат npu cnagaщ фронт , а gаннuте
-
npu нарастВащ фронт на uмnулса WE.
Забележка. Прu V,. :;; 6,5 V съgържанuето на nаметта не може ga се променя.
Vpp
ЗАХРАНВАЩО НАПРЕЖЕНИЕ Зд ИЗТРИВАНЕ И ПРОГРАМИРАНЕ - за зanuc В
регuстъра на команguте , uзтрuВане на ЦАЛата матрuца uлu програмuране на
баuтоВете В нея.
Vcc
ОБЩО ЗАХРАНВАНЕ НА ПАМЕПА (5 V ± 10%)
V.<S
МАСА
--
NC
НЯМА ВЬТРЕШНА ВРЪЗКА В чuna. ИзВоgът мо>не 911 остане несВързан .
Фш ·. 11 . 12 . Блокоuа с:\ ема и onиca!HIC 11а юводнте на CMOS флаш-памст 28F512. (С .иобещотv разре!uе/11/('
на flllLI CmjJOI'a lioп)
28!

RAM с батерийно захранване поради по­
бързия достъп и по-голямата дълготрай­
ност. Иrпеrралните схеми с NVRAМ са по­
малки от обемистите блокове с батерийно
захранване и заемат по-малко място върху
печатните плаn<И. Засега обаче NVRAM са
по-скъпи и се произвеждат в ограничени ко­
личества .
Възможно е флаш-ЕРRОМ да се превър­
нат в евтина алтернатива на R.:\M с батерий­
но захрюшане и на NVRAM. Очаква се те да
намерят широко пр1шожение в преносимите
компютри и дори да заместят обемистите и
консумиращи l\moгo енергия дискови уст­
ройства, като по този начин станат .,универ­
са.:rни" запомнящи устройства.
На фиг. 1l. 12 са показани блокова схема и
таблица с оm1сания на извощrrе на CMOS
ИС 28F512 на Intel. Това е флаш-памет, коя­
то съдържа 512К или 524 288 бита, органи­
зирани в 65 536 думи по 8 бита. Когато ни­
вото на извода Vpp е ниско, ИС работи като
ROM. Когато нивото на извода Vpr стане ви­
соко (около+ 12 V), памеn·а може бързо да
се изтрие и препроrра!l.шра с помощта на ко ­
манди, изпратени n регистъра на командите
от свързания с паметта микрокомпютър или
м:икрокошролер. Схемата 28F512 работи
със захранване +5 V, но по врем~ на изтри­
ване и програмиране трябва да се подаде
напрежение + 12 V на извода VDD ·
Първата енергонезависима памет, използ­
вана в миналото, е паметта с магнитни
сърцевини. Този тип памет се използваше ка­
то оперативна памет на компютрите, преди
да се появят полупроводниковите памети. На
фиг. ll.l3a е показана скица на сърцевина от
феромагиятен материал в силно увеличен
мащаб . Действителният диаметър на тиnич­
ната магнитна сърцевина е около 1,5 шm.
Магнипшта сърцевина се използва като
малък магнит. lfa фиг. 11 . 136 " показан за­
писващ nроnо дн.ик, прокаран през сърцеви­
ната. Когато по този nроводинк nротече TOI<"
в определена посока , КОЯ'i о можем да прие­
мем условно за 1юложirrел.н 1.1 (+I), около не­
го се възбужда електромаrшrrно поле с по­
сока, обрюна на часовников · та стрелка. По­
соката на магюпното поле с означена на фи­
гурата със стрелка върху сърцеrшната. Съ­
тоянието, показ<:но на фиг. 11.36, може да се
приеме за логичесiса 1.
282
На фиг. I 1.13в с показан случаят, когато
токът през проводника протича в обратна
посока (- I). Тогава посоката на магнитното
поле около провощшка се обръща и е по по­
сока на часовниковата стрелка. Това състоя­
ние може да се приеме за логическа О. Кога­
то през проводника престане да протича ток,
сърцевината остава намаrнитена. Състояни­
ето остава О или 1 в зависимост от посоката,
в която е 61-ma намагнитена. На фиг. 11.13г е
показана същата сърцевина, когато през
проводника не протича ток. В нея остава да
съществува магюrrен поток с посока по ча­
совниковата стрелка. Може да се каже, че в
сърцевината е записана логическа О.
Процесът на четеие изисква още един
проводник, преминаващ през магнитната
сърцевина. На фиг. 11. 14а той е означен ка­
то проводник за четене. За да се прочете съ­
държанието, зашrсано в сърцевината, може
да се подаде на проводника за запис импулс
-1, както е показано на фиг. 11.146. Тъй ка­
то състоянието на сърцевивата е логическа
О, магнитният поток през нея няма да се про­
мени и в проводника за четене няма да се ин­
дуцир а ток. Липсата на индуциран импулс в
проводника за четене означава, че в сърце­
вината е записана О.
Магнumна
сьрцеВш1а
~ло 1/16 uнча (1,6 mm)
~-~]'
Ht1 npomuчa mol<
---
-
(6/
= Заnомнена е логt~чесkа О
(а)
Фпr. 11.13 . !\1&rllttТH:> с1.рцевииа. а. Размери.
б. Запис на J. fJ. З:шис на О. г. Запомняне [Ja О

•СьgьрЖа О
• Четене на О
"'Чеmене на 1
Фиr. 11 .14 . Маrнитна сърцсиина. а . Добавяне иn
проподпик за четене. б. Четене на О. в. Запис на 1.
г Четене на 1
На фиг. 11.14в се предполага, че в сърце­
вината е записана логическа 1. Това е озна­
чено чрез cтpeJII(a с посока, обратна на ча­
совниковата стрелка. За да се проqете съ­
държанието на сърцевината, подава се на
проводниха за запис импулс -I, както е по­
казано на фю·. \1.13г. Магнитният потпк
променя посоката си по часовниковата
стрелка, както е показано със стрелката.
Когато посоката на магнитния поток през
сърцевината се промени, в проводника за
четене се индуцира импулс. Този импулс оз­
начава, че в сърцевината е бшш записана
Jюп,чсска 1. Обърнrr~ внпманне, ч.~ проц~­
сът на четене изтрива л огпческата единина,
записана в сърцееината. Сл~д ч.ет~нето със ­
тоянисто н 1 .:ърцеви:ната трябва ::щ се ВЪ.З(~ ­
танови.
Паметите с магw.пнн сърцевина блха из ­
местени от полупроводников п~ памети, ко­
ито са много ло-евтини, ефективни и леки .
Магнитаите сърцевини все още се използ­
ват в устройсrвА, които р, ботят при висока
темnсрату ра н радиация.
Тест
29. Съкращuнието NYRAM о.шачава __.
ЗО. За статичните RAM с батерийно захран-
ване обикнове,но се използват
(цинкови, литиеви) батерии, които имат
голяма дълготрайпоr-r и !ЮЗволяват да се
съхранят данните при прекъсване на
захранването.
31. NVRAM съдържа статична RA М и
__
ШЕРRОМ, RAM) .
32. Когато се включи захранвnнето на
NVRAM, се извърwва автома~·ично
___
(съхраняване , възстановяване),
~и което съдържанието на EEPROM се
преписва в статичната RAM.
33. Новата
___
памет има изпrеди .Jд ста-
не нещо като "универсална" памет . Тя
намира широко приложение в преноси­
интс компютри.
34. Разшедайте фит. 11.12 . Съдържанието
на 28F512 може да се изтрива и преза-
писва. когато на извода ___ се подаде
налрежение + 12 \ :
35. Паметта с магнитни сърцевини се осно­
аава на характеристиките на малки сър-
цевини от ___ материал .
11.8 . ВЪНШНА ПАМЕТ НА КОМПЮТРИТЕ
За <шеративна памет на съвременните ком­
шетри обикновено се използват полупро­
водникови памети. В по-стар>rrе компютри
за тази цел се използваше памет с магпиТ'ни
сърцевини. Оперативната памет на компют­
рите се нарича още пьрвична памет . Не е
възможно обаче всички данни да с~ запом­
нят в самия компютър. Например не е нуж­
но и не е желателно в ком.пютьра ца се съх­
ранява инфnрмаци!'. за зап.тштите от миндлия
месен след отпеч:tтването на фишоРе:-е и
запш.щането. Та :ш информациSi трябва да С1~
З?ПаЗИ ИЗРЪИ КОМII~ОТ''>ра. ВЪНIШ1ата ШIМСТ
~е наричз още вторич ;ю памет. Съшеству­
нат .няколко метода за съхраняване на ин­
формация за бълещо nолзване от компютър .
8ънш.нитt: запо!'v!нящи устройства обикнеше­
но се к паснфицпрат като механични. ма r­
нй.тю , опт'!:чю~ и nолупго:зощшко в и.
Пример 1а :vrеханични вънiШfИ .запомнящи
уирL'ikтпа са п ерфокартните и псрфолеrп-
283

ните устройства. Перфокартите са предло­
жени преди 1900 г. от Херман Холерит, кой­
то ги е използвал при преброяването на на­
селението на САЩ през 1890 г. Върху тези
карти се пробиват отвори, чрез които се ко­
дират буквено-цифрови данни. Кодът, който
се използва за тази цел, се нарича код на Xo-
лepunz. Типичната перфокарта е направена
от rтътна хартия, има размери около 3,25 на
7,50 инча (около 8,25 х 19 cm) и може да съ­
държа до 80 символа. Перфокартите сега се
използват много по-рядко, отколкото в ми­
налото.
Перфолеятата е друго средство за меха­
нично съхраняване на данни. Тя представля­
ва тясна хартиена лента, върху която се про­
биват отвори. Разположението на отворите
се определя от използвания код. Перфолен­
тите се съхраняват на рула.
Сега най-често използваните външни за­
помнЯiци устройства са с магнитна лента и с
магнитен диск. Тези устройства работят на
принципа на обикновения магнетофон. Ин­
формацията се записва (съхранява) върху
магнитен материал. Магнитната лента се из­
ползва от много години като външна памет.
Тя все още е много подходяща за дълготрай­
но съхраняване на данни, защото е евтина.
Основният недостатък на магнитната лента
се състои в това, че достъпът до записаната
върху нея информация е последователен.
Това означава, че за да се намери информа­
ция върху лентата, тя трябва да се претърси
последователно. Това прави достъпа до ин­
формацията много бавен. През последните
години особено популярни станаха запомня­
щите устройства с магнитни дискове. Те са
устройства с произволен достъп, което оз­
начава, че достъпът до данните е лесен и
бърз. Магнитните дискове се произвеждат в
две разновидности - гъвкави дискове (фло­
пидискове или дискети) и твърди дискове.
Флопидисковете са изключително популяр­
ни и се използват в повечето микрокомпют­
ри. Твърдите дискове са по-скъпи, но също
се използват широко в повечето микроком­
пютри.
Едно перспективно външно запомнящо
устройство е оптичният диск . Съществуват
три типа отичии дискове: 1) само за четене;
2) за еднократен запис и многократно чете­
не (WORM - Write Once Read Мапу); 3) за
284
четене и запис. Оптичните дискове само за
четене се използват за работа с постоянна
предварително записана информация, нап­
ример речник. Върху оптичNuя диск от
тип WORМ може еднократно да се запише
информация, която след това да се чете мно­
гократно.
ОптичNите дискове за четеNе и запис
имат много голям обем на паметта. Записът,
четенето и изтриването върху металното
покритие на тези дискове се извършва от ус-
, тройства, които използват за тази цел лазер
и магнитна шава. Едно типично магнитно­
оптично устройство, ко.ето се използва в ня­
кои микрокомпютърни системи, работи със
сменяеми дискове с диаметър 3,5 инча и ка­
пацитет 120 мегабайта (120 милиона байта).
Тези дискове приличат много на обикнове­
ните 3,5-инчови флопидискове, но са по-де­
бели и съдържат отичен диск.
В преносимите компютри полупроводни­
ковата памет от тип флаш-ЕРRОМ може да
замени флопидисковете и твърдите дискове.
Модулите с флаш-памет могат да се вграж­
дат в кутии, които приличат на касетите с
ROM, използвани в някои домашни видео­
игри. Те се използват като касетите с ROM,
но за разлика от тях са енергонезависими
устройства за четене и запис.
Тест
36. Външните запомнящи устройства се
класифицират като механични, ___,
и
37. Избройте няколко вида външни запом­
нящи устройства за компютри.
38 . Магнитно-оптичният диск за четене и
запис е сменяем диск с ___ (малък, го-
лям) обем на паметта.
11.9. ПАМЕТ НА МИКРОКОМПЮТРИТЕ
На фиг. 11.15 е скицирана една опростена
микрокомпютърна система. Входното уст­
ройство е клавиатура, а изходното устройс­
тво е монитор. Централният процесор уп­
равлява работата на микрокомпютърната
система· и обработва данните. Оперативната
памет на типичната микрокомпютърна сис­
тема се съ стои от три тила полупроводника-

ва памет. Енергозависимата памет е от тип
RAM и е памет за Четене и запис. Енергоне­
зависимата полупроводникова памет е от
два типа - ROM и енергонезависима RAM
(NVRAM- Nonvolatile RAM). Енергонеза­
висимата RAM обикновено представлява
RAM с батерийно захранване.
Вьнитите запомнящи устройства в
микрокомпютърната система съхраняват го­
леми обеми от данни. Обикновено програ­
мите и данните се съхраняват върху магнит­
ни дискове . На фиг. 11.15 са показани два
типа дискови запомнящи устройства. Фло­
пидисковото устройство е най-широко из­
ползваното външно запомнящо устройство.
Това устройство чете и записва върху фло­
пидиск (гъвкав диск), често наричан диске­
та. Типичният флопидиск може да съхраня­
ва от около 150 килобайта до около 1,4 ме­
габайта. Той може да се извади от дисковото
устройство и да се съхранява или да се пре­
мести на друго място. Твьрдият диск е пос­
тоянно затворен в устройство за твърд диск.
Твърдият диск се върти с висока скорост,
докато четящо-записващи глави се движат
над повърхността на диска и четат и запис-
ват данни и програми върху магнитното
покритие. Твърдите дискове съхраняват го­
леми обеми от данни. Едно типично малко
устройство с твърд диск, което с:е използва
в микрокомпютрите, може да съхранява 20,
40, 60, 80 или 160 мегабайта. (Авторът е на­
писал това през 1994 г. Три години по-късно
типичните устройства от този тип вече мо­
жеха да съхраняват над 2 гигабайта. Това да­
ва представа за динамиката в развитието не
само на запомнящите устройства, но и на
компютрите изобщо. - Б . пр . ) Твърдите
дискове имат по-малко време за дос тъп от
флопидисковете. Времето за достъп на
твърдите дискове е от около 25 до около 70
шs, докато за флопидисковете това време е
около 1ОО шs. Устройствата за твърд диск са
по-скъпи от флопидискоl!ите. Повечето съв­
ременни микрокомпютърни системи изпо лз­
ват комбинации от твърд диск и флопидис­
ково устройство. Това дава на системата
предимствата на твърдия диск (бързия дос­
тъп и големия обем на паметта) и на флопи­
диска (преносимостта).
Магнитно-оптичните сменяеми дискове за
четене и запис също добиват популярност в
Фиr. 11.15. Типична микрокомпютърна система с пшична първ11чна 11
вторttчна памет
285

по-скъпите микрокомпютърни устройства.
Те се използват за архивиране на данни и
пренаt~яне на големи нрог~ами или бази от
данни от един компютър на друг.
Всъщност всяко от устройствата, показа­
ни на фиг. 11.15, съдържа някои по-.шлки
запомнящи устройства. Клави,tТурата, мо­
шпорът, дисковите устройства и цешрашrn:­
ят процесор съдържат блокове с памет, нап­
ример преместващи регистри и буферни nа­
ме1и.
Използват се флопидискове с различни
размери. С микрокомпютрите най-често се
използват флопидискове с диаметър 3,5 или
5, 25 инча. На фиг. 11.16а е показана скица
на един по-стар тип флопидиск. Тънкият
пластмасов диск е затворен в пластмасова
обвивка и е покрит с магнитен материал ка­
то този, който се и3ползва в магнитните лен­
ти за звукозапис. На двете страни на rmаст­
масовата обвивка има няколко отвора. Те са
показани на фиг. 11.16а. Кръпшят центра­
лен отвор осигурява кошакт с шпиндела на
дисковото устройство, чрез който дискът се
захваща и се завърта със скорост 300 оборо­
та в минуrа. По -·големият отвор в доJIНата
част открива част от повърхността на диска.
През този отвор шавата за четене и запис
записва и чете данни върху диска. Малкият
кръгъл отвор в обвивката и в самия диск се
използва от някои микрокомпютри като ин­
дексен отвор.
Магнитните дискове имат редица nредим­
ства KdTO външни запомнящи устройства
пред магнитните ленти. Дисковете са уст­
ройства с произволен достъп, докато леши- ·
те са устройства с последователен достъп .
Главата в дисковото устройство може да се
позиционира на всяко място на диска, дока­
то при лентата трябва да се премине през
много данни, докато се достигне до търсена­
та информация. Времето за достъп на диска­
nете е много по-малко отколкото средното
време за достъп на :машитюtте ленти.
Информацията върху флопидисковете
обикновено е организирана в пьтечки и сек­
тори. На фиг. 11 . 166 е показано как един от
производителите на микрокомпютри форма­
тира флопидиска. Дисl\ЪТ е разделен на 35
концентрични mтечки, номерирани от ОО до
34. На фиг. 11.166 са показа1m само пътеч­
ките ОО и 34. Всяка пътечка е разделена на
286
16 сектора, като в случая в един сектор се
записват 256 осембитови думи или 256 бaii­
ma. Един байт е група от 8 бита.
Когато е форматиран по този начин, един
5,25-инчов флопидиск може да съхранява
около 140 090 байта. Това е еквивалентно на
около 1 ООО ООО бита. Трябва да се отбеле­
жи, че не съще ствува стандарт за формати­
ране на флопидискове .
Флопидисковото устройство е външно за­
помнящо устройство с произволен достъп,
IIIИpoкo използвано nри микрокамтотрите в
домовете, училищата и офисите. Върху маг­
нитното покригие на флопидисковете могат
да се съхраняват дълго време големи обеми
от даmш. Флопидисковете трябва да се съх­
раняват грижливо. Не докосвайте саl\шя маг­
нитен диск и не пищете върху пластмасово­
то покритие. Данните върху флопидиска мо­
гат да се повредят и от магниТJrn: полета и
високи температури. Флопидисковете тряб­
ва да се съхраняват на чисто място, за да се
предnазят от напрашване, което може да
причшrn: надраскване на повърхността им.
В момента най-популярен е 3,5 -инчовият
флопидиск, показан на фиг. 11.17. На фигу­
рата се вижда долната страна на диска. По­
казани са твърдото пластмасово покритие и
плъзгащата се метална капачка, които защи­
тават намиращия се вътре флопидиск. Ме­
талната капачка е показана в отворено поло­
жение, при което се откриват горната и дол­
ната повърхност на флопидиска. Главите за
четене и запис на дисковото устройство мо­
гат да четат и записват даюш върху двете
страни на флопидиска. В цешъра на диска
има метална втулка , която · служи за захва­
щане на диска от устройството. Правоъгъл­
ният отвор в металната втулка се използва
от някои дискови устройства за синхрониза­
ция . В долния десен ъгъл се намира отворът
за защита срещу запис. Когато този отвор е
затворен (както е показано на фигурата),
разрешени са и четенето, и записването вър­
ху диска. Ако отворът се отвори (чрез пре­
местване на плъзгача надолу), от диска мо­
же само да се чете. Казва се, че дискът е за­
щитен срещу запис.
Повечето съвременни микрокомпютри се
доставят поне с едно 3,5-инчово флопидис­
ково устройство. Това устройство позволя­
ва достъп до 80 пътечки върху всяка страна

Emukem
Шnuнgелъm на
ycmpoucm)jomo захВаща __..~·
gucka В maзu обласm
OmBop, nрез koOmo
глаВаmа за чеmене u
зanuc koнmakmyB;; с gucka
Hau-8ъmpewнa
mJcma (nucma 34)" -·
Cekmop (eguн om
wecmнagecemme)
(б)
256 бal)ma gаннu
(В)
ПласmмасvВ гъ6kаВ
'----т- guck , nokptim с магнumен
мarnepuaл
•..._Изрез за защшnа
срещу зanuc
ИнgеJ<сен omBop
6 oбBuBkama
Инgеkсен omBop
В gucka
Наu - еьнwна
nut::ma (nucma ОО)
Флonuguck
Фиг. 11.16. а. Флопидиск.
б. Разположение на неви­
димите nисти върху фло­
nидиска. (Не изваждайте
диска от защитната об­
вивка, както е показаио
на фигурата.) в. Разде­
ляне на флоiШД)IСКа 11а
сектори
287

Т6ьрgа nластмасоВа
o6Bu6ka
Пльзгаща се меmална
kanaчka
Метална wаоба
Инgеkсен om6op
Долната страна на 3.5-uнчо6а guckeтa
OmBop за защuта срещу зanuc
(koгamo е отВорен, не е разрешен
зanuc Върху guckemaтa)
Фиr. 11.17 . 3,5-иичов флошщиск
на флопидиска. Съществуват различни фор­
мати, които позволяват на един 3,5-инчов
флопидиск да се съхраняват 400, 720 или
800 килобайта данни. 3.5-инчовите дискови
устройства с голяма плътност на записа
(FDНD- от floppy disk high density) позво­
ляват върху един диск да се съхраняват 1,44
мегабайта. (Днес вече почти не се използват
останалите формати освен 1,44 МЬуtе, а съ­
ществуват и флопидискове с капацитет 2,88
Mbyte. -
Бел. ред.)
Твърдите дискове обикновено се правят
от алуминий и се покриват от едната или от
двете страни с тънък слой висококачествен
магнитен материал. Те се форматират на
писти и сектори като флопидисковете. Вър­
ху тях може да има много повече пътечки
поради голямата точност на механизма за
преместване на главите за четене и запис и
поради това, че дискът е несменяем. Главите
за четене и запис се движат на много малко
разстояние над магнитната повърхност на
диска. Понякога тези дискови устройства се
288
наричат дискове от тип Уинчестър. Устройс­
твата за твърд диск са от два до пет пъти по­
скъпи от флопидисковите устройства, но
могат да съ~раняват много повече данни.
На фиг. 11.18 са сравнени времето за дос­
тъп и капацитетът на паметта на различните
външни запомнящи устройства, които се из­
ползват с микрокомпютрите. Времето за
достъп е в секунди, а капацитетът на памет­
та е в мегабайтове. Времето за достъп е
времето, необходимо за извличане на един
елемент от данни от паметта. Най-голяма
производителност (най-малко време за дос­
тъп) има т.нар. флаш-диск. Недостатък на
флаш-дисковете е високата им цена. Напри­
мер в момента един флаш-диск струва около
15 пъти по-скъпо от твърд диск със същия
обем. Най-малка производителност имат ме­
ханичните устройства (перфолентни и пер­
фокартни), които вече почти не се използ­
ват. Магнитната лента и цифровата звукова
лента (DAT) имат голямо време за достъп,
но за сметка на това са с голям обем на па-

Фиr. 11.18. Сравненис между няколко външни запомнящ11 устройства
метта и много ниска цена. Твърдите дискове
станаха много популярни поради лесното им
използване, голямия обем на паметта, мал­
кото време за достъп и разумната им цена.
Флопидисковите устройства все още са мно­
го разпространени поради лесното им из­
ползване, преносимостта, ниската цена,
средното време за достъп и средния обем на
паметта. Оптичните дискове и флаш-диско­
вете са нови перспективни памети .
Обемът на вътрешната памет на цифрови­
те устройства се характеризира с числа от
типана16КВ,48КВ,64КВ,128КВ,256
КВ, 512 КВ, 640 КВ, 1МВ, 2 МВ или4 МВ.
1 КВ означава 1024 (2 10) байта, а не 1000
байта, каквото е обикновеното значение на
представката К. Следователно един микро­
компютър с 256 КВ RAM всъщност разпо­
лага с 1024 х 256 = 262 144 (2 18) байта. Мик­
рокомпютър с един мегабайт RAM разпола­
га с 1024 х 1024 = 1 048 576 (220) байта.
Спомнете си също, че всеки байт съДържа 8
бита.
През последните години цената на RAM
19
непрекъснато намалява. Затова всеки нов
модел микрокомпютър има по-голяма памет
от предишните . Един типичен съвременен
микрокомпютър има най-малко 4 МВ RAM.
За сравнение преди около 1О - 15 години
минималната памет на типичния компютър
беше 16 или 48 КВ.
Тест
39. В повечето микрокомпютри вътрешната
памет се състои от ИС с памет от тип
_
__
и ___, монтирани върху платки-
те на компютрите.
40. Най-често използваните в микрокомпю­
търните системи външни запомнящи ус-
тройства са ___ и
__ _.
41. Предимството на магнитните дискови
устройства пред лентовите е това, че те
са запомнящи устройства с ___ дос-
тъп.
42. В запомнящо устройство с обем 256 К
може да се съхраняват 262 144
(бита, байта) данни .
289

ОI>ОЫЦЕНIIЕ
1. Основните типове полупроводникова па­
мет са RAM, ROM, PROM, EPROM,
EEPROM и NVRAM.
2. RАМ е памет за четене и запис с произво­
лен достъп.
3. ROM е постоянна памет, от която може
само да се чете.
4. В PROM може еднократно да се запише
информация, след което тази памет рабо­
ти като ROM. В паметите от тип EPROM,
EEPROM и NVRAM може да се извърш­
ва многократно презаписване на инфор­
мацията. Представката Е в наименования­
та на тези памети означава, че съдържа­
нието им може да се изтрива чрез елект­
рическо поле или чрез облъчване с ултра­
виолетова светлина през специален проз­
рачен "прозорец" в горната част на ИС.
5. При процеса на запис се съхранява ин­
формация в паметта. При процеса на че­
тене от паметта се. извлича информация.
6. RAM се програмира лесно, но е енергоза­
висима.
7. Памет с организация 64 х 4 съдържа 64
думи с дължина 4 бита. Общият И обем е
256 бита.
3. NVRAM е енергонезависима RAM, която
съдържа RAM и EEPROM. В микроком­
пютрите енергонезависимата RAM се реа­
mвира като RАМ с батерийно захранване.
9. Флаш-паметта е нова памет от тип EEP-
ROM, която може бързо да се изтрива и
препрограмира, без да се изключва от
схемата. Чиповете с флаш-памет могат
да се оформят като сменяеми дискове и
да се използват подобно на флопидис­
ковете.
1О. В паметта с магнитни сърцевини логи­
ческите състояния О и 1 се запомнят, ка ­
то се използват магнитните характерис­
тики на сърцевини от феромаrнитен ма­
териал.
11. За външна памет на компютрите се из­
ползват магнитни ленти, маrнитни дис­
кове, маrнитни барабани, перфокарти,
перфоленти, оптични дискове и флаш­
дискове.
12. Обикновено за оперативна памет на ком­
пютрите се използват както RAM, така и
ROM. ФлопидИсковете и твърдите дис­
кове се използват широко в микроком­
пютрите в домовете, училищата и мал­
кия бизнес.
13. Времето за достъп на паметите характе­
ризира тяхната производителност. По­
малко време за достъп означава по-голя ­
ма производителност.
14. В микрокомпютрите 1 КВ памет озна­
чава 1024 байта . Един байт съдържа 8
бита.
ВЪПРОСИ 'JA ПРЕГОВОР
-
290
1
11.1 . Когато се натисне клавишът 1а запомняне на един калкулатор, се задейс­
тва процесът на __ (четене, запис) в блока на паметта.
11.2 . Когато се натисне клавишът за извикване от паметта на един калкулатор,
се задейства процесът на __ (четене, запис) в блока на паметта.
11.3 . Какво означават следните съкращения?
а. RAM
г. EPROM
б. ROM
д. EEPROM
в. PROM
е. NVPROM
11.4 . _ _ (RAM, ROM) е енергозависима памет.
11.5 . __ (RAM, ROM) е памет за четене и запис.
11.6 . _ _ (RAM, ROM) е постоянна памет.
11.7 . _ _ (RAM, ROM) е енергонезаяисима памет.
11.8 . _ _ (RAM, ROM) има вхо.11а задаване на режим на четене или запис

11.9 . _ _ (R АМ , ROM) има входове за данни.
11.10. Как още се нарича RAM от типа на ИС 7489?
11.11 . В памет с организация 32 х 8 могат да се съхраняват __ думи. Дъл­
жината на всяка дума е __ бита.
11.12 . Начертайте логическа схема на ROM с организация 32 х 8. Означете
адресните входове с Е, D, С, В и А. Означете изходите с D01, DOz,
DОз, D04, DOs, D06, D01 и DOs.
11.13. Избройте поне три предимства на полупроводНиковите памети.
11.14 . Съдържанието на __ (ROM, RAM) може лесно да се изтрива.
11.15. Съдържанието на __ (флаш-ЕРRОМ, RAM) може бързо да се изт-
рива и препрограмира.
11.16. __ (Флаш-паметта, NVRAM) съдържа RАМ и EEPROM.
11.17 . __ (Ф ла ш -п а ме т та , UV EPROM) може да се изтрива електрически
за много кратко време.
11.18. _ _ (Ф ла ш -п а ме т та , ROM) е енергонезависима памет за четене и за­
пис.
11.19. _ _ (EEPROM, UV ЕРRОМ) може да се изтрива и препрограмира
байт по байт, без да се изважда от печатната платка.
11.20. _ _ (EEPROM, флаш-паметта) се изтрива и препрограмира електри­
чески, без да се изважда от печатната платка, но не е възможно да се
изтриват ~ презаписват само отделни байтове.
11.21 . _ _ (Д и на м ич на т а RAM, статичната RAM с батерийно захранване) е
енергонезависима памет за четене и запис.
11.22 . Кои два метода се използват за изтриване на EPROM?
11.23. Запомнянето на данни се извършва много по-лесно с _ _ (аналогови,
цифрови) електронни схеми.
11.24 . ИС 2114 е __ (динамична, статична) RAM.
11.25. ИС 2114 (вж. фиг. 11.13) е RAM с организация 1024 х 4. Чипът трябва
да има __ адресни линии, за да се осигури достъп до всичките 1024
адреса.
11.26. Времето за достъп на TTL 7489 RAM е __ (по-голямо, по-малко)
отколкото на MOS 2114 RAM.
11.27 . Разгледайте фиг. 11.56 . Ако на входа на декодера има 0010, на изхода
на ROM ще се изведе кодът на Грей __.
11.28. Компютърните програми, които се съхраняват постоянно в ROM; се
наричат __.
11.29. Разгледайте табл. 11.4 . Кой EPROM от серията 27ХХХ може да се из­
ползва за реализиране на 16К ROM за микрокомпютър?
11.30 . _ _ (Ф л аш - п ам е тт а , RAM) е нова, евтина и енергонезависима памет,
която има изгледи да стане "универсална" памет.
11.31. Разгледайте фиг. 11.12 . 16-те адресни линии на ИС 281<'512 могат да ад­
ресират __ думи по 8 бита.
11.32. Разгледайте фиг. 11.12 . За да се изтрие или препрограмира ИС 28F512,
на входа __ (СЕ, V rr) трябва да се подаде високо ниво от __ (+5,
+12) v.
11.33 . В паметта с магнитни сърцевини се използват елементи от _ _ мате­
риал.
11.34. Записващият проводник през магнитната сърцевина се използва за
и четене.
11.35. Проводникът за четене през магнитната сърцевина се използва за
11.36. __ (Паметта с магmпни
сърцевнни, R АМ) е енергонезависима
291

292
11.37. Избройте поне пет типа външни памети за компютри.
11.38 . Магнитните дискове имат много по- __ (голямо, малко) време за
достъп от магюrrните ленти.
11.39 . Разгледайте фиг. 11.18. __ (Фл оп ид ис къ т, магпит но-опт ичният дис к)
има по-голям обем на паметта.
11.40. Разгледайте фиг. 11.18.
__
(Флопидискът, твърдият диск) има по­
малко време за достъп и по-голям обем на паметта.
11.41 . Разгледайте фиг. 11.18.
__ (Магни тната
лента, перфолентата) с ев­
тина памет с голям обем, която широко се използва за архивиране на
информация.
11.42 . Разгледайте фиг. 11.18. __ (Фл оп ид ис къ т,
твърдият диск) е скъп, но
има изключително малко време за достъп .
11.43. __ (Флаш-ЕРRОМ,
твърдият диск) е едно от най-често използвани­
те външни запомнящи устройства в съвременните микрокомпютри.
11.44 . Малкото време за достъп на едно запомнящо устройство означава
__ (голяма,
малка) производителност.
11.45. _ _ (Ф ло пи ди ск ът , RAM) И.\fа по-малко време за достъп.
11.46. Микрокомпютър с 4 КВ памет има 4096 __ (бита, байта).
'
.
.
BЫJPOCII С IIOBIIIIIEIЫ:,l РУ,ЩОС/
.
'
'
11.1 . Начертайте таблица на памет с организация 32 х 8, подобна на таблица-
та от фиг. 11.1.
11.2 . Избройте поне три приложения на паметите от тип ROM.
11.3 . Как още се нарича NYRAM?
11.4 . Защо в много микрокомпютърни системи има и флопидиск, и твърд
диск?
11.5 . Посочете някои предпа3НИ мерк"И, коиrо трябва да се вземат при работа
с флопидискове.
11.6 . Ако един компютър има 512 КВ RAM, с колко байта разполага?
11.7 . Обяснете разmiката между софтуер и фър~.1'уер.
11.8 . Обяснете разликата между ROM, които се програмират с маска, и обик­
новените ROM, които се програмират чрез прогаряне на предпазители.
11 .9. Обя.:::нете разликата между UV EPROM и EEPROM.
11.1 О. Защо твърдият диск е с1 анал стандартно външно устройство за повече­
то микрокомпютри?
11 .11 . Избройте някоJТКо типа енерrонезависима памет за четене и запис.

Отrоворп на тестовете
1. Raпdom-acccss memory (па-
мет с произволен достъп)
2. запис
3. четсне
4. памет за четене и запис
5.16х4
6. енсргозависима
7. RAM
8.16;4
9. запис; записват в; 15
1О. дина\1ичната
11. 4096; 4
12. статични
13. входове
14. Грей
15. 1100; Грей; 1000
16. ще сс изгуби
17. read-oпly memory (памет са-
мо за четене)
18. енергонезависими
19. фърмуер
20. производителите
21. ще се запази
22. 177
23. производителя
24. programmable (програмируе­
ма) ROM
25. erasaЫe (изтриваема) PROM
26. electrically erasaЬic (електри-
чески изтриваема) PROM
27. ултравиолетова
28. 254 288; 65536
29. пonvolatile (енергонезависи­
ма) RAM
30. литиеви
31. EEPROM
32. възстановяване
33. флаш
34. Yrr
35. феромагнитен
36. магнитни; оптични; полупро­
водникови
37. перфоленти, перфокарти, ма­
гнитни ленти, магнитни дис­
кове, оптични цискове, флаш­
ЕРRОМ
38. голям
39. RAM; ROM
40. флопидиск; твърд диск (Уин­
честър)
41. произволен
42. байта
293

ГЛАВА 12
Цифрови системи
1
В тази глава са разгледани следните въпроси :
1. Шестте основни функции на повечето системи.
2. Вътрешна организация на типичен калкулатор .
3. Обща организация и функциониране на компютрите и микрокомтотрите.
4. Проста система за декодиране на адресите n микрокомпютър.
5. Последователно и паралелно предаване на данни.
6. Някои методи за откриване и коригиране на грешки при предаване на данни .
7. Описание на проста система за сумиране и изваждане.
8. Описание на прост цифров часовник с мултиплексиране на изходите към ин-
дикатора.
9. Описание на цифров честотомер.
1О . Ошrсание на таймер с LCD индикатори.
J1. Описание на две схеми на електронно зарче.
Повечето цифрови устройства, които използваме ежедневно , представляват
цифрови системи. Примери за такива системи са джобните калкулатори, циф­
ровите ръчни часовници и цифровите компютри . Калкулаторите, цифровите ча­
совници и компютрите са съставени от подсистеми. Типични подсистеми са
суматорите, броячите, преместващите регистри, паметите от тип RAM и ROM,
кодиращите устройства, мултиплексорите, тактовите генератори и декодер­
драйверите за индикаторите. Вие вече познавате повечето от тези подсистеми .
В тази глава са описани различни цифрови системи и предаването на данни
между тях. Цифровите системи се изграждат чрез подходящо свързване на
цифрови подсистеми.
1
12.1. ЕЛЕМЕНТИ НА СИСТЕМИТЕ
схема, ще видите, че тя е достатъчно обща и
може да се отнася за почти всяка система,
независимо дали е транспортна, хидравлич­
на, образователна или електронна. Предава­
нето между отделните устройства е показано
с линии и стрелки. Обърнете внимание, че
това, което се предава, винаги се пренася в
една посока. Управляващите връзки обикно­
вено се означават с двупосочни стрелки, за
да се подчертае, че управляващият блок изп­
раща информация към системата и получава
обратно информация от нея .
Механичните, химическите, хидравличните
и електрическите системи имат някои общи
характеристики. Системите имат вход и из­
ход за това, което обработват - материя,
енергия или информация. Освен това систе­
мите въздействат на материята, енергията
или информацията. Това въздействие се на­
рича обработка. Цялата система е организи­
рана и нейното действие се определя от уп­
равляваща функция. Предавателната функ­
ция е свързана с пренасянето на материята,
енергията или информацията. По-сложните
системи им:ат и запомняща функция. На фиг.
12.1 е показана организацията на една систе­
ма. Ако разгледате внимателно тази блокова
294
Обобщената система, показана на фиг.
12.1, може да ни помогне да разберем дейс­
твието на някои цифрови системи, описани в
тази глава. В цифровите системи се преда­
ват и обработват данни (числа или кодове).

УnраВленuе
ПреgаВане
Фиг. 12.1. Оргаиизац11я на цифрова система
Тест
1. Съществува двупосочна връзка между
блок на системата и всички остана­
ли блокове.
2. Към коя част от системата може да се от­
несе клавиатурата на един микрокомпю­
тър?
12.2 . ЦИФРОВИ СИСТЕМИ В ИНТЕГРАЛНО
ИЗПЪЛНЕНИЕ
Ние видяхме, че всички цифрови системи
могат да се съставят от самостоятелни логи­
чески елементи И, ИЛИ и инвертори. Ви­
дяхме също, че производителите предлагат
подсистеми, оформени като самостоятелни
ИС (броячи, регистри ит. н.). Сега ще ви­
дим, че производителите предлагат и нещо
повече - някои ИС съдържат почти цели
цифрови системи.
Най-простите цифрови ИС се класифици­
рат като ИС с малка степен па интеграция
(SSI - Small-Sca1e Integration) или малки
интегрални схеми (МИС). Обикновено
МИС съдържат до дванадесет логически
елемента или други схеми с подобна слож­
ност. Много от ИС, които използвахме до­
сега, бяха МИС.
ИС със сред1щ степеи на umneгpalfUЯ
(MSI - Medium-Sca1e Integration) или СИС
съдържат между 12 и 99 логически елемен­
та. Те се отнасят към групата на малките
подсистеми. Типични представители на тази
група ИС са суматорите, регистрите, компа­
раторите, кодовите преобразуватели, броя­
чите, мултиплексорите и малките RAM. По-
вечето от ИС, които разmедахме и използ­
вахме досега, са МИС или СИС.
ИС с голяма степен на интеграция (LSI
-
Large-Sca1e Integration) или ГИС съдър­
жат между 1ОО и 9999 логически елемента.
Една такава ИС може да съдържа mавна
подсистема или проста цифрова система.
Примери за такива ГИС са цифровите ча­
совници, калкулаторите, микропроцесорите,
ROM, RAM. PROM и EPROM.
ИС с много голяма степен на интеграция
(VLSI - Very Large-Sca1e Integration) съ­
държат между 1О ООО и 99 999 логически
елемента. Обикновено това са цели цифрови
системи в един чип. Терминът "чип" означа­
ва отделна силициева подложка (с площ око­
ло 1,5 cm2 или 114 инч 2 ), която съдържа
всички електронни елементи на интегрална­
та схема. Примери за такива ИС са големи­
те памети и мощните микропроцесори.
Следващото ниво на сложност са ИС със
свръхголяма степен ua итпеграция (ULSI
-
Ultra Large-Sca1e Integration) или СГИС,
които съдържат над 1ОО ООО елемента. Раз­
личните производители дефинират по разли­
чен начин тези КJтасове ИС. (Често послед­
ните два класа се определят общо като
свръхголеми интегрални схеми - СГИС.
Бел. ред.)
Тест
3. ИС със средна степен на интеграция съ­
държат __ логически елемента.
4. ИС с много голяма степен на интеграция
съдържат над __ логически елемента.
295

12.3. КАЛКУЛАТОРИ
Джобният калкулатор, който се използва
почти навсякъде за различни пресмятания,
всъщност е много сложна цифрова система.
Ако отворите обаче един съвременен джо­
бен калкулатор, любопитството ви ще оста­
не незадоволено. Ще откриете батерия, ми­
ниатюрен дисплей, няколко проводника,
свързани с клавиатурата, и печатна платка,
върху която е монтирана една ИС. В тази
единствена ИС се съдържа по-голямата част
от цифровата система, която наричаме кал­
кулатор. Тя представлява чип с голяма сте­
пен на интеграция, съдържащ стотици или
хиляди логически елементи. Тази единстве­
на ИС изпълнява запомнящите, обработва­
щите и управляващите функции на изчисли­
телната система. Входът на системата е кла­
виатурата, а изходът - дисплей.
Какво става вътре в ИС, когато натиснете
един клавиш или съберете две числа? Схе­
мата на фиг. 12.2 ще ви помогне да разбере­
те как работи калкулаторът. Тази схема съ­
държа три части, които са извън ИС- кла­
виатурата, седемсегментните индикатори и
захранването. Клавиатурата е входното уст­
ройство. Тя съдържа прости нормално отво­
рени ключове. Десетичният дисплей е изхо­
дът. Дисплеят от фиг. 12.2 съдържа само
шест седемсеrментни индикатора. В повече­
то евтини джобни калкулатори захранващи­
ят източник е батерия. Много съвременни
калкулатори използват за захранване слън­
чеви елементи, CMOS ИС и дисплеи с течни
кристали.
ИС на калкулатора съдържа няколко фун­
кционални подсистеми, показани на фиг.
12.2. Тази организация на калкулатора е са­
мо една от възможните. Ядрото на система­
та е подсистемата суматор - субтрактор,
която работи подобно на 4-разредните сума­
тори, които разrnедахме. Тактовият генера­
тор подава импулси с постоянна честота на
всички части от системата. Тази честота мо­
же да бъде между 25 и 500 kHz. Когато кал­
кулаторът е включен, тактовият генератор
работи непрекъснато, а останалите схеми
чакат да пристигне команда от клавиатурата.
Да предположим, че искаме този калкула­
тор да извърши събирането 2 + 3. Когато на­
тиснем клавиша "2", кодиращото устройство
296
преобразува десетичното число 2 в BCD ко­
да 10. Този код се изпраща от управляваща­
та схема към регистъра на дисплея, където
се запомня. Освен това тази информация се
подава на седемсегментния декодер и изхо­
дите му а, Ь, d, е и g се активират. На първия
седемсегментен индикатор (за единиuите) се
показва 2, когато чрез линията за сканиране
се активира за кратко време този шщикатор.
Сканирането се извършва периодично с ви­
сока честота и изrnежда, че индикаторът све­
ти непрекъснато, въпреки че се включва и
изключва много пъти за една секунда. След
това натискаме клавиша "+". Кодът на този
символ се изпраща към един допълнителен
регистър (регистър Х), където се запомня.
След това натискаме клавиша "3". Кодерът
преобразува десетичното число 3 в BCD ко­
да ОО 11, който се изпраща от управляващата
схема към декодер-драйвера на дисплея. На
дисплея се появява цифрата 3. Междувре­
менно контролерът е изпратил кода ОО 1О (де­
сетично 2) в регистъра на операнда. Сега на­
тискаме клавиша"=". Контролерът проверя­
ва регистъра Х, за да реши какво да прави.
Регистърът Х му съобщава, че трябва да съ­
бере двоично-десетичното число в регистъра
на операнда с числото, ко~то се намира в ре­
гистъра на дисплея. Контролерът подава съ­
държанието на тези два регистъра на входо­
вете на суматора. Резултатът от сумирането
се записва в акумулаторния регис·гьр. Този
резултат е двоично-десетичното число 0101.
Контролерът изпраща в регистъра на дисп­
лея резултата, който се изобразява като де­
сетичната цифра 5.
При по-дълги и по-сложни изчисления с
числа, съдържащи десетична запетая, конт­
ролерът извършва действия, записани в ре­
гистъра на инструкциите. В някои случаи
устройството може да изпълнява цикли, съ­
държащи стотици стъпки, които са програ­
мирани в ROM. Но дори изпълнението на
стотици операции отнема по-малко от О, 1 s.
Регистрите, които се използват в каль.-ула­
торите, са значително по-големи от тези, ко­
ито използвахме като примери в упражнени­
ята. ROM също има голям капацитет (някол­
ко хиляди бита). Фигура 12.2 показва само
един от възможните начини на действие на
калкулатора. Всеки конкретен калкулатор
работи по свой специфичен начин. Ние раз-

..
=
Clli
;..
"'
=
=
..
а.Q
..
=
3..
с.
~.- i
.-i
-
..:
~
297

гледахме този пример само за да покажем ,
че много от подсистемите, които изучихме,
се използват в сложни цифрови системи, ка­
то калкулаторите . В практиката само създа­
телите на интегрални схеми трябва да позна­
ват организацията на подсистемите от фиг.
12.2 . Понякога тази организация се нарича
архитектура на калкулатора. Забележете,
че електронният калкулатор съдържа всички
типични елементи на една система.
Възможно е да ви помолят да откриете
повреда и да ремонтирате някой калкулатор,
макар че повечето 'евтини джобни калкула­
тори са предназначени за "еднократна"
употреба.
Съвременните калкулатори съдържат кла­
виатура , интегрална схема, печатна rшатка,
дисrшей и захранване. Дори да не разполагате
със схема на калкулатора, вие можете да отк­
риете някои очевидни повреди в него. Прове­
рете внимателно батерията или източника на
захранване. Сменете батерията или проверете
заряда И. Проверете внимателно дали връзки­
те I..ЪМ батерията не са прекъснати. С помощ­
та на мултиметър проверете напрежението
колкото е възможно по-близо до ИС. ·
Друто място, където може да възникне
повреда, е клавиатурата. Повечето клавиа­
тури създават проблеми, защото са евтини и
съдържат подвижни части. Много клавиату­
ри са запечатани и достъпът до тях е невъз­
можен. Някои обаче могат поне да бъдат по­
чистени със сгъстен въздух и да бъдат про-
верени за прекъснати връзки. Освен при ня­
кои скъпи калкулатори или в специални ла­
боратории дисплеят и интегралната схема
обикновено не подлежат на ремонт .
Тест
5. В съвременните калкулатори запомняне­
то, обработката и управлението се извър-
шват от един-единствен чип с ___ сте-
пен на интеграция .
6. Дисrшеят е
__ устройство
на калкула­
торната система.
7. Клавиатурата е __ _ устройство на кал-
кулаторната система .
8. Посочете две типични проверки при тър­
сене на повреда в евтин калкулатор.
12.4 . КОМПЮТРИ
Най-сложната цифрова система е кш.mютъ­
рът. Повечето цифрови компютри могат да
се разгледат като съставени от петте функ­
ционални блока, показани на фиг. 12.3 .
Входното устройство може да бъде клавиа­
тура, мишка, джойстик, графичен таблет,
карточетящо устройство, магнитна лента,
скенер или телефонна линия. Тези устройст­
ва позволяват да се предава информация от
човека кмt .мшищшта. Входното устройст­
во трябва да кодира човешкия език в двоич­
ния език на компютъра.
Ценmрален nроцесор
Фиг. 12.3 . Блокове 11а щtфров компютър
298

УnраВление
t
t
Програма
1
!
..
Bxog
... ..
ОсноВна naмem
....
Изхоg
Даннu
....
..,.. .
,..
J..
~~
~,
~,
lДоnълнumелна 1
naмem
1
АЛУ
1
Фш·. 12.4. Потоци на инструкциите 11 данните в компютърна с1tстема
Паметта служи за съхраняване на данни и
програми в централния процесор и извън
него. Доскоро паметта в процесора беше
предимно магнитна, но напоследък за тази
цел се използват полупроводникови памети.
Аритметичното устройство е това, с което
повечето хора отъждествяват компютъра. В
него се извършват сумиране, изваждане ,
сравнение и различни логически операции.
Обърнете внимание , че между паметта и
аритметичното устройство има двупосочна
връзка. Това означава, че данните могат да
се изпращат на аритметичното устройство
за обработка, а резултатите да се връщат об­
ратно за съхранение в паметта. Аритметич­
ното устройство понякога се нарича АЛУ
(аритметично-логическо устройство) .
Управляващият блок представлява нерв­
ната система на компютъра. Той изпраща
инструкции на всички други блокове, за да
могат да работят в необходимата последова­
телност, и съобщава на входния блок кога и
къде да съхрани информация в паметта. Той
инструктира паметта да изпрати информа­
ция на аритметичния блок и след това инст­
руктира аритметичния блок да извърши не­
обходимото действие. Той връща резултата
обратно в паметта и го изпраща към изход­
ното устройство . Той съобщава на изходно­
то устройство кога да работи. Това са само
малка част от функциите на управляващата
част.
Изходният блок е връзката меJtсду мaulU­
нama и човека. Той може да бъде принтер,
дисrmей или друго устройство. Изходната
информация може да се съхрани от устройс­
тва с масова памет, например перфоJ:арти,
магнитна лelfra или диск. Изходният блок
трябва да декодира езика на компютъра в
човешки език.
Цялата централна част на фиг. 12.3 се на­
рича понякога цеюпрален процесор (CPU -
Central Processing Unit). Обикновено арит­
метичното устройство и оперативната памет
заедно с по-голямата част от управляващия
блок се монтират в отделен корпус. Уст­
ройствата, които се намират извън CPU, се
наричат често периферни устройства.
Блоковата схема на компютъра от фиг.
12.3 би моmа да бъде и на калкулатор. Двете
системи имат едни и същи основни функции .
Най-съществената разлика между калкула­
тора и компютъра е в размера и използване­
то на програмите, които съхраняват и изпъл­
няват. Компютрите са по-бързи и имат мно­
го различни приложения. На фиг. 12.4 са по­
казани двата типа информация, която се съх­
ранява в компютъра . Едивият тип са програ­
мите (съвкупност от инструкции), които съ­
общават на управляващия блок какви дейст­
вия да извършва , за да реши определена за­
дача. Съответната програма, която трябва да
бъде написана внимателно от програмист, се
съхранява в оперативната (основната) па­
мет, когато се решава задачата. Вторият тип
информация са данните, които се обработ­
ват от компютъра. Това са фактите и числа­
та , необходими за решаване на задачата.
299

Обърнете внимание, че програмите се съх­
раняват в паметта и се използват само от уп­
равляващия блок. За разлика от тях данните
се изпращат на различни места в компютъра
и се обработват от АЛУ. Данните никога не
постъпват в управляващия блок. За съхраня­
ване на големи масиви от данни при решава­
не на някои сложни задачи може да се нало­
жи използване на допълнителна памет извън
централния процесор. Данните могат да се
съхраняват в периферни устройства.
Можем да обобщим, че компютърът е ор­
ганизиран в пет основни функционални бло­
ка- вход, памет, управление, АЛУ и изход.
Информацията, която се подава на централ­
ния процесор, представлява или програмни
инструкции, или данни за обработка. Разли­
ката между компютъра и калкулатора е в
размера и характеристиките на програмите.
Компютрите, тези най-сложни цифрови
системи, не са разгледани подробно в този
раздел. Има цели книги, посветени на орга­
низацията и архитектурата на компютрите.
Запомнете обаче, че всички схеми в цифро­
вия компютър са съставени от логически
елементи, тригери и подсистеми като тези,
които вече изучихме.
Тест
9. Устройствата, които се намират извън
централния процесор на компютъра, се
наричат често ___ устройства.
10. Посочете някои от основните разлики
между компютъра и калкулатора.
11. Посочете двата типа информация, из­
ползвана в цифровия компютър.
12.5. МИКРОКОМПЮТРИ
Компютрите се използват масово от петде­
сетте години насам. По-рано цифровите
компютри представляваха големи и скъпи
машини, които главно правителствата или
голе!'.rnте фирми можеха да си позволят.
През последните две десетилетия размерите
и формата на цифровите компютри се про­
мен:юш извънредно много в резултат на по­
явата на устройството, наречено микропро­
цесор (МП). Микропроцесорът представля­
ва интегрална схема, която притежава много
300
от възможностите за обработка на данни,
присъщи на големите компютри. Микропро­
цесорът е малка, но изю1ючитешю сложна
ИС с много голяма степен на интеграция,
която е програмируема. Тази ИС е сърцето
на микрокомпютъра. JИикрокомпютьрьт
представлява цифров компютър, който е по­
малък, по-бавен и по-евтин от по-големите
си събратя.
На фиг. 12.5 е показана организацията на
една типична микрокомпютърна система.
Микрокомпютърът съдържа и петте основ­
ни блока на компютъра- входно устройст­
во, управляващо и аритметично устройство,
включени в микропроцесора, памет и изход­
но устройство.
Микропроцесорът управлява всички бло­
кове на системата чрез управляващата tuu-
нa, показана в лявата част на фиг. 12.5 . Ос­
вен това той има и адресна uтна (шестнаде­
сет паралелни линии), чрез която може да се
избира адрес в паметта и входен или изхо­
ден порт. Шииата за данни (осем паралел­
ни връзки), показана в дясната част на фиг.
12.5, предоставя двупосочна връзка за пре­
даване на данни към и от МП. Важно е да се
отбележи, че МП може да изпраща данни
към паметта и изходните портове и да прие­
ма данни от паметта и входните портове.
Обикновено в RО:М на микрокомпютъра
са записани програми. Програмата е пос­
ледователност от специално кодирани инст­
рукции, които съобщават на МП какви опе­
рации да извършва. Обикновено ROM съ­
държа програма за начално пускане (иници­
ализация) и някои други програми.
В RAM могат да се зареждат програми от
външна памет. Това са най-често т.нар. пот­
ребителски програми. На фиг. 12.5 RAM е
означена като памет за данни, защото там се
съхраняват данните, които се използват от
програмата.
Паметта и централният процесор на мик­
рокомпютъра сами по себе си не могат да
бъдат много полезни. Централният проце­
сор трябва да се свърже към периферни ус­
тройства за въвеждане, извеждане и запом­
няне. На фиг. 12.6 са показани някои типич­
ни периферни устройства, които се използ­
ват в съвременните микрокомпютри. Може
би най-популярните входни устройства са
клавиатурата, мишката и джойстикът.

УnраВляВаща
шшtа
Аgресна шuна
116 лuнuu)
ВХОДОВЕ
Mukponpoцecop
(МП)
Програмна naмem
ROM
Памет за gаннu
RAM
ИЗХОДИ
Шuна за gаннu
(8 лuнuu)
Кьм nepuфepнume
ycmpoucmBa
Ф11r. 12.5. Блокова схема 11а Мltкрокомшотьрна система
Флопидисковото устройство е много раз­
пространено външно запомнящо устройст­
во , което се използва в повечето микроком­
пютри. Други външни запомнящи устройст­
ва, които се свързват към микрокомпютри­
те, са твърдите и оптичните дискове. Поня­
кога се използват и устройства за записване
върху магнитна лента. Наii-често използва­
ните изходюr периферни устройства са мо­
ниторът (с електронно-лъчева тръба или с
течни кристали) и принтерът. Други юходни
устройства могат да бъдат телевизионни
приемниuи, високоговорители и озву•ппел­
ни системи , плотери и лазерни принтери.
Модс:-rът (съкратено от М()дулатор-демо­
дулатор) е Периферно устройство, което
позволява на ыикрокомпютъра да изпраща и
приема ;щшш по телефонни rшнил. Забеш:­
;.кете, че H'l фиг. 12.6 модеС~IЪТ е JГ.ласифици-
ран като входно-изходно периферно уст­
ройство. То е изходно устройство, когато
изпраща данни, и входно , когато приема
данни.
Тест
12. Р~зr:;тсдайте фиг. 12.5 . Адресната шина е
едноnосочна , а ___ е двупосочна .
I J. Разгледайте фиг. 12 .5 . Обикновено ROM
съдържа ___ (данни, програми).
14. Рnзгледайте фиг. 12.5 . Адrесите в памет­
та. както и входните и изходните порто­
ве се избират от централюiЯ процесор
чрез ___ шина и
___
шина.
15. ___ е
входно-изходно периферно уст­
ройство, което позволява на микроком­
пютъра ;щ изпраща и приема данни по
телефонни линии.
301

КлаВиатура
Muwka
ДЖoucmuk
Графичен таблет
Мukрофон
СВетлuнно nepo
Сkенер
Четец на uВuчен kog
Четец на магнumна kарта
Моgем
Централен nроцесор
u осноВна nамет
Флonugucko6o устроОстВо
Т8ьрg guck
ЛентоВо устроОстВо
CD-ROM устроОстВо
Фиr. 12.6 . Периферни устройства, свързвани най-често към микропроцесорите
16. Разгледайте фиг. 12.6 .
__
е може би
най-популярното периферно изходно ус­
тройство, което се използва в евтините
микрокомтотри.
17. Разгледайте фиг. 12.6 .
__
е входно
устройство, което отдолу има топче, а
отгоре има бутони. То се използва за уп­
равление на движението на курсора вър­
ху монитора.
12.6 . ДЕЙСТВИЕ НА МИКРОКОМПЮТЪРА
Действието на микрокомпютъра е илюстри­
рано на фиг. 12.7 . В този пример трябва да
се извърши следното:
1. Да се натисне l(Лавишът А на клавиату­
рата.
2 . Да се съхрани буквата А в паметта.
3. Да се изведе буквата А на екрана на мо­
нитора .
Това са типични действия , извършвани от
микрокомпютърната система. Електронните
схеми, които се използват в тази система, са
много сложни, но функциите на блоковете
на микрокомпютъра могат да се обяснят с
потоците от данни вътре в системата.
По-подробната схема, показана на фиг.
12.8, пояснява описаната по-горе пшична за
микрокомпютрите процедура на въвеждане ,
съхраняване и извеждане. Разгжщайте вни­
мателно колоната ,.Съдържание" от табли-
302
цата на програмната памет, показана на фи­
гурата. Инструкциите вече са въведени в
първите шест адреса на паметта. Тези инст­
рукции са:
1. Въвеждане на данни от входен порт 1.
2. Съхраняване на данните от порт 1 в ад­
рес 200 на паметта.
3. Извеждане на данни към изходен порт
10.
Горната програма съдържа само три инст­
рукции, но на фиг. 12.8 изглежда, че в памет­
та има шест инструкции. Това е така, защо­
то обикновено инструкциите са разделени
на части. Първата част на инструкция 1 оз­
начава да се въведат данни. Втората част
указва откъде идват данните (в случая от
порт 1). Първата част на инструкцията се
нарича ттд на операцията, а втората -
операнд. На фиг. 12.8 кодът на операцията и
операндът са поместеm1 на различни адреси
в паметта. На адрес 100 от паметта се съ­
държа операцията за въвеждане , а на адрес
101 се съдържа операндът (порт l) на пър­
вата инструкция, който указва откъде да се
вземат входните данни.
В микропроцесора са показани два нови
блока. Това са специалните регистри, наре­
чени атлшулатор и регистьр на инстру!с­
циите.
На фиг. 12.8 може да се проследи последо­
вателността от събития при nъr;еждането ,
съхраняването и азвеждането на букв <па А.

ВХОД
--Uвнm'Ралеи-
--..!Р~~о.,е. __
Памеm
Фи.-. 12.7 . Пример за тиnичните действ••я въвеждане, съхраняване и извеждане, извършвани от
Мllкрокомnютърните снетеми
Потокът от инструкции и данни може да се
проследи чрез номерата, поставени в кръг­
чета. Извършват се следните стъпки:
1. МП изпраща адреса 1ОО по адресната
шина. Една от управляващите линии разре­
шава четене от програмната памет. Тази
стъпка е означена на фиг. 12.8 с номер 1.
2. Програмната памет изпраща първата
инструкция (въвеждан" на данни) по шината
за данни. МП приема това кодирано съоб­
щение. Инструкцията се изпраща в специал­
на памет вътре в МП, наречена регистър на
инструкциите. МП декодира (интерпретира)
инструкцията и определя, че това е инструк­
ция за въвеждане на данни, която се нуждае
от операнд.
3. МП изпраща адрес 1О 1 по адресната
шина. Управляващата линия разрешава че­
тене от програмната памет.
4. Програмната nамет поставя операнда
(от nорт 1) върху шината за данни. Операн­
дът е записан в адрес l О 1 от проr рамната па­
мет. Това кодирано съобщение (адреса на
порт 1) се приема от шината за данни и се
изпраща към регистъра на инструкциите.
Сега МП декодира цялата инструкция (да се
въведат данни от порт 1).
5. МП използва адресната шина и управ­
ляващите линии към входното устройство,
за да отвори порт 1. Кодът на буквата А се
изпраща към акумулатора на МП и се за­
помня в него.
Важно е да се отбележи, че МП винаги из­
пълнява nроцедурата зареждане - декоди­
ране- изпълнение. Той първо зарежда ин­
струкцията от програмната nамет, след това
я декодира и накрая я изпълнява . Опитайте
се да забележите тази последователност при
изпълнението на следващите две инструк­
ции, които се съдържат в програмната па­
мет.
6. МП изпраща на адресната шина адреса
102. МП използва управляващите линии, за
да разреши четене от nрограмната памет.
7. Кодът на инструкцията за съхраняване
на данни се изпраща по шината за данни и се
303

Есз:
"'
~----~~----------~---i ~~~--~~--~~
"'
"'з:
:t:
с
Програмна памеm
Памеm за gаннu
'А" kьм елеkmроннольче13uя
монumор
Ф11r. 17..8. Опсрациrt, извършван11 от Мltкрокомпютl.ра за изпълнение на програмата
за въвеждане, съхраняванс ~• Jtзвежданс
приема от МП, където се съхранява в регис­
търа на ннструкuиите.
8. МП декодира инструкцията за съхраня­
ване на данни и определя , че тя се нуждае от
операнд. МП адресира с.1:едващия адрес от
304
паметта ( l ОЗ) и разрешава четене от прог­
рамната памет
9. Коды, озна'-lаващ "в адрес 200 от па­
ме·rта·', се подава от програмната памет на
шината за даннп. МП приема този операнд и

го съхранява в регистъра на инструкциите.
Вече е заредена и декодирана цялата инст­
рукция "Да се съхранят данни в адрес 200 от
паметта" .
10. Сега започва процесът на изпълнение.
МП изпраща по адресната шина адрес 200 и
разрешава запис в паметта з а данни.
11. МП изпраща информацията, съхране­
на в акумулатора , по шината за данни към
паметта за данни. Кодът на буквата А се
приема от шината за данни и се записва в ад­
рес 200 в паметта за данни. Втората инст­
рукция е изпълнена . При този процес на
съхраняване съдържанието на акумулатора
не се разрушава . В него все още се съдържа
кодът на А.
12. МП трябва да зареди следващата инс­
трукция. Той посочва адрес 104 и разрешава
четене от програмната памет .
13. Кодът на инструкцията за извеждане
на данни се изпраща към МП по шината за
данни. МП получава инструкцията и я изп­
раща в регис търа за инструкции . МП деко­
дира инструкцията и определя, че има нужда
от операнд.
14 . МП изпраща по адресната шина адрес
105 и ра з решава четене от програмната па­
мет.
15. Програмната памет изпраща кода на
операнда (към порт 1О) към МП по шината
за данни. МП приема този код в регистъра
за инструкции.
16. МП декодира цялата инструкция "Да
се изведат данни към порт 10". След това
МП активира порт 1О, като използва адрес­
ната шина и управляващите линии към из­
ходното устройство . МП изпраща кода на А
(който все още се съхранява в акумулатора)
по шината за данни. Кодът на А се изпраща
през порт 1О към монитора.
Повечето микропроцесорни системи пре­
дават информацията по начин , подобен на
описания . Най-големите разлики са може би
при въвеждането и извеждането на данните.
Възможно е входните и изходните блокове
да изискват изпълнението на някои допъл­
нителни стъпки .
Важно е да се отбележи, че МП е в центъ­
ра на системата и управлява всички опера­
ции. МП винаги изпълнява последовател­
ността зареждане - декодиране
-
изпъл­
нение , но конкретните действия на микроп-
20
родееорната система се определят от инст­
рукциите, които се съдържат в програмната
памет . Обикновено инструкциите се изпъл­
няват в последователността , в която са запи­
сани в паметта (в нашия пример в адресите
100, 101, 102 ит . н.).
Повечето малки микрокомпютри могат да
извършат зареждането , декодирането и из­
пълнението на трите инструкции от горния
пример за по-малко от 0,0001 секунди . Пре­
димството на микропроцесорните системи е
в тяхното бързодействие и гъвкавост . Гъв­
кавостта означава, че те могат да се преп­
рограмират за изпълнение на много различ­
ни задачи.
Микрокомпютрите са сложни цифрови
системи, които съдържат микропроцесорна
ИС (или набор от ИС) , памет, входове и из­
ходи . Самата микропроцесорна ИС е сложна
подсистема с голяма степен на интеграция,
която може да обработва инструкции с висо­
ка скорост. Последните два раздела от тази
глава съдържат само кратък преглед на ос­
новните операции и организацията на мик­
рокомпютрите. Очаква се производството
на микрокомпютри да се ра'3вива през след­
ващите години с нарастващи темпове.
Тест
18. Частта от инструкцията , съдържаща
действието, което трябва да се извърши,
се нарича __.
Втората част от инст­
рукцията се нарича _ _
.
19. Разгледайте фиг. 12 .8. Адресът _ _ от
програмната памет съдържа кода на опе­
рацията на първата инструкция, а адре­
сът __ съдържа операнда на инструк­
цията.
20. Разгледайте фиг. 12.8 . В този микроком­
пютър управлението на всички операции
се извършва от __.
21. МП винаги изпълнява последовател­
ността зареждане- __ -
__.
22. Обикновено програмните инструкции се
изпълняват от микрокоt.шютъра
(последователно, в случаен ред) .
305

12.7 . ДЕКОДИРАНЕ НА АДРЕСИТЕ
Да разгледаме простата четирибитова мик­
ропроцесорна система, показ:.mа на фиг.
12.9а. В тази система адресната шина има
само осем проводника, а шината за данни -
четири. Използват се малки блс•кове памет
оттипRAMсобем64бита(16х4).Тези
блокове са като RAM 7489, които разгле­
дахме в предишната глава.
При работата с тази система възникват
два проблема. Първият е по какъв начин
МП може да избере RAM за четене на дэн·
ни, след като изпраща един и същи четири·
битов адре с на всеки от тях . Вторият проб·
лем е как могат няколко устройства да изп­
ращат данни по обща шина за данни, ако из·
ходите на логическите устройства не моrсtт
да се свържат заедно. Решението на тези два
проблема е показано на фиr. 12.96.
Аgресен
gekogep
Лuнuя за uзбор
на ycmpoucmBo
IG-15)
Лuнuя за uзбор
на ycmpoucmBo
(16-31)
Mukponpoцecop
RдМ
(16х4)
о
RдМ
(16х4)
1
Mukponpoцecop
(б)
RдМ
(16 Х4)
о
RAM
{16х4)
1
Фиr. 12.9 . О11ростен 4-битов микропроцесор, свързан с две 64-битови RAM
306

Адресният декодер, показан на фиг.
12.96 , декодира информацията за това, кой
RAM ще се изnолзва, и изпраща разреша­
ващ сишал по шшиите за избор на ЧlШ . Вьв
всеки отделен момент .може да бьде ак­
тивна салю една линия за избор на чип. Ад­
ресният декодер е съставен от добре позна­
ти лошчееки елементи. Когато адресът е
между О и 15, се избира RAM О. Когато ад­
ресът е между 16 и 31, се избира RAM 1.
Буфгрып с три сьстолния, показан на
фиг. 12.96, прекъсва връзката между изхо­
дите на RAM и шината за данни, когато па­
метта не изпраща данни. Във всеки отделен
момент само едно устройство може да изп­
раща данни по общата шина за данни. За та­
зи цел отново се използват линиите за избор
на чип, които управляват буферите с три
състояния. Когато буферите с три състоя­
ния са пасивни, се казва, че те са във висо­
коимпедан сно състолние и фактически са
Аgресен gekogep
ЛuнLIЯ за u;,бор на ycmpoocm6o
(agpecu 0 -15)
изключени от четирите линии за данни,
свързани към входовете на буферите.
На фиг. 12.10 са показани логическите
схеми, които се използват в един прост ад­
ресен декодер. В този пример само когато и
на четирите адресни линии (А1 - А4) има О,
на изхода от долната четиривходова схема
ИЛИ има О. Тогава RAM О се активира с
ниско виво на входа МЕ
Когато на четирите адресни линии (А1, Аб ,
А~ и А4), свързани към входа на адресния
декодер, има съответно О, О, О и 1, на изхода
на горния логически елемент ИЛИ има логи­
ческа О, която активира долната линия за из­
бор на устройство. Това активира долния
RAM (RAM1).
За да генерира нужното ниво за входовете
МЕ, адресният декодер от фиг. 12 . 1О декоди­
ра само четирите старши адресни линии. Из­
браната интегра..rша схема декодира вътреш­
но четирите младши адресни линии (Ао-
~--------------------·~~4-~~
Лuнuя за uзбор на ycmpoucmBo
(agpecu 16·31)
~------~----~--------~~~~~
Ао
д,
"----tд ,
'-----tдэ
RAM
06х4)
о
RAM
116х4)
1
Фиr. 12.10. ДеJсодЩ.tаJ1е :к:t адрrсите за nолучаване
устройство (М'Еj
на сиrиалн за избор на
307

Agpec
( шесmнаgесеmuчен)
оо
of:
10
RдМО
Не се uзnолзВаm
В maзu cucmeмa
Фиг. 12.11 . Карта на nаметта на малка мltкроnро­
цесорна система с две RAM 16 х 4
А3) и определя точния адрес на търсената 4-
битова дума в RAM.
Микропроцесорната система от фиг. 12.9
използва осем адресни линии. Това означава,
че тя може да използва 256 (28) различни an-
peca. В тази система първите 16 адреса се
отнасят за RAM О, а следващите 16 - за
RAM 1. Често за микропроцесорните систе­
ми се чертае карта на паметта. Картата на
паметта на нашата проста система е показа­
на на фиг. 12.11 . На нея се вижда, че първи­
те 16 (шестнадесетично OF) адреса се изпол­
зват от RAM О. Те са номерирани от О до 15
(шестнадесетично от ОО до OF). Вторите 16
адреса се използват от RАМ 1. Те са номери­
рани от 16 до 31 (шестнадесетично от 1О до
lF). В тази проста система следващите групи
адреси (от трета до шестнадесета) не се из­
ползват. Адресите в микропроцесорните
системи обикновено се означават с помощта
на шестнадесетичната бройна система.
Два от блоковете на фиг. 12.9 са означени
като буфери с три състояния. На фиг. 12.12а
е показано символно означение на буфер с
вход за данни А и неинвертиращ изход У.
Когато управляващият вход С се блокира с
логическа 1, изходът У преминава във висо­
коимпедансно състояние и фактически вери­
гата между изхода и входа може да се смята
за прекъсната.
На фиг. 12.126 е показана TTL ИС 74125,
308
съдържаща четири буфера с три състояния.
Таблицата на истинност на буферите е пока­
зана на фиг. 12.12в.
Да обобщим. Адресният декодер се изпол­
зва, за да избере устройството, което ще се
включи към шината за данни на микропро ­
цесорна система. Адресните декодери обик­
новено представляват комбинационни логи ­
чески схеми (съставени от логически еле­
менти).
Буферите с три състояния позволяват към
една обща адресна шина да се включват
много устройства. Те имат управляващ вход,
който може да превключи изхода във висо­
коимпедансно състояние.
Адресните декодери и буферите с три със­
тояния се използват широко в микроком­
пютрите. Обикновено буферите с три състо­
яния са част от микропроцесорите, по-голе­
мите RAM, ROM и периферните интерфейс­
ни адаптери.
Тест
23. Разгледайте фиг. 12.9 . В тази система
__
избира коя RAM да се използва.
24. Разгледайте фиг. 12.9 . Когато не се из­
ползват, RAM са изолирани от шината
за данни чрез __.
25. Разгледайте фиг. 12.1 О. Ако микропроnе­
со рът изведе на адресната шина
00001 ООО, ще се избере адрес __ от
RAM
26. Разгледайте фиг. 12.12 . Ако нивото на
управляващия вход на буфера с три със­
тояния е високо, изходът У е __
(свързан към входа А, във високоимпе­
дансно СЪСТОЯЮ1е).
12.8 . ПРЕДАВАНЕ НА ДАННИ
По-голямата част от данните в цифровите
системи се предават направо по проводници
и вътре в печатните платки. Често се налага
обаче да се предават данни от едно място на
друго. Понякога данните трябва да се преда·
ват на големи разстояния по телефоiПIИ ка­
бели и линии. Ако всички данни се предават
едновременно по паралелни проводници,
дължината и цената на тези проводници би-

с
У nра8ленuе
АС>У
ВХ ОДОВЕ
изход
Да ннu
( неuнВерmuран)
(а)
1С
Vcc
1А
4С
1У
4А
2С
4У
2А
зе
2У
ЗА
GND
ЗУ
{б)
ТАБЛ И ЦА НА ИСТИННОСТ
ВХОДОВЕ
изход
с
А
у
L
L
l
L
н
н
н
х
(Z)
L • нucko нu8о на наnреЖенuеmо
Н - Bucoko нu8о на наnреЖенuеmо
Х • без эначенuе
(Z) ~ Bucok u мn eg aнc (uэkлlоч ен о)
{8)
Фиг. 12.12. а. Лоrн•Jесюt символ на буфер с три състояни я.
6. Схема иа извод11те на ИС 74125, с1.държаща 4 буф е р а с тр11
СЪСПIЯ IШ Я. в. Таблица на ИСТИННОСТ
ха били недопустимо големи. Затова данни­
те се предават само по един проводник пос­
ледователно и отново се преобра3уват в па­
ралелни данни след получаването им. Уст­
ройствата, които се и:шолзват за предаване
и приемане на последователни данни, се на­
ричат мултиплексори (MUX) и демултип­
лексори (DEMUX).
Основните принципи на )l,ействие на мул-
типлексорите и демултиплексорите са пока­
зани на фит. 12.13. Паралелните данни, по­
лучени от някое цифрово устройство, се
преобразуват от мултиплексора в последо­
вателни данни, които се предават по един
проводник. След това те се събират отново
в паралелни данни на изхода на демултип­
лексора. Обърнете внимание на управлява­
щите ЛИНИИ, КОИТО тrябва да се СВЪржат !СЪМ
309

ВХОДОВЕ
ПРЕДАВАНЕ
ИЗХОДИ
Паралелни
gаннu
7
ПослеgоВаmелнu gаннu
Паралелни
gаннu
Myлmunлekcop~--------~------~
8
9
10
11
12
13
14
15
Уnра6ленuе
Фиr. 12.13 . Пocлeдoкa'fi).'Jito 11редааан(· н:. ;tании с помощта 11а мултип.1сксор и демултиллl.'ксор
мултштексора и демултиrшексора. Тяхното
предназначение е да синхронизиrат тези две
устройства. Вижда се, че при предаването
на ;щнни в~1ссто 16-те входни шнши се из­
nолзват само няколко предавателни линии.
Системата от фиг. 12.13 ра.боти по след­
ния начин. Мултиrшексорът rrьрво свързва
вход О към предавателната линия. Този бит
се предава на демултиплексора, който го по ·
дава на изход О. След това по същия. начин
се nредават данните от вход 1 към изход 1 и
Myлmunлekcop
r,
2
Паралелни)
з
т.н. Битовете се nредават еДiш след друг.
Както се вижда от фиг. 12.14, работата на
муллшлексора много прилича на работата на
едноnолюсен многопозиционен ротационен
ключ. Демултиrшексорът работи като ротаци­
ОJЫИЯ ключ 2, показан на същата фигура. Мf:"­
ханИt.:~-юто уnравлеюrе на тези ключове гаран­
тира, че вход 5 от SW 1 се предава на изход 5
на S\V 2. Механичните ключове от фиг. 12.14
позnоляват да се предават данни и в двете по­
соки. Тъй като са съС'тавени от логически еле-
Демулmunлеkсор
'1
11
21
з
Паралелни
ga.iHU
'""" j:
Уr1ра1Злепuе
4
----
5
l~
6)
Фиг. 12.14 . Ротацнон1н1 ключо11е деiiстr'.tщн ~1но мултюJJ Jсt:сор н ;1ему;пи плексор
310

Myl'lmuплekcop
Deм yлmunл ekcop
Изхоgu
nаралелмu
Bxogo65'
Послеgо ­
Ваmелнu
W
G1
gаннu
174150)
(74154)
о
G2
Pi1.3p6шe"ue ---~~ Crnpoб
О
Избор на gаннu
Избор на gаннu
брояч
+SV
Нулuране
Дekogep
g
8
с
Takmo8 Gxog
QA
А
.(74471
Пр•gа8ан б<~m
Фlн. 12.15. Схема на свързване на спстс:на за предаване на данни
мекти, мултиплексорите идемултиплексорите
позволяват да се пренасят данни само в една
посока, както е показано на фиг. 12.13.
В rn. 4 r-rne вече разшедахме един мултип­
лексор. Мултиплексорът се нарича още селек­
тор ua датти. Демултиплексорите се наричат
още разпределители или декодери. Терминът
"разпределител" описва действието на S\V 2
от фиг. 12.14, който разпределя последовател­
ните дашш към различните изходи в зависи­
мост от момента на пристигането им.
На фиг. 12.15 е показана схема на свърз­
ване на система за предаване на данни, коя­
то съдържа мултиплексор и демултиплек-
311

сор. На входа на мултиплексорната ИС
74150 се подава една 16-битова дума. Броя­
чът 7493 започва да брои от 0000. На седем­
сегментния индикатор това се отбелязва ка­
то О. Когато на входовете за избор на данни
(D, С, В и А) на мултиплексора 74150 има
0000, данните се вземат от входа О, чието
логическо ниво е О. Тази логическа О се nре­
дава на демултиплексора 74154 и се извеж­
да на изход О. Кръгчетата на изходите на ИС
74154 показват, че изходните нива са инвер­
тирани. Инверторът 7404 възстановява nър­
воначалното логическо ниво О на сигнала.
Съдържанието на брояча се увеличава на
ООО 1. На индикатора се появява цифрата 1.
Двоичният код ООО 1 се подава на входовете
за избор на данни на двете Imтегрални схе­
ми (74150 и 74154). Логическото ниво 1 се
пренася през предавателната ЛIПIИЯ от вход
1 на мултиnлексора 74150 към демултиплек­
сора 74154, който го насочва към изход 1 и
след инвертиране от инвертора 7404 запал­
ва светодиода. Броячът продължава да об­
хожда последователно входовете на ИС
74150 и да изпраща данните на изходите на
ИС 74154. За да се изпрати една паралелна
дума от входа до изхода на системата, броя­
чът трябва да преброи от 0000 до 1111 . Се­
демсегментният светодиоден индикатор поз­
волява да се следи от кой вход се предават
данни . Колкото по-висока е тактовата често­
та, толкова по-бързо се извършва последо­
в ателното предаване на паралелните данни.
От фиг. 12.15 се вижда , че последовател­
ното предаване на данни води до голяма
икономия на проводници. Това става з а
сметка на времето, но скоростта на nредава­
не може да бъде много висок а .
ЕдiПI тиnичен пример за предаване на дан­
ни е връзката между 1\Шкрокомпютър и пе­
риферно устройство , наnример принтер или
модем. Интерфейсът на коr.mютъра може да
изпраща данните в паралелен или последо­
вателен формат в зависимост от типа на
принтера .
Паралелният интерфейс пренася еднов­
ременно осем бита (едiПI байт). На фиг. 12.16
е показано как централният процесор на
микрокомпютъра управлява една специална
ИС, наречен а периф ерен интерф ейсен
адаптер (PIA
p et·ipl1eral- i пt erface
adapteг) . PIA е свързан с принтера чр ез ли-
312
Централен
nроцесор
Шuна за
gаннu
(8 бuma)
Фиr. 12.16 . Паралелно предаване на данни от
централен проr~есор към принтер с помощта на
периферен интерфейсен адаптер (PIA)
ния за съгласуване, която се използва за про­
верка дали прiПiтерът е готов да приема дан­
н:и. Когато прiПiтерът изпрати сигнал на PIA,
че е готов, байтовете се nредават от процесо­
ра към PIA и след това към буферната памет
на nринтера. Централният процесор може да
изпраща данни много по-бързо, отколкото
принтерът може да ги отnечата. Затова прин­
терът сигнализира на PIA, когато буферната
памет се наnълни. Тогава PIA сигнализира
на процесора да прекрати временно изпра­
щането на данни, докато се освободи място в
буферната памет на npiПiтepa.
Периферните интерфейсни адаптери не са
стандартизирани. Наnример Motorola озна­
чава едiПI от своите адаптери като 6820 PIA,
докато Intel означава своя входно-изходен
адаптер с подобни характеристики като
8255 PPI . Периферните интерфейсни адаn­
тери са ИС с общо предназначение и могат
да се програмират като входни или изходни.
Те имат няколко паралелни 8-битови вход·
но-изходни портове.
Последователният интерфейс предава
данните последователно бит по бит. Същес­
твуват сложни интегрални схеми, означава­
ни като UART (Unive1·sal Asynchronoщ
Receiver-Tгansш i tteгs - унив ерсаУши асинх·
ронни приемющипредаватели) , които често
се използв ат като интерфейс между цент-

ПослеgоВаmелен
Bxog
ТАКТОВ
ВХОД
Раэрешенuеt_
нулuране _J------1
Паралелен {
Bxog-uзxog
тАктов-
вход -t ---- --1
''"'"""" {
Lпаралелен
Juзxog
Послеgо6аmелно
uэBe>kgaнe
}Сuгналu за
сьсmоянuеmо
Фиг. 12.17. Блокова схема иа типичен UART
ралния процесор и линиите за данни. Както
е показано на фиг. 12.1 7, UART се състои от
три части - приемник, предавател и управ­
ляващ блок. Приемникът преобразува пос­
ледователните данни в паралелни. Предава­
телят преобразува паралелните данни (нап­
ример от шината за данни на цеm-ралния
процесор) в последователни. Управлява­
щият блок контролира функционирането на
UART и предаването на данни между цент­
ралния процесор и периферното устройст­
во. Освен това UART кодира и декодира
последователните сигнали , включително и
битовете за старт, стоп и за четност.
Единицата, с която се измерва скоростта
на предаване на последоватеmште данни, се
нарича бод. Това е броят на битовете, които
се предават за 1 секунда по предавателната
линия. Тази скорост ue е равна на броя на
символите или думите, които се предават за
1 секунда. Скоростите, които най-често се
използват, са 11 О, 300, 1200 и 9600 бода .
Съществуват стандарти за нивата на сиг­
налите, които се предават по линиите. За
последователни данни такива стандарти са
EIA l~S-232C и по-старият стандарт за теле-·
тайпи, известен като стандарт за токов кръг
20шА
Два от стандартите за паралелен интер­
фейс са стандартът Centi"Onix и стандартът
lEEE-488. Стандартът Cenn·onix се използва
обикновено при връзка между микроком­
пютри и пршпери. Стандартът IEEE-488 се
използва най-често при свързване на ком­
пю гр и с научно-изследователска апаратура.
Тест
27. Разгледайте фиг. 12.13.
__
преобра­
зува паралелните данни в последовател-
ни, а ___ преобразува последовател-
ните данни в паралелни.
28. Разгледайте фиг. 12.15. ИС 7493 се из­
ползва за последователно избиране на
битовете от 0000 до __.
29. Разгледайте фиг. 12.16. Сложната ИС,
наречена ___, се използва за паралел-
но извеждане на данни към принтер.
ЗО. ИС, която се използва за асинхронно
предаване на данни, се нарича ___.
31. Мерната единица, която се използва при
измерване на скоростта на предаване на
последователни данни, се нарича ___.
32. Стандартът EIA RS-232C може да се из-
ползва за ___ (паралелен, последова-
телен) шперфейс между микрокомпю­
тър и периферно устройство.
12.9 . ОТКРИВАНЕ НА ГРЕШКИ
ПРИ ПРЕДАВАНЕ НА ДАННИ
Цифровите устройства, например компют­
рите, са полезни за хората , защото са бързи
и точни. За да се осигури точността на тези
устройства, се използват специални методи
за откриване на грешки. При предаването
на данни на разстоя .ние съществува голяма
вероятност в тях да се въведат грешки.
За да се открият грешките, трябва да се из­
вършва непрекъсната проверка на предава­
ните данни. За тази цел се създава и изпраща
един допълнителен бит за четиост. Една
система за проверка на данните чрез бит за
четност е показана на фиг. 12.18. В тази сис­
тема се предават на далечно разстояние три
паралелни бита. На входа те се подават на
схема за генериране на бит за четност. Битът
за четност се предава заедно с данните и на
изхода резултатът се проверява. Ако при
предаването възmшне грешка, схемата за от­
криване на грешки извежда сигнал.
Таблица 12.1 ще ви помогне да разберете
как работи системата за откриване на греш­
ки. Това всьщност представлява таблица на
истинност на схемата за генериране на бит
за четност от фиг. 12 .18. Входовете А, В и С
съответстват на трите предавателни ШIНI1И.
313

ВХОДОВЕ
ПРЕДАВАНЕ
т
Паралелни { А
gаннu В
с
Авс
А
в
с
изходи
}Паралелнu
u
gанн
Генераmор
Бum эа чеmносm
на бum эа
чеmносm
•рсвА
Схема эа
omkpuBaнe
на грешku
Сuгналuэацuя
за с:решkа
Фю·. 12.18 . С11стема за откриване 11а грешюt •tрез бит за •tетност
lau.J.Нt<~ 12.1 . l;~ii.шнa ва • •;;r111111(1CI на гсщ·tш·
1 ор 11<1 iiltl lit '10: IIIIIC 1
о
1
1
-
-
-
-
------
о
l
о
1
о
1
1
о
--
----
1
о
о
1
о
1
о
1
1
о
о
---- -
1
Логическото ниво на изхода се определя та­
ка, че всеки ред да съдържа четен брой еди­
ници (0, 2 или 4). Ред 1 не съдържа единици .
В ред 2 има една единица в данните и една
единица в бита за четност, така че общият
нм брой е 2. Ако разгледате таблица 12.1, ще
видите, че в~ еки хоризонта.r.ен ред съдър­
жа ч-етен брой единици . Тази таблица на нс­
тинносr се преобразуrы в логическата схе­
ма, пока зана на фиг. 12.19а . Вижда се, че ге­
нерирането на бита за четност може да се
извърши от един тривходов елемеJ т ИЗ­
КЛЮЧВАЩО ИЛИ . Слецователно блокът
з а генериране Шl бит зз чепюст от фиг.
12.18 може да се :>амести с тривходов еле­
мент ПЗКЛЮЧВАЩО ИЛИ.
Разгледайте всички редове от таблищпа
314
А~
8
Бumза р
С
чem~oocm
(а}
А
в
с
р
(б}
CBemu - Грешkа
Фиг. 12.19. а. Схема на генератор на бит за чет-
ност. б. Схема на откривател на грешки
на истинност 12.1. Вижда се, че при нормал­
ни условiчr всеки ред съдържа четен брой
единици. Ако възникне една грешка, броят
на единиците ще стане нечетен. На фит.
12.196 е аоказана схема, която извежда на
изхода си логнчf.'ска ецишща, когато на вхо­
довете И -:е подадат нечt~тt:н брой единици .
Toita е чепtривходов логически елемент ИЗ­
ЮIЮЧВАЩО ИЛИ, който открива нечетен
брой единици на входа и запалва един сигна­
лен индикатор. Този логически елемент мо­
же да се постави на мястото на блока за от­
криване на грешки от фиг. 12.18.
Изпо.ilзнане·rо на бит за четност може са.~о
да предупреждава за на.ли<шето на rрешки, но
не мож~ да ги коригира. Съществуват кодове,
коригиращи грешки, като например кодът на

Хеминг. Кодът на Хеминт използва няколко
допълнителни бита за проверка на данните.
Тест
33. Разглед'айте табл. 12 .1 . Това е таблица на
истинност на схема за генериране на бит
за ___ (чепюст, нечетност).
34. Разгледайте фиг. 12.18. Блокът за гене­
риране на бит за четност може да се за­
мести с тривходов логически елемент
__ _, а блокът за откриване на грешки
може да се замести с четиривходов логи­
чески елемент
12.10. СИСТЕМА НА СУМАТОР/СУБТРАКТОР
В гл. 1О разгледахме суматорите и субтрак­
торите и една система на суматор/субтрак­
тор. На фиг. 12.20 е показана блокова схема
на тази система (пышата схема на свързва­
не е показана на фиг. l 0.17).
Системата от фиг. 12 .20 се състои от поз-
Дucn11eu А
нати подсистеми. Входното устройство е
клавиатура. Кодерът 74147 преобразува
входните данни от клавиатурата в BCD код.
Управлението на пзметта изпраща данните в
един от двата запомнящи блока (решстър А
или регистър В). Регистрите съхраняват
данните на входовете на четирибитовия су­
матор, докато се извършва И3ЧiiСЛението.
Когато се извършва изважд,ане, управлява­
щият блок изпълнява процедурата 3а .преоб­
разуване на числото в доrгьлнсР..ие .J.:) l и
кръгов пренос. Сумата ~е подава от су~.што­
ра 7483 на декодера 7447. Декодерът преоб­
разува BCD кода в седемсегментен код. С у­
мата или разликата се появява в десетиче~
вид върху седемсегментния индикатор . Дис­
плеите А и В показват съдържанието на два­
та регистъра 74194 в BCD код.
Тест
35. Разгледайте фиг. 12.20.
__
пре бра­
зува десетичниri вход от клавиатурата в
BCD код.
····-
Kлa8uamypa
CBemoguogu
Регuсn1ьр
А
(74194)
Уnраалечие
Дucnr.eu В
-
!!о!о~~
Peг~crl\ьJ.I 1
(74194)
Фпr. 12.20 . Блокова схема на суматор/су l'iт:~аr·тор
4-разреgен
~уме.n1ор
(74831
И:,бор ~3
с p.llc..; p CJ !-It
lPU
uэ3a.-kgaн e
--
С+•
Деkоаер
omBCD8
Cllt~etМ ·
C8~MUM!'I"'8ri
kog
i74.0)
315

36. Разгледайте фиг. 12.20. Регистрите А и В
съхраняват данните на входовете на
___, докато се извършва изчисление­
то.
12.11. ЦИФРОВ ЧАСОВНИК
Ние вече разгледахме един цифров електро­
нен часовник в гл. 8 и отбелязахме, че в ос­
новата му стоят различни броячи. На фиг.
12.21а е показана проста блокова схема на
цифров часовник. Много цифрови часовни­
ци използват мрежовата честота60Hz (това
е стандартната за САЩ мрежова честота -
бел. прев.). От тази честота в блока за деле­
не на честота се получават импулси за се­
кундите, минутите и часовете. В блока за
броене се броят импулси , които пристигат
веднъж в секунда , веднъж в минута и вед­
нъж на час. Съдържанията на акумулатори­
те (секундите, минутите и часовете) се деко­
дират и времето се показва на изходните ин­
дикатори. Цифровият часовник съдържа ти­
пичните елементи за една система. На входа
се подава променливотоков сигнал с честота
60 Hz. Обработката се извършва от делите­
лите на честота, броячите и декодерите. Уп­
равлението е представено от сигнал за наст­
ройка на показанието. Изходът е дисплей.
Споменахме, че всички системи се състо­
ят от логически елементи , тригери и подсис­
теми. Схемата от фиг. 12.216 показва как са
организирани подсистемите, за да показват
времето в часове, минути и секунди. Това е
по-подробна схема на цифровия часовник. И
тук на входа се подава сигнал с честота 60
Hz. Този сигнал може да се получава от нис­
коволтова вторична намотка на трансформа­
тор. Първият делител на честота дели тази
честота на 60 и на изхода му се получава
сигнал с честота един импулс в секунда. То­
зи сигнал се подава на сумиращ брояч, кой­
то брои от ОО до 59 и след това преминава
отново към ОО. Съдържанието на този брояч
се декодира и се извежда на двата седемсег­
ментни светодиодни индикатора, показани в
дясната горна част на фиг. 12.216.
Да разгледаме средния делител на често­
та, показан на фигурата. На входа му се по­
дава сигнал с честота един импулс в сскун­
дз. На изхода му се получава сына.,r с един
316
импулс в минута. Този изходен сигнал се по­
дава на брояч, който брои от ОО до 59. Той
брои минутите от ОО до 59, след което за­
почва отново от ОО. Съдържанието на този
брояч се декодира и се извежда на двата се­
демсегментни светодиодни индикатора, по­
казани в горната средната част на фиг.
12.21б.
Да разгледаме делителя на честота с кое­
фициент на деление 60, показан в долната
дясна част на фигурата. На входа му се по­
дава сигнал с честота един импулс в минута.
На изхода му се получава сигнал с честота
един импулс в час. Той се подава на брояча
за часове, който брои часовете от О до 23.
Съст.оянието на изходите на акумулатора се
декодира и се изпраща на два седемсегмент­
ни светодиодни индикатора , показани в гор­
ната лява част на фигурата. Това е часовник
с цикъл 24 часа. Той може лесно да се пре­
образува в часовник с цикъл 12 часа, като се
смениброячътотОдо23сброячотОдо12.
На фиг. 12.216 е показано също как се
настройва показанието на часовника. Кога­
то ключът е затворен (за тази цел може да се
използва логически елемент), броячът брои
в нарастваща посока с висока скорост. Това
дава възможност за бърза настройка на по­
казанието. Ключът шунтира първия делител
на честота с коефициент на делене 60 и ча­
совникът променя показанието си със ско­
рост, която е 60 пъти по-висока от нормал­
ната. Промяната на показанието може да се
ускори още, като се шунтират първите два
делителя на честота. Това се използва често
в цифровите часовници.·
Какво има в делителите на честота с кое­
фициент на делене 60 от фиг. 12.21 б? В гл. 8
видяхме, че броячите могат да се използват
като делители на честота. Блоковата схема
на фиг. 12.22а показва как може да се орга­
низира такъв делител на честота. Той се със­
тои от един брояч с коефициент на делене 6,
чийто изход е свързан към брояч с коефици­
ент на делене 1О. Тази схема дели постъпва­
щата честота на 60. В нашия пример входна­
та честота 60 Hz се намалява до 1 Hz на из­
хода.
На фиг. 12.226 е показана подробна схема
на свързване на делителя. Делителят с кое­
фициент на делене 6 се състои от три JK
трш ера и един елемепr И-НЕ. а като деm1-

вход
60Hz
-
Делumел
f--
Броячи
на чecmoma
Hacmpouka
t
ЧасоВе
~
la)
изходи
Дekogep-
-
Иэхоgнu
gpauBepu
uнgukambpu
изход
Muнymu
-- -.
.---.....
Cekyнgu
88:88:88
ВХОДОВЕ
Hacmpou:a____ _
ЗатВорено • Бьрза нacmpol)ka
0-23
Брояч
1 uмnулс/
час
(б)
0-59
Брояч
О-59
Брояч
1 uмnулс/
cel\yнga
Фиr. 12.21 . Цифров часовник. а. Оnростена блокова схема. 6. По-nодробна блокова схема
тел с коефициент на делене 1О се използва
десетичният брояч 74192. Сигналът с често­
та 1 Hz се получава на изхода Qo.
При натрупването на секундите и минути-
те също се използват броячи. Броенето от О
до 59 се извършва от десетичен брояч, свър­
зан с брояч от О до 5. Десетичният брояч е
свързан към разреда на единиците на дисп-
317

60Н••1 "б]1ОН• ,,
.
10 ~1Н. •
.Jlfl Брояч n Десеmuчен ...rL
no моgул 6
брояч
60Hz
1Ut
{6}
Десеmuчон броfiч
де...umел на 1О "16
7 1Hz
йо
__..,.
Брояч
JL.
5
Брое"е
I1
нc.npeg
10Hz
1741\i/2 1
Фиr. 12.22 . Брояч , работещ като дсл11тсл на 60. а. Блокова схема. б. Схема на свързване с използване на
ТТLИС
лея. Броячът по модул 6 е свързан към раз­
реда на десетиците. Аналогично акумулато­
рът за часовете представлява десетичен бро­
яч, свързан с брояч от О до 2. Десеш ..шият
брояч е свързан с разреда на единиците от
дисiШея за часо.вете. Броячът по модул 3 е
свързан към разреда на десетиците.
Много от цифровите часовници, използ­
вани в практиката, показват сам.о часовете и
минутите. В повечето цифрови часовииии се
използват някои от многото евпruи. ИС. Съ­
ществуват часовници, оформени като чипо­
ве с голяма степен на интеrрациn , които съ­
държат всички необходими делители на Ч!;)С­
тота, акумулатори и декодери . Някои малко
по-скъпи чипове съдържат допълнителни
яыможности, като избор между 12- и 24-ча­
сово показание, календар, сигнализация и
управление на радиоприемник.
На фиг. 12.23 е показана една полезна до ­
пълнителна възможност. Към блоковата
схема на цифровия часовник е добавена схе­
ма за формиране на сигнала. Интегралните
318
схеми , от които са съставени делителите на
честота, не работят добре със сшiусоидален
входен сигнал . Синусоидалният сигнал (по ·­
казан в лявата част на фигурата) има бавно
нарастващи фронтове, които не превключ­
ват правилно тритерите на брояча. Затова
синусоидалният сигнал трябва да се преоб­
разува в правоъгълен, който осигурява пра­
вилно превключване на тригерите. Това nре­
образуване се извършва от схемата за фор­
миране .
Часовниковите чиnове, които се продават
ш1 nазара, съдържат вградена схема за фор­
миране. В лабораторни условия вие можете
да използвате за формиране на сигнала ин­
вертиращ тригер на Шмит, както беше пока­
зано в гл. 7. На фиг. 12.236 е nоказана прос­
та схема за формиране на сигнала, в която е
използвана TTL ИС 7414, съдържаща ин­
вертиращ тригер на Шмит. Тази схема има
управляващ вход, от който може да се бло­
кира изходният сигнал. Когато на този вход
има 1, правоъгълният сиmал от изхода на

ГL
бОН Г\
Схема за
Целumелu
Дekogepu/
v форм1Jране
на чecmoma г-- Броячи r-- gpaOBepu ~ Инg•Jkamopu
(а)
ИЗХОД
\----- .. , . . . Към geлumeлume
ВХОДОВЕ
на чecmon1a
У11раВленuе
О • Cmon 0>------------~
1 - Cmapmupaнe на броенето
(6)
Фиr. 12.23 . Формиране на имлулси. а. Добавяне на формираща схема 11а входа на 1111фровt1Я часовник.
6 Изпuлз11ане на тр11 rср на Шмит за формиране на импулси
тригера на Шмrп преминава през елемента
И. Когато на управляващия вход има О , пра­
воъгълният сигнал не преминава през схе­
мата И и броячът спира .
Обърнете внимание , че в цифровия часов­
ник броячът има две функции. Първо, той се
използва като делител на честота, и второ,
той брои и съхранява импулсите.
Тест
37. Разгледайте фиг. 12.2la. В кои блокове
на цифровия часовник се използват бро­
ячи?
38. Разrледайте фиг. 12.23 . Когато часовни­
кът работи със синусоидален сигнал , се
използва
схема .
39. Разгледайте фиг. 12.236. Какво е пред­
назна<Iението на инвертиращия тригер
наШмит в тази схема?
40. Разrледайте фиг. 12.236. Какво е nредназ­
начението на елемента И в тази схема?
12.12. ЦИФРОВ ЧАСОВНИК В ИНТЕГРАЛНО
ИЗПЪЛНЕНИЕ С ГОЛЯМА СТЕПЕН
НА ИНТЕГРАЦИЯ
Съвременните цифрови часовници са
изградени на основата на една голяма ИС -
часовников чип. Тези чипове представляват
монолитни MOS ИС. Те се мон·mрат често в
двуредови корпуси с 18 , 24, 28 или 40 извода .
Понякога чиповете се монтират направо вър­
ху печатните платки на часовницит е . В тези
случаи те са херметизирани с покритие от
епоксидна смола. Тези два начина са илюстри­
рани на фиг. 12.24 . На фиг. 12.24а е показан
часовmП<ов щш в двуредов корпус с 24 изво­
да. Извод l е отбелязан по нормаmшя начин
(първият извод е непосредствено до изреза по
посока, обрапш на часовниковата стрелка) .
На фиг. 12.246 е скициран часовниковият мо­
дул на фирмата Natioнal Semicondнctor. За ос­
нова се използва печатна платка с 22 съедини­
телни извода. На фигурата е наказана номера­
цията на изводите . Върху шrатката е монти­
ран четирицифров дисплей със светодиоди.
Някои часовникови модули са ко:мплектовани
'
с дискретни ко.tVшоненти и с часовникова ИС с
двуредов корпус. Модулът, показан на фиг.
12.246, съдържа малък силициев чип, монти­
ран върху платката. Той е покрит със защитен
слой от епоксидна смола.
На фиг. 12.25а е показана блокова схема
на часовниковата MOS ИС ММ5314 на фир­
мата National Seшicoпdнctor. Схемата на из­
водите на ИС е показана на фиг. 12.256.
Следва фуlll<ционалното описание на ИС
ММ5314.
ВХОД ЗА 50 ИЛИ 60 HZ (ИЗВОД 16)
На този вход се подава променливотоков
319

4-цuфроВ
gucnлeu
Печаmна
nлamka
12
{а)
(б)
lФI·IГ. 12.24 . а. Часовников чиn с rоляма степен на
интеграция в доуредов корпус с 24 извода. 6. Тиш•­
чен часовников модул, съдържащ MOS чип
сигнал. Той се преобразува от формираща
схема в правоъгълен сигнал:. Сигналът от
изхода на формиращата схема се подава на
последователност от броячи, които извърш­
ват делене на честотата.
ВХОД ЗА ИЗБОР НА ЧЕСТОТА (ИЗВОД 11)
Този вход избира за предварителния делител
коефициент на делене 50 или 60, така че на
изхода му да се получи сигнал с честота 1
Hz (един импулс в секунда). Когато този
вход се свърже към V оо или към маса, кое­
фициентът на делене е 60, а когато се оста­
ви несвързан, коефициентът на делене е 50.
320
ИЗВОДИ ЗА НАСТРОЙКА (ИЗВОДИ 13, 14 И 15)
Тази ИС съдържа изводи за бавна и бърза
настройка, както и извод за задържане. Тези
изводи се активират, когато се свържат към
V оо или към маса. Обикновено те се свърз­
ват към нормално отворени бутони, свърза­
ни към V оо. За настройка на часовника се
използват трите логически елемента във ве­
ригата на броячите. При бавна настройка се
шунтира предварителният делител. При
бърза настройка се шунтират делителят и
броячът за секундите. Изводът за задържане
блокира подаването на сигнала към делите­
ля. Това спира броячите и показанието на
часовника престава да се променя .
ВХОД ЗА ИЗБОР НА 12- ИЛИ 24-ЧАСОВ
ЦИКЪЛ (ИЗВОД 10)
Този вход се използва за задаване на коефи­
циент на делене 12 или 24 на брояча за часо­
вете. За да се избере 12-часов цикъл , този
вход трябва да се свърже към V оо или към
маса. Ако този извод се остави несвързан,
се избира 24-часов цикъл.
МУЛТИПЛЕКСИРАНЕ НА ИЗХОДА
(ИЗВОДИ 3-9 И 17- 22)
Показанието за времето се съхранява в бро­
ячите за секундите, минутите и часовете.
Съдържанието на броячите не се извежда
едновременно към индикаторите, а се мул­
тИплексира . С други думи цифрите от дисп­
лея се активират една след друга за кратко
време. Чрез мултиплесксиране на дисплея
вместо да се използват 48 връзки към шест­
те индикатора (8 извода х 6 = 48), се изпол­
зват само 13 извода. Това са мултиплексира­
ните изходи за сегментите (изводи 3 - 9) и
изходите за активиране на индикаторите
(изводи 17 - 22).
~ултиплексирането се адресира от мул­
типлексорен делител-декодер, който се уп­
равлява от мултиплексорен осцилатор. Чес­
тотата на мултиплексиране на осцилатора се
задава чрез външни елементи (резистор и
кондензатор). Чрез входа за избор на четири
или шест цифри се избира дали мултиплек­
сорът ще обхожда последователно всичките
шест индикатора или само четири. Схемата

Избор на
50UAU60Hz~---------------------------------------,
o---------,t
г--J-~eg8ap~~~~lmeл
ЗаgърЖаме
~:0i0160 Hz ....._ _
ФормuращаL J EммeнmLt--~lt-oof+ 5 "'" + 6
+10 Ц-
.,......-
схема 1'•~1 А 1 1
1
1
1
L..-- ------- _ _ _.
БаВна
нacmpouka~-------•-;,..... - - - - - - - '
Бърза
нacmpoaka ~-+----i--1~----------~--------~
Нулuране
J Еле8менm нс~~~:~u:1~р~
1
(+6О}·г
(+12 V) lfss о---
Елемент
с
.. .. __.... ..
Брояч · на
мuнymume
(+60}
РРН
1 РР$
Myлmunлekcop за cekyнgume, мuнymume u часоВете
(GND} V00 o---
Пomuckaнe
на нудаmа
t
1
Избор на
4 uлu 6 uuфpu o-------------------------,J
~
~ Програмuруем ~Myлmllnлekcupaнu
'-.. _
~ Дekogep .. ___" /
АОМ
uзxogu за
___. .", .
;"
с~гменmumе
TakmoB Bxog на о---+ Осцuн"ааmор _. ,.
~:~~~;;t
мyлmunлekcopa
мyлmun.-.ekcopa мyдmu~D.ekcopat------------------------------------,..r
Myлmunлekcupaнu
uзxogu за
ceaмeнmum.,
(а}
(6)
Избор на
4 uдu 6 цuфрu
TakmoB Bxog на
мyдmunлekcopa
Bxog
Иэхоgu за
akmu8upaнe на
uнgukamopume
за 50/60 Hz ·
Бърза
нacmpoUk:J
БаВна
нacmpoUka
Заgьр>f.ане
Изхоgu за
akmu8upaнe на
uнgukзmopume
Фиг. 12.25. а . Функциопална блокова схема на часовниковия MOS •шп ММ5314. 6. Схема па изводите на
ИС ММ5314 (С любезното разрешение na National SemiconductOI' C01poгation.)
21
321

за потискане на нулата изключва индикато­
ра за десетиците на часовете, когато би
трябвало да показва О. Адресите на мултип­
лексора се използват и за активиране на ин­
дикаторите (изводи 17 - 22). Изходите на
мултиплексора се подават на декодер, който
адресира един PROM. Този PROM генерира
изходния седемсегментен код. Индикатори­
те се активират последователно от единици­
те на секундите до десетиците на часовете.
ТАКТОВ ВХОД НА МУЛТИПЛЕКСОРА (ИЗВОД 23)
Включването на външен резистор и конден­
затор към ИС ММ5 314 формира релаксаци­
онет-t осцилатор. Тези елементи се свързват
към тактовия вход за мултиплексора, както е
показано на фиг. 12.26. Типични стойности
на резистора и кондензатора са 470 kQ и
0,01 J.lF.
ВХОД ЗА ИЗБОР НА 4- ИЛИ 6-ЦИФРОВА
ИНДИКАЦИЯ (ИЗВОД 24)
Когато този извод не е свързан, часовникът
извежда данни за четирицифров дисплей.
Когато изводът е свързан към V оо или към
vtaca, сс извеждат 6 цифри.
qход ЗА РАЗРЕШАВАНЕ НА ИЗВЕЖДАНЕТО
извод 1)
Когато този извод не е свързан, данните се
извеждат на изводите за седемсегментните
+12 v
12
Vss
ТаОмЕ'!р
23 TakmoB
Bxog
(ММ5314)
Vao
2
Фиг. 12.26. Включване на в·,,ншс•• рсзнстор 11 кон­
дензатор за ••астроiiю1 на честотата 11а мvлти­
••лексор1111Я осцнлатор на ИС ММ5314
322
индикатори. Когато изводът е свързан към
Vоо или към маса, извеждането се блокира.
ВХОДОВЕ ЗА ЗАХРАНВАНЕ (ИЗВОДИ 2 И 12)
Интегралната схема на часовника може да се
захранва отнестабилизиран изто'-шик с нап­
режение между 11 и 19 V Положителният
полюс на захранващия източник се свързва
към Vss (извод 12), а отрицателният полюс
се свързва към Voo (извод 2).
Тест
41. Часовниковите интегрални схеми с го­
ляма степен на интеграция са произве­
дени по __ (биполярна, MOS) техно­
логия.
42. Разгледайте фиг. 12.25 . Ако извод 16 на
ММ5314 е свързан към маса, ИС е наст-
роена за работа с честота ___ Hz.
43. Разгледайте фиг. 12.25. Ако изводът за
бавна настройка на ММ5314 е свързан
към маса, се шунтира __ брояч.
44. Разгледайте фиг. 12.25. ИС ММ5314 се
захранваснестабилизирано напрежение
v
12.13. ПРАКТИЧЕСКА РЕАЛИЗАЦИЯ
НА ЦИФРОВ ЧАСОВНИК
С ИНТЕГРАЛНА СХЕМА
На фиг. 12.27а е показана скица на шест­
цифров часовник, проектиран от ученици.
Дисплеят му се състои от шест седемсегмен­
тни светодиодни индикатора с общи аноди.
В системата се забелязват много допълни­
телни елементи. На фиг. 12.276 е nоказана
блокова схема на системата. В основата И е
часовниковата интегрална схема ММ53 14
на фирмата Natioпal Semicondнctor. Често­
тата 60 Hz се дели на секунди, минути и ча­
сове от броячите в горната част на фигура­
та. Получените сигнали се подават на мул­
типлексор. Осцилаторът в долната лява
част генерира сиrnал с честота около 1 kHz.
Извън часовниковия чип са шестте седем­
с сгментни светодиодни индикатора с общ
анод. Тъй като индикаторите работят с голе­
ми токове, към катодите им ез свързанп
upaй(!epu за ceгAtellmume. Драйверите за

ВХОД
бОН:
tl2"
GND
(а)
Часо6нukоВ чun ММSЗ14
(61
Фш ·. 12.27. Практическа рсалюация на шестцнфрnв ••асовш1к с използване на •нша MJ\'15314.
(С .·иобешо то разрещение на Elerlmnic Kiti lnt emational, !пе.) а. 1\онструкп!ВIIil сюща. б. Блuкова схема
323

цифрите осигуряват необходимия ток за
анодите на избраните индикатори .
Да предположим, че часовникът показва
12:34:56. Тази информация е съхранена в
часовниковия чип. Сhначало декодерът на
мултиплексора избира индикатора s,. Мул­
типлексорът приема данните от брояча S 1 и
ги съхранява в PROM на декодера. Активи­
рат се линиите към сегментите с, d, е, f и g
на всички индикатори. Декодерът на мул­
типлексора активира само линията Sl на
драйверите за цифрите. За кратко време
светва цифрата 6. Това е показано на фиг.
12 . 28а . Активират се сегментите с, d, е, f и g
на в сички индикатори, но само общият анод
на индикатора S, е активиран (свързан към
V ss). Затова светва само този индикатор.
След това декодерът на мултиплексора из­
бира шщикатора S,o. Мултиплексорът нами­
ра в брояча Sto числото 5. Декодерът , PROM
и сегменntият драйвер активират сегменти­
те а, с, d,fи g. Активира се общият анод на
индикатора Sю, като се свързва към V ss .
Върху индикатора се появя ва за кратко вре­
ме цифрата 5. Това е показано на фиг.
12 .286.
По този начин всички индикатори се зкrи­
вират един след друг от мултиплексорния
декодер и драйвера за цифрите. Същевре­
менно декодерът, PROM и сегментният
драйвер активират съответните сегменти в
зависимост от текущото съдържание на бро­
ячите. Разгледайте фиг. 12.28. На нея е пред­
ставен един пълен цикъл, в който се активи­
рат и шестте индикатора . Цялата последова­
телност (от а доЛ се повтаря 1ОО пъти в се­
кунда. При тази голяма скорост на мултип­
лексиране (сканиране) окото не може да за­
бележи примигването на индикаторите .
Принципната схема на часовника е пока ­
зана на фиг. 12.29. Захраimащият блок се
състои от понижаващия трансформатор за
напрежение 12 V (Т , ), мостовата и·шр:ши­
телна схема (D,-04) п филтриращия конден­
затор С,. Променливото наnрежение от
трансформатора се подава на uхода 50.' 6J
Hz (извод 16) на интегралната схема пре з
резистора Rз. Кондензаторът С з и резисто ­
рът ~ опрецелят честотата на му.чтиnлек ­
сорния осцилатор. Ако изберете конденза­
тор С з с много голям капацит ет (например
между 1 и 5pF), мултиплекс11рането ше се
324
забави толкова, че ще можете да наблюдава­
те как индикаторите светват един след друr.
Нормално отворените ключовете за бавна
настройка, бърза настройка и задържане (S2,
Sз и S4) са показани в долната лява част на
фигурата. Техните функции се активират,
когато съответните изводи на ИС се свър­
жат през ключа към V DD·
За сегмеитии драйвери се използват се­
демте NPN транзистора (Q 7- Q,з) отдясно
на интегралната схема. Тези транзистори
осигуряват тока на активираmпе индикато­
ри . Драйвери за цифрите са шестте PNP
транзистора (Q, -
Qб) в горната лява част
на фигурата. Тези транзистори сnързват
последователно анодите на индикаторите
към Vss. Шестте индикатора се обхождат с
честота между 500 и 1500 Hz. В резултат на
това всеки индикатор се активира за около
1ОО до 200 пъти в секунда.
Двата светодиода (06 и О1) се активират
между 1ОО и 200 пъти в секунда и изглежда,
че са включеliiи непрекъснато. Те образуват
двоеточието между индикаторите за часове­
те и минутите. Резисторът Rз, кондензаторът
С2 и диодът Os обра1уват схема на RC фил­
тър. Предназначенисто на филтъра е да отс­
транява преходните напрежения, които мо­
гат да променят показанието на часовника
или да повредят интегралната схема.
ВхоД"'ьт за избор на 12- или 24-часов ци­
къл (извод 10 на ИС ММ5314) се свързва
към V DD, за да се избере 12-часов цикъл.
Входът за избор на честота 50 или 60 Hz
(извод 1О) се свързва към VDD, за да се избе­
ре честота 60 Hz. Входът за избор на 4- или
6-цифрено показание (извод 24) се свързва
към \iDD, 1а да се избере 6-цифрено показа·
ние.
Тест
45. Разгледайте фиг. 12.28. Интегралната
схема ММ5314 __ (брои, декодира,
мулшплексира) изводите към ше ст све­
ТО,!J,;юдни де сетични индикатора.
46. Разгледайте фиг. 12.29. В тази схема
шестте PNP транзистора работят като
47. Разгледайте фиг. l2.29. В тази схема се­
деt.пе NPN 1ранзи стора работят като

Сегменmен
gpau6ep
, __)С-егме-нmе__.н ~---;1
- g pauBep
~
tН10
AkmuGu pцнe
(а)
Лkmu В нра не
(Gi
(J)
(11)
Ф11r. 12.28. Пример за му;lпшлсксstраllс 11а шсстц11фров дисплей, който показва
12:34:56. Цнлата 110СЛСДО113ТСЛ1111С1' 01" а ДО е OTIICM3 ОКОЛО 0,01 S
325

\,;.)
tv
О\
Rl ,,D,
....rt II"A\
..._ . \!37
,о.
~
.n
S10
.,1
. ,10
11
17
22
21
20
Н1
Н10
Дра06ерu
Ja цuфpumu
.--..f"--,..-.-.+~ ~ Нl S10 М1 М10 Н1 Н1~._.---,_.__,
. -- - +-+-. ..-1-~-1 v, .
Takmo6a чкmоmа на мyлmunмkcopa
та-"
ММ531~
4--....--+~---<~-~>--j И>6ор НО ~ WIU 8цu+pu
И36ор Н8 5О UAU 60 Hz
~
d'---=-~~·
~
.___.
о"
.
~,
Ф11r. 12.29. Схема 11а шестцифров часовюsк с използване на ИС ММ 5314.
(С любезното разрешение ua Electnзnic Kits fnteпшtional, !пе.)
Н10
дноg
н1l
Аноg
Jf
о•bcdtfg
мtoJАноg
lf
о•ьсd• fg
1111111
....,l
дноg
Jf
оabcd•f
~
510
Аноg
Jf
о•bcd•f
~
$1
Аноg
Jf
о.ьcd•fl
11 1 1111
1

48. Разrnедайте фиг. 12.29. Когато селекто­
рът за 12- или 24-часов цикъл се свърже
към маса, се избира ___-часов цикъл.
49 . Разrnедайте фиг. 12 .29. Кои два елемен­
та (извън интегралната схема) определят
честотата на мултиплексора?
50. Разrnедайте фиг. 12.29. За да се избере
режим на извеждане на 6 цифри, извод
24 на ИС ММ53 14 трябва да се свърже
към __ (Vоо, V ss).
12.14. ЦИФРОВИ ЧЕСТОТОМЕРИ
Цифровшtт честотомер е измервателен
уред, който широко се използва от техници­
те и инженерите. Той показва честотата на
измервания сигнал в цифров вид. Измерва­
телният обхват на цифровите честотомери
може да бъде от няколко периода в секунда
(херца, Hz) до стотици мегахерци (MHz). В
тях, както и в цифровите часовници, се из­
ползват десетични броячи.
На фиг. 12.30а е показана отново блоко­
вата схема на цифров часовник. Известната
честота на входа се дели от броячи. Съдър­
жанието на броячите се декодира и се из­
вежда на дисШiея. На фиг. 12.306 е показана
блокова схема на честотомер. Обърнете
внимание, че за разлика от часовника на
входа на честотомера се подава неизвестна
честота. Освен това схемата на честотомера
има управляващ вход за пускане и спиране
на броячите.
Схемата на честотомера е пречертана на
фиг. 12.3 1а. Към нея е добавен логически
елемент И (електронна врата), чийто изход е
свързан към входа на десетичните броячи.
Когато на управляващия вход има логическа
1, импулсите с неизвестна честота премина­
ват през елемента И към десетичните броя­
чи. Броячите броят напред за точно опреде­
лен интервал от време, докато лошческото
ниво на управляващия вход стане О. Тогава
електронната врата престава да пропуска
импулсите към броячите.
На фиг. 12.316 са показани времедиаrра­
ми, които показват по-точно това, което ста­
ва в честотомера. Диаграмата А показва сиг­
нала на управляващия вход, който от начал­
ното ниво О преминава за 1 s към ниво 1 и
след това отново се връща към ниво О. Вре-
ИэВесmна
чecmoma
Неuэ8есmна
чecmoma
Cmapm/ ____,
cmon
Време
88:88
Чecmoma (Hz)
888
(б)
Фnr. 12.30. а. Опростена блокова схема на ц11фров
часовюtк. б. Опроете11а блокова схема на цифроu
честотомер
медиаграмата В е на непрекъснатата импулс­
на поредица , подадена на входа за сигнала с
неизвестна честота. Тези два сиn-Iала се по­
дават на входовете на елемента И (показан
на схемата от фиг. 12.31а). На времедиагра­
мата С са показани импулсите, които преми­
нават през елемента И. Тези импулси увели­
чават съдържанието на броячите. Редът D
показва съдържанието на броячите, което се
появява на индикаторите. Началното показа­
ние на индикаторите е ОО. След 1 s показани­
ето е 11. Следователно неизвестната честота
е 11 импулса за секунда или 11 Hz.
На фиг. 11.3 1в са показани времедиагра­
мите при по-висока честота. И тук времеди­
аграмата А е на управляващия сигнал, който
започва от ниво О, преминава в ниво 1 точно
за 1 s и отново се връща на ниво О. Време­
диаграмата В е на поредица от импулси с по­
висока честота. Това е измерваната от чес­
тотомера неизвестна честота. Времедиагра­
мата С показва импулсите, които се подават
на десетичните броячи в интервала от 1 s.
Както е показано в ред D, съдържанието на
327

Чecmoma (Hz)
вв
Крао на
t-------------------------------------------:-tr~ броенето
__ __
"._________, cekyнga----------t•i"i:L.l....------ о
чecmoma
Bxog за
броячumе
Цuфро6
gucnлeu
•
оооо010203
Начало на
1
о
1
~~~~~~~~~~·~~~~------------о
05
(б}
08070809101111
11
Cmapm/
cmon
•броенетоХ
#" ~~~~н~~о
~~-------------------1-c-e-ky_н_g_a::::::::::::::::::~I~.,.___________ O
Bxog за
неuз6есmнаmа
чecmoma
Bxog за
броячumе
•
Цuфро6
gucnлeu
fDooоооооо0102о3о•osое01овое1о1t1213,.. 1518111в191о101919
tвJ
1
о
о
Фиr. 12.31. а. Блокова схема на цифров честотомер с у11равливаща схема за nускане н сnира11е.
б. Времедиаrрами nри измервана честота 11 Hz. в. Времедиаrрамн 11ри IIЗМсрвана честота 19 Hz
328

броячите е достигнало до 19. Следователно
неизвестната честота е 19 Hz.
Ако неизвестната честота е 870 llz, за
интервала от 1 s броячът ще преброи от ООО
до 870. За известно време на дисплея ще се
появи показанието 870, след което ще се ну­
лира и броенето ще започне отново. Тази
последователност от нулираие, броене и шt­
дикацил се повтаря непрекъснато.
Важно е да се отбележи, че продължител­
ността на управляващия импулс (еталонния
интервал от време) трябва да бъде зададена
много точно. На фиг. 12.32 е показано как
може да се формира еталонен интервал, ка­
то се използва сиnхал с известна честота,
например 60 Hz от мрежата. Синусоидният
сигнал с честота 60 Hz се преобразува в по­
редица от правоъгълни импулси с помощта
на формираща схема. И?.mулсната поредица
с честота 60 Hz се подава на брояч, който
дели честотата на 60. Така се формира им­
пулс - еталонен интервал от време с про­
дължителност точно 1 s. Този импулс превк­
лючва управляващата схема, когато нивото
му стане високо, и позволява на сигнала с
неизвестна честота да се регистрира от бро­
ячите то<Що в продължение на 1 s.
Спомнете си, че честотомерът изпълнява
последователността нулиране, броене и ин­
дикация. Досега разmедахме само броенето.
Схемата за нулиране на броячите се състои
от логически елементи, които изчистват съ-
НеuэВесmна
чecmoma е-------1
държанието на броячите непосредствено
преди да започне броенето. След това по
време на еталонния интервал с продължи­
телност 1 s сигналът с неизвестна честота се
допуска до броячите. Когато този интервал
завърши, измерваната честота се показва от
седемсегментните индикатори. Честотата се
измерва в херци. За да се вижда добре, пока­
занието трябва да остане известно време
върху индикаторите. За тази цел броячът с
коефициент на делене 1О изпраща импулс на
управляващата схема, която изключва броя­
чите за 9 s. Цялата процедура изmежда по
следния начин. Броячите се нулират. Брои
се в продължение на l s. Измерената честота
се показва от индикаторите в продължение
на 9 s. Тази процедура се повтаря всеки 1О s.
Честотомерът от фиг. 12.32 измерва qес­
тоти в обхвата от 1 до 999 Hz. Основните
елементи в него са броячите, които се из­
ползват като делители на 6 и на 1О и като де­
сетиqни броячи. Всъщност цифровият чес­
тотомер е брояч, който брои импулси през
зададен интервал от време.
Максималната честота, която може да от­
чете цифровият честотомер от фиг. 12.32, е
999 Hz. Тя може да се увеличи по два начи­
на. Първият начин е да се добавят един или
няколко групи от брояч, декодер и индика­
тор. Ако към честотомера от фиг. J2.32 се
добави една такава група, обхватът му ще се
увеличи до 9999 Hz.
Чecmoma (Hz)
~--~
~--~
YnpaBЛR-
~-----~~ Ващu
Броячен uмnулс с
схемu
60Hz
npogьл>kumeлнocm 1 s
Схема за
Нl.,_--------t нул~~ане
броячumе
Ф11r. 12.32 . По-nодроб11а блокова cxel\ta на щtфровнн честотомер
329

~
~
о
вход
НеuэВесmна 8
чecmoma
~
60Hz
~1формиране 1J1.Л.
на сuгнала
~1YnpaBIIЯBaщu t--
схемu
Броячен п
uмnyhc 0,1 s
Делumе"
нав
11
Сuгнал
за броене
u uнgukaцuя
1
1
l-
о1000
Дekogep/
gpauBep
II
Деkаgен
брояч -
х 1000
1
о
L1
t1(10
Дekogep/
gpauBep
II
Деkаgен
брояч -
х 100
Пomuckaнe
на нyhama
l Нулuране
1
Фиг. 12.33 . Подробна блокова схема на експер••менталеtl цифров •tестотомер с честотен обхват от 10 до 9990Hz
оC::l·
10
Дekogep/
gpauBep
tf
Деkаgен
брояч -
х1
1
,-,
Ll
Броене
нanpeg

Вторият начин за увеличаване на честот­
ния обхват е илюстриран на фиг. 12.33.
Вместо делителя на 60 от предишната схема
тук се използва делител на 6. В резултат на
това еталонният интервал от време се нама­
лява на О, 1 s и до брояча достигат десет пъти
по-малко импулси отколкото при интервал с
продължителност 1 s. Това е равносилно на
броене ва десетици от импулси вместо на
единици. Използват се само три индикатора.
На фиг. 12.33 индикаторът за единиците е
поставен само за да добави една нула отдяс­
но на показанието на трите светодиода. Обх­
ватът на този честотомер е от 1О до 9990 Hz.
В схемата от фиг. 12.33 десетичните бро­
ячи броят в продължение на О, 1 s. Резулта­
тът се задържа върху индикаторите за 0,9 s.
След това броячите се нулират и тази после­
дователност се повтаря отново. Схемата от
фиг. 12.33 има още една нова характеристи­
ка - по време ва броенето индикаторите се
изключват. Те се включват отново, когато
броенето завърши. Следователно последо­
вателността, която изпълнява този честото­
мер, е нулира не, броене (с изключени инди­
катори) и индикация. Тази последователност
се повтаря всяка секунда, докато уредът е
включен.
Вие също можете да реализирате във ва­
шата лаборатория подобен честотомер, като
използвате логически елементи, тригери и
готови подсистеми. Препоръчвам ви да го
направите, защото практическият опит ще
ви помогне да разберете в подробности тази
сложна цифрова система.
Тест
51. Разгледайте фиг. 12.31. Този цифров чес­
тотомер брои импулсите, които преми­
нават през елемента И за __ s .
52. Разгледайте фиг. 12.31. Ако на управля­
ващия вход на елемента И има О, на из­
хода С има __ (1, 0).
53. Разгледайте фиг. 12.32. Формиращите
блокове могат да се реализират с TTL
_ _ (елемеmи ИЗКЛЮЧВАЩО ИЛИ,
инвертиращи тригери на Шмит).
54. Разгледайте фиг. 12.32. Блокът, съдър­
жащ делител на 60, може да се реализи­
ра с помощта на __ (броячи, премес­
тващи регистри).
55. Разгледайте фиг. 12.33. В този честото­
мер продължителността на еталонния
интервал е __ s .
56. Разгледайте фиг. 12.33. Преди да се по­
даде на управляващата схема на честото­
мера, сигналът с неизвестна честота пре­
минава през схема за __.
57. Разгледайте фиг. 12.33. Десетичните
броячи се използват за броене в права
посока и __ на резултата.
12.15. ЕКСПЕРИМЕНТАЛЕН ЦИФРОВ
ЧЕСТОТОМЕР
В този раздел се разглежда цифров честото­
мер, който можете да реализирате в лабора­
торни условия. На фиг. 12.34 е показана
подробна схема на свързване на честотоме­
ра. В този уред съзнателно са използвани
само елементи, които вече познавате. Този
експериментален цифров честотомер не е
точен и стабилен като уредите, които се
предлагат на пазара. Максималната му чес­
тота е само 9990 Hz, а входовете му са мал­
ко примитивни.
Причините да разгледаме този експери­
ментален честот<>мер са следните:
1. Да покажем как се използват интеграл­
ни схеми с малка и средна степен на интег­
рация за построяване на цифрови подсисте­
ми и системи.
2. Да илюстрираме принципите на проек­
тиране и действието на цифровия честото­
мер.
Повечето елементи от схемата на свърз­
ване са на съшите места, на които са съот­
ветните блокове в блоковата схема от фиг.
12.33.
В долната лява част на фиг. 12.34 синусо­
идният сигнал с честота 60 Hz се преобразу­
ва в поредица от правоъгълни импулси. То­
зи синусоиден сигнал може да идва от пони­
жаваща вторична намотка на мрежов транс­
форматор. Формираието на сигнала се из­
вършва от инвертиращия тригер на Шмит
7414. Това е същият блок, който използвах­
ме за формиране на сигнала в цифровия ча­
совник от гл. 7. Спомнете си, че за да рабо­
тят правилно, броячите изискват на входа си
правоъгълни импулси.
Броячът, който работи като делител на 6,
331

<.и
<.и
N
Heu38ocmнa
.л.nn.n.
1
IO>U
Броене
нanpeg
УnраВлJ~Ваш
елемент
1-бровне нanpeg (0,1 s)
О • uнgukaцu• (0,9 •J
Броеt-~е
нanpeg
,,
о
З;аре)kgане
брояч
х 100
11•182}
Ctlt
.....А,_
Фиг. 12.34 . Схема на свързване на експер1шенталюtя цифров честотомер
-sv
, __ _ _ _ _ _ _ _ _ _ _ _ _ч_e,cmoma(rH~ ~~------------,
ГПl
LYJ
IIJD
,,
о
-~d~lt
Дokogep
11
о
150tl
.t,!Raob• 1 1 1 j 1 1 ! +И>kлlоч!!<lно
НЗ QUCПol!$
',
дekogep
f7"-4J j

се намира вдясно от долния инвертор 7414.
Той се състои от трите тригера (FF 1, F'F2 и
FF3) и логическия елемент И-НЕ. На входа
му се подава сигнал с честота 60Hz, а на из­
хода му (изхоп Q на FF3) се получава сигнал
с честота 1О Hz. Този сигнал се подава на
интеграrшата схема 7493, свързана като де­
сетичен брояч (делител на 10).
Четирите изхода от брояча 7494 са свър­
зани към логически елемент ИЛИ-НЕ (логи­
чески елемент ИЛИ и инвертор). Тази чети­
ривходова схема ИЛИ-НЕ генерира сигнал с
честота l Hz, който се нарича сuгпал за бро­
ене и индшшция. Нивото му е високо в про­
дължение на точно О, l s и ниско в продълже­
ние на 0,9 s. Този сигнал се nодава на управ­
ляващия вход на елемента 7400. Когато в
лродължение на О, 1 s нивото му е високо,
сигналът с неизвестната честота преминава
през управляващия елемент И-НЕ към так­
товия вход на брояча на десетиците. Когато
нивото на сигнала за броене и индикация е
ниско в продължение на 0,9 s. преминаване­
то на сигнала с неизвестна честота през уп­
равляващия елемент И-НЕ се блокира. През
това време резултатът от измерването може
да се наблюдава върху седемсепнентните
светодиодни индикатори.
Цифровият честотомер изпълнява после­
дователността нулиране, броене и индика­
ция. Импулсът за нулиране се генерира от
логическия елемент с 5 входа, показан в ля­
вата долна част на фиг. 12.34. Той нулира
броячите на десетиците, стотиците и хиля­
дите. Това е много кратък положителен им­
пулс, който се генерира непосредствено,
преди да започне броенето .
Следва фазата на броене или същинското
измерване. Когато нивото на сигнала за бро­
ене и индикация стане високо. управляващи­
ят елемент позволява на импулс нтс ь,, из­
мервания сигнал да преминат през ~лeмei-rra
И-НЕ към тактовия вход на брояча на десе­
тиците. Когато съдържанисто нс: този брояч
премине от 9 към О, получава се пренос на J
към брояча на стотИЦИiе. След О, 1 s нивото
на сигнма за броене и индикация става нис­
ко и: броенето спира.
Последната фаза ~ индикацията. Когато
логическото ниво на сигнала за броене и ин­
диющия стане О, управляващият елемент се
блокир а . През този период измерената чес-
тота се показва върху светодиодните инди­
катори. Към дисплея е добавен един допъл­
нителен светодиод, който добавя О отдясно
на получения резултат, за да се полу-чи пока­
зание в херци.
За удобство при отчитането на резултата
по време на нулирането и броенето индика­
торите се изключват и се включват отново
през фазата за индикация. Сишалът за изк­
лючване на индикаторите е о rрицателен
импулс с продължителност О, l s, генериран
от един инвертор 7404, на чийто вход се
подава сигналът за броене и индикацня . В
резултат на изключването индикатори те
примигват. Това неудобство може да се от­
страни , ако на входовете на декодерите се
включат буферни регистри за съхраняване
на данните.
Повечето от предлаганите на пазара чес­
тотомери работят по същия начин като този
от фиг. !2.34. Обикновено те имат повече
индикатори и извеждат резултатите в кило­
херци и мегахерци. За да работи нормално,
експерименталният честотомер изисква ни­
вото на входния сигнал да бъде между 3 и 8
V. В предлаганите на пазара чеt:тотомери
преди първата формираща схема обиююве­
но се вгражда усилвател, който усилва сла­
бите сипrали до нужното ниво. Предвидена
е и защита с ценеров диод срещу много ви­
соки напрежения. За отстраняване на при­
мигването на индикаторите в тези честото­
мери се използва по--различен начин за съх­
раняване и показване на съдържанието на
броячите. Ние използвахме 60 Hz като ета­
лонна честота. Предлаганите на пазара чес­
тотомери използват за тази цел стабилни
кварцови генератори на висоrса честота.
Най-важюrrе характеристики на честото­
мерите са честотният обхват, чувствител­
иостга 10 входа , входният импеданс , з ащи­
тата IOI входа , точността, времето за юмер ­
ване и времето за индикапия. Например qес­
Т<Jтомерът, показан на фиг. 1.7в, има често­
тен обхв~т от 5 Hz до 550 MHz. Чувствител­
носттамунавходаемеждуЗОи80шVвза­
висимост от избрания подобхват . Вхо,'"\НИЯТ
М)- ИМПеДЗПС МОЖе да бъде ПО избор 1 MQ И
500. Той използва кварцов генератор с чес­
тота 5,24288 MHz. Яrемето з а и змерване
(инУервалът на бро ене) може да се избира с
ключ измежду О, 1 11 1,О s.
333

Тест
58. Разгледайте фит. 12.34. FF1, FF2, FF3,
FF4 и логическият елемент И-НЕ обра­
зуват брояч по модул __.
59. Разrnедайте фит. 12.34. Времето за брое­
не на този честотомер е __ s, а време­
то за индикация е __ s.
60. Разгледайте фиг. 12.34. Времето, за кое­
то се извършва измерването на честота­
та, се нарича още време за __ (брое­
не, индикация).
61. Разrnедайте фиг. 12.34. Логическият еле­
мент И с 5 входа генерира импулса за
__. Това е _ _ (положителен, отри­
цателен) импулс.
62. Разrnедайте фиг. 12.34. Импулсът за изк­
лючване на индикаторите се генерира
през времето за __ (броене, индика­
ция). Това е __ (положителен, отри­
цателен) импулс.
63. Разгледайте фит. 12.34. Интегралната
схема 7414 се нарича инвертиращ __.
Тази схема се използва за
на сиг­
налите.
64. Разrnедайте фиг. 12.34. Всеки импулс от
сигнала с неизвестна честота, който дос­
тига до брояча, увеличава показанието с
__ (1, 10, 100)Hz.
12.16. ТАЙМЕР С ИНДИКАТОР С ТЕЧНИ
КРИСТАЛИИСИГНАЛИЗАЦИЯ
В повечето микровълнови фурни и кухненс­
ки печки има вграден таймер със сигнализа­
ция. В по-старите уреди се използваха меха­
нични таймери, а в съвременните уреди nре­
обладават цифровите устройства. На фиг.
12.35а е показан принципът на действие на
една таймерна система. В нея входът е циф­
рова I):Лавиатура, а изходните устройства са
цифров дисплей и сигнален зумер. Обработ­
ката и съхраняването на данните се извърш­
ва в блока с цифрови схеми.
На фиг. 12.35б е показана малко по-под­
робна блокова схема на таймера. Блокът с
цифровите схеми е разделен на четири. Това
са еталопнилт генератор на тактова ч ес­
тотпа, изва:J/Сдащият брояч (брояч nазад) с
автоматичио cnupmte, рсгистьр-декодi.!р-
334
драйверът и компараторып. Началната
стойност в изваждащите броячи се задава от
блока с входни регулатори. Еталонният ге­
нератор представлява мултивибратор, който
генерира сигнал с известна честота - в на­
шия пример 1 Hz. Точността на таймера за­
виси от точността на еталонния генератор.
Обратното броене се задейства с команда от
блока с входни регулатори. Всяка нова стой­
ност се съхранява и декодира от регистър­
декодер-драйвера. Този блок управлява дис­
плея.
Схемите на фит. 12.35 могат да се разг­
леждат като предварителни скици на конст­
руктора, който проектира цифровия таймер.
Следващата стъпка е да се изберат конкрет­
ни реализациии на входните, изходните и
обработващите блокове.
На фиг. 12.36 е показана още по-подроб­
на схема на цифровата система на електрон­
ния таймер. Конструкторът е избрал дву­
цифрен дисплей с течни кристали и мало­
мощни CMOS интегрални схеми. На входо­
вете са предвидени логически ключове, за
да се опрости реализацията на входната
част в лабораторни условия. Избран е ин­
тервал от време 1 s. Всеки блок отговаря
приблизително на една интегрална схема
със средна степен на интеграция или на ед­
но входно-изходно устройство. На следва­
щия етап от проектирането тази блокова
схема ще бъде детайлизирана до схема на
свързване.
Вие можете да реаmвирате схемата от
фиг. 12.36 във вашата лаборатория. Тайме­
рът работи по следния наЧШI:
l . На управляващия вход за настройка и
стартиране се подава логическа О (режим на
настройка).
2. С помощта на горните четири ключа в
брояча на единиците се зарежда двоично-де­
сетично число.
3. С помощта на долните четири ключа в
брояча на десетиците се зарежда двоично­
десетично число.
4. На дисгmея се показва двуцифрено •ше­
ло.
5. На управляващия вход за настройка и
стартиране се подава логическа 1 (начало на
обратното броене) .
Таймерът ще 1апочне да брои назад в се­
кунди. На дисплея ще се показва времето,

TakmoB
генераmор
Ф11r. 12.35. Ц 11 фров таймер
И зВrоkgащ
брояч с
cnupaнe
(6)
което остава до задействане на сигнализаци­
ята. Когато съдържанието на двата брояча
стане О, дисплеят ще показва ОО и ще се
включи звуковият сигнал. Последната стъп­
ка е да се прекъсне захранването на схема­
та , за да се спре сигналът.
На фиг. 12.37 е показана подробна схема
на свързване на експерименталния таймер.
Всяка интегрална схема е поставена на съ­
щото място в схемата, където е съответният
блок от схемата на фиг. 12.36.
Следва подробно описание на действието
на схемата на таймера от фиг. 12.36 и 12.37 .
Еталон11а честота
Като генератор тю еталонна честота се
използва таймсрът 555 в режим на мулти-
Peгuc mьp­
gekogep-
gpauBep
изходи
вибратор. Той генерира поредица от право­
ъгълни импулси с честота 256 Hz. В тази ек­
спериментална схема еталонният генератор
не е много точен и стабилен. Той може да се
настройва, като сс променя съпротивление­
то на резистора Г<. ,, чиято номинална стой­
ност е 20 kn.
Втората част от схемата за осигуряване
на еталонна честота е делшпеллт 11а 256.
Предназначението на този блок, показап на
фиг. 12.38, е да извежда сигнал с честота 1
Hz. Той се състои от два 4-разредни брояча,
всеки от които е свързан като брояч по мо­
дул 16. Входовете СР са тактови. Използват
се само изходите Qo . Първият брояч дели
честотата от 256 до 16 Hz (256/ 16 = 16 Hz) .
Вторият брояч дели честотата от 16 до 1 Hz
(16/ 16 = 1Hz).
335

\iJ
~ ВХОДОВЕ
!5551
ЗареЖgане/сmарm
ЗареЖgане - О
Cmapm - 1
Eguнuцu (BCD)
ДecemuцtJ (BCD)
cmon
Peeucmьp-
1•
1
"1 gekogep-
gpau6ep
~Из6аЖgащ
брояч IBCD
Делumел
за
на 256
eguнuцume
(74НСЗ93! 1 1
(74НС192!
изход
Заем
Зумер
(gBe ИС 74НС85)
Cmon
брояч IBCD!
1Рееuсmьр-
за
•
gekogep-
gecemu-
gpau6ep
цume
(74НС192)
{74НС454З}
Takmo6
генератор
за ~uня~~:а·l J1.f1 ..
"' 100 liz
Фиt·. 12.36 . Подробиа блокова схема на експериментален таймер със Сllпtализащtя
ИЗХОД
(cekyнgu)

Изваждащи броячи с автоматично спиране
Двата десетични брояча 74НС192 са от се­
рията 74НСХХХ и са еквивалентни на TTL
ИС 74192, разгледана подробно в т. 8.7 . Ко­
гато входовете им за зареждане се активират
с ниско ниво, данните, които присъстват на
входовете за данни (А, В, С и D), се предават
незабавно към тригерите на броячите и се
появяват на изходите Qл, Qв, Qc и Qo. Заре­
дените данни трябва да са в BCD код. Кога­
то на управляващия вход за зареждане и
стартиране се подаде високо ниво, сигналът
с честота 1 Hz се подава на броячния вход
на брояча на единиците. Съдържанието на
този брояч намалява с 1 при всеки преход от
ниско към високо ниво на тактовите импул­
си. Когато съдържанието на брояча на еди­
ниците се смени от О на 9, нивото на изхода
му " заем" преминава от ниско към високо.
Това води до намаляване с 1 на съдържани­
ето на брояча на десетиците . Броячите са
свързани в схема с автоматично спиране
чрез обратната връзка "спиране тш броячи­
те" към входовете за нулиране CLR на два­
та брояча 74НС192. Когато нивото на тези
входове стаж: високо, двата брояча спират
да броят и остават в състояние 0000.
8-разреден компаратор
Двата 4-разредни компаратора 74НС85 от
схемата на фиг. 12.37 са свързани каскадно
в 8-разреден компаратор. Предназначението
им е да откриват кога съдържанието на бро­
ячите достига 0000 0000. Когато това стане,
на изхода на 8-разредния.компаратор се по­
лучава сигнал с високо ниво. Този сигнал се
използва за две цели - да спира двата бро­
яча в състояние 0000 и да отпушва транзис­
тора Q 1• В резултат на това през транзисто­
ра протича ток и зумерът започuа да звъни.
Диодът, включен паралелно на зумера, по­
тиска преходните напрежения, които зуме­
рът може да генерира.
Декодер-драйвер
Двете интегрални схеми 74НС4543 в схема­
та на таймера се използват за три цели. Фун­
кциите им са обобщени на фиг. 12.39. Вхо­
дът LE е свързан постоянно към високо ни-
22
во, така че буферният регистър е забранен.
Данните в код BCD преминават през регис­
търа към декодера, който ги преобразува от
BCD в седемсегментен код. Драйверната
схема на чипа 74НС4543 управлява сегмен­
тите на индикаторите с течни кристали.
Тактовият генератор за индикацията,
показан в долната лява част на фиг. 12.37,
генерира импулсна поредица с честота 1ОО
Hz. Тя се подава на общия извод (панела) на
индикаторите и на входовете Ph на ИС
74НС4543. Драйверът, вграден в чипа
74НС4543, подава на индикаторните сег­
менти, които трябва да се активират, инвер­
тиран (дефазиран на 180°) сигнал. Сегменти­
те, които не трябва да се активират, полуЧа­
ват от драйвера на 74НС4543 неиннертиран
сигнал.
Тест
65. Разгледайте фиг. 12.37. Общата точност
на таймера зависи от честотата, генери­
рана от __.
66. Разгледайте фиг. 12.37 . Началните стой­
ности в броячите на таймера трябва да
се въведат в __ код.
67. Разгледайте фиг. _ 12.37. Кои два компо­
нента в схемата на таймера могат да се
разглеждат като изходни устройства?
68. Разгледайте фиг. 12.37. Когато съдържа­
нието на броячите достигне О, нивото на
изхода (А= Воuт) на 8-разредния компа­
ратор става __ (високо, ниско). В ре­
зултат на това нивото на сигнала за спи­
ране на брояча става __ (високо, нис­
ко). Това __ (отпушва, запушва)
транзистора, през който протича ток и
зумерът се включва.
69. Разгледайте фиг. 12.3 7. Драйверът на ИС
74НС4543 изпраща __ (инвертиран,
неинвертиран) сигнал на сегментите на
LED, които трябва да се активират.
70. Разгледайте фиг. 12 .37. Тактовият гене­
ратор за индикацията подава поредица
от правоъгълни импулси с честота 100
Hz на входовете __ на двете ИС
74НС4543 и __ извод на индикатори­
те с течни кристали.
71. Таймерът от фиг. 12.37 е калиброван в
__
(минути, секунди, десети от се­
кундата).
337

• оkоло 20 kП (за нacmpouka)
ЗареЖgане/Сmарm/УnраВленuе
ВХОДОВЕ
ЗареЖgане • О
Броене назаg •
ЗареЖgане на брояча х 1о
1
15D
ИзВаЖgащ а~. ~---.~~~·--------·------4
брояч за
eguнuцume
(74НС1921
GND
заем
16
4-разреgен
koмnapnrмp
(14HC8SI
оА~э~--~~+-4-4---------~
Иэ8аЖgащ
брояч эа 0 ~2~-----~'"-l-+--------~
gecemuщJme •
(ННС192} Ос~------..-+------
Оа~-------.________ _
GND
Фнr. 12.37. Схема на свързване на eкcitcpllмettтaлctt таiiмср със сttrttалнзацни
338

v
16
4-раэреg ен
koмnapamop
{74HC85J
GNO
4
T akmo8
еонераmор
за
шcg ukauu•ma
(5651
5
3
2
3 -\.ГLJ1
'"
На
А
в Petucmьp-
gekogep-
с gpnuBep
omBCDВ
о
сеgем -
сеемеt~mен
kog
(74НС454 3) •
изход
•SV
Peoucmьp . •
gekogep-
gpau8ep
omBCDв
9
Общ
ИЗХОД НА
ТАЙМЕРА
се~:~~~ен ' 1-'-~1-------.....1
kog
f74HC464ЭI
10
339

Ф111·. 12.38. Делител на 256, съставен от два дешпеля на 16
74НС4543 uлu 4543
100Hz
IUUL------~--------~
Фиr. 12.39. Вътрешна организация на ИС 74НС4543, с·ьдържащ!' буферен ре•· •tстър, декодер 11 драйвер
12.17. ЕЛЕКТРОННИ ИГРИ
Вече повече от половин век електрониката е
широко разпространено хоби. Едно от лю­
бимите занимания на любителите на елект­
рониката, млади или стари, е да създават
електронни игри. Това занимание е популяр­
но и сред тези, които изучават електроника
във висшите училища или техникумите .
Електронните игри могат да бъдат авто­
номни, компютърни или телевизионни. Този
раздел е посветен на една автономна елект­
ронна игра, която може да се реализира с
цифрови ИС с малка и средна степен на ин­
теграция.
На фиг. 12.40 е показана блокова схема на
просто електронно зарче. Когато се натис­
не бутонът, на входа на брояча се подава
сигнал от тактовия генератор. Последова­
телността на броене на брояча е 1, 2, 3, 4, 5,
6, 1, 2, 3 и т. н. Двоичният изход от брояча
се преобразува от декодера в седемеегмен­
тен код. Блокът на декодера съдържа и драй-
340
вер, който управлява изходния седемеегмен­
тен светодиоден индикатор. Когато буто!fЬт
се освободи, броенето в брояча спира на
случайно число от l до 6. Това имитира
хвърлянето на зарче. Двоичното число, кое­
то се съдържа в брояча, се декодира и се по­
казва върху индикатора като десетично чис­
ло. Две такива схеми ще имитират хвърля­
нето на чифт зарчета.
Схемата на свързване на електронното
зарче е показана на фиг. 12.41. След натис­
кането на входния ключ съдържанието на
брояча приема последователно двоичните
стойности 001 , 010, 011, 100, 101, 110,001,
О 1О, О 11 и т.н. Когато ключът се отвори,
последното число остава в тригерите на
брояча 74192. То се декодира от ИС 7447 и
се извежда на седемсегментния светодиоден
индикатор.
Таймерът 555 е свързан като мултивибра­
тор, който генерира поредица от правоъгъл­
ни сигнали с честота 600 Hz.
ИС 74192 е свързана като сумиращ брояч

вход
TakmoB
генераmор
Брояч
(1-6)
Дekogep/
gpauBep
изход
Фиr. 12.40. Блокова cxe!"fa на просто електронно зарче
по модул 6 (от 1 до 6). Когато съдържание­
то на брояча достигне 111, нивото на изхода
на тривходовия логически елемент става О.
Този сигнал зарежда в брояча следващото
число от последователността - ОО 1. Обър­
нете внимание, че на трите изхода на брояча
(Qл, Qв и Qc) има едновременно високо ни­
во само за много кратко време (по-малко от
една микросекунда), докато в брояча се за­
режда ОО 1. Следователно временното съ­
държание 111 не се появява върху индика­
тора.
Декодерът от BCD в седемсегментен код
(ИС 7447) преобразува двоичните входни
данни (на входовете А, В и С) в седемеег­
ментен код. Тази интегрална схема управля­
ва светодиодните сегменти (а- g), които са
активни при ниско ниво. Седемте резистора
със съпротивления по 150 n ограничават
токовете през светодиодите до безопасни
нива. Седемсегментният светодиоден инди­
катор, използван в схемата от фиг. 12.41, е с
общ анод.
Седемсегментният индикатор, който из­
ползвахме в тази схема, не е много подхо­
дящ за имитация на реално зарче. На фиг.
12.42 и 12.43 е показана схема, която реали­
зира един по-реалистичен модел.
Блоковата схема на този втори вариант на
електронното зарче е показана на фиг.
12.42а. Като изходни индикатори се използ­
ват отделни светодиоди.
Натискането на входния бутон пуска так­
товия генератор, който генерира поредица
от правоъгълни импулси. Съдържанието на
брояча приема последователно стойностите
6, 5, 4, 3, 2, 1, 6, 5, 4 и т.н. Логическият блок
включва комбинацията от светодиоди, която
съответства на текущата стойност . Възмож­
ните комбинации са показани на фиг. 12.426.
Схемата на свързване на електронното
зарче е показана на фиг. 12.43. Използват се
CMOS ИС от серията 4000, захранвани от
източник с напрежение 12 V Входното уст­
ройство е бутонният ключ отляво, а изход­
ните устройства са светодиодите D 1 - D7.
Разположението на светодиодите е показано
в дясната част на фигурата.
Когато се затвори ключът "хвърляне на
зарчето", двата логически елемента И-НЕ с
тригери на Шмит формират сигнал с честота
1ОО Hz. Тези два логически елемента заедно
със свързаните към тях резистори и конден­
затори образуват мултивибратор. Сигналът
с честота 1ОО Hz се подава на тактовия вход
на брояча 4029. Това е брояч с възможност
за зареждане, който може да се свързва като
двоичен или десетичен и като прав или обра­
тен. В тази схема той е свързан като обратен
брояч, чиито последователни състояния са
110, 101, 100, 011, 010, 001, 110, 101, 100 и
т.н.
Да разгледаме ситуацията, при която дол­
ният брояч от фиг. 12.43 е достигнал до ОО 1.
Когато настъпи следващият преход от ниско
към високо ниво на тактов импулс, нивото
на изхода за пренос (извод 7) на ИС 4029
става ниско . Този сигнал се връща обратно и
отпушва транзистора QJ. В резултат на това
на входа за зареждане на брояча 4029 се по­
дава високо ниво и данните на входовете J 1,
12, 13 и J4 се зареждат асинхронно в триге­
рите на брояча. В този пример в брояча се
зарежда двоичната стойност О 11 О. След за­
реждането на тригерите нивото на изхода за
пренос отново става високо и транзисторът
Q1 се запушва.
Последният блок вдясно на схемата на
електронното зарче съдържа много елемен­
ти. Таблицата на фиг. 12.44 помага да се раз­
бере логическата и изходната част от схе­
мата на играта.
341

<...>
-1:>.
t.J
ЗЗН1
i0k.! .1
О,ОЗЗ.иF
+5v
1
4
8
7
7akm<>8
:.::~нврс~.mпр
6
f555i
~у
1
_j'
r.J _
7410
вход
+5V
3 J1П. -'-
6001-iz
Ccl
8
=
Фtн·. 12.-Н. Схема l!a св1,рзва•1е на експеримеитално цифрово зарче с TTL ИС
+5V
д<>kogep­
gpau6ep
amасо6
сеgем#
сеементен
kog
17447)
изход
+5v

+-12V
изход
Lв:on
Jlfl
-
• [л"t;:i"" 1 {..
TakmoB
Брояч
...
о.о
, генераmор
(6-1)
••
GBemoguogu
(в)
оо
•
о
•
о
••••••
080 ооо 080 ооо 080 808
ооо
•
о
•••••••
2
з
4
5
6
(6)
Фиr. 12.42 . Електронно зарче: а. Проста блокова схема. б. РазположеНitе на светодиодите, nредставящ11
резултата от 1 до 6
Входната част на таблицата съдържа ло­
гическите нива, които могат да се появят на
изхода на брояча 4029. На първия ред е по­
казано числото 11 О, съхранено в разредите с
тег.rю 4, 2 и 1 на брояча. Средната колона на
таблицата съдържа само компонентите, кои­
то се активират, за да светят нужните свето­
диоди.
Да разгледаме първия ред на таблицата.
На изхода на елемента И-НЕ има ниско ни­
во , което отпушва PNP транзистора Q2.
През транзистора протича ток и шестте све­
тодиода (D2 -- D1), показани отдясно на фиг.
12.43, светват. Това моделира резултат 6 от
хвърляне на зарчето .
Да разгледаме втория ред на таблицата.
Съдържанието на брояча е 1О 1. Високото
ниво на изхода на разреда на единиците (из­
вод 6) отпушва транзистора Qs. През 1ран­
зистора протича ток и светодиодът D, свет­
ва. На изхода на елемеmа И-НЕ има високо
ниво, при което двата двупосочни ключа
SWA и SWB са "затворени" (малък импе­
данс между изводите in/oнt и oнt/in). Ключо­
вете подават логическите нива от разредите
с тегло 2 и 4 на брояча към транзисторите Q4
и Qз. Транзисторът Qз се отпушва от висо­
коrо ниво и пре:з него протича ток . Светоди­
одите D2 , Dз, D4 и Ds светват. Сега светят
светодиодите D,- Ds, които моделират ре­
зултат 5 от хвърляне на зарчето.
Можете да разгледате останалите редове
на таблицата от фиг. 12.44 и да проследите
действието на логическата и изходната част
от схемата на елеКJронното зарче.
Интегралната схема 4016, която се изпол­
зва в схемата от фиг. 12.43, е означена от
производителя като четири двупосочни
ключа. Това са електронно управлявани дву­
посочни ключове. Когато на управляващия
вход на ключа се подаде високо ниво, той се
"затваря" или "включва". В "затворено" по­
ложение вътрешното съпротивление между
изводите in/oнt и oнt/in е малко (около 400
0.). Когато нивото на управляващия вход е
ниско, ключ"'..;r е "отворен" или "изключен".
За разлика от логическите елементи двупо­
сочният ключ може да предава данни и в
двете посоки. Той може да предава както
постояннотокови, така и променливотокови
сигнали. Двупосочният ключ се нарича още
аналогов колtутатор.
Тест
72. Разrnедайте фиг. 12.41. В тази цифрова
система таймерът 555 е свързан като
343

IJ..)
- 1:>.
- 1:>.
•12V
ЗЭiНд
100Hz
Заре>kgане
4()16
SWA
.1· ·
t'I "Y••.
Ре&ерсuбен
брояч
IIHI
14Q29i
,Q8оuчен /
gecemu- Hanpeg
V4 чен
назаg
..... ..,_,-
Имnулс за 8ь6е>kgане
УnраВление
3
4016
Фиг. 12.43 . Схема на свързване на електронно зарчс (С любезното разрешение на Gгaymark lntemational. /пе.)
820!1
01
о,

ВХОДОВЕ
изход
х4
х2
х1
ТРАНЗИСТОРИ
(uз8og 14) (uз8og 11) (uз8og 6)
СВетещи c8eтoguogu ДЕСЕТИЧНО
н
н
L
Нuско нuВо на uзxoga на И-НЕ
02, ОЗ, 04, 05, 06,07
6
Транзuсторьт Q, е отnушен
Транзuсторьт Os е отnушен
01
н
L
н
ДВуnосочният ключ SWB е затВорен
5
Транзuсторьт Оз е отnушен
02, ОЗ, 04, 05
н
L
L
ДВуnосочният ключ SWB е затВорен 02, ОЗ , О4 , 05
4
Транзuсторьт Q, е отnушен
Транзuсторьт Os е отnушен
01
L
н
н
ДВуnосочният ключ SWA е затВорен
3
Транзuсторьт Q, е отnушен
02,0З
L
н
L
ДВуnосочният ключ SWA е затВорен
02,0З
2
Транзuсторьт Q, е отnушен
L
L
н
Транзuсторьт Os е отnушен
01
1
Фиг. 12.44 . ДействJJС на лоrичесюtя 11 изходния блок на електронното зар•tе от ф11r. 12.43
73 . Разгледайте фиг. 12.41. Когато съдържа­
нието на ИС 74192 се увеличи от 11 О на
111, нивото на изхода на елемента И-НЕ
ните числа от последователността на
броене на интегралната схема 4029.
става ___ (високо , ниско) и в брояча
веднага се зарежда числото ___.
74. Разгледайте фиг. 12.41. Избройте въз­
можните цифри, които могат да се поя­
вят на седемсегментния светодиоден ин­
дикатор , когато се отвори ключът на
входа.
75. Разгледайте фиг. 12.43. В тази схемадва­
та логически елемента, които се съдър­
жат в интегралната схема _ _ (4016 ,
4029, 4093), са свързани в схема на мул­
тивибратор.
76. Разгледайте фиг. 12.43 . Избройте двоич-
77. Разгледайте фиг. 12.43. Когато на изхода
на брояча има ОО 1, свети само светодио-
дът D1, защото само транзисторът ___
е отпушен.
78. Разгледайте фиг. 12.43. Когато на изхода
на брояча има 010, светят светодиодите
_
__, защото двупосочните ключове са
__ (отворени,
затворени) , транзисто-
рът _ __ е отпушен и катодът на свето-
диода DJ е свързан към маса.
79.
__е
CMOS ИС, която може да преда­
ва както постояннотокови , така и про­
менштотокови сигнали.
345

.
·
.
·
'.
.
.
01)0БЩЕШII: :·
_
.
·
.'
.
·
·
..
·,
'
\
'
1. Цифровата система представлява съв­
купност от цифрови подсистеми , свърза­
ни по подходящ начпн.
2. Цифровите системи имат шест основни
функции: въвеждане, предаване, съхра­
няване, обработка, управление и извеж­
дане.
3. Интегралните схеми, предлагани от про­
изводителите, могат да се класифицират
като схеми с малка , средна, голяма, мно­
го голяма и свръхголяма степен на ин­
теграция.
4 . Калкулаторът е сложна цифрова система,
която обикновено съдържа една-единст­
вена интегрална схема с голяма степен на
интеграция . Типичният съвременен кал­
кулатор съдържа една CMOS ИС и
идиикатор с течни кристали и се захран­
ва от батерия или от слънчев елемент.
5. Компютърът е една от най-сложните
цифрови системи. Той е уникален със
своята гъвкавост, размери, скорост на
обработка и памет.
6. Микрокомпютърът с по-бавен и по-ев­
тин от голем~rrе компютри. Той е систе­
ма, основана на микропроцесор.
7. За вътрешна памет на микрокомпютъра
широко се използват ROM и RAM. Като
външна масова памет най-често се свър­
зват флопидискове, оптични дискове и
твърди дискове. Микрокомnютрите ра­
ботят с много различни входни и изход­
ни nериферни устройства.
8. Инструкциите на микропроцесора се
състоят от код на операцията и операм.
Когато изпълнява проrрана, микропро­
цесорът извъпиява последователността
зарежда не -- де кодир ане- изпълнетtе.
9. Декодирансто на адресите може да се из ­
вършва от ко :сбин ациочни логиче~ки
схеми.
1О . Когато няколко памети н микропроцесо­
ри предават информация по обща шина
346
за данни , трябва да се използват елемен­
nr с три състояния .
11. При последователно предаване на данни
могат да се използват мултиплексори и
демултиплексори, както и по-сложшrrе
схеми от типа UARТ.
12. Данните могат да се предават последова­
телно или паралелно. Същестnуват раз­
лични интерфейси за последователно и
паралелно предаване на данни.
13 . Битовете за четност позволяват да се от­
криват грешки, възникнали при предава­
нето на данни.
14 . Цифровият часовник и цифровият често­
томер са две цифрови системи, които
имат много общи характеристики. В тях
широко се използват броячи.
15. На пазара се предлагат различни ИС с
голяма степен на интеграция, съдържа­
щи цифрови часовници. За да се състави
схема на работещ цифров часовник, към
повечето от тях трябва да се добавят ня­
кои външни елементи.
16 . Мулnшлексирането е често използван
метод за управление на седемсегментни
индикатори.
17. Всички цифрови системи съдържат в ос­
новата си логически елементи И, ИЛИ и
инвертори.
18 . Цифровият честотомер е уред, който
брои тактови импулси в продължение на
точно определен интервал от време и по­
казва резултата в цифров вид върху дис­
плей. Той изпълнява непрекъснато цикъ­
ла нулиране - броене
-
индикацин.
19. Блоков ;.пе схеми поясняват организаци­
ята на цифровите скстсl\ш . Най-подроб­
ните блокови схеми детайлизират систе ­
~е до ниво чv;п .
20 . Елеъ.'тронните игри са много популярни
сред ко нструктор1пе на цифрови схеJ\.Ш.
Много от тях модел ират традиционни
игри , например игра на зарове.

•
'
1
'.•~•
•
1~.
1•1
:
'
.,
•..
1 .....~ J
"!\-
.J..-t ~
•
,·
.,
"
-
Jf.
'
""·
.
'•,
-
,.
·
,.
.
'
·.
,·'
BЫIPOCJl ЗА ПРЕГОВОР> ..~' '* 1 , , ':'
·\
·,
·.•·,. i .. ;,::._Jri; ·
,..
•
,,
'
•
•
..
\.;l1''
;'1
1
1,., 1
~J1••
~•~~
12 .1 . Избройте шестте основни функции на цифровите системи.
12.2 . Какво означават следните съкращения, използвани във връзка с ин­
тегралните схеми?
а. IC
д. VLSI
б. SSI
е. lJLSI
в. MSI
ж.RОМ
г. LSI
.з. PROM
и.RАМ
к. SRAM
л . NVSRAM
м. WORM
12.3 . В цифровата елеь."Троника терминът чип означава
___
(интегрална
схема, пластмасов корпус).
12.4 . Евтините джобшr каilкулатори обиrсновено t~ьдържат една ИС с
____
(голяма, средна) степен на интеграция.
12.5 . Организацията на схемите в калкулатора се нарича _ _ (архитекту­
ра, дименсия) на интегралната схема.
12.6 . Так:rовите импулси за калкулатора се получават __ (от вграден так­
тов генератор, при натискане на клавиш от клавиатурата).
12.7 . Простият калкулатор съдържа сравнително голяма памет от тип---·
(RAM,ROM).
12.8 . _ _ (кал кула тори те,
компютрите, калкулаторите и компютрите) съ­
държат контролер или управляваща схема.
12.9 . __ _ (компю търът,
цифровият ръчен часовник) обикновено съдържа
една ИС с голяма стеnен на интеграция.
12.10. От кои три блока се състои централният nроцесор на компютъра?
12 . 11 . Изчисленията и логическите функции в компютъра се изпълняват от
___
(АЛУ, мултиплексор).
12.12 . Най-сложната цифрова система е _ _ (компютърът, цифровият мул­
тиметър).
12 . 13. Централният процесор на микрокомпютъра е шпеrрална схема, нарt~­
чена
12.14 .. Разгледайте фиг. 12.5 . Блоковете на микропроцесорната система са
свързани чрез управляващи линии, ___ шина и шина за
____.
12.1 5. Разгледайте фиг. 12.7 . Въвеждането, съхранението и отпечатвансто се
извършват от три инструкции, които заемат _ __ байта в програмна-
та памет.
12.16. За да се-избере еднil от няколко памети за обм~н на данни, се използва
схема, наречена ___ декодер.
12 . 17. :КJrасифицирайте следшп~ пернфернп устройства като входни , изход­
ни, входно-изходни или запомнящи :
а . монитор;
б. флопидисково устройство;
в. клавиатура;
r. мишка ;
д. модем;
е. лазерен nринтер ;
ж. твърд диск ;
з. плотер .
12.18. Обикновено адресите от пt~метта на микрокомпютрите еь записват в
.. __ (код на
Грей, шестнадесетичен код) .
347

34~
12.19. Какво означават следните съкращения, отнасящи се до микрокомпю­
търните системи?
a.CPU;
б. PIA;
в. UART.
12.20. Скоростта на предаване се измерва в броя на __, които се предават
последователно по линия за данни.
12.21 . СтЗiщартът ШЕЕ-488 се отнася за
__ (паралелен ,
последователен)
интерфейс между компютър и научна апаратура .
12 .22. Начертайте логическия символ и таблицата на истинност на буфер с
три състояния.
12.23. Системата мултиплексор-демултиплексор преобразува паралелните
входни данни в __ (асинхронни, серийни) данни за предаване .
12.24. Системата мултиплексор-демултиплексор работи подобно на
__
(кръгов , трипозиционен) ключ.
12.25. За откриване на грешки при предаване на данни се използва бит за
12.26. За откриване на нечетен брой единици се използва логически елемент
__(И,
ИЗКЛЮЧВАЩО ИЛИ).
12.27. В цифровия часовник широко се използват _ _ (броячи, премества­
щи регистри).
12 .28. В
__
(цифровия часовник, цифровия честотомер) се използва сиг­
нал с известна честота.
12.29. В цифровия часовник се използват броячи за броене и за
__
(пре­
местване, съхраняване) на данни.
12.30. Часовниковият чип ММ53 14 на фирмата Nationa1 Semiconductor __
(управлява, мултиплексира) изходните индикатори .
12.3 1. Честотата на мултиплексиране в схемата от фиг. 12.25а се задава
___
(чрез свързване на външен резистор и кондензатор към опре­
делени изводи на ИС; при производството на ИС и не може да се про­
меня).
12.32. Блокът за управление на сегментите от фиг. 12.276 съдържа __ (чип
с много голяма степен на интеграция; седем транзистора, свързани с
резистори).
12.33. Мултиплексираните индикатори от фиг. 12.29 _ _ (се включват и из­
ключват едновременно, за да се пести енергия; се включват и изключ­
ват последователно с голяма скорост) .
12.34. Известната честота на сигнала, който се подава на входа на ИС
ММ53 14 от фиг. 12.29, е __ Hz. Този сигнал се получава от _ _
(осцилатор, трансформатор).
12.35. В цифровия честотомер се използват броячи за броене напред и ___
(за броене назад, за делене на честота).
12 .36 . Трите JK тригера (FF1, FF2 и FF3) и елементът И-НЕ от фиг. 12 .34 ра­
ботят като __ (брояч назад, делител на честота).
12 .37. Логическият елемент И в ИС 7408 от фиг. 12.34 служи за __ (нули­
ране , блокиране) на броячите .
12.38. Обхватът на честотомера от фиг. 12.34 е от __ до
__ Hz.
12.39. Кои интегрални схеми се използват за формиране на сигналите в често­
томера от фиг. 12 .34?
12.40. Разгледайте фиг. 12.34. Неизвестната честота се пропуск а през управ­
ляващия .югически елемент :J a 0.1 s, когато ни вото на сигнала за брое­
не и Jшцнкация стане __ (високо, ниско) .

12.41 . Разгледайте фиг. 12.34. Ищикаторите се изключват по време на перио­
да за __ от сигнала за броене и ищикация.
12.42 . Разгледайте фиг. 12.37. Посочете две интегрални схеми , които участват
във формирането на еталонната честота на таймера .
12.43. Разгледайте фиг. 12.37. Коя интегрална схема открива кога съдържани­
ето на брояча на таймера става ОО?
12.44 . Разгледайте фиг. 12.37. Когато съдържанието на брояча на таймера ста­
не ОО , нивото на изхода на компаратора става __ (високо , ниско).
Това отпушва транзистора Q,, включва сигнализацията и активира ли­
нията
12.45. Разгледайте фиг. 12.37. Когато дисплеят с течни кристали показва 88 ,
сигналите на всички линии от драйверите на 74НС4543 към ищикато­
рите са __ (във фаза, в противофаза) със сигнала на изхода на так­
товия генератор.
12.46. Разгледайте фиг. 12.37. Общата точност на таймера зависи от точност­
та на __ генератор.
12.47 . Разгледайте фиг. 12.356. Предпаганите на пазара таймери обикновено
използват __ генератор за генериране на еталонната честота, за да
се осигури максимална точност.
12.48. Разгледайте фиг. 12.37. В тази схема
__
(декодерите, драйверите ,
фиксаторите) на интегралните схеми 74НС4543 са блокирани.
12.49. Разгледайте фиг. 12.37. Блокът за делене на честотата на 256 се състои
от __ (2, 4, 256) брояча с коефициент на делене 16.
12.50. Разгледайте фиг. 12.41 . Когато бутонният ключ се
__ (отвори,
зат­
вори), броенето спира и индикаторът показва случайно число между 1
и __, което имитира хвърлянето на зарче.
12.51. Разгледайте фиг. 12.41 . В тази схема се използват _ _ (TTL, CMOS)
ис.
12.52. Разгледайте фиг. 12.41 . Ако индикаторът показва 1, активни са изходи-
те
на ИС 7447.
12.53. Разгледайте фиг. 12.41 . Когато съдържанието на брояча ИС 74192 пре­
мине от 110 към 111, логическият елемент И-НЕ сеапивираи подава
на входа за зареждане __ (високо, ниско) ниво. Това веднага зареж­
да стойността __ в тригерите на брояча.
12.54. Разгледайте фиг. 12.43. В тази схема тактовият генератор се състои от
два логически елемента __ с тригери на Шмит и свързаните към тях
резистори и кондензатори.
12.55 . Разгледайте фиг. 12.43. Свързването на извод 10 на ИС 4029 към маса
превръща тази схема в __ (сумиращ, реверсивен) брояч.
12.56 . Разгледайте фиг. 12.43. Когато на изходите на брояча има 110, светят
светодиодите __. Това е так а,
защото нивото на изхода на елемента
И-НЕ е __ (високо , ниско) и транзисторът Q1 е ___ (отпушен, за-
пушен).
12.57. Разгледайте фиг. 12.43. Когато на изходите на брояча има 110, светят
светодиодите __.
Това е така, защото транзисторът Qs е отпушен,
когато двупосочният ключ SWA __ е (затворен, отворен) и транзис­
торът __ (Qз, Q4) е отпушен.
12.58. Двупосочният ключ се нарича още _ _.
349

.:··:~·"·.·)·:/ .: ·r,. ·.·
в·I:ПI'OCII C I IOIНШif-'HAri;~ДIIOCT...... . .
'
.·.
•1\
•••
J•
i'
'
f
~•t
1
12.1 . Избройте поне пет ус1ройства, които могат да се раэглеждат като циф­
рови системи.
12.2 . Избройте поне четири устройства, които могат да се разглеждат като
цифрови подсистеми.
12.3 . Начертайте блокова схема на компютър, съдържаща петте основни блока.
Покажете потоците от програмна информация и от данни в системите.
12.4 . Кодът на _ _ (Хеминг, Холерит) използва няколко бита за проверка и
има възможности за коригиране на грешки.
12.5 . Кои части на схемата за сумиране и изваждане от фиг. 12.20 изпълня­
ват следните функции:
а. въвеждане;
б. извеждане;
в. съхраняване на данни;
г. обработка;
д. управление.
12.6 . Как се реализират сегментните драйвери от блоковата схема на фиг.
12.27 в работещ цифров часовник (вж. фиг. 12.29)?
12.7 . Каква е функцията на осцилатора, показан в долната лява част на схема­
та на цифровия часовник от фиг. 12.27?
12.8 . Защо разгледахме експерименталния честотомер, показан на фиг. 12.34,
след като не е подходящ за праь.1ическо използване?
12.9 . Посочете някои разлики между блоковата схема на цифровия таймер от
фиг. 12.35 и схемата на експерименталния таймер от фиг. 12.37.
12.10. Какво е предимството на схемата на електронното зарче от фиг. 12.43
пред по-простия вариант от фиг. 12.41?
12.11 . Разгледайте фиг. 12.43. Когато нивото на линията за зареждане стане
__ (високо,
ниско), PNP транзисторът Q1 се __ (ошушва, запуш­
ва) и входът за зареждане на брояча 4029 се активира с __ (високо,
ниско) ниво.
12.12 . Разrnедайте фиг. 12.43. Когато на изхода на брояча има 100, светят свето­
диодите__. Двупосочните ключове са затворени, тъй като на управля­
ващия им вход има __ (високо, ниско) ниво. Отпушен е само транзис­
торът __ (Q,, Q4), който свързва към маса катода на светодиода Ds.
Отrоворn па тестовете
1. управляващия
2. входната
3.ОТ\2ДО99
4. 10 ооо
5. голяма
6. ИЗХОДНО
7. вхо;що
8. 1 . Проверка на захранването
2. Проверка ва клавиатурата
9. периферни
350
10. размери, съхранени програми, скорост, универ-
салtюст
11. програми и данни
12. шината за данни
13. програми
14. адресната; управляващата
15. модемът
16. мониторът
17. мишката
18. код на операцията; операнд

19. 100; 101
20. микроnроцесора
21 . декодиране- изnълнение
22 . rюследо вателно
2З . адресният декод ер
24 . буфери с три състояния
25. 8;0
26. във високоимnедансно състоянис
27 . мултиnлексорът ; демултиплсксор1,т
28. 1111
29. PIA
ЗО . UART
Зl.бод
З2. nоследователен
ЗЗ. четност
34 . ИЗКЛЮЧВАЩО ИЛИ, ИЗКЛЮЧВАЩО ИЛИ
35 . кодира щото устройство
З6 . 4-ра зредния суматор
З7. в делителя на честота и в акумулаторите
38. формираща
39. за формиране на имnулсите
40. уnравляващ елемент за nропускане и спиране на
имnулсите
41.MOS
42.60
4З . първият
44. между 11 и 19
45. мултиnлексора
46. цифрови драйвери
47. CCГMCIIТIIИ драйвери
48. 12
49.езиR4
50. Уrю
51.\,0
52.0
53 . инвертиращи тр и гери на Шмит
54 . бр011Ч11
55.0,1
56. формиране
57 . съ х раняване
58.6
59.0,1 ;0,9
60. броене
61 . нулиране; nоложителен
62.броене ; отрицателен
63 . тригер на Шмит; формиране
64. 10
65 . еталонния генератор
66. BCD
67 . зумерът 11 индикаторът
68. високо ; високо; отпушва
69. инвертиран
70. Ph (фаза) ; общия
71. секунди
72 . мултивибратор
7З . ниско; 0001
74.1'2,3,4,5,6
75.4093
76 . 110,101,100,011,010,001
77. Qs
78. Dzи Dз; затворени; Q4
79 . двуnосочният ключ
351

ГЛАВА 13
Свързване ~
на аналогови устроиства
към цифрови системи
1
В тази глава са разгледани следните вьпроси:
1. Аналогово-цифрово и цифрово-аналогово преобразуване.
2. Проектиране на операционни усилватели със зададено усилване.
3. Прости схеми на цифрово-аналогови преобразуватели.
4. Три типа схеми на аналогово-цифрови преобразуватели.
5. Схема на прост цифров волтметър.
6. Основни характеристики на анлогово-цифровите преобразуватели.
7. Характеристики на аналогово-цифровия преобразувател ADC0804.
8. Схема на цифров светломер на основата на аналогово-цифровия преобразу­
вател ADC0804.
9. Създаване на цифров волтметър на основата на аналогово-цифровия преоб­
разувател ICL7106.
Досега разглеждахме системи, на чиито входове и изходи се въвеждат и извеж­
дат цифрови данни. Много цифрови системи обаче приемат на входа си анало­
гови сигнали, чието наnрежение се променя nлавно между две нива. В тази гла­
ва ще разгледаме как се свързват аналогови устройства с цифрови системи.
1
По-голямата част от информацията за ре­
алния свят е аналогова. Ние сnоменахме в
гл. 1, че времето, скоростта, теглото, наляга­
нето, интензитетът на светлината и прост­
ранствените координати са аналогови 110
своята сьщност.
зува цифровата информация, получена в ре­
зултат на цифровата обработка, в аналогов
изходен сигнал, наnример наnрежение, nро­
менящо се nлавно между О и 3 V. Това уст­
ройство се нарича цифрово-аналогов преоб­
разувател или съкратено ЦАП. ЦАП деко­
дира цифровата информация в аналогов сиг­
нал.
Цифровата система, показана на фиг.
13.1, има аналогов вход, на който напреже­
нието се изменя плавно между О и 3 V. За да
се преобразува този аналогов сигнал в циф­
ров, се използва специално кодиращо уст­
ройство, наречено аналогово-цифров пре­
образувател или съкратено АЦП. АЦП ко­
дира аналоговата информация в цифрова.
В цифровата система от фиг. 13.1 участва
и декодиращо устройство, което преобра-
352
Цялата система, показана на фиг. 13.1, мо­
же да се нарече хибридftа, защото съдържа и
цифрови, и аналогови устройства. Кодира­
щите и декодиращите устройства, които
преобразуват информацията от аналогов в
цифров и от цифров в аналогов вид, се нари­
чат итперфейстt устройства. Обикновено
думата итперфейсен (или съгласуващ) се

АналогоВ
Kogupaщo
Блоk за
Дekogep
АналогоВ
Bxog
ycmpoucmBo
uзxog
.._ _. ..
г- цuфg,ова
---
--
-
0-ЗV
АUП
обра omka
UАП
0-ЗV
Фиг. 13.1 . Цифрова с11стема с аналогов вход 11 аналогов изход
използва за устройства или схеми, които
осигуряват съвместната работа на блокове,
работещи в различни режими.
Входният блок от фиг. 13 .l извежда на из­
хода си аналогово напрежение в обхвата от
О до 3 V. Възможно е това напрежение да се
получава от датчик. Датчикът (нарича се
още сензор) е преобразувател на енергия,
т. е. устройство, което преобразува енергия
от един вид в друг. Например за входен дат­
чик може да се използва фотоклетка, на чий­
то изход се получава напрежение, пропор­
ционално на интензитета на светлината. В
този случай фотоклетката преобразува свет­
линната енергия в електрическа. Други пре­
образуватели на енергия са микрофоните,
високоговорителите, фоторезисторните еле­
менти и температурните сензори.
13.1 . ЦИФРОВО-АНАЛОГОВО
ПРЕОБРАЗУВАНЕ
Да разгледаме ЦАП от фиг. 13.1. Да предпо­
ложим, че искаме да преобразуваме двоич­
ното число, получено от обработващия блок,
в изходно напрежение между О и 3 V. Както
при всяко декодиращо устройство , първо
трябва да се състави таблица на истинност за
всички възможни случаи. В табл. 13.1 са по­
казани възможните двоични нива на четири­
те входа (D, С, В, А) на ЦАП. На всяка логи­
ческа 1 съответства напрежение между +3 и
+ 5 V. На всяка логическ<~ О съответства око­
ло О V. Изходните напрежения са показани в
най-дяс ната колона на таблицата. Ако на
входа на ЦАП има 0000, нанрежеmiето на
изхода е +О V. Ако на входа има 0001 , изход­
ното напрежение е 0,2 V. Ако на входа има
00 10, изходното напрежение е 0,4 V. Във
всеки следващ ред на таблицата напрежение­
то на аналоговия изход нараства с 0,2 V.
На фиг. 13 .2 е показана блокова схема на
ЦАП . Цифровите входове (D, С, В и А) са
отляво . Декодерът се състои от две части-
23
f:~ii.11111a J.,.J, 'Jaii.11111 .11101 IICIIIIIIIOCI 11<1 Jl \fl
Цuфро6u
АналогоВ
6xogo6e
uэxog
D
с
в
А
Наnрежение, V
.
Peg 1
о
о
о
о
о
Peg 2
о
о
о
1
0.2
Peg 3
о
о
1
о
0.4
Peg 4
о
о
1
1
0.6
Peg5·
о
1
о
о
0.8
Peg 6
о
1
о
1
1.0
Peg 7
о
1
1
о
1.2
Peg 8
о
1
1
1
1.4
Peg 9
1
о
о
о
1.6
Peg 10
1
о
о
1
1.8
Peg 11
1
о
1
о
2.0
Peg 12
1
о
1
1
2.2
Peg 13
1
1
о
о
2.4
Peg 14
1
1
о
1
2.6
Peg 15
1
1
1
о
2.8
Peg 16
1
1
1
1
3.0
резисторна схема и сумиращ усилвател.
Изходният сигнал се подава на волтметъра,
показан отдясно на фигурата.
Резисторната схема трябва да отчете фак­
та, че на логическо ниво l на входа С съот­
ветства два пьти по-голяма стойност на нап­
режението отколкото на логическо ниво l на
входа В и четири пъти по-голяма стойност
отколкото на лошческо ниво 1 на входа А.
Това може да се реализира чрез резисторни
схеми с различни конфигурации, наречени
ре з истории матрици .
Изходното напрежение от резисторната
схема постъпва на входа на сумиращия усил­
вател от фиг. 13 .2, който го усилва така, че да
се получат напрежеШIЯта от най-дясната ко­
лона на табл. 13.1. В сумиращия усилвател
353

ЦИФРОВ
вход
{8)(4)(2)11)
DСВА
ЦАП
АНАЛОГОВ
изход
Фиr. 13.2 . Блокова схема на ЦАП
обикновено се използва интегрална схема,
наречена операциоиен усилвател (ОУ).
И така специалният декодер, наречен
ЦАП, се състои от две части - група от ре­
зистори, свързани в резисторна матрица, и
ОУ, който се използва като сумиращ усилва­
тел.
Тест
l. Специалното кодиращо устройство, което
преобразува информацията от аналогова
в цифрова, се нарича __.
2. Специалното декодиращо устройство, ко­
ето преобразува информацията от цифро-
ва в аналогова, се нарича ___.
3. ЦАП се състои от
__
схема и __
усилвател.
4. Съкращението ОУ означава _ _.
13.2 . ОПЕРАЦИОННИ УСИЛВАТЕЛИ
Специалните усилватели, наречени опера­
ционни усилват ел и , се характеризират с го­
лям входен импеданс, малък изходен импе­
данс и променливо усилване, което може да
се настройва с помощта на външни резисто­
ри. Символното означение на ОУ е показано
на фиг. lЗ . За. ОУ има два входа. Горният
вход се нарича инвертиращ . Той се означа­
ва със символа минус (- ) . Другият вход се
нарича ие инв ертиращ и се означава със
символа плюс (+). И1ходът на ОУ е от дяс­
ната страна на символ а.
354
Ин6ерmuращ 6xog ,=t>-
Иэxog
Heuн6epmupaщ 6xog
~
v...
1
Vout
1
{6)
Фиr. 13.3 . Операционен усилвател. а. Символно
означение. 6. С входен резистор 11 резистор за
обратна връзка
ОУ почти никога не се използва самосто­
ятелно. Обикновено към него се свързват
два резистора, които определят усилването
на усилвателя . Резисторът R;n се нарича вхо­
ден резистор , а резисторът Rr- резистор
за обратна връзка. Коефициентът на усил­
ване по напрежение на така формирания
усилвател се определя по простата формула
Да предполоЖИ.\1, че съпротивленията на
резисторите , свързани към ОУ, са Rr = 1О kO.
и R;n = 1О kO. . Ако използваме н ашата фор­
мул а за коефициента на усилване по напр е­
жение, ще получим, че

Au= Rr1Ri" = 10000110000= 1.
Усилването на усилвателя е 1. Ако напри­
мер на входа на схемата от фиг. 13.36 се по­
даде напрежение Цn = 5 V, на изхода ще се
получи напрежение Uo = 5 V Тъй като се из­
ползва инвертира~т вход, при входно
напрежение +5 V ще се полуqи изходно нап­
режение -5 V Коефициентът на усилване
по напрежение може да се изqисли и по фор­
мулата
За нашия пример по тази формула ще се
полуqи
Au=Ио/Иin=5/5=1,
т. е. отново съ~т резултат .
Да предположим, че съпротивленията на
резисторитесаRr= 10kOиRin= 1kO,как­
то е показано на фиг. 13.4 . Какво ще бъде
усилването на тази схема? Можем да го из­
qислим по формулата
Au =Rr/Rin = 10000/ 1000 = 10.
Усилването по напрежение е 10. Какво ще
бъде напрежението на изхода, ако напреже­
нието на входа е 0,5 V? Tъi:i като усилване­
то е 1О, входното напрежение 0,5 V, умноже­
но по 1О, е 5 V Волтметърът, показан на из­
хода на схемата от фиг. 13.4, ще показва-
5V
Да обобщим . ОУ е част от ЦАП. Той се
използва като сумиращ усилвател. Усилва­
нето му се определя лесно като отношение
на съпротивленията на резистора за обратна
връзка и входния рез истор .
10 kП
?
Ф11r. 13.4. Схема на усилиател с ОУ
Тест
5. Разmедайте фиг.lЗ.Зб. Резисторът Rr се
нарича __.
6. Разmедайте фиг.13.36. Резисторът Bin се
нарича _ _
.
7. Какво е усилването по напрежение на ОУ
отфиг.13.3б,акоRг = 20k0иRin = 1 kO?
8. Какво ще бъде напрежението на изхода на
ОУ от въпрос 7, ако входното напрежение
е +0,2 V?
13.3 . ПРОСТ ЦИФРОВО-АНАЛОГОВ
ПРЕОБРАЗУВАТЕЛ
На фиг. 13.3 е показана схема на прост
ЦАП. Схемата е съставена от две секции.
Резисторната схема отляво се състои от ре­
зисторите R1 , R2, Rз и R4. Сумиращият усил­
вател отдясно се състои от ОУ и резистор за
обратна връзка. Входното напрежение Цn =
3 V се подава на ключоветеД С, В и А. Из­
ходното напрежение се измерва от волтме­
тър . Обърнете внимание, че ОУ изисква не­
обичайно захранване - два захранващи из­
точника- за +1Ои-1ОV
Когато всички ключове са свързани към
маса (О V), както е показано на фиг. 13.5,
входното напрежение в т. А е О V и изходно­
то напрежение също е О V Това съответства
на ред 1 от табл. 13.1. Ако превключим клю­
ча А в положение 1, входното наррежение 3
V се подава към ОУ. Сега можем да изчис­
лим усилването на усилвателя. То зависи от
съпротивлението на резистора за обратна
връзка Rr = 1О kO и от съпротивлението на
входния резистор R i"' което е равно на съп­
ротивлението на R, = 150 kO. Ако използва­
ме формулата за усилването , ще получим
Au= R,· 1Rin= 10000/150000 = 0,066.
За да изчислим изходното напрежение,
трябва да умножим усилването по входното
напреж ение :
Ио=Au: Иin=0,066Х3=0,2V
Следователно, когато на входа на ЦАП с е
подаде двоичният код ООО 1, напрежен ието
355

ДВОИЧЕН ВХОД
J8
зv v"'
Фю·. 13.5. Схема •ш ЦАП
на изхода ще бъде 0,2 V. Това удовлетворя­
ва и:шскванията на ред 2 от табл . !3.1.
Нека сега подадем на вход~• на ЦАП кода
0010. Ключът В се премесша в положение 1
и подава напрежение 3 V към ОУ. Усилване­
тое
А"= Rr / R;n = 10000174000 =О, 133.
Ако умножим усилването по входното
напрежение, ще получим, че изходното нап­
режение· е 0.4 V. Това удовлетворява изиск­
ванията на ред 3 от табл. 13.1 .
Можете да се уверите, че при ненко след­
ващо нарастване на двоичюш код на входа
напрежението на изхода на ЦАП ще нараст­
ва с 0,2 V. Това се дължи на нарастването на
коефициента на усилване по напрежение на
усилвателя, когато превключваме резисто ··
рите. Ако е свързан само резисторът R4 (при
вкпючен ключ D), усилването ще бъде
All = Rr /R;,, = 10000/74000 = 0,535.
Това усилване, умножено по входното
напрежение 3 V, дава изходно напрежение
1,6 V. Това съответства на ред 9 от табл .
13.1 .
Когато всички кmочове са nклюqени. в по-
356
АНАЛОГОВ
изход
ложение 1, напрежението на изхода на ОУ
ще бъде 3 V, защото усилването на усилва­
теля ще бъде 1.
Може да се и:шолзват всякакви входю1
напрежения в границите на захранващото
напрежение на ОУ (± JО V). Може да се до­
бавят нови двоични разреди чрез добавяне
на нови кmочове. Ако на фш·. 13 .5 се добави
кmоч за позицията с тегло 16, за него ще
трябва резистор със съпротивление, равно
на половината от съпротивлението на R4,
т. е. 9350 kO. Тогава съпротивлението на
резистора за обратна връзка ще трябва да се
промени на 5 kO. На входа ще се подава 5-
разредно двоично число, а напрежението на
изхода отново ще се. изменя в интервала от
0до3\Z
Про,::тата схема на ЦАП от фиг. 13.5 има
два недостатъка -- тя изисква голям набор
от рез истори с различни съпротивлешrя и
има ниска точност.
Тест
9. Изчислете коефиц,иента на усилване по
напрежепие на ОУ от фиг. 13.5, когато е
включен само ключът С.
1О. Като използвате коефициента на усилва­
Н\': от въпрос 9, изчислете наnрежението

на изхода на ЦАП, когато е включен са­
мо ключът с.
11. Посочете два недостатъка на простия
ЦАП от фиг. 13.5.
13.4. ЦАП С R-2R МАТРИЦА
ЦАП се състоят от резисторна схема и су­
миращ усилвател. На фиг. 13.6 е показан
един тип резисторна схема, която определя
точните тегла, съответстващи на двоичните
входове. Тази схема се нарича обикновено
R-2R матрица. Предимството на този начин
на свързване на резисторите е в това, че се
използват само две стойности на съпротив­
ленията. Съпротивлението на резисторите
R,, R2, Rз, R4 и Rs е 20 kD., а на резисторите
R6, R1, Rs и Rr е 1О kD.. Името на тази схема
произлиза от факта, че съпротивлението на
всички "хоризонтални" резистори от матри­
цата е два пъти по-голямо от съпротивлени­
ето на "вертикалните" резистори.
3.75 v
...
ДВОИЧЕН
вход
42
Сумиращият усилвател от фиг. 13.6 е съ­
щият както този в преобразувателя, разгле­
дан в предната точка 13.3. Обърнете отново
внимание на двойното захранване на ОУ.
Действието на този ЦАП е същото като
на простата схема от т. 13.3. То се описва
подробно с табл. 13 .2 . Обърнете внимание,
че в този преобразувател се използва вход­
но напрежение 3,75 V От табл. 13.2 се виж­
да, че всяка двоична единица от числото на
входа прибавя 0,25 V към изходното напре­
жение. Всяка нула в лявата част на таблица­
та означава, че на съответния вход се пода­
ва напрежение О V, а всяка единица означа­
ва , че на съответния вход се подава напре­
жение 3, 75 V Стойността на входното нап­
режение е избрана 3,75 V, защото това нап­
режение е много близко до изходното напре­
жение на най-често използваните TTL броя­
чи и други ИС. Следователно входовете (D,
С, В, А) на схемата от фиг. 13.6 може да се
свържат направо към изходите на TTL ИС.
На практика обаче напреженията на изходи-
Резuсmорна маmрuца
Фиr. 13.6 . Схема на ЦАП с резисторна матрица R -2R
357

· l<tii шна 1.,. 2. Г~ii.шна 11а ~~~""'"oct на Lt \11
те на интегралните схеми не са еднакви и за­
това трябва да се изравнят с помощта на до­
пълнителна схема.
Към ЦАП от фиг. 13.6 може да се приба­
вят още двоични разреди {с тerno 16, 32, 64
и т. н.). За тази цел трябва да се прибавят
нови резистори, свързани по същия начин.
Разrnедахме две схеми на цифрово-анало­
гови преобразуватели. Резисторната матри­
ца от тип R-2R ,има някои предимства пред
по-простата схема. Основните блокове на
ЦАП са резисторната схема и сумиращият
усилаател.
Тест
12. ЦАП от фиг. 13.6 използва стъпаловид­
на схема от тип __.
13. Разrnедайте фиг. 13.6 . Усилването на ОУ
е най-голямо, когато всички входни клю­
чове са в положение __ (0, 1).
14. Разгледайте фиг. 13.6 и табл. 13.2 . Усилва­
нето на ОУ е най-малко, когато само клю­
чът__(А, В, С,D)евположение 1.
358
13.5 . АНАЛОГОВО-ЦИФРОВ
ПРЕОБРАЗУВАТЕЛ
АЦП е специфично кодиращо устройство.
На фиг. 13.7 е показана най-обща блокова
схема на АЦП. На входа на преобразувате­
ля се подава напрежение с променлива стой­
ност. В този пример напрежението се изме­
ня в интервала между О и 3 V. На изхода на
АЦП се получава двоично число. АЦП от
фиг. 13.7 преобразува аналоговото напреже­
ние на входа в 4-разредно двоично число. И
тук, както и при разгледаните по-рано коди­
ращи устройства, е добре да се определи
точно съответствието между стойностите на
входа и изхода. Таблицата на истинност 13 .3
показва как трябва да работи този АЦП. От
ред 1 се вижда , че когато напрежението на
входа е О V, на изхода трябва да има 0000.
Ред 2 показва, че при напрежение на входа
0,2 V на изхода трябва да има ООО 1. Всяко
нарастване на входното напрежение с 0,2 V
прибавя 1 към двоичния код на изхода. Пос­
ледният ред 16 показва, че при напрежение
l<tii.ншa 1. '· · '· " laii.11111a 11<~ lllllll\1100 11<~ .\ЦII
Peq 16
3.0
1
1
1
1

АНАЛОГОВ
ВХОД
G-ЗV
АЦП
ДВОИЧЕН
ИЗХОД
Фиг. 13.7. Блокова схема на АЦП
на входа 3 V на изхода трябва да има 1111.
Вижда се, че тази таблица на истинност е
същата като табл. 13.1, но местата на входа
п изхода са разменени.
Табmщата на истинност на АЦП изглежда
проста, но електронната схема, която реали­
зира тази функция, е сравнително сложна.
На фиг. 13.8 е показана една схема на АЦП.
Тя съдържа компаратор на напрежение,
логически елемент И, брояч и ЦАП. Вие
познавате всичките тези блокове освен ком­
паратора.
Аналоговият вход е показан в лявата част
на фиг. 13.8 . Компараторът сравнява вход­
ното напрежение, подадено на входа А, с
напрежението на входа В, получено от изхо­
да на ЦАП. Ако напрежението на входа А е
по-голямо от напрежението на входа В, ком­
параторът разрешава на тактовите импулси
да увеличават съдържанието на брояча. Съ-
8
·'
r
Десеmuчен
ДВОИЧЕН
изход
4
2
с
в
А
)-
бро;~ч
.lS..
и
>CLK
~
Takmo8u uмnyлcu
АНАЛОГОВ
ВХОД о-зv
1
,.-!.
..
Комnаратор ~
Обраm -t a Врьэkа
Фю·. 13.8. Блокова схема на АЦП от броичен тип
~
в
с
ЦАП
-
о
359

държанието на брояча нараства, докато вър­
натото от ЦАП напрежение стане по-голямо
от входното . Тогава компараторът забраня­
ва увеличаването на съдържанието на броя­
ча. Нека входното напрежение е 2 V. Съглас­
но табл. 13 .3 съдържанието на брояча тряб­
ва да нараства до 1010, преди да ~пре. След
това броячът се нулира и отново започва да
брои .
Нека в т. Х на изхода на компаратора да
има логическа 1, съдържанието на брояча да
бъде 0000 и на аналоговия вход да има нап­
режение 0 ,55 V. Логическото ниво 1 в т. Х
активира елемента И и първият тактов им­
пулс достига до входа CLK на брояча. Съ­
държанието на брояча се увеличава с 1. По­
казанието на дисплея (в горната дясна част
на фигурата) става ООО 1. Освен това кодът
ООО 1 се подава на входа на ЦАП .
Съrnасно табл. 13.1 на изхода на ЦАП се
получава напрежение 0,2 V. Това напреже­
ние се връща обратно на входа В на компа­
ратора. Компараторът сравнява напрежени­
ята на входовете си. Напрежението на входа
А е по-високо (0,55 V). На изхода на компа­
ратора се извежда логическа 1. Тази логи­
ческа 1 активира елемента И, който пропус­
ка следващия тактов импулс към брояча.
Съдържанието на брояча нараства с 1 и ста­
ва 0010. Този код се подава на входа на
ЦАП.
Съrnасно табл. 13.1 на изхода на ЦАП се
получава напрежение 0,4 V. Това напреже­
ние се връща обратно на входа В на компа­
ратора. Компараторът отново сравнява нап­
реженията на входовете си. Напрежението
на входа А все още е по-голямо и на изхода
на компаратора се извежда логическа 1. Та­
зи логическа 1 активира елемента И, който
пропуска следващия тактов импулс към бро­
яча. Съдържанието на брояча нараства с 1 и
става ОО 11. Този код се подава на входа на
ЦАП .
Съrnасно табл. 13.1 на изхода на ЦАП се
получава напрежение 0,6 V. Това напреже­
ние се връща обратно на входа В на компа­
ратора. Компараторът отново сравнява нап­
реженията на входовете си. Този път напре­
жението на входа В е по-високо от напреже­
нието на входа А. На изхода на компаратора
се извежда логическа О, която блокира вхо­
да на елемента И. Тактовите импулси вече
360
не могат да достигнат до брояча и съдържа­
нието му остава ОО 11 . Това е двоичният код ,
който съответства на входното напр ежение
0,55 V. Ред 4 от таб!I. 13 .3 показва , че кодът
0011 съог.&етства на напрежение 0 ,6 V. Сле­
дователно резултатът на нашия АЦП съот­
ветства на таблицата на истинност (в грани­
ците на стъпката 0,2 V).
Ако напрежението на входа беше 1,2 V,
съrnасно табл. 13.3 на изхода би трябвало да
се получи двоичен код-0110. Броячът щеше
да nреброи от 0000 до 01 10 , преди да бъде
блокиран от компаратора . При напрежение
на входа 2,8 V броячът щеше да преброи от
0000 до 111 О . Обърнете внимание, че извър­
шването на аналогово -цифровото преобра­
зуване изисква известно време . В повечето
случаи обаче това забавяне не създава проб­
леми , защото може да се използват доста­
тъчно бързи тактови генератори.
Вие вече разбирате защо разrnедахме
ЦАП преди АЦП. Този АЦП се нарича АЦП
от броячеи тип . Той е сравнително сложен
и за функционирането му е необходим ЦАП.
Характерно за него е постепенно нараства­
щото напрежение , което се връща от ЦАП
към компаратора. Ако начертаете графиката
на това напрежение, ще видите, че изглежда
назъбена като трион . Такова наnрежение
често се нарича трионообразно .
Тест
15 . АЦП преобразува
__
входно напре­
жение в __ изход.
16. Разгледайте фиг. 13.8 . Ако аналоговото
входно напрежение е 1 V, на изхода ще
има
17. Разгледайте фиг. 13.8 . Когато напреже­
нието в т. В е по-малко от напрежението
в т. А, в т. Х на изхода на компаратора
има логическа __ ( 1, 0) . В резултат
на това тактовите импулси __ (пре­
минават, не nреминават) през логичес­
кия елемент И.
18. Устройството от фиг. 13.8 се нарича
АЦП от __ тип.

13.6 . 1\ОМПАРАТОРИ НА НАПРЕЖЕНИЕ
Ние вече използвахме компаратор на напре­
жение в предиiШiата точка. Вv.дяУ..ме, че той
сравнява две напрежения и показва кое от
двете е по-голямо. На фиг. 13.9 е показана
блокова схема на компаратор. Ако напреже­
нието на входа А е по-голямо от напрежени­
ето на входа В. на изхода се появява логи­
ческа О. На фигурата това е означено с А >
В=1иВ>А=О.
На фиг. 13.10 е показана схема на комПа­
ратор. Основният елемент в него е операци­
онният усилвател. Напрежението на входа А
е1,5V,анавходаВеОV.Волтметърътна
изхода показва 3,5 V или логическа 1.
1.5V~A
'-1
ВХОДОВЕ
1.5V+~ ..._А
-~1
ВХОДОВЕ
2V~B
~1.
(а}
На фиг. 13 .106 напрежението на входа В
се е увеm~rило на 2 V. На входа А все още
има 1,5 V. Напрежението на входа В е по-го­
лямо от напрежението на входа А. Наnреже­
нието на изхода на компаратора е около О V
(всъщност то е около -0,6 V), което съот­
ветства на логическа О.
Компараторът в схемата на АЦП от фиг.
ВХОДОВЕ
А
в
Комnаратор
на
наnре>kенuя
изход
х А>В=1
В>А=О
Фиг. 13.9, Блокова схема на комnаратор на
наnрежения
А>В=1
В>А=О
(6}
Фиг. 13.10. Схема на комиаратор на наnрежения. а. С по-голямо напрсжение на входа А. б. С 11о-голямо
напрежение на входа В
361

13.8 работи по същия начин. Предназначе­
нието на ценеравия диод в схемата на ком­
паратора от фиг. 13.10 е да фиксира изход­
ното напрежение на нива около +3,5 или О V.
Без ценеровил диод изходното напрежение
ще бъде около +9 или -9 V . Напреженията
+3,5 и О V са по-подходящи за TTL ИС, ко­
ито вероятно ще използвате.
Тест
19. Компараторът, показан на фиг. 13.8,
сравнява две __ (двоични числа, де­
сети'iНИ числа, постоянни напрежения).
20. Схемата на компаратор на напрежение
може да съдържа __, няколко резис­
тора и ценеров дИОд.
21. Разrnедайте фиг. 13 .l О. Когато напреже­
нието на входа В стане по-голямо от нап­
режението на входа А, логическото ниво
но изхода на ОУ се променя __ от ( 1,
О)на__(1,0).
13.7 . ПРОСТ ЦИФРОВ ВОЛТМЕТЪР
Едно от приложенията на АЦП е в цифро­
вите волтметри. Ние вече познаваме всич­
ки подсистеми, които участват в системата
на цифровия волтметър. На фиг. 13.11 е по­
казана блокова схема на прост цифров вол­
тметър. АЦП преобразува аналоговото
напрежение в двоичен код. Двоичният код
се изпраща на декодер, който го преобразу­
ва в седемсегментен код. Седемсегмент­
ният код се подава на индикатор, който по­
казва напрежението във вид на десетично
число. На фигурата е показано, че когато
на входа на АЦП е подадено напрежение 7
V, на изхода му се получава двоичният код
О 111. Декодерът активира шините а - с на
АНАЛОГОВ
вход
ЦАП
Дekogep
01,,
седемсегментния индикатор. Съответните
сегменти на индикатора светват и на него
се появява цифрата 7. Забележете, че АЦП
действа и като декодер, тъй като преобра­
зува ан~~оговия входен сигнал в двоичен
изходен код.
На фиг. 13.12 е показана схема на свърз­
ване на прост цифров волтметър . Той съ­
държа компаратор на напрежение, логичес­
ки елемент И, брояч, декодер, седемеегмен­
тен индикатор и ЦАП. Тази схема се захран­
ва от няколко източника на напрежение. За
ОУ 741 са необходими два захранващи из­
точника с напрежение +1О и -1 О V. Седем­
сегментният светодиоден индикатор и TTL
ИС 7408, 7493 и 7447 се захранват от източ­
ник с напрежение 5 V. На входа на волтметъ­
ра се подава постоянно напрежение между О
и10v.
Да предположим, че на входа на цифровия
волтметър от фиг. 13.12 е подадено напре­
жение 2 V. Броячът се нулира. Компарато­
рът сравнява напрежението на входовете А и
В. Тъй като напрежението на входа А е по­
голямо(А=2V,В =ОV),наизходанаком­
паратора има логическа 1. Тази логическа 1
позволява на тактовия импулс да премине
през елемента И. Съдържанието на брояча
се увеличава с 1 и става ООО 1. Кодът ООО 1 се
подава на декодера. Декодерът активира сег­
ментите Ь и с на индикатора, който показва
цифрата 1. Кодът ООО 1 се подава и на ЦАП.
На входа на ОУ се подават около 3,2 V от
брояча през резистор 150 kO.. Усилването
наОУе
А"= Rr 1R;п = 47000/150000 = 0,31.
Напрежението на ИЗХ()Да е
И,,=АихU;" = 0,31х3,2 =1V.
8 ДЕСЕТИЧЕН
изход
~----~ ~----~ 11, ь, с
Фиr. 13.11 . Блокова схема на прост цифров волтметьр
362

w
Нулuране 8 t Нулuране
О Броене
RG(1 1f
Takmo8u•
~
uмnyлcu
АНМОГОВ
вход
~ Фиr. 13.12 . Схема на свързване 11а прост цифров волтметър
+5V
+6V
Обратна Връзl<а
ДЕСЕТИЧЕН +5V
изход
о
~··Ll
Peзucmop
эа насmройl<а

Следователно на входа на компаратора се
връща напрежение 1 \Z
Компараторът отново сравнява напреже­
юшта на входовете А и В. Тъй като напреже­
нието на входа на компаратора вс<.J още е 2
V, напрежението на входа А е по-голямо.
Компараторът подава логическа l на еле­
мента И. Елементът И пропуска втория так­
тов ИJ\Шулс към брояча. Съдържанието на
брояча се увеличава на 0010. 0010 се деко­
дира и на седемсегментния индикатор се по­
янява цифрата 2. Кодът ОО 1О се подава и на
ЦАП На изхода на ЦАП се извежда напре­
жение около 2 V, което се връща обратно на
входа В на компаратора.
Сега индикаторът показва 2. На входа А
на компаратора все още има 2 V. Компарато­
рът сравнява напреженията на входовете А и
В. Сега напрежението на входа В е малко по­
голямо. На изходаХна компаратора се поя­
вява логическа О. Елементът И се блокира и
тактовите импулси не могат да достигат до
брояча. Броячът спира да брои на 2 и тази
цифра остава на изходния индикатор. Това е
стойността на напрежението, подадено на
аналоговия вход.
Схемата на цифровия вотметър от фиг.
13.12 илюстрира основните принципи на
действие на цифровите волтметри. Тя показ­
ва как могат да се използват малки и средни
ИС за реализиране на по-сложни функции.
Тази схема е прост пример на хибридна
електронна система, която съдържа както
цифрови, така и аналогови елементи.
В съвременните цифрови волтметри и
му:пиметри се използват специализирани
АЦП в големи ИС, които се предлагат от
много производители. В една-единствена
CMOS ИС се съдържат АЦП, седемсегмен­
тни декодери, драйвери за индикаторите и
тактов генератор.
Тест
22. Едно от приложенията на АЦП е в
23. Разгледайте фиг. 13.12 . Простият циф­
ров вотметър може да се разглежда ка­
то __ (цифрова, хибридна) система,
защото съдържа както цифрови, така и
аналогови ИС.
24. Разгледайте фит. 13.12 . Когато броячът е
364
нулиран (състояние 0000), напрежение­
то на обратната връзка ще бъде около
v.
25. Разmедайте фиг. 13.12. Ако напрежение­
то на аналоговия вход е 3,5 V и броячът
е нулиран, колко тактови импулса ще
достигнат до ИС 7493, преди да спре
брояtrЬт?
26. Разгледайте фиг. 13.12 . Ако напрежение­
то на аналоговия вход е 4,6 V, след спи­
рането на брояча индикаторът ще показ-
ва
V.
13.8 . ДРУГИ СХЕМИ НА АЦП
В т. 13.5 разгледахме АЦП от броячен тип.
Тук ще разтедаме други два типа АЦП.
На фиг.l3 .13 е показан АЦП с лшtейно на­
растващо напре:жепие. Действието му е
подобно на действието на АЦП от броячен
тип, показан на фиг.13.8. Единствената нова
подсистема в него е генераторът на линейно
нарастващо (трионообразно) напрежение,
показан в лявата част на фигурата. Сигна­
лът, генериран от този генератор, е показан
на фиr. 13.14а.
Нека на аналоговия вход на АЦП от фиг.
13.13 има 3 V. Това е показано на фиг.
13.14а. Напрежението от генератора започ­
ва да нараства, но отначало то все още е по­
ниско от напрежението на входа А. На изхо­
да на компаратора има логическа 1, която
разрешава на логическия елемент И да про­
пуска тактовите импулси. На фиг.13.14а са
показани три таь:тови импулса, преминали
през елемента И преди напрежението от ге­
нератора да стане по-голямо от входното
напрежение. В точка У на изхода на компа­
ратора се появява логическа О. Елементът И
се блокира и броячът спира да брои в състо­
яние ОО 11. Това означава, че напрежението
навходае3V.
На фиг. 13.146 е показан друг пример.
Напрежението на входа на АЦП е 6 V. Нап­
режението от генератора започва да нараст­
ва. Отначало на изхода на компаратора има
логическа 1, защото напрежението на входа
А е по-голямо от напрежението на входа В.
Съдържанието на брояча се увеличава. В
точка Z напрежението от генератора става
по-голямо от U;n. В този момент на изхода

TakmoBtt
uмnyлcu
АНАЛОГОВ
А
вход v~------~
Генератор
на лuнеuно
нарастВащо
наnреЖение
в
Комnаратор
на
нanpe>keнue
Фиr. 13.13 . БлfJкоuа схема на АЦП с JIИIIeйнo нарастващо напрежение
АналогоВ Bxog 3 V
Десеmuчен
брояч
CLK
ДВОИЧЕН
и~ход
42
7V
( v.n)
- -- - w'""------;t----7'"'-------+- -
Лuнеuно
нарастВащо
наnреЖение
Изхоg на
kомnаратора
Takrno8u uмnyлcu •
•
•
kьмброяча _ _ _
дВоично nokaзaнue
0011
АналогоВ Bxog 6 V ------------,•"-+-
~V;nl
Лuнеuчо
но.1расmВащс
~о~аnреЖевuе
Изхоg на
koмnapamopa
Takтo8u uмnyлcu
'<ьм брояча
ДВоuчно nokaэaнtJe
оно
lбJ
ov
1
-----0
0011
7V
ov
о
0110
Фиr. 13 .1 4 . Вр <:м едиаJ'рам~t на Л ЦП с лию:ii11о нарастоашо н:~nрежсю! е. и. С 3 \-'
на В'\:ода. fi. С 6 У на входа
365

на компаратора се появява логическа О, коя­
то блокира елемента И. Тактовите импулси
вече не могат да достигат до брояча. Броя­
чът спира в състояние О 11 О, което съответс­
тва на напрежение 6 V на входа.
Недостатък на ЦАП с линейно нараства­
що напрежение е дългото време, необходи­
мо за преобразуване на по-високите напре­
жения. Ако например изходният двоичен
код съдържа осем десетични разреда, на
брояча може да се наложи да брои до 255.
Този недостатък може да се избегне, ако се
използва АЦП от друг тип - АЦП с пораз­
редно кодиране.
Блоковата схема на АЦП с поразредно
кодиране (нарича се още АЦП с последова­
телни приближенил) е показана на фиг.
13.15. Преобразувателят се състои от ком­
паратор на напрежение, ЦАП и един нов ло­
гически блок, наречен блок за поразредно
кодиране.
Нека на аналоговия вход да има напреже­
ние 7 V. Отначало АЦП прави "предrюложе­
ние" за входното напрежение. За тази цел
блокът за поразредво кодиране поставя 1 в
най-старшия разред. Това е показано в блок
1 на блоковата схема, показана на фиг.
13.16. Резултатът (1000) се връща обратно
на компаратора през ЦАП. В блок 2 от фиг.
13.16 компараторът отговаря на въпроса да­
ли стойността 1ООО е по-голяма от стойност­
та на входното напрежение. В случая отго­
ворът е да. В блок 3 блокът за поразредво
кодиране поставя О в разреда с тегло 8 и 1 в
разреда с тегло 4. Резултатът (О 1ОО) се връ­
ща обратно на коr.-mаратора през ЦАП. В
блок 4 от фиг. 13.16 компараторът отговаря
на въпроса дали стойността 0100 е по-голя­
ма от стойността на входното напрежение.
Отговорът е не. В блок 5 блокът за пораз­
редно кодиране поставя 1 в разреда с тегло
2. Резултатът (О 11 О) се връща обратно на
компаратора през ЦАП . В блок 6 от фиг.
13.16 компараторът отговаря на въпроса да­
ли стойността О 11 О е по-голяма от стойност­
та на входното напрежение. Отговорът е не .
В блок 7 блокът за поразредво кодиране
поставя 1 в разреда с тегло 1. Крайният ре­
зултат е О111 , което отговаря на 7 V.
В тази блокова схема промените в резул­
тата се из вършв аха от ло гиката за поразред­
но кодиране (блокове 3, 5 и 7) в зависимост
366
от резултатите от сравненията, получавани
от компаратора (блокове 2, 4 и 6).
·
Предимството на АЦП с поразредво ко­
диране е в това, че получава резултата с по­
малко стъпки. С други думи, процесът на
дигитализация (преобразуване в цифров
вид) е по-бърз. Този тип АЦП широко се из­
ползва.
Тест
27. Избройтетри типа схеми на АЦП.
28. АЦП от броячен nm използва ЦАП за
генериране на трионообразно напреже­
ние, което се връща на компаратора, до­
като АЦП с линейно нарастващо напре­
жение използва за тази цел __.
29. АЦП с поразредво кодиране е
__
(по-бърз, по-бавен) от АЦП, работещи с
трионообразно напрежение.
ЗО. Разгледайте фиг. 13.13. Генераторът на
трионообразно напрежение генерира
___ (три ъгъл ни,
правоъгълни) импулси.
31. Разгледайте фиг. 13.13. Ако входното
напрежение е 2 ·'1, а трионообразното
напрежение е О '1, логическото ниво на
изхода на компаратора е __ (0, 1) и
тактовите импулси могат да преминават
през логическия елемент И.
32. Разгледайте фиг. 13.15. Когато започва
ново преобразуване, __ поставя 1 в
най-старпrия разред и компараторът на
напрежение проверява дали входното
напрежение е по-високо от напрежение­
то, върнато в т. В.
13.9 . ХАРАКТЕРИСТИКИ НА АЦП
Производителите предлагат множество раз­
лични АЦП. Наскоро в една публикация бя­
ха изброени над 300 АЦП на различни про­
изводители.
В този раздел са дадени по-подробни све­
дения за някои от най-вююште характерис­
тики на АЦП.
Тпп на изхода
Обикновено АЦП се класифицират в зави­
симост от това, дали имат двоичен или десе­
тичен изход. АЦП с десетичен изход се из-

•.н
~.
-..._j
TakmoBu
uм n yлcu
v'"
АНАЛОГОВ
вход
-
А
,_.!!..
Блоk за
nораэреgно
kogupaнe
r-
Комnаратор
~
на
наnреЖенuе
Ф и г. 13.15. Бл окова сх ема на АЦП с поразр едно кодиране
8
ДВОИЧЕН
изход
42
ут'~'~
.2.
в
с
ЦАП
г
о

2
3
4
ЗаnисВане
на1В
нau-cmapwuя
бum
О 8 раэреgа
с mегло 8
1 8 раэреgа
с mегло 4
Резулmаm • 1ООО
Не
Резулmаm • 0100
Не
5
6
1 В разреgа
с mегло 2
Да
Резултат • 011 О
Не
7
Краен
реэулmаm • 0111
.---------.
1 8 раэреgа
с mегло 1
Фиr. 13.16 . Блокова схема на действието на АЦП с поразредко кодиране
ползват най-често като цифрови волтметри
в различни цифрови дисплеи и мултиметри.
АЦП с двоичен изход шvrат 1\J"ежду 4 и 16
разреда. Те най-често се използват като
нхс.дmi устройства в микропроцесор1-щ сис­
теми и понякога се наричат АЦП от мик­
ропроцесорен (JJ) тип.
368
Разрешаваща способност
Разреиюващата способност на АЦП с дво­
ичен изход се дефинира като брой на разре­
дите ua ltзхода. При АЦП с десетичен из­
ход (използвани в цифровите мултимечJИ)
тя се дефиш1ра като брой на десетичните

разреди на резултата (например 3 1/2 или 4
1/2). Типичните АЦП с двоичен изход имат
разрешаваща способност 4, 6, 8, 10, 12, 14
или 16 разреда. Грешките при преобразува­
нето, които се дължат на това, че аналогово­
то напрежение се представя с дискретни
стойности, се наричат грешки от дискрети­
зация.
Един 16-разреден АЦП е по-точен от 4-раз­
реден, защото разделя входното напрежение
на по-малки дискретни стъпки. Например
при един 4-разреден АЦП всяка стъпка е ед­
на петнадесета ч:аст (24 - 1 = 15) от входно­
то напрежение (по-точно от максималното
измервано входно напрежение- б. пр.). То­
ва значи, ч:е разрешаващата способност е
6,6 процента (1/15 х 100 = 6,7 процента).
Един 8-разреден АЦП ще работи с по-малки
стъпки. Техният брой ще бъде 255 (2 8 - 1 =
155). Това означава, че разрешаващата спо­
собност ще бъде 0,39 процента (1/255 х 100
= 0,39 процента). Следователно 8-разредни­
ят АЦП има по-добра разрешаваща способ­
ност от 4-разредния АЦП.
Точност
Разрешаващата способност на АЦП може да
се разглежда като присъща "цифрова" греш­
ка, дължаща се на дискретните стъпки на от­
читане на резултата. Друт източник на греш­
ки може да бъде аналоговата част на АЦП,
например компараторът. Грешки могат да се
въведат и от резисторната схема. Всички те­
зи грешки определят общата точност на
АЦП.
Обикновено точността на АЦП с двоичен
изход е от± 1/2 до± 2 от най-младшия бит.
Точността на АЦП с десетичен изход обик­
новено е в обхвата между 0,01 и 0,05 про­
цента.
Време за преобразуване
Времето за преобразуване е друга важна ха­
рактеристика на АЦП. Това е времето, необ­
ходимо на АЦП да преобразува аналоговото
входно напрежение в цифрови данни на из­
хода. Типичното време за преобразуване за
АЦП с двоични изходи е между 0,05 и l ОО
ms За АЦП с десетични изходи времето за
преобразуване е между 200 и 400 ms.
24
Други характерпетики
Други четири често използвани характерис­
тики на АЦП са захранващото напрежение,
логическите нива на изхода, входното нап­
режение и максималната разсейвана мощ­
ност. Обикновено захранващото напреже­
ние е +5 V. Някои АЦП обаче работят със
захранващи напрежения между +5 и + 15 V
Логическите нива на изхода могат да бъдат
TTL, CMOS или с три състояния. Обикнове­
но обхватът на входното напрежение е 5 V.
Максималната разсейвана мощност на АЦП
може да бъде в обхвата от 15 до 3000 mW
Тест
33. АЦП с двоичен изход понякога се нари­
ча АЦП от __ тип.
34. __ на АЦП
се дефинира като брой на
разредите в изхода на АЦП с двоичен
изход.
35. 8-разредният АЦП има по-голяма разре­
шаваща способност от __ (4=,12=)
-разредния.
36. Типичното време за преобразуване на
АЦП ; може да бъде около __ (ll О
ms, l s).
37. Типичната разсейвана мощност на АЦП
е около __ (850 mW, 1О mW).
38. Времето за преобразуване на АЦП с де­
сетични изходи е __ (по-голямо, по­
малко) от това на АЦП с двоични из­
ходи.
13.10. ЕДИН АЦП В ИНТЕГРАШЮ
ИЗПЪЛНЕНИЕ
В тази точка ще разгледаме по-подробно
един АЦП, който се предлага в интегрално
изпълнение. На фиг. 13.17 а е показано
разположението на изводите на 8-разредния
преобразувател ADC0804. Таблицата на
фиг. 13.176 съдържа името и функцията на
всеки от изводите на тази ИС.
АЦП ADC0804 е предназначен за пряко
свързване към микропроцесорите 8080,
80805 или Z80. Някои от имената на изводи­
т~~ съответстват на имената на изводите на
тези популярни микропроцесори. Например
имената RD, WR и INTR съответстват на
369

Д8уреgо8 kopnyc
~
lfD
WR
CLKIN
INTR
V.n (+1
V~n <-1
AGND
v,.f/2
DGND
(noeлeg оmгоре) ,
(1)
АЦП ADC0804
Из8оgХ Означение
1.
cs
2.
RD
3.
WR
4.
CLKIN
5.
INTR
6.
vin (+)
7.
v., (-)
8.
AGND
9.
v,.., /2
10.
DGND
11.
ов,
12.
DB6
13.
DBs
14.
DB4
15.
DВз
16.
DB2
17.
ов,
18.
DBo
19.
CLKR
20.
Vcc (ог ref)
370
Vcc
CLKR
080 (LSB)
ов,
ов"
DB1 (MSB )
Bxog,uзxog
uAu захранване
Bxog
Bxog
Bxog
Bxog
Изхоg
Bxog
Bxog
ЗахранВане
Bxog
ЗахранВане
Изхоg
Изхоg
Изхоg
Изхоg
Изхоg
Изхоg
Изхоg
Изхоg
Bxog
ЗахранВане
Фиr. 13.17. АЦП ADC0804. а. Схема на изводите. 6.
Означении и фу нкции на извод11те. (С любезното
разрешение на National Semiconductor Corporation.)
Избор на чun
Четене
Зanuc
ТаkтоВ Bxog
Лuнuя за nреkьсВане kьм мukponpoцecop
АнаАогоВо наnреженuе (nоАожuтеАен nолюс)
АналогоВо наnреженuе (отрuцателен nолюс)
Маса на аналого8uя сuгнм
ПроменлuВотоkоВо еталонно наnреженuе (+)
Маса на цuфроВuя сuгнал
Hau-cтapwu разреg на uзхоgнuте gаннu
Изхоgнu gаннu
Изхоgнu gаннu
Изхоgнu gаннu
Изхоgнu gаннu
Изхоgнu gаннu
Изхоgнu gаннu
Hau-млagwu разреg на uзхоgнuте gаннu
Към Външен реэuстор за таkтоВuя генератор
ЗахранВане +5 V u nърВuчно етаАонно аnреженuе•
(6)

+5, 12 V (еталонно нanpe>keнue)
АНАЛОГОВ
вход
._-+--------tv,"(+)
10kfi
. , ___ ___ ___ _-tV,nl-1
.. ---e ------IWR
+SV
8-разреgеи
АЦП
ДВОИЧЕН ИЗХОД
128643216842
DВ.,
DB6 t----'
D85 t-----'
ов.1---.------'
D~t-----------'
..-----1CLK R
(ADC0804)
D82 1--------. _..j
DS1
Cmapm
lс,
I 150pF
DB0 .----------------~
INTR
Фиr. 13.18. Схема на свърэване на тестова схема с CMOS АЦП ADC0804
изводите RD, WR и INTR на микропроцесо­
ра 8085. ADC0804 може да се свърже и :към
други популярни 8-битови микропроцесори
като 6800 или 6502. На входа "CS на АЦП
ADC0804 се подава сигнал за избор на чип
от схемата за декодиране на адресите.
ADC0804 е 8-разреден CMOS АЦП с по­
разредно кодиране. Изходите му са с три
състояшtя и затова той може да се свърже
прякG към шината за данни на микропроце­
сорна система. Този АЦП има двоичен из­
ход и се характеризира с малко време за
преобразуване - около 1ООр. Входовете и
изходите му са MOS и TTL съвместими. В
интегралната схема има вграден тактов ге­
нератор, за работата па който са необходи­
ми два външни елемсJпа (резистор и кон­
дензатор). ADC0804 работи със стандартно
захранващо напрежение + 5 V и може да пре­
образува вхоДШI аналогови напрежения в
обхватаотОдо5V.
Действието на АЦП ADC0804 може да се
демонстрира с помощта на схемата, показа­
на на фиг. 13.18. Предназначението на тази
схема е да преобразува в двоичен вид разли-
ката между опорното напрежение (в случая
5,12 V) и разликата между напрежението,
представляващо Иtn(+) и Иtn(-). В случая
разрешаващата способност на ADC0804 е 8
разреда или 0,39 процента. Това означава ,
че при всяко нарастване на входното напре­
жение с 0,02 V (5,12 V х 0,39 процента=
0,02 V) двоичният резултат трябва да нарас­
тва с една единица.
АЦП се задейства чрез краткотрайно
включване на ключа "Старт". Този АЦП е с
непре:къснато действие, защото непре:късна­
то преобразува аналоговото напрежение на
входа в цифров код на изхода. Входът WR
може да се разглежда като тактов вход, на
който се подава импулс от изхода INTR
след всяко аналогово-цифрово преобразува­
не. Процесът на преобразуване се стартира
при прехода от ниско към високо ШIВО на
входа WR Когато преобразуването приклю­
чи, показанието на двоичния дисплей се ак­
туализира и на изхода1N'fR се извежда от­
рицателен импулс, който се подава обратно
на входа WR, за да стартира ново аналогово­
цифрово преобразуване. Схемата от фиг.
371

13.18 извършва между 5000 и 1О ООО преоб­
разувания в секунда. Скоростта на
ADC0804 е толкова висока , защото работи
по метода на поразредвото кодиране .
Резисторът R, и кондензаторът с,, свърза­
ни към входовете CLK R и CLK IN на
ADC0804, осигуряват работата на вътреш­
ния тактов генератор. Изходите за данни
(DB7 - DBO) управляват двоичните свето­
диодни индикатори . Това са изходи за данни
с три състояния , активни при високо ниво .
Какво ще бъде състоянието на изхода на
схемата от фиг. 13.18, когато напрежението на
входа е 1,О V? Припомнете си, че всеки 0,2 V
прибавят една едитща към резултата. Ако раз­
делим 1,0 V на 0,2 V, ще получим 50. След ка­
то преобразуваме 50 в двоичен вид, ще полу­
чим, че индикаторите ще показват ОО 11 ОО 1О.
Тест
39 . АЦП ADC0804 е произведен по __
(TTL, CMOS) технология.
40. ADC0804 е АЦП __ от (индикаторен,
микропроцесорен) тип.
41. Разрешаващата способност на АЦП
ADC0804 е
42. Входовете и изходите на ADC0804 са
MOS и
съвместими.
43. Времето за преобразуване на ADC0804
е около __ (100 J.ls, 400 J.ls).
44. Разгледайте фиг.13 . 18. Елементите R, и
с, се използват от вътрешния __
(тактов генератор, компаратор).
45. Разгледайте фиг. 13 .18. Ако напрежение­
то на аналоговия вход е 2,0 V, състояни­
ето на двоичния изход е __.
46. Разгледайте фиг. 13.18. Цикълът на пре­
образуване на АЦП 9е стартира при пре­
ход __ (от ниско към високо, от висо­
ко към ниско ) ниво на входа WR
47. Разrnедайте фиг. 13.18. На кой от изхо­
дите на ADC0804 се получава отрицате­
лен импулс непосредствено след всяко
преобразуване?
13.11. ЦИФРОВ СВЕТЛОМЕР
АЦП е електронно устройство, което се из­
ползва за кодиране на аналогови напреже­
ния в цифров вид . Тези аналогови напреже-
372
ния често се получават от датчици . Напри­
мер фотоклетката преобразува интензитета
на светлината в променливо съпротивление,
респ. в променлив пад на напрежение.
На фиг. 13 .19 е показана схема на прост
цифров светломер. Както и в предишния
раздел, АЦП ADC0804 е свързан в режим
на непрекъснато преобразуване. Бутонът за
стартиране се натиска само веднъж в нача­
лото на работата . Аналоговото входно нап­
режение се измерва върху резистора R2.
Светлинният датчик (сензор) в тази схема е
фотоклетката (Rз) . Когато се увеличи интен­
зитетът на светлината, съпротивлението на
фотоклетката намалява . Намаляването на
съпротивлението на R3 води до увеличаване
на тока през последователно свързаните
резистори R2 и Rз. Увеличаването на тока
през Rz причинява пропорционално увели­
чаване на напрежението върху този резис­
тор. Това напрежение се подава на аналого­
вия вход на АЦП. Увеличаването на анало­
говото напрежение на входа на АЦП води до
увеличаване на показанието на двоичния из­
ход.
Фотоклетката от кадмиев сулфид в схема­
та от фиг. 13.19 представлява резистор с
променливо съпротивление. Когато се уве­
личи интензитетът на светлината, падаща
върху фотоклетката, съпротивлението нама­
лява. Максималното съпротивление на фо­
токлетката, използвана в тази схема, е около
500 kn, а минималното - около 1ОО n. Фо­
токлетката от кадмиев сулфид е най-чувст­
вителна към частта от светлинния спектър
между жълто и зелено. Фотоклетката се на­
рича още фоторезистор или фоторезис-
торен елемент .
•
В схемата от фиг. 13 . 19 могат да се изпол­
зват и други фотоклетки. Ако поставите в
схемата Друга фотоклетка, трябва да заме­
ните резистора R2, така че да се получи под­
ходящо мащабиране на цифровия изход.
На фиг. 13 .20 е показана друга схема на
светломер . Той показва относителния ин­
тензитет- в степени от О до 9 -на светли­
ната, която пада върху фотоклетката. Този
светломер е подобен на светломера от фиг.
13.19, но към .него е добавен тактов генера­
тор. Той е съставен от таймер 555, два ре­
зистора и кондензатор, свързани в схема на
мултивибратор. Схемата генерира сигнал с

вход
+5, 12 V ( еmалонно напреЖение)
V;n(+)
V;n(-)
+5v
Vcc
ДВОИЧЕН ИЗХОД
128643216842
D87
DB6 t---- '
DB!> 1------J
DB4 t-----------'
WR
8-разреgен
D83 1-----------'
АЦП
CLK R
(ADC0804)
DB2 t--------------~
.-- --U 'CLK IN
с,
т 150pF
АGND DGND
DB 1 1--------------------'
D80 t---------------------~
cs
RD
Фи1 ·. 13.19. Схема на свързване на цифров светломер с двоични изходи
честота около 1 Hz и с TTL нива. Това озна­
чава, че аналоговото входно напрежение се
преобразува в цифров вид само веднъж в се­
кунда. Ниската скорост на преобразуване
предотвратява "примигването" на седемсег­
ментния светодиоден индикатор.
Декодерът 7447А преобразува четирите
старши разреда (DB7, DB6, DB5 и DB4) на
изхода на АЦП. Освен това тази ИС управ­
лява сегментите на седемсегментния свето­
диоден индикатор. Седемте резистора със
съпротивление 150 О. между ИС 7447А и
индикатора ограничават до безопасни нива
токовете при включени сегменти.
И в тази схема, както и в предипmата (фиг.
13.19), изходът трябва да се мащабира, така
че показанието да бъде О при най-ниския из­
мерван интензитет и 9 при най-високия. За
тази цел трябва да се променя съпротивле­
нието на резистора R2. Ако съпротивление­
то на R" се намали, ще се намали и показа­
нието на изходния индикатор при един и
същи интензитет ва светлината.
Тест
48. Разгледайте фиг. 13 .19 . Когато се увели­
чи интензитетът на светлината, която па­
да върху фотоклетката, двоичната стой­
ност на изхода на светломера __ (на­
раства, намалява).
49. Разгледайте фиг. 13.19. Когато се увели­
чи интензитетът на светлината, която па­
да върху фотоклетката, съпротивление­
то на фотоклетката __ (нараства, на­
малява).
50. Разгледайте фиг. 13.20. Ако токът през
последователно свързаните съпротивле­
ния R2 и Rз се увеличи, аналоговото нап­
реженис на входа на АЦП __ (нарас­
тва, намалява).
51. Разгледайте фиг. 13.20. Скоростта на
преобразуване на АЦП в този цифров
светломер е около __ (1, 400) пъти в
секунда.
52. Разгледайте фиг. 13.20. Ако резисторът
Rz се замеmi с друг, qието съпротивле-
373

""'
--J
~
вход
'- SV
Т;lймер
{555}
1pF
+5, 12 V ( еm<~донно нanpe>keнue)
+5v
Vcc
•
IV., (+)
DB7 5-----IO
3
-----,1v., н
1
,
---
fWR
10!<
GND
8-разреgен D86 t----~c
АЦП
\ADC0804J
D86 r--;
DaJ---JA
D GND fJS Jflj
150ь·
'r
pF IV!
Фнr. 13.20 . Схема на сиързпап е ш1 нифрuв светдом ер с десетичен изход
изход
+5v
+5v

(.;.>
-. _)
V1
::~:
..........,
40 ~OSC1
39
OSC2
IС!~З ~~os~
81
4
37
TEST
-о
~А15
36
REF Hl
I--1
-0 1.1. .
LLLL __ ::i!::r...JNU .i->
~~(J:!(J~s~~~ ~~ 1
l"6
35
REF LO
G1
7
34
C:.t
ICL7106 (LCD)
с;,
Е1
33
c:t::tiU
lhl=JG2
("'02
9
32
COMMON
TEST
оsсз
1
10
31
IN Hl
~~:
OSC2
1i
зо
IN LO
OSC1
V+
~L~ 12 29
NZ
01
С1
1З
28
BUFF
81
Е2
14
27
INT
UUUUUUUL
оз
15
26
v-
~---NNNNNNM
-
(83
~Ц.(:IIЦC:::.(Jct,~Ц.IЦC:::.
16
25
G2 (10s)
~'tFЗ
(б)
17
24
ез")_
ЕЗ
2З
АЗ >8
о
GЗ)-
8АВ4 19
22
.-
21
BP/GND
(а)
ФИ\'. 13.21 . ИС JCL7106- АЦП С ИЗХОД за 3 1/2-цифров ДIIСПЛСЙ С ТСЧIIИ криста;ll\. а. Схема на IIЗBOДIITe- двуредов
корпус. б. Схема на изводите- корпус за повърхностен монтаж. (С любезното рtцрешение на Нштis Semiconductor)

Фиr. 13.22. 3 1/2-цифров волтметър,
монтиран върху една платка (С лю­
безното- разрешение на Harris Semicon-
ductor). а. Схема на свързване. б. Ски­
ца на платката
376
IN
+
INTERSIL 7106
LCD
(а)
(б)

ние е по-малко, изходният индикатор ще
показва ___ (по-голяма, по-малка)
стойност при същия интензитет на свет­
лината.
53. Разгледайте фиг. 13.20. Елементът Rз
представлява __ (датчик, трансформа­
тор), който преобразува интензитета на
светлината в променливо съпротивление.
54. Разгледайте фиг. 13.20. Елементът R3 е
фотоклетка от __.
13.12 . ЦИФРОВ ВОЛТМЕТЪР
Споменахме, че АЦП могат да бъдат с десе­
тичен изход (наричани понякога от произво­
дителите АЦП от индикаторен тип) и с дво­
ичен изход (наричани понякога АЦП от мик­
ропроцесорен тип). АЦП от индикаторен
тип се използват в цифровите волтметри,
термометри и мултиметри.
В този раздел ще разгледаме един АЦП от
индикаторен тип. Това е интегралната схема
ICL7106, съдържаща АЦП с изход за 3 l/2-
цифров дисплей с течни кристали. Освен в
двуредов корпус тази сложна интегрална
схема се предлага и в по-новия корпус за по­
върхностен монта:ж. Схемите на изводите
на двата корпуса са показани на фиг. 13.21 .
На корпуса за повърхностен монтаж извод 1
е непосредствено до точката в левия горен
ъгъл в посока, обратна на часовниковата
стрелка. Обърнете внимание, че номерация­
та на изводите на двуредовия корпус се раз­
личава от тази на корпуса за повърхностен
монтаж.
Преобразувателят ICL7106 изисква само
1О вънlШIИ пасивни елемента, за да се пре­
върне в точен 3 112-цифров волтметър, мон­
тиран върху една платка. На фиг. 13.22а е
показана схема на свързване, а на фиг.
13.226- монтажна схема на такъв волтме­
тър. Този волтметър може да измерва нап­
режения между О и 200,0 шV.
Ограниченият измервателен обхват на
волтметъра може да се разширява. Най-лес­
ният начин за това е показан на фиг. 13.23.
Входното напрежение (между О и 19,99 V)
се дели на l ОО от последователно свързани­
те ре·зистори R1 и Rz. На платката има потен­
циометър за донастройка на опорното нап­
режение, когато съпротивленията на R 1 и R~
Волmмеmьр
(с обх8аm om
О go 0,200 V)
100 k.\1
0-19,99 v
1k.П
Hacmpouka на
еmалонноmо
наnреЖение
Ф11r. 13.23. Разш11риване на обхвата 11а ц11фровии
волтметър с помощта 11а външни резистор11
не са съвсем точни. Към този волтметър мо­
гат да се добавят допълнителни външни еле­
менти, така че да се измерва ток, променли­
во напрежение и съпротивление.
АЦП ICL7106 се произвежда по CMOS
технология. Типичната консумирана мощ­
ност на тази схема е под 1О шW, а захранва­
щото И напрежение е 9 V. Тя съдържа тактов
генератор, източник на опорно напрежение,
декодери и драйвери за директно управле­
ние на 3 112-цифров седемсеrментен дисп­
лей с течни кристали. Този АЦП е много то­
чен и се характеризира с автоматично нули­
ране и голям входен импеданс.
Разновидност на ICL7106 е mпегралната
схема ICL7107. Тя има същите характерис­
тики като ICL7106, но се захранва от два из-·
точника с напрежения +5 V и -5 V и може да
управлява директно 3 1/2-цифров дисплей
със светодиоди. Тези чипове могат да се из­
ползват и при проепирапе на цифрови тер­
мометри.
Тест
55. Наред с двуредовия корпус все по-голя­
ма популярност добива по-новият тип
корпус за __.
56. ICL7106 е АЦП от ___ (индикаторен,
:микропроцесорен) тип.
377

57. ICL7106 съдържа декодиращи схеми и
драйвери за 3 112-цифрови дисплеи с
__
(течни кристали, светодиоди).
58. ICL7106 работи със захранващо напре­
жение__(+9V, +5 V и--5V).
59. Разгледайте фиг. 13.23. Ако обхватът на
измерваното напрежение трябва да се
разшири до 2000 V и ако R1 = 1ОО kO.,
съпро1ивлението на резистора R2трябва
да бъде ___ kO..
'
.
.
\
',
.
'
'
'ОБОБЩЕНИЕ .
.
'
'
'
j
\
'
'
'
'
1. За съmасуване на аналогови и цифрови
схеми се използват специални интерфейс­
ни схеми, нзре•rени анапогово-ц-ифрови
преобразуватели (АЦП) и цифрово-ана­
логови преобразуватеm1 (ЦАП).
2. ЦАП се състои от резисторна схема и су­
миращ усилвател.
3. В ЦАП и в компараторите се използват
операционни усилватели, чието усилване
се регулира лесно с помощта на външни
резистори.
4. В ЦАП се използват различни типове
резисторни схеми за определяне на тег­
лата на разредите от входния двоичен
код.
5. Основните типове АЦП са АЦП от броя­
чен тип, АЦП с линейно нарастващо нап­
режение и АЦП с поразредно кодиране .
6. Компараторът сравнява две напрежения и
извежда информация за това, кое от тях е
по-голямо.
7. Основните характеристики на АЦП са ти­
път на изхода, ра.зрешаващата способ­
ност, точността, времето за преобразува­
не, 3ахранващото напрежение, логически­
те нива на изхода, входното напрежение и
разсейваната мощност.
8. ИнтеграЛната схема ADC0804 е 8-разре­
деи CMOS АЦП. Той се характеризира с
малко време за преобразуване, съвмести­
мост с микропроцесорите, изходи с три
състояния , TTL входни и изходни нива и
вгра~ен тактов генератор.
9. Като датчик в цифровия светломер може
да се използва фотоклетка, която подава
сигнал към АЦП.
1О . Ядрото на цифровия волтметър е АЦП.
Повечето цифрови волтметри и мулти­
метри, които се предлагат на пазара, из­
ползват сложни АЦП, оформени като
интегрални схеми с голяма степен на ин­
теграция .
'•
'·.
:.
' ·.·
·.
'
'
,' ' ВЪПРОСИЗА ПРЕГОВОР
.
'
'
, ,::
378
~•'''i
,.
''
'
•
.'
1,
•
1''
'
'
'
1
13 .1 . АЦП е специален тип ___ (кодиращо, декодиращо) устройство .
13.2 . ЦАП е специален тип-·-- (кодиращо, декодиращо) устройство.
13.3, ---·· (АЦП, Ц.<\Л) диштализира аналогова информация.
13.4. ___ _
"_ _ (АЦП , ЦАП) nреобразува двоичен rюд в аналогово напрежение .
1З .5. ЦАП се състои от ___ схема и сумиращ
--·-·
13 .6 . Терминът. "опеrационен усилвател" често се съкращава на __ _.
13 .7 . Ко ефициентът на усилване по напрежение на операционния усилвател
от фл.г. 13.36 се оnределя , като се раздели съпропmлението на __ (R1,
R;11 ) на съпротивлението на-·--- (Rr. R;n).
13.8 . Начертайте символа на операционния усилватс·л. Означете инвертира­
щия вход със знака минус, а неинвертиращня вхоД със знака rmюc. Оз­
наче.те пзхода. Означете извоД'Ите l\.ЪМ захранващите източници с напре­
жение +10 V и --10 V.
13.9 . Разшедайте фиг. 13.4 . Какво е усилването (Av) на ОУ на тази схема, ако
R;. = 1 kfJ,аR,;=100kQ?

13.1 О. Разrnедайте фит. 13 .4. Когато входното напрежение е +0,5 V, изходно­
то напрежение е __ (+, - ) 5 V. Това е така, защото се използва _ _
(инвертиращият, неинвертиращият) вход на ОУ.
13.11 . Разrnедайте фиг. 13 .5. Какво е усилването на ОУ в та:ш схема, ако са­
мо ключът А е в положение "логическа 1"?
13.12. Разrnедайте фиг. 13.5 . Какво е общото съпротивлеiше нго пара.'lелно
свързаните резистори Rt и R~, когато двата ключа А и В са превк•rюче­
ни в положение "1 "?
13.13. Paзrneдarrre фиг. 13.5 . Какво е усилването на ОУ в тази схема, ако клЮ··
човете А и В са в положение "1 "? (Използвайте стойността на съарс­
тивлението, получена в задача 13.12 .)
13.14 . Разrnедайте фиг. 13.5 . Какво е изходното напрежение, когато на входа
нэ ЦАП е подаден кодът ОО 11?
13 .15. Схемата, по която са свързани резисторите на фиг. 13.6, се нарича стъ­
паловидна __ схема.
13 .16. В TTL схемите логическото ниво 1 съответства на напрежение около
-- (0, 3,75, 5) v.
13.17.Схемата на __ (АЦП, ЦАП) е по-сложна от схемата на
__ (АЦП,
ЦАП).
13.18. l'азrnедайте фиг. 13.8 . Ако в точкаХима логическа __ __ (l, 0), съдър-
жанието на брояча нараства с 1, когато пристигне тактов импулс.
13.19. Разгледайте фиг. 13.8 . Ако напрежението на входа В е по-високо от то­
ва на входа А, логическият елемент И __ (пропуска, не пропуска)
тактовите импулси.
13.20. Разшедайте фиг. 13.9 . Ако напрежението на входа А е 5 V, а напреже-
нието на входа В е 2 \~ на изходаХима логическа ___ (О. 1).
13.21 . Основният елемент в компаратора на напрежение е
___
{броячът,
операционният усилвател).
13.22 . Разшедайте фиг. 1.7>.12 . Този цифров вашметър използва АЦП · -- -
(от броячен тип, с поразредво кодирLiне).
13.23. Преобразуването се извършва по-бързо от АЦП
__
(от броячен
пш, с пора.зредно кодиране) .
13 .24. Устройства, като микрофони, високоговорители, фотоелемеiпи и тем­
пературни датчици, се наричат -~·
13.25. АЦП с двоичен изход се нарича още АЦП от ___ (mщика.торен, мик-
ропроцесорен) тип.
13.26. Разrnедайте фиг. 13.18. Каква е разрешаващата способност на АЦП
ADC0804?
13.27. __ (8, 16)-разредният АЦП има по-малка х-решка от дискретизация
и може да се смята за по-тс<rеч .
13.23. Времето за nреобразуване ~:а ЛЦП от __ . (иr-Iдикаторен,
никропро­
песорен) тин (: малко 1ю-голs!.Мо от това на АЦП от---· (м~rк р()процс­
сорен, ин.пикатор~н) ты1.
13 .29. ADC0804 е АЦП с ___ (двшвен десетичен) изход.
~ 3.30 . АUП о·1 фm·. !3.18 изв1-ршnа __ . . __ (около 3 . ме:к.ду 5СОО и 10 СОО) пре­
образувания в секунда.
13. 31. Разгледайте фаг. 13.18. Ако анапоговото н~ареженне на входа е 3,0 V.
двоичният изход е ___.
13.32. Paзrneдafrre фиг. 13 .20 Намз.:ншанеiо на итенз1пета на св~тлинатr..,
която пада Rърху Р-..1, води до ___ (уп;:личаване, намашо:-ване1 на СЪ'1-
ротивлението на фотоклеткг.:та.
13.33 . Разrледаw.се фиг. 13.2(1. Нама·rяването на шпеюитста на светлшпт:t,
379

която пада върху фотоклетката, води до __ (увеличаване, намалява­
не) на показанието на изхода.
13.35. Разгледайте фиг. 13.20. Когато токът през последователно свързаните
резистори R2 и R3 намалява, напрежението на аналоговия вход на АЦП
__
(нараства, намалява).
13 .36 . ИС ICL7106 е АЦП от __ (индикаторен, микропроцесорен) тип.
13.3 7. Разгледайте фиг. 13 .22 . Този цифров волтметър може да измерва Посто­
янни напрежения между О и __ V
13.38 . АЦП ICL7106 съдържа тактов генератор, източник на опорно напреже­
ние, декодери и драйвери за директно управление на 3 1/2-цифров се­
демсегментен дисплей със __ (светодиоди, течни кристали).
ВЪПРОСИ С ПОВИШЕНА ТРУДНОСТ
13.1 . Изчислете усилването на схемата с ОУ от фиг. 13.4, ако R;n = 1 kD. и RJ
= 5 kD.. С помощта на получения коефициент на усилване изчислете из­
ходното напрежение ~""' ако входното напрежение И;п = 0,5 V.
13.2 . Разгледайте фиг. 13.5 .
а. Какво е общото съпротивление на резисторите R2 и Rз, когато на
ключовете С и D има логическа 1?
б. С помощта на изчисленото съпротивление намерете усилването на
ОУ, когато на ключовете С и D има логическа 1.
в. Какво е напрежението на изхода, когато на входа на АЦП е подаден
кодът 0110?
13.3 . Сравнете табл. 13.1 и 13.2 . Обяснете разликите между данните в тях.
13.4 . Кои са четирите блока на АЦП от броячен тип?
13.5 . Кои са четирите блока на АЦП с линейно нарастващо напрежение?
13.6 . Разгледайте фиг. 13.23. До каква стойност трябва да се увеличи съпро-
тивлението на R1. за да се разшири обхватът на волтметъра до 200 V?
13.7 . Сравнете схемите на АЦП от фиг. 13.5 и 13.6 . Защо стъпаловидната схе­
ма от фиг. 13.6 позволява по-лесно разширяване до 8 входни разреда?
13.8 . Разгледайте фиг. 13.12 . В ОУ 741 от схемата на ЦАП се използва инвер­
тиращият вход, докато в ОУ от схемата на компаратора на напрежение
се използва __ вход.
13.9 . Разгледайте фиг. 13.8 . Каква е разрешаващата способност на този АЦП?
13.10. Едно от приложенията на _ _ (АЦП, ЦАП) е в цифровите волтметри.
Отrопор11 на тестовете
1. аналогово-цифров преобразувател
2. цифрово-аналогов nреобразувател
З.резистивна;сумиращ
4. операционен усилвател
5. резистор за обратва връзка
6. входе н резистор
7. А,= 20
380
8.v.,=-4v
9. Av= 0,266
10.v., = -0,8у
11.1 . Ниска точност
2. голям обхват ва съпротивлеrшята на резисторите
12. R-2R
13. 1

14. А
15. аналогово ; цифров
16. 0101
17 . 1; преминават
18. броячен
19 . постоянни наnрежения
20. ОУ
21.1;о
22. цифровите волтметри
23.хибридна
24. о
25. 4
26. 5
27. 1 . от броячен тип
2. с линейно нарастващо напрежение
3. с nоразредво кодиране
28 . генератор на трионообразно наnрежение
29. по-бърз
ЗО. триъгълни
31.1
32. блокът за поразредно кодиране
33. микропроцесорен
34. разрешаващата способност
35.4
36. 110 JlS
37. 850 шW
38 . по-голямо
39. CMOS
40. микропроцесорен
41 . 8 разреда (0,39 процента )
42. TTL
43 . 100Jis
44. тактов генератор
45 . О 11 ОО 1ОО (десетично 1ОО)
46. от ниско към високо
47 .ТN'I'R
48 . нараства
49. намалява
50 . нараства
51. 1
52. nо-ниска
53 . датчик
54 . кадмиев сулфид
55. повърхностен монтаж
56. индикаторен
57. светодиоди
58.+9v
59. 10
381

ЦИФРОВА ЕЛЕКТРОНИКА
Автор РОДЖЪР Л. ТОКХАЙМ
Преводач Емануил Hнcttlll Джераси
Националност американска (САЩ)
Първо издание
ISBN 954-03 -0523-3
Изд. N<.J 17371
Оrrоворен редактор ашж. Любов Алексttева
Художник Любом11р М11хайлов
Технически редактор Иван Георгttев
Коректор Мирослава Исидорова
Формат 70 • 1ОО/ 16
Печ. коли 24,00
Изд. коли 31
Издателство ,;техника"- ЕООД, nл . .,Славейков" 1, София
Печат "По111trрафюr" АД, Хасково

На всички, които изучават цифрови електронни
схеми, и на техните nреnодаватели издателство
"Техника" nредлага nоследното, четвърто издание
на учебника "Цифрова електроника" от Р. Токхайм.
Всички характеристики на един добър учебник тук
са налице:
•
точно дефиниране на целите и nоследователно
изграждане на отделните теми;
•
ясно и достъnно изложение на материала;
•
nостеnенно nреминаване от nростото към
сложното;
•
смислени и информативни илюстрации;
•
въnроси за самоконтрол и тестове в края на
всяка глава;
•
nрактически задачи за затвърждаване на нау­
ченото;
•
nодходящо оформление.
Тези качества nравят учебника nодходящ за
работа в клас с nреnодавател, но и за самоnод ­
готовка. Той в голяма стеnен ще отговаря и на
интересите на nовечето студенти, обучаващи се
по сnециалности извън електронната схемотех­
ника .
12 лВ.