KVPQ,
ж
s»
. „атеЛЬСТВО^Р"
Цздате
Курс цифровой электроники
Handboek digitate electronica deel 1
Bouwstenen
in TTL en CMOS
J. H. Jansen
Kluwer Technische Boeken 1982
И. Янсен
Курс цифровой
электроники
В 4-х томах
Том 1
Основы цифровой электроники
на ИС
Перевод с голландского
канд. физ.-мат. наук
В. И. ИЛЮЩЕНКО
под редакцией д-ра физ.-мат. наук
Н. Г. ВОЛКОВА
Москва «Мир» 1987
ББК 32.85
Я 65
AlVaKo 15/02/2012
УДК 621.38
Янсен И.
Я 65 Курс цифровой электроники: В 4-х т. Т. 1. Основы циф-
ровой электроники на ИС. Пер. с голланд. — М.: Мир,
1987. —334 с., ил.
Курс создан крупным голландским специалистом в области микросхемо-
техники.
В томе 1 изложены основы цифровой техники, описана элементная база
цифровых интегральных микросхем и даны практические рекомендации по мон-
тажу и наладке цифровых систем.
Для инженеров и специалистов в области электроники и вычислительной
техники, а также для аспирантов и студентов соответствующих специальностей.
л2401000000-310
”о41(О1)-87 П0АП- ИЗДф
ББК 32.85
Редакция литературы по информатике и робототехнике
© 1982 Kluwer Technische Boeken В. V. — Deventer
© перевод на русский язык, «Мир», 1987
ОТ РЕДАКЦИИ
В настоящее время во всех областях науки и техники получили широкое
распространение цифровые электронные устройства, от применения которых
зависит уровень развития народного хозяйства. Уже сейчас сотни тысяч ин-
женеров и техников работают в направлении создания элементной базы и ее
применения для разработки цифровых вычислительных машин, сетей ЭВМ,
комплексов связи, автоматизированных систем управления технологическими
и организационно-экономическими процессами, а также различного рода быто-
вой аппаратуры.
Однако в отечественной литературе отсутствуют книги, где в доступной
форме излагались бы принципы построения цифровых электронных элементов
и рекомендации по их разработке и применению-
Данный курс по цифровой электронике заполняет этот пробел. В нем
с единых технических позиций рассматривается проектирование всех типов
электронных устройств (начиная от простых и кончая самыми сложными),
что позволяет читателю, не имеющему специальной подготовки по электрони-
ке, пользоваться им в своей практической деятельности.
Курс состоит из четырех томов.
Тома 1 и 2 представляют собой общее введение в цифровую технику.
В них описаны наиболее распространенные типы логических элементов и триг-
геров, изложены методы проектирования основных цифровых узлов. В томе 3
даются сведения, необходимые для реализации перехода от сравнительно
несложных отдельных цифровых устройств к цифровым системам. В томе 4
подробно описаны микропроцессоры и рассмотрены вопросы построения и
программирования микропроцессорных систем.
Курс предназначен для специалистов, работающих в области электрони-
ки и вычислительной техники, а также для аспирантов и студентов высших
технических учебных заведений.
ПРЕДИСЛОВИЕ РЕДАКТОРА ПЕРЕВОДА
Быстрый прогресс в области технологии изготовления интегральных схем
привел к резкому росту объема их производства и снижению стоимости. В ре-
зультате использование микросхем стало возможным не только в сложных
специализированных устройствах (таких, как ЭВМ), но и в разнообразных
измерительных приборах, управляющих и контролирующих системах. Круг
потребителей микросхем непрерывно расширяется. Интенсивное производство
микропроцессоров не снижает потребности в ТТЛ- и КМОП-схемах. Сущест-
вует очень много приложений, в которых применение микропроцессора, тре-
бующего вспомогательных устройств, является неэффективным. Техническое
решение на основе интегральных схем часто обеспечивает большие быстродей-
ствие и надежность. Поэтому ознакомление с методами их использования
безусловно необходимо. Интегральные микросхемы распространены сейчас
настолько широко, что умение применять их при проектировании различных
устройств должно быть обязательным элементом профессиональной грамот-
ности современного инженера. Поэтому растет потребность в литературе,
посвященной основам проектирования различных логических устройств на
основе интегральных микросхем.
Предлагаемый вниманию советского читателя первый том четырехтомного
курса отвечает этим потребностям. В нем гораздо подробнее, чем в
большинстве существующих пособий на эту тему, излагаются основы алгебры
логики, методы временного анализа логических схем, способы условного гра-
фического изображения схем и другие вопросы. Большое место отводится
принципам работы базовых логических элементов, методам построения на их
основе сложных логических схем, а также типовым интегральным микросхе-
мам, выполненным на основе ТТЛ- и КМОП-логики, и выпускаемым серийно
за рубежом микросхемам (серия SN74 и другие)- Чтобы эти разделы книги
не потеряли ценности для советского читателя, в приложении приводятся
отечественные аналогии зарубежных интегральных микросхем, упоминаемых
в книге (если они существуют). В большинстве случаев их эксплуатационные
параметры совпадают. Более подробно с параметрами отечественных и зару-
бежных интегральных микросхем можно ознакомиться соответственно в ра-
ботах [1, 2].
В книге используются две системы графических изображений элементов —
система, рекомендуемая Международной Электротехнической Комиссией
Предисловие редактора перевода
7
(МЭК), и американская система milspec. Что касается второй системы, то в
СССР она не употребляется, и с ней достаточно ознакомиться лишь в общих
чертах1. Система обозначений МЭК с точностью до незначительных
деталей совпадает с принятой в СССР системой регламентированной
ГОСТом 2.743-82.
Этот том предназначен для первоначального изучения предмета и рассчи-
тан на инженеров и студентов технических вузов. Для понимания его содер-
жания требуются лишь знания работы биполярных и униполярных транзисто-
ров [3] и основ теории электрических цепей.
Н. Волков
Литература
1.	Интегральные микросхемы: Справочник. Под ред. Б. В. Тарабрина. — М.:
Радио и связь, 1983.
2.	Ю. М. Кутыркин, А. В. Нефедов, А. М. Савченко. Зарубежные интеграль-
ные микросхемы широкого применения: Справочник— М.: Энергоатомиз-
дат, 1984.
3.	И. П. Степаненко. Основы микроэлектроники. — М.: Сов. радио, 1984.
J) Правда, в большинстве переводных книг иллюстрации, как правило,
воспроизводятся без изменений, и в них можно встретить американскую си-
стему обозначений.
ПРЕДИСЛОВИЕ АВТОРА
В начале книги на простых примерах из повседневной жизни иллюстри-
руются три элементарные логические функции — И, ИЛИ и НЕ. Результаты
применения этих простых функций в жизни далеко не всегда заметны нево-
оруженным глазом — гораздо заметнее проявляется действие таких более
сложных функций, как выборка, распределение, шифрация и принятие реше-
ний.
Из анализа следует, однако, что эти сложные логические функции всегда
можно свести к элементарным, но возникает вопрос, какие комбинации эле-
ментарных функций дают данную, более сложную фунцию, т. е. как форми-
руются более сложные функции.
В цифровой электронике, к которой относятся и ЭВМ, имеются базовые
логические функции, в том числе функции И, ИЛИ и НЕ. В процессе обработ-
ки данных также возникает вопрос: как скомбинировать эти функции для
получения желаемых более сложных функций, которые, в свою очередь, мож-
но снова скомбинировать и получить функции еще более высокого порядка
сложности. Эту процедуру можно продолжать до тех пор, пока мы не полу-
чим в результате ЭВМ!
Комбинирование элементарных функций с целью получения сложных
функций осуществляется с помощью соответствующих связей между несколь-
кими указанными выше элементарными функциями.
Когда я впервые познакомился с ЭВМ, то самое сильное впечатление на
меня произвели огромное количество проводов и мощный интеллект, кото-
рым обладала эта конструкция. Вскоре, однако, я убедился, что ЭВМ состоит
из взаимозаменяемых однотипных модулей, а именно схем И-НЕ, реализую-
щих комбинацию элементарных функций НЕ и И. Блоки И-НЕ, находившиеся
в одних стойках ЭВМ, можно было заменять блоками И-НЕ из других стоек,
не нарушая работы ЭВМ. Все электронные ламповые блоки И-НЕ оказались
совершенно одинаковыми — разными были лишь межблочные связи. Другими
словами, оказалось, что функция данного узла в ЭВМ определяется способом
соединения между собой различных функциональных элементов. Монтажная
схема содержит всю информацию о том, как должен функционировать кон-
кретный автомат, ЭВМ или робот.
В настоящее время элементарные функциональные узлы, с помощью
которых формируются более сложные функции, размещаются в пластмассовом
Предисловие автора
9
или керамическом корпусе с двухрядным расположением выводов. Наиболее
сложный функциональный узел реализуется в виде микропроцессора (МП),
смонтированного в корпусе с двухрядным расположением 40 выводов и яв-
ляющегося «сердцем» микроЭВМ.
Микрокомпьютер представляет собой часть цифровой электронной «сис-
темы», которая, в свою очередь, также является частью еще более сложной
системы с определенной иерархической структурой. Это подтверждают такие
названия, как управляющая ЭВМ, устройство управления памятью, вспомога-
тельная и сателлитная ЭВМ и множество других.
В цифровой электронике к настоящему времени осуществлен переход к
общеупотребительным символам для обозначения различных логических
функций. Например, до сих пор применяется система обозначений milspec с
ее «отличительными формами» элементов. В 1965 г. Международная Электро-
техническая Комиссия (МЭК) начала разрабатывать более удобную и более
простую символику, которая постепенно проникает и в промышленность.
В этом томе мы будем применять обе системы обозначений и поочередно
ими пользоваться- Это вызвано тем, что в настоящее время обе системы на-
ходят широкое применение.
При описании существующих КМОП-, ТТЛ- и маломощных ТТЛШ-схем
в справочниках по цифровым ИС все еще используется «старая» система
milspec, однако при составлении дополнений к этим справочникам многие из-
готовители в настоящее время предпочитают систему МЭК.
Мы много говорили здесь о постепенном переходе от системы milspec
к системе МЭК, потому что читатели этой книги, несомненно, еще встретятся
как со старой, так и с новой системами обозначений. В гл. 2 показано, что эти
системы на самом деле очень похожи друг на друга и комбинированное при-
менение тех и других символов обычно не приводит к недоразумениям.
В книге отражена небольшая часть того опыта, который автор приобрел
за 28 лет работы в области цифровой электроники, в том числе и в области
разработки ЭВМ. Я надеюсь, что читателю эта книга поможет ориентиро-
ваться в похожем на лабиринт увлекательном мире цифровой электроники.
Хазерсвуде, 1982 г.
И. Янсен
Глава 1
ВВЕДЕНИЕ В ДИСКРЕТНУЮ СХЕМОТЕХНИКУ
И ДВОИЧНОЕ ИСЧИСЛЕНИЕ
1.1.	Введение
Цифровая обработка данных с помощью автоматических
устройств является результатом технического прогресса не
только последних десятилетий. Еще в средние века были со-
зданы примитивные по современным понятиям решающие
устройства, которые могли выполнять такие несложные вычис-
лительные действия, как сложение и вычитание. Эти вычисли-
тельные машины, работавшие на чисто механическом принци-
пе, были столь велики по размерам и дороги, что, конечно же,
тогда не могло быть и речи о той популярности, которой поль-
зуются, например, современные карманные калькуляторы.
Эти машины предназначались для исследовательских целей
и ими пользовались в основном их изобретатели. Впрочем, это
не означало, что подобные научные разработки были совершен-
но бесполезными. Они обогащали науку в целом и, конечно,
давали определенный вклад в развитие технологии изготовле-
ния серийных машин и автоматов в течение последующих ве-
ков, в особенности в XIX в. Проблему создания электронных
вычислительных машин и автоматов стали широко обсуждать
впервые после изобретения радиоламп в начале XX в. В эти
годы были созданы различные схемы, которые впоследствии при-
менялись в качестве базовых элементов цифровых схем. Здесь
имеются в виду различные генераторы (типа мультивиб-
раторов), а также логические схемы, реализующие функции И,
ИЛИ и НЕ (обращения, инверсии), и усилители считывания
для магнитных запоминающих устройств (ЗУ). Перед второй
мировой войной впервые была сделана попытка создать пол-
номасштабную электронную вычислительную машину (ЭВМ),
в которой использовались радиолампы, селеновые диоды и
магнитные запоминающие элементы для регистров и ЗУ.
В Голландии развитие вычислительной техники началось
после второй мировой войны. Работы в области создания ЭВМ
были начаты почти одновременно в Математическом центре в
Амстердаме, в лаборатории РТТ!) в Лейдшендаме (д-ром Не-
п Posterijen — Telegrafie — Telefonie — Министерство связи. — Прим, пе-
рсе.
Дискретная схемотехника и двоичное исчисление п
херлабом) и в Национальной лаборатории Филипса в Эйндхо-
вене.
Как известно, первая ЭВМ, созданная в Математическом
центре, была собрана из релейных элементов. Конструкция ма-
шины была признана неудачной из-за постоянных сбоев, возни-
кающих в результате загрязнения контактов реле. Уже в на-
чале 50-х годов были разработаны электронные машины, кото-
рые имели лучшие характеристики. Первые ЭВМ назывались
ARRA (аббревиатура от словосочетания Automatische Relais
Rekenmachine Amsterdam), т. e. назывались так же, как и пре-
дыдущие машины, которые, как уже говорилось выше, были со-
браны исключительно из релейных элементов.
Для новых ЭВМ из-за интенсивного тепловыделения много-
численных радиоламп потребовалась эффективная система
охлаждения с большими вентиляторами, смонтированными
внутри корпуса ЭВМ. Вентильные схемы ARRA собирались из
селеновых диодов и радиоламп (двойных триодов), а в качест-
ве запоминающих элементов регистров применялись магнитные
кольцевые сердечники. Для хранения команд и других данных
использовались барабанные ЗУ. Ввод информации осуществ-
лялся с помощью устройства собственного изготовления для
считывания перфолент, а вывод информации — с помощью мо-
дифицированной электрической пишущей машинки.
Из-за низкого качества селеновых диодов и относительно
быстрого старения радиоламп эту ЭВМ вряд ли можно было
рассматривать как высококачественное изделие, пригодное для
крупномасштабного производства. Тем не менее ARRA в тече-
ние ряда лет использовалась для решения научно-исследова-
тельских задач.
В конце 1957 г. была создана ЭВМ XI, разработанная в
Математическом центре и выполненная полностью на транзис-
торах. Эта ЭВМ впоследствии была запущена в массовое про-
изводство существовавшей в то время фирмой N. V. Electro-
logica (г. Рейсвейк).
В ЭВМ XI, которая была значительно меньше по размерам,
чем ламповые ЭВМ, логические элементы, такие, как схемы И,
ИЛИ и обращения (инверсии), были собраны из дискретных
компонентов, смонтированных на печатной плате. Эта плата,
снабженная периферийными контактами с покрытием из тон-
кого слоя золота, собиралась в виде единого модуля. На одной
плате располагались две схемы И-НЕ с тремя входами на каж-
дую, которые были изготовлены из ДТЛ-элементов1). Соединения
между модулями, необходимые для реализации требуемых вы-
числительных функций, выполнялись с помощью проводников,
ДТЛ — диодно-транзисторная логика. — Прим, перев.
Рис. 1.1а. Внешний вид ЭВМ PTERA. На переднем плане видна панель управ-
ления с электрической пишущей машинкой и устройством для чтения перфо-
лент, которые применялись для ввода и вывода данных.
Дискретная схемотехника и двоичное исчисление
13
Рис. 1.16. Два регистра из ЭВМ
ARRA.
ко^нцы которых впаивались в разъемы, размещенные в корпусе
ЭВМ XI имела высококачественную для того времени аппа-
ратуру ввода и вывода информации, в которую входили пер-
форатор и устройство для считывания перфокарт, быстрое пе-
чатающее устройство, устройства для перфорации и чтения
перфолент, а также система для работы с магнитными лента-
ми и магнитным дисковым ЗУ.
На рис. 1.1а и 1.16 приведены фотоснимки первых ЭВМ,
иллюстрирующие достижения Голландии в области разработок
Рис. 1.1 в. Один модуль из ЭВМ ARRA, транзисторный модуль из ЭВМ XIt
микропроцессоры 8080А и 8085А и ППЗУ типа 2708.
14
Глава 1
ЭВМ. В частности, на рис. 1.1а показана ЭВМ PTERA, разра-
ботанная РТТ и содержащая около 700 радиоламп и 120 реле.
На рис. 1.16 показаны два магнитных регистра из ЭВМ ARRA,
которые вместе с АЛУ входили в состав счетно-решающего
устройства, а на рис. 1.1в — один ламповый модуль из ЭВМ
ARRA, в котором смонтированы две схемы И-НЕ. На этом ри-
сунке мы видим также двойную схему И-НЕ, которая была со-
брана на транзисторах и использовалась в ЭВМ XI, а рядом с
этой схемой — микропроцессоры 8080А и 8085А вместе с ППЗУ
типа 2708.
Монтаж ЭВМ, состоящей из дискретных компонентов и про-
волочных соединений, оказался очень трудоемким процессом,
что привело к существенному удорожанию подобных систем.
Изменение элементной базы произошло в середине 60-х годов,
когда на рынке появились интегральные схемы (ИС) первона-
чально с небольшой плотностью расположения элементов, на-
пример по четыре схемы типа И-НЕ на одном кристалле, а за-
тем и с более высокой плотностью, что позволило реализовать
более сложные функции. Под более сложными мы понимаем
функции, реализуемые в схемах селекторов, мультиплексоров,
демультиплексоров, сумматоров, декадных и шестнадцатерич-
ных счетчиков и других устройств.
Вначале устройства на интегральных схемах были выполне-
ны на ДТЛ-элементах, а затем на ТТЛ-элементах1*. Последние
применяются и в настоящее время.
Позднее семейство цифровых схем пополнилось КМОП-
структурами2*, которые в настоящее время находят все большее
применение, а ТТЛ-схемы продолжают совершенствоваться в
направлении увеличения скоростей переключения и уровня до-
пустимого тепловыделения.
Благодаря высокой степени интеграции (несколько десятков
схем И-НЕ и ИЛИ-HE на одном кристалле) стоимость цифро-
вых схем существенно снизилась. Кроме того, совершенствова-
ние технологии изготовления привело к росту производства ИС.
Указанные факторы повлияли на стоимость ЭВМ, тем более
что за счет меньших размеров модулей на одной плате стало
возможным разместить большее число ИС. Небольшие по раз-
мерам вставные модули типа использованных в ЭВМ XI были
заменены одной большой платой с десятками ИС. Такие платы
затем соединяются с другими платами.
Взаимные соединения между отдельными платами, осуще-
ствляемые с помощью разъемов, первоначально производились
> ТТЛ—транзисторно-транзисторная логика. — Прим, перев.
2> КМОП-структура — комплементарная структура металл-оксид-полупро-
водник. — Прим, перев.
Дискретная схемотехника и двоичное исчисление 15
в стойках с применением монтажа накруткой или стежковой
сваркой, однако в дальнейшем от этой технологии отказались,
чтобы освободить место для печатного монтажа на обратной
стороне платы.
В середине 60-х годов был достигнут большой прогресс в
разработке МОП-транзистора — элемента с ничтожно малым
тепловыделением и простой конструкцией. Эти факторы позво-
лили изготовить ИС с еще более высокой плотностью располо-
жения элементов, что, в свою очередь, привело к сборке целого
процессора (т. е. основы ЭВМ) на одном кристалле небольших
размеров.
В начале 70-х годов фирме Intel (США) удалось разработать
микропроцессор (цР), хотя вначале его набор команд и разряд-
ность шины данных были небольшими. За первым микропроцес-
сором типа 4004 вскоре был создан микропроцессор типа 8008
с 8-разрядной шиной передачи данных, а затем — микропроцес-
сор 8080 с более совершенной системой команд.
В настоящее время разрабатываются микропроцессоры с
16-разрядными шинами передачи данных (1 бит=1 двоичному
числу) и с еще большим набором команд. Эти микропроцессо-
ры изготавливаются теперь многими фирмами.
Одновременно с созданием микропроцессоров разрабатыва-
лись полупроводниковые ЗУ на МОП-транзисторах, поэтому в
настоящее время уже на одной плате можно разместить целый
компьютер. Цена такого компьютера составляет от сотни до
нескольких тысяч долларов, в зависимости от объема ЗУ и со-
става системы внешних устройств для ввода данных и вывода
на магнитную ленту.
С появлением микропроцессоров область применения ЭВМ
существенно расширилась. Если вначале компьютеры приме-
нялись только в научно-исследовательской работе и АСУ, то
сегодня их можно встретить и в швейных машинках, бензоко-
лонках и в кассовых аппаратах. Можно назвать также персо-
нальные компьютеры, которые используются не только люби-
телями разнообразных хобби, но и профессионалами, занимаю-
щимися разработкой проектов автоматизации систем распреде-
ления газа, электричества и воды и других систем управления
процессами.
Несмотря на интенсивную разработку микропроцессоров по-
требность в схемах на ТТЛ- и КМОП-элементах с относительно
невысокой степенью интеграции остается, как и прежде, боль-
шой. Это связано с тем, что такие элементы обеспечивают
большую гибкость при разработке логических схем, предназна-
ченных для применений, в которых важную роль играют ско-
рость переключения, небольшие размеры и небольшая стои-
мость. Микропроцессор для этих применений часто менее эф-
16
Глава 1
фективен, потому что для реализации некоторой определенной
вычислительной операции в нем используется ряд дополнитель-
ных устройств, таких, как ЗУ и система ввода-вывода, из-за
чего объем электронной аппаратуры существенно увеличива-
ется.
При последовательной обработке информации в микропро-
цессоре скорость обработки оказывается значительно меньшей,
чем в биполярных устройствах с дискретной логикой.
Что касается сборки логических устройств с применением
схем И, ИЛИ и НЕ, то здесь следует отметить, что в настоящее
время на одном кристалле удается разместить целые серии та-
ких схем и программировать желаемую операцию автономно.
Программирование осуществляется путем удаления ненужных
межсхемных соединений методом токового импульса. Линии
связи, размещенные на поверхности кристалла, имеют плавкие
соединения в форме хромоникелевых мостиков, которые при
использовании запрограммированных импульсов тока разруша-
ются, в результате чего соответствующие «лишние» соединения
разрываются.
Серийные логические элементы известны под такими назва-
ниями, как FPLA (Field Programmable Logic Array — програм-
мируемая матрица логических элементов на полевых ИС),
FPGA (Field Programmable Gate Array — программируемая
матрица вентильных элементов на полевых ИС), PMUX (Pro-
grammable Multiplexer — программируемый мультиплексор) и
PAL (Programmable Array Logic — программируемая матрич-
ная логика).
Если предусматривается массовое производство определен-
ных дискретных схем, имеется возможность создавать эти схе-
мы из полуфабрикатов, которые называются заказными ИС.
Следует также отметить, что ИС применяются в теле- и радио-
аппаратуре, причем как в цифровой, так и в аналоговой фор-
мах.
1.2.	Элементы цифровых схем и логические функции
В настоящее время ИС для цифровых устройств продаются
по цене, которая не намного превышает цену одного транзисто-
ра. к ним относятся ИС, известные под названиями ТТЛ,
КМОП и ЭСЛ (транзисторная логика с эмиттерными связями).
Логическую схему можно представить в виде черного ящика с
одним или несколькими входами и выходами. Единственное,
что нам известно об этом ящике, — это функция, которая дает
связь между входными переменными и выходным сигналом.
Как реализована такая функция и сколько транзисторов, дио-
дов и резисторов содержится в нем — нам неизвестно. Имеется
Дискретная схемотехника и двоичное исчисление
\Т
несколько систем символического представления логической
функции, реализуемой данной цифровой схемой. Среди многих
систем известна американская система milspec, которая встреча-
ется преимущественно в специальной литературе. В системе,,
принятой Международной Электротехнической Комиссией
(МЭК), используется описание логической функции с помощью*
квадратной рамки, в которой находится символ данной функ-
Нспряжение питания+5В
\l4 13 12 11	10 9	8
(дорическая земля)
д
Рис. 1.2. Символы для функций И и ИЛИ.
а и в — общеупотребительные в специальной литературе; биг — символы, принятые
Международной Электротехнической Комиссией; д — ИС в корпусе с двойным располо-
жением выводов.
ции. На рис. 1.2 приведены соответствующие символы для обо-
значения функций И и ИЛИ.
Последняя из названных систем описана в инструкции
МЭК-И7-151) и принята в Голландии в качестве стандарта. На
рис. 1.2 показан также корпус в стандарте DIL (Dual-In-Line).
На этом же рисунке с помощью символа функции И показано,
что в корпусе размещено четыре схемы И, каждая из которых
имеет два входа и один выход. Корпус DIL показан здесь свер-
ху, а не снизу, как это принято в случае ламп и тран-
зисторов.
При использовании логических схем необходимо уметь пра-
вильно интерпретировать символы, служащие для описания
') Этот документ выпущен Международной Электротехнической Комиссией
(МЭК). — Прим. ред.
18
Глава 1
схем данного типа. Поэтому первое, что мы собираемся здесь
сделать, — это изучить более подробно основные логические
функции и их возможности.
В цифровой технике используются схемы, имеющие два со-
стояния, обозначаемые нулем и единицей или словами ДА и
НЕТ. Когда требуется обработать или запомнить какие-то чис-
ла, то они представляются в виде определенных комбинаций
единиц и нулей. Разумеется, можно задать вопрос: а почему в
цифровых схемах всегда используются только нули и единицы?
Ответ простой: это связано с тем, что вход и выход логической
схемы могут находиться только в двух состояниях. Одно состоя-
ние такой схемы характеризуется напряжением О В, а другое —
напряжением +5 В. Другая комбинация напряжений может
состоять из 0 и —5 В.
Выбор рабочего уровня напряжения зависит от параметров
транзисторных схем, которые применяются для реализации
данной функции. В ТТЛ-схемах рабочими уровнями напряже-
ния являются 0 и +5 В, при этом мы говорим, что О В соот-
ветствует нулю, а +5 В — единице. В специальной литературе
эту логику называют положительной, потому что логической
единице соответствует положительное напряжение. Это напря-
жение не обязательно должно быть равно точно +5 В (единице
может соответствовать и напряжение +3,5 В). То же самое
справедливо и для логического нуля, потому что, например,
напряжение +0,8 В наряду с напряжением 0 В можно исполь-
зовать для представления нуля.
Предельные значения напряжений для представления еди-
ницы и нуля (т. е. область допустимых значений) обычно ука-
зывает фирма — изготовитель данной схемы, потому что ей изве-
стно, как данная схема реагирует на отклонение уровня напря-
жения от номинала.
В ТТЛ-схемах на каждом из входов допускается нулевой уро-
вень не выше 0,8 В и единичный уровень не ниже 2 В. При
этом изготовитель гарантирует, что нулевой уровень всегда бу-
дет иметь значение, меньшее или равное 0,4 В, а единичный
уровень — значение, большее 2,4 В. Современные ТТЛ-схемы из
серии SN74 работают с напряжением питания +5 В, и это зна-
чение является одновременно самым высоким напряжением, ко-
торое может давать единицу.
Очевидно, что данные значения напряжения для представле-
ния единицы и нуля имеют смысл в предположении, что выход-
ная нагрузка находится в допустимых пределах. В специаль-
ной литературе для этого используется термин «коэффициент
разветвления по выходу». Под ним понимают число входов схем
определенного типа, которые могут быть связаны с одним вы-
ходом. Смысл данного термина станет более ясным, когда мы
Дискретная схемотехника и двоичное исчисление
19
рассмотрим логическую комбинацию схем, реализующих опре-
деленную логическую функцию.
Понятие функции, особенно в случае логических схем, не
всегда является тривиальным и требует пояснения. Ниже это
понятие раскрывается на ряде примеров, взятых из жизни.
Предположим, что мы хотим купить автомобиль. Исход этой
операции зависит от ряда факторов, называемых переменными.
Прежде всего мы должны располагать необходимой суммой де-
нег. Кроме того, должны иметь права на вождение автомобиля*
и потребность в приобретении автомобиля.
Схематически это выглядит следующим образом:
Входные переменные	Логическое решение
А. Имеются ли деньги на при- Да обретение автомобиля? Б. Имеются ли права на вож- Да дение автомобиля? В. Имеется ли потребность в Да приобретении автомобиля?	Приобрести автомобиль: ДА
Здесь решение зависит от трех факторов — вопросов, на
каждый из которых можно ответить словом ДА. Мы называем
такую функцию функцией И, потому что И деньги на приобре-
тение, И наличие прав на вождение должны подкрепляться
еще И потребностью в приобретении автомобиля.
Мы говорим, что все входные переменные должны иметь
значение ДА для того, чтобы результатом было также ДА.
Если же одна или большее число входных переменных име-
ет значение НЕТ, то результатом также будет НЕТ. Для этого
случая связь между логическим результатом и входными пе-
ременными выражается функцией ИЛИ.
Составим таблицу, в которой всем переменным приписаны
значения ДА или НЕТ, и посмотрим, каким будет результат.
Такую таблицу называют таблицей истинности (рис. 1.3).
Из таблицы истинности видно, что для получения положи-
тельного результата (ДА) все входные переменные должны
иметь положительные значения (ДА). Во всех других случаях
результат будет отрицательным (НЕТ), потому что ИЛИ пер-
вая, ИЛИ вторая, ИЛИ третья, ИЛИ какая-то другая по счету
входная переменная имеют отрицательные значения (НЕТ).
Функция ИЛИ для положительных значений реализуется
аналогичным образом. Пример такой функции дан на рис. 1.4.
Мы можем написать что-нибудь только тогда, когда у нас име-
Входные переменные				Логическое решение	
Деньги		Права на вождение	Потребность	Сделана ли покупка?	
0	НЕТ	НЕТ	НЕТ	НЕТ	1	L
1	НЕТ	НЕТ	ДА	НЕТ	(
2	НЕТ	ДА	НЕТ	НЕТ	
3	НЕТ	ДА	ДА	НЕТ	• Функция ИЛИ для НЕТ
4	ДА	НЕТ	НЕТ	НЕТ	
5	ДА	НЕТ	ДА	НЕТ	
6	ДА	ДА	НЕТ	НЕТ	1
7	ДА	ДА	ДА	ДА	Функция И для ДА
Входные переменные				Логическое решение	
Деньги*		Права на вождение	Потребность	Сделана ли покупка?	
0	0	0	0	0 '	
1	0	0	1	0	
2	0	1	0	0	
.3	0	1	1	0	Функция ИЛИ для нулей
4	1	0	0	0	
5	1	0	1	0	
6	1	1	0	0 .	
7	1	1	1	1	Функция И для единиц
Рис. 1.3. Таблица истинности для функции И, выраженная через ДА и НЕТ
или 1 и 0.
Входные; переменные			Логическое решение
Имеется ли ручка?	Имеется ли карандаш?	Имеется ,ди( пишущая машинка?',	Можно ли писать?
НЕТ НЕТ НЕТ НЕТ ДА ДА ДА ДА	НЕТ НЕТ ДА ДА НЕТ НЕТ ДА ДА	НЕТ ДА НЕТ ДА НЕТ ДА НЕТ ДА	НЕТ	Функция И для НЕТ ДА ДА ДА дд	Функция ИЛИ для ДА ДА ДА ДА	J
.Рис. 1.4. Таблица истинности для функции ИЛИ, выраженная через ДА и НЕТ.
Дискретная схемотехника и двоичное исчисление
21
•ется ИЛИ ручка, ИЛИ карандаш, ИЛИ пишущая машинка,
ИЛИ несколько этих предметов одновременно. Подобную си-
туацию можно также отобразить в таблице. Если на вопросы о
наличии по крайней мере одной входной переменной будут от-
веты ДА, то в колонке результатов мы также найдем ответ
ДА. Только в том случае, когда И карандаша, И ручки, И пи-
шущей машинки в наличии не будет, результирующим ответом
будет НЕТ. Последнее показывает, что функция ИЛИ для по-
ложительных значений (ДА) всегда ведет себя как функция И
для отрицательных значений (НЕТ).
Итак, мы установили, что функция И для положительных
значений будет одновременно функцией ИЛИ для отрицатель-
Рис. 1.5. Комбинированная функция И/ИЛИ.
ных значений. И наоборот, функция ИЛИ для положительных
значений приводит к функции И для отрицательных значений.
Этот вывод весьма существен и из него следует, что в цифро-
вых устройствах схему И можно использовать для реализации
функции ИЛИ, а схему ИЛИ — для реализации функции И.
На рис. 1.5 приведен еще один пример логической схемы,
состоящей из функций И и ИЛИ. Входные переменные, необхо-
димые для реализации процесса письма, приведены здесь в ви-
де надписей. Чтобы начать писать, мы должны иметь ИЛИ руч-
ку, ИЛИ карандаш, ИЛИ пишущую машинку, и, кроме того,
наряду с одним из названных орудий письма мы должны иметь
еще И бумагу. Вопросы, относящиеся И к орудиям письма,
И к бумаге, должны иметь положительные ответы, чтобы в ре-
зультате появилось что-либо написанное.
Другим примером логической комбинации схем И и ИЛИ
является схема ИСКЛЮЧАЮЩЕЕ ИЛИ. На рис. 1.6 приведе-
на таблица, в которой проиллюстрирована связь между вход-
ными переменными и результатом функции ИСКЛЮЧАЮЩЕЕ
ИЛИ, т. е. дано описание этой функции. Входные команды —
переменные ВПЕРЕД и НАЗАД вызывают в общем случа-е ка-
кое-то движение. Если на вопросы, относящиеся к командам
ВПЕРЕД и НАЗАД, будут ответы ДА, то движение осущест-
22
Глава 1
вится. При ответах НЕТ движения не произойдет. То же самое
получится, когда переменные ВПЕРЕД и НАЗАД появятся
одновременно. Говорят, что движение происходит только тогда,
когда ВПЕРЕД имеет значение ДА или НАЗАД имеет значе-
ние ДА.
Входные переменные		Результат
Вперед	Назад	Движение?
НЕТ	НЕТ	НЕТ
НЕТ	ДД	ДА
	НЕТ	ДД
~дд	дГ	НЕТ
Рис. 1.6. Таблица истинности
для ИСКЛЮЧАЮЩЕГО ИЛИ.
Примечательным свойством
ИЛИ является также то, что в
ременные имеют значение ДА
НЕТ.
функции ИСКЛЮЧАЮЩЕЕ
случае, когда обе входные пе-
или НЕТ, результатом будет
ДД, если вперед
ДД, если вперед Функция ДД, если вперед или
и назад	одращения назад. НЕТ, если
вперед и назад
Рис. 1.7. Схема ИСКЛЮЧАЮЩЕГО ИЛИ.
Логическая схема на рис. 1.7 показывает, как можно реали-
зовать функцию ИСКЛЮЧАЮЩЕЕ ИЛИ при помощи одной
функции ИЛИ, двух функций И и одной функции НЕ. На рис.
1.8 приведена таблица истинности для функции обращения.
Здесь мы имеем весьма простую функцию, потому что значе-
ние входной переменной ДА инициирует значение выходной
переменной НЕТ для функции НЕ и, наоборот, для входных
Дискретная схемотехника и двоичное исчисление
23
Тадлица
истинности
ВХОД \ выход
ДД НЕТ
НЕТ ДЕ
ДД
Отрицание или шунк- Внешнее лега-
ция одращения ноское значение
Знак отрицания
Внутренние логические
\ значения
\нр
О.Е1—3-S _
ДЛ
Знак отрицания
Внешнее логическое
значение
Рис. 1.8. Функция обращения (инверсии) с таблицей истинности.
переменных со значениями НЕТ мы получим значение ДА для
функции НЕ.
Функция обращения (инверсии) обозначается символами,
показанными на рис. 1.9. В цифровой схемотехнике вместо тер-
мина «обращение» в большинстве случаев используется термин
«инверсия».
BmjQ
В
Знак отрицания
Рис. 1.9. Символы, применяемые для описания
функции обращения.
а и б — по американской спецификации milspec; в —
стандарт МЭК 117-15. В данном случае показан инвер-
тированный выход. Вход также может быть инвертиро-
ван и знак отрицания будет помещен у рассматриваемо-
го входа, как на рис. 1.8.
вход
д
Вход
д
Знакотрицания
о
Знакотрицания
/Выход
3----—
Если вернуться к логической схеме функции ИСКЛЮЧАЮ-
ЩЕЕ ИЛИ, можно увидеть, что для функции ИЛИ значение
ДА получится в случае, если ИЛИ переменная ВПЕРЕД, ИЛИ
переменная НАЗАД, ИЛИ обе переменные одновременно будут
иметь значение ДА.
24
Глава 1
Для функции И значение ДА получится, если переменные
ВПЕРЕД и НАЗАД будут иметь значения ДА. Инвертируя этот
результат, мы получим на входе истинной функции И значе-
ние НЕТ. А из этого следует, что движения не произойдет, по-
тому что при наличии движения оба входа функции И должны
иметь значения ДА.
С другой стороны, варианты ВПЕРЕД — ДА, НАЗАД—НЕТ
и ВПЕРЕД—НЕТ и НАЗАД—ДА дают для функции ИЛИ
значение ДА. При этом функция И даст результат НЕТ, одна-
ко после инверсии на входе истинной функции И получится
снова значение ДА. Обе входные переменные этой функции И
теперь имеют значения ДА и результатом будет движение со
значением ДА.
Эти примеры являются одними из многих тысяч возмож-
ных, которые мы могли бы здесь привести.
Мы ежедневно принимаем логические решения, основываясь
на известных нам факторах, но нам и в голову не приходит,
что мы бессознательно пользуемся функциями И и ИЛИ.
Известно, что решение может быть положительным (ДА),
если какая-то входная переменная имеет значение НЕТ. Рас-
смотрим пример из повседневной жизни: мы собираемся идти
на прогулку. Предположим, что дождя нет и у нас выходной
день. Если мы назовем одну переменную НЕТ-ДОЖДЯ, а дру-
гую— СВОБОДЕН, то обе переменные должны иметь значения
ДА, чтобы прогулка состоялась. Переменная НЕТ-ДОЖДЯ
обозначается в логике знаком ДОЖДЬ, т. е. словом ДОЖДЬ
с чертой наверху (или с апострофом, т. е. ДОЖДЬ').
Рассмотрим теперь более подробно некоторые варианты.
Если переменная ДОЖДЬ имеет значение ДА, это означает,
что дождя нет.
Тогда переменная ДОЖДЬ без черты отрицания должна
иметь отрицательное значение НЕТ. Если же переменная
ДОЖДЬ имеет значение НЕТ, это означает, что дождь идет.
Следовательно, переменная ДОЖДЬ имеет значение ДА.
Для решения задачи о прогулке мы получим таблицу истин-
ности, показанную на рис. 1.10. Из нее видно, что прогулка
действительно может состояться, если переменная ДОЖДЬ
имеет значение ДА и переменная СВОБОДЕН имеет также
значение ДА.
Тот факт, что в этом решении переменная ДОЖДЬ должна
иметь значение НЕТ, при символическом представлении функции
оформляется на соответствующем входе знаком отрицания
(кружком). Внутри рамки функционального блока теперь по-
являются ответы ДА И ДА, которые приводят к положитель-
ному решению ДА.
Дискретная схемотехника и двоичное исчисление
25
, Знак отрицания
А°ЖвЬ фП„
'И \м Решение
^~НЁТ^
1Шоден
Внешнее
логическое
значение
Внешнее
^-логическое
D	значение
Внутреннее
значение
Знак отрицания
АОЖЗЬ ^ДЯ1 „
-------'И др Решение
(ДИ)
Э АЛ-------.
Свободен
ЛЯ'----
ДИ
Входные переменные		Логическое решение
		Отправляться ли на прогулку?
дождь	СВОБОДЕН	
НЕТ	НЕТ	НЕТ
НЕТ	ДА	НЕТ
ДА	НЕТ	НЕТ
ДА	ДА	ДА
		
Входные переменные		Логическое решение
		Отправляться ли на прогулку?
дождь	СВОБОДЕН	
0	0	0
0	1	0
1	0	0
1	1	1
Рис. 1.10. Таблица истинности для задачи «прогулка», созданная на основе
символического представления логической функции (функции И).
Если переменная ДОЖДЬ уже была в нашем распоряжении
ранее (например, получилась из предшествующего отрицания),
то знак отрицания на входе в блок функции И можно убрать,
как это показано на рис. 1.10, из которого видно, что в обоих
символических изображениях существует различие между внут-
ренними и внешними логическими значениями.
Если символическое изображение содержит один дополни-
тельный символ внутри квадратной рамки (в данном случае на
рис. 1.10 И), то это означает, что внутреннее логическое значе-
ние— как истинное, т. е. ДА, так и ложное, т. е. НЕТ — на
одном из входов-выходов совпадает с внешним логическим зна-
чением для рассматриваемого входа или выхода.
26
Глава 1
Таким образом, здесь идет речь о тождественном отображе-
нии, т. е. то, что ИСТИННО снаружи, совпадает с ИСТИННО
внутри, а то, что ЛОЖНО снаружи, совпадает с ЛОЖНО внут-
ри. Что же касается функции, то она, будучи написана допол-
нительными символами в этих примерах для И, является ИС-
ТИННОЙ, когда обе внутренние переменные, которые управля-
ют этой функцией, являются ИСТИННЫМИ.
Если некоторую внешнюю отрицательную логическую вели-
чину необходимо использовать в качестве внутренней логиче-
ской величины, то на внешнем входе ей приписывают знак от-
рицания (рис. 1.10). На второй схеме (рис. 1.10) у внешнего»
входа располагается как раз такая переменная ДОЖДЬ и, как
мы уже говорили выше, знак отрицания на входе можно опус-
тить.
Функцию НЕ (или функцию отрицания) мы отождествляем
с функцией обращения или инверсии. На практике часто исполь-
зуются такие названия этой функции, как отрицание, функция
обращения, функция инверсии и функция НЕ, которые все име-
ют одинаковый смысл. С точки зрения лингвистики это невер-
но, потому что в разговорной речи обращение или инверсия су-
щественно отличаются от отрицания.
Приписывание одного и того же смысла приведенным выше
названиям функции происходит из-за связи логических понятий
ИСТИННО и ЛОЖНО (или же ДА и НЕТ) с физическими па-
раметрами (уровнями напряжения) в цифровой электронике,
которые обозначаются как высокий Н (high) и низкий L (low).
НЕТ является отрицанием для ДА, в то время как L является
обращением (инверсией) для Н.
При чисто теоретическом проектировании логических схем с
помощью предназначенных для этой цели символов функций,
когда не имеется в виду получение практического результата,
можно использовать только отрицание. Когда же от логическо-
го проектирования потребовалось получить практические ре-
зультаты в виде реальных цифровых схем, стали использовать
также и функцию обращения, т. е. схему, которая обращает L
в Н и Н—в L. Здесь L и Н являются логическими уровнями
напряжения, с которыми имеет дело цифровая электроника.
В гл. 2 мы еще вернемся к этой проблеме. Здесь же наиболее
существенно то, что мы установили связь между житейскими
понятиями и логическими функциями. И если мы даже говорим
о логических схемах (пусть в форме примеров), то они в точ-
ности воспроизводят теоретические логические схемы. Тем не
менее здесь было бы неправильно говорить уже о функции от-
рицания.
В практической схеме термин «обращение» означает, что мы
можем заменить, как уже говорилось выше, Н на L и L на Н.
Дискретная схемотехника и двоичное исчисление
27
С отрицанием дело обстоит сложнее. Пусть А является отрица-
нием для А, будет ли А также отрицанием для Д? Специалисты
по логике, которые ответственно подходят к разработке теоре-
тических логических схем, утверждают, что это не всегда имеет
место, однако мы склонны предполагать, что так все же можно
считать. Например, запрет «Не ставить автомобиль на стоян-
ку» сохраняет смысл и после отрицания. «Принципиальные»
разработчики, однако же, считают, что только отрицание А
приведет к А (НЕ-Л), обратное же верно не всегда1*. Если это
утверждение справедливо, то нужно учитывать и последствия,
вытекающие отсюда для логических символов, а именно что
знак отрицания можно ставить только на входе в функциональ-
ный блок, а не на выходе из него, как это следует из рис. 1.11,
где приведены две произвольные логические схемы, реализую-
щие одну и ту же функцию. На рис. 1.11, а знак отрицания по-
мещен на входах, а на рис. 1.11, б это пытались сделать на вы-
ходах функциональных блоков. К сожалению, для примера на
рис. 1.11, б попытка не удалась. На рис. 1.11, б для переменной
D осуществлен переход направо из D в D, который делает не-
избежным появление знака отрицания на входе в соответствую-
щий функциональный элемент ИЛИ. Однако отрицание D с
переходом в D противоречит правилам. Вторую схему гораздо
удобнее использовать при проектировании, чем практические
схемы, под которыми подразумеваются схемы, аналогичные
описанным в следующем разделе. Схему на рис. 1.11,6 можно
почти полностью реализовать на практике и для этого нужно
только обратить D с помощью схемы НЕ по методу, который
мы рассмотрим в гл. 2. Более подробно эти вопросы мы здесь
’не обсуждаем.
Отвечая на вопрос, какие обозначения переменных можно
использовать, мы замечаем, что в схеме на рис. 1.11, а черта
отрицания во внешних связях между символами не появляется
и подразумевается, что она имеется внутри соответствующих * В
!) Разберем более подробно пример со стоянкой автомобиля. Пусть ис-
ходным утверждением является «автомобиль можно ставить на стоянку», и вы
пользуетесь этой стоянкой. Затем вышел запрет «ставить автомобиль на сто-
янку нельзя» (отрицание исходного утверждения). Через некоторое время
вновь появляется разрешение ставить автомобиль на стоянку (отрицание от-
рицания). Узнав об этом, вы едете на стоянку и обнаруживаете, что все места
уже заняты, т. е. по-прежнему, несмотря на разрешение, вам поставить авто-
мобиль на стоянку нельзя. В этом случае вам безразлично, существует запрет
или нет.
Нечто похожее в принципе может иметь место и в логических схемах.
В результате повторного отрицания может образоваться нереализуемое при
работе схемы состояние. Такие состояния при проектировании игнорируются
и вместо них используют другие состояния, исходя из простоты проектирова-
ния. В результате может оказаться, что а=^=Л. — Прим. ред.
28
Глава 1
Рис. 1.11. Пример логической схемы. Два варианта логической схемы представ-
ляют одну и ту же сложную функцию.
а —со знаками отрицания н.а входе в функциональный блок; б — со знаками отрица-
ния, размещенными по возможности на выходах функциональных блоков. Здесь также
появляется вход, который снабжается знаком отрицания.
функциональных блоков. В схеме на рис. 1.11, б, наоборот, на
входах и выходах блоков мы находим переменные как с чер-
той отрицания, так и без нее.
Отсюда понятно, что различия в правилах использования
теоретических и практических логических схем, так же как и
действие символов, указанных на этих схемах, для профессио-
нала-схемотехника довольно запутанны, поэтому неудивительно,
что он не делает различия между отрицанием и «обращением»
и, следовательно, употребляет наравне термины «обращение» и
«инверсия», тем более что функция НЕ также используется
для того, чтобы согласовать между собой логические уровни
напряжения. К этим проблемам согласования понятий в слу-
чае напряжений низкого и высокого уровней мы еще вернемся
в гл. 2.
Для проектирования теоретических и практических логиче-
ских схем разработаны указания, которые изданы Междуна-
Дискретная схемотехника и двоичное исчисление_____________29*
родной Электротехнической Комиссией и были приняты после
тщательных и длительных исследований, выполненных рабочей
группой, образованной из специалистов — представителей не-
скольких стран. В соответствии с этими указаниями в теорети-
ческих и практических (электронных) схемах следует исполь-
зовать разные символы, что облегчает понимание соответству-
ющих схем. Эти символы также обсуждаются в гл. 2.
1.3.	Функции И-НЕ и ИЛИ-НЕ
В предыдущем разделе было показано, что комбинатор-
ные функции, состоящие из функций И и НЕ, а также ИЛИ ш
НЕ, описываются функциями И-НЕ и ИЛИ-HE соответствен-
но. Среди логических решений, которые мы принимаем еже-
дневно, часто встречаются такие, когда для всех входных пере-
менных со значением ДА результатом оказывается решение*
НЕТ (функция И-НЕ).
Например, нам нужно принять решение о покупке велосипе-
да. Если старый велосипед еще «на ходу» и его шины хорошие^,
решение о покупке нового велосипеда может оказаться отрица-
тельным, т. е. НЕТ. Таким образом, здесь мы имеем две вход-
ные переменные со значением ДА, однако в результате прихо-
дим к отрицательному решению НЕТ.
Как уже говорилось выше, в цифровой логике нам известна^
функция инверсии (обращения, отрицания), которая обознача-
ется с помощью маленького кружка на входе или выходе соот-
ветствующего логического символа. Если этот кружок появит-
ся после символа функции И или ИЛИ, как показано на рис.
1.11, б, то такой символ с кружком будет обозначать теперь-
функцию И-НЕ или ИЛИ-HE соответственно.
1.4.	Функции запоминания. Методы кодирования
(шифрации) информации
С помощью рассмотренных выше логических функций Иг
ИЛИ, НЕ образуются входные переменные, которые мы вызы-
ваем из нашего личного запоминающего устройства (ЗУ), т. е.
мозга. Глядя в окно, мы убеждаемся, что погода плохая, и от-
мечаем это в уме. При этом мы размышляем о том, распола-
гаем ли мы свободным временем. На основе этих сведений, ко-
торые мы запомнили, мы принимаем решение — следует ли вы-
ходить на улицу. Решение, которые мы примем (ДА или НЕТ),
мы также запомним.
На самом деле сейчас мы произвели обработку информации,.,
потому что значения ДА или НЕТ говорят уже нечто определен-
ное относительно входных переменных и этот факт несет те-
30
Глава 1
лерь определенную информацию, т. е. наше логическое решение
является по существу актом обработки информации. В цифро-
вой электронике для хранения информации также используют
память, которую иногда называют электронным мозгом. Его
ячейки могут запоминать 1 или 0 (ДА или НЕТ).
Запоминающее устройство, в котором можно хранить после-
довательности единиц и нулей, называется регистром. Регистр
часто используется в качестве оперативного ЗУ для временного
хранения информации. ЗУ большего объема, в котором можно
хранить несколько десятков тысяч единиц и нулей, мы будем
называть просто ЗУ, а в тех случаях, когда цифровые блоки,
вход данных
(ДР или НЕТ}
(1 или О)
Сапо-
нин а-
> ющая
ягвйка
Выход данных
(ДР или НЕТ)
(1 ил ид)
Вход для считывания
(по команде ДЕП)
передать данные)
Рис. 1.12. Ячейка ЗУ.
которые обрабатывают данные, разделены с этим ЗУ в прост-
ранстве— внешним ЗУ. На рис. 1.12 приведена схема одной
ячейки ЗУ.
Вход ячейки ЗУ связан с источником информации «Данные»,
который генерирует сигналы ДА или НЕТ (1 или 0). До тех
пор пока мы не даем никакой команды о приеме информации,
в эту ячейку ничего не записывается. На выходе ячейки ин-
формация, которая была записана в нее ранее, появится в фор-
ме ДА или НЕТ (1 или 0).
Если же мы подадим команду ДА(1) на считывающий
(управляющий) вход, ячейка перейдет в новое состояние и за-
помнит входную информацию.
Если регистр состоит только из одной ячейки, как это пока-
зано на рис. 1.12, мы говорим об одноразрядном регистре. Од-
норазрядные регистры находят применение в цифровой элект-
ронике для временного хранения единиц и нулей. В электрони-
ке более широко применяются многоразрядные регистры, пото-
му что одноразрядные регистры имеют слишком малый объем
памяти.
Поговорим теперь о «шифрации информации», которая поз-
воляет представлять данную величину более подробно. Обычно
с помощью слов ДА и НЕТ мы можем описать всего лишь два
логических состояния этой величины. С другой стороны, если
Дискретная схемотехника и двоичное исчисление
3!
Десятичная цифра	вз	В2	В1	во
0	НЕТ	НЕТ	НЕТ	НЕТ
1	НЕТ	НЕТ	НЕТ	ДА
2	НЕТ	НЕТ	ДА	НЕТ
3	НЕТ	НЕТ	ДА	ДА
4	НЕТ	ДА	НЕТ	НЕТ
5	НЕТ	ДА	НЕТ	ДА
6	НЕТ	ДА	ДА	НЕТ
7	НЕТ	ДА	ДА	ДА
8	ДА	НЕТ	НЕТ	НЕТ
9	ДА	НЕТ	НЕТ	ДА
Рис. 1.13. Кодовая таблица десятичных цифр, выраженная через ДА или НЕТ.
мы захотим представить один из десяти возможных символов
(слов), понадобится код, состоящий не менее чем из 4 битов0.
На рис. 1.13 приведена кодовая таблица, в которой с помо-
щью системы обозначений, использующей значения ДА и НЕТ,
показаны состояния разрядов (битов) от ВО до ВЗ включи-
тельно при реализации этих символов.
Десятичное число Кодирование	5	6	3	4
С помощью двоичных цифр С помощью слов Да (Д) и Нет (Н)	0 10 1 н д н д	0 110 н д д н	0 0 11 н н д д	0 10 0 н д н н
Рис. 1.14. Кодирование десятичного числа 5634 в виде четырех групп двоичных
цифр (1 или О, ДА или НЕТ).
С помощью групп из 4 битов мы можем записать десятичные
числа, как показано на рис. 1.14. Например, число 5634 можно
записать четырьмя группами по 4 бита в каждой. Код, кото-
рый фигурирует в этом примере, называется двоично-десятич-
0 Бит (сокращение от английских слов binary digit)—двоичная цифра,
переменная, принимающая одно из двух значений 0 или 1. — Прим. ред.
-32
Глава 1
ным кодом (BCD-кодом0), и о нем мы еще будем говорить
ниже.
В таблице на рис. 1.15 показано, как возрастают возможно-
сти кодирования, когда мы переходим от однобитового кода к
двух-, трех- и четырехбитовым кодам. С помощью однобитово-
го кода мы можем выделить одно состояние из двух, а с по-
мощью двухбитового, трехбитового и четырехбитового — соот-
ветственно 1 из 4, 1 из 8 и 1 из 16. Отсюда видно, что возмож-
Рис. 1.15. Возможности шифрации с помощью 1, 2, 3 и 4 двоичных цифр
(битов).
ности кодирования возрастают как степень числа 2, потому что
2! = 2, 22 = 4, 23 = 8 и т. д. Для хранения десятичного числа из
4 цифр нам потребуется регистр на 16 битов. Конечно, можно
ограничиться и меньшим числом битов, если не сохранять раз-
биение на группы по 4 бита для каждой цифры десятичного
числа, а выполнить прямое кодирование в двоичной (бинарной)
системе. Применение двоичной системы рассмотрено в следую-
щем разделе.
В процессе обработки данных часто требуется по внешней
команде сдвигать информацию, находящуюся в регистре, впра-
во или влево на один или большее число битов. На рис. 1.16
показано, как осуществляется такой сдвиг.
Предположим, что регистр содержит группу битов, образую-
щих состояние I. Если сдвинуть все биты на один разряд впра-
во, то получится состояние II. Если затем снова сдвинуть все
BCD — сокращение от английского словосочетания Binary — Coded —
Decimal. — Прим, перев.
Дискретная схемотехника и двоичное исчисление
33
биты на один разряд влево, то получится состояние III, которое
идентично состоянию I. Бит, который выдвинулся из самого
правого квадрата состояния I, снова появляется в самом левом
квадрате регистра (состояние II), так что никакой потери ин-
формации здесь не произойдет. Аналогичным образом, бит, вы-
двинутый из самого левого квадрата, будет перемещен в са-
мый правый квадрат (т. е. в ячейку) регистра. Подобный про-
.Состоянин!
СостояниеН
Состояние]]!
Рис. 1.16. Сдвиги битов в регистре.
цесс называется циклическим сдвигом. Если необходимо, вы-
двинутые наружу биты можно вообще удалить из регистра, т. е.
сдвинуть их безвозвратно. Это соответствует случаю, когда на-
рушается связь между самым старшим (наиболее значимым) и
самым младшим (наименее значимым) битами.
Операции сдвига позволяют ввести в регистр информацию,
которая поступает на вход в виде набора битов, которые сле-
дуют во времени один за другим (т. е. последовательно). Такие
наборы битов поступают обычно в регистр только через одну
информационную линию. Возможна ситуация, когда все биты
поступают в регистр одновременно (т. е. параллельно). В этом
случае число информационных линий равно числу битов.
Регистры также могут обеспечивать как последовательную,
так и параллельную обработку информации. Например, присчи-
тывании информации можно применять оба типа обработки.
На рис. 1.17 показаны различные операции, которым подверга-
ется информация в обоих случаях. Чаще всего регистры воз-
34
Глава 1
вращаются в исходное состояние с помощью внешней команды,
которая называется «сброс на нуль». Эта команда переводит
одновременно все биты данного регистра в состояние «О».
1.5.	Сложные функции
В повседневной жизни наряду с основными (базовыми) ло-
гическими функциями типа И, ИЛИ, НЕ мы часто используем
также и более сложные функции, которые являются комбина-
циями базовых.
Две такие функции мы уже упоминали в предыдущих раз-
делах. Функция выборки (селекции) позволяет нам выбрать
Параллельный ббод
ПослеВобат. ОитВ* 5итП3 ПитО2 SumBt ВитВ0
в бод " '•
Последобат.-
быбод
-Последобат. быбод
Послвдобат.ббод
Параллельный быбод
Сдбиг блеЗо
Сдбиг бпраба
Рис. 1.17, Регистр с последовательными и параллельными вводом и выводом.
один вариант из некоторого набора возможных вариантов. На-
пример, в обувном магазине мы выбираем для себя обувь, ру-
ководствуясь определенными критериями типа времени года,
размера, цвета обуви и т. д.
Вторая функция — функция кодирования — позволяет нам
представить наши идеи, например, в виде письменного текста,
который можно затем прочитать с помощью функции дешифра-
ции. Бумага выполняет здесь роль запоминающей среды.
Пример функции выборки приведен на рис. 1.18. С помощью
выборочных переменных 51 и S2 мы можем производить селек-
цию данных по информационным входам DATA 1 и DATA 2.
Как происходит выборка, можно понять из следующих приме-
ров. Рассмотрим случай, когда на вход 51 поступает сигнал 1,
а на вход S2 — 0, при этом вся информация из канала DATA 1
проходит без изменений на выход. Таблица истинности функ-
ции И приведена в середине рисунка и из нее следует, что со-
ответствующий селектор И-A действительно будет выбирать
данные из канала DATA 1, если 51 равно 1. Во всех случаях,
когда DATA 1 = 0 и 51 = 1, выходное значение функции И со-
гласно таблице истинности будет равно 0. Если DATA 1 = 1 и
51 = 1, то выход И равен 1. Мы видим, что при 51 = 1 данный
Дискретная схемотехника и двоичное исчисление
35
/ 0 —-DfiTfl?Выбрано
51
О
о
1
1
82 'ШУИ JJ/ГГД2,
О О
1 О
О /
/ /
О Выборки нет
1	Д/Ш 2 Выдра но
О	ДУШ / Вы Орано
1 Одновременно выдраны
несуществующие
ШТЯ1 иВШ2
Рис. 1.18. Функция выборки (селекции).
выход будет повторять информацию (0 или 1), поступающую
на вход DATA 1. В таблице истинности эти два состояния ука-
заны стрелками с надписью «выбрано». Если селектирующий
вход 52 имеет значение 0, то для нижней схемы И-В таблица
истинности дает значения, указанные стрелками с надписью
«выборки нет». Из таблицы также следует, что в обоих со-
стояниях на выходе И-В появится 0. Таким образом, функция
И-В не передает никакой информации.
Если теперь изменить полярность селектирующих входов,
т. е. пусть S2= 1 и 51 = 0, то по информационной линии DATA 2
произойдет выборка. Присоединим выходы обоих блоков
И-A и И-В ко входу блока ИЛИ, таблица истинности которой
приведена в правом верхнем углу рис. 1.18. Видно, что
когда один из входов (ft или Е2) равен 1, выход ИЛИ также
становится равным 1. Нуль на выходе ИЛИ появляется при
£i=E2 = 0. За счет выборки с помощью функций И-A и И-В од-
36
Глава 1
на из переменных (Ei или Е2) будет всегда равна 0. Другая
переменная при этом изменяется в зависимости от информации
DATA, которая поступает на соответствующие входы DATA 1 и
DATA 2. Таким образом, более сложная функция выборки дей-
ствительно является комбинацией основных (базовых) функ-
ций И и ИЛИ.
Рис. 1.19. Дешифратор двоичного кода.
а —* обращение в виде функции НЕ; б —обращение в виде знаков отрицания перед со-
ответствующими входами.
Другим примером более сложной функции является дешиф-
ратор, схема которого приведена на рис. 1.19. Входные пере-
менные А и В могут, как следует из таблицы значений функ-
ции, образовывать различные двоичные конфигурации. С двумя
битами можно получить четыре конфигурации. Эти конфигура-
ции приводятся повторно там, где входные линии разветвляют-
ся в сторону соответствующих функций И.
Самая верхняя функция И дает 1, если А = В = 0. Так как
на выходе функции И всегда появляется 1 только в том слу-
чае, когда оба входа А и В равны 1, то обе переменные при-
ходится инвертировать. Инверторы обозначены через НЕ.
Следующая сверху функция И дает 1, если значение В ин-
вертировано в 1. При этом А уже имеет соответствующую по-
лярность. Для третьей сверху функции И все происходит наобо-
рот, а четвертая функция И реагирует на входные переменные
А и В без инверсий. Таким образом, в зависимости от входной
Дискретная схемотехника и двоичное исчисление
37
двоичной конфигурации, которая будет определяться перемен-
ными А и В, только один из выходов функций И становится
равным 1, как следует из таблицы значений функции, где по-
казана связь между входными переменными и состояниями со-
ответствующих выходов.
Относительно символов, указанных на рис. 1.19, а, следует
отметить, что инверторы здесь можно не обозначать, а просто
заменить знаками отрицания, располагая их прямо на входе
соответствующих элементов схемы. В результате мы получаем
функциональную схему, показанную на рис. 1.19,6. Эта воз-
можность использования знаков отрицания была уже реализо-
вана выше на рис. 1.10 и 1.11.
1.6.	Временные характеристики логических операций
Логическая схема, как и человек, затрачивает конечное
время на выполнение различных операций, приводящих к опре-
деленному результату.
Временная
диаграмма
Заполнить ре-
гистры Вив
Сложить
А*
Цаоы
к
/7
1
л

Результат помес-
тить б регистре
Записать б ЗУ
Z7
О
Сигналы команд
" действие
Л
1
л
Подготовить сле-
дующую команду
/
л
Временная шкала
О)
Рис. 1.20. Временная диаграмма логической операции.
Прохождение информации через цепочку логических опера-
ций требует времени, которое тем больше, чем больше длина
этой цепочки. Если логическая схема состоит из различных
блоков, каждый из которых используется в качестве источника
информации для последующего блока, то нетрудно понять, что
выход этой схемы будет в течение некоторого периода времени
ожидать прихода соответствующей информации с входных бло-
38
Глава 1
ков. Поэтому при логическом проектировании для подобных
систем обычно составляется временная диаграмма, которая ото-
бражает все необходимые операции. Логическая система обыч-
но имеет внутренние часы (таймер) с временными метками, так
же, как человек, работающий по графику, сверяет график с сиг-
налами времени, измеряемыми в часах, минутах и секундах.
Так же как мы планируем свою деятельность во времени по оп-
ределенному расписанию, так и цифровая система осуществля-
ет свои операции в определенные моменты времени по коман-
дам (меткам) внутреннего таймера.
ХлеР
Масло
Лоере
Второй
зодтрок
12ч
Рис. 1.21. Понятие времени как входной переменной для логической схемы.
На рис. 1.20 приведена временная диаграмма в форме пря-
мой линии, над которой указаны моменты начала определен-
ных логических операций.
Рис. 1.21 иллюстрирует, как понятие времени используется
в качестве одной из входных переменных в некоторой логиче-
ской схеме. Здесь входными переменными являются хлеб, мас-
ло и кофе, т. е. те компоненты, которые необходимы для второ-
го завтрака. Четвертой переменной является временная метка
12 ч. Второй завтрак может состояться, только когда на столе
появятся хлеб, масло и кофе и пробьет 12 ч. Возможно, вам
было бы гораздо приятней, если бы компоненты появились на
столе уже в 11 ч, однако в рабочее время второй завтрак не
может состояться раньше, чем в 12 ч.
В этом введении в логические функции мы использовали
собственную простую систему обозначений, чтобы не перегру-
жать слишком большим объемом информации читателя. Мы
сохранили для логических символов квадрат, в котором указы-
ваются функции И, ИЛИ, НЕ.
1.7.	Двоичное исчисление
Десятичная система исчисления является для нас наиболее
знакомой. Мы начинаем изучать ее уже в начальной школе и
поэтому хорошо знаем, как обращаться с десятичными числа-
ми. Возьмем, например, число 5685, которое каждый из нас по-
нимает как 5 тысяч 6 сотен 8 десятков и 5 единиц. Более глу-
Дискретная схемотехника и двоичное исчисление
39
бокий анализ показывает, что это число является суммой коэф-
фициентов, умноженных на 10 в степени с целыми показателя-
ми. Как видно из рис. 1.22, место коэффициента в этом числе
как раз и дает нам показатель степени, в которую необходимо
возвести число 10. При этом число 5 необходимо умножить на
Старшая (наиболее
значимая) ______
цифра
iO3 (О21O110° Младшая (наименее
цшрра
I I I1---------—<5X//7Z7= 5 (f0°=/)
---------------~8*101=80 ЦО1=10)
---------------~6'/М2=600 <М2=100)
---------------~5*i03=5000 <Д03=Шр
-----------------------------I-
Величина числа = 5685
5685 =5х J03+6xi02+8x 10^5x10 0
Рис, 1.22. Представление десятичного числа.
103=1000, число 6 — на 102=100, число 8 — на 10‘ = 10 и 5—•
на 10°= 1. Все найденные в результате умножений числа затем
суммируются. Следовательно, основанием десятичной системы
является число 10.
В двоичной системе основанием является число 2, а коэффи-
циенты могут принимать значения, равные только 0 и 1. Эти
двоичные цифры называются битами (сокращение от англий-
ских слов binary digit
(двоичная цифра)). Обыч-	Дбоичное числа
но основание системы ис-	23 Z2 21 2° /
числения указывается в
виде нижнего индекса,
расположенного после
данного числа. Напри-
мер, 3768 означает, что
число 376 записано в
восьмеричной системе ис-
числения.
Старший
разряд
Однако возвратимся
к двоичной системе. Если
/ О О 1
Млавший разряд
—~1х2°=Ш°=1)
Ох2,=О(21=2'>
0х2г=0<22=Ь
----------------- 1х23=8_ <.23=8)
Десятичное число —9 +
9 =-/x23+Ox22+Ox21+fx2°
Рис. 1.23. Представление двоичного числа.
мы пересчитаем двоичное
число 1011г в десятичную систему исчисления, то получим сле-
дующую сумму: 1-23-|-0-22 +1-2’ +1-2° = 8 + 0 + 2+1 = 11. На
рис. 1.23 показана схема такого пересчета. Мы видим, что в
двоичной системе, так же как и в десятичной, младшая цифра,
или, что то же самое, коэффициент с наименьшим показателем
степени основания, стоит в самом правом квадрате (позиции).
40
Глава 1
Этот квадрат в дальнейшем будем называть младшим битом
(разрядом) или наименьшим значащим битом.
При таком пересчете возникает ряд трудностей. Когда мы
преобразуем двоичное число в десятичное, что часто требуется
на практике, так как десятичное число является для нас более
информативным, то мы не собираемся каждый раз разлагать
исходное двоичное число на отдельные коэффициенты и умно-
жать их на соответствующие степени 2, чтобы потом сложить
все полученные частные произведения. В этом случае процесс
вычисления длится слишком долго. Пример преобразования по
этому методу приведен				ниже:						
25	24	23	22	2*	2°					
= 32	= 16	= 8	= 4	= 2	= 1					
0	0	1	0	1	1 = 8	+	2	+	1	= 11
1	0	0	0	0	0 = 32					= 32
1	1	0	0	1	0 = 32	+	16	+	2	= 50
0	0	0	1	1	1 = 4	+	2	+	1	= 7
0	1	1	1	1	1 = 16	+	8	4-	4 + 2 +	1 = 31
Вторым методом пересчета из двоичной системы в десятич-
ную, который широко применяется на практике, является метод
удвоения (для применения этого метода не требуется знать
степени числа 2). В нашем примере максимальная степень, ко-
торая появляется при вычислениях, есть 25 и ее можно вычис-
лить еще довольно просто. Ситуация усложняется, когда требу-
ется найти, например, 10-ю или 16-ю степень основания 2.

Старший —I /1/71/71 /
разряО	1—1—1—- -
I
Двоичное
число
- +/7=/7,
2
н
2x2=4
4
н
4х2=£
Десятичное число—9
Рис. 1.24. Удвоение двоичного числа при пересчете в десятичную систему.
Дискретная схемотехника и двоичное исчисление
41
В этих случаях лучше иметь под рукой готовую таблицу степе-
ней числа 2.
Однако при использовании метода удвоения эта таблица не
нужна, и поэтому метод удвоения особенно эффективен, если
преобразования производятся с помощью карманного кальку-
лятора.
Схема метода удвое-
ния показана на рис. 1.24.
Мы начинаем с коэффи-
циента при старшем раз-
ряде (бите) и умножаем
его на 2. К полученному
произведению прибавля-
ем коэффициент следую-
щего разряда. Затем по-
лученную сумму умножа-
ем на 2 и к результату
добавляем коэффициент
следующего разряда. Та-
ким образом мы продви-
гаемся вплоть до самого
младшего разряда, т. е.
последнего разряда дан-
ного двоичного числа.
При этом, например, дво-
ичное число 1001 превра-
щается в десятичное чис-
ло 9. Теперь представим
себе, что мы сдвинули
все разряды данного чис-
ла влево на один разряд
и в освободившийся при
Десятичное число 51
I |
Старший	Младший
разряд	разряд
Рис. 1.25. Пересчет десятичного числа в дво-
ичную систему.
этом справа разряд по-
местили 0. Проделав такую операцию, мы обнаружили, что ре-
зультат будет равен исходному числу, умноженному на 2. При
сдвиге влево на два разряда исходное число необходимо умно-
жить уже на 4. Сдвиг на три разряда означает умножение ис-
ходного числа на 8. Чтобы быстро умножить двоичное число на
10, мы сдвигаем это число на 2 разряда (увеличение в 4 раза),
прибавляем к результату первоначальное двоичное число (уве-
личение в 5 раз) и затем снова сдвигаем полученную сумму
еще на один разряд (2X5=10).
Обратное преобразование десятичного числа в двоичное од-
нозначно выполняется путем деления каждого промежуточного
частного на 2, при этом каждый неделимый конечный остаток
дает очередную цифру для искомого двоичного числа.
42
Глава 1
На рис. 1.25 показан ход такого расчета. Число 51ю делит-
ся на 2 и дает частное 25 с остатком 1, который мы записыва-
ем в младший разряд. Затем мы делим частное 25 на 2 и по-
лучаем частное 12 и остаток 1. Эту новую единицу мы записыва-
ем слева от предыдущей. Третье деление (12:2) дает частное 6
и остаток 0. Нуль заносится в третий разряд справа и мы про-
должаем вычисление до тех пор, пока не получим в остатке
Десятич- ное число	Двоичное число					Десятич- ное число	Двоичное число				
	2*	23	2?	2’	2°		2?	23	2?	21	29
0	0	0	0	0	0	16	1	0	0	0	0
1	0	0	0	0	1	17	1	0	0	0	1
2	0	0	0	1	0	18	1	0	0	1	0
3	0	0	0	1	1	19	1	0	0	1	1
4	0	0	1	0	0	20	1	0	1	0	0
5	0	0	1	0	1	21	1	0	1	0	1
6	0	0	1	1	0	22	1	О	1	1	0
7	0	0	1	1	1	23	1	0	1	1	1
8	0	1	0	0	0	24	1	1	0й	О	О
9	0	1	0	0	1	25	1	1	0	0	1
10	0	1	0	1	0	26	1	1	0	1	0
11	0	1	0	1	1	27	1	1	0	1	1
12	0	1	1	0	0	28	1	1	1	0	0
13	0	1	1	0	1	29	1	1	1	0	1
14	0	1	1	1	0	30	1	1	1	1	0
15	0	1	1	1	1	31	1	1	1	1	1
Рис. 1.26. Таблица двоичных чисел от 0 до 31.
число меньше 21 = 2. Последний остаток (0 или 1) и будет стар-
шим битом искомого двоичного числа.
Зная, как записывать двоичные числа, мы можем построить
таблицу двоичных чисел, например, от 0 до 31. Следует пом-
нить, что если двоичное число состоит из п цифр, то в принципе
возможны 2П комбинаций (двоичных чисел) из нулей и единиц.
Из 3 двоичных цифр можно образовать 8 чисел, а именно от 0
до 7 включительно. Таблица двоичных чисел от 0 до 31 приве-
дена на рис. 1.26.
1.8.	Положительные и отрицательные числа
В двоичной системе, как и в десятичной, необходимо указы-
вать знак числа. Для этого используется старший разряд, ко-
торый называют знаковым разрядом. Он равен 0 для положи-
тельных чисел и 1—для отрицательных. Наибольшее десятич-
Дискретная схемотехника и двоичное исчисление
43
ное число, которое в этом случае можно записать с помощью п
битов, равно 271-1—1, так как один бит всегда занят под знак
числа. Например, для числа из 5 битов максимальное значение
составляет 24—1 — 15.
Запись отрицательных чисел осуществляется методом до-
полнения, по которому 1 и 0 положительного числа при перехо-
де к соответствующему отрицательному числу заменяется на О
и 1. Эта система записи называется также записью с дополне-
днакоёпяй разряд
2^
Максималь-
ное знаке- О
пае
О
/	1	1 1	—15
О	/	/ О +-В

110	0 1 Неполное дополнение
или дополнение до 1
--------------— /
110	10	Полное дополнение
|	|	|	|	| или дополнение до 2
= -1xZ^1xZ^Ox22^Z^OkZ°
= -IB + 8 + О + Z + О
=	-6
Рис. 1.27. Поразрядное и полное дополнения.
нием до 1, или записью с неполным дополнением. Наряду с
дополнением до 1 используется также запись с дополнением
до 2, или запись с полным дополнением, которое соответствует
дополнению до 14-1. Обе системы записи встречаются при вы-
полнении арифметических операций в цифровых схемах и осо-
бенно часто в ЭВМ0.
Различие между этими системами иллюстрируется на рис.
1.27, где вертикальная линия выделяет максимальное значение,
которое можно записать с помощью 4 битов. В этом примере
оно равно 15, т. е. 24—1.
Если мы возьмем, например, число 6, то, как следует из
рисунка, его дополнение равно 15—6 = 9. Двоичное представле-
!) Запись с дополнением до 1 называется также обратным кодом, а запись
с дополнением до 2 — дополнительным кодом. — Прим. ред.
44
Глава 1
ние числа 6 есть ОНО, а числа 9—1001. Отсюда видно, что дво-
ичный цифровой код дополнения 9 является обратным по от-
ношению к цифровому коду, соответствующему числу 6 при за-
данном числе разрядов.
Мы называем 9 поразрядным дополнением числа 6, потому
что максимальное число, которое можно написать с помощью
двоичного цифрового ряда, равно в данном случае 24—1, т. е.
оно на 1 меньше числового значения полного дополнения. До-
полнением, по определению, является дополнение числа до бли-
жайшей следующей более высокой степени 2, расположенной
за пределами разрядной сетки. В случае, изображенном на рис.
1.27, оно оказывается вне границ разрядной сетки, так как рав-
но 24=16, т. е. на 1 больше, чем максимальное число, которое
можно написать с помощью четырех двоичных цифр. Итак, по-
разрядное дополнение данного числа мы получим, инвертируя
биты этого числа, т. е. заменяя в нем единицы на нули и на-
оборот. Полное дополнение равно поразрядному дополнению
плюс 1.
На рис. 1.28 приведены две таблицы положительных и отри-
цательных чисел, причем отрицательные числа записаны в ле-
вой таблице с дополнением до 1 (неполным), а в правой табли-
це— с дополнением до 2 (полным). Что касается десятичного
нуля, то при записи с дополнением до 1 мы получаем наряду с
положительным нулем еще и отрицательный, однако при записи
Дискретная схемотехника и двоичное исчисление
45
с дополнением до 2 получается только одно нулевое значение!
Преобразование отрицательных двоичных чисел в десятич-
ные обычно производится методом дополнения до 2, т. е. путем
уменьшения соответствующего двоичного числа на 1 и последу-
ющего обращения полученного результата, который затем пре-
образуется в десятичное число обычными способами.
Представление отрицательного числа методом дополнения
до 2 дает точное значение этого числа, если мы вычисляем циф-
ровые коды с учетом знакового бита. Убедимся в этом на при-
мере числа —5 из таблицы, приведенной на рис. 1.28.
Запись числа 5 с дополнением до 2 имеет вид
Ш 0 1 1	□ =3накобый
разряд
Если мы преобразуем это число в десятичное, получим
- 1 х 23 = - 8
+ 0 х 22 = + О
+ 1 X 21 = + 2
+ 1x2°= + 1 +
= - 5
т. е. запись с дополнением до 2 дает точное представление со-
ответствующего отрицательного числа.
Системы записи с дополнением до 1 и до 2 широко приме-
няются для представления отрицательных чисел в различных
вычислительных устройствах (в частности, в ЭВМ). Обе систе-
мы широко используются также для выполнения арифметиче-
ских операций.
1.9. Сложение и вычитание двоичных чисел
Правила двоичного сложения, как показывает следующая
таблица, довольно просты:
0 + 0 = 0
0 + 1 = 1
1 + 0=1
1 + 1=0 («1 в уме»)
Эти правила идентичны соответствующим правилам в деся-
тичной системе, кроме одного: сумма 1 + 1 в десятичной систе-
ме равна 21, т. е. ближайшей более высокой степени 2 после
2°=1. Кроме того, при сложении 1 + 1 = 1 0 возникает перенос в
46
Глава 1
следующий разряд, т. е. на языке школьников мы получаем 1
«в уме».
Ниже показано, как происходит сложение двух чисел, со-
стоящих из большого числа битов, например чисел 21 и 9:
Q
2110	=	1	0	1	01 h
9ю	=	0	1	0	0 h	+
1 02
ЗОю	=	1	1	1	1 0:
Мы начинаем со сложения самых младших битов, т. е. битов,
находящихся в крайней правой позиции. При этом сразу же
возникает перенос, так как 1 + 1 = 1 0. Этот перенос необходимо
учитывать при сложении следующих (соседних) битов. Цифра 1,
которую мы держим в уме, указана над следующей колонкой
слева, где сложение 1+0+0= 1 происходит без переноса. При
сложении остальных битов переноса также не возникает.
Вычитание в двоичной системе происходит так же, как и в
десятичной. Если мы снова составим таблицу, она будет выгля-
деть следующим образом:
0—0 = 0
0—1 = 1 (2 занято из «левого» бита)
1 — 0=1
1 — 1=0
Если встречается разность 0—1, мы занимаем 1 из следующего
бита; если это невозможно, занимаем 1 из более старшего би-
та, т. е. делаем то же, что и в десятичной системе.
Приведем пример вычитания:
21i0 =
9,0 =
х2
1 0 1
♦
о
0 1 о
0 12
0 12
12|0 = 0 1 1 0 02
В четвертой позиции справа мы должны занять из бита,
расположенного слева в уменьшаемом. Здесь 1 превратится в 2
в колонке, куда мы «занимаем». Во всех случаях выполняется
1 O2 = 2io. Что мы в действительности сделали с двумя послед-
ними битами? Уменьшили 1 02 на 0 12, т. е. получили 1 02—0 12 =
Дискретная схемотехника и двоичное исчисление 47
=0 Ь- Вместо такого вычитания можно прибавить вычитаемое
в виде отрицательного числа, что даст тот же результат.
Используя запись с дополнением для отрицательных чи-
сел, вычитание можно заменить сложением отрицательных чи-
сел по следующим правилам:
<-4)- (-<?)=-/
-40Z7// ----------0/7//
— 3VT\1 О О —О0раще—^\0\0/ /
--------q Ние ----------© ,
□ /10 =~1
(+4) — (+J)—+/
-0 нив
--------©
/[У]#/7/7
-------
(+4) - (-J)=+7-
+ 40//7Z7 ----------0/ /7 U
Рже. 1.29. Примеры вычитания
отрицательных чисел, представ-
ленных в виде дополнения до 1.
-5 И / О О —ООращв—-\О\О 1 1
--------q уце------------
0// 1
а)	При записи отрицательных чисел с дополнением до 1 или
до 2 при вычитании можно обратить вычитаемое и после этого
прибавлять его к уменьшаемому.
б)	Если при сложении отрицательных чисел в знаковом раз-
ряде возникает перенос, при записи с дополнением до 1 пере-
носимое число необходимо прибавить к самому младшему биту.
в)	При записи отрицательных чисел с дополнением до 2
-----------------
\Qioo --------flioo Л
<-з)	1 —ОВращв- ^№oi о
© ние	1 о ®
(+4)-(-3)= + 7 ----------s.
(+4) \S\1OO ------[77]/	'
(—3) [7]/о/ —ОВращв-
® ние №110®
-----М
0/ 1 1=+7
Рис. 1.30. Примеры вычитания отрицательных чисел, представленных в виде
дополнения до 2.
48
Глава 1
при вычитании необходимо постоянно прибавлять 1 к самому
младшему биту суммы. Переносы, возникающие при этом в по-
зиции старших битов, можно не учитывать.
На рис. 1.29 и 1.30 показаны примеры вычитания путем сло-
жения отрицательных чисел для систем записи с дополнением
до 1 и до 2 соответственно.
1.10.	Умножение двоичных чисел
Для умножения двоичных чисел можно использовать те же
правила, что и для умножения десятичных чисел.
Мы начинаем с умножения самого младшего бита множи-
мого, т. е. первого сомножителя, на второй сомножитель, как
это показано на рис. 1.31. Результат умножения мы записыва-
ем, затем берем соседний бит и производим следующее умно-
жение. Этот результат сдвигается на одну позицию влево от-
носительно положения результата первого умножения. И так
поступаем до тех пор, пока не умножим все биты множимого
на множитель. Сдвинутые частные произведения мы суммиру-
ем и получаем сумму, т. е. результат умножения.
Двоичные иисла
Десятичные
числа
6
30
0110-
Прпб ЦМНПМНиЯ
0x0 = 0
О х / = 0
1x0 = 0
1x1=1
0/ 1 1 1 О
□ Знаковый разряд
Рис. 1.31. Двоичное умножение по правилам десятичной системы.
В цифровой технике умножение реализуется несколько ина-
че, т. е. применяется метод, более удобный с точки зрения тех-
нической реализации, однако основа процесса вычислений оста-
ется прежней. Для хранения обрабатываемых чисел при умно-
жении требуется не менее трех регистров, которые мы обозна-
чим через А, В и С. Регистр состоит из элементов памяти, ко-
торые называются запоминающими ячейками. Эти элементы
представляют собой в основном триггеры, которые более по-
дробно рассмотрены в последующих главах.
В регистр можно записать двоичное число. С помощью сиг-
налов считывания с выходов ячеек, из которых состоит регистр.
Дискретная схемотехника и двоичное исчисление
49*
запрашивается содержимое этих элементов, т. е. двоичные чис-
ла. Регистры сконструированы так, что содержащиеся в них.
биты можно сдвигать влево и вправо, например все биты мож-
но сдвигать на одну позицию влево или вправо. Кроме того, тот
бит, который был удален с одного конца регистра, можно поме-
стить в другой конец или даже передвинуть в другой регистр^
Множимое: в
Регистр Д
6 О
'Регистре
Произведение: 30	Множитем:$
Регистр в'
^ноЯкооо'
И 0 0 О
-0110
Сложить “j—g / / g +
1--(=)—►g ООО
Сложить р "o~f ] +
"	g^gW^^^ 6nPaBo~
0 110
О 01©
\ \ \ Хпотвряно
^ОШ'ОООО'
1—©—
Сложить ~| 0 111
'---©-0000	I
Сложить
1 Ьоф
I \\ А Потеряно
\ и ! ; Прямая nepeOaza 0 \ \ \
НН	ич
№0 11 Сдвигбпрабо g / /g
Миг f
Шаг Z
Шаг 5
Шаг ip
[3 Знаковый разряд Произведение 30
Рис. 1.32. Двоичное умножение при цифровой обработке данных.
который производит операцию сдвига одновременно с первыми
регистром.
Проиллюстрируем процесс умножения с помощью следую-
щего примера. Предположим, что нам нужно умножить двоич-
ное число 6 на двоичное число 5. Первое число мы берем в ка-
честве множимого, второе — в качестве множителя и помещаем
их в регистры А и В соответственно (рис. 1.32).
Умножение начинается с подготовительного шага — сброса,
на нуль регистра результатов С, т. е. все биты в этом регистре,
принимают значение 0.
На первом шаге умножения считывается самый младший,
(наименее значимый) бит регистра В, в котором находится
множитель. Здесь мы имеем 1, а это означает, что требуется
50
Глава 1
сложить множимое с результатом, находящимся в регистре С.
В этом и заключается первый шаг умножения.
После того как найдена первая частная сумма, выполняется
операция сдвига, причем как в регистре С, так и в регистре В.
В результате сдвига на одну позицию вправо удаленный бит
сдвигается с позиции младшего бита регистра С в позицию
старшего бита внутри регистра В. Таким образом, при умно-
жении регистры С и В в схеме можно связывать последова-
тельно, так как первый бит обрабатывается в позиции наименее
значимого бита, после чего он удаляется из регистра В и мо-
жет быть даже потерян. Следует отметить, что знаковый бит в
регистре С в операции сдвига не участвует и остается на преж-
нем месте. Однако следующий по значимости бит, как видно из
рис. 1.32, может уже заменить знаковый бит.
Сдвиг на один бит в регистре В приводит к тому, что сле-
дующий бит множителя переходит в позицию младшего бита,
где его можно использовать. В нашем примере этот бит ра-
вен 0; это означает, что нужно производить сложение с чис-
лом 0. Сложение можно не делать, так как в действительности
такое «бездействие» также эквивалентно прибавлению числа 0.
Одновременно с этим вторым сложением происходит второе
умножение, после чего происходит снова сдвиг вправо в регист-
рах С и В, так что младший бит из С снова перейдет в пози-
цию старшего бита в В.
На следующем шаге в обработку поступит третий бит из ре-
гистра В и мы замечаем, что он равен 1. После этого происхо-
дят сложение с умножением и повторный сдвиг на один бит в
регистрах С и В. Процесс продолжается до тех пор, пока не
будут обработаны все биты множителя.
Последний шаг операции умножения состоит в сдвиге на
один бит только в регистре В. Старший бит этого регистра за-
полняется нулем, который, однако, не влияет ни на числовое,
ни на знаковое значение результата.
1.11.	Деление двоичных чисел
Двоичное деление по сути есть не что иное как вычитание
и сдвиг и выполняется аналогично делению десятичных чисел
(рис. 1.33). Мы начинаем с того, что помещаем делитель под
делимым как можно левее и производим вычитание из делимо-
го. После вычитания в наиболее значимый разряд частного за-
носится 1. Если вычитание невозможно из-за того, что остаток
оказывается отрицательным, вычитание не выполняется и в
наиболее значимый разряд частного заносится 0.
Затем мы сдвигаем весь делитель на одну позицию вправо
и осуществляем операции: после вычитания соответствующий
Дискретная схемотехника и двоичное исчисление
51
бит заносится в следующий разряд в частном, выполняется оче-
редной сдвиг и т. д. до тех пор, пока не будет достигнут послед-
ний разряд делимого. Деление на этом заканчивается; в нашем
примере получается остаток 0 (45 делится на 5 без остатка).
Рассмотренный выше метод деления в вычислительной техни-
ке известен под названием «деление без восстановления остатка».
В цифровой обработке данных часто используется другой
метод деления, который более приспособлен к конкретной архи-
тектуре ЭВМ и известен
под названием «деление Делитель Делимое Частное
с восстановлением остат-
ка». В этом методе вычи-
тание выполняется и в
том случае, когда раз-
ность оказывается отри-
цательной, т. е. возника-
ет отрицательный оста-
ток. Всякий раз, когда
промежуточный остаток
после какого-нибудь вы-
п i п / Переносить^
о; о м—да
И/7/7 О
Остаток
□ Знаковый разряд
читания или сложения
дает положительный ре-
зультат (т. е. знаковый
бит промежуточного ос-
Рис. 1.33. Двоичное деление по правилам1
вычислений, принятым в десятичной систе-
ме (метод без восстановления остатка).
татка равен 0), в регистр частного помещается 1. Если остаток
отрицателен, т. е. знаковый бит равен 1, в соответствующую
ячейку регистра частного помещается 0.
Процесс деления по методу с восстановлением остатка ил-
люстрируется примером, приведенным на рис. 1.34. Делимое*
помещается в двойной регистр С+В (два регистра, располо-
женные последовательно один за другим). Регистр В содержит
младшие биты делимого. Старшие биты и знаковый бит нахо-
дятся в регистре С. Делитель размещен в регистре А и имеет
длину 4 бит, что позволяет выполнить 4 основных и один подго-
товительный шаг деления.
Мы начинаем с подготовительного шага — делимое из ЗУ
перемещается в двойной регистр С+В. На первом шаге выпол-
няются следующие операции: в вычислительном устройстве из
4 бит делимого, находящихся в регистре С, вычитается дели-
тель. Если результат вычитания положителен (т. е. знаковый
бит остатка равен 0), в одноразрядный вспомогательный ре-
гистр помещается I, если же результат вычитания отрицателен^
в этот регистр помещается О1*. Затем производится сдвиг на од-
На рис. 1.34 этот вспомогательный регистр не показан. Вместо нега
производится обращение знакового бита, что одно и то же. — Прим. ред.
52
Глава 1
«у позицию влево для всех битов регистра С+В, после чего
старший бит В становится младшим битом в регистре С. Одно-
временно результат первого вычитания, который все еще нахо-
дится во вспомогательном регистре, переводится в младший
разряд регистра В. На этом первый шаг заканчивается и на-
чинается второй, который реализуется аналогично первому. Вы-
1Иаг 1
16аг 2
111агб
hlaг 4
Делитель: 5
Регистр/!
'0101
ООбиг блебо
0 10 1
ООбиг блебо
0 10 1
Делимое: 35
Регистры С и В
\0\1 0 1	010 1
0 10 1-
W// НЕ—Шу
ооо1 toil
0 10 1
Ш-/ /	/ h
1 ооо	olio
~0 1 0 1 ,
Шиг блебо-----
"/7 1 0 1-----
Прямая переда-
ча из регистра
б регистр -
77
1011	1100
0 10/
1 0 01
Частное
9
Частное:9
ОстатокО
0 0 0 0
Остаток
О
Вычесть
ООбиг блебо
Вычесть
СОбигблебо
Сложить
 ООбиг блебо
 Сложить
ООбиг блебо
^Знаковый
разряО
Q бит частного (необходима
инбвртиробать)
Рис. 1.34. Деление по методу с восстановлением остатка.
читание произойдет, если во вспомогательном регистре, где все
еще находится результат предыдущего (первого) шага, содер-
жится 1. И наоборот, будет выполнено сложение, если резуль-
тат предыдущего шага равен 0. Последующие шаги выполняют-
ся аналогично, при этом всегда после соответствующего шага в
правую ячейку регистра В помещается следующий бит частно-
го. По окончании деления частное будет находиться в регист-
ре В, остаток — в регистре С.
В методе деления с восстановлением остатка после каждого
вычитания всегда определяется знак остатка. Если промежу-
точный остаток положителен, производится вычитание, если
же остаток отрицателен, выполняется сложение. В этом смысле
Дискретная схемотехника и двоичное исчисление 53
деление с восстановлением остатка отличается от деления без
восстановления остатка, где всегда производится только вычи-
тание, и если это вычитание «не идет», то происходит обраще-
ние к следующей цифре справа из делимого.
1.12.	Плавающая запятая
Используемая система обозначений для целых положитель-
ных и отрицательных двоичных чисел не позволяет описать
дробные числа так, как это делается в стандартной десятичной
системе с помощью дробной черты или запятой. В вычислитель-
ной математике дробь обычно представляется в виде целого
числа, умноженного на основание в степени с отрицательным
показателем. Эту форму представления можно ввести и в си-
стему счисления с целыми положительными и отрицательными
числами. Она называется системой представления с плавающей
запятой.
В этой системе любое целое число можно представить в
следующей общей форме:
число = мантисса хоснованиепоказатель.
При этом мантисса, которая еще называется указателем, явля-
ется целым числом и может быть как положительной, так и от-
рицательной, т. е. она имеет знак. Показатель всегда является
целым и положительным числом.
Отсюда ясно, что дробное число можно представить также
в виде мантиссы (которая определяет положительную или от-
рицательную целую часть), но умноженной на основание с от-
рицательным показателем. В цифровой обработке данных и
особенно в вычислительной технике эта система обозначений
дробных чисел используется весьма широко.
В системе представления с плавающей запятой мантисса вы-
ражается с помощью одной группы битов, а показатель — с по-
мощью другой, что позволяет существенно расширить диапазон
чисел, однако при этом уменьшается абсолютная точность чис-
ла, поскольку она всегда определяется мантиссой, для которой
теперь выделено ограниченное число битов. В общем случае
для мантиссы используется столько битов, сколько требуется
для обеспечения требуемой точности.
На рис. 1.35 приведены целое и дробное числа в двоичной
форме, записанные в системе записи с плавающей запятой.
Рассмотрим вначале представление целых чисел. Видно, что
мантиссу 1 1 0 со знаковым битом 0 необходимо умножить на
25 = 32. Как уже говорилось выше, сдвиг влево на один разряд
означает умножение на 2, сдвиг влево на два разряда — умно-
жение на 4, сдвиг на три разряда — умножение на 8 и т. д.
64
Глава 1
Дбоичное чисдо=мантиссах 2 Показатель
Знаковый,
разряд
Мантисса	Показатель
— |/7|///7|	\0\101 \=6х25 =+192
Знаковый разряд ' ’ '
0 110
0 110 0 2х
0 1 1 0 0 0 4х
0 1 1 0 0 0 0 8х
0 1 1 0 0 0 0 0 16X
0 1 1 0 0 0 0 0 0 32х
Мантисса
[оЦю!
5 сОвигов
влево
=+128+04=+I9Z
Показатель
|/ |//7/ \=6xZ~3=0.75
а
0 1	1	0	0	0	0
0 0	1	1	0	0	0
0 0	0	1	1	0	0
3 сдвига
Вправо
0 0 0 0 1-1 о------
I------------ 1х2~г=0,25
-------------ш:'=о,50
в	0,75 —0.75
Рис. 1.35. Представление целых (а) и дробных чисел (б) в системе записи
с плавающей запятой.
Умножение на 25 не представляет никаких трудностей для на-
шего вычислительного устройства, так как в результате пяти-
кратного сдвига мантисса увеличится в точности в 25 = 32 раза.
В случае дробного числа показатель отрицателен и мантис-
са сдвигается не влево, а вправо, как показано на рис. 1.33,6.
Дискретная схемотехника и двоичное исчисление 55
В приведенном примере, в котором двоичное число представле-
но в виде дополнения до 2, показатель равняется —3, что
означает сдвиг на 3 разряда вправо. Мантисса, равная деся-
тичному числу 6, делится при этом на 23 = 8. С помощью дроб-
ной черты или запятой двоичное число после тройного сдвига
можно представить в виде дроби 6/8 или 0,75. Видно, что при
действиях с целыми и дробными числами место запятой несу-
щественно. Когда обрабатываемые числа выходят за пределы
числового диапазона регистра, производится сдвиг запятой, ко-
Одинарноя точность
Показатель _________Мантисса________
Дбойноя точность
х Показатель мантисса
Нумерация
датой
Рис. 1.36. Плавающая запятая в числах с одинарной и двойной точностью.
торая поэтому и называется плавающей. Для правильной ин-
терпретации окончательного результата нужно определить мес-
то запятой. Это выполняется с помощью показателя степени с
основанием 2, который постоянно подгоняется под числовые
значения, над которыми производятся вычисления, если возни-
кает опасность переполнения соответствующего числового диа-
пазона регистра.
Очевидно, что при сложении чисел с плавающей запятой
сначала следует уравнять показатели этих чисел. Уравнивание
состоит в том, что мантисса одного числа сдвигается на число
разрядов, равное разности показателей слагаемых. Только пос-
ле этого можно выполнять операцию сложения.
Умножение означает, что следует перемножить мантиссы и
сложить показатели множителей, причем обе операции выпол-
няются по обычным алгебраическим правилам подобных вы-
числений.
По окончании вычислений можно снова определить точное
место запятой, которое располагается, как мы уже говорили
выше, непосредственно после самого младшего бита мантиссы.
Такая нормировка (заключительная операция) снова сводится
56
Глава 1
к сдвигам, после которых показатель степени результата под-
страивается под его значение.
При использовании системы записи с плавающей запятой в
ЭВМ различают одинарную и двойную точности представления
чисел. Различие между ними поясняется рис. 1.36. Мы видим,
что показатель степени со знаком формируется за счет стар-
ших битов представления данного числа. В случае двойной
Положит ель- ------
ное напраЗ-,. т_ гп
леное 1 } L-I LJ
------Птропотепь-
pi - ГЛ (+)ж? hCin'
*—J Щ } разленос
[^^ЗнокоЗый разряд
Рис. 1.37. Случаи, когда возникает переполнение.
точности мантисса расширяется на 32 бита в сторону младших
битов. Обработка чисел с плавающей запятой может быть осу-
ществлена программно, однако это требует довольно много ма-
шинного времени. Для увеличения скорости обработки исполь-
зуются программы, обычно включаемые фирмами в стандартное
математическое обеспечение (микропрограммы) или даже спе-
циализированный процессор с плавающей запятой, используе-
мый в микрокомпьютерах. С этими программами читатель мо-
жет ознакомиться в томе 3.
1.13.	Переполнение
В разд. 1.12 говорилось о переполнении регистра, которое
может возникнуть за счет большого числа сдвигов вправо. Од-
новременно со сдвигом требуется изменять число, которое на-
ходится в регистре показателя. Если мантисса сдвигается на
два разряда вправо, показатель основания следует увеличить
на 2.
Переполнение может возникать как для положительных,
так и для отрицательных чисел. Если имеется один 4-разрядный
+ 7/7= Щ] 7/7 7/7
+ 3=0 7 и о о {
0/7 О 7 О
- /
Ошийочныи
знак
□=ЗнакоЬый разряд
Рис. 1.38. Пример переполнения.
Дискретная схемотехника и двоичное исчисление 57
регистр (плюс знаковый разряд), максимальное число, которое
сможет вместить регистр, равно +15 или —16 в записи с допол-
нением до 2. Нам не удастся сложить +10 и +8 и затем поме-
стить сумму в тот же регистр, так как 16 — это максимальна
возможное число для 4-разрядного регистра. Однако если вы-
честь из +8 число +10, то, хотя результат будет иметь отри-
цательный знак, его величина все же будет правильной. На
рис. 1.37 схематически показано, в каких случаях может воз-
никнуть переполнение в положительном и отрицательном на-
правлениях.
Из анализа этого рисунка следует, что переполнение в поло-
жительном направлении возникает, если оба числа положитель-
ны и складываются. Это как раз рассмотренный выше случай.
Переполнение в положительном направлении может возникнуть
также тогда, когда из положительного числа вычитается отри-
цательное. Вычитание отрицательного числа из данного числа
всегда будет той же операцией, что и добавление к нему поло-
жительного числа.
Переполнение в отрицательном направлении возникает при
сложении двух отрицательных чисел. То же самое происходит
при вычитании положительного числа из отрицательного, пото-
му что вычитание положительного числа из отрицательного эк-
вивалентно сложению двух отрицательных чисел.
Переполнение обнаруживается по ошибочному знаку ре-
зультата вычислений. Этот ошибочный знак показан на рис.
1.37 в скобках. На рис. 1.38 мы проводим еще один пример пе-
реполнения, уже упоминавшийся выше для случая сложения
двух чисел +10 и +8.
Глава 2
ЭЛЕМЕНТАРНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ
2.1.	Схема И
В гл. 1 мы уже говорили о функции И, в частности, при об-
суждении примера с покупкой автомобиля. Решение о покупке
зависело от трех факторов или переменных: необходимой сум-
мы денег, прав на вождение автомобиля и практической по-
требности в автомобиле. Это решение оказывалось положитель-
ным (т. е. ДА) только в том случае, когда на вопросы о нали-
чии соответствующих факторов были даны три положительных
ответа. На рис. 2.1 показана электрическая схема, которая ре-
ализует функцию И. Эта простая схема состоит из трех клю-
чей, источника питания, сопротивления нагрузки R и вольтмет-
ра V. Прежде чем переходить к описанию работы этой схемы,
уточним смысл логических величин 1 и 0.
Мы придерживаемся правил так называемой положительной
логики, т. е. принимаем уровень напряжения 4-5 В за 1 и нуле-
вой уровень напряжения — за 0. Кроме того, мы говорим, что
разомкнутое состояние ключа соответствует 0, а замкнутое—1.
Проследим теперь за напряжением на выходе схемы (т. е. в*
точке F) относительно земли при замыкании и размыкании
контактов ключей, показанных на рис. 2.1.
Из схемы следует, что вольтметр покажет напряжение 4-5 В
только после того, как будут замкнуты контакты всех трех клю-
чей (А и В и С), или, другими словами, 1 появится на выходе
только тогда, когда А и В и С находятся в состоянии 1. Вольт-
метр покажет напряжение 0 В, если А или В или С или не-
сколько этих ключей одновременно будут разомкнуты, или, дру-
гими словами, на выходе появится 0, тогда А или В или С или
несколько этих ключей одновременно находятся в состоянии 0.
Можно составить таблицу истинности, в которой будут перечис-
лены состояния трех входных переменных и в которой реализу-
ются 23 = 8 состояний рассмотренной схемы. Мы записываем
различные состояния в двоичной форме, которая оказывается*
здесь наиболее удобной, и получаем таблицу истинности, пока-
занную на рис. 2.1. Из нее следует, что наши утверждения ока-
зались правильными, так как если А и В и С равны 1, то на
выходе (в точке F) также появляется 1. И наоборот, на выходе
Элементарные логические схемы
59
появится 0, если А или В или С или несколько этих ключей
одновременно будут находиться в состоянии 0. Отсюда можно
сделать важный вывод о том, что такая схема ведет себя по
отношению к единицам на входе как функция И, а по отноше-
нию к нулям — как функция ИЛИ. Эту особенность следует
запомнить.
X В А
ООО
О 0 1
О 1 О
О 1 1
1 О о
3 О 1
3 7 О
1 1 1
F
О
0
О
о
о
о
о
F=O, если Я или В
или С или нес-
>кильки пере-
менных рабны О
~Р~5В
F=1, если Я и В
ас рабньИ
*F
в
Рис. 2.1. Схема И с таблицей истинности.
На рис. 2.2 приведены два типа символов для обозначения
схемы И. Верхний символ является стандартным символом,
обязательным в Голландии для обозначения схем И. Нижний
символ соответствует американскому стандарту milspec 806В,
который употребляется в специальной литературе. В данном
случае мы видим, что разработчик, т. е. фирма-изготовитель,
смонтировал логическую схему из таких электронных компо-
нентов, которые обеспечивают функцию И для единиц на входе.

Рис. 2.2. Символы для схемы И. (F=l, если А, В
и С равны 1.)
а —по спецификации МЭК 117-15; б — по американской
спецификации milspec.
в
В
С
и
Так как схема, приведенная на рис. 2.1, реализует функцию И
для единиц на входе, то ее, действительно, можно представить
с помощью одного из символов, приведенных на рис. 2.2. Одна-
ко при этом не следует забывать, что схема, обозначенная та-
ким символом, будет одновременно реализовывать функцию
ИЛИ для нулей на входе. Тот факт, что F является функцией
И от переменных А, В, С, на языке булевой алгебры записыва-
ется в следующем виде:
Г = ДхВхС = Д-В-С,
60
Глава 2
или сокращенно
F = ABC.
Мы делаем здесь то же самое, что и в обычной алгебре, где
знак умножения X можно убрать или заменить точкой. Эту
связь можно также выразить словами, говоря, что функция F
равна 1, если и А, и В, и С равны 1.
2.2.	Схема ИЛИ
Анализируя схему И, мы говорили также и о функции
ИЛИ, а именно о функции ИЛИ для нулей на входе. Однако
имеется схема ИЛИ и для единиц на входе. На рис. 2.3 приве-
ден пример схемы ИЛИ для единиц на входе, которая состоит
из ключей, источника питания, вольтметра и резистора. Посмот-
рим, что произойдет, если мы замкнем контакты ключей А или
В или С или нескольких ключей одновременно. В результате
источник питания через один или несколько ключей присоеди-
нится к выходу и вольтметр покажет напряжение +5 В, кото-
рое соответствует логической 1. И только в том случае, когда
контакты ключей А и В и С будут разомкнуты, вольтметр по-
С В А
О О О
О 0 1
О 1 о
О 1 1
1 о о
1 0 1
1 1 о
1 1 1
F
7"
7
1
1
1
1
1
7
г=о,всли л и В
неравные
Р^еслил
\или в или с
ровны /
Рис. 2.3. Схема ИЛИ с таблицей истинности.
кажет на выходе 0 В, т. е. напряжение, соответствующее логи-
ческому 0.
Для функции ИЛИ также можно составить таблицу истин-
ности, которая показана в правой части рис. 2.3. Сопоставляя
эту таблицу с состояниями рассматриваемой схемы, мы видим,
что на выходе появится 1, когда А или В или С или несколько
этих ключей одновременно будут находиться в состоянии 1.
На выходе схемы появится 0, когда ключи А и В и С находят-
ся в состоянии 0, т. е. схема ИЛИ для единиц на входе реали-
зует функцию И для нулей на входе. Функция F является функ-
Элементарные логические схемы
61
цией ИЛИ для входных переменных Л, В и С, и этот факт в
терминах булевой алгебры выражается следующим образом:
Г = Л+В4-С,
или же словами: функция F равна 1, если А или В или С или
несколько названных переменных одновременно равны 1.
Знак + указывает, что мы имеем здесь дело с функцией ИЛИ,
Рис. 2.4. Символы для схемы ИЛИ.
а — по спецификации МЭК 117-15; б — по американ-
ской спецификации milspec.
F=/frW
а
О
3
С
F=/hB*C
S
Символы для обозначения схемы ИЛИ приведены на рис.
2.4. Эти символы показывают, что перед нами схема, которая
реализует функцию ИЛИ для единиц на входе и функцию И
для нулей на входе. Это обстоятельство нам также следует за-
помнить.
2.3.	Схема НЕ
Из логики нам также известна и функция НЕ. На рис. 2.5
приведена схема, которая реализует функцию НЕ. Ключ А яв-
ляется двухполюсным, и когда он находится в нулевом положе-
нии (т. е. в состоянии 0), источник питания присоединяется к
выходу. В нулевом состоянии ключа напряжение на выходе
равно +5 В и соответствует логической 1. При переводе ключа
Рис. 2.5. Схема НЕ с таблицей истинности.
A F
1	~ F=1, если /1=0
1	о F=0f если/1=1
в состояние 1 связь между источником питания и выходом на-
рушается и вольтметр измеряет нулевое напряжение, т. е. на
выходе схемы появляется логический 0. Для этой схемы также
можно составить таблицу истинности, которая приведена спра-
ва на рис. 2.5. Из нее следует, что если ключ находится в со-
стоянии 0, то на выходе появляется 1, а если в состоянии 1, на
*62
Глава 2
выходе появляется 0. Для обозначения схемы НЕ используются
символы, которые приведены на рис. 2.6. Если функция НЕ ис-
пользуется в комбинации со схемой И или ИЛИ, ее указывают
с помощью небольшого кружка (рис. 2.6).
а
Рис. 2.6. Символы для схемы НЕ. Кружок обозначает функцию НЕ.
а —по спецификации МЭК 117-15; б — по американской спецификации milspec.
Выходной сигнал рассматриваемой схемы равен значению
функции НЕ входного сигнала, что в булевой алгебре обозна-
чается как
F = A (произносится: F есть НЕ-Д).
Отметим, что функция НЕ указывается с помощью черты отри-
цания, располагающейся над А. Часто эта черта заменяется
апострофом (А'). Поясним эти обозначения на примере. Пусть
имеется сигнал ЧИТАЙ. Если ЧИТАЙ имеет значение 1 и по-
дается на вход схемы НЕ, то на выходе этой схемы появится
сигнал ЧИТАЙ, равный 0. И наоборот, если сигнал ЧИТАЙ
имеет значение 0, то ЧИТАЙ будет иметь значение 1. Сигнал
ЧИТАЙ равен 1, т. е. является активным, если чтение действи-
тельно осуществляется. Тогда ЧИТАЙ будет соответствовать 0.
Если же чтение не производится, сигнал ЧИТАЙ будет иметь
значение 0, т. е. будет являться неактивным, а сигнал ЧИТАЙ
Элементарные логические схемы 6Э
будет равняться 1. Это означает, что ответом схемы на входной-
сигнал «можно не читать» будет «Да (читать)». Поэтому важ-
но запомнить следующее:
а)	если сигнал А активен, то Д = 1 и Д=0;
б)	если сигнал А неактивен, то Д = 0 и Д = 1.
2.4.	Схема И-НЕ
Схема И-НЕ является комбинацией схем НЕ и И. На рис.
2.7 показана схема, которая реализует функцию И-НЕ. Если
мы замыкаем контакты ключей А, В я С, т. е. переводим их в
Рис. 2.7, Схема И-НЕ с таблицей истинности.
С В А	F
ООО	1	4
0 0 1 0 / 0	J F=i, если Я или
0 1 1	, >ВилиС
}	0 0 t	0 1	1 равны О 1
1 !	0 1	1	/	' 'Р=0,всли лив и С равны /
состояние 1, на выходе схемы появляется 0. На выходе появит-
ся 1, если А или В или С или несколько этих ключей одновре-
менно будут разомкнуты, т. е. будут находиться в состоянии 0.
Таблица истинности схемы И-НЕ показана в правой части
рис. 2.7.
Из этой таблицы следует, что схема И-НЕ обеспечивает
функцию И-НЕ для единиц на входе, так как на ее выходе по-
Рис. 2.8. Символы для схемы И-НЕ.
• —спецификации МЭК 117-15; б — по американской
спецификации milspec.
А
В
С
F=A-B-G
а
является 0, если Д и В и С равны 1. Именно функция НЕ
обеспечивает на выходе не 1, как в случае схемы И, а 0. С ее-
помощью происходит инверсия сигнала, т. е. 1 превращается в
0. Для нулей на входе схема И-НЕ ведет себя как функция^
ИЛИ-HE, так как если один или несколько ключей одновре-
<64
Глава 2
менно находятся в состоянии 0, то на выходе схемы появляет-
ся 1. Символы для обозначения схемы И-НЕ приведены на рис.
2.8, где показано, что функция НЕ действительно обозначает-
ся кружком, расположенным на выходе.
Схема И-НЕ реализует функцию И-НЕ для единиц на вхо-
де, что на языке булевой алгебры записывается следующим об-
разом:
F = АхвхС = А-В-С,
т. е. F равна 0, если Л и В и С равны 1.
Схема обеспечивает функцию ИЛИ-HE для нулей на входе,
г. е. на языке алгебры логики
F='A + B + C,
или F равна 1, если А или В или С или несколько этих пере-
менных одновременно равны CL_
Итак, F=A-B-C=AA~BA-C или дополнение произведения
переменных равно сумме их дополнений (теорема Де Морга-
ла). Запомним, что схема И-НЕ реализует функцию И-НЕ для
единиц на входе и функцию ИЛИ-НЕ— для нулей на входе.
2.5.	Схема ИЛИ-НЕ
Схема ИЛИ-НЕ является комбинацией схем НЕ и ИЛИ. На
рис. 2.9 показана схема, которая реализует функцию ИЛИ-НЕ.
Если А или В или С или несколько этих ключей одновремен-
но замкнуты, т. е. проводят ток, то на выходе схемы появится 0,
И наоборот, если А и В и С разомкнуты, т. е. находятся в со-
стоянии 0, то на выходе появится 1.
Как следует из рис. 2.9, для трех входных переменных полу-
чается таблица истинности с 23=8 различными конфигурация-
Г=1,если ЯиВ
иСрибны О
С	В	A	F
ООО I
0	0	1	о 4
0	10	0
0	I	I	0
1	0	0	0	?
10	1	О
110 о
111 о
Р=0, вели Лили
В или С или -нес-
колько перемен-
нык оОнобре-
мвнно рабньИ
Рис. 2.9. Схема ИЛИ-НЕ с таблицей истинности.
Элементарные логические схемы
65
ми этих переменных. Действительно, на выходе схемы всегда
появляется 0, когда одна или большее число входных перемен-
ных равны 1. Нуль на выводе появляется в результате действия
функции НЕ, которая инвертирует выходной сигнал. Из табли-
цы истинности следует, что F равна 1, если А, В и С равны О,
т. е. схема ведет себя для нулей на входе как функция И-НЕ.
На рис. 2.10 приведены символы для схемы ИЛИ-HE. И здесь
кружок на выходе схемы показывает, что функция НЕ входит
в комбинацию ИЛИ-НЕ.
Рис. 2.10. Символы для схемы ИЛИ-НЕ.
б — по спецификации МЭК 117-15; б — по американ
ской спецификации milspec.
Выходной сигнал схемы ИЛИ-НЕ реализует функцию ИЛИ-
НЕ для единиц на входе, т. е. на языке алгебры логики
г=д+в+с,
или словами: F равна 0, если А или В или С или несколько
этих переменных одновременно равны 1. Эта же схема реали-
зует функцию НЕ-И для нулей на входе, поэтому можно запи-
сать	F = A-B-C,
или словами: F равна 1, если А и В и С равны 0.
При этом оказывается, что77=А+5+^=^*^,С т. е. допол-
нение суммы переменных равно произведению их дополнений
(теорема Де Моргана). Запомним, что схема ИЛИ-НЕ реализу-
ет функцию ИЛИ-НЕ для единиц на входе и функцию И-НЕ —
для нулей на входе.
2.6.	Описание функций И-НЕ и ИЛИ-НЕ в символах
по спецификации milspec 806В В
В логических схемах функции И-НЕ и ИЛИ-НЕ используются совместно
для единиц и нулей на входе. Символ указывает тип схемы для единиц на
входе — И, ИЛИ, И-НЕ или ИЛИ-НЕ —, а не способ применения этой схемы.
Поэтому на практике часто используются дополнительные символы, поясняю-
щие назначение данной схемы. В частности, если схема реализует функцию И,
то внутри символа помещается точка «•», если же она реализует функцию
ИЛИ, то — знак «+». Таким образом, с помощью символа И-НЕ с точкой
внутри схемотехники обозначают функцию И-НЕ для единиц на входе. Сим-
вол И-НЕ со знаком «+» внутри обозначает схему И-НЕ, которая использует-
ся для реализации функции ИЛИ-НЕ для нулей на входе.
66
Глава 2
Символ ИЛИ-HE со знаком «+> обозначает функцию ИЛИ-НЕ для еди-
ниц на входе, а символ ИЛИ-НЕ со знаком «•> — функцию И-НЕ для нулей
на входе (рис. 2.11). Допустим, что нас интересует такая логическая схема,
на входе которой появляется 1, если входные переменные А и В или входные
переменные С и D равны 1. Для ее реализации входы А и В, а также С и D
могут быть подключены к схемам И. В свою очередь эти схемы И подключают-
Рис. 2.11, Функции И и ИЛИ, полученные с помощью трех схем И-НЕ.
ся к схеме ИЛИ. Конкретно это могут быть две схемы И, за которыми следует
схема ИЛИ, или же три одинаковые схемы НЕ-И (рис. 2.11).
Входные схемы, показанные на рис. 2.11, обеспечивают требуемые функ-
ции И для переменных А и В, а также С и D. Если А и В равны 1, на выходе
верхней схемы И-НЕ мы получим 0. То же самое наблюдается и для нижней
схемы И-НЕ. Затем оба нулевых значения поступают в схему И-НЕ, которая
реализует для них функцию ИЛИ. Тот факт, что схема И-НЕ реализует функ-
цию ИЛИ-HE, указывается с помощью знака «+> внутри соответствующего
символа. Эту же схему И-НЕ можно использовать в качестве схемы ИЛИ-НЕ
Рис. 2.12. Символ функции И-НЕ для нулей на входе.
на входе. Следует отметить, что для обозначения функций И-НЕ и ИЛИ-НЕ
для нулей здесь можно использовать символы схем И и ИЛИ соответственно.
Таким образом, нули сначала инвертируются в единицы, а затем применяются
символы для функций И или ИЛИ.
На рис. 2.12 показан символ функции И-НЕ для нулей на входе. Кружки
на входах, которые также называются индикаторами полярности, инвертируют
нули в единицы, которые затем служат входными переменными для схемы И.
Такая схема идентична схеме ИЛИ-НЕ для единиц на входе.
Рис. 2.13. Символ функции ИЛИ-НЕ для нулей на входе.
Элементарные логические схемы
67
На рис. 2.13 приведен символ функции ИЛИ-НЕ для нулей на входе.
И здесь нули сначала инвертируются в единицы, которые затем вводятся в схе-
му ИЛИ для единиц. Такая схема эквивалентна схеме И-НЕ для единиц на
входе.
На рис. 2.14 приведены символы всех схем, о которых мы говорили выше.
В верхней части рисунка показаны символы для схем И-НЕ и ИЛИ-НЕ в том

Функция И-НЕ для единиц:
Е=0, если И и В равны /
Л
В
Функция НЕ
Функция НЕ
Функция ИЛИ-НЕ для нулей:F-Ц если Л
или В или оде переменные одновременно
ровны О
ИЛИ-НЕ
/ Д	/Функция ИЛИ
Я5-~Г
\ Функция НЕ
Функция ИЛИ-НЕ для единиц:F^O,
если Лили В или оде переменные
одновременно ровны /
Функция НЕ
Функция НЕ
Функция И-НЕ для нулей: F=1, если
Ли В ровны О
Рис. 2.14. Символы функций И-НЕ и ИЛИ-НЕ (для нулей и единиц на входе),
полученных с помощью схем И-НЕ и ИЛИ-НЕ в рамках положительной логики.
виде, в котором они приводятся в рекомендациях фирм-изготовителей. Схемы
И-НЕ и ИЛИ-НЕ можно обозначать так, как показано на рис. 1.14. Мы видим,
что схема И-НЕ реализует функцию И-НЕ для единиц на входе. Как показано
на этом рисунке, если Л и В равны 1, на выходе схемы появляется 0. Точка
внутри соответствующего символа показывает, что эта схема реализует функ-
цию И.
Схему И-НЕ можно также использовать для реализации функции ИЛИ-НЕ
для нулей. Эта схема приведена в левой нижней части рис. 2.14. На выходе
схемы появится 1, если Л=0 или В = 0 или Л = В = 0. Такие условия выполняют-
ся для крайнего левого символа. Знак «+> внутри символа говорит, что мы
имеем дело с функцией ИЛИ. Символ, расположенный правее, изображает ту
же функцию, так как 1 появляется здесь тогда, когда на вход поступают нули..
68
Глава 2
Эти нули сначала инвертируются и образующиеся единицы затем обрабаты-
ваются с помощью обычной схемы ИЛИ.
В верхней правой части рисунка приведен символ для схемы ИЛИ-НЕ.
Эта схема реализует функцию ИЛИ-НЕ для единиц (справа в центре рисунка).
Находящийся внутри символа знак «+» указывает, что схема реализует функ-
цию ИЛИ, т. е. если А или В или обе переменные одновременно равны 1, то
на выходе схемы появляется 0. Эта функция ИЛИ-НЕ действует аналогично
функции И-НЕ для нулей (правая нижняя часть рисунка). Если на входы А
и В подаются нули, то на выходе появляется 1. Функцию И для схемы ИЛИ-
НЕ мы обозначаем с помощью знака «•» внутри соответствующего символа.
Второй символ показывает, что схему ИЛИ-НЕ можно использовать для
реализации функции И для нулей. Оба нуля инвертируются, как показано
кружками, а полученные единицы подаются на вход схемы И. Если обе вход-
ные переменные для функции И равны после кружков 1, то на выходе также
получится 1, т. е. то же самое, что и в случае схемы ИЛИ-НЕ для нулей.
2.7.	Сигналы высокого и низкого уровней
в символах по спецификации milspec.
Индикатор полярности
Как мы установили выше, схема И-НЕ в положительной логике реали-
зует функцию И-НЕ для единиц на входе и функцию ИЛИ-НЕ для нулей на
входе. Уровень напряжения, соответствующий 1, считается высоким (//), а уро-
вень напряжения, соответствующий 0, низким (L).
Мы видели, что логическую функцию можно представить в виде символа
со знаками «•» или «+», расположенными внутри. Другой вариант обозначе-
ний содержит символы для функций И и ИЛИ, на входе которых помещается
индикатор полярности в форме кружка (рис. 2.14).
В случае функций И и ИЛИ для единиц входные переменные имеют высо-
кий уровень (//), а для нулей — низкий уровень (L). При этом говорят о сиг-
налах с высоким или низким активным уровнем.
Очевидно, что при этом можно также говорить о положительной и отри-
цательной логике. Некоторые разработчики цифровых схем используют эти
понятия для того, чтобы сделать более наглядными функции основных логиче-
ских схем и разрабатывают для этого целые учебные системы. Однако проще
исходить из определенной формы логики (положительной или отрицательной),
т. е. работать с сигналами высокого и низкого уровней и индикаторами по-
лярности (кружками), о которых мы говорили выше.
Как показано ниже, международные комиссии по стандартизации, а так-
же рабочие группы МЭК отдают предпочтение последнему из рассмотренных
методов обозначений.
На рис. 2.15 показано различие между сигналами низкого и высокого
уровней. С помощью индикатора полярности, т. е. кружка, указывается, что
соответствующая функция будет управляться сигналом низкого уровня. Здесь
таким сигналом является произвольно выбранный сигнал СЕ (сигнал готовно-
сти чипа Chip Enable), т. е. для «корректного» управления функцией нам нужно
использовать сигнал СЕ, так как СЕ истинно, если СЕ является сигналом
низкого уровня.
Тот факт, что на вход правой схемы подается сигнал низкого уровня,
означает, что где-то в другом месте этот сигнал возник в результате инверсии.
Поэтому в рассматриваемой сигнальной линии должно быть два индикатора
полярности (рис. 2.15, а). Ниже мы еще вернемся к этому вопросу.
Если на рис. 2.15,6 соответствующий вход управляется сигналом высоко-
го уровня, это означает, что можно использовать обычный СЕ-сигнал без чер-
ты отрицания, получаемый без помощи инверсии. На рис. 2.16 показано, как
Элементарные логические схемы 69'
понятия сигналов низкого и высокого уровней применяются в логических сим-
волах для обозначения схем И, ИЛИ, И-НЕ и ИЛИ-НЕ.
Из рис. 2.16, а видно, что схема И обеспечивает функцию И для сигналов
высокого уровня и функцию ИЛИ для сигналов низкого уровня. Этот факт
мы можем представить с помощью соответствующих символов. То, что функ-
ция выполняется для сигналов низкого уровня, следует из наличия индикато-
ров полярности, расположенных рядом с соответствующими символами. В слу-
чае схем И и ИЛИ эти индикаторы необходимо использовать как на входах,
так и на выходах для того, чтобы не инвертировать полярность этих схем.
В случае схем И-НЕ и ИЛИ-НЕ, показанных на рис. 2.16, в и г, можно обой-
тись только индикаторами полярности на входах. Эти индикаторы всегда ука-
5Z7, нет черты над ноиненобаниен
сигнала
Рис. 2.15. Обозначения для сигналов низ-
кого (а) и высокого (б) уровней.
зывают, что функция, заданная соответствующим символом, выполняется для
сигналов низкого уровня. Если индикаторы полярности отсутствуют, мы имеем
дело с логической функцией для сигналов высокого уровня. В некоторых ло-
гических разработках сигналы высокого и низкого уровней используются совме-
стно, причем предпочтение отдается схемам И-НЕ, ИЛИ-НЕ и НЕ.
Сигналы низкого уровня имеют еще одну специфическую область приме-
нения, а именно в тех случаях, когда для передачи сигналов с одной платы
на другую используется разъем. При удалении платы из стойки входные сиг-
налы на оставшихся платах будут иметь высокий уровень, что приведет к не-
желательным последствиям. Особенно пагубными эти последствия могут быть
в том случае, когда из-за удаления платы происходит неожиданное включение
электромотора. Сигналы низкого уровня, передаваемые через разъемы, также
целесообразно использовать и для тестирования логических схем. При этом
можно проверять отдельные части логической схемы, не вставляя в стойку
все платы.
2.8.	Кружок как символ отрицания
В работе логических схем часто возникает ситуация, когда
на вопрос о какой-то величине получаем инвертированный,
т. е. отрицательный ответ. Такую ситуацию мы уже наблюдали
в первой главе на примере с прогулкой, которая может произой-
ти только тогда, когда не идет дождь. В этом примере входная
переменная ДОЖДЬ (НЕТ-ДОЖДЯ) приводила к ответу ДА.
СхемаИ
СимВол
Схема ИЛИ
д	И Оля совпало б
низкого уровня
ИДИ Оля сигналов
'Высокого уробня
Функция
Схема И-НЕ
/ / (j—^И-НЕ Оля сиг-
налов Высокого
уроВня
^ЛИ-НЕ Оля сиг-
налов низкого
уровня
Функция
Схема ИЛИ-НЕ
. „И-НЕОля сиг-
1 налов низкого
д уровня
ИЛИ-НЕ Оля сиг-
налов Высокого
уровня
Функция
/ О 1
/ 1 1
О 0 1
О 1 1
1 о /
В Я
О О
О 1
/ О О
/ / О
г
Рис, 2.16. Понятия сигналов низкого и высокого уровней, выраженные в ло-
гической символике с помощью схем И, ИЛИ, И-НЕ и ИЛИ-НЕ.
Элементарные логические схемы
71
Если соответствующий индикатор дождя выдает сигнал
ДОЖДЬ, то сигнал НЕТ-ДОЖДЯ реализуется логической схе-
мой с помощью отрицания сигнала ДОЖДЬ. Мы обозначаем
такую операцию (инверсию) с помощью кружка у соответству-
ющего входа схемы. Этот кружок используется в дальнейшем
как индикатор отрицания.
В данном случае мы на самом деле говорили о некоторой
теоретической схеме. На практике же, как только мы конкре-
тизируем функцию соответствующей схемы, сразу же возникнут
понятия сигналов низкого и высокого уровней. Первый сигнал
свидетельствует о том, что истинным является напряжение низ-
кого уровня, второй — о том, что истинным является высокий
уровень. Кроме того, в одном случае бывает выгодно использо-
вать сигналы низкого уровня, а в другом — сигналы высокого
уровня. Об этом мы уже говорили выше. И во всех рассмотрен-
ных случаях индикатором полярности будет кружок.
В спецификации milspec кружок используется для индика-
ции как отрицания, так и низкого уровня входных сигналов
рассматриваемой схемы, т. е. он используется для различных
по смыслу задач.
В спецификации МЭК это смысловое различие учитывается
с помощью особого символа в виде полустрелки, т. е. указате-
ля полярности для сигналов низкого уровня. Знак отрицания,
т. е. кружок, встречается только в теоретических логических
схемах, а индикатор полярности, т. е. полустрелка, только в
практических схемах (см. также разд. 2.13). Впрочем, примене-
ние знака отрицания (кружка) как в теоретических, так и в
практических схемах (в последнем случае для указания поляр-
ности) не вызывает никаких трудностей при условии, что мы
заранее четко знаем, какое конкретное применение найдет со-
ответствующая схема. Теоретическую схему можно описать как
схему с логическими функциями, у которых «истинно» обозна-
чается с помощью 1, а «ложно» — с помощью 0. В ней не идет
речи о типах применяемых основных схем.
Если в какой-то практической схеме имеется индикатор по-
лярности в виде кружка или полустрелки, это означает не от-
рицание, а скорее всего L-вход (вход для сигнала низкого
уровня). Полное название сигнала можно представить в виде
обычного названия сигнала, после которого в скобках помеща-
ются буквы Н (высокий) или L (низкий).
В спецификации МЭК (разд. 2.9) это обозначение исполь-
зуется более широко; при этом исходят из того, что сигнал,
записанный в виде первичного наименования с чертой отрица-
ния или без нее, считается активным (истинным), если он име-
ет уровень, указанный в скобках, т. е. Н или L. Мы поясним
это с помощью двух примеров. Пусть задан вход, который акти-
72
Глава 2
визируется сигналом НЕТ-ДОЖДЯ. Этот сигнал имеет на входе
обозначение ДОЖДЬ. Если он имеет низкий уровень (L), то
к его наименованию необходимо добавить (Л), т. е. окончатель-
но у нас получится сигнал ДОЖДЬ (L). Здесь в наименова-
нии сигнала используется как знак отрицания, так и указатель
уровня сигнала. Вход соответствующей схемы будет снабжен
индикатором полярности.
Рассмотрим другой пример. Сигнал ТРЕВОГА используется
в качестве входного для некоторой функции и является актив-
ным, когда тревоги нет. Эта функция имеет 77-входы (для сиг-
налов высокого уровня), причем входным сигналом является
ТРЕВОГА (Н). На входе указанной схемы индикатор поляр-
ности отсутствует. В спецификации milspec не используются до-
полнительные обозначения (Н) и (L). В примере с сигналом
ДОЖДЬ его наименование у соответствующего входа записы-
вается как ДОЖДЬ из-за двойной инверсии: отрицания и ин-
дикатора полярности (L).
В примере с сигналом ТРЕВОГА спецификация milspec да-
ет наименование сигнала ТРЕВОГА. В этой спецификации тре-
буется еще один указатель, чтобы понять, какой сигнал явля-
ется «истинным», с чертой или без нее. В случае спецификации
МЭК эта информация следует непосредственно из полного наи-
менования сигнала, которое обычно размещается рядом со вхо-
дом, как показано в следующей таблице:
	МЭК	milspec
а) ТРЕВОГА-£-уровень (тревога истинна, если используется сигнал низкого уровня)	ТРЕВОГА (L)	ТРЕВОГА
б) НЕТ-ТРЕВОГИ-А-уровень (тре- воги нет — истинно, если ис- пользуется сигнал низкого уровня)	ТРЕВОГА (L)	ТРЕВОГА
®) ТРЕВОГА-Я-уровень (тревога истинна, если используется сигнал высокого уровня)	ТРЕВОГА (Н)	ТРЕВОГА
г) НЕТ-ТРЕВОГИ-Я-уровень (тре- воги нет — истинно, если ис- пользуется сигнал высокого уровня)	ТРЕВОГА (Я)	ТРЕВОГА
В случаях а) и г), а также б) и в) спецификация milspec
дает одинаковые обозначения и только с помощью дополнитель-
ного индикатора полярности можно понять, является ли наиме-
нование сигнала на входе в схему истинным.
Элементарные логические схемы
73
В ТТЛ- и КМОП-схемах подразумевается положительная
логика, т. е. если фирма-изготовитель описывает в справочнике
какую-то функцию, например И или ИЛИ, то эта функция
реализуется в положительной логике, когда Н=1. В практиче-
ских логических схемах мы также будет использовать в основ-
ном элементы с //-входами, как будет видно из примеров, при-
веденных в данной книге. При этом для обозначения сигналов
будут использованы наименования, аналогичные приведенным
выше в пп. «в» и «г», где имеется сходство между специфика-
циями milspec и МЭК. В этом случае наименования сигналов с
чертой и без нее оказываются одинаковыми, за исключением
того, что в спецификации МЭК к наименованию добавляется
буква (Н). Индикаторы полярности на входах схем отсутству-
ют. Если в логической схеме встретятся все-таки наименования
сигналов без сопровождающих букв (Н) и (L) и если, кроме
того, на входе не будет индикаторов полярности, то будет счи-
таться истинным соответствующий сигнал высокого уровня.
Совместное использование знаков и индикаторов отрицания
и полярности в спецификации milspec связано с произволом в
использовании понятий обращения и отрицания, которые с те-
чением времени стали обозначать одно и то же. В житейском
смысле отрицание означает нечто отличное от инверсии (обра-
щения).
Об одинаковом значении обоих терминов речь шла также
в гл. 1. Это слияние понятий произошло, вероятно, из-за того,
что в цифровой электронике значения «истинно» и «ложно»,
ДА и НЕТ, а также 1 и 0 были присвоены символам Н и L,
которые являются, как нам известно, сокращениями от слов,
обозначающих высокий (high) и низкий (low) логические уров-
ни напряжения.
С помощью инвертора символ Н превращается в символ L,
a L — в Н. Положительная переменная, которая используется в
отрицательной форме в какой-то логической схеме, реализуется
в практической схеме за счет инверсии уровня напряжения, ко-
торый является для данной переменной «истинным». Требуемое
отрицание осуществляется здесь за счет инверсии. Уточнение
термина или понятия необходимо для того, чтобы соответству-
ющее словесное выражение этого термина или понятия можно
было применять однозначно.
В общем случае не совсем удачно использовать для термина
такое понятие, которое имеет в одном и том же языке несколь-
ко значений. И тем не менее здесь мы имеем дело с таким слу-
чаем. Слово инверсия имеет, к сожалению, двойное значение,
которое, правда, ограничивается специальным жаргоном циф-
ровой электроники.
В частности, правильным является следующее выражение:
74
Глава 2
А (НЕ-А) получено за счет инверсии А. Неправильным же бу-
дет выражение: А (НЕ-А) является инверсией А, так как, стро-
го говоря, А является отрицанием А.
Для практической схемы A(L) (НЕ-А истинно для сигналов
низкого уровня) является инверсией А(Н). При этом А (Н)
физически эквивалентно A (L), однако здесь мы также можем
говорить, что A (L) является инверсией A (L), потому что чер-
та над А указывает, строго говоря, только на отрицание. Из
этого примера следует, что мы можем и должны использовать
точные термины. Для схемотехника эти термины не представ-
ляют затруднений, в частности, если речь идет об отрицании,
т. е. использовании терминов инверсии или обращения. Кроме
того, различие между отрицанием и инверсией для символов
приводит к ряду последствий. Известно, что инвертор представ-
ляется в виде функционального блока с цифрой 1 внутри. Этот
блок одновременно снабжается кружком (или полустрелкой в
спецификации МЭК), который помещается либо на входе, либо
на выходе блока. Таким образом, имеются два обозначения
функции, которые реализуются физически с помощью одного и
того же инвертора. При этом возникает вопрос — в каком слу-
чае знак отрицания помещается у входа, а в каком — у выхо-
да блока? Здесь важным является уровень (L или Н), которо-
му соответствует состояние «истинно» для переменной на входе
в инвертор. Если «истинно» задается низким уровнем (L), кру-
жок или полустрелка помещаются перед символом, т. е. на его
входе. Внутри функционального блока входной сигнал низко-
го уровня должен обеспечить состояние 1 (1 означает «ис-
тинно»). Если же, напротив, «истинно» на входе задается
высоким уровнем (Я), кружок или полустрелка размещаются
после функционального блока, т. е. на его выходе. Очевидно,
что «истинно» на выходе соответствует низкому уровню. Это
правило приводит к тому, что когда инвертор имеет связи по
входу и выходу с другими функциональными блоками, прихо-
дится либо использовать два индикатора полярности на одной
сигнальной линии, либо их вовсе не использовать. При наличии
одного индикатора полярности на сигнальной линии обычно
подразумевается отрицание. Более подробно об описании логи-
ческих схем в спецификациях МЭК и milspec мы будем гово-
рить в разд. 2.13.
На практике часто наблюдается разнобой в использовании
терминов инверсии (например, при согласовании уровней ло-
гических сигналов) и отрицания. К сожалению, такое же непо-
следовательное использование этих терминов встречается иногда
и в данной книге. В более общем виде проблема наименования
сигналов рассмотрена в разд. 2.14.
Элементарные логические схемы
75
2.9.	Логические символы по спецификации МЭК 117-15А
Для разработки логической символики, которую можно бы-
ло бы в будущем использовать в качестве стандарта, Междуна-
родная Электротехническая Комиссия (МЭК) создала рабочий
орган, известный под названием рабочей группы SC3AWG2.
Эта группа с момента ее учреждения в 1965 г. занималась про-
блемой стандартизации логических символов и в течение ряда
лет опубликовала несколько рекомендуемых списков символов,
последний из которых известен под наименованием МЭК
117-15А. В этом списке содержится ряд директив, с помощью
которых понятия комбинаторной логики можно представить в
форме, обеспечивающей удобное представление для логических
схем. По сравнению с символами МЭК символы milspec, соот-
ветствующие американской спецификации Mil. Standard 806В
и выраженные на языке «отличительных форм», оказываются
слишком сложными в графическом плане. Если вместо этих
форм взять в качестве основного символа квадрат с одним внут-
ренним знаком, который задает тип логической функции, то
рисунки логических схем становятся значительно проще. В ре-
зультате упрощается и процесс проектирования логических схем
на ЭВМ, где они изображаются с помощью принтера.
При разработке новых символов исходят из того, что опре-
деленные понятия, которые использовались ранее в течение
многих лет, должны оставаться в употреблении для того, что-
бы не возникал барьер между старыми и новыми системами
обозначений. При наличии такого барьера внедрение новых
символов может существенно замедлиться. Насколько сложно
происходит внедрение новых символов, видно из того, что в
американской специальной литературе до сих пор в основном
применяется спецификация milspec.
В предыдущих разделах было показано, что цифровые схе-
мы работают с сигналами либо высокого, либо низкого уровня,
т. е. единицами или нулями на входе. При этом сохраняется
различие между символами схем и соответствующими функцио-
нальными символами. Схема И-НЕ, реализующая функцию
ИЛИ-НЕ для входных сигналов низкого уровня (нулей), будет
обозначаться с помощью символа схемы И-НЕ, в то время как
при использовании этого же символа для обозначения функции
ИЛИ внутри него помещается знак «+». Другой метод пред-
ставления этих функций состоит в использовании символа схе-
мы ИЛИ, на входах в который помещаются индикаторы поляр-
ности (кружки), которые обозначают здесь квазиотрицание.
Последний метод описания функций включен в МЭКП7-15А с
заменой кружка на полустрелку.
76
Глава 2
На рис. 2.17 показана связь между символами по специфи-
кациям milspec и МЭК, в частности, для сигналов низкого и
высокого уровней, подаваемых на входы схем И, И-НЕ, ИЛИ и
ИЛИ-НЕ.
Рекомендации МЭК различают теоретическую логическую
схему и практическую схему. Теоретическая схема является
комбинацией элементарных и более сложных схем, которые
и
Н-вхобь/
L-бхиды
Н-бходы
Рис. 2.17. Связь между символами по спецификациям milspec и МЭК для
практических схем.
И-НЕ
L-бХОбЬ!
взаимно-однозначно связаны между собой. Это означает, что
внутреннее состояние, будь то входное или выходное, согласу-
ется с внешним входным или выходным состоянием этой схемы.
Связь внутренних и внешних состояний отражена на рис.
2.18. Здесь внутренние переменные обозначены через X, Y и Z,
а внешние переменные — через А, В и С. В данном случае речь
идет о взаимно-однозначном соответствии между внешними и
внутренними состояниями. Внутренние состояния обозначаются
с помощью 0 или 1, внешние — с помощью L или Н.
В теоретической схеме можно работать только с логически-
ми нулями или единицами. Связь между этими единицами и
нулями и их физической реализацией обычно никак не выража-
ется. На данной стадии нас не интересует, какими конкретными
логическими схемами мы располагаем. В принципе любую тео-
Элементарные логические схемы
77
ретическую схему можно составить только из схем И, ИЛИ и
НЕ. Состояние «истинно» будет совпадать с единицей, а «лож-
но»— с нулем. Если на вход какой-то схемы поступают пере-
менные, для которых приняты противоположные значения, т. е.
«истинно» = 0 и «ложно»=1, их можно использовать в качестве
входных сигналов, сопровождая знаками полярности (полуст-
релками).
Практическая схема, в отличие от теоретической, составля-
ется из схем, которые имеются в нашем распоряжении. Схемо-
0 о
I] /
/ о
/	/
о
о
о
/
А В С
L L В
В И
н В
н н
В
В
Н
А
Рис. 2.18. Внутренние и внешние логические переменные по спецификации
МЭК 117-15.
техник обычно располагает относительно небольшим числом
элементарных схем, с помощью которых он может реализовать
свою логическую схему. Здесь приходится иметь дело с такими
понятиями, как высокий и низкий уровни, которые заменяют 1
и 0 соответственно, используемые в теоретической схеме.
В практической схеме переменная может быть истинной не-
зависимо от того, равна она единице или нулю, если мы припи-
сываем единице высокий уровень, а нулю — низкий уровень на-
пряжения. Поэтому в теоретических логических схемах исполь-
зуются исключительно 1 и 0, а в практических схемах — уровни
Н и L (рис. 2.18,6). В левой колонке на рис. 2.18,6 приведе-
ны логические величины, которые относятся к теоретическим
логическим схемам. В практических схемах эти величины могут
быть преобразованы в сигналы либо высокого, либо низкого
уровня.
Если А истинно, т. е. равно 1, мы можем перейти из теорети-
ческой в практическую схему по горизонтали к уровню Я и по
диагонали вниз к уровню L. Огибающие стрелки показывают.
Название логического
элемента
Изображение
Описание функции
ИЛИ
И с инверсным вы-
ходом (И-НЕ)
ИЛИ о инверсным
выходом (ИЛИ-НЕ)
И с прямым и ин-
версным входами
Инвертор
Исключающее ИЛИ
(неравнозначность)
Эквивалентность
Логический порог
ЧЕТ
НЕЧЕТ
Выходной сигнал равен 1
только тогда, когда все
входные сигналы равны 1
Выходной сигнал равен 1
только тогда, когда один
или несколько входных сиг-
налов равны 1
Выходной сигнал равен О
только тогда, когда все
входные сигналы равны 1
Выходной сигнал равен О
только тогда, когда один
или несколько входных сиг-
налов равны 1
Выходной сигнал равен 1
только тогда, когда сигнал
на прямом входе равен 1, а
на инверсном — О
Выходной сигнал равен 1
только тогда, когда входной
сигнал равен О
Выходной сигнал равен 1
только тогда, когда только
один входной сигнал равен
1
Выходной сигнал равен 1
только тогда, когда входные
сигналы все равны 1 или
все равны О
Выходной сигнал равен 1
только тогда, когда два или
большее число входных сиг-
налов равны 1 (два взяты
в качестве примера)
Выходной сигнал равен 1
только тогда, когда четное
число входных сигналов рав-
но 1 (число 26 не зависит
от числа входов)
Выходной сигнал равен 1
только тогда, когда нечетное
число входных сигналов рав-
но 1 (число 2&+1 не зави-
сит от числа входов)
Название логического
элемента
Мажоритарность
Изображение
Описание функции
«3 из 4»
Кодовый преобразо-
ватель
Преобразователь по-
лярности, инвертор
Выходной сигнал равен 1
только тогда, когда более
половины входных сигналов
равны 1 (число п/2 не зави-
сит от числа входов)
Выходной сигнал равен 1
только тогда, когда три
входных сигнала из четырех
равны 1 (числа 3 и 4 взяты
в качестве примера)
X и Y можно заменить на
стандартные обозначения со-
, ответствующих кодов (на-
пример, GRAY для кода
Грея, BIN для двоичного ко-
да, BCD для двоично-деся-
тичного кода)
Выходной сигнал имеет высо-
кий уровень (Н) только в
том случае, когда входной
сигнал имеет низкий уро-
вень (L)
Вход, по которому не вводит-
ся логическая информация
Открытый коллекторный выход
Тристабильный выход: управ-
ляющий вход обозначен ENV
(enable — разрешать, отпи-
рать)
Вход, связанный с расширите-
лем
□
Выход расширителя
80
Глава 2
Название логического
элемента
Описание функции
Изображение
Гальваническая (монтажная)
схема И°
(МОНТАЖНОЕ И)
Гальваническая (монтажная)
схема ИЛИ1) (МОНТАЖНОЕ
ИЛИ)
9 Согласно ГОСТ 2.743—82 элементы монтажной логики изображаются так же, как
элементы обычной логики с добавлением символа 0 после символа логической функции
(например, & 0, 1 0). — Прим, ред.
Рис. 2.19. Логические символы по спецификации МЭК 117-15А.
как будет обозначаться соответствующий сигнал. Для случая
«Л истинно» это будет сигнал А(Н) для уровня Н или A(L)
для уровня L. В последнем случае у соответствующего входа
следует поместить индикатор полярности.
Если истинно А, т. е. А = 1, мы можем снова перейти из тео-
ретической схемы либо по горизонтали на уровень L, либо по
диагонали вверх на уровень Н. Огибающие стрелки показыва-
ют, что соответствующие обозначения сигналов будут А(Н) и
A(L). В обоих последних случаях речь идет об отрицании, по
аналогии с теоретической схемой. Индикаторы полярности для
А(Н) и A(L) здесь не используются. Такое представление сиг-
налов относится к внешним логическим переменным.
В практических схемах применяются те же символы, что и
в спецификации milspec, за исключением того, что «отличитель-
ные формы» заменены квадратом с указателем функции внутри
него, а кружок индикатора полярности заменен на полустрелку.
В спецификации МЭКН7-15А используется понятие эквива-
лентности, которое заключается в том, что схема И-НЕ для сиг-
налов высокого уровня реализует функцию ИЛИ-НЕ для сиг-
налов низкого уровня. Соответствующие эквиваленты уже при-
водились на рис. 2.17. Мы еще раз указываем на связь, которая
существует между обозначениями спецификаций milspec и
МЭКН7-15А и отчетливо видна на рис. 2.17.
Как уже говорилось выше, обозначения МЭКП7-15А приме-
нять значительно легче тому, кто привык ранее к спецификации
milspec. В частности, в практической схеме мы сразу же видим,
Элементарные логические схемы
81
какую функцию реализует определенный символ. Это нам обес-
печивает указатель функции, расположенный внутри квадрата.
Если речь идет о функции для сигналов высокого или низкого
уровня, следует обратить внимание на наименование сигналов
и индикаторы полярности на входах.
На рис. 2.19 приведены символы для ряда функций, а также
поясняются значения некоторых других знаков.
2.10.	Обозначение зависимостей
Рекомендации МЭК содержат также и систему обозначений
зависимостей, которая отображает связи между задающими
входами (или выходами) и зависящими от них входами (выхо-
дами). При этом все символы логических элементов или функ-
ций, которые требуются для реализации соответствующих за-
висимостей, не обозначаются. С помощью этой системы обозна-
чений можно существенно упростить структуру логической схе-
мы. В функциональном узле логическая функция И обознача-
ется буквой G, а функция ИЛИ — буквой V. Задающий вход
или выход помечается соответствующей буквой, за которой сле-
дует опознавательный номер (идентификатор). Этот идентифи-
катор помещается также у входа или выхода, который зави-
Рис. 2.20. Пример обозначения зависимостей.
сит от указанного выше задающего входа или выхода. Если за-
висимый вход или выход уже снабжен буквой, используемой в
качестве дополнительного символа, идентификатор помещается
перед этой буквой.
Рассмотрим пример системы обозначений зависимостей та-
кого типа. На рис. 2.20 приведена логическая схема, в которой
элементы И и ИЛИ связаны между собой определенным обра-
зом. Приведенные три символа можно заменить одним узлом
(рис. 2.20, б). Входы С и В связаны с помощью функции И,
и эта связь обозначается буквой G перед входом В, за которой
следует идентификатор 1. Вход С зависит от входа В, и перед
входом С располагается только идентификатор 1. Выход f и
В2
Глава 2
входная переменная А связаны между собой с помощью функ-
ции ИЛИ и эта связь обозначается буквой V перед входом А,
за которой следует идентификатор 2. На выходе f мы также
записываем идентификатор 2.
Другой пример использования этой системы обозначений от-
носится ко входу, который уже снабжен функциональной бук-
Рис. 2.21. Обозначение зависимостей для 7?5-триггера.
Q
й
вой (рис. 2.21). Здесь рассмотрен /?5-триггер с синхронизирую-
щим входом, являющимся управляющим и обозначаемым бук-
вой С. S- и /?-входы используются для ввода данных. Так как
передача информации происходит по команде, подаваемой на
Овход, то S- и Обходы оказываются зависящими от состояния
Овхода. Именно из-за этой зависимости цифровой идентифика-
------с= Управляющий fa ио
Рис. 2.22. D- и //(-триггеры с обозначением зависимостей на входах.
а — D-триггер; б — /К-триггер.
логичные обозначения мы используем и для D- и //(-триггеров
(рис. 2.22).
В подобных запоминающих элементах (к которым мы еще
вернемся в т. 2, гл. 2) передача информации часто происходит
на заднем фронте управляющего сигнала С. В результате появ-
ляется задержка по времени, которая отображается с помощью
символа задержки, расположенного на выходе.
Элементарные логические схемы
Пример такого обозначения приведен на рис. 2.23. Рассмот-
ренный символ задержки применяется в случае «прозрачного»
D-триггера, где С-вход является разрешающим.
Триггеры так называемого динамического типа воспринима-
ют информацию, появляющуюся на входе D на переднем фрон-
те импульса С. Этот метод передачи указывается с помощью
стрелки перед буквой С (рис. 2.24). Зависимость ввода данных
Ю 1
1- Симбол заОерт
Рис. 2.23. D-триггер «прозрачного» типа с символом задержки на выходах,
от синхронизирующего входного сигнала в этих триггерах обо-
значается идентификатором, который помещается перед допол-
нительным символом.
Известны также типы триггеров, которые воспринимают
данные на переднем фронте синхронизирующего импульса, а на
заднем фронте передают информацию на выход для дальней-
шей обработки. Здесь имеется в виду триггер комбинированного
типа, в котором зависимость от синхронизирующего импульса
U ------Q
Динамический бхой
Рис. 2.24. Триггеры с запуском от фронта сигнала.
а — KS-триггер; б — D-триггер; в — УК-триггер.
при передаче данных обозначается стрелкой, а задержка в пе-
редаче информации — в виде символа задержки на выходе (рис.
2.25).
Можно представить, что состояния двух входов зависят от
сигнала на третьем входе, причем эта зависимость чувстви-
тельна к полярности соответствующего сигнала. Например,
один из зависимых входов реагирует тогда, когда на третьем
84
Глава 2
входе появляется сигнал высокого уровня, а другой вход—ког-
да на третьем входе появляется сигнал низкого уровня. На
рис. 2.26 показан пример подобной ситуации. На упрощенной
схеме (рис. 2.26,6) мы можем обозначить реакцию на отрица-
ние управляющей переменной с помощью черты отрицания, по-
мещенной над цифровым идентификатором зависимого входа.
Рис. 2.25. Триггер с запуском от фронта сигнала, который разрешает передачу
данных на выход.
а — tfS-триггер; б — D-триггер; в — /К-триггер.
со входом_е и эта зависимость указана с помощью идентифика-
торов 1 и 1.
Как уже говорилось выше, такая система обозначений зави-
симостей приводит к существенному упрощению логических
схем. Очень интересной является возможность представления
логической схемы в виде одного блока и обозначение зависимо-
стей между переменными с помощью букв и цифровых иденти-
фикаторов. Ясно, что здесь речь идет не о реальной схеме с
шиной данных, потому что такое представление сводится к
Рис. 2.26. Зависимость состояний входов с и d от состояния входа е (пример
зависимости типа И).
списку с трудно обозримым перечнем зависимостей. В этом слу-
чае к системе обозначений зависимостей прибегать не следует.
Данная система очень полезна при символическом представле-
нии БИС, где часто повторяются определенные логические схе-
мы, такие, как счетчики, регистры сдвига и запоминающие ре-
гистры, т. е. имеется большое число отдельных элементов с оди-
наковыми функциями, при этом каждый элемент имеет отдель-
ные вход и выход и управляется централизованно.
Элементарные логические схемы
85
Отдельные элементы представляются в виде последователь-
ности взаимосвязанных блоков, соединенных с блоком управле-
ния, с помощью которого можно выразить общую зависимость
входов и выходов отдельных элементов от управляющих сигна-
лов. Можно также представить, что существует общий выход-
\gb/x(jd
вход
Выход
Рис. 2.27. Символы для
мультивибраторов и тригге-
ра Шмитта.
а— несинх,ревизованный мульти-
вибратор; б — несинхронизован-
ный ждущий мультивибратор;
« — синхронизованный ждущий
мультивибратор; г — триггер
Шмитта.
ной блок, из которого в упомянутые элементы поступают дан-
ные или другая информация.
Символы функций для мультивибраторов и триггера Шмит-
та показаны на рис. 2.27.
2.11.	Блоки управления
Блоки управления требуются для организации совместной
работы системы логических элементов. Выше уже говорилось,
что общими элементами системы могут быть, например, входы
тактовых импульсов, импульсов сброса на нуль, сдвига влево
или вправо. На рис. 2.28 показана связь блока управления с
набором логических элементов. Для обозначения общих входов
Управляю- f
щие бхоОы [
ОтОельныв
бхоОы
Рис. 2.28. Набор логических элементов с общим блоком управления.
86
Глава 2
можно использовать дополнительные символы, такие, как С, R
и S соответственно для синхронизации, сброса на нуль и уста-
новки в состояние 1. При этом можно использовать и систему
обозначений зависимостей, о которой говорилось в предыдущем
разделе. В блоке управления обе системы обозначений можно
применять совместно. Если какая-то зависимость выполняется
не для всех элементов, ее можно указать с помощью цифровых
индикаторов. Зависимые входы, которые используются не в
каждом элементе, можно выделить, применяя укороченную
входную линию связи.
Рис. 2.29. Сдвигающий регистр, состоящий из 64 D-триггеров. В блоке управ-
ления показано, что один такт таймера С приводит к одному сдвигу направо.
На рис. 2.29 приведен сдвигающий регистр с D-триггерами.
На одном кристалле размещены 64 триггера, из которых обо-
значены лишь два. Это позволяет сэкономить на обозначениях.
Описание блока не приводит ни к каким недоразумениям. До-
полнительный символ С1/—> определяет связь (зависимость)
входов данных с синхронизирующим сигналом, а стрелка ука-
зывает направление сдвига.
Б символах сдвигающих регистров и счетчиков мы можем
встретить стрелку с буквой т. Для первых т дает число шагов,
на которое необходимо сдвинуть данные в регистре, а для вто-
рых т дает емкость счетчика (например, т=16 для счетчика
с емкостью, равной 16).
Перед дополнительным символом могут стоять знаки плюс
или минус, которые, например, для счетчика указывают счет в
прямом или обратном направлении, а для регистра сдвига за-
дают направление сдвига вправо или влево. Предполагается,
что тот элемент, который находится ближе всех к блоку управ-
ления, имеет наименьший приоритет. Это следует непосредст-
венно из представления сдвигающих регистров (рис. 2.30).
Анализируя структуру этого регистра, мы видим, что он со-
стоит из пяти D-триггеров с последовательным входом 1D для
сдвигов вправо и последовательным входом 2D для сдвигов
влево. Прием данных и сдвиг вправо происходят под действи-
Элементарные логические схемы
87
ем управляющего сигнала на входе С1, а сдвиг влево — под
действием соответствующего сигнала на входе С2. Параллель-
ные входы 3D активизируются, если вход СЗ находится в ак-
тивном состоянии. R обозначает вход для сброса на нуль, через
который все триггеры переводятся одновременно в исходное со-
Рис. 2.30. Сдвигающий регистр с последовательным и параллельным вводами
данных. Символ задержки у выхода показывает, что новые данные появляются
на выходе в тот момент, когда С-вход становится пассивным (задний фронт
импульса).
стояние. Символ задержки на выходах указывает, что данные
появляются на выходе в тот момент, когда вход С не активи-
рован, т. е. на заднем фронте соответствующего импульса.
2.12.	Выходные блоки и основные правила
условных графических обозначений
На схеме общий выходной блок обычно отделяется от
остальных логических элементов: между ними оставляется пус-
той промежуток (рис. 2.31, а). Выходной блок можно также
поместить внутри рамок блока управления, как показано на
рис. 2.31,6. Выделенный выходной блок (рис. 2.31, а) не может
находиться в том же прямоугольнике, что и набор логических
элементов с блоком управления.
С учетом правил обозначения зависимостей можно сформу-
лировать следующие правила графических обозначений:
88
Глава 2
1.	Задающий вход или выход снабжается буквой с после-
дующим цифровым идентификатором, который используется в
данном функциональном блоке только один раз.
2.	Зависимые входы и выходы необходимо снабдить теми же
цифрами, которыми обозначены задающие входы и выходы.
3.	Если связь между задающими и зависимыми входами и
выходами применяется только тогда, когда задающие входы и
выходы являются внутренне «ложными», то над соответствую-
щими цифрами, располагаемыми около зависимых входов и вы-
Выходной
элемент
Рис. 2.31. Общий выходной блок или выходной элемент набора логических
элементов.
а — автономный выходной блок; б — выходной элемент, размещенный в рамках блока
управления.
ходов, помещается черта отрицания (т. е. 1 превращается в 1).
4.	Если какой-либо зависимый вход или выход уже обозна-
чен дополнительным символом (буквой), при появлении новой
зависимости эту цифру следует поместить около соответствую-
щего задающего входа или выхода.
Например, в триггере имеются S- и С-входы, причем S-вход
зависит от С-входа (синхронизирующего входа). Если С-вход
имеет цифровой индикатор 1, его следует поместить перед
S-входом, т. е. записать 1S.
5.	Если какой-либо вход или выход зависит от большого
числа других входов или выходов, эта зависимость указывает-
ся с помощью нескольких чисел, помещаемых около зависимого
входа или выхода и разделенных между собой запятыми. Прио-
ритет действия отдельных зависимостей определяется порядком
чисел, при этом крайнее слева число имеет максимальный прио-
ритет.
6.	Если двум задающим входам или выходам приходится
приписать одну и ту же букву в качестве дополнительного сим-
вола, для различения этих входов (выходов) между собой до*
Элементарные логические схемы
89
бавляется еще она буква А. Если эта буква опущена, подразу-
мевается, что оба задающих входа или выхода с одинаковыми
буквами связаны друг с другом функцией ИЛИ.
7.	Если дополнительные символы с цифровым индикатором
могут привести к недоразумению или неясности по отношению
к другим используемым обозначениям, следует подумать о за-
мене соответствующих цифр другими символами, например бук-
вами греческого алфавита.
При использовании системы обозначений зависимостей важ-
но соблюдать сформулированные выше правила, что позволит
избежать ошибок и неясностей в логических схемах.
В настоящее время подготавливается новый, полностью пе-
реработанный и существенно расширенный вариант специфика-
ций МЭК для описания логических схем. Мы имеем в виду до-
кумент МЭК617-12, основные концепции которого уже разрабо-
таны. Доработка этой спецификации потребует еще нескольких
лет.
2.13.	Составление логических схем
в символах спецификации МЭК
Если требуется реализовать какую-то логическую функцию
в виде конкретной цифровой схемы, следует начинать с деталь-
ного анализа теоретического аналога этой схемы, который
строится из элементарных и сложных функций, обеспечивающих
однозначную связь между внутренними и внешними состояния-
ми сложной функции, когда истина соответствует 1, а ложь —
0. На этом этапе нас не интересует практическая схема с ее
конкретными элементами и связанной с ними проблемой сиг-
налов высокого и низкого уровней.
Для этой цели используются общеупотребительные символы
элементарных и сложных логических функций. Если отрицание
оказывается истинным, знак отрицания, т. е. кружок, исполь-
зуется в сочетании с соответствующей функцией и располагает-
ся у входа, для которого отрицание является истинным. На рис.
2.32, а приведены два функциональных блока, которые связаны
между собой и в которых установлено однозначное соответст-
вие между внутренними и внешними состояниями. Сигнал А на
выходе из левого блока используется в качестве входного сиг-
нала для правого блока. В практической схеме, которая реали-
зует эту структуру, могут возникнуть четыре логические ком-
бинации (рис. 2.32, б и в), дающие четыре различных решения
для реализации требуемой логической связи.
Очевидно, что первые два варианта можно осуществить с
помощью непосредственной связи. При этом логические сигна-
лы на входе и выходе имеют одинаковую полярность. В треть-
90
Глава 2
ем варианте выходной сигнал необходимо инвертировать перед
осуществлением соответствующей связи. Аналогично обстоит
дело и в четвертом случае. Отличие заключается в том, что в>
третьем варианте индикатор полярности располагается перед
соответствующим блоком, а в четвертом — после него. Однако
физически обе эти схемы полностью эквивалентны.
Рис. 2.32. Связь между двумя логическими функциями в разрабатываемой си-
стеме.
а — теоретическая схема; б и в — практические схемы.
На рис. 2.33, а показаны две другие возможные ситуации,
в которых сигнал А на внутреннем входе второй схемы требу-
ется использовать как сигнал НЕ-А (А). Эта особенность при
разработке схемы указывается с помощью знака отрицания,
т. е. кружка. Здесь также возможны четыре комбинации сигна-
лов, которые можно реализовать в практической разработке с
помощью соответствующих связей. Полученные решения приве-
дены на рис. 2.33, б и в. В двух верхних вариантах в линии свя-
зи требуется применить дополнительный инвертор. В двух ниж-
них вариантах возможна непосредственная гальваническая
связь.
В первом варианте инверсия переменной А(Н) приводит к
A(L), причем сигнал A(L) идентичен А(Н). Во втором вариан-
те сигнал A(L) инвертируется в сигнал А(77),_который иденти-
чен A(L). Здесь А также преобразуется в А и одновременно
(Н) преобразуется в (L).
Элементарные логические схемы
91
На рис. 2.34, а приведена гипотетическая теоретическая ло-
гическая схема, где, как легко видеть, знак отрицания исполь-
зуется совместно со стандартными символами для обозначения
функций И и ИЛИ. Индикатор полярности в этой схеме от-
сутствует. Здесь мы имеем однозначную связь между входными
и выходными состояниями, и если потребуется использовать ин-
RW
RIL}
Эквиваленты:
ЖН)=Я(Ц
Рис. 2.33. Связь между двумя логическими функциями с отрицанием в линии
связи.

а — теоретическая схема; б и в — практические схемы.
вертированный сигнал в качестве входной переменной, его нуж-
но пометить знаком отрицания. Над переменными А, В и С в
этой схеме должна быть совершена операция отрицания.
Превращая теоретическую логическую схему в практическую
разработку, мы изображаем имеющиеся в нашем распоряжении
элементарные схемы без учета сигнальных связей. Кроме того,
мы указываем около входа элементарных схем требуемый сиг-
нал с чертой отрицания или без нее и одновременно с помощью
знаков (Н) и (L) — активный уровень (высокий или низкий)
(рис. 2.34, б). Закончив оформление наименований сигналов, из
факта совпадения или несовпадения обозначений сигналов мы
видим, какое требуется соединение — непосредственное или же
дкЬибаленты:
MLMIH)
Л(Н)-Л(Ц
й
6
Рис. 2.34. Гипотетическая теоретическая логическая схема и варианты практи-
ческих схем.
На второй стадии в разрабатываемую логическую систему (а) были введены реальные
электронные схемы и исследовано, дает ли какое-либо преимущество использование
сигналов низкого и высокого уровней (б). На третьей стадии, если линии связи между
блоками содержат точки с несогласованными полярностями, в соответствующие линии
вводятся инверторы (а). Практика показывает, что имеющийся арсенал электронных схем
обеспечивает много различных решений, из которых только одно или два является
минимальным.
Продолжение рис. 2.34
Для поиска оптимальных решений следует использовать ЭВМ. Из г видно, что символы?
по спецификации milspec согласуются с символами по спецификации МЭК. Здесь рас-
сматривается схема с положительной логикой. Как следует из д, эту схему можно пре-
образовать и в схему с отрицательной логикой.
94
Глава 2
с помощью инвертора (рис. 2.34, Кроме того, здесь можно
применять такие комбинации, как A(L) и А(Н), а также A(L)
и А(Н). Эти комбинации эквивалентны по полярности сигналов
и тогда возможна непосредственная гальваническая связь.
Функции И и ИЛИ физически подобны друг другу, так как
функция И реализуется с помощью схемы И-НЕ для входных
сигналов высокого уровня, а функция ИЛИ — с помощью схе-
мы ИЛИ-НЕ для сигналов низкого уровня. Эти две схемы
электрически эквивалентны.
С точки зрения применяемых обозначений для данных логи-
ческих схем можно отметить следующее.
В теоретической схеме знаки отрицания помещаются обычно
на входах. Поэтому в такой схеме не встречаются наименования
сигналов с чертой отрицания. Эти сигналы подразумеваются
внутри функционального блока, если логическому входу пред-
шествует знак отрицания (кружок). Наличие этого знака сви-
детельствует о том, что необходимо использовать переменную с
отрицанием.
В практической схеме отрицание является результатом ин-
версии логического уровня напряжения. Функция инверсии ис-
пользуется также для согласования сигналов. Если, несмотря
на наличие отрицания, нам требуется логический высокий уро-
вень напряжения, а в нашем распоряжении имеется только сиг-
нал низкого уровня, то приходится использовать инверсию. Ана-
логичная ситуация наблюдается при преобразовании сигнала
высокого уровня в сигнал низкого уровня. Если в выходной ли-
нии связи соответствующая переменная имеет значение «исти-
на» при сигнале низкого уровня, потребуется индикатор поляр-
ности, расположенный около соответствующего выхода. При
отсутствии этого индикатора переменная будет иметь значение
«истина» при сигнале высокого уровня. Этот прием использует-
ся и по отношению ко входам. Если для какого-то входа зна-
чение «истина» имеют сигналы низкого уровня, это видно из на-
личия индикаторов полярности около соответствующего входа,
который имеет низкий уровень напряжения. Чтобы получить
сигнал высокого уровня при «истинном» входе, не следует по-
мещать индикатор полярности около этого входа. В этом слу-
чае мы имеем дело с //-входом.
Отсюда можно сделать вывод о том, что тип согласования
сигналов можно распознавать по наличию индикаторов поляр-
ности как в начале, так и в конце соответствующей сигнальной
линии связи. Если же необходимо, чтобы имеющийся сигнал
использовался как отрицание, ситуация будет несколько другой.
Допустим, что на выходе мы должны иметь сигнал A(L), а на
вход подается сигнал A(L). Очевидно, что из-за того, что
Элементарные логические схемы
95
A(L) =А(Н), можно оставить только один из индикаторов по-
лярности на входе. Если на выходе требуется обеспечить сиг-
нал А(Н), а на соответствующем входе — сигнал А(Н), то око-
ло этого входа помещают индикатор полярности. Это связано с
тем, что А(Н) совпадает с A(L). Итак, если при осуществлении
связи между двумя функциями индикаторы полярности появля-
ются около входа и около выхода, имеет место согласование
сигналов. Если же на линии действует только один индикатор*
полярности, речь идет об отрицании1).
Этот вывод особенно полезен при изучении практических
логических схем, разработанных другими авторами с учетом
указанных выше соглашений.
В предыдущих разделах мы уже говорили о логических вхо-
дах для сигналов низкого и высокого уровня. Схема И для
сигналов высокого уровня ведет себя как схема ИЛИ для сиг-
налов низкого уровня, а схема ИЛИ для сигналов высокого
уровня эквивалентна схеме И для сигналов низкого уровня.
Эти отношения эквивалентности реализуются с помощью од-
ного типа схем. Способ применения такой схемы зависит от
уровня соответствующих сигналов на входах и от того, что тре-
буется получить на выходе. Если доля сигналов с требуемой
полярностью, используемых для управления данным входом»,
составляет ~50% и если то же самое выполняется для требуе-
мой полярности выходного сигнала, то безразлично, использу-
ем ли мы этот вход с сигналом высокого или низкого уровня.
Однако конкретные электронные схемы, которые реализуют
одинаковые функции с //- и L-входами, существенно отлича-
ются друг от друга. Одна из них будет фигурировать в справоч-
нике фирмы-изготовителя как схема И в положительной ло-
гике, а другая — как схема ИЛИ в отрицательной логике. От-
сюда очевидно, что очень важно указать внутри и вне функ-
ционального блока, как будет использована данная схема, и без
такого описания функции конкретная логическая схема оста-
нется непонятной. Эта задача решается с помощью разверну-
того названия, присвоенного схеме фирмой-изготовителем.
Для согласования сигналов после выбора элементарных
схем можно использовать инверторы, включенные между дву-
мя логическими функциями. Если на одном из выходов появля-
ется сигнал A(L), мы помещаем полустрелку на входе инвер-
тора. При этом на соответствующей сигнальной линии снова
появятся два индикатора полярности. На выходе инвертора этот
О В соответствии с ГОСТом 2.743-82 индикатор полярности применяется
в схемах, где присутствуют элементы с положительной и отрицательной логи-
кой. Он ставится у вывода, для которого действует отрицательная логика:
В пределах одной логики применяется только инвертор. — Прим. ред.
96
Глава 2
знак будет отсутствовать так же, как и на входе управляемой
схемы.
Если на выходе появляется сигнал А(Н), полустрелка по-
мещается на выходе инвертора. Вход управляемой схемы уже
снабжен знаком полярности, т. е. на линии связи между выхо-
дом инвертора и входом управляемой схемы мы опять получим
два индикатора полярности и поэтому мы их удаляем. Если
вернуться к старой системе обозначений, т. е. не удалять два
индикатора полярности, возникнет нарушение существующего
соглашения и станет неясно, имеем ли мы дело с согласовани-
ем сигналов или же с отрицанием. Это нарушение соглашения
не затронет функционирования логической схемы.
На рис. 2.34,г еще раз приведена практическая логическая
схема, однако теперь в символах системы milspec и системы
обозначений сигналов, которая уже обсуждалась. Выше уже
говорилось о том, что для тех схемотехников, которые привык-
ли к старым символам, переход к символам МЭК не составля-
ет особого труда. Примером такого перехода являются рис.
2.34, виг.
Символы системы milspec для обозначения различных функ-
ций имеют отличительные формы, в то время как в системе
обозначений МЭК различия между функциями отображаются с
помощью специальных символов или знаков, помещенных внут-
ри функционального блока, квадрата или прямоугольника. Кро-
ме того, мы знаем, что индикатор полярности представляется в
системе milspec в виде кружка, а в системе МЭК — в виде по-
лустрелки. В системе milspec не используются обозначения (L)
и (Н) после наименования сигнала. Это затрудняет интерпре-
тацию понятия «истина» на языке логических уровней напряже-
ния, как видно на примере выхода схемы К (рис. 2.34, г). Если
поместить над АВС вторую черту отрицания, это будет озна-
чать, что полученный сигнал на выходе имеет низкий уровень.
Впрочем, это следует из обозначений индикаторов полярности,
помещенных на выходе данной схемы. Двойной знак отрицания
может потребоваться на входах, чтобы показать, что перемен-
ная после отрицания имеет здесь низкий уровень. Для cxejMbi L
переменные В и С необходимо будет представить в виде В и С.
Однако очевидное различие между А(Н) и A(L), которое на-
блюдается в системе МЭК, здесь не проявляется, так как для
обеих переменных имеется только одно обозначение, т. е. А.
Для схемы К необходимо использовать черту отрицания, пото-
му что отрицание здесь указано в явной форме. Для схемы L
необходимо указывать, что соответствующий сигнал имеет низ-
кий уровень.
В предыдущих разделах этой главы мы рассматривали ме-
Элементарные логические схемы
97
тодику, которая применяется в цифровой технике и при этом
предполагали, что будем работать в рамках положительной ло-
гики. Эта логика широко применяется на практике, потому что
базовые элементы ТТЛ и КМОП описываются фирмами-изго-
товителями в составе функций типа И и ИЛИ именно на языке
положительной логики.
Если по каким-то причинам (например, как дань традиции)
потребуется использовать отрицательную логику, в рамках си-
стемы МЭК это можно сделать без особых усилий. С другой
стороны, в системе milspec такая операция связана с сущест-
венными изменениями.
Как видно из предыдущих разделов, для положительной ло-
гики выполняются следующие соотношения:
	Система МЭК	Система milspec
А истинно = //	Я (Н)	А
А истинно = L	A (L)	А
А истинно^ Н	А (И)	А
А истинно = £	A(L)	А
Для отрицательной логики : ния:	ВЫПОЛНЯЮТСЯ	следующие соотноше-
МЭК milspec
А	истинно = £	A	(L)	А
А	истинно = /7	А	(Н)	А
А	истинно ==L	А	(£)	А
А	истинно = Н	А	(Н)	А
Таким образом, при переходе от одного типа логики к другому
в случае системы МЭК изменений нет, а в случае системы
milspec они весьма существенны. Если в положительной логике
мы обозначаем переменную через Д, то в отрицательной логике
она превращается в А и наоборот — А превращается в А. За-
менив элементы с положительной логикой на рис. 2.34, а на но-
вую схему с отрицательной логикой, мы получим практическую
схему, показанную на рис. 2.34, д.
По сравнению со схемой с положительной логикой в данной
схеме индикаторы полярности (кружки) перемещены со входов
схем ИЛИ-НЕ на входы схем И-НЕ, а в случае схем с инверс-
ным выходом — со входа на выход и наоборот. Схема И справа
внизу на этом рисунке имеет теперь индикаторы полярности
как на входе, так и на выходе. Здесь также выполняется прави-
ло: если индикаторы полярности находятся в начале и в конце
сигнальной линии связи, речь идет о согласовании уровней сиг-
98
Глава 2
налов. Если же индикатор полярности встречается в линии толь-
ко один раз, то имеется ,в виду отрицание.
Схемы, приведенные на обоих рисунках, являются идентич-
ными. В этом можно убедиться, применив таблицу эквивалент-
ных замен, показанную на рис. 2.34, д. Здесь рассмотрена схема,
известная в справочнике как схема И-НЕ с положительной логи-
кой. Такая схема И-НЕ для сигналов высокого уровня реализу-
ет функцию ИЛИ-НЕ для сигналов низкого уровня. Как уже
было сказано выше, в схеме с отрицательной логикой мы пере-
мещаем индикаторы полярности так, чтобы функции, которые в
FD(H) *____
т0 (н)Вход
DATA(L)
Выход
S
Рис. 2.35. Использование наименований сигналов в логической схеме,
в —общая форма; б — более детализированная форма для моментов времени Т», Т\ и Т*
а
таблице связаны между собой с помощью стрелок, оказались
эквивалентными. Хотя с логической точки зрения обе схемы реа-
лизуют одну и ту же операцию, представления отдельных эле-
ментов в них совершенно различны. Когда мы переходим к схе-
ме с отрицательной логикой, это необходимо указать рядом со
схемой. В отсутствие такого сообщения можно сделать ошибоч-
ный вывод о том, что в данной схеме используется положитель-
ная логика.
2.14.	Семантика обозначений
В предыдущих разделах мы обозначали входные перемен-
ные и выходной сигнал логической схемы через Л, В и F соот-
ветственно. Эти отдельные буквы не говорят нам почти ничего
относительно характера входных переменных. В цифровой элек-
тронной системе со сложной структурой сигналам необходимо
присваивать такие логические наименования, которые имеют оп-
ределенную связь с действительностью. Так, для обозначения
сигнала LICHT можно использовать в качестве логического
имени либо полную форму LICHT, либо сокращение LT.
Элементарные логические схемы,
99
На рис. 2.35 дан пример семантического наименования логи-
ческих сигналов, которые являются входными переменными
схемы И-НЕ. Предполагается, что входной сигнал FD (foto-
diod) поступает с фотодиода, облучаемого импульсами света.
Второй сигнал То является управляющим импульсом, который
пропускает сигналы с фотодиода в требуемый момент времени.
В данном случае нас интересует только тот момент времени,
когда фотодиод «видит» свет. Итак, тот сигнал, который прихо-
дит с фотодиода, мы называем FD, а управляющий сигнал —
Го, т. е. сигнал в момент времени 0. Выходной сигнал можно
назвать DATA. На практике часто удобно использовать сокра-
щения логических наименований, что позволяет отобразить бо-
лее полно характер нового сигнала. В данном примере сокра-
щенное наименование DAT0 дает информацию о том, что сиг-
нал LICHT зарегистрирован в момент времени То- Теперь перей-
дем к другим моментам времени, указанным на рис. 2.35, б. Оче-
видно, что, используя только наименования DATA или LICHT,
не удается отразить однозначно характер отдельных сигналов.
Здесь необходимо перейти к сокращениям типа DATO, DAT1,
DAT2.
В целях иллюстрации приводим также ряд примеров сокра-
щенных наименований сигналов, которые применяются при опи-
сании микропроцессора типа 8080:
IOR	= In/OutRead
IOW	=In/Out Write
MEMR = MEMoryRead
MEMW =MEMory Write
INTA = Interrupt
Acknowledge
BUSEN = BUS ENable
В последующих главах такие
применяются при рассмотрении
— считывание ввода-вывода
— запись ввода-вывода
—	считывание из памяти
—	запись в память
— подтверждение прерывания
— готовность линии
семантические символы широко
различных логических схем.
2.15.	Булева алгебра в цифровой электронике
В предыдущих разделах речь шла о булевых функциях И,
ИЛИ и НЕ, с помощью которых можно получить все остальные
комбинаторные функции, используя теорему Де Моргана. Из-
вестная с прошлого века алгебра Буля применялась для анали-
за релейных схем. В то время не было и речи о цифровых схе-
мах в том смысле, как мы их понимаем сегодня.
Система обозначений булевой алгебры широко используется
в современной цифровой электронике, так как она позволяет
оптимизировать структуру исследуемых цифровых схем. Кроме
того, алгебраические методы и законы широко применяются для
анализа характеристик различных цифровых схем. В данной
книге эти методы используются для анализа типичных функций
100
Глава 2
логических схем. Особенно успешно алгебра применяется для
минимизации числа логических сумм и произведений.
В современной цифровой технике, где применяются достаточ-
но сложные схемы со специальными функциями, правила и за-
коны булевой алгебры постепенно теряют свое значение. Те, кто
хочет построить какую-то специализированную логическую
функцию, в основном заинтересованы в том, каким образом эта
функция реализуется, т. е. сколько десятков или сотен схем
И-НЕ и ИЛИ-НЕ потребуется разместить в одном корпусе ИС
для ее реализации. Поэтому неудивительно, что при создании
такой схемы схемотехник не нуждается в глубоком знании бу-
левой алгебры, хотя знание булевых символов и обозначений
необходимо. Не прибегая к интенсивной зубрежке, можно вы-
учить все правила, необходимые при практическом использова-
нии этой алгебры.
Здесь большую роль играет также то, что в современных ло-
гических схемах широко применяется последовательный поря-
док операций, который не укладывается в рамки булевой алгеб-
ры. Минимизация числа элементов также создает ряд специфи-
ческих проблем в понимании «чужих» логических схем. Это за-
трудняет обучение техников по обслуживанию соответствующе-
го электронного оборудования, потому что минимизированную
логику трудно объяснить и еще труднее запомнить.
Для промышленных систем обработки данных необходима
такая методика разработки логических схем, которая позволя-
ла бы понять принципы действия соответствующей системы с по-
мощью чисто логического анализа. Другими словами, в логиче-
ском плане система должна быть приспособлена к обслужива-
нию, причем даже за счет некоторого увеличения числа элект-
ронных компонентов. Если логика трудна и плохо обозрима, это
затрудняет поиск ошибок в обслуживаемой системе, что сказы-
вается на рентабельности системы: ее простои дорого обходятся.
В случае сложных логических схем важным моментом для
фирмы-изготовителя является минимизация числа элементов,
особенно тогда, когда имеющейся поверхности кристалла недо-
статочно для размещения всех необходимых элементов схемы.
При этом большое значение имеет также и компоновка элемен-
тов схемы. Однако если поверхность кристалла достаточно
большая, размещение дополнительных электронных компонент
не создает проблем, так как все транзисторы, диоды и резисто-
ры изготавливаются одновременно в едином технологическом
процессе, а будет в схеме одним транзистором больше или
меньше, большого значения не имеет.
В этой книге мы рассмотрим булеву алгебру в ограниченном
объеме, сопровождая соответствующие правила и теоремы ко-
роткими пояснениями без доказательств.
Элементарные логические схемы
1(Л
2.16.	Функции булевой алгебры
Базовыми схемами, на которых основана булева алгебра,
являются схемы, реализующие функции И, ИЛИ и НЕ. Ниже,
говоря о функциях булевой алгебры, нам неизбежно придется
повторить многое из того, что уже обсуждалось выше. С другой
стороны, полезно иметь все соотношения булевой алгебры, со-
бранные в одном кратком обзоре.
2.17.	Функция И (конъюнкция)
В цепи, показанной на рис. 2.36, ток проходит только тогда,
когда замкнуты контакты А, В и С. Если один из ключей ра-
зомкнут, ток прекращается. В булевой алгебре это записывает-
ся следующим образом:
F = AxBxC = A-B-C,
где А, В н С называются входными переменными. Для трех
входных переменных возможны 23 = 8 конфигураций входов.
Можно протабулировать эти восемь конфигураций, обозначая
т
F=AB’C
Рис. 2.36. Функция И (конъюнкция) и ее обозначения.
разомкнутое состояние через 0, а замкнутое — через 1. Если мы
разместим все восемь конфигураций в соответствии с правила-
ми двоичной системы счисления, получим таблицу, которая при-
ведена на рис. 2.37. Из этой таблицы следует, что значение F
равно 1 только тогда, когда А и В и С равны 1. В остальных
семи случаях F = 0. Если считать допустимыми восемь различ-
ных конфигураций входных переменных для произведения
F=AxBxC, то оказывается, что F=l, когда все три входные
102
Глава 2
с	в	А	F	с	В . А = F
О	О	0	0	0	0	0=0	, ы
					1 = н
О	0	1	0	0	0.1=0 O=L
О	1	0	0	0 .	.1.0=0
О	1	1	0	0 .	.1.1=0
1	0	0	0	1 .	0.0=0
1	0	1	0	1 .	.0.1=0
1	1	0	0	1 .	1.0=0
					Рис. 2.37. Таблица истинности для
	7	1	1	1 .	1.1=1	функции И.
переменные равны 1. Во всех других случаях произведение рав-
но 0, потому что одна из переменных равна 0.
В специальной литературе в качестве знака умножения ис-
пользуются другие символы, такие, как
Д, например А/\В/\С = F,
или
например A&B&C—F.
2.18.	Функция ИЛИ (дизъюнкция)
Схема ИЛИ с соответствующими ключами показана на
рис. 2.38. Здесь ток течет в цепи только в том случае, когда А
или В или С замкнуты. Это обстоятельство в булевой алгебре
выражается следующим образом:
F=A + B + C.
Для такой схемы справедлива таблица истинности, показан-
ная на рис. 2.39. Действительно, для функции ИЛИ мы имеем
Рис. 2.38. Функция ИЛИ (дизъюнкция) и ее обозначения.
Элементарные логические схемы
103
F=l9 когда Л или В или С или несколько этих					переменных од-
повременно равны 1. Для суммы входных переменных устано-					
вим правило сложения, которое приведено справа от таблицы					
истинности. Из него видно, что в случаях, когда 1 +1+0=1					
и т. п. и	1 + 1 + 1 = 1, булева алгебра	отличается			от обычной ал-
гебры.					
	с	3	А	F	С * В * А = Г
	0	О	О	0	°- °- °- °
	0	0	1	1	О* 0* 1 = 1 о=с
	0	1	О	1	О ♦ 1 ♦ 0=1
	0	1	1	1	0 * 1 - 1 = 1
	1	О	О	1	1 * 0 * 0=1
	1	О	1	1	1 * О < 1=1
	1	1	О	1	1 * 1 * 0=1
Рис, 2.39.	Таблица истинности для				
	функции ИЛИ.	/	/	1	1	1 * 1 < 1=1
В специальной литературе для обозначения знака плюс ис-
пользуются также другие символы, такие, как
V, например A\/B\/C = F.
2.19.	Функция НЕ или инверсия (отрицание)
Пример схемы НЕ с ключом или переключающим контак-
том реле приведен на рис. 2.40. В исходном состоянии (в состоя-
нии 0) выход схемы связан с источником питания и поэтому вы-
ходное напряжение равно 1 В. Однако в активном состоянии
ключа (т. е. в состоянии 1) цепь разрывается и выходное на-
пряжение становится равным 0 В, которое совпадает с логиче-
ским нулевым уровнем.
Для функции НЕ (инвертора) мы можем выразить связь
между операциями переключения и состояниями выходной пере-
менной F следующим образом:
F = A (читается как F равно НЕ-Л).
Функция инверсии символически представляется на схемах
так, как показано на рис. 2.40, б. Здесь кружок или черта обо-
значает инверсию. Таблица истинности для функции НЕ приве-
дена на рис. 2.40, в.
Мы видим, что если входной сигнал Л = 1, выходной сигнал
F=0, а при Л = 0 мы имеем на выходе Г=1, т. е. истинную ин-
версию.
104
Глава 2
O=L
Рис. 2.40. Функция НЕ или инверсия (отрицание) и ее обозначения.
На рис. 2.41 показано, каким образом функция НЕ объеди-
няется, например, с функцией И в виде некоторой общей схемы.
В исходном состоянии (в состоянии 0) ключ А замыкает кон-
такты, а ключи В и С в состоянии 0 разомкнуты. И наоборот,
эти ключи переходят в состояние 1, когда мы переводим их в
активное состояние.
Рис. 2.41. Функция И: F=A-B C.
Элементарные логические схемы
105
Рис. 2.42. Функция И-НЕ и ее обозначения.
F.-Д 8-С
В алгебраической форме эта функция задается как F =
= Л-В-С, где отрицание А указывается с помощью черты НЕ
над буквой А.
2.20.	Функция И-НЕ
Пример схемы И-НЕ с переключающими контактами пока-
зан на рис. 2.42. Если А и В и С замкнуты, то выходной сигнал
F = 0, при этом между входными переменными и F выполняется
следующее соотношение:
F = A-B-C.
Для схемы И-НЕ выполняется таблица приведена на рис. 2.43.	истинности,		которая
	С В А	F	
	ООО	1	
	0	0	1	О	1=Н
	0	1	0	0	0 = 1
	0	1	1	0	
	1 О 0	0	
	1	0	1	О	
	1	1 О	0	
Рис. 2.43. Таблица истинности для функции И-НЕ.	1	1	1	0	
Символ схемы И-НЕ приведен на рис. 2.42, б. В голландской
специальной литературе символ в виде квадрата является стан-
дартным обозначением функции И-НЕ. Второй (верхний) сим-
вол взят из спецификации milspec и в основном употребляется в
американской специальной литературе.
106
Глава 2
2.21.	Функция ИЛИ-НЕ
Пример схемы, реализующей функцию ИЛИ-НЕ, показан
на рис. 2.44. Когда А или В или С или несколько этих ключей
одновременно замкнуты, выходной сигнал Е = 0, так как в замк-
нутом состоянии (в состоянии 1) ключи замыкают выход схемы
на землю, потенциал которой равен 0 В.
Рис. 2.44. Функция ИЛИ-НЕ.
Связь между входным и выходным сигналами записывается
в виде
F^A+B + C.
Таблица истинности для функции ИЛИ-НЕ приведена на
рис. 2.45.
F
1
1
1 =Н
1 O = L
1
1
1
1	Рис. 2.45. Таблица истинности для функции
о	ИЛИ-НЕ.
С	В	А
ООО
О	0	1
О	1	о
О	1	1
1	о	о
1	0	f
1	1	о
9	1	1
Элементарные логические схемы
107
2.22.	Дополнения
Связь схемы с последовательным соединением ключей, ко-
торая реализует функцию И, со схемой с параллельным соеди-
нением ключей, которая реализует функцию ИЛИ, возможна
только тогда, когда мы предполагаем, что появление напряже-
ния (1) на выходе схемы оказывает какое-либо воздействие (со-
стояние 1 соответствует истине).
Когда же значение «истинно» соответствует состоянию 0,
это означает, что последовательная схема реализует функцию
ИЛИ, а параллельная схема — функцию И (т. е. «истинно» = 0).
Указанные дополнения становятся очевидными при более де-
тальном анализе таблиц истинности указанных функций. Так из
таблицы истинности для схемы И следует, что реализуемая этой
схемой функция ведет себя как функция И для единиц на вхо-
де и как функция ИЛИ для нулей на входе. И наоборот, из таб-
лицы истинности для схемы ИЛИ видно, что эта схема ведет
себя как функция ИЛИ для единиц и как функция И для нулей
на входе1).
2.23.	Постулаты булевой алгебры
Из таблиц истинности для функций И, ИЛИ и НЕ можно
получить следующие постулаты:
для функции И	0»0=0
0-1=0
1-0=0
Ы = 1
для функции ИЛИ 0+0=0
0+1 = 1
1+0=1
£+1 = 1
для функции НЕ	0=1
1=0,
где 0 и 1 являются дополнениями для 0 и 1 соответственно.
2.24.	Правила вычислений
Для осуществления различных операций с переменными бу-
левой алгебры требуется набор вычислительных правил, кото-
рый мы приводим ниже. Предполагается, что состояние элемен-
А является дополнением А, если Л+Л = 1 и Л-Л = 0.— Прим. ред.
108
Глава 2
та схемы, который постоянно разомкнут, обозначается через 0,
а состояние элемента схемы, который постоянно замкнут (случай
короткого замыкания)—через 1. Переменные обозначаются с
помощью букв и могут принимать значения 0 или 1.
С помощью правил вычислений можно упорядочивать и уп-
рощать сложные логические функции сумм и произведений та-
ким образом, что в конце концов получится минимальная сумма
или минимальное произведение. Например, за счет выделения
переменной и ее дополнения среди членов какой-то суммы полу-
чается упрощенное выражение, так как сумма выделенных чле-
нов будет равна 1 (Л+Л=1). Такая же ситуация наблюдается
и для произведения переменной на ее дополнение, которое ока-
зывается равным нулю (Л-Л = 0). Эти нули и единицы можно
использовать в последующих преобразованиях соответствующих
функций или же сразу сократить. Итак, правила вычислений
сводятся к следующим:
л+о=л	л-о=о
Л+1 = 1	Л-1=Л
Л4-Л=Л	л-л=л
Л+Я=1	А-А = 0
Л+В=В+Л	А-В = В-А
Л+В-С=(Л+В) (Л+С)	Л.(В+С)=Л-В+Л-С
Л+Л-В=Л	Л.(Л+В)=Л
Л4-Л-В=Л+В	Л.(Л+В)=Л-В
Л+Л.В=Л+В	Л- (Л4-В)=л-В аа-а=а А-В+А-В=А-В ав+а-в=а-в А-А=А Л-В-\-А-В=А'В
2.25.	Теорема Де Моргана
Постулат 1.
Дополнение суммы равно произведению дополнений переменных,
т. е. Л + В + С=Л • В • С,
Постулат 2.
Дополнение произведения равно сумме дополнений переменных,
т. е. А-В-С=А+В+С.
Для уточнения этих постулатов следует пояснить понятие
дополнения. Если Л является переменной, ее дополнение будет
равно Л. Дополнениями суммы Л + В+С и произведения А-В-С
будут А+В+С и А-В-С соответственно.
Элементарные логические схемы
109
Постулаты Де Моргана дают в действительности то же са-
мое, что мы уже получили в предыдущих разделах, посвящен-
ных схемам И-НЕ и ИЛИ-НЕ. Согласно таблице истинности
схема И-НЕ реализует функцию И-НЕ для единиц и функцию
ИЛИ-НЕ для нулей, а схема ИЛИ-НЕ реализует функцию
ИЛИ-НЕ для единиц и функцию И-НЕ для нулей. Схема И-НЕ
реализует функцию И-НЕ для сигналов высокого уровня и
функцию ИЛИ-НЕ для сигналов низкого уровня. Схема
ИЛИ-НЕ реализует функцию ИЛИ-НЕ для сигналов высокого
уровня и функцию И-НЕ для сигналов низкого уровня.
В булевой алгебре справедливы также ассоциативные, ком-
мутативные и дистрибутивные правила, которые известны нам из
обычной алгебры.
Ассоциативный закон: (Л + В) + С = (Л + С) +В,
(Л-В).С=(Л.С).В.
Коммутативный закон: А + В = В+А,
А-В = В-А.
Дистрибутивный закон: Л - (В + С)=Л-В + Л-С.
2.26.	Дизъюнктивная нормальная форма (ДНФ)
Стандартная сумма булевой алгебры имеет следующий вид:
Z==X14-X2 + ^3H--* +
Дизъюнктивная нормальная форма (ДНФ) —это функция, пред-
ставляющая собой сумму, каждое слагаемое которой является
произведением всех входных переменных или их дополнений:
г^л-в-с+л-в-с+л-в-с+л-в-с.
ДНФ является избыточной, если в ней имеется избыток чис-
ла членов и переменных по сравнению с необходимым для опре-
деления данной функции. В общем случае ДНФ является избы-
точной. Если удалить избыточные члены и переменные (т. е.
упростить выражение), то получится так называемая минималь-
ная сумма. Приведенная выше стандартная сумма упрощается
следующим образом:
2 = (С + С)Л.В + (В + В)Л.С
и так как С+С = В + В = 1, то
г=л.в+л.с.
Это выражение является минимальной суммой.
Если протабулировать рассмотренную выше функцию Z
в таблице истинности, которая приведена на рис. 2.46, то оказы-
по
Глава 2
С В A Z
Рис. 2.46. Таблица истинности для функции Z=AB-(-AC.
вается, что она полностью определяется выражением А-В+
+А-С, т. е. Z=1 при А-В=1 или А-С=1, а во всех остальных
случаях Z=0.
2.27.	Конъюнктивная нормальная форма (КНФ)
Стандартное произведение имеет следующий вид:
г~ХгХ2-Х8-...Хп.
Конъюнктивная нормальная форма — это функция, представ-
ляющая собой произведение членов, каждый из которых явля-
ется суммой всех переменных или их дополнений:
Z = (4 + B + Q(4 + B + QH + B + C)(4 + B + Q.
Как и ДНФ, КНФ избыточна. Минимальное произведение явля-
ется упрощенным неизбыточным произведением.
Если мы упростим приведенное выше стандартное произве-
дение Z, то получим
Z = [(J+B) + C.C][(X + Q + B.Bj;
Так как С-С = В-В = 0, то
Z = (A + B) (Д + Q.
2.28.	Карта Карно
Как мы видели в предыдущих разделах, при разработке ло-
гической схемы можно минимизировать необходимое число эле-
ментарных схем. Эту схему можно упростить с помощью правил
булевой алгебры, однако реального успеха можно достичь лишь
при хорошем знакомстве с булевой алгеброй. Другой способ оп-
тимизации основан на применении карт Карно — графического
Элементарные логические схемы
111
метода, который легко усваивается и оказывается гораздо про-
ще чисто алгебраического метода.
Прежде чем описывать структуру карт Карно, рассмотрим
более подробно какую-нибудь логическую функцию с ее табли-
цей истинности и исследуем следующую проблему: нельзя ли
сделать каких-либо упрощений, которые привели бы к уменьше-
нию количества логических операций?
Десятигное
гасло
Несовпадающие
значения
F(WX.YZ)
Несовпадающие
значения
о
о
9
JO
Pq = WXYZ
Pl = WXYZ
P2 =WXYZ
P3 = WXYZ
у 0
Г> I о > О|
11	1 О 1	1 о
ит.д.
Pj0 = WXYZ
12	1	1	О	О
13	1	1	0	1
14	1	1	1	О
15	1	1	1	1
О
О
о PU = WXYZ
О Pf5=WXYZ
F(WXYZ) = P0 Р15
Рис. 2.47. Таблица истинности для функции F(W, X, У, Z) =Ро+Л+Лг+^ю.
Пусть дана функция F(W, X, Y, Z) с соответствующей табли-
цей истинности (рис. 2.47). При этом W, X, У и Z— переменные,
про которые известно, что они входят в состав 16 групп, реали-
зующих 16 различных комбинаций нулей и единиц. Эти комби-
нации располагаются в двоичном порядке следования, как по-
казано в таблице. Каждый член, т. е. каждая комбинация еди-
ниц и нулей в этой таблице, обозначается буквой Р с нижним
индексом, который изменяется от 0 до 15.
Допустим, что в разрабатываемой логической схеме реали-
зуется следующее соотношение булевой алгебры:
F = Ро + Р, + Р2 + PiQ = WXYZ + WXYZ + WXYZ + W XYZ.
Из таблицы истинности следует, что в членах PQ и Pi перемен-
ная Z не дает вклада в ближайшую логическую комбинацию.
112
Глава 2
Как для PQi так и для Р\ функция Е=1 и не зависит от того,
в каком состоянии находится Z. Таким образом, мы можем вы-
черкнуть Z и Z в первых двух членах. То же наблюдается для
членов Р2 и Рю, в которых можно вычеркнуть W и W. Оба рас-
смотренных случая согласуются с результатами анализа в рам-
ках булевой алгебры, так как
F = WXYZ + WXYZ + WXYZ + WXYZ
приводится к
F^WXY{Z~pZ) + XYZ(W + W),
и так как Z+Z=W+W=1, то в результате получается мини-
мальная форма
F=rXK + XyZ.
Отсюда видно, что таблица истинности позволяет упростить
логическое выражение без использования правил булевой ал-
гебры. На карте Карно эти упрощения можно произвести еще
быстрее и получить сразу минимальную форму.
2.29.	Карта Карно для двух входных переменных
На рис. 2.48, а приведена карта Карно для двух входных
переменных. Логические члены в ней представлены в отдельных
клетках. Для двух переменных получается 22 = 4 комбинации,
поэтому карта состоит из 4 клеток. На рис. 2.48,6 показано, ка-
кие поля карты относятся к переменным, а какие — к их допол-
нениям, т. е. переменным с чертой. Если мы внесем в карту Кар-
У У
	
	
Рис. 2.48. Карта Карно для двух переменных.
а
Элементарные логические схемы
113*
но соответствующие комбинации с данными из таблицы истин-
ности с учетом размещения переменных, то получим распределе-
ние, показанное на рис. 2.49. Переменные размещаются на карте
так, что, когда мы переходим из данной клетки в соседнюю
клетку (как по горизонтали, так и по вертикали), должна изме-
ниться только одна переменная. Это означает, что нумерация.
Y Z	КпмОинац.
0 0 0 1 1 0 1 1	YZ YZ Y1 YZ
а
Y Y
00 YZ	10 YZ
01 YZ	11 YZ
Y У
0 00	2 10
1 01	3 11
6
Рис. 2.49. Разбиение карты Карно для двух переменных.
а — таблица истинности; б — связь клеток с комбинациями переменных; в —нумерациям
клеток.
клеток происходит с помощью одномерного массива. На рисун-
ке одновременно приводится десятичная нумерация клеток, ко-
торая получается из преобразования соответствующего двоич-
ного кода.
Если требуется получить карту Карно для какой-нибудь,
функции, мы сначала записываем эту функцию в дизъюнктив-
ной нормальной форме. Каждый член, который появляется в-
этой форме, задается на карте Карно с помощью 1 в соответ-
ствующей клетке. Затем мы группируем единицы в соответст-
Очерчивание внутри поля?:
FzYZ*YZ*YZ =. Z (Y*Y) * Y(Z*Z)
-Z*Y
-Y * Z
Рис. 2 50. Методы минимизации суммы членов
с помощью карты Карно. Одновременно при-
водятся результаты обработки в рамках бу-
левой алгебры.
114
Глава 2
вующих полях, которые очерчиваются замкнутыми линиями
(рис. 2.50).
При изучении карты с очерченными полями оказывается, что
если две соседние клетки содержат 1, то из них всегда можно
удалить одну переменную, а именно ту переменную, для кото-
рой дополнение располагается в следующей соседней клетке.
В клетках 1 и 3 мы встречаем У и У. В клетках 2 и 3 находятся
Z и Z. Эти переменные удаляются вместе с их дополнениями.
Рис. 2.51. Разбиение полей на карте Карно для трех переменных,
В горизонтальном очерченном поле мы сохраняем Z, а в верти-
кальном очерченном поле—У. В результате получается мини-
мальная сумма, равная У+Z.
При практическом использовании карты Карно мы не всегда
интересуемся тем, какие переменные нужно удалить, а какие со-
хранить. Важно только то, какие переменные или дополнения
переменных сохраняются при формировании минимального чле-
на и затем используются в минимальной сумме. Каждое очер-
ченное поле дает в минимальную сумму один член. Для опреде-
ления переменных, которые могут остаться в минимальной сум-
ме, можно воспользоваться следующим правилом: если очер-
ченное поле единиц находится полностью в поле, которое при-
своено какой-либо переменной или ее дополнению, то эта пере-
менная или ее дополнение помещается в новый член суммы. На
рис. 2.50 единицы в горизонтальном очерченном поле находятся
в поле Z, а единицы в вертикальном очерченном поле попадают
в поле У, поэтому если данное правило справедливо, то мини-
мальная сумма будет действительно равна У+Z.
Карта Карно для трех переменных приведена на рис. 2.5L
Для трех переменных возможны 23 = 8 комбинаций, поэтому эта
карта состоит из 8 клеток. На рис. 2.51 также показано, какие
Элементарные логические схемы
115
поля на карте присвоены соответствующим переменным и их
дополнениям. Если мы снова введем данные таблицы истинно-
сти в эту карту Карно, получим распределение, показанное на
рис. 2.52. Размещение переменных, которое обеспечивает дан-
ное распределение, выполнено так же, как и в случае двух пе-
X	Y	Z	Конйинац.
О	0	О	XYZ
0	0	1	XYZ
0	1	О	XYZ
1	0	0	XYZ
1	0	1	XYZ
1	1	0	XYZ
1	1	1	XYZ
zz	S3
Рис. 2.52. Разбиение карты Карно для трех переменных,
а — таблица истинности; б — связь клеток с комбинациями переменных; в — нумерации
клеток.
ременных, т. е. если мы переходим из какой-либо клетки в со-
седнюю (как по горизонтали, так и по вертикали), то при этом
должна измениться только одна переменная. В отношении дан-
ной таблицы следует отметить, что клетки крайнего левого ряда
должны рассматриваться как продолжение клеток, находящих-
ся в крайнем правом ряду. Это означает, что клетки 0 и 1 рас-
Рис. 2.53. Косвенно прилегающие поля.
Рис. 2.54. Минимизация суммы членов с тремя переменными с помощью карты
Карно,
116
Глава 2
полагаются против клеток 4 и 5 и их следует рассматривать
так, как будто они примыкают непосредственно друг к Хругу.
На карте Карно это обстоятельство отображается так, как ука-
зано на рис. 2.53. В данном примере можно исключить перемен-
ные X и X
IV и/

жпшшю
।—
Рис. 2.55. Карта Карно для четырех переменных,
а —карта; б — поля на карте.
в
а
Рис. 2.56. Карта Карно, на которую перенесена таблица истинности, приведен-
ная на рис. 2.47.
В более сложном примере, показанном на рис. 2.54, единицы
в клетках 3 и 7 дают нам YZ, единицы в клетках 6 и 7 — XY и
единицы в клетках 0 и 4 — YZ.
Таблица Карно для четырех входных переменных приведена
на рис. 2.55. Для четырех переменных возможны 24= 16 комби-
наций, которые требуют 16 клеток. На рис. 2.55,6 показано, ка-
кие поля на карте присваиваются определенным переменным и
их дополнениям. Если ввести в эту карту данные таблицы истин-
ности, то получится распределение, показанное на рис. 2.56.
Элементарные логические схемы
117
В отношении этой карты следует отметить, что нижний ряд кле-
ток необходимо рассматривать как примыкающий к верхнему
ряду, а левый ряд — к правому. Это означает, что клетка ^счи-
тается примыкающей не только к клеткам 4, 8 и 13, но также и
к клетке 14.
При заполнении карты Карно для четырех переменных мы
также сначала записываем функцию в дизъюнктивной нормаль-
ной форме. Затем каждый член, который появляется в нормаль-
ной форме, отмечается единицей в соответствующей клетке
карты Карно. После этого мы группируем единицы, очерчива-
ем соответствующие поля и находим минимальную форму, сле-
дуя при этом методу, который уже обсуждался при анализе кар-
ты Карно для двух переменных.
Поясним этот метод с помощью ряда примеров для карт с
четырьмя переменными.
Пусть дана функция
F {W, X, У, Z) = Р± + Р5 + Р15 = WXYZ + WXYZ + WXYZ.
Мы помещаем в клетки (рис. 2.57), которые соответствуют
заданным членам, единицы и устанавливаем, что члены, нахо-
дящиеся в клетках 1 и 5, прымыкают друг к другу. Эти клетки,
а также клетка 15, очерчиваются. Из исходных трех членов ос-
Рис. 2.57. Карта Карно с единицами
в клетках 1, 5 и 15.
Рис. 2.58. Карта Карно для F(W, X, Y,
Z) =Ро+Р5+Р7+Р8+Р12+Р14.
таются только два. Единицы в клетках 1_и 5 лежат внутри
полей W, У и Z, но не внутри полей с X и X, поэтому последние
переменные можно исключить. Таким образом, для Р{ и Р5 мы
сохраняем единственный ,член с WYZ.
Отсюда получаем функцию с минимальной формой
F (Г, X, У, Z) = WYZ+WXYZ.
Член Pis остается в прежнем виде, потому что для него мы
имеем в соответствующей клетке 1. Рассмотрим подробно еще
118
Глава 2
один пример функции
F (F, X, У, Z)_== Ро + Л + Ъ + Р±+ Pit + Л4 =	_
= W XYZ + WXYZ + WXYZ + WXYZ + WXYZ + WXYZ.
После заполнения единицами клеток с соответствующими члена-
ми получается карта, показанная на рис. 2.58. Мы можем объ-
единить единицы в три группы, соответствующие комбинациям
0-8, 5-7 и 12-14. Комбинации 0-8 и 12-14_являются примыкаю-
щими. Клетки 0 и 8 лежат в полях X, У и Z, клетки 5 и 7 —
в полях W9 X и Z, а клетки 12 и 14 — в полях W, X и Z. Таким
образом, таблица Карно дает функцию с минимальной формой
вида
F (F, X, Y, Z) = XYZ + WXZ + WXZ.
2.30.	Комбинации большого числа единиц
на одной карте
Очевидно, что число примыкающих клеток на карте не ог-
раничивается двумя. .Возможны также и другие комбинации.
Мы приведем примеры таких расширенных комбинаций.
Рис. 2.59. Карта Карно с четырьмя
единицами в одном ряду и четырьмя
единицами в одном квадрате.
Рис. 2.60. Карта Карно с минимальной
суммой F=XZ+XZ.
На рис. 2.59 приведена карта, которая содержит четыре еди-
ницы в одном ряду и четыре единицы в одном квадрате. Четыре
единицы в одном ряду встречаются в полях У и Z. Эти единицы
располагаются и в полях W и W, X и X, однако здесь результа-
том является исключение соответствующих переменных. X и У
находятся в квадрате, который можно представить себе, если ле-
вый ряд карты примкнуть __к правому. Z и W, появляющиеся в
комбинациях Z и Z и W и W, соответственно сокращаются.
Элементарные логические схемы
119
Отсюда получаем минимальную форму
F(1F, X, y,Z) = yZ + XK
Другой пример показан на рис. 2.60. Единицы в квадрате
находятся в полях Z и X, W и IF, Y и У. Последние два поля ис-
ключаются. Единицы, размещенные в углах, принадлежат по-
лям X и Z. Здесь IF и IF, а также У и У исключаются.
Отсюда получаем минимальную форму
F(IF,X,K,Z) = XZ + XZ.
В третьем примере на рис. 2.61 мы имеем 8 примыкающих
единиц, которые находятся в поле У. Другие переменные появ-
Рис. 2.61. Карта Карно с восемью
смежными единицами.
Рис. 2.62. Карта Карно с двумя поля-
ми по 4 единицы в каждом поле.
ляются со своими дополнениями в этих же 8 клетках и поэтому
сокращаются.
В результате получается минимальная форма
F(W9X,Y,Z) = Y.
Приведем еще один пример двух полей с 4 единицами, рас-
положенными у краев карты Карно (рис. 2.62). Эти поля обра-
зуют прямоугольник, так как и здесь можно представить, что
левый ряд единиц примыкает к правому. Единицы находятся в
поле X. В данном примере также появляются и другие перемен-
ные со своими дополнениями, которые исключаются. В резуль-
тате получается минимальная форма
F(IF,X,r,Z)=X.
Можно представить ситуацию, когда два поля единиц пере-
крываются так, как показано на 'рис. 2.63. Это вполне допусти-
мо. На этой карте мы видим три очерченные области. Мини-
мальные члены, которые дают вклад в соответствующие обла*
сти, указаны на рисунке.
120
Глава 2
Результатом является следующая минимальная сумма:
F (Г, X, У, Z) = WX + XZ + WYZ.
Если области, заполненные единицами, отличаются по фор-
ме от квадрата или прямоугольника, их следует сначала разде-
лить на «элементарные» прямоугольники и квадраты, состоящие
Рис. 2.63. Карта Карно, в которой поля с еди-
ницами пересекаются между собой.
из 2, 4 или 8 клеток. Группы из 2, 4 и 8 клеток затем рассмат-
риваются отдельно. Две сгруппированные клетки приводят к
упрощенному члену с тремя переменными, четыре такие клетки
дают член с двумя переменными, а восемь клеток — упрощен-
ный член с одной переменной. Это означает, что в новой упро-
щенной сумме мы получим столько членов, сколько окажется
полей на данной карте Карно.
FzWY* WZ
FzXYZ* WYZ * WXY> WY
Рис. 2.64. Выделение полей.
F- YZ < WYZ > XYZ < WXY
На рис. 2.64 показано несколько случаев такого разделения.
Связь, которая существует между полями на карте Карно,
заполненными единицами, и различными совпадениями, наблю-
даемыми в таблице истинности, показана также на рис. 2.65.
Элементарные логические схемы
121
Рис. 2.65. Связь, которая возникает между полями, заполненными единицами,
на карте Карно и различными совпадениями в таблице истинности.
а — таблица истинности; б — карта Карно.
Здесь рассматривается функция
F(r,X,y,Z) = P0 + P1+P2 + P4 + P5 + P6 + ^ +
+ /’9 + /’ю + Р11 + ^з + ^и + Р 15-
Совпадения приводят к разделению на четыре поля А, В, С п D
так, что мы имеем
Гд = Ро + Л.
FB^Pe + P7 + P, + P^
fc=p2+p6+p14+p10,
Ро = Р13+Рк> + Рн + Р»-
Для Fa значение переменной Z не играет роли, так как при
Z = 0 или 1 в обоих случаях F=l. Упрощенный член имеет вид
Fa = WXY.
122
Глава 2
В случае FB преобладают переменные W и X, а исключают-
ся У и Z. Упрощенный член записывается в виде
FB = WX.
В случае Fc преобладают У и Z, а исключаются W и X,
Упрощенный член имеет вид
FC = KZ.
Наконец, в случае FD преобладают W и Z и исключаются
X и У, так что мы получаем следующий упрощенный член:
Fd = WZ.
Если мы внесем эти частные функции, очерченные в табли-
це истинности, в карту Карно, то увидим знакомые нам квадра-
ты и прямоугольники, с которыми мы уже имели дело выше. Ис-
комые члены можно получить непосредственно из соответствую-
щих полей, которые были найдены выше из таблицы истинно-
сти.
Единица, находящаяся в отдельной клетке, не приводит к со-
кращению числа переменных. Здесь остаются члены, состоящие
из четырех переменных. Две смежные клетки, заполненные еди-
ницами, уменьшают число переменных на одну. Четыре клетки
приводят к сокращению на две переменные, в то время как для
восьми клеток в минимальном члене остается только одна пере-
менная. Поле из 16 единиц уменьшает число переменных до ну-
ля, т. е. в этом случае F тождественно равна единице.
2.31.	Карта Карно с пятью переменными
В случае карты с пятью переменными сделать все клетки
примыкающими невозможно, поэтому требуются специальные
приемы для того, чтобы сгруппировать единицы на соответст-
вующем рисунке. На рис. 2.66 показано, как можно получить та-
кую структуру. Из этой карты видно, что ее части по отношению
друг к другу представляют собой зеркальные отражения, что яв-
ляется следствием требования о том, чтобы при переходе к со-
седним клеткам изменялась только одна переменная.
В данном примере анализ групп единиц дает минимальные
члены, которые приведены на самой карте. На основе опыта,
приобретенного в предыдущих разделах, эту операцию можно
проделать довольно быстро.
До сих пор мы исходили из того, что объединению подлежат
только единицы. Очевидно, объединять можно и нули1). Иногда
И Нули проставляются в те клетки, которые соответствуют членам, при-
сутствующим в ДНФ функции F. — Прим. ред.
Элементарные логические схемы
123
Рис. 2.67. Карта Карно с нулями и единицами в клетках (а) и минимизация
по единицам (б) и по нулям (в).
такое объединение приводит к дополнительному упрощению со-
ответствующих логических выражений.
На рис. 2.67 приведен пример такого подхода. На рис. 2.67,а
карта Карно заполнена единицами и нулями, причем клетки с
прочерком содержат «пустые» члены1*. Они могут содержать О
или 1, однако значение функции от них не зависит. Очерчивая
необходимые поля, «пустые» клетки можно не учитывать. Так,
например, мы можем поле с 3 единицами расширить до 4 еди-
ниц и за счет этого существенно упростить соответствующий
член (рис. 2.67, б).
Они соответствуют состояниям, практически не реализующимся при ра-
боте соответствующей логической схемы. Эти состояния называются безраз-
личными и им можно придавать произвольные значения. — Прим. ред.
Стара})
голландская Спецификация Американская Функция дцлеЗаш
Функция спецификация МЭК спецификация алгебры
//	в	 с			- F		t					F=A В C
ИЛИ	в	 с		=4-	- F		V		е£>-			F=A*B*C
Инвертор	А			- F		1		—с>°~			F=A
И-НЕ	В -		 F				с		^0-			F-A 6 C
ИЛИ-НЕ	В			- F							F.aTb^
ИСКЛЮЧАЮ- ЩЕЕ ИЛИ	А	 В —	[ к	— F		- =?		~^Ъ~~			F= A B^A e
ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ	А	 В		-‘У	-F							F.-A B.A S
Ждущий муль- тибидратар	—	Г			1 -TL	—		OS		
Триггер Шмитта	—	.г		—	JT	—		sr		
МультибиЗ- ратор		t			G _П_П	—		G		
КС-триггер	1111 1		S S R R	— Q —и		S S R R			s s R R		0 	0	
В-триггер	D				Q 	к		1D С1		—	—с	0 Ck		Q 	Q	
		-*		Ч		—			?		
ЭК-триггер	JUIIII	\  1	—Q —Q	IIIIJIIJ	т	—	—0	s»t JL JTau- nep		Q 	$	
		1 R			““ 1			Сброс			
Рис. 2.68. Перечень общеупотребительных обозначений для логических элемен-
тов и узлов.
Элементарные логические схемы
125»
Чтобы получить минимальную сумму, мы работаем на
рис. 2.67, б с картой Карно, содержащей единицы, а на
рис. 2.67, в — с картой Карно, содержащей нули. На рисунках
показано, какие упрощенные члены возникают в соответствую-
щих полях карт.
После обработки единиц возникает минимальная сумма
г(г,х,у,7)=у+^+ху,
а после обработки нулей
F (№, X, У, Z) = XY.
Отсюда мы видим, что
F = X + Y.
Эта последняя форма является максимально редуциро-
ванной.
2.32.	Перечень общеупотребительных логических
символов
В таблице, приведенной на рис. 2.68, приведены все обще-
употребительные обозначения для логических элементов и уз-
лов, которые используются в европейской и американской спе-
циальной литературе. В этой главе уже шла речь о функциях
И, ИЛИ, НЕ, И-НЕ и ИЛИ-НЕ. Другие функции, которые встре-
чаются в этой таблице, рассмотрены в последующих главах. Ха-
рактеристики триггеров описаны в т. 2 (гл. 3), ждущей мульти-
вибратор, триггер Шмитта и несинхронизированный мультиви-
братор рассмотрены в гл. 4 данного тома.
Глава 3
ДИАГРАММЫ И КОДЫ
3.1.	Диаграммы Хаффмена и диаграммы состояний
Когда логическая схема компонуется из последовательно
соединяемых элементарных схем (т. е. схем, которые срабаты-
вают последовательно друг за другом в определенные моменты
времени), ее описание с помощью булевых функций без ограни-
чений и специальных приемов является нереальной задачей. Бу-
лева система обозначений полезна в том случае, когда мы знаем,
что среди переменных существуют такие сигналы, которые кро-
ме привязки ко времени не имеют никакого другого функцио-
нального назначения.
В гл. 1 мы рассматривали пример завтрака с хлебом, маслом
и кофе, т. е. с компонентами, которые необходимы для того, что-
бы завтрак стал реальным событием (разд. 1.6). При этом была
также введена переменная «время», с помощью которой уста-
навливается момент начала завтрака. Эту переменную нельзя
рассматривать как один из названных выше компонентов, кото-
рые должны находиться на столе для того, чтобы можно было
начать завтракать. Последовательные функции наглядно пред-
ставляются с помощью диаграммы Хаффмена, которая дает воз-
можность вводить время так, как показано на рис. 3.1. На этой
диаграмме представлены четыре операции, выполненные в оп-
ределенные, следующие друг за другом моменты времени. Каж-
дая операция реализуется тогда, когда выполнены соответст-
вующие булевы условия и наступил момент выполнения новой
операции.
В рассмотренном выше примере завтрак состоится в полдень
только в том случае, если наступило время 12 ч и выполнены
булевы условия, т. е. налицо имеются пища и столовый прибор.
Для того чтобы можно было позавтракать, требуется, чтобы
компоненты завтрака имелись в наличии к заданному моменту
времени.
Приведенная здесь диаграмма Хаффмена представляет собой
в действительности цикл управления, которое регулирует прием
пищи в требуемые моменты времени. Идентичные ситуации воз-
никают и в цифровых схемах, где последовательные операции
происходят под управлением определенных входных перемен-
Диаграммы и коды
127
Рис. 3.1. Диаграмма Хаффмена, которая отображает гипотетическую схему
управления, контролирующую трехразовый прием пищи (VDSL). Каждый по-
следующий этап выполняется только после окончания предыдущего этапа, при
этом начинается соответствующий момент времени TxU и удовлетворяются
булевы условия VDSL(n) • BESTEK(n) (проверка наличия пищи и столового
прибора). Контроль производится в порядке, указанном в кодовой таблице.
Если в наличии не имеется ни пищи, ни столового прибора (VDSL+BESTEK),
происходит возврат в исходное состояние, т. е. в данном примере возврат из
состояния 2 в состояние 0.
них и тактового сигнала. Управляющим элементом в этих схе-
мах является счетчик, который запускается тактовым сигналом.
При этом не требуется, чтобы счетчик всегда переходил в сле-
дующее состояние — под действием определенных переменных
он может также вернуться в предыдущее или даже в исходное
состояние. Точнее говоря, последующие состояния будут просто
пропущены. В нашем примере с завтраком мы будем вынужде-
ны пропустить последующие состояния, если в наличии не ока-
жется пищи или столового прибора.
Другая возможность заключается в том, чтобы пропустить
определенное состояние управляющего цикла и перейти сразу
к следующему состоянию, т. е. обойти какое-то промежуточное
состояние. Кроме того, с помощью сигнала возврата можно
всегда перевести управляющий цикл в исходное состояние.
128
Глава 3
Переход из So в Si (индексы 0 и
Рис. 3.2. Диаграмма состояний.
Переменные В, С, D, Е и F инициируют пере-
ходы в последующие состояния. Si и S4 представ-
ляют собой ветвящиеся состояния, S7 — ждущее
состояние и Зз — временное состояние. Программа
стартует из начального состояния So.
С диаграммой Хаффмена имеет много общего диаграмма со-
стояний1). Различные состояния, в которых может находиться
какая-то система, задаются в этой диаграмме с помощью круж-
ков, связанных между собой стрелками. Около стрелок указы-
ваются условия, при соблюдении которых происходят соответ-
ствующие переходы из одного состояния в другое.
На рис. 3.2 приведен пример подобной диаграммы состояний,
называются векторами со-
стояний) инициируется
временным сигналом так-
тового генератора. На
этот переход никакие ус-
ловия не накладываются.
Переход из Si в S_2_ проис-
ходит только при BCD= 1.
Если же В=1, произой-
дет переход из Si в S3.
В кружках указано,
сколько индивидуальных
операций (микрокоманд)
выполняется в данном со-
стоянии. В случае S7 пе-
реход в So не произойдет
до тех пор, пока F = 0.
Такое состояние называ-
ется ждущим. Состояние S7 сохраняется до тех пор, пока F = 0.
Состояние Si называется ветвящимся, а состояния So и S3 —
временными.
Для иллюстрации диаграммы состояний приведем пример из
повседневной жизни: процедуру приготовления кофе в кофева-
рочном автомате. Соответствующая диаграмма состояний при-
ведена на рис. 3.3. Переход из начального состояния So в со-
стояние Si произойдет в том случае, когда в автомат будет бро-
шена монета. В состоянии Si резервуар автомата наполнится
водой. Управление остается в состоянии Si до тех пор, пока де-
тектор уровня воды ND не подаст сигнал о достижении опреде-
ленного уровня заполнения резервуара, т. е. в состоянии Si ав-
томат ждет момента срабатывания детектора ND. Как только
ND включится, происходит переход в S2. В этом состоянии во-
да нагревается до температуры 100 °C. Управление автоматом
остается в данном состоянии до тех пор, пока не будет достиг-
нута температура 100 °C. При достижении этой температуры
произойдет переход в состояние S3, соответствующее той фазе
процедуры управления, в течение которой происходит смешива-
° Диаграммы состояний часто называются графами состояний. — Прим,
ред.
Диаграммы и коды
129
ние кофе, сахара, молока и нагретой воды за определенное вре-
мя. Затем соответствующий сигнал инициирует переход в сле-
дующее состояние S4, т. е. начинается заполнение чашки. Эта
операция также ограничивается с помощью таймера. По истече-
нии определенного времени процедура возвращается в исходное
состояние; при этом загорается лампочка, сигнализирующая о
том, что заполненную чашку можно взять из автомата.
Наполнить	Сношать
чашку
Рис. 3.3. Диаграмма состояний для программы приготовления кофе.
Если в соответствующих фазах что-то не реализуется, из
состояний Si—S4 возможен переход в состояние 5s, который со-
ответствует возврату монеты. Если резервуар по истечении оп-
ределенного времени не заполнится до определенного уровня
(ТГЛШ), если температура воды в момент времени Т2 не до-
стигнет 100 °C, если не поступит кофе (К), сахар (S) или мо-
локо (ЛГ) или же если не найдется свободной чашки — во всех
этих случаях произойдет переход в состояние S5. Монета воз-
вращается и процедура перейдет в состояние 56 (дефект), т. е.
в ждущее состояние, которое будет прервано только после ре-
монта автомата. Из ждущего состояния автомат не может воз-
вратиться в исходное состояние, поэтому последующее опуска-
ние монеты не приведет к запуску автомата.
В последующих главах мы еще возвратимся к модулю уп-
равления и, в частности, к тем логическим операциям, которые
он выполняет.
130
Глава 3
3.2.	Блок-схемы
Несколько диаграмм Хаффмена или диаграмм состояний
можно объединить в одну блок-схему. Такие блок-схемы ис-
пользуются при разработке логических схем и при создании
программ для ЭВМ. Когда возникает задача автоматизации ка-
кого-то устройства с помощью цифровых электронных схем или
ЭВМ, первым шагом является анализ данной задачи.
В процессе этого анализа важно точно установить, какие
входные переменные имеются в нашем распоряжении, каким об-
разом обрабатывать данные и какие сигналы необходимо полу-
чить на выходе системы. Если эти факторы выяснены, можно
приступить к составлению блок-схемы, причем сначала в самом
общем виде, а затем детализируя ее. Для элементов детализи-
рованной блок-схемы можно разработать диаграммы Хаффме-
на или диаграммы состояний, а полученный вариант прорабо-
тать логически.
В прямоугольнике записывается содержание одной или нескольких операций.
Параллелограмм используется для указания операций ввода-вывода.
Передача управления: в ромбе записывается условие передачи управления.
Входные (выходные) линии начинаются (заканчиваются) в вершинах ромба.
Рядом с выходными линиями размещаются варианты ответов на вопрос усло-
вия, т. е. да или нет (1 или 0).
Начало и конец блок-схемы. В рамке указывается, например, НАЧАЛО или
КОНЕЦ.
Диаграммы и коды
131
Выходной соединитель (элемент связи) для части блок-схемы, расположенной
на данной странице. В рамке дана ссылка на входной соединитель, располага-
ющийся на другой странице. Рядом с соединителем сообщается номер стра-
ницы или определенной ее части (зоны).
Входной соединитель (элемент связи) для части блок-схемы, расположенной на
данной странице. В рамке дана ссылка на выходной соединитель, расположен-
ный на другой странице. Рядом с соединителем сообщается номер страницы
или определенной ее части (зоны).
6
/74
Выходной соединитель (элемент связи) для части блок-схемы, расположенной
на данной странице. В кружке дана ссылка на входной соединитель, распо-
ложенный на этой же странице, с указанием зоны.
//J
о
Входной соединитель (элемент связи) для части блок-схемы, расположенной
на данной странице. В кружке дана ссылка на выходной соединитель, распо-
ложенный на этой же странице, с указанием зоны.
Рис. 3.4. Символы, используемые в блок-схемах.
На рис. 3.4 приведены символы, которые используются при
составлении блок-схем, а на рис. 3.5 дан пример блок-схемы,
представляющей собой цикл вычитания, который осуществляет-
ся импульсом, синхронизированным генератором тактовых сиг-
налов. Из числа 100, помещенного в регистр, на каждом шаге
цикла вычитается 1 и полученный результат снова помещается
в этот же регистр. Затем проверяется, не равен ли результат
нулю, и если нет, то вычитание продолжается, т. е. мы перехо-
дим к следующему шагу цикла. После 100 вычитаний результат
действительно будет равен 0 и цикл закончится.
132
Глава 3
Рис. 3.5. Блок-схема цикла вычитания, который осуществляется импульсом,
синхронизированным таймером.
Приведем еще пример применения соединительных элементов
в блок-схеме. Чтобы связать между собой элементы блок-схе-
мы, записанные на разных страницах, не применяя длинных
связывающих линий, используются специальные соединители.
На рис. 3.6 иллюстрируется применение этих символов. На стра-
нице 5 некоторой блок-схемы указано внутреннее соединение
между элементами 3 в квадратах В2 и 05. Индикатор зоны в
соединителе указывает, где находится его «партнер». Эти зон-
ные индикаторы позволяют быстро отыскивать соединители в
сложных блок-схемах.
На рис. 3.6 также показан пример соединения между двумя
страницами блок-схемы. На странице 5 рядом с соответствую-
щим соединителем 5 указывается, с какой страницей выполнено
соединение и в какой зоне этой страницы находится другой со-
единитель. На странице 8 рядом с соединителем указано, что
другой элемент располагается на странице 5 в квадрате D3.
Диаграммы и коды
132Р
Страница с координат ~
^нои сеткой ХУ
стр.5 \				/
				
f / 1 1 1 1 1 1 1	Д\5 <р			2
	1	 1 1 1 \ \			,1. 8~В/ \	5
л	\'вНУ1П. \ coetk X \	оенний мотель		4
	\ X X		В2 л	5
//	в	С	D	
Рис. 3.6. Связь отдельных частей блок-схемы с помощью соединителей. На
странице можно размещать соединители, которые осуществляют связь с дру-
гими частями блок-схемы, находящимися на разных страницах.
3.3.	Тактовые сигналы на временных диаграммах.
Квитирование
По человеческим понятиям логические схемы работают с
очень высокой скоростью, однако это не означает, что обработка
информации в этих -схемах не требует совсем времени. Измене-
ние логических уровней напряжения вызывает задержки, вели-
чина которых зависит от типа применяемых логических схем
(ТТЛ, ЭСЛ и т. д.) и составляет от пяти до нескольких десят-
ков наносекунд. Кроме того, прохождение сигнала в линиях
связи также приводит к задержкам. В логической схеме, состоя-
щей из большого числа отдельных элементов, обработанная ин-
формация может появиться на выходе только через довольно
большой — по масштабам цифровой электроники — промежуток
времени.
На рис. 3.7 показана логическая схема, состоящая из не-
скольких логических элементов И-НЕ. В схеме возникает за-
держка, из-за которой результат обработки появляется на выхо-
134
Глава 3
Рис. 3.7. Логическая схема, в которой вследствие конечного времени срабаты-
вания элементов возникает задержка сигнала. При считывании информации
в регистр /?о это следует принимать во внимание.
де только по истечении конечного времени. Выход логической
схемы соединен с регистром (одноразрядный запоминающий
элемент), который должен воспринимать информацию в опреде-
ленный момент времени, контролируемый управляющим сигна-
лом Ti2.
Начало опе-
рации (То)
Результат
операции (U)
Сигнал счи-
тывания 6
регистр(Т12)
Содержимое
регистра
Jвыход/
Временная
•шкала
Рис. 3.8. Временная диаграмма для схемы, показанной на рис. 3.7. В момент То
начинается процесс вычисления, а в момент 7ц появляется результат. Момент
времени, удобный для считывания информации в регистр /?о, обозначен че-
рез Т12.
Диаграммы и коды
135
Полное время задержки логической схемы можно опреде-
лить, если сложить задержки отдельных элементов с учетом
наихудшей возможной ситуации. Вычисленную таким образом
задержку вводят во временную диаграмму, из которой затем
определяется, какой именно временной параметр запускает ре-
гистр для приема информации с выхода соответствующей спе-
циальной логической схемы (рис. 3.8).
Тактовый сигнал
tg t/ tg tj to tj tg
О(Ожидание)
/ (Заполнить регистрХ)
2(0кидание)
^Заполнить регистру)
^Решить)
^(Решить и заполнить
регистру)
б(Решить)
7(Ожидать)
О такт
1
it I ta Ь
\ 0 такт
I (такт
2
3
4__
3__
6
7
Следующая
операция
Заполнить регистр* „
'О
Заполнитьрегистру
Иригрцет. оОроОотка ?
Заполнить регистр*
012340 670/2
Временная шкала (такты)
Тайнер
О такт
Т2
6
Рис. 3.9. Универсальная временная диаграмма с временными метками для счи-
тывания информации в регистры X, Y и Z.
В момент времени То появляется информация на входе в ло-
гическую схему и начинается обработка данных. Результат об-
работки появляется по истечении некоторого времени, что на
рис. 3.7 обозначено как сигнал U. На диаграмме штриховкой
также указан разброс времени задержки (f0—ti)- Между момен-
том появления и моментом t\ тактового сигнала Т]2 имеется оп-
ределенный промежуток, поэтому тактовый сигнал выбирается
в качестве сигнала считывания информации в регистр. В момент
времени Ti2 регистр начинает воспринимать информацию из ло-
гической схемы.
Опорный сигнал временной диаграммы вырабатывается гене-
ратором тактовых сигналов, в качестве которого обычно приме-
няется кварцевый генератор. Как показано в последующих гла-
вах, требуемые сигналы для управления работой логических
схем можно получить, используя деление частоты и дешифра-
цию. Универсальная временная диаграмма с временными метка-
ми считывания информации в ряд регистров показана на
рис. 3.9.
136
Глава 3
Тактовые и временные сигналы, а также передаваемые дан-
ные являются в действительности импульсами, в которых высо-
кий и низкий уровни соответствуют передаче 1 и 0, и на времен-
ной диаграмме сплошной горизонтальной линией отмечаются те
из них, которые являются активными в данный момент времени
В	О О f_t_ О О J_1_ О	О J_I	О О J >
С	0 0 0 0 111	10	000	1111
О	0000000	0 1	1	1 1	1 1 1 1
t —-
в
Рис. 3.10. Связь между числовым кодом и временной диаграммой для двоич-
ного счетчика.
(рис. 3.9). Эти линии обеспечивают достаточно наглядную вре-
менную интерпретацию сигналов.
Проиллюстрируем на ряде примеров использование времен-
ных диаграмм в некоторых цифровых схемах.
На рис. 3.10 приведена таблица двоичных чисел от 0 до
15 включительно. Этот цифровой код используется в двоичном
счетчике. При запуске тактовым сигналом счетчик пробегает
последовательно все указанные в таблице состояния, а на выхо-
дах счетчика D, С, В и А возникают сигналы, показанные на
рис. 3.10,6. В двоичной таблице подчеркнуты все комбинации,
состоящие из единиц, а на временной диаграмме единицы и ну-
Диаграммы и коды
137
ли заменены линиями и пробелами соответственно. При под-
черкивании комбинаций, состоящих из единиц, в таблице авто-
матически возникает временная диаграмма, а подстановка нулей
и единиц на временную диаграмму наглядно связывает ее с циф-
ровым двоичным кодом соответствующих сигналов. Изображен-
ная здесь временная диаграмма широко используется при описа-
нии двоичных счетчиков, которые обсуждаются в других томах
настоящего курса.
Рис. 3.11. Сигналы А и В для управления схемами И и ИЛИ. На временной
диаграмме приведен результат обработки для функций F (И) и F (ИЛИ).
Другой пример временной диаграммы, связанный с цифро-
выми схемами, показан на рис. 3.11. На этом рисунке приведе-
ны схемы И и ИЛИ с входными переменными А и В, которые
связаны между собой во времени, как показано на временной
диаграмме. Сигнал высокого уровня появится на выходе схе-
мы И только тогда, когда оба входных сигнала А и В будут
иметь высокий уровень. На временной диаграмме выходной сиг-
нал схемы И обозначен через F (И). Схема ИЛИ обеспечивает
выходной сигнал высокого уровня в том случае, когда один или
несколько входных сигналов имеют высокий уровень. Выходной
сигнал для этой схемы обозначен через F (ИЛИ).
Временная диаграмма представляет собой временную орга-
низацию наиболее важных событий, происходящих в цифровой
схеме, управляемой генератором тактовых сигналов (таймером).
Логическая схема выполняет свою программу так, как это де-
лает человек в соответствии с каким-то планом, выполняя его
138
Глава 3
пункт за пунктом. При этом иногда может возникнуть необхо-
димость приостановить выполнение некоторых действий вследст-
вие каких-либо чрезвычайных обстоятельств, например отсутст-
вия некоторых входных данных. В такой сложной логической
системе, как ЭВМ иногда возникают отклонения от «нормально-
го» плана, связанные с прерыванием, вмешательством извне, на-
пример со стороны какого-нибудь периферийного устройства, ко-
торому срочно потребовалось осуществить связь с центральным
процессором. В качестве примера можно привести дисковое ЗУ,
которое должно передать содержимое своего регистра памяти
в оперативную память ЭВМ, чтобы подготовить ЭВМ к приему
новой информации с магнитного диска.
О тактовых сигналах упоминалось в начале этого раздела,
где шла речь о задержках, неизбежно возникающих по разным
причинам в логических схемах. Синхронность сигналов различ-
ных логических элементов должна восстанавливаться с помощью
соответствующих временных сигналов.
В ЭВМ, где большинство логических схем, таких, как ариф-
метические устройства и внутренние регистры, работают после-
довательно, генератор тактовых импульсов просто необходим.
На временной диаграмме такой сложной системы наглядно по-
казывается, как выполняются различные операции, которые ини-
циирует команда, находящаяся в командном регистре.
Мы проиллюстрируем эту ситуацию с помощью рис. 3.12, где
приведена упрощенная схема арифметического устройства одно-
разрядного микропроцессора с несколькими регистрами и одним
ЗУ. Мы не анализируем здесь эту схему подробно, потому что
такие функции, как ИСКЛЮЧАЮЩЕЕ ИЛИ и функция сум-
мирования, будет еще рассматриваться более подробно ниже.
Основные операции (такие, как прямая передача информации из
X- и У-регистров, функция И или ИЛИ, функция ИСКЛЮЧАЮ-
ЩЕЕ ИЛИ и функция суммирования) можно выбрать с по-
мощью управляющих сигналов (см. верхнюю часть рисунка).
Эти сигналы поступают из командного регистра и сообщают, ка-
кую операцию необходимо реализовать и какие регистры будут
участвовать в ней. Отдельные операции выполняются последо-
вательно.
При выполнении определенной команды, например при сло-
жении двух чисел, требуется выполнить следующие действия:
а)	Заполнить регистр X из ЗУ.
б)	Заполнить регистр У из ЗУ.
в)	Активизировать сумматор и определить сумму.
т) Передать результат в регистр Z.
Заполнение регистров X и У не может происходить одновре-
менно, потому что информация передается по общей линии вво-
да и вывода данных (шине данных), т. е. передача данных
Диаграммы и коды
139
должна осуществляться последовательно. Этап обработки в) не
требуется инициировать каким-либо временным сигналом. Сле-
дует учитывать, что вычисление суммы сопровождается некото-
рой задержкой во времени, однако эту трудность можно устра-
нить, выбирая соответствующим образом момент запуска ре-
гистра Z.
Рис. 3.12. Одноразрядное арифметическое устройство с регистрами Л, У, Z
и ЗУ.
Для всех последовательных этапов обработки, которые пере-
числены в пп. а)—г), можно получить временную диаграмму,
показанную на рис. 3.9. На этой диаграмме считывание инфор-
мации в регистр X происходит под действием временного сигна-
ла Го, а считывание в регистр Y—под действием сигнала Гь
Отметим, что между Го и Г[ имеется промежуток времени, в те-
чение которого производится опрос новых ячеек ЗУ и подготав-
ливается передача новой информации по шине данных. Сигнал
Г2 инициирует операцию сложения и сохраняет сумму до момен-
та Г3 передачи ее в регистр Z. Временная диаграмма имеет в
данном случае несложную форму.
При последовательном вызове из ЗУ различных команд мож-
но организовать работу регистров и арифметического устройст-
ва таким образом, чтобы порядок арифметических действий оп-
140
Глава 3
ределялся последовательно после каждой операции. В процессе
синхронизации последовательной передачи данных широко ис-
пользуется понятие квитирования (рукопожатия). Если обмен
данными происходит между различными системами, каждая из
которых имеет свой тактовый генератор, то необходимо, чтобы
синхронизация работы этих систем была согласованной. Напри-
мер, можно представить, что какая-то система должна передать
определенный объем информации в другую систему в то время,
когда последняя еще занята выполнением предыдущей опера-
ции. Возможно даже, что эта система находится в нерабочем
состоянии и ее сначала нужно установить в рабочее состояние
(например, магнитные диски, которые после включения сетевого
напряжения нужно ввести в рабочий режим, прежде чем нач-
нется реальная передача данных).
В рассматриваемой ситуации передающая система посылает
управляющий сигнал, являющийся запросом, в приемную систе-
му на установление связи. Приемная система реагирует на этот
сигнал, подготавливаясь к осуществлению связи. Как только
приемная система становится работоспособной и связь становит-
ся возможной, в передающую систему посылается сообщение,
из которого следует, что можно начать передачу данных.
В каждодневной жизни подобные ситуации возникают до-
вольно часто. Например, если мы хотим навестить знакомого,
мы звоним ему сначала по телефону и интересуемся, дома ли
он и можно ли к нему приехать. Если приехать нельзя (отказ),
визит, естественно, оказывается невозможным. Знакомый может
оказаться дома, но заниматься каким-то делом и только после
окончания дела он сможет встретить нас. В такой ситуации нам
придется подождать его ответного звонка.
В режиме квитирования не используется какая-либо четко
определенная временная шкала. Каждый последующий этап
начинается только после того, как закончится предыдущий этап.
На практике получается так, что конец каждого этапа иниции-
рует следующий этап. Если какой-то этап выходит за пределы
отведенных ему временных рамок, последующий этап автомати-
чески начинается позже.
В рассмотренном выше примере момент времени, а, возмож-
но, и длительность визита определяются тем, что должен сде-
лать хозяин до начала визита.
В режиме квитирования можно использовать несколько раз-
личных процедур, и существует возможность их выбора. Приме-
ром распространенной процедуры может служить процедура,
при которой передаваемые данные после фиксации в приемной
системе снова посылаются назад и затем проверяются в пере-
дающей системе. Здесь имеется в виду то, что называется «эхо-
контролем».
Диаграммы и коды
141
На рис. 3.13 приведена временная диаграмма такой про-
цедуры. Данные из передатчика А попадают на шину данных
под действием команды ВПЕРЕД (шина данных — это группа
линий связи для передачи данных). Данные и команда ВПЕ-
РЕД проходят линию передачи и через определенное время по-
Возврат данных. ___
Первом а донны* —— [
Принимать
ДЛНПЫЕ
—Ч ...
ВПЕРЕД
Перепивать \читли
НЛЗЛД
ВПЕРЕД
УИТЛИ
нлзпд
Рис. 3.13. Квитирование.
ступают в приемник В. Время задержки зависит от свойств и
длины передающего кабеля. С приходом сигнала ВПЕРЕД в
приемнике инициируется команда на заполнение данными ре-
гистра (ЧИТАЙ). Эта команда (ЧИТАЙ) сразу же пересылает-
ся по линии управления назад в передатчик, где затем прекра-
щается действие сигнала ВПЕРЕД. Последнее обстоятельство
приводит к тому, что по истечении определенного времени сиг-
нал ЧИТАЙ также прекратит действие.
После этого данные с выхода регистра, расположенного в
передатчике В, снова передаются на шину данных. Для этой
цели используется сигнал НАЗАД. Как данные, так и сигнал
НАЗАД проходят по линии передачи по направлению к прием-
142
Глава 3
нику А и поступают сюда для дальнейшей обработки. Непосред-
ственно после этого они считываются в регистр под управлением
команды НАЗАД. Затем можно проверить, правильно ли были
переданы данные на приемник В.
Переход сигнала НАЗАД в неактивное состояние приводит
к инициированию сигнала ВПЕРЕД, после чего начинается сле-
дующий этап передачи данных и процедура повторяется. Диа-
грамма квитирования примечательна тем, что в ней не выделя-
ется ни один момент времени. Кроме того, существенную роль в
ней играют стрелки, которые указывают сигналы, находящиеся
в переходном состоянии и с помощью которых последующие эта-
пы процедуры либо инициируются, либо заканчиваются. Если
между определенными сигналами на этой диаграмме имеет ме-
сто постоянная временная связь, она указывается обычным спо-
собом. На диаграмме необходимо также показать и временную
шкалу.
Задержки, указанные на приведенной диаграмме, изменяют-
ся в зависимости от типа кабеля и его длины. В вычислитель-
ных схемах имеются задержки, определяемые длительностью
выполнения предыдущих операций. Поэтому в процессе квити-
рования нельзя указать точные моменты времени для начала
определенных операций.
3.4.	Представление информации на временной диаграмме
Выше была рассмотрена временная диаграмма, из которой
видно, что различные временные сигналы должны быть жестко
связаны с тактовыми сигналами. Импульсы, соответствующие
сигналам данных, не имеют жесткой структуры, потому что со-
держание данных может быть различным. Кроме того, часто
информационные линии могут находиться в неопределенном со-
стоянии (ни 1 и ни 0). Для представления этих сигналов на
временной диаграмме используется система обозначений, пока-
занная на рис. 3.14.
Для автономных линий, передающих последовательную ин-
формацию, применяется такая же система обозначений, как и
для временных сигналов: сплошная черта соответствует 1 (ак-
тивное состояние), пробел — 0 (неактивное состояние).
Если состояние в определенный момент времени или в тече-
ние заданного периода является неопределенным, оно обознача-
ется с помощью штриховой линии. В этом состоянии информа-
ция, находящаяся в линии связи, нас не интересует.
Для группы линий передачи данных, например однобайто-
вой, применяются обозначения, приведенные на рис. 3.14, б. От-
дельные линии связи в такой группе могут передавать как 0, так
Диаграммы и коды
143
Данные
(группа
линий)
t, такт
й
Рис. 3.14. Представление сигналов данных на временной диаграмме.
а — данные в одной линии; б — данные в группе линий.
и 1, что изображается в виде блока, длина которого равна дли-
тельности передачи информации данного типа.
Неопределенность содержания информации в линиях пере-
дачи данных указывается с помощью штриховых линий. Если
в течение определенного периода времени линия находится в
подвешенном состоянии, т. е. не передает ни 1, ни 0, это можно
обозначить штриховой линией, проведенной посредине между
блоками. Изменения в содержании данных в нормальном режи-
ме работы часто указываются при помощи отдельных косых ли-
ний или наклонных боковых сторон информационных блоков
(рис. 3.14, б).
144
Глава 3
3.5.	Кодирование информации. Коды
Письменность со времени изобретения служит человеку для
кодирования информации, т. е. для передачи сообщений с по-
мощью такой коммуникационной среды, которой является бума-
га. В процессе письма разговорный язык преобразуется в пись-
менный язык с помощью букв, цифр и некоторых других знаков;
при этом написанный или отпечатанный текст фиксируется на
соответствующем носителе информации, т. е. на бумаге. При
передаче информации между передатчиком и приемником роль
кода, в данном случае правил письма, является исключительно
важной. Правила письма мы изучаем в течение многих лет в
школе и после ее окончания, постепенно приобретая навыки сво-
бодного обращения с ним.
При обработке данных на ЭВМ бумага также играет важ-
ную роль носителя информации, имеющего форму перфолент и
перфокарт. Информация, предназначенная для обработки в
ЭВМ, перфорируется на бумаге в виде наборов отверстий. При
этом отверстие и неотверстие (непробитый участок перфокар-
ты) соответствуют 1 и 0. С помощью групп, состоящих из таких
единиц и нулей, информация кодируется в форме, понятной для
ЭВМ.
При переводе информации в набор отверстий на перфокарте
слабым звеном оказывается сам человек. Это связано с тем, что
при пробивке отверстий оператор делает ошибки, которые мож-
но свести до минимума, только прибегая к дополнительному
контролю. Последний можно выполнить вручную или же пору-
чить работу системе обработки данных. Примером такого кон-
троля является автоматическая проверка, «встроенная» в номер
банковского счета. Последняя цифра этого номера является
контрольной цифрой (разрядом), которая получается после оп-
ределенной математической обработки предыдущих цифр. Если
эти цифры содержат ошибку, система легко ее обнаружит, по-
тому что вычисленная контрольная цифра не совпадает с по-
следней цифрой номера счета.
Впервые коды получили широкое распространение при пере-
даче информации с помощью телеграфа. В частности, Морзе
изобрел код для передачи сообщений по радио. Код Морзе со-
стоит из групп точек и тире, разделенных между собой пробела-
ми (паузами). Каждая группа точек и тире образует букву,
цифру или знак препинания.
В цифровой электронике и в вычислительной технике для
обработки информации широко применяется двоичная система
счисления, с которой мы уже ознакомились в предыдущих раз-
делах книги. При вводе и выводе данных буквенно-цифровые
Диаграммы и коды
145
символы можно закодировать в виде групп двоичных цифр,
которые затем интерпретируются в системе обработки
данных.
Операции с десятичными цифрами, закодированными в дво-
ичной форме, широко применяются в таких приборах, как час-
тотомеры, вольтметры и т. д. В них десятичные цифры всегда
представляются в виде 4-разрядных групп битов.
Команды, операнды и другие данные также необходимо ко-
дировать для ЭВМ в двоичной форме. В этом коде можно запи-
сать целую программу вычислений для ЭВМ, содержащую ни-
чего нам не говорящий ряд нулей и единиц. Машинный язык
ЭВМ представляет собой довольно примитивный (код, который
можно «улучшить», группируя по 3 бита элементы этого кода.
В результате каждая группа будет представлять собой одну
восьмеричную цифру. Группируя по 4 бита, мы получим шест-
надцатеричные цифры.
И тем не менее названные методы кодирования являются еще
довольно примитивными по сравнению с современными языками
программирования высокого уровня, которые широко применя-
ются при работе с ЭВМ. Компиляторы позволяют использовать
языки, более близкие к естественному языку человека, чем рас-
смотренные выше цифровые (коды. При написании программы
на языке высокого уровня употребляют такие логические выра-
жения, которые может свободно прочитать и понять любой дру-
гой пользователь. В ЭВМ специальная программа, называемая
компилятором, преобразует текст, написанный на таком языке
высокого уровня, в простой машинный язык, элементами кото-
рого являются нули и единицы. В результате ЭВМ эффективно
заменяет человека на трудоемкой и длительной операции ко-
дирования информации.
Ниже мы рассмотрим более подробно некоторые широко
распространенные коды.
3.6.	Двоично-десятичные коды
Из двоичных кодов наиболее известным является код BCD
(сокращение от словосочетания Binary-Coded-Decimals — двоич-
но-кодированные десятичные цифры), который применяется,
в частности, в декадных счетчиках, частотомерах и других
цифровых приборах в сочетании с 7-сегментными индика-
торами.
В BCD-коде каждая десятичная цифра задается группой из
4 двоичных цифр, или битов. Веса, т. е. величины, на которые мы
должны умножать биты, являются степенями основания, равно-
го 2. BCD-код десятичных цифр определяется по правилам пере-
хода от десятичных к двоичным числам. На рис. 3.15, а двоично-
146
Глава 3
десятичный код приведен в табличной форме. В верхней части
таблицы указаны веса битов, т. е. степени 2. С помощью 4 би-
тов можно обозначить 16 различных конфигураций, из которых
для BCD-кода используется только 10.
Отдельные цифры каждого десятичного числа можно пред-
ставить 4-разрядными группами. Например, число 526 записыва-
ется с помощью последовательности двоичных цифр, как пока-
зано на рис. 3.15, б.
ВСЦ^код	Код Эйкена
Десятичное
число
Вес
8 4 2 1
Аеситичное
число
Вес
2 4 2 1
О	0	0 0 0
1	0	0 0 1
2	0	0 10
3	0	0 11
4	0	10 0
5	0	10 1
6	0	110
7	0	111
8	10 0 0
9 1ОО1ц
О	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0 0 11
4	0 10 0
5	10 11
6	110 0
7	1 1 О 1
В	1110
9	1 1 1 1 В
Рис. 3.15. Регулярный двоично-десятичный код (BCD) (а), десятичное число,
представленное в этом коде тремя группами по четыре разряда в каждой (6)
и код Эйкена (в).
Если степени числа 2 расположить другим способом, то, хо-
тя в результате и получится также двоично-десятичный код, те-
перь он будет уже «нерегулярным». Примерами такого кода яв-
ляются код 4221 и код 2421 (код Эйкена). Преобразования
в этих двоично-десятичных кодах осуществляются достаточно
просто, если известен порядок следования степеней 2. Другими
словами, должен быть известен «ключ». Отсюда следует, что
если установить вес кода некоторым произвольным образом, та-
кой код можно характеризовать как случайный. Связывая слож-
ным образом веса между собой, можно образовать такие сек-
ретные коды, которые не поддаются расшифровке.
Большая часть двоично-десятичных кодов возникла в то вре-
мя, когда для реализации логических функций использовались в
основном реле. Тогда было важно разрабатывать такие релей-
ные схемы, которые потребляли минимальную электрическую
Диаграммы и коды
147
мощность. В связи с этим были разработаны коды, действитель-
но способствующие экономному потреблению электроэнергии.
В настоящее время этот фактор уже не играет такой роли,
потому что современные цифровые схемы потребляют гораздо-
меньшую мощность, чем реле. К современным кодам обычно
предъявляется требование максимально возможной простоты
при арифметической обработке.
3.7.	Код с избытком 3
Код с избытком 3 также является двоично-десятичным ко-
дом, однако веса, соответствующие каждому биту, в нем не яв-
ляются степенями 2. К каждой группе из 4 битов, соответствую-
щей десятичной цифре, в этом коде добавлено число 3. Для ил-
люстрации мы приводим на рис. 3.16, б пример числа, записан-
ного в коде с избытком 3, рядом с которым на рис. 3.16, а при-
веден код в табличной форме. При вычислении десятичного чис-
ла для группы двоичных цифр сначала производится уменьше-
ние двоичного числа на 3, а затем результат преобразуется в
десятичное число.
Десятичное Вес
ЧиСЛО 8 4 2 1 1-3
О	0 0 11
1	0 10 0
2	0 10 1
3	0 110
4	0 111
5	10 0 0
6	10 0 1
7	10 10
8	10 11
9	1 1 О О Q
5 6 7.
_______I _______________
[/О 0 о[ 1 О 0 1 [ 1 о / о |
о
Рис. 3.16. Код с избытком 3.
Код с избытком 3 является самодополняющим, т. е. его верх,
ние 5 цифр являются зеркальным отражением нижних 5 цифр.
Это видно из таблицы, представленной на рис. 3.16, а. Кроме
того, каждая цифра содержит как единицы, так и нули, что
создает определенные преимущества при передаче информации,
поскольку десятичный нуль также представляет собой группу
нулей и единиц, а это обеспечивает высокую степень надежно-
сти при детектировании кода нуля.
148
Глава 3
3.8.	Код Грея
Код Грея является кодом с обменом единицей, т. е. при по-
следовательном переходе от одной цифры этого кода ,к другой
всегда изменяется только один из двоичных разрядов.
В управляющих модулях и счетчиках этот обмен единицей
имеет преимущество: команда на ввод следующего шага воз-
действует только на один триггер соответствующего управляю-
Десятич- Код Грея
ное число ~
О	0	0	0 0
1	0	0	0 1
2	0	0	11
3	0	0	10
4	0 110
5	О	1	1	1
6	0 10	1
7	0 10	0
в	110	0
9	110	1 Рис. 3.17. Код Грея.
щего модуля или счетчика. Другое преимущество заключается
в том, что здесь при декодировании триггерных состояний, как
правило, не возникает никаких затруднений, связанных с поме-
хами типа «иголки» (короткие импульсы, которые появляются
на выходе в то время, когда счетчик еще не перешел в опреде-
ленное состояние). При переходе же из одного состояния в
другое изменяется только один бит, после чего счетчик оказы-
вается в следующем состоянии.
ВСП-код 0 0 0 0
Непосредствен- +	+	+
ный перенос
Код Грея
Рис. 3.18. Преобразование из двоичного или BCD-кода в код Грея.
Работа управляющих модулей, а также проблема генерации
«иголок» рассмотрены в последующих главах.
На рис. 3.17 приведена таблица для кода Грея. Преобразо-
вание регулярного двоично-десятичного кода в код Грея осу-
ществляется довольно просто. Старший бит переходит непо-
средственно в соответствующий бит кода Грея, как показано на
Диаграммы и коды
149
рис. 3.18. Следующий бит из кода BCD суммируется со стар-
шим битом и дает второй бит кода Грея. В дальнейшем сумми-
руются два следующих бита из кода BCD, которые дают третий
бит кода Грея. Вычисление продолжается до тех пор, пока не
будет определен младший бит кода Грея.
Иод Грея
Непосредствен-
ный перенос
BCD-под
Рис. 3.19. Преобразование кода Грея в двоичный или BCD-код.
При преобразовании кода Грея в регулярный двоично-деся-
тичный код BCD сначала переносится старший бит, после чего
производится вычисление по методу «диагонального» сложения
битов в обеих цифровых последовательностях, как показано на
рис. 3.19. Мы видим, что второй бит кода BCD равен сумме
старшего бита кода BCD и второго бита кода Грея. Такое сло-
Десятичное	КоВ Грея
пасло	
0	0 0 0 0
;	0 0 0 1
2	0 0 11
3	0 0 10
4	0 110
5	0 111
6	0 10 1
7	0 10 0
8	110 0
9	110 1
10	1111
11	1110
12	10 10
13	10 11
Рис. 3.20. Таблица кода Грея для чисел от 0 до	и	10 0 1
15 включительно.	;5	10 0 0
жение выполняется до тех пор, пока не будет достигнут млад-
ший бит кода BCD.
Как мы уже говорили выше, код Грея широко применяется в
управляющих и контролирующих модулях. Вычисления произ-
водятся не с помощью двоично-десятичных конфигураций, т. е.
150
Глава 3
4-разрядных групп, а в двоичном коде по правилам преобразо-
вания, описанным выше. Таблица кода Грея для чисел от 0
до 15 включительно приведена на рис. 3.20.
3.9.	Код «1 из 10»
В случ; равен 1. Г в таблице, Десятичное	зе кода «1 из 10» в группе из 10 битов один бит всегда ачиная с десятичного нуля, бит, равный 1, сдвигается показанной на рис. 3.21, на один разряд влево. 	вес
число	9876543210
0 1 2 3 4 5 6 7 8 9	000000000 1 00000000 10 ООООООО 100 ОООООО 1000 ООООО 1 0 0 0 0 ООО 0 1ООООО ООО1ОООООО	тл	п П1 TZ	1	1 л Г) Рис. 3.21. Код «I из 10». В этом коде оо looooooo	только один разряд каждой группы oioooooooo	равен 1, все остальные разряды рав- 1000000000	ны 0.
Код «1 из 10» часто используется для сигнализации, когда тре-
буется включить, например, только одну лампу или один свето-
диод из набора, содержащего 10 элементов. Этот код применя-
ется также при сканировании последовательности, состоящей из
10 точек.
3.10.	Двоично-пятеричный код
Двоично-пятеричный код, как следует из таблицы, приве-
денной на рис. 3.22, является кодом «1 из 5», который применен
дважды, причем со стороны старшего бита этого кода вводится
Десятичн. вес
QUCJ1U Р 5 4 3 2 1 О
О	10 0 0 0 0 1
1	1OOOOIO
2	1OOO1OO
3	10 0 10 0 0
4	1 0 10 0 0 0
5	O1OOOO1
6	0 10 0 0 1 0
7	O1OO1OO
8	O1O1OOO
9	oiioooo Рис. 3.22. Двоично-пятеричный код.
Диаграммы и коды
151
дополнительный бит четности. Верхние элементы кода «1 из 5»
отличаются от нижних элементов шестым битом. Добавление
этого бита приводит к тому, что все десятичные цифры от 5
до 9 имеют бит четности, равный 0.
3.11.	Заполняющий код
Таблица одного из заполняющих кодов приведена на
рис. 3.23. Как показано в последующих главах, счетчик Джон-
сона работает по этому коду. Этот счетчик легко программиру-
Рис. 3.23. Заполняющий код.
Лосят w вл о	Коо с наполнен.
0	0 0 0 0 0
1	0 0 0 0 1
2	0 0 0 11
3	0 0 111
4	0 1111
5	11111
6	11110
7	1110 0
8	110 0 0
9	1 0 0 0 0
ется с помощью заполняющего кода. Такой счетчик состоит из
сдвигающего регистра, инверсный выход которого связан с по-
следовательным входом. В начале счета отдельные триггеры ре-
гистра необходимо перевести в нулевое состояние.
3.12.	7-сегментный код для цифровой индикации
Этот код применяется для представления десятичных цифр
с помощью 7-сегментного индикаторного элемента, показанного
слева на рис. 3.24, а.
Индикаторные сегменты, обозначенные буквами А—F, мо-
гут состоять, в частности, из светодиодов, элементов с жидкими
светоотражающими кристаллами (дисплей на жидких кристал-
лах) или из плазменных индикаторов. При возбуждении свето-
вого излучения в сегментах на экране возникают требуемые
цифры, составленные из элементов, согласно таблице, приведен-
ной на рис. 3.24, б.
В цифровой технике применяются специальные декодирую-
щие схемы, которые преобразуют код BCD в 7-сегментный код,
осуществляя при этом десятичную индикацию информации, за-
писанной в исходном коде BCD. 7-сегментный код не применяет-
ся для арифметической обработки данных.
152
Глава 3
I □ □ U I-
II___________I I _/
Десят
числи
о
1
2
3
4
5
6
7
в
9
i 1 1
О 1 1
1 1 о
1 1	1
О 1 1
1 0 1
1 0 1
1 1 1
1 1 1
1 1 1
0
1110
0 0 0 0
110 1
10 0 1
0 0 11
10 11
1111
о о о о
1111
10 11
А В С D Е F G
а
Рис. 3.24. 7-сегментный код для цифровой индикации (десятичный вариант).
а — 7-сегментный индикатор с изображением различных цифр; б — таблица 7-сегментно-
го кода.
3.13.	Восьмеричный и шестнадцатеричный коды
Восьмеричный и шестнадцатеричный коды широко применя-
ются для кодирования команд, операндов и других данных,
предназначенных для использования в ЭВМ. В микропроцессо-
рах с однобайтовыми командами (I байт = 8 битов) определен-
ные группы битов содержат информацию о выполняемой опера-
ции и регистрах, которые участвуют в осуществлении этой опе-
рации. Если эти группы содержат по 3 бита, кодирование удоб-
нее выполнить в восьмеричной системе счисления, при этом из
восьмеричных цифр (от 0 до 7) можно сразу увидеть, что именно
содержит данная команда.
На рис. 3.25 приведена таблица восьмеричного кода. Для
шестнадцатеричного кода возможны 16 двоичных комбинаций,
которые имеют буквенно-цифровые обозначения в виде цифр от
О до 9 и букв от А до F. Однобайтовая команда микропроцессо-
ра задается в этом коде двумя символами, в то время как в.
восьмеричном коде для этого потребуется 3 символа.
На рис. 3.26 приведена таблица шестнадцатеричного кода.
Преобразование из восьмеричного и шестнадцатеричного кодов
в десятичный осуществляется таким же образом, как и преобра-
зование из двоичного кода в десятичный, т. е. все цифры данно-
го числа умножаются на соответствующую степень 8 или 16 и
полученные члены суммируются, как показано на рис. 3.27 и
3.28.
Преобразование из десятичного кода в восьмеричный (рис.
3.29) и шестнадцатеричный (рис. 3.30) можно осуществить по,
Диаграммы и коды
153
Рис. 3.25. Таблица восьмеричного кода.
Десятичное вес
число	\ 2~7
О	ООО
1	0 0 1
2	0	10
3	0	11
4	10 0
5	10 1
б	110
7	11/
Рис. 3.26. Таблица шестнадцатеричного кода.
1357g
О
1 3 5 7в
7x8° = 7
5x8J - 40
Зх82 = 192
1х83 = 5/2
751/0
(8°= 1)
(81 = 8)
(82 = 64)
(83*5/2)
шестнаОци-	Десят.	Бес
те рис число	число	8 4 2 1
0	0	0 0 0 0
1	1	0 0 0 1
2	2	0 0 10
3	3	0 0 11
4	4	0 10 0
5	5	0 10 1
б	6	0 110
7	7	0 111
8	8	10 0 0
9	9	10 0 1
А	10	10 10
В	11	10 11
С	12	110 0
D	13	110 1
Е	14	1110
F	15	1111
А43/6
О
3x16°» 3	(16°=1)
4х1б’=64	(16^16)
10x16 2 = 2560 (162=256)
2627Ю
2627 ю
Рис. 3.27. Преобразование из восьме-
ричной системы счисления в десятич-
ную.
Рис. 3.28. Преобразование из шест-
надцатеричной системы счисления в
десятичную.
154
Глава 3
Рис. 3.29. Преобразование из десятичной системы счисления в восьмеричную.
I 16
16 [Ю~-
4
О
©

Рис. 3.30. Преобразование из
десятичной системы счисления
в шестнадцатеричную.
методу многократного деления промежуточных частных на соот-
ветствующее основание, при этом остатки от деления дают на-
бор цифр искомого числа1).
3.14.	Буквенно-цифровые коды
Буквенно-цифровые коды используются для того, чтобы ко-
дировать в двоичной форме наряду с цифрами также буквы,
знаки препинания и управляющие символы. Одним из таких ко-
дов, широко применяемых в обработке данных, является 7-раз-
Отметим, что восьмеричный и шестнадцатеричный коды не являются
рабочими кодами ЭВМ, а служат лишь для облегчения работы пользователя
с двоичными кодами. — Прим. ред.
Диаграммы и коды
155
1—						0	0	0	0	/	1	1	/
						0	0	/	/	0	0	1	1
биты ш ьб Ь5		Ь5	Ь2	bi	''•'Строка СтопЕей^	0	1	0	/	0	1	0	1
						0	1	2	J	4	5	6	7
	и	0	0	0	0	NUL	DLE	OP	0	@	P	\	P
	0	О	О	/	1	SOH	DG1	/	1	H	Q	0	Q
	0	0	/	0	2	STX	DGZ		2	в	R	b	r
	0	0	/	i	5	ETX	DCS		3	c	8	c	s
	0	/	0	0 ;	4	EOT	DG3	$	L	D	T	d	t
	0	/	0	/ :	5	ENQ	NEK	°л	5	E	U	e	и
	0	/	/	0	6	Ш	SYN		6	F	V	f	и
	0	/	/	i	7	BEL	ETB		1	G	U/	9	ш
	/	0	0	0	8	BS	CPU	(	8	H	X	h	X
	/	0	0	i	9	NT	EM	)	9	I	Y	L	9
	/	0	/	0	10	LF	SUB	*		J	Z	J	г
	/	0	/	/	//	VT	EOG	-r-		К	L	k	
	/	/	0	"о	12	FF	FS		<	/!	\	I	
	/	/	0	i	13	GE	GO	—	=	M		m	}
	/	/	/	0	/4	SO	FS			N	♦	n	
	/	/	/ 1	/	15	SI	US	/	?	0	—	0	DEL
Рис. 3.31. Код ASCII.
NUL —пусто; DLE — «авторегистр 1> (API); SP —символ пробела; SOH — символ
начала заголовка; DC1 — символ управления устройством 1; STX — символ начала тек-
ста; DC2 —символ управления устройством 2; ЕТХ — символ конца текста; DC3 —символ
управления устройством 3; EOT — символ конца передачи; DC4 — символ управления
устройством 4; ENQ — символ запроса; NAK — символ отрицания; АСК —сим-
вол подтверждения; SYN — символ синхронизации; BEL — символ сигнализа-
ции; ЕТВ — символ конца передачи блока; BS — символ возврата на шаг; CANсимвол
аннулирования; НТ —символ горизонтальной табуляции; ЕМ — символ конца носителя
(информации); LF — символ перевода строки; SUB — символ замены; VT — символ вер-
тикальной табуляции; ESC —символ расширения кода; FF —символ перевода формы;
FS — разделитель файлов; CR — символ возврата каретки; CS — разделитель групп;
SO —символ установки дополнительного регистра; RS — разделитель записей; SI — сим-
вол установки стандартного (латинского) регистра; US — разделитель элементов;} —•
(или АСК —символ подтверждения); }—(или символ изменения режима); ~ (или
ESC — символ расширения); DEL — символ забоя.
рядный буквенно-цифровой код ASCII, таблица которого приве-
дена на рис. 3.31.
Наряду с кодом ASCII1) нам известны также 8-разрядный
код EBCDIC2) и 7-разрядный код ISCII3).
В таблице кода ASCII мы видим, что кроме цифр, букв и
знаков препинания в ней закодирован ряд функциональных сим-
волов. Эти символы требуются при работе с телетайпом, для ко-
торого и был первоначально разработан код ASCII. Этот же код
содержит также команды, предназначенные для передачи дан-
*> ASCII — American Standard Code for Information Interchange — амери-
канский стандартный код для обмена информацией. — Прим, перев.
s)	EBCDIC — Extended Binary Coded Decimal Interchange Code — расши-
ренный двоично-десятичный код для обмена информацией. — Прим, перев.
’> ISCII— International Standard Code for Information Interchange—меж-
дународный стандартный код для обмена информацией. — Прим, перев.
156
Глава 3
ных. Мы не будем описывать здесь специальные символы, при-
меняемые при работе с телетайпом.
Единицей кодирования в этих кодах является байт (8 бит)
и наряду с управлением телексами они широко применяются в
цифровой технике для связи с принтерами, перфораторами и
для передачи данных между системами обработки данных.
В этих приборах входные кодированные команды преобразуют-
ся в те операции, которые необходимо выполнить данному уст-
ройству.
3.15.	Избыточные коды
Об избыточности мы уже говорили при обсуждении булевой
алгебры: произведение и сумма являются в общем случае избы-
точными функциями, т. е., другими словами, они содержат боль-
ше информации, чем это строго необходимо. Избыточность ис-
чезает после минимизации соответствующего произведения или
суммы.
Отметим, что при передаче информации определенная избы-
точность часто вводится неосознанно. Возьмем в качестве при-
мера страницу из какой-либо книги, которая состоит из 150 строк
текста. На этой странице можно убрать (без всякого ущерба
для качества передачи информации) 25—50% всех слов. Текст
при этом становится похожим по стилю на телеграмму. Читать
его очень трудно, так как у нас нет навыка чтения сжатых тек-
Вит
четности
/ 0 1 10 1 1 o\f\o 1 0 0 1 О О 1 11 |
Влок1(8дитов+1 Вит	Блок 2 (дополнение длоко1
четности)	+ (дот четности)
Рис. 3.32. Кодирование информации в виде двух блоков, каждый из которых
содержит 1 байт+1 бит четности. Второй блок имеет двоичную конфигурацию,
которая является дополнением байта из первого блока.
стов. Уменьшая избыточность информации, мы ухудшаем «бла-
гозвучие» текста, т. е. стиль изложения.
Данная книга также содержит определенную избыточность,
которая введена сознательно. Однако чем более избыточен
текст, тем легче читателю понять его содержание. Лучше повто*
рить еще раз, чем отсылать читателя на стр. №№.
При передаче информации соответствующие коды делаются
избыточными за счет присоединения к ним дополнительных би-
тов. Это вызвано тем, что при передаче данных может произой-
Диаграммы и коды
157
ти искажение кода из-за помех или наводок, в частности при
передаче через телефонные и телеграфные кабели и по радио-
каналам. В результате информация, поступившая в приемную
систему, интерпретируется неправильно. Отсюда следует, что при
приеме информации необходимо знать, не возникают ли какие-
либо искажения в процессе передачи данных (проблема детек-
тирования ошибок). Кроме того, требуется разработать код с
такой избыточностью, чтобы обнаруженные ошибки можно было
исправить (проблема коррекции ошибок).
С этой целью при записи информации на магнитную ленту
широко применяется метод кодирования, по которому информа-
ция кодируется в виде двух блоков, причем второй блок являет-
ся дополнением первого. Кроме того, оба блока снабжены би-
тами четности.
Этот метод кодирования иллюстрируется рис. 3.32. Бит чет-
ности указывает, является ли число единиц в закодированном
сообщении четным или нечетным. Этот бит всегда передается
вместе с сообщением. В приемнике четность определяется зано-
во и новый бит четности сравнивается с тем битом, который
был передан передатчиком. Такая проверка, безусловно, не
очень надежна, так как если возникнет большое число ошибок
одновременно, может оказаться, что четность останется «пра-
вильной». Однако вероятность того, что в закодированном сооб-
щении могут возникнуть две или большее число ошибок, значи-
тельно меньше, чем вероятность появления одной ошибки, кото-
рая надежно контролируется по биту четности.
В последнем примере кода, состоящего из двух групп би-
тов, которые являются взаимно дополнительными, с помощью
проверки на четность и сравнения битов из обеих групп после
передачи можно с довольно высокой степенью надежности оп-
ределить качество передачи данных. Кроме того, при такой пе-
редаче мы можем также скорректировать обнаруженные
ошибки. В случае избыточного кода набор битов должен быть
составлен и упорядочен так, чтобы после появления ошибки не'
возникал другой вариант кода, присутствующий в данной кодо-
вой таблице.
В предыдущих разделах уже говорилось о том, что группу
цифр всегда может сопровождать контрольная цифра (конт-
рольный бит). В случае банковских счетов эта цифра использу-
ется для исключения ошибки пробивки при перфорации. Во»
время пробивки номера банковского счета перфоратор обраба-
тывает первые цифры этого номера, причем результат обработки
должен быть равен цифре, которая напечатана последней. Если
эти цифры не равны, пробитый на перфораторе номер не прини-
мается и этот факт сообщается перфораторщику с помощью*
сигнала зуммера.
Глава 4
СЕМЕЙСТВА ЛОГИЧЕСКИХ СХЕМ
4.1.	Транзистор в качестве элемента схемы
При обсуждении базовых логических схем И, ИЛИ, И-НЕ,
ИЛИ-НЕ и инвертора мы ради простоты использовали для объ-
яснения логических функций механические переключатели.
В цифровой технике в качестве активных элементов схем
применяются только транзисторы, тиристоры и симисторы. По-
следние два элемента используются в основном для переключе-
ния постоянного и переменного токов в сильноточных цепях для
привода моторов, управления работой нагревательных приборов
и других мощных устройств для обработки данных. Эти элемен-
ты являются бесконтактными переключателями, которые имеют
гораздо большие надежность и срок годности, чем механические
переключатели, к которым мы относим также и реле. Кроме
того, транзисторы, тиристоры и симисторы являются усилите-
лями, т. е. они могут переключать относительно большие токи
при небольших затратах энергии на управление. Из цифровых
транзисторных схем легко компоновать более сложные логиче-
ские схемы, и получаемые в результате ИС могут содержать от
нескольких десятков до нескольких десятков тысяч транзисто-
ров на одной кремниевой пластинке (чипе) площадью в несколь-
ко квадратных миллиметров. В этих случаях говорят о цифро-
вых схемах типа МИС (малые ИС), СИС (средние ИС), БИС
(большие ИС) и СБИС (сверхбольшие ИС). Примером СБИС
является современный микропроцессор (МП), состоящий из
~ 20 000 транзисторов на одном кристалле.
По сравнению с механическим переключателем транзистор
имеет тот недостаток, что в короткозамкнутом (открытом) со-
стоянии сопротивление между его выводами не равно нулю, а в
разомкнутом (запертом) состоянии через него протекает неболь-
шой ток утечки.
Биполярный транзистор применяется в качестве переклю-
чающего элемента в схеме с общим эмиттером (рис. 4.1)4 Если
нижний вывод резистора нагрузки Ra заземлен через небольшое
*>	В отечественной литературе транзисторы, входящие в состав ИС, обоз-
начаются без кружка. — Прим. ред.
Семейства логических схем
159
сопротивление, через него протекает максимальный ток. Это со-
ответствует случаю, когда транзистор работает в режиме насы-
щения. При этом предполагается, что разность потенциалов
между коллектором и эмиттером £/кэ становится меньше разно-
сти потенциалов между базой и эмиттером £7бэ (в кремниевых
эпитаксиальных транзисторах £/кэ< 100 мВ). Для работы в ре-
жиме насыщения требуется обеспечить ток базы, равный
/к макс/а'мпн, где а'мин ИЛИ /1эмин, — минимальный коэффициент
Рис. 4.1. Биполярный транзистор в схе-
ме с общим эмиттером в качестве бес-
контактного переключателя (а) и его ме-
ханический эквивалент (б).
усиления по току, который можно ожидать для переключающих
транзисторов данного типа. При запирании транзистора через
резистор нагрузки Rn течет минимальный ток. Это имеет место
при £/бэ<0,5В. На рис. 4.2 приведена характеристика идеаль-
ного переключателя. Мы видим, что в короткозамкнутом состоя-
Рис. 4.2. Характеристика идеального
переключателя.
нии ток через нагрузку равен Ub/Rh, а в разомкнутом состоянии
ток и падение напряжения на нагрузке равны нулю. Напряже-
ние же между выводами переключателя равно Ub-
Характеристика переключения транзистора приведена на
рис. 4.3, из которой следует, что в режиме насыщения макси-
мальный ток, равный UbIRh, не достигается. На транзисторе
происходит небольшое падение напряжения, которое называет-
160
Глава 4
ся напряжением насыщения 17Кэ(нас)« В разомкнутом состоянии
ток не равен нулю и через транзистор протекает небольшой ток
утечки, который создает на 7?н разность потенциалов, равную
U в—U3.
Рис. 4.3. Характеристика пе-
реключения транзистора.
(В случае кремниевого тран-
зистора обратным током
обычно пренебрегают.)
Если в цифровых схемах используются полевые транзисто-
ры, то высокое «прямое» сопротивление в статическом режиме
не создает особых проблем, потому что при управлении поле-
вым транзистором в отличие от биполярного практически не по-
требляется мощность (рис. 4.4). Это дает возможность приме-
нять высокоомные схемы, которые, однако, обеспечивают мень-
Рис. 4.4. Полевой транзистор
в качестве переключающего эле-
мента (а) и его механический
(J	эквивалент (б).
алую скорость переключения по сравнению с биполярным тран-
зистором. Причина заключается в том, что собственные емко-
сти полевого транзистора и емкости соединительных элементов
замедляют процесс изменения напряжений и токов в соответст-
вующих переключающих схемах.
Таким образом, при рассмотрении обоих типов транзисторов
;мы исходим из того, что переключающий элемент должен вклю-
Семейства логических схем
161
чаться и выключаться в точности так, как механический пере-
ключатель. С этой же целью мы можем использовать и другой
критерий, например два уровня напряжения, которые соответ-
ствуют двум состояниям транзисторного переключателя. Один
уровень напряжения будет соответствовать «замыканию»,
а другой — «размыканию». Такой подход обеспечивает опреде-
ленные преимущества в отношении скорости переключения, по-
тому что при переключении режим насыщения можно исклю-
чить. В результате логические схемы можно разделить на две
большие группы:
а)	схемы, в которых транзистор управляется в режиме насы-
щения (насыщенные логические схемы);
б)	схемы, в которых транзистор управляется в ненасыщен-
ном режиме (ненасыщенные логические схемы).
Логические схемы из первой группы, как уже сказано, яв-
ляются более медленными, так как при работе в режиме насы-
щения на транзистор оказывает воздействие эффект накопления
заряда. Быстродействие таких схем можно увеличить, применяя
в них транзисторы с высокой граничной частотой.
Одним из достоинств насыщенных логических схем при низ-
кой частоте переключения является малое рассеяние мощности
в транзисторе в режиме переключения. В запертом состоянии
через транзистор протекает малый ток и рассеяние мощности
близко к нулю. То же наблюдается и в открытом состоянии, так
как напряжение насыщения эпитаксиального транзистора на-
столько мало, что его произведение на ток через коллектор ока-
зывается незначительным. Другим достоинством этих схем яв-
ляется более низкая чувствительность к помехам. К ненасыщен-
ным логическим схемам относится ЭСЛ-семейство.
Ниже рассматриваются наиболее часто используемые семей-
ства практических логических схем, в которых в качестве инди-
катора полярности вместо кружка применяется полустрелка
(по системе обозначений МЭК). Кроме того, введено обозначе-
ние сигналов с помощью букв L и Н, помещенных в круглых
скобках, которые в спецификации milspec более четко указыва-
ют, при каких условиях эти сигналы являются «истинными».
Мы уже говорили об этом в гл. 2 разд. 2.9. Если в других томах
этой книги неожиданно встретятся отклонения от указанного
способа обозначений, их смысл можно будет понять непосредст-
венно из применяемых символов.
4.2.	Резисторно-транзисторная логика (РТЛ)
На начальной стадии развития техники цифровых ИС преж-
де всего использовались схемы, которые легко можно было реа-
лизовать и свойства которых уже были известны (на основе
162
Глава 4
аналогии с обычными схемами, собранными из дискретных ком-
понентов).
Простейшими из этих схем являются схемы резисторно-
транзисторной логики (РТЛ), которые под разными названиями
выпускались несколькими фирмами. На рис. 4.5 показана базо-
Рис. 4.5. Базовая РТЛ-схема с таблицей истинности. В таблице применяются
обозначения МЭК для уровней напряжения.
вая РТЛ-схема, в которой транзистор находится в режиме на-
сыщения, если на одном или нескольких входах имеется напря-
жение высокого уровня (Я). При этом выходное напряжение
схемы равно О В (L). Таким образом, в рамках положительной
логики эта РТЛ-схема является схемой ИЛИ-НЕ с функцией
F=A-\-B-\-C. Выходное напряжение схемы имеет высокий уро-
вень (Я), если все три входных напряжения равны нулю (L).
В режиме с низким уровнем на входе (О В, отрицательная логи-
ка), схема ведет себя как схема И-НЕ с функцией F=A-B-C.
Соединения РТЛ-схем между собой показаны на рис. 4.6.
Семейства логических схем
163
4.3.	Диодная логика (ДЛ) и диодно-транзисторная
логика (ДТЛ) с дискретными компонентами
На рис. 4.7 приведены две схемы, в которых логические
функции реализуются с помощью полупроводниковых диодов.
В схеме, показанной на рис. 4.7, а, выходное напряжение поло-
жительно, если положительны А или В или С. Выходное напря-
жение отрицательно, если отрицательны А и В и С. Таким об-
разом, эта схема ведет себя как схема ИЛИ при положитель-
ных и как схема И при отрицательных входных сигналах.
В диодной схеме, показанной на рис. 4.7,6, наоборот, реали-
зуется функция ИЛИ для отрицательных входных сигналов и
Рис. 4.7. Диодная логика.
функция И для положительных. Выходной сигнал диодных
схем можно использовать для управления другими логически-
ми диодными схемами. За счет неизбежных потерь уровни на-
пряжения для различных состояний рассматриваемых схем
сближаются между собой. По истечении некоторого времени
164
I лава 4
высокий уровень (Я) нельзя будет отличить от низкого уровня
(L). В логических схемах, где требуется высокая надежность,
за диодным вентилем обычно включают транзистор, который
фиксирует уровень логического напряжения. Подобные логиче-
ские схемы обозначаются как ДТЛ-схемы (рис. 4.8).
Логическая схема типа приведенной на рис. 4.8 управляется
сигналами, которые вырабатываются схемами с такой же
структурой. Это означает, что уровни напряжения входных и
выходных сигналов одинаковы. Если в схеме, приведенной на
рис. 4.8, на входе А появляется напряжение + £7д, входной диод
запирается и транзистор Т2 управляется током, протекающим
через резисторы 7?1 и R2. Если же, наоборот, на вход А пода-
ется напряжение О В (транзистор Т1 открыт), то за счет паде-
ния напряжения на делителе R2[R3 на базе возникнет отрица-
тельное смещение, в результате чего транзистор Г2, выполняю-
	Символ QJIJHKQLIU				
F	МдК			MILSPEC
И-НЕ для вы- сокого уровня	А(Н) — В (Н) — С (Н) —	&	F	А(Н),	 в (Н)--4	Ъ-£- С(Н)—\	/
ИЛИ-НЕ Оля низкого уровня	А со.)-*	>1	F	A (U—&	X F В (L)~^	)	 cur*	'
с	в	А	F
с	L	L	Н
L	L	Н	Н
L	Н	L	н
L	Н	Н	н
Н	L	L	н
Н	L	Н	н
Н	Н	L	н
н	Н	Н	L
Рис. 4.9. Базовая схема диодно-транзисторной логики с таблицей истинности.
(С таблицей уровней по системе МЭК.)
Рис. 4.10. ДТЛ-схемы (И-ИЛИ).
166
глава 4
щий функции инвертора, окажется закрытым. Выходное напря-
жение схемы станет равным + Яб.
На рис. 4.9 приведена ДТЛ-схема, которая в течение ряда
лет использовалась в качестве стандартной. Эта схема явля-
ется схемой И-НЕ для единиц (Н) при положительной логике
и ИЛИ-НЕ для нулей (L). Комбинация И-ИЛИ при положи-
тельной логике получается путем соединения ДТЛ-элементов
так, как показано на рис. 4.10. В случае схемы И-НЕ (рис. 4.9)
выходное напряжение равно 0 В (Л), если все входные напря-
жения положительны (Я). При этом входные диоды запираются
и транзистор управляется через входной резистор с сопротив-
лением 4 кОм. Выходное напряжение этой схемы имеет высо-
кий уровень (Я), если на один или несколько входов подается
напряжение низкого уровня (А).
4.4.	Логические уровни напряжения. Коэффициент
разветвления по выходу. Помехоустойчивость
В общем случае мы исходим из того, что логическая схе-
ма является идеальным переключателем, так как всегда пред-
полагаем, что, если выходной транзистор отперт, напряжение
на выходе схемы равно 0 В, а если он заперт, выходное на-
пряжение равно +ЯВ. Это предположение упрощает объясне-
ние работы цифровой схемы.
Однако транзистор не является идеальным переключателем,
т. е. напряжение низкого уровня (А) не равно точно 0 В, а на-
пряжение высокого уровня (Я) не равно точно UB (разд. 4.1).
Поэтому для анализа безотказной работы цифровой схемы в
экстремальных условиях необходимо ввести понятие помехоус-
тойчивости. Известно, что сигнальные линии обычно наводят
друг на друга помехи, которые, однако, не должны приводить
к тому, чтобы нормальное функционирование одной схемы на-
рушалось другой. Кроме того, нормальная работа цифровой
схемы не должна зависеть от случайных изменений напряжения
питания в определенных допустимых пределах.
Для более подробного изучения этой проблемы рассмотрим
какую-нибудь конкретную ДТЛ-схему. Спрашивается: в каких
пределах может изменяться входное логическое напряжение,
чтобы оно воспринималось схемой как, например, напряжение
низкого уровня? Очевидно, граница этого диапазона должна
лежать выше максимального напряжения насыщения, которое
можно ожидать на управляемом выходе. При коэффициенте
разветвления по выходу, равном 10, максимальное напряжение
насыщения современного кремниевого эпитаксиального транзи-
Семейства логических схем
167
стора составляет 0,4 В. Под коэффициентом разветвления по
выходу мы подразумеваем максимальное число входов-потреби-
телей, которое можно присоединить к одному выходу-источ-
нику.
Рис. 4.11. Логические уровни напряжения для входа и выхода цифровой схемы
с определенной помехоустойчивостью (0,4 В).
Если при напряжении питания 5 В требуется обеспечить по-
мехоустойчивость, равную, например, 0,4 В, это означает, что
вход схемы должен с большой вероятностью воспринимать низ-
кий уровень после того, как выходное напряжение предшест-
вующей схемы станет ниже уровня 0,8 В. В связи с этим фир-
мы-изготовители обычно указывают U°BX.MaKC, т. е. максималь-
ное напряжение сигнала, при котором переключается вход,
и £7°вых. макс, т. е. максимальное выходное напряжение для сиг-
налов низкого уровня (рис. 4.11)0.
Если присоединить вход какой-нибудь ДТЛ-схемы к L-вы-
Верхний индекс (0 или 1) обозначает соответствующее состояние при
положительной логике, т. е. 0 = L и 1=Н. — Прим. ред.
168
Глава 4
ходу другой ДТЛ-схемы, то, как следует из рис. 4.10, ток поте-
чет из точки Uв через 7?1, входной диод и переход коллектор —
эмиттер управляющего транзистора на землю. Этот ток обо-
значается в американской литературе /sink. Управляющая
цифровая схема потребляет при этом ток, который течет в базо-
вой цепи управляемой цифровой схемы.
Понятие помехоустойчивости применимо и в случае сигна-
лов высокого уровня. В ДТЛ-схемах между коллектором вы-
ходного транзистора и точкой Ub включается резистор нагруз-
ки. При запирании управляющего транзистора этот резистор
«заботится» о том, чтобы выходное напряжение повысилось до
высокого уровня. Его можно заменить активным элементом,
в результате чего получается каскадный выход, применяемый
в основном ТТЛ-схемах.
Таким образом, резистор нагрузки поддерживает на вы-
ходе напряжение высокого уровня. Величина этого напряже-
ния уменьшается из-за обратного тока, который протекает через
входные диоды (10 диодов при коэффициенте разветвления по
выходу, равном 10). При токе утечки 10 мкА на один диод мак-
симальный ток составляет 0,1 мА. Как будет показано ниже,
резистор нагрузки имеет сопротивление 10 кОм, поэтому паде-
ние напряжения на нем составит 1 В. При напряжении пита-
ния 5 В это означает, что напряжение высокого уровня будет
не выше 4 В. Использование резистора нагрузки с небольшим
сопротивлением несколько улучшает данную ситуацию, однако
при этом возникают ограничения, связанные с уменьшением ко-
эффициента разветвления по выходу.
Если необходимо обеспечить для высокого уровня задан-
ную помехоустойчивость, например, равную 0,4 В, это означает,
что вход управляемой схемы должен переключаться вплоть до
уровня напряжения 3,6 В. Фирмы-изготовители обычно обозна-
чают этот уровень напряжения как С^вх.мин. Ток утечки в уп-
равляющей схеме называется /source и течет от точки UB через
резистор нагрузки, входной диод, узловую точку R1/R2 и
затем через переход база — эмиттер входного транзистора на
землю.
На рис. 4.11 показано, как должны располагаться уровни
напряжения для того, чтобы обеспечить указанные выше шумо-
вые пороги. В цифровой технике для описания шумового порога,
а также помехоустойчивости используются так называемые сред-
ние и гарантированные величины.
Гарантированное значение свидетельствует, что помехи не
проходят на выход до тех пор, пока их амплитуда не выйдет за
пределы допустимого значения помехоустойчивости. При сред-
них значениях входные помехи, находящиеся в пределах вели-
чины помехоустойчивости, могут привести к появлению выход-
Семейства логических схем
169
них помех, которые, однако, не дадут ложных запусков после-
дующих элементов цифровой схемы. Иногда неясно, какие имен-
но величины приводятся фирмами-изготовителями в технических
описаниях, хотя между обеими величинами существует большая
разница. Это видно на примере КМОП-схем, где средняя поме-
хоустойчивость составляет 45% напряжения питания, а гаран-
тированная помехоустойчивость — всего 30%.
4.5.	Высокопомехоустойчивые логические
схемы (HiNIL)
Название HiNIL является сокращением от словосочетания
High Noise Immunity Logic (логические схемы с высокой поме-
хоустойчивостью). Данное семейство разработано фирмой Tele-
Рис. 4.12. HiNIL-схема И-НЕ
с резистором нагрузки.
Символ функции
МЭК
MILSPEC
И~НЕ
ОЛЯ бы-
сокого
уровня
ИЛИ-НЕ
для
HU3K0S0
уровня
ВО.)-*
СО.)-**.
dyne на основе ДТЛ-схем с высокой помехоустойчивостью.
В этих схемах для фиксации уровня входного напряжения ис-
пользуются стабилитроны (D3) (рис. 4.12).
На выходе схемы используется активное сопротивление на-
грузки в виде транзистора, который включен в режиме эмиттер-
ного повторителя. Если выходное напряжение на коллекторе
170
Глава 4
Рис. 4.13. HiNIL-схема И-НЕ с дополнительным эмиттерным повторителем на
входе.
Рис. 4.14. Уровни и пороги напряжения в HiNIL-семействе при £7S = 4-15 В.
транзистора Т1 начнет увеличиваться, эмиттерный повторитель
воспроизведет увеличение напряжения, при этом через транзи-
стор 7"2 пройдет большая часть тока из источника UB во внеш-
нюю нагрузку (7source). Если выходное напряжение имеет низкий
уровень, нагрузочный ток (/sink) потечет на землю через выход-
ной диод (7)4) и переход коллектор — эмиттер транзистора 7*1.
Семейство HiNIL содержит схемы, к которым можно под-
ключить внешний коллекторный резистор. В этом случае эмит-
терный повторитель не нужен. Такой вариант схем имеет
«ИЛИ-подобный» выход (МОНТАЖНОЕ ИЛИ).
Семейства логических схем
171
Для расширения диапазона управления транзистором Т1
(рис. 4.12)—что позволяет увеличить коэффициент разветвле-
ния по выходу — между диодной цепью и транзистором Т1
можно включить дополнительный эмиттерный повторитель, как
показано в схеме на рис. 4.13. HiNIL-схемы обладают для сиг-
налов высокого уровня помехоустойчивостью 6,5 В и для сигна-
лов низкого уровня---И3,2 В при /75= +15 В (рис. 4.14).
4.6.	Транзисторно-транзисторная логика (ТТЛ)
Совершенно новое направление, которое возникло в ходе
эволюции ИС, применяемых в цифровой электронике, связано с
ТТЛ-семейством. Оно состоит из логических схем, быстрое раз-
витие которых связано с их более высоким быстродействием по
сравнению с РТЛ-и ДТЛ-схемами и, кроме того, с более про-
стой технологией изготовления. Последнее обстоятельство имеет
важное значение с точки зрения затрат и организации производ-
ства. Хорошие характеристики ТТЛ-схем и существенное сниже-
ние их стоимости в последние годы привели к тому, что в настоя-
щее время это семейство нашло широкое распространение.
4.7.	Серия 7400°
Серия 7400 разработана несколько лет назад фирмой Texas
Instruments, которая выполнила много новаторских разработок
в области логических схем. В настоящее время эта серия произ-
водится другими фирмами, в том числе и европейскими, такими,
как фирма Siemens, которая выпускает ее как серию FL. Се-
рия 7400 является теперь стандартным разделом каталогов мно-
гих фирм. С течением времени в рамках этой серии возникли и
другие варианты, такие, как серия 74Н и серия 74L, которые
состоят из быстродействующих и маломощных ТТЛ-схем соот-
ветственно.
Разработкой последних лет является маломощное ТТЛ-се-
мейство логических схем с диодами Шотки (ТТЛШ), характе-
ристики которых аналогичны характеристикам ТТЛ-схем при
более низкой (в 5 раз) ,потребляемой мощности.
Серия 7400 (серия FL) состоит из ТТЛ-схем, которые рабо-
тают с напряжением питания +5 В и применяются в темпера-
турном диапазоне 0—70 °C. Логический низкий уровень равен
0,2 В, а логический высокий уровень составляет 3,3 В. Помехо-
устойчивость в среднем превышает 1 В. Для применения в экст-
ремальных условиях ряд фирм производит серию 5400 с теми
п 7400 — индекс одной из основных схем серии. Сама серия имеет наиме-
нование SN74 — Прим. ред.
172
Глава 4
же характеристиками, что и у схем серии 7400. Эти характери-
стики, однако, гарантированы для серии 5400 при изменении
температуры окружающей среды от —55 до +125 °C.
4.8.	Базовая ТТЛ-схема
На рис. 4.15 приведена базовая схема из серии 7400. Вход-
ным элементом является многоэмиттерный транзистор, который
на первый взгляд усложняет ТТЛ-схему, однако если предста-
вить эмиттеры с общей базой в виде нескольких диодов и пере-
ход коллектор — база в виде диода, то схема становится более
удобной и простой для понимания (рис. 4.15,6). Отсюда сразу
же видна взаимосвязь между ТТЛ- и ДТЛ-схемами.
Симббл функции
Таблица
истинности
С	в	А	F
L	L	L	Н
L	L	Н	н
L	н	L	н
L	н	Н	н
Н	L	L	н
Н	L	Н	н
н	Н	L	н
н	н	Н	L
F	мзк			MILSPEU
И-НЕ Оля вы- сокого уровня	А (Н)~~ В (Н) — С (Н) —	&		А(Н)_а	\ F B(H)—\	)о— С(Н)—1	у
ИЛИ-НЕ для низкого уровня	A (L)-^ С (L)~^	> 7	F	A (L)—&	F BlO—q )	 C(L)—4-	
Рис. 4.15. ТТЛ-схема И-НЕ с каскадным выходом.
а— схема И-НЕ с многоэмиттерным входом; б — диодный эквивалент входной цепи;
в — таблица истинности схемы И-НЕ.
Если эмиттерные входы связаны с логическими выходами
(предшествующих схем), которые обеспечивают высокий уро-
вень (т. е. напряжение 3,3 В и выше), то диоды база —эмиттер
окажутся запертыми и транзистор Т2 будет управляться через
RI. За счет контактной разности потенциалов на диодных пере-
ходах база — эмиттер транзисторов Т2 и Т4 и база — коллектор
Семейства логических схем
173
транзистора 71, база Т\ будет находиться под напряжением
2,2 В по отношению к земле. При напряжении на эмиттерах 3,3 В
и выше происходит запирание диодов база — эмиттер транзи-
стора 71. При этом транзистор 72 управляется через диод ба-
за— коллектор 71 и 7?1. Транзистор 72 управляется в насыщен-
ном режиме. В результате 74 также управляется по базе, а 73
запирается. Выходное напряжение этой ТТЛ-схемы при пол-
ностью проводящем 7’4 и запертом ТЗ составляет ~0,2 В, и этот
уровень мы определяем как логический низкий уровень.
Итак, когда на все входы подано напряжение высокого уров-
ня (А, В и С находятся под напряжением +3,3 В и выше), на
выходе схемы появится напряжение низкого уровня. И наоборот,
если мы соединим один из входов, например Л, с L-выходом ка-
кой-то другой схемы (напряжение 0,2 В), то диод база — эмит-
тер на входе А станет проводящим. Так как при этом база 71
находится под напряжением 2,2 В, а эмиттер — под напряжени-
ем 0,2 В, то соответствующий входной диод включится в прямом
направлении. Входное напряжение понизит напряжение на базе
71 до уровня —0,9 В, т. е. 72 и 74 станут неуправляемыми. Оба
транзистора запираются, и напряжение на коллекторе 72 по-
вышается. Транзистор 73 становится проводящим, и выходное
напряжение повышается до —3,3 В. Таким образом, на выходе
этой ТТЛ-схемы появляется напряжение высокого уровня.
То же происходит и с другими эмиттерными входами. Итак,
если на один или несколько входов одновременно подается на-
пряжение низкого уровня, на выходе схемы появляется напря-
жение высокого уровня. Таким образом, эта схема оказывается
схемой И-НЕ для высоких уровней и ИЛИ-НЕ — для низких
уровней. Таблица истинности для этой схемы нам уже известна.
Преимущество применения многоэмиттерного входа по срав-
нению с однодиодным входом (как в случае ДТЛ-схем) заклю-
чается в том, что в случае входных сигналов низкого уровня
входной элемент работает как транзистор. Напряжение на кол-
лекторе транзистора 71 в момент подачи сигнала на вход при-
близительно равно 2,2 В, а напряжение на эмиттере — около
4-0,2 В относительно земли. Его база, связанная через /?1 с
Uв, в нормальном режиме имеет положительный потенциал по
отношению к эмиттеру. Заряд, возникающий при этом из-за эф-
фекта накопления в базе транзистора 72, быстро рассасывается
через транзистор 71, что существенно влияет на скорость пере-
ключения всей ТТЛ-схемы в целом.
Оконечный элемент этой схемы, работающий в двухтактном
режиме, называется в специальной литературе каскадным вы-
ходом1). Достоинство его применения заключается в том, что
Другое название — сложный инвертор. — Прим. ред.
174
Глава 4
рассматриваемая схема быстро переключается как на низкий,
так и на высокий уровень. Сигналы каскадного выхода имеют
хорошие передние и задние фронты (т. е. короткие времена на-
растания и спада выходного сигнала). Его недостатком являет-
ся то, что при реализации функции ИЛИ выходы этой схемы не
удается переключать одновременно. Приходится снова приме-
нять функцию МОНТАЖНОЕ ИЛИ. Для этого в составе серии
Рис. 4 16. ТТЛ-схема И-НЕ с разомк-
нутым коллектором. Коллекторный
резистор подключается снаружи. Эта
схема применяется для реализации
МОНТАЖНОГО ИЛИ.
7400 имеется специальная схема с ТТЛ-структурой, но без око-
нечного элемента типа каскадного выхода. Она имеет открытый
коллектор, к которому можно присоединить снаружи соответст-
вующий коллекторный резистор или же внешний транзистор для
управления мощными схемами. ТТЛ-схема И-НЕ с открытым
коллектором приведена на рис. 4.16.
Теперь попытаемся выяснить, какова же чувствительность
ТТЛ-схем относительно помех, присутствующих в логических
уровнях напряжения. Низкий уровень на выходе ТТЛ-схемы
08В
//////
О,4В
?.,4В
выюд(бысикий
уровень)
ВхоО(низкий
уровень)
0,4В
ВхоО(бысокиа	ВыхоО/низкои
уровень)	уровень)
Рис. 4.17. Помехоустойчивость ТТЛ-схем для сигналов высоких и низких уров-
ней.
Семейства логических схем
175
всегда ^0,4 В (рис. 4.17). Если напряжение на входе ТТЛ-схе-
мы меньше или равно 0,8 В, оно воспринимается как напряже-
ние низкого уровня. Таким образом, минимальная помехоустой-
чивость для сигналов низкого уровня составляет 0,4 В. Высокий
уровень на каскадном выходе всегда больше 2,4 В, а на входе
ТТЛ-схемы этот уровень воспринимается как входное напряже-
ние ^2,0 В. Таким образом, минимальная помехоустойчивость
Рис. 4.18. Помехоустойчивость
ТТЛ -схем (средние величины).
Низкий урибинь
для сигналов высокого уровня составляет 0,4 В. Средние значе-
ния располагаются так, как показано на рис. 4.18. Средняя ве-
личина помехоустойчивости для высокого уровня равна 1,9 В и
для низкого уровня составляет 1,2 В. Эти значения реализуются
при коэффициенте разветвления по выходу, равном 10 (10 рабо-
чих входов-потребителей, присоединенных к одному выходу-ис-
точнику).
ТТЛ-схема ИЛИ-НЕ показана на рис. 4.19. В этой схеме па-
раллельно Т2 включен транзистор с идентичным входом; выход-
ное напряжение будет иметь низкий уровень, если напряжение
на первом или втором входе или на обоих входах будет одно-
временно иметь высокий уровень. Если на вход А подано на-
пряжение высокого уровня, произойдет запирание диода эмит-
тер— база и транзистор Т2 управляется через 7?1 и диод кол-
лектор— база 7Т. В результате Т2 будет управляться так же,
как и Тб, в режиме насыщения. Поскольку Т2 полностью от-
перт, Т5 не управляется, поэтому на выходе появляется напря-
жение низкого уровня. Те же рассуждения можно провести и
для входа В, так как входные каскады идентичны. На выходе
появляется напряжение высокого уровня только тогда, когда на
176
Глава 4
входы А и В подается напряжение низкого уровня, что можно
объяснить следующим образом. Если на вход А подается напря-
жение низкого уровня, управление транзистором Т2 определяет-
ся током, текущим через диод база — эмиттер транзистора Т1
и управляющий транзистор на землю. Транзистор Т2 запирает-
ся и, так как при этом Т12 тоже заперт, Тб оказывается неуправ-
СЦМиОЛ о инк цис
МЭК
MILSPEC
ИЛИ-НЕ
для вы-
сокого
уровня
И-НЕ
ОЛЯ
низкого
уровня
Рис. 4.19. ТТЛ-схема ИЛИ-НЕ с каскадным выходом.
а — схема ИЛИ-НЕ; б — таблица уровней.
в	А	F
L	L	Н
L	Н	L
Н	L	L
Н	Н	L
й
ляемым. Транзистор Т5 проводит ток, так как выход Т2/Т12
находится под напряжением высокого уровня. В результате вы-
ходное напряжение также повышается. При низком уровне на-
пряжения на входе В управление транзистором Т12 определяет-
ся током через диод эмиттер — база транзистора Т1 на землю.
В результате Т12 запирается. Транзисторы Т12 и Т2 должны
быть заперты для того, чтобы на выходе схемы появилось на-
пряжение высокого уровня, что и наблюдается, если мы имеем
на входах А и В напряжение низкого уровня одновременно. Та-
ким образом, эта схема ИЛИ-НЕ обеспечивает функцию
ИЛИ-НЕ для сигналов высокого уровня и И-НЕ — для сигна-
лов низкого уровня. Таблица истинности, приведенная на
рис. 4.19,6, нам уже знакома.
Семейства логических схем
177
4.9.	Схема И-ИЛИ-НЕ
В схеме ИЛИ-НЕ, приведенной на рис. 4.19, входной тран-
зистор имеет только один эмиттерный вход. Поэтому возникает
следующий вопрос: а нельзя ли сделать так, чтобы этот тран-
зистор имел несколько эмиттерных входов? В качестве утверди-
тельного ответа на этот вопрос мы получаем комбинированную*
схему И-ИЛИ-НЕ.
Рис. 4.20. Комбинированная схема И-ИЛИ-НЕ (а) и ее символ (б).
Пример такой схемы показан на рис. 4.20, где каждый вен-
тиль И имеет два выхода. Кроме того, в этой схеме через точ-
ку Е1 можно подсоединить параллельно к Т2 и 7Т2 несколько
дополнительных транзисторов с многоэмиттерными входами. По-
добные расширители рассмотрены ниже.
4.10.	Инвертор
Инвертирующая схема, которая обеспечивает только функ-
цию НЕ, отличается от схемы И-НЕ тем, что имеет единствен-
ный эмиттерный вход (рис. 4.21). Инвертор используется обыч-
но для того, чтобы, например, получить из сигнала А сигнал Л,
или наоборот—из А получить Л, т. е. чтобы реализовать функ-
цию инверсии.
Так как инвертор имеет только один вход и только один вы-
ход, в корпусе с 14 выводами с двухрядным расположением
можно разместить 6 таких схем. На рис. 4.21 приведен пример
инвертора с каскадным выходом, который также можно исполь-
зовать в режиме с разомкнутым коллектором для реализации
МОНТАЖНОГО или.
478
Глава 4
С им бол (щмащи
МЗК MIL8PEG
НЕ для
высоко-
го уроб
А(Н)—
F
A(L)
НЕ для
низкого
уровня
A (L)-*
А (Н)
А	F
L	Н
Н	L
1
1
Рис. 4.21. Инвертор для реализации функции НЕ.
4.11.	Неиспользуемые входы в схемах И-НЕ и ИЛИ-НЕ
В случае схемы И-НЕ при положительной логике неисполь-
зуемый вход следует присоединить через резистор с сопротив-
лением 1 кОм к шине напряжения питания ( + 5 В). Кроме того,
Рис. 4.22. Способы присоединения неиспользуемых входов схемы И-НЕ.
неиспользуемый вход можно соединить с другим входом, на ко-
торый подается сигнал. Оба варианта показаны на рис. 4.22.
Неиспользуемые входы ни в коем случае нельзя соединять с
землей, так как схема И-НЕ при положительной логике ведет
себя как функция ИЛИ-НЕ для сигналов низкого уровня. Сиг-
Семейства логических схем
179
нал низкого уровня на входе здесь означает, что выходное на-
пряжение схемы всегда будет иметь высокий уровень, что лише-
но смысла.
В случае схемы ИЛИ-НЕ мы должны присоединять неис-
пользуемый вход iK земле или же ко входу, на который подан
сигнал. Оба варианта представлены на рис. 4.23. Соединение
между собой входов схем ИЛИ-НЕ при положительной логике
означает двойную нагрузку для управляющей цепи. Об этом
нужно всегда помнить!
Рис. 4.23. Способы присоединения
неиспользуемых входов схемы ИЛИ-НЕ.
Присоединяя неиспользуемый вход к точке +5 В, мы посто-
янно подаем на вход напряжение высокого уровня. В этом слу-
чае на выходе постоянно присутствует напряжение низкого
уровня, что, конечно же, неприемлемо. Неиспользуемый вход
схемы ИЛИ-НЕ не разрешается присоединять к точке +5 В или
оставлять открытым, т. е. в «подвешенном» состоянии.
4.12.	Короткие замыкания выхода схем относительно
земли и положительного напряжения питания
Короткое замыкание выхода на землю разрешается для
ТТЛ-схем как с каскадным выходом, так и с выходом типа от-
крытого коллектора.
Подсоединение выхода схемы к шине питания приводит к
пагубным последствиям, если выходной транзистор, который при-
соединен к земле, управляется в насыщенном режиме. Послед-
нее имеет место в том случае, когда в схеме И-НЕ на все вхо-
ды подается напряжение высокого уровня или же в схеме
ИЛИ-НЕ это напряжение подается на один или несколько вы-
ходов одновременно. Необходимо придерживаться следующего
правила: никогда не замыкать выход схемы на шину +5 В, осо-
бенно для схем с открытым коллектором. В таком режиме верх-
ний транзистор каскадного выхода начинает рассеивать слиш-
ком большую мощность, что приводит к нагреванию корпуса
DIP1). Итак, короткое замыкание на шину +5 В не рекоменду-
ется. Замыкание на землю допускается.
Корпус DIP (dual in line package) —корпус с двухрядным расположен
нием выводов. — Прим. ред.
<80
Глава 4
4.13.	Напряжение питания
Фирмы-изготовители не рекомендуют использовать напря-
жение питания выше +7 В. Оно не должно превышать +5В±
±5%.
Известно, что диод база — эмиттер входного транзистора
пробивается, если напряжение запирания многоэмиттерного вхо-
да превышает —7 В. По этой причине разность напряжений
между двумя многоэмиттерными входами не должна превышать
5,5 В.
4.14.	Заземления и развязки по напряжению питания
Заземления осуществляются с помощью широких шин в пе-
чатных схемах или с помощью толстого провода в эксперимен-
тальных рабочих схемах. Если имеется свободное пространство,
земляные шины рекомендуется соединять параллельно.
Шина напряжения питания развязывается с помощью кон-
денсатора емкостью 0,1 мкФ. Этот способ обеспечивает подав-
ление паразитных связей, возникающих между схемами через
линии питания.
Сигнальные соединения между двумя печатными платами
выполняются с помощью скрученных пар. Заземляющий провод
соединяется непосредственно с выводом заземления корпуса
DIP.
4.15.	Стандартные ТТЛ-схемы И-НЕ, ИЛИ-НЕ и НЕ
В одном корпусе DIP можно разместить несколько схем
И-НЕ, ИЛИ-НЕ и НЕ (рис. 4.24а и 4.246). В настоящее время
всеми фирмами — изготовителями ТТЛ поставляются стандарт-
ные схемы И-НЕ и ИЛИ-НЕ с двумя, тремя, четырьмя и во-
семью входами,, приходящимися на одну логическую функцию.
Это позволяет выбрать варианты, необходимые для реализации
конкретных логических схем.
Одной из подобных схем, которая стоит недорого и с по-
мощью которой можно провести интересные исследования, яв-
ляется ИС SN7400N. В пластиковом корпусе этой ИС находят-
ся 4 схемы И-НЕ, каждая с двумя входами. Схемы И-НЕ име-
ют коэффициенты разветвления по выходу, равные 10, и пита-
ются напряжением +5 В. В справочниках европейских и амери-
канских фирм-изготовителей схема SN7400N называется «счет-
веренным вентилем И-НЕ с двумя входами и положительной
логикой». Аналогичной ИС, но с открытым коллектором на вы-
ходе, является схема SN7401N. Как уже говорилось выше, эти
схемы И-НЕ не имеют каскадного выхода, однако содержат пе-
GND
74XX/74LSXX
XX: 04, 05, 14
Vcc
пгпппгппгп
VCC
DlQlBlD
ППГЗПППП
IdLiiLlUIUJldLJ
74XX/74LSXX
XX- 13, 20, 22, 40
GND
74XX/74LSXX	7427/74LS27
XX: 02, 28, 33
dojuoano
GND
74XX/74LSXX
XX: 00, 03, 26, 37, 38
NC NC
FlFlFlFlFinn
uRJldLJLILlLJ

7410/74LS10
GND
Vcc
GND

7430/74LS30	74LS133
Vcc
LjUJLJLJUJLILJ LJLJLJLJLJLJLJ
GND	GND
74LS260
Рис. 4.24a. Стандартные ТТЛ-схемы И-НЕ, ИЛИ-НЕ и НЕ по спецификации
milspec.
Vcc - напряжение питания; GND — общий вывод (земля); УС —не подсоединено.
7Ш/7ШО4	7М5/7Ш05
3_
£
5_
6_
//
12
7Ш7Ш30
7ШШ
7702/7ШЖ
ЦМ/7Ш53	7Ш/7Ш27
7Ш250
Рис. 4.246. Стандартные ТТЛ-схемы И-НЕ, ИЛИ-НЕ и НЕ по спецификации
МЭК.
Семейства логических схем
183
реключающий транзистор, который включен между выходом и
землей, что позволяет реализовать функцию МОНТАЖНОЕ
ИЛИ.
4.16.	Трехуровневая логика
В цифровой технике часто используется логическая функ-
ция МОНТАЖНОЕ ИЛИ (благодаря простоте ее реализации).
Эта функция показана на рис. 4.25. Видно, что, если при поло-
жительной логике на А или В или на оба входа подано напря-
жение высокого уровня, на выходе появится напряжение низко-
го уровня. Если на входы А п В этой схемы поданы сигналы
низкого уровня, на выходе появится сигнал высокого уровня.
При каскадном выходе функция МОНТАЖНОЕ ИЛИ не реа-
лизуется, потому что если на одном из выходов появляется на-
пряжение низкого уровня, то увеличивается ток через верхний
транзистор другого каскада. Этот каскад, находящийся в прово-
дящем состоянии, препятствует появлению напряжения низкого
уровня (А) на втором выходе, когда на вход такой схемы И-НЕ
Рис. 4 25 Функция МОНТАЖНОЕ ИЛИ и ее символ по спецификации МЭК.
или инвертора подается напряжение высокого уровня (Н)
(рис. 4.26).
По этим причинам стандартная серия 74 содержит ТТЛ-схе-
мы с открытым коллектором, т. е. коллектор последнего тран-
зистора выведен наружу. Выходная цепь не является каскадной,
а состоит из одного транзистора с заземленным эмиттером.
К схеме можно подключить снаружи резистор нагрузки или лю-
бую другую нагрузку. Таким образом, схемы с открытым кол-
лектором являются «ИЛИ-подобными» по выходу.
Если длинная сигнальная линия или скрученная пара прово-
дов не нагружена на волновое сопротивление, как в случае кас-
184
Глава 4
кадного выхода, то применение резистора нагрузки приводит к
уменьшению крутизны фронта импульса, во всяком случае при
сопротивлении нагрузки, превышающем 110 Ом.
Каскадный выход необходим прежде всего при передаче сиг-
налов (данных и команд) между цифровыми схемами, находя-
щимися на больших расстояниях друг от друга (например,
в ЭВМ между центральным процессором и ОЗУ), так как при
этом используются относительно длинные линии связи, требую-
।
Рис. 4.26. Схема МОНТАЖНОЕ ИЛИ с двумя каскадными выходами. Нали-
чие тока, протекающего из точки Ub на землю, означает, что состояние выхода
неопределенно, так что эта схема непригодна. Кроме того, короткое замыка-
ние по истечении некоторого времени разрушает одну из этих цепей.
щие применения согласованной нагрузки. Кроме того, при таком
способе передачи данных к одной шине могут быть подключены
несколько элементов, при этом сигнальные линии используются
в режиме двусторонней связи, поэтому неиспользуемые выходы
могут оставаться в «подвешенном» состоянии. Шина имеет
здесь то же назначение, что и маршрутный автобус, в который
пассажиры садятся и, проехав некоторое расстояние, выходят
из него по собственному желанию.
Очевидно, что в схемах обработки информации параллельно
должна существовать возможность подключения к сигнальной
линии связи большого числа каскадных выходов, которые вы-
полняют роль источников информации. Одновременно к этой
линии связи присоединяется ряд ТТЛ-схем, предназначенных
для приема информации (рис. 4.27). В структуре не допуска-
ется, чтобы каскадные выходы, которые не используются для
передачи сигналов, замыкали магистраль на землю или на ши-
ну питания Ub- Для таких магистральных структур разработа-
ны специальные ТТЛ-передатчики, которые кроме Н- и L-co-
Семейства логических схем
185
Магистраль
Команда
ииз^)
Рис. 4.27. Магистраль с линиями передачи данных и команд.
стояний имеют еще одно состояние, когда выход изолируется
по отношению к земле и к шине питания («подвешенный» вы-
ход). Такие схемы относятся к трехуровневой логике.
На рис. 4.28 приведена трехуровневая ТТЛ-схема. Если на
управляющий вход подано напряжение высокого уровня, на вы-
ходе транзистора 77 появляется напряжение низкого уровня и
ТЗ становится неуправляемым. В результате ТЗ и Т4 запирают-
Рис. 4.28. Трехуровневая логика.
а — схема; б — символ V на выходе означает «трехуровневый выход» (по спецификации
МЭК).
186
Глава 4
ся. Кроме того, один из эмиттеров входного транзистора зазем-
лен, поэтому Т2 и Т8 становятся неуправляемыми и Г8 перехо-
дит также в запертое состояние. Выход схемы «повисает», буду-
чи изолированным как от UB, так и от земляной шины (ток
утечки в этом состоянии не превышает 40 мкА). Если же мы
подаем на управляющий вход напряжение низкого уровня,
верхняя ТТЛ-схема освобождается для приема информации.
При этом Т7 запирается.
Трехуровневые ТТЛ-схемы отличаются от схем стандартной
ТТЛ-серии и в других отношениях. В частности, они обеспечи-
вают большую управляемую мощность на выходе и позволяют
подключать параллельно до 128 выходов при коэффициенте
разветвления по выходу, равном 3.
4.17.	Маломощные ТТЛШ-схемы
В последние годы фирма Texas Instruments разработала
технологию изготовления схем, известных под названием мало-
мощные ТТЛ-схемы с диодами Шотки (ТТЛШ).
В настоящее время эти схемы выпускаются многими фирма-
ми-изготовителями и среди них фирмой Signetics. Отличитель-
ными особенностями данных схем являются следующие: взаи-
мозаменяемость со стандартными ТТЛ-схемами серии 7400, рас-
сеиваемая мощность 2 мВт на вентиль, коэффициент разветвле-
ния по выходу 20 и время задержки 10 нс. Помехоустойчивость
для низкого и высокого уровней равна 0,4 В (в этом отношении
новые схемы не отличаются от стандартных ТТЛ-аналогов).
Очевидным достоинством этих схем является низкая потребляе-
мая мощность, которая приходится на один логический элемент
и составляет 1/5 соответствующего значения для стандартных
ТТЛ-схем.
На рис. 4.29 приведена базовая маломощная ТТЛШ-схема
И-НЕ. Видно, что многоэмиттерный вход, который нам уже зна-
ком по ТТЛ-схемам, заменен здесь схемой И из диодов Шотки
(эти диоды называются также диодами с горячими носителя-
ми). В диодах Шотки практически нет процесса накопления но-
сителей заряда, в результате чего их быстродействие оказыва-
ется намного выше, чем быстродействие диодов с обычными
р—n-переходами. Кроме того, контактная разность потенциалов
оказывается для диодов Шотки ниже (всего 0,2 В), чем для
обычных диодов, что позволяет реализовать указанную выше
величину помехоустойчивости. Диоды с заземленным выводом,
выполняющие функции ограничителя, широко используются на
входе различных ИС, подавляя осцилляции и отражения во
входных сигнальных линиях, что приводит к повышению их
быстродействия. Кроме того, диоды Шотки включаются между
Семейства логических схем
187
коллекторами и базами транзисторов, применяемых в логиче-
ских схемах, в результате чего исключается режим их насыще-
ния. Разумеется, здесь мы также выигрываем в быстродействии
за счет ограничения накопления носителей заряда в базе.
Новыми элементами этой схемы, по сравнению со стандарт-
ными ТТЛ-схемами, является конфигурация T2IT3, образующая
схему Дарлингтона, и Т4 в режиме «активной разгрузки». При-
менение этих элементов приводит к дальнейшему уменьшению
Рис. 4 29. ^Маломощная ТТЛШ-схема И-НЕ.
времени задержки распространения и увеличению помехоустой-
чивости.
Благодаря применению транзисторов и диодов Шотки мож-
но, как уже говорилось выше, уменьшить рассеянную мощность
ТТЛШ-вентиля в 5 раз по сравнению со стандартным ТТЛ-вен-
тилем, не увеличивая при этом время задержки. Различие в
обозначениях между ТТЛ и ТТЛШ заключается в том, что пос-
ле номера для ТТЛШ серии ставятся буквы LS, т. е., например,
ТТЛШ-вентиль из серии 7400 обозначается как SN74LS00.
4.18.	Логические уровни напряжения, входной
и выходной токи
Ниже в таблице 1 приведены логические уровни напряжения
для ТТЛШ- и стандартных ТТЛ-схем.
Мы видим, что минимальное выходное напряжение высокого
уровня U’вых составляет 2,5 В и отличается от UlBX на 0,5 В.
В ТТЛ-схемах эта разница меньше и составляет 0,4 В. Таким
188
Глава 4
образом, помехоустойчивость маломощных ТТЛШ-схем по срав-
нению со стандартными ТТЛ-аналогами для сигналов высокого^
уровня оказывается выше.
Следует также обратить внимание на то, что входной ток
увеличивается от —1,6 до —0,4 мА. Для сравнения отметим, что
выходной ток для напряжения низкого уровня также мал
(8 мА вместо 16 мА). Небольшой входной ток позволяет уп-
Таблица 1. Входные и выходные напряжения и токи для ТТЛШ-
и ТТЛ-схем
Параметр	74LS	74
£ЛвХ. МИН, В	2	2
Ь^°вх. макс, В	0,8	0,8
U* ВЫХ. МИН, В	2,5	2,4
£/°в ых. макс, В	0,5	0,4
/*вх. макс, МкА	20	40
/°вх. макс, мА	—0,4	—1,6
/'вых. макс, МкА	—400	—400
/°вых. макс, мА	8	16
равлять ТТЛШ-схемами с помощью КМОП-схем. Выходное на-
пряжение низкого уровня имеет максимальное значение 0,5 В.
Это означает, что гарантированная величина помехоустойчиво-
сти для низкого уровня уменьшается на 0,1 В (см. ниже):
74 LS
0,5
0,4D
Помехоустойчивость, В 74
Высокий уровень	0,4
Низкий уровень	0,4
4.19.	Неиспользуемые входы логических элементов И-НЕ
и ИЛИ-НЕ в маломощных ТТЛШ-схемах
На неиспользуемые входы следует подавать напряжение
выше 2,7 В, которое, однако, ,в схемах с многоэмиттерным вхо-
дом не должно превышать 5,5 В. Это запирающее напряжение
снижает паразитные емкости вводов, так как емкость диода при
повышении обратного напряжения уменьшается. Благодаря это-
му паразитная емкость в точке соединения диодов на входе не-
о Помехоустойчивость равна 0,4 В при токе 4 мА (коэффициент развет-
вления по выходу равен 10).
Семейства логических схем
189
значительна, так что крутизна фронта изменится несущественно.
Кроме того, как и в случае стандартных ТТЛ-схем, здесь
применяются следующие методы внешнего отключения неис-
пользуемых входов:
1.	Соединение неиспользуемых входов с независимым ис-
точником напряжения 2,7—3,5 В.
2.	Соединение неиспользуемых входов с другими работаю-
щими входами. При этом управляющая схема нагружается
сильнее, однако это проявляется только при сигнале низкого
уровня (появится больший ток утечки).
3.	Соединение неиспользуемых входов с точкой UB через ре-
зистор с сопротивлением 1 кОм, чтобы ограничить ток случай-
ных шумовых выбросов с амплитудой >5,5 В. С шиной +5 В
через резистор с сопротивлением 1 кОм можно соединить до
25 неиспользуемых входов.
4.	Соединение неиспользуемых входов с выходом неисполь-
зуемого инвертора, вход которого необходимо заземлить.
5.	Заземление неиспользуемых входов.
Методы 1, 3, 4 используются для схем И-НЕ, а методы 2 и
5 — для схем ИЛИ-НЕ.
4.20.	Коэффициент разветвления по выходу
для маломощных ТТЛШ-схем
Коэффициент разветвления по выходу можно вычислить, по-
делив выходной ток управляющего элемента на входной ток
управляемого элемента. Для ТТЛШ-схем этот параметр при низ-
ком уровне напряжения равен 8/0,4 = 20 и при высоком уров-
не— 400/20 = 20. По сравнению со стандартными ТТЛ-схемами
коэффициент разветвления по выходу для маломощных ТТЛШ-
схем увеличивается в 2 раза (20 вместо 10).
4.21.	Входные диодные ограничители^
В длинных сигнальных линиях возникают отражения, при-
чем обратная волна входного напряжения имеет отрицательный
знак относительно земли. Этот эффект можно подавить с по-
мощью ограничителей на основе диодов Шотки, включенных
между соответствующим входом и землей. Кроме того, такое
ограничение приводит к тому, что вследствие более интенсивно-
го затухания после прохождения ступеньки напряжения в сиг-
нальной линии быстрее завершается переходный процесс.
О Другое название — антизвонные диоды. — Прим. ред.
190
Глава 4
4.22.	Развязка шины питания
Для развязки шины питания достаточно использовать кера-
мический конденсатор емкостью 0,1 мкФ на каждые 4 элемента,
независимо от частоты переключения схем.
4.23.	Семейства 74Н, 74S и 74L
В рамках ТТЛ-технологии, кроме стандартных ТТЛ- и ма-
ломощных ТТЛШ-схем, известны еще семейства ТТЛ-схем 74Н,
74S и 74L.
Серия 74Н была разработана с целью увеличения быстро-
действия ТТЛ-схем. Затем появилась серия 74L — вариант
ТТЛ-схем с меньшим потреблением мощности, которая пред-
назначалась для тех применений, где быстродействие несущест-
венно. Структура этих схем почти не отличается от структуры
стандартных ТТЛ-схем (изменены лишь номиналы резисторов).
В частности, в схемах серии 74Н уменьшено сопротивление рези-
стора нагрузки; в схемах серии 74L это сопротивление увеличе-
но, что привело к уменьшению мощности, потребляемой логиче-
ской схемой в целом.
Большой скачок в их быстродействии произошел после вве-
дения диодов Шотки в состав логических схем. Включая диоды
Шотки между коллектором и базой транзисторов, можно ис-
ключить насыщенный режим управления и существенно умень-
шить время задержки в соответствующих логических схемах.
Диод Шотки является в этом отношении идеальным, так как он
быстро переключается за счет почти полного отсутствия эффек-
та накопления носителей заряда в области р—/^перехода.
Транзисторы с диодами Шотки, включенными между коллек-
тором и базой, обычно называются транзисторами Шотки. Кро-
ме того, диоды Шотки широко используются в режиме ограниче-
ния на входе логической схемы относительно земли для того,
чтобы исключить выбросы при напряжениях низкого уровня. Это
новое семейство продается под названием 74S-TTJI. Схемы по-
прежнему принадлежат ТТЛ-семейству, добавляются лишь дио-
ды Шотки.
Маломощные ТТЛШ-схемы относятся к последним разра-
боткам в области ТТЛ-технологии. Что касается основной
структуры схем, вряд ли ее следует относить к типу ТТЛ, так
как логические входы схем состоят из быстрых диодов Шотки,
а почти все транзисторы преобразованы в транзисторы Шотки.
В результате они ближе к ДТЛ, чем к ТТЛ.
Ниже приведена таблица 2, в которой сравниваются харак-
теристики различных ТТЛ-семейств. Из нее видно, что эти се-
мейства имеют идентичные уровни переключающего напряже-
Семейства логических схем
191
Таблица 2. Характеристики различных серий ТТЛ-семейства
Параметр	74	74 Н	74 L	74 LS	74 S
UBi В	+5 ±5%	4-5 ±5%	4-5 ±5%	4-5 ±5%	4~5 ±5%..
/*вых. макс, МкА	—400	—500	—200	—400	—1000
/°вых. макс, мА	16	20	3,6	8	20
Та (температурный диапа- зон), °C	0—70	0—70	0—70	0—70	0—70
мин, В	2	2	2	2	9
^7°вх макс, В	0,8	0,8	0,7	0,8	0,8
ид (напряжение на анти- звонном диоде), В	—1,5	—1,5	—	— 1,5	—1,2
В Ы X. МИН, В	2,4	2,4	2,4	2,7	2,7
£/°вых. макс, В	0,4	0,4	0,4	0,5	0,5
^вх. макс, МкА	40	50	10	20	50
/°вх. макс, мА	— 1,6	—2	—0,18	—0,4	—2
/кз. макс, мА	-55	— 100	— 15	—100	— 100
ния, а это означает, что их можно использовать в логических
разработках совместно; необходимо только следить за выходны-
ми нагрузками.
В таблице 3 проведено сравнение быстродействия ТТЛ-схем.
Ясно, что самым быстрым оказывается семейство 74S, а наибо-
лее подходящим для общего применения по-видимому является*
семейство 74LS, что обусловлено небольшой потребляемой мощ-
ностью при сравнительно малом времени задержки.
Таблица 3, Произведение быстродействия на потребляемую мощность,
время задержки распространения сигнала, потребляемая мощность
и частотный диапазон для ТТЛ-элементов и триггеров
Серия	Произведение быстродействия! на потребляе- мую мощность, пДж1	Время за- держки, нс	Потребдяемая, мощность на логический эле- мент	Частотный диа- пазон (от по- стоянного тока), МГц
54LS/74LS	19	9,5	2	45
54L	33	33	1	3
54S/74S	57	3	19	125
54/74	100	10	10	35
54Н/74Н	132	6	22	50
Таблица 5. Потребляемый ток для различных ТТЛ-схем
Тип схемы	/’вых (П0ЛН-)> мА		/°вых (полы.)» мА		Потребляемый ток, усред- ненный на один вентиль (коэффициент заполнения импульса 50%), мА
	Типичное значение	Макси- мальное значение	Типичное значение	Макси- мальное значение	Типичное значение
*00	4	8	12	22	2
'04	6	12	18	33	2
'10	3	6	9	16,5	2
'20	2	4	6	11	2
'30	1	2	3	6	2
'Н00	10	16,8	26	40	4,5
'Н04	16	26	40	58	4,5
'НЮ	7,5	12,6	19,5	30	4,5
'Н20	5	8,4	13	20	4,5
'НЗО	2,5	4,2	6,5	10	4,5
'L00	0,44	0,8	1,16	2,04	0,20
'L04	0,66	1,2	1,74	3,06	0,20
'L10	0,33	0,6	0,87	1,63	0,20
'L20	0,22	0,4	0,58	1,02	0,20
SN54L30	0,11	0,33	0,29	0,51	0,20
SN74L30	0,11	0,2	0,29	0,51	0,20
'LSOO	0,8	1,6	2,4	4,4	0,4
'LS04	1,2	2,4	3,6	6,6	0,4
'LS10	0,6	1,2	1,8	3,3	0,4
'LS20	0,4	0,8	1,2	2,2	0,4
'LS30	0,35	0,5	0,6	1,1	0,48
’'SOO	10	16	20	36	3,75
'S04	15	24	30	54	3,75
'S10	7,5	12	15	27	3,75
'S20	5	8	10	18	3,75
*S30	3	5	5,5	10	4,25
*S133	3	5	5,6	10	4,25
Таблица 4. Входные сопротивления и входные токи в схемах различных
ТТЛ-семейств при входных напряжениях высокого и низкого уровней
(один стандартный вход)
Серия	Входное сопротив- ление (кОм)	^*bx. макс’ МКА	^°вх. макс»
54/74	4	40	~1,6
54Н/74Н	2,8	50	—2
54L	40	10	—0,18
	8	20	—0,8
54LS/74LS	18	20	—0,4
54S/74S	2,8	50	—2
Таблица 6. Время задержки распространения сигнала для различных
ТТЛ-схем (при /=25°С). [Определения /plh и /phl (см. рис. 4.30)]
Тип схемы	Условия испытаний	*PLH’ НС (выход: переход с низкого уров- ня на высокий)		*PHL’ НС (выход: переход с высокого уров- ня на низкий)	
		типич- ное	макси- мальное	типич- ное	макси- мальное
'00, '10		11	22	7	15
'04, '20	Сн=15 пФ, RH=400 Ом	12	22	8	15
'30		13	22	8	15
'Н00		5,9	10	6,2	10
'Н04		6	10	6,5	10
'НЮ	Сн=25 пФ, Rh = 280 Ом	5,9	10	6,3	10
'Н20		6	10	7	10
'ИЗО		6,8	10	8,9	12
'L00, 'L04, 'L10, 'L20	Си = 50 пФ, Rn = 4 кОм	35	60	31	60
'L30		35	60	70	100
'LSOO, 'LS04 'LS10, 'LS20	Сн = 15 пФ, RH = 2 кОм	9	15	10	15
'LS30		8	15	13	20
'S00, 'S04	Сн=15 пФ, RH=280 Ом	3	4,5	3	5
'S10, 'S20	Сн = 50 пФ, Rh = 280 Ом	4,5		5	
'S30, 'S133	Сн=15 пФ, RH=280 Ом Сн = 50 пФ, RH = 280 Ом	4 5,5	6	4,5 6,5	7
194
Глава 4
Для всех перечисленных ТТЛ-семейств действуют правила
применения, разработанные для стандартных ТТЛ-схем и пере-
численные в разд. 4.11—4.15. Напряжение питания равно +5 В,
а помехоустойчивость достигает 1 В и более. Потребляемая
мощность часто не зависит от рабочей частоты срабатывания
логической схемы.
В таблице 4 сравниваются сопротивления резисторов нагруз-
ки во входных схемах различных ТТЛ-семейств, а также вход-
ные токи для высокого и низкого входных уровней, приходящие-
ся на один стандартный вход.
Вход
I
выход
б фазе i
г1ршг\
Выход! \!
лротибофазв
----------зв
----------ОБ
У-phl-^ п1
ixz/r
| f '^—Обых
-----^~иВых
выход \~t	,
Вфазе ।	\/~л—\У-~ибьк
I /1,5В ।	>Ф,5В „
\ t
™РНГ*\
выход б \/зе	УёбВ вЫХ
протабофозе	- - удых
5N74LS
5N74
Рис. 4.30. Определение /plh и /рнь для ТТЛ-схем.
Наконец, в табл. 5 и 6 приведены параметры отдельных
схем из различных ТТЛ-семейств. В табл. 5 указаны потребляе-
мые токи для напряжений высокого и низкого уровней, а также
средний ток, приходящийся на один элемент при коэффициенте
заполнения импульса 50%. В табл. 6 для ряда схем дано время
задержки распространения сигнала при заданных данных ем-
костной и омической нагрузках.
На рис. 4.30 показано, как определяются времена задержки
распространения /рьн и /Рнь для схем из различных ТТЛ-се-
мейств1).
4.24.	Новые семейства логических схем
в биполярном исполнении
Как мы уже видели в разд. 3.8, ТТЛШ-семейство играет
такую же фундаментальную роль, как и стандартные ТТЛ-схе-
мы, только вместо обычных диодов и транзисторов в нем ис-
1) Время задержки распространения сигнала — это интервал времени меж-
ду входным и выходным импульсами, измеренный на уровне 0,5 их амплитуды.
Приведенные на рисунке значения учитывают значение напряжения до начала
импульса. — Прим. ред.
Семейства логических схем
195
пользуются диоды и транзисторы Шотки. Транзистор Шотки
отличается от обычного транзистора тем, что в нем коллектор
соединен с базой с помощью диода Шотки, который предотвра-
щает работу транзистора в режиме насыщения. Благодаря это-
му соединению исключается эффект накопления электронов
в области базы, т. е. в конечном счете уменьшаются задержки,
зависящие от эффекта накопления.
На рис. 4.31 показан транзистор с диодом Шотки, включен-
ным между коллектором и базой, и его схемное обозначение.
Так как диоды Шотки имеют высокое быстродействие, то тран-
а	б
Рис. 4.31. Транзистор, в котором переход база—коллектор шунтируется дио-
дом Шотки. Такая комбинация называется транзистором Шотки (а), который
в логических схемах обозначается с помощью символа, приведенного на рис. б.
зисторы Шотки обладают хорошими коммутационными парамет-
рами. Кроме того, они легко объединяются на одном кристалле
в сложные ТТЛШ-схемы.
Фирма Texas Instruments разработала два новых ТТЛШ-се-
мейства: усовершенствованнное и усовершенствованное мало-
мощное ТТЛШ-семейства.
В таблице 7 сравниваются наиболее существенные характе-
ристики ТТЛ-семейств с диодами Шотки и ТТЛ-семейств, изго-
товленных с применением легирования золотом. В настоящее
время усовершенствованные ТТЛШ-схемы имеют максимальное
быстродействие 1,5 нс и частоту переключения в счетных схе-
мах вплоть до 200 МГц. Рассеиваемая мощность составляет
20 мВт на один вентиль, т. е. произведение быстродействия на
рассеиваемую мощность равно 30 пДж. Среднее время задерж-
ки для усовершенствованного ТТЛШ-семейства равно 1 нс,
а средняя потребляемая мощность—12 мВт (на один логиче-
ский элемент).
Новое семейство предназначено для реализации сложных
логических функций, в которых требуется высокое быстродей-
ствие.
196
Глава 4
Усовершенствованное маломощное ТТЛШ-семейство являет-
ся быстродействующим вариантом известного маломощного
ТТЛШ-семейства. Эта серия охватывает полный набор ТТЛ-
функций; по сравнению с ТТЛШ-схемами эти схемы рассеивают
на 50% меньшую мощность и имеют в 2 раза более высокое
быстродействие. Для усовершенствованных маломощных
Таблица 7, Характеристики усовершенствованных ТТЛШ-,
усовершенствованных маломощных ТТЛШ-схем и ТТЛ-схем
		Логические эле- менты		Триггеры	
Технология	Серия	Время задержки, нс	Потреб- ляемая мощность, мВт	Произведе- ние быстро- действия на потребляе- мую мощ- ность, пДж	Частотный диапазон, МГц
Отсечка	54S/74S	3	19	57	125
диодом Шотки	54LS/74LS	9,5	2	19	45
	54AS/74AS	1,5	20	30	200
	54ALS/74ALS	4	1	4	50
Легирование	54Н/74Н	6	22	132	50
золотом	54/74	10	10	100	35
	54L/74L	33	1	33	3
ттлш -схем среднее время задержки равно 4 нс и средняя рас-
сеиваемая мощность составляет 1 мВт на один логический эле-
мент, т. е. произведение этих величин равно 4 пДж.
Усовершенствованное маломощное ТТЛШ-семейство пред-
назначено для применений, где наиболее существенным пара-
метром является небольшая потребляемая мощность, а ско-
рость переключения не так существенна. Эти схемы могут вы-
полнять функции, идентичные функциям стандартных ТТЛ- и
маломощных ТТЛШ-семейств, однако с меньшей рассеиваемой
мощностью и более высокой скоростью переключения. Они
выполняют многие логические функции в случаях, когда тре-
буется обеспечить минимальное произведение быстродействия
на потребляемую мощность.
Более высокий коэффициент разветвления по выходу также
обеспечивает для нового семейства ряд преимуществ при ис-
пользовании в реальных схемах. В частности, новые схемы мо-
гут управлять 20 входами вместо 10. Максимальная величина
Семейства логических схем
197
U°bx равна 0,8 В, что обеспечивает большую помехоустойчи-
вость (0,4 В). В настоящее время усовершенствованное мало-
мощное ТТЛШ-семейство уже содержит около 75 типов схем,
которые используются и в маломощном ТТЛШ-семействе, та-
кие, как вентили, двойные D- и //(-триггеры и другие СИС. Так
как эти схемы управляются одинаковыми сигналами и являются
совместимыми по выводам, их можно использовать в логиче-
ских разработках совместно.
Улучшение параметров новых схем достигается за счет ис-
пользования диэлектрической изоляции на основе SiO2, что при-
водит к существенному уменьшению паразитных емкостей и ем-
костей между активными элементами. Кроме того, использова-
ние ионной имплантации обеспечивает р — n-переходы с гораз-
до меньшими размерами, чем в ТТЛ-схемах.
Многие СИС реализуются в стандартном корпусе DIP ши-
риной 7,5 мм с 24 выводами, благодаря чему схемотехник мо-
жет увеличить плотность функциональных элементов на плате
на 30%. Это приводит к уменьшению на 20% необходимой пло-
щади печатного монтажа. Повышенная плотность монтажа ло-
гических схем, безусловно, влияет на надежность их работы.
Фирма Fairchild разработала новое ТТЛШ-семейство, в ко-
тором достигнут приемлемый компромисс между быстродейст-
вием и потребляемой мощностью. За счет более усовершенство-
ванной технологии, известной под названием Isoplanar-II, и не-
которых изменений в базовых логических элементах это семей-
ство обладает быстродействием, на 20% более высоким, чем
быстродействие ТТЛШ-схем, при одновременном уменьшении
рассеиваемой мощности на 25%. Площади коллектора, эмитте-
ра и базы элементов ТТЛШ-семейства фирмы Fairchild также
существенно уменьшены, что привело к снижению соответствую-
щих паразитных емкостей. В результате ширина полосы частот
этого семейства транзисторов составляет ~5 ГГц, а время за-
держки не превышает 4,5 нс на один вентиль. К другим достоин-
ствам этих схем можно отнести повышенную помехоустойчи-
вость и уменьшенный в три раза входной ток при одинаковой
с ТТЛ управляемости по выходу.
На рис. 4.32—4.34 показаны базовые схемы логических эле-
ментов в различных ТТЛШ-семействах, которые сильно отли-
чаются от базовой схемы логического элемента, рассмотренной
в разд. 4.17 (маломощное ТТЛШ-семейство). На рис. 4.35 при-
ведена функция, характеризующая связь между потребляемой
мощностью и полосой частот в режиме периодического импульс-
ного управления. Схема F04 принадлежит ТТЛШ-семейству
фирмы Fairchild.
Рис. 4.32. Усовершенствованная базовая ТТЛШ-схема,
Рис. 4.33. Усовершенствованная маломощная базовая ТТЛШ-схема.
+ UB
Рис. 4.34. Усовершенствованная базовая ТТЛШ-схема фирмы Fairchild.
Частота,МГц--------—
Рис. 4.35. Связь между потребляемой мощностью (приходящейся на один ло-
гический элемент) и частотой при импульсном запуске (коэффициент заполне-
ния импульса без нагрузки равен 50%, Т=25°С, £7в=5 BJ.
200
Глава 4
4.25.	Совместимость усовершенствованных
и маломощных ТТЛШ-семейств с другими ТТЛ-семействами
Как мы уже говорили выше, усовершенствованные ТТЛШ-
семейства совместимы с другими ТТЛ-семействами по структу-
ре выводов корпуса DIP. Для них остаются справедливыми
правила, относящиеся к неиспользуемым входам и напряжению
питания, которое должно быть равно +5 В±5%.
Сигнальная монтажная связь между отдельными схемами не
создает никаких проблем, если длина сигнальной линии не
превышает 30 см. При большей длине следует применять скру-
ченные пары и согласующие резисторы, сопротивление которых
равно 80—130 Ом, что позволяет подавить наводки и отражен-
ные сигналы (гл. 5). Кроме того, на печатной плате следует
избегать параллельного расположения линий связи. Рекомен-
дуется также использовать последовательный обход сигнальных
вводов (трассировка «от точки к точке»). В связи с этим мож-
но также отметить, что было бы полезно, чтобы каждая плата
имела заземленную прослойку с целью экранирования сигналь-
ных линии, расположенных по обе стороны платы. В заземлен-
ной прослойке может течь обратный ток, который понижает
полное волновое сопротивление линии связи и существенно
уменьшает наводки сигнальных линий друг на друга. Можно
применить также многослойную печатную плату, т. е. плату,
в которой медные слои чередуются со слоями изоляции.
Для увеличения помехоустойчивости при длине линий связи
более 30 см и для обеспечения максимальной крутизны фронта
входных и выходных импульсов рекомендуется применять ре-
зисторы нагрузки с сопротивлением 300 Ом, которые распола-
гаются на приемной стороне сигнальной линии. Эти резисторы
включаются в приемнике между входом и точкой +5 В. Коэф-
фициент разветвления по выходу должен допускать подключе-
ние дополнительного резистора, другими словами, включение
этого резистора в соответствующие схемы не должно приво-
дить к превышению их нагрузочной способности. Не рекомен-
дуется соединять выходы схем по кругу. По возможности сле-
дует также избегать разветвлений сигнальных линий. Нежела-
тельны также повороты сигнальных линий под острым углом.
Расстояния между сигнальными линиями и печатной платой
должны быть не менее 0,4 мм.
Как и в других ТТЛ-семействах, в усовершенствованных
ТТЛШ-семействах разумно использовать развязку питания кор-
пусов с помощью керамических конденсаторов. Емкость таких
конденсаторов должна быть не менее 0,01—0,1 мкФ, при этом
один конденсатор используется для развязки 2—5 корпусов.
Для оптимальной развязки конденсатор необходимо включать
Семейства логических схем
201
с помощью коротких соединений между выводом и земля-
ной шиной печатной платы (или земляным выводом корпуса).
Как уже говорилось выше, правила, которые выполняются
для неиспользуемых входов в маломощных ТТЛШ-схемах, при-
менимы также и в усовершенствованных маломощных ТТЛШ-
семействах. Вход, на который подается высокий потенциал, свя-
зывается с точкой +^в = +5 В через резистор с сопротивле-
нием 1 кОм. С помощью одного резистора таким образом мож-
ЕШЯ Пороговая область
Рис. 4.36. Помехоустойчивость различных ТТЛ-семейств.
но подать высокий потенциал на несколько неиспользуемых
входов. Резистор, соединенный последовательно со входом, ис-
пользуется обычно для того, чтобы в случае превышения мак-
симального напряжения питания +5 В соответствующий вход
не вышел из строя. Относительно времени нарастания и спада
внешних управляющих сигналов можно отметить следующее.
Эти сигналы должны иметь фронты с крутизной ^50 нс/В и
быть свободны от выбросов. Данное требование применимо так-
же и в случае тактовых сигналов, используемых для запуска
триггеров.
На рис. 4.36 приведены величины помехоустойчивости раз-
личных ТТЛ-семейств. Все семейства имеют достаточно боль-
шие величины помехоустойчивости, которые перекрываются
между собой, и поэтому схемы из различных семейств можно
использовать совместно. Однако коэффициенты разветвления по
выходу существенно различаются между собой. Это необходимо
202
Глава 4
учитывать при совместном использовании схем из различных
семейств.
Нагрузочные характеристики показаны на рис. 4.37, где срав-
ниваются различные семейства логических схем. Шкала указа-
на в единицах нагрузки, характерной для входов стандартных
ТТЛ-схем (серия SN7400). На этой шкале нагрузочная способ-
ность маломощных ТТЛШ-схем равна 5 для низкого уровня и
Рис. 4.37. Коэффициент разветвления по выходу для различных ТТЛ-семейств*
7,5 — для высокого уровня (SN54). Это означает, что одна ма-
ломощная ТТЛШ-схема может управлять пятью стандартными
ТТЛ-схемами. При переходе к усовершенствованной ТТЛШ-схе-
ме это число уменьшается до 2,5. С учетом этой нагрузочной
способности ТТЛШ-схема может управлять двумя стандарт/ 41-
ми ТТЛ-схемами.
Указанные на рис. 4.37 схемы серии 54 удовлетворяют требо-
ваниям, предъявляемым к военной технике. Для этих схем ха-
рактерен более широкий температурный диапазон, в котором
гарантируются указанные выше параметры схем. Обозначения
эквивалентных ТТЛШ- и других ТТЛ-схем выбраны максималь-
но похожими. Так, например, двойной £>-триггер SN7474 обоз-
начается в маломощном ТТЛШ-семействе как 74LS74, в усовер-
шенствованном— как 74AS74 и в усовершенствованном мало-
мощном — как 74ALS74.
Семейства логических схем
203
4.26.	Логические схемы на МОП-транзисторах
Полевой МОП-транзистор имеет естественное пороговое на-
пряжение Unop на истоке, что позволяет использовать его в циф-
ровых схемах. Другим его свойством, особенно интересным для
применений в ИС, является высокая плотность упаковки функ-
циональных элементов. Она оказывается приблизительно
в 10 раз выше, чем в ИС на основе биполярных транзисторов.
Кроме того, высокий входной импеданс полевых МОП-транзи-
сторов способствует тому, что логические схемы рассеивают не-
большую мощность в области затвора (т. е. в области управляю-
щего элемента), а это, в свою очередь, позволяет получить поч-
ти бесконечную нагрузочную способность в режиме постоянного
тока. Наконец, сопротивлением полевого МОП-транзистора
можно управлять, что позволяет размещать в небольшом объе-
ме очень сложные схемы.
Одним из базовых элементов цифровых схем является ин-
вертор. На рис. 4.38 показан инвертор на основе МОП-транзис-
-J— Unop
о
Состояние
„бмюгено”
С
ив
6
Состояние
„быклюгешг
б

Рис. 4.38. Инвертор на двух полевых МОП-транзисторах с р-каналом.
тора с каналом p-типа и нагрузочным сопротивлением в виде
такого же транзистора. На рис. 4.38,6 и в приведены эквива-
лентные схемы инвертора во включенном и выключенном со-
стояниях. Во включенном состоянии полевой МОП-транзистор
ведет себя как резистор с малым сопротивлением, которое срав-
нимо с сопротивлением канала насыщенного полевого транзис-
тора, соединенного последовательно с источником напряжения,
равного пороговому напряжению МОП-транзистора. В выклю-
ченном состоянии нижний транзистор имеет очень высокое со-
противление и на выходе появляется сигнал высокого уровня.
204
Глава 4
Нагрузочный (верхний) транзистор действует как истоковый
повторитель, в результате чего выходное напряжение вентиля
не превышает напряжения питания, уменьшенного на величину
порогового напряжения t/nOp МОП-транзистора.
МОП-инвертор с МОП-резистором в качестве нагрузки по-
требляет небольшую мощность, которая, тем не менее, велика,
чтобы осуществить реальную интеграцию в больших размерах.
В широко применяемых системах памяти с произвольным до-
ступом на базе МОП-элементов и в микропроцессорах потреб-
ляемую мощность необходимо ограничивать таким образом,
чтобы на одном кристалле можно было разместить несколько
тысяч транзисторов.
В ЗУ потребляемая мощность ограничивается тем, что в ка-
честве запоминающих ЗУ используются МОП-конденсаторы,
что позволяет обойтись меньшим числом транзисторов в ячей-
ке ЗУ, а это приводит к увеличению плотности упаковки. В та-
ких динамических ЗУ, обеспечивающих объем памяти 64 000 бит
на один кристалл, внутренние МОП-конденсаторы необходимо
периодически подзаряжать, так как со временем они разряжа-
ются. Мощность в таких ЗУ потребляется только во время под-
зарядки и во время считывания записи.
В статических МОП-ЗУ, ячейками которых являются триг-
геры, необходимо использовать элементы с большой площадью,
что связано как с большими размерами ячеек, так и с рассея-
нием мощности. Эти ЗУ не нуждаются в подзарядке, поэтому
можно обойтись меньшим числом внешних схем, которые обыч-
но требуются для подзарядки. Хотя площадь статической ячей-
ки превышает площадь соответствующей динамической ячейки,
в настоящее время удается благодаря усовершенствованной
технологии получить ЗУ с объемом памяти 8000 бит на один
кристалл. МОП-ЗУ относятся к разряду «энергозависимых»,
т. е. при выключении питания в них информация разрушается
(в ЗУ на ферритах информация в этих же условиях сохраняет-
ся). Полупроводниковые ЗУ рассмотрены более подробно в т. 3
(гл. 2).
Недостатком полевых МОП-транзисторов с алюминиевым
затвором является довольно высокое пороговое напряжение, по-
этому приходится использовать повышенное напряжение пита-
ния, которое влияет на быстродействие схем. Кроме того, воз-
никают проблемы при объединении МОП-транзисторов с бипо-
лярными цифровыми схемами, такими, например, как ТТЛ. При
более высоком напряжении питания возрастает также потреб-
ляемая мощность.
Влияние величины напряжения питания на быстродействие
схемы объясняется тем, что в процессе зарядки паразитных вы-
ходных емкостей напряжение достигает уровня переключения
Семейства логических схем
205
тем быстрее, чем ниже напряжение питания. Высокое пороговое
напряжение определяется контактной разностью потенциалов
между алюминиевым затвором и слоем кремния, расположен-
ным под ним, причем эта разность потенциалов действует в об-
ратном направлении. Контактную разность потенциалов мож-
но уменьшить на 1 В и больше, заменив алюминиевый затвор
на р+-затвор из кремния и, кроме того, используя между затво-
ром и каналом проводимости слой диэлектрика с большей ди-
электрической постоянной (например, слой нитрида кремния).
4.27.	КМОП-схемы
Для существенного снижения потребляемой мощности в ло-
гических МОП-схемах и повышения их быстродействия была
разработана новая модификация логических МОП-схем, извест-
ная под общим названием КМОП-схем, которые разрабаты-
ваются фирмами RCA, Motorola и Philips в виде серий
COSMOS, McMOS и LOCMOS.
На рис. 4.39 показана базовая схема КМОП-инвертора. Если
в этой схеме на вход подается напряжение высокого уровня,
напряжение на затворе Т\ превысит пороговое, а напряжение на
о

Рис. 4.39. Базовая схема КМОП-ин-
вертора.
-------o+Z^
р-канальный
транзистор
п~кинальный
транзистор
затворе 72 будет меньше порогового. При этом Т1 становится
проводящим, а Т2 запирается. Выход схемы замыкается на зем-
лю (низкий уровень) через Т\ (~300 Ом). И наоборот, если
на вход подается напряжение низкого уровня, проводящим ока-
зывается 72, а запирается Т1. Выход схемы замыкается на ши-
ну Uв через сопротивление 72, равное 500 Ом.
Ток запирания в канале обоих транзисторов не превышает
1 нА. Кроме того, нагрузка, образованная другими МОП-схема-
ми, благодаря изолированному затвору будет мала. Входной
ток определяется током утечки между затвором и каналом про-
водимости и составляет <1 нА.
206
Глава 4
На рис. 4.40 и 4.41 приведены КМОП-схемы ИЛИ-НЕ и
И-НЕ соответственно.
Если в схеме ИЛИ-НЕ на оба входа поданы напряжения
низкого уровня, то ТЗ и Т4 запираются. Входное напряжение
обоих транзисторов не превышает пороговое. И наоборот, для
верхних последовательно включенных р-канальных транзисто-
ров пороговое напряжение будет превышено и оба транзистора
Символ функции					
F	мзк			MILSPEC	
ИЛИ-НЕ Оля Вы- сокого уровня	А(Н) — В(Н)—	> 1	^F	A(H)	V X B(H)—1	F
И-НЕ Оля низкого уровня	АН)-** ВО.)"**	&	F	A(L)—\ в d J	F
L=OB		
В	A	F
L	L	H
L	H	L
H	L	L
H	H	L
Рис. 4.40. КМОП-схема
ИЛИ-НЕ с таблицей истинности.
будут открыты. Таким образом, на выходе схемы появится на-
пряжение высокого уровня. Если на один или на оба входа по-
дано напряжение высокого уровня, открытым всегда будет ниж-
ний транзистор, а запертым — верхний транзистор. В результа-
те на выходе схемы появится напряжение низкого уровня. По-
ведение этой схемы определяется таблицей истинности, приве-
денной на рис. 4.40 (справа).
В отличие от схемы ИЛИ-НЕ в схеме И-НЕ верхние тран-
зисторы с каналами p-типа включены параллельно, а нижние
транзисторы с каналами и-типа — последовательно. Если на
один или оба входа подано напряжение низкого уровня, один
из нижних транзисторов всегда будет заперт, а один из верхних
открыт. На выходе появляется напряжение высокого уровня.
И только в том случае, когда на оба входа одновременно пода-
но напряжение высокого уровня, открываются оба нижних тран-
зистора и запираются оба верхних. В результате на выходе схе-
Семейства логических схем
2VT
мы появляется напряжение низкого уровня. Поведение этой схе-
мы И-НЕ определяется таблицей истинности, приведенной на
рис. 4.41 (справа).
Из таблицы истинности для схемы ИЛИ-НЕ можно сделать
вывод, что эта схема обеспечивает функцию ИЛИ-НЕ для сиг-
налов высоких уровней и функцию И-НЕ—для сигналов низ-
ких уровней. В случае схемы И-НЕ мы получаем функцию
Символ 0ЦШШ11
мок
MILSPEG
+ 108
И-НЕ
Оля Ей1-
соши
уровня
ИЛИ-НЕ
ОЛЯ
низкого
уровня
А(Н)
В(Н)
Рис. 4.41. КМОП-схема И-НЕ с таблицей истинности.
И-НЕ для сигналов высокого уровня и ИЛИ-НЕ — для сигна-
лов низкого уровня.
На рис. 4.42 приведены графики диапазонов помехоустойчи-
вости, на которых стандартные ТТЛ-схемы сравниваются
с КМОП-схемами при напряжении питания 5 В. Для ТТЛ-схем
помехоустойчивость равна 0,4 В для высокого и низкого уров-
ней, а для КМОП-схем она равна 1,5 В. Помехоустойчивость
для КМОП-схем зависит от напряжения питания и увеличивает-
ся с его ростом. Благодаря этому помехоустойчивость можно
выразить в виде доли напряжения питания (рис. 4.43).
Динамическое рассеяние мощности вызвано током, который
течет через оба транзистора одновременно во время переключе-
ния, а также прямым и обратным токами, протекающими при
зарядке и разрядке паразитных емкостей, таких, как монтаж-
ные емкости и входные (выходные) емкости МОП-схем.
208
Глава 4
ттп
Uвых п--
СТ
uJl—Гтт/i
Выходная характерист UB Входная характерист
---КМОП
кмоп^
UB
Входная харак-
Выходная ха рак-
Область логическо-
го напряжения низ-
кого уровня
Рис. 4.42. Помехоустойчивость для ТТЛ- и КМОП-схем.
Ток переключения в обоих оконечных транзисторах КМОП-
схемы обычно не создает трудностей по сравнению с рассеивае-
мой мощностью, возникающей за счет зарядки и разрядки па-
разитных емкостей. В большинстве МОП-схем в динамическом
режиме рассеиваемую мощность можно вычислить по формуле
^рас=Сн- UB+2-f, где Сн —эффективная выходная емкость
(включая емкость нагрузки), выраженная в фарадах, UB— на-
Семейства логических схем
209
пряжение питания и f — частота. Рассеиваемая мощность Ррас
выражается в ваттах.
Так как выходная емкость заряжается и разряжается в диа-
пазоне от 0 до Ub, рассеиваемая мощность пропорциональна
частоте переключения, емкости нагрузки и квадрату напряже-
ния питания.
КМОП-схемы разделяются на две группы: А и В. Группа А
характеризуется напряжением питания от 3 до 15 В, а труп-
UB-O,O1=Ulm
Высокий уровень
— 707. ив=и^(мин)
НеопреОеленная
оВласшь
-—307о UB=Ufa(MQKG)
Низкий уровень
.__ио+0,О{=ив°ых
ио
Рис. 4.43. Помехоустойчивость для КМОП-схем при напряжении питания
3—15 В.
па В — напряжением питания от 3 до 18 В. При этом предпо-
лагается, что напряжение питания стабилизировано. В случае
нестабилизированного напряжения питания указанный диапа-
зон следует увеличить на 2—3 В, чтобы учесть большие коле-
бания напряжения, вызванные изменением нагрузок. В качестве
нижнего предела лучше выбрать напряжение на 1 В выше, осо-
бенно если соответствующие КМОП-схемы предполагается ис-
пользовать в качестве линейных усилителей.
При изменении полярности напряжения питания КМОП-схе-
мы выходят из строя.
Из анализа защитной цепи с диодами1) на входе КМОП-эле-
мента (рис. 4.44) следует, что если на его вход подается напря-
жение от источника с низким внутренним сопротивлением, а
напряжение питания от него отключено, это также приводит
Речь идет о р—л-переходе, который изолирует рабочие области полево-
го транзистора (исток, канал, сток) от основной массы кристалла (подлож-
ки).— Прим. ред.
’210
Глава 4
к выходу схемы из строя: из управляющего источника через
диод D2 потечет неограниченный по величине ток, путь которого
замыкается на источник через шину питания и конденсатор
фильтра. Так как защитный диод может пропустить не более
10 мА, то разрушается либо этот диод, либо внутренняя шина
питания схемы. Также следует позаботиться о том, чтобы и на
-выходе при отключенном питании через диоды подложки не
протекал недопустимо большой ток. Защита обеспечивается с
помощью подходящего ограничивающего резистора.
Входное напряжение КМОП-элемента не должно превышать
напряжения питания UB и быть не ниже потенциала земли.
аЕсли входной сигнал КМОП-элемента формируется на выходе

Рис. 4.44. КМОП-элемент с защитной цепью.
схемы, которая находится на другой печатной плате, этот вход
следует соединить через резистор с точкой UB или землей.
® противном случае при удалении платы, на которой смонтиро-
вана управляющая схема, вход «повисает» и переходит в неоп-
ределенное состояние.
4.28.	Неиспользуемые входы
В КМОП -схемах неиспользуемые входы нельзя оставлять
в «подвешенном» состоянии, так как при этом возникает неоп-
ределенная логическая ситуация: из-за высокого импеданса
(~1012 Ом) входное напряжение может самопроизвольно пере-
ходить с низкого уровня на высокий (и наоборот), в результате
чего при проверке режимов работы может возникнуть непред-
сказуемый результат. Поэтому все неиспользуемые входы необ-
ходимо соединить либо с точкой UB, либо с землей, в зависимо-
сти от логической функции соответствующей схемы. Например,
в случае схемы ИЛИ-НЕ неиспользуемые входы заземляются,
.а в случае схемы И-НЕ соединяются с точкой UB.
Семейства логических схем
211
Неиспользуемые входы можно также соединять с теми вхо-.
дами, которые используются в схеме. В случае логических эле-,
ментов И-НЕ это означает, что, когда на входе появится напря-.
жение низкого уровня (рис. 4.45), несколько верхних транзи-
сторов в схеме будут открыты. При этом из-за параллельного (
включения транзисторов схема потребляет больший ток с ши-
ны питания Uв- В результате этого на выходе схемы можно
обеспечить больший ток /source. Это увеличение тока не влияет
на режим работы нижних транзисторов, так как они включены
последовательно.
Если мы соединим неиспользуемые входы с рабочим входом
в схеме ИЛИ-НЕ, то в проводящем состоянии окажется боль-
шее число нижних транзисторов и схема начнет пропускать
большой ток на землю (/sink). Меняя либо /source, либо /sink,
таким способом можно увеличить нагрузочную способность со-
ответствующей схемы.
В общем случае нагрузочную способность КМОП-элемента
можно увеличить, включая соответствующие входы параллель-
но, что позволяет, например, непосредственно управлять стан-
дартной ТТЛ-схемой. Для этой цели следует выбрать схему
ИЛИ-НЕ, чтобы можно было увеличивать ток на землю, сохра-
212
Глава 4
няя одновременно низкую величину выходного потенциала
^°вых. При управлении схемами с помощью длинных сигналь-
ных линий также следует использовать схему ИЛИ-НЕ, входы
которой связаны между собой. Если две схемы включены па-
раллельно, нагрузочная способность удвоится в обоих направ-
лениях (рис. 4.46).
4.29.	Стандартные схемы И-НЕ и ИЛИ-НЕ в КМОП-логике
Мы не можем дать здесь полный обзор всех КМОП-схем,
поэтому рассмотрим лишь элементарные схемы И-НЕ, ИЛИ-НЕ
и НЕ, чтобы иметь представление о КМОП-логике в целом.
На рис. 4.47 приведена схема И-НЕ из серии 4000 фирмы
RCA. Для реализации функции И-НЕ нижние транзисторы не-
обходимо соединить последовательно, а верхние — параллельно.
Это вызвано тем, что, как следует из таблицы истинности схемы
И-НЕ, на выходе появляется напряжение высокого уровня тог-
да, когда на один или несколько входов подано напряжение
низкого уровня. Короче говоря, мы имеем дело со схемой И-НЕ
для низкого уровня и поэтому верхние транзисторы должны
быть включены параллельно. Согласно таблице истинности на
выходе схемы появится напряжение низкого уровня тогда, когда
на оба входа будет подано напряжение высокого уровня. Все
верхние транзисторы в этой ситуации заперты, а нижние отпер-
Рис. 4.46. Схемы И-НЕ и ИЛИ-НЕ, включенные параллельно для улучшения
нагрузочных характеристик.
ты. Чтобы реализовать функцию И для напряжения высокого
уровня, нижние транзисторы необходимо соединить последова-
тельно.
Как видно из рис. 4.48, в схеме ИЛИ-НЕ при положительной
логике ситуация оказывается обратной, так как из таблицы
истинности следует, что в схеме ИЛИ-НЕ при положительной
логике на выходе должно появиться напряжение низкого уров-
ня, если на один или несколько входов будет подано напряже-
ние высокого уровня. Когда на один или несколько входов по-
дается напряжение высокого уровня, последовательное соеди-
нение верхних транзисторов нарушается и один или несколько
Семейства логических схем
213
Рис. 4.47. Счетверенная КМОП-схема
И-НЕ с двумя входами CD4011A.
нижних транзисторов будут отперты. Если на оба входа подает-
ся напряжение низкого уровня, будут проводить все верхние
транзисторы и запрутся все нижние. При этом на выходе по-
явится напряжение высокого уровня в соответствии с табли-
цей истинности.
Инвертирующие и неинвертирующие КМОП-буферы были
разработаны для управления ДТЛ- и ТТЛ-схемами, т. е. в ка-
214
Глава 4
Рис. 4.48. Счетверенная КМОП-схема ИЛИ-НЕ с двумя входами CD4001A,
честве конверторов для преобразования логических уровней
КМОП-схем в соответствующие уровни в ДТЛ- и ТТЛ-схемах
(рис. 4.49). Логический элемент 4009 является инвертирующим,
буфером, а логический элемент 4010 — неинвертирующим буфе-
ром. В действительности здесь последовательно включены две
КМОП -схемы и коэффициент разветвления для высокого уров-
ня увеличен за счет включения дополнительного транзистора
параллельно верхнему транзистору. Шина питания оконечного
Семейства логических схем
215
каскада выведена отдельно, чтобы ее можно было подключить
к источнику питания управляемых ДТЛ- и ТТЛ-схем (t/B обоз-
начает напряжение питания КМОП-схем). Оба буфера могут
.потреблять ток до 8 мА при выходном напряжении 0,5 В и на-
пряжении питания [/в=10 В.
При переходе к другим логическим уровням напряжений не-
обходимо позаботиться о том, чтобы UCc было не выше UBt за
Рис. 4.49. Инвертирующий и неинвертирующий КМОП-буферы (CD4009 и
CD4010A).
исключением перехода к напряжениям ниже 6 В. Емкость на-
грузки при этом не должна превышать 5000 пФ.
На рис. 4.50 показана КМОП-схема И-ИЛИ-НЕ. Транзисто-
ры из группы I образуют схему И-НЕ для высокого уровня, а
транзисторы из группы II — схему ИЛИ-НЕ для низкого уров-
ня. В действительности это две идентичные схемы, однако мы
уже знаем, что схемы И-НЕ для высокого уровня можно рас-
сматривать как схемы ИЛИ-НЕ для низкого уровня и с по-
мощью инверсии в группе I мы можем получить вторую схему
И-НЕ для низкого уровня.
Выход схемы ИЛИ-НЕ сопряжен транзисторами группы III,
которые реализуют еще одну функцию И с привлечением запре-
216
Глава 4
ЗАПРЕТ 1
Рис. 4.50. КМОП-схема И-ИЛИ-НЕ (CD4085B).
щающего входного сигнала. Только в том случае, когда этот
сигнал имеет низкий уровень, информация из схемы И-ИЛИ-НЕ
поступит на оконечные транзисторы группы IV, где логический
сигнал инвертируется еще два раза. Все входы схемы защищены
диодами, которые, однако, не показаны на рис. 4.50.
4.30.	Двунаправленный ключ
На рис. 4.51 показана схема 4016А, содержащая 4 двуна-
правленных ключа. Если на управляющий вход подается на-
пряжение высокого уровня, двунаправленный ключ запирается
и пара нижних транзисторов (вентили) превращается в двуна-
правленный переходный резистор с сопротивлением 300 Ом при
£/в=15 В. Этот вентиль может передавать с высокой степенью
линейности как аналоговые, так и цифровые сигналы.
Семейства логических схем
217
В запертом состоянии нижних транзисторов при низком уп-
равляющем напряжении (О В) сопротивление между входом и
выходом схемы достигает 75 МОм и на частоте сигнала 10 кГц
при нагрузке 10 кОм коэффициент ослабления равен — 65 дБ1).
Эта величина уменьшается с ростом частоты сигнала. Напри-
мер, при 1,25 МГц коэффициент ослабления составляет —50 дБ.
Фирма-изготовитель сообщает, что этот переключатель приме-
ним вплоть до частот 10 МГц.

Управляющий Г~
Г7 /J И
Передающие Вентили
Рис. 4.51. Четыре двунаправленных ключа в одном корпусе (4016А).
Передающий вентиль находит ряд интересных применений,
среди которых можно назвать одновременное и последователь-
ное переключение сигналов, смешивание сигналов и реализацию
трехуровневой логики.
4.31.	КМОП-серия 4000В и серия 54НС/74НС
После того как в начале 70-х годов в продаже появилась
серия 4000 фирмы RCA, разработка КМОП-схем продолжалась,
в результате чего появились улучшенные серии типа
LOCMOS-B и 4000-В.
КМОП-В-схемы имеют выходы, которые снабжены буфера-
ми, обеспечивающими лучшую передаточную характеристику и
более постоянный коэффициент разветвления по выходу. В раз-
работанных В-сериях этот коэффициент уже не зависит от уров-
п Иначе говоря, двунаправленный ключ соединяет (через сопротивление
300 Ом) и разъединяет вход с выходом, сохраняя их равнозначными, что
позволяет передавать сигналы в двух направлениях. — Прим. ред.
218
Глава 4
ня напряжения, подаваемого на логический вход схемы.
КМОП-В-схемы имеют максимальное напряжение питания
18 В и симметричные выходные характеристики, а это означает,
что комплементарные выходные транзисторы имеют идентичные-
свойства. Кроме того, серия LOCMOS-B обладает намного бо-
лее высоким быстродействием, чем ранняя КМОП-серия.
В последние годы КМОП-схемы описываются с помощью
стандартной спецификации JEDEC0, которая используется поч-
ти всеми фирмами-изготовителями разных вариантов В-серии.
МВцуоризовонный
выход
а
д
Рис. 4.52. LOCMOS-схема ИЛИ-НЕ с двумя входами и буферизованным
выходом. Для небуферизованного выхода не используется часть схемы, пока-
занная справа от звездочки * (а). На рис. (б) видно улучшение передаточной
характеристики после перехода к буферизованному выходу.
При разработке улучшенных вариантов существенно увели-
чилась и степень интеграции КМОП-схем, что привело к созда-
нию ряда сложных схем вплоть до микропроцессора (фирма
RCA). В этом отношении КМОП-схемы проходят в своем раз-
витии такой же путь, как и ТТЛ-схемы, в результате чего со-
временный разработчик логических схем получает в свое распо-
ряжение широкий набор элементов, выполняющих самые слож-
ные функции.
Серия LOCMOS, разработанная фирмой Philips, также явля-
ется одним из семейств КМОП-схем, изготовленных с использо-
ванием усовершенствованной технологии. Эта серия совместима
с КМОП-схемами других фирм-изготовителей и продается толы
JEDEC — сокращение от словосочетания Joint Electron. Device Engi-
neering Council. — Прим, перев.
Семейства логических схем
219
ко в варианте с буферными выходными каскадами. Кроме того,
по сравнению с обычными КМОП-В-схемами элементы серии
LOCMOS обладают более высоким быстродействием, большей
плотностью упаковки и имеют более высокую помехоустойчи-
вость.
На рис. 4.52, а приведен LOCMOS-элемент ИЛИ-НЕ с дву-
мя входами. Из передаточной характеристики этого элемента
Таблица 8. Сравнение ТТЛ- и LOCMOS-семейств по времени задержки
распространения, максимальной частоте запуска триггеров,
статической рассеиваемой мощности, помехоустойчивости
и коэффициенту разветвления по выходу
Характеристика	Стандартная ТТЛ-схема	Маломощная ТТ ЛШ-схема	4000	4000 LOCMOS LOCMOS		4000 LOCMOS
			Напряжение пи		тания
			5 В	10 в	15 В
Время задержки рас- пространения *(Cl=15 пФ), нс	10	10	40	20	15
Максимальная часто- та запуска тригге- ров, МГц	35	45	8	16	20
Потребляемая мощ- ность	(статичес- кая), мВТ	10	2	ю-5	10"5	10-5
Помехоустойчивость, В	1	0,8	2,25	4,5	6,75
Коэффициент разветв- ления по выходу	10	10	501)	501)	501)
’) Определен из допустимого времени задержки.
(рис. 4.52,6) следует, что характеристика переключения при-
ближается к идеальной форме. На этом же графике приведена
передаточная характеристика стандартной КМОП-схемы.
Как уже говорили выше, КМОП-схемы имеют более низкое
быстродействие, чем ТТЛ-схемы, что также следует из табл. 8,
где ТТЛ- и ТТЛШ-серии сравниваются с LOCMOS-серией
4000 фирмы Philips. Видно, что при переходе к более высокому
напряжению питания время задержки уменьшается.
На рис. 4.53 сравнивается время задержки для семейств
ТТЛ, КМОП и LOCMOS. График на рис. 4.53 отражает соотно-
шение между емкостью нагрузки и относительным временем
задержки. Из него следует, что серия LOCMOS имеет меньшее
220
Глава 4
Рис. 4.53. Относительное время
задержки как функция монтаж-
ной емкости для ТТЛ-, КМОП-
и LOCMOS-семейств.
время задержки по сравнению с остальными КМОП-сериями.
По сравнению с ТТЛ-схемами КМОП-схемы рассеивают гораз-
до меньшую мощность, по крайней мере, в статическом режиме
(в режиме постоянного тока). При увеличении частоты вход-
ного сигнала рассеиваемая мощность увеличивается вследствие
зарядки и разрядки монтажных емкостей.
Рис. 4.54. Зависимость усредненной рассеиваемой мощности ТТЛ-схем (кри-
вые 1—3) и МОП-В-схем (кривые 4—6) от частоты,
Семейства логических схем
221
На графике, приведенном на рис. 4.54, показана связь меж-
ду мощностью, потребляемой схемой, и частотой логического
сигнала на входе ТТЛ- и КМОП-В-схем. Из приведенных дан-
ных следует, что в КМОП-В-схемах потребляемая мощность
растет с увеличением частоты и тем быстрее, чем выше напря-
жение питания. Для ТТЛ-схем потребляемая мощность почти не
зависит от частоты входного сигнала. Для согласования логи-
ческих уровней между КМОП- и ТТЛ-схемами обычно исполь-
зуются КМОП-преобразователи типа 4049В и 4050В. Другие
характеристики ТТЛ-, КМОП-, ТТЛШ- и усовершенствованной
ТТЛШ-серий приведены в табл. 9.
Фирма National Semiconductor разработала быстродейст-
вующее КМОП-семейство 54НС/74НС (усовершенствованные
КМОП-схемы), совместимое по функциям и конфигурации вы-
водов корпуса с усовершенствованной ТТЛШ-серией, но с бо-
лее высоким быстродействием и меньшей потребляемой мощ-
ностью.
4.32.	Эмиттерно-связанная логика
Эмиттерно-связанная логика (ЭСЛ)—один из вариантов
логических схем, работающих в ненасыщенном режиме. ЭСЛ-
схемы обеспечивают задержки ~3—5 нс на один вентиль и ло-
гические уровни напряжения в них зависят только от отноше-
Рис. 4.55. Базовая ЭСЛ-схема фирмы Motorola.
ния сопротивлений, а не от их абсолютных значений. Кроме
того, ЭСЛ-схемы имеют низкий выходной импеданс, небольшой
разброс уровней логического напряжения (0,7—1,5 В) и хорошо
определенную помехоустойчивость для обоих уровней логиче-
ского напряжения.
Таблица 9. Сравнение характеристик КМОП- и ТТЛ-семейств
Характеристика	ТТЛ	КМОП		Маломощны© ТТЛШ	Усовершенствован- ные маломощные ТТЛШ
Напряжение питания, В	5	5	10	5	5
Коэффициент разветвления по вы- ходу: статический динамический КМОП->маломощные ТТЛШ	10 10	1000 2	1000 20	20 20	20 20
Время задержки распространения, нс	10	50 Св= 15 пФ	25	10	4
Помехоустойчивость: средняя, В гарантированная, В	1 0,4	0,45 X (7 в 1		1 0,4	1 0,4
Потребляемая мощность, приходя- щаяся на один логический элемент (статическая), мВт	10	ю-5		2	1
Температурный диапазон, °C	0—70	0—70		0—70	0—70
/°вХ, мА Лвх, мкА	—1,6 (макс.) 40 (макс.)	5-Ю-6 5-Ю-6		—0,36 (макс.) 20 (макс.)	—0,2 (макс.) 20 (макс.)
	UB =	= 5 В		ив==10 В	
/®вых» мА /‘вых, мкА	16 (мин.) —400 (мин.)	0,8 (тип.) —0,8-103 (тип.)	1,8 (тип.) —1,8-103 (тип.)	8 (мин.) —400 (мин.)	4 (мин.) —400 (мин.)
£7‘вх, В (7°вх, в (/‘вых, В (/°ВЫХ, В При токе утечки	2 (мин.) 0,8 (макс.) 2,4 (мин.) 0,5 (макс.) 16 мА	3,5 (тип.) 1,5 (макс.) 4,5 (мин.) 0,5 (макс.) 10 мкА	8,0 (мин.) 2,0 (макс.) 9,0 (мин.) 0,5 (макс.) 10 мкА	2 (мин.) 0,8 (макс.) 2,7 (мин.) 0,5 (макс.) 4 мА	2 (мин.) 0,8 (макс.) 2,7 (мин.) 0,4 (макс.)
Семейства логических схем	223*
На рис. 4.55 показана ЭСЛ-схема, которая выпускается фир-
мой Motorola под названием MECL. Транзисторы Г1—ТЗ обра-
зуют вместе с Т4 дифференциальный усилитель, который мож-
но рассматривать здесь как переключатель тока. База транзис-
тора Т4 соединена с источником опорного напряжения Uon^
обеспечивающим на эмиттере постоянное смещение, равное
Uon минус разность потенциалов между базой и эмиттером тран-
зистора Т4. Фиксированное напряжение на эмиттерном резисто-
-ив
Рис. 4.56. Базовая схема Э2СЛ.
ре обеспечивает постоянство суммы токов в транзисторах Т1
и ТЗ, с одной стороны, и Т4 — с другой.
Когда напряжение на базах транзисторов Т1—ТЗ становится
меньше опорного напряжения, эти транзисторы запираются в
полный эмиттерный ток проходит через Т4 на шину питания.
Если на одной из баз Tl, Т2 или ТЗ устанавливается положи-
тельный потенциал, ток в Т4 уменьшается. Ток через эмиттер-
ное сопротивление при этом не меняется.
Под действием тока, протекающего через один из транзисто-
ров Т1—ТЗ, потенциал их объединенного коллектора умень-
шается.
Потенциал коллектора транзистора Т4 повышается, так как
ток через этот транзистор уменьшается. С помощью эмиттерных
повторителей изменения потенциала передаются на выходы F
и F.
Рассмотренная ЭСЛ-схема реализует обе функции ИЛИ и
ИЛИ-НЕ при положительной логике, так как сигнал появляется
на ее выходе как в прямой, так и в обращенной формах.
Схема рассчитывается таким образом, что ни один из тран-
зисторов не может быть введен управляющими логическими
сигналами в режим насыщения. Поэтому она является быстро-
224
Глава 4
действующей схемой, в то же время произведение рас-
сеиваемой мощности на время задержки сигнала для нее ока-
зывается пренебрежимо малым. В других вариантах логических
схем небольшое время задержки обеспечивается в основном за
счет больших токов, которые производят быструю зарядку и
разрядку емкостей, т. е. быстро устанавливают логические уров-
ни напряжения. Из-за этих относительно больших токов су-
щественно увеличивается потребляемая мощность по сравнению
с более «медленными» схемами. Одним из типов логики, кото-
рую можно считать вариантом ЭСЛ, является ЭЭСЛ или Э2СЛ.
Она отличается от ЭСЛ тем, что эмиттерные повторители, ко-
торые в случае ЭСЛ находятся на выходе схем, теперь поме-
щаются и на входе (рис. 4.56).
В Э2СЛ логические функции реализуются с помощью эмит-
терных повторителей. При этом объединенный эмиттер соединен
с базой одного из транзисторов, входящего в состав дифферен-
циального усилителя.
4.33.	Серия ЭСЛ 10000
Эта ЭСЛ-серия обозначается так же, как ЭСЛ-П-серия и
поставляется фирмами Motorola и Signetics. Серия 10 000 ра-
ботает с отрицательным напряжением питания —5,2 В, при
этом опорное напряжение равно Uon =—1,29 В. Как видно из
рис. 4.57, опорное напряжение генерируется внутри самой логи-
ческой схемы. Высокий уровень потенциала имеет значение око-
ло —0,9 В, а низкий — около —1,75 В. Разность логических
уровней напряжения составляет -—0,85 В.
Серия 10 000 имеет несколько модификаций, отличающихся
по свойствам. Так, например, серия 10 200 обладает несколько
большим быстродействием, чем серия 10 100. Время задержки
для серии 10 100 равно 2 нс, а для серии 10 200— 1,7 нс. Мак-
симальная частота переключения в серии 10 100 равна 125 МГц,
а в серии 10 200 — 200 МГц.
На рис. 4.58, а приведена передаточная характеристика
функции ИЛИ для различных значений параметра UB, который
изменяется от —3 до —8 В. Видно, что порог, т. е. напряжение,
при котором схема переходит из одного состояния в другое, из-
меняется в зависимости от напряжения питания от —1,6 В до
—0,9 В, а выходное напряжение — от —2,2 В до —1,1 В.
При напряжении питания —5,2 В точка переключения на-
ходится при —1,29 В; величина опорного напряжения при этом
равна 5,2 В.
Усредненная передаточная характеристика для ЭСЛ-функ-
ции ИЛИ-НЕ приведена на рис. 4.58,6. Видно, что если нулевой
уровень находится выше —0,8 В, характеристики изгибаются
Семейства логических схем
225
-- 50кОм
Ь ~иВ
у	(-5,2В)
и
Рис. 4.57. Счетверенная схема ИЛИ-НЕ-ИЛИ с двумя входами в каждой схе-
ме ЭСЛ-П (комплементарные выходы).
а — логическая схема; б — принципиальная схема (10101).
в сторону более высокого выходного уровня напряжения, что
сказывается на управлении дифференциального усилителя в ре-
жиме насыщения. Последнее обстоятельство в свою очередь
влияет на быстродействие схемы. Этот эффект необходимо учи-
тывать, прежде всего в случае предварительных счетчиков, ис-
пользуемых в частотомерах, которые управляются с помощью
схем с дискретными компонентами. Амплитуда сигналов в ЭСЛ-
схемах не должна превышать уровней напряжения, указанных
в спецификациях. В серии ЭСЛ-П используются преобразова-
тели логических уровней типа 10124 (из ТТЛ в ЭСЛ) и 10125
(из ЭСЛ в ТТЛ). Неиспользуемые входы соединяются с точкой
-ив.
226
Глава 4
4.34. Генераторы и релаксационные устройства
Генераторы и мультивибраторы используются в цифровых
системах для получения тактовых и других повторяющихся сиг-
налов, для расширения и задержки импульсов, улучшения фор-
Рис. 4.58. Передаточные характеристики функций ИЛИ и ИЛИ-НЕ в ЭСЛ-П.
а —для функции ИЛИ; б — для функции ИЛИ-НЕ.
Семейства логических схем
227
В предыдущих разделах (гл. 3) уже шла речь об управляю-
щих устройствах, которые используются для организации про-
цессов цифровой обработки в соответствии с определенной вре-
менной диаграммой. Хотя цифровые схемы работают гораздо
быстрее человека, тем не менее и для них требуется временная
организация отдельных операций, следующих друг за другом.
Диаграммы представляют собой схемы, которые устанавливают
эту последовательность. Работа управляющего устройства
(контроллера) осуществляется от генератора тактовых сигналов
либо непосредственно, либо после деления частоты. Для этой
цели часто используется кварцевый генератор или же генера-
тор другого типа с несколько худшей стабилизацией.
Под релаксационными схемами мы имеем в виду семейство
мультивибраторов (в частности, несинхронизированный мульти-
вибратор для получения повторяющихся импульсных сигналов,
ждущий мультивибратор для получения одиночных импульсов
и бистабильный мультивибратор, который применяется в циф-
ровой технике в качестве запоминающего элемента). Мы рас-
смотрим также схему И-НЕ на основе триггера Шмитта. Эта
схема имеет передаточную характеристику с гистерезисом, что
позволяет получить на выходе импульсы с хорошо определен-
ными высоким и низким уровнями, когда на вход подаются пло-
хо сформированные сигналы (например, сигналы с ФЭУ или
других аналогичных детекторов).
В последующих разделах мы рассмотрим варианты всех этих
схем, изготовленных из дискретных элементов и в интегральном
варианте.
4.35.	Несинхронизированный мультивибратор
Мультивибратор состоит из двух усилителей, связанных
между собой через /?С-цепочки, причем вход первого усилителя
связан с выходом второго. Известны три типа мультивибрато-
ров: несинхронизированный, ждущий и бистабильный.
С помощью схемы, приведенной на рис. 4.59, мы опишем
принцип действия несинхронизированного, или самовозбуждаю-
щегося, мультивибратора. Пусть, например, за счет шумов на-
пряжение на базе транзистора Т1 внезапно увеличится. Это по-
вышение напряжения приведет к уменьшению напряжения на
коллекторе, которое через С1 передается на базу транзисто-
ра Т2. Уменьшение напряжения на базе транзистора Т2 приве-
дет к повышению напряжения на коллекторе, которое через С2
передается на базу транзистора ТТ. Таким образом, первона-
чальный положительный скачок напряжения будет усилен с по-
мощью обратной связи. За счет большого усиления этой схемы
228
Глава 4
возникает лавинообразный процесс, который приводит к полно-
му запиранию транзистора Т2 и насыщению транзистора Л.
Под действием скачка напряжения на коллекторе транзисто-
ра 74 база транзистора Т2 оказывается под отрицательным по-
тенциалом. Так как диод база — эмиттер Т2 заперт, конденса-
Рис. 4.59. Несинхронизированный мультивибратор.
тор СТ должен разрядиться через 7?1. Этот разряд происходит
в течение определенного времени. В процессе разряда СТ тран-
зистор Т2 будет заперт, а транзистор Т1 открыт. Однако как
только процесс разряда завершится, Т2 отопрется и лавинооб-
разный процесс начнет развиваться в обратном направлении,
в результате чего Т1 запрется, а Т2 перейдет в режим насыще-
ния. Это состояние сохраняется до тех пор, пока С2 не разря-
дится через /?2, после чего мы снова попадаем в исходное со-
стояние.
На рис. 4.60 приведены выходные характеристики транзисто-
ра. Видно, что транзистор можно использовать при очень малых
Рис. 4.60. Зависимости 7к=/(С7кэ)^
Семейства логических схем
229
значениях коллекторного тока и напряжения. Это означает, что
при опрокидывании схемы коллекторное напряжение обоих тран-
зисторов испытывает скачок, амплитуда которого практически
равна напряжению питания UB. До этой величины заряжаются
разделительные конденсаторы обоих усилителей.
Определим время, через которое вновь отопрется транзистор.
Оно равно длительности импульса, формируемого на коллек-
торе запертого транзистора. Допустим, что в момент времени /0
Рис. 4.61. Скачки напряжения на ба-
зах транзисторов Т\ и Т2.
(рис. 4.61) возникает скачок напряжения, в результате чего на
базе транзистора появляется напряжение —UB относительно
земли. Разделительный конденсатор разряжается после этого
скачка по экспоненциальному закону через сопротивление базы
(/?1 и R2 на рис. 4.59). Как только потенциал базы становится
снова положительным по отношению к земле, начинается лави-
нообразный процесс, который опрокидывает схему (момент вре-
мени /1). Возникает вопрос: когда напряжение на разделитель-
ном конденсаторе уменьшится настолько, что база становится
положительной?
Из теории электрических цепей известно, что напряжение на
конденсаторе после разряда в течение t секунд равно
(4.1)
где Uq — напряжение в начале разряда, е — основание нату-
ральных логарифмов, С — емкость конденсатора в фарадах и
R — сопротивление в омах.
Из рис. 4.61 видно, что нас интересует величина времени /,
в течение которого конденсатор, заряженный до напряжения
2UB, разрядится до напряжения UB. (Значение 2UB появляется
230
Глава 4
в связи с тем, что конденсатор разряжается от напряжения —UB
до напряжения + UB.)
В результате вместо выражения (4.1) можно написать
UB = 2UBe-‘/<*
или
С^’1пе==1п-^-.	(4.2)
Из этого соотношения находим (так как In е— 1)
t = CR\n2.	(4.3)
Отметим, что выражение (4.3) является приближенным, так
как напряжение насыщения и контактная разность потенциалов
здесь не учитываются, однако, несмотря на это, формула (4.3)
широко применяется на практике из-за ее простоты.
Крутизна переднего фронта импульса мультивибратора опре-
деляется сопротивлением коллекторного резистора и емкостью
разделительного конденсатора. Это становится очевидным из
следующего рассмотрения. Допустим, что в схеме, приведенной
на рис. 4.59, транзистор Т1 запирается так, что напряжение на
Рис. 4.62. Эмиттерный повторитель на Т2.
коллекторе этого транзистора испытывает скачок до +UB
(в этот момент открывается транзистор Т2). Диод эмиттер —
база Т2 проводит ток, и С1 заряжается через RKi. Этот заряд
требует времени, определяемого значениями С1 и /?кь Чем
быстрее заряжается С1, тем круче передний фронт положитель-
ного импульса на коллекторе транзистора Т1. Зарядку раздели-
тельного конденсатора можно ускорить, включив между соот-
ветствующим транзистором и ЛС-цепочкой эмиттерный повто-
ритель (рис. 4.62).
Что касается заднего фронта импульса, то ситуация более
благоприятна. Если на коллекторах транзисторов появляется
Семейства логических схем
231
База
Т2
Коллектор
Т2
Рис. 4.63. Эпюры напряжений в разных точках несинхронизированного муль-
тивибратора.
отрицательный скачок напряжения, потенциал базы транзисто-
ра, следящего за ним, становится отрицательным относительно
земли. Это происходит почти беспрепятственно. Необходимо
только разрядить входные и монтажные емкости, и, так как
этот разряд происходит через малое сопротивление насыщен-
ного транзистора, задержка в процессе переключения будет пре-
небрежимо малой.
Мы исходим из того, что при опрокидывании схемы на кол-
лекторе транзистора появляется скачок напряжения, амплиту-
232
Глава 4
да которого равна напряжению питания UB- Очевидно, что это
может произойти только тогда, когда транзисторы находятся
в состоянии насыщения. Важную роль при этом играет сопро-
тивление базовых резисторов R1 и R2 (рис. 4.59). Эти сопро-
тивления должны быть такими, чтобы транзистор, включенный
в режиме нормального (однонаправленного) усилителя, был
полностью отперт ((7кэ~0 В).
Крутизна фронтов импульса мультивибратора зависит и от
накопления заряда в транзисторе, которое обычно имеет место
при возбуждении усилителей. Избыточные носители заряда, на-
ходящиеся в базе, при опрокидывании схемы ограничивают ток
через коллектор, в результате чего фронт импульса становится
менее крутым. Этот эффект выступает на первый план в том
случае, когда к крутизне фронтов предъявляются достаточно
высокие требования. Крутизну фронта импульса1 можно улуч-
шить, переводя транзистор в ненасыщенный режим работы.
На рис. 4.63 показаны эпюры напряжений, которые возника-
ют в различных точках схемы мультивибратора.
4.36.	Генераторы, управляемые напряжением
В ТТЛ-семействе имеются схемы, с помощью которых мож-
но получить прямоугольные импульсы, присоединяя к этим схе-
мам внешний конденсатор или кристалл кварца. Эти ТТЛ-схемы
имеют обозначения 74LS124 и 74S124.
Обычно в корпусе DIP находятся два генератора, управляе-
мые напряжением (ГУН). Обозначения выводов из корпусов,
где размещены ИС 74LS124 и 74S124, показаны на рис. 4.64,6.
Генератор этого типа представляет собой мультивибратор с вы-
сокой частотной стабильностью; частота генератора определяет-
ся только внешним конденсатором и внутренним резистором.
Генератор имеет два входа для управления частотой выход-
ного сигнала: «регулировка частоты» и «частотный диапазон».
Кроме того, имеется вывод, с помощью которого можно управ-
лять передачей сигнала на вход, или, другими словами, с помо-
щью этого управляемого входа можно препятствовать прохож-
дению сигнала на выход схемы. Генератор при этом продолжа-
ет работать (во всяком случае в схеме ИС 74LS124).
На рис. 4.65 приведена схема ГУН, в которой используется
половина ИС 74LS124. С этой схемой связаны две внешние це-
пи, которые позволяют изменять частоту ступенчато (используя
позиционный переключатель) и непрерывно (с помощью потен-
циометра). Частота генерируемых сигналов лежит в диапазоне
0,12 Гц —30 МГц для 74LS124 и 0,12 Гц —85 МГц для
74S124. Если величина емкости внешнего конденсатора Свнеш
a
б
Рис. 4.64. Выводы схемы 74LS124. В корпусе ИС размещены два ГУН. Выра-
батываемый сигнал появляется на выходе, когда на разрешающем входе имеет-
ся напряжение низкого уровня. Если на этот вход подается напряжение высо-
кого уровня, то на выходе схемы устанавливается постоянное напряжение
высокого уровня.
+5В	+5В
100 пФ
0,1 мкФ
^Онвш 12
16 15
___1д_
Диапазон
Частота
Рис. 4.65. ГУН с ИС 74LS124.
ПЛ-П_
БыхоО
234
Глава 4
нам известна, частота генерируемых сигналов вычисляется по
формуле
для 74LS124
о внеш
И
^5X10^ для 74S124,
''Внеш
где fo — частота в герцах и Свнеш — емкость в фарадах. Коэф-
фициент заполнения импульса при Свнеш = 8,34-500 пФ равен
50% (74LS124). Под этим коэффициентом, или рабочим цик-
лом, мы понимаем отношение длительности импульса к его
периоду (1/fo), выраженное в процентах.
Питание генераторной и синхронизирующей частей схемы
(разрешающие входы) осуществляется раздельно, чтобы обес-
печить эффективную изоляцию между обеими частями схемы.
Она требуется также и для того, чтобы исключить влияние на
логические уровни напряжений. Внутренняя схема синхрониза-
ции выполнена так, что при включении выхода длительность
первых импульсов не уменьшается, т. е. разрешающий вход дей-
ствует только на фронт соответствующего импульса.
ГУН можно использовать в качестве кварцевого генератора,
заменяя внешний конденсатор на кристалл кварца. При этом
напряжение питания генератора, по крайней мере для ИС
74LS124, необходимо уменьшить до +3 В. Кристалл кварца
с последовательным резонансом должен работать на основной
частоте, а не на гармониках. Эквивалентное последовательное
сопротивление кристалла кварца не должно превышать 200 Ом.
Максимальная частота, на которой работает генератор с кри-
сталлом кварца, равна 10 МГц для 74LS124 и 40 МГц для
74S124. ГУН-эквивалентом схемы 74LS124 является ИС
74LS629.
4.37.	Ждущий мультивибратор
Ждущий мультивибратор, называемый также одновибрато-
ром, является триггерной схемой, которая генерирует импульс
под действием внешнего управляющего сигнала. Его схема при-
ведена на рис. 4.66. Связь между транзисторами Т1 и Т2 осу-
ществляет /?С-цепочка, а связь между Т2 и Т1 является гальва-
нической. Параметры элементов схемы подобраны таким обра-
зом, чтобы транзистор Т2 работал в насыщенном режиме. Так
как икэ2 практически совпадает с потенциалом земли, то Т1 за-
перт. Это состояние является устойчивым. При подаче на вход
схемы положительного импульса транзистор Т1 на короткое
время отпирается, напряжение на коллекторе этого транзистора
Семейства логических схем
235
уменьшается и этот скачок напряжения через С2 передается на
базу транзистора Т2. При этом Т2 запирается и икэ2 увеличи-
вается до
Положительный скачок напряжения С/Кэ2 усиливает действие
управляющего импульса. В результате развивается лавинооб-
разный процесс, приводящий к квазиустойчивому состоянию,
в котором транзистор Т2 заперт, а Т1 открыт. Запирание Т2
происходит под действием отрицательного скачка напряжения;
диод база — эмиттер этого транзистора не проводит ток, а С2
начинает разряжаться через /?1 по экспоненциальному закону,
и напряжение на правой обкладке стремится к + £7в.
Время, в течение которого транзистор Т2 заперт, определяет-
ся величинами С2 и /?1 и вычисляется по формуле
t C2R\ In 2.
Эта приближенная формула выводится так же, как и для не-
синхронизированного мультивибратора. Как только напряже-
ние на базе транзистора Т2 становится выше потенциала земли,
он открывается снова и схема возвращается в исходное состоя-
ние.
На рис. 4.67 приведены эпюры напряжений в различных точ-
ках ждущего мультивибратора, когда схема запускается нере-
гулярно повторяющимися треугольными импульсами напряже-
ния. Из рисунка следует, что на коллекторе транзистора Т2
формируется положительный импульс. Условия формирования
фронтов такие же, как и в случае несинхронизированного муль-
тивибратора.
Время восстановления схемы определяется величинами 7?Ki
и С2. Если они велики, то пройдет относительно много времени,
прежде чем С2 снова зарядится до напряжения UB. Во время
этого заряда схема внешним импульсом не запускается. Более
того, если конденсатор не заряжен до напряжения UB, приве-
236
Глава 4
+
Зстцска.-
юищи 1
импульс
+
п____I----1____1----1___________rZZZL
/7 и
Рис. 4.67. Эпюры напряжений в различных точках одновибратора.
денная выше формула для вычисления длительности импульса
становится непригодной.
Заряд этого конденсатора, который определяет время вос-
становления схемы после опрокидывания, может быть ускорен
с помощью эмиттерного повторителя по аналогии с самовозбуж-
дающимися мультивибраторами. Эмиттерный повторитель мож-
Семейства логических схем
237
но включить между /?С-цепочкой и входом второго транзистора
(рис. 4.68). Усиление по току а' в эмиттерном повторителе поз-
воляет выбрать сопротивление утечки большим примерно в
а' раз по сравнению с рассмотренным выше случаем. При со-
хранении длительности импульса емкость Сх уменьшится
в а' раз и конденсатор будет заряжаться быстрее (через 7?к1)
до напряжения U в-
4.38.	Одновибраторы в ТТЛ-схемах
В составе ТТЛ-семейства имеются ИС, которые разработа-
ны специально для получения одиночных импульсов. Эти ИС
имеют следующие обозначения: 74123, 74L123 и 74LS123. На
рис. 4.69 приведено расположение выводов ТТЛ-одновибратора.
В одном DIP-корпусе находятся два одновибратора, которые
можно запустить повторно, т. е. во время формирования импуль-
са на них можно подать новый запускающий сигнал, после ко-
торого схема будет запущена заново.
На рис. 4.70 показан одновибратор на основе ИС 74LS123
с добавлением компонентов. Его можно запустить и возвратить
в исходное состояние с помощью внешних сигналов, подавае-
Рис. 4 68. Схемы одновибраторов, в которых с помощью эмиттерного повтори-
теля достигаются короткие времена нарастания.
мых на входы Л, В и С. В функциональной таблице показано,
как реализуются эти режимы.
Запуск происходит при подаче на вход А сигнала низкого
уровня (A(L)) и одновременно сигналов высокого уровня на
входы В и С (В(Н) и С (//)). Схема также запускается и сиг-
налами В(77), Л (В) и В(Н). Наконец, схема может быть запу-
щена при подаче импульса высокого уровня на вход «установка
нуля» при A(L) и В(Н). Это возможно потому, что входная
схема реализует функцию ИЛИ. Восстановление исходного со-
238
Глава 4
milspec
Рис. 4.69. Выводы ИС 74LS123 (два одновибратора в одном корпусе DIP).
Рис. 4.70. Одновибратор на ИС 74LS123 с повторным запуском.
стояния одновибратора производится сигналом низкого уровня
через вход «установка нуля».
На рис. 4.71 приведена временная диаграмма, из которой
видно, что при наличии положительного импульса на входе В,
когда мы имеем A(L) и С (Я), схема также запускается, при
этом на выходе Q возникает положительный импульс длитель-
Семейства логических схем
239
ностью, зависящей от величин R и СВНеш. Если мы подадим на
вход В второй стартовый импульс, длительность выходного им-
пульса увеличится, потому что еще до окончания первого вход-
ного импульса на него наложится второй импульс. Начиная
с переднего фронта второго стартового импульса, возникает но-
вый квазиустойчивый цикл.
Импульс подтор-
ного запуска
вхой
Вшой
ь*--------
I
।	I
Н---------и Выходной сигнал
дез повторного запуска
ВХОО |	|____________________________________
Установка нуля
Выхов |
ВыхоОной сигнал
О
Рис. 4.71. Выходные сигналы одновибратора с повторным запуском.
а —запуск цикла одновибратора; б — восстановление цикла одновибратора. Повторный
запуск можно начать не ранее, чем спустя четверть цикла одновибратора.
На рис. 4.71 также показано, что случится, если мы во вре-
мя квазиустойчивого состояния подадим импульс установки
нуля. Видно, что, как только этот импульс достигнет низкого
уровня, рабочий цикл прекратится.
Длительность выходного импульса, как уже говорилось вы-
ше, определяется величинами R и Свнеш. Если Свнеш>1000 пФ,
для вычисления длительности импульса на выходе схемы
74LS123 можно использовать следующую формулу:
^вых = 0>45/?Свнеш*
Если сопротивление выражается в килоомах и емкость в пи-
кофарадах, длительность импульса будет измеряться в нано-
секундах.
240
Глава 4
Для СВнеш<1000 пФ длительность импульса определяют по
графику, приведенному на рис. 4.72. Минимальная длительность
фронтах нарастания запускающих импульсов ^0,1 В/мкс. Одно-
вибраторы с запускающим входом, снабженным триггером
Шмитта, т. е. ИС 74221 и 74LS221, работают с допустимыми
фронтами нарастания запускающих импульсов <4 В/с. Свой-
ства и режимы работы триггера Шмитта описаны в разд. 4.41.
4.39.	Одновибраторы и мультивибраторы
на основе ИС NE 555
В течение ряда лет фирма Signetics разрабатывала схему,
которая позволяла бы с помощью добавления небольшого чис-
ла элементов собрать такие схемы, как одновибратор и мульти-
вибратор. На рис. 4.73 приведена функциональная схема ИС
NE 555, состоящей из двух компараторов в аналоговом исполне-
нии, одного триггера, разрядного транзистора и оконечного кас-
када.
Два компаратора управляют работой триггера. Если на ин-
версном входе компаратора II появляется отрицательный сиг-
нал, опорное напряжение на другом входе (1/3 UB) переводит
триггер в состояние «1» и транзистор запирается. Через про-
исходит заряд емкости СВНеш до тех пор, пока не будет достиг-
Семейства логических схем
241
нуто пороговое напряжение компаратора I (2/3 (7в). Если на-
пряжение на неинверсном входе этого компаратора становится
выше порогового напряжения, триггер возвращается в исходное
состояние. Разрядный транзистор отпирается, и Свнеш разря-
жается.
Рис. 4.73. Функциональная ИС NE 555. [7? = 5 кОм.]
Как видно из этого рассмотрения, с помощью ИС NE 555
легко сформировать схемы одновибратора и мультивибратора.
Мультивибратор получим, если соединим точки 2, 6 и 7 с
цепью, состоящей из двух резисторов, конденсатора и диода
(рис. 4.74). Заряд емкости Свнеш происходит через Ra и D. Вся-
кий раз, когда напряжение на конденсаторе превышает 2/3 Ub,
триггер переходит в состояние 0 и емкость разряжается через
Rb и Л, при этом D заперт. Этот разряд продолжается до тех
пор, пока не будет достигнут пороговый уровень компаратора II
(1/3 UB). Если напряжение становится ниже этого порога, триг-
гер переходит в состояние 1 и емкость снова заряжается.
Этот повторяющийся процесс появления треугольного сигна-
ла в точках 2 и 6 обеспечивает прямоугольный сигнал на выхо-
242
Глава 4
де схемы (точка 3). Схему можно использовать в качестве ГУН,
если подать на вывод 5 управляющее напряжение.
Одновибратор получим в том случае, когда на вход 2 пода-
дим напряжение выше 1/3 UB. Благодаря тому, что в точке 2
создано положительное напряжение, триггер постоянно нахо-
дится в состоянии 0 и разрядный транзистор отперт. Схема на-
Рис. 4.74. ИС NE 555 в качестве мультивибратора. (4 — коэффициент заполне-
ния импульса.)
ходится в устойчивом состоянии. Однако, если через конденса-
тор С1 (рис. 4.75) мы подадим в точку 2 отрицательный им-
пульс, уровень напряжения в этой точке на короткое время ста-
нет ниже уровня переключения, триггер перейдет в состояние 1
и на выходе 3 появится напряжение высокого уровня. Конден-
сатор Свнеш заряжается до тех пор, пока не будет превышен
верхний порог (2/3 UB) и триггер не вернется в исходное со-
стояние. Транзистор Т1 начинает снова проводить ток, и Свнеш
разряжается. Этим процесс завершается.
Соотношение между длительностью импульса на выходе и
параметрами /?С-цепочки можно записать в следующем виде:
t = 1 ,Ц?дСвнеш,
Семейства логических схем
24»
где t — длительность импульса в секундах, a RA и Свнеш —
в омах и фарадах соответственно.
Если ИС NE 555 используется в качестве несинхронизиро-
ванного мультивибратора, для получения симметричного прямо-
угольного сигнала необходимо добавить второй резистор (Rb)
в цепь, задающую частоту генерации импульсов. Очевидно, что
Рис. 4.75. ИС NE 555 в качестве одновибратора.
этот резистор замедляет разряд Свнеш, поэтому увеличивается
длительность импульса. Импульсы с коэффициентом заполнения
50% получаются при	при этом параллельно Rb включа-
ется диод. Для несинхронизированного мультивибратора
(рис. 4.74) выполняется следующее соотношение между часто-
той следования импульсов, R и Свнеш во внешней /?С-цепочке:
г_______1,44
(Ra 4" Rb) б внеш ’
где частота дана в герцах, если RA и Rb выражены в омах, а
б'внеш в фарадах.
ИС NE 555 может обеспечить на выходе ток для внешнего
потребления до 200 мА. Напряжение питания в месте располо-
жения вывода ИС необходимо шунтировать с помощью сглажи-
244
Глава 4
РазряО [7		й\+ив			
Порог [7		7] Разряд			
Упробл. г- чапряж. 12.		7з\Порог			
Устано67гт кануля &-	NE556	—ЛНпрабл ’1\напряж	Земля [7	Ч	)	1W
выход [7		-ттлУстаноВ- 124 к а нуля	запуск [7	NE355	7] Разряд
Запуск [7		7]Выход	Выход [7		7] Порог
Земля [7		J\3anycx	Устаноб-гт ка нуля 1—-		yi Упрабл. 3-4 на пряж.
а	О
Рис. 4.76. Выводы ИС NE 556 (а) и NE 555 (б) (вид сверху).
а —в корпусе DIP (2XNE 555) с 14 выводами, б —в корпусе DIP с 8 выводами.
вающего конденсатора емкостью ^0,1 мкФ. На рис. 4.76 пока-
заны выводы ИС NE 555. Отметим, что ИС NE 556 содержит
две схемы типа NE 555 (рис. 4.76,6).
4.40.	Бистабильный мультивибратор (триггер)
На рис. 4.77 показан бистабильный мультивибратор (или
триггер). Схема имеет два устойчивых состояния. Управляющие
(запускающие) сигналы обеспечивают переход мультивибрато-
ра в одно из этих состояний.
Допустим, что транзистор Т2 в схеме, приведенной на
рис. 4.77, находится в режиме насыщения. В этом случае па-
дение напряжения на этом транзисторе почти равно нулю. Вы-
Семейства логических схем
245
ход транзистора Т2 соединен с входом (базой) транзистора И.
В результате Т1 заперт, а в цепи коллектора протекает
только небольшой ток утечки, которым можно пренебречь. Так
как Т1 заперт, база транзистора Т2 управляется через /?К1 и /?1.
Видно, что в таком состоянии схема действительно устойчива.
То же самое можно сказать и о состоянии, в котором Т\ насы-
щен, а Т2 заперт.
Схему, приведенную на рис. 4.77, можно «опрокинуть», если
подать на базу проводящего транзистора отрицательный запус-
кающий импульс. В этом случае тот транзистор, который нахо-
дился в режиме насыщения, запрется, а второй транзистор пе-
рейдет в режим насыщения.
Указанные на схеме емкости являются так называемыми
ускоряющими конденсаторами, которые служат для облегчения
перехода из одного состояния триггера в другое. Они выполня-
ют в какой-то степени роль памяти0 и обеспечивают крутые
фронты при опрокидывании схемы. Триггеры широко применя-
ются в качестве элементов ЗУ в ЭВМ, причем в настоящее вре-
мя большей частью в виде ИС.
Процесс опрокидывания схемы требует определенного вре-
мени. Важными факторами, которые ограничивают быстродей-
ствие триггерных схем, являются накопление носителей заряда,
коллекторные емкости и время переноса носителей заряда в ба-
зе. Накопления носителей заряда можно избежать, исключив
работу транзисторов в режиме насыщения. В этом режиме
в базе присутствует избыток носителей заряда, которые поддер-
живают ток через коллектор еще некоторое время после пере-
ключения.
Емкость коллектора сильно зависит от величины используе-
мого обратного напряжения. Чем выше это напряжение, тем
меньше емкость коллектора. В пограничном слое между кол-
лектором и базой имеется область, из которой под действием
электростатических сил удалены все свободные носители заряда.
Она называется обедненной зоной. Размер ее изменяется в за-
висимости от величины прикладываемого напряжения, т. е. рас-
тет с увеличением обратного напряжения смещения. Обеднен-
ную зону можно рассматривать как обычный конденсатор. Чем
выше напряжение обратного смещения, тем меньше емкость это-
го конденсатора.
Емкость коллектора и монтажные емкости заряжаются до
требуемого положительного напряжения тем быстрее, чем выше
° При опрокидывании схема переходит через промежуточное состояние
неустойчивого равновесия. При отсутствии емкостей с равной вероятностью
было бы возможно как опрокидывание, так и возвращение в исходное состоя-
ние. Напряжения на емкостях создают асимметрию, обеспечивающую возмож-
ность опрокидывания. — Прим. ред.
246
Глава 4
напряжение питания, к которому подключены /?К1 и /?К2. В слу-
чае положительного скачка выходного сигнала повышение на-
пряжения питания обеспечивает более крутые фронты. После
того как напряжение на коллекторе достигнет требуемого поло-
жительного уровня, следует прекратить его дальнейшее повы-
шение с помощью ограничивающих диодов, связанных со вто-
рым источником более низкого напряжения, или же с помощью
стабилитронов.
Рис. 4.78. 7?5-триггер.
а — из схем И-НЕ; б — из схем ИЛИ-НЕ.
Триггер легко может быть построен из других логических
схем, например из двух схем И-НЕ или ИЛИ-НЕ в каскадном
включении, при этом выход второй схемы соединяется со вхо-
дом первой, как показано на рис. 4.78. Триггер из схем И-НЕ
запускается отрицательными сигналами, а триггер из схем
ИЛИ-НЕ — положительными. При анализе характеристик таких
триггеров в т. 2 мы еще вернемся к работе этих схем, так как
на их основе разработан ряд других триггеров, каждый из кото-
рых имеет отличительные особенности. Так, например, наряду
с /?5-триггерами (рис. 4.78) существуют тактируемый /?5-триг-
гер, /К-триггер с запуском от фронта импульса, а также D-триг-
гер.
Основой всех этих схем является бистабильный мультивиб-
ратор.
4.41.	Триггер Шмитта
Триггер Шмитта является схемой, на выходе которой можно
получить прямоугольные импульсы при входном сигнале произ-
вольной формы. Схема построена так, что в импульсную форму
Семейства логических схем
247
Рис. 4.79. Эпюры напряжений в различных точках триггера Шмитта,
преобразуются только те сигналы, текущее значение которых
превышает некоторую заданную величину. Таким образом, для
нее имеется входной порог по напряжению.
Допустим, что мы управляем работой этой схемы с помощью
синусоидальных сигналов (рис. 4.79). В этом случае триггер
Шмитта будет запускаться, если мгновенное значение входного
напряжения превысит определенный порог, например +1 В. На
рис. 4.80 приведена конкретная схема триггера Шмитта. Поро-
говое значение напряжения устанавливается в ней с помощью
Рис. 4.80. Триггер Шмитта.
248
Глава 4
потенциометра /?2. В нормальном режиме Т\ заперт, а Г2 на-
ходится в состоянии насыщения, обеспечивая на R3 довольно
большую разность потенциалов. Выбирая соответствующие па-
раметры входного делителя напряжения, можно добиться, что-
бы эмиттер транзистора Т\ имел положительный потенциал от-
носительно базы, т. е. чтобы этот транзистор был действительно
заперт. Как только мгновенное значение амплитуды входного
сигнала превысит порог, потенциал базы транзистора Т1 ста-
новится положительным относительно эмиттера, и схема опроки-
дывается. Поскольку потенциал базы положителен, транзис-
тор Т1 начинает проводить, а Т2 запирается. Если /?к1=/?к2,
то на R3 возникает та же разность потенциалов, что и ранее.
Это означает, что схема возвратится в первоначальное со-
стояние, если мгновенное значение входного напряжения станет
меньше порога.
Если /?К2>/?к1, триггер возвращается в исходное состояние
при более высоком потенциале на входе по сравнению с потен-
циалом, при котором он переключается. Очевидно, что уровень
дискриминации на входе схемы можно установить с помощью
соответствующего делителя напряжения (/?2).
Оценим приближенно параметры элементов триггера
Шмитта.
Допустим, что 7?к1 = Rk2 = 10 кОм и схема не должны запус-
каться сигналами с мгновенным значением ниже 2,5 В. В этом
случае напряжение на R3 должно быть не менее 2 В. Если Т2
полностью открыт, при напряжении питания 6 В падение напря-
жения на /?К2 будет равно
=	t/. =6В—2В = 4В.
Коллекторный ток в транзисторе Т2 равен
=	—^э)/^к2 = ^,4 мА.
Для обеспечения этого тока через переход база — эмиттер в Т2
должен течь ток
^к2 = 0Д1 мА.
Здесь принято, что а7 = 40.
Так как Т1 заперт, тот же ток должен протекать через /?К1
и /?4 от источника UBi т. е.
(^В—+	UЯэ)/а ^к2>
или
= а' Rb2
и если /?к1 = /?к2, то
R4 = (a' — 1)	= 39-104 Ом=390 кОм.
Семейства логических схем
249
В этом практическом методе расчета мы пренебрегаем контакт-
ной разностью потенциалов £7бЭ2 и напряжением насыщения
U нас-
4.42.	Схема И-НЕ с входным триггером Шмитта
Если использовать триггер Шмитта в качестве входного уси-
лителя ТТЛ-схемы И-НЕ, получится схема И-НЕ с гистерезисом
в передаточной характеристике. Рассмотрим две передаточные
характеристики (прямая и обратная) для обычной ТТЛ-схемы
И-НЕ (рис. 4.81, а) и для И-НЕ с триггером Шмитта на входе
(рис. 4.81,6).
Для обычной ТТЛ-схемы И-НЕ с ростом напряжения на вхо-
де от низкого уровня до Uв при переходе через среднее значе-
ние + 1,4 В выходное напряжение уменьшается скачком с высо-
кого уровня до низкого (+0,2 В). Если входное напряжение
уменьшается с +3,3 В до низкого уровня, то в точке +1,4 В
происходит переключение выходного напряжения с низкого на
---------V
оА----------->
Uh. В
а
0,9
О
// л
Рис. 4.81. Передаточная характеристика ТТЛ-схемы И-НЕ (а) и схемы И-НЕ
с триггером Шмитта на входе (б).
высокий уровень. Таким образом, как переход с низкого уровня
на высокий, так и переход с высокого уровня на низкий на вы-
ходе происходит при одинаковом уровне переключения 1,4 В.
Это напряжение называется средним уровнем переключения
схемы И-НЕ.
Если же на входе схемы И-НЕ включен триггер Шмитта,
указанные выше уровни переключения оказываются сдвинутыми
друг относительно друга (рис. 4.81,6). При увеличении вход-
ного напряжения, начиная с низкого уровня и выше, переход
с высокого уровня на низкий на выходе происходит при +1,7 В,
а переход с низкого уровня на высокий — при напряжении
0,9 В. В результате на передаточной характеристике появляет-
ся петля гистерезиса.
250
Глава 4
Интерфейс Оля преойразобания
им пульс об с произвольными фрон-
тами б стандарт ТТЛ
Рис. 4.82. Схема И-НЕ с входным триггером Шмитта в качестве формирова-
теля импульсов.
а — функциональная; б — эпюры напряжений.
Этот гистерезис в передаточной характеристике обеспечивает
большое значение помехоустойчивости для схемы И-НЕ, так
как для входного напряжения низкого уровня (среднее значение
0,2 В) это значение равно 1,5 В, а для напряжения высокого
уровня — 2,4 В (для обычной ТТЛ-схемы эти значения равны
1,2 и 1,9 В соответственно).
Схемы И-НЕ с входным триггером Шмитта предназначены
в первую очередь для применений, в которых ожидается высо-
кий уровень помех, например при передаче сигналов по относи-
тельно длинным линиям связи. Кроме того, как следует из пре-
дыдущего раздела, в этих схемах за счет действия внутренних
связей возникает такое полезное качество, как спонтанное пере-
ключение. В результате входной импульс с «плохой» формой
преобразуется в импульс с хорошо определенными высоким и
низким уровнями и крутыми фронтами. Поэтому схемы И-НЕ
Семейства логических схем
251
+5В
ftx74L8132
а
Рис. 4.83. Схема И-НЕ с входным триггером Шмитта в качестве порогового
детектора.
а — функциональная; б — эпюры напряжений.
с триггером Шмитта на входе следует применять в качестве
формирователей или преобразователей, которые преобразуют
например, синусоидальные сигналы в сигналы прямоугольной
формы. На рис. 4.82 произвольный сигнал с пологими фронта-
ми, поступающий с выхода фоторезистора, преобразуется в им-
пульсный сигнал со стандартными ТТЛ-уровнями напряжения и
крутыми фронтами. На диаграмме оба уровня переключения
схемы И-НЕ с входным триггером Шмитта обозначены как
U 74- И U Т—
Схема И-НЕ с входным триггером Шмитта используется
наряду с обычным триггером Шмитта в качестве порогового де-
тектора. Из рис. 4.83 видно, что, когда вершина входного сиг-
нала проходит через уровень С7т+, на выходе схемы возникает
напряжение низкого уровня, а при уменьшении входного напря-
жения ниже U т— триггер переключается на высокий уровень.
Видно также, что здесь происходит спонтанное переключение
с крутыми фронтами, в то время как входной сигнал представ-
ляет собой произвольный импульс с пологими фронтами.
252
Глава 4
+5В
Рис. 4.84. Мультивибратор на основе схемы И-НЕ с входным триггером
Шмитта.
а — схема генератора; б — эпюры напряжений.
За счет эффекта взаимной связи схему И-НЕ с входным
триггером Шмитта можно легко превратить в генератор импуль-
сов (рис. 4.84). Для этого требуются только два дополнитель-
ных элемента — резистор и конденсатор СТ. В одном корпу-
се DIP обычно размещаются 4 схемы И-НЕ с входными тригге-
рами Шмитта (74132, 74LS132), поэтому мы можем реализо-
вать 4 отдельных генератора в одном корпусе (рис. 4.85).
Неиспользуемые входы И-НЕ в ИС 74LS132 соединяются
с источником питания +5 В. Для стандартных ТТЛ-схем это
Семейства логических схем
253
Рис. 4.85. Схема И-НЕ (74LS132) с входным триггером Шмитта и схема НЕ
(74LS14) с входным триггером Шмитта.
+ иип
соединение производится через резистор с сопротивлением
1 кОм, причем к этому резистору можно присоединить все сво-
бодные входы схемы И-НЕ.
Принцип действия генератора на основе схемы И-НЕ с вход-
ным триггером Шмитта заключается в следующем. Когда ем-
кость разряжена, напряжение на входе схемы И-НЕ имеет низ-
кий уровень, а на выходе — высокий уровень. Затем емкость за-
ряжается через до тех пор, пока не будет превышен уровень
и на выходе появится напряжение высокого уровня. В ре-
зультате конденсатор начнет разряжаться, пока не достигнет
254
Глава 4
уровня [7т_. Схема И-НЕ снова переключается, и на выходе по-
является высокий уровень, после чего снова происходит заряд
конденсатора до уровня t7r+, т. е. процесс повторяется. При
этом на входе схемы возникают треугольные импульсы, а на
выходе — импульсы симметричной формы, которые могут непо-
средственно запускать ТТЛ-схемы.
Для того чтобы с помощью такого генератора можно было
вырабатывать импульсы низкой частоты, к основной схеме до-
бавляется эмиттерный повторитель с транзистором р — п — р-
типа, который позволяет увеличить до 10 кОм (рис. 4.86).
Рис. 4.86. Мультивибратор на основе
схемы И-НЕ с входным триггером
Шмитта.
Таким образом, с помощью относительно небольшой емкости
удается обеспечить малую частоту следования импульсов. На
рис. 4.87 приведен еще один пример применения схемы И-НЕ
с входным триггером Шмитта в качестве расширителя импуль-
сов. Этот триггер управляется ТТЛ-схемой с окрытым коллек-
тором, параллельно которому включен конденсатор. Когда тран-
зистор не проводит ток, конденсатор заряжается через внутрен-
нюю входную цепь схемы И-НЕ и его потенциал стремится
к +17в. Однако в момент превышения порога UT+ потенциал
на выходе схемы И-НЕ понижается. В результате заряда па-
раллельного конденсатора входное напряжение достигает поро-
гового значения после некоторого времени задержки, вследст-
вие чего первоначальный узкий импульс преобразуется на вы-
ходе схемы И-НЕ с входным триггером Шмитта в более широ-
кий импульс.
4.43.	Пробой промежутка база — эмиттер
в мультивибраторе на дискретных элементах
Отрицательный скачок напряжения, возникающий на кол-
лекторе транзистора при работе всех типов мультивибраторов,
передается на базу соответствующих транзисторов. Амплитуда
Семейства логических схем
255
Выход с откры-
тым коллектором
Выхой
Рис. 4.87. Схема И-НЕ с входным триггером Шмитта в качестве расширителя
импульсов.
этого скачка не должна превышать 8 В в связи с опасностью
пробоя промежутка база — эмиттер в планарных транзисторах.
Это означает, что в схемах с такими транзисторами нельзя при-
менять источники питания с напряжением выше 4-9 В.
При более высоком напряжении питания необходимо вклю-
чать последовательно с базой транзистора защитный диод,
который предотвращает пробой. Дополнительная контактная
разность потенциалов 0,6 В изменяет соотношение между шири-
ной импульса и величинами R и С. На рис. 4.88 приведена схе-
ма несинхронизированного мультивибратора с защитными дио-
дами.
4.44.	Корпусы ИС
Цифровые ИС изготавливаются в корпусах разных типов.
В частности, известны плоский прямоугольный корпус с пла-
нарными выводами, керамический DIP-корпус и пластиковый
DIP-корпус с 8, 14, 16, 18, 20, 24, 28, 40, 50 и 64 выводами.
256
Глава 4
Плоский корпус был разработан одним из первых в истории
техники ИС и применялся в тех случаях, когда требовалось
обеспечить высокую надежность. Чаще всего этот корпус при-
меняется в сочетании с пленочной технологией монтажа. Он
изготавливается как из металла, так и из керамики. Оболочка
корпуса герметизирована, поэтому влага внутрь корпуса прак-
тически никогда не попадает. Выводы направлены параллельно
подложке и поэтому их труднее монтировать на печатной пла-
те, чем выводы DIP-корпусов, которые были разработаны спе-
циально для быстрого и удобного монтажа.
На рис. 4.89 показаны плоский корпус и операции его мон-
тажа с предварительно изогнутыми выводами. Возможен также
планарный монтаж без предварительного изгибания выводов
(рис. 4.89,в). Этот метод используется для монтажа плоских
корпусов на печатных платах с тонкопленочным покрытием и
соединительными линиями.
Корпусы типа DIP известны в пластиковом и керамическом
исполнении. Керамические корпусы применяются для монтажа
ИС с высокой рассеиваемой мощностью, например для монтажа
статических запоминающих устройств с произвольным досту-
пом.
Керамические DIP-корпусы изготавливаются иногда как пла-
стиковые DIP-корпусы и известны под названием cerDIP. В не-
сколько более дорогом варианте оболочка этих DIP-корпусов
изготовлена из слоев керамики, между которыми имеются золо-
ченые выводы с коваровыми колпачками на концах. Выводы
DIP-корпусов этого типа припаяны сбоку (технология боковой
пайки).
Корпус cerDIP состоит из керамического основания и кера-
мической оболочки, которые привариваются друг к другу стек-
лом после того, как внутри смонтирована рамка с DIP-вывода-
ми и кристаллом ИС. Слой стекла обеспечивает герметизацию
Семейства логических схем
257
нннО:
в
Рис. 4.89. Плоский корпус и методы его монтажа*
а — плоский корпус с планарными выводами; б — монтаж на печатной плате с взогну»
тыми выводами; в — монтаж без предварительного изгибания выводов.
внутренней полости, где располагается кристалл ИС. Корпус
cerDIP более прост в изготовлении, чем керамический корпус
с боковой пайкой и поэтому значительно дешевле.
Более распространен пластиковый DIP-корпус, который изго-
тавливается по той же схеме, что и cerDIP, но вместо стекла
здесь применяется эпоксидная смола, которая выдерживает от-
Рис, 4.90. DIP-корпусы.
а — пластиковый; б — cerDIP; в — керамический корпус с боковой пайкой; 2 монтаж*
на печатной плате.
258
Глава 4
носительно высокую температуру, поэтому при пайке с помощью
паяльника или в ванне корпус этого типа не деформируется.
Кристалл ИС помещен в полости и его выводы присоединя-
ются к монтажной рамке без закрепления в эпоксидной смоле.
Если проводники будут проходить через пластик, возникнет воз-
можность их разрыва под действием перепада температур, что
связано с неодинаковыми коэффициентами теплового расшире-
ния эпоксидной смолы и металла. Именно по этой причине
применяется свободное размещение кристалла ИС в полости.
Ряды выводов DIP разделены промежутком шириной 7,62
или 15,24 мм. В случае 8, 14, 16, 18 и 20 выводов DIP эта шири-
на равна 7,62 мм, при большем числе выводов она увеличивается
до 15,24 мм. Выводы покрыты слоем золота, олова или никеля,
который обеспечивает высокое качество пайки в ванне с соот-
ветствующим флюсом. Пластиковые DIP-корпусы также герме-
тизированы, чтобы в нормальных условиях влага не могла по-
пасть внутрь корпуса.
На рис. 4.90 показан набор DIP-корпусов в различном испол-
нении, а также некоторые данные о размерах выводов ИС и
монтажных отверстий в печатной плате.
Тип корпуса для данной ИС обычно указывается в специфи-
кации. Большинство фирм-изготовителей использует для этого
последнюю букву (или букву и цифру) в наименовании ИС.
Например, в случае схемы SN7442AN буква N означает, что
применен пластиковый корпус. Буквы J и F означают cerDIP,
а Т или W используются для обозначения плоского корпуса
(Т — металлический, W — керамический).
Эта система обозначений применяется для ИС фирмы Texas
Instruments. Другие фирмы-изготовители применяют другие си-
стемы обозначений, поэтому, заказывая ИС, необходимо пред-
варительно изучить ее описание по фирменному каталогу. Эти
описания можно также найти в справочниках по ИС.
Новым типом корпуса является кристаллодержатель, кото-
рый базируется на новой технологии монтажа соединений.
В этом варианте монтаж соединений производится со всех сто-
рон кристаллодержателя. Корпус ИС имеет квадратную форму,
что позволяет реализовать более плотный монтаж на поверх-
ности печатной платы. Кристаллодержатель представляет собой
стандартный тип корпуса для ИС недалекого будущего.
Глава 5
РЕКОМЕНДАЦИИ ПО РАЗРАБОТКЕ
И МОНТАЖУ ЛОГИЧЕСКИХ СХЕМ
5.1.	Шины заземления и напряжения питания
При анализе различных схем мы исходим из того, что для
их питания используются идеальные источники напряжения
(без выбросов и колебаний), хотя на практике это далеко не
так.
Общая шина схемы, которая обычно обозначается как логи-
ческая земля, должна быть выполнена в виде эквипотенциаль-
ного проводника, т. е. проводника с нулевым собственным импе-
дансом. На практике это условие обычно не выполняется даже
в том случае, когда общую шину заземления можно изготовить
в таком виде, что ее импеданс будет очень небольшим и для
ряда применений он окажется вполне приемлемым. Требования,,
предъявляемые к логической земле, применимы и к шине пита*
ния (UB), к которой также подключается вся схема.
К чему приводит «мягкость» шин заземления и питания?
Для ответа на этот вопрос рассмотрим рис. 5.1. В приведенной
на нем схеме имеются два импульсных переключателя, один из
которых (S1) постоянно замкнут. Сигнальная шина D1 со сто*
роны приемника находится под низким напряжением. Прием*
ник будет интерпретировать уровень этого напряжения как низ*
кий. Если замкнуть переключатель S2, то вследствие недоста*
точной «жесткости» шины (наличие паразитной индуктивности
La) потенциал в точке S2 на короткое время увеличится. До*
пустим, что он увеличится на 2 В. Это означает, что потенциал
сигнальной линии D1 также увеличится на 2 В и поэтому на
вход приемника /?1 поступит кратковременный положительный
импульс.
Итак, импульсная помеха, возникающая на логической зем-
ле, может привести к появлению напряжения в сигнальной ли-
нии, которое может вызвать переключение в другом месте схе-
мы, где потенциал логической земли в момент переключения не
был возмущен. Такая же ситуация возникает, когда состояние
сигнальной линии остается неизменным, а состояние логической
земли изменяется. Она характерна для схем, которые генериру-
ют сигналы и подключены параллельно S2, и для переключа-
теля S1, если он выполнен в виде логической схемы (рис. 5.2).
260
Глава 5
Рис. 5.1. Схема с «мягкой* логической землей.
Если такой генератор содержит инвертор (И-НЕ или ИЛИ-НЕ),
повышение потенциала логической земли означает, что на вы-
ходе появится положительный импульс помехи с низким уров-
нем. В буферных и неинвертирующих схемах такой импульс по-
мехи, появившийся на шине заземления, приведет к появлению
на выходе отрицательного импульса помехи с высоким уровнем.
При размыкании переключателя S2 потенциал логической
земли понижается. Отрицательное напряжение помехи может
попасть на вход приемной схемы, на котором в нормальном со-
стоянии имеется напряжение высокого уровня, и на короткое
время понизить его до низкого уровня. Это напряжение помехи
влияет также и на передающие схемы, включенные параллель-
но S2. Отрицательный импульс помехи, возникающий на логи-
ческой земле при размыкании S2, в течение короткого времени
может воздействовать на вход соответствующих схем и буфе-
ров, находящихся под низким напряжением. Отрицательный
импульс на логической земле эквивалентен появлению на входе
схем кратковременного положительного импульса.
Ситуация, возникающая в случае «мягкой» логической зем-
ли, характерна и для «мягкой» шины питания (+(7в). Рассмот-
Рекомендации по разработке и монтажу логических схем
261
Рис. 5.2. Параллельно включенные инверторы, которые создают взаимные по-
мехи через «мягкую» землю.
рим схему на рис. 5.3. Отрицательный импульс помехи, возни-
кающий при замыкании S2, попадает на вход приемника /?1,
который в нормальном состоянии находится под напряжением
высокого уровня, и переводит его в состояние с низким уровнем.
При размыкании переключателя S2 на шине питания возникает
положительный импульс помехи, который приводит к повыше-
нию напряжения питания этой схемы по сравнению с допусти-
мым.
В инверторах, приемных схемах и буферах отрицательный
импульс помехи приводит к нежелательным последствиям, ког-
да эти схемы имеют полную нагрузку по выходу. Максимальная
нагрузочная способность реализуется, когда напряжение пита-
ния изменяется в допустимых пределах ±5%, т. е. для ТТЛ-
схем это соответствует 4,75—5,25 В. Если схема нагружена мак-
симально и под действием импульса помехи напряжение пита-
ния станет меньше 4,75 В, на выходе этой схемы возможно по-
явление импульса помехи, который приведет к сбою в работе
всей логики. Разумеется, такой же сбой может также возник-
262
Глава 5
нуть и тогда, когда из-за высокого импеданса шины заземления
напряжение питания сильно увеличивается или уменьшается
при замыкании и размыкании какого-нибудь переключателя.
Итак, если напряжение питания выходит за допустимые пре-
делы под действием импульсов помех, возникающих на шинах
заземления и питания, действующие спецификации на помехо-
устойчивость и коэффициент разветвления по выходу становятся
Рис. 5.3. Переключающая схема с «мягкой» шиной питания.
уже неприменимыми, и возникнут проблемы, связанные с опти-
мальным использованием соответствующей схемы.
Основным способом решения этих проблем является развяз-
ка напряжения питания переключающей схемы относительно
земли вблизи выводов напряжения питания на DIP-корпусе
(+^в), а также вблизи выводов, соединяющих DIP-корпус
с логической землей. На рис. 5.4 соответствующий развязываю-
щий конденсатор обозначен через СА. Он обеспечивает заряд,
требуемый в момент переключения, причем из-за действия са-
моиндукции этот заряд не поступает на шины заземления и
питания. В результате в точке подключения переключателя на-
пряжение питания не изменяется, т. е. импульсы помехи не по-
падают на вход приемных схем. Развязка DIP-корпусов имеет
особенно большое значение в тех случаях, когда выходные цепи
схем или буферов выполнены в каскадном варианте (рис. 5.5).
Рекомендации по разработке и монтажу логических схем 263
При этом обычно наблюдаются относительно мощные импульсы
помех, что вызывается кратковременным коротким замыканием,
возникающим при переключении каскадного выхода. Такие ко-
роткие замыкания возникают из-за того, что транзистор отпи-
рается обычно быстрее, чем запирается. В момент переключения
оба выходных транзистора находятся в проводящем (коротко-
Рис. 5.4. Развязка шины питания с помощью конденсатора Сд.
Этот конденсатор не подавляет сигналов помех, возникающих при разрядке паразитных
емкостей сигнальных линий и входной емкости приемника Ср. Поэтому, в дополнение
к развязке шины питания с помощью конденсатора СА, следует использовать также ши-
ну заземления с минимально возможным импедансом.
замкнутом состоянии), что приводит к «подсаживанию» источ-
ника питания.
На практике шина заземления для логических схем изготав-
ливается как можно более низкоомной. С этой целью на печат-
ной плате размещаются шины шириной ^2,5 мм, которые со-
единяются в нескольких точках между собой, так что в резуль-
тате образуется решетчатая структура. С этой же целью реко-
мендуется применять и так называемые земляные петли.
В многослойных платах для этой же цели часто резервирует-
ся один из проводящих слоев, при этом одновременно получает-
ся экран между сигнальными шинами, которые обычно распола-
гаются на обеих сторонах многослойной печатной платы. На-
пряжение питания развязывается от логической земли для
264
Глава 5
Рис. 5.5. Генерация тока короткого замыкания на фронтах импульса при
переключении каскадного выхода.
При иаялчии СА ток 1К наводит импульсы помехи как на шине питания, так и на
шине ваземления, которые, в свою очередь, могут переключать в стационарном состоя-
нии другие схемы.
каждого DIP-корпуса или для каждых четырех DIP-корпусов
в зависимости от применяемого семейства логических схем.
Емкость развязывающего конденсатора обычно равна 0,1 мкФ.
Эти конденсаторы выпускаются в керамическом исполнении и
в разных вариантах (дисковые, монолитные или бескорпусные,
занимающие на печатной плате относительно немного места).
Рис. 5.6. Частотная зависимость
импеданса бумажного конден-
сатора емкостью 0,1 мкФ. По-
следовательный резонанс возни-
кает на частоте 2,5 МГц.
Рекомендации по разработке и монтажу логических схем 265
Каждый керамический конденсатор вместе с выводами об-
разует последовательный колебательный контур, резонансная
частота которого зависит от емкости конденсатора и индуктив-
ности проводников. Как следует из рис. 5.6, при резонансе импе-
данс этого контура минимален.
На рис. 5.6 приведена зависимость импеданса от частоты.
При f>fPe3 реактивное сопротивление контура носит индуктив-
ный характер и растет с увеличением частоты. В таблице, при-
веденной на рис. 5.7, указаны резонансные частоты некоторых
керамических конденсаторов с различными емкостью и длиной
выводов. Индуктивность конденсатора, включенного параллель-
но ИС, не совпадает с соответствующей величиной для авто-
Емкость, пФ	Резонансная частота, МГц	
	длина выводов 6 мм	длина выводов 12 мм
10	500	350
50	220	200
100	150	120
500	70	65
1000	35	32
10000	12	—
Рис. 5.7. Резонансные частоты керамических конденсаторов (последователь-
ный резонанс).
номного конденсатора так же, как и параметры резонанса. Вы-
воды конденсатора необходимо делать как можно более корот-
кими (~1 мм), т. е. при монтаже конденсатор необходимо рас-
полагать непосредственно на поверхности печатной платы. Если,
кроме того, использовать отверстия с металлизированными края-
ми, индуктивность будет минимальной, так как соединения
с ИС становятся короткими.
В крупных цифровых схемах с относительно длинными ши-
нами питания может возникнуть резонанс в контурах, состоя-
щих из этих шин и развязывающих конденсаторов, если пере-
ключение всех схем и импульсное потребление тока во всех
схемах происходят одновременно1*. В результате этого в шинах
питания наблюдаются осцилляции, причем положительные от-
клонения могут вызвать вредные последствия из-за превыше-
ния напряжения +^вмакс для соответствующих логических
схем (например, для ТТЛ-схем [7вмакс =+7 В). Если в одина-
11 Подразумевается резонанс с тактовым генератором. — Прим. ред.
266
Глава 5
ковой фазе возбуждается большое число схем, в соответствую-
щий контур в резонансе перекачивается достаточно большая
энергия, что приводит к выходу схем из строя. Схемы с мини-
мальными предельными значениями параметров выходят из
строя первыми, за ними следуют другие, и остается только на-
деяться, что на остальные схемы не действует возбуждение в
положительной фазе. Такой резонанс в шине питания можно
исключить, присоединяя в различных точках шины танталовые
конденсаторы каждый емкостью 10—100 мкФ.
В связи с этим напомним, что в настоящее время разрабо-
таны и широко применяются полосковые шины, представляю-
щие собой пару широких параллельных лент с очень тонким
слоем изоляции между ними. Одну ленту можно использовать
в качестве шины питания, а другую — в качестве шины зазем-
ления. Полосковая шина образует длинную линию с очень низ-
ким волновым сопротивлением Zki которая возбуждается только
при больших значениях коэффициента отражения1), поэтому
осцилляции напряжения остаются на безопасном уровне. Если,
кроме того, в различных точках между шинами включить тан-
таловые конденсаторы, величина Zk уменьшается настолько, что
отражения уже не приведут к увеличению напряжения питания
относительно земли до какого-то опасного уровня.
5.2.	Перекрестные помехи между сигнальными линиями
Неудачное расположение сигнальных линий может приво-
дить к перекрестным помехам. Эти помехи возникают из-за
емкостных и индуктивных связей между линиями, а также через
общий участок шины питания и земли. На рис. 5.8 показаны три
типа линий связи, в которых возникают нежелательные связи,
вызывающие соответствующие перекрестные помехи. Емкостные
помехи имеют место в сигнальных линиях, нагруженных устрой-
ствами с высоким импедансом, например линия с КМОП-схема-
ми. Индуктивные перекрестные помехи наиболее значительны
в линиях связи, нагруженных устройствами с низким импедан-
сом. В таких линиях токи относительно велики и, следователь-
но, велики индуктивные поля, которые создают помехи. В слу-
чае перекрестных помех, создаваемых общей линией возврата
тока, оба источника помех взаимно связаны через импеданс
этой линии. В общем случае помехи максимальны тогда, когда
велики производная difdt и импеданс соответствующей линии
возврата.
Наилучшим способом устранения помех являются разделе-
ние общей линии на ряд независимых линий возврата и одно-
Другими словами, при большом сопротивлении нагрузки. — Прим. ред.
Рекомендации по разработке и монтажу логических схем
267
Рис. 5.8. Нежелательные перекрестные помехи, вызванные индуктивными (а)
и емкостными (б) связями, а также связью через общую шину возврата (в).
временно тесная связь этих линий с соответствующими сигналь-
ными линиями, т. е. применение скрученных пар. Конечно,
скрученные пары можно рекомендовать и в случае сильных
емкостных или индуктивных перекрестных помех. Так как
в скрученных парах оба провода располагаются рядом, это
приводит к взаимной компенсации индуктивных полей прямого
268
Глава 5
Рис. 5.9. Минимизация перекрестных помех с помощью автономных линий воз-
врата.
и обратного токов, в результате чего одновременно сводятся
к минимуму и рассеянные поля, которые вызывают перекрест-
ные помехи (рис. 5.9,а). Такое расположение проводов приво-
дит к тому, что электростатическое поле также концентрирует-
ся в пространстве между ними и в результате резко уменьшают-
ся соответствующие рассеянные поля (рис. 5.9,6).
Если для передачи сигналов применяются плоские (ленточ-
ные) кабели, в них следует располагать как можно ближе друг
Рекомендации по разработке и монтажу логических схем 269
к другу сигнальный и земляной проводники, т. е. проводники
прямого и обратного токов. При этом кабель становится в два
раза шире. Другим способом является использование плоского
кабеля, который снабжен плоскими шинами заземления в виде
медных оплеток, закрепленных по обе стороны плоского кабеля
(см. разд. 5.16).
Перекрестные помехи в случае коротких сигнальных связей
на печатных платах европейского формата (Еврокарта) обычно
не создают никаких проблем, по крайней мере, для стандарт-
ных ТТЛ-, маломощных ТТЛШ- и КМОП-схем. Для ТТЛШ-,
усовершенствованных маломощных ТТЛШ- и ЭСЛ-схем в ос-
новном используются многослойные печатные платы, в которых
сигнальные шины экранированы друг от друга с помощью шины
заземления, представляющей собой один из слоев этой платы.
При использовании двусторонних печатных плат желательно
обеспечить условия, когда проводящие шины с одной стороны
платы располагаются по возможности под прямым углом к ши-
нам с противоположной стороны. Следует избегать параллель-
ного размещения сигнальных шин длиной ^25 см. При соеди-
нении схем, расположенных на разных платах, с помощью
разъемов следует предусматривать, чтобы контакты для пере-
дачи логических сигналов покрывались тонким слоем золота.
Это требование связано с малой величиной токов, протекающих
между контактами.
В связи с этим также не рекомендуется передавать логиче-
ские сигналы через механические переключатели, которые не
имеют золоченых контактов.
5.3.	Отражение сигналов
Отраженные сигналы обычно наблюдаются в длинных ли-
ниях, которые не имеют согласующей нагрузки. При отражении
сигнала передаваемая информация большей частью становится
непригодной. Отражения приводят к снижению помехоустойчи-
вости и вызывают дополнительные задержки, колебания и вы-
бросы. Процессы отражения поясняются на рис. 5.10—5.16. Из
этих рисунков можно понять суть эффекта отражения. На
рис. 5.10, а приведена форма волны, появляющаяся на входе
линии передачи, к которому через сопротивление Ri присоеди-
нен импульсный генератор. В этой схеме можно использовать и
внешнее последовательное сопротивление Rs. Выход линии
разомкнут. На этом рисунке показано, что произойдет, если Ri
будет больше или меньше Zk или же Ri=Zk, где Zk — волновое
сопротивление линии.
Как показано на этом рисунке, сигнальную линию можно
представить в виде цепи, состоящей из индуктивностей и емко*
270
Глава 5
стей. Ее волновое сопротивление равно Волновой фронт,
т. е. фронт импульсного сигнала, который поступает в линию,
будет распространяться к ее концу, нагруженному на выходное
сопротивление. Если линия нагружена на волновое сопротивле-
ние, т. е. на Zk> энергия волны полностью выделится на нем и
Рис. 5.10. Отражения на входе линии передачи при Ri>Zk, Ri<Zk и Ri=Zk*
никакого отражения не произойдет. Если же величина выход-
ного сопротивления линии отличается от Z&, возникают ситуа-
ции, показанные на рис. 5.16. Мы еще вернемся к ним ниже.
В момент возникновения положительного импульса перепад
напряжения на входе линии имеет величину, равную Zk/(Ri+
+Zk). Если Ri = Zk, она составит(рис. 5.10,а).
Волновой фронт распространяется вдоль линии, достигает
ее конца, отражается, накладывается на исходный перепад на-
пряжения и возвращается в начало линии. Этот процесс харак-
терен для линии с разомкнутым концом. Возникновение отра-
Рекомендации по разработке и монтажу логических схем 271
женной волны происходит из-за того, что ток на выходе дол-
жен изменить свое направление на обратное1).
Для того чтобы через линию мог протекать обратный ток,,
прямой ток от источника должен быть скомпенсирован. Для это-
го требуется напряжение Ug[Zk/ (RL-\-Zk)]. Такое же напряжение-
требуется для того, чтобы через волновое сопротивление проте-
кал обратный ток, поэтому на выходе линии должно появиться
полное напряжение, равное
2Ue[Zh/(Ri + Zk)].
При Rt = Zk напряжение на выходе линии будет равно
2X±Ug=Ug.
Волновой фронт вернется назад по истечении времени 2т.
Отражение увеличит напряжение на входе до величины Ug, т. е.
входное напряжение возрастет до стационарной конечной вели-
чины, при этом линия перейдет в состояние равновесия. В слу-
чае отрицательного фронта импульса произойдет то же самое,
однако после отражения через время, равное 2т, стационарное
значение напряжения будет равно нулю.
Для короткозамкнутого выхода первый этап генерации вход-
ного напряжения аналогичен тому, что происходит в разомкну-
той линии. После отражения от короткозамкнутого выхода по-
лярность волны напряжения изменяется на противоположную
и по истечении времени т первоначальный скачок напряжения
исчезнет, как показано на рис. 5.10,6. По истечении времени
2т линия переходит в состояние равновесия и стационарное зна-
чение напряжения становится нулевым.
Для сигнальной линии, которая подключена к выходу им-
пульсного генератора с внутренним сопротивлением Ri и нагру-
жена на сопротивление /?н, выполняется следующее соотноше-
ние:
п+ — U Zk
U W~'ug Ri + Zk ’
где U+(Q) — положительный перепад напряжения на входе линии*
в момент времени tQi когда появляется фронт импульса.
Конечное значение напряжения на выходе, соответствующее
состоянию равновесия, равно
и	__
вых	’
и Так как выходной конец линии разомкнут, то выходной ток линии
равен нулю. Чтобы обеспечить это условие, на выходном конце должен сфор-
мироваться сигнал, компенсирующий ток падающей волны, т. е. ток в отра-
женной волне должен быть обратным. — Прим. ред.
272
Глава 5
где /?н — сопротивление нагрузки, включенное на выходе ли-
нии. Выходное напряжение после первого этапа, длящегося
в течение времени т, получается из соотношения
Ь'вых (Т) — ш (0) zk + Ra -
Для разомкнутой линии £7ВЫХ <х) = 2f7+(0) и для короткозамкнутой
линии (7вых = 0. При Rn = Zk величина t7Bbix(X) = ^+(о>.
Отраженная компонента, которая появляется на выходе по
истечении времени т, равна
7 7+	_07 7+	ТТ+ Г Т+ — Z%
и	(0)Тл + )?н ~и (0)-U (0) Rn + zk •
Если = отражение отсутствует. Отношение
Zk
Rn + zk *
называется коэффициентом отражения pL.
По истечении времени 2т отраженная компонента появляется
в начале линии, где она отражается и вновь направляется к вы-
ходу линии.
Коэффициент отражения в начале линии, обозначаемый че-
рез р$, выводится так же, как и pL, и равняется
о —	Z/’
Ps- Ri + Zk •
Когда волна напряжения отражается от короткозамкнутого
входного или выходного конца линии (/?вх = 0 или /?н = 0), ее
энергия проявляется в форме отраженного токового сигнала,
причем коэффициент отражения по току равен коэффициенту
отражения по напряжению, взятому с противоположным зна-
ком, т. е.
PzL “
P/S =
“г Zk
РмТ»
Ri-zk
Ri + zk
PuS-
После отражения от короткозамкнутого конца амплитуда отра-
женного тока становится равной 27\П1), а после последующего
отражения от разомкнутого конца она вновь становится равной
Чпт), ПРИ этом амплитуда отраженной компоненты напряжения
становится равной U{nx). Оба предельных случая —для линий
с разомкнутым и короткозамкнутым концами соответственно
представлены на рис. 5.11, а и б.
Рекомендации по разработке и монтажу логических схем 273
Как видно из рис. 5.11, отраженная волна напряжения, обо-
значенная символом генератора с положительным фронтом, воз-
вращается к началу линии и создает при этом обратный ток
(—/), который достигнет начала линии по истечении времени
2т, отсчитываемого от момента t0. Для поддержания этого тока
требуется напряжение, равное U+(o)(l+p), которое в этом пре-
дельном случае равно 2t/+(0).
В случае полного отражения тока в линии возникает отрица-
тельный фронт напряжения, представленный на рис. 5.11,6
Рис. 5.11. Механизм отражения напряжения и тока,
а — отражение напряжения; б —отражение тока.
условным генератором с символом отрицательного фронта.
Можно представить, что этот генератор, как и генератор на-
пряжения, показанный на рис. 5.11, а, заменяет собой генератор,
включенный в начале линии. Через генератор протекает ток 2/,
который индуцирует на открытом конце в начале линии напря-
жение 2[/+(о), после чего снова произойдет отражение напряже-
ния. Напряжение будет равно при этом 2[/+(0), а ток уменьшит-
ся в два раза до величины i.
Отсюда следует, что для нагрузок в диапазоне от Zk до оо
(разомкнутая линия) возникают отражения как тока, так и
напряжения, при этом отраженная волна напряжения имеет
положительный фронт, а отраженная волна тока — отрицатель-
ный. Для нагрузок от Zk до 0 (короткозамкнутая линия) также
возникают обе эти компоненты, однако при этом отражение то-
ка происходит с положительным фронтом, а отражение напря-
жения — с отрицательным.
На рис. 5.12 показано, как можно представить механизм от-
ражения прямой и обратной волн и как преобразуется напряже-
ние на входе и выходе линии после ряда последовательных от-
ражений. Для наглядности ограничимся случаем, когда оба ко-
274
Глава 5
3
Рис. 5.12. Изменение напряжения в линии, управляемой от импульсного гене-
ратора с внутренним сопротивлением Rt для нарастающего фронта импульса.
Линия нагружена на выходе на сопротивление /?н.
а —движение волны вдоль линии; б — изменение напряжения на выходе линии.
эффициента отражения положительны. В момент времени /о
возникает фронт импульса, который создает на входе линии сту-
пеньку напряжения U+(o'), равную
//+ _ п
и (о) - ug Ri + zk 
В линии без потерь эта ступенька напряжения появится на
выходе линии, где создаст отраженную компоненту с амплиту-
дой pl(/+(o), которая вернется на вход и снова отразится, в ре-
Рекомендации по разработке и монтажу логических схем
275
Рис. 5.13. Изменение напряжения в линии, управляемой от импульсного гене-
ратора с нулевым внутренним сопротивлением. Для нарастающего фронта им-
пульса выход линии разомкнут.
а — движение волны вдоль линии; б — изменение напряжения на выходе линии.
зультате чего в начале линии возникнет напряжение [7+(0)+
4-Pl£/+(0)+psPlJV+(0).
В процессе последовательных отражений напряжение на ли-
нии будет увеличиваться вплоть до конечной величины
На рис. 5.13 показана диаграмма напряжений на линии, ко-
торая возбуждается на входе при Ri = 0 Ом и разомкнута на вы-
ходе. В момент времени t0 на входе линии появляется полное
напряжение генератора Ugi так как 7?/ = 0 Ом.
Волновой фронт перемещается к разомкнутому концу линии,
сопротивление которого бесконечно. В результате происходит
576
Глава 5
полное отражение энергии волны и напряжение на выходе ли-
нии становится равным 2Ug. По истечении времени т отражен-
ная волна снова достигает начала линии, сопротивление кото-
рого равно нулю. Коэффициент отражения (/?/—Zk)/(Ri+Zk)
становится равным —1, поэтому отраженная волна напряжения
изменяет полярность и входное напряжение становится равным
Us—psPbUg (теоретически оно равно нулю).
При отражении волны тока от короткозамкнутого канала
линии амплитуда тока увеличивается скачком от 1(ПТ) до 2f(rtX)
На разомкнутом конце линии эта амплитуда (2f(nT)) снова
преобразуется в /(ПТ), а амплитуда напряжения отраженной вол-
ны становится равной 2С/(ЛТ).
Мы предполагаем, что в линии отсутствуют потери, т. е. при
отражении амплитуда волны не уменьшается. В действительно-
сти же энергия волны при каждом прохождении линии умень-
шается1*, что приводит к снижению амплитуды отраженной вол-
ны. На рис. 5.12 и 5.13 показаны случаи, когда реальные поте-
ри в линии передачи играют существенную роль.
Для отражения спадающего фронта в начале линии выпол-
няются те же правила, которые применяются в случае нара-
стающего фронта. Однако для спадающего фронта процесс от-
ражения носит обратный характер (по сравнению с отражением
нарастающего фронта), т. е. после отражения амплитуда на-
пряжения изменяется с высокого уровня на низкий. Оба случая
для спадающего фронта — аналогичные тем, которые показаны
на рис. 5.12 и 5.13 для нарастающего фронта — показаны на
рис. 5.14 и 5.15 соответственно.
Анализируя график изменения напряжения, показанный на
рис. 5.15, можно отметить, что напряжение на выходе линии пе-
риодически изменяет свою полярность. Коэффициент отражения
в начале линии отрицателен, а в конце линии положителен. При
спадающем фронте генерируемого импульса это приводит к от-
рицательному скачку напряжения отраженной волны на конце
линии, а при спадающем волновом фронте в начале линии —
к положительному скачку напряжения в конце линии. В слу-
чае Ri = Q Ом в начале линии и /?н = оо в конце линии напряже-
ние на выходе линии будет изменяться между величинами — Us
и Ug. Следует отметить, что при отражении передается мощность,
которую можно представить в виде произведения t/Xi.
Если в начале линии мы имеем Ri или Ом, то ампли-
туда напряжения будет изменяться между 0 и величиной, рав-
ной произведению ps на амплитуду напряжения волны, которая
возвращается с конца линии.
О Это обусловлено конечной величиной сопротивления линии и изоля-
ции. — Прим. ред.
Рекомендации по разработке и монтажу логических схем.
277
S
Рис. 5.14. Изменение напряжения в линии, управляемой от импульсного гене-
ратора с внутренним сопротивлением Ri для спадающего фронта импульса.
Если импульсы, поступающие от управляющего генератора,
имеют менее крутые фронты, соответствующие ступеньки будут
выражены слабее и приобретут более сглаженную форму. Тот
факт, что реальная линия передачи отличается от идеальной,
приводит, естественно, к несовпадению реальной формы волны
с идеальной.
При использовании недорогих линий передачи типа скручен-
ных пар с изоляцией из поливинилхлорида при их боль-
шой длине ухудшение формы фронта происходит за счет
диэлектрических потерь, потерь на излучение и скин-эффек-
та для высокочастотных компонент импульсного сигнала. Нали-
чие высокочастотных компонент, связанных между собой фазо-
выми связями, в импульсном сигнале определяет качество пере-
278
Глава 5
Сигнальная линия
Открытый
7777777777777777777777777777777777777777777777777777777777777777777/
Ot
Нагалб
Нулевой
уровень
Rr0
Коэффициент
отражения
отрицателен
Коней,
i
Р ~ оо
КН
Коэффициент
отражения
положителен
Высокий
уровень
Рис. 5.15. Изменение напряжения в линии, управляемой от импульсного гене-
ратора с нулевым внутренним сопротивлением для спадающего фронта им-
пульса.
даваемого импульса, т. е. крутизну его фронта. Взаимные фазо-
вые связи изменяются из-за того, что времена прохождения
различных гармоник через линию передачи неодинаковы.
Высокочастотные компоненты сигнала передаются быстрее,
чем низкочастотные. Так как ВЧ-компоненты сильно ослабля-
ются за счет потерь в кабеле, то вначале сигнал имеет форму
небольшой ступеньки, которая по мере прихода низкочастотных
компонент стремится к предельной амплитуде сигнала. Этот
эффект проявляется особенно сильно в длинных линиях связи.
В добавление к тому, о чем уже говорилось относительно
формы напряжения в начале сигнальной линии как функции Ri
(рис. 5.10), на рис. 5.16 показана взаимная связь сигналов, воз-
никающих в начале и конце этой линии для случая Ri = Zk.
Одновременно на этом же рисунке показано движение соответ-
Движение бонне/ бдонн пинии
Передний фронт
Задний фронт
U	Волновой
Наголо -—Линия-----Коней,
U
Отражений нет
Рис. 5.16. Отражения напряжения на входе и выходе сигнальной линии связи при	и 7?H?>Zfe.
а — прямая волна; б — обратная волна.
280
Глава 5
ствующих волн вдоль линии. Мы видим, что при Ri — Zk сигнал
на конце линии имеет идеальную форму, свободную от компо-
нентов, связанных с отражениями. По истечении времени т ам-
плитуда сигнала достигает предельного стационарного уровня.
Для того чтобы ограничить передаваемую на выход мощность,
на практике выбирают линию с разомкнутым выходом. Если не-
замкнутая линия нагружается на внутреннее сопротивление ге-
нератора или последовательно с ней включается сопротивление,
равное этим обеспечивается квазисогласование линии, кото-
рое в специальной литературе называется обратным согласова-
нием.
Обратное согласование применимо только тогда, когда при-
емник находится на конце линии. Если вдоль линии включены
несколько приемников, на их входы будут поступать скачки на-
пряжения не полной амплитуды по сравнению с сигналом на
входе приемника или вентиля, находящегося на конце линии,
а уменьшенной в два раза. Приемники, включенные вдоль ли-
нии, могут не сработать или на их входах могут возникнуть
осцилляции, так как ступенька с уменьшенной в два раза ам-
плитудой, которую обеспечивает сигнал, может совпасть с ли-
нейной областью передаточной характеристики.
Использование в сигнальной линии нагрузки с меньшим
значением Rt (или /?$) улучшает эту ситуацию, однако при
этом в линии возникают прямые и обратные отраженные вол-
ны, которых следует избегать. Если выбрать Rs>Zk, т. е. ли-
ния питается от источника тока, выходное напряжение будет
приближаться к предельной величине небольшими ступенька-
ми, в результате чего мы получим пологий фронт импульса
в линейной области передаточной характеристики приемника.
Последняя возможность — это использование согласованных
нагрузок, обеспечивающих необходимый режим управления как
в начале, так и в конце линии. В этом случае вдоль линии мож-
но включать приемники с высокоомными входами. Для ограни-
чения перекрестных помех в параллельных линиях, размещен-
ных в плоских кабелях, достаточно передавать энергию в раз-
личные моменты времени.
При использовании обратного согласования напряжение
в линии достигает конечной величины Ug в два приема. Усло-
вия же для подавления перекрестных помех в этом случае бо-
лее благоприятны, чем при использовании согласованной на-
грузки, во всяком случае если на конце сигнальной линии тре-
буется иметь одинаковый перепад логических уровней напряже-
ния.
Обратное согласование не искажает фронтов импульсов. Для
минимизации перекрестных помех наиболее эффективным спо-
собом было бы возбуждение линии с помощью источника тока
Рекомендации по разработке и монтажу логических схем 281
с минимально возможной амплитудой импульса. Однако при та-
кой передаче сигналов по линии возникает задержка, которая
нежелательна. По существу получается, что при использовании
источника тока мы возбуждаем линию импульсами с пологими
фронтами.
Кроме того, использование источника тока нежелательно
из-за ненадежного срабатывания приемников. Из сказанного
Рис. 5.17. Испытательная схема для оценки перекрестных помех в плоском
кабеле.
можно сделать вывод, что наиболее эффективная связь осущест-
вляется при минимальном перепаде логических уровней напря-
жения. Однако небольшой перепад этих уровней означает в об-
щем случае и небольшую помехоустойчивость, т. е. таким спо-
собом мы в действительности добиваемся немногого. Опять мы
видим, что наши «уловки» не обеспечивают оптимального ре-
шения. Радикальным средством подавления индуктивных и ем-
костных рассеянных полей является экранировка с помощью
дополнительного проводника, который служит обратным про-
водом.
Другим решением является использование скрученных пар
в кабельном исполнении или плоского кабеля с медной оплет-
кой, уложенной вдоль одной из сторон кабеля. Последний ва-
риант (хотя и дорогой) обеспечивает максимальное подавление
помех. Результат будет еще лучше, если оплетку соединить с
землей всех передающих и принимающих DIP-корпусов с по-
282
Глава 5
мощью широкой шины (шириной 1,5—2,0 см), расположенной
на поверхности печатной платы.
Для изучения проблем, связанных с перекрестными помеха-
ми, можно использовать испытательную схему, показанную на
рис. 5.17. Возбуждаемая линия передачи связана с запускаю-
щим входом триггера. Как только амплитуда помехи превысит
определенный уровень, триггер опрокидывается. Отметим, что
Рис. 5.18. Динамическая помехоустойчивость стандартных ТТЛ-схем.
триггер реагирует только на отрицательные импульсы помехи,
превышающие определенный порог.
При исследовании перекрестных помех в кабелях разных ти-
пов, изготовленных различными фирмами, необходимо иметь
возможность изменять две величины: крутизну фронта и ампли-
туду импульсов помех. С помощью этой схемы можно одновре-
менно исследовать влияние различных способов управления
линией на перекрестные помехи и выбрать нужный вариант.
Выше мы уже отмечали, что логический элемент, рассчитанный
на управление от идеального запускающего фронта, будет пере-
ключаться тем быстрее, чем «жестче» он будет управляться.
Все сказанное отражено на графике рис. 5.18 для случая
стандартных ТТЛ-схем1). Видно, что, если на вход ТТЛ-элемен-
та подается сигнал длительностью ^5 нс с нормальным пере-
падом логического уровня напряжения, воздействие помехи от-
сутствует, что является результатом интегрирования запускаю-
° На графике показана зависимость минимальной амплитуды помехи, все
еще оказывающей воздействие, от длительности импульса помехи. — Прим,
ред.
Рекомендации по разработке и монтажу логических схем
283
щего сигнала на входе схемы. С другой стороны, ТТЛ-схемы
очень чувствительны к импульсным помехам с небольшой ши-
риной импульсов, если их амплитуда достаточно велика.
5.4.	Волновое сопротивление и индуктивность
сигнальных линий
Если вы хотите заказать кабель фирме-изготовителю, вам
потребуется взять из спецификации ряд параметров кабеля,
такие, как волновое сопротивление, индуктивность и емкость на
единицу длины. Для сигнальных линий, монтируемых на печат-
Одиногная сигнальная ланая
Параллельные аланы, располо-
женные одна над другой
60	4/1	,	,
Zk ~ —= In — Ом, /i>d
> 8r d
Полоска, расположенная над
заземленной плоскостью
„ h
Zk=—=—- Ом, b7>h
У 8Г Ь
Паны, расположенные рядом
друг с другом
h
777777777777777777.
377 /г
Zk^—= — OMy b^h
b
120 па
Zk=—=- In —- Ом, b^d
у er b+d
Диэлектрик	ег	Диэлектрик	вг
Воздух Эпоксидная смола со стеклянным наполни- телем Лакобумага Тефлон Нейлон Поливинилхлорид	1 4,7 3,6 2,1 3,0 3,5	Майлар Полиуретан Полиэтилен Полистирол Кремнийорганическая резина	5,0 7,0 2,3 2,5 3,1
Рис. 5.19. Формулы для расчета волновых сопротивлений.
284
Глава 5
ных платах или на обратной стороне плат, такие данные необхо-
димо определять самому схемотехнику. Для решения этой за-
дачи в таблице, показанной на рис. 5.19, приведен ряд формул,
которые можно использовать для расчета волнового сопротив-
ления. Величина Z* для ТТЛ- и маломощных ТТЛШ-схем
должна лежать между 100 и 150 Ом. Более высокие значения Zk
не используются из-за возможных перекрестных помех, а более
низкие значения Z* — из-за ограничения управляемости соответ-
ствующих ТТЛ-схем.
Диаметр про- водника, мм	Сопротивление, МОм/см	Индуктивность, нГн/см		
		6 мм	|	12 мм	25 мм
0,4	1,36	8,4	10	И,2
0,51	0,85	8,0	9,2	10,8
0,64	0,54	7,6	8,8	10,4
0,81	0,34	6,8	8,4	9,6
1,0	0,21	6,4	8,0	9,2
1,6	0,08	5,6	6,8	8,4
2,6	0,03	4,8	6,0	7,6
Рис. 5.20. Индуктивность и омическое сопротивление круглых проводников.
При выводе этих формул предполагалось, что между провод-
никами всегда располагается диэлектрик, который влияет на Zk.
Формулы, приведенные на рис. бив, применимы при расчете
Zk для шин, которые располагаются на поверхности печатной
платы. В таблице указаны значения относительной диэлектриче-
ской постоянной для ряда известных диэлектриков.
Расчет индуктивности прямолинейной линии передачи произ-
водится по формуле
£==0,002 (мкГн/см),
где h — расстояние до шины заземления в окрестности данно-
го проводника (см) и d — диаметр круглого проводника (см).
Обратный ток проходит через шину заземления, поэтому h
влияет на величину индуктивности. Чем меньше h, тем замет-
нее эффект обратного тока, уменьшающего эффективную индук-
тивность. Для двух параллельных проводников, через которые
протекают одинаковые токи в противоположных направлениях,
индуктивность равна
L = 0,004Jn	(мкГн/см),
где D — расстояние между средними точками проводников (см)
nd— их диаметр (см).
Рекомендации по разработке и монтажу логических схем
285
При увеличении частоты сигнала омическое сопротивление
проводника растет за счет скин-эффекта и составляет
7?вч = (0,039d j/f+0,26) xR=,
где f — частота (Гц), d — диаметр проводника (см), /?= — со-
противление проводника по постоянному току. Эта формула при
^У/>10 обеспечивает точность расчета ~2%. На рис. 5.20 при-
Рис. 5.21. Волновое сопротивление Zk скрученной пары в зависимости от ча-
стоты сигнала.
ведены значения индуктивности и омического сопротивления
для ряда круглых проводников различного диаметра, разме-
щаемых на расстоянии 6, 12 и 25 мм от заземленной шины.
Волновое сопротивление зависит от частоты, как показано
на графике, приведенном на рис. 5.21. Здесь указаны данные
для волнового сопротивления скрученных пар. Видно, что для
частот сигнала выше 50 кГц волновое сопротивление постоянно
и равно ~ 130 Ом.
5.5.	Подавление отражения в цифровых схемах
с помощью скрученных пар
Мы уже говорили о том, что в длинных сигнальных линиях,
которые не согласованы и не замкнуты надлежащим образом,
всегда возникают отраженные волны. Эти волны можно пода-
286
Глава 5
Рис. 5.22. Каскадный выход, нагруженный на сигнальную линию. Диод Шотки
используется в качестве ограничителя и располагается в приемном элемен-
те (а). На осциллограмме (б) каждое деление по горизонтали соответствует
200 нс, а по вертикали 2 В.
вить, применяя скрученные пары и увеличивая сопротивление,
включенное последовательно в линию передачи со стороны пе-
редатчика, если такое включение не искажает логические уров-
ни напряжения или не уменьшает помехоустойчивость.
В ТТЛ -схемах последовательное сопротивление особенно
сильно влияет на помехоустойчивость для сигналов низкого (L)
Рекомендации по разработке и монтажу логических схем 287
уровня. Из-за того что входной ток /°вх, протекающий через
многоэмиттерный вход приемной схемы и сопротивление Rs
на выход управляющей схемы, находящийся под низким потен-
циалом, создает на Rs падение напряжения, на входе приемной
схемы увеличивается потенциал. В результате помехоустойчи-
вость (£7°вх. мин—^вых. макс), в случае ТТЛ-схем равная 0,4 В,
уменьшается до (t/°Bx. мин— (У’вых. макс+^Ч)). при напряжении
высокого уровня на выходе управляющей схемы вход приемной
схемы запирается, при этом падения напряжения на Rs нет.
В маломощных ТТЛШ-схемах последовательное сопротивле-
ние для скрученных пар (~130 Ом) «встроено» в каскадный
выход (рис. 5.22,а). Для положительного логического сигнала
последовательное сопротивление формируется за счет и ди-
намических сопротивлений DI, Т2 и D2. Для отрицательного
сигнала последовательное сопротивление Rs равно прямому со-
противлению перехода коллектор — эмиттер транзистора Т1
в режиме насыщения
^Прям = ^°вых.макс/^°вых.макс = 0,5/4 • 1 0 э =
= 125 Ом для маломощных ТТЛШ-схем.
Эта величина соответствует наихудшему случаю. На практике
это сопротивление составляет ~100 Ом.
Все сказанное подтверждается осциллограммой, приведенной
на рис. 5.22. Как на положительном, так и на отрицательном
перепадах видна первая ступенька, которая формирует напря-
жение на входе сигнальной линии и имеет амплитуду, немного
превышающую половину разности напряжений [Лвых.— ^°вых.
Ее наличие обусловлено выбросами и паразитными колебания-
ми, связанными с отражениями. Эти колебания на высоком
уровне напряжения на входе приемной схемы не создают труд-
ностей, так как в случае высокого уровня имеется достаточный
запас помехоустойчивости, в то время как для напряжения низ-
кого уровня паразитные колебания подавляются с помощью
диода Шотки, подключенного ко входу этой схемы.
В маломощных ТТЛШ-схемах отражение можно подавить,
ограничиваясь использованием скрученных пар либо параллель-
ных шин с волновым сопротивлением 130 Ом без последователь-
но включенных сопротивлений. В стандартных ТТЛ-схемах со
стороны передатчика следует включать последовательно с ли-
нией сопротивление величиной 27—47 Ом. В КМОП-схемах по-
следовательное сопротивление может отсутствовать, если ока-
жется необходимым применение скрученных пар. При этом преж-
де всего следует заботиться о подавлении перекрестных помех
и наводок, так как отражения в КМОП-схемах не играют роли.
В ТТЛ- и маломощных ТТЛШ-схемах могут понадобиться скру*
288
Глава 5
ченные проводники с волновым сопротивлением 130 Ом, если
сигнальная линия имеет длину более 50 см. Для ТТЛШ-схем
эта длина равна 15 см, а для усовершенствованных маломощ-
ных ТТЛШ-схем она составляет 30 см.
Для грубой оценки максимально допустимой длины провод-
ника можно использовать следующую формулу: /макс = ^/2т (м)р
Рис. 5.23. Присоединение сигнальной линии к передающему или приемному
вентилю.
а — возникновение перекрестных и излучательных помех в случае, когда обратный про-
вод не связан непосредственно с логической землей DIP-корпуса; б — эффективный спо-
соб присоединения скрученной сигнальной линии к передатчику или приемнику.
где tr — время нарастания импульса (нс) и т — время распрост-
ранения сигнала на единицу длины (нс/м). Для маломощных
ТТЛШ-схем tr = 5 нс и т=5 нс/м, а для ТТЛШ-схем /г=1,5 нс.
Для микропроцессоров и n-МОП-схем, в частности для микро-
процессора типа 8085А, который подробно описывается в треть-
ем томе, время нарастания тактового сигнала составляет 30 нс.
Это означает, что длина линии связи, не снабженной специаль-
ными средствами для подавления отражений, в случае п-МОП-
схем может достигать 3 м. В качестве шины данных, адресной
шины и шины управления можно применять ленточный кабель
из параллельных проводников с расстоянием между ними
Рекомендации по разработке и монтажу логических^ схем 289>
~1,27 мм. Система, содержащая микропроцессор 8085А, рабо-
тает нормально при длине названных выше шин, не превышаю-
щей 1,5 м. При использовании скрученных пар обратный про-
вод присоединяется к логической земле передающей и прием-
ной схем или буферов и соединяется непосредственно с вывода-
ми DIP-корпуса (рис. 5.23). Если обратный провод соединяете®
Рис. 5.24. Присоединение сигнальной линии (а) через одно сопротивление к точ*
ке +Ув и через другое сопротивление — к земле. На осциллограмме (б) каж-
дое деление по горизонтали соответствует 200 нс, а по вертикали — 2 В.
с другими точками земли, могут возникнуть нежелательные
связи и перекрестные помехи. Для скрученных сигнальных ли-
ний, присоединяемых к маломощным ТТЛШ-схемам, этот спо-
соб применим вплоть до длины линий 1,5 м. Отметим, что на.
конце линии можно использовать только одну схему.
Для более длинных сигнальных линий (вплоть до ~6 м)
часто применяется способ, по которому линия передачи управ-
ляется ТТЛ-схемой или буфером, а на конце линии включается
нагрузка с сопротивлением 130 Ом. Это сопротивление является
причиной того, что высокий уровень понижается (по сравнению
с уровнем в ТТЛ- и маломощных ТТЛШ-схемах с каскадным
выходом) и лишь ненамного превышает верхний порог прием--
-290
Глава 5
SH7438
.Вход
Скрикенная пара
UB(5B)
3.3 мкФ
Выход
ПередОт-
гик
Приемник
Рис. 5.25. Схема SN7438 с разомкнутым коллектором (а), обеспечивающая
управляющую мощность, достаточную для работы с сигнальной линией, ко-
торая нагружена на сопротивление 130 Ом. На осциллограмме (б) каждое
деление по горизонтали соответствует 200 нс, а по вертикали — 2 В.
ника. В этой ситуации необходимо использовать дополнительное
нагрузочное сопротивление, подключенное к точке +Ub
(рис. 5.24). Оба сопротивления, включенные параллельно, дают
полное сопротивление нагрузки 130 Ом.
Среди ТТЛ-схем имеются буферы с открытым коллектором,
которые обеспечивают на выходе ток 48 мА. С помощью таких
буферов можно непосредственно возбуждать линию из скручен-
ных пар, нагруженную на 130 Ом (рис. 5.25).
Маломощные ТТЛШ-буферы с открытым коллектором до-
пускают максимальный ток до 24 мА, поэтому здесь опять тре-
буется использовать комбинированную нагрузку, состоящую из
двух сопротивлений. Мы можем ограничиться малым выходным
током, как и в случае ТТЛ-схем с каскадным выходом, вклю-
чая на конце сигнальной линии два нагрузочных сопротивления,
«которые вместе составляют 130 Ом. Одно сопротивление под-
ключается к точке +UB, а другое — к земле, как показано на
рис. 5.26. Высокий уровень в этом варианте достигает +3 В.
Рекомендации по разработке и монтажу логических схем
291
д
Рис. 5.26. Нагрузка сигнальной линии на два сопротивления, одно из которые
присоединено к точке + UB, а другое — к логической земле.
Непостоянство волнового сопротивления вдоль линии, кото-
рое возникает, когда в сигнальную линию включается один или
несколько разъемов, проявляется в виде отражений. Когда вол-
новой фронт проходит участок с более высоким или более низ-
ким волновым сопротивлением, часть энергии волны возвраща-
ется на вход, где создается положительный или отрицательный
перепад напряжения. Однако эти возмущения не столь значи-
тельны, чтобы причинить какой-либо вред.
Кроме того, отражения могут возникать в сигнальных ли-
ниях там, где в разных точках вдоль линии включены ответвле-
ния, ведущие к схемам или буферам. Изменение волнового со-
противления, которое возникает на входе схемы или буфера»,
приводит к отражениям, проявляющимся в виде осцилляций на
фронте или вершине импульса. При этом также наблюдается
небольшое изменение формы логического сигнала, которое, од-
нако, ни на что не влияет. Наконец, источником паразитных
осцилляций на фронте и вершине логического сигнала могут
1292
Глава 5
Фис. 5.27. Отражение в линии связи, не нагруженной на волновое сопротив-
ление.
«быть неоднородности волнового сопротивления скрученной
пары.
Триггеры и одновибраторы также реагируют на помехи, ко-
торые возникают при отражениях на выходе. Обычно после этих
схем включаются буфер, вентиль или инвертор, выход которых
нагружается на длинную сигнальную линию. Сигналы от триг-
геров и одновибраторов подавать на разъемы без промежуточ-
ной схемы типа буфера ни в коем случае нельзя.
Выходные сигналы управляющих буферов и передатчиков,
нагруженных длинной линией, для других целей использовать
нельзя, т. к. если к выходу буфера или передатчика подключена
сигнальная линия и в ней имеют место отражения, искаженный
выходной сигнал не будет уже совпадать с тем сигналом, ко-
торый требуется для управления соответствующим вентилем
или буфером (как, например, это видно из рис. 5.27). Время
прохождения сигнала через изолированную сигнальную линию
составляет примерно 5 нс/м и в зависимости от частоты сигнала
юно увеличивается при переходе к скрученной паре до 4,5—
Рекомендации по разработке и монтажу логических схем 293
20 нс/м]). Чем выше частота, тем меньше время прохождения.
Время нарастания и спада сигналов в логических схемах из
рассмотренных в гл. 4 семейств равно 5 и 1,5 нс соответствен-
но. Это означает, что, если на выходе маломощной ТТЛШ-схе-
мы сигнальная линия будет короче 0,5 м, возникающие отраже-
ния появятся на фронте сигнала. Действительно, эти отражения
видны, когда соответствующие сигналы наблюдаются на экра-
не осциллографа.
Передающие и приемные схемы должны быть устойчивыми
к выбросам, возникающим вследствие отражений. Входы раз-
личных ТТЛ-, а также КМОП-схем снабжены диодными ограни-
чителями, которые защищают эти схемы от вредного воздейст-
вия названных выше помех. Кроме того, эти диоды быстро гасят
отраженную энергию, что приводит к стабилизации режима ра-
боты сигнальной линии.
5.6.	Осцилляции
После отражений в сигнальных линиях наблюдаются пара-
зитные осцилляции, которые иногда называются «звоном». Каж-
дая сигнальная линия обладает индуктивностью и паразитной
емкостью относительно земли, которые образуют колебатель-
ный контур, возбуждаемый под действием импульсного сигнала.
Мы называем колебания этого контура осцилляциями; они на-
блюдаются в случае сигналов высокого и низкого уровней
(рис. 5.28).
Отражения и осцилляции представляют собой в принципе
одно и то же явление, за исключением того, что в случае отра-
жений колебательный контур образуется из длинного резони-
рующего проводника (возникают стоячие волны), а при осцил-
ляциях этот контур образуется из индуктивности короткого со-
единительного проводника и емкости относительно окружающих
элементов и паразитных емкостей, которые возникают в при-
соединяемых схемах (3 пФ на каждый вход). Как в случае от-
ражений, так и в случае осцилляций речь идет о возбуждении
затухающей бегущей волны с частотой повторения импульсного
сигнала. Всякий раз, когда появляется импульс, в линии пере-
дачи или колебательном контуре возбуждаются затухающие ко-
лебания. Амплитуда и длительность колебаний определяются
добротностью этого паразитного контура и крутизной импульс-
ного фронта.
Зависимость от частоты появляется по той причине, что из-за конечной
величины сопротивления проводника и сопротивления изоляции волновое со-
противление является комплексной величиной, и поэтому скорость движения
волнового фронта зависит от частоты.—Прим. ред.
294
Глава 5
^бых
fpez
Рис. 5.28. Резонирующая сигнальная линия, нагруженная на относительно
большую паразитную емкость.
В резонансе входной импеданс уменьшается до небольшой величины. Напряжение на
паразитной емкости обычно колеблется. С увеличением паразитной емкости резонанс
возникает при более низких частотах, поэтому осцилляции наблюдаются в более корот-
ких сигнальных линиях. Незатухающие колебания возникают, когда частота сигнала
импульсного генератора становится равной резонансной частоте паразитного контура.
Осциллограмма относится к ЛС-схеме, которая является нагрузкой ИС 74LS37 с каскад-
ным выходом (24 мкА). Здесь возникают два типа осцилляций — на высоком уровне
из-за1 параллельного Л5С5-контура и на низком уровне из-за последовательного LsCp-кон-
тура. Для спадающего фронта последовательный контур управляется «жестче», чем для
нарастающего фронта, что хорошо видно из формулы для расчета амплитуды осцил-
ляций.
Если длительность фронта импульса tr известна, можно лег-
ко рассчитать максимальную частоту, присутствующую в нем
(/макс-^М1).
Осцилляции возникают также, если паразитный контур име-
ет резонансную частоту, лежащую в диапазоне между частотой
повторения импульса и /макс. Для маломощных ТТЛШ-схем
Она совпадает с максимальной частотой, возбуждение которой возмож-
но. — Прим. ред.
Рекомендации по разработке и монтажу логических схем
295
Рис. 5.29. Осцилляции, возникающие в участке сигнальной линии, нагружен»
ном на паразитную емкость.
/макс ^-32 МГц, а для обычных ТТЛШ-схем /макс ~ 96 МГц.
Таким образом, неудивительно, что короткая линия связи, со-
единенная с ТТЛ-схемой, может возбудиться.
На рис. 5.29 показана импульсная схема, к которой при-
соединена короткая сигнальная линия, представленная в виде
296
Глава 5
последовательно включенных L и С. Такой последовательный
контур является хорошей моделью сигнальной линии, нагружен-
ной на паразитную емкость, основную часть которой составляет
входная емкость присоединенной схемы.
Связь между осцилляциями и отражениями является впол-
не очевидной, как следует из временных диаграмм, однако силь-
ная зависимость импеданса последовательного резонансного
контура от частоты означает, что частота выбросов и провалов
должна совпадать с частотой резонанса.
Передний и задний фронты импульса на входе последова-
тельного контура обычно имеют большую крутизну, так как.
LC-контур ведет себя на частотах, отличных от /рез, как элемент
с высоким импедансом, благодаря чему амплитуда импульса на
входе LC-цепочки не уменьшается по сравнению с исходной
величиной Ug. Однако на выходе LC-цепочки эти частоты по-
давляются, в результате чего фронты становятся более поло-
гими. На вершине и пьедестале импульса возникают затухаю-
щие колебания с частотой, равной /рез.
Осцилляции можно подавлять, уменьшая добротность Q па-
разитного контура за счет применения скрученных пар и обрат-
ных шин, располагаемых параллельно сигнальным шинам на
печатной плате. Обратные шины могут быть выполнены в виде
параллельных линий, соединенных с логической землей. При
размещении обратной шины вдоль сигнальной линии умень-
шается индуктивность линии и увеличивается емкость. Из фор-
мулы Zk=^LjC следует, что волновое сопротивление такой ли-
нии уменьшается по сравнению с Zk для отдельного проводника.
Уменьшается также добротность, а вместе с ней и величина
выброса. Ясно, что нельзя допускать, чтобы амплитуда осцилля-
ций превышала пороговые значения логических уровней напря-
жения и могли происходить переключения логических схем, при-
соединенных к соответствующей сигнальной линии.
Мы уже говорили выше, что вероятность возбуждения осцил-
ляций в линии связи возрастает с ростом крутизны фронта сиг-
нала. Поэтому осцилляции доставляют много забот там, где
применяются быстрые логические ТТЛШ- и усовершенствован-
ные ТТЛШ-семейства.
Осцилляции менее заметны в ТТЛ- и маломощных ТТЛШ-
схемах; поэтому в них обычно не требуются какие-то специаль-
ные меры для их устранения. В логических схемах общего типа
с применением КМОП-элементов осцилляции не наблюдаются
вообще. В ТТЛ- и маломощных ТТЛШ-схемах они не создают
проблем, если длина сигнальной линии не превышает ~25 см.
Собственная частота колебаний линий связи длиной <25 см
слишком высока, чтобы возбуждались паразитные колебания
на фронтах с крутизной, характерной для ТТЛ- и маломощных
Рекомендации по разработке и монтажу логических схем 297
ТТЛШ-схем. Гармоники с частотой, равной собственной частоте
линии, в импульсном сигнале не наблюдаются.
Существует еще одна возможность уменьшения добротно-
сти — использование ферритовой шайбы, включенной в сигналь-
ную линию (рис. 5.30). Подобная ферритовая шайба из мате-
риала с высокими потерями обеспечивает затухание, в резуль-
тате которого осцилляции исчезают. Часто с помощью феррито-
без шайбы
С шайбой
Рис. 5.30. Ограничение осцилляций с помощью ферритовой шайбы.
вой шайбы можно полностью устранить осцилляции. Проблему
осцилляций можно всегда решить, регулируя режим запуска
логических схем, т. е. используя полезный сигнал после того,
как процессы в линии передачи полностью завершатся. Конечно,
это приводит к дополнительной задержке и может повлиять на
скорость обработки данных, т. е. на скорость работы системы
в целом. Последнее противоречит нашему стремлению к увели-
чению скорости обработки данных при использовании быстрой
логики. Если мы хотим максимально выгодно применять быст-
рую логику, нам придется оптимизировать и монтаж.
5.7.	Передача сигналов на большие расстояния
Для передачи сигналов на расстояния более 6 м применя-
ются специальные линейные передатчики и приемники. Извест-
ны симметричные и несимметричные линии связи. Электриче-
ские спецификации для таких линий большой длины составлены
Ассоциацией промышленных электронных фирм в виде стандар-
тов RS423 и RS422. Симметричные линии используются на мак-
симальных расстояниях до 1200 м, особенно в тех случаях, ког-
298
Глава 5
Несимметричная пиния с бязи
Пере Нате и к	(скрученная пара)	Приемник
и#-Разность напряжений между землей передат-
чика и землей приемника
Рис. 5.31. Несимметричная линия связи по стандарту RS423
Симметричная линия связи
Передатчик (скрученная пора) Нагрузка Приемник
ид-Разность напряжений между землей передат-
чика и землей приемника
НТ-Сопротибление нагрузки
Рис. 5.32. Симметричная линия связи по стандарту RS422.
да внешние наводки из-за наличия емкостных и индуктивных
связей могут влиять на передачу сигналов. При передаче дан-
ных, где такие помехи не столь существенны, в основном при-
меняются несимметричные линии. Однако и для этих линий
максимальная длина по стандарту RS423 составляет 1200 м.
Несимметричные сигнальные линии более чувствительны
к наводкам, чем симметричные линии, за счет связей в линии
передачи. Они применимы до частот 100 кГц, а симметричные —
до 10 МГц.
На рис. 5.31 показана несимметричная сигнальная линия, а
на рис. 5.32 — симметричная линия. В обеих линиях использует-
ся один приемник с дифференциальным входом, предназначен-
ным для исключения общей для двух линий составляющей шу-
ма, т. е. помех с одинаковыми фазой и амплитудой на сигналь-
ной и обратной шинах. В обеих линиях связи общая шина за-
земления не используется в качестве обратной шины, поэтому
перекрестные помехи в них не играют роли.
Рекомендации по разработке и монтажу логических схем
299
Что касается передатчика, то в несимметричной линии ис-
пользуется управляющая схема с одним оконечным выходом, а
в симметричной — выходная схема, вырабатывающая два сим-
метричных сигнала в противофазе. Согласно стандартам RS422
и RS423, нагрузка линии может быть произвольной. При пере-
даче данных с низкой скоростью, когда крутизна фронта не
Рис. 5.33. Влияние сопротивления нагрузки Rt на форму сигнала на входе*
приемника.
a — RT=2Zk; б — RT = Zk\ e — RT<Zk.
критична и случайное превышение порогов за счет отражений
не оказывает влияния на переключение схем, линию можно не
нагружать.
Для большинства передающих и приемных схем линию свя-
зи можно нагрузить достаточно большим сопротивлением RH,
что почти не приводит к отражениям. Наоборот, небольшое со-
противление Rh влияет на параметры сигнала. Из приведенных
на рис. 5.33 осциллограмм видно влияние сопротивления на-
грузки RT (Rt=Rh) на форму сигнала на входе приемника.
В данном случае была исследована линия связи длиной 30 м,
к которой подключались передатчики типа 9638 и приемники
типа 9637А фирмы Fairchild.
Из осциллограмм следует, что если RT = 2Zkf сигнал на выхо-
де линии передачи почти не изменяется. Виден только эффект
300
Глава 5
Рис. 5.34. Влияние длины линии связи со скрученной парой на форму сигнал»
на входе приемника.
Осциллограммы а и в —для входа передатчика типа 9638 (2 В/см); осциллограммы &
и г — для дифференциального входа приемника типа 9637А (5 В/см); каждое деление
сетки по горизонтали соответствует 2 мкс/см.
Использованы передатчик и приемник фирмы Fairchild. Сигнальная линия нагружена не
на волновое сопротивление, что особенно важно при большой длине кабеля. Длины
кабелей в случаях а, б, в и г равны 10, 300, 600 и 1200 м соответственно.
а
6
отражения высокочастотных компонент импульсного сигнала.
Видно, что отражения с более низкой частотой подавлены, так
как для таких частот ситуация неотличима от случая RT = Zk.
Кроме того, виден небольшой выброс, который, вероятно, связан
с действием индуктивности в месте ввода линии в приемник.
Этот небольшой выброс исчезает при RT=Zk. В таком режиме
заметно даже ослабление высокочастотных компонент за счет
потерь в соединительном кабеле. Это ослабление проявляется
и при RT=2Zk, однако здесь оно скомпенсировано за счет па-
дения напряжения на упоминавшейся выше индуктивности вво-
да в приемник.
Если линия нагружена на RT> меньшее Zk, возникает отрица-
тельный отраженный импульс напряжения, который возвра-
щается к передатчику. Об этом свидетельствуют искажения пер-
вой ступеньки, которые отчетливо видны на осциллограмме.
Рекомендации по разработке и монтажу логических схем
301
рассмотренную в предыдущих
Скорость передо го, Сшт/с.
Рис. 5.35. Зависимость скорости передачи',
данных от длины кабеля для несиммет-
ричной сигнальной линии из скрученного
проводника диаметром 0,5 мм. (Стан-
дарт RS423.)

Отраженная волна напряжения снова преобразуется у пере-
датчика в положительную волну, которая по истечении времени^
2т достигает конца линии, где устанавливается напряжение от-
сечки ~8 В. Тот факт, что отсечка происходит на вершине им-
пульса, следует также из разной формы переднего и заднего
фронтов, показанных на рис. 5.33, в. Отсечка происходит и на
низком уровне, так как на этом уровне искажения за счет отра-
жений почти незаметны. Из осциллограмм следует, что если*
применить теорию отражений,
разделах, то можно прийти
к выводу о том, что со сто-
роны передатчика линия воз-
буждается через сопротив-
ление Ri<.Zk.
Качество переданного
сигнала зависит также от
длины сигнальной линии. По
мере увеличения длины ка-
беля растет время, необхо-
димое для достижения ко-
нечной величины стационар-
ного уровня напряжения. Ес-
ли соответствующие задерж-
ки учтены, этот эффект не
приводит к затруднениям.
Однако может случиться
так, что при высокой скоро-
сти передачи данных ста-
ционарное значение за вре-
мя, равное длительности им-
пульса, не достигается (рис. 5.34).
На рис. 5.34 сравниваются входные и выходные сигналы
для кабельных линий разной длины. Отчетливо видно, что при
удлинении кабеля растет время, необходимое для достижения
стационарного значения. При длине линии 1200 м время уста-
новления стационарного состояния превышает длительность им-
пульса. За время, которое требуется сигналу и отраженным
волнам, чтобы пройти линию, в результате чего на ее выходе
устанавливается стационарное значение, передатчик, очевидно,
уже возвращается в исходное состояние. За счет лучшего согла-
сования линии на входе и выходе можно уменьшить время, ко-
торое требуется для установления на выходе линии стационар-
ного уровня напряжения. Наиболее эффективным средством
является согласованная нагрузка на конце линии. Помещение
согласованной нагрузки в начале линии, конечно, также обес-
печивает достижение стационарного уровня напряжения на кон-

:302
Глава 5
це линии, однако отраженная волна может вернуться к пере-
датчику и, если передатчик уже закончил формирование им-
пульса, эта волна исказит новый уровень напряжения.
Из приведенных выше осциллограмм следует, что чем ко-
роче кабель, тем меньше искажается крутизна фронта сигнала.
Даже в отсутствие отражений уменьшение крутизны фронта ог-
раничивает допустимую скорость передачи данных в линии
связи.
На рис. 5.35 и 5.36 приведены зависимости скорости пере-
дачи данных от длины кабеля для несимметричной и симмет-
Рис. 5.36. Зависимость скорости передачи
данных от длины кабеля для симметричной
сигнальной линии из скрученного проводни-
ка диаметром 0,5 мм. (Стандарт RS422.)
ричной линий связи. Бы-
ла использована линия в
виде скрученной пары
проводников диаметром
жилы 0,5 мм, покрытых
полихлорвиниловой изо-
ляцией. Приведенные кри-
вые относятся к линиям
связи, изготовленным в
соответствии со стандар-
тами RS423 и RS422.
Зависимости учитыва-
ют ослабление высоко-
частотных компонент им-
пульсных сигналов за
счет потерь в линии. При
этом предполагалось, что
ослабление не /может пре-
вышать 6 дБ на полной
длине кабеля. Учитыва-
лись потери, связанные с омическим сопротивлением, диэлектри-
ческие потери и потери, обусловленные скин-эффектом.
Передающие и приемные схемы поставляются разными фир-
мами-изготовителями (например, Fairchild и Texas Instru-
ments). Передающие схемы допускают работу с линиями пере-
дач, которые имеют Z/e>100 Ом, а также с линиями из скру-
ченных пар проводников с диаметром жил 0,5 мм в полихлорви-
ниловой изоляции. Сигналы, передаваемые по этим линиям,
имеют параметры, определенные в стандартах RS422 и RS423.
Приемники выполнены таким образом, что напряжения сигна-
лов в линии, которые сильно отличаются от нормальных логи-
ческих уровней напряжения, преобразуются в них так, что пара-
метры сигналов на их выходе становятся совместимыми с ТТЛ-
и КМОП-логикой.
Если необходимо, в приемнике восстанавливается и форма
ямпульса. Как передающие, так и приемные схемы, предназна-
Рекомендации по разработке и монтажу логических схем 303-
ченные для работы с длинными линиями связи, имеют гораздо
более сложную структуру, чем буферы и вентили, которые обыч-
но применяются для передачи сигналов на короткие расстояния.
Параметры выпускаемых промышленностью схем приведены в
таблице на рис. 5.37.
Крутые фронты сигналов, поступающих из передатчика в ли-
нию связи, создают перекрестные помехи в соседних линиях.
Если эти фронты не оказывают влияния на допустимые време-
на нарастания и спада в конце сигнальной линии, в частности
вследствие потерь высокочастотных компонент сигнала в про-
цессе передачи, крутизну этих фронтов следует уменьшать не-
посредственно в начале линии. Это уменьшение успешно осуще-
ствляется на практике для длинных сигнальных линий, что поз-
воляет уменьшить емкостные перекрестные помехи в начале ли-
нии до допустимой величины. Подавление этих помех имеет
большое значение особенно в том случае, когда рядом с пере-
датчиком в начале линии располагается приемник (например,
при двунаправленной связи по соседним линиям передачи).
Передатчики изготавливаются таким образом, что включение
небольшого конденсатора между двумя выводами ИС может
привести к заметному уменьшению крутизны фронта. Кроме
того, наличие в конце линии емкостной нагрузки вполне доста-
точно для подавления всех перекрестных помех.
5.8.	Запуск схем пологими фронтами
Логические схемы должны запускаться импульсами с до-
статочно крутыми фронтами. Если крутизна импульса оказы-
вается недостаточной, при прохождении через линейную область
усиления в процессе нарастания импульса на его фронте могут
возникнуть паразитные осцилляции, которые могут привести
к нежелательным переходам в логических схемах. Пологий
фронт импульса может быть причиной того, что логическая схе-
ма вообще не отреагирует на запускающий сигнал. Так в счет-
чиках, которые управляются импульсами напряжения промыш-
ленной сети, из-за этого могут возникнуть трудности. Дело
в том, что из сети в схему поступают импульсы с частотой по-
вторения 50 Гц и крутизна фронта этих импульсов может быть
недостаточной для запуска счетчика. Для увеличения крутизны
импульсов можно использовать дополнительный инвертор или
вентиль, включенный между управляющей схемой и цифровым
счетчиком, что в большинстве случаев приводит к удовлетвори-
тельному решению задачи.
304
Глава 5
Стандарт R3423
Перебатгик	С к руг ан на я лара	Приемник
Длина кабеля, м Скорость, бит/с
100	10s
1000	10*
1200	1О3
СтанОарт R8B2Z
Переделки к	Скругенная лара	Приемник
__________________________________
Длина кабеля, м Скорость, Вит/с
12	10'
120	106
1200	10s
Рис. 5.37. Промышленные передатчики и приемники для линий связи из скру-
ченных проводников диаметром 0,5 мм. (Стандарты RS422 и RS423.)
5.9.	Передача сигналов через разъемы
При передаче логических сигналов через разъемы лучше
• использовать сигналы низкого уровня. При размыкании разъема
.в соответствующей сигнальной линии обычно появляется напря-
жение высокого уровня.
В случае сигналов низкого уровня размыкание разъема не
инициирует никаких процессов, что бывает полезным при прове-
дении испытаний схем, а также исключает возможность того,
что после извлечения из гнезда какого-то разъема или печатной
шлаты произойдет самопроизвольное включение электромоторов,
насосов и других исполнительных устройств, которое может при-
вести к аварии. Кроме того, в подобной ситуации неплотный
контакт между элементами разъема также не приведет ни к ка-
тким нежелательным последствиям.
Рекомендации по разработке и монтажу логических схем
305
Передатчики		Приемники	
Две ИС в одном корпусе DIP	Четыре! ИС в од- ном корпусе DIP	Две ИС в одном корпусе DIP	Четыре ИС в од- ном корпусе DIP
НА9636А	SN75186 SN75187	цА9637А	AM26LS32A МС3486 SN75173 SN75175
SN75158 SN75179 цА9638	SN75151 SN75153 AM26LS31 МС3487 SN75172 SN75174	цА9637	AM26LS32A МС3486 SN75173 SN75175
Продолжение рис. 5.37.
5.10.	Соединение выходов схем с землей и питанием
При проведении испытаний иногда требуется закорачивать
выход схемы на землю, что допускается на короткое время
в схемах большинства логических семейств. Запрещено непо-
средственное соединение выхода схемы с шиной питания. Такое
соединение будет означать, что если нижний транзистор в око-
нечном каскадном выходе отперт, то он и вместе с ним схема
выйдут из строя.
5.11.	Управление КМОП-схемами от низкоомного генератора
На входе КМОП-схем обычно устанавливается диод, огра-
ничивающий входное напряжение уровнем напряжения питания.
Применение такого диода может привести к нежелательным по-
20—597
306
Глава 5
следствиям, если схема управляется от низкоомного генератора
импульсов и напряжение питания на схему не подано.
В частности, если напряжение питания отсутствует, ограни-
чивающий диод, присоединенный к точке + UB, будет не за-
перт. Через него течет ток, который ограничивается только
внутренним сопротивлением генератора импульсов. Если
это сопротивление мало, входной ток может быть
очень большим и, проходя через ограничивающий диод или
внутренние проводники, разрушит соответствующую ИС. Поэто-
му рекомендуется с помощью последовательно включенного со-
противления ограничивать входной ток до допустимого предела*
5.12.	Соединение источников питания
В ряде случаев требуемое напряжение питания обеспечи-
вается двумя источниками питания, включенными последова-
тельно. Такое включение может привести к нежелательным ре-
зультатам, если один из источников питания выходит из строя.
Рис. 5.38. Выход из строя одного из последовательно включенных источников
питания.
На рис. 5.38 показана такая ситуация. Если нижний источник
питания вышел из строя, схема А будет запитана через схему В
в обратном направлении, т. е. ее «плюс» становится «минусом»,
и наоборот, со всеми вытекающими отсюда последствиями. При
последовательном включении источников питания из соображе-
ний безопасности рекомендуется параллельно выводам этих ис-
точников включать диоды, как показано штриховыми линиями
на рис. 5.38.
Рекомендации по разработке и монтажу логических схем 307
5.13.	Открытые входы
Мы уже говорили выше, что не рекомендуется оставлять
неиспользуемые входы в «подвешенном» состоянии. Открытые
входы чувствительны к помехам и могут влиять на надежность
работы логических схем.
В зависимости от функции логической схемы открытый вход
необходимо соединять либо с логической землей, либо с напря-
жением высокого уровня. В КМОП-схемах роль напряжения
высокого уровня может выполнять напряжение питания -\-Ub-
Для ТТЛ-схем между точкой -\-UB и соответствующим входом
необходимо включать резистор с сопротивлением 1 кОм. В логи-
ческих схемах с многоэмиттерным входом также требуется ис-
пользовать последовательно включенное сопротивление. Можно
объединить несколько открытых входов и соединить их через
одно сопротивление 1 кОм с точкой + (7В.
Соединение открытого входа с точкой + (7В само по себе не
вызывает возражений, если бы не то обстоятельство, что на ши-
ну питания могут наводиться импульсы помех, амплитуда ко-
торых превышает напряжение пробоя р—n-переходов, отделяю-
щих схему от подложки, в результате чего схема выходит из
строя. Соединение неиспользуемых входов с рабочими входами
приводит к тому, что соответствующая сигнальная линия нагру-
жается на большую емкость, в результате чего возрастает ве-
роятность возникновения осцилляций. Кроме того, за счет до-
полнительной емкости снижается резонансная частота соответ-
ствующей сигнальной линии, что облегчает ее возбуждение.
5.14.	Импульсы помехи
Другое явление, с которым мы часто сталкиваемся в логи-
ческих схемах — это появление остроконечных импульсов поме-
хи («иголок»), возникающих вследствие недостаточной синхрон-
ности сигналов при прохождении через схемы. Происхождение
этих импульсов можно пояснить следующим примером. Допус-
тим, что у нас имеется счетчик, который реализует повто-
ряющиеся отсчеты от 0 до 7 (см. т. 2, гл. 4). Двоичные ко-
ды состояний такого восьмеричного счетчика показаны на
рис. 5.391).
и Такой счетчик состоит из последовательно соединенных триггеров в так
называемом счетном режиме, когда изменение состояния последующего триг-
гера инициируется каждым вторым импульсом от предыдущего триггера ______
Прим. ред.
308
Глава 5
Если мы хотим запустить некоторое устройство в тот момент,
когда счетчик находится в десятичном состоянии 0, то нужно
начать с декодирования этого состояния с помощью соответст-
вующего дешифратора. При этом мы ожидаем, что сигнал за-
пуска появится только в этом состоянии и не появится в любой
другой момент счетного цикла.
Десятигное
состояние
О
1
2.
3
4
5
6
7
—— Требуемый ко О
Импульс помехи
Импульс помехи
Рис. 5.39. Двоичные коды состояний восьмеричного счетчика.
Выходные цифровые сигналы триггеров АО, А1 и А2 несинхронны, т. е. их переключаю-
щие фронты не совпадают. При дешифрации определенного состояния счетчика, в дан-
ном примере десятичного состояния 0, этот эффект может привести к тому, что в дру-
гих состояниях счетчика появятся небольшие импульсы помех. Здесь это происходит
в состоянии счетчика «4>.
В счетчике этого типа при переходе из состояния 3 в состоя-
ние 4 на короткое время снова возникает десятичное состоя-
ние 0, так как сначала триггер Ао возвратится из 1 в 0, после
чего триггер Л из 1 в 0 и, наконец, А2 будет переведен из со-
стояния 0 в состояние 1. В тот момент, когда Ло=Л1 = О и триг-
гер А2 еще не перешел из 0 в 1, возникает десятичное состоя-
ние 0 (Ло= Д1 = Л2 = 0), что приводит к появлению на выходе
дешифратора паразитного остроконечного импульса.
Такой импульс обычно настолько короток, что его невозмож-
но увидеть на экране осциллографа, однако он может, напри-
мер, запустить или сбросить на нуль какой-нибудь триггер. Эти
импульсы трудно обнаруживать, так как они настолько коротки,
что запускают логические схемы не всякий раз, когда появля-
ются.
Рекомендации по разработке и монтажу логических схем 309
5.15.	Монтаж в стойках
На рис. 5.40 показан образец монтажа сигнальных линий и
линий питания ИС. Гипотетические схемы размещены на пяти
печатных платах типа Еврокарта, которые соединяются между
собой через разъемы европейского стандарта, размещенные на
задней панели. Напряжение питания подается на платы через
автономные вертикальные электрические шины (Mektron) от
центрального блока питания как для аналоговой, так и для
цифровой электроники. Этот блок располагается в нижней час-
ти стойки и имеет многоточечную систему заземления. Так как
земля жестко связана с шиной питания, электрические шины
обладают ничтожно малой индуктивностью и не образуют пе-
тель, в которых могли бы иметь место наводки. Каждая плата
связана гибкой шиной заземления с рамой стойки. Необходимые
сигнальные линии между платами выполнены с помощью скру-
ченных пар из проводников с диаметром жил 0,5 мм.
Цифровая электроника управляет работой мощных выход-
ных электронных схем, в состав которых входят мощные тран-
зисторы, симисторы, реле и другие элементы. В этом случае ли-
нии управления выполняются также из скрученных пар.
Если при использовании скрученных пар возникают сильные
перекрестные помехи через шину заземления или же излуча-
тельные помехи (внутренние электромагнитные наводки), можно
использовать дополнительную экранировку в виде пластмассо-
вой оболочки с внутренним слоем металлической оплетки. Для
этой цели пригодна трубчатая оболочка с застежкой «молния»,
сквозь которую не нужно протаскивать проводник, так как в ис-
ходном состоянии она раскрыта и в нее можно уложить провод-
ники. После их укладки оболочка стягивается в трубку с по-
мощью застежки «молния», для чего используются специальные
монтажные щипцы. Некоторые фирмы-изготовители, например
Superflexit и Reiku (ФРГ), заменяют застежку «молнию» двумя
полосками пластика с зацепляющимся покрытием на поверхно-
сти. После укладки проводников края полосок прижимаются
друг к Другу и образуют закрытую трубчатую оболочку. Эти
оболочки имеют внутри плетеный экран (металлическую сетку)
и по ширине пригодны для помещения в них плоского кабеля
(рис. 5.41).
Этот дополнительный экран следует соединить с обеих сто-
рон с заземленной точкой DIP-корпуса через отдельный провод-
ник или шину. Последний вариант используется в том случае,
когда DIP-корпус смонтирован на печатной плате. Экран такого
типа не соединяется с общей шиной заземления. Обратный
ток течет через экран, а не через шину заземления, даже если
шина имеет более низкое омическое сопротивление, чем экран.
Кожух
Рис. 5.40. Монтаж сигнальных линий и линий питания ИС в блоке обработки
данных.
Рекомендации по разработке и монтажу логических схем 311
Он течет через экран за счет индуктивности, так как из-за связи
с сигнальным проводником индуктивность экрана будет малой
и ток выбирает именно этот путь. Экран уменьшает индуктив-
ные и емкостные паразитные связи, поэтому излучение, направ-
ленное наружу, будет отсутствовать. Слабым будет и излуче-
ние внутрь экрана, поэтому при таком способе осуществления
Рис. 5.41. Экранировка плоского кабеля,
сигнальной связи мы обеспечиваем минимальные вредные по-
следствия от действия помех и их полей.
Здесь следует также отметить, что экран такого типа наибо-
лее эффективен для защиты от высокочастотных полей. Для за-
щиты от низкочастотных полей следует применять экран из маг-
нитных материалов. Конструкция кожуха также имеет большое
значение для экранировки от излучательных помех, направлен-
ных наружу или внутрь.
Помехи могут проникать внутрь кожуха через швы и щели,
поэтому в кожухе необходимо использовать проводящие уплот-
нения. Эти уплотнения поставляются фирмами-изготовителями
и обычно состоят из гибкой медной сетки, по кромке которой
нанесен слой клейкого вещества. Для ВЧ-экранировки кожухов
изготавливаются также плоские и круглые уплотнения. На
рис. 5.42 схематически показано, как применяются эти уплот-
нения.
312
Глава 5
Если, несмотря на дополнительную экранировку, связь меж-
ду цифровой электроникой и мощными электронными блоками,
реализованная с помощью скрученных пар, ненадежна, можно
перейти на оптическую связь. Этот способ связи эффективен
также и в тех случаях, когда по разным причинам требуется
разместить цифровую электронику на большом удалении от
электрической сети питания. Логическая и аналоговая шины за-
земления являются также заземлением и для мощных электрон-
НаклаОка
^Уплотнение
Наклейка
~7
Пробойящий
клей
Рис. 5.42. Использование проводящих уплотнений для защиты систем от вы-
сокочастотных помех.
ных блоков, соединенных с рамой стойки, на которой предохра-
нительное заземление обычно выведено под винт диаметром
3,5 мм.
5.16.	Применение плоского кабеля
Для передачи одновременно нескольких сигналов между
двумя автономными схемами в настоящее время в основном ис-
пользуют плоский (ленточный) кабель. Рассстояние между
центрами проводников в нем равно 1,27 мм и этот зазор позво-
ляет закрепить кабель на разъеме с помощью простого прижи-
ма. При этом проводники с изоляцией запрессовываются в
Y-образные контактные выводы1). Давление этого контакта на
проводник достаточно для того, чтобы обеспечить в течение дли-
тельного времени надежное соединение. Этот принцип монтажа
(рис. 5.43) более подробно рассмотрен в т. 2.
При использовании плоского кабеля в линиях связи между
цифровыми схемами важно знать, как этот кабель поведет себя
по отношению к перекрестным помехам между двумя сигналь-
ными линиями и как следует присоединять этот кабель к пере-
датчику и приемнику, чтобы отражения были минимальными.
Важно также знать, каким образом будет искажаться крутизна
фронта импульсного сигнала при передаче по такому кабелю.
!) При этом У-образные выводы прорезают изоляцию и образуют контакт
с внутренней жилой. Это хорошо видно в левой части рис. 5.43. — Прим. pedi
Рекомендации по разработке и монтажу логических схем
313
Рис. 5.43. Принцип монтажа кабеля с удалением изоляции. В один прием
(прижим) конец плоского кабеля запрессовывается в нижний элемент разъема.
Y-образный контакт более детально показан слева над штырьком, являющим-
ся элементом печатного монтажа. Держатели могут также иметь форму
крючка.
Плоский кабель выпускается в нескольких вариантах, напри-
мер в виде кабеля с параллельным размещением проводников
в оболочке, в виде кабеля со скрученными парами проводников
в ленте и в виде кабеля с параллельно расположенными провод-
никами и с медной экранирующей сеткой на одной из поверхно-
стей кабеля, которая называется заземленной плоскостью. Эта
сетка используется также в качестве обратной сигнальной ли-
нии связи.
Что касается экранировки и обратных линий в нормальном
плоском кабеле, то в нем имеется достаточное число жил для
того, чтобы каждый сигнальный проводник всегда имел обрат-
ный или экранирующий проводник или даже несколько обрат-
ных проводников, которые соединяются с логической землей
соответствующих DIP-корпусов как в передатчике, так и в при-
Кабель	Изоляция	Конфигу- рация	ZA, Ом
Плоский, параллельные жи-	пвх	зс	175
лы диаметром 0,254 мм	105 °C	зез	125
	300 В		
Плоский, жилы параллель- ны заземленной плоское-	ПВХ	, 'п 1 W	75
ти, диаметр жил 0,254 мм	105 °C	—3	75
	300 в	зсз3	75
Плоский, параллельные жи-	пвх	зс	150
лы диаметром 0,381 мм	105 °C	зез	105
	300 в		
Скрученная пара из жил	пвх		
диаметром 0,381 мм	80 °C	зс	НО
	300 в		
Плоский, жилы параллель-	пвх	сч	65
ны заземленной плоскос-		— о	65
ти, диаметр жил 0,381 мм	105 °C	^3	
	300 в	зсзз	65
Плоский, параллельные жи-	пвх	зс	150
лы диаметром 0,61 мм	105 °C	зез	100
	300 в		
Емкость,» пФ/м	Индуктив- ность, мкГн/м	Время про- хождения, hic/m	С — сигнал 3 — земля
21,5	1,08	4,65	3 о
			О о
40	0,75	4,68	I
95	0,56	5,54	
82	0,62	5,54	
80	0,66	5,54	
			Зез
25	0,95	4,55	1 ° I
50	0,66	4,62	
			G
33	0,85	5,38	о	о 1 3
82	0,56	5,61	
86	0,53	5,48	3 с О
96	0,46	5,44	Г -L
23	0,86	4,32	
43	0,56	4,39	3 G 3
			
Рекомендации по разработке и монтажу логических схем 315
емнике. На рис. 5.44 приведена таблица параметров плоских ка-
белей с параллельным расположением проводников, кабелей со
скрученными парами и кабелей с параллельными проводниками
и изолированной медной экранирующей сеткой на одной из по-
верхностей кабеля. Из таблицы видно, как изменяются пара-
метры линий связи, если мы окружим сигнальный проводник
одним или несколькими обратными проводниками. Данные при-
водятся для различных возможных конфигураций проводников.
Если мы поместим сигнальный проводник между двумя об-
ратными проводниками, из таблицы параметров найдем, что ем-
кость на единицу длины увеличится, а индуктивность на еди-
ницу длины уменьшится. Волновое сопротивление Zk = ^LIC
уменьшится. По мере увеличения Zk скорость прохождения сиг-
нала возрастает, а время прохождения уменьшается. Кроме
того, из таблицы следует, что при увеличении диаметра сигналь-
ных проводников Zk уменьшается, а скорость прохождения рас-
тет (время прохождения сигнала через линию передачи сни-
жается). На практике перекрестные помехи подразделяются на
помехи на ближнем и дальнем концах линии связи (рис. 5.45).
Обе компоненты определяют перекрестные помехи в целом.
Из графика, приведенного на рис. 5.46, следует, что пере-
крестные помехи на ближнем передающем конце слабо зависят
от крутизны фронта передаваемого сигнала. Что касается влия-
ния характеристик плоского кабеля на эти помехи, то плоский
кабель с параллельными жилами и заземленной экранирующей
сеткой (кривая С на рис. 5.46) обеспечивает минимальный уро-
вень этих помех. Простой плоский кабель с параллельными сиг-
нальными проводниками без заземленной сетки (кривая В на
рис. 5.46) подавляет эти помехи менее эффективно, а плоский
кабель со скрученными парами (кривая А на рис. 5.46) имеет
наименьшую помехоустойчивость.
Графики для перекрестных помех на дальнем конце, приве-
денные на рис. 5.47, дают совершенно другую картину. Эти
помехи сильно зависят от крутизны фронта импульса, и плос-
кий кабель с параллельными сигнальными проводниками без
заземленной сетки (кривая В на рис. 5.47) оказывается наиме-
нее помехоустойчивым. И в этом случае кабель с заземленной
медной экранирующей сеткой оказывается наиболее помехо-
устойчивым (кривая С на рис. 5.47).
Интересно проследить, как уменьшается амплитуда импуль-
са в зависимости от длительности его фронта при распростране-
нии в плоских кабелях указанных выше трех типов. Наихудшие
Рис. 5.44. Характеристики плоских кабелей разных типов. Расстояние между
жилами равно 1,27 мм.
ближний конец
Дальний, шеи,
Управляемая линия
3 м
Рис. 5.45. Измерительная схема для определения перекрестных помех на ближ-
нем и дальнем концах. Линия «настраивается» с помощью регулируемых со-
противлений. Сопротивление, включенное последовательно с импульсным ге-
нератором, имеет величину Z* (обратное согласование).
15
Рис. 5.46. Перекрестные помехи на ближнем конце.
Д — плоский кабель со скрученными парами (конфигурация ЗС); В — плоский кабель
с параллельными жилами (конфигурация ЗС); С — плоский кабель с экранированной
сеткой (параллельные жилы, конфигурация ЗСз).
Рекомендации по разработке и монтажу логических схем 317
свойства имеет плоский кабель с экранирующей сеткой (кри-
вая С на рис. 5.48), однако при более пологих фронтах переда-
ваемого импульса различие между кабелями разных типов ста-
новится менее заметным.
Наконец, на рис. 5.49 показан график, который характеризу-
ет ухудшение крутизны фронта импульса. При длительности
Рис. 5.47. Перекрестные помехи на дальнем конце.
А — плоский кабель со скрученными парами (конфигурация ЗС); В — плоский кабель
с параллельными жилами (конфигурация ЗС); С — плоский кабель с экранированной
сеткой (параллельные жилы, конфигурация ЗСз).
фронта входного импульса менее 5 нс наибольшее ухудшение
крутизны фронта имеет место в плоском кабеле с заземленной
сеткой, а в плоских кабелях со скрученными парами и парал-
лельными проводниками это ухудшение крутизны одинаково.
Представленные в этом разделе данные для плоских кабе-
лей определены опытным путем и дают информацию, вполне
достаточную для предварительного выбора необходимого кабе-
ля. Однако мы рекомендуем проводить дополнительные испы-
тания выбранного кабеля в конкретной логической схеме или
системе.
На рис. 5.50 приведены осциллограммы импульсов пере-
крестных помех на ближнем (Л) и дальнем (В) концах парал-
лельной сигнальной линии. При измерениях применялся плос-
318
Глава 5
Рис. 5.48. Уменьшение напряжения импульса из-за ВЧ-потерь.
Неэкранированный плоский кабель (кривая В) с параллельными жилами дает мин>-
^вх-^вых
мальное уменьшение. Уменьшение напряжения=---тт---Х100%.
^вх
Рис. 5.49. Ухудшение крутизны фронта.
кий кабель длиной 5 м с расстоянием между центрами провод-
ников, равным 1,27 мм.
Перекрестные помехи на ближнем конце линии определяют-
ся импедансами, действующими в начале линии, и соответст-
вующими токами. В момент, когда волновой фронт поступает
на вход линии, неизвестно, как нагружен ее конец (выход). Ге-
нератор импульсов воспринимает только волновое сопротивле-
ние этой линии. Прямая бегущая волна наводит в обратной ли-
нии обратный ток. В линии, возмущаемой помехами, также те-
чет обратный ток и, как следует из рис. 5.51, создает в начале
Рекомендации по разработке и монтажу логических схем
319
Рис. 5.50. Перекрестные помехи.
Перекрестные помехи на ближнем конце возрастают, если точка А заземляется, что со-
ответствует случаю, когда при помощи передатчика линия связи переходит на низкий
уровень.
Xi — осциллограмма в точке Д; Х2 — осциллограмма в точке В.
этой линии положительный импульс напряжения. Этот импульс
приводит к тому, что в ее начале также возникает волновой
фронт, который перемещается в конец линии.
Как мы уже говорили выше, если нагрузка линии не согла-
сована, после прихода волнового фронта в конец линии возни-
кают разрывы по току и напряжению (рис. 5.52). В случае ра-
зомкнутой линии изменяется направление тока f, что приводит
к появлению импульса помехи обратного знака. В случае ко-
роткозамкнутой линии ток i превращается в 2/, при этом возни-
кает импульс помехи, который имеет тот же знак, что и напря-
жение в сигнальной линии. В случае согласованной нагрузки
импульс помехи снова имеет тот же знак, что и сигнал в линии.
В случае перекрестных помех на дальнем конце линии возника-
ют две ситуации в зависимости от того, каким образом нагру-
жена линия (рис. 5.52): при Rn<Zk компонента помехи на
дальнем конце находится в фазе с приходящей компонентой по-
мехи, пришедшей от ближнего конца, а при Rn>Zk эти компо-
ненты находятся в противофазе. При Rn = Zk компонента
320
Глава 5
помехи на дальнем конце имеет нулевую амплитуду и отлична
от нуля только компонента помехи, пришедшая от ближнего
конца линии. Полный импульс помехи является алгебраической
суммой обеих компонент.
Ситуация, когда R^Zk (разомкнутая линия), отражена на
осциллограмме, показанной на рис. 5.50. Видно, что в обоих
случаях импульс перекрестной помехи имеет длительность, рав-
ную времени прохождения линии 2т. Импульс помехи, который
Волнобой
Линия, бозмущи-
емая помехами
Прямая
~линия
Обратная
'лйния~~~
Рис. 5.51. Перекрестные помехи на ближнем конце.
Обратный ток в линии с помехами обеспечивает здесь нарастающий импульс помехи,
который встречается с волновым фронтом вблизи конца этой линии.
возникает в начале или в конце линии, будет скомпенсирован
в зависимости от условий на другом конце линии после того,
как волновой фронт пройдет линию до конца и вернется назад.
Если мы исследуем более детально передние фронты импуль-
сов на осциллограмме Х2 (рис. 5.50), обнаружим, что импуль-
сы перекрестной помехи сначала следуют за фронтом управ-
ляющего сигнала, однако сразу же по окончании последнего они
меняют полярность. Компонента помехи, действующая на ближ-
ний конец, достигает дальнего конца чуть раньше, чем там воз-
никает другая компонента помехи. Сказанное указывает на су-
ществование разности фаз (различия времен прохождения ли-
нии) между компонентой помехи, возникшей в начале линии и
достигшей ее конца, и компонентой, возникшей в конце линии
в результате разрыва напряжения или тока сигнала, причем
вторая компонента в данном случае, очевидно, преобладает.
При более тесном расположении прямой и обратной линий
емкостная компонента импеданса увеличивается, а индуктивная
Рекомендации по разработке и монтажу логических схем
32 В
1300м
Отражений нет
Перекрестных помех на дальнем конце нет
Рис. 5.52. Перекрестные помехи на дальнем конце.
а — линия, возмущаемая помехой, разомкнута (7?H^>Zft); б — линия, возмущаемая поме-
хой, короткозамкнута (^?н=0); в — линия, возмущаемая помехой, нагружена на волновое
сопротивление (7?H=Zft).
уменьшается, в результате чего уменьшается величина Zk и
в случае предельно тесного расположения линий сопротивление
становится равным омическому сопротивлению линии. При
этом перекрестные помехи исчезают. Как следует из осцилло-
грамм на рис. 5.50, перекрестные помехи в начале и в конце ли-
нии не равны между собой, и это различие необходимо учиты-
вать при разработке соответствующей сигнальной линии свя-
зи. Перекрестная помеха на дальнем конце, по крайней мере
для разомкнутой линии, увеличивается, если точка А на
322
Глава 5
зрис. 5.50 заземлена, а это соответствует случаю, когда линия
-с помощью передатчика создает в точке А напряжение низкого
уровня.
Это является подтверждением упомянутого выше факта, что
перекрестная помеха на дальнем конце является алгебраической
«суммой перекрестных помех, которые возникают в начале и
в конце линии связи. Если мы заземлим начало линии возму-
щаемой помехой, т. е. ликвидируем компоненту перекрестной
^помехи на ближнем конце, на выходе линии появится только
компонента помехи дальнего конца, и одна только эта компо-
нента на выходе разомкнутой линии будет превышать по ампли-
туде сумму обеих компонент.
Относительно перекрестной помехи на ближнем конце мож-
но отметить, что наибольшие трудности возникают в случае
двунаправленной связи в одном плоском кабеле, когда передат-
чики и приемники работают одновременно на разных концах ка-
беля. При этом передатчик создает помехи на входе приемни-
ка в виде интенсивной компоненты перекрестных помех, кото-
рая будет тем сильнее, чем более высокоомным будет соответ-
ствующий вход приемника.
5.17.	Основные правила разработки
и монтажа цифровых схем
В заключение мы можем предложить следующие основные
травила разработки и монтажа логических схем, которые не-
обходимо тщательно выполнять на практике.
1.	В цифровых схемах из всех ТТЛШ-семейств необходимо
создавать цепи развязки, включая между выводами -\-UB и ло-
гической землей каждого DIP-корпуса дисковые, монолитные
или керамические конденсаторы емкостью 0,1 мкФ. Для ТТЛ-,
маломощных ТТЛШ- и КМОП-схем достаточно использовать
один керамический конденсатор емкостью 0,1 мкФ на каждые
четыре DIP-корпуса. Напряжение питания каждой печатной
платы (Еврокарта) дополнительно сглаживается с помощью
танталового конденсатора емкостью 10 мкФ. При подключении
развязывающих керамических конденсаторов желательно ис-
пользовать короткие соединения, так как каждый дополнитель-
ный сантиметр длины проводника (1 см=10 мкГн) снижает эф-
фективность развязки в целом. Одновибраторы и триггеры из
маломощных и усовершенствованных ТТЛШ-, ТТЛШ- и КМОП-
семейств, а также передатчики и приемники, подключаемые
к кабельным линиям связи, развязываются с помощью одного
конденсатора емкостью 0,1 мкФ на каждый DIP-корпус.
Рекомендации по разработке и монтажу логических схем 32?:
2.	Неиспользуемые входы ТТЛ-схем И-НЕ при положитель-
ной логике следует соединять через сопротивление 1 кОм с точ-
кой 4-/7в. В КМОП-схемах такие входы можно непосредственно
соединять с точкой	Неиспользуемые входы ТТЛ- и
КМОП -схем ИЛИ-НЕ при положительной логике соединяются
с логической землей (низкий уровень).
3.	Для эффективного подавления перекрестных помех на пе-
чатных платах следует использовать сигнальные шины длиной
менее 25 см. Это рекомендуется делать в КМОП-, ТТЛ- и мало-
мощных ТТЛШ-схемах. Расстояние между шинами должно
быть не менее ширины шины. Более длинные соединения вы-
полняются с помощью скрученных пар (1 скрутка или 1 оборот*
на 1 см). Обратный проводник соединяется с точками логиче-
ской земли DIP-корпусов.
4.	Рекомендуется всегда связывать одновибраторы с эле-
ментами из других логических семейств с помощью буфера или
инвертора. Одновибраторы и триггеры не следует соединять
непосредственно с логическими схемами, размещенными на дру-
гих печатных платах.
5.	В ТТЛ- и маломощных ТТЛШ-схемах могут возникнуть
нежелательные отражения, если длина сигнальной линии пре-
вышает 50 см. Для подавления этих помех следует использовать
скрученные пары. В усовершенствованных маломощных ТТЛШ-
схемах максимально допустимая длина линии составляет 30 см.
6.	Логическая земля на печатной плате должна быть как
можно более низкоомной, т. е. для этой цели следует приме-
нять короткие широкие шины, которые, где только возможно,
соединяются между собой так, чтобы получилась решетчатая
структура. Идеальным решением является использование много-
слойной платы с проводящими слоями, зарезервированными для
логической земли и напряжения 4-{7в. Чтобы лучше использо-
вать пространство, занимаемое широкими шинами заземления,
следует применять составные полосковые шины, монтируя их.
либо вертикально, либо горизонтально. Полосковые шины опи-
саны в т. 2 (гл. 1), где также рассмотрены методы осуществле-
ния соединений.
7.	Логические сигналы на выходах передатчиков или буфе-
ров, нагруженных на длинные сигнальные линии, нельзя отож-
дествлять с исходными сигналами передатчика или буфера по
таким параметрам, как форма и временные параметры импуль-
са. Форма импульса напряжения может быть искажена за счет
отражений, и лишь в согласованной линии связи логические
уровни напряжения для состояний 0 и 1 не искажаются.
8.	Логические сигналы нельзя передавать через механиче-
ские переключатели, если переключающие контакты не имеют
покрытия из палладия или золота. Не следует также переда-
324
Глава 5
вать логические сигналы через разъемы и выводы, не покрытые
•слоем золота (^0,8 мкм золота поверх никелевого слоя тол-
щиной 1,3 мкм).
9.	Рекомендуется передавать логические сигналы через разъ-
емы только в виде сигналов низкого уровня. Сигнальные линии
связи со стороны приемного конца должны находиться под на-
пряжением высокого уровня, которое обеспечивается с помощью
резистора нагрузки, подключенного к точке +UB (1 кОм
в ТТЛ-схемах и 10 кОм в КМОП-схемах).
ПРИЛОЖЕНИЕ
Отечественные аналоги интегральных микросхем, упоминаемых в книге
ИС	Аналог	ИС	Аналог
Серия SN74	Серия К155	SN7430	К155ЛА2
Серия SN74LS	Серия К555		К155ЛА2
Серия SN74S	Серия К531	SN7433	
SN7401	К155ЛА8	SN7437	К155ЛА12
	КМ155ЛА8	SN7438	К155ЛА13
SN7402	К155ЛЕ1		КМ155ЛА13
SN7403	К155 ЛАЭ	SN7440	К155ЛА6
SN7404	К155ЛН1		КМ155ЛА6
SN7405	К155ЛН2	SN74123	КМ155АГЗ
SN7410	К155ЛА4	SN74132	
	КМ155ЛА4	SN74221	
SN7413	К155ТЛ1	NE555	КР1006ВИ1
SN7414	К155ТЛ2	NE556	2ХКР1006ВИ1
SN7420	К155ЛА1	9637А	
	КМ155ЛА1	9638	
SN7422	К155ЛА7	цА9636А	
	КМ155ЛА7	ЦА9637А	
SN7426	К155ЛА11	цА9638	
SN7427	К155ЛЕ4	SN75151	
SN7428	К155ЛЕ5	SN75153	
	КМ155ЛЕ5	SN75158	
SN75159		SN74LS260	К555ЛЕ7
SN75172		SN74LS124	К555ГГ1
SN75173		SN74LS123	К555АГЗ
SN75174		SN74LS132	К555ТЛЗ
SN75175		SN74LS124	К531ГГ1
SN75186 SN75187 AM26LS31 AM26LS32A МС3486 МС3487		SN74LS140	К531ЛА16
ПРЕДМЕТНЫЙ УКАЗАТЕЛЬ
Антизвонные диоды 189
Буквенно-цифровые коды 154
«Иголки» 307
Избыточные коды 156
Импульсная помеха 259
Инвертор 177
Индикатор полярности 68
ИС NE555 241—243
Восьмеричный код 152, 153
Генераторы, управляемые напряжени-
ем (ГУН) 232
Двоично-десятичные коды 145
Двоично-пятеричный код 150
Двоичное деление 51
— умножение 48
Двунаправленный ключ 216
Деление без восстановления остатка
51
— с восстановлением остатка 52
Дешифратор двоичного кода 36
Диаграмма состояний 128
— Хаффмена 126
Дизъюнктивная нормальная форма
(ДНФ) 109
Динамическая помехоустойчивость
стандартных ТТЛ-схем 282
Диод Шотки 186
Диодная логика 163
Диодно-транзисторная логика (ДТЛ)
164
Дополнения 107
Еврокарта 269
Карта Карно 110
---для двух переменных 112
-------пяти переменных 123
-------трех переменных 114
-------четырех переменных 116
Каскадный выход 173, 184
Квитирование 140, 141
КМОП-буферы 213
КМОП-инвертор 205
КМОП-схема 205
—	И-НЕ 207
—	ИЛИ-НЕ 206
Код ASCII 155
—	BCD 145
—	Грея 148
—	Морзе 144
—	«1 из 10» 150
—	«с избытком 3» 147
Кодирование информации 144
Коды 144
Компилятор 145
Контрольная цифра 157
Конъюнктивная нормальная форма
(КНФ) ПО
Короткие замыкания выхода схем 179
Корпус DIL 17
—	DIP 179
Корпусы ИС 255
Коэффициент разветвления по выходу
18, 166, 189, 202
Кристаллодержатель 258
Ждущий мультивибратор 234
Заполняющий код 151
Знаковый бит 42
Логическая земля 259
— схема 6
— функция МОНТАЖНОЕ ИЛИ 183
Логические схемы на МОП-транзисто-
рах 203
П редметный указатель
327
Маломощные ТТЛШ-схемы 196
Метод дополнения 43
— удвоения 40, 41
МЭК 17
Насыщенные логические схемы 161
Неиспользуемые входы 178, 188
Ненасыщенные логические схемы 161
Несимметричная линия связи 298
Несинхронизированный мультивибра-
тор 227
Обратное согласование 280
Одновибраторы 237
Осцилляции 293
Открытые входы 307
Отношения эквивалентности 95
Отраженные сигналы 269
Перекрестные помехи 266, 316, 317
Переполнение регистра 56
Плавающая запятая 53
Плоский кабель 312—313
---- экранировка 311
Положительная логика 18
Полное дополнение 43
Полосковые шины 266
Помехоустойчивость 166, 168
— КМОП-схем 208
— ТТЛ-схем 174, 175, 201
Понятие логической функции 19
Поразрядное дополнение 43
Представление двоичного числа 39
— десятичного числа 39
Развязка напряжения питания 262,
263
Развязывающий конденсатор 246—
265
Регистр 30
Резисторно-транзисторная логика
(РТЛ) 161
Символ для мультивибратора 85
---схемы И 59
-------ИЛИ 61
-------И-НЕ 63
-------НЕ 62
-------ИЛИ-НЕ 65
---триггера Шмитта 85
---функции И 17
-------ИЛИ 17
—	задержки 82
—	отрицания 69
Симметричная линия связи 298
Система представления с плавающей
запятой 53
Скрученные пары 267, 281, 285
Согласованная нагрузка 280
Спецификация МЭК 117-15А 75
Стандартные ТТЛ-схемы 180
— схемы в КМОП-логике 212
Схема И 58
—	И-ИЛИ-НЕ 177
—	ИЛИ 60
—	И-НЕ 64
---с входным триггером Шмитта
249—251
-------положительной логикой 98
—	ИСКЛЮЧАЮЩЕЕ ИЛИ 22
— НЕ 61
Таблица истинности 19
Теорема Де Моргана 108
Точность представления чисел 56
Транзистор 158
— Шотки 195
Транзисторно-транзисторная логика
(ТТЛ) 171
Трехуровневая логика 183, 185
Триггер 244
— Шмитта 246, 247
ТТЛ -схема И-НЕ с каскадным выхо-
дом 172
-------разомкнутым коллектором
170
— ИЛИ-НЕ с каскадным выходом
175—176
Сдвигающий регистр 86
Семантические символы 99
Семейства ТТЛ-схем 190
Семейство HiNIIL-схем 169
7-сегментный код 151
Серия 7400 171
-----базовая ТТЛ-схема 172
Серия ЭСЛ 10000 224
Усовершенствованная	базовая
ТТЛШ-схема 198
Ферритовая шайба 297
Функции булевой алгебры 101
Функция выборки 34
— И 101
----- таблица истинности 102
328	Предметный указатель
— И-НЕ 29, 105 	таблица истинности	Шестнадцатеричный код 152, 154 105	Шина заземления 263
— ИЛИ 102
	таблица истинности	103
— ИЛИ-НЕ 29, 106
	 таблица истинности — кодирования 34 — НЕ 103, 104	106 Эмиттерно-связанная логика (ЭСЛ) 221
ОГЛАВЛЕНИЕ
От редакции..........................................................   5
Предисловие редактора	перевода .	  6
Предисловие автора	................................................. 8
Глава 1. Введение в дискретную схемотехнику	и	двоичное исчисление	10
1.1.	Введение........................................  10
1.2.	Элементы цифровых схем и логические функции	....	16
1.3.	Функции И-НЕ и ИЛИ-НЕ............................29
1.4.	Функции запоминания. Методы кодирования (шифрации) ин-
формации ......................................................29
1.5.	Сложные функции..................................34
1.6.	Временные характеристики логических	операций	....	37
1.7.	Двоичное исчисление..............................38
1.8.	Положительные и отрицательные числа..............42
1.9.	Сложение и вычитание двоичных чисел	.........45
1.10.	Умножение двоичных чисел........................48
1.11.	Деление двоичных чисел..........................50
1.12.	Плавающая запятая...............................53
1.13.	Переполнение ................................................56
Глава 2. Элементарные логические схемы....................58
2.1.	Схема	И....................................................  58
2.2.	Схема	ИЛИ....................................................60
2.3.	Схема НЕ.........................................61
2.4.	Схема	И-НЕ...................................................63
2.5.	Схема	ИЛИ-НЕ.................................................64
2.6.	Описание функций И-НЕ и ИЛИ-НЕ в символах по специфи-
кации milspec 806В.............................................65
2.7.	Сигналы высокого и низкого уровней в символах по специфи-
кации milspec. Индикатор полярности.......................68
2.8.	Кружок как символ отрицания...............................69
2.9.	Логические символы по спецификации МЭК	117-15А	...	75
2.10.	Обозначение зависимостей.................................81
2.11.	Блоки управления.........................................86
2.12.	Выходные блоки и основные правила условных графических
обозначений...............................................87
2.13.	Составление логических схем в символах	спецификации	МЭК	89
2.14.	Семантика обозначений....................................98
2.15.	Булева алгебра в цифровой электронике....................99
330
Оглавление
2.16.	Функции	булевой алгебры................................101
2.17.	Функция	И (конъюнкция).................................101
2.18.	Функция	ИЛИ (дизъюнкция)...............................102
2.19.	Функция	НЕ или инверсия	(отрицание)....................103
2.20.	Функция И-НЕ............................................105
2.21.	Функция ИЛИ-НЕ..........................................106
2.22.	Дополнения..............................................107
2.23.	Постулаты булевой алгебры...............................107
2.24.	Правила вычислений......................................107
2.25.	Теорема Де Моргана......................................108
2.26.	Дизъюнктивная нормальная форма	(ДНФ)............109
2.27.	Конъюнктивная нормальная форма	(КНФ)............110
2.28.	Карта Карно..............................................НО
2.29.	Карта Карно для двух входных переменных.................112
2.30.	Комбинации большого числа единиц	на одной карте .	.	.	118
2.31.	Карта Карно с пятью переменными.........................123
2.32.	Перечень общеупотребительных логических символов .	.	.	125
Глава 3.	Диаграммы и коды.........................................126
3.1.	Диаграммы Хаффмена и диаграммы состояний ....	126
3.2.	Блок-схемы................................................130
3.3.	Тактовые сигналы на временных диаграммах. Квитирование 133
3.4.	Представление информации на временной диаграмме .	.	.	142
3.5.	Кодирование информации. Коды..............................144
3.6.	Двоично-десятичные коды...................................145
3.7.	Код с избытком 3..........................................147
3.8.	Код Грея..................................................148
3.9.	Код <1 из 10».............................................150
3.10.	Двоично-пятеричный код...................................150
3.11.	Заполняющий код..........................................151
3.12.	7-сегментный код для цифровой индикации..................151
3.13.	Восьмеричный и шестнадцатеричный коды....................152
3.14.	Буквенно-цифровые коды...................................154
3.15.	Избыточные коды..........................................156
Глава 4.	Семейства логических схем............................... 158
4.1.	Транзистор в качестве элемента схемы...................158
4.2.	Резисторно-транзисторная логика (РТЛ)..................161
4.3.	Диодная логика (ДЛ) и диодно-транзисторная логика (ДТЛ)
с дискретными компонентами.................................163
4.4.	Логические уровни напряжения. Коэффициент	разветвления
по выходу. Помехоустойчивость..........................166
4.5.	Высокопомехоустойчивые логические схемы (HiNIL)	.	.	.	169
4.6.	Транзисторно-транзисторная логика (ТТЛ)................171
4.7.	Серия 7400	  171
4.8.	Базовая ТТЛ-схема......................................172
4.9. Схема И-ИЛИ-НЕ..............................177
4.10.	Инвертор...............................................177
4.11.	Неиспользуемые входы в схемах И-НЕ и ИЛИ-НЕ .	.	.	178
4.12.	Короткие замыкания выхода схем относительно земли и поло-
жительного напряжения	питания.......................179
4.13.	Напряжение питания.....................................180
4.14.	Заземления и развязки по напряжению	питания	....	180
4.15.	Стандартные ТТЛ-схемы	И-НЕ, ИЛИ-НЕ	и	НЕ	....	180
4.16.	Трехуровневая логика....................................183
Оглавление
331
4.17.	Маломощные ТТЛШ-схемы.......................................186
4.18.	Логические уровни напряжения, входной	и	выходной	токи	187
4.19.	Неиспользуемые входы логических элементов И-НЕ и ИЛИ-НЕ
в маломощных ТТЛШ-схемах..................................188
4.20.	Коэффициент разветвления по выходу	для маломощных
ТТЛШ-схем................................................189
4.21.	Входные диодные ограничители..........................189
4.22.	Развязка шины питания.................................190
4.23.	Семейства 74Н, 74S и 74L..............................190
4.24.	Новые семейства логических схем в биполярном исполнении	194
4.25.	Совместимость усовершенствованных и маломощных ТТЛШ-
семейств с другими ТТЛ-семействами........................200
4.26.	Логические схемы на МОП-транзисторах...................203
4.27.	КМОП-схемы .................................................205
4.28.	Неиспользуемые входы...................................210
4.29.	Стандартные схемы И-НЕ и ИЛИ-НЕ в КМОП-логике .	212
4.30.	Двунаправленный ключ...................................216
4.31.	КМОП-серия 4000В и серия 54НС/74НС.....................217
4.32.	Эмиттерно-связанная логика.............................221
4.33.	Серия ЭСЛ 10000 ........................................... 224
4.34.	Генераторы и релаксационные устройства.................226
4.35.	Несинхронизированный мультивибратор....................227
4.36.	Генераторы, управляемые напряжением....................232
4	37. Ждущий мультивибратор................................234
4.38.	Одновибраторы в ТТЛ-схемах.............................237
4	39. Одновибраторы и мультивибраторы на основе ИС NE555 .	.	240
4.40.	Бистабильный мультивибратор (триггер)..................244
4.41.	Триггер Шмитта.........................................246
4.42.	Схема И-НЕ с входным триггером Шмитта..................249
4.43.	Пробой промежутка база — эмиттер в мультивибраторе на
дискретных элементах......................................254
4.44.	Корпусы ИС..............................................255
Глава 5. Рекомендации по разработке и монтажу	логических	схем	259
5.1.	Шины заземления и напряжения питания.....................259
5.2.	Перекрестные помехи между сигнальными линиями .	.	266
5.3.	Отражение сигналов.......................................269
5.4.	Волновое сопротивление и индуктивность сигнальных	линий	.	283
5.5.	Подавление отражения в цифровых схемах с помощью скру-
ченных пар....................................................285
5.6.	Осцилляции....................................................293
5.7.	Передача сигналов на большие расстояния.......................297
5.8.	Запуск схем пологими фронтами.................................303
5.9.	Передача сигналов через разъемы...............................304
5.10.	Соединение выходов схем с землей и питанием	....	305
5.11.	Управление КМОП-схемами от низкоомного генератора	.	.	305
5.12.	Соединение источников питания...........................306
5.13.	Открытые входы..........................................307
5.14.	Импульсы помехи.........................................307
5.15.	Монтаж в стойках........................................309
5.16.	Применение плоского кабеля..............................312
5.17.	Основные правила разработки и монтажа цифровых	схем	.	322
Приложение ........................................................325
Предметный указатель . .	 326
УВАЖАЕМЫЙ ЧИТАТЕЛЬ!
Ваши замечания о содержании книги, ее оформ-
лении, качестве перевода и другие просим присылать
по адресу: 129820, Москва, И-110, ГСП, 1-й Риж-
ский пер., д. 2, изд-во «Мир».
УЧЕБНОЕ ИЗДАНИЕ
И. Янсен
КУРС ЦИФРОВОЙ ЭЛЕКТРОНИКИ
В 4-х томах
Том 1
ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ
Старший научный редактор И. М. Андреева
Младший научный редактор Н. И. Сивилева
Художник А. И. Чазов
Художественный редактор Н. М. Иванов
Технический редактор Н. И. Манохина
Корректор Е. Н. Клитина
И Б № 5983
Сдано в набор 14.10.86. Подписано к печати 10.02.87. Формат
60Х90*/к* Бумага типографская № 1 имп. Печать высокая.
Гарнитура литературная. Объем 10,5 бум. л. Усл. печ. л. 21.
Усл. кр.-отт. 21,25. Уч.-изд. л. 18,97. Изд. № 6/4898. Тираж
40 000 экз. Зак. 597. Цена 1 р. 70 к.
ИЗДАТЕЛЬСТВО «МИР».	129820, ГСП, Москва, И-110,
1-й Рижский пер., 2.
Московская типография № 11 Союзполиграфпрома при Го«
сударственном комитете СССР по делам издательств, поли-
графии и книжной торговли. 113105, Москва, Нагатинска»
ул., д. 1.