Текст
КУР9
Й.Янсен
электр
пкСТВО”^ИР
Издателе
Курс цифровой электроники
Handboek digitale elektronica deel 2
Toepassing van digitale
bouwstenen
J. H. Jansen
Kluwer Technische Boeken 1982
И. Янсен
Курс цифровой
электроники
В 4-х томах
Том 2
Проектирование устройств
на цифровых ИС
Перевод с голландского
И. Д. ГУРВИЦА
под редакцией канд. физ.-мат. наук
П. П. ОЛЕФИРЕНКО
Москва «Мир» 1987
ББК 32.85
Я 65
УДК 621.38
AlVaKo 17/02/2012
Янсен Й.
Я65 Курс цифровой электроники: В 4-х т. Т. 2. Проектирова-
ние устройств на цифровых ИС: Пер. с голланд. — М.: Мир,
1987. — 368 с., ил.
Курс создан крупным голландским специалистом в области микросхемотех-
ники.
В томе 2 рассматриваются методы проектирования типовых узлов на базе
ИС и приводятся многочисленные схемы различных цифровых устройств. Под-
робно излагается одна из важнейших тем — функция памяти, реализуемая с по-
мощью триггеров. Затронуты вопросы передачи информации по волоконно-опти-
ческим кабелям.
Для инженеров и студентов электронных специальностей, а также разработ-
чиков ЭВМ.
„2401000000—359
ЯМ1(01)—87 подп’ изд’
ББК 32.85
Редакция литературы по информатике и робототехнике
© 1982 Kluwer Technische Boeken В. V. —Deventer
© перевод на русский язык, «Мир», 1987
ПРЕДИСЛОВИЕ РЕДАКТОРА ПЕРЕВОДА
Цифровая электроника все шире используется во многих обла-
стях техники, которые традиционно считаются аналоговыми.
В связи с этим в отечественной и зарубежной литературе по-
явилось много различных руководств, монографий и справоч-
ников по разработке и применению цифровых микросхем [1—
9]. Среди книг по этой тематике данная книга выгодно отли
чается как по структуре, так и по содержанию. К особенностям
структуры прежде всего нужно отнести параллельное освеще-
ние элементарных и сложных вопросов. Наряду с изложением
основ цифровых схем даются разнообразные примеры реали-
зации преимуществ цифровой электроники на основе самой со-
временной элементной базы. Автор рассматривает вполне
реальные случаи, когда в распоряжении разработчика нет
нужных элементов, и дает способы выхода из этого положения.
Такой педагогический прием позволяет читателю одновремен-
но проверить свои знания и набраться некоторого опыта по
конструированию. В данном курсе автор очень часто возвра-
щается к обсуждению одних и тех же примеров, но каждый
раз с других позиций. Это также помогает читателю вспомнить
ранее изложенный материал и увереннее приступить к более
сложным задачам. Таким образом, данная книга позволяет не
только изучить основы цифровой электроники, но и получить
представление о том, как практически использовать свои зна-
ния.
В настоящее время цифровая электроника бурно разви-
вается и поэтому еще не имеет узаконенной терминологии. Пе-
реводчик и редактор старались придерживаться прежде всего
стандартизованных терминов, но это не всегда удавалось сде-
лать. Так как в данном томе не приводится список литерату-
ры, было решено дать здесь краткий список ее, что позволит
читателю получить дополнительную информацию по рассмат-
риваемым в книге вопросам.
Данный курс цифровой электроники окажет большую по-
мощь инженерам и студентам электронных специальностей,
а также разработчикам ЭВМ.
77. Олефиренко
6
Предисловие редактора перевода_________________
ЛИТЕРАТУРА
1. Голдсуорд Б. Проектирование цифровых логических устройств. Пер. с
англ.—М.: Машиностроение, 1985.
2. Алексеенко А. Г. Основы микросхемотехники. — М.: Сов. радио, 1977.
3. ГОСТ 204)06-75. Платы печатные. Термины и определения.
4. ГОСТ 2.759-82. (Стандарт СЭВ 3336-8В). Обозначения условные, графиче-
ские в схемах. Элементы аналоговой техники.
Ъ. ГОСТ 2.743-82. Обозначения условные, графические в схемах. Элементы
цифровой техники.
'6. ГОСТ 19480-74. Микросхемы интегральные. Электрические параметры.
1, Проектирование радиоэлектронных устройств на интегральных микро схе-
мах.] Под ред. С. Я. Шаца. — М.: Сов. радио, 1976.
8. Казане А., Флере Ж. Оптика и связь. Пер. с франц. — М.: Мир, 1984.
9. Билибин К. И., Левитов С. Л., Чуркин Н. П. Ленточные провода и кабе-
ли в радиоэлектронной аппаратуре. — М.: Радио и связь, 1984.
ПРЕДИСЛОВИЕ АВТОРА
В томе 1 настоящего курса цифровой электроники рас-
смотрены основные базовые схемы ТТЛ и КМОП-логики. Там
же даны рекомендации по проектированию и монтажу цифро-
вых модулей и блоков. После описания базовых схем представ-
ляется целесообразным в т. 2 рассмотреть ряд примеров более
сложных схем и собираемых из них устройств, а также при-
менения последних.
Мы увидим, что функции простых схем определяются, в ча-
стности, и способом соединения элементов между собой. В циф-
ровой электронике схемы могут надстраиваться, т. е. образо-
вывать более сложные устройства с новыми самостоятельными
функциями. Такие устройства называются системами.
Может оказаться, что такая самостоятельная система сама
становится частью еще более сложной системы и ей подчи-
няется. Некоторые элементарные схемы выполняют функции
исполнителей и управляются устройствами, осуществляющими
функции более высокого порядка. К последним относятся «ру-
ководство» и «арбитраж», что говорит само за себя.
Другая важная тема, нашедшая отражение в данном то-
ме,— это функция памяти, реализуемая с помощью триггеров.
В сложных схемах, например таких, как цифровые электронные
счетчики, делители и регистры, триггеры служат ячейками па-
мяти больших запоминающих устройств. В данном томе по-
дробно рассмотрены различные триггеры и составляемые из
них счетчики, делители, регистры. Рассмотрены также реаль-
ные схемы, собранные из модулей, которые легко поддаются
изготовлению. К таковым относятся цифровые часы, генератор
стандартных сигналов, частотомер и генератор кода — устрой-
ство, которое автоматически вырабатывает последователь-
ность сигналов с определеным кодом, например Морзе. Рас-
смотрены также синтезаторы сигналов.
В томе 1 речь шла о новой системе условных обозначений
цифровых электронных устройств, рекомендованной МЭК.
Здесь, в томе 2, мы продолжим знакомство с этой системой,
но с упором на практическое применение в первую очередь
к рассматриваемым цифровым схемам. Важнейшее значение
8
Предисловие автора
’При проектировании систем имеют вопросы соединения элемен-
тов схемы между собой. В особенности важно знать, какие в
данном конкретном случае применять кабели и соединитель-
ные устройства и какие из них целесообразны с экономической
точки зрения. Наиболее целесообразными в настоящее время
признаны ленточные провода (раньше их называли плоскими
кабелями), в которых жилы располагаются на ленте на рас-
стоянии 1,27 мм друг от друга. Такие провода уже стандарти-
зованы и выпускаются многими фирмами. В продаже имеются
ленточные провода с 64 параллельными жилами. Соединитель-
ный элемент (контактная вилка) к такому проводу присоеди-
няется способом прессования, причем делается это за одну
технологическую операцию. Такие соединительные элементы
известны под названием IDC (Insulation Displacement Connec-
tion). Существуют ленточные провода не только с параллель-
ными одиночными жилами, но и со скрученными попарно, а
также провода с параллельными экранированными жилами и
тонкими кабелями. Ленточные провода со скрученными жила-
ми имеют разнесенные с определенным интервалом плоские
участки длиной примерно по 2,5 см, на которых жилы распо-
ложены параллельно (плоско). Это сделано для того, чтобы
и к ним можно было методом прессования присоединять стан-
дартизованные соединительные элементы.
В главе о соединении систем затронуты вопросы передачи
информации по волоконно-оптическим кабелям. Такой способ
передачи информации инфракрасными лучами открывает весь-
ма заманчивые перспективы в отношении увеличения скорости
потока информации (измеряемой в битах в секунду), которая
в волоконно-оптическом кабеле может быть намного больше,
чем в обычных коаксиальных кабелях. Волоконно-оптические
кабели не подвержены влияни-ю электромагнитных помех, по-
этому они приобретают еще большее значение, в особенности
для использования в качестве линий передачи информации
в индустриальных районах со множеством источников помех.
И. Янсен
Хазерсвуд, 1982 г.
Глава 1
ТЕХНИКА МОНТАЖА
1.1. Введение
В последние десятилетия разработаны методы монтажа,
позволившие коренным образом усовершенствовать техноло-
гию изготовления электронных устройств и сделать ее эконо-
мичной. Наиболее важной при этом оказалась разработка
печатных плат. Даже на примере бытовой электронной аппара-
туры, которую представляют радиоприемники и телевизоры,
можно видеть, что без интегральных схем и технологии печат-
ного монтажа массовый выпуск относительно дешевой аппара-
туры был бы вообще немыслим.
Если обратиться к истории развития электроники, то мож-
но видеть, что на первых ее этапах технология монтажа элект-
ронных схем была такой же, как в сильноточной технике. Про-
вода относительно большого диаметра соединялись между со-
бой винтами с гайками. Еще и сейчас в очень старых радио-
приемниках выпуска середины 20-х годов можно увидеть та-
кие соединения. По сравнению с современной технологией мон-
тажа электронных схем старая технология была очень дорогой.
Даже к цоколям тогдашних радиоламп провода крепились
таким же способом (на винтах).
Позднее провода начали припаивать, и этот метод сохра-
нился до наших дней с тем лишь отличием, что вместо паяль-
ника в массовом производстве используется паяльная машина,
которая позволяет пропаять множество контактных точек на
печатной плате в течение одной технологической операции.
Паяльник сохранился только в лабораториях, где проводится
макетирование разработок на первых этапах проектирования,
а также в мастерских по ремонту радиоаппаратуры. Паяльни-
ками или паяльными пистолетами пользуются еще радиолюби-
тели.
После второй мировой войны в радиопромышленности в
основном использовался метод монтажа путем прокладки про-
водников и их пайки. В начале 50-х годов началась разработ-
ка печатных схем, весь электрический монтаж которых прово-
дился с помощью проводников, полученных способом травле-
ния по фотошаблонам. Печатная схема при этом располагает-
ся на плате из изоляционного материала. В первое время ис-
10
Глава 1
пользовалась только одна сторона плат, позднее печатные
схемы стали располагать на обеих сторонах плат. В местах на
плате, где должны находиться дискретные радиодетали, высвер-
ливаются отверстия, через которые пропускаются выводы.
После того как все без исключения радиодетали размещены
на плате, ее погружают в паяльную ванну, где все контактные
точки пропаиваются за одну операцию. В середине 60-х годов
Рис. 1.1. Соединение методом Рис. 1.2. Соединение методом термокомп-
накрутки. рессии.
появились два других метода монтажа электронных схем с ис-
пользованием проводников: это так называемые метод накрут-
ки и метод термокомпрессии. В первом случае проводник
с помощью специального пистолета туго накручивается на
четырехугольный золоченый штырь, на углах которого со-
здаются плотные газонепроницаемые области контакта штыря
с медным проводом.
В методе термокомпрессии провод также накручивается на
прямоугольный штифт, но крепится на нем с помощью зажим-
ной скобы. Усилие прижима и в этом случае достаточно для
обеспечения газонепроницаемых областей контакта провода
со штырем. На рис. 1.1 и 1.2 показаны контакты, полученные
упомянутыми двумя методами. Для их осуществления разра-
ботаны управляемые от ЭВМ станки-автоматы. С помощью
Техника монтажа
11
координатного манипулятора плата с набитыми радиодеталя-
ми располагается на станке в строго определенном положе-
нии, после чего производится монтаж одним или другим спо-
собом. Необходимые для монтажа материалы подаются на
рабочие места автоматически. Наибольший вклад в разработ-
ку метода накрутки внесла фирма Gardner Denver, а в разра-
ботку метода термокомпрессии — фирма АМР.
Очень долго радиоэлектронная промышленность использо-
вала два метода монтажа печатных плат. Пайка применялась
для соединения выводов радиодеталей с контактными штыря-
ми, а накрутка и термокомпрессия — для соединения плат
между собой.
С течением времени были разработаны разные технологи-
ческие методы производства довольно сложных и больших
электронных устройств, предназначенных для систем автома-
тизации и обработки информации. Из всего многообразия один
метод выделился как наиболее целесообразный для практиче-
ского применения. В этом методе элементарные функции дан-
ной логической системы реализуются на одной плате. Так, на-
пример, на одной плате можно смонтировать микропроцессор
с приданными ему вспомогательными устройствами, или запо-
минающее устройство с определенной емкостью памяти, или,
наконец, многофункциональное устройство для сбора данных
и управления внешними устройствами. Смонтированные по
этому принципу платы помещаются в корпус (крейт) стандарт-
ных размеров (например, 19-дюймовый по стандарту Rack
International), а затем соединяются между собой соедините-
лями, располагаемыми на задней панели. При необходимости
для размещения смонтированных печатных плат можно ис-
пользовать несколько крейтов. В этом случае крейты соеди-
няются между собой также с помощью соединителей. Разумеет-
ся, размеры устройства или системы определяются его слож-
ностью и количеством необходимых крейтов.
Достоинство такого принципа построения электронной си-
стемы состоит в том, что неисправности в отдельных платах
можно быстро локализовать и устранить; при этом для диа-
гностики неисправностей не нужно привлекать работников вы-
сокой квалификации. Работник должен в общих чертах знать
только функции плат и определять, какую из них следует за-
менить в данном конкретном случае. Детально знать работу
плат ему не требуется.
Этот метод построения электронных устройств привел в
Европе к стандартизации конструктивных элементов: крейтов,
печатных плат и соединительных устройств, получивших
к своему обычному названию приставку «Евро» — «Еврокрейт»,
«Европлата», «Евроразъем».
12
Глава 1
1.2. Соединители для экспериментальных целей
Некоторые фирмы выпускают соединители, специально
предназначенные для экспериментов с интегральными схемами
(ИС). Эти соединители позволяют удобно и быстро собирать
из ИС макеты электронных устройств. Так, например, фирма
Robinson Nugent выпускает цоколи-переходники с двухрядно
расположенными планарными выводами, к которым проводни-
ки ИС можно присоединять методом термокомпрессии. Цоколи
можно располагать на монтажной плате рядами и проводить
монтаж электронной схемы методом термокомпрессии. На рис. 1.3
показаны такой цоколь и смонтированная эксперименталь-
ная плата. Цоколь допускает также простую пайку контакт-
ных точек. Это удобно прежде всего для радиолюбителей, так
как не каждый из них имеет в своем распоряжении инструмен-
ты и провода для монтажа методом термокомпрессии.
Рис. 1.3. Соединители с двух-
рядным расположением выво-
дов для макетирования (фир-
ма Robinson Nugent).
Как показано на рисунке, соедине-
ния можно выполнить методом на-
крутки и пайки.
Выпускаются также цоколи-переходники со штыревыми
выводами, которые можно вставлять в отверстия платы. В этом
случае монтаж делается с обратной стороны платы. Платы
с отверстиями диаметром 0,9 мм, располагаемыми с интерва-
лом 2,54 мм, выпускаются фирмами VEROBOARD и Sambion
(рис. 1.4). При экспериментировании с электронными схемами
можно пользоваться и другими соединительными устройства-
Техника монтажа
13
Рис. 1.4. Печатная плата с соединителями с двухрядным расположением
гнезд.
ми. Так, например, на плате в местах, предназначенных для
корпусов, можно крепить контактные штыри. Пример монтажа
этим способом показан на рис. 1.5. Видно, что цоколи смонти-
рованы с обратной стороны платы, и к выступающим штыре-
вым выводам можно присоединять провода методом накрут-
ки. Среди специалистов этот способ монтажа известен под на-
званием «флип-дип».
Рис. 1.5. Плата для монтажа ИС (фирма Bergpost).
14
Глава 1
Некоторые фирмы, главным образом фирмы, выпускающие
небольшие серии печатных плат для монтажа, производят
также для экспериментальных целей универсальные платы,
В качестве примера можно привести платы фирмы VERO-
BOARD и Gully. Платы выпускаются с проложенными шина-
ми для питания элементов схемы и заземления. Проводники
Рис. 1.6. Универсальная макетная плата для монтажа элементов с двухряд*
ным расположением выводов.
Выходящие из отверстий выводы припаиваются к ближним шинам. В верхней и нижней
частях платы предусмотрены площадки для монтажа элементов с двухрядным располо-
жением выводов, в средней части имеются отверстия для монтажа дискретных эле-
ментов.
припаиваются к выступающим коротким штырям. Такая пла-
та показана на рис. 1.6. С обеих сторон платы имеются кон-
тактные штыри для монтажа ИС; в центральной зоне платы
сделаны отверстия для набивки дискретных деталей: диодов,
транзисторов, резисторов, конденсаторов. На одном краю пла-
та имеет разъем с планарными золочеными выводами, с по-
мощью которых она соединяется с другими платами в данном
крейте.
Такие платы очень удобны в работе, так как контактные
точки имеют отверстия, через которые для пайки можно про-
Техника монтажа
15
пускать один или несколько проводов. Во время пайки прово-
да занимают фиксированные положения, благодаря чему сво-
дится к минимуму опасность нежелательных контактов паек
между собой.
Известен еще один способ монтажа, аналогичный описан-
ному выше. Он состоит в том, что в отверстия для монтажа
ИС впрессовываются контактные гребенки, показанные на
рис. 1.7. К ним провода присоединяются методом накрутки.
На гребенках имеются шины для подводки питания к ИС и за-
земления. Поскольку у большинства ИС семейства ТТЛ выво-
ды для питания и заземления расположены по диагонали, то
по широким шинам можно подводить питание и заземление
ко всем ИС. Выводы питания и заземления (они же и внеш-
ние выводы) выполнены в виде штырей. В 14-контактном
двухрядном корпусе 7-й вывод связан с землей, а 14-й служит
для подводки питания (+5 В). В 16-контактном корпусе это
соответственно 8-й и 16-й штыри. Точки подключения элемен-
тов развязки цепей питания по ВЧ также фиксированы; их
можно пропаять до начала монтажа печатной платы. Плата,
показанная на рис. 1.7, подключается к другим платам с по-
мощью соединителя F054 фирмы Philips.
При экспериментировании с электронными схемами один
двухрядный цоколь-переходник часто монтируется на плате
так, что позволяет быстро менять ИС, вышедшую из строя.
Такие специальные цоколи-переходники выпускаются несколь-
кими фирмами, например AMP, Gambion, Burndy и Garry. Цо-
коль-переходник фирмы Burndy показан на рис. 1.8. Естествен-
но, очень важно иметь возможность быстро изготовить печат-
ную плату или заказать ее. Разметка делается быстро, наклеи-
вание проводящих шин, проводников, островков также не тре-
бует много времени. Позитивное травление позволяет полу-
чить печатную плату в масштабе 1:1. Для этой цели в про-
даже имеются аэрозоли для покрытия омедненной стороны пе-
чатных плат. После сушки в течение 10 мин печатный шаблон
под действием ультрафиолетовых лучей переводится контакт-
ным способом на печатную плату. Затем плата проявляется
специальным проявителем, промывается, сушится и, наконец,
подвергается травлению хлорным железом. Само собой раз-
умеется, что перед тем, как начать монтаж, плата должна
быть тщательно промыта и высушена. На рис. 1.9 показана
обратная сторона печатной платы; хорошо видны проводящие
шины. Чтобы обеспечить хорошую проводимость, в том числе
и при слабых токах, на шины наносится слой никеля толщи-
ной 1,25 мкм, а на него — слой золота толщиной 0,8 мкм. По-
скольку важно, чтобы печатные платы изготавливались быст-
ро, способ нанесения контактных шин нецелесообразен, так
Рис. 1.7. Макетная плата с монтажом элементов методом накрутки.
Рис. 1.8. Цоколи для макетного монтажа элементов с двухрядным располо-
жением выводов.
Рис. 1.9. Двусторонняя печатная плата.
Рис. 1.10. Печатная плата с краевой контактной рамкой.
18
Глава 1
как для него требуется значительное время. Для печатных
плат лучше использовать контактные рейки. Для их крепле-
ния, правда, необходимо просверлить в плате пару отверстий.
На рис. 1.10 показана печатная плата с краевыми шинами,
вдвигаемыми в контактную рамку. Контактная рамка имеет
отверстия для крепления на шасси модуля.
1.3. Разводка напряжения питания и цепей заземления
на плате с помощью собирательных шин
Для упрощения разметки при проектировании печатных
плат используются собирательные шины, с помощью которых
напряжения питания и цепь заземления разводятся на плате.
Собирательная шина состоит из двух широких медных пла-
стин, между которыми проложена изолирующая прокладка.
На рис. 1.11 показана собирательная шина на плате со смон-
тированными корпусами ИС. Медные пластины имеют штыри
Рис. 1.11. Расположение шин питания и заземления на печатной плате.
для контакта с шинами платы. На платах имеются контактные
островки, в которые вставляются штыри собирательных шин.
Собирательная шина устанавливается перпендикулярно печат-
ной плате, так чтобы ее край был не выше корпусов ИС.
Достоинство собирательных шин состоит в том, что они
практически не вызывают падения напряжения, что очень
важно для схем, и прежде всего для цепей заземления. Само-
индукция и активное сопротивление шин настолько малы, что
ни в токоведущих цепях, ни в цепях заземления наводки не
возникают. То обстоятельство, что разработчик печатных плат
Техника монтажа
1$
не должен заботиться о разводке цепей питания на плате,
значительно упрощает проектирование. Штыри собирательных
шин распределены с такими же промежутками, как между вы-
водами ИС.
На рис. 1.12 показан способ размещения собирательных
шин на плате цифрового устройства. Корпуса ИС сгруппиро-
Рис. 1.12. Расположение шин питания на печатной плате.
ваны в четыре ряда по четыре корпуса в каждом ряду. Каж-
дому ряду выделена одна собирательная шина с пластинами
питания и заземления. Между собой четыре собирательные
шины соединены поперечной шиной такой же конструкции.
В свою очередь поперечная шина проводами соединена с со-
ответствующими контактами соединителей. Такие собиратель-
ные шины выпускаются фирмой Mektron под товарной маркой
«Minibussystem». Собирательные шины выпускаются в различ-
ных модификациях для самых разных целей применения: для
подключения непосредственно корпусов ИС и для подачи пи-
тания к центральной шине целой стойки (рис. 1.13).
20
Глава 1
Известен и другой способ низкоомной и малоиндуктивной
разводки цепей питания и заземления по корпусам ИС. Он со-
стоит в использовании системы собирательных шин над печат-
ной платой, как показано на рис. 1.14. Собирательные шины
образуют здесь как бы второй и третий этажи над платой.
Недостаток такого способа состоит в том, что он связан с по-
терей части площади, на которой можно было бы разместить
Рис. 1.13. Электронный блок в стойке с общей шиной питания справа (фирма
Mektron).
несколько корпусов ИС. С этой точки зрения вертикальные
собирательные шины намного целесообразнее.
Впрочем, следует отдавать себе отчет в том, что плотность
размещения ИС на печатной плате не может быть стопроцент-
ной, так как определенная часть площади должна быть отве-
дена соединительным линиям. Плотность размещения корпу-
сов ИС на платах с односторонним монтажом не превышает
40%, на платах с двусторонним монтажом она может достичь
60%.
1.4. Многослойные печатные платы
В цифровой электронной технике применяются также мно-
гослойные печатные платы. В них внутренний слой служит
для заземления, а для подачи напряжения питания исполь-
зуются остальные слои. Такие платы поставляются различ-
Рис. 1.14. Печатная плата с системой наложенных собирательных шин.
22
Глава 1
ными фирмами в виде полуфабрикатов, т. е. без печатных
проводников на внешних плоскостях. Изготовить печатную
плату по заданной разметке для конкретного устройства мож-
но самостоятельно. Для контакта выводов ИС с внутренними
слоями печатной платы островки внешних плоскостей соеди-
няются с внутренними слоями металлическими перемычками,
прокладываемыми в отверстиях платы.
Какому из способов построения цепей отдать предпочте-
ние— использующему собирательные шины на платах или
многослойные платы, — зависит от количества выпускаемых
изделий. При мелкосерийном производстве способ собиратель-
ных шин намного экономичнее. На рис. 1.14 показана описан-
ная выше печатная плата с двусторонним монтажом. Такие
платы имеют более широкие возможности для разметки. Она
обеспечивается прокладкой металлических перемычек в отвер-
стиях плат. Контактные штыри корпусов ИС разнесены друг
от друга на расстояние 2,54 мм. Обычная технология печатно-
го монтажа и пайки позволяет в таком промежутке проложить
один сигнальный провод. До недавнего времени проложить
больше проводов в таком промежутке между выводами ИС
было невозможно из-за паек. Дело в том, что пайка в ваннах
(набитая плата погружается в ванну с расплавленным при-
поем) приводит к расширению печатных проводников и утол-
щению выводов, вследствие чего промежутки между ними со-
кращаются, а это может привести к короткому замыканию.
Усовершенствованная в последнее время технология пайки
и нанесения покрытий позволяет проложить между выводами
корпусов ИС несколько проводников. При этом производи-
тельность технологических процессов сохраняется такой же,
как и прежде. Естественно, что новая технология пайки позво-
ляет увеличить плотность набивки плат, существенно упро-
стить разметку и ускорить весь монтаж плат.
1.5. Система конструирования элементов «Европак»
В 1969 г. в ФРГ в рамках Комитета стандартизации элект-
роники (Комитет 344) для стандартизации корпусов, плат,
стоек и соединителей для профессионального и военного элект-
ронного оборудования была создана специальная комиссия,
в состав которой вошли представители вооруженных сил и ве-
дущих фирм, выпускающих электронную аппаратуру. Деятель-
ность комиссии завершилась разработкой системы универсаль-
но применимых конструкций со стандартизованными крейтами,
печатными платами и соединительными устройствами. На базе
этой системы разработаны и выпускаются в продажу различ-
ные аналоговые и цифровые устройства по так называемому
Рис. 1.15. Блоки (а—в) разъемной конструкции системы «Европак» с ячей-
ками (стандарт 19 дюймов) для монтажных плат (фирма Schroff).
24
Глава 1
«Евроформату». В систему входят стандартизованные блоки
питания на печатных платах, платы ЗУ, микропроцессоры и
периферийные устройства.
На рис. 1.15 показаны универсальные крейты Евроформата,
рассчитанные на применение стандартизованных плат и соеди-
нителей. Что касается плат, то стандартизовано несколько их
вариантов; в табл, на рис. 1.16 приведены конструктивные
размеры этих плат. Соединительные устройства по числу кон-
Глубина d, мм (-0,3 мм) Высот hyw (-0,3 мм)
юо 100 144,5 188,9 233,4
W (00 144,5 138,0 233,4
220 100 144,3 188,9 233,4
Соедини
тела
Толщина платы .f,6 мм
Рио. 1.16. Стандартные форматы печатных плат (стандарт DIN 41494,
лист 2).
тактов стандартизованы в трех вариантах: 2X16, 2X32
и 3X32. Соединители каждого варианта конструкции могут
иметь контакты для пайки в ванне, накрутки и простой на-
пайки проводов (рис. 1.17). Соединитель на обратной стороне
печатной платы можно выполнить, применив новую технологию
в виде печатной структуры. Соответственно выполняются со-
единители на задней панели крейта. Все проводящие шины
расположены в них параллельно, поэтому прокладка проводов
должна быть перекрестной. Реализовать перекрестный монтаж
облегчают металлизированные отверстия.
Крейты могут соединяться между собой ленточными про-
водами с параллельными или скрученными жилами. Ленточ-
ные провода с попарно скрученными жилами применяются
в тех случаях, когда требуется обеспечить минимальное про-
никание между сигнальными цепями. С разработкой способа
соединения ленточных проводов (до 64 жил) с соединителями
путем прессования с прорезанием изоляции стало возможным
Техника монтажа
25
заменять соединительные устройства кабелем. При мелкосе-
рийном производстве однотипных устройств это может дать
значительную экономию. Изготовителями соединителей по ев-
ропейскому стандарту являются фирмы Ansley, Scotchflex (ЗМ),
АМР и Berg.
Для монтажа печатных плат используются самые различ-
ные комплектующие детали: ИС, транзисторы, диоды, резисто-
Рис. 1.17. Соединители (фирма Burndy).
Гнезда розеток при повреждениях можно заменить.
ры, конденсаторы, потенциометры, резисторные модули и со-
единительные устройства с промежутком между выводами,
равным 2,54 мм или кратным этому значению, что позволяет
монтировать их на платах со стандартизованным промежутком
между шинами. Часто комплектующие детали имеют специаль-
ные выводы для их монтажа на определенной высоте (1—2 мм)
от поверхности платы. Это позволяет исключить возможность
замыкания между деталью и проводниками на плате.
Так, например, проволочные выводы некоторых конденса-
торов и резисторов имеют изгиб, не допускающий их монтажа
глубже, чем предусмотрено. Некоторые керамические конден-
саторы в нижней части имеют седло-опору, фиксирующее кон-
денсатор на определенном расстоянии от платы. Некоторые
транзисторы имеют планарные выводы с утолщениями, запре-
Рис. 1.18. Соединители F095 для кабелей и ленточных проводов и их детали.
Провода соединяются со штампованными контактами на стенке способом прорезания
изоляции.
Рис. 1.19. Соединители F095 (фирма Philips).
К этому типу относятся прямые (вертикальные) и угловые соединители с выводными
штырями разной длины. Угловую конструкцию могут иметь и розетки, что удобно для
монтажа печатных плат.
Техника монтажа
27
щающими монтировать их очень близко к поверхности печат-
ной платы. Такой монтаж транзисторов целесообразен также
для лучшего теплообмена при пайке путем погружения.
1.6. Внешние соединители модулей и стоек
Для соединения модулей в стойках, а также стоек с внеш-
ними периферийными устройствами системы обработки ин-
формации или управления можно применять соединители мно-
гих типов. Они настолько разнообразны, что описать их здесь
просто невозможно.
Существуют станки, которые после нанесения изоляции на
плоские или круглые кабели автоматически впрессовывают
провода в клеммы или штыри соединительных элементов. За-
тем клеммы или штыри вводятся в корпус соединителя и фик-
сируются в строго определенном положении. На рис. 1.18 по-
казаны некоторые соединительные элементы серии F095 и их
детали, выпускаемые фирмой Philips. Видны провода с на-
прессованными контактами и пучки кабелей, вмонтированные
в соединительные элементы. На пресс-автомат контактные
клеммы подаются в виде ленты-заготовки. Отрезок такой лен-
ты показан на рис. 1.18. На рис. 1.19 показано, как пучки ка-
белей с соединителями подключаются к печатной плате, или
блоку.
В эту серию входят прямые и угловые соединители с длин-
ными и укороченными штырями, а также соединители с на-
правляющими, которые позволяют соединять элементы между
собой при единственно правильном взаимном расположении.
Из рисунка видно, что соединительные элементы (вилки и ро-
зетки), укрепленные на подставках, позволяют монтировать
на платах сменные модули с различными функциями. Часто
этот метод, правда применительно к соединителям более низ-
кого качества, используется для подключения модулей к бло-
кам в бытовых радиоприемниках и телевизорах. В этом слу-
чае модули помещаются в пластмассовый или алюминиевый
кожух. Система соединителей облегчает и ускоряет замену не-
исправных модулей при ремонте аппаратуры.
В профессиональной аппаратуре обычно используются зо-
лоченые контакты как в вилках, так и в розетках соединитель-
ных устройств. В электронных устройствах, рассчитанных на
токи, меньшие 0,1 мА, применение золоченых контактов в со-
единителях обязательно. Минимальная толщина слоя золота
на контактах 0,8 мкм; подслой никеля должен иметь толщину
не менее 1,25 мкм. Подслой предотвращает диффузию атомов
меди в слой золота, т. е. предотвращает загрязнение. Другими
словами, слой никеля образует некий барьер для атомов меди.
28
Глава 1
Золоченый слой толщиной 0,8 мкм гарантирует хороший кон-
такт соединителей в течение долгого времени. При расчетах
надежности исходят из того, что во время всего срока службы
электронного устройства контакт должен срабатывать не бо-
лее 300 раз. В результате трения контактирующих поверх-
ностей слой золота истирается и контакт постепенно пропа-
дает.
Штампованная
заготовка кон-
такта
Пружинящая пластина
из бериллиевой бронзы
Соединитель
типа „манси
Рис. 1.20. Контакты соединителей типов «мини» и «макси» (фирма Berg).
Почти такие же соединители, какие выпускает фирма
Philips, изготавливаются и другими фирмами, например Berg
АМР и др. Они в основном предназначены для соединения
между собой блоков в стойки. На рис. 1.20 показаны детали
контактов соединителей разных размеров (нормальных и ми-
ниатюрных) фирмы Berg. Усилие прижима для надежного
контакта создается в соединителях этой конструкции плоской
пружинящей пластинкой из бериллиевой бронзы. На одном и
том же станке можно напрессовывать соединители и на рамки
блоков, и на печатные платы. И в том и другом случае детали
контактов в виде ленточных заготовок подаются на станок.
Другой тип соединителей, часто используемых для соединения
стоек и блоков, показан на рис. 1.21. Это соединители так на-
зываемого типа D. Благодаря своей форме части соединителя
состыковываются между собой при единственном взаимном
Техника монтажа
29
Рис. 1.21. Соединители F161 типа D (фирма Philips).
расположении. Эти соединители отличаются от соединителей
типа F095, у которых стыковка при правильном взаимном рас-
положении вилок и розеток обеспечивается с помощью спе-
циального ключа. Ключ представляет собой пластмассовый
клин, который заходит в паз ответной части, или в гнездо
в том месте, где срезан штырь. Такой ключ не позволяет осу-
ществить стыковку частей соединителя, если только они взаим-
но перевернуты, но обеспечивает ее при взаимном смещении
частей в плоскости расположения контактов. Соединители ти-
па D выпускаются в металлических и пластмассовых корпусах
и поставляются различными фирмами. Фирма Ansley выпу-
скает соединители типа D с контактами «перчинг» в вилках и
розетках.
30
Глава 1
1.7. Соединители типа IDC с прорезанием изоляции
Соединители типа IDC отличаются тем, что насаживают-
ся на ленточный провод за одну операцию напрессовывания
с прорезанием изоляции. При этом ленточный провод может
быть практически любой ширины (содержать до 64 жил). Эти
соединители уже упоминались выше, когда речь шла о рацио-
нализации производства ленточных проводов с соединителями.
Технология изготовления ленточного провода с соединителем
состоит в следующем. Ленточный провод в строго определен-
Оснаст к а
Установка
Рис. 1.22. Способ соединения ленточных проводов типа Scotchflex (фир-
ма ЗМ).
Ножевой контакт вдавливается в ленточный провод и прорезает его, проводник закли-
нивается в прорези контакта. Этот способ позволяет за одну технологическую операцию
«оптировать соединители на лентах с 64 проводами, что дает большую производитель-
ность труда.
Ленгпочнь/а
провод
U- о5разнб/й
контакт
ном положении укладывается на ряд U-образных контактов
(рис. 1.22). Затем контакты под действием пресса вдавливают-
ся в провод и прорезают его, в результате чего жила провода
вдавливается в прорезь контакта, имеющую U-образную фор-
му. В точках прижима лепестков к жиле создаются газоне-
проницаемые участки надежного контакта. Переходное сопро-
тивление в местах контакта не более 0,01 Ом. Испытания в со-
леном тумане показали, что надежность контакта такого соеди-
нителя сохраняется достаточно долго. Некоторые фирмы
выпускают соединители с напрессованным таким способом
проводом в измененной форме. Так, например, фирма Ansley
выпускает соединители, контакты которых имеют форму цвет-
ка тюльпана. Вдавленная в такой лепесток жила контактирует
с ним в 4 точках.
Крепить соединители на ленточных проводах можно
и в домашних условиях, для чего необходимы лишь ручной
Техника монтажа
31
Рис. 1.23. Монтаж соединителя на ленточном проводе типа Scotchflex (фир-
ма ЗМ).
Операции: / — удаление клейкой полоски; 2 — укладка ленточного провода; 3 —заправ-
ка ленточного провода с соединителем в оснастку пресса; 4 — ленточный провод вдав-
ливается в соединитель с U-образными контактами.
пресс и несложная оснастка, главным образом для точной
укладки ленточного провода и контактной группы под прес-
сом.
Последовательность операций изготовления ленточного про-
вода с соединителем способом прорезания показана на рис.
1.23. Эта технология, кстати, используется фирмой Scotchflex
(ЗМ). Сначала с контактной группы соединителя удаляется
клейкая защитная полоска. Часть клейкого вещества остается
на корпусе соединителя. Она используется для временного
приклеивания ленточного провода перед следующей опера-
цией. Затем провод с соединителем укладывается на направ-
ляющую рамку, и пресс вдавливает ленту в контактную груп-
пу. Практика показала, что для этой операции можно исполь-
зовать обычный червячный пресс без каких-либо специальных
приспособлений. Здесь, очевидно, будет уместным дать не-
большой совет радиолюбителям-конструкторам. Дело в том,
32
Глава 1
Рис. 1.24. Соединитель ленточного провода, монтируемый способом прореза-
ния изоляции за одну технологическую операцию.
Соединители типа Scotchflex выпускаются прямые (а) и угловые (б). Разработка фир-
мы ЗМ.
что расстояние между жилами ленточного провода равно
1,27 мм, а расстояние между штырями соединителя — 2,54 мм,
поэтому на один ленточный провод можно насадить способом
прорезания два соединителя. Имеется широкий выбор таких
соединителей, отличающихся конструктивным решением; они
выпускаются разными фирмами. Сюда относятся, например,
упомянутые выше соединители с двухрядным расположением
контактов и устройства для неразъемного соединения ленточ-
ных проводов с контактными группами на печатных платах и
на рамках модулей. Имеются соединители с контактными
штырями и гнездами вдоль провода, а также соединители уг-
ловые (контакты под прямым углом к проводу), соединители
с фиксаторами и т. д. (рис. 1.24).
Разумеется, для крепления соединителей на ленточных
проводах описанным способом прорезания последние должны
Рис. 1.25. Соединители, монтируемые способом прорезания изоляции ленточ-
ного провода (фирма АМР).
На печатной плате смонтированы три вида соединителей: прямой (вверху), угловой
(справа) и с двухрядным расположением выводов (в середине).
удовлетворять весьма жестким требованиям в отношении рас-
стояний между жилами и общей ширины. Допуск на ширину
ленточного провода с 64 жилами может быть не более 0,5 мм.
Некоторые фирмы выпускают специальные типы ленточных
проводов, предназначенных для использования с соединителя-
ми, напрессовываемыми способом прорезания. Такие ленточ-
ные провода с меньшими допусками на ширину выпускаются,
например, фирмами Ansley и Spectrastrip. Площадь сечения
жил ленточных проводов AWG-28 и AWG-30 составляет соот-
ветственно 0,09 и 0,05 мм2. Жилы медные одиночные или скру-
ченные рассчитаны на максимальный ток 0,8 А. Сопротивле-
ние в контакте соединителя составляет не более 0,015 Ом.
34
Глава 1
Рис. 1.26. Высокочастотные (с круглыми однопроводными медными жилами)
ленточные провода с соединителями для печатных плат (фирма АМР).
Волновое сопротивление Zk жил 50, 75 и 93 Ом.
Групповое время запаздывания ленточных проводов равно
4,6 нс/м, а характеристическое сопротивление «110 Ом. Фир-
ма Ansley выпускает одноцветный (серый) ленточный провод
с изоляцией из поливинилхлорида; маркировка с поперечным
интервалом в 10 жил. Фирма Spectrastrip выпускает ленточные
провода и одноцветные (тоже серые), и многоцветные, причем
цвета определяют код маркировки. Ленточные провода этих
фирм имеют от 10 до 64 жил; ширина лент самая различная.
Как уже говорилось, ленточные провода выпускаются со скру-
ченными жилами. У них равномерно по длине имеются пло-
ские участки, которые описанным выше способом прорезания
можно крепить с соединителями. Для уменьшения переходного
проникания жилы проводов экранируются медной фольгой
Техника монтажа
35
или оплеткой. Внешняя оплетка может быть утолщенной, что
придает проводу большую механическую прочность.
На рис. 1.25 показан весь ассортимент соединителей и со-
ставных деталей, выпускаемых фирмой АМР. Справа вверху
на фотографии видна вилка соединителя с кожухом и насадкой
для уменьшения механической нагрузки при натяжении. Ниже
показан соединитель с контактами, расположенными под пря-
мым углом к поверхности ленты (угловой соединитель).
В центральной части фотографии видны соединители с двух-
рядным расположением штырей или гнезд. Рядом показан
соединитель, напрессованный на ленточный провод. Возмож-
ность крепления соединителя практически в любом месте
ленточного провода создает большие удобства при конструи-
ровании радиоэлектронной аппаратуры (РЭА), особенно в
тех случаях, когда необходимо соединять между собой не-
сколько печатных плат, используя для этого единственный про-
вод. На переднем плане видны краевые соединители с проре-
зающими провод контактами. Справа внизу показан неразъем-
ный соединитель ленточного провода с печатной платой.
На обратной стороне этого соединителя (на фотографии не
видно) находятся штыри, заходящие в отверстия платы; к ним
припаиваются проводники. Собранный модуль, содержащий
такую плату и другие детали, можно припаять к другой плате
в паяльной ванне, после чего можно крепить ленточный про-
вод. Для специальных целей, в частности для высокочастот-
ных систем, фирма АМР выпускает ленточный провод, состоя-
щий из тонких параллельно уложенных коаксиальных кабелей.
Такой провод показан на рис. 1.26. Волновое сопротивление
каждого кабеля 50, 75 или 93 Ом в зависимости от назначения.
Разумеется, этот ленточный провод с соединительными устрой-
ствами значительно дороже простого с напрессованными соеди-
нителями.
1.8. Мощные соединительные устройства
Многие фирмы выпускают мощные соединительные устрой-
ства разных типов. Тем не менее при проектировании РЭА мы
все же рекомендуем выбирать какой-нибудь один тип соедини-
телей, пусть даже выпускаемых разными фирмами, но, есте-
ственно, взаимозаменяемых. Удовлетворяющие этому требова-
нию мощные соединительные устройства так называемого типа
Mate-N-Lok выпускаются фирмой АМР (рис. 1.27). Другие
фирмы, например Burndy и Berg, выпускают эти же соедини-
тели под маркой Hylok или Power mate. Соединители фирмы
АМР удовлетворяют требованиям стандарта Общества немец-
ких электриков (VDE) и других европейских организаций.
36
Глава 1
Рис. 1.27. Мощные соединители с защелками (фирма АМР).
Контакты в этих соединителях прижимаются к проводам
вручную (плоскогубцами), а при серийном выпуске РЭА —
на специальном станке. Вилки и розетки поставляемых в тор-
говлю соединителей имеют самую разнообразную конструкцию,
что позволяет использовать их для соединения проводников
разных диаметров. Соединители типа Mate-N-Lok рассчитаны
на максимальный ток 25 А. Как известно, любой контакт об-
ладает определенным активным сопротивлением, которое при
прохождении тока приводит к выделению тепла. Это тепло
даже при длительной непрерывной работе РЭА ни в коем слу-
чае не должно вызывать локальный нагрев соединителя до
температуры, которая может вызвать его деформацию или,
что еще хуже, его плавление. Мощные соединители приведен-
Техника монтажа
37
них типов рассчитаны на работу в висячем положении, поэто-
му специальные меры защиты от растяжений для них не обя-
зательны.
Среди соединителей Mate-N-Lok имеются и такие, которые
можно использовать при монтаже на печатных платах в мощ-
ных электронных устройствах. Корпуса соединителей имеют
фиксаторы (замки), благодаря которым электрический кон-
такт создается сразу после стыковки элементов. В отношении
допустимых диаметров жил важными являются такие факторы,
как падение напряжения на соединителе и рассеяние тепла.
Что касается рассеяния тепла, то можно сказать, что если
ток в жиле не превышает значений, указанных в таблицах для
медных проводов, то можно не опасаться и нагрева, потому что
он не превзойдет допустимого предела. При этом условии тем-
пература нагрева не превысит допустимой величины для изо-
ляции из поливинилхлорида (85°C).
В отношении падения напряжения может оказаться целе-
сообразным применять проводники диаметром больше допу-
скаемого упомянутой таблицей. Это может иметь место, на-
пример, когда на логические элементы ТТЛ подается напря-
жение +5 В от централизованного источника, расположенного
достаточно далеко. Если монтаж выполнен по предельно до-
пустимому нагреву, то при значительных токах падение напря-
жения может иметь недопустимые колебания. Для схем на
элементах ТТЛ колебание напряжения питания должно быть
в пределах ±5%.
1.9. Волоконно-оптические линии связи
Принцип передачи информации с помощью света был из-
вестен еще в древности. Об этом можно найти упоминания в
литературных источниках, дошедших до наших времен с начала
летосчисления. Применять же оптическое волокно для пере-
дачи световых сигналов начали сравнительно недавно. Сама
техника стекловолоконной оптики очень молода; первые сооб-
щения о ней появились в начале 30-х годов.
В системах передачи информации стекловолоконная оптика
стала применяться с 70-х годов, после того как были получены
стекло нужного качества и оптические пластмассы и были раз-
работаны передатчики и приемники оптических сигналов.
Передача информации по оптическому световоду имеет целый
ряд существенных преимуществ перед линиями связи, исполь-
зующими провода. Прежде всего оптические линии связи аб-
солютно не подвержены влиянию электромагнитных полей.
Даже удар молнии в световод не нарушает работу линии
оптической связи, не достигает подключенных к линии связи
38
Глава 1
приемников и вспышка света от молнии. Кроме того, само
оптическое волокно не излучает электромагнитные волны,
а значит, не создает никаких помех находящейся вблизи
электро- и радиоаппаратуре. Другое весьма существенное пре-
имущество волоконно-оптических линий связи состоит в том,
что передатчик на одном конце линии и приемник на
другом совершенно не связаны между собой электрически,
"Г. е. исключена возможность образования паразитных конту-
ров, которые могли бы принимать помехи извне. Как известно,
такие паразитные контуры создают значительные проблемы
в обычных кабельных линиях связи и существенно влияют на
качество получаемой по ним информации. Наконец, немало-
важны и такие преимущества волоконно-оптических линий
связи, как малая масса аппаратуры, возможность передачи
сигналов очень широкой полосы частот, незначительные зату-
хания сигнала на линиях связи и, что не менее важно, низкая
стоимость оборудования, поскольку стекло и пластмасса зна-
чительно дешевле меди.
К недостаткам волоконно-оптических линий связи следует
отнести пока еще имеющую место относительную сложность
передающей и приемной аппаратуры, более строгие, чем в
электрических линиях связи, условия присоединения световода
к конечным устройствам.
Светопроводящие свойства оптического волокна основаны
на эффекте полного внутреннего отражения света от внутрен-
ней поверхности волокна. Свет, поступивший в оптическое
волокно извне, распространяется в нем по зигзагообразной
траектории и выходит из противоположного конца. Если луч
света модулировать, то можно передавать информацию. Мо-
дулировать световой поток можно и аналоговыми (например,
телевизионными), и цифровыми (импульсными) сигналами,
которыми могут быть последовательности данных от ЭВМ.
Источником света может служить светодиод или лазер, прием-
ником— светочувствительный полевой транзистор или другой
светоприемник.
1.10. Преломление лучей света
Из оптики известно, что свет распространяется в вакууме
со скоростью с = 2,998-108 м/с. На границе раздела сред ско-
рость света изменяется согласно формуле
где п — коэффициент пропорциональности. Свет, поступающий
из вакуума в другую среду под некоторым углом (рис. 1.28),
Техника монтажа
39
отклоняется в сторону нормали к границе раздела сред. Оп-
тическая плотность среды за границей раздела больше, чем
вакуума, вследствие этого скорость света в ней уменьшается.
Если для вакуума принять м = 1, то для среды с большей опти-
ческой плотностью коэффициент п будет больше 1.
Рис. 1.28. Преломление луча света, па-
дающего под углом на границу раздела
сред с разной оптической плотностью
(показателями преломления).
Перпендикуляр
н поберэеноспуц.
раздела сред
Для преломленного луча справедливо (рис. 1.28) выраже-
ние
sin фо
п = .
Sin фх
Коэффициент п в оптике называется показателем преломле-
ния. Выше мы исходили из того, что свет из вакуума (п=1)
переходит в среду с другой оптической плотностью. В более
общем случае, когда свет переходит из одной среды в другую
и показатели преломления этих сред не равны 1, выполняется
соотношение
sin ф2 _
sin фх ла ’
Графически этот случай проиллюстрирован на рис. 1.29. Часть
падающего света отражается от поверхности раздела сред под
углом фь Если увеличивается угол падения луча <pi, то соот-
ветственно будет увеличиваться и угол преломления <рг, пока
не достигнет 90° (рис. 1,29,6), когда луч света полностью от-
разится. Такое явление называется полным внутренним отра-
жением света. Оно и используется в волоконной оптике для
осевого распространения света по волокну (рис. 1.29, в).
7
Преломленная
часть пучка
света
\ Отраженная
\ часть пучка
\ света
''2
Поверхность
раздела
сред
Падающий
пучок
света
Перпендикуляр
к поверхности
раздела сред
Перпендикуляр
'к поверхности
раздела сред
Уасть пучка света, пре-
ломленная парал-
лельно поверхности
раздела сред
Отраженная
часть пучка
света
Перпендикуляр
к поверхности
раздела сред
2
Падающий
пучок
света
Полностью
отраженнь/а
ручок света
Рис. 1.29. Преломление и отражение (а—в) пучка све-
та на границе раздела сред с разной оптической плот-
ностью (показателями преломления и пг).
В случае «в» пучок света полностью отражается. <plg — угол
падения луча.
Техника монтажа
41
1.11. Структура световода
На рис. 1.30 показаны продольное и поперечное сечения
световода. Видно, что он состоит из сердцевины и оболочки.
Сердцевина и оболочка делаются из стекла или пластмассы,
но показатели преломления сердцевины и оболочки должны
быть разными. Рассматривая внимательно рисунок, можно
видеть, что когда свет падает слева направо, он преломляется
три раза. Обозначим соответственно показатели преломления
внешней среды пех, сердцевины tik и оболочки пт. Пусть по-
казатель преломления оболочки меньше, чем сердцевины, т. е.
"т < Ч-
Выше было показано, что когда угол преломления ф2 дости-
гает 90°, наступает полное внутреннее отражение. То же самое
происходит в случаях, когда угол преломления становится
больше 90°. Угол падения, при котором это явление наступает,
называется предельным, или критическим. На рис. 1.29,6 он
обозначен ср^. Подставляя значение угла ф2 = 90° в выражение
sin<p2/sin(pi = ni/n2, получаем
sin 90° In, .
—------= -------= —, sin ;
Sin (plg Sin n2 П1
отсюда
Ф1£ = агс5Ш
Таким образом, полное внутреннее отражение наступает толь-
ко при одновременном удовлетворении двух условий:
1. Луч света должен проходить из среды с большей опти-
ческой плотностью в среду с меньшей плотностью.
2. Угол падения луча на входе должен быть больше кри-
тического. В оптическом волокне на рис. 1.30 весь свет, па-
дающий на оболочку под углом, равным или большим крити-
ческого, полностью отражается, вследствие чего траектория
луча внутри световода становится зигзагообразной. Полное
внутреннее отражение происходит в каждой точке на внутрен-
ней поверхности оболочки до выхода луча с торца световода.
Свет, падающий на оболочку внутри световода под углом,
меньшим критического, затухает. Из сказанного можно сделать
вывод, что не весь свет, поступающий от источника на свето-
вод, полностью отражается. Часть света, которая падает под
углами, большими фА, пропадает. Наряду с критическим углом
часто пользуются понятием числовой апертуры, которая выра-
жается формулой
= «ех sin фА = /«ft2—nm2.
42
Глава 1
В действительности свет падает на вход световода под некото-
рым телесным углом. Как показано на рис. 1.31, свет, прохо-
дящий вне конуса, соответствующего этому углу, отражается
не полностью. Лучи, прошедшие от источника в световод, па-
дают на внутреннюю поверхность оболочки под разными угла-
Внеианяя "
феда (п^ )
Сердцевина
Ойолочна '
Рис. 1.30. Продольный разрез световода, состоящего из сердцевины и обо-
лочки.
Показатель преломления сердцевины больше, чем оболочки Луч, падающий
под углом, большим (pjg, отражается полностью, не проникая в оболочку.
ми. Световоды называют одномодовыми и многомодовыми в
зависимости от числа распространяющихся в них волн. Соот-
ветственно и моды разделяют на моды высшего и низшего по-
рядков (рис. 1.32). Моды высшего порядка падают на оболочку
под большими углами и проходят внутри световода более
длинный путь, чем моды низшего порядка, падающие под
меньшими углами. Это различие оптических длин в свою оче-
Максимальныи
у зол приема
Луча света
\Сердцевина
Одолочна
Рис. 1.31. Полное отражение лучей света, падающих под углом qu.
В действительности лучи света, претерпевающие полное внутреннее отражение, поступа-
ют в световод под определенным телесным углом. Лучи, приходящие в световод под
большими углами, быстро затухают, так как для них условие полного внутреннего отра-
жения не удовлетворяется.
редь приводит к фазовым сдвигам лучей на выходе световода.
Если на световод падает импульс света с крутым фронтом, то
вследствие фазовых сдвигов импульс света (световое пятно)
на выходе окажется размытым и более широким, чем на входе.
Фазовые сдвиги составляющих света на выходе световода при-
Техника монтажа
43
водят к так называемой модовой дисперсии. Такой же эффект
наступает в случае, когда источник света на передающей сто-
роне волоконно-оптической линии связи излучает не монохро-
матический свет. (Монохроматическим называется свет, спектр
которого состоит из одной частотной составляющей.) Угол пре-
ломления света сильно зависит от частот его составляющих.
Поэтому если свет, падающий на световод, состоит из состав-
Сиенал Сигнал
на ва?оде на вькгоде
Рис. 1.32. а — моды высшего и низшего порядков, распространяющиеся в
световоде.
Моды более высокого порядка падают на оболочку под большими углами, поэтому
их путь больше, чем мод низшего порядка.
б — дисперсия света, связанная с различными проходящими путями и, следо-
вательно, с разной групповой скоростью лучей.
ляющих с разными частотами (свет солнца, электроламп), то
на выходе световода каждая составляющая будет иметь свой
фазовый сдвиг и импульс света станет более широким. Расши-
рение импульса в свою очередь сказывается на допустимой
для данной оптической линии связи скорости потока информа-
ции. Поэтому, чтобы удовлетворить требованиям относительно
амплитудно-частотной характеристики (пропускной способности
канала), дисперсия света должна быть как можно меньшей.
1.12. Типы световодов
В последнее время разработаны оптические волокна с са-
мыми различными свойствами. При этом учитывались и дис-
персия света и другие нежелательные эффекты. Материалом
для сердцевины и оболочки служат стекло, пластмасса и их
смеси. В соответствии с конструктивным решением световоды
бывают одномодовые, многомодовые и градиентные. Схемати-
чески они показаны на рис. 1.33.
44
Глава 1
Одномодовый световод состоит из тонкой нитевидной серд-
цевины и более толстой оболочки. Благодаря тонкой сердце-
вине (ее диаметр около 50 мкм) и почти одинаковым показа-
телям преломления сердцевины и оболочки свет по световоду
распространяется практически вдоль оптической оси. Такой
Рис. 1.33. Световоды.
а — одномодовый; б — многомодовый; в — градиентный.
режим распространения света устанавливается только при
больших углах падения лучей на вход световода (мода низше-
го порядка). Отсюда и название световода — одномодовый.
У одномодовых световодов, на вход которых поступает моно-
хроматический свет, на выходе практически не возникает дис-
персии и, следовательно, расширения импульса. Поэтому они
допускают модуляцию света с частотами выше 50 ГГц.
Рис. 1.34. Луч света, обвивающий оптическую ось градиентного световода.
У градиентных световодов четкой границы между сердце-
виной и оболочкой не существует — один элемент конструкции
плавно переходит в другой. Показатель преломления в них
плавно уменьшается от центра сечения световода к перифе-
рии, вследствие чего свет не преломляется, а плавно изгибает-
ся, как бы обвивая оптическую ось (рис. 1.34). Так удается
Техника монтажа
45
скомпенсировать фазовые сдвиги составляющих и свести к ми-
нимуму дисперсию (1—5 нс/км).
Многомодовые световоды, передающие и монохроматиче-
ский (мода низшего порядка), и полихроматический свет (мо-
да высшего порядка), по дисперсии (10—100 нс/км) и полосе
рабочих частот (3,5—35 МГц) самые неблагоприятные.
Многомодовые и градиентные световоды, у которых серд-
цевина имеет относительно большой диаметр, возбуждаются
проще. Хуже в этом смысле обстоит дело с одномодовыми све-
товодами с очень тонкой сердцевиной. Поэтому для облегче-
ния эксплуатации одномодовые световоды часто выпускаются
в виде жгутов. Эта же мера позволяет увеличить и светопере-
дачу. Световоды в виде жгутов обладают еще одним достоин-
ством: обрыв (поломка) одного волокна не нарушает передачу
информации. Жгут обычно состоит из 500, 2000, 4500 и
8000 тонких волокон.
1.13. Рассеяние и поглощение света
В наших рассуждениях выше мы молчаливо предполагали,
что волоконно-оптические линии связи (световоды) состоят
из нитеобразных волокон оптически чистого стекла или опти-
чески чистой пластмассы. В действительности, однако, стекло
всегда в той или иной степени оказывается загрязненным, чтс
вызывает рассеяние и поглощение света. Эти же нежелатель
ные эффекты могут возникнуть в результате разброса значений
показателя преломления. Все это в конце концов приводит и
потере информации на волоконно-оптических линиях связи.
От причин, вызывающих такие явления, по возможности сле-
дует избавляться. С этой целью постоянно ведется работа по
улучшению оптических волокон, в частности совершенствуется
технология их изготовления. В соответствии со значением от-
ношения диаметра светорассеивающей частицы к длине вол-
ны света различают три вида рассеяния: рефлексное (когда
диаметр частицы значительно больше длины волны света), рас-
сеяние по Ми (когда эти величины равны) и рэлеевское (когда
диаметр частицы значительно меньше длины волны света).
Во всех трех случаях лучи света либо отражаются, либо от-
клоняются от своей траектории, а это всегда приводит к по-
терям информации. Чем чище оптическое волокно, тем меньше
•света отражается и рассеивается.
Еще одно явление, которое может возникнуть при распро-
странении света в волокне, — это возбуждение молекул среды
за счет поглощения части энергии луча. Такие потери возни-
кают на частотах спектра, близких к резонансным частотам
молекул среды. В этой связи говорят о линиях поглощения в
46
Глава 1
спектре оптических частот. Кривая зависимости затухания
света в световоде от длины волны показана на рис. 1.35. Это
связано с рэлеевским рассеянием; оно характеризуется появ-
лением в спектре поглощения линий ионов воды (ионы ОН).
Само собой понятно, что при выборе источников света для во-
локонно-оптической линии связи явление затухания всегда
Рис. 1.35. Зависимости затухания в световоде (кривая 1), эмиссии свето-
диода (кривая 2) и чувствительности фотодиода (кривая 3) от длины вол-
ны света.
должно приниматься в расчет. По возможности следует при-
менять такие источники, свет от которых будет претерпевать
минимальное затухание. Из приведенной кривой видно, что
наименьшее затухание приходится на область длин волн от
850 до 900 нм. Это как раз и есть диапазон излучения инфра-
красных светодиодов (длина волны инфракрасного света
875 нм).
1.14. Качество световодов
Качество световода характеризуется выраженным в деци-
белах значением затухания в световоде длиной 1 км:
Затухание (дБ/км) = 10 1g
Таблица 1.1. Параметры некоторых стеклянных и пластмассовых световодов производства США
Тип волокна Внешний диаметр, мкм NA Затухание, дБ/км Рабочая по- лоса частот (-3 дБ), МГц/км Фирма-изгото- витель Цена 1 м при условии покупки 1000 м, фунт Примечания
серд- цевины оболоч- ки волокна
Кварцевое стекло с пластмассовым покрытием 200 125 600 300 500 0,4 0,3 40 при 775 нм 50 при 820 нм 35 | 20 } при 790 нм Ю J Du Pont ITT 3,90 1,00 1,10 Pifax S120 Т301 Т302 ТЗОЗ
Стекло, легиро- ванное алюми- нием (многомо- довое) 55 100 125 150 500 0,25 0,3 12 при 850 нм 8 при 1060 нм 8 при 830 нм 15 при 830 нм 10 ITT NEC 1,30 1,90 Т101 TI02
Стекло, легиро- ванное алюми- нием (одномодо- вое) 4,5 80 500 0,1 4—20 при —630 и 850 нм 500 ITT — Т110
Стекло, легирован- ное алюминием (градиентно-мо- довое) 55 60 50 125 150 125 500 0,25 0,2 0,2 12 при 850 нм 8 при 1060 нм 8 при 850 нм 8 10 > при 830 нм 15 J 6 при 1060 нм 400 300 200 300 ITT NEC Tomas and Betts 1,20 1,40 2,30 Т201 Т202 Т203 SF—G1—60—PR SE—G1—60—А SF—G1— 60—В Для оптическо-
Многокомпонент- ная пластмасса 368 400 400 435 0,53 0,53 320 1 1 при 690 нм 385 J Du Pont Du Pont 3,90 2,90 го волокна Pifax PIR (только кабель) Pifax Р140 (только кабель)
48
Глава 1
где W3X и №вых соответственно мощность светового излучения
на входе и выходе световода.
Разумеется, для линий связи большой протяженности пред-
почтение должно отдаваться световодам с минимальным зату-
ханием. По величине затухания легко сравнить волноводы, вы-
пускаемые в продажу разными фирмами. При выборе светово-
да не следует упускать из виду зависимость частот передавае-
мых световых сигналов от свойств источника света (светодио-
да). В табл. 1.1 приведены технические данные световодов не-
скольких типов, в частности указаны значения затухания и
длин волн света, на которых эти затухания возникают, полосы
рабочих частот и значения числовой апертуры. Изгибы свето-
Рис. 1.36. Изгибы световодов, вызывающие дополнительные потери.
вода значительно увеличивают затухание. Это понятно, так как
на изгибах изменяются углы падения лучей света, что отрица-
тельно влияет на режим светопередачи и приводит к измене-
нию предельных углов преломления лучей в световоде. Появ-
ляется дополнительное рассеяние света, вследствие чего уве-
личивается затухание. Поэтому и при хранении, и при про-
кладке световодов на линиях связи их следует слегка натяги-
вать (рис. 1.36). Укладка должна быть по возможности сво-
бодной и без принудительных изгибов. Многожильные светово-
ды для механической прочности усиливаются стальным (арми-
рующим) элементом. Некоторые многожильные световоды
имеют медные провода, по которым на длинных линиях связи
передается напряжение питания на промежуточные усилители.
Во избежание взаимных помех каждое оптическое волокно
в световоде экранируется. Если же какой-то участок волокна
остается неэкранированным, то необходимо принять дополни-
тельные меры, чтобы свет от него не проник в соседнее во-
локно. Для этого на волокна наносятся светопоглощающие по-
крытия.
1.15. Стекло или пластмасса?
Как упоминалось выше, оптическое волокно можно делать
из стекла, пластмассы или даже из смеси этих двух веществ.
В технической литературе на английском языке стеклянные
волокна имеют общее название «силика». Это волокна из оки-
си кремния с большим или меньшим содержанием примесей.
Техника монтажа
49
Разумеется, и стекло, и пластмасса имеют специфические до-
стоинства и недостатки. При современном уровне технологии
волокна из пластмассы легче поддаются обработке, поэтому
их производство дешевле. Однако продолжающееся совершен-
ствование технологии производства стекла в будущем ликви-
дирует или сгладит это различие, и волокна из стекла станут
дешевле пластмассовых.
Пластмассовые волокна изготавливаются методом экстру-
зии, широко распространенным в технологии производства
медных изолированных проводов. Стеклянные волокна можно
также получать этим методом, но для стекла требуется зна-
чительно более высокая температура плавления. Исходным-
сырьем для изготовления волокон служит оптически чистое
стекло со строго нормированными примесями. Технология по-
лучения оптически чистого стекла до сих пор остается очень
сложной, а сырье — очень дорогим. Однако в будущем ситуа-
ция должна измениться. Стекло получают из двуокиси крем-
ния, запасы которой практически неисчерпаемы. Как уже упо-
миналось, недостатком стекла как материала для оптических
волокон является сложная технология его обработки, в част-
ности точная обработка торцов нити, к которым должны при-
соединяться другие электронно-оптические устройства. Торцы
должны быть срезаны строго перпендикулярно оси световода
и их поверхность должна быть отполирована до зеркальности.
Только эти меры позволяют избежать дополнительных затуха-
ний на стыках волокон и в местах соединения с входными и
выходными устройствами линии связи. Обработка пластмасс
значительно проще. Торцы пластмассовых волокон получаются*
чистыми и гладкими сразу после операции среза, поэтому до-
полнительные потери на стыках меньше, чем у стеклянных
волокон. Однако пластмасса размягчается уже при температу-
ре 85—100 °C, тогда как стекло допускает температуры до
540 °C. Пластмассовые волокна в виде многожильного жгута
часто используются для передачи изображения, например
медицине при анатомических исследованиях внутренних орга-
нов человека (эндоскопия) и в системах промышленного теле-
видения, где они позволяют следить за технологическими про-
цессами на расстоянии. В таких системах каждое волокно
многожильного жгута передает фрагмент изображения. Изоб-
ражение на выходе световода имеет практически такую же
четкость, как на входе. Для использования волоконной опти-
ки в этой области требуются гибкие волокна, поэтому пласт-
масса здесь предпочтительнее.
В отличие от стекла пластмассы слабоустойчивы к агрес-
сивным воздействиям органических растворителей, они быстрее
стареют под действием облучения и приобретают пористость^
50
Глава 1
Рис. 1.37. Зависимость потерь от отношения диаметров сердцевин d2/^i
(или от NA2/NAi — различия апертур на стыках световодов).
ztf 40 60 80 ЮО 120
Зазор между сдетоМамц, мкм
Рис. 1.38. Зависимость потерь от величины зазора между волокнами.
Различие в показателях преломления материала сердечника и примыкающей среды
(чаще всего воздуха) также приводит к потерям. Их можно уменьшить, если на стыках
световодов сделать прокладки из жидкости, сглаживающей разницу показателей пре'
ломления.
в результате чего легче ломаются. Пористость увеличивает и
затухание света. Следует учитывать, что срок службы стек-
лянных волокон значительно больше пластмассовых.
1.16. Устройства для соединения световодов
Проблемы соединения оптических волокон световодов мо-
гут стать содержанием отдельной главы. Дело в том, что при
соединении оптических волокон требуется не только обеспечить
Рис. 1.39. Зависимость потерь от боковых
смещений осей однородных световодов (а),
от угла между осями (б) и от паразит-
ных зазоров на стыках (в).
Параметр NA — числовая апертура.
$2
Глава 1
хороший контакт, как в электрических системах, но и строгую
ориентацию сочленяемых стыков волокон относительно их
оси. О зеркальности поверхности торцов сочленяемых элемен-
тов мы уже говорили. Лишь при этих условиях можно обеспе-
чить оптимальную светопередачу по световоду. Проблемы со-
единения еще больше усложняются, если сочленяемые волокна
имеют разную апертуру и разные показатели преломления,
что почти всегда имеет место на практике. Так же сложны
проблемы присоединения к волокнам источников и приемников
•света. На рис. 1.37 приведена кривая зависимости потерь от
отношения диаметров сочленяемых волокон и числовых апер-
тур. Несмотря на то что механический контакт между торцами
волокон (как в электрических цепях) не обязателен, его все-
таки стараются обеспечить, чтобы избежать дополнительных
потерь из-за различия показателей преломления воздуха и во-
локна. Кривые зависимости потерь от величины зазора между
•волокнами приведены на рис. 1.38. Потери на стыках можно
уменьшить, если между торцами волокон поместить соедини-
тельную втулку, наполненную специальной жидкостью, сгла-
живающей разницу показателей преломления. Улучшения, ко-
торых можно достичь этим приемом, также иллюстрируются
на рис. 1.38. На рис. 1.39 показаны неправильные соединения
световодов и зависимости возникающих при этом дополнитель-
ных потерь от значений боковых смещений осей световодов
и угла между осями.
Соединения волокон световодов могут быть неразъемными.
Такие соединения осуществляются с помощью сварных муфт
(электродуговой сваркой) и т. д. Соединения волокон могут
«быть и разъемными, для чего используются специальные со-
единительные устройства — разъемы. Обеспечить минимум по-
терь на стыках волокон можно лишь при грамотном их соеди-
нении, которое должно проводиться в надлежащих условиях.
При прокладке волоконно-оптических линий связи в полевых
условиях выполнить соединение практически невозможно. В та-
ких случаях соединения должны быть выполнены заранее. Су-
ществующие в настоящее время способы соединений нельзя
считать совершенными, поиски путей улучшения способов со-
единения волокон световодов продолжаются.
1.17. Источники и приемники света
В качестве источников света, поддающихся модуляции
для передачи информации по оптическому световоду, исполь-
зуют инфракрасные светодиоды и лазеры. Оба вида источни-
ков света обладают примерно одинаковым быстродействием,
т. е. способностью быстро реагировать на управляющие сиг-
Техника монтажа
53
налы. Лазер, кроме того, позволяет в течение очень короткого
промежутка времени излучать импульсы света большой мощ-
ности, намного большей, чем излучает светодиод, однако срок
службы лазера намного меньше срока службы светодиода.
Для нормальной работы волоконно-оптических линий связи
очень важно, чтобы частота излучения светодиодов или лазера
приходилась на область амплитудно-частотной характеристики
световода с минимальным затуханием. Наиболее благоприят-
ными с этой точки зрения являются длины волн в области от
0,7 до 0,9 мкм. В соответствии с амплитудно-частотными ха-
рактеристиками оптических волокон минимум потерь прихо-
Рис. 1.40. Соединение световода со светодиодом.
дится на область длин волн от 0,8 до 1,2 мкм. Стандартные
светодиоды из арсенида галлия излучают свет в диапазоне
длин волн от 800 до 900 нм, их технология освоена, они весьма
надежны, поэтому их используют в качестве источников света
в волоконно-оптических линиях связи. После того как были
разработаны оптические волокна с затуханием около 1 дБ/км
при длине волны 1,1 мкм, потребовались новые светодиоды.
Их удалось получить благодаря использованию вместо двух-
компонентного материала трехкомпонентного: галлий — алю-
миний— мышьяк. Разработаны светодиоды и для других длин
волн.
Как уже говорилось выше, проблема соединения волокон
в световодах потребовала бы целой главы. Так же сложны
проблемы соединения оптических волокон с электронно-опти-
ческими устройствами на входе и выходе волоконно-оптических
линий связи. Световоды излучают свет р-п-переходами. Если
оптическое волокно просто соединить с плоскостью излучения
светодиода, то в волокне будет распространяться свет. Однако
для оптимального согласования источника света со световодом
необходимо удовлетворить определенным требованиям конст-
54
Глава 1
руктивного характера. Схематически один из вариантов кон-
структивного решения соединения светодиода со световодом
показан на рис. 1.40. Угол входа лучей света в волокно можно
регулировать, изменяя радиус сферы среза волокна. Для уве-
личения угла входа лучей торцу придается сферическая форма.
При этом радиус сферы зависит от отношения диаметра серд-
цевины световода D к расстоянию d между сферой и пло-
Свет
/Уезосрруктура p-GaNAs
Рис. 1.41. Соединение световода со светодиодом, излучающим свет с одной
стороны р-п-слоя.
скостью светодиода (рис. 1.40). Угол приема лучей можно
рассчитать по формуле
. ( . d , n2 d \
sin ср = tii sin arcsm - arccos —--,
1 АГ I
где ni — показатель преломления оболочки; п2 — показатель
преломления сердцевины; г — радиус сферы.
При г, стремящемся к бесконечности (плоский срез), фор-
мула упрощается и принимает вид
sin ф = sin [ arccos — | = У nt2—n22,
\ ni J
где эшф — числовая апертура волокна световода.
Часто светодиоды для волоконно-оптических линий связи
имеют встроенную линзу из арсенида галлия; прошедший че-
рез нее свет представляет собой пучок параллельных световых
Техника монтажа
55
лучей, который можно непосредственно направлять на срез
оптического волокна. Поверхностно-излучающие светодиоды
можно соединять со световодом так, как показано на рис. 1.41.
Чисто технологические приемы, например травление плоскости
излучения, позволяют уменьшить поглощение света, а значит,
увеличить мощность излучения светодиода.
Светоприемником в принципе может служить фотодиод или
фототранзистор, оптически соединенный с волокном световода
на его торце. Наиболее подходящим оказался кремниевый
PIN-фотодиод, у которого максимум чувствительности прихо-
дится на область длин волн 0,7—0,95 мкм. Основные техниче-
ские данные для нескольких типов светоприемников приведены
в табл. 1.2. При работе на очень высоких частотах модуляции
Таблица 1.2. Некоторые светоприемники-диоды и их основные свойства
Тип диода Длина вол- ны, мкм Квантовый выход (КПД), % Время уста- новления при нагрузке 50 Ом, нс Ем- кость, пФ Темновой ток, А Площадь, ММ2
Si PIN 0,5—0,7 >90 0,1 1 ю-« 0,002
Si PIN 0,4-1,1 ^90 3 3 5-Ю-9 2
Au-Si-In 0,38-0,8 ^75 5 4 Ю-ю 0,2
pn-Si 0,4—1,1 ^90 0,5 1.8 10-8 0,03
n+p-Ge 0,6-1,65 ^50 0,12 0,8 10-8 0,002
в качестве светоприемника используют генераторы Ганна. Раз-
работки таких светоприемников, а также светоприемников на
полевых светочувствительных транзисторах, которые, по-види-
мому, смогут работать на частотах модуляции микроволнового
диапазона (20 ГГц), находятся в начальной стадии.
1.18. Направленные ответвители волоконно-оптических
линий связи
Направленное разветвление сигналов в волоконно-оптиче-
ских линиях связи можно осуществить электрическим спосо-
бом. Для этого оптический сигнал преобразуется обратно в
электрический; он в свою очередь возбуждает излучатель ин-
фракрасного света, соединенный с ответвляющим световодом.
Такой способ, называемый активным способом разветвления,
довольно дорог. Разработаны более дешевые способы пассив-
ного разветвления. Один из способов пассивного разветвления
с использованием Т-образного ответвителя показан на рис. 1.42.
В таком разветвителе одиночный волоконный световод сочле-
нен с двумя другими, воспринимающими и передающими даль-
56
Глава 1
Рис. 1.42. Фотография двунаправленного Т-образного ответвителя, получен*
ная с помощью электронного микроскопа.
Диаметр волоконного световода 100 мкм.
Рис. 1.43. Биконический сплавленный переход.
Видно ответвление моды высшего порядка.
ше часть светового потока от первого световода. Естественно,
что такое разветвление связано с потерями, которые при пе-
редаче сигналов на небольшие расстояния могут быть допусти-
мыми. Другой способ разветвления оптических сигналов схе-
матически показан на рис. 1.43. Здесь два оптических светово-
да связаны между собой (сплавлены) оболочками. На изгибе
световода луч света, падающий под большим углом на оболоч-
ку, проходит через общую стенку из одного световода в другой,
где продолжает распространяться в направлении В. Этот спо-
Техника монтажа
57
Рис. 1.44. Сложный разветвитель с двумя каскадно соединенными Т-образ-
ными ответвителями.
Рис. 1.45. Сложный световодный разъем с ответвителем на полупрозрачных
зеркалах.
соб разветвления можно использовать в системах многомодо-
вого распространения света. При одномодовом распростране-
нии света луч из первого световода не выходит, а продолжает
распространяться в нем в направлении С. Этот способ пассив-
ного ответвления также называют Т-образным многомодовым
сопряжением. Пассивные способы разветвления, схематически
показанные на рис. 1.42 и 1.43, имеют то преимущество, что
позволяют разветвлять световые потоки в двух встречных на-
правлениях. Разветвитель, показанный на рис. 1.43, неприго-
ден для многомодового распространения света, так как сам
световод работает в режимах распространения мод низших
58
Глава 1
Рис. 1.46. Оптический кабель и соединительные устройства для волоконно-
оптических линий связи (фирма Siemens).
На фотографии показаны передатчик и приемник световых сигналов, соединитель-ответ-
витель и сам кабель.
Рис. 1.47. Излучатель (слева) и светопри-
емник (справа) для волоконно-оптических
линий связи (фирма Siemens).
порядков. Разумеется, существуют и сложные разветвители,
состоящие из нескольких Т-образных разветвителей, сочленен-
ных в виде веток дерева (рис. 1.44).
На рис. 1.45 показан разветвитель, в котором используют-
ся полупрозрачные зеркала. Свет пропускается через KaMepyf
Техника монтажа
59
где находятся два полупрозрачных зеркала и линза. Зеркала
установлены и на входе, и на выходе. Такие разветвители
очень удобны для волоконно-оптических линий связи, работаю-
щих на общую шину, так как позволяют передавать инфор-
мацию в обоих (встречных) направлениях. При этом в каждой
точке разветвления световой поток можно и вводить, и выво-
дить. Линза помещена в середину камеры. Она служит для
вторичного собирания лучей, выходящих из левого и правого
световодов, и передачи их дальше. Разветвитель такой конст-
рукции позволяет также восстанавливать интенсивность пучка
света путем усиления принимаемого сигнала. Усиленный пу-
чок света оптическим излучателем опять вводится в линию
связи на другой стороне камеры. Этот разветвитель разработан
французской фирмой Souriau.
На рис. 1.46 показаны компоненты волоконно-оптической
линии связи, поставляемые фирмой Siemens. Эта фирма раз-
рабатывает световоды совместно с фирмой Corning (США).
Выпускаемые ими световоды имеют товарную марку «Siecor».
На рис. 1.47 показаны передатчик и приемник волоконно-опти-
ческих линий связи фирмы Siemens.
Глава 2
ЛОГИЧЕСКИЕ СХЕМЫ И ОБЛАСТИ ИХ ПРИМЕНЕНИЯ.
КОМБИНАТОРНАЯ ЛОГИКА
2.1. Введение
В томе 1 настоящего курса утверждалось, что на основе
трех элементарных логических элементов «И», «ИЛИ» и «НЕ»
можно собирать схемы с самыми различными сложными функ-
циями. В этой главе мы практически докажем справедливость
такого утверждения, для чего рассмотрим группы последова-
тельно включенных элементарных схем И, ИЛИ и НЕ. Чтобы
легче выявлять комбинационные возможности эксперименталь-
ных схем, конструкции их будут простейшими.
Говоря о схемах со сложными функциями, мы имеем в ви-
ду избирательные устройства (переключатели каналов), коди-
рующие и декодирующие устройства, устройства сравнения
(компараторы), сумматоры и др. Что требуется от таких
схем? По-видимому, целесообразно прежде всего подробнее
остановиться именно на этом вопросе. Выбор, сравнение, коди-
рование и декодирование — все это операции, с которыми мы
постоянно встречаемся в повседневной жизни. Такие операции,
как выбор, сравнение и принятие решения, можно объединить
одним словом — «взвешивание».
Обратимся к примеру из повседневной жизни: домохозяйка
делает покупки. Прежде всего она выберет магазин, который
может предложить ей хорошие товары по приемлемой цене.
Потом, выбрав магазин, она вновь приступит к выбору хоро-
ших и недорогих товаров. То же самое делает оптовый поку-
патель промышленных товаров, хотя и в других масштабах,
определяемых интересами предприятия. И здесь мы видим те
же функции: выбор, сравнение, принятие решения.
Кодирование и декодирование также функции, которыми
мы постоянно занимаемся, хотя не отдаеАм себе в этом отчета.
Примером тому служат чтение и запись текстов, о чем уже
говорилось. В процессе чтения мы в уме переводим все, что
написано на бумаге, в понятия, которые логически перераба-
тываем в воображении.
Обратимся теперь опять к примеру с домохозяйкой и до-
пустим, что она в магазине увидела мыло. Тотчас же в ее со-
знании возникает взаимосвязь понятий мыла и стирки. Сле-
дующий ход ее мыслей — есть ли еще у нее дома в запасе
достаточно мыла. Если нет, то тогда, прочитав на этикетке
цену, трансформировав ее в понятие, которое будет оценено
как приемлемое, домохозяйка, возможно, купит этот кусок
Логические схемы и области их применения 6Ь
мыла. Функция сравнения присутствует и здесь в явном виде:
цена данного куска мыла сравнивается с ценой куска мыла,,
купленного ранее. Примером кодирования в повседневной жиз-
ни может служить запись понятий буквенными символами; на-
писание писем, счетов, изготовление конструкторской докумен-
тации, составление схем, логических диаграмм. Сложной опе-
рацией в нашей повседневной жизни являются и арифметиче-
ские действия — суммирование, вычитание, умножение и деле-
ние. При цифровой обработке данных перечисленные сложные
операции используются очень широко. Автомат берет на себя»
функции человека.
Функция выбора заключается в предварительном выборе ре-
гистров информации до обработки самой информации. Функция
распределения — это передача результатов проведенных рас-
четов устройствами записи или выдача информации. Функция
сравнения сводится к сопоставлению блоков информации, ко-
торые могут состоять и из одного единственного бита, и из
множества байтов. Следующая операция может состояться
или не состояться — это определяется результатом проведенно-
го сравнения. Функции кодирования и декодирования заклю-
чаются в преобразовании одного кода в другой, например в*
переходе от кода Грея к двоично-десятичному коду или в пре-
образовании двоичного кода в десятичный и наоборот. Преоб-
разования букв в цифры двоичного кода при обработке инфор-
мации на ЭВМ тоже можно считать кодированием информа-
ции, обратные же преобразования двоичной информации в бук-
вы и цифровые символы есть не что иное, как функция деко-
дирования. Схемы, осуществляющие перечисленные функции,,
показаны на рис. 2.1—2.4.
Как говорилось выше, функция выбора позволяет при на-
личии в данной системе нескольких входов выбрать один-един-
ственный. На основании сигналов выбора можно установить
желаемый вход. В приведенном примере (рис. 2.1, а) фигури-
руют три переменные выбора. Это означает, что один вход
можно выбрать из восьми имеющихся. Схемы, осуществляю-
щие функцию выбора, называют также переключателями ка-
налов, или мультиплексорами. Схема, выполняющая функцию^
распределения, т. е. передачу информации от одного опреде-
ленного входа на несколько выходов, показана на рис. 2.1,6.
Здесь также задаются три входные переменные, которые по-
зволяют определить выход, соединяемый со входом. Функцию*
распределения часто называют адресной функцией (или адре-
сом). Схема, с помощью которой эта функция реализуется^
называется демультиплексором. На структурных схемах функ-
ция выбора часто обозначается MUX, а функция распределе-
ния — DEMUX.
Сигналь/ селекции
Z Y X Васод
0 0 0 А
0 0 1 В
0 1 0 С
0 1 1 D
1 0 0 Е
17 СП-О
>Вь/хо9е/
Сигнале/ селекции.
Рис. 2.1. а—селектор (мультиплексор); б—распределитель (демульти-
плексор) .
Положениями входного переключателя управляют двоичные сигналы X, Y Z,
Z Y X 3/>/ссо9
0 0 0 А
0 0 1 В
0 1 0 С
0 1 1 D
1 0 0 Е
U 777. В.
Рис. 2.2. Элемент сравнения (компаратор) и его таблица истинности1 \
б
Для таблицы состояний элементов автор использует два термина: «war-
heidstabel» и «functietabel», т. е. «таблица истинности» и «функциональная таб-
лица», что и было сохранено при переводе. Последний термин чаще применяет-
ся к сложным схемам. — Прим, ред.
Логические схемы и области их применения
63
Пример схемы для функции сравнения приведен на рис. 2.2.
Здесь две группы по 4 бит в каждой (группы А и В) сравни-
ваются между собой. Три выхода этой схемы, называемой ком-
паратором, позволяют установить, равны ли между собой А и
В, больше одна из них или меньше. Сигналы с выхода компа-
Входб/ дво-
ичного <
иода
нода
~рея
Пре образоватень
двоичного нода 0
десятичнб/й над
(дешифратор)
1
г
3
4
5
6
7
8
9
Вьноодь/
> Воен тин-
ного нова
Обозначение МЭК
BIN ВЕС
Входы де-
ся.тачного < 4
нода 6
А
В
С
D
Выходы
> двоичного
нова
Обозначение МЭВ
ЛЕС/BIN
Рис. 2.3. Преобразователи кодов.
а — кода Грея в двоично-десятичный код; б —двоичного в десятичный код; в —деся-
тичного в двоичный код.
ратора можно подать для дальнейшей обработки на другие
логические схемы. Их можно использовать для управления
вторым компаратором, что позволит сравнивать между собой
большее число входных переменных. В этом случае говорят
о каскадном включении компараторов. При рассмотрении кон-
кретных цифровых компараторов мы коснемся этих вопросов
более подробно.
На рис. 2.3 приведены примеры схем преобразователей, на-
зываемых также конверторами.
64
Глава 2
Преобразователь, представленный на рис. 2.3, а, преобра-
зует код Грея в двоично-десятичный код, а преобразователь на
рис. 2.3, б преобразует двоичный код в десятичный. В цифровой
технике эти преобразователи применяются более широко, чем
декодеры (схемы декодирования). Наконец, на рис. 2.3, в пока-
зан преобразователь десятичного кода в двоичный. Если к вхо-
ду этой схемы подключить кнопочную панель с цифрами на
Обозначения МЭН
XOF
Jtfyxpcuj
рЯСМб/L/
суммдтдр
а
S переноса
в переноса
Рис. 2.4. Функция ИСКЛЮЧАЮЩЕЕ ИЛИ.
»а — двоичное сложение; б — полусумматор; в — полный сумматор. Для каждого случая
приведены таблицы истинности.
кнопках от 0 до 9, то, набрав кнопками на входе десятичное
число, получим на выходе преобразователя двоичный эквива-
лент этого числа.
На рис. 2.4 показаны схемы, выполняющие функции ИС-
КЛЮЧАЮЩЕЕ ИЛИ. Соотношения состояний на входах и
выходах показаны в таблице истинности рядом со схемой. Схе-
ма выполняет логическое суммирование; это значит, что две
двоичные величины складываются без переноса. Подвести на
вход данные переноса от других схем тоже невозможно. По-
этому эту схему иногда называют полусумматором. Схема
полного сумматора показана на рис. 2.4, в. Полный сумматор
*имеет промежуточные вход и выход, что позволяет манипули-
Логические схемы и области их применения 65
ровать с инвертированными данными переноса. По таблице
истинности полного сумматора видно, что он действительно
образует сумму с переносом. Каким образом можно дальше
использовать сложные комбинированные функции, чтобы по-
лучить определенную систему обработки информации или
управления, легче всего показать на примере простого авто-
мата для управления игрушечной железной дорогой. Такая
игрушка отражает суть процесса значительно проще, чем спе-
циально разработанная система автоматизации какого-нибудь
промышленного производства.
В модели железной дороги весь маршрут разбит на от-
дельные участки, как это, кстати, имеет место в действитель-
ности на железной дороге. Каждый участок с помощью элект-
ронных схем проверяется на наличие или отсутствие в нем
поезда. Ток привода на каждый участок дороги также подает-
ся от автомата управления. Сигналы управления стрелками,
перекрестками, светофорами посылаются схемами управления,
снабженными информацией, специфичной для данной системы.
На рис. 2.5 показана структурная схема модели автомати-
ческой железной дороги. В системе обработки информации
имеются два накопителя данных (ЗУ): накопитель данных о
ситуации на каждом из участков маршрута и накопитель дан-
ных блока управления. В первом накопителе ситуации, кото-
рые могут возникнуть на участках маршрута, заложены в
память в виде 10-битных слов. Каждая ситуация требует про-
ведения ряда операций, заложенных в память системы управ-
ления (на структурной схеме справа).
Процесс управления протекает следующим образом. На один
из компараторов поступают сигналы о ситуации на данном
участке дороги и информация из накопителя данных о воз-
можных ситуациях на этом участке. Последние сравниваются
с конкретно сложившейся ситуацией на данном участке. Как
только обнаруживается совпадение, наступает короткая пауза
и управляющий регистр получает соответствующие данные из
накопителя, исходя из которых производится операция, зало-
женная в память системы управления.
Все возможные ситуации, записанные в управляющий ре-
гистр, с помощью счетчика коммутаций и схемы выбора пере-
даются на схему сравнения по собирательной шине. Собира-
тельная шина состоит из ряда сигнальных линий. Последова-
тельность операций устанавливается схемой управления, кото-
рая обозначается TCR. На рис. 2.5 приведена ее структурная
схема. В положении 1 схемы TCR ситуации, сложившиеся на
участках дороги, сравниваются с ситуациями, введенными в
память. В этом положении опрашиваются все ячейки памяти
и полученная информация сравнивается с информацией о си-
Диаграмма Гррмаиа
Рис. 2.5. Структурная схема блока управления моделью железной дороги.
Логические схемы и области их применения 67
туациях, существующих на участках в данный момент. Как
только наступает совпадение сравниваемых информаций, схе-
ма TCR переходит в состояние 2, и опрос заканчивается. Сле-
дующий импульс опроса переведет цепь управления в положе-
ние 3, и управляющий регистр получит информацию, необхо-
димую для управления участками дороги (она хранится в ЗУ).
Управляющий регистр подаст команду на схему управления
переключателями участков дороги, на стрелки, светофоры
и т. д.
Более подробно на задачах управления моделью железной
дороги мы здесь останавливаться не будем. Приведенная ил-
люстрация имела своей целью лишь показать комбинационные
возможности сложных схем, объединенных в систему. Мы ви-
дим, что в описанной системе использованы два накопителя
информации, компаратор, один селектор, один коммутатор,
один генератор тактовых импульсов, один счетчик. Работу та-
кого автомата можно сделать более гибкой, если для управле-
ния использовать микропроцессор, заложив в его память про-
грамму всех функций, которые должны быть выполнены си-
стемой, и данные о возможных ситуациях. Массив команд
микропроцессора позволяет осуществлять функции выбора
и сравнения; для подачи команд и управления моделью могут
использоваться устройства ввода и выдачи данных.
Перед тем как перейти к рассмотрению комбинированных
функций, полезно вкратце познакомиться с условными обозна-
чениями сигналов на схемах. Существуют два вида логических
сигналов. Сокращенно они обозначаются заглавными буквами
с черточкой наверху или без черточки, например А и А
(А означает «не А», или отрицание А). Сигналы обоих типов
считаются истинными, если уровень данной переменной имеет
приоритет. Если такое условие выполняется, то символически
это записывается так: после обозначения сигнала ставится
буква Н в скобках. Так, например, запись А(Н) означает, что
А является истинным _сигналом, если Н его уровень. То же
относится и к записи А(Н), которая означает, что «не А» яв-
ляется истинным сигналом, если Н его уровень. Обе эти пере-
менные обладают активностью _при высоком уровне сигнала.
Названные переменные А и А могут быть активными и при
низком уровне, это значит, что каждый из сигналов может
быть истинным, если приоритет отдается низкому уровню.
В этом случае после обозначения сигнала ставится буква L
в скобках, т. е. A(L) или A(L).
Таким образом, мы получили четыре различных обозначе-
ния сигналов для двух уровней напряжения (высокого и низ-
кого). Это означает, что в пределах четырех возможных обо-
68
Глава 2
значений существует эквивалентность. Так, например, А(Н)
эквивалентно A(L) и A(L) эквивалентно А(Н). Эта эквива-
лентность корректна, о чем можно судить по обратимости вы-
читания Л из Л и А из Л. То же справедливо, если буквы в
скобках после обозначения сигнала заменить на обратные или
поменять местами. Двойное обращение означает двукратное
инвертирование, т. е. говорит о том, что мы возвращаемся к
исходному значению сигнала (к его исходной полярности).
Тем не менее при использовании обозначений сигналов, эк-
вивалентных друг другу, мы будем придерживаться определен-
ного правила, согласно которому переменная А или ее анти-
под А (не А) на соответствующем входе должны быть актив-
ными. При каком уровне сигнала (высоком или низком) воз-
никает эта активность, мы опять указываем буквой Н или L
в скобках после обозначения сигнала.
В отношении обозначений сигналов на выходе придержи-
ваются правила, согласно которому на выходе указывается не
только сам сигнал, но и функция, реализованная при его ис-
пользовании. Если на выходе уровень не указан, то это озна-
чает, что он высокий. Дополнительным символом инверсии слу-
жит обозначение (L). Эти условные обозначения соответствуют
рекомендациям МЭК.
На документации специального назначения (для устройств
с военной приемкой) дополнительные обозначения (Н) и (L)
не проставляются. На истинность переменной при низком
уровне указывает знак полярности в виде маленького кружка
у входа.
Таким образом, используются следующие обозначения:
А без кружка на входе — А истинно, если его уровень /7;
А без кружка — А истинно, если его уровень Н\
А с кружком — А не истинно, если его уровень Н\
А с кружком — А истинно при уровне L.
В нашем учебном курсе мы иногда будем пользоваться
условными обозначениями схем специального назначения лишь
для того, чтобы читатели к ним просто привыкли и не испыты-
вали трудностей при интерпретации условных обозначений.
Например, формулу F=A(H)-B(H)-C(H), справедливую для
Н, мы записываем в виде F = A-B-C, т. е. опуская Н, потому
что здесь эта величина дополнительной информации не несет
и может вызвать только путаницу. Поэтому далее на схемах
и в тексте дополнительные обозначения уровней истинности
(L или Н) мы будем давать не всегда, а лишь в тех редких
случаях, когда они будут нести дополнительную информацию.
Логические схемы и области их применения
69
2.2. Экспериментальные исследования логических схем
Чтобы дать возможность читателю практически познако-
миться с логическими схемами, мы приводим ниже описания
нескольких экспериментов, которые можно провести с элемен-
тами ТТЛ и КМОП-логики. Повторив самостоятельно описан-
ные эксперименты, читатель получит более углубленное пред-
ставление о проблематике логических схем. Первый экспери-
мент не требует дорогих приборов. Нужны источник питания —
батарея постоянного тока (или стабилизированный выпрями-
тель) — и один или несколько индикаторов, которые будут
указывать, как меняются уровни (L или Н) на входах и выхо-
дах исследуемых схем (рис. 2.6).
Такое индикаторное устройство можно собрать из транзи-
стора и светодиода. Если потребуется несколько индикаторов,
то можно использовать микросхему, например ULN2003, кото-
рая содержит семь усилителей Дарлингтона, способных управ-
лять семью светодиодами. Необходимые для экспериментов
электрические импульсы можно создавать с помощью пере-
ключателя или тумблера, к которому должен быть подключен
демпфер дребезга контактов. Импульсы можно легко полу-
чить, используя генератор, настроенный на очень низкую ча-
стоту, например на 0,5 или 0,25 Гц. Для этой цели можно
рекомендовать триггерную микросхему NE555. Такой генера-
тор будет описан в одной из последующих глав.
Если к генератору импульсных сигналов подключить еще
логическую схему, то можно получить генератор эталонных
сигналов, способный вырабатывать полезную для эксперимен-
тов последовательность импульсов с изменяемыми параметра-
ми. Такой генератор будет описан ниже в этой главе.
Если генератор имеется или его можно собрать, то экспе-
рименты можно проводить при повышенной тактовой частоте.
Генератор импульсных сигналов на триггере NE555 легко
можно перестроить на более высокую тактовую частоту.
Быстрые изменения последовательности импульсов можно
наблюдать на экране осциллографа. Если к тому же осцилло-
граф двулучевой или двухканальный, то это позволяет увидеть
на экране и временные соотношения двух импульсов. Такой
осциллограф будет необходим позже, когда будут рассмотре-
ны цифровые схемы, управляемые от ЭВМ. Наиболее подходя-
щим для наших целей является не очень дорогой осциллограф
типа D61A фирмы Telequipment (рис. 2.6, а).
Рис. 2.6. а — осциллограф типа D61A (фирма Telequipment); б — цифровой
осциллограф РМ3540 (фирма Philips).
Логические схемы и области их применения
71
2.3. Применение осциллографа при исследовании
цифровых схем
Применение осциллографа при исследовании цифровых
схем поясним на примере двухканального осциллографа D61A
с полосой частот до 10 МГц; он позволяет одновременно на-
блюдать на экране два сигнала. Временной масштаб горизон-
тальной развертки устанавливается в пределах от 0,1 мкс/см
до 0,5 с/см. Синхронизация по горизонтали осуществляется от
внутреннего или от внешнего генератора. Изменять уровень
синхронизации можно с помощью регулятора на лицевой па-
нели. Если ручку регулятора вытянуть на себя, то включает-
ся режим автоматической синхронизации. Изменяя уровень,
можно установить порог синхронизации, благодаря чему ис-
ключаются нарушения временного масштаба развертки в слу-
чае, когда исследуемые логические сигналы подвержены влия-
нию помех.
Другие ручки управления осциллографа отчетливо видны
на рис. 2.6, а, поэтому подробных пояснений не требуется.
К осциллографу придаются два прецизионных делителя 10 : 1.
На рис. 2.7 приведена схема измерительной установки,
в которой осциллограф служит для сравнения временных
параметров двух сигналов, поступающих от логической схемы
И-НЕ. С выхода селектора сигнал подается в первый канал,
а с выхода элемента И-НЕ — во второй канал. Манипулируя
регулятором временного масштаба, осциллограммы распола-
гают так, чтобы временные соотношения двух сигналов стали
наглядными. При повторной подаче импульсов на вход осцил-
лографа синхронизация сохраняется. При исследовании сигна-
лов сложной формы порог синхронизации можно изменять с
помощью регулятора. Однако в наших экспериментах с цифро-
выми сигналами мы всегда будем иметь дело с импульсами
строго определенной формы, что позволит пользоваться автома-
тическим режимом синхронизации.
Исследуемые сигналы должны поступать на осциллограф
от одного генератора тактовых импульсов. В противном случае
один из сигналов будет перемещаться по экрану, что значи-
тельно затруднит определение временных соотношений сиг-
налов.
В цифровой схемотехнике в качестве источника импульсов
всегда используют один генератор, поэтому изображение на
экране осциллографа устойчиво. На рис. 2.7 показан пример
сравнения двух сигналов. Третий сигнал здесь используется
для синхронизации. Синхронизирующим служит передний
фронт импульса внешнего генератора. Сразу после начала
синхронизации на экране появляются исследуемые сигналы.
Глава 2
Масштаб временной развертки следует выбрать так, чтобы
наблюдаемые импульсы расположились в середине экрана.
Если бы для синхронизации служил сигнал Y1, то осцилло-
грамма сместилась бы в левый угол экрана, что неудобно для
визуального анализа. Горизонтальная ось осциллограммы —
это ось временной развертки. Размер осциллограммы по вер-
Рис. 2.7. а—осциллограф на выходе цифрового устройства; б — сигналы
внешней синхронизации.
тикали отражает мгновенное значение напряжения. Поэтому
импульс на экране осциллографа следует рассматривать так
же, как на временной диаграмме на бумаге. Обычно на экра-
не осциллографа имеется шкала, которая по горизонтальной
оси позволяет отсчитывать временные параметры в единицах
времени, а по вертикальной — значения напряжения в соот-
ветствующих единицах.
Регулятор на панели управления позволяет изменять мас-
штаб развертки по вертикали, выражаемый единицами или
долями В/см, и масштаб развертки по горизонтали, выражае-
мый единицами или долями с/см. У осциллографа D61A эти
регуляторы находятся в верхней части лицевой панели и имеют
надписи «канал 1», «канал 2», «установка времени». Обе ос-
циллограммы могут смещаться по экрану вверх и вниз, сбли-
Логические схемы и области их применения
71
жаясь одна с другой. Кроме того, все изображение целиком
может перемещаться в обе стороны по горизонтали.
В современной технике обычно применяют логические ана-
лизаторы и логические индикаторы, которые кроме оценки им-
пульсных характеристик сигналов позволяют на экране на-
блюдать их цифровой формат, например, в битах. Такие при-
боры снабжаются быстродействующим биполярным запоми-
нающим устройством емкостью, например, в 64 кодовых слова
по 8 бит. Оцениваемые сигналы можно выводить на экран
осциллографа и наблюдать на экране каждый бит.
В запоминающее устройство вводится несколько одиночных
импульсов: их можно много раз повторно воспроизводить на
экране для анализа. Запись в ЗУ производится путем подачи
на осциллограф последовательности синхронизирующих им-
пульсов, которые с помощью логической схемы распределяют
на 8 входных линий ЗУ.
Возможность записывать и в удобное время воспроизводить
несколько последовательных сигналов позволяет проводить
подробный анализ элементарных процессов, происходящих в
исследуемой системе передачи или обработки информации.
Если к тому же информационные входы логического индикато-
ра связать, например, с выходами двоичного счетчика, а на
вход синхронизации подать тактовые сигналы, то на экране
осциллографа можно непосредственно получить изображение
цифрового кодового слова, состоящего из нескольких бит. Ло-
гический индикатор (его марка РМ3540) выпускается фирмой
Philips. Он совмещает в себе логический анализатор, описан-
ный выше, и двухканальный электронно-лучевой индикатор
с полосой частот выше 24 МГц (рис. 2.6,6).
2.4. Индикаторы логических сигналов на светодиодах
В отсутствие осциллографа логические свойства цифровых
схем можно исследовать с помощью индикаторов на светодио-
дах. Для индикации свойств цифровой схемы синхронизация
должна проводиться с очень низкой частотой, ее можно осу-
ществить даже вручную, управляя генератором тактовых им-
пульсов. Это объясняется тем, что глаз человека не способен
следить за процессами, происходящими с большой скоростью.
Ручное управление (с помощью кнопочного или перекидного
переключателя) предпочтительнее потому, что позволяет шаг
за шагом следить за процессом цифровой обработки и обна-
руживать возможные ошибки.
Индикация с помощью светодиодов, как это видно из рис,
2.8, реализуется довольно просто. Если на транзистор подать
сигнал определенного уровня, в коллекторной цепи появится
74
Глава 2
ток, который вызовет свечение светодиодов. Если напряжение
на входе индикатора мало, то транзистор запирается и свето-
диоды гаснут. Таким образом, светящийся диод будет индика-
тором логического сигнала высокого уровня, а погасший —
индикатором сигнала низкого уровня.
Часто бывает желательно наблюдать сразу несколько про-
цессов преобразования сигналов. Для этого требуется не-
сколько групп индикаторов. Как упоминалось во введении,
Рис. 2.8. Индикатор на светодиоде.
существуют ИС, содержащие по семь усилителей Дарлингтона.
Это ИС ULN2003 и ULN2004. Назначение выводов ИС и прин-
ципиальная схема усилителей Дарлингтона показаны на рис.
2.9. Интегральная схема ULN2003 обычно предназначена для
совместной работы со схемами ТТЛ. Схему ULN2004 можно
использовать для совместной работы с элементами ТТЛ и
КМОП-логики. Каждый усилитель Дарлингтона, схема которо-
го показана на рис. 2.9, может быть нагружен непосредственно
последовательно соединенными резистором и светодиодом. Ре-
зистор в цепи светодиода играет роль ограничителя тока, ко-
торый должен быть не более 8 мА. Усилитель Дарлингтона
реагирует на входные сигналы так же, как индикатор на тран-
зисторах, т. е. когда на входе сигнал высокого уровня, свето-
диод светится, когда же сигнал низкого уровня, светодиод
гаснет. На рис. 2.10 показана полная схема блока индикатора
на ИС ULN2004 и семи светодиодах. На усилители Дарлинг-
тона можно непосредственно подавать сигналы от каскадов
КМОП-логики и ТТЛ. В нижней части рисунка показано
Рис. 2.9. Усилители Дарлингтона ULN2003 и ULN2004.
а—7 усилителей в корпусе с двухрядным расположением выводов; б — усилитель не
элементах ТТЛ; в — усилитель на элементах ТТЛ и КМОП-логики.
76
Глава 2
Рис. 2.10. а — блок индикации с 7 светодиодами CQY24-AII (фирма Phi-
lips); б — условные обозначения элементов индикаторов.
условное графическое обозначение схемы индикатора, которое
в дальнейшем будем использовать. Схема имеет три вывода:
вход, заземление и напряжение питания +5 В.
2.5. Щупы для измерений
Специальные щупы для подключения измерительных при-
боров к выводам корпусов ИС используются разными фирма-
ми. На щупах имеются штыри, которые заходят в лепестки
двухрядных выводов и тем самым обеспечивают необходимый
контакт. Конструктивно щупы выполнены по-разному — в со-
ответствии с конструкцией выводов корпусов. Имеются даже
щупы для корпусов с 40 выводами. На штыри щупов можно
Логические схемы и области их применения
77
надевать гнездообразные клеммы, к которым припаиваются
провода для подключения измерительных приборов или осцил-
лографа.
2.6. Низкочастотный генератор импульсов на ИС NE555
На рис. 2.11 показана принципиальная схема генератора
импульсов на ИС NE555. Частота следования импульсов 0,7
или 0,35 Гц. Переключатель S1 позволяет перевести генератор
в режим ручного управления. В этом режиме он работает как
моностабильный мультивибратор. Работа ИС NE555 в режиме
Рис. 2.11. Генератор тактовых импульсов (f=0,7 Гц) на микросхеме NE555.
Индикатор на светодиодах свидетельствует о появлении на выходе генератора одиноч-
ного импульса или последовательности импульсов. Режим работы генератора устанав-
ливается переключателем SI. С помощью переключателя S3 частоту следования импуль-
сов можно уменьшить вдвое. Справа вверху показано условное графическое обозначе-
ние генератора.
астабильного и моностабильного мультивибратора описана в
разд. 4.39 первого тома этого курса.
Если переключатель S1 установлен в положение разовых
импульсов, то с помощью кнопки S0 можно получить одиноч-
ный импульс длительностью ~1,5 с. О появлении импульса
укажет засветившийся световод, который подключен к выходу
78
Глава 2
схемы. С помощью переключателя S3 можно уменьшить вдвое
частоту следования импульсов. Условное графическое обозна-
чение генератора показано на схеме вверху справа.
2.7. Устройства для экспериментирования
Как уже говорилось в гл. 1, монтажные платы для экспе-
риментирования с устройствами цифровой электроники выпу-
скают несколько фирм. Мы уже упоминали фирму VERO-
BOARD, которая изготавливает универсальные печатные пла-
ты любых размеров Евроформата для экспериментирования с
цифровыми устройствами. Некоторые платы фирмы VERO-
BOARD показаны на рис. 2.12. При экспериментировании бо-
Рис. 2.12. Платы для макетирования цифровых устройств (фирма
VEROBOARD).
в — платы размерами 156X114 и 194X203 мм; б — монтаж схемы на трехслойной плате;
в — плата для макетирования Евроформата (тип 10-0581В).
лее удобно пользоваться для монтажа ИС переходными со-
единительными устройствами. Это позволяет, например, быст-
ро заменять вышедшие из строя ИС. Правда, промежуточные
соединительные устройства могут явиться причиной ошибок
при соединении элементов. Рекомендуется применять соедини-
Логические схемы и области их применения
79
Рис. 2 13. Блок управления и индикации в пластмассовом корпусе VEROBOX
с наклонной лицевой панелью.
Видны ленточные провоза с соединителями, напрессованными способом прорезания изо-
ляции.
тельные устройства таких фирм, как Robinson Nugent, Garry,
AMP, Burndy и Cambion. Что касается генератора импульсов
и индикатора, то если они конструктивно выполнены в виде
модулей на отдельных платах или размещены в разных бло-
ках, то для их соединения можно применять обычные соедини-
тели. Для ускорения монтажа при использовании ленточных
проводов рекомендуется напрессовывать на них соединители
способом прорезания изоляции, который позволяет за одну
технологическую операцию получить множество надежных
контактных точек. Конструкторы-любители могут вместо прес-
са пользоваться обычными тисками. Соединители, предназна-
ченные для такого способа крепления на ленточных проводах,
выпускаются многими фирмами. Ленточный провод нужной
ширины можно легко получить, разрезав вдоль более широкий
провод-ленту.
Для любительских конструкций выпускается пластмассовый
корпус-полуфабрикат типа 65-2523 Е, в котором можно смон-
80
Глава 2
тировать пульт управления с индикаторами на передней на-
клонной панели. Этот полуфабрикат показан на рис. 2.13.
Там же показан способ подключения ленточного провода с со-
единителем, напрессованным способом прорезания.
2.8. Стабилизированный источник напряжением 5 В
для питания цифровых устройств
На рис. 2.14 показан выпрямитель сетевого напряжения
со стабилизатором, который можно использовать для питания
цифровых устройств на элементах ТТЛ и КМОП-логики. Сете-
вое напряжение делится на два пониженных напряжения по
9 В. Вторичные обмотки трансформатора рассчитаны на ток
нагрузки до 1,2 А. Оба пониженных напряжения выпрямляются
мостиковым выпрямителем типа BY164 и сглаживаются кон-
220В ;
Сеть 1
о---
0,2А
Земля (3)
Вб/лод
Влод
Земля (3)
Выход (2)
Земля (3)
ВледШ
Вид сверлу
Вид сяизу
Рис. 2.14. Принципиальная электрическая схема выпрямителя и стабилиза-
тора напряжения (5 В).
Логические схемы и области их применения 81
денсатором емкостью 4000 мкФ. Выпрямленное и сглаженное
напряжение подается на стабилизатор, собранный на ИС.
Для этой цели можно использовать ИС разных типов, напри-
мер ТО220 и ТОЗ. Если стабилизаторы смонтированы на алю-
миниевом радиаторе размерами 100X100 мм, то ток нагрузки
может быть до 1 А в каждом. Напряжение стабилизируется
сразу после включения. Стабилизаторы защищены от перегру-
зок по току и коротких замыканий в цепи нагрузки. Для за-
щиты блока питания от перенапряжений и выбросов напряже-
ния на шине +5 В использованы специально разработанные
для этой цели диоды Зенера типа BZW 70 — 5V6. Два диода
типа BY 126 защищают выход выпрямителя от напряжений
ниже —0,7 В. Такую же цепочку диодов можно включить
и в шину питания на самих цифровых устройствах, чтобы за-
щитить их в случае неправильного подключения блока пита-
ния. Еще один полезный совет: танталовые конденсаторы раз-
вязки емкостью 5 мкФ должны иметь как можно более ко-
роткие соединительные провода к штырям стабилизатора дл^
предотвращения самовозбуждения. Шина заземления стабили-
затора должна быть надежно соединена с общей шиной зазем-
ления печатных плат, на которых смонтированы схемы. Опи-
санный выпрямитель состоит из двух частей, каждая из кото-
рых рассчитана на нагрузку от 0,5 до 1 А.
2.9. Одиночные и комбинированные функции логических
схем И, ИЛИ, И-НЕ, ИЛИ-НЕ
Рассмотрим теперь некоторые комбинированные логические
функции, которые можно реализовать при совместной работе
элементарных схем И, ИЛИ, И-НЕ, ИЛИ-HE в цифровых
устройствах. Первые примеры будут простыми и вполне до-
ступными для широкого круга читателей. Поэтому и экспери-
менты легко можно повторить, используя элементарные схемы
ТТЛ и КМОП-логики.
Наши рассуждения построены применительно к ТТЛ, но
описанные схемы, разумеется, можно выполнить на элементах
КМОП-логики. Описать здесь примеры использования ТТЛ и
КМОП-логики невозможно просто из-за недостатка места. При-
водя здесь схемы ТТЛ, мы в каждом конкретном случае по
возможности будем на принципиальных схемах обозначать со-
ответствующий тип ИС КМОП-логики, назначение выводов,
а также соединители, которые можно применить. Что касается
напряжений питания и индикаторных устройств, то они могут
остаться без изменений. Если к микросхеме КМОП подключить
генератор импульсов, на выходе которого использованы ТТЛ-
62
Глава 2
элементы, то последовательно с входом КМОП должен быть
включен резистор сопротивлением 5 кОм. Это необходимо для
ограничения тока в цепи между входными диодами и шиной
+5 В в момент включения питания на КМОП-элементы. Когда
напряжение питания не подано, шина питания заземляется.
Современные быстродействующие КМОП-элементы серии
74НС полностью совместимы с ТТЛ-элементами: напряжение
питания у них тоже 5 В и даже код маркировки у них такой
же, как у ТТЛ-элементов. Так, например, ИС 74НС00 функцио-
нально полностью эквивалентна 74LS00.
Разумеется, что в описываемых экспериментальных устрой-
ствах эти микросхемы могут непосредственно заменять одна
другую. Микросхемы КМОП серии 74НС выпускаются фирмами
NS, Motorola, RCA и Philips. Более подробные сведения о бы-
стродействующих КМОП-элементах приведены в конце главы.
2.10. Микросхема SN74LS00N (функции И-НЕ при уровне
сигнала И и функции ИЛ И-НЕ при уровне сигнала L)
Схема эксперимента приведена на рис. 2.15. На вход эле-
мента И-НЕ от двух переключателей подаются две переменные,
Л и В. В положении 1 переключатели дают напряжение высо-
кого уровня Н. В нашем случае это напряжение +5 В. В по-
ложении переключателей 0 на входы поступает напряжение
низкого уровня L (через переключатели входы замыкаются на
землю).
К выходу схемы И-НЕ подключена одна из схем индика-
ции. Наличие на входе двух переменных означает, что из еди-
ниц и нулей мы можем получить всего 4 комбинации двоичных
лоследовательностей:
В А
0 0 1 1 0 1 0 1
Манипулируя переключателями для получения этих комби-
наций, увидим, что потенциал на выходе схемы И-НЕ низкий
(L) в случае, когда переключатели А и В находятся в поло-
жении 1. Комбинации переключателей 00, 01 и 10 дадут на
Рис. 2.15. Экспериментальная схема, подтверждающая, что логический эле-
мент И-НЕ ТТЛ реализует функцию И-НЕ по отношению к сигналу уров-
ня Н и функцию ИЛИ-HE по отношению к сигналу уровня L.
€4
Глава 2
'выходе потенциал высокого уровня. Так получаем следующую
таблицу истинности функций:
в A F
0(L) 0(L) 1(W) Индикаторная лампочка
0(L) 1(Я) 1(//) горит
l(ff) 0(0 1(H)
1(W) l(ff) 0(0 Индикаторная лампочка не горит
Из таблицы видно, что схема реализует функцию И-НЕ,
«если уровень потенциала высокий, т. е. 7/(1), и функцию
ИЛИ-HE, если уровень потенциала низкий, т. е. L(0), что сов-
падает со сказанным выше. Укажем, кстати, что вместо мик-
росхемы 74LS00 можно использовать микросхему SN7400N.
2.11. Микросхема SN74LS00N в режиме дешифратора
На рис. 2.16 показана схема следующего эксперимента.
На все четыре элемента И-НЕ в микросхеме SN74LS00N по-
даны сигналы от двух двухполюсных переключателей. К четы-
рем выходам микросхемы подключены индикаторные лампоч-
ки. На первую ИС И-НЕ поступают сигналы А и В. Если пе-
реключатели А и В находятся в положении 00, то на выходе
.Рис. 2.16. Простой дешифратор на микросхеме SN74LS00N (SN7400N).
Логические схемы и области их применения 85
ИС потенциал будет высоким. На вторую ИС И-НЕ поступают
сигналы В и А. Если переключатели В и А находятся в поло-
жении 01, то на выходе ИС потенциал будет низким. На треть-
ей схеме И-НЕ это произойдет в случае, если А и В находятся
в положении 10. На четвертой ИС выходной потенциал будет
низким в случае, когда оба переключателя В и А находятся
в положении 1.
Если переключатели последовательно будут принимать все
перечисленные положения, то можно увидеть, что состояние 0
будет смещаться сверху вниз (лампочки гаснут сверху вниз).
Это показано в таблице (+ означает, что лампочка горит).
Положение переключа- телей Лампочки
В А L1 L2 L3 L4
0 0 0 + + +
0 1 + 0 + +
1 0 + + 0 +
1 1 + + + 0
Дешифратор — это устройство для расшифровки двоичного
кода. Приведенная ИС И-НЕ показывает, находятся ли вы-
ключатели в положении 00 или нет. Если они в положении 00,
то потенциал на выходе низкий (уровень L). С этого выходного
сигнала и начнем анализ схемы.
Пример. Пусть мы имеем электронные цифровые часы-бу-
дильник. Предположим, что будильник должен зазвонить в
7 ч 15 мин. Для этого дешифратор на электронном счетчике
часовых и минутных интервалов надо установить так, чтобы
потенциал на выходе ИС И-НЕ при двоичной комбинации, со-
ответствующей 7 ч 15 мин, был низким, т. е. L. Этот сигнал
подается на триггер, который и включит электрический звонок.
2.12. Два элемента И-НЕ микросхемы SN74LS00N
в режиме триггера
Чтобы получить триггер, надо соединить между собой
два элемента И-НЕ, как показано на рис. 2.17. Такой триггер
называется RS-триггером, так как имеет два управляющих
входа: R— сброс и S — установка. Вход S служит для перево-
да триггера в положение 1, а вход R— для сброса его в поло-
жение 0. В таком виде триггер представляет собой ячейку па-
мяти, поскольку его состояния (0 или 1) и есть введенная ин-
формация, которую он «запомнил». Хранить эту информацию
86
Глава 2
триггер будет по крайней мере до тех пор, пока на него по-
дается напряжение питания. Несколько триггеров образуют
регистр, в который как в ЗУ уже можно вводить двоичное чис-
ло в виде комбинации единиц и нулей. Для уяснения работы
схемы допустим, что регистр находится в состоянии 0, т. е.
QW = L. Оба переключателя разомкнуты, поэтому на обоих
Х6У2
В(Н)----
Функция- Я-НЕ по отношению к сигналу уродня
Н = Функции или-НЕ по отношению ксигналу у родня L
Рис. 2.17. Триггер на элементах И-НЕ.
Использованы две микросхемы SN74LS00N.
входах ЛИ будет высокий потенциал Н, а на выходе ЛИ — низ-
кий потенциал L. Так как Q(H)=L, то Q(L)=H и нижняя
ИС И-НЕ в случае сигнала L выполняет функцию НЕ. Верх-
няя ИС в случае сигнала Н (высокий потенциал) выполняет
функцию И. Как это следует из рассмотренного выше, триг-
гер находится в устойчивом состоянии. Если теперь перебро-
сить переключатель 31 в другое положение, то на одном из
входов верхней ИС И-НЕ уровень сохранится низким (L),
а на выходе уровень станет высоким (Н). Таким образом,
на обоих входах W2 нижней ИС уровень становится высоким
(Н)9 поэтому состояние Q(L):L. Q(L) передается на нижний
вход АН, который, как мы в этом убеждаемся, перенимает с
верхнего входа сигнал низкого уровня L. Переведем триггер в
состояние 1. Теперь верхняя ИС И-НЕ в отношении сигнала L
Логические схемы и области их применения 87
ведет себя как ИЛИ-HE, а нижняя в отношении сигнала Н —
как И-НЕ. В исходном состоянии триггера (состоянии 0) все
было наоборот.
Замкнем теперь переключатель сброса. Тогда один из вхо-
дов нижней ИС И-НЕ получит сигнал низкого уровня L и вы-
ход переведется в состояние Q(L):H. На входе АН верхней
ИС И-НЕ теперь снова будут 2Н, вследствие чего состояние на
выходе будет Q(H):L, Сигнал на входе нижней ИС И-НЕ
возьмет на себя функцию сигнала сброса. Триггер опять вер-
нется в состояние 0 и зафиксируется в нем. Работу триггера
можно проконтролировать с помощью индикаторов, для чего
линии Q(H) и Q(L) соединяются с двумя индикаторными уст-
ройствами, как показано на рис. 2.17.
Итак, триггер, составленный из двух логических ИС И-НЕ,
под действием сигнала низкого уровня L принимает состояние
ввода, а под действием сигнала высокого уровня Н опять воз-
вращается в состояние сброса. Два этих сигнала, т. е. сигнал
ввода и сигнал сброса, не могут принимать одновременно одно
и то же значение, потому что триггер оказался бы в неопреде-
ленном состоянии. В нашем случае уровень выходов обеих ИС
будет высоким (Н). Для этого триггера можно составить таб-
лицу истинности. Она примет такой же вид, как таблица, при-
веденная выше; в ней Qn означает прежнее состояние триггера,
a Qh+i — новое.
5 R ^п+1
L L 0 Неопределенность
L L 1 Неопределенность
L Н 0 1
L Н 1 1
Н L 0 0
Н L 1 0
Н Н 0 0
н Н 1 1
2.13. Элементы И, увеличение числа входов
Логическая ИС И, которую можно осуществить и на ТТЛ-,
и на КМОП-элементах, в принципе представляет собой не что
иное, как ИС И-НЕ с внутренней инверсией. Поэтому наряду
с ИС И-НЕ существуют и очень схожие с ними ИС И, которые
имеют такие же, как у первых, выводы на корпусах. Суще-
А(Н)
В(Н)
С(Н)
D(H)
Е(Н)
F(H)
6(H)
Н(Н)
КН)
J(H)
Рис. 2.18. Увеличение числа входов элементов ИЛИ и И-НЕ способом нара-
щивания.
а — с помощью элементов И; б — с помощью элементов И-НЕ; в —с помощью элемен-
тов И-НЕ/ИЛИ-НЕ.
Логические схемы и области их применения 89
ствуют различные типы корпусов с 2, 3, 4 и 8 входами на каж-
дый элемент И-НЕ или Н.
Элемент И легко можно размножить, как это показано на
рис. 2.18, а. Выход первого элемента И соединяется непосред-
ственно с одним из входов второго такого же элемента. В свою
очередь выход второго элемента можно соединить с входом
третьего и т. д. Благодаря каскадному соединению логических
элементов И суммарная временная задержка становится боль-
ше, и это обстоятельство должно учитываться при проектиро-
вании систем. Если в данной системе использованы 4 элемента
И, то временная задержка увеличивается в 4 раза по сравне-
нию с системой, в которой использован один элемент; при этом
не учитывается групповая скорость распространения по провод-
никам.
Каскадное соединение можно использовать и для ИС ИЛИ-
НЕ, но тогда неизбежно инвертирование сигналов, которое
должно быть соответствующим образом скомпенсировано с
помощью дополнительной инвертирующей ИС, как это показа-
но на рис. 2.18,6. Однако такая ИС из-за большого числа вхо-
дящих в нее элементов становится малопривлекательной. По-
этому для увеличения числа входов предпочитают обычно ис-
пользовать каскадное соединение элементов И. Определенную
альтернативу дает комбинированное соединение элементов
И-НЕ и ИЛИ-HE с дополнительным инвертирующим каскадом,
как показано на рис. 2.18, в. Путем инвертирования элемента
И-НЕ ИС ИЛИ-HE можно использовать в качестве элемента
И-НЕ для сигнала с низким уровнем, правда, при этом к сво-
бодным входам сигнала L надо подводить активные перемен-
ные.
2.14. Микросхема SN74LS02N (SN7402N) в режиме ИЛ И-НЕ
для сигнала уровня Н и в режиме И-НЕ для сигнала уровня L
Для изучения свойств ИС ИЛИ-HE была собрана экспе-
риментальная схема, как показано на рис. 2.19. В описываемых
экспериментах использован только один элемент ИЛИ-HE из
четырех имеющихся в корпусе 74LS02.
Как видно из схемы, на входы элемента ИЛИ-HE подаются
переменные А и В. Сигнал А имеет высокий уровень, когда
переключатель S1 находится в положении 1, и тот же сигнал
А имеет низкий уровень, когда переключатель переводится в
положение 0. Для переменной В справедливо то же самое:
когда переключатель S2 находится в положении 0, сигнал В
имеет низкий уровень, а когда переключатель переводится в
положение 1, сигнал В имеет высокий уровень. Высокий уро-
90
Глава 2
2/к
Рис. 2.19. Экспериментальная схема (а), подтверждающая, что элемент
ИЛИ-HE ТТЛ по отношению к сигналу уровня Н реализует функции ИЛИ-
НЕ и И-НЕ по отношению к сигналу уровня L; б — таблица истинности
и таблица условных обозначений; в — корпус микросхемы с двухрядным рас-
положением выводов.
вень на выходе соответствует +5 В, низкий уровень — 0 В.
К выходу ИС ИЛИ-HE, как и раньше, подключен индика-
тор, который показывает, какой уровень сигнала на выходе —
высокий или низкий. Так как мы имеем дело с двумя перемен-
ными, то возможными являются 4 комбинации нулей и единиц
(двоичных последовательностей):
в А
0 0 1 1 0 1 0 1
Если эти 4 комбинации устанавливать с помощью переклю-
чателей, то окажется, что сигнал на выходе ИС ИЛИ-HE бу-
дет иметь значение L (низкий уровень), когда положения А
Логические схемы и области их применения
91
или В или оба одновременно будут соответствовать 1, т. е. при
сочетаниях 01, 10, И. Если оба переключателя находятся в
положении 0, уровень сигнала на выходе будет высоким и лам-
почка индикатора будет светиться. Таблица истинности для
этого случая показана на рис. 2.19,6.
ТакИхМ образом, в отношении сигнала Н схема ведет себя
как ИЛИ-HE, а в отношении сигнала L — как И-НЕ. Этим под-
тверждается сказанное в гл. 2 первого тома. На рис. 2.19,6
в таблице показаны также состояния индикаторной лампочки.
Она светится в одном случае, а именно когда сигнал на выхо-
де F имеет высокий уровень. Во всех остальных случаях она
не горит.
2.15. Два элемента ИЛ И-НЕ в корпусе SN74LS02
в режиме триггера
Чтобы получить триггер, надо соединить между собой две
ИС, как показано на рис. 2.20. Триггер, собранный на ИС ИЛИ-
НЕ, тоже называется SR-триггером, так как он имеет два вхо-
да— вход установки и вход сброса. Когда на вход триггера
(ввода) подается логическая 1, уровень сигнала на выходе
становится высоким (Н), т. е. Q(H)=H\ Q(L)=L. Сигнал, по-
ступающий на вход сброса, возвращает триггер в состояние 0
(сигнал на выходе соответствует логическому 0), т. е. Q(H) =
= L-, Q(L) = H.
Рис. 2.20. Триггер на элементах ИЛИ-HE. Использованы две микросхемы
74LS02N (SN7402N).
92
Глава 2
Для уяснения принципа работы схемы предположим, что
триггер находится в состоянии 0 и оба переключателя S1 и S2
замкнуты (находятся в положении 0). В этом положении
Q(H)=L\ это означает, что входы 5 и 6 ИС N2 получают сигнал
низкого уровня L. Сигнал на выходе ИС М2 имеет высокий
уровень, и, следовательно, такой же уровень получает сигнал
на входе 3 ИС ЛИ. Поскольку ИС ЛИ в отношении сигнала Н
выполняет функцию ИЛИ-HE, то, как было показано выше,
на выходе Q(//)=L. Это состояние триггера устойчивое. Здесь
можно заметить, что верхний элемент ИЛИ-HE в состоянии О
выполняет ту же функцию в отношении сигнала Н, а нижняя
ИС N2 выполняет функцию И-НЕ в отношении сигнала L.
Если теперь разомкнуть переключатель S1, то один из вхо-
дов ИС N2 получит сигнал высокого уровня Н и, следователь-
но, на выходе будет сигнал низкого уровня L. Выход Q(L) под-
ключается к входу 3 ИС NI. Сигнал на входе 2 имеет низкий
уровень L, поэтому на обоих входах ИС АН появляются сигна-
лы низкого уровня L; это означает, что на выходе Q(H)=H.
Выход Q(H) подключается к входу 5 ИС N2. Поскольку уро-
вень сигнала на этом входе стал высоким, то это означает, что
сигнал на выходе будет низкого уровня, т. е. Q(L)=L. Мы ви-
дим, что линия (Н) на входе 5 взяла на себя функцию пере-
ключателя S1 (сигнал А), Если теперь вернуть переключатель
S1 в положении 0, то триггер остается в положении 1.
Возврат в положение 0 достигается путем переключения
сигнала низкого уровня на входе 2 ИС Ml на высокий Н. Те-
перь сигнал низкого уровня будет на выходе Q(H). Поскольку
сигнал такого же уровня передается на вход 5 и 6 ИС N2„
на выходе Q(L) уровень сигнала становится высоким. Сигнал
на входе Q(L) берет на себя функцию сброса ИС Ml, вслед-
ствие чего триггер остается в нулевом состоянии и в том слу-
чае, если переключатель S2 (сигнал В) возвращается в поло-
жение 0.
За работой триггера можно понаблюдать, подключив к вы-
ходам Q(H) и Q(L) два индикатора, как показано на рис. 2.20.
Индикаторы, безусловно, подтвердят все описанное выше.
Правда, надо позаботиться о том, чтобы переключатели S1 и
S2 сразу после срабатывания возвращались в исходное поло-
жение, потому что если оба они получат сигналы высокого
уровня (А и В), то триггер окажется в неопределенном состоя-
нии, при котором сигналы обоих выходов станут низкого уров-
ня 1.
Заметим, что триггер, составленный из логических ИС ИЛИ-
НЕ, можно перевести сигналом Н в оба состояния: и в состоя-
ние 1 (ввод), и в состояние 0 (сброс). Сигналы ввода и сброса
не должны быть одинаковыми по полярности, потому что это
Логические схемы и области их применения 93
приведет триггер в неопределенное состояние (об этом уже
упоминалось).
Таблицу истинности для триггера, составленного иэ
ИС ИЛИ-HE, можно записать в виде
в А Qn+1
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 Неопредел.
1 1 1 Неопредел.
Здесь А — сигнал ввода, В — сигнал сброса, Qn — исходное
состояние, Qn+i — новое.
2.16. Логический элемент ИЛИ, увеличение числа входов
Логический элемент ИЛИ можно реализовать и по ТТЛ,
и по КМОП-логике; он отличается от элемента ИЛИ-HE лишь
тем, что к его выходу обязательно подключается внутренний
инвертирующий каскад. Упомянутые выше серии микросхем
включают такие элементы, реализованные и по ТТЛ, и по^
КМОП-логике.
Элементы ИЛИ легко наращиваются, что позволяет при не-
обходимости получать логические устройства с множеством
входов, как показано на рис. 2.21. Выход первого элемента со-
единяется с входом второго, выход второго — с входом третье-
го и т. д. Поскольку элементы ИЛИ соединяются каскадно
(последовательно), то, естественно, в таком же порядке нара-
стает суммарная задержка. Коэффициент задержки равен чис-
лу каскадов в общей цепи.
Чтобы получить эффект увеличения числа входов путем
каскадного наращивания элементов ИЛИ-HE, каждый элемент
должен иметь дополнительный инвертор, как показано на рис..
2.21,6. Такая схема увеличения входов менее привлекательна^
чем изображенная на рис. 2.21, а, так как приводит к услож-
нению цепей.
94
Глава 2
А(Н)-
В(Н)
С(Н)
J)(H)
6
Выход
F=A+B+C<D(H)
A(H)
B(H)
C(H)
B(L)
to.)
74-LSfO
12
Выход
F=A+B+..A£(L)
Рис. 2.21. Увеличение числа входов элементов ИЛИ и ИЛИ-НЕ.
л —с помощью элементов ИЛИ; б —с помощью элементов ИЛИ-HE; в —с помощью
элементов ИЛИ-НЕ/И-НЕ.
Наконец, для получения эффекта увеличения числа входов
можно использовать также комбинации элементов ИЛИ-HE и
И-НЕ. И в этом случае потребуются дополнительные инверти-
рующие каскады, а на свободные входы элементов И-НЕ долж-
ны поступать активные переменные низкого уровня.
Логические схемы и области их применения
95>
2.17. Биполярные триггеры с двумя устойчивыми
состояниями
Передача двоичной информации в логической схеме с по-
мощью ключевых элементов может вызвать определенные’
трудности, которые связаны с неизбежными переходными про-
цессами при коммутациях. Последовательность логических
единиц и нулей получается именно благодаря коммутациям
элементов схемы с помощью переключателей, каждый из кото-
рых после очередного переключения должен прийти в устой-
чивое состояние. Переходные процессы могут вызвать сбои
в последовательности кодовых посылок, что в особенности
нежелательно для электронных счетчиков. Сбой, вызванный
переходным процессом, может, например, привести к тому,,
что блок кодовых посылок будет воспринят как обратный. Это*
нежелательное явление можно исключить, если после переклю-
чателя включить триггер. Схема включения показана на рис.
SN74L 700N-SN74O0/V
ос 5
Рис. 2.22. Переключатель с подавителем переходных процессов и неактив-
ным и активным выходами.
а — схема переключателя на триггерах; б — условное обозначение переключателя.
2.22. Триггер собран из двух элементов И-НЕ. Мы уже знаем,,
что таким триггером можно управлять (запускать и сбрасы-
вать) импульсами низкого уровня L. Так именно и работает
приведенная схема.
Если при переводе переключателя из одного положения
в другое возникают переходные процессы в виде дребезгов,
контактов, то на работу триггера это никакого влияния не
оказывает, так как любое положение переключателя приводит
к устойчивому состоянию реле, которое можно изменить на*
противоположное только путем переключения контактов пере-
ключателя. Триггер имеет два выхода, поэтому для его управ-
ления можно пользоваться сразу двумя разнополярными сиг-
налами переключателя. Разумеется, можно использовать так-
«96
Глава 2
же триггер на ИС ИЛИ-HE. В этом случае пришлось бы про-
сто по-другому соединить переключатель со входами схемы,
так как такой триггер управляется сигналами высокого уровня
(рис. 2.23).
В наших экспериментах мы часто будем применять переклю-
чатель без переходных процессов. Целесообразно собрать даже
.несколько таких схем на платах VEROBOARD просто для
SN74L S02N~SN7^-02/V
^ис. 2.23. Переключатель на триггерах с подавителем переходных процессов.
—схема; б —условное обозначение. Триггер состоит из двух элементов ИЛИ-НЕ.
Здесь можно использовать микросхемы SN74LS02N (SN7402N).
того, чтобы всегда иметь их под рукой. Вполне достаточно
шметь хотя бы 4 такие схемы. Условное обозначение переклю-
чателя показано на рис. 2.22,6. Видно, что элемент имеет два
©ыхода: один для сигналов высокого уровня, другой для сиг-
налов низкого уровня.
2.18. Диодные матрицы кодирования
Диодные матрицы часто используются для преобразования
последовательности импульсов в двоичный код. Посылка, со-
здаваемая путем срабатывания контактной пары, может быть
цифрой, буквой или печатным знаком. Рассмотрим теперь
диодную матрицу, которая потребуется в следующих экспери-
ментах.
На рис. 2.24 показана диодная матрица, подключенная к
•восьми выключателям, обозначенным цифрами 0—7 (на ри-
сунке сверху). Диоды внутри матрицы соединены так, что если
замкнуть один из выключателей, то на выходе будет двоичная
комбинация, соответствующая номеру выключателя. Верхняя
;шина дает бит наименьшей значимости. Что же происходит в
*схеме? Допустим, что замыкается контакт под номером 3. Так
Логические схемы и области их применения
97
как данная пара контактов соединяет линию +5 В с анодами
диодов D2 и D6, то эти диоды отпираются, т. е. становятся
проводящими. Катоды диодов и включенные последовательно
резисторы сопротивлением 270 Ом соединяются с шиной зазем-
ления. На выходах линий А и В появится напряжение +5 В
2D2
4(H)
.D8
Л77
ТШЗ TD74 УЛ75 У-Л76 У-ТО77 УЛ78 УЛ73 \ID2O
/00пФ
ТумЗлер -
включен
_____—ц— ТумЗлер
включен (L)
Транзистор 7
88x20
2 N 22 73
87
8б/тоднб/е линии
^7)4
,D6
<D9
87-/8
3,3 к
Индика-
торная
лампа
горит,
когда на
влоде логи-
ческая 7
Иремниейь/е диоды
(7А/374)
Рис. 2.24. Диодная матрица для преобразования электрических импульсов
в двоичный код.
за вычетом напряжения запирания диодов (для кремниевых
диодов оно равно приблизительно 0,7 В). В результате выход-
ное напряжение на линиях будет составлять приблизительно
4,3 В. Таким образом, линии А и В посылают на выход сиг-
нал Н. Третья выходная линия (нижняя горизонтальная линия)
не подключается к выключателю S3 ни через один диод. Она
остается под напряжением 0 В, потому что через сопротивле-
ние 270 Ом соединена с заземленной шиной. Линия С находит-
ся под напряжением 0 В, соответствующим логическому нулю
двоичной посылки. Таким образом, при замыкании выключа-
теля S3 линия А получает логическую единицу, линия В — то-
же единицу, а линия С оказывается под напряжением, соответ-
ствующим логическому нулю. Именно так в двоичном исчис-
лении выражается цифра 3.
98
Глава 2
Если теперь еще раз посмотреть на схему, то можно уви-
деть, что диоды в матрице расположены в строгом порядке:
при замыкании данной пары контактов получаемая на выхо-
дах комбинация сигналов дает в двоичном выражении число,
соответствующее номеру выключателя.
Мы рассмотрели пример с 8 выключателями. Можно, од-
нако, построить матрицу с гораздо большим числом выходов,
а это в свою очередь означает, что в двоичные кодовые по-
сылки можно преобразовать цифры, буквы, печатные знаки.
При замыкании контактов выключателя происходит и нечто
большее. Верхняя точка резистора 7?1 соединяется с одним из
показанных внизу диодов (D13—D20) и оказывается под потен-
циалом +4,3 В. Положительный потенциал этой узловой точки
через конденсатор емкостью 100 пФ передается на базу клю-
чевого транзистора TS1, который быстро переходит в состояние
насыщения. На выходе транзистора появляется узкий импульс
отрицательной полярности. Отпертое состояние транзистора
очень кратковременное, потому что конденсатор по цепи ба-
за— эмиттер быстро заряжается и соответственно ток быстро
уменьшается до нуля. Импульс, возникающий на выходе тран-
зистора TS1, можно использовать как команду о передаче дан-
ной информации с матрицы в регистр. Приход команды на ре-
гистр означает, что данный выключатель замкнут. Теперь под-
ключим индикаторы к трем выходам диодной матрицы. Если
замкнуть один из выключателей, то на индикаторах можно
увидеть данную цифру в виде двоичного числа.
Описанная схема представляет собой простейшую схему
кодирования, которая преобразует десятичную информацию
в двоичный код. Порядок преобразования определяется рас-
положением диодов в матрице.
2.19. Схема кодирования на логических элементах ИЛИ
В описанном эксперименте десятичная информация преоб-
разовалась в двоичный код. Преобразование было реализовано
с помощью диодной матрицы. Такую же схему преобразования
можно создать на логических элементах И, которые для сиг-
налов низкого уровня выполняют функцию ИЛИ. Эта схема
показана на рис. 2.25. Обратите внимание на то, что в линиях
А и TR каскадно включены два элемента И для получения ИС
с большим числом входов.
Замкнув контакты одного из выключателей S0—S9, мы мо-
жем одну из вертикальных линий подключить к цепи логиче-
ского нуля. Таким образом, входы элементов ИЛИ, соединен-
ные с данной вертикальной линией, получают сигнал низкого
уровня L. Посмотрим теперь, что произойдет, если замкнуть,
Логические схемы и области их применения
99
+ 58
0m SO до S3 тумблеры
фирмы Marquardt
типа 5f20.0l0l
Ннопни тика 203023011
Рис. 2.25. Преобразователь десятичного кода в двоичный.
а — полная структурная схема; б — часть схемы с микросхемой NE 555 (триггер).
например, пятый выключатель. Вертикальная линия к пятому
выключателю соединится с шиной заземления. Это значит, что
логические элементы И, обозначенные буквами А и С, получат
на входы сигнал низкого уровня L, что в свою очередь вслед-
ствие инвертирования приведет к возникновению на их выхо-
дах сигнала высокого уровня Н. Выходы элементов В и D
остаются под низким уровнем, потому что их входы через ре-
100
Глава 2
зисторы (1 кОм) подключены к линии высокого уровня.
Остальные выключатели пока не трогаем. Двоичная посылка
на выходе получит вид 0101 — так в двоичном исчислении вы-
ражается цифра 5. Теперь замкнем выключатель 9. Под низ-
ким уровнем окажутся входы логических элементов А и D.
Сигналы на входах элементов В и С сохраняют высокий уро-
вень. Теперь на выходе схемы кодирования получаем двоичное
выражение цифры 9, которое имеет вид 1001. Таким образом,
используя элементы И, выполняющие функцию ИЛИ, мы за-
кодировали цифру, получив ее в виде посылки двоичных сиг-
налов. Две ИС И, обозначенные на рисунке TR, управляют мо-
ностабильным мультивибратором (NE555). Они ведут себя как
элементы ИЛИ в отношении сигналов низкого уровня и ука-
зывают лишь на то, что сработал данный выключатель. Нако-
нец, при несработанном выключателе So сигнал низкого уровня
может получить один из выходов А, В, С или D. Но если один
вход элемента И в каскаде TR соединить с вертикальной ли-
нией выключателя 6, то при его срабатывании индикатор за-
светится. Выход комбинированной ИС ИЛИ, реализованной
в каскаде TR, получит сигнал низкого уровня, который инвер-
тирует моностабильный мультивибратор. Схема выдаст им-
пульс, который можно ввести в четырехбитный регистр.
Схема моностабильного мультивибратора NE 555 показана
в нижней части рис. 2.25. Запускающий импульс подается на
вывод 2 микросхемы NE 555 через конденсатор емкостью 1 мкФ.
Этот пример показывает, как из базовых логических элементов
И и ИЛИ можно получить более сложную логическую схему.
В нашем случае это была схема кодирования десятичной циф-
ры в посылку двоичного кода.
2.20. Запись двоичной информации в регистр
На рис. 2.26 показана простая логическая схема, состоя-
щая из диодной матрицы и двух регистров. К выходам второго
регистра В подключены индикаторы. Сначала с помощью диод-
ной матрицы преобразуем одно переключение контактной пары
(переведем выключатель в положение 1) в посылку двоичного
кода. Для простоты ограничим десятичное число цифрой 4
(от 0 до 3). Для записи одной цифры требуется регистр, со-
стоящий из двух триггеров (2 бит). Наши два регистра содер-
жат именно по 2 триггера. Для подготовки триггеров к записи
их необходимо перевести в состояние 0 (сброс). Для этого на
регистр А подается импульс высокого уровня от переключате-
ля S4, а на регистр В — импульс с переключателя S6. Теперь
триггеры регистров готовы к приему информации. Если затем
замкнуть один из переключателей (переведем, например, пере-
+68
SN74LSOON (S/V7W0H)
„ LARCH)
ннопочная па - —**•
нель набора цифр г
Г""'Г 2 Л—
О О Q О L
\27O
SN7^LS00N (SN7L00M)
Сброс A (L)
3^ !7 Г
Сброс A \ Установка 8
Сброс В
3N74LS00N (SN7LOON)
Шина заземления корпусов -L
с двухрядным расположением
вь/ооаод
Рис. 2.26. Диодная матрица и два регистра (Л и В) для записи двоичной
информации.
К выходу регистра подключены индикаторы, показывающие записанные цифры.
102
Глава 2
ключатель S2 в положение 1), то диодная матрица выдаст
кодовую последовательность, соответствующую цифре 2. Вхо-
ды регистра A SAR1 и SAR2 (селектор регистра А) получат
соответственно 0 и I. Если вводимый из матрицы сигнал имеет
высокий уровень, то в зависимости от состава кодовой посыл-
ки регистры перейдут либо в состояние 1, либо сохранят со-
стояние 0. Триггеры, однако, состоят из логических элементов
ИЛИ-HE, которые, как нам уже известно, инвертируются им-
пульсами низкого уровня. В момент ввода Н на выходе регист-
ра SAR1 появится сигнал L, так как сигнал на верхнем входе
элемента И-НЕ будет низкого уровня. Таким образом, триггер
AR1 регистра А информацию не примет и останется в состоя-
нии 0. Сигнал на выходе SAR2 в момент ввода имеет низкий
уровень, так как сигнал на входах 4 и 5 имеет высокий уро-
вень. Второй триггер AR2 регистра А будет также в положе-
нии 1. Когда сигнал ввода исчезнет (переключатель матрицы
переводится в положение 0), информация не пропадает — она
сохраняется триггером А в виде последовательности, соответ-
ствующей цифре 2. Теперь двоичную цифру 2 можно передать
с регистра А на регистр В, не разрушая содержание А, Если
разомкнуть переключатель S5, то сигнал высокого уровня
LBR(/7) будет на регистре В. Элементы SBR1 и SBR2 пол-
ностью повторят прежние положения на выходах SAR1 и
SAR2, при этом инвертируется состояние BR2 и сохраняется
состояние BR1. Мы предлагаем читателям разобрать самостоя-
тельно этот этап работы схемы.
Итак, регистр В принял информацию от переключателя S5.
Набранное переключателями (кнопками) число можно прочи-
тать на индикаторах. Чтобы вернуть оба регистра в исходное
состояние, нужно замкнуть переключатели S4 и S5. (В поло-
жении 1 их оставлять не следует, так как это приведет к ре-
жиму постоянного возврата.) С помощью регистров А и В
и трех триггеров можно получить 23 комбинаций, т. е. 8 цифр.
С помощью четырех триггеров можно получить 24= 16 цифр.
2.21. Генератор тактовых импульсов
На рис. 2.27 приведена структурная схема генератора так-
товых импульсов, удобного при проведении экспериментов
с цифровыми устройствами. Генератор состоит из задающего
каскада, генерирующего прямоугольные импульсы, и цифрово-
го устройства для формирования импульсных сигналов раз-
личной формы. В задающем каскаде генератора использована
микросхема NE555, работающая в режиме мультивибратора
(блок G на схеме слева). Последовательность импульсов ча-
Рис. 2.27.
При подключении осциллографа
прямоугольных импульсов.
Генератор
емкость конденсатора С1 должна быть уменьшена до 0,01 мкФ.
104
Глава 2
стотой следования 0,5 Гц подается на синхронный делитель
на 8, входящий в микросхему 74LS161AN. С выходов делителя
сигналы подаются на выходы А, В, С и параллельно через
переключатели типа Honeywell-miniatur 8А1021 или непо-
средственно на два элемента И, у каждого из которых три
входа. С выходов А, В и С сигналы подаются на десятично-
двоичный дешифратор (на схеме BCD/DEC). Принципы рабо-
ты делителя и дешифратора рассмотрены в гл. 4. Здесь же
нам достаточно знать, что делитель и дешифратор вырабаты-
вают пакеты последовательности, показанные на временной
диаграмме на рис. 2.28. К выходам U\ и U2 обоих элементов
И, а также к выходу задающего каскада подключены индика-
торы на светодиодах, позволяющие визуально контролировать
выходные сигналы.
Получаемые сигналы на выходах генератора UI и U2 мож-
но селектировать переключателями S0, 31, 32, как показано на
рис. 2.28. Последовательность тактовых импульсов нанесена
на временной диаграмме сверху. Внизу показаны сигналы А,
В и С делителя на 8. Позиции счетчика, пробегаемые делите-
лем, обозначены цифрами от 0 до 7.
Селектор позволяет получать разные последовательности
импульсов. Они показаны на временной диаграмме. Слева по-
казаны положения селекторов 30, 31 и 32. Точки X соответ-
ствуют ситуации, когда данный переключатель в выработке
последовательности импульсов не участвует. Для трехпозицион-
ных переключателей это случай среднего положения.
Теперь, используя сведения о работе логического элемен-
та И, почерпнутые в предыдущих разделах, легко понять, как
с помощью переключателей получаются последовательности
импульсов, показанные слева на диаграмме на рис. 2.28.
Для примера рассмотрим процесс дешифровки положения 0
восьмикратного делителя. Это положение характеризуется
двоичной комбинацией СВА-000, инвертированный вид которой
будет 111. Если инвертированные сигналы от переключателей
поступают на входы одного из элементов И, то на выходе дан-
ного элемента уровень сигнала будет высокий. Счетчик при
этом будет находиться только в положении 0.
Как известно, с помощью трех переключателей можно на-
брать восемь комбинаций положения; это значит, что из вось-
ми импульсов можно селектировать один. Сигналы, соответ-
ствующие восьми положениям переключателей, можно полу-
чить на выходе дешифратора. Переключатели могут занимать
так называемые нейтральные положения, характеризуемые на
диаграмме точками X. В этих случаях на входе всегда будет
сигнал высокого уровня. Если перевести переключатель в нейт-
ральное положение, то в селекции не будет участвовать ре-
Логические схемы и области их применения
105
Таблица
истинности
гистр А. Из диаграммы видно, что в этом случае будет селек-
тирована 1.
Теперь предлагаем читателям самостоятельно проанализи-
ровать другие возможные варианты селекции на этой схеме.
Для систематического проведения экспериментов с цифровыми
106
Глава 2
устройствами целесообразно смонтировать в один конструктив-
ный блок генератор, несколько индикаторных светодиодов и
источник питания напряжением +5 В. Наиболее удобен для
этой цели корпус-полуфабрикат, описанный в разд. 2.7.
В заключение приведем одно замечание, касающееся так-
товой частоты. Чтобы уменьшить частоту генератора импульсов
до возможного минимума, следует увеличивать емкость кон-
денсатора С1.
2.22. Примеры тактовых сигналов
Для реализации логических функций необходимы последо-
вательности управляющих (тактовых) сигналов, вырабатывае-
мых специальным генератором TCR (Timing Control Ring).
Логическая операция совершается в момент, когда поступает
сигнал от генератора.
В: принципе источником управляющих сигналов может слу-
жить генератор, упомянутый выше. Он управляется переключа-
телями, положения которых определяют моменты выдачи сиг-
налов на выходы [71 и 772. Генератор имеет два выхода, но
если тактовых сигналов требуется больше, то его схему легко
можно расширить и получить требуемое число выходов. От ге-
нератора могут поступать также сигналы со значительно мень-
шими временными интервалами. Для этого к базовой схеме про-
сто добавляется соответствующая логика. Проиллюстрируем
сказанное на ряде примеров.
Пример первый. Рассмотрим схему и временную диаграмму
на рис. 2.29, а. Пусть требуется использовать временной цикл
из восьми отсчетов второй половины интервала 4с/. Момент
времени 4с/, как видно из временной диаграммы на рис. 2.28,
можно выбрать, установив переключатели 32, 31 и 30 в поло-
жения 100. Если полученный сигнал вместе с тактовым сигна-
лом подать на элемент И, то получим желаемый временной
сигнал, что видно на временной диаграмме на рис. 2.29, а. Если
временной сигнал 4с/ и тактовый сигнал [70 имеют высокие
уровни, то и на выходе вентиля уровень будет высоким (см. F
на временной диаграмме). Таким образом, установив переклю-
чатели в положения, показанные на рис. 2.28, мы выделили
временной интервал 4с/. Разумеется, в цифровой системе, где
этот временной сигнал должен быть постоянным, требуемая ло-
гическая функция реализуется за счет внутренней структуры,
а не с помощью переключателей. Если в нашем примере потре-
бовалось бы использовать временной сигнал первой половины
интервала 4с/, то, прежде чем подать сигнал [70 на элемент И,
его нужно было бы инвертировать.
7W8N
U1=1OO 78L8O8N
~Ч[ТР-
U1
(too)
UO - та к mo-
вь/е им л у ль- *
X сь/
Блок
индикатс -
уоб
/70
U!-0fXf/^S3Z
1 1 t
----1---1----1---1----1---1---1----1---1---1----1---1---1----1---1—.
Oct let 2ct Jet 4ct 5ct 6ct 7ct\Oct let 2ct 3ct 4ct Jet 6ct
U2-ffO 2 —
UO- такто&ь/е
б
UMПуЛЬСЫ
Блок индикаторов
U1
(O1x)
f UZ
\(110)
uo
A
2
А
/
----1----1----1---!---1----1---1----1---1----1---1----1---J----1---р!
Oct 1ct 2ct Oct M Oct Oct 7ct Oct fct 2ct Jet 4ct Het Jet
в
741011К
2
171= Охх
^772~х?Т
С
UQ-^ак- 1.з
тповые ил-
пс/льсы
Блок
индана п?о~
оод
Oct let 2ct Jet 4ct Jet 6ct 7c0 Oct fct 2ct 3ct
Рис. 2.29. Генератор и формирователи импульсов различной длительности
(а —г).
Импульсы посылаются в строго определенные моменты времени.
108
Глава 2
Пример второй. Допустим, что в моменты времени 4с/, 5с/
и 6с/ нам требуется получить три импульса, синхронные с сиг-
налами генератора. Для этого переключатели S2, S1 и S0 надо
установить в положения, соответствующие сигналам U1 и U2.
Такими положениями будут 01Х или ПО. Оба этих сигнала
вместе с тактовым импульсом подаются на комбинированную
схему ИЛИ-И (рис. 2.29,6). Правильность набранных комму-
таций и в этом примере можно легко проверить по временной
диаграмме. Если один из двух входов элемента ИЛИ получил
сигнал высокого уровня, то и на выходе уровень будет высо-
кий. Комбинируя с помощью элемента И выходной сигнал с
тактовым, получаем желаемую последовательность. Как это
видно на временной диаграмме, схема на рис. 2.29, в позволяет
также подавить один из двух импульсов, выделенных во вре-
менном интервале из восьми делений. Эти одиночные сигналы
можно было бы получить и с помощью дешифратора.
На диаграмме показан еще один пример выделения во вре-
менном интервале из восьми делений двух импульсов, соответ-
ствующих второй половине интервала 2с/ и Зс/; эти импульсы
синхронны с сигналами тактового генератора. В данном случае
желаемая последовательность импульсов получается путем на-
бора положений переключателей и подачи сигналов U1 и U2
вместе с тактовым импульсом на элемент И (рис. 2.29,а).
2.23. Элементы ТТЛ с открытым выходом
Как показано в гл. 3 первого тома, реализовать функцию
ИЛИ на готовой микросхеме с закрытым выходом невозможно.
На первых этапах создания логических устройств разработчи-
ки, знакомые с проблемами открытого коллектора в ДТЛ, виде-
ли в этом весьма серьезную проблему. Схемы с двухполярным
выходом весьма трудно использовать в системах передачи ин-
формации со многими передатчиками, работающими на одну
общую шину. Устройство с таким выходом может подавать на
линию сигналы только высокого или только низкого уровня и
других состояний не допускает. Поэтому нагружать линию мно-
гими передатчиками было невозможно. В последние годы про-
блема была решена благодаря разработке ИС, у которой
выход может принимать три устойчивых состояния: высокого
уровня Н, низкого уровня L и состояние неопределенности.
В состоянии неопределенности выход схемы отключен и от ли-
нии питания, и от заземленной шины. Схема с таким выходом
получила название «трехстабильный ключ». Она описана в
гл. 3 первого тома настоящего курса. В данное время по типу
выхода микросхемы ТТЛ выпускаются трех видов: с двухпо-
лярным выходом, с открытым коллектором и с трехстабильным
в
Обозначения мзн:
О - выход эмиттерного повторителя для случая п-р-п
О - выход эмиттерного повторителя для
случая р-п-р
Рис. 2.30. Выходы устройств сопряжения и инверторов.
а — выход с двумя устойчивыми состояниями; б — открытый коллекторный выход; в—
открытый коллекторный выход, допускающий большой ток нагрузки; г — условные’ обо-
значения открытых коллекторных выходов в системе МЭК.
но
Глава 2
выходом. Разработаны также микросхемы с большой нагрузоч-
ной способностью, а также устройства с высоким коллекторным
напряжением, что позволяет подключать нагрузки с высоким
напряжением питания. Здесь в качестве нагрузок имеются
в виду всевозможные реле, лампы, светодиоды и электронные
Рис. 2.31. Примеры использования устройств с открытым коллекторным
входом.
а — нагрузка на лампу накаливания и светодиод; б — нагрузка на реле; в — интегри-
рующая цепочка с последовательно включенным триггером Шмитта; г —элемент мон-
тажного ИЛИ.
устройства с мощными транзисторами. Схемы, допускающие
такие нагрузки, называются буферными, а поскольку они ин-
вертируемы, их называют еще «инвертируемые буферные
схемы».
На рис. 2.30 показаны три варианта выхода ТТЛ. На
рис. 2.30, а показана схема двухполярного выхода, на
рис. 2.30,6—схема выхода с открытым коллектором и на
рис. 2.30, в — буферная схема с трехстабильным выходом. В та-
кой схеме база конечного транзистора требует большего тока
отпирания; это делается специально для того, чтобы транзистор
Логические схемы и области их применения
111
можно было использовать при больших токах в цепи коллек-
тора.
На рис. 2.31, а — г показаны способы применения схемы вы-
хода с открытым коллектором. На рис. 2.31, а к транзистору
подключена лампочка или светодиод с последовательно вклю-
ченным резистором. По такой же схеме к транзистору можно
Таблица 2.1. Параметры инверторов и устройств сопряжения с открытым
коллекторным входом (сигналы высокого и низкого уровней на открытом
коллекторном выходе)
Схемы с открытым коллекторным выходом (ОС) Максималь- ное напря- жение на коллекторе, в Максималь- ный коллек- торный ток, мА
Тип *06 Инвертор с открытым коллекторным выхо- 30 40
дом ’07 Каскад сопряжения с открытым коллектор- 30 40
ным выходом ’16 Инвертор с открытым коллекторным вы- 15 40
ходом ’17 Каскад сопряжения с открытым коллектор- 15 40
ным выходом ’26 Элемент 4 XИ-НЕ с двумя открытыми кол- 15 16
лекторными входами *33 Элемент 4ХИЛИ-НЕ с двумя открытыми 5,25 48
коллекторными входами ; ’38 Элемент 4XИ-НЕ с двумя открытыми кол- 5,25 48
лекторными входами
подключить реле, как показано на рис. 2.31, б. Примечательно,
что реле имеет шунтирующий диод, который служит для гаше-
ния ЭДС самоиндукции при коммутациях, а они, как известно,
выше напряжения питания. На рис. 2.31, в показано примене-
ние схемы как части интегратора, который позволяет расширить
импульс. Наконец, на рис. 2.31, г показана схема каскада с дву-
мя параллельными открытыми коллекторными выходами с об-
щей нагрузкой 1 кОм. В таком виде схема может выполнять
функцию ИЛИ.
В табл. 2.1 приведены данные нескольких инвертируемых
схем и буферных каскадов с открытым коллектором, работаю-
щих при высоких и низких напряжениях на коллекторе. Все они
выполнены по ТТЛ и относятся к серии 7400.
На рис. 2.32 показана схема с открытым коллектором, кото-
рую можно применить как источник сигналов, работающий на
112
Глава 2
Часть
микросхемы микросхемы
Рис. 2.32. Подключение устройств с открытым коллекторным входом к об-
щей шине (однонаправленная линия передачи информации).
ТХ — передатчик; RX — приемник.
общую линию однонаправленной передачи информации. По этой
линии могут передавать информацию к приемникам три пере-
датчика: А, В и С. На время посылки сигнала передатчиком А
два других передатчика блокируются путем запирания выход-
ных транзисторов. Передатчик А включается в работу импуль-
сом высокого уровня Ну который подается на отпирающий вход.
В это время два других передатчика запираются импульсами
низкого уровня, подаваемыми на вход. Все это иллюстрирует
таблица истинности элемента И. Если на один из входов пода-
ется сигнал уровня L, то на выходе элемента сигнал будет иметь
уровень Н. Низкий уровень на одном входе одновременно
запрещает передачу информации по второму входу элемента И.
Сопротивление нагрузки между выходом и линией 330 Ом.
Пример двунаправленной собирательной шины, подключен-
ной к выходу с открытым коллектором ИС И-НЕ, используе-
мой как передатчик или приемник, приведен на рис. 2.33. С по-
мощью такой схемы по общей шине можно передавать сигналы
Логические схемы и области их применения ИЗ
данного передатчика к определенному приемнику или к несколь-
ким приемникам по командам, подаваемым на передатчик и
приемники. Из таблицы истинности видно, как должны управ-
ляться передатчик и приемник, чтобы информация по собира-
тельной шине передавалась из одной части структурной схемы
в другую. Данные этой таблицы легко подтверждаются табли-
Рис. 2.33. Элементы И-НЕ с открытым коллекторным выходом, подключены
к общей шине двунаправленной линии передачи информации.
Слева вверху — таблица истинности логических элементов.
цей истинности элемента И. По двунаправленной шине можно
передавать сигналы от Л к В и С, а также от С к В и А и т. д.
Другими словами, информация по соединительной линии может
передаваться в обоих направлениях.
2.24. Схемы с трехстабильным выходом
Недостаток работы на линии передатчика с открытым кол-
лекторным выходом состоит в том, что нарастающие фронты
импульсов имеют значительно меньшую крутизну, чем спадаю-
щие. Причина здесь в том, что не существует транзисторного
ключа на напряжение больше 4-5 В. Крутизна фронтов импуль-
сов становится тем меньше, чем длиннее линия передачи и чем
больше емкость между линией связи и шиной заземления. Как
114
Глава 2
было сказано выше, чтобы обойти эту трудность, были разра-
ботаны схемы с трехстабильным выходом. В такой схеме между
выходом и шиной заземления, а также между выходом и ли-
нией питания включен низкоомный коммутирующий элемент.
Поэтому и нарастающие, и спадающие фронты импульсов име-
ют практически одинаковую крутизну. В кабельных системах
связи, имеющих несколько параллельных линий, для уменьше-
ния помех используют ленточные провода со скрученными жи-
лами. Одна жила в проводе служит для передачи информации,
другая (обратная)—для заземления. Она заземляется и на
стороне передатчика, и на стороне приемника. Эффект умень-
шения помех в ленточном проводе достигается благодаря тому,
что ток в обратной жиле наводится не по цепи заземления,
а вследствие индуктивно-емкостных связей экрана с сигнальной
жилой. Прямая и обратная линии образуют канал с волновым
сопротивлением около 130 Ом. Мощность передатчика должна
быть достаточной для того, чтобы при такой нагрузке обеспе-
чить передачу по линии логических сигналов двух уровней. Что-
бы избежать отражений, линия на стороне приемника должна
быть нагружена на характеристическое сопротивление.
Решение вопроса о том, какие провода следует применять
в линии — со скрученными жилами или обычные ленточные с
параллельными жилами (причем одна из жил может выполнять
функцию обратной жилы), — зависит от различных факторов.
К ним, в частности, относятся: уровень помех на стороне при-
емника, расписание работы линии связи (возможность исполь-
зовать относительно «спокойные часы»), условия отражений на
линии. Определенную роль играют такие факторы, как пере-
крестная модуляция импульсов, длина проводной ^кабельной)
линии связи и т. д. Зная свойства сигналов, вполне можно так
выбрать время передачи информации, чтобы перекрестная мо-
дуляция и отражения особых трудностей не создавали.
2.25. Буферные элементы с общей шиной,
передатчики и приемники
Первыми логическими элементами ТТЛ с трехстабильным
выходом были SN74125 и SN74126. Позже появились такие же
схемы семейства LS, самые новые из них — это LS425 и LS426.
На рис. 2.34 показаны схемы буферных элементов с общей
шиной и соответствующие им функциональные таблицы. Когда
на трехстабильном входе схемы SN125 сигнал низкого уровня, то
состояние входа неопределенное. У схемы SN126 все наоборот.
Если эти две схемы соединить параллельно, то можно получить
двунаправленный буферный элемент, причем трехстабильные
входы будут соединяться между собой и могут управляться од-
Логические схемы и области их применения
П5
'125, 'Н25
CIL)
Функциональная
таблица
А С Y
L L Н Н L Н L Н L п Неопред состояние Н о Неопреа. состояние
ив(*5В)
SN74125N / 74LS125N
UB(*58)
426/426
Фунн цаональная
гладлсща.
AC Y
, , Ксапрсд.
L L состояние
L Н L
1 и . Неопрес?
i ” * L состояние
НН н
Рис. 2.31. Элемент с трехстабильным выходом как элементы сопряжения
с шиной.
ним сигналом. Входной сигнал уровня L освобождает один бу-
фер, а сигнал уровня Н— другой. Буферные элементы с общей
шиной, как и элементы с открытым коллектором, используются
для подачи сигналов на собирательную шину. К линии они
подключаются точно так же, как элементы с открытым коллек-
тором. Но вход сброса здесь трехстабильный и не служит вхо-
116
Глава 2
rqm элемента И. Буферные элементы с общей шиной часто
используются для расширения нагрузочной способности запоми-
нающих и адресных регистров. Буферный элемент с увеличен-
ной нагрузочной способностью необходим в устройствах селек-
ции больших ЗУ. Среди выпускаемых микросхем ТТЛ имеются
серии, специально спроектированные для использования в сис-
темах обработки групп импульсов-байтов. К таким микросхемам
L-разрешение Земля
H-запрет 74LS241N
5
Логические схемы и области их применения
117
относится, например, микросхема LS241, у которой 8 буферных
элементов на одном кристалле. Буферный элемент имеет один
входной триггер Шмитта, что позволяет уменьшить его чувст-
вительность к помехам. Микросхема LS241 содержит два ряда
по 4 буферных элемента, что позволяет нагружать ее на дву-
Рис. 2.35. а — шина двунаправленной передачи информации с элементами
с трехстабильными выходами; б — г — назначения выводов соответственно
микросхем 74LS241, 74LS244, 74LS243; д — условное обозначение микро-
схемы 74LS244 в системе МЭК.
118
Глава 2
направленную линию. Одна группа из 4 буферных элементов
в LS241 освобождает выход при низком уровне управляющего
сигнала, а другая группа делает то же при высоком уровне
управляющего сигнала.
Буферный элемент с общей шиной LS244 предназначен
преимущественно для передачи сигналов в одном направлении.
На единственном кристалле у него тоже 8 буферных триггеров
Шмитта, выходы которых освобождаются только при сигнале
низкого уровня на трехстабильном входе. При поступлении
на вход сигнала Н ток информации блокируется и сигнал на
выходе становится неопределенным. Микросхема LS243 — это
Таблица 2.2. Функциональная таблица микросхемы 74LS243
Управление Назначение элементов
GAB GBA Л 1 в
н н Выход 1 Вход
L н Не разрешено
Н L Неопределенное состояние
L L Вход Выход
типичный двунаправленный буферный элемент или передатчик.
Буферы на кристалле смонтированы антипараллельно для вы-
полнения функции передача/прием. На рис. 2.35 показана схема
коммутации трехстабильных входов в режиме управления
функциями передача/прием.
Для использования третьего (неопределенного) состояния
схемы управление должно быть перестроено, что видно из
табл. 2.2. Когда на всех трехстабильных выходах сигнал уров-
ня //, то В служит информационным входом, а А — информаци-
онным выходом. Если же оба трехстабильных входа получают
сигнал низкого уровня, то А служит входом, а В — выходом.
В положении GAB^H, GBA = L сигнал на выходе неопределен-
ный, т. е. состояние 01 не разрешено. В этом состоянии схема ста-
новится генератором, что в конце концов приводит ее к разру-
шению. Микросхемы LS241, LS243 и LS244 имеют проводимость
типа р—п—р, что означает, что они могут работать при очень
малой мощности входных сигналов. Ток на выходах может быть
до —15 мА при сигнале высокого уровня и до +25 мА при
сигнале низкого уровня. Выходы могут работать на линии пере-
дачи с волновым сопротивлением 130 Ом. Это значит, что для
соединения можно использовать ленточный провод с разъемом,
укрепленным способом прорезания изоляции. В этом случае
каждой сигнальной жиле в проводе должен быть выделен от-
Логические схемы и области их применения
119
дельный заземляющий провод (экран) для обратного тока.
Сигнальный провод с экраном должен иметь волновое сопро-
тивление 130 Ом. Гарантированный входной порог срабатыва-
ния триггеров Шмитта 400 мВ; это означает, что помеха про-
никания или отражения при напряжении ниже указанного на
выходной сигнал никакого влияния не оказывает. Если отрица-
тельное напряжение сигнала на входе по величине больше
1,5 В, цепь через диод замкнется на землю, благодаря чему от-
раженные сигналы, которые могут понизить полезный сигнал
(Я линий)(8 линий) (8линий)^
Логический Логический Логический
элемент элемент элемент
Рис. 2.36. Структура шин с сопрягающими
цифровыми приемопередатчиками.
до уровня, меньшего потенциала земли, быстро затухают. Гра-
фическое условное обозначение двунаправленного буферного
элемента (например, LS244) в системе МЭК показано на
рис. 2.35,5. Первый логический элемент И включен в цепь
верхних четырех буферных элементов с трехстабильным выхо-
дом, а второй логический элемент И включен в цепь нижних
четырех буферных элементов. На структурных схемах буфер-
ные элементы во входных триггерах Шмитта имеют дополни-
тельное обозначение. Дополнительные обозначения имеют так-
же элементы И1 и И2 в блоке управления. Буферный элемент
обозначается треугольником с горизонтальным основанием. Эле-
менты с трехстабильным выходом обозначаются опрокинутой
дельтой у выхода. Соответствия между входами элементов И и
их выходами обозначены цифрами 1 и 2.
На рис. 2.36 показана еще одна структурная схема буферно-
го элемента, в которой микросхема LS245 выполняет функцию
передатчика. Различные логические элементы, как это видно из
рисунка, можно связать в единую систему с помощью шины
данных. Последняя может связать несколько таких структур.
120
Глава 2
Эта возможность обеспечивается благодаря тому, что буферные
элементы, подключенные к шине, используются не только как
передатчики и приемники: они могут переводиться в состояние
неопределенности. В этом состоянии они служат разделитель-
ными элементами. На рис. 2.36 приведена система приемопере-
Фуопциональна я 777а Плаца
Разрешение G Направление прямое DIR 1 Операция 1
L L Данные В на шину А
L н Данные А на шину В
Н L Неопределенное сос- тояние
Рис. 2.37. а — восьмиразрядный шинный приемопередатчик 74LS245; б — его
функциональная таблица; в — условное обозначение микросхемы с указани-
ем функциональных связей в системе МЭК.
датчиков, объединенных общей шиной. Буферные элементы в
каждой вертикальной ветви обеспечивают связь внутри каждо-
го потока.
На рис. 2.37 показана внутренняя структура микросхемы
LS245, схема двухрядных выводов и функциональная таблица..
Если внимательно посмотреть на таблицу, то можно увидеть,,
что, манипулируя сигналами на входе DIR, можно изменять
направление передачи информации, а манипулируя сигналами
Логические схемы и области их применения
121
на разрешающем входе, можно вводить выходы в состояние
неопределенности.
На рис. 2.37, в еще раз показана микросхема 74LS245, но с
обозначениями МЭК с указаниями функциональных взаимосвя-
зей. Сигналы на входах И1 и И2 управляют направления-
ми потока информации. Поток направлен слева направо, когда
уровень сигнала на входе разрешения низкий (С = £), а на вхо-
де DIR высокий, что видно по идентификационным цифровым
обозначениям 1,2 и 1,2. Входы передатчика выполнены как триг-
геры Шмитта, что видно по дополнительным обозначениям, ко-
торые приведены рядом. Вертикальные стрелки (вверх и вниз)
в середине схемы указывают направления двунаправленной пе-
редачи.
2.26. Схема преобразования параллельного потока
информации в последовательный
В технике цифровой передачи информации часто бывает не-
обходимо преобразовывать параллельный поток битов в после-
довательный. Такое преобразование осуществляется, например,
в системах передачи цифровой информации по одноканальной
линии связи — телексной или телефонной. Параллельный поток
информации на входе канала передачи или системы обработки
данных, например в виде восьмибитной посылки (байта), до
начала передачи преобразуется в последовательный поток. Эле-
ментарная схема преобразователя приведена на рис. 2.38. Па-
раллельный поток информации, состоящий из восьми бит, по-
ступает с восьми ключевых схем. Ими могут быть мультивибра-
торы, которые получают информацию из канала выдачи данных
ЭВМ.
Преобразователь состоит из восьми элементов, имеющих
трехстабильные выходы. Выходы элементов связаны между со-
бой. Параллельный поток информации с ключей подается на
входы элементов, а на входы разрешения подаются 8 тактовых
сигналов (от нулевого до седьмого), которые вырабатываются
дешифратором, описанным в разд. 2.21. Процесс преобразования
параллельного потока информации в последовательный состоит
в следующем. В начальный момент времени Oct получает разре-
шение (срабатывает) элемент 0 и сигнал (импульс) с него про-
ходит на выходную линию. В момент времени let отпирается
элемент 1, благодаря чему импульс поступает с ключа S1.
В следующий момент то же самое происходит с третьим по по-
рядку импульсом с ключа S2 и т. д. до последнего импульса.
Так вырабатывается последовательность импульсов, которая
представляет собой параллельный поток, поданный на вход с
122
Глава 2
Рис. 2.38. Преобразование восьмиразрядной параллельной посылки (тумбле-
ры SO — S7) в последовательную серию импульсов с помощью трехста-
бильных элементов типа 74LS125.
помощью нескольких ключей. Это и показано на временной
диаграмме на рис. 2.39. Вместо элементов с трехстабпльными
выходами можно применять логические элементы И с открытым
коллектором, что показано на рис. 2.40. На один вход элемента
поступают сигналы от ключа, а на другой — 8 тактовых импуль-
Логические схемы и области их применения
123
сов (от нулевого до седьмого). Когда тактовый импульс имеет
высокий уровень, элемент отпирается и сигнал с ключа проходит
на выход. Выходные линии реализуют функцию ИЛИ с нагру-
зочным сопротивлением 1 кОм при напряжении +5 В. Посколь-
ку цифровые сигналы дешифратора активны при низком уровне,
то прежде чем подавать тактовые импульсы на элемент И, их
полярность надо изменить на противоположную.
Рис. 2.39. Преобразование восьмиразрядной параллельной посылки в после-
довательную серию импульсов (временная диаграмма).
Как и в экспериментах, описанных ранее, процесс преобра-
зования можно зрительно прослеживать на индикаторных све-
тодиодах. В технической литературе такую последовательность
импульсов называют сигналом БВН (без возврата к нулю), по-
тому что при неизменяющемся потоке данных уровень сигнала
на выходе действительно не падает до нуля.
Последовательность однополярных сигналов, например логи-
ческих единиц или логических нулей, на выходе выстраивается
в слитный блок, ширина которого зависит от числа последова-
тельно переданных единиц или нулей. Способы передачи сигна-
лов БВН по телефонным и телексным линиями связи описаны
в гл. 4 тома 3.
2.27. Комбинированные функции на элементах И-ИЛИ-НЕ
В предыдущих разделах рассмотрены отдельные логиче-
ские элементы ИЛИ-HE, И-НЕ, выполненные по ТТЛ и КМОП-
логике. Там же встречались и комбинированные логические эле-
менты И-ИЛИ-НЕ.
Рис. 2.40. Преобразование восьмиразрядного параллельного кода (S0—S7)
в последовательный с помощью логических элементов И с открытым коллек-
торным выходом.
Выходы ОС образуют монтажное ИЛИ с характеристическим сопротивлением 1 кОм
при напряжении 4-£7в.
Логические схемы и области их применения
125
На рис. 2.41 показаны комбинированные логические микро-
схемы, выпускаемые разными фирмами под своей маркировкой
и нумерацией. Микросхемы 74-й серии имеют пластмассовый
корпус с двухрядным расположением выводов (после кодовой
маркировки добавлена буква N). На рис. 2.41, а показаны две
сдвоенные логические схемы И-ИЛИ-НЕ с двумя входами. При
проектировании логической системы микросхемы при необходи-
мости можно объединить в один блок.
Рис. 2.41. Логические элементы И-ИЛИ-НЕ в микросхемах серии 7400.
а — 2 элемента И-ИЛИ-НЕ с двумя входами, один из которых расширяется по ИЛИ;
б — элементы такие же, как на а, но без расширения поИЛИ; в — 4 элемента И-ИЛИ-НЕ
с двумя входами, один расширяемый по ИЛИ; г — элементы такие же, как на в, но без
расширения по ИЛИ.
На рис. 2.42 показано, как такое наращивание осуществля-
ется практически. Показана принципиальная схема сдвоенной
микросхемы И-ИЛИ-НЕ с двумя входами, левая часть которой
позволяет провести наращивание. К левым входам с целью на-
ращивания подключена микросхема SN7460N.
Микросхема SN7450 (в верхней части структурной схемы)
реализует функцию И с помощью двух транзисторов Т1 и Т4,
которые образуют многоэмиттерный вход. Эти два транзистора
нагружены на два других параллельных транзистора, с помощью
которых реализуется функция ИЛИ-HE. Как можно убедиться,
действительно реализуется функция ИЛИ-HE, так как, когда-
один или оба транзистора отперты, уровень сигнала на выходе-
низкий. Увеличивая число параллельно включенных транзисто-
ров, можно увеличить число логических элементов ИЛИ. Эта*
возможность осуществляется благодаря внешним выводам об-
Рис. 2.42. Два элемента И-ИЛИ-НЕ с расширяющим элементом SN7460N.
Расширение функций возможно и с использованием элемента SN7450N.
Логические схемы и области их применения W7
щего эмиттера и общего коллектора транзисторов Т2 и ТЗ в ле-
вой части схемы. К этим выводам, предназначенным для нара-
щивания, можно подключить третий, четвертый или пятый
параллельные транзисторы, перед каждым из которых тоже
должен быть включен транзистор с многоэмиттерным входом
(на рисунке показаны две схемы И; каждая из них имеет че-
тыре входа). В схему можно включить еще одну микросхему
SN7450, поскольку общий эмиттер и коллектор новой схемы то-
же выведены наружу. Выход параллельно включенных микро-
схем SN7450 может оставаться ненагруженным. Наконец, к
транзисторам, которые для получения функции ИЛИ-HE соеди-
нены параллельно, подключен выходной каскад с трехстабиль-
ным выходом. Собранная таким образом схема (рис. 2.42)
представляет собой сдвоенную логическую схему И-ИЛИ-НЕ
с двумя входами, которая совершенно идентична схеме
рис. 2.41, а.
Два элемента И-ИЛИ-НЕ с двумя входами на элементе И
включены в HCSN7451N. Последнюю наращивать уже невоз-
можно. В серии 7400 имеется учетверенная микросхема И-ИЛИ-
НЕ с двумя входами, которая допускает наращивание способом,
показанным на рис. 2.22. Микросхема SN7454N, представляю-
щая собой также 4-элементную логическую схему И-ИЛИ-НЕ
с двумя входами, дальнейшего наращивания не допускает. Из
элементов описанной серии можно собирать множество самых
различных логических схем, часть из которых мы рассмотрим
ниже.
2.28. Селекторы (канальные коммутаторы, мультиплексоры)
Селектор (канальный коммутатор или мультиплексор) в
принципе работает так же, как переключатель каналов, широко
используемый в радиотехнических устройствах. Если такой
переключатель установить в некое положение п, то из группы,
состоящей из нескольких каналов, будет выбран (селектиро-
ван) именно данный один канал. Другими словами, сигнал,
поступающий из данного канала, будет передан переключате-
лем дальше. Сигналы других каналов переключатель дальше не
передаст. При этом совершенно не важно, является ли сигнал
аналоговым или цифровым.
В селекторах, или, как мы говорим, канальных коммутато-
рах и мультиплексорах, собранных из логических элементов
И-ИЛИ-НЕ, сигнал, несущий информацию, всегда имеет логи-
ческую форму; это значит, что он может принимать только два
значения: либо логического 0, либо логической 1.
Помотрим, как работает селектор, или канальный коммута-
тор на логических элементах И-ИЛИ-НЕ, показанный на
128
Глава 2
рис. 2.43. Сначала будем рассматривать только верхнюю часть
схемы АН. Мы знаем, что когда на обоих входах элемента И
сигнал высокого уровня, то на выходе будет также сигнал
«высокого уровня. Если на одном из входов сигнал низкого уров-
ня, то на выходе сигнал будет тоже низкого уровня. Таким
образом, элемент И в отношении сигнала низкого уровня на
обоих входах действительно реализует функцию И, а в отно-
шении сигнала высокого уровня на одном из входов тот же
элемент реализует функцию ИЛИ. С этим обстоятельством мы
Рис. 2.43. Коммутаторы каналов (мультиплексоры, селекторы) и таблица
истинности.
познакомились еще в томе 1. Проиллюстрируем еще раз состоя-
ния входов и выходов на таблице истинности. Рассматривая
таблицу, можно заметить следующее: когда сигнал выбранного
канала А имеет высокий уровень //, то на выход проходит ин-
формация с входной линии А. Если же сигнал выбранного ка-
нала А имеет низкий уровень L, то информация с входной ли-
нии на выход элемента И не проходит, поскольку при A = L
сигнал на выходе элемента И тоже имеет низкий уровень. Стрел-
ки на таблице показывают, как логический элемент И выпол-
няет функцию селектора. Итак, согласно таблице, имеем: если
LA = H, то при входном сигнале уровня L на выходе получим
сигнал уровня L, а при входном сигнале уровня Н на выходе
будет сигнал уровня Н. Если LA = L, то на выходе всегда будет
сигнал уровня L, независимо от того какой уровень сигнала на
входе.
То же самое можно сказать и о нижней части схемы, так
как она совершенно идентична верхней. Выходы обоих элемен-
тов И подключены к элементу ИЛИ-HE, который в зависимо-
сти от того, какой из подключенных элементов селектирован,
инвертирует его сигнал и передает дальше на выход. Таким
образом, видим, что получен действительно селектор, или ка-
бальный коммутатор.
Логические схемы, и области их применения
129
Число входов канального коммутатора не ограничивается
двумя. Можно, например, селектировать один канал из четырех,
как показано на рис. 2.44 с использованием ИС SN7454N, или
один из еще большего числа каналов, для чего элемент ИЛИ-
НЕ должен иметь дополнительные входы. При таком наращи-
Рис. 2.44. Коммутатор каналов (се-
лектор) на элементе И-ИЛИ-НЕ
SN7454N.
вании надо позаботиться о том, чтобы соединительные линии
были по возможности короче. Сказанное о работе простого
коммутатора можно проверить экспериментально.
2.29. Простой канальный коммутатор на ИС SN7451N
На рис. 2.45 приведена схема канального коммутатора, в
котором использован сдвоенный логический элемент И-ИЛИ-
НЕ. На информационных входах А и В могут появляться либо
1, либо 0, которые получаются переключениями выключателей
S1 и S2. Когда выключатели разомкнуты, линии через резисто-
ры 2К2 получают напряжение +5 В. В этом состоянии линии
посылают на входы канального коммутатора сигнал 1. Если
замкнуть выключатели, то линии соединяются с шиной зазем-
ления и информационные входы канального коммутатора полу-
чают сигнал 0. Селектирующие входы на схеме обозначены LA
и LB (сигналы выбранных каналов А и В). На эти входы
сигналы поступают от переключателя S3. Если в цепи переклю-
чатель одного из селектирующих входов разомкнут, то сигнал
на этом входе будет иметь уровень Н, так как через резистор
2,2 кОм вход соединен с линией питания +5 В. На другом
селектирующем входе в этой ситуации сигнал всегда будет
130
Глава 2
иметь низкий уровень (логический 0), потому что линия к не-
му замкнута на землю.
Посмотрим теперь, как поведет себя схема, если переклю-
чатель селекции установлен в положение, показанное на
рис. 2.45. Заметим, что для удобства эксперимента к выходу
канального коммутатора подключен индикатор, позволяющий
воочию наблюдать за работой схемы при разных положениях
Рис. 2.45. Коммутатор каналов на двух элементах микросхемы 75LS51N
(SN7451N).
переключателя. В положении переключателя S3, показанном на
рисунке, LA — H и LB = L. В этом положении должен селекти-
роваться верхний канал, а нижний оставаться в неприкосновен-
ности. Проверим это. Когда выключатель S1 разомкнут, сигнал
на входной линии А имеет высокий уровень, т. е. А = Н. Уровень
сигнала на входе LA тоже высокий, поэтому и на выходе ЛИ
элемента И уровень сигнала высокий. Поскольку один из вхо-
дов элемента ИЛИ, обозначенного 01, получает сигнал //, уро-
вень сигнала на его выходе будет L.
На нижнем элементе И уровень сигнала на вход LB низкий,
следовательно, и на его выходе W2 уровень сигнала низкий. Те-
перь, что бы мы ни делали с выключателем S2 в линии В (его
положения могут быть либо 0, либо 1), на выходе А^2 ничего не
изменится. Сигнал низкого уровня, поступающий на вход эле-
мента ИЛИ-HE от элемента W2, остается неизменным, так как
в отношении сигнала Н элемент выполняет функцию ИЛИ.
Логические схемы и области их применения
131
Если выключатель S1 замкнут, то на информационном входе
элемента N\ (вход А) сигнал соответствует логическому 0. Не-
смотря на то что уровень на селектирующем входе АН высокий
(LA = H), на выходе элемента уровень остается низким, потому
что элемент И в отношении сигнала L выполняет функцию ИЛИ.
Таким образом, на обоих входах элемента ИЛИ-HE мы полу-
чаем сигнал низкого уровня L, следовательно, на выходе будет
сигнал высокого уровня Н,
Из сказанного ясно, что если информация не инвертируется,
то сигнал на выходе канального коммутатора следует за сигна-
лом на входе А. Логическая единица на входе дает на выходе 0,
а 0 на входе дает на выходе 1. Если перебросить переключа-
тель S3 во второе положение, то селектироваться будет нижний
канал, т. е. пропускаться будет сигнал с линии В.
Мы проанализировали работу схемы на рис. 2.45 в положе-
нии переключателя S3, показанном на рисунке. Как было ска-
зано выше, в этом положении селектируется верхний канал.
Если теперь замкнуть и сразу разомкнуть переключатель S1, то
загорится и погаснет лампочка индикатора. Если то же самое
проделать с переключателем S2, то увидим, что на выходе ни-
чего не изменяется. Лампочка индикатора либо не горит, либо
горит, что определяется положением переключателя S1 и совер-
шенно не зависит от положения переключателя S2. Это говорит
о том, что селектирована линия А. Если переключатель S3 пе-
ребросить в другое положение, то окажется, что выход схемы
начнет реагировать теперь на замыкания и размыкания пере-
ключателя S2. Сигналы же 0, 1 выключателя S1 проходить не
будут, потому что верхний канал не селектирован.
2.30. Канальный коммутатор на входе
триггерного регистра
На рис. 2.46 приведена реальная схема канального комму-
татора на входе регистра. Для упрощения выбран регистр на
2 бит. Вообще регистр собирается из большого числа тригге-
ров, поэтому, естественно, коммутатор на его входе значительно
сложнее.
С помощью канального коммутатора в регистр А (рис. 2.46)
можно вводить информацию от разных источников: из накопи-
теля G, ленточного регистра В, суммирующего регистра S, пер-
фокарточного регистра /С. Селектирующие сигналы соответст-
венно обозначены LG (накопитель), LB (ленточный), LS (сум-
мирующий) и L/C (перфокарточный). В процессе передачи ин-
формации из всех селектирующих сигналов лишь один-единст-
венный будет иметь уровень Н, Все остальные селектирующие
сигналы должны иметь низкий уровень L, благодаря чему три
132
Глава 2
Рис. 2.46. Коммутатор каналов на входе двухразрядного регистра.
61, 2, 3 ... — биты записи; В1, 2, 3... — ленточный регистр; S1, 2, 3... — суммирующий
регистр; К1, 2, 3... — биты перфокарт.
из четырех информационных каналов, подключенных к данному
регистру, будут заблокированы.
Если, например, информационный сигнал на входе селекти-
руемого канала имеет высокий уровень, т. е. G1 = H, то уровень
сигнала на выходе верхнего элемента И высокий, а на выходе
элемента ИЛИ-HE низкий. Этим сигналом переводится в поло-
Логические схемы и области их применения 133
мнение 1 регистр, состоящий из элементов И-НЕ. Выход эле-
мента ИЛИ-HE соединен со входом сброса регистра. До ввода
информации на регистр подается сигнал сброса (он вводится
в положение 0). Сигнал сброса регистра всегда имеет низкий
уровень L.
Здесь следует отметить, что если, например, селектируется
накопитель G, то уровень сигнала должен быть высоким в се-
лектируемом канале и в верхнем и нижнем канальном комму-
таторе. Короче говоря, участвующие в данной селекции входы
обоих канальных коммутаторов можно соединить между собой,
как показано на схеме.
2.31. Двойной канальный коммутатор
На рис. 2.47 показана схема двойного канального коммута-
тора, предназначенного для селекции четырех каналов. Чтобы
селектировать один канал, надо на селектирующие входы S0 и
S1 подать сигнал в виде комбинации двоичных знаков. При
этом процесс селекции будет проходить согласно таблице на
рис. 2.47.
Если в двух каналах (S0 и S1) уровни сигнала низкие (ком-
бинация 00), то селектируется канал 1. Если же уровень сигна-
ла в канале S0 высокий, а в канале S1 низкий, то селектируется
канал 2. Чтобы ограничить число входов, в схеме в качестве
селектирующих используются сигналы обоих уровней (поляр-
ностей). В этом случае оба сигнала участвуют в распознавании
канала на входах элементов И. Использование обоих уровней
имеет еще и то преимущество, что элементы, посылающие сиг-
налы в каналы S0 и S1, нагружаются по одному-единственно-
му инвертируемому входу.
Для селектирования канала 1 необходимо, чтобы оба селек-
тирующих сигнала на входе элемента И в комбинации 00 были
высокого уровня. Это условие действительно удовлетворяется,
Taj£ как к среднему и нижнему входам поступают сигналы S0
и S1. Если проследить за селектирующими сигналами канала 2,
то можно увидеть, что ими являются S0 и S1. Аналогично мож-
но проследить и за селектирующими сигналами каналов 3 и 4.
Выходные сигналы канальных коммутаторов могут иметь
противоположные полярности [сигналы Мп(Н) и Л4Д£)]. При
необходимости если к информационному каналу подведен сигнал
логической 1, то такой же сигнал можно снять и с выхода. В не-
которых случаях чисто практических схемных решений это мо-
жет позволить сэкономить один элемент инвертирования.
К двойному канальному коммутатору, показанному на рис. 2.47,
можно подключить двухбитный регистр. Если имеется регистр
на большее число бит, то и канальных коммутаторов может
быть больше. Схема включения показана на рис. 2.46.
Рис, 2.47. Восьмивходовый (2x4) мультиплексор (SN74LS153N)',
Логические схемы и области их применения
135
2.32. ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматоры, компараторы
Обычный элемент ИЛИ собственно уже является схемой
ИСКЛЮЧАЮЩЕЕ ИЛИ, потому что в этой схеме для получе-
ния результата (0 или 1) один из входов или оба входа одновре-
менно должны принимать значение 0 или 1.
В схеме ИСКЛЮЧАЮЩЕЕ ИЛИ выход получает значение О
или 1 (в зависимости от типа микросхемы), когда один из вхо-
дов имеет значение 0 или 1. Выход не принимает логического
значения, когда оба входа одновременно получают сигнал О
или 1. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ приведена на рис. 2.48.
Она составлена из трех элементов И-НЕ микросхемы SN7400N.
Два входных элемента реализуют функцию И-НЕ при высоком
Рис. 2.48. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ, логический сумматор и компара-
тор.
а — схема эксперимента с переключателями входных сигналов; б — таблица истинности.
уровне сигнала (//), третий входной элемент (01) реализует
функцию ИЛИ-HE при низком уровне сигнала (L). К входам
ЛЧ и N2 обоих элементов И-НЕ подводятся сигналы А и В или
А и В. На выходе схемы уровень сигнала будет низким, если
А — Н и B — L или A = L и В = Н. Если один из входов элемен-
та 01 получает низкий уровень L, то уровень на выходе будет Я,
потому что третий элемент И-НЕ по отношению к уровню L
реализует функцию ИЛИ-HE. Но если и сигнал А, и сигнал В
136
Глава 2
МЭК
Обозначения
MILSPEC
Рис. 2.49. 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ в микросхеме 74LS86N
(SN7486N).
одновременно высокого или низкого уровня, то один из вхо-
дов элемента ЛЧ и один из входов элемента N2 получают сиг-
налы низкого уровня, вследствие чего на обоих выходах уровни
сигналов будут высокими. На обоих входах элемента 01 появ-
ляется сигнал высокого уровня Н, и поэтому на выходе сигнал
будет иметь уровень L. Таблица истинности для описанной схе-
мы приведена на рис. 2.48,6. _
В приведенной на рис. 2.48, а схеме сигналы А и В, А и В
поступают от двух переключателей. К выходу схемы ИСКЛЮ-
ЧАЮЩЕЕ ИЛИ подключены индикаторные лампочки, по кото-
рым можно определять, какой уровень — L или Н — имеют сиг-
налы. В положении, показанном на схеме, сигналы А_и В имеют
высокий уровень и соответственно сигналы А и В — низкий,
Если переключатель займет другое положение, то пары сигна-
лов поменяют уровни на обратные. Манипулируя двумя пере-
Логические схемы и области их применения
137
ключателями, можно получить 4 двоичные комбинации, т. е. че-
тыре комбинации истинности. Если внимательно рассмотреть
таблицу истинности, то можно увидеть, что схема ИСКЛЮ-
ЧАЮЩЕЕ ИЛИ реализует функцию логического сумматора и
элемента сравнения (компаратора). Если по известным прави-
лам сложить сигналы Л и В, то получим следующие четыре ва-
рианта суммы:
0+0 = 0
0+1 = 1
1+0=1
1 + 1=0 (передаче по каналу подлежит 1)
Если сравнить эти результаты с данными таблицы истинно-
сти, то оказывается, что схема ИСКЛЮЧАЮЩЕЕ ИЛИ дейст-
вительно реализует функцию суммирования. Ее называют логи-
ческим полусумматором потому, что она не учитывает перено-
са. Сумматор, учитывающий перенос, называют полным сумма-
тором. Его мы рассмотрим позже.
Схема ИСКЛЮЧАЮЩЕЕ ИЛИ может служить также ком-
паратором. Если еще раз обратиться к таблице истинности, то
можно видеть, что уровень на выходе оказывается высоким,
когда А и В разнополярны, и низким, когда сигналы А и В име-
ют одинаковый уровень — высокий или низкий. В серии микро-
схем 7400 имеются сборки, в которых содержится по 4 эле-
мента ИСКЛЮЧАЮЩЕЕ ИЛИ. Это, например, схема SN7486N,
показанная на рис. 2.49. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ
имеет специальное условное обозначение, оно тоже показано на
рис. 2.49.
2.33. Схемы сравнения на элементах И-ИЛИ-НЕ
На рис. 2.50 показан логический элемент И-ИЛИ-НЕ в
микросхеме SN7450N. Если к верхнему элементу И (на схеме
АЧ) подвести сигналы А и В, а к нижнему (Af2)—сигналы А
и В, то схема реализует функцию сравнения (компаратор).
Если каждая из рассматриваемых пар сигналов, т. е. А и В
или А и В, имеет на входе один и тот же уровень, то на выходе
сигнал будет высокого уровня. В обоих этих случаях один из
входов элемента ИЛИ-HE получает сигнал высокого уровня.
Если же уровни сигналов А и В неоднополярны, то один из вхо-
дов обоих элементов И получает сигнал низкого уровня и по-
этому на обоих входах элемента ИЛИ-HE сигнал имеет низкий
уровень. Поскольку элемент ИЛИ-HE по отношению к сигналу
низкого уровня реализует функцию И-НЕ, то уровень сигнала
138
Глава 2
Рис. 2.50. Компаратор.
а — схема; б — таблица истинности.
на выходе низкий. Для этой схемы справедлива таблица истин*
ности на рис. 2.50,6.
На схеме на рис. 2.51 к входам обоих элементов АН и У2,
выполняющих функцию И, поданы сигналы А*В и А-В. Схема
очень похожа на приведенную на рис. 2.48, в. Отличие лишь в
Рис. 2.51. Компаратор на элементах микросхемы 74LS51N (SN7451N).
а — схема; б — таблица истинности.
том, что после элемента И нет дополнительного инвертора. Его
отсутствие сказывается только на полярности выходных сиг-
налов.
2.34. Компаратор на трех микросхемах 74LS01N
и монтажном ИЛИ
На рис. 2.52 приведен компаратор, в котором использованы
три микросхемы 74LS01. Эти микросхемы имеют открытый кол-
лекторный выход. Они образуют такую же схему сравнения, как
показанная на рис. 2.48. Сравним теперь две группы схем (в
каждой из которых имеются три двухполюсных выключателя).
Можно сразу заметить, что, когда двоичные комбинации двух
групп одинаковы, сигнал на выходе схемы сравнения дает ло-
Рис. 2.52. Экспериментальная схема компаратора с тремя микросхемами
74LS01N.
К выходу компаратора подключен индикатор.
140
Глава 2
гическую 1. Это можно установить по загоревшейся индикатор-
ной лампочке на выходе схемы. Если же двоичные комбинации
неодинаковы, то лампочка гаснет. Эта простейшая схема поз-
воляет наглядно показать, как работает компаратор, сравнивая
сигналы, различающиеся по числу бит.
Если А1 и В1 имеют одинаковые (высокие или низкие),
уровни, то сигнал на выходе имеет высокий уровень. Наконец,
когда уровень сигнала на выходе элемента И низкого уровня L,
то на выходе схемы уровень сигнала будет Н. Если Л2 и В2 и
одновременно ДЗ и ВЗ попарно одинаковы, например имеют
уровень L или //, то тогда не только сигнал первого элемента
U1, но и второго, и третьего ((72 и U3) имеет высокий уро-
вень Н. На общем выходе уровень тоже высокий, и лампочка
индикатора загорается. Если положение данной пары переклю-
чателей (например, А2 и В2) неодинаково, т. е. если уровни
сигналов неодинаковы, то один из входов элемента N3 и один
из входов элемента jV4 получают сигнал низкого уровня. Это
означает, что на обоих входах элемента 02 сигнал имеет высо-
кий уровень, и, следовательно, уровень сигнала на выходе U2
низкий и на общем выходе уровень сигнала тоже низкий. Инди-
каторная лампочка гаснет.
Монтажная функция ИЛИ здесь по отношению к сигналу L
является функцией ИЛИ-HE. Транзистор в конечном каскаде
элемента 02 замыкает выходную линию на землю, независимо
от того что сигналы на выходах U1 и U3 имеют высокий уро-
вень. Приоритет получил сигнал с низким уровнем. Микросхема
74LS01N — это 4 элемента И-НЕ с двумя открытыми коллектор-
ными выходами. Микросхему 74LS00N здесь применить нельзя,
поскольку элементы И-НЕ в ней имеют двухстабильные выходы.
Использованный в нашей схеме элемент монтажного ИЛИ
по отношению к сигналу высокого уровня реализует функцию И.
В этом случае говорят о «монтажном И», или о функции мон-
тажного И для сигнала //, что физически эквивалентно функции
монтажного ИЛИ по отношению к сигналу L. Об использовании
функции монтажной логики свидетельствует условны?! знак ря-
дом с обозначением элемента И или ИЛИ (рис. 2.52).
2.35. Дешифраторы
В логических системах дешифраторы применяются очень
часто. Наиболее характерный пример — это схемы для преобра-
зования двоичной цифровой информации в десятичную, что не-
обходимо, например, в электронных часах. Другой пример —
дешифровка информации, содержащейся в программах для
ЭВМ. Вычислительное устройство имеет программный регистр,
в котором записана информация о задачах, подлежащих реше-
h*1
Рис. 2.53. Дешифратор в ИС и его таблица истинности (микросхема
74LS42N).
142
Глава 2
нию. Дешифратор, связанный с регистром, выдает на вычисли-
тельное устройство машины команду к действию, если записан-
ная двоичным кодом программа указывает, что такая операция
должна быть выполнена.
Схемы декодирования на элементах ТТЛ и ИС со средней
степенью интеграции выпускаются разными фирмами. Пример
см. на рис. 2.53. Это дешифратор 1 из 10 с десятью выхо-
дами. Чтобы получить десять различных комбинаций, двоичная
последовательность импульсов на входе должна состоять из
4 бит. На рис. 2.53 четыре линии входа двоичной информации
обозначены соответственно 4, В, С и D. Управляющие сигналы,
необходимые для дешифровки, вырабатываются в самой ИС,
что позволяет ограничить число выводов двухрядного корпуса.
Управляющие цепи можно ограничить одним-единственным
входом, для чего в корпус с двухрядными выводами помещают
дополнительный инвертор._Схемы обращения в ИС вырабаты-
вают сигналы А и А, В и В, С и С, D и D, Таким образом, для
дешифровки разных комбинаций двоичных посылок можно ис-
пользовать четыре сигнала, каждый из которых имеет два про-
тивоположных уровня. Дешифровка реализуется на элементах
И-НЕ с четырьмя входами. Если на всех четырех входах эле-
мента И-НЕ появляется сигнал уровня Н, то уровень сигнала
на выходе будет L. В элементе И-НЕ, обозначенном номером 0,
это состояние наступает и в случае, когда низкий уровень будут
иметь сигналы 4, В, С и D, На входы верхнего элемента
И-НЕ можно подавать сигналы Д, В, С и В, что на практике
происходит часто. Для элемента И-НЕ, обозначенного номе-
ром 1, сигналы должны иметь значения Д В, С, В; для элемен-
та под номером 2 — соответственно Д, В, С и В и т. д., как пока-
зано в таблице истинности на рис. 2.53.
Дешифратор 74LS42N выполнен в корпусе с 16 двухрядно
расположенными выводами.
2.36. Условные обозначения комбинированных функций
Условные обозначения функциональных связей на схемах
рассмотрены в томе 1 настоящего курса. Там приведены при-
меры их обозначения в случае реализации функций И или ИЛИ
(использовались буквы G и V, которые проставлялись внутри
структурных блоков). Были описаны также обозначения функ-
циональных связей сброса и (ввода на структурных схемах триг-
геров, счетчиков, регистров. Наконец, было показано, как обоз-
начаются функциональные связи между входами и выходами
логических (схем с помощью цифр.
Логические схемы и области их применения
143
Говоря о связях, мы имеем в виду воздействия входных или
выходных факторов и вызываемые ими входные или выходные
последствия. Поясним это еще раз на некоторых примерах.
На рис. 2.54, а приведена схема четырех ключевых элемен-
тов И с двумя входами. За этими четырьмя схемами следует
ключевой элемент ИЛИ-HE, причем выходы четырех элементов
И соединены с входами элемента ИЛИ-HE. Внутренние соеди-
нения здесь не показаны, поскольку элементы внутри корпуса
Рис. 2.54. а — комбинированный элемент И-ИЛИ-НЕ; б, в —условные обо-
значения функций и взаимосвязей.
Элементы И имеют два входа, из которых один общий.
позволяет упростить схему: не требуется изображать каждый
элемент отдельно и сопровождать его дополнительными услов-
ными обозначениями. Из рисунка видно, что вход 3 верхнего
элемента И соединен с одним из входов трех других элемен-
тов И. Таким образом, все четыре элемента И зависят от со-
стояния входа 3. Эту зависимость можно упрощенно изобразить
функциональным символом, как показано на рис. 2.54, б. Воз-
действующий вход здесь G1 (вывод 3). Входы 1, 2, 4 и 5 зави-
сят от входа G1 элемента И, о чем говорит цифра у входов
внутри блока. Буква G обозначает воздействие И, а цифра 1
указывает, что это воздействие распространяется на все входы,
обозначенные цифрой 1. Символ функции ИЛИ, проставленный
в верхней части блока, и полустрелка у выхода блока, обозна-
чающая полярность, указывают, что после И выполняется
функция ИЛИ.
Еще проще условное обозначение на рис. 2.54, в; оно имеет
тот же смысл, что и обозначение на рис. 2.54, а. Элемент ИЛИ
имеет выход, который зависит от входа G элемента И. Чтобы
осуществить функцию ИЛИ, у элемента ИЛИ активным дол-
жен быть сигнал входа G1. Ситуация здесь точно такая же, как
144
Глава 2
на рис. 2.54, а. Там, чтобы активизировать сигналы входов эле-
мента И, высокий уровень сигнала должен быть на третьем
входе. Если на входе G1 уровень сигнала низкий, то он низкий
и на всех входах элемента ИЛИ независимо от состояния ос-
тальных входов и внутреннего выхода элемента ИЛИ
(рис. 2.54, в). Поэтому здесь цифрой 1 можно обозначить также
и внутренний выход.
Документами МЭК предусмотрены условные обозначения не
только для логических функций типа И, ИЛИ, но и для других
функциональных связей и взаимозависимостей. Это обозначе-
ния команд, порядка (степени) мод, операций отрицания, вре-
менной зависимости. Кроме того, существует обозначение и та-
кой зависимости, которая реализуется на элементах с трехста-
бильным выходом. Впрочем, об этом говорится в томе 1 настоя-
щего курса.
Триггеры, например, могут реализовывать и функцию ввода,
и функцию сброса; эти функции обозначаются соответственно
буквами 5 и R. Более подробно об этом будет сказано в гл. 3.
Если активны сигналы S, R или оба одновременно, то сигналы
на выходе будут от них зависеть. Так, стандартный триггер пе-
реходит в состояние 1 (Q = l; Q = 0), когда состояние внутрен-
него входа соответствует 1. Тогда мы говорим об установке
триггера. С помощью входного сигнала R триггер возвращает-
ся в исходное состояние. В случае когда сигнал R внутри полу-
чает значение 1, элемент памяти (триггер) переходит в состоя-
ние О (Q = 0; Q = l). Мыслимы также ситуации, когда домини-
рует один из сигналов R или 3. Если приоритет за сигналом 5,
то его условное обозначение получает дополнительно цифру 1
и принимает вид 51. Соответственно получают дополнительно
цифру 1 условные обозначения выходов Q и Q. Если же приори-
тет за сигналом R, то к его условному обозначению добавляет-
ся цифра 1 и оно принимает вид 7?1. Обозначения выходов тоже
получают идентифицирующую цифру 1.
Может быть и такая ситуация, когда состояние выхода Q
зависит от сигнала 5, а состояние выхода Q — от сигнала R.
Тогда условному обозначению 5 придается цифра 1, а обозна-
чению R — цифра 2. При этом на выходе Q внутри блока про-
ставляется цифра 1, а на выходе Q — цифра 2. Если сигнал R
воздействует на выход Q, а сигнал 5 на выход Q, то цифры у
условных изображений, естественно, меняются местами. Нако-
нец, возможна еще одна ситуация, когда состояния выходов Q
не поддаются влиянию сигналов, имеющих одновременно одина-
ковые значения 1 или 0.
Говорить об установке (пуске) или сбросе в этом случае
можно лишь при условии, что сигналы 5 и R неодинаковы.
Логические схемы и области их применения
145
На схемах это обозначается следующим образом: вход уста-
новки получает обозначение G1/2S, а вход сброса—G2/17?. До-
полнительная цифра 1 у буквы 5 означает, что операция уста-
новки совершается, когда 5 = 1 и /? = 0. Наконец, операция сбро-
са 3 при реализации функции И может зависеть от Л, если про-
Входы S и R при
реализации функции
/ЛИ Воздействуют на оба
Выхода ВиВ (приор и -
те та нет) S1 R2 щ 2 о
31 1Q
R2 2Р
Приоритет S
Sf 2Q
R2 1Q
31 R2 2GL /<2
О о ао Qa
О'! О 1
1 О ТО
1 i о а
S Воздействует на О._
В Воздействует на Ц
Л воздействует на Р
В воздействует на О,
s еу 10 1Q
о о \о Qo
0 1 0 1
10 1 о
11 0 1
Приоритет В
—м/л а
---(12/fR Q
Выходы Q и 0. зави-
сни? от SR и SR
Gf/2S 62/1R g Q
О О Ro Qo
О 10 1
f 0 10
' 1 % %
Рис. 2 55. Варианты возможных взаимосвязей S/? (установка — сброс).
Qg и Qo — содержание памяти в операции установки или сброса.
исходит инвертирование (черта над цифрой 2). Это значит, что
сигнал 7? при установке не должен быть активным. Когда сигнал
7? = 1, то для возврата элемента памяти в исходное состояние
сигнал 5 должен быть равным 0, т. е. неактивным. Описанные
возможные ситуации взаимозависимостей сигналов пуска и
сброса иллюстрирует таблица истинности на рис. 2.55.
В триггерах существуют и командные зависимости, посколь-
ку они вообще свойственны элементам памяти. Смысл команд-
ного или управляющего сигнала в том, что он освобождает триг-
гер для приема информации.
146
Глава 2
Выше уже было сказано, что счетчики позволяют загружать
внутренние триггеры двоичной информацией, которая поступает
на параллельный информационный вход. Счетчики такого рода
позволяют производить подсчет по команде тактового сигнала
и вводить параллельный поток двоичной информации. Для это-
го схема имеет специальный так называемый модовый вход;
поступающий через него сигнал определяет режим работы —
счет или ввод потока с информационного входа. Соотношение
сигналов на этом входе и сигналов на других входах, а также
их влияние на реализуемые функции можно также установить
по условным обозначениям функций элементов на схеме. Функ-
ция отрицания используется в тех случаях, когда по команде с
входа требуется инвертировать полярность сигнала на выходе.
Для обозначения этой функции на схеме у входа элемента ста-
вится буква N и цифра, которая указывает номер управляемого
выхода.
Внутренние взаимосвязи элементов схем — это так называе-
мые перекрестные взаимозависимости, свойственные счетчикам
и сдвиговым регистрам. Они исключают необходимость органи-
зации внешних межэлементных связей. Условным обозначением
внутренних взаимосвязей служит большая латинская буква Z
и цифра рядом с ней; они ставятся на схеме у выхода элемента
и означают, что данный выход оказывает влияние на вход, но-
мер которого указывает цифра.
Наконец, существует и адресная зависимость, используемая
в запоминающих устройствах и в других логических элементах.
Селектирование нужного кодового слова, необходимого для вво-
да и считывания информации в запоминающем устройстве, за-
висит от сообщенного ему адреса. В этом и состоит адресная
зависимость операции селектирования. Более подробно адрес-
ная зависимость будет рассмотрена в гл. 2 следующего тома.
Чтобы исключить возможные ошибки и неясности на структур-
ных схемах логических устройств, условные обозначения взаи-
мозависимостей должны строиться по определенным правилам.
Они состоят в следующем:
1. Вход или выход, который оказывает воздействие, обозна-
чают буквой, рядом с которой ставится цифра. На одном
и том же блоке эта цифра не должна применяться на обо-
значениях других воздействующих входов или выходов.
2. Вход или выход, который подвергается воздействию,
обозначается той же цифрой, что и воздействующий вход
или выход.
3. Если взаимозависимость между воздействующими входа-
ми и выходами, с одной стороны, и подвергающимися воз-
действию входами и выходами — с другой, наступает лишь
в случае, когда внутренние воздействующие входы и вы-
Логические схемы и области их применения
147
ходы неактивны, то над цифрой у зависимого входа или
выхода ставится знак минус (так, например, цифра 1 по-
лучает дополнительное обозначение 1).
4. Если данному зависимому входу или выходу уже придан
дополнительный символ (буквенное условное обозначе-
ние), то цифра, обозначающая номер воздействующего
входа или выхода, ставится перед буквой. Пример: на схе-
ме мультивибратора среди прочих обозначены буквами
входы С и S (тактовый и информационный). Пусть вход С
оказывает воздействие на вход 5. Вход 5 обозначен но-
мером 1. Тогда эта единица ставится и перед буквой S;
так получаем условное обозначение 1S.
5. Если данный вход или выход подвергается воздействию
нескольких других входов или выходов, то у этого входа
или выхода ставится несколько цифр, разделенных запя-
тыми. Временная последовательность (чередование) воз-
действий определяется порядком расположения цифр. При
этом левая крайняя цифра является доминантой.
6. Если одна и та же буква вынужденно придана двум воз-
действующим входам или выходам, то одному из этих
символов дополнительно придается большая буква А.
Если этой буквы нет, то следует считать, что обозначен-
ные одинаковой буквой воздействующие входы или выхо-
ды взаимосвязаны между собой логической функцией
ИЛИ.
7. Чтобы дополнительный функциональный символ не был
ошибочно принят за другое обозначение на схеме или
когда неясен его смысл, цифру можно заменить, напри-
мер, буквой греческого алфавита.
Приведенные правила логически вытекают из практики при-
менения условных обозначений и получились как бы сами со-
бой. Но даже если их не знать, то и тогда в большинстве слу-
чаев можно все-таки прийти к правильной интерпретации схем.
Заметим попутно, что для этого надо хорошо знать функции,
искомые при чтении схем. При незнании их интерпретация схем
для тех, кто не знаком с условными обозначениями МЭК, будет
весьма затруднительна. Поэтому далее при рассмотрении циф-
ровых функций мы в целях тренировки будем пояснять симво-
лику МЭК.
2.37. Обозначения комбинированных функций
на структурных схемах
В томе 1 настоящего курса структурные схемы уже фигу-
рировали. Было указано, что с помощью структурных схем
можно наглядно отобразить процессы в пределах даже одной
148
Глава 2
функции. Хотя структурные схемы вряд ли будут применяться
для отображения элементарных (базовых) функций, нам все-
таки представляется целесообразным рассмотреть несколько та-
ких структурных схем. Они легки для восприятия и очень по-
могут при рассмотрении более сложных функций; без них вряд
ли можно обойтись.
При анализе сложных функций очень важно проследить за
последовательностью частных операций (алгоритмом), а это
очень хорошо можно отразить с помощью структурной схемы.
Л, В А, В
Рис. 2.56. Схема реализации функции
И для логической 1.
Рис. 2.57. Схема реализации функции
ИЛИ для логической 1.
На рис. 2.56 изображена структурная схема логической
функции И. На схеме видно, что условное изображение опера-
ции решения (ромб) дает ответ на вопрос, являются ли А или
В единицей. Если и А, и В таковыми являются (оба да), то
условие А = 1 и В=Л выполнено. Если А = 0, или В = 0, или, на-
конец, и А = 0, и В = 0, то, очевидно, справедливо А+В = 0. Это
утверждение совпадает с данными таблицы истинности для ло-
гического элемента И. Структурная схема логической функции
ИЛИ показана на рис. 2.57. И здесь условным изображением
задается вопрос, является ли А или В или оба единицей. Если
А = 1, или В = 1, или оба дают единицу (оба да), то и здесь
справедлива запись А-\~В = \ (истинны). Если А=0 и В = 0
(т. е. ответ на поставленный вопрос отрицательный), то тогда
справедливо А-В = 0. В принципе структурные схемы на
рис. 2.56 и 2.57 мало отличаются друг от друга. Но есть разли-
чие в ответах, к которым пришли в отношении переменных А
и В.
На рис. 2.58 приведена структурная схема компаратора.
Видно, что если А и В одинаковы по логическому значению
Логические схемы и области их применения
149
(т. е. оба 1 или оба 0), то тогда А = В. Если же 4 = 0, В = 1 или
<4 = 1, а В = 0, то тогда ответ имеет вид АфВ. Все это соответст-
вует таблице истинности для компаратора. Функцию элемента
памяти как разновидности триггера также можно изобразить
структурной схемой. Такая схема показана на рис. 2.59, она
описывает триггер типа SR. И здесь символы решения проводят
опрос входных переменных. Если на вопрос, является ли 3 еди-
А,В
Рис. 2.58. Схема реализации функции
сравнения.
Рис. 2.59. Схема реализации функции
памяти (регистр SR).
ницей, следует ответ «да», а на вопрос, является ли R едини-
цей, следует ответ «нет», то это приводит к срабатыванию триг-
гера (Q=l). Если справедливо 3 = 0 и R = l, то произойдет
сброс триггера в исходное состояние (Q = 0). Если обе входные
переменные есть 1, то триггер не среагирует.
На рис. 2.60 показана структурная схема триггера, который
срабатывает (запускается или сбрасывает) только нарастающим
фронтом тактового импульса (Г=^). В случае когда 3=1 и
/? = 0, положительный ответ на вопрос Т=\ приведет к сбросу
триггера. Если 3 = 0 и /?=1, то в момент нарастания тактового
импульса произойдет сброс. Такой же структурной схемой изо-
бражаются триггеры типов JK и D, которые рассмотрены в сле-
дующей главе.
Если внимательно рассмотреть структурные схемы, то мож-
но увидеть, что в последовательности элементарных логических
функций существует определенный порядок. Вероятно, именно
поэтому такими структурными схемами часто отображаются
функции элементов, которые должны реализовываться в строго
150
Глава 2
определенной последовательности. Впрочем, об этом уже гово-
рилось. Эго отчетливо видно по элементарным процессам, про-
текающим по заданной программе (программируемые функции).
Определенную последовательность можно увидеть и в чередо-
вании элементарных операций, управляемых ключевым уст-
ройством. Как правило, операции совершаются последовательно.
Рио. 2.60. Схема реализации функции
памяти с синхронизацией (SRT-триггер).
Рис. 2.61. Диаграмма последова-
тельности состояний SRT-тригге-
ра.
б’Л, т
Из структурной схемы логических элементов И, ИЛИ и ком-
параторов может показаться, что сначала реализуется опрос
4 = 1, а затем опрос В = 1. В действительности, однако, это не
так. Внутри самого элемента эти две операции протекают поч-
ти одновременно. Если вообще здесь можно говорить о после-
довательности, то вполне возможно, что сначала совершается
опрос В = 1 и затем опрос 4 = 1. Четко выраженная последова-
тельность операций прослеживается на структурной схеме SRT-
триггера. (Триггер с входами установки, сброса и синхрониза-
ции.) Сначала должен появиться тактовый импульс, и затем уже
следует опрос о том, какую информацию несут входы — инфор-
мационный и сброса.
На последовательность элементарных операций указывают и
так называемые диаграммы состояний, рассмотренные в томе 1
Логические схемы и области их применения
151
настоящего курса. Состояния на схемах имеют буквенные обоз-
начения с цифровыми индексами, заключенными в кружок. На
линиях, соединяющих обозначения состояний, указываются ус-
ловия, при которых должен совершиться переход из одного
состояния в другое.
Если изобразить диаграмму состояний SRT-триггера, то она
получит вид, показанный на рис. 2.61. Исходным является со-
стояние покоя КО, за ним (после операции Т) наступает состоя-
ние К2, когда совершается опрос, активен ли сигнал 5 или нет.
Если ответ утвердительный, т. е. если 3 активен, то следует
ответвление на КЗ. Если сигнал 3 неактивен, то следует ответ-
вление на К4. Если сигналы 3 и К неактивны, то это приводит
к запуску мультивибратора. Если R активно, а 3 неактивно, то
далее последовательность через К2 и К4 приводит к «сбросу».
Видно, что диаграмма состояний во многом совпадает со струк-
турной схемой.
2.38. Серия быстродействующих КМОП-элементов 74НС
Как было отмечено в томе 1 настоящего курса, быстродей-
ствие элементов КМОП-логики меньше, чем ТТЛ. Однако по
сравнению с элементами ТТЛ у элементов КМОП-логики мень-
ше рассеяние в статическом состоянии, поэтому элементы
КМОП-логики применяются в системе, где требуется обеспе-
чить минимальное потребление энергии.
Впервые элементы КМОП-логики появились в начале 70-х го-
дов, но и сейчас технология их продолжает совершенствовать-
ся. Многие фирмы-изготовители улучшают свойства этих эле-
ментов, в особенности быстродействие. В настоящее время раз-
работчики микроминиатюрной радиоэлектронной аппаратуры
уже имеют в своем распоряжении, правда в ограниченных ко-
личествах, быстродействующие логические элементы КМОП-
технологии. Это серия элементов 74НС. Свойства таких эле-
ментов почти такие же, как элементов ТТЛ. Элементы двух
серий совместимы между собой и по проводимости, поэтому в
одной конструкторской разработке можно применять элементы
ТТЛ и КМОП-логики серии 74НС. Взаимная замена элементов
LS-ТТЛ и 74НС-МОП может привести к трудностям, прежде
всего в связи с разными напряжениями логических уровней. Это
значит, что при подключении элементов серии 74НС к элемен-
там LS-ТТЛ может потребоваться преобразование уровней ло-
гических сигналов. Поэтому без крайней нужды применять
совместно элементы этих двух серий не рекомендуется. К дан-
ной проблеме мы еще вернемся.
В технологии логических элементов серии 74НС использо-
ван новый элемент, так называемый «кремниевый ключ», являю-
152
Глава 2
щийся дальнейшим усовершенствованием КМОП-логики. Крем-
ниевый ключ уже применяется в микропроцессорах (например,
в микропроцессоре NSC800) и других периферийных устройст-
вах ЭВМ фирмы National Semiconductor (NS).
Логические элементы серии 74НС в настоящее время изго-
тавливаются несколькими фирмами, ведущими в КМОП-техно-
логии, такими, например, как NS, RCA, Motorola и Philips. Уже
выпускаются более ста различных по функциям БИС и сверх-
БИС, в том числе и заменяющие элементы старых серий 4000
и 4000В. Фирмы — изготовители микроэлектронных логических
элементов считают, что логические элементы серии НС к концу
80-х годов станут самыми распространенными и что на их базе
будут разработаны периферийные устройства и микропроцессо-
ры КМОП-логики. Что касается стоимости, то, как ожидается,
в связи со значительным сокращением габаритов кристаллов
(чипов) микросхемы новых серий, в том числе БИС, будут кон-
курентоспособными с аналогичными ИС ТТЛ.
При решении вопроса о целесообразности использования эле-
ментов серии 74НС при разработке ИС средней и большой
интеграции важнейшими факторами являются компактность
конструкции, ее масса и пониженная чувствительность к внеш-
ним помехам.
2.39. Некоторые свойства базовых элементов 74НС
Благодаря большей плотности размещения активных эле-
ментов и соединений в одном кристалле элементы серии 74НС
работают при меньшем напряжении питания, чем элементы се-
рии 4000 КМОП-логики. Оно может быть в пределах от +3 до
+6 В, т. е. в среднем +5 В. Такое напряжение уже в течение
ряда лет используется в схемах ТТЛ и в микропроцессорах
NMOS- и HMOS-технологии. Для элементов КМОП-логики при-
нято напряжение питания 5 В, что позволяет обеспечить взаимо-
заменяемость систем питания схем КМОП-логики и ТТЛ.
Несовместимость по напряжениям логических уровней 74НС-
и ТТЛ-элементов выбрана умышленно. Как сказано выше, при-
менять совместно элементы той и другой серии без специаль-
ных мер нельзя. Особенно сложен переход от элементов LS-ТТЛ
к элементам серии 74НС по высоким логическим уровням. Для
этой цели среди изделий фирм имеются специальные переходные
элементы, позволяющие реализовывать такие переходы.
Предельные параметры некоторых микросхем серии 74НС
даны в табл. 2.3. Максимальное напряжение питания 7 В, ми-
нимально допустимое — 0,5 В. Напряжения выше и ниже ука-
занных могут вызвать разрушение микросхемы. Приведенные
Логические схемы и области их применения
153
Таблица 2.3. Предельные значения параметров микросхем серии 54/74 НС
(быстродействующие КМОП-элементы)
Параметр Минималь- ное значение Максималь- ное значение Единицы измерения
1)сс Напряжение питания (UB) Ui, Uu Напряжение входа и выхо- да Ts Температура хранения Ра Мощность рассеяния Tl Температура нагрева ввода при пайке (Юс) —0,5 —0,5 —65 7,0 С/ сс 4~ 0,5 150 500 300 В в °C мВт °C
предельные значения справедливы и для входов, и для выходов
элементов в разных функциональных режимах.
В табл. 2.4 даны рекомендуемые рабочие режимы. Выход-
ной ток может принимать значения в пределах ±25 мА. Как и
в других логических микросхемах, в серии 74НС имеется
54-я подгруппа специального (военного) назначения. В таблице
это заметно по показателям допустимых рабочих температур.
Основные параметры микросхем серии 54/74НС приведены
в табл. 2.5. Там даны минимальные и максимальные значения
Таблица 2.4. Рекомендуемые режимы работы микросхем серии 54/74 НС
(быстродействующие КМОП-элементы)
Параметр Минималь- ное значение Максималь- ное значение Единицы измерения
исс Напряжение питания (UB) 3,0 6,0 В
Ui, Uu Напряжение входа и выхо- да 0,0 Усс в
Jvit Выходной ток при сигналах уровней Н и L 0,0 ±25 мА
7 сс Ток при напряжении Ucc логического заземления 0,0 4-50 мА
TOmg Температура окружающей среды у микросхем серии 74НС —40 4-85 °C
Тomg Температура окружающей среды у микросхем серии 54НС —55 4-125 °C
Таблица 2.5. Основные параметры микросхем серии 54/74НС
Минимальные и максимальные значения справедливы в пределах рабочих температур
Ucc=5,0 В±10% (UCC~UB)
Параметр Условия Минималь- ное значение Максималь- ное значение Единицы измерения
Uih Входное напряжение Н £7=0,5 В или Ucc — 0,5 В £7сс=4,5 В мкА £7сс=5,5 В 3,15 3,85 В в
Uil Входное напряжение L Uoh Выходное напряжение Н Uol Выходное напряжение L 1он Выходной ток Н Iol Выходной ток L 7, Входной ток Uи = 0,5 В или Ucc — 0,5 В Ucc = 4,5 В мкА £7сс = 5,5 В Ut = Ucc или потенциал логиче- ского нуля (земля) 1иц< 1 мкА Ui—Ucc или потенциал логиче- ского нуля (земля) Iuit< 1 мкА Ui=Ucc или потенциал логиче- 54НС ского нуля (земля) Uu-=Ucc -0,8 В 74HC [/(= Ucc или потенциал логиче- 54НС ского нуля (земля) Уц=0,4В 74НС Ui — Ucc или потенциал логиче- ского нуля (земля) Ucc—0,05 —3,4 —4,0 3,4 4,0 0,9 1,10 0,05 ±1,0 в в в в мА мА мА мкА
foz Выходной ток в неопре- Uuii = Ucc или потенциал логиче- ±1,0 мкА
деленном состоянии ского нуля (земля)
(трехстабильный вы-
ход)
(
SSI 2 мкА
Промежуточный каскад/триг- 4 мкА
гер 25 °C
MSI/каскад управления 8 мкА
Icc Потребляемый ток Ui=Ucc или по- 1 SSI 20 мкА
тенциал логиче- Промежуточный каскад/триг- 40 мкА
ского нуля (зем- гер 85 °C
ля), выход не- MSI/каскад управления 80 мкА
нагруженный SSI 40 мкА
Промежуточный каскад/триг- 80 мкА
гер 125 °C
MSI/каскад управления 160 мкА
156
Глава 2
входных и выходных напряжений, входных и выходных токов.
При высоком уровне (уровень Н) напряжение в заданных таб-
лицей условиях может быть 1,6 В, а при низком уровне (уро-
вень L) — 1,05 В в отсутствие нагрузки. Из табл. 2.5 видно, что
на выходе ток нагрузки может быть равен потребляемому току
(4 мА).
Рис. 2.62. Зависимость потребляемой мощности от частоты синхронизации
(тактовой частоты) системы на элементах ТТЛ и КМОП-логики.
200 элементов, 150 счетчиков, 150 полных сумматоров. Каждый выход нагружен на кон-
денсатор емкостью 50 пФ.
Интерес представляет зависимость потребляемой мощности
от тактовой частоты системы. Приведенная кривая относится к
системе, состоящей из 200 вентильных элементов, 150 счетчи-
ков, 156 полных сумматоров. Все выходы нагружены на емкость
50 пФ (рис. 2.62). Из рис. 2.62 отчетливо видно, что если кон-
струируемая система должна удовлетворять требованиям огра-
ниченного теплорассеяния, то предпочтение по показателю по-
требляемой мощности следует отдать элементам серии 74НС.
На рис. 2.63 для сравнения приведены характеристики по-
мехозащищенности микросхем серии 74НС и ИС ТТЛ. Для ИС
ТТЛ пороговое напряжение помех при высоком уровне сигнала
равно 0,7, а при низком — 0,4 В.
Что касается элементов серии 74НС, то у них, как это видно
Логические схемы и области их применения
157
Рис. 2.63. Сравнительные характеристики помехозащищенности микросхем се-
рии 54/74 НС и ИС ТТЛ.
из табл. 2.5, помехозащищенность зависит от рабочего напря-
жения. При напряжении логического сигнала высокого уровня-
5 В напряжение помехи равно 1,4 В, а при низком уровне сиг-
нала равно 0,95 В. Из графика видно, что элементы обоих ти-
пов (74НС- и 74LS-TTJI) можно применять совместно, правда-
путем перекрестного включения, так как уровень Н элемента
LS-ТТЛ может быть «очень низким» для элемента 74НС.
На рис. 2.64 дана зависимость между напряжением и током?
на выходах элементов обоих типов. Наконец, в табл. 2.6 приве-
дены средние значения временных задержек для ключевых эле-
ментов И-НЕ и восьмизвенной согласующей схемы на элемен-
тах 74LS, 74С и КМОП-4000. Для сравнения в таблицах приве-
дены также максимальные частоты работы декадных счетчиков
на элементах обеих серий. Как следует из таблиц, по параметру
временных задержек элементы 74НС благоприятнее 74LS. Счет-
чик на КМОП-элементах 74НС обладает большим быстродей-
ствием, чем такой же счетчик на элементах LS-ТТЛ. КМОП-эле-
менты 74НС, как и обычные элементы КМОП, на входах
имеют шунтирующие диоды, которые служат защитой от раз-
рядов статического электричества.
60
Рис. 2.64. Зависимость выходного тока от напряжения на выходе для мик-
росхем 74НМ и 74LS.
а —выход в режиме втекания тока (в мА); б — выход в режиме вытекания тока (в мА).
Таблица 2.6. Временные и частотные свойства микросхем 74НС, 74LS, 74С и КМОП-4000
Функция Параметр КМОП тип 74НСХХ значение Bip тип 74LSXX значение КМОП тип 74СХХ значение КМОП тип а CD4000 значение Едини- цы из- мерения
Элемент И-НЕ tp — время задержки раснро- 74НС00 10 74LS00 10 74С00 35 CD4011B 105 нс
странения
Декадный де- tp — время от тактового им- 74НС160 20 74 LSI 60 18 74С160 230 CD40160B 230 нс
лнтель пульса до момента выхода
tp — время от тактового нм- 20 20 270 270 нс
пульса до сброса
/макс — максимальная тактовая 35 32 4,0 4,0 МГц
частота
Восьмиразряд- tP — время от входа до выхо- 74НС244 11 74LS244 12 74С244 40 CD4503B 65 НС
ный промежу- да
точный каскад tn — время от третьего входа 15 15 45 80 нс
установки до выхода в не-
определенном состоянии
tn — время от третьего входа 15 20 50 95 нс
установки до выхода сигна-
ла уровня Н или L
Глава 3
ЭЛЕМЕНТЫ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
3.1. Введение
В предыдущей главе элементы памяти как устройства, спо-
собные хранить цифровую информацию, уже упоминались. Эле-
менты памяти необходимы прежде всего в системах с последо-
вательной обработкой информации, где они позволяют регистри-
ровать результаты промежуточных этапов обработки. Элементы
памяти могут существовать и как самостоятельные устройства.
При этом, как правило, они используются большими группами,
называемыми регистрами на п бит, где п — число ячеек па-
мяти.
В одном регистре можно записать двоичную последователь-
ность, представляющую двоичное число. Однако и отдельному
биту можно придавать самостоятельное значение. Так, напри-
мер, в одном регистре можно записать ситуацию на железной
дороге с несколькими поездами (имеется в виду модель). Со-
стояние на каждом участке дороги можно представить в реги-
стре одним битом. Если на данном участке поезд есть, то бит
получает значение, например, логической 1. Если на этом уча-
стке поездов нет, то бит получает значение логического 0. В про-
мышленной электронике один бит в регистре может отражать,
например, состояние какого-либо элемента или регулирующего
устройства.
Однобитные регистры разных модификаций применяются не
только в дискретной цифровой технике, но и в ЭВМ, где они
служат для записи данных в блоке управления арифметически-
ми операциями. Различают знаковые регистры, регистры пере-
дачи, регистры паритетности и т. д. При появлении прерываний
в программе управления ЭВМ соответствующая информация
записывается регистром и затем может анализироваться. Ре-
гистр с ячейками памяти на один или на несколько байтов
(1 байт = 8 бит) является составной частью арифметического
блока ЭВМ, с помощью которого записываются текущие вход-
ные данные и получаемые результаты. Другие регистры выпол-
няют в ЭВМ функции адресаторов и программных счетчиков.
При вводе данных регистры могут использоваться для запоми-
нания положений клавишей на пульте управления; в регистр
'можно вводить также цифро-буквенную информацию, преобра-
Элементы запоминающих устройств
161
зованную в двоичную последовательность. Наряду с регистрами
для записи одиночных бит или групповых (многобитовых) по-
сылок существуют и так называемые регистровые большие ЗУ.
Современные твердотельные ЗУ в микросхемах обладают
емкостью памяти в несколько тысяч бит. В качестве примера
можно назвать ЗУ с прямым доступом к записанной информа-
ции (сокращенно в технической литературе на английском язы-
ке их называют RAM — Random Access Memory). Эти ЗУ обыч-
но выполняются из элементов МОП-логики; их можно разде-
лить на две категории: статические и динамические. В статиче-
ских ЗУ ячейками памяти служат триггеры, а в динамических
ЗУ — внутренние емкости управляющего электрода МОП-тран-
зистора. Такие ЗУ периодически должны «освежать» свою па-
мять, так как емкости со временем вследствие утечки теряют
заряд, т. е. теряют и записанную информацию. Более подробно
большие ЗУ будут рассмотрены в гл. 2 тома 3 настоящего кур-
са. Элементы памяти используются и в счетчиках для регистра-
ции предыдущего результата при счете вверх или вниз.
В этой главе будет рассмотрено несколько наиболее типич-
ных интегральных микросхем запоминающих устройств на триг-
герах, которые часто применяются в цифровой технике.
3.2. RS-триггеры
При рассмотрении комбинированных логических функций,
реализуемых на элементах И, ИЛИ, И-НЕ и ИЛИ-HE, было
показано, как из этих элементов можно собрать триггер. Триг-
гер такого типа называют RS-триггером (Reset — сброс, Set —
установка); здесь речь в принципе будет идти о мультивибрато-
рах с двумя устойчивыми состояниями — установки и сброса.
Триггер на элементах И-НЕ представлен на рис. 3.1, а. Как
уже было показано в гл. 2, двухстабильный триггер вводится
в состояние логической 1 с помощью элемента И-НЕ, когда на
входы установки S и сброса R поступают сигналы низкого уров-
ня L. Это важно, поскольку означает, что вводить триггер в
состояние установки при определенных условиях можно также,
воздействуя на входы R и S сигналами высокого уровня от ло-
гических элементов И-НЕ или от элементов ИЛИ-НЕ.
Триггер же, состоящий из двух элементов ИЛИ-HE, вводится
в состояние установки //-активными сигналами на обоих вхо-
дах— установки и сброса. Пример триггера на элементах ИЛИ-
НЕ приведен на рис. 3.1,6, а эксперименты с таким триггером
описаны в гл. 2, разд. 2.15. Триггером на элементах ИЛИ-НЕ
можно управлять, используя ключевые элементы И-НЕ или
ИЛИ-НЕ, на входы которых подаются L-активные сигналы. Для
этого уровень на выходе ключевого элемента должен быть вы-
Фун к ц ион аль на л
таблица
Рис. 3.1. RS-триггер на элементах И-НЕ (а) и ИЛИ-HE (б).
Из функциональных таблиц видно, что элемент И-НЕ может управляться сигналами L,
а элемент ИЛИ-HE — сигналами Н.
Q(L) ОЛЮ
Рис. 3.2. Установка и сброс RS-триггера на элементах И-НЕ (Л'З и Л'4).
Элементы запоминающих устройств
163
соким. Здесь мы ограничимся лишь рассмотрением возможно-
стей введения RS-триггера в состояние установки и сброса с
помощью сигналов от логического элемента И-НЕ.
Триггер на элементах И-НЕ, показанный на рис. 3.2, вво-
дится в состояние логической 1, когда переменные Д, В и С
одновременно имеют высокий уровень (функция И). Сброс про-
исходит, если высокий уровень имеют переменные D, Е и F. То
же самое осуществляется и в RS-триггерах с входными элемен-
тами ИЛИ-HE, но с тем лишь отличием, что сброс происходит,
когда высокий уровень имеет хотя бы одна переменная.
На практике триггеры управляются (ввод — сброс) с по-
мощью тактовых (синхронизующих) сигналов. Здесь имеются в
виду триггеры, образующие регистры. Нетрудно представить
себе ситуацию, когда цифровая информация с собирательной
шины, согласно расписанию работы какой-то установки, должна
вводиться в определенный момент времени в ЗУ на регистрах.
Тогда переменные на входах установки и сброса данного триг-
гера будут представлять собой соответственно тактовый сигнал
2ct и сигнал данных Dn.
3.3. Односторонняя и двусторонняя запись информации
в RS-триггере
Записывать цифровую информацию в триггер тактовыми
сигналами 2ct можно двумя способами — односторонним и дву-
сторонним. При одностороннем способе триггер сначала сбра-
сывается в нулевое состояние, а уже потом в него вводится но-
вая информация. На рис. 3.3. показаны структурная и принци-
пиальная схемы реализации односторонней записи.
Видно, что L-активный сигнал 2ct(L), поступающий на вход
сброса, возвращает триггер в исходное состояние 0. Затем под
действием //-активного сигнала 2ct (Н), полученного в резуль-
тате обращения сигнала L, вводится сигнал с шины D. Переход
сигнала с шины в регистр произойдет, если вход сброса тригге-
ра свободен. Другими словами, этот вход незадолго до ввода
должен получить высокий уровень Н. Возможность ввода сиг-
нала обеспечивается тем, что сигнал 2ct(H) из-за задержки
поступает немного позже, чем сигнал 2ct (L).
Задержка, создаваемая в процессе обращения сигнала, ока-
зывается достаточной для достижения желаемого эффекта, по-
тому что N2 и ТУЗ взаимно компенсируют друг друга. Чтобы
ввести в триггер информацию с шины данных, сигнал 2ct дол-
жен следовать за сигналом Q(H) на выходе, в то время как сиг-
нал на выходе Q(L) сначала сохраняет низкий уровень, а за-
тем, когда сигнал сброса 2ct (L) исчезает, следует за вводи-
164
Глава 3
мым сигналом. Тактовый сигнал 2ct(H), как это вытекает из
сказанного ранее, должен быть выделен из сигнала 2ct(L).
На рис. 3.4 приведена временная диаграмма процессов вво-
да информации и сброса в элементарном RS-триггере. Видно,
что после прихода сигнала установки или сигнала сброса сра-
батывает задержка длительностью, достаточной для двух обра-
щений. Триггер окончательно принимает информацию по исте-
чении этой задержки. Это действительно так, потому что сигнал
установки или сброса должен претерпеть два обращения N1 и
N2 для того, чтобы на данном входе эффект был таким же, ка-
кой создается входным информационным сигналом.
На рис. 3.5 приведена временная диаграмма односторонне
управляемого триггера. Тактовый сигнал 2ct(L) поступает рань-
ше и приводит к сбросу. После задержки в одно обращение
поступает вводимый сигнал 2ct (Н). В тот же самый момент
(т. е. после задержки) сигнал низкого уровня на выходе Q(L)
обращается в сигнал высокого уровня N2. Вход освобождается
для вводимого сигнала лишь после двух обращений сигнала
(N3 и ЛИ) на выходе Q. Сигнал высокого уровня на выходе Q
за время 2ct повторяет сигнал D на информационном входе и
его запирание может наступить лишь после того, как исчезнет
/?' т
Q.(L) Q(H)
Zd(H)
T PR R
8
Рис. 3.3. Односторонний (а) и двусторонний (б) ввод информации в RS-
триггер.
Приведены также структурные схемы триггера.
166
Глава 3
2сЦС)
Рис. 3.4. Временная диаграмма установки и сброса RS-триггера.
Новое положение триггер принимает после двух задержек инвертирования.
сигнал 2ct(Н). В этом интервале времени триггер информации
не содержит.
Как говорилось выше, наряду с односторонним способом
ввода информации в триггер существует и так называемый
двусторонний, или двойной, способ. Структурная схема реали-
зации этого способа показана на рис. 3,3, б. Чтобы ввести в
триггер информацию с шины данных, управляя тактовым сиг-
налом 2с/, кроме двух элементов И-НЕ, включенных соответ-
ственно в цепи входов ввода данных и сброса, надо иметь еще
один элемент для инвертирования информационного сигнала.
Если информационный сигнал сам по себе имеет две полярно-
сти, то дополнительное инвертирование не требуется. Будем
считать, что информаци-
онный сигнал на входе D
в момент времени 2 ct
имеет высокий уровень Н.
Тогда на входе установки
будут существовать две
переменные, которые име-
ют высокий уровень. Это
означает, что сигнал на
выходе N3 будет иметь
низкий уровень L. Поэто-
му уровень на выходе Q
триггера будет высоким.
С другой стороны, на вхо-
де сброса сигнал 2ct име-
ет низкий уровень и вво-
димый сигнал тоже низ-
2ct(H)
Q(L)
Q(H)
(? Н'ё —
действительны
Рис. 3.5. Задержки сброса и установки од-
носторонне управляемого RS-триггера.
См. схему на рис. 3.3, а
Элементы запоминающих устройств
167
кого уровня. Поэтому выход N4 сохраняет высокий уровень Я.
Поскольку триггер по входу сброса N2 реагирует только на
L-активный сигнал, то в описанной ситуации сброса не произой-
дет. Если по линии данных подать сигнал Q(A), то на выходе
AZ3 будет сигнал уровня Я, а на выходе N4 будет сигнал уров-
ня L. Теперь и на входе сброса триггера (Я2) уровень станет
низким, и, следовательно, Q(L) получит значение логической 1,
a Q(H)—значение 0. Триггер вернулся в нулевое состояние в
соответствии с информацией с линии данных D.
При двустороннем спо-
собе ввода данных с ис-
пользованием тактового
сигнала триггер прини-
мает информацию уже на
переднем фронте импуль-
са, но после задержки, со-
ответствующей трем ин-
вертированиям импульсов
(ЯЗ, Я1 и Я2). Как вид-
но из рис. 3.6, информа-
ция после трех инвертиро-
ваний остается стабиль-
ной на двух
Q(H) и Q(L)
выходах Рис. 3.6. Задержки установки двусторонне
и может управляемого RS-триггера.
подвергаться дальнейшей
обработке. Заметим здесь, что блокировка схемы наступит лишь
после прохождения сигнала 2d. Если сигнал 2d неактивен, то
сигнал на входе данных уже не оказывает влияния на состояние
триггера. RS-триггер, выполненный в виде интегральной схемы,
обычно содержит логические элементы И-НЕ, которые реали-
зуют функции памяти, ключей установки и сброса. Эти же функ-
ции можно реализовать с помощью элементов ИЛИ-HE, но тог-
да на входах установки и сброса надо использовать L-активные
переменные. Элементы И-НЕ, из которых построены триггеры,
обычно дополняются еще двумя входами. Это позволяет осуще-
ствлять ввод данных и сброс триггера независимо от информа-
ции, поступающей на другие входы.
Дополнительные входы триггера называют входами предус-
тановки и предсброса. Их можно использовать, например, для
того, чтобы перевести триггер регистра в состояние 0 или 1 до
начала обработки сигнала. Особенно полезной эта мера может
оказаться при включении напряжения питания, потому что бы-
вают ситуации, когда невозможно заранее предсказать, в каком
состоянии окажется триггер. Для надежности непосредственно
после включения напряжения питания на триггер автоматиче-
ски подаются импульсы предустановки и сброса, которые пере-
водят его в желаемое состояние.
6
Рис. 3.7. RS-триггер с несколькими входами установки и сброса (а) и его
структурная схема (б).
Элементы запоминающих устройств
169
Выше мы исходили из того, что сигнал вводится в триггер
от единственного источника, а для управления используется
тактовый сигнал 2ct. В триггер могут, однако, вводиться сиг-
налы и от нескольких источников, как показано на рис. 3.7.
Структурная схема такого устройства приведена на рис. 3.7,6.
Видно, что число ключей установки и сброса увеличено до 3.
К ключам можно подводить несколько линий, с которых инфор-
мация может вводиться в разное время. Способ ввода данных
может быть и двусторонним и односторонним. При этом единст-
4
4
4
Oct Jet 2ct 3d 4ct Set Set 7ct t
Рис. 3.8. Последовательная работа RS-триггера.
В моменты Oct, let и 2ct записывается информация от источника D\, в моменты 3d
и 4ct — от источника D2 и в моменты 5ct, 6ct и 7ct — от источника D2
венный триггер можно использовать для записи информации,
поступающей с разных линий и в разное время. Временная ди-
аграмма процесса последовательной записи информации приве-
дена на рис. 3.8. Видно, что информацию Dx можно записывать
(вводить в регистр) в интервале времени от Oct до Зс/; следую-
щую информацию D2 можно записывать в интервале от 3ct до
5ct и, наконец, информацию D3 — в интервале от 5ct до 7ct. При
дальнейшей обработке информации, естественно, следует иметь
в виду, что для записи она поступает с определенными интерва-
лами. Микросхема 74LS279 на рис. 3.9 содержит четыре триг-
гера. Там же указаны назначения выводов и приведена функцио-
нальная таблица. Из таблицы видно, что сигнал на выходе Q
имеет высокий уровень, когда на вход S подается сигнал низкого
уровня L, На том же выходе сигнал получается низкого уровня,
когда сигнал низкого уровня на входе R. В случае если сигналы
на обоих входах имеют низкий уровень, триггер оказывается в
состоянии псевдостабильности. Это означает, что высокий уро-
170
Глава 3
^5В)
Тактовь/е
импульсы
Очистка (L)
Земля
Функциональная таблица
Входы Выход
S(L) H(L) Ш)
//* H ao H=1
L H H L-0
z/* L L *- Неопределенное ~
Z L H состояние GL и GL (оба
* -триггер с двумя входами
установки В (оба Н)
&о~ состояние в момент уста-
новки или сброса
Рис. 3.9. RS-триггер типа 74LS279.
вень на выходе остается до тех пор, пока низкий уровень су-
ществует на входе установки. На внутреннем выходе Q(L) уро-
вень сигнала тоже высокий, что в принципе придает триггеру не-
устойчивое состояние.
3.4. Четырехбитный регистр из RS-триггеров
с односторонним вводом
На рис. 3.10 приведена микросхема 74LS279 четырехбит-
ного регистра с четырьмя триггерами. Ключи образованы че-
тырьмя элементами И-НЕ микросхемы 74LS00, информация же
поступает от четырех кнопочных выключателей. Тактовые сиг-
налы, управляющие вводом информации, тоже поступают от
кнопочного выключателя (LS). Если кнопками S0—S3 набрать
Элементы запоминающих устройств
171
*58
Команды
ввода
Рис. 3.10. Односторонний ввод информации в 4-битный регистр от 4 пере-
ключателей.
двоичный код, то, нажав на кнопку LS, этот код можно ввести
в регистр. Если теперь поданную на вход информацию убрать
(снять сигналы с входа), то в регистре она сохранится, о чем
будут свидетельствовать четыре светящиеся индикаторные лам-
почки, подключенные к выходам регистра. При срабатывании
выключателя LS регистр переходит в состояние сброса, и за-
тем, в момент, когда выключатель размыкается, происходит за-
пись.
172
Глава 3
3.5. Время установки, время удержания, время сброса,
время перезаписи
В предыдущих разделах уже говорилось о временных за-
держках при вводе сигналов в регистры. Процессы инвертиро-
вания всегда вызывают временную задержку момента установ-
ления состояния триггера. В цифровой микроэлектронике при-
нят целый ряд параметров, характеризующих задержки при
процессах преобразования и обработки сигналов; это требует
некоторых пояснений.
Существует понятие времени установки. Под ним понимает-
ся отрезок времени, необходимый для внутренней обработки
поступившего сигнала до его подачи на элемент записи, осу-
ществляемой с помощью тактового сигнала. В самом триггере
между входом ввода данных и входами установки и сброса, а
также между входом тактовых сигналов и двумя дополнитель-
ными входами (преднабора и сброса) существуют конечные фи-
Время уста-\I Лвремяудер-
ноВления жана я
а
.1^______________
। ^.Стабильность
[ \ Задержи а
установления.
t
D
Стад иль- I
ность ।
Задержка -L |
удержания
В
Рис. 3.11. а—в — время установки и время удержания на временной диа-
грамме.
зические промежутки, которые и вызывают временные задерж-
ки. Если задержка сигнала данных больше, чем задержка так-
тового сигнала, то вводить сигнал данных надо с некоторым
опережением. При этом говорят о положительном времени уста-
новки. Если задержка тактового сигнала больше, чем задержка
сигнала данных, то сигналы данных должны поступать немного
позже. В этом случае говорят об отрицательном времени уста-
новки.
Наряду со временем установки следует рассмотреть еще вре-
мя удержания (hold time). Дело в том, что после появления
Элементы запоминающих устройств
173
фронта тактового импульса может оказаться необходимым на
некоторое время придержать информационный сигнал для того,
чтобы триггер пришел в полную готовность для приема его.
В процессе удержания также возможны и запаздывание, и опе-
режение. Соответственно различают положительные и отрица-
тельные задержки. Если информационный сигнал необходимо
немного задержать перед вводом, то говорят о положительной
i
' I Стабильность
ч। баннь/х
Время ।
^разрешения
о
(L)
А________________
Стабильность В
'^Стабильность В
В
I Время
переприема
8
Рис. 3.12. Время разрешения (п) и время переприема (б) на временной диа-
грамме.
задержке. Если же, напротив, сигнал должен быть послан с
некоторым опережением, то мы имеем дело с отрицательной за-
держкой. Сущность этих понятий поясняет временная диаграм-
ма на рис. 3.11.
Существует также понятие времени сброса. Дело в том, что
при вводе данных в регистр иногда из-за физически обусловлен-
ных задержек возникает необходимость искусственной задержки
тактовых импульсов. На рис. 3.12, а приведена временная диаг-
рамма, которая поясняет сущность этой задержки.
Наконец, имеется еще понятие времени перезаписи, которое
в особенности касается ключевых схем. Рассмотрим сущность
этого понятия на примере схемы ИЛИ-НЕ, в которой информа-
ция с одного входа должна быть передана на другой. На
рис. 3.12,6 эта ситуация представлена графически. Допустим,
174
Глава 3
что сигнал А имеет высокий уровень и, следовательно, приводит
к сигналу низкого уровня L на выходе. Пусть этот сигнал тре-
буется продлить. Для этого хотя бы на один из входов элемен-
та ИЛИ-HE должен поступать сигнал высокого уровня Н. Это
значит, что два сигнала одновременно коммутироваться не мо-
гут. В то время, как один из сигналов уже потерял свою актив-
ность, другой (выходной) сигнал еще не стал активным в такой
степени, чтобы удержать выход на низком уровне L. Отсюда
видно, что время перезаписи — это время между фронтами им-
пульсов, необходимое для полного инвертирования сигнала ис-
ходного уровня.
3.6. Многопозиционные элементы памяти
Регистры можно соединять между собой так, чтобы полу-
чить многопозиционный (многоразрядный) элемент памяти, или
ЗУ, наподобие механического многопозиционного коммутатора.
Такие ЗУ иногда называют мультиплетами. Отдельные тригге-
ры в многопозиционных ЗУ соединяются между собой так, что
только один из них может находиться в состоянии логической 1
(рис. 3.13). При перемене состояния одновременно сбрасывают
один вход установки выбранного триггера и входы сброса всех
остальных триггеров. В результате такой коммутации сигнал на
выходе триггера Q, который имел высокий уровень, вследствие
задержки наложится (наползет) на другие сигналы; как гово-
рят, произойдет перекрещивание сигналов. В технике многопо-
зиционных коммутаторов это явление хорошо известно. В циф-
ровой технике такое наползание импульсов крайне нежелатель-
но. Если в качестве выходных сигналов многопозиционного ЗУ
будут поступать импульсы низкого уровня, то наползание мо-
жет вообще привести к сбою, так как сначала выход, имевший
сигнал низкого уровня, получит сигнал высокого уровня и лишь
после этого уровень сигнала на выбранном выходе станет низ-
ким.
В многопозиционном ЗУ селектирование всегда однозначно,
поскольку активным может оставаться сигнал одного выхода.
Если на входы такого ЗУ одновременно поступают несколько
сигналов, подлежащих записи, то выходы становятся пассив-
ными и никакого селектирования не произойдет (рис. 3.13,а—в).
Если два вводимых сигнала S попеременно следуют друг за
другом, то в течение этого времени сигналы на выходе стано-
вятся пассивными. В этом состоит одно из важнейших свойств
многопозиционных ЗУ. Условное графическое обозначение мно-
горазрядного элемента памяти в системе МЭК показано на
Рис. 3.13. а — схема мультиплета (многовходового триггера); б—его услов
ное обозначение по системе МЭК; в — алгоритм работы.
176
Глава 3
рис. 3.13,6. Видно, что выходы связаны с входами избиратель-
но с помощью функции И.
Рассмотрим для примера процессы на выходе Q(A). Этот
выход активен, если активен сигнал низкого уровня на входе S1,
а сигналы на входах S2 и S3 неактивны (они высокого уровня).
На условном обозначении многоразрядного элемента памяти та-
кая ситуация показана цифрами 5, 6 и 1. Заметим здесь, что
сигналы 5 и 6 приоритетны, т. е. они должны стать неактивными
до того, как сигнал на выходе станет сигналом низкого уровня
под воздействием сигнала на входе S1. В противном случае, как
говорилось выше, произойдет сбой. То же самое можно наблю-
дать и на выходах Qz(L) и
Многопозиционные ЗУ очень часто применяются в комбина-
ции с селектирующими элементами, позволяющими однозначно
выбрать один определенный сигнал из нескольких поступивших
на входы. Селектирующие элементы подробно будут описаны
в гл. 1 тома 3 данного курса. Здесь же рассмотрим пример
многопозиционного ЗУ, работающего в комбинации с многопо-
зиционным переключателем, позволяющим осуществить безоши-
бочное селектирование.
В механическом многопозиционном переключателе наруше-
ние одного контакта или случайное замыкание другого приво-
дят к сбою, который нарастает по мере нарушения контактов.
В электронных цифровых устройствах любое нарушение кон-
тактов приводит к весьма нежелательным последствиям, поэто-
му для их предотвращения применяют специальные электрон-
ные устройства. В многопозиционном переключателе при нару-
шениях контакта до того, как замкнется следующий контакт,
создается состояние неопределенности, что весьма нежелатель-
но. Надежную коммутацию, однако, в таких переключателях
можно все-таки обеспечить даже при некачественных контак-
тах. Для этого после переключателя ставится многопозиционное
ЗУ. Схема такого комбинированного коммутатора показана на
рис. 3.14. Это переключатель режимов работы микропроцессо-
ра. В данном случае имеем следующие четыре режима: выпол-
нение команд автоматическое, выполнение команд шаговое, ре-
жим воспроизведения и режим записи. Каждый из этих режи-
мов устанавливается по команде, поступающей извне. Естест-
венно, что каждая команда и выбранный по ее поступлении
режим должны быть однозначными.
В схеме, приведенной на рис. 3.14, программируемое много-
позиционное ЗУ состоит из трех триггеров, хотя положений пе-
реключателя четыре. В нашем случае можно было обойтись
меньшим числом триггеров благодаря тому, что один из режи-
мов (автоматическое выполнение команд) можно получить пу-
тем комбинации трех других режимов реализации функции
Элементы запоминающих устройств
177
И-НЕ. В режим автоматического выполнения команд переклю-
чатель устанавливается в том случае, когда сигналы трех ос-
тальных режимов неактивны.
Внимательно рассматривая схему, можно заметить, что если
один из триггеров //-активным сигналом переводится в поло-
+ SB
l/4*HEF4OffB
g________
STMOD(L)
А вгло/ч а -
тичесное
выполнение
Леренлю^
чатель т
реэюи-1—1
нов
3аписе ?
f/2*HEF4O1ZB
____________S(H)
__________________3(h)
Шаговое вы-
J полнена e 5
Считыва-\—---
ние S(L) 6
Мультиплет
4
9\
fO
/7
RMOD(L)
2 '—
f/4*HEF4O11B
3(F)
f2
f/2xHEF40f2B
3(H)
10
S(L)
1/4*HEF4OffB
WMOD(L)
5
J/2xHEF401ZB
Рис. 3.14. Схема селектора с мультиплетом для микропроцессора.
жение логической I, то при этом два других триггера перево-
дятся в положение 0. В состоянии, приведенном на схеме, верх-
ний триггер в положении переключателя «шаговое выполнение»
переходит в положение I, а два других одновременно принима-
ют положение 0. В режиме автоматического выполнения все три
триггера переводятся в положение 0, но сигнал автоматическо-
го выполнения опять можно получить путем комбинации трех
остальных сигналов ST(Z,), /?(А) и IF(£).
Разумеется, механический переключатель режимов можно
заменить электронным, позволяющим намного расширить воз-
можности коммутации, при которой для селектирования актив-
178
Глава 3
мым может быть только один сигнал, все же остальные сигна-
лы должны быть неактивными. Как упоминалось выше, встреча-
ются случаи, когда использовать сигналы Q(H) в качестве вы-
ходных нельзя: например, когда логическая 1 исчезает с неко-
торой задержкой, может произойти слияние импульсов.
3.7. SRT-триггеры
Рассматривая выше RS-триггеры, мы видели, как с по-
мощью дополнительных ключевых элементов можно записывать
информацию, осуществлять сброс и управлять с двух сторон.
Компонуя дополнительные ключевые элементы в одном корпусе
вместе с одним или несколькими RS-триггерами, можно полу-
чить ЗУ, которые называются SRT-, JK- или D-триггеры. У та-
ких ЗУ имеются один или несколько входов ввода информации
и один вход тактовых импульсов (его называют также входом
разрешения или очистки). По команде тактового импульса (им-
пульса разрешения) информация вводится в ячейку памяти, где
сохраняется в неизменном виде до поступления очередной
команды (тактового импульса). Это свойство является отличи-
тельным признаком для ЗУ на триггерах.
В свою очередь триггеры подразделяются на две группы:
у одних запись происходит в течение всего периода существо-
вания импульса (триггеры, управляемые уровнем), у других —
только во время перепада уровней импульса (триггеры, управ-
ляемые фронтом). SRT-триггеры в качестве ЗУ часто исполь-
зуются в счетчиках и в сдвиговых регистрах; в обоих случаях
это могут быть как триггеры, управляемые уровнем, так и триг-
геры, управляемые фронтом.
На рис. 3.15 показана схема SRT-триггера второго типа.
В принципе эта схема аналогична RS-триггеру с двусторонними
ключевыми элементами записи, рассмотренными выше. Элемен-
ты У2 и N4 образуют собственно триггер, а АП и N3 — ключе-
вые элементы записи и сброса. Заметим попутно, что входы
ключевых элементов здесь являются и входами триггеров, по-
этому их обозначили S и R. Как это видно на схеме, триггер
имеет еще один дополнительный вход предустановки и допол-
нительный вход очистки, с помощью которых в триггер можно
вводить информацию и осуществлять сброс независимо от пере-
менных на входах S, R и Т.
Из функциональной таблицы и структурной схемы на рис. 3.15
видно, что, когда на дополнительном входе предустановки сиг-
нал имеет низкий уровень, триггер действительно принимает
положение логической 1. И соответственно когда сигнал имеет
низкий уровень на дополнительном входе сброса, триггер при-
нимает состояние логического 0. При этом состояния сигналов
a
И-НЕ относительно сигнала уровня ИЛИ-НЕ относи-
тельно сигнала уровня L
Q(H)
&(L)
X~ неопределенное состояние; L=0, /У=7
Рис. 3.15. а — SRT-триггер, синхронизуемый уровнем; б—его функциональ-
ная таблица; в — алгоритм работы.
180
Г лава 3
на входах S и R никакого значения не имеют. Что касается вхо-
да разрешения (вход С), то у триггера этого типа он в процес-
се записи или сброса должен получать сигнал низкого уровня
с дополнительного входа предустановки или очистки. Сигналы,
появляющиеся на входах S и R, передаются дальше ключевыми
элементами ЛИ и N3 на элементы памяти N2 и М4, когда появ-
ляется сигнал высокого уровня на входе разрешения С. В ре-
гистр записывается информация, существующая в момент пере-
пада тактового импульса. В нашем случае это перепад импуль-
са от Н к L. На время существования импульса разрешения
сигналы на выходах Q(H) и Q(L) будут повторять изменения
сигналов на входах S и R. Таким образом, схема оказывается
как бы прозрачной от входа до выхода.
Схема SRT-триггера, синхронизуемого фронтом, показана
на рис. 3.16. Дополнительные входы предустановки и очистки
здесь имеют то же назначение, что и на схеме на рис. 3.15.
Вообще говоря, SRT-триггер, синхронизуемый фронтом, состоит
из двух триггеров: ведущего и ведомого. Первый отдает коман-
ды, второй их исполняет. Ведущий триггер (Л^З, N4) получает
сигналы с двух сторон через ключевые элементы АН и N2 в тот
момент, когда уровень тактового импульса высокий. Ключевые
элементы N5 и N6 при этом оказываются заблокированными,
так как на их входах уровень низкий. В момент перепада так-
тового импульса с высокого уровня на низкий заблокированны-
ми оказываются ключевые элементы N1 и N2 и поступающая
информация фиксируется ведущим триггером. Инвертируемый
тактовый импульс h дает разрешение записи на ключевые эле-
менты W5 и 7V6, и теперь уже поступающая информация будет
передана ведущим триггером на ведомый для регистрации.
Мы видим, что ведомый триггер принял новую информацию
действительно на спаде тактового импульса, и эта информация
будет им сохраняться до тех пор, пока не появится следующий
тактовый импульс. Функциональная таблица и структурная схе-
ма SRT-триггера, синхронизуемого фронтом, приведены на
рис. 3.16. Сигналами на дополнительных входах предустановки
и очистки триггеры переключаются в положение 1 или 0 неза-
висимо от состояний сигналов на входах SRT. В таблице истин-
ности буква X означает, что сигнал данного входа может иметь
значение как 0, так и 1 и не влияет на выходной сигнал.
В триггерах ТТЛ дополнительные входы предустановки и
очистки во время появления тактового импульса должны быть
в устойчивом состоянии. Отсюда понятно, что сигналы вводятся
в триггер через входы S и R в моменты, когда тактовый импульс
имеет низкий уровень L.
Триггеры в сдвиговых регистрах, в счетчиках и в частотных
делителях за один цикл сдвига или счета по одной команде
Предустановка (L)
Очистка (L)
Функциональная таблица
Предуста- новка Очистка S R Т 0(H) Q(L)
и Н X X X н L
н L X X X L H
н Н н L ♦ н L
н Н L Н t L H
X- неопределенное состояние; Н-1? L=О
Рис. 3.16. а — SRT-триггер, синхронизуемый фронтом; б — его функциональ-
ная таблица; в—алгоритм работы.
182
Глава 3
должны передать дальше ранее записанную информацию и
принять от предыдущих триггеров новую. Элемент памяти на од-
ном триггере реализовать эти функции без дополнительных эле-
ментов задержки не может. Но как следует из сказанного выше,
пара из ведущего и ведомого триггеров, реализующих функцию
элемента памяти, вполне может выполнить эту задачу.
3.8. Условные обозначения SRT-триггеров
с управляющим входом
Из сказанного выше вытекает, что SRT-триггер может по-
разному реагировать на управляющие и командные сигналы.
Например, триггер может управляться импульсом в течение
всей его длительности (уровнем) и фронтами импульса — его
перепадами. Триггеры второго типа можно также разделить
на две категории в зависимости от того, каким фронтом им-
пульса они управляются — нарастающим или спадающим. Кро-
ме того, существуют еще типы триггеров, которые принимают
информацию с входов на одном фронте тактового импульса, а
передают ее на выход на другом, т. е. с временной задержкой.
Все эти функции изображаются символами на структурных схе-
мах.
Нам уже известны SRT-, JK- и D-триггеры. В условных
обозначениях тип триггера указывается буквами SR, JK и D,
которые проставляются у входов. Управляющий вход обознача-
ется буквой С. Командная зависимость входов обозначается
цифрами около букв.
Стрелка у входа и прямой уголок у выхода показывают соот-
ветственно, что триггер синхронизуется уровнем или фронтами
импульса, а также о том, что информация с входа передается
на выход с задержкой. Примеры условных обозначений тригге-
ров разных типов, осуществляющих разные комбинации функ-
ций, а также временные диаграммы реализуемых операций при-
ведены на рис. 3.17. Для JK- и D-триггеров, описываемых ниже,
можно применять одинаковые условные обозначения, указывая
способ синхронизации и задержку при передаче сигнала с вхо-
да на выход. Условное обозначение SRT-триггера показано на
рис. 3.17, а. На временной диаграмме видим, что на отрезке
времени, когда тактовый сигнал Т имеет высокий уровень Н,
сигнал на выходе Q следует за сигналом на входе установки,
в данном случае на входах SR.
Перезапись информации в триггере происходит на спадаю-
щем фронте тактового импульса Г, и, для того чтобы она со-
стоялась, информационный вход в момент появления фронта
должен находиться в устойчивом состоянии. Условное обозначе-
ние SRT-триггера, синхронизуемого фронтами тактовых импуль-
Элементы запоминающих устройств
183
<77/ 1 (МН)
Т/Ц ) fS a(L)
ЦП! R(H) С/ 1R
а
Т(тактовый
импульс)
S(R), J(K)
иди food D
3(H)
Т(Н)
3(H)
S(H)
Т(Н)
Л(Н)
3
3(H)
7(H)
Н(Н)
g
DC_"7_-_~_3CZ......
£ следует о а входом S(R)
7 (тактовый
__ импульс)
—3(R), J(K)
’_или вход D
__ОЛН)
7 (тактовый
импульс)
S(R), У(Ю
или вход 7)
Q(H)
Q(H)
7 (тактовый
импульс)
S(R), J(H)
или вход 7)
а (Н)
Рис. 3.17. а — г — работа SRT-триггеров разных типов.
Концы стрелок указывают на то, что триггер синхронизуется фронтом. Уголок (услов-
ное обозначение задержки) на выходе указывает на то, что новая информация на вы-
ходах Q появляется с задержкой. Знак полярности перед символом С указывает на
то, что триггер реагирует на отрицательный импульс или на спадающий фронт импуль-
са. Этот же смысл приведенные условные обозначения имеют на схемах JK- и Q-триг-
геров.
сов, показано на рис. 3.17,6. Запись информации, поступающей
на вход SR, происходит на переднем фронте тактового импуль-
са. Если запись происходит на спадающем фронте, то перед
буквой, обозначающей вход С, ставится знак полярности. В ин-
тервалах нарастания уровня ts и его удержания th информация
должна сохраняться.
Условное обозначение триггера, синхронизуемого уровнем и
принимающего информацию на входах SR, которая не должна
изменяться в течение всей длительности импульса Г, показано
на рис. 3.17, в. На выходе Q информация сохраняется и после
потери активности тактовым импульсом.
Управляющий импульс принимает устойчивое состояние по
истечении времени установки. Затем после окончания процесса
установки следует период удержания. Реакция триггера на уп-
равляющий импульс отрицательной полярности обозначается
и здесь знаком минус перед буквой, обозначающей вход.
184
Глава 3
И наконец, на рис. 3.17, г показан SRT-триггер, синхронизуе-
мый фронтом и принимающий информацию с входов SR на на-
растающем фронте тактового импульса Т. Но здесь информация
появляется на выходе после того, как импульс Т становится не-
активным. Если триггер реагирует на тактовый импульс обрат-
ной полярности, то на схеме перед буквенным обозначением
входа ставится знак минус. Условное обозначение на рис. 3.17, г
указывает на то, что это триггер с ведущим и ведомым элемен-
тами.
3.9. JK-триггер
JK-триггер — это такой же элемент памяти, как рассмот-
ренный выше RS-триггер, но с существенно отличными процес-
сами ввода информации и сброса. Вход J у JK-триггера явля-
ется входом установки, а вход К — входом считывания. Ввод
информации и возврат триггера в исходное состояние происхо-
дят по команде тактового импульса в момент его инвертирова-
ния в любом направлении, т. е. в момент перехода от Н к L
или, наборот, от L к Я, что определяется типом триггера. Итак,
JK-триггер реагирует на перепад импульса. Будем пока счи-
тать, что JK-триггер реагирует на перепад от высокого уровня к
низкому, т. е. от Н к L.
В отличие от RS-триггера входы J и К JK-триггера могут од-
новременно иметь высокий уровень. В этом случае при перепа-
де тактового импульса от Н к L инвертироваться будет и сиг-
нал на выходе Q. Если триггер находился в положении 1, то
после спада тактового импульса он перейдет в положение 0.
Если же он находился в положении 0 [Q(/7)=L; Q(L)=ff], то
при спаде тактового импульса триггер перейдет в положение 1.
Повторяем, это произойдет только при условии, если уровень
на обоих входах высокий. Если же уровни на обоих входах
низкие, то ничего не произойдет.
Условное обозначение JK-триггера показано на рис. 3.18.
Слева на блоке обозначены входы /, К и тактовый вход С1.
Справа на блоке обозначены два выхода Q(H) и Q(L). Иногда
JK-триггер имеет еще по одному входу записи и сброса. Их
обозначения наносятся сверху и снизу блока. На основании
сказанного о свойствах JK-триггера можно составить табли-
цу истинности, которая приведена на рис. 3.18, б. В таблице
фигурируют входные переменные / и К; Qn— состояние тригге-
ра в момент появления тактового импульса, Qrt+i — состояние
триггера после исчезновения тактового импульса. Другими сло-
вами, Qn — предыдущее состояние триггера, a Q„+i — вновь при-
обретенное.
Элементы запоминающих устройств
185
J к
L L L L
L Н L L
Н L L Н
Н И L Н
L L Н Н
L Н н L
Н L н Н
// Н н L
б
6
Рис. 3.18. а — условное обозначение JK-триггера; б — его таблица истинно-
сти; в — алгоритм работы.
Мы видим, что если обе входные переменные J и К имеют
низкий уровень, то при исчезновении тактового импульса триг-
гер свое состояние не изменит. Если же Qn = L и на входе J
уровень Я, то при спаде тактового импульса триггер возвраща-
ется в состояние 1. Если Qn = H, сигнал на входе К имеет высо-
кий уровень и тактовый импульс отсутствует, то триггер перей-
дет в состояние 0. Если, наконец, на входах / и К уровни одно-
временно высокие, то триггер меняет свое состояние. Если бы
Qn = H, то состояние Qn+i при исчезновении тактового импульса
определялось бы низким уровнем L. Если триггер находится в
состоянии 0, то при исчезновении тактового импульса состояние
Qn+i будет определяться высоким уровнем Н. Обе эти ситуации
отображены в таблице истинности. Структурная схема JK-триг-
гера приведена на рис. 3.18, в.
Фирмы-изготовители поставляют в продажу JK-триггеры,
укомплектованные чаще всего в одном корпусе. Но несмотря на
186
Глава 3
это, очень интересно самостоятельно собрать такой триггер из
логических элементов И-НЕ и поэкспериментировать с ним, про-
анализировав все возможности.
ЗЛО. JK-триггер из логических элементов И-НЕ
На рис. 3.19 показан JK-триггер, составленный из элемен-
тов серии 7400. В принципе он состоит из двух триггеров, один
из которых ведущий, другой ведомый. Ведомым служит правый
триггер; он, следуя за ведущим, срабатывает в момент исчезно-
вения тактового импульса, что будет показано ниже. Левый
триггер, состоящий из элементов И-НЕ (N3 и Я4), как мы уже
знаем, срабатывает от сигналов низкого уровня. Запись проис-
ходит в положении 1, когда уровень на всех трех входах эле-
мента записи N1 высокий. Эта ситуация возникает, если
Qs(L) =Н, J — H и Т = Н. Тот факт, что Qs(L) =Н, означает, что
JK-триггер находился в положении 0, потому что Qs(H) и
Qs(L) —это его нормальные выходные уровни.
Таким образом, в момент прихода тактового импульса ведо-
мый триггер переводится в положение 1 и уровень на выходе
Qm(H) становится высоким (Qm(L) =L). Когда на входе так-
товый импульс исчезает, оба входа элемента N5 получают вы-
сокий уровень и ведомый триггер переходит в положение 1.
Уровень на выходе элемента 7V6 не становится низким, потому
что Qm(L)=L. Итак, видно, что если уровень на входе J был
высоким, то при последующем исчезновении тактового импуль-
са триггер действительно переходит в положение 1, Qs(H) =Н.
По поводу входа К можно сказать то же самое, только при
исчезновении тактового импульса триггер переходит в поло-
жение 0.
Исключение составляет случай, когда уровень высокий на
обоих входах / и К. Допустим, что триггер находится в поло-
жении 1. Тогда Qs(H)=H и Qs(L)=L. Таким образом, на два
входа элемента N1 поступают сигналы высокого уровня, а на
третий, связанный с выходом Qs, — сигнал низкого уровня. На
входе же элемента N2 все три входа получают сигнал высокого
уровня, поэтому при появлении тактового импульса (СТ=Я) ве-
дущий триггер переводится в положение 0. Уровень на выходе
Qm(L) становится низким. Когда тактовый импульс исчезает,
ведомый триггер принимает на себя информацию с ведущего
триггера и переходит в положение 0. После этого оба входа эле-
мента 7V6 получают высокий уровень Я, что для ведомого триг-
гера означает сигнал сброса. Мы видим, что JK-триггер перехо-
дит из положения 1 в положение 0 раньше, чем исчезает так-
товый импульс. Когда JK-триггер находится в положении 0, то
Qs(L) =Н. Теперь представим себе, что поступил тактовый им-
Элементы запоминающих устройств
187
Cf
1H
J
Т
К
Обозначение
asw
as(D
• /у/ Ведущий
i&l—
В
U
2
! А
\SN741ON
"~/74LS1ON
I
В Н
j J,
M- &
12 S
3
6
9
iSNWON
i74l.SOON
142
8 C(H)
N5 Ведомы й
В з
&N7400N
%74LS0M
12
11 H
i3N7W0N
t74LSOON
а5(Н)
\—--о
^SN74OON
N9 /74LSOON
N8
Напряжение питания
★SB (конденсаторы
раз Знак и по шине
заземления 2*0,1 мкФ)
T(L)
T(H)
2,2 н
Индика-
торы
0/7)
1
К 0
Z/K
Рис. 3.19. JK-триггер, собранный из дискретных элементов И-НЕ.
пульс. Тогда три входа элемента Nl получат высокий уровень
и на ведущем триггере наступит режим записи. Уровень сигна-
ла на выходе Qm(H) становится высоким, а на другом выходе
Qm(L)—низким. При исчезновении тактового импульса оба
входа элемента N5 получают высокий уровень и ведомый триг-
гер переходит в положение I. Уровень на выходе Qs (77) стано-
вится высоким, а на другом выходе Qs(L)—низким. При ис-
чезновении тактового импульса JK-триггер из положения 0 пе-
реходит в положение I. Таким образом, и в этом случае триггер
из положения 0 переходит в положение I, когда исчезает так-
товый импульс и когда предшествующие сигналы на обоих
входах (J и К) высокого уровня.
С помощью переключателей /, К и блока коммутации Т
работу триггера можно проверить экспериментально. Для полу-
188
Глава 3
чения тактовых импульсов здесь необходим электронный дат-
чик, поскольку обычный переключатель из-за контактных дре-
безгов не может давать резко ограниченные импульсы, а это
может привести к ошибочным выводам, во многом отличаю-
щимся от тех, к которым мы пришли выше. К выводу JK-тригге-
ра подключено индикаторное устройство, по которому можно
определять положения триггера. Если установить переключа-
тели J и К в положения 1 и затем замкнуть и сразу разомкнуть
ключ Т, то увидим, что триггер только тогда изменит свое поло-
жение, когда ключ Т установлен в положении 0. Если JK-триг-
гер находился в положении 0, то при включении и выключении
ключа Т таблица истинности получит вид
т QSW
0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 и т. д.
При внимательном анализе таблицы можно видеть, что JK-
триггер, когда оба его входа находятся под высоким уровнем,
ведет себя как делитель на 2. Частота, с которой изменяется
положение на выходе триггера, вдвое меньше частоты перепа-
дов тактовых импульсов. Экспериментируя с приведенной схе-
мой, можно показать, что JK-триггер переходит из положения 0
в положение 1 в момент спада тактового импульса, когда на
входе J сигнал имеет высокий уровень. Триггер возвращается в
исходное положение 0, когда исчезает тактовый импульс, а
уровень на входе К высокий. На практике JK-триггеры приме-
няются для многих целей, но чаще всего в двоичных и десятич-
ных счетчиках и делителях логических систем.
3.11. Триггеры, синхронизуемые уровнем и фронтом
Английское слово «триггер» означает спуск затвора ору-
жия с боевого взвода. Спуск вызывает выстрел, и в этом зна-
чении (как «спускатель») понятие триггера перешло в электро-
Элементы запоминающих устройств
189
нику. Триггер всегда чем-то управляет на старте, что-то запус-
кает. Процесс стартует в тот момент, когда происходит какое-
то изменение в запускающем импульсе. Этим изменением мо-
жет быть и нарастающий, и спадающий фронты импульса.
Неправильно думать, что фронты импульсов определяют
только моменты начала переключения. Для JK- и D-триггеров
(о них речь пойдет ниже) различают два способа запуска,
а именно запуск фронтом, когда операция спуска вызывается
самим перепадом импульса — нарастающим или спадающим,
и запуск, вызываемый всей плоской вершиной импульса (син-
хронизация уровнем). Как было показано выше, неизбежные
временные задержки сигналов в каналах ввода (записи) и сбро-
са (считывания) триггера приводят к необходимости искусст-
венно подводить сигналы к В'ходам с соответствующим опере-
жением. При переключении уровнем ввод сигнала происходит
в течение всего импульса, а его окончательная фиксация (за-
пись)— только в момент спада импульса, т. е. на его спадаю-
щем фронте. На время плоской вершины импульса поступив-
ший сигнал (логическая 1 или 0) должен оставаться в неизмен-
ном состоянии. Чтобы обеспечить достаточное время для ввода
сигнала, импульс должен быть по возможности коротким.
При переключении фронтом информация должна поступать
на входы также с опережением, что вызывается необходи-
мостью обеспечить время для процесса записи. Собственно про-
цесс фиксации информации происходит на нарастающем фронте
тактового импульса.
Целесообразно, по-видимому, еще раз пояснить эти понятия
на примере двух типичных схем JK-триггеров и соответствую-
щих им временных диаграмм. Схема JK-триггера, синхронизуе-
мого фронтом, приведена на рис. 3.20. Схема состоит из двух
триггеров, из которых один ведущий, а другой ведомый.
Ведущий триггер состоит из транзисторов Т\ и Т2 и присое-
диненных к ним ключевых элементов (ЛП, N2, N3, N4). Ведомый
триггер состоит из двух элементов И-НЕ, обозначенных N5 и
М5. Когда тактовый импульс Т имеет низкий уровень, эмитте-
ры транзисторов Т1 и Т2 получают высокий уровень Н. Оба
транзистора заперты, значит, запись невозможна. Хотя на вхо-
дах J и К сигналы есть, но на них триггер не реагирует. Однако
ключевые элементы в состоянии готовности, поэтому операция
может состояться сразу, как только будет восстановлена функ-
ция памяти.
Но вот тактовый импульс получил высокий уровень, и опе-
рация состоялась. Уровень на выходе инвертирующей схемы /1
становится низким, и эмиттеры транзисторов 74 и Т2 замкнутся
на землю. Под влиянием обратной связи на входы N4 и М2
триггер остается в состоянии удержания, входы J и К блокиру-
190
Глава 3
ются сигналами А и А. Одновременно с записью, происходящей
в ведущем триггере, такая же запись происходит в ведомом
триггере, потому что один из двух входов элементов И-НЕ ве-
домого триггера при высоком уровне тактового импульса полу-
чает низкий уровень Л, значит, триггер переходит либо в поло-
жение 0, либо в положение 1. Работу триггера, синхронизуемо-
го фронтом, иллюстрирует временная диаграмма на рис. 3.21.
.До тех пор пока тактовый импульс Т имеет низкий уровень,
Рис. 3.20. JK-триггер, синхронизуемый фронтом, в микросхеме SN7470N.
ведущий триггер остается пассивным. Информация должна
быть подана тогда, когда входные ключевые элементы нахо-
дятся в состоянии готовности. Этой операции должно быть от-
ведено определенное время (время установления). В момент
времени /0 тактовый импульс на входе получает высокий уро-
вень, транзисторы Т1 и Т2 отпираются в зависимости от посту-
пившей на вход информации. _В этот же момент времени по
линиям обратной связи А и А запираются входы ключевых
элементов. Это состояние сохраняется до исчезновения тактово-
го импульса. Затем вновь освобождаются входы J и К. Таким
образом, момент записи совпадает с нарастающим фронтом
тактового импульса, в то время как сама информация для запи-
си должна быть подана на вход немного раньше.
Типичная схема триггера, синхронизуемого уровнем, пока-
зана на рис. 3.22. И здесь два элемента И-ИЛИ-НЕ в нижней
части схемы образуют ведущий триггер. Этот триггер выпол-
няет функцию записи при тактовом импульсе Т высокого уров-
Элементы запоминающих устройств
191
ня. Когда тактовый импульс получает низкий уровень, ведомый
триггер, состоящий из элементов W5, N6, N7 и jV8, принимает
информацию с ведущего триггера на себя. Как только такто-
вый импульс стал низкого уровня, входы J и К оказываются
заблокированными. Процессы, происходящие в этом триггере,
иллюстрирует временная диаграмма на рис. 3.21,6. Если так-
Тактовые
импульсы Т
Синхронизация
фронтом
Входы J и В
заблокированы
Момент заблокированы
ввода ведущего
и ведомого
триггеров
BrafrJi/ Н осво5ождецЬгМотнт gSo&a дед^
щего и ведомого
а триггеров
Входы Ju В
освобождены
Тактовые
импульсы Т i
Синхронизация
уровнем
К
Момент ввода ведомого
^триггера
Момент ''Входы Ju н Входе/ J и Н заблоки-
ввода освобождены рованы
ведущего
триггера
Момент ввода
ведомого
триггера
Рис. 3.21. Тактовые импульсы при сихронизации JK-триггеров фронтом (а>
и уровнем (6).
товый импульс стал высокого уровня, сигнал записывается ве-
дующим триггером (/о). Для установки этого триггера исполь-
зуется промежуток времени от /0 до Л. Когда тактовый импульс
получает низкий уровень, эмиттеры транзисторов Т\ и Т2 замы-
каются на землю. Запись производится и ведущим, и ведомым
триггерами. Процесс записи в JK-триггере на этом заканчива-
ется. Поскольку уровень тактового импульса низкий, то входы Z
и К заблокированы. Мы видим, что в триггерах этого типа за-
пись в ведущем триггере происходит на нарастающем фронте
тактового импульса, а ведомый триггер воспринимает информа-
цию на спадающем фронте.
б
192
Глава 3
Обозначение ЮК
Рис. 3.22. Синхронизуемый уровнем JK-триггер с ведущим и ведомым эле-
ментами в микросхеме SN7472N.
Как упоминалось выше, JK- и RS-триггеры имеют дополни-
тельные входы преднабора и очистки, что позволяет записы-
вать информацию и проводить сброс независимо от состояния
входов /Ди тактового сигнала. Сигналом с входа очистки
триггер или несколько триггеров регистра сбрасываются в поло-
жение 0. Этот процесс совершенно однозначный. Сигналом на
входе преднабора триггер или несколько триггеров могут быть
Элементы запоминающих устройств 193
тоже переведены в положение 0, а могут быть введены и в дру-
гое состояние. Так, например, в счетчике вход «преднабор 9>
может означать, что этим сигналом счетчик возвращается в по-
ложение 9. Микросхема 74LS90 как раз имеет такой вход»
обозначенный R9.
ЯН)----------р п]----------О (Н)
Т(Н)----------С1
К(Н)-----------------------------о (L }
Обозначение МЭН
(5и7ЛЗЬ1)
Функциональная таблица SN7473N
Втодь/ Зь/тоды
Очистка Т J К Q(H) Q(U
L X X X L H
Н j~L L L Qo(H} Qo(D
Н j~l H L H L
Н L H L H
Н _TL H H i i Деление
Рис. 3.23. JK-триггеры в микросхемах SN7473N/74LS73N и их функциональные
таблицы.
Функциональная таблица 740373N
Ваеоды Вь/тодь/
Очистка T J К Q(H) Q(L)
L X X X HILL H 1 H L H 1 L H H 1 H H H H X X L H Q0(H) Q0(L) H L L H Деление Q0(H) Q0(L)
Х~ неопределенное состояние ; 3-7, L-0
Таким образом, сигналом с входа преднабора триггер или
несколько триггеров вводятся в определенное состояние. Пред-
набор совершается до операции (например, счета), а сброс со-
вершается после данной операции. В принципе операция очист-
ки в триггере — это то же, что и сброс, т. е. возврат в положе-
ние 0. Однако, для того чтобы отличить просто сброс от сброса,
совершаемого по команде специальной переменной, ввели раз-
ные названия для операций и входов. Среди микросхем ТТЛ
имеется много типов JK-триггеров. Микросхемы серий 73, 76 и
109 выпускаются в стандартном исполнении и в этом виде
включаются в состав некоторых ИС. Три типа JK-триггеров и
их функциональные таблицы приведены на рис. 3.23—3.25. Из
них триггер микросхемы SN7473N относится к группе синхро-
низуемых уровнем, а два других серии LS — это триггеры, син-
PR{L} S и 1 С1 1К “1 R
1 и(П/ - л// 1
Т(Н) LJ f и 1
л (ГТ/ О у истина ( l ) L /
Ос Созначе "ние ЛЭК
(SN7476N)
PR(L)
J(H)
T(L)
K(H)
Чистка '(L)
S и >С1 1К R Q(H) => Q(L}
Обозначение МЭК
(74LS76N)
ЛУПуЛбСЫ T
Функциональная тпадлица SN7576H
Плоды Выссодь/
Пред- установка. Очцстка (L) Т 0 К Q(H) Q(L)
L Н XXX Н L
Н L XXX L Н
L L XXX Н* Н*
Н Н -ГТ L L Qo(H) Qc(L)
Н Н _П_ Н L Н L
н Н _П L Н L Н
н Н _п Н Н Деление
Функциональная гоадлица 74LS76N
Плоды Выходы
Предуста- новка Очистка а.) Т J К Q(H) Q(U
L н X X X н L
Н L X X X L Н
L L X X X н* н*
Н Н 1 L L Оо(Н) Qo(LJ
Н Н 4 Н L Н L
Н Н 1 L Н L Н
Н Н 1 Н Н Деление
Н Н н X X Qo(H) Qo(D
нф i_~o
* - неопределенное состояние
Рис. 3.24. Сдвоенные JK-триггеры в микросхемах SN7476N/74LS76N и их
функциональные таблицы.
Элементы запоминающих устройств
195
PR(L)
J(H
т____
X(L)
Q(H)
Q(L)
л-----
Очистка ------
(*-) Обозначение
МЭН
Функциональная таблица
Зсооды Зь/атоды
Предуста- новка Очистка Г J K(L) £(//) GL(L)
Г т н х л х Н L
L X X X L Н
I L L X X X н* н*
Н Н f L L L Н
1 н Н t Н L Деление
н Н 1 L Н %>(«) Q0(L)
н Н t н н Н L
н Н L X X °о«-)
*-неопределенное состояние
X - неопределенное состояние ; Н=7, L=О
Рис. 3.25. Сдвоенный JK-триггер в микросхемах SN74109N/74LS109AN и его
функциональная таблица.
хронизуемые фронтом. То же самое относится к триггерам мик-
росхем SN7476N и соответственно 74LS76N. Триггеры микро-
схем SN74109 и 74LS109 относятся к группе синхронизуемых
фронтом.
3.12. Коэффициент разветвления, время включения,
время распространения
В вводном разделе главы о ключевых схемах приводилось
понятие коэффициента разветвления по выходу. Он определяет
количество стандартных входов, которые можно подключить,
не ухудшая паспортных свойств схемы. Увеличение числа под-
ключенных входов увеличивает соответственно нагрузку выхо-
да. Поэтому было введено понятие коэффициента разветвления,
который показывает, во сколько раз данное число подключен-
ных входов увеличивает нагрузку по сравнению с одним под-
ключенным стандартным входом.
196
Глава 3
Применительно к JK-триггерам коэффициент разветвления
по тактовому входу равен 2. Это означает, что по создаваемой
нагрузке тактовый вход эквивалентен двум стандартным. В пас-
портах JK-триггеров указываются также параметры, имеющие
размерность времени. Это, в частности, время установки и вре-
мя включения, время распространения при включении и время
выключения. Как уже было указано, из-за физически обуслов-
ленной задержки распространения в данной схеме для обеспе-
чения точности записи может потребоваться подать сигнал на
вход с определенным опережением тактового импульса. Часто
бывает необходимо, наоборот, задержать на некоторое время
поступившую информацию, чтобы обеспечить верный обмен
данными внутри схемы. Что касается JK-триггеров, то у них
сигнал на входах J и К должен оставаться стабильным в тече-
ние 5 нс от фронта тактового импульса до установления номи-
нального уровня.
Обычно JK-триггеры в десятичных и шестнадцатеричных де-
лителях и счетчиках монтируются как составные элементы на
общем кристалле. Они используются также и в регистрах. Мы
ограничимся рассмотрением нескольких элементарных схем, что
поможет уяснить, как работают делители и счетчики на JK-триг-
герах.
3.13. Двоичный счетчик на двух JK-триггерах
В микросхеме SN7473N (ее входные параметры и таблица
истинности приведены на рис. 3.23) содержатся два JK-тригге-
ра. Рассмотрим экспериментальное поведение этой микросхемы
при выполнении функции двоичного счетчика, тактовые импуль-
сы для которого вырабатывает электронный переключатель S
(рис. 3.26). Применять здесь простой тумблер нецелесообразно
из-за свойственных ему переходных колебаний контактов, прак-
тически всегда возникающих в таких переключателях.
В схеме на рис. 3.26 два триггера соединены между собой
по схеме двоичного счетчика. Уровни на входах J и К обоих
триггеров всегда высокие. Последовательность тактовых импуль-
сов для триггера с минимальной разрядностью вырабатывает
коммутатор S. Для второго триггера тактовые импульсы сни-
маются с выхода первого триггера. К выходам обоих триггеров
подключены два индикатора, по которым можно следить за из-
менениями состояний. С помощью переключателя S2 триггеры
можно возвращать в положение 0. Для этого переключатель
должен быть переброшен в положение 0.
Предположим сначала, что оба триггера находятся в поло-
жении 0. Если включать и выключать переключатель S, то, как
Элементы запоминающих устройств
197
показано на рис. 3.26, б, на входе получим последовательность
импульсов, регулярность которой будет определяться частотой
переключений.
Мы уже знаем, что JK-триггер с высоким уровнем сигнала
на входах J и К меняет свое состояние, когда инвертируется
★58
★5В
Рис. 3.26. а — двоичный счетчик с JK-триггером; б — его временная диа-
грамма.
тактовый импульс, т. е. когда из положения 1 (высокий уровень)'
он возвращается в положение 0 (низкий уровень). Это показано
на временной диаграмме. Второй триггер меняет свое состояние,
когда уровень выходного сигнала первого триггера меняется на
противоположный (с 1 на 0). Эти переходы от одного состояния
к другому также видны на временной диаграмме. Если рассмот-
реть ее внимательно, то бросается в глаза, что частота тактовых
импульсов делится триггером на 2 и что схема осуществляет их
двоичный счет. На диаграмме цикл счета обозначен единицами
198
Глава 3
и нулями. Таблица истинности имеет вид
т Qi Qi
0 0 0
1 0 0
0 1 0
1 1 0
0 0 1
1 0 1
0 1 1
1 1 1
0 0 0 и т. д.
Из таблицы ясно видно, что счетчик действительно проводит
двоичный счет. При наличии двух триггеров счет можно прово-
дить от 0 до 3. При трех триггерах число возможных комбина-
ций двоичных знаков будет 23 = 8, а при четырех триггерах —
24=16 и т. д. Включая и выключая переключатель S, можно
убедиться, что схема действительно ведет счет, точно совпадаю-
щий с таблицей. Цикл счета можно прослеживать на индика-
торах. Если соединить вход С1 с переключателем Г, а вход С2
с выходом Qi(L) первого триггера, то счетчик будет считать не
вперед, а назад. Этот процесс подробно рассмотрен в следую-
щей главе.
3.14. D-триггер
Целым рядом свойств, интересных для цифровой техники,
обладает D-триггер (триггер задержки). Триггеры этого типа с
успехом применяются для временной записи информации в ре-
гистрах и цифровых счетчиках. Такой триггер интересен тем,
что информация с входа D сохраняется в нем до прихода коман-
ды (тактового сигнала) с другого входа—входа С. После оче-
редного тактового сигнала триггер как бы блокируется и инфор-
мация сохраняется в нем неизменной до прихода следующего
импульса даже в том случае, если изменяется сигнал на самом
входе Z).
Существуют две разновидности D-триггеров. Одни блокиру-
ются сигналом с входа С, имеющим низкий уровень L. В других
информация фиксируется в тот момент, когда тактовый сигнал
на входе С меняет низкий уровень на высокий.
Элементы запоминающих устройств
199
S(L)
R(L)
Функциональная
таблица
0-п~ прежнее содержа-
ние триггера
z“ новое содержание
триггера
Н=1 £ = 0
Рис. 3.27. а — условное обозначение D-триггера; б — его функциональная таб-
лица; в — алгоритм работы.
В триггере первого типа выходной сигнал следует за сигна-
лом на входе £>, когда тактовый сигнал имеет высокий уровень//.
В D-триггере второго типа процесс иной. Здесь выход перени-
мает информацию с входа D лишь в тот момент, когда такто-
вый сигнал инвертируется с L на Н. D-триггер первого типа
часто называют «триггер-защелка», триггер второго типа назы-
вают триггером, синхронизуемым фронтом.
На рис. 3.27, а показано условное обозначение D-триггера.
Видно, что кроме входов D и С триггер имеет еще входы уста-
новки S и сброса /?, благодаря которым его можно переключать
в состояние 0 или 1 независимо от состояния сигнала на вхо-
200
Глава 3
де D. В большинстве случаев исходят из того, что сигнал на
входе С имеет низкий уровень L. Схема алгоритма работы D-
триггера приведена на схеме рис. 3.27, в.
На рис. 3.27, б дана функциональная таблица D-триггера.
Видно, что после триггирования выход действительно перени-
мает информацию с входа D. Если сигнал на входе D имел
низкий уровень, то и на выходе уровень сигнала будет низким;
если же сигнал на входе имел высокий уровень, то и на выходе
он будет высоким.
3.15. D-триггер, состоящий из элементов И-НЕ
Чтобы читатели лучше смогли уяснить работу D-триггеров,
на рис. 3.28 представлен триггер, собранный из микросхем И-НЕ
типов SN7400N—74LS00N. Собственно триггер образуют элемен-
ты N3 и W5. Элементы 7V2 и N4 выполняют функцию ввода, а
элемент ЛП —инвертирования. Это «триггер-защелка».
Допустим, что тактовый импульс Т имеет высокий уровень,
как показано на временной диаграмме на рис. 3.28. Если сигнал
+5В
. л VW*
> О U D(H)
о р--1-—--
N2
2}2к
1 О
°/г
74LSOON
SN740ON
,Э—
Р(Н) 10 2
/ Л7
N3
£
/?
Q(L)
13
*5В
М-----
74LSOON
SN74OON
7 ----
Обозначение
в
2 & -
а(ю
Т 3
Рис. 3.28. а —триггер на элементах И-НЕ; б —его временная диаграмма;
в — условное обозначение по МЭК.
Элементы запоминающих устройств
201
на входе D имеет низкий уровень, то сигнал на выходе элемен-
та N1 будет высокого уровня Н. Это значит, что на обоих вхо-
дах элемента N4 уровень сигнала высокий. Сигнал на выходе
элемента N4 отвечает состоянию 0, и под действием этого сиг-
нала триггер возвращается в состояние 0. Если через неболь-
шой интервал времени сигнал на входе D становится сигналом
уровня Н (это показано на временной диаграмме), то тогда оба
входа элемента N2 получают сигнал высокого уровня, а вход
ввода триггера получает сигнал низкого уровня. В результате
триггер переходит в состояние 1. До тех пор пока тактовый им-
пульс Т сохраняет высокий уровень, сигнал на выходе будет
продолжать следовать за сигналом на входе D. Таким образом,
триггер от входа D до выхода становится прозрачным. Когда
тактовый сигнал исчезает, триггер, как это видно из временной
диаграммы, продолжает оставаться в состоянии 1. То обстоя-
тельство, что тактовый сигнал Т становится сигналом низкого
уровня, означает, что ключевые элементы ввода N2 и N4 забло-
кированы, поэтому сигнал на входе D не влияет больше на со-
стояние триггера. До этого он был приведен в состояние 1, в
этом состоянии он и остается независимо от последующих изме-
нений сигнала на входе D. Это также видно на временной диаг-
рамме.
Как следует из сказанного выше, блокирование схемы про-
исходит в момент исчезновения тактового импульса. В этом
можно легко убедиться из приведенной схемы, если установить
переключатель, соединенный с входом Г, в положение 0. Тогда
при манипуляциях переключателя уровни на выходе (высокий
и низкий) изменяться не будут. На состояние, в котором нахо-
дится триггер, будет указывать индикаторное устройство.
3.16. D-триггер, синхронизуемый фронтом
Типичная функциональная схема триггера, синхронизуемо-
го фронтом, приведена на рис. 3.29. Два таких триггера содер-
жатся в микросхемах SN7474N/74LS74AN. В D-триггере инфор-
мация с входа передается дальше на выход в момент положи-
тельного инвертирования тактового импульса, т. е. на его нарас-
тающем фронте.
Когда на входе Т уровень низкий, на выходах элементов N2
и N3 уровень высокий независимо от информации, поступающей
на вход D. До тех пор пока уровень на входе Т не изменится,
состояние триггера также не изменяется.
Когда уровень сигнала на входе D станет высоким, на вы-
ходе N4 он станет низким, так как оба других входа элемен-
та N4 также получают сигнал высокого уровня. Один из вхо-
дов элемента ЛЧ имеет низкий уровень сигнала, поэтому на его
202
Глава 3
выходе уровень сигнала высокий. Так как выход элемента АН
соединен с верхним входом N2, то логический элемент И-НЕ
будет на выходе иметь сигнал низкого уровня, когда уровень
тактового импульса станет высоким. Нижний вход элемента N2
соединен с входом сброса, уровень сигнала на котором тоже
высокий. Таким образом, когда уровень тактового импульса
Рис. 3.29. Синхронизуемый фронтом D-триггер в микросхемах
SN7474N/74LS74AN.
становится высоким, уровень сигнала на одном из входов уста-
новки элемента N5 станет низким и триггер N5AV6 переключит-
ся в положение 1. На входах сброса элемента N6 остается сиг-
нал высокого уровня, так как выход элемента N2 соединен с
верхним входом элемента N3. Когда уровень сигнала на входе D
станет низким, уровень сигнала на выходе элемента N4 будет
высоким. До тех пор пока уровень тактового импульса низкий,
он на триггер N5/N6 никакого влияния не оказывает. Но как
только уровень тактового импульса станет высоким, на входе
элемента N3 получатся три единицы и выход этой логической
схемы И-НЕ даст сигнал низкого уровня. Триггер Af5/Af6 будет
Элементы запоминающих устройств
203
переведен этим сигналом в исходное состояние, что произойдет
именно в момент положительной инверсии тактового импульса
(на фронте его нарастания).
До тех пор пока уровень импульса на входе Т будет низким,
информация в триггерах N1/N2 и Л-З/ЛИ остается незафиксиро-
ванной. Но как только уровень импульса на этом входе станет
высоким, сразу произойдет фиксация информации. Два таких
D-триггера находятся в микросхеме SN7474N, а два — в экви-
валентной микросхеме 74LS74AN. Структура и разводка выво-
дов микросхемы 74LS74AN показаны на рис. 3.30. Там же при-
Рис. 3.30. Сдвоенный D-триггер, синхронизуемый фронтом, в микросхеме
74LS74AN.
ведена таблица истинности, из которой видно, что триггером
можно управлять с помощью сигналов на входах преднабора и
очистки независимо от сигналов на входах D и Г, уровень кото-
рых никакого значения не имеет. Как и в ранее рассмотренных
RS- и JK-триггерах, сигналы на дополнительных входах предна-
бора и очистки не должны быть одновременно низкого уровня,
так как это приводит триггер в неопределенное состояние.
При управлении триггером с помощью сигналов на вхо-
дах D и Т уровни на обоих дополнительных входах должны
быть высокими. Если сигнал на входе D имеет высокий уровень,
триггер принимает поступивший сигнал в момент, когда стано-
вится высоким уровень тактового сигнала. При этом длитель-
ность нарастания фронта должна быть не больше 150 нс. Это
же требование справедливо для SRT- и JK-триггеров ТТЛ. Когда
уровень тактового импульса становится низким, триггер перехо-
дит в состояние удержания, т. е. на выходах Q(H) и Q(L) бу-
дет сохраняться поступившая информация.
3.17. D-триггер, синхронизуемый фронтом,
как двоичный делитель
На рис. 3.31 показана схема D-триггера, выход которого
Q(L) соединен с входом D. Если подавать на триггер последо-
вательность тактовых импульсов, то он будет принимать цц, се-
204
Глава 3
бя информацию с выхода Q(L) в моменты нарастающих перехо-
дов тактовых импульсов с низкого уровня на высокий. Иначе
говоря, триггер синхронизуется нарастающим фронтом импуль-
са. Как это отчетливо видно из временной диаграммы на
рис. 3.31,6, в том и состоит функция двоичного делителя. D-триг-
гер, включенный по такой схеме, называется двоичным делите-
/7ред установка (L)
| 74LS74AN(SN747M)
— D R ---------
Очистка (L)
а
аа.)
Рис. 3.31. а — D-триггер, синхронизуемый фронтом, как делитель на 2; б —
его временная диаграмма.
лем, или двоичным счетчиком. Взаимосвязь между двумя поня-
тиями— ’’деление" и ’’счет" — подробнее будет рассмотрена в
разд. 4.1.
3.18. D-триггеры, синхронизуемые фронтом,
как делители на 4
На рис. 3.32 показана схема делителя на 4, в которой ис-
пользованы два D-триггера. Выходы триггеров Q(L) соединены
с входами D, благодаря чему каждый из триггеров образует
делитель на 2. Вход Т второго триггера соединен с выходом
Q(L) первого триггера, так что счет идет вперед. Если же ука-
занный вход триггера соединить с выходом Q(H), то счет будет
идти назад.
Тактовые сигналы вырабатываются элементом S, который,
заменив электрический переключатель, позволяет получать им-
пульсы без затухающих переходных процессов. Временные со-
отношения тактовых импульсов и сигналов на выходе делителя
показаны на диаграмме на рис. 3.32,6. Процесс счета можно
контролировать по индикатору. Логическая структура (алго-
ритм работы) схемы показана на рис. 3.32, в.
3.19. Сдвиговые регистры на D-триггерах,
синхронизуемых фронтом
На D-триггерах можно легко построить и сдвиговый ре-
гистр. Если выход Q одного триггера соединить с входом D
следующего триггера, то в момент положительного инвертиро-
+5В
Рис. 3.32. Счетчик по модулю 4 на D-триггере, синхронизуемом фрожтмг
а — схема; б — временная диаграмма; в — алгоритм работа.
Индикаторы +^q
Рис. 3.33. Сдвиговый регистр на D-триггерах,
а —схема; б — временная диаграмма; в — алгоритм работы.
Элементы запоминающих устройств 207
вания тактового импульса с уровня L на Н информация, подан-
ная на вход регистра, сдвинется на один шаг.
Регистр, представленный на рис. 3.33, состоит из четырех
триггеров, содержащихся в двух микросхемах типа SN7474N и
74LS74AN. Тактовые импульсы вырабатываются коммутато-
ром S0, показанным на схеме слева. С помощью переключате-
ля S1 на вход регистра можно подавать либо 0, либо 1. С по-
мощью переключателя S2 выход триггера может соединяться
с входом.
Интересно проследить по индикатору, как логическая 1 пере-
двигается по регистру. Что для этого надо проделать и что по-
лучается, показывает временная диаграмма на рис. 3.33,6. Сна-
чала переключателем сброса все триггеры устанавливаются в
положение 0. Переключатель S0 при этом должен быть в поло-
жении 0. Далее переключатели S1 и S0 устанавливаются в по-
ложение 1. Затем переключатель S1 возвращается в положе-
ние 0, а переключателем S2 соединяем вход регистра с выхо-
дом. Если теперь замкнуть и разомкнуть S0, то по индикатору
увидим, как единица, введенная переключателем S1, передвига-
ется по регистру слева направо. Если единица поступила на вы-
ход Q(/7) триггера FF4, то она опять возвращается на вход
триггера FFi и т. д. Точно так ;же по регистру можно прогнать
две единицы или один нуль. Функциональная схема регистра по-
казана на рис. 3.33,в.
3.20. Применение D-триггеров в сдвиговых регистрах
Используя D-триггеры, можно создать сдвиговый регистр,
в котором информация передвигается как слева направо, так
и справа налево. Информацию в регистр можно вводить и па-
раллельно, и последовательно. Такой сдвиговый регистр стано-
вится уже относительно сложной логической схемой, с которой
интересно познакомиться с познавательной целью. Анализируя
схему, можно получить представление о работе уже небольшо-
го микропроцессора, исполняющего, например, такие команды,
как «сдвинуть налево» и «сдвинуть направо».
На рис. 3.34 приведена схема свигового регистра на 2 бита,
способного реализовать функции, перечисленные в начале раз-
дела. Чтобы сделать работу схемы более наглядной, мы огра-
ничим поток информации двумя битами. Разумеется, схему
можно усложнить, получив сдвиговый регистр на значительно
большее число битов. Это будет показано ниже.
Внимательно рассмотрев схему, можно различить на ней три
следующих основных элемента: слева — элемент выбора дан-
ных; в центре — элемент записи, или ЗУ, на D-триггерах; спра-
ва— выходное устройство с тремя устойчивыми состояниями.
Режим селекти-
рована#
Рис. 3.34. Двунаправленный сдвиговый регистр с 2 триггерами (последова-
тельно-параллельный вход и последовательно-параллельный выход).
Элементы запоминающих устройств 20$
Используются D-триггеры, синхронизуемые фронтом. Четыре се-
лектирующих входа на каждом D-триггере, обозначенные циф-
рами от 0 до 3, позволяют коммутировать входные сигналы по
командам выбора, которые поступают от элементов А и В
(слева внизу). В реальном микропроцессоре селектирующие
сигналы поступают от командного регистра.
Итак, мы имеем дело с двумя переменными, варьируя кото-
рыми, можем выбирать 1 из 4 регистров. Сигналы модовой се-
лекции подаются на селектирующие ключевые элементы, кото-
рые на каждый селектирующий вход освобождают только один-
единственный логический элемент И. Если, например, A = L и
B = L, то тогда В = Н и А = Н. Это в свою очередь означает, чта
элементы И, обозначенные цифрой 0, освобождены для приема
информации. Из схемы видно, что у D-триггеров третьи входы
логических элементов И соединены с выходами Q. Если на
входы триггера подать тактовый импульс, то триггер примет на
себя информацию, которая была записана ранее. Другими сло-
вами, в конечном счете не произойдет ничего. По команде так-
тового импульса D-триггеры будут удерживать ранее записан-
ную информацию.
Если А = Н и B = L, то на двух входах логических ключевых
элементов, обозначенных цифрой 1, уровни сигналов станут вы-
сокими. На ключевые элементы будут поступать сигналы А
и В. С третьим входом соединен последовательный вход «сдви-
нуть вправо». Для триггера В эта информация будет внешней^
для триггера А эта информация будет с выхода QBs триггера В.
Если теперь подать тактовый импульс, то триггер А примет ин-
формацию с триггера В, а сам триггер В получит информацию
(О или 1), которая поступит извне с последовательного входа
(слева внизу). Смещенный бит (Л) можно получить с последо-
вательного выхода В результате проведенной операции
сдвига мы переместили информацию в регистре на один шаг
вправо (на рисунке это сдвиг вверх), в то время как триггер В
получил информацию извне.
Если модовым сигналом выбрать сигнал второго ключевого
элемента схемы селектирования (A = L; В = Н), то тогда сдвиг ин-
формации произойдет сверху вниз, что соответствует команде
«сдвинуть влево». Триггер А примет информацию извне (на ри-
сунке слева вверху, линия со стрелкой вниз), а триггер В возь-
мет на себя информацию с триггера А. Если выбрать ключевой
элемент, обозначенный цифрой 3, тогда параллельные входы а
и b регистра будут подключены к входам D-триггера, который
будет параллельно наполняться информацией по команде дат-
чика. Трехстабильный буферный элемент, естественно, должен
при этом находиться в неопределенном состоянии, благодаря
чему выходы Q триггера окажутся заблокированными. Соеди-
210
Глава 3
Таблица 3.1. Функциональная таблица двунаправленного универсального
сдвигового регистра (схема на рис. 3.34)
Входы Выходы
Состояние Селектиро- вание В А Т Последовательный вход 3-3 SL SR Параллель- ный выход a/QA b/QB Последова- тельный выход QBS
Ю. Запись 1. Сдвинуть впра- во 2. Сдвинуть влево ' 3. Параллельный вход 4. Трехстабильный режим L L | L Н | Н L f Н Н f XXX XXX X X н XXL X Н X X L X Н X X н Сл0 Qb0 <Зл0 <?в0 Qb 1 <2в„ о 1 QAn 0 <1ап а b Неопреде- ленное сос- тояние ^л0 Зв0 <4 Qb0 Qea 1 Qb„ о 1 <1Ап 0 QAn a b Сл0 %
Я=1; л = 0;
QB — параллельный выход;
а, Ъ — параллельный вход;
QA s » Qbs— последовательные выходы;
X — неопределенное состояние;
t — переход от L к Н\
а, b — информация на входах А и В;
—состояние триггера до изме-
нения;
QA * Qb — состояние выходов до изме-
нения.
нительные элементы a/QA и b/QB двунаправленные: параллель-
ная информация может по ним передаваться в обоих направле-
ниях— вводиться и выводиться. Если разблокировать трехста-
бильный буфер, то на указанных соединителях информация бу-
дет поступать с выходов Qzi и QB, которую можно передавать
дальше и использовать по назначению. При вводе информации
выход трехстабильного буфера переходит в неопределенное со-
стояние, и линии данных в это время можно использовать для
ввода информации в регистр через входной селектор.
Все сказанное о работе сдвигового регистра вытекает также
из табл. 3.1. В режиме удержания информация в триггере оста-
ется неизменной. При сдвиге вправо триггер А принимает на
себя информацию с триггера В, который в это время наполняет-
ся информацией, поступающей извне (0 или 1). При сдвиге
влево триггер В принимает на себя информацию с триггера Л,
и теперь уже триггер А принимает информацию, поступающую
извне (0 или 1). При поступлении команды «параллельный
ввод» оба триггера А и В принимают информацию, поступаю-
щую по параллельным линиям а или &, для чего выходной бу-
фер должен быть переключен в неопределенное состояние.
Элементы запоминающих устройств
21Э
Регистр описанного типа используется в микропроцессорах:
в качестве универсального накопителя. С помощью входного се-
лектора в регистр можно параллельно вводить для записи ин-
формацию от разных источников. Ее можно использовать сразу
или ввести в память для использования в другое время. Кроме
того, информацию, хранящуюся в регистре, можно сдвигать вле-
во или вправо.
3.21. Регистр ввода и вывода данных на D-триггерах
Для оперативной записи информации, которая обычно по-
ступает в микропроцессор по шине данных, разработаны ре-
гистры, содержащие 8 триггеров. Все 8 триггеров помещаются
в одном корпусе с двухрядными выводами.
Для связи ЭВМ с другими периферийными устройствами ис-
пользуется шина данных, по которой информация передается в
соответствии с поступающими командами. Своими командами
ЭВМ указывает, каким должен быть очередной режим регист-
ра: воспроизведение или ввод. Эти команды записываются со-
кращенно IOR (Input/Output — Read) и IOW (Input/Output —
Write).
Разумеется, данные для воспроизведения должны быть из-
вестны в определенный момент времени или заранее. Именно
этому требованию удовлетворяют сдвиговые регистры. Нако-
нец, все процессы, происходящие в самой ЭВМ, вообще говоря,
несинхронны с процессами, происходящими на периферии. Ис-
пользуемый в системе связи с ЭВМ так называемый сигнал
прерывания позволяет давать ей указания о том, что необходи-
мая в данный момент информация содержится во внешнем ре-
гистре, связь с которым осуществляется по общей шине дан-
ных. По этому сигналу ЭВМ прерывает работу и сигналом IOR
посылает сообщение о том, что для продолжения работы долж-
на быть получена информация из памяти внешнего регистра.
Точно так же и выдача данных ЭВМ происходит в очень корот-
ких интервалах времени и тоже с использованием регистров.
При этом время воспроизведения информации с регистров оп-
ределяется процессами на периферии.
Интересно проследить, как практически используются ре-
гистры в конкретных случаях. Для этого в качестве примера
рассмотрим схему на рис. 3.35. Здесь микропроцессор управля-
ет работой модели железной дороги, используя данные, посту-
пающие от самой модели. По ним микропроцессор определяет
текущее состояние на каждом участке дороги, порядок пере-
ключения стрелок, устройств сигнализации и т. д. Рассмотрим
момент, когда микропроцессор принимает решение о включении
тока привода локомотива на данный участок. Решение вклю-
S12
Глава 3
чать или не включать ток на данный участок дороги микропро-
цессор принимает на основе оценки поступающих данных. При-
нятое решение передается дальше по шине данных.
Чтобы информацией можно было пользоваться долго, ее надо
записать. Шиной данных можно связать между собой несколько
^регистров, которые записывают оперативную информацию
регистр команд
На элек трон-
ные устрой-
ства дорога
(24 участка)
Фис. 3.35. Система управления моделью железной дороги с микропроцессо-
ром, использующим триггеры для ввода и вывода данных.
с выхода микропроцессора, в данном случае информацию о том,
следует ли включать напряжение на данный участок дороги.
До тех пор пока на нем ничего происходить не должно, соответст-
вующий триггер в регистре остается в состоянии 1 и напряже-
ние, поддерживаемое электронными устройствами на участке,
сохраняется неизменным.
На схеме на рис. 3.35 микропроцессор наполняет данными три
регистра по 8 бит. Эта информация записывается в виде трех
сигналов IOW, обозначенных BVRS0, 1 и 2. (BVRS — импульс
записи регистра участка). Сигналы постоянно подаются на
участки дороги, на стрелки, светофоры, а микропроцессор по
программе продолжает свою работу, наполняя информацией ре-
гистры. Сами же механизмы управления стрелками, двигатель
Элементы запоминающих устройств
213
поезда и другие устройства не изменяют своего состояния до тех
пор, пока не изменится ситуация. В системе можно использо-
вать восьмиразрядный D-триггер типа SN74273 или 74LS273,
схема которого приведена на рис. 3.36. Там же показаны назначе-
ния выводов и функциональная таблица. Каждый из восьми
D-триггеров имеет D-вход и Q-выход. Входы тактовых сигналов
и сброса объединены в две группы, имеющие два внешних вы-
вода. Таким образом, все триггеры очищаются одним импуль-
сом сброса и запускаются тоже одним тактовым импульсом. Co-
z'
Функциональная таблица *
Входы
Очистка
2
н
н
н
Т
X
k
4
L
Выход
GL
L
Н
L
Qo
- спраВедлиВо для кате -
дого триггера В отдела
H0C777U
L=0
D
Н
L
Л
Рис. 3.36. D-триггеры (8 шт.) в микросхемах SN74273/74LS273 и их функ-
циональная таблица.
прягающие элементы и инверторы обеспечивают раздельную
нагрузку по входам схемы.
Из функциональной таблицы видно, что все триггеры переклю-
чаются в положение 0, когда импульс на входе очистки имеет
низкий уровень L. Уровень сигналов на выходах получается вы-
соким тогда, когда данный вход D на время нарастания такто-
вого импульса получает сигнал высокого уровня Н. Уровень
сигнала на выходах будет ^низким в случае, если он низкий на
входе. Ранее мы видели, что триггер сохраняет информацию до
тех пор, пока тактовый импульс имеет низкий уровень. (Разу-
меется, при расчете схемы, в частности условий подачи инфор-
мации на вход D, должны учитываться задержки включения
(20 нс) и установления (5 нс).)
D-триггеры серии 273 относятся к группе триггеров, синхро-
низируемых фронтом. В микросхемах 74LS363 и 74LS373 ис-
пользованы триггеры-защелки (рис. 3.37), которые, как показа-
но раньше, «прозрачны». Другими словами, это означает, что
если на разрешающем входе уровень высокий, то сигнал на
выходе повторяет входной сигнал. В этом и состоит сквозная
(ют входа до выхода) прозрачность схемы. В тот момент, ког-
Управление
(вь/яод ОЕ)
1
Трехствальные
дь/ходь/
Рис. 3.37. а — восьмиразрядный регистр с трехстабильными выходами на
восьми триггерах с защелкой в микросхемах 74LS363 и 74LS373; б — услов«
ное обозначение регистра с указаниями функциональных зависимостей по сть
стеме МЭК.
Элементы запоминающих устройств
215
Риз ре шающий
вызсод
Земля
Рис. 3.38. Соединение двух шин с помощью восьмиразрядных регистров на
D-триггерах в микросхемах 74LS364.
да уровень сигнала на разрешающем входе становится низким,
информация переключается на вход D и наступает режим бло-
кировки. С выходов D-триггера сигналы подаются на входы
трехстабильного сопрягающего элемента. Только при этом усло-
вии регистр можно использовать как входное устройство мик-
ропроцессора. До тех пор пока микропроцессор не запрашива-
ет данных с регистра, выходы регистра должны быть в неопре-
деленном положении. Дело в том, что микропроцессор получает
данные с общей шины, в которой информации триггера может
216
Глава 3
Считыва- Считыва-
ние Запись нае Запись
импульсы
Рис. 3.39. Четыре восьмиразрядных регистра в микросхемах 74LS364 (4X8
бит).
не быть. В общий поток данных информация триггера может
вводиться байтами только по команде через трехстабильный
элемент сопряжения.
Микросхема 74LS363 имеет сопрягающий элемент с двух-
стабильным выходом; этот элемент может нагружаться на шину
с относительно большой емкостью или соответственно с малым
волновым сопротивлением. Кроме того, общий вход разрешения
выполнен как триггер Шмитта, что обеспечивает повышенную
помехозащищенность. Входы триггеров выполнены как эмиттер-
ные повторители на транзисторах, благодаря чему нагрузка ло-
гических управляющих схем получается минимальной. Условное
обозначение по системе МЭК микросхемы LS373 показано на
рис. 3.37,6. Трехстабильные выходы получают разрешение (раз-
блокируются) в момент, когда становится низким уровень на
Элементы запоминающих устройств
217
Рис. 3.40. Условное обозначение схемы управления элементами памяти по си-
стеме МЭК.
входе ОЕ. Входы принимают информацию, если вход С полу-
чает высокий уровень. Цифра 1 у входа D указывает на то, что
переприем данных зависит от состояния сигнала на входе С1.
Весьма интересно применение синхронизуемых фронтом
D-регистров с трехстабильным выходом в качестве элементов
сопряжения двух шин для двунаправленного и асинхронного
обмена данными. Такая ситуация возникает, когда несколько
микропроцессоров со своими ведущими и ведомыми регистрами,
218
Глава 3
работающими самостоятельно и асинхронно, должны связывать-
ся между собой. Между шинами данных можно включить по-
следовательно и параллельно несколько регистров (рис. 3.38).
Согласовать регистр с соответствующей шиной данных можно
с помощью сопрягающих элементов с трехстабильным выходом.
Синхронизуемые входы D-триггеров позволяют вводить инфор-
мацию в регистр в любое время и (сразу же или в любое дру-
гое время) передавать ее на другую шину.
Другие применения можно получить от нескольких регистров,
объединенных в группы, например в группу из 4-байтных ре-
гистров, показанную на рис. 3.39. Входы D и сопрягающие эле-
менты с трехстабильными выходами выведены группами по
8 линий записи и воспроизведения. Благодаря тому что такто-
вый сигнал на триггеры четырех регистров подается по дешиф-
ратору «1 из 4», на запись можно вводить сигнал селективно,
выбирая его из 4 линий. Осуществлять селективное воспроизве-
дение одного из четырех сигналов позволяет элемент сопряже-
ния с трехстабильным входом, который имеется в самом селек-
торе (на схеме слева).
3.22. Условные обозначения функции управления
элементами памяти в системе МЭК
Условные графические обозначения функции управления
элементами памяти на триггерах, которые могут встретиться в
практике на схемах, приведены на рис. 3.40. По назначению
входов элементы памяти могут относиться к типам SR, JK и D.
На приведенных обозначениях входы триггеров не показаны.
Для процессов управления они значения не имеют.
Двойные стрелки указывают моменты времени срабатыва-
ния триггеров. Это моменты времени поступления сигналов на
вход для записи. Стрелки с зачерненными кружками указывают,
что сигнал на выходе в течение всего импульса следует за из-
менениями сигнала на входе, т. е. указывают состояние прозрач-
ности триггера. Обозначения справедливы для положительных
и отрицательных импульсов и для фронтов нарастания и спада.
Ниже приведены участки временных диаграмм, соответствую-
щие данному типу триггера. Прямые уголки у выходов указы-
вают на то, что сигнал на данный выход поступает с задержкой.
Глава 4
СЧЕТЧИКИ И ДЕЛИТЕЛИ ЧАСТОТЫ
4.1. Введение
Двоичные счетчики и делители частоты используются в самых
разных областях техники, в частности в управляющих системах
ЭВМ, в цифровых электронных часах и частотомерах. Наиболее
часто на практике применяются двоичные и десятичные счетчи-
ки и делители. Счетчики и делители (по модулю п) подразде-
ляются на синхронные, у которых разряды деления синхрони-
зуются поступающими извне тактовыми импульсами, и на асин-
хронные, у которых каждый данный разряд синхронизует сле-
дующий разряд деления. В асинхронных двоичных счетчиках
между фронтом тактового импульса и моментом переключения
разряда деления в цепочке существует определенный временной
интервал (задержка), т. е. фронт тактового импульса не совпа-
дает с моментом переключения разряда, деления. Это обстоя-
тельство особенно неприятно в случаях, когда результаты счета
должны быть декодированы в последовательность импульсов.
Временные задержки при декодировании приводят к ошибоч-
ным результатам.
Отличительная особенность синхронных счетчиков состоит
в том, что фронты импульсов деления когерентны, т. е. фронты
импульсов деления всегда синхронны с фронтами тактовых им-
пульсов. Десятичные счетчики по структурной организации под-
разделяются на последовательные и параллельные. Первые, как
это видно по самому названию, работают в режиме последова-
тельной подачи счетных импульсов на входы разрядов, вторые —
в режиме параллельной подачи. Поскольку обработка сигналов
всегда требует определенного времени, то параллельные счет-
чики оказываются более быстродействующими, чем последова-
тельные, и работают при более высокой частоте синхронизации.
На рис. 4.1—4.4 показаны структурные схемы синхронных и
•асинхронных счетчиков последовательного и параллельного ти-
пов. Десятичные счетчики (счетчики по модулю п) работают
по коду, который часто выбирается из соображений минимиза-
ции числа необходимых элементов схемы. При этом важным
является фактор пригодности кода к арифметической обработ-
ке сигналов в ЭВМ. Для преобразования десятичных цифр в
двоично-десятичный код необходимо иметь как минимум четыре
Рис. 4.1. Асинхронный счетчик.
Рис. 4.2. Синхронный счетчик.
Рис. 4.3. Последовательный счетчик.
Рис. 4.4. Параллельный счетчик.
Счетчики и делители частоты
221
триггера. Число возможных двоичных комбинаций будет равна
24= 16. Из них по прямому назначению используются только де-
сять комбинаций. Десятичные числа получаются путем умноже-
ния значащих единиц на разряд столбца кода и последующего'
сложения полученных чисел. Если столбцу кода разряд не при-
дан, то правило недействительно и тогда по конструкции двоич-
ных комбинаций определить, какому десятичному числу он со-
ответствует, уже невозможно.
Разработаны интегральные схемы ТТЛ и КМОП-логики^,
в которых на одном кристалле помещаются один или два пол-
ных делителя на 10 или на 16. В качестве элементов памяти
в делителях используются JK-, D- или SRT-триггеры. Для реа-
лизации специфических функций в схемы счетчиков вводятся*
дополнительные логические элементы. Такими функциями явля-
ются, например, параллельный ввод и запись данных триггеров,
синхронизация делителей внешними тактовыми импульсами,
а также реверсирование счета с прямого на обратный.
Как уже отмечалось, для деления частоты входного сигнала
используется двоичный код. Десятичные делители обычно рабо-
тают по двоично-десятичному коду, хотя встречаются и разра-
ботки с применением других кодов, например в счетчике
Джонсона. Чаще всего код Джонсона применяется в счетчиках
на элементах КМОП-логики. Это объясняется тем, что в этих
счетчиках дешифровка разрядов кода реализуется проще, чем в
делителях по двоичному, десятичному или двоично-десятичному
коду. Для многих целей оказывается более простым предуста-
новка счетчика Джонсона. Говоря о счетчиках с предустанов-
кой, мы прежде всего имеем в виду делители в синтезаторах ча-
стот.
В цифровой технике счетчики и делители применяются очень
широко. При этом вовсе необязательно, чтобы импульсы число-
вых кодовых посылок поступали к счетчикам регулярно. Это об-
стоятельство позволяет использовать счетчики, например, для
строгого упорядочения ряда событий с помощью команд
извне. В этой связи говорят о счетчиках управления или о схе-
мах управления. Одна из таких схем управления, используемая-
в стиральных автоматах, будет рассмотрена ниже. В общих чер-
тах скажем лишь, что программа стирки разделена на несколь-
ко частных операций, которые должны быть осуществлены в
строго определенной последовательности. Схема управления
как раз и следит за тем, чтобы эта последовательность была
выдержана.
Порядок работы систем управления вообще задается так на-
зываемой, структурной схемой, которую иногда называют так-
же диаграммой Гуфмана. Схема алгоритмов управления сти-
ральным автоматом приведена на рис. 4.5. Внимательно рас-
END
I
0 Состояние покоя
SWP
I
/ Наполнить дара бан водой, добавить моющее средство
NDH
I
Z Нагреть
TEMP80
V у f
3 Включить вращение барабана
8 MT 100
1
4 Слить использованную жидкость
•NDL
f
б Наполнить барабан водой
NDH
f
6 Включить вращение барабана
SMT 100
f
7 Слить использованную воду
-1TDL
8 Центриругирова ть
SWP-пуск программы стирки
MBH- сигнал датчика Евро:него уровни
жидкости
TEMP 80-сигнал датчика температуры (80°С)
SMT/OQ -сигнал датчика счетчика (100 оборотов)
NDL -сигнал датчика нижнего уровня жидкости
END - пятиминутный цикл центрифугирования
и конец стирки
Рис. 4.5. Программа работы стирального автомата.
Счетчики и делители частоты
22Э
смотрев ее, можно заметить, что цепь управления начинает
свою работу из состояния покоя, характеризуемого положением*
счетчика 0. Цепь управления автоматически переходит в состоя-
ние 0, как только на нее подается напряжение питания.
Когда с пульта подается команда на включение автомата^,
цепь управления из положения 0 переходит в положение 1.
Команда на включение может подаваться и с дистанционного
пульта, установленного в другом помещении. В положении Г
цепь управления руководит операцией наполнения стирального-
барабана водой, в который одновременно подмешивается мою-
щее средство, поступающее из резервного бачка. В этом поло-
жении цепь управления открывает электромагнитный вентиль,,
после чего стиральный барабан начинает наполняться. В поло-
жении 1 цепь управления остается до тех пор, пока датчик
«уровень высокий» не дает соответствующего сигнала, означаю-
щего, что воды в барабане достаточно. Сигнал «уровень высо-
кий» записывается кратко NDH (Niveau Detector High). По-
этому сигналу цепь управления переходит в положение 2, в ко-
тором производится нагрев моющего раствора и находящихся в>
нем вещей. В положении 2 цепь управления через реле вклю-
чает нагревательные элементы и остается в этом положении до
того момента, когда температура моющего раствора достигнет'
заданного значения (80°C). При достижении этой температуры
срабатывает датчик, посылающий сигнал («ТЕМР80»), по ко-
торому цепь управления переходит в положение 3. Включается-
двигатель привода барабана, вращающий его то влево, то впра-
во (режим двунаправленного качания барабана). Операция’
качания барабана (полоскания) контролируется счетчиком цик-
лов, которых должно быть 100. После циклов качания новый;
сигнал SMT 100 переводит цепь регулирования в положение 4.
В этом положении цепь управления включает помпу, откачи-
вающую из барабана использованный раствор. Затем срабаты-
вает датчик «уровень низкий», который выдает сигнал о том,.,
что из барабана использованный раствор выведен. Этот сигнал’
записывается кратко NDL (Niveau Detector Low). Он перево-
дит цепь управления в положение 5, при котором барабан опять
начинает наполняться водой до уровня NDH, достаточного для
следующего цикла полоскания. Повторное полоскание прово-
дится в положении цепи управления 6. Барабан опять совер-
шает 100 качаний, после чего цепь управления по сигналу
SMT100 переходит в положение 7, при котором из барабана
опять откачивается использованная вода. Включенная этим>
сигналом помпа будет работать до тех пор, пока не сработает
датчик низкого уровня NDL. Сигнал этого датчика переведет
цепь управления в положение 8, при котором начинается отжим
вещей за счет быстрого вращения барабана. Отжим продолжа»
224
Глава 4
€тся 5 мин; время отсчитывается электронными часами, син-
хронизуемыми частотой напряжения сети. По истечении пяти-
минутного цикла часы посылают сигнал END, который возвра-
щает цепь управления в положение 0. Программа стирки окон-
чена.
Характерным для этого процесса управления является то,
что каждый очередной шаг программы совершается лишь после
того, как завершился предыдущий. Цепь управления срабаты-
вает от команд различного происхождения в отличие от обыч-
ных счетчиков или делителей, на входы которых сигналы по-
ступают от единственного источника. Временной режим про-
граммы, например моменты переключения цепи регулирования
в положение 0, можно изменять, можно также пропускать от-
дельные положения. В нашем примере со стиральным автома-
том, в случае когда стираются вещи, не выдерживающие тем-
пературу 80°, можно пропустить операцию кипячения. Тогда
цепь управления, минуя положение 2, из положения 1 сразу пе-
рейдет в положение 3. Само собой понятно, что варианты про-
граммы стирки, задаваемые цепи управления, могут быть раз-
личными.
В ЭВМ блоки управления регулируют счетно-вычислитель-
ными операциями, совершаемыми в процессе обработки дан-
ных. Частные операции в ЭВМ совершаются одна за другой.
Блок управления задает не только моменты начала операций,
но и порядок их чередования. И в данном случае блок управле-
ния периодически возвращается в нулевое положение, напри-
мер при сокращении длительности циклов или когда какая-ни-
будь частная операция исключается из полного цикла.
При обработке данных в ЭВМ длительность операций может
быть различной, т. е. цикличность неравномерная. Бывает даже
и так, что блок управления для продолжения процесса управ-
ления должен ждать поступления команды извне. Чаще всего
режим ожидания в ЭВМ связан с временем прохождения ин-
формации из ЗУ до адресуемого блока по шине данных. Опре-
деленного времени требует и выбор нужной ячейки в ЗУ. По-
этому быстродействующий микропроцессор вынужден будет
ждать поступления из ЗУ сигнала «ГОТОВО». Разумеется, бло-
ки управления имеются не только в ЭВМ. Их используют, на-
пример, и в комбинированных цифровых логических схемах.
Рассмотрим еще два примера использования цепей управления.
Первый пример — цифровой частотомер в коротковолновом
„радиоприемнике. Для измерения частоты принимаемого сигна-
ла делитель частоты должен быть заранее запрограммирован
на значение центральной частоты диапазона. После измерения
«цифровые индикаторы на светодиодах показывают значение
^частоты в течение 2 мс. Цепь управления в данном случае долж-
Таблица кодирования чисел
т(7)
A(f/2)
c(f/s)
D(f/t6)
0 10 10 1 О 1 О 1 О 1 р 1 о 1 о _____ _
о Q 1 1 0 0 1 1 ° ° 1 1 0 ° 1 * ° -
0 0 0 0 1111 0 0 0 0 1111 о
0000 0 000 111 1 1 1 1 1 о
°1 234567 89 10 11 12 13 14 15 О 1 2 \
7 - Н Десятичные числа
Временная диаграмма
Рил 4.6. Взаимосвязь между счетчиком и делителем.
226
Глава 4
на иметь 4 положения: подготовки, измерения (измеряется ко-
личество периодов входного сигнала за 1 мс), далее третье и
четвертое положения, при которых цифровые индикаторы на
светодиодах 2 раза загораются в течение 1 мс. Таким образом,
мы имеем дело с простой цепью управления с четырьмя равно-
мерными фазами управления по 1 мс.
Второй пример — цепь управления генератором кода в авто-
матах-излучателях позывных сигналов Морзе в коротковолно-
вых радиостанциях. Согласно международному регламенту ра-
диосвязи, позывной сигнал Морзе, присвоенный радиостанции,
до начала передачи должен быть повторен не менее трех раз.
Допустим для примера, что позывной сигнал Морзе получен на
выходе генератора один раз, а затем автоматически повторяет-
ся три раза. Допустим далее, что после трехкратного повтора
позывного сигнала должна излучаться очень короткая тональ-
ная одиночная посылка («пип»). В этом случае цепь управле-
ния должна организовать процесс в виде трех событий одина-
ковой длительности (три позывных сигнала) и одного, четверто-
го, со значительно меньшей длительностью. По окончании
четырехфазового цикла работы цепь управления возвращается в
исходное состояние покоя.
Выше мы не раз уже пользовались понятиями счетчика и
делителя. Взаимосвязь между ними станет ясной, если таблицу
двоичных чисел перевести во временную диаграмму, показан-
ную на рис. 4.6. Сравнивая горизонтальные ряды единиц и ну-
лей, получаемых на двух последовательных триггерах, убежда-
емся, что действительно имеем дело с делением частоты.
В сериях выпускаемых микросхем ТТЛ и КМОП-логики
имеется множество всевозможных делителей и счетчиков, в том
числе в корпусах с двухрядными выводами. Эти микросхемы
разделены на несколько основных типов, которые рассматрива-
ются в последующих разделах.
4.2. Двоичные счетчики
Рассматривая выше JK-триггеры, мы видели, что если од-
новременно на оба входа (информационный и тактовый) пода-
ются активные сигналы при переходе тактового импульса с вы-
сокого уровня на низкий, то такой же переход совершит и со-
державшийся в триггере информационный сигнал. Если такой
процесс инвертирования отобразить на временной диаграмме,
то можно заметить, что и здесь мы, в сущности, имеем дело
с делением частоты на 2, ^поскольку за каждый цикл синхрони-
зации тактовым импульсом содержание информации триггера
изменяется только один раз.
t
к—/к
aw
-аа.)
J — и
T-^>Cf
---Н~т
.l>Czzzfi-
1
в
Рис. 4.7. Асинхронный делитель на 16.
а —схема; б — временная диаграмма; в — таблица состояний (таблица кодирования чи-
сел).
228
Глава 4
Если соединить последовательно несколько JK-триггеров,
причем выход Q каждого предшествующего соединить с синхро-
низующим входом последующего, то получим двоичный счет-
чик асинхронного типа. Схема такого двоичного счетчика и вре-
менная диаграмма показаны на рис. 4.7.
Если внимательно рассмотреть временную диаграмму, то
можно увидеть, что содержание информации триггера изменяет-
ся, когда уровень управляющего импульса на входе меняется
с Н на L. Если в триггере была записана 1, то после прихода
тактового импульса она изменится на 0, и наоборот. На времен-
ной диаграмме переходы от 0 к 1 обозначены сплошными стрел-
ками, а переходы от 1 к 0 — штриховыми.
Выходные сигналы Qa, Qb, Qc и Qd между собой некогерент-
ны, т. е. фронты сигналов несинхронны во времени. Это понят-
но, поскольку изменения состояния сигналов передаются по це-
почке триггеров, на что требуется некоторое время. Если рас-
смотреть, например, переход от цифры 7 к цифре 8, то видно,
что сначала переход с 1 на 0 совершится на выходе Q.4, затем
уже как следствие этого перехода 1 станет 0 на выходе Qb
и лишь потом 1 станет 0 на выходе Qc- Следствием третьего
перехода будет переход сигнала на выходе Qd от 0 к 1.
Если делитель используется исключительно для деления час-
тоты, то эта некогерентность никакого значения не имеет. Несу-
щественна роль некогерентности и в работе генераторов такто-
вых сигналов и частотомеров. Когда же выходные сигналы
этих устройств используются для управления другими цифровы-
ми устройствами, то эта некогерентность может привести к оп-
ределенным трудностям. Так, например, даже очень кратковре-
менные взаимные перекрытия сигналов на выходе дешифрато-
ров вызывают нежелательные выбросы импульсов, которые в
свою очередь приводят к другим нежелательным явлениям. Эти
выбросы, как правило, очень кратковременны, поэтому цифро-
вой индикатор воспринять их не может. Но выходные сигналы
счетчиков и делителей могут стать когерентными, если каждый
разряд делителя синхронизовать тактовыми импульсами, иначе
говоря, сделать их синхронными с входными сигналами двоич-
ного счетчика.
4.3. Синхронный двоичный счетчик
Схема синхронного двоичного счетчика на JK-триггерах по-
казана на рис. 4.8. Чтобы обеспечить когерентность, на такто-
вые входы Сп триггеров подается последовательность импуль-
сов То. Из таблицы кодирования и временной диаграммы
видно, что содержание информации триггера изменяется, когда
+SB
м iw3N \qa(H) \ав(н) {^(H)
Гумсов то ^IS73N .174LS7M &4S73H
Десятичнб/е
числа
Тактовые
иетуыьсь/ Т#
Qa
& &в
О 1 234X67 89 10 11
О LP 1^0 1_0 1_0 f_0 f_0 f О f 0 1 0 f О 1 О 1
о
о
V у /
О
1
О ч7 1
ООО
О
ООО
Q,j)
о
0 0 0 0 0 0 0 1
1
1
десят. числа П с 8 А Го
0 0 0 0 0 О ч
1 0 0 0 Rl А
2 0 0 И* 0 А
3 0 О \f Т- Тг
4 0 о' О оч Лк
X 0 1 О л 0» Л
6 0 1 / 0 04
7 0 О'
и~ / /1
8 1 * о' 'о' 7 0 01 1[
9 1 0 0 л 01 А
10 1 О 1' 0 ^71 _Ll
11 1 О 11 01
12 1 к о' 0 _а
13 1 1 О м ^i T-L
14 1 1 и Z 0 А
1Х 1 -Цг
р 1 /1
О * О 7 О О ot 1
Рис. 4.8. Синхронный двоичный по-
следовательный счетчик.
а — схема; б — временная диаграмме}
в — таблица состояний.
в
230
Глава 4
тактовый импульс переходит от 1 к 0. Информация триггера В
изменяется при обратном переходе тактового импульса, т. е. от
0 к 1, если в триггере А до этого была 1. Информация тригге-
ра С изменяется при переходе тактового импульса от 1 к 0, ес-
ли в триггерах Л и В до этого была 1. Логическая схема И, со-
стоящая из каскадов N1 и 7V2, определяет, действительно ли
выходы находятся в состоянии 1. Если да, то входы J и К со-
ответствующих триггеров получают высокий уровень, вследст-
вие чего и достигается желаемое изменение информации.
В тр-иггере В входы J и К могут быть непосредственно соедине-
ны с выходом Qa, потому что здесь для перехода сигналов от 1
к 0 (или наоборот — от 0 к 1) должно удовлетворяться условие
о том, что до этого перехода триггер А находился в состоянии 1.
Условием перехода сигнала в триггере С является предшест-
вующее одновременное равнофазное состояние 1 в триггерах А
и В, Это условие обеспечивает элемент N1. Аналогичное усло-
вие для D-триггера состоит в равнофазности предшествующих
состояний трех предыдущих триггеров А, В и С. Они также
должны быть в состоянии 1. Это условие обеспечивается эле-
ментом N2.
Естественно, что такую организацию схемы можно продол-
жить и дальше, и это позволило бы получить синхронный дво-
ичный счетчик со значительно большим потоком информации,
т. е. способный оперировать со значительно большими числами.
Обратим внимание на то, что для каждого шага расширения
возможностей счетчика должен использоваться логический эле-
мент И с двумя входами. Выходные сигналы такого счетчика
получаются когерентными, так как все переходы состояний триг-
геров происходят под действием тактовых сигналов TQ одновре-
менно. Строгая последовательность в организации тактовых сиг-
налов, необходимая для удовлетворения условий А-В, а затем
условия А-В-С, обеспечивается логическим элементом И. Счет-
чики, работающие по такому принципу, называют синхронными
последовательными счетчиками.
Если условия перехода состояний триггеров формируются
строго раздельно для каждого разряда деления, то говорят, что
счетчик параллельный. Схема двоичного синхронного парал-
лельного счетчика приведена на рис. 4.9. В этом счетчике на
входах J и К триггера А сигналы постоянно имеют высокий
уровень (состояние 1). Триггер В тоже управляется по входам
J и К сигналами с выхода Qa, а переходы в триггер С совер-
шаются вследствие удовлетворения условия А-В предшествую-
щими двумя триггерами. До этого этапа работа синхронного
параллельного счетчика ничем не отличается от работы после-
довательного счетчика. В триггере D созданное предшествую-
щими двумя триггерами условие А-В и комбинация с С уже не.
Счетчики и делители частоты
231
используются. Здесь все три триггера Л, В и С кодируют сигна-
лы раздельно. Для следующего разряда аналогичным услови-
ем будет A-B-C-D и т. д.
Так путем каскадирования достигается увеличение разряд-
ности чисел до требуемых для данного счетчика пределов.
В двоичном последовательном счетчике создается как бы цепоч-
ка логических элементов И, что, как нетрудно понять, приводит
к увеличению времени обработки сигналов, т. е. к увеличению
задержки. Поэтому по признаку высокочастотности (частоты
А(Н)
Рис. 4.9. Синхронный двоичный параллельный счетчик.
тактовых импульсов) последовательные счетчики уступают па-
раллельным, у которых элементы И не вызывают увеличения
задержки.
Разумеется, можно построить и комбинированный последо-
вательно-параллельный счетчик. Такие счетчики конструктивно
оформляются в виде групп JK-триггеров, объединенных в одну
ИС. Внутри ИС сигналы обрабатываются триггерами парал-
лельно, а сами ИС соединяются в последовательные цепочки.
Сформированные предшествующими ИС пакеты сигналов по-
даются на разрешающий или зависимый вход последующей ИС,
сигнал которой управляет входами J и К триггера, изменяюще-
го свое состояние по командам тактовых импульсов. В послед-
нее время разработаны ИС ТТЛ и КМОП-логики с четырьмя
JK-триггерами в одном корпусе с двухрядными выводами.
4.4. Десятичный счетчик (делитель на 10)
Десятичные счетчики вообще работают по двоично-деся-
тичному коду (ДДК). Схема десятичного асинхронного счетчи-
ка показана на рис. 4.10. Если рассмотреть временную диаграм-
му и таблицу чисел состояний этого счетчика, то можно видеть,
2*74LS73N
Десятичные
числа
Тантовь/е ин-
пульсы То
&А
&в
3
о 123 436780 10
о ^7 Чч7ч Ч?4/44#
О 0^1 1^0 0^1 Г^О Ох О
-------Ч -----т \ /
о О О 0'1 1 1 1^0 о\^о
0 0 0 0 0 0 0 0^1 1' ^0
8
t
Рис. 4.10. Асинхронный десятичный счетчик.
а — схема; б — временная диаграмма; в — таблица состояний.
Счетчики и делители частоты
233
что триггер А изменяет свое состояние непосредственно под дей-
ствием тактового импульса; состояние же триггера В меняется
в момент перехода триггера Л от 1 к 0; состояние триггера С
меняется, когда триггер В переходит к 0, и, наконец, триггер D
меняет свое состояние, когда триггер А переходит от 1 к 0, при-
чем сигналы на входах J триггеров В п С имеют значение логи-
ческой 1 (высокий уровень).
Последнее условие отличает рассматриваемый счетчик от
обычного двоичного счетчика. Оно связано с необходимостью
подготовки перехода от цифры 9 к цифре 0. На входе К триг-
гера D всегда будет высокий уровень, вследствие чего при пер-
вом же переходе триггера А от 1 к 0 триггер D возвращается
в положение 0. Триггер В после результата 9 перейти в поло-
жение 1 не может, так как сигнал Qd(H) на его входе / при
результатах 8 и 9 низкий (см. таблицу на рис. 4.10, в). Варьи-
руя варианты соединения триггеров между собой, можно обес-
печить прекращение счета после достижения цифры 9. Достиг-
нув этого состояния, счетчик возвращается в положение 0, пос-
ле чего процесс счета может опять начаться с 0.
4.5. Синхронный десятичный счетчик
На рис. 4.11 приведена схема синхронного последователь-
ного десятичного счетчика. Из временной диаграммы и табли-
цы кодирования видно, что, как и в случае двоичного счетчи-
ка, триггер А инвертируется при переходе тактового импуль-
са от состояния 1 к 0. Поэтому для достижения цели из
входы J и К триггера А постоянно подается сигнал высокого
уровня. Триггер В должен инвертироваться, когда ^триггер Л
был в состоянии 1, а триггер D — в состоянии 0
После достижения результата 9 триггер В свое состояние боль-
ше менять не должен, да_это и произойти не может, потому что
сигнал высокого уровня D(H) на триггере уже успел смениться
на сигнал низкого уровня Л(0), вследствие чего изменились к
уровни на входах J и К триггера В. Что касается триггера С,
то его состояние изменится при условии, что триггеры А и В
были в состоянии 1, а триггер D — в состоянии 0 до перехода
тактового импульса от Н к L (т. е. от 1 к 0). Это полностью
совпадает с данными таблицы. Описанное условие обеспечива-
ется каскадом N2, который активирует сигналы на входах J
и К триггера С. Триггер D при переходе тактового импульса
от 1 к 0 совершает переход от 0 к 1 и достигает цифры 8, ког-
да на триггерах Л, В и С была единица, а на триггере D —
нуль. Процессы этого этапа кодирования тоже описываются
числовой таблицей и временной диаграммой. Вход К Тригге-
234
Глава 4
J)(H)
Рис. 4.11. Десятичный синхронный параллельный счетчик.
а — схема; б — временная диаграмма; в — таблица кодирования чисел.
pa D соединен с выходом Qa, который при результате счета 9
находится в состоянии 1 (высокий уровень). Это значит, что
при следующем тактовом импульсе триггер D опять перейдет
в положение 0. Триггер В после достижения результата 9 изме-
нить свое состояние не сможет, так как на триггере D произо-
шел переход от Н к L и такой же переход произошел на вхо-
дах J и К триггера В. Таким образом, видим, что и здесь деся-
тичный счетчик по достижении результата 9 опять возвраща-
ется в состояние 0. Как и двоичный, десятичный счетчик может
работать в параллельном режиме. Необходимые для этого ус-
ловия формируются раздельно для каждого разряда. Дальней-
Счетчики и делители частоты
235
ший счет от 9 к 0 происходит точно так, как в счетчике с по-
следовательной обработкой сигналов.
Десятичные счетчики ТТЛ и КМОП-логики, как правило, ра-
ботают в параллельном режиме и собираются в виде отдель-
ных ИС. Соединив каскадно несколько таких ИС, можно полу-
чить систему десятичных счетчиков с нарастающей разряд-
ностью. При этом каждый последующий каскад увеличивает
разрядность на одну ступень вверх, когда счет ведется по посту-
пающим тактовым импульсам.
4.6. Счетчики прямого и обратного счета
До сих пор в своих рассуждениях мы исходили из того, что
двоичные и десятичные счетчики реализуют прямой счет, т. е.
от 0 в сторону больших двоичных или десятичных чисел (сум-
мирующий счетчик). Нетрудно показать, что счетчики можно
заставить считать и в обратном направлении (вычитающий
счетчик). Это отчетливо видно из таблицы кодирования на
рис. 4.12. При прямом счете выходы Q триггеров дают резуль-
таты двоичного обратного счета, т. е. вычитания. Каскады счет-
чиков поставлены в такие условия, что полярность сигналов
При прямом счете выходы Q последовательно принимают значения чисел от 0 до 7;
выходы *Q (как видно из таблицы) принимают значения от 7 до 0. Если инвертировать
также и переменные, определяющие переходы между триггерами, то счет становится
обратным.
236
Глава 4
меняется и на выходах. Сигналы на этих выходах тоже дают
результаты обратного счета. В синхронных счетчиках условием
передачи будет уже не А-В-С=\, а Л-В-С=0, что видно из
таблицы обратного счета.
Счетчик прямого счета легко можно превратить в свой анти-
под, т. е. из суммирующего сделать вычитающим, если поме-
нять на обратные уровни сигналов, а именно активные сигналы
заменить неактивными, а неактивные — активными. Пример схе-
мы синхронного последовательного двоичного счетчика прямого
Н-прямаи счетя
р-ооратнь/й счет
Рис. 4.13. Синхронный двоичный реверсивный счетчик.
л обратного счета приведен на рис. 4.13. При прямом счете раз-
решение получает верхний элемент И схемы И-ИЛИ, вследст-
вие чего выходы Q соединяются со следующими разрядами. При
обратном счете разрешение получает нижний элемент И и с по-
следующими разрядами соединяются выходы Q.
В десятичных счетчиках процесс прямого и обратного счета
несколько сложнее, чем в двоичных. Здесь осуществляется не
только переход чисел от 9 к 0, но и переход от 0 к 9, который
совершается при обратном счете.
На рис. 4.14, а показана схема декадного счетчика прямого
и обратного счета. Таблица состояний приведена на рис. 4.14, б.
Прежде чем приступить к детальному рассмотрению схемы, по-
смотрим по таблице, что необходимо сделать для того, чтобы
реализовать описанные выше переходы.
Для прямого счета в особом режиме обработки оказываются
триггеры В и D\ для них цифра 9 в закодированном виде вы-
ражается как 1001. В нормальном режиме триггер А переходит
от 1 к 0, а триггер С при двоичном счете остается в положе-
нии 0. Таким образом, триггер В следовало бы сохранить в по-
Счетчики и делители частоты
237
Рис. 4.14. Синхронный десятичный реверсивный счетчик,
а —схема; б — таблица состояний.
ложении 0, а триггер D перевести из положения 1 в положе-
ние 0. Каким образом можно реализовать такой счетчик? Циф-
ра 9 кодируется элементом N7. В положении, соответствую-
щем 9, на выходе элемента N7 сигнал имеет высокий уровень,
который после инвертирования /1 поступает на вход разря-
да 04 как 0. Это значит, что входы J и К триггера В одновре-
менно получают уровень L и что этот триггер при очередном
238
Глава 4
переходе тактового импульса свое состояние не изменит. Выход
элемента N7 соединен также с одним из входов разряда 06,
который обеспечивает высокий уровень на входах J и К триг-
гера D в положении цифры 9. Поэтому при очередном переходе
тактового импульса триггер D также изменит свое состояние и
перейдет от 1 к 0. Таким образом, желаемый переход от 9 к О
достигнут.
В режиме обратного счета в триггере А должен совершиться
переход от 0 к 1, что каждый раз и происходит в нормальном
режиме; триггеры В и С должны сохранить свое положение не-
изменным, а на триггере D должен совершиться переход от О
к 1. Сохранить триггер В в положении 0 можно следующим об-
разом. Элемент N8 кодирует число 0, полученный сигнал инвер-
тируется и поступает на вход разряда 04 с уровнем 0(Л).
Входы J и К триггера В в положении десятичного 0 получают
сигналы низкого уровня. Вследствие этого при очередном пере-
ходе тактового импульса каскад не инвертируется, иначе гово-
ря, триггер сохраняет значение 0. Переход от Н к L на тригге-
ре С также невозможен. На триггере D переход произойдет по-
тому, что его вход J в положении 0 находится под высоким
уровнем, а это значит, что при поступлении тактового импульса
разряд от положения 0 перейдет к 1.
Сигналы прямого и обратного счета как управляющие по-
даются на элементы И-ИЛИ (на схеме сверху). На входы эле-
ментов И под номерами 7V1, N3 и N5 поступают сигналы поляр-
ности Q, а на входы элементов И под номерами N2t N4 и N6—
сигналы полярности Q, так что, изменяя на противоположную
полярность сигналов на выходах, счетчик можно реверсировать,
реализуя прямой или обратный счет. Сигнал «счет прямой» по-
дается и на элемент 7V7, поскольку это условие справедливо»
только для прямого счета. По этой же причине переменная об-
ратного счета (сигнал TW) подается на вход элемента N8. Сиг-
нал получается в результате инвертирования переменной пря-
мого счета VW.
Двоичные и десятичные счетчики выпускаются в вариантах
и ТТЛ, и КМОП-логики. По командам извне их можно пере-
ключать на прямой или обратный счет.
4.7. Счетчики с переменным модулем счета
Во многих случаях желательно иметь счетчик, модулем
счета которого управляют извне. В начале главы уже приводил-
ся пример использования делителя в качестве измерителя час-
тоты сигналов, принимаемых радиоприемником. Обычно в та-
ких случаях сначала определяется частота гетеродина в каска-
де преобразования промежуточной частоты, а затем, суммируя
Счетчики и делители частоты
239
частоту и мгновенное значение центральной частоты полосы,
можно найти искомую величину. Такая коррекция реализуется
путем управляемого изменения начального модуля. Этого, на-
пример, можно добиться, сделав коэффициент деления счетчи-
ка зависимым от сигнала на управляющем входе. Так, если на-
чальный модуль десятичного счетчика установить на 5, то новый
счетчик будет счетчиком по модулю 5, а если он был шестнад-
цатеричным, то новый счетчик будет счетчиком по модулю И.
Загрузка счетчика по отношению к тактовым сигналам мо-
жет быть и асинхронной, и синхронной. В каждом конкретном
случае это определяется характером схемы. Чаще всего за-
грузку счетчиков делают все-таки управляемой с помощью
тактовых сигналов; прежде всего этот способ управления ис-
пользуется в синтезаторах частот, генерирующих периодические
сигналы с заданным рядом частот. Цикл счета разрешается
после загрузки счетчика.
На рис. 4.15 приведена схема двоичного счетчика с каска-
дами управления модулем. Состояние начального модуля счет-
чика устанавливается двоичными сигналами на управляющих
входах а, Ь, с и d, каждый из которых соединен с элементом
И-НЕ. На второй вход логических элементов подаются сигналы
управления высокого уровня. Выходы четырех элементов И-НЕ
(Л^1, N2, N3 и N4) соединены и с входами установки триггеров
и с второй группой логических элементов И-НЕ (N5, N6, N1 и
JV8). Вторая группа логических элементов инвертирует сигна-
лы с выходов первой группы. Это необходимо для того, чтобы
их можно было подавать на входы сброса JK-триггеров.
Сигналы на входах сброса триггеров, которые на управляю-
щих входах имеют значение 0, должны инвертироваться дваж-
ды. Поэтому на второй вход элементов И-НЕ подается сигнал
«загрузка». Схема работает следующим образом. Пусть сигнал
«загрузка» имеет высокий уровень, тогда элементы И-НЕ (АН,
?/2, ;V3 и N4) с входов a, b, с п d передадут сигналы на входы
установки и сброса триггеров. Если на входах предустановки
счетчика уровень высокий (1), то на входах установки уровень
низкий и, значит, триггеры загружаются единицами. Входы
сброса остаются под высоким уровнем. Если же на входах
предустановки уровень низкий (0), то на выходах элементов
ЛЧ—N4 уровень высокий, следовательно, он высокий и на вхо-
дах установки триггеров. На входах сброса уровень получается
низким, так как на оба входа элементов И-НЕ (N5—N8) по-
дан сигнал высокого уровня. Таким образом, триггеры возвра-
щаются в положение 0 в соответствии с информацией, поданной
на входы предустановки. Следовательно, счетчик, собранный по
такой схеме, может быть заранее предустановлен в определен-
ное двоичное состояние, которое задается сигналами загрузки.
Загрузка (р)
Рис. 4.15, Входы предустановки двоичного счетчика.
Счетчики и делители частоты
24 В
Логический элемент 7V9 в этой схеме предназначен для того,,
чтобы запретить вход тактовому сигналу в случае, когда на
двоичный счетчик подан сигнал загрузки.
4.8. Каскадирование двоичных и двоично-десятичных
счетчиков
Двоичные и десятичные счетчики могут использоваться
комбинированно. Для этого группы из 4 или 8 JK-триггеров5
монтируются в одном корпусе с двухрядными выводами. Если
требуется расширить числовые пределы счета, то несколько та-
ких корпусов соединяются каскадно. Фирмы — изготовители
микросхем предусматривают возможность такого наращивания-1
еще на стадии проектирования разработок, для чего корпуса за-
ранее собираются по такой схеме, которая значительно облег-
чает их каскадное соединение.
Рассматривая схему десятичного каскадированного счетчи-
ка, можно видеть, что если предшествующий разряд совершает
переход от 9 к 0, то последующий разряд увеличивается на 1.
Из таблицы состояний десятичного счетчика видно, что при та-
ком изменении сигнал на выходе Qd переходит от 1 к 0. Есля
соединить выход Qd с тактовым входом С следующего каскада,,
то мы и получим, очевидно, требуемое согласование между дву-
мя каскадно соединяемыми десятичными делителями. Заметим,,
что рассматриваемые здесь счетчики — это асинхронные деся-
тичные счетчики.
Наглядное представление о процессах счета с переносом да-
ет временная диаграмма на рис. 4.16. При значениях 8 и 9 уро-
вень сигнала на выходе Qd высокий. При переходе от значе-
ния 9 к 0 сигнал инвертируется (уровень сигнала становится
низким). Во время этого переноса триггер А следующего разря-
да совершает переход от 0 к 1 и сохраняет это состояние до
очередного перехода триггера предыдущего разряда от 9 к 0.
Следовательно, чтобы число в данном разряде увеличилось на
одну единицу, триггер предшествующего разряда должен совер-
шить 10 переходов. Соединяя между собой разряды двоичных
или десятичных счетчиков показанным способом, можно расши-
рять до желаемых значений числовые пределы счета.
В синхронных счетчиках процесс переноса проходит по-ино-
му. Как показано выше, при последовательном и при парал-
лельном режимах переноса сигналов между триггерами число’
кодировалось перед каждым переносом, а сам перенос совер-
шался на спадающем фронте тактовых импульсов Tq.
При переносе между двумя десятичными или шестнадцате-
ричными делителями число кодируется перед переносом. Для
десятичных счетчиков это число 9, а для счетчиков-делителей
242
Глава 4
на 16 это число 15. Импульс переноса формируется внутри ИС
и поступает на выход. Импульсы опережающего переноса дают
разрешение следующему разряду, а тактовые сигналы, как это
обычно делается в синхронных счетчиках, подаются на вход С
следующего разряда. Все это видно на временной диаграмме на
рис. 4.17. В некоторых счетчиках импульсы переноса объединя-
ются с тактовыми и разрешающими импульсами внутри ИС.
&О0
От.
А1
О 1 2 3 4 5 6 7 8 9 10 // Z2 /3 Ц /б'
—i—i—i---1—I—i—i—i—I----1—I—I--1--1--1--
Десятичные числа на счет чине
Рис. 4.16. Каскадирование асинхронных десятичных счетчиков,
а —схема; б — временная диаграмма.
Получаемые на выходе такие импульсы называют тактируемы-
ми импульсами переноса. Они подаются на тактовые входы сле-
дующих счетчиков-делителей на 10 или 16. При этом, естест-
венно, речь идет не о синхронном делителе, так как тактовые
сигналы в данном кристалле получаются из сигналов предшест-
вующего кристалла, а это связано с временной задержкой.
Счетчики с тактируемым импульсом переноса обычно имеют на
выходе и просто импульс переноса, что позволяет путем каска-
дирования получать синхронные счетчики-делители на боль-
шее число разрядов.
4.9. Счетчик Джонсона
Отличительная черта счетчика Джонсона — наличие у него
обратной связи, которая позволяет соединять инвертируемый
выход последнего разряда с входом J первого и подавать ин-
вертированный сигнал с того же выхода на вход первого. Из
пятиразрядных счетчиков Джонсона часто получают десятич-
Счетчики и делители частоты
243
ный счетчик, у которого значительно проще, чем у пятиразряд-
ного, реализуется кодирование и который может работать с от-
носительно простым двоичным или двоично-десятичным кодом.
Кроме того, десятичные счетчики-делители легче перепрограм-
мируются на n-модульные при использовании их в синтезаторах
частот. Схема пятиразрядного счетчика Джонсона, его времен-
Рис. 4.17. Каскадирование синхронных десятичных счетчиков,
а —схема; б — временная диаграмма.
ная диаграмма и таблицы состояний приведены на рис. 4.18. При
рассмотрении принципа работы счетчика будем полагать, что»
он находится в состоянии логического 0. При появлении перво-
го тактового импульса разряд А примет посылку с разряда Е
(Qe=1). При появлении следующего тактового импульса эта
единица передастся в разряд В и т. д. до тех пор, пока не до-
стигнет разряда £. Потом посылка разряда Е получает значе-
ние 0, и счетчик, как это видно из таблицы состояний, пол-
ностью загружается нулями. В отличие от двоично-десятично-
го счетчика счетчик Джонсона имеет дополнительный триггер
и не имеет кодирующих цепочек. Иногда такой счетчик позво-
ляет получить определенные преимущества. Столбцы числового»
+5 В
Д&еод тактовых
импульсов То
Десятичные
числа
о
5 6
2
£
То
О-А
7 8 9 0 1 2
010101010101
В+АОО
(НС)В=1
&о
€4
t
Делитель на 10
Аесят числа. Е Б с в А То
0 0 0 0 0 0 О А
1 О О О 11 сЯ
2 ' О 0 О 7 01 >
i 5 ! 0 0 1 1 1 И
4 \О 11 7 1 1 Oi I 4т
<в 1 1 1 1 t(O) 1 «Я 1
В 1 1 1 О О *
7 1 1 О О 0^
8 7 1 О О О 01
9 1 0 О О 0 О 1 с
(0) 0 0 О 0 О 01 1
гф-Лигпель ла 9
А А В Е 1} С В А
О 0 0 0 0 0 0 0
И l^vi О О О О 1
—Г“ О 7 0 OOO11
f 0 О 0 0 111
(А*С)В= 7 1о7] 1 11
6 / 7 7 7Ч6>
1110 0
11OOO
10 0 о о ООО О 0
Рис. 4.18. Пятиразрядный счетчик Джонсона (счетчик по модулю 10).
а —схема; б — временная диаграмма; в — таблицы состояние.
Счетчики и делители частоты
245
кода для него значений разряда не получают, поэтому код от-
носят к классу безразрядных. Пятиразрядный счетчик Джонсо-
на, работающий по описанному принципу, реализуется обычно
на элементах КМОП-логики. Такие счетчики содержатся, на-
пример, в микросхемах серий 4017 В и 4018 В. Чтобы исключить
возможность сбоев кода при пуске или при самом процессе сче-
та, которые могут быть вызваны внешними причинами, между
разрядами В и С устанавливается кодер, который переводит
третий триггер в состояние 1 только в случае, когда А или С и
В получают сигнал высокого уровня [(Л + С)3/4В=1]. На вре-
C(/J
Рис. 4.19. Фрагмент пятиразрядного счетчика Джонсона с шифратором.
менной диаграмме счетчика Джонсона видно, что вход триггера
в разряде С может получить значение 1 только в ситуации, ко-
торая показана на схеме. Это условие удовлетворяется при зна-
чениях разрядов от 2 до 7. Во всех других случаях вход J по-
лучает сигнал низкого уровня, а вход К — высокого. Как это
реализуется логически, показано на рис. 4.19, где приведена
часть пятиразрядного счетчика Джонсона, обеспечивающая со-
гласование разрядов В и С. Видно, что логика между разряда-
ми В и С действительно обеспечивает требуемое условие: вход
только тогда получает сигнал высокого уровня, когда А или С
одновременно с В получают сигнал высокого уровня. Элемент И,
обозначенный на схеме 01, реализует здесь функцию ИЛИ в от-
ношении активных сигналов низкого уровня A(L) или C(L),
а элемент АП реализует функцию И в отношении сигналов высо-
кого уровня. В приведенных выше условиях (Л + С)-В=1 на
выходе элемента АП будет сигнал низкого уровня, поэтому для
подачи на вход J-триггера сигнал должен быть инвертирован.
Выход элемента АП можно соединить с /(-входом триггера не-
посредственно.
Счетчик Джонсона легко перестраивается на меньшие коэф-
фициенты деления. Для этого вход /д соединяется не с Qe,
246
Глава 4
а с другим_неактивным выходом. Так, если вход JA соединить
с выходом Qa, то получим коэффициент деления 2; при соеди-
нении этого входа с выходом QB получим коэффициент деле-
ния 4, при соединении его же с выходом Qc получим коэффици-
ент деления 6 и, наконец, при соединении с выходом QD полу-
чим коэффициент деления 8.
Для реализации коэффициентов деления 3, 5, 7 и 9 необхо-
димы дополнительные кодирующие ИС. Для получения коэффи-
циента деления 3 вход Ja должен управляться при A-B(L) =
= 0££); условием получения коэффициента деления 5 будет
В-С(£)=0, условием получения коэффициента деления 7 будет
С •/)(£)== О, и, наконец, условием получения коэффициента 9 бу-
дет D-E(L) =0. Эти условия легко выводятся из временной
диаграммы и таблицы состояний. Если для примера взять коэф-
фициент деления 2, то видно, что триггер А после перехода в со-
стояние 1 при появлении очередного тактового импульса должен
перейти обратно в состояние 0. При делении на 3 триггер А
возвращается в состояние 0 после того, как триггеры Л и В
имели сигнал высокого уровня. При делении на 9 возврат триг-
гера А в состояние 0 под действием тактового импульса прои-
зойдет при условии, что триггеры D и Е до его появления име-
ли сигнал высокого уровня. Условия трех последних ситуаций
представлены в таблице состояний.
4.10. Счетчик по коду Грея на SRT-триггерах
Код Грея — код одношаговый. Как показано на рис. 4.20^.
это означает, что при увеличении или уменьшении разряда в ко-
довой комбинации изменяется один бит. Такое обстоятельства
дает счетчикам по коду Грея определенные преимущества перед
двоичными или двоично-десятичными счетчиками в областях со
сложными переходами. При таком сопоставлении, вообще гово-
ря, безразлично, являются ли счетчики двоичными или двоично-
десятичными. Это преимущество счетчиков по коду Грея обес-
печивается благодаря управляющим цепям, задача которых со-
стоит в том, чтобы обеспечить своевременность различных опе-
раций и организовать их в требуемой последовательности. Та-
кие цепи широко используются в ЭВМ; они управляют частны-
ми операциями, которые должны совершаться в строго опреде-
ленной последовательности по командам. Указанные управляю-
щие цепи используются не только в ЭВМ. Ранее мы уже встре-
чали подобную цепь в стиральном автомате. Элементами памя-
ти в счетчике Грея, показанном на рис. 4.20, служат SRT-триг-
геры с ведущими и ведомыми элементами. Любое изменение на
Счетчики и делители частоты
247
(Рис. 4.20. Счетчик по коду Грея на SRT-триггерах, синхронизуемых фрон-
том.
л —схема; б — таблица состояний.
выходах этих триггеров может произойти только на спадающем
фронте тактового импульса. Из схемы видно, что тактовый сиг-
нал подается на все триггеры. Следовательно, перед нами син-
хронный счетчик с когерентными выходными сигналами. Впро-
чем, о когерентности выходных сигналов в этом счетчике гово-
рит и тот факт, что в процессе счета меняется один бит.
248
Глава 4
Задача шифраторов здесь состоит в обеспечении правильной
последовательности изменения содержания триггеров в процес-
се счета. Из таблицы состояний счетчика видно, что триггер А
переходит от 0 к 1 на спадающем фронте тактового импульса
при условиЩ-Чтю до этого момента триггеры С и В были в со-
стоянии О (С-В = Н) или оба были в состоянии 1, что в двоич-
ном выражении соответствует числам 0 и 4. Упомянутый триг-
гер должен на спадающем фронте тактового импульса совер-
шить переход от 1 к 0 при условии, что триггер С в этот мо-
мент был в состоянии 0, а триггер В — в состоянии 1 или триг-
гер В — в состоянии 0, а триггер С — в состоянии 1. Триггер В
по команде тактового импульса перейдет в состояние 1, если
триггер А был в состоянии 1, а триггер С — в состоянии 0. Этот
же триггер перейдет в состояние 0, когда триггеры А и С одно-
временно находятся в состоянии 1.
В таблице отражены условия изменений состояний тригге-
ра А; соответствующие состояния входных переменных тригге-
ра А обозначены на схеме счетчика. Для кодирования условий
счета триггера А необходимы элементы И-ИЛИ-НЕ, поскольку
для перевода триггера А в состояние_1 должны быть удовлет-
ворены два следующих условия: С-В = Н или С-В = Н, а для
перевода его в исходное состояние 0 должны удовлетворяться
условия: С-В или В-С = Н. В качестве элементов памяти для
нашего счетчика выбраны SRT-триггеры. Понятно, что вместо
них можно использовать также JK-триггеры. Тогда вместо вхо-
дов S будут использованы входы J, а вместо входов R первых
триггеров будут использованы входы К- Поскольку входными
для SRT-триггеров служат активные сигналы низкого уровня,
то при замене SRT-триггеров JK-триггерами между кодером и
входами триггеров должен быть дополнительный инвертор, так
как эти триггеры должны получать на входы активные сигналы
высокого уровня.
4.11. Цепи управления
В повседневной жизни многие процессы управляются часа-
ми. Подобно тому как в школах составляются расписания уро-
ков, большинство людей ежедневно составляет для себя свой
рабочий план, по которому начинает свою работу в определен-
ный момент времени и в определенный момент заканчивает ее.
В определенный час мы ежедневно выходим из дома, чтобы в
установленное время прийти на работу. Мы выполняем работы,
намеченные на первую половину дня, затем наступает обеден-
ный перерыв. Потом рабочий день продолжается до окончания
в установленный час, после чего мы возвращаемся домой. У од-
Счетчики и делители частоты
249
ного работа связана с постоянными изменениями условий, дру-
гой работает по программе, которая долго остается неизменной,
но сама по себе насыщена многочисленными изменениями про-
изводственных операций. Наконец, существует и монотонная ра-
бота, которая не требует никаких изменений в расписании ра-
бочего дня. Такая работа поддается автоматизации. В програм-
мах автоматизации, которая должна заменить человеческий
труд в рутинных операциях, также устанавливается план их
проведения, но по-иному распределенный во времени.
В любых автоматах и ЭВМ имеются управляющие устрой-
ства, которые точно задают последовательность и вид проводи-
мых операций. Упомянутая выше классификация видов дея-
тельности на изменяющийся и рутинный относится и к автома-
там. Один автомат, который, например, используется для сор-
тировки монет, выполняет рутинную работу: он всегда делает
одно и то же. ЭВМ в системе административного управления
выписывает счета, контролирует бухгалтерский учет, составля-
ет отчеты по инвентаризации складов готовой продукции и за-
пасов сырья, может составлять ежедневные, ежемесячные и го-
довые отчеты предприятия. Функции такого автомата многооб-
разны. Обратимся еще раз к описанному в начале главы при-
меру автоматической стиральной машины и посмотрим, каким
для нее должен быть блок управления. В настоящее время вы-
пускаются стиральные машины с заранее запрограммированны-
ми операциями, которые выполняются в требуемой последова-
тельности по командам блока управления.
Допустим, что в стиральном автомате имеется блок управ-
ления, функции которого соответствуют приведенным на диа-
грамме на рис. 4.5, а структурная схема системы управления и
таблица кодирования соответствуют изображенным на рис. 4.21
и 4.22. Частные операции, перечисленные в диаграмме, понятны
каждому. Характерным для работы блока управления является
то, что каждая очередная операция совершается лишь после то-
го, как завершилась предыдущая. Например, барабан начинает
нагреваться лишь после того, как наполнится водой с добавлен-
ным моющим средством, что контролируется датчиком уровня.
Сигнал этого датчика на диаграмме записан кратко NDH. Сиг •
нал может быть подан датчиком в любой момент времени, ко-
торый определяется уровнем наполнения барабана водой. Если
впускной кран открыт не полностью, то барабан будет напол-
няться дольше. Но в программе имеется операция, которая
в принципе управляется часами, — это центрифугирование сти-
ранных вещей. Отрезок времени в 5 мин выделяется делите-
лем частоты сети и счетчиком. В течение этих 5 мин блок управ-
ления остается в положении 8, управляя работой двигателя при-
вода барабана.
Рис. 4.21. Схема алгоритмов управления стиральным автоматов.
Состояние 77ОНОЯ Наполнение водой Наерев „Реверсируемые вращения барабана Слив водбг Наполнение водой .Реверсируемые вращения барабана Слив воды Центрифуги- рование Конец TCR D С в А
0 0 0 0 0
1 0 0 0 1
2 0 0 1 1 -
3 0 0 1 0 -
4 0 1 1 0
5 0 1 1 1 .
6 0 1 0 7 .
7 0 1 0 0
8 1 1 0 0
9 1 1 0 1
Стоп >
г~ SWP t Стоп
— MDH
Стоп_______
CHIP трмр 80
1, ' Стоп
। вмгюо ▼ Стоп
. NDL * Стоп
j ND к 1 Стоп
г SМТ 100 ▼ стоп
. NDL ♦ Стоп
г ТбМ * Стоп
Сигналы Операция
SWP Пуск программы
NDH Верхний уровень воды
TEMP 80 Температура 80 °C
SMT 100 100 циклов реверсирования
NDL Нижний уровень воды
Т5М 5 мин
STOP Стоп
SKIP Переход в состояние ...
WAV Наполнение водой
WFV Слив воды
VHT Нагрев
SCM Реверсируемые вращения барабана
CENT Центрифугирование
б
Ряс. 4.22. а — таблица состояний (код Грея) блока управления стирального
автомата; б — переменные и их значения.
252
Глава 4
В нашем примере счетчик блока управления работает по
коду Грея (рис. 4.22). Если вещи, подлежащие стирке, не вы-
держивают высокой температуры, то операцию 2 можно исклю-
чить из цикла. Поэтому в стиральной машине должен быть
переключатель, с помощью которого соответствующая команда
отдается автомату. Сигнал этого переключателя записан на
диаграмме кратко SKIP. При получении его блок управления
переходит из состояния 1 сразу в состояние 3. Мы привели этот
пример, чтобы показать, что рабочие операции не обязательно
должны управляться временным кодом и что в отдельных слу-
чаях можно просто исключать некоторые из них. Для этого
блок управления может просто пропускать некоторые позиции
или возвращаться на какое-то время в позицию 0. Эта возмож-
ность очень широко используется в ЭВМ, благодаря чему один
и тот же блок управляет и сложными и более простыми про-
цессами. При исполнении простых указаний блок управления
может возвратиться в нулевое положение или пропустить от-
дельные этапы управления, благодаря чему конечная фаза
процесса наступает быстрее.
Рассмотрим теперь, как должен быть организован процесс
кодирования для реализации блоком управления своих функ-
ций. Во-первых, убеждаемся, что используются четыре тригге-
ра, содержащиеся в одном ЗУ. Функции и режимы триггеров
приведены в табл. 4.1. Триггеры (FF) обозначены А/А, В/В, С/С
и D/D. Элементы установки обозначены ZS, BS и т. д., элементы
сброса — соответственно AR, BR и т. д. Схема соединений эле-
ментов с ЗУ приведена на рис. 4.23. ЗУ выполнено на триггерах
с двусторонним вводом. Для большей наглядности процессов
кодирования будем пользоваться таблицей, как это делали рань-
ше при анализе сложных схем. Условия ввода информации и
сброса задаются так же, как и в случае счетчика, работающего
по коду Грея. Выберем несколько условий кодирования и рас-
смотрим их подробнее. Пусть, например, блок управления пе-
реходит из позиции 3 в позицию 4. Для этого триггер С/С дол-
жен перейти из состояния 0 в состояние 1 при условии, что
сигнал В имел высокий уровень, сигнал А — низкий уровень,
а активным был сигнал ЗМПОО. Это видно из схемы. Если те-
перь сравнить условие, выраженное символами, с данными таб-
лицы состояний, то убеждаемся, что сигнал D не участвует в ка-
честве переменной, вводимой ключевым каскадом CS1 в разряд
С/С, Условие кодирования В-Л-5Л1П00 оказалось достаточ-
ным, поскольку кодовая комбинация 1110 (число 14) в табли-
це не фигурирует. Если бы блок управления продолжал счет
до 16, то кодирование D было бы необходимым. Другой пример
иллюстрирует переход блока управления из положения 6 в по-
Таблица 4.1. Операции блока управления стирального автомата. Приведены переменные и их значения
FF-A/Л
А: запись Я+Л51+Л52+Л53 А: запись: А 4-ЛЯ1 +Л/?2 + Л/?3 + Стоп
ASl: 0—1: SWP-C+Б ЛЛ1: 2->3: TEMP 80-С-В-
AS2: 4—5: NDL-CB AR2: 6->7: SMT 100- С-Б
AS3: 8—9: T5MDC AR3: 1^-3: SKIP-C-Б-А FF-B/B
Б: запись: B4-BS1+BS2 В: запись: B-j-BRl4-Стоп
BS1: 1—2: NDH^C A BRI: 5->6: NDH-C A
BS2: 1—3: SKIPC-БА FF-CIC
С: запись: C4-CS1 С: запись: С+Стоп
CST: 3—4: SA1T100-B-A FF-DID
D: запись: ^4-DSl D: запись: £>4-Стоп
DS\-. 7->8: NDL-C-B-A
(SHIP— J С— & J- _U 3 { jq_]A57 лм _ \ndl- ^_J L /Д * Г73/7— [ С-1—И'5'5 _ 1 Л - BS1 -ТЕМР80 < ! —£ 'skip— св- & — -S^P/PO А -1 ! -С \б-^~7< J-в J -SHIF ! Zf Z-J —-А
FF-D/D
FF-C/C
D
c
c
Рис. 4.23. Логическая реализация блока управления стирального автомата.
SWP, NDL, Т5М и т. д. — внешние сигналы.
Счетчики и делители частоты
255
ложение 7. Из таблицы функций на рис. 4.22 видно, что разряд
А/А при этом переходе должен вернуться в состояние 0, когда
активен сигнал SA17100, а В и С имеют значение 1 или 0. Это
полностью совпадает с условиями, описываемыми в табл. 4.1.
___В рассматриваемой ситуации активируется ключ сброса
AR2 триггера А/А, сигнал которого приводит его к сбросу в ис-
ходное состояние. Обратим внимание на то, что в таблице ко-
дирования на входах установки и сброса указаны переходы, ко-
торые они вызывают, когда сами приобретают состояние актив-
ности. Если активным становится сигнал SKIP, блок управле-
ния совершает переход из положения 1 в положение 2. В этой
ситуации сначала в состояние 0 переходит триггер А/А, а затем
в состояние 1 переходит триггер В/В. Это означает, что снача-
ла активным становится сигнал AR3, а затем — сигнал BS2.
Таким образом, видим, что триггер А/А под действием сигна-
ла А на входе сброса возвращается в исходное состояние, что
возможно благодаря инвертированию сигнала в триггере.
В результате всех этих переходов триггер возвращается в
исходное состояние, и после последующего инвертирования
ключ сброса стоновится уже неактивным. Это справедливо и
для триггера В/В.
По окончании программы управления (в данном случае
стирки) блок управления переходит в позицию 9 и остается в
этой позиции до получения от ручного выключателя сигнала
«стоп», который переводит его в позицию 0. В программе уп-
равления стиральным автоматом несколько раз используются
сигналы высокого и низкого уровня, поступающие от датчиков
состояния барабана и счетчика времени центрифугирования.
Такое использование разнотипных по происхождению сигналов
возможно лишь благодаря специальному блоку, управляющему
работой автомата, без соблюдения строгой последовательности
операций (по сигналам двух датчиков) управлять работой ав-
томата было бы невозможно. Аналогичную ситуацию можно*
наблюдать в повседневной жизни. Например, каменщик не мо-
жет приступить к кладке стен верхнего этажа, пока не закончен
нижний этаж. План строительства здания, конечно же, учиты-
вает это простейшее требование. Точно так же ЭВМ не может
провести данное арифметическое действие до того, как участ-
вующие в данной операции регистры не наполнятся необходи-
мой информацией.
Позиции блока управления распознаются дешифратором,,
и вырабатываемые им команды поступают на исполнительные
органы — электромагнитные или полупроводниковые реле, пом-
пу, нагревательные приборы, электрические двигатели и другие
устройства, которые подключаются к сети питания.
^56
Глава 4
Структурная схема системы управления стирального авто-
мата с дешифратором команд, исполнительными органами и
устройствами привода представлена на рис. 4.24. Из схемы
аидно, что блок управления сам получает сигналы позиций,
к числу которых относятся упомянутые выше командные сигна-
-лы от датчиков уровня, термометра и т. д. Эти командные сиг-
Пуск прог - а
раммы *_______
стирки Стоп
Рис. 4.24. Блок управления стирального автомата.
налы обобщенно называют переменными управления. Сигналы
дешифратора в блоке управления приведены в табл. 4.2, а на
рис. 4.25 дана логическая реализация схемы распределения уп-
равляющих сигналов по исполнительным органам.
В принципе здесь производится кодирование сигналов счет-
чика позиций. Участвующий в данной позиции кодирования ло-
гический элемент приобретает активность на выходе (актив-
ность Л). Поскольку в нашем случае (стиральный автомат) опе-
рация центрифугирования проводится дважды — в позиции 3 и
в позиции 6, то для управления ими требуется комбинирован-
ная ИС И-ИЛИ. Это же относится и к операциям наполнения
барабана водой и ее отвода. Для реализации блоков управле-
ния можно использовать программируемые запоминающие уст-
ройства (ПЗУ), что более подробно будет изложено в гл. 2 то-
*ма 3 данного курса.
Счетчики и делители частоты
257
4.12. Двоичные и десятичные счетчики ТТЛ
Как отмечалось в предыдущих разделах, среди микросхем
ТТЛ имеются такие, которые содержат в одном корпусе с двух-
рядными выводами по одному или по два делителя на 10 к46.
Одна из микросхем — это хорошо известная микросхема
SN7490A, на базе которой в последнее время разработана усо-
Таблица 4.2, Операции дешифратора
WAV (наполнение водой) Выход
Положение 1: СВ-А(Н) Положение 5: С-В-А(Н) WAV(L)
VHT (нагрев) Выход
Положение 2: С-В-Д(Я) VHT(L)
SCM (реверсируемое вращение) Выход
Положение 3: С-В>А(Н) Положение 6: Т)-С-ЛЛ(Я) SCM(L)
WFV (слив воды) Выход
Положение 4: С-В-А(Н) Положение 7: D-C-B-A(H) WFV(L)
CENT (центрифугирование) Выход
Положение 8: DC-B-A(H) CENTAL)
вершенствованная сдвоенная микросхема с перекрестными вы-
ходами SN73290/74LS290. У нее, как у всех микросхем ТТЛ,
напряжение питания равно +5 В, а нулевой потенциал под-
ключен соответственно к выводам 14 и 17 двухрядного цоколя.
Таким образом, назначение внешних выводов микросхемы та-
кое же, как обычных микросхем с двурядным расположени-
ем выводов.
Счетчики ТТЛ серии 90 таких выводов не имеют. Перекрест-
ные выводы облегчают монтаж микросхем на печатных платах
прежде всего в тех случаях, когда при конструировании РЭА
используются полуфабрикаты с печатными шинами питания и
заземления или когда для внутренних соединений используются
258
Глава 4
Ломмсение 8
CENT (L)
проводящие плоскости и
шины многослойных печат-
ных плат. В полуфабрика-
тах печатных плат выво-
ды 7 и 14 как раз и исполь-
зуются для подключения на-
пряжения питания. При
конструировании РЭА это
следует иметь в виду.
В 90-ю серию входят три
типа микросхем: десятичные
делители (тип 90), делите-
ли на 12 (тип 92) и делите-
ли на 16 (тип 93). Они вы-
пускаются и в стандартном
исполнении (как отдельные
микросхемы), и в составе
ИС. Таблицы состояний
этих счетчиков приведены
на рис. 4.26.
В микросхемах серии 90
выводы триггеров А для
удобства монтажа отделе-
ны от группы других тригге-
ров счетчика. Это позволяет
в случае необходимости, на-
пример при каскадирова-
нии счетчиков, присоеди-
нять микросхему к выводам
с передней и задней сторо-
ны. Если триггер использу-
ется на стороне наименьше-
го разряда А, т. е. когда он
управляет триггером в сле-
дующем разряде В, то счет
Рис. 4.25. Логическая реализация де- ведется по двоично-десятич-
шифратора стирального автомата. ному коду (рис. 4.10,6).
В этом случае сигнал на
выходе наивысшего разряда D оказывается несимметричным.
Это видно также и по построению самого кода на рис. 4.26, а.
Во многих случаях, однако, требуется оперировать именно сим-
метричными сигналами. Это требование касается некоторых ти-
пов фазовых детекторов в синтезаторах частот (детектор про-
изведения или детектор-смеситель). В таких случаях триг-
гер А можно включать на стороне наибольшего разряда. Тогда
счетчик будет работать по коду, представленному на рис. 4.26, б.
Счетчики и делители частоты
259
BCD - дбоично-десятичный
.под $7/74 90A /74LS9O
десяти числа о о о о
0 1 2 3 4 5 I I 0 0 0 0 0 0 0 1 0 0 10 0 0 11 0 10 0 0 10 1 0 1 10 0 1 1 1 \ 1 0 0 0 10 0 1
Dla(12) соединить с Вin (1)
Вход делителя Ain (/4)
Биндинарнь/й под
937490А/74LS90
Десягич числа Qa Qo Qc Qb
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 О 1 1
4 0 1 0 0
5 1 0 0 0
6 1 0 0 1
7 1 0 1 0
8 1 0 1 1
9 1 1 0 0
дл(17) соединить cAin(f4)
Вход делителя Bin (7)
Мод $777492А/747992
.Десяти-ч. числа Оо Qc Qb Qa
0 0 0 0 0
1 0 0 0 1
2 i 0 0 1 0
3 I 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 1 0 0 0
7 1 0 0 1
8 1 0 1 0
9 1 0 1 1
10 1 1 0 0
11 1 1 0 1
дА (12) соединить с Вгп (/)
Вход делителя AiT1 (74)
Бин Викарный под
SH7493A/74LS93
Десятич. числа Qq Qc Qb Qa
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
дА (72) соедините с В?п(7)
Вход делителя ALn (74)
Рис. 4.26. Таблицы состояний 4-разрядиого счетчика ТТЛ серии 90.
Этот код называется биквинарным (двоично-пятиричным) кодом.
В принципе микросхема SN7490A или 74LS90 состоит из двух
делителей, один из которых делит на 2, а другой на б. Микро-
схемы типа 92А и 92LS представляют собой делители на 16, ко-
торые состоят из двух отдельных счетчиков. В микросхемах
типа 92 это делители на 2 и на 6. В делителях на 16 составны-
ми являются соответственно делители на 2 и на 8. Таблицы ко-
дирования счетчика последнего типа приведены на рис. 4.26, виг.
Все названные типы микросхем серии 90 позволяют сбрасы-
вать счетчики в положение 0. Кроме того, микросхемы
J60
Глава 4
SN7490A/74LS90 содержат дополнительный входной элемент
BCD-9, который позволяет сбрасывать счетчик в положение 9
при работе по двоично-десятичному коду.
На рис. 4.27 приведена таблица состояний счетчика 90-й
серии в режиме возврата и счета. Видно, что у счетчика воз-
врат в положение 0 происходит, когда на обоих входах
(входы 1 и 2) сигнал высокого уровня. В десятичных счетчиках
37И 7490A /74LS9O
Входб/ сдроса Выходб/
Ran R(X2) Rai/ Ran Qd Qc Qb Qa
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
X 0 X 0 СчОТТ?
0 X 0 X Сует
0 X X 0 Сует
X 0 0 X Счет
X- неопределенное состояние
S/V7992 A/77LS92 /SN7493A/74LS93
Входы сброса Выходы
Roa) Ro/21 Qd Qc Qb Qa
1 1 0 ООО
0 X Счет
X 0 Счет
X- неопределенное состояние
Рис. 4.27. Таблицы состояний 4-разрядного счетчика ТТЛ серии 90.
уровень сигнала одного из входов /?9 в то же время должен
быть низким. В положение 9 десятичный счетчик переводится,
когда оба входа Т?9 (1 и 2) получают сигнал высокого уровня.
Состояние входов при этом никакой роли не играет. Если
один из пары входов 7?0 и /?9 удерживает сигнал низкого уров-
ня, то счетчик находится в режиме счета. Для счетчиков мик-
росхем 92-й и 93-й серий на рис. 4.27 приведены также табли-
цы состояний в режиме возврата и счета. Из таблицы видно,
что возврат в положение 0 происходит, когда оба входа /?о по-
лучают сигнал высокого уровня.
Из асинхронных счетчиков ТТЛ серии 90 легко собрать счет-
ные цепи. Для этого выходы разрядов А соединяются с входа-
ми В. В такой цепочке вход А служит для ввода тактовых им-
пульсов, а сигналы деления получают с выходов QA, QB, Qc
Счетчики и делители частоты
261
и Qd. В случае каскадного соединения ИС выход QD одного де-
лителя соединяется с входом А следующего. Можно также реа-
лизовать деление с другими коэффициентами. Для этого на вхо-
ды 7?о счетчика надо подавать извне специально сформирован-
ные комбинации сигналов.
Так, например, делитель на 16 можно превратить в делитель
на 10, если выходы Qd и Qb соединить с указанными выше
входами сброса. Тогда из состояния 10 счетчик перейдет в со-
стояние 0. Здесь следует иметь в виду, что в этой ситуации счет-
чик только на мгновение переходит в положение 10, после чего
сразу же возвращается в положение 0. Сигнал на выходе В
представляет собой очень короткий импульс. Это следует учи-
тывать при использовании сигналов счетчика в логических схе-
мах. Что касается сигнала Z), то он увеличивает свою длитель-
ность, но пиковый выброс на нем не появляется. Поэтому сиг-
налы с выхода Q можно без всякого опасения использовать в
каскадных схемах для подачи на следующий каскад.
Асинхронные счетчики 90-й серии могут работать до частот
42 МГц (триггеры А). Максимальная частота счета делителей
на 5 (В, С и D) составляет 20 МГц.
4.13. Синхронные счетчики ТТЛ
Из множества существующих микросхем мы выбрали для.
рассмотрения два типа: 160-й и 190-й серии. В счетчиках обоих
типов используется предустановка, а выходы характеризуются
подготовленным переносом. Счетчики 190-й серии предназначе-
ны для работы в прямом и обратном режимах. На рис. 4.28
приведена временная диаграмма декадного счетчика 160-й се-
рии. В состояние 0 счетчик сбрасывается спадающим фронтом
импульса. В этом состоянии он остается до появления тактово-
го импульса. Таким образом сброс счетчика в нулевое положе-
ние синхронизуется.
Перед сбросом счетчики до определенного состояния загру-
жаются по командам датчика тактовых сигналов, что видно на
временной диаграмме. Счетчик вступает в режим счета на на-
растающем фронте тактового импульса, первого после загрузки.
Счетчики 160-й серии имеют по одному входу разрешения Р и
разрешения синхронизации Т, на которые в режиме счета по-
ступает сигнал высокого уровня. Если на одном из них сигнал
низкого уровня, то процесс счета блокируется. При каскадиро-
вании счетчиков эти входы используются для подачи сигналов
разрешения на следующий разряд с подготовленным перено-
сом. Подробно об этом речь шла в предыдущих разделах. Из
временной диаграммы видно также, каким будет ожидаемый
перенос при достижении счетчиком числа 9. При десятичном
262
Глава 4
Очистка
Загрузка
Bz'odai
7ак любые
импульсы
Разрешение Р
Разрешение Т,_
&А-
&в Z
выходы °
&з>-
^Асинхронный
Ц^хоб(RCO) —
i
^синхронная
о чистина
Рис. 4.28. Временная диаграмма десятичного счетчика с предустановкой
SN74160A (74LS160A) или SN74162A (74LS162A).
Счетчики серии 160 — асинхронные; счетчики серии 162 — синхронные; счетчики серий
161А и 163А — двоичные.
Г
исчислении для счетчиков по модулю 16 таким числом будет 15.
Таким образом, видим, что выход асинхронного переноса полу-
чает сигнал высокого уровня. Этот сигнал дает разрешение сле-
дующим каскадам деления.
На рис. 4.29 показан пример каскадирования счетчиков
160-й серии, позволяющего значительно увеличить число раз-
рядов. Видно, что первому разряду разрешение дают ключевые
элементы И(Р) и И (Г), которые для этого должны иметь сиг-
налы высокого уровня. Следующий разряд получает разреше-
ние от сигнала переноса из предшествующего разряда. Это под-
тверждается тем, что каждый раз, когда разряд 1 достигает по-
CL fi (L)
$С0- ас и
Рис. 4.29. Каскадирование синхронных последовательных быстродействующих счетчиков ТТЛ (серия 160).
26-1
Глава 4
Нагрузка-
Вход ы
данных<
Рис. 4.30. Временная диаграмма десятичного реверсивного счетчика
(SN74190/74LS190).
Загрузка двоично-десятичным кодом числа 7.
ложения 9, разряд 2 по команде тактового импульса увеличи-
вает число на единицу. В следующих разрядах ключевой эле-
мент И(Р) также управляется сигналом с выхода асинхронного
переноса первого разряда, а входные ключевые элементы
И ( Г)—сигналами выхода асинхронного переноса предшест-
вующего разряда. Схема построена так для того, чтобы подго-
товленный перенос передавался по цепочке счетчиков с мини-
мальной временной задержкой. Коэффициенты деления 10 и 16
можно изменить, если использовать предустановку. Для этого
на входы предустановки подаются сигналы, изменяющие коэф-
фициент деления. Так, например, чтобы из коэффициента деле-
ния 10 получить коэффициент 6, на указанные входы должны
быть поданы двоичные дополнения 10—6 = 4. Предустановка осу-
ществляется на тактовом импульсе, так что положение 4 полу-
Счетчики и делители частоты
2Я5
чает приоритет. Таким образом, на новый коэффициент деле-
ния 6 переходят все остальные счетчики цепочки. Счетчики мик-
росхем 190-й серии (190-я серия предназначена для работы по
двоично-десятичному коду, 191-я — по двоичному) тоже син-
хронные (прямого и обратного счета). Загрузка предустановки
синхронизуется нарастающим фронтом тактовых импульсов.
Разрешение дает сигнал низкого уровня на разрешающем вхо-
де, что видно на временной диаграмме на рис. 4.30. Направле-
ние счета определяет сигнал на входе О0- при сигнале низкого
уровня счет прямой, при сигнале высокого уровня обратный.
В каскадных схемах счетчики этой серии при работе исполь-
зуют два дополнительных сигнала: Макс./мин. и асинхронный
тактовый. Первый из них в положении счета 9 и 0 и в присут-
ствии тактового импульса имеет высокий уровень, второй .сиг-
нал в течение второй половины тактового импульса и при пере-
ходе от 9 к 0 или от 0 к 9 — низкий. Нарастающий фронт так-
тового импульса дает разрешение следующему разряду счетчи-
ка, сохраняя низкий уровень сигнала на разрешающих входах*
Вход асинхронного тактового сигнала можно соединить с вхо-
дами разрешения, благодаря чему они освобождаются в тече-
ние второй половины положения 9. При очередном тактовом
импульсе ближайший следующий разряд повышает число на
единицу. При таком решении схемы счетчик синхронизуется
тактовыми сигналами.
На рис. 4.31, а приведена схема каскадированного десятич-
ного счетчика 74LS190. Для получения нужной полярности у
сигналов очистки следующих разрядов сигналы Макс./Мин. ин-
вертируются. Для синхронизации используются тактовые сиг-
налы То, которыё подаются на входы синхронизации. Максиг
мальная частота счетчиков 160-й серии составляет 32 МГц;
счетчики типа S этой серии работают до частоты 70 МГц;
а счетчики серии 190 — до 25 МГц. Быстродействующих счет-
чиков этой серии нет. Счетчики 196-й и 197-й серий работают
до 50 МГц, а их разновидность S — до 100 МГц. На рис. 4.31,6
приведена схема десятичного счетчика 74LS190 с условными
обозначениями по системе МЭК. По обозначениям (буквам и
цифрам) видно, что счетчик синхронизуется тактовыми импуль-
сами (С1), когда на входе М4 сигнал высокого уровня, а на
элементе ИЗ — низкого. Если на входе М2 уровень сигнала
низкий, счетчик работает в режиме прямого счета, а если уро-
вень сигнала высокий, счетчик работает в режиме обратного
счета. При сигнале низкого уровня загрузка на входе М4 па-
раллельная (4Р/?), осуществляемая через входы преднабора и
сброса триггера. На выводе 12 счетчик выдает импульс пере-
носа, который при обратном счете появляется при значении 0
(СТ2 = 0), а при прямом — при значении 9 (СГ2 = 9). Кроме
LD(t)
макс./мин,- перенос счета. . прямого аяи обратного
LD- параллельная загруз на
★-параллельный вход
**-выходы
7Ш/9О
/4
Тазшовыи импульс Ci-
Вниз (//). 5
Вверх (L) '
ВапретпСЮ ду
CveTn(L) „
Загрузка (L) —
Cveni (f();
f
fi-
Входы < да'
ctk/zwio
Cf/432^2
М2
НЗ
М4
S
х
4PR
ст2*0\
СТ2-9]
С/СТ 21
С/СТ1\
^4]
- 6 о {Выходы
-ао
И
' — Макс/Ман. выход
у3 Выход импульса
переноса
Рис. 4.31. Каскадирование десятичных синх-
ронных счетчиков-делителей.
а — схема; б — условные обозначения по системе
МЭК. Использованы десятичные реверсивные счетчи-
ки SN74190/74LS190 с входами предустановки.
Таблица 4.3. Четырехразрядные счетчики ТТЛ
Стандартный тип LS-тип Предустановка Тактовый импульс
SN74160 74LS160A Синхронная t
SN74161 74LS161A > f
SN74162 74LS162A > t
SN74163 74LS163A > t
, 74LS168A > f
— 74LS169A >
SN74190 74LS190 Асинхронная A i
SN74191 74LS191 > 1>
SN74192 74LS192 > t
SN74193 74LS193 > t
SN74196 74LS196 > i
SN74197 74LS197 > i
О — реверсирование и очистка невозможны.
1 — реверсирование и очистка возможны.
f — счет на нарастающем фронте тактового импульса.
4 — счет на спадающем фронте (срезе) тактового импульса.
• — входы прямого обратного счета раздельные.
Реверсиро- вание Очистка Максималь- ная частота счета, МГц Код
0 Асинхрон- ная 32 Двоично-десятичный
0 > » Двоичный
0 Синхрон- ная » Двоично-десятичный
0 > » Двоичный
1 0 35 Двоично-десятичный
1 0 » Двоичный
1 0 25 Двоично-десятичный
1 0 > Двоичный
1* Асинхрон- ная 32 Двоично-десятичный
1* > » Двоичный
0 > 50/30 Двоично-десятичный
0 > » Двоичный
Таблица 4.4. Счетчики и делители ТТЛ серий 200—600
Стандартный тип LS-тип Выполняемые функции
SN74290 74LS290 Десятичный счетчик по модулям 2, 5 с перекрестными выводами
SN74293 74LS293 Двоичный четырехразрядный счетчик по модулям 2, 8 с перекрестными выводами
SN74390 74LS390 Двойной десятичный счетчик по мо- дулям 2, 5 с перекрестными выво- дами
SN74393 74LS393 Двойной четырехразрядный счетчик с перекрестными выводами
SN74490 74LS490 Двойной десятичный счетчик с пере- крестными выводами
74LS668 Синхронный десятичный реверсивный счетчик
74LS669 Синхронный двоичный четырехраз- рядный реверсивный счетчик
74LS690 Синхронный десятичный счетчик/ре- । гистр с мультиплексными трехста- 1 бильными выходами, прямая очи- стка
74LS691 Синхронный двоичный четырехраз- рядный счетчик/регистр с мульти- плексными трехстабильными выхо- дами, прямая очистка
74LS692 Синхронный десятичный счетчик/ре- гистр с мультиплексными трехста- бильными выходами, синхронная очистка
74LS693 Синхронный двоичный счетчик/ре- гистр с мультиплексными трехста- бильными выходами, синхронная очистка
74LS696 Синхронный реверсивный десятичный счетчик/регистр с мультиплексны- ми трехстабильными выходами, прямая очистка
74LS697 Синхронный реверсивный двоичный счетчик/регистр с мультиплексны- ми трехстабильными выходами, прямая очистка
Счетчики и делители частоты
269
Продолжение
Стандартный тип LS-тип Выполняемые функции
74LS698 74LS699 Синхронный реверсивный десятичный счетчик/регистр с мультиплексными трехстабильными выходами, син- хронная очистка Синхронный реверсивный двоичный счетчик/регистр с мультиплексными трехстабильными выходами, синх- ронная очистка
того, с вывода 13 выдается еще асинхронный тактовый импульс,
который появляется и при значении О (С/СГ2), и при значе-
нии 9 (С/СТ2).
Теперь, после рассмотрения основных принципов работы
счетчиков и делителей разных типов, целесообразно, по-видп-
мому, познакомиться с их условными обозначениями по систе-
ме МЭК. Перечень современных 4-разрядных счетчиков в ИС
ТТЛ приведен в табл. 4.3 и 4.4.
4.14. Условные обозначения счетчиков и делителей
по системе МЭК
Как говорилось в томе 1 данного курса, сложные функции
устройств, входящих в систему, можно обозначать на схемах
условными значками — квадратиками и прямоугольниками, ко-
торые проставляются у управляющих и выходных блоков. Ра-
зумеется, выходной блок может входить в состав управляюще-
го блока. Условные обозначения важнейших сигналов функции
управления наносятся на самих управляющих блоках схемы.
Надписи отражают взаимосвязи между управляющими сигна-
лами и сигналами, подводимыми к функциональным блокам.
Для наиболее сложных функций используются аббревиатуры на
самих блоках. Так, например, для счетчиков и делителей име-
^м CTR/DIV, что соответствует сокращениям английских слов
counter (счетчик) и divider (делитель). При первом ознаком-
лении обозначения взаимозависимостей могут показаться слож-
ными. На самом деле, как показывает практика, интерпретация
условных обозначений не так уж сложна, просто к ним надо
привыкнуть. Большое достоинство надписей на схемах состоит
в лаконичности и выразительности описаний функций блоков^
а также в точной идентификации взаимозависимостей между
входными переменными и реализуемыми функциями.
270
Глава 4
В этой главе мы познакомились с разными типами счетчиков
и делителей: синхронными и асинхронными, двоичными и дво-
ично-десятичными, счетчиками прямого и обратного счета. Су-
ществуют счетчики, которые загружаются параллельным пото-
ком данных, поступающим на их параллельные входы, а также
каскадированные счетчики с подготовленным переносом, в ко-
торых каждый предыдущий разряд управляет последующим.
Простейший счетчик — это асинхронный счетчик, разряды кото-
рого соединены в цепочку, образующую либо двоичный, либо
Рис. 4.32. Условные обозначения 12-раз-
рядного двоичного счетчика CD4040A
(КМОП-логика).
десятичный делитель. Услов-
ное обозначение такого счет-
чика по системе МЭК пока-
зано на рис. 4.32. Это дели-
тель на 12 типа CD40404A.
Буквы CTR на блоке озна-
чают, что это счетчик. Бук-
ва R у входа означает, что
данный вывод (11) — это
вход сброса. Выход каждо-
го разряда соединяется с
входом следующего, на что
указывает буква Z. В при-
водимом в качестве приме-
ра счетчике переход в сле-
дующем разряде соверша-
ется в момент перехода в
предшествующем разряде
от 0 к 1. На это указывает черта над цифрой номера входа
(1Г). Буква Т у номера входа здесь означает, что разряды де-
ления двоичные (деление на 2). Буква Т у вывода 10 означает,
что это вход тактовых импульсов. На то, что счетчик управля-
ется спадающим фронтом импульса, указывает знак в скобках
после буквы, обозначающей вход. Условные обозначения име-
ют и реализуемые функции, что справедливо и для счетчиков,
и для делителей. Это показано на рис. 4.33, где тот же счетчик-
делитель, что и на рис. 4.32, имеет другие условные обозначе-
ния. Буквенно-цифровая надпись вверху означает, что счетчик
состоит из 12 каскадно соединенных разрядов деления на 2.
Знак « + » у входа тактовых сигналов говорит о том, что появ-
ление импульса на данном входе увеличивает результат счета
на 1. Знак полярности указывает, что этот переход совершается
на отрицательном фронте тактовых импульсов. На входе сброса
написано СГ = 0; это означает, что сброс происходит при высо-
ком уровне сигнала на данном входе. Надпись СТ у выходов
означает, что результат счета можно воспроизводить с данного
выхода.
Счетчики и делители частоты
271
Другое возможное обозначение счетчика показано на
рис. 4.34. Буквы Т и Z указывают, что функция реализуется че-
тырьмя делителями на 2, образующими каскадную схему. Вход
одного разряда соединен с вычитающим входом предшествую-
щего^ на что указывает черта над цифрой перед буквой Т (1Т,
2Г, ЗГ). Счетчик имеет динамический вход, на что указывает
стрелка. Содержание разря-
да увеличивается на нара-
стающем фронте тактового
импульса (переход от L
к Я), на это указывает от-
сутствие знака полярности.
На рис. 4.35 еще раз по-
казаны условные обозначе-
ния десятичного делителя
74LS90. Блок состоит из
двух частей: делителя на 2
и делителя на 5, обозначен-
Сброс fi(H) 1L
Тактовые
импульсы 7(1)
CTR12
СТ=О
СТ,
4
5
6
7
8
9
10
J1
9
7
6
5
3
2
4
13
12
От Qf до
О.72 (Я j
ных соответственно DIV2 и
DIV5. Входы сброса на О,
объединенные функцией И,
обозначены СТ = 0. В этом
Рис. 4.33. 12-разрядный двоичный счет-
чик CD4040A (упрощенные условные
обозначения).
состоянии очищаются все делители на 2, входящие в состав де-
сятичного делителя. Сигнал на входе сброса 9 переводит счет-
чик в положение 9. Это означает, что делитель на 5 должен
вернуться к числу 4, а делитель на 2 — к числу 1. Этот переход
можно реализовать с помощью второго элемента И в управ-
ляющем блоке (входы 6 и 7). На перевод в данной ситуации
делителя DIV2 в положение 1 и делителя DIV5 в положение 4
указывает надпись Z6 (Z-функция), которая означает управ-
ляющее влияние на вход 6S в делителе на 2 и на вход 6СГ-4 в
делителе на 5.
0 “
2
Тактовые ,—1> г zi
импульсы 7(в)_ j- ^2
--2Т Z3
--ЗТ
Выходы
(в)
Рис. 4.34. Асинхронный двоичный счетчик, составленный из 4 делителей на 2.
Двоичную кодовую комбинацию счетчика можно получить
с вывода на правой стороне функционального блока. Это вы-
вод 12 у делителя на 2 и вывод, обозначенный СТ, у делителя
на 5. Активными на входах сброса являются сигналы высокого
уровня. Знак « + » указывает на то, что число на выходе счет-
чика увеличивается на спадающем фронте тактового импульса.
272
Глава 4
Ав^)
ft
_2
Сб/зоа a R0(H)
f-6.
Сброс 3 3Э(Н) < Т_
CTR
& ст=о
Z6
DIV 2
--6S
1
-aA (б)
HI 1/5 о
—6СГ=4
п&в(»>
CT 8~W)
г^&^н)
Рис. 4.35. Делитель на 10 серии 74LS90.
Тактовые
импульсы T(H) —
дагрузха (U —
Р(н/ -2.
t(hj T-'
Сброс R(L) ,
СТ R DIVIO
>С2/1.3,4 +
Ml
G3
G4
R
a8xih>-7.
D / LJ i *.
DA
WH,~.
Tt2D
/fap#J7M761BBx (Hi~
нь/е входы c
4СТ=9
—acln>
— qd<h
—rcoihi
Рис. 4.36. Синхронный десятичный
счетчик серии 74LS160 с параллель-
ной загрузкой.
Входы Р и Т дают разрешение. Вывод 15
дает импульс последовательного переноса
на следующий разряд.
В заключение (рис. 4.36)
приведем пример обозначе-
ния синхронного счетчика с
переменным модулем счета.
Вход тактовых импуль-
сов на блоке управления
обозначен С2. Под этим
входом даются обозначения
входа сигнала выбора режи-
ма ЛИ (счет или параллель-
ная загрузка) и (еще ниже)
двух разрешающих входов
63 и 64. Буквой R на бло-
ке управления обозначен
вход сброса (Л-активный).
Буква D на функциональном
блоке указывает на то, что
в разрядах деления исполь-
зованы триггеры типа D.
Самая нижняя надпись
4СГ-9 означает, что 4 D-триг-
гера загружаются парал-
лельно, когда на выводе 9
(ЛИ) уровень низкий, а
фронт тактового импульса
нарастающий. Цифры 1 и 2
перед буквой D указывают
на взаимозависимость. Ус-
ловия, при которых возмо-
жен счет, обозначены циф-
рами в знаменателе отно-
шения С2/1, 3, 4. Из приве-
денного на рис. 4.36 обозна-
чения следует, что счетчик находится в режиме счета, когда вы-
сокий уровень имеют сигналы на трех входах ЛИ, 63 и 64, и
что происходит суммирование (счет прямой). Когда активным
становится сигнал на входе 64 (разрешение Г), то с вывода 15
снимается импульс подготовленного переноса; на это указывает
обозначение 4СТ-9 на данном выходе. Цифра 4 показывает, что
для появления импульса переноса в положении 9 активным
должен быть сигнал на входе 64.
4.15. Промышленные счетчики и делители
В предыдущем разделе мы познакомились со счетчиками
SN7490 и 74LS90, к которым относятся и счетчики SN7493 и
74LS93 (рис. 4.37). Счетчики этих типов используются во мно-
Счетчики и делители частоты
273
гих реальных устройствах, описанных ниже. Рассмотрим их еще
раз, чтобы детальнее познакомиться с некоторыми их свойст-
вами, имеющими важное значение на практике. Для получения
делителя на 16 можно выход Qi(H) соединить с входом Т2. Та-
ким образом мы соединим между собой четыре триггера и по-
лучим возможность образовывать 24 комбинаций двоичного ко-
Qfoзначения мэк
Q(H)’
ай)
T1 NC QI Q7 Q3 Q5
74LS93N _ SN7493N
Рис. 4.37. Двоичный счетчик-делитель на 16 серии 74LS93N.
да, т. е. 16 числовых значений от 0 до 15. Для осуществления
сброса JK-триггера в положение 0 надо на оба входа S подать
сигналы высокого уровня. Если удерживать высокий уровень
на этих входах, то счетчик вообще работать не сможет. Значит,
таким путем можно получить режим блокировки. Практически
эта возможность интересна тем, что позволяет осуществлять
сброс, когда счетчик достиг определенного числа. Допустим, что
нзхм нужно, чтобы счетчик считал от 0 до 9. Тогда следует
позаботиться о том, чтобы сброс произошел после 10 перехо-
дов (при результате счета 10). Для этого достаточно лишь со-
274
Глава 4
единить выходы Q3 и Q7 с входами 52 и S4. При достижении
числа 10 выходы Q3 и Q7 получают сигнал высокого уровня,
что приводит к сбросу. При значениях 2, 3, 6, 7, 8 и 9 сброс не
произойдет потому, что только один из входов элемента И-НЕ
получает сигнал высокого уровня, в то время как на втором
входе уровень сигнала остается низким.
4.16. Десятичный счетчик с индикатором
На рис. 4.38, а показан счетчик по модулю 10, управляе-
мый тактовыми импульсами коммутатора 5. К выходам JK-
триггеров подключены индикаторы, позволяющие наблюдать за
процессом счета. С входами сброса соединены выходы В и D.
Это значит, что по достижении числа 10 происходит сброс в по-
ложение 0. Если замкнуть и разомкнуть выключатель в бло-
ке 5, то увидим, что число на индикаторах меняется в тот мо-
мент, когда тактовый импульс исчезает, т. е. когда выключатель
возвращается в положение 0. Если 10 раз замкнуть и разомк-
нуть выключатель 5, то счетчик достигнет числа 10 и сразу
сбросится на 0. Обнаружить, что счетчик достиг значения 10,
невозможно. Таблица кодирования чисел приведена на рис.
4.38, б. Значения счетчика меняются на каждом спадающем
фронте тактовых импульсов в заданной последовательности.
При достижении разрядом числа 10 уровень сигнала на вы-
ходах В и D становится высоким, и в тот же миг происходит
сброс.
4.17. Делитель на 16 с индикатором
На рис. 4.39 показан двоичный счетчик с декодером, пре-
образующим двоично-десятичный код в семисегментный для по-
дачи сигналов на светодиоды цифрового дисплея. В цифровом
дисплее используются светодиоды типа TIL303 фирмы Texas
Instrument. Счетчик работает так же, как показанный на
рис. 4.38. И здесь во избежание сбоев, которые могут быть вы-
званы дребезгом контактов, использован не простой тумблер,
а электронный коммутатор. Если замыкать и размыкать комму-
татор 5, то на счетчике одна за другой пробегут двоичные ком-
бинации, соответствующие числам от 0 до 15. В положениях
от 0 до 9 на индикаторе, естественно, будут появляться одно-
значные числа 1, 2, 3 и т. д. Если на мгновение замкнуть реле
сброса (в нижней части схемы), то произойдет очистка счетчи-
ка, т. е. на индикаторе появятся одни нули. Очистка связана с
тем, что на оба входа сброса поступает сигнал высокого уровня.
Рис. 4.38. Двоичный счетчик с индикаторами разрядов.
а — схема; б — таблица кодирования чисел.
Числа D с в А
О О О О О
1 0 О О 1
2 О О ч 1 О
3 О О 1 1
4 О 1 О О
б О 1 О 1
6 О 1 1 О
7 О 1 1 1
8 1 О О О
9 1 О О 1
10 И О □ О
Сброс -I
.SB
Рис. 4.39. Двоичный счетчик-делитель, дешифратор и цифровой индикатор.
Счетчики и делители частоты
277
4.18. Генератор тактовых сигналов с делителем на 16
и дешифратором
Чтобы организовать во времени свою деятельность, чело-
век пользуется часами. Ими пользуется и ЭВМ. Однако часы в
ЭВМ или другой логической системе идут во много раз быст-
рее, поэтому может создаться впечатление, будто все процессы
в них совершаются одновременно. На рис. 4.40, а приведена
схема тактового генератора с делителем на 16 и декодером.
На рис. 4.40, б показаны часы с циферблатом, разделенным на
8 сегментов, обозначенных цифрами от 0 до 7. Если стрелку ча-
сов заставить равномерно вращаться слева направо, то она по-
следовательно обойдет цифры от 1 до 7 и опять укажет на 0.
Если изобразить поведение часового механизма на временной
диаграмме, то получим равномерную последовательность им-
пульсов, показанную на рис. 4.40,6. Такую последовательность
можно получить и с помощью генератора тактовых сигналов,
показанного на рис. 4.40, а. Схема на рис. 4.40, а содержит де-
литель на 16, декодер и другие устройства, например триггер,
который позволяет ограничить работу схемы одним-единствен-
ным циклом.
Когда тактовый триггер находится в состоянии 0, уровень
сигнала на выходе Qkl высокий. Выход Qkl соединен с входом
сброса делителя на 16. Это значит, что счетчик находится в по-
ложении сброса и подсчет тактовых импульсов невозможен. До-
пустим, что, когда генератор вырабатывает тактовые импульсы,
мы на мгновение замкнули контакты пускового выключате-
ля ST. Тогда сработает коммутатор S, т. е. выдаст импульс
пуска, под действием которого триггер перейдет в положение 1.
Это произойдет на нарастающем фронте тактового импульса,
т. е. в момент переключения коммутатора S в положение 1.
Когда триггер перешел в положение 1, входы сброса полу-
чают сигнал высокого уровня и счетчик может начинать счет.
Если замкнуть контакты S, счетчик перейдет в положение 1;
затем при подаче второго тактового импульса процесс повто-
рится, и так будет продолжаться до тех пор, пока счетчик не
достигнет числа 8. Одновременно декодер будет вырабатывать
последовательность импульсов от нулевого до седьмого, что вид-
но на индикаторе, состоящем из восьми светодиодов. Импуль-
сы декодера являются L-активными. Когда счетчик достигает
числа 8, уровень сигнала на выходе D становится высоким,
вследствие чего уровень сигнала на входе сброса тактового
триггера становится низким. Триггер опять переходит в поло-
жение 0, и, следовательно, на счетчике произойдет сброс в по-
ложение 0. На этом цикл счета заканчивается. Следующий
278
Глава 4
цикл может начаться лишь после того, как опять будет замкнут
коммутатор ST, т. е. будет послан сигнал пуска.
Все сигналы, вырабатываемые схемой, в том числе и сигна-
лы на выходах четырех JK-триггеров в счетчике, показаны на
временной диаграмме.
Счетчики и делители частоты
279
Рис. 4.40. Генератор тактовых импульсов и задающий каскад,
а —схема; б — временная диагамма.
4.19. Делитель на 16 — генератор одиночных импульсов
Для получения одиночных импульсных сигналов часто ис-
пользуют моностабильные мультивибраторы. Одиночные им-
пульсы можно получать также с помощью цифрового устрой-
ства, состоящего из двоичного счетчика и некоторых дополни-
тельных элементов, в том числе триггеров. Такое устройство
можно применять и для генерирования импульсов с изменяемой
длительностью. Для этого оно должно содержать канальный
селектор. Схема такого устройства показана на рис. 4.41.
В схему входит и делитель на 16 (в правой части схемы), ко-
торый, как будет показано ниже, может считать до 8. К счетчи-
ку от канального селектора подводятся последовательности пря-
моугольных импульсов, показанные слева вверху. На входы
канального селектора подаются 2 последовательности импуль-
сов с частотой следования соответственно F1 и F2. Триггеры
Ml и М2 находятся в положении 0. Уровень сигнала на обоих
входах сброса счетчика (52 и 54) высокий, т. е. счетчик нахо-
дится в состоянии сброса и счет производиться не может.
К тому же уровень сигнала на обоих входах селектора КК, ко-
торые соединены с выходами QJVfl (Я) и QM2(H), низкий. Это
280
Глава 4
Рис. 4.41. Генератор импульсов переменной длительности.
сделано для того, чтобы по цепи не прошел ни один импульс.
Если включить пусковой сигнал «Старт Л41», то нарастающий
фронт тактового импульса введет импульс в триггер All. Счет-
чик получит разрешение, и канальный селектор пропустит так-
товый сигнал F1 на вход счетчика. Счетчик начнет считать так-
товые импульсы jFI, и, как только он дойдет до 8, произойдет
сброс триггера All. Таким образом, сигнал на выходе All будет
иметь длительность, равную 8 периодам импульса F1.
Если включить сигнал «Старт А42», то аналогичным обра-
зом на выходе появится сигнал Л12, длительность которого бу-
дет в 8 раз больше периода F2. Длительность получаемых им-
пульсов будет строго определенной в зависимости от стабиль-
ности частоты генератора тактовых импульсов.
Само собой разумеется, получить одновременно два таких
сигнала невозможно; в этом состоит недостаток описанной схе-
мы. Вообще говоря, ограничение возможностей схемы не яв-
Счетчики и делители частоты
281
ляется большой проблемой, поскольку одиночные калиброван-
ные временные сигналы, как правило, используются неодновре-
менно с другими сигналами. Кроме того, следует иметь в виду,
что схема начнет считать не сразу, так как сигналы пуска не
синхронизуются тактовыми сигналами.
Установка триггера должна происходить на нарастающем
фронте тактовых импульсов. Поэтому на входах установки триг-
геров использованы дифференцирующие резистивно-емкостные
цепочки. Сопротивление резисторов должно быть не более
270 Ом. Это связано с помехозащищенностью схемы при низ-
ком уровне сигнала, который понижается, когда между входом
и шиной заземления ИС включается шунтирующий резистор.
4.20. Генератор фиксированных частот
Для градуировки коротковолновых приемопередатчиков
нужны генераторы фиксированных частот. Такой генератор
легко можно построить, используя в задающем каскаде меха-
нический вибратор. К выходу задающего каскада подключает-
ся делитель, который позволяет получать сигналы фиксирован-
ных частот 500, 100 и 10 кГц.
Сигналы генератора имеют форму импульсов, спектр кото-
рых содержит множество гармонических составляющих. Они
принимаются коротковолновыми приемниками как слабые не-
сущие кратных частот и при детектировании обычно ощу-
щаются на слух как помехи. Если частота основного сигнала
500 кГц, то гармоники будут соответственно иметь частоту 1;
1,5; 2; 2,5 мГц и т. д. до 100 МГц. Используя эти частоты,
можно калибровать частотную шкалу коротковолнового радио-
приемника. Градуировочные сигналы становятся тем слабее,
чем выше их частота. Поэтому в диапазоне УКВ и СВЧ прини-
мать гармоники несущей практически невозможно, для этого
потребовались бы специальные меры. Можно, например, выде-
лить какую-нибудь гармонику с помощью резонансного контура
и затем использовать ее как фиксированную частоту для ка-
либровки.
На рис. 4.42 показана схема генератора фиксированных час-
тот 10, 100 и 500 кГц. Выбрать желаемую частоту можно с по-
мощью двухполюсных переключателей S0 и S1. Задающим ге-
нератором служит микросхема 74LS124N. Она содержит два ге-
нератора, но в нашей схеме используется только один. Сигнал
на выходе задающего каскада LS124 имеет форму прямоуголь-
ного импульса, уровень которого достаточен для подачи непо-
средственно на делитель. Желаемый суммарный коэффициент
деления достигается путем каскадирования нескольких делите-
лей типа SN7490AN или 74LS90N (N означает, что микросхема
282
Глава 4
в пластмассовом корпусе с двухрядным расположением вы-
водов).
Первые два делителя собраны по схеме деления на 5, тре-
тий— по схеме деления на 10. Как показано в предшествующих
разделах, делитель на 5 в микросхеме 7490А можно получить,
№3/4^220
гК-ММЙ ।
х +<#-
*1---
2,5
Л Гц
С1
пФ
13
I// №№
и;
SN7490AN
T74LS9ON &z
500кГц
11 1
5N7^90AN
Т74LS90N %'
ЮОкГи,
// 10
/2
SN7090AN
7413900
~Ю
/ОкГц
11
-- 12 2
2х1нФ±1_
10
10
31 SQ К *гц
X 0 10
О 1 100
1 1 500
7 1
6
3
2
3
6
7
2
6
7
Ж
2
3 5 7 10
а
Счетчики и делители частоты
283
Рис. 4.42. Генератор фиксированных частот 500, 100 и 10 кГц.
««—упрощенная схема; б — та же схема с условными обозначениями по системе МЭКз
в —общий вид.
если входной сигнал подается непосредственно на разряд В.
Сигнал желаемой частоты f/5 снимается с выхода Qd.
При разработке генератора мы исходили из начальной час-
тоты кварцевого генератора 2,5 МГц. Если кварцевый генера-
тор настроен на другую частоту, например 5 МГц, то после за-
дающего каскада можно сразу включить делитель на 10. Если
применяется кварц на 1 МГц, то первым может быть делитель
на 2, для чего можно использовать один разряд А (рис. 4.43).
Используя три делителя типа 7490А или 74LS90 (буква А оз-
начает модификацию прототипа), можно получить желаемые
фиксированные частоты и затем через селекторы и переключа-
тели S0 и S1 подать на избирательный усилитель. В схеме, по-
казанной на рис. 4.42, усилитель на транзисторе BFY90 настро-
ен на частоту двухметрового диапазона волн, т. е. диапазона,
выделенного для коротковолновых любительских передатчиков.
Для настройки любительской радиоаппаратуры меньших частот
можно обойтись без избирательного усилителя.
Нам предстояло выбрать один из трех возможных способов
кодирования, поэтому, естественно, мы выбрали простейший
способ, в котором используются два перекидных переключате-
ля. Селекция осуществляется согласно функциональной табли-
це. Колебательный контур, состоящий из конденсатора С2 и
индуктивности L1, настраивается на желаемую частоту этим же
конденсатором. Индуктивность L1 выполнена в виде бескаркас-
ной четырехвитковой спирали диаметром 9 мм. Растягивая или
сжимая спираль, можно изменять ее самоиндукцию. Так про-
водится грубая настройка контура. Точная настройка частоты
генератора проводится с помощью конденсатора С1. При гра-
дуировке использовался способ интерференции сигнала частоты
100 кГц с сигналом частоты 200 кГц от эталонного генератора
284
Глава 4
Рис. 4.43. Выводы кварцевого генератора 74LS124N и счетчика-делителя
на 10 типа SN7490A/74LS90.
MSF английского производства. Настройка проводилась на слух
по уменьшению частоты разностного тона двух сигналов. Пол-
ное исчезновение сигнала (нулевая разностная частота) служи-
ло показателем точной настройки.
На рис. 4.42,6 схема генератора показана еще раз с услов-
ными обозначениями элементов и функциональных связей по
системе МЭК.
Счетчики и делители частоты
285*
Здесь может возникнуть вопрос о целесообразности приве-
дения условных обозначений элементов и взаимозависимостей
входов и выходов, которые (по крайней мере в нашем конкрет-
ном случае) дополнительных сведений к пониманию работы схе-
мы не дают. Все управляющие входы (за исключением входа
тактовых сигналов) заземлены. На рис. 4.42 блоки делителей
имеют еще обозначения ч-5 и 4-10, что пояснений не требует.
Обозначения линий подачи напряжения питания и шин заземле-
ния дополнительной информации, очевидно, тоже не несут. Де-
ло, однако, в том, что условные обозначения, показанные на
рис. 4.42, а, часто используются в сервисной документации (ин-
струкциях по эксплуатации и ремонту аппаратуры), где, как
правило, излишнюю информацию стараются исключить. В та-
кой документации речь идет лишь о том, «что входит и что вы-
ходит?». Важной для сервисных служб является информация о
типе конкретной микросхемы, реализующей данную функцию.
Никаких других детальных сведений эта документация не дает,
потому что такие сведения побудили бы ремонтника самостоя-
тельно проводить исследования, что нежелательно по соображе-
ниям экономики сервисного производства. Ремонтник должен*
просто извлечь из устройства неисправную плату, заменить ее
и приступить к ремонту следующего устройства. В этой связи
читателям, очевидно, интересно будет узнать, что сейчас уже
задумываются над проблемой создания диагностирующих авто-
матов с индикаторами-дисплеями на светодиодах. Такие авто-
маты помогут владельцам аппаратуры самим обнаруживать
неисправные модули и заменять их, обходясь без дорогостоя-
щего ремонта. На рис. 4.43 показаны выводы микросхем
74LS124N и SN7490A, использованных в генераторе.
4.21. Измеритель частоты настройки коротковолновых
радиоприемников
Описываемый измеритель частоты настройки был разрабо-
тан автором специально для своего самодельного коротковолно-
вого приемника. Его, однако, легко можно перестроить для
приемников, имеющих другие промежуточные частоты, сохра-
нив при этом точность индикации. Для такой перестройки надо
лишь изменить предустановку делителей частоты.
При измерении частоты настройки радиоприемников изме-
ряется не частота входного сигнала, а частота гетеродина пер-
вого смесителя. Разность частот гетеродина и входного сигнала
будет равна точному значению промежуточной частоты. Если
частота гетеродина меньше, чем входных сигналов, то для;
предустановки счетчика используется числовое значение про-
межуточной частоты. Если же частота гетеродина больше, чем*
286
Глава 4
входных сигналов, то для предустановки счетчика используется
разность максимальной частоты индикации и промежуточной
частоты. Поясним последнее на конкретном примере. Если мак-
симальное показание счетчика 100 МГц, а промежуточная час-
тота 6 МГц, то значение предустановки счетчика 94 МГц.
С этого значения счетчик начал считать, и через 1 мс, после
того как прошел через 0, он покажет результат. Таким обра-
зом, мы убеждаемся, что значение промежуточной частоты вы-
читается из показания счетчика.
В описываемом измерителе частот весь процесс измерения
можно разбить на четыре следующих этапа: первый этап — под-
готовка: он состоит в том, что счетчик очищается и затем про-
водится предустановка; второй этап — собственно измерение
частоты, а в течение двух последующих этапов длительностью
по 1 мс результат измерений выводится на цифровой индика-
тор. Чередованием этапов управляет простая схема управления.
Рассматривая внимательно схему частотомера на рис. 4.44,
можно видеть, что блок управления (в нижней части рисунка)
состоит из двух JK-триггеров, которые могут принимать четыре
состояния, соответствующие этапам работы счетчика. Это видно
из временной диаграммы на рис. 4.45. Состояния управляющего
•блока (на схеме триггеры блока управления обозначены XI и
Х2) расшифровываются логическими элементами И-НЕ, обозна-
ченными АН, N2 и Л/'З, благодаря чему происходящие в счетчи-
ке процессы — очистка, предустановка и разрешение выдачи на
индикатор — совершаются в строго определенные моменты вре-
мени.
Мультивибратор, используемый для получения сигналов
с интервалами длительностью 1 мс и других сигналов, состоит
из трех делителей ПО, П1 и П2, имеющих соответственно ко-
эффициенты деления 16, 8 и 10. Следовательно, общий коэффи-
циент деления равен 1280. На вход трехступенчатого делителя
подается сигнал кварцевого генератора частотой 1280 кГц, сле-
довательно, на выходе получаем сигнал частотой 1000 Гц. Не-
обычное построение схемы мультивибратора объясняется тем,
что при ее разработке мы ориентировались на уже имевшийся
в нашем распоряжении кварцевый резонатор. Как правило, для
аналогичных целей используют кварц на 1 МГц.
Обычно базовый временной сигнал с периодом 1 мс получа-
ют с помощью трех делителей на 10 типа SN74160 или
74LS160A. Разрешение счетчику подается на входной разряд ТО,
для чего на разрешающие входы ТЕ и РЕ от бло_ка управления
посылается сигнал высокого уровня. На выход Q триггера Х2
на этом этапе поступает сигнал высокого уровня. Счетчики со-
единены с пятью дешифраторами, которые управляют пятью
«семисегментными цифровыми индикаторами типа CQY81-A.
Ррс. 4.44. Частотомер для коротковолнового радиоприемника.
288
Глава 4
ХЦН)
XZ(H)
Загрузка
(Н\
Сброс
(")
Дисплеи (//)
.Масштаб
времена (Н)
Подготовка
Измерение Считы- нового
Подготовка частоты Считывание дание измерения
Рис. 4.45. Временная диаграмма блока управления частотомера, представ-
ленного на рис. 4.44.
Специфический дешифратор, работающий на семисегментные
цифровые индикаторы, подробно будет рассмотрен в гл. 1 то-
ма 3 настоящего курса. Сам же цифровой индикатор типа
CQY81-A и его выводы показаны на рис. 4.46.
По поводу каскадного соединения счетчиков ТО—Т4 следу-
ет заметить, что согласование их реализуется так, как описано
в разд. 4.13.
4.22. Предустановка цифровых частотомеров
Максимальная частота радиоприемников коротковолново-
го диапазона, индикацию которой требуется обеспечить в час-
тотомерах, равна 30 МГц. Поскольку в нашем распоряжении
были только пятизначные цифровые индикаторы, то отсчет зна-
чений частоты возможен был только до 1 кГц. Если учитывать
возможности настройки приемников, а также возможности из-
мерения интенсивности сигнала, такая точность может считать-
ся достаточной. При индикации частот порядка нескольких ме-
гагерц десятичная точка должна помещаться после второй зна-
Лнод: 3,Н
и /fa mod:
” Л=/ 5=7
п В = 13 F=2
10 О 10 G=11
9 Л-8 Н=в
Н~ десятичная
точна
Рис. 4.46. Семиэлементный инди-
каторный светодиод CQY81-A.
при переключениях должны
Счетчики и делители частоты 289
чащей цифры. Для этого вход сигнала точки (вывод 6 индика-
тора CQY81-A) через сопротивление 383 Ом соединяется с ши-
ной заземления. На схеме на рис. 4.44 это второй слева свето-
диод.
Приемники, для которых предназначен описываемый часто-
томер, рассчитаны на диапазоны длин волн 80, 40, 20 и 15 м.
Их промежуточная частота 3,84 МГц. Частота гетеродина в этих
приемниках выше частот принимаемых сигналов. Только для
диапазона 10 м частота гетеродина меньше, чем частота при-
нимаемых сигналов. Все эти соотношения иллюстрирует таб-
лица на рис. 4.47, а.
Для диапазона волн от 15 до
80 м предустановка счетчика со-
ставляет 3,840 МГц, а для диа-
пазона 10 м она представляет до-
полнение до 100 МГц, т. е.
96,160 МГц.
В таблице на рис. 4.47, в по-
казано кодирование значения
предустановки на входах разря-
дов счетчика. На некоторых вхо-
дах предустановки сигналы могут
постоянно быть высокого или низ-
кого уровня. В нижней части таб-
лицы это показано знаками ра-
венства. Входы, состояния которых
изменяться, обозначены стрелками от 0 к 1 или от 1 к 0. Сигнал
для предустановки счетчика подается с переключателя диапазо-
нов приемника. Как показано на рис. 4.47,6, этот сигнал пода-
ется на два последовательно соединенных инвертора. Когда
переключатель диапазонов приемника установлен на 10 м, с
него снимается активный сигнал низкого уровня (потенциал
шины заземления) и подается на вход jnepeoro инвертора.
В этом случае используются обозначения: X — уровень сигнала
высокий, а X — уровень сигнала низкий. Оба сигнала подаются
на входы предустановки счетчика, как показано в таблице на
рис. 4.47, г.
Все входы предустановки разряда ТО соединены шиной за-
земления, что также видно из таблицы на рис. 4.47, в. В разря-
де Т\ постоянно на входах А и D сигнал имеет низкий уровень,
а на входе С — высокий. На вход В подается сигнал X, кото-
рый в положении переключателя диапазонов на 10 м имеет вы-
сокий уровень. В разряде Т2 постоянно под нулевым потенциа-
лом находятся входы В и С; на вход А подается сигнал высо-
кого уровня X, а на вход D — сигнал низкого уровня X.
Эти режимы иллюстрирует таблица на рис. 4.47, в, из кото-
290
Глава 4
рой видно, что при выборе на приемнике диапазона 10 м уро-
вень сигнала на входах А должен быть высоким, а на вхо-
дах D — низким. Сигналы на входах получают значения соглас-
но таблице на рис. 4.47, а; предустановка реализуется для обе-
их частот гетеродина.
На схеме частотомера (рис. 4.44) слева над кварцевым ге-
нератором показаны инверторы, которые вырабатывают сигна-
5
Начальное положение 74 73 72 71 70
.3,840 D С В А ОООО (0) DC В А 0 0 11 (3) D С В А 10 0 0 (8) D С В А 0 10 0 (4) DC В А ОООО (О)
96,160 10 0 1 (9) 0 110 (6) 0 0 0 1 (1) 0 110 (6) ОООО (0)
О О О О V О О 1 1 О -1 0 1 О 1 1 О 1 0 О О О 0 f О 1 О О 1 0 0 1 I О 1 ОООО ОООО
Рис. 4.47. а, в, г — таблицы предустановки частотного делителя; б — его
условное обозначение.
лы X и X. Как показано на временной диаграмме (рис. 4.45),
блок управления получает сигналы от входного мультивибра-
тора. Каждый раз по истечении периода счета длительностью
1 мс управляющий счетчик совершает один шаг. Выше было
показано, что в состоянии 0 под управлением входного мульти-
вибратора вырабатываются два сигнала, переводящие счетчик
в режим подготовки, а затем — предустановки. Возврат в со-
стояние подготовки происходит по команде «сброс», а предуста-
новки— по команде «загрузка». В принципе сброс счетчика не
обязателен, но если частотомер должен работать как счетчик
частоты (с началом счета от 0), для которого предустановка
не требуется, то режим можно обеспечить, если вместо сигнала
«загрузка» постоянно подавать сигнал высокого уровня.
Счетчики и делители частоты
291
4.23. Согласование приемника со счетчиком
Согласование частотомера с гетеродином первого смеси-
тельного каскада приемника реализуется по специальной схе-
ме, показанной на рис. 4.48. Схема состоит из усилителя
(с равномерной амплитудно-частотной характеристикой) на
транзисторе BF180, который позволяет увеличить амплитуду
сигнала до уровня, достаточного для подачи сигнала непосред-
ственно на элемент И-НЕ ТТЛ. Кроме того, линейный усили-
тель обеспечивает однонаправленный режим передачи сигналов
только от приемника к частотомеру.
Рис. 4.48. Согласование гетеродина-смесителя радиоприемника с частотоме-
ром.
Запрет передачи сигналов в обратном направлении здесь
необходим, чтобы исключить проникновение помех на прием-
ник со стороны мультивибратора и триггеров счетчика. Кроме
того, частотомер необходимо тщательно экранировать, чтобы ис-
ключить высокочастотные наводки на приемник. Фотография
частотомера в экране приведена на рис. 4.49. Видно, что схема
смонтирована на одной плате, которая помещена в металличе-
ский экран. Хороший экран можно сделать, изогнув металличе-
ский лист и распилив по размерам боковых стенок, крышки,
днища. Зазоры швов пропаиваются оловом. Внутри экрана
предусмотрено место для блока согласования, схема которого
показана на рис. 4.48.
Специальных мер требует прокладка цепей питания. Одна
из мер состоит в том, что в линию подачи напряжения пита-
ния + 5В включается режекторный ВЧ-фильтр (он должен быть
тщательно экранирован). Другая мера — внешний разъем цепи
питания должен быть смонтирован на корпусе частотомера «без
просветов». Если они все-таки обнаруживаются, то их следует
заделать специальной высокочастотной изолирующей лентой,
которая имеется в продаже.
292
Глава 4
4.24. Счетчик Джонсона с переменным модулем
для синтезаторов частот
Принцип работы счетчика Джонсона описан выше. У этого
счетчика модуль счета (коэффициент деления) поддается изме-
нению гораздо легче, чем у двоичных или двоично-десятичных
счетчиков. Схема пятиразрядного счетчика Джонсона КМОП-
логики типа CD4018B или HEF4018B приведена на рис. 4.50.
Для управления его модулем используются D-триггеры с вхо-
дами установки и сброса. И здесь между разрядами В и С
Рис. 4.49. Частотомер.
имеется элемент, обеспечивающий при любых условиях работу
счетчика по желаемому коду. Выходные сигналы триггеров на
выводах двухрядных корпусов имеют полярность Q (сигналы
низкого уровня). Схема управления модулем описана
в разд. 4.7.
На рис. 4.51 приведен тройной счетчик-делитель Джонсона
с переменным модулем. Такой счетчик используется в частот-
ных синтезаторах. Ниже дана таблица кодирования чисел
(табл. 4.5). Рассматривая схему делителя более внимательно,
можно заметить, что сброс подготавливается в тот момент, ког-
да числа на всех трех счетчиках достигают максимальных зна-
чений. Состояния сигналов на управляющих входах определя-
ют, при каком значении чисел на счетчиках этот сброс произой-
дет. Кодирование максимальных чисел счетчиков реализуется
с помощью элементов И для L-активных сигналов. Таким обра-
зом, при значении 9 счетчика единиц сигналы низкого уровня
vQ4 и Q5 поступают на логический элемент N1. К логическому эле-
Счетчики и делители частоты
293
Входы предустановки
Выходы
ТаВ/пща кодирования чисел
8
Десятич. числа Q, Ог Оз Qs
О 1 1 1 1 1
1 О 1 1 1 1
2 О 0 1 1 1
3 О 0 0 1 1
4 О 0 О 0 1
5 0 О 0 0 О
6 1 О 0 0 0
7 1 1 О О 0
8 1 1 1 0 О
9 1 1 1 1 0
1=H;0=L; Q„=Qn(L)
Рис. 4.50. Делитель Джонсона по модулю п типа CD4018B (КМОП-логика)
с переменным коэффициентом деления.
а —схема; б — таблица кодирования чисел, приведенная для выходов Q.
менту 7V2 сигналы Q4 и Q5 со счетчиков десятков и сотен по-
ступают комбинированно. Уровень сигналов на всех входах низ-
кий и тогда, когда числа на обоих этих счетчиках достигли 9.
Выходной сигнал элемента 7V2, который при значениях 0 имеет
высокий уровень, инвертируется и затем на входе элемента АН
комбинируется с результатом счетчика единиц. Поэтому выход
элемента АП только тогда получает высокий уровень, когда чис-
ла на всех трех счетчиках достигают 9. Когда эта ситуация на-
ступает, два D-триггера (на схеме справа), находящиеся в со-
стоянии 1, переходят в состояние сброса. D-триггер Q в течение
полупериода тактового импульса находится в состоянии 0, при-
Таблица 4.5. Таблицы состояния частотного делителя, представленного на рйс. 4.51.
Биты, заключенные в рамки, означают число 9; они кодируются для получения сигнала «загрузка». В таблице приведены также коэффи-
циенты деления. Таблица кодирования приведена для выходов Q,
Первая декада (единицы) Вторая декада (десятки) Третья декада (сотни)
S/<1 POS N счет Qi Q2 Оз Qi <2б SK2 POS счет <21 Оз Оз Qi <2б SK3 POS счет <21 Оз Оз Qt Об
9 0 1 1 1 1 1 9 0 1 1 1 1 1 9 0 1 1 1 1 1
8 1 0 1 1 1 1 8 1 0 1 1 1 1 8 1 0 0 1 1 1
7 2 0 0 1 1 1 7 2 0 0 1 1 1 7 2 0 0 1 1 1
6 3 0 0 0 1 1 6 3 0 0 0 1 1 6 3 0 0 0 1 1
5 4 0 0 0 0 1 5 4 0 0 0 0 1 5 4 0 0 0 0 1
4 5 0 0 0 0 0 4 5 0 0 0 0 0 4 5 0 0 0 0 0
3 6 1 0 0 0 0 3 6 1 0 0 0 0 3 6 1 0 0 0 0
2 7 1 1 0 0 0 2 7 1 1 0 0 0 2 7 1 1 0 0 0
1 8 1 1 1 0 0 1 8 1 1 1 0 0 1 8 1 1 1 0 0
0 9 1 1 1 1 0 0 9 1 1 1 1 0 0 9 1 1 1 1 0
Qn — Qn (^)
Счетчики и делители частоты
295
Рис. 4.51. Счетчик-делитель Джонсона с переменным коэффициентом деле-
ния.
Все переключатели установлены в положении 555. Номинал резисторов 10 кОм. Неис-
пользованные входы микросхемы CD4018B через 10 кОм соединяются с шиной напряже-
ния питания +5В, а микросхемы CD4002B — с шиной заземления. РЕ — загрузка про-
граммы.
чем уровень сигнала на выходе Q становится высоким. Этот
сигнал служит командой загрузки для новой предустановки
счетчиков, при которой они принимают на себя содержание пе-
реключателей преднабора.
Длительность команды загрузки определяется только за-
держкой в цепи преднабора, поэтому этот сигнал очень корот-
кий. D-триггер Р на нарастающем фронте первого после загруз-
ки тактового импульса перейдет в состояние 1 и останется
в этом состоянии до тех пор, пока элементы сброса Л?1 и Л?2
не зафиксируют достигнутые положения 9. В этот момент про-
изойдет сброс (Qp = 0; Qp=l).
4.25. Предустановка счетчиков
Для предустановки счетчиков применяют десятипозицион-
ные переключатели, схематически показанные на рис. 4.51.
В положении, показанном на рис. 4.51, входы предустановки /5
296
Глава 4
находятся под потенциалом земли (сигналы уровня Л), все
остальные входы через последовательные резисторы получают
сигнал высокого уровня. Поэтому в момент появления сигнала
загрузки все счетчики переходят в положение 5, что иллюстри-
руется в табл. 4.5. После загрузки счет импульсов начинается
с числа 5. При этом счетчик единиц по достижении положе-
ния 9 продолжает счет, но уже начиная с 0. То же самое про-
исходит и в счетчике десятков. Что касается счетчика сотен, то,
начав со значения 5, он сосчитает до 9, после чего сбросится не
на 0, а на значение предустановки. Произойдет это в тот мо-
мент, когда счетчики единиц и десятков достигнут значения 9.
Таким образом, счетчик единиц совершит 555 операций счета,
счетчик десятков — соответственно 55 операций, а счетчик со-
тен — всего 5.
Можно видеть далее, что если перевести многопозиционный
переключатель предустановки в положение 6, то сигналы высо-
кого уровня будут подаваться и на входы J5, и на входы J6.
Предустановкой будет выбрано десятичное число 3. Это зна-
чит, что для достижения числа 9 счетчики должны проделать
6 счетных шагов. Положение переключателя предустановки
в позиции 9 вызовет появление высокого уровня на входах у
всех без исключения триггеров, что соответствует кодированно-
му 0. В этом положении счетчики начинают счет с 0 и ведут до
9, т. е. совершают 9 шагов счета.
Если, наконец, установить переключатель в положение 1, то
входы JI, J2 и J3 получат сигнал низкого уровня, а входы J4
и J5 — высокого, что соответствует кодированному числу 8. На
переднем фронте очередного тактового импульса счетчики до-
стигнут значения 9 и в этом состоянии зафиксируются, потому
что со следующего тактового импульса начнется новый цикл
предустановки. Деление с коэффициентом 1 невозможно, следо-
вательно, коэффициентами деления (делителями) могут быть
числа от 2 до 999.
4.26. Цифровая настройка частотных синтезаторов
На рис. 4.52 приведена схема частотного синтезатора, в ко-
тором использованы счетчики Джонсона. От управляемого ге-
нератора (VCO) сигнал подается на делитель, который делит
частоту входного сигнала до 1 кГц. С выхода делителя сигнал
частотой 1 кГц подается на фазовый компаратор, где сравни-
вается с опорным сигналом той же частоты. В результате срав-
нения этих двух сигналов вырабатывается сигнал ошибки, ко-
торый после усиления и фильтрации уже как управляющий сиг-
нал подается на генератор VCO. Сигнал управляемого гене-
ратора получается полностью синфазным с опорным сигналом.
Счетчики и делители частоты
297
Фильтр
^Счетчики Джонсона Деление на п
Рис. 4.52. Синтезатор на микросхемах CD4046B и CD4018B.
Поскольку опорный сигнал вырабатывается высокостабильным
кварцевым генератором, то сигнал управляемого генератора
получается таким же стабильным.
Изменяя коэффициент деления делителя, генератор VCO
можно перестраивать. Для этого используется сигнал на выхо-
де схемы, частота которого в п раз больше 1 кГц, где п — ко-
эффициент деления. В результате частота сигнала на выходе
схемы получает значение, установленное многопозиционным
переключателем на входе делителя. Схема делителя такая же,
298
Глава 4
как в разд. 4.25. Более подробно применение частотных синтеза-
торов в радиопередающей и приемной аппаратуре описано
в ряде справочников по транзисторам.
4.27. Цифровой будильник на двоичных счетчиках
Выше был рассмотрен счетчик-делитель на 16 типа
SN7493N (74LS93N). На этом типовом счетчике легко можно
построить и десятичный счетчик, и счетчик по модулю 5 и 6,
которые нужны для будильника. Если на входы сброса 32
и 34 подать сигналы А и С или В и С и если оба сигнала вы-
сокого уровня (положения 5 или 6), то произойдет сброс и счет
начнется с начала.
В цифровых часах, управляемых частотой напряжения сети,
прежде всего необходим делитель на 50, чтобы получить ча-
стоту 1 Гц. Его можно реализовать по схеме, показанной на
рис. 4.53. Левый счетчик — это счетчик-делитель на 10. При
значении счета 8 сигнал на выходе D имеет высокий уровень,
а как только достигнется значение 10, сигнал будет иметь низ-
кий уровень. Выход D соединен с входом тактовых сигналов
Ti второго счетчика (на рис. 4.53 справа), который включен
по схеме счетчика по модулю 5. Когда счет единиц доходит до
значения 10, поступает импульс сброса и счетчик пятерок пере-
ходит в следующее положение. Когда счетчик единиц просчи-
тает 5 импульсов (т. е. когда счетчик десятков перейдет в по-
ложение 5), поступит импульс сброса, который возвратит счет-
чик десятков в положение 0. Так отсчитывается 1 с. Сброс счет-
чика пятерок означает, что выход С из состояния логической 1
перешел в состояние 0. Этим же сигналом счетчик секунд мож-
но перевести в следующее положение.
Для упражнения с условными обозначениями по системе
МЭК та же схема еще раз приведена на рис. 4.53,6. Сравни-
вая две схемы между собой, приходим к выводу, что более
ясного представления о работе счетчиков система условных
изображений МЭК не дает. Со всей определенностью можно
сказать, что условные изображения схемы на рис. 4.53, а вос-
принимаются легче.
Чем сложнее схема цифрового устройства, тем труднее ин-
терпретировать условные изображения, описывающие ее спе-
цифические свойства. Хорошей иллюстрацией этому могут
служить многочисленные дополнительные условные знаки на
обозначениях микросхем 74LS190 на рис. 4.31,6. Облегчают
чтение этой структурной схемы надписи у входов, обозначаю-
щие функциональные связи с другими входами и выходами.
Без этой дополнительной информации пришлось бы долго раз-
бираться в функциях схемы. Поэтому, как уже говорилось вы-
Делитель на 10
Делитель на 5"
50 Гц (единицы)
50 Гц (десятки)
а
741353
74LS93
5
Рис. 4.53. Делитель частоты сети 50 Гц на 50 — датчик секундных интервалов
а —схема; б — та же схема с условными обозначениями по системе МЭК.
300
Глава 4
ше, пользоваться условными обозначениями при вычерчивании
схем следует сдержанно, в особенности обозначениями взаимо-
зависимостей.
На логических схемах целесообразнее обозначать сигналы
аббревиатурами, которые очень часто выражают значительно
больше, чем обозначения взаимозависимостей между входами
и выходами.
В ЭВМ взаимозависимости между блоками и узлами впи-
сываются в программу, которая представляет собой набор ука-
заний и команд, вводимых в ПЗУ. Выбор регистров с записью
+SB
Рис. 4.54. Формирователь импульсов частотой 50 Гц.
функций, которые должны быть реализованы, осуществляется
в результате интерпретации указаний, подлежащих выполне-
нию в данный момент.
Обратимся теперь снова к цифровым часам. Мы видим, что
счетчик секунд состоит из двух разрядов — разряда единиц
и разряда десятков. Но в случае часов счетчик десятков дол-
жен быть сброшен по достижении числа 6. В этом положении
выходы С и В должны получить сигнал высокого уровня.
Чтобы сброс на 0 происходил действительно в положении 6,
указанные выходы должны быть соединены с входами сброса
S2 и S4. Сигнал частотой 50 Гц, необходимый для управления
делителем на 50, можно получить с помощью схемы, показан-
ной на рис. 4.54. Исходный гармонический сигнал подается на
транзистор 74, который работает в режиме ограничителя,
вследствие чего на его выходе сигнал имеет вид последова-
тельности уплощенных импульсов. После ограничителя вклю-
чен элемент И-НЕ, который формирует импульсы прямоуголь-
ной формы с крутыми фронтами.
Схема простого выпрямителя-стабилизатора для цифровых
часов показана на рис. 4.55. Выпрямленное напряжение стаби-
Счетчики и делители частоты
301
Светодиод а(ч
с&угьл-п1^
Монтировать на радиаторе из
алюминия размерами Юхб см и тол-
щиной 2 мм .
LM7805KC
МА 7805-CDA
Рис. 4.55. Выпрямитель-стабилизатор для цифровых часов (+5В).
лизируется твердотельным стабилизатором, к выводам которого
подключены два танталовых конденсатора. Напряжение на вы-
ходе стабилизатора равно +5В. Стабилизатор имеет внутрен-
нюю защиту от перегрузок по току. В случае короткого замы-
кания ток ограничивается на заданном уровне, благодаря чему
исключается опасность разрушения стабилизатора.
4.28. Счетчики минут и часов
Счетчик минут построен точно так же, как секундный.
И здесь импульс сброса поступает от счетчика десятков, когда
он достигает значения 6. А этого значения счетчик достигает
именно по истечении 6ХЮ мин, т. е. каждый час. Счетчик ча-
сов должен считать до 24, после чего должен срабатывать им-
пульс сброса, возвращающий его в положение 0. Структурная
схема счетчика часовых интервалов приведена на рис. 4.56. По
истечении 10 ч сбрасывается на 0 счетчик единиц. Он реали-
зуется обычным образом. Когда счетчик часовых интервалов до-
стигает 10, выходы D и В получают сигнал высокого уровня.
Сигнал высокого уровня получают и оба входа элемента ЛИ,
вследствие чего на входе 01 появляется сигнал уровня L. По-
скольку один из входов элемента 01 получил сигнал уровня L,
по которому он реализует функцию ИЛИ-HE, на выходе уро-
вень сигнала будет высоким. Этот сигнал поступает на входы
802
Глава 4
сброса S2 и S4 счетчика единиц, что приводит к сбросу счетчи-
ка в положение 0.
Аналогичное произойдет по окончании счета 20 ч. По исте-
чении 24 ч тоже должен произойти сброс, но теперь уже не
только на счетчике единиц, но и на счетчике десятков. Происхо-
дит следующее. В положении 24 выход С счетчика единиц по-
Делшяель ла Ю Делитель на 3
Рис. 4.56. Реализация 24-ч цикла цифровых часов.
Возврат на 0 через 24 ч.
лучает сигнал высокого уровня. Выход В счетчика десятков по-
лучил сигнал высокого уровня раньше, таким образом, оба вхо-
да элемента N2 имеют сигнал высокого уровня. Это приводит
к появлению сигнала низкого уровня на входе 01 элемента
ИЛИ-HE, вследствие чего на выходе схемы появляется сиг-
нал высокого уровня. Поскольку оба входа сброса счетчика S2
и S4 получили сигнал высокого уровня, на счетчике единиц
произойдет сброс. Но должен произойти еще сброс на счетчике
десятков. Этот сброс происходит вследствие инвертирования
выходных сигналов элементов N2 и N3, которые как сигналы
высокого уровня поступают на входы сброса S2 и S4 счетчика
десятков. Здесь процесс может быть реализован путем исполь-
зования четырех элементов И-НЕ, содержащихся в микросхеме
SN7400 (74LS00N).
Счетчики и делители частоты
303
4.29. Установка точного времени на цифровых часах
Простой и экономичный способ установки точного времени
на цифровых часах состоит в ускорении счета времени, что до-
стигается путем исключения из процесса отдельных каскадов
схемы. Структурная схема реализации этого способа показана
на рис. 4.57. В нормальном режиме выбирается нижний элемент
И-НЕ (на схеме справа) и счетчик минутных единиц соединя-
ется с предшествующим счетчиком десятков секунд. Когда на-
жимается кнопка, выбирается уже верхний элемент И-НЕ
(ЛЧ), благодаря чему счетчик минут может управляться им-
Рис. 4.57. Установка времени на цифровых часах.
пульсами с частотой следования 50; 5; 1 и 0,1 Гц. Частота сле-
дования тактовых импульсов устанавливается многопозицион-
ным переключателем положений. Чтобы ускорить ход часов,
приближая показываемое время к требуемому, счетчик минут
получает тактовые импульсы с частотой следования 50 Гц. По
мере приближения показаний к требуемым частота тактовых
импульсов постепенно уменьшается. Кнопка отпускается,
и счетчик минут опять начинает управляться счетчиком десят-
ков секунд.
304
Глава 4
4.30. Индикация времени светодиодами
Для вывода сигналов времени на цифровой индикатор ис-
пользуется дешифратор типа SN7447A (74LS47), к которому
подключается индикатор на светодиодах. Для индикации ми-
нут и часов используются четыре дешифратора и четыре свето-
диода типа TIL303 (фирма Texas Instrument). Входы А, В, С
<•5 8
Рис. 4.58. Счетчик, дешифратор и цифровой индикатор.
и D дешифратора соединяются с соответствующими выходами
(А, В, С и D) счетчиков. Выходы дешифраторов соединяются
с катодами светодиодов. Схема дешифратора с подключенным
индикатором на светодиодах рассмотрена в разд. 4.17. Схема
соединения счетчиков, дешифраторов и цифровых индикаторов
на светодиодах показана на рис. 4.58.
4.31. Электронный будильник
На рис. 4.59 приведена схема, которая позволяет в течение
минуты удерживать замкнутым реле начиная с того момента
времени, который устанавливается четырьмя 10-позиционными
Рис. 4.59. Схема электронного будильника.
306
Глава 4
+ 5В
Рис. 4.60. Схема электронного будильника, у которого один 4-входовый эле-
мент И-НЕ заменен двумя элементами И-НЕ и двумя элементами ИЛИ-НЕ.
переключателями. В выбранный момент времени на контакты
переключателей поступает сигнал низкого уровня, который от-
пирает подключенный р — п — р-транзистор. Следовательно,
все четыре входа элемента И-НЕ (на схеме АЧ) получают сиг-
нал высокого уровня, а на выходе сигнал имеет низкий уро-
вень. Запирается транзистор ТЬ и отпирается транзистор Гб.
Срабатывает реле, которое включает зуммер или электрический
звонок будильника ровно на 1 мин. Если параллельно вклю-
чить второй 10-позиционный переключатель, то по желанию
можно заставить будильник повторно подавать такой же сиг-
нал через 5 или 10 мин.
Счетчики и делители частоты
307
На рис. 4.60 приведена другая схема будильника, в кото-
рой элемент ЛГ1 (И-НЕ) с четырьмя входами заменен двумя
элементами И-НЕ и двумя ИЛИ-HE. Здесь интересна сама
возможность такой замены. Выходы А и В второй схемы за-
ведены на элемент ЛИ. Когда на двух этих входах сигнал высо-
кого уровня, то на выходе сигнал будет низкого уровня и он
подается на элемент, реализующий функцию И-НЕ по низко-
му уровню. Если на выходе С уровень сигнала высокий и, кро-
ме того, на выходах А и В уровень сигнала тоже высокий, то
на обоих входах элемента N2 уровень сигнала низкий, а, зна-
чит, на выходе схемы уровень сигнала высокий. Сигнал пода-
ется на элемент ЛЛЗ, реализующий функцию И-НЕ по высокому
уровню. Поскольку к тому же сигнал высокого уровня сущест-
вует на выходе D, что вызывает сигнал высокого уровня на
обоих входах N3, то на его выходе уровень сигнала будет низ-
ким.
Таким образом, сигнал низкого уровня на выходе #3 по-
лучается в случае, когда одновременно на выходы всех четырех
транзисторов Л, В, С и D поступает сигнал высокого уровня.
Чтобы будильник зазвонил, уровень сигнала на входах двух
элементов ЛИ и N3 (2X2W2219) должен быть низким, что мы
и видели, рассматривая работу схемы.
Если элемент N3 заменить элементом И-НЕ с тремя вхо-
дами, то на третий вход можно подать сигнал частотой 1 Гц,
снимаемый со счетчика секунд. Тогда зуммер будет звучать
прерывисто с частотой 1 Гц.
Глава 5
РЕГИСТРЫ
5.1. Введение
В цифровой электронике регистры используются для крат-
ковременного запоминания многоразрядных двоичных чисел.
Регистр может состоять как из одного, так и из нескольких
триггеров. Счетчики, которые мы рассмотрели в гл. 4, в принци-
пе тоже являются регистрами, потому что и они кратковремен-
но хранят промежуточные результаты счета. В счетчиках триг-
геры соединены между собой так, что хранящаяся в них ин-
формация по команде тактового импульса может увеличивать-
ся или уменьшаться на единицу в зависимости от того, совер-
шается ли прямой или обратный счет (суммирование или вы-
читание).
Предустановка счетчиков позволяет получать регистры
с параллельным вводом и выводом информации. Очень часто
эта возможность используется в логических схемах, где преоб-
ладают счетные функции. Если в такой схеме регистр должен
выполнять и другие функции, то последние можно реализо-
вать соответствующей предустановкой, не используя счетные
функции. Вообще говоря, регистры состоят из триггеров — эле-
ментов памяти, к которым в зависимости от назначения под-
ключаются дополнительные элементы, позволяющие реализо-
вывать другие специальные функции. Если в регистре содержа-
ние памяти одного триггера передается на другой соседний
триггер, то говорят о функции сдвига, а сам регистр называют
сдвиговым регистром. Среди множества разных сдвиговых ре-
гистров различают регистры со сдвигом вправо и со сдвигом
влево. Сдвиговые регистры принимают информацию последова-
тельно. Если посылку в виде последовательной группы битов по
командам тактовых импульсов подать на вход сдвигового ре-
гистра, то его можно загрузить несколькими операциями сдви-
га. Точно таким же образом информацию в результате несколь-
ких операций сдвига можно вывести из регистра и использо-
вать дальше.
Существуют разновидности сдвиговых регистров, допускаю-
щих или параллельный, или последовательный вход информа-
ции. Естественно, что и выводить информацию можно последо-
вательно или параллельно. Имеются регистры, которые наряду
Регистры
309
с этими возможностями позволяют еще и сдвигать информацию
и влево и вправо. Такие регистры называют универсальными
сдвиговыми регистрами.
Регистры выпускаются не только в виде однословных триг-
геров, но и в виде сгруппированных многоразрядных блоков
в одном корпусе — в виде так называемых регистровых фай-
лов (Register files). Такой файл может состоять, например, из
четырех регистров по 4 разряда в каждом (файл 4X4). К се-
мейству файлов относятся регистры стекового типа FIFO
и LIFO (first-in-first-out и last-in-first-out), порядок обработки
бит в которых подчиняется правилам «первый на входе — пер-
вый на выходе» и «последний на входе—первый на выходе*,
т. е. это регистры с выводом информации в прямом и обратном
направлениях. Информацию в них можно пакетировать в виде
стеков, сохраняя ее последовательность при считывании или
изменяя на обратную. Так, например, информация, введенная
в регистр первой, при считывании может быть выведена также
первой или последней.
Регистры с выводом информации в прямом коде служат
удобным средством для согласования устройств записи, рабо-
тающих в различном временном масштабе. Так, например, ре-
гистр можно использовать для согласования устройства записи
на диск с устройством построчной печати. При этом вводить
информацию в регистр из устройства записи можно со значи-
тельно большей скоростью, а выводить на печатающее устрой-
ство с намного меньшей скоростью для обеспечения возможно-
сти механической печати на бумаге. Примером использования
регистра с выводом информации в обратном коде может слу-
жить ЗУ в микропроцессорах. Такой регистр позволяет удер-
жать на определенное время в памяти адресованный байт
и в нужный момент времени вывести его. Чтобы можно было
вывести байт, находящийся в нижнем ряду стека, необходимо
сначала вывести байты, расположенные выше.
Особую группу составляют регистры на триггерах с раз-
дельным выбором. В таком регистре каждый отдельный триггер
может выполнять свою специфическую функцию, получая ин-
формацию от самых разных источников. Так, например, часть
информации регистра (несколько бит) может служить основ-
ной, или собственно информацией, а другая часть может ис-
пользоваться в целях управления. Первая часть информации
хранится в регистре долго, в то время как вторая может часто
меняться, тем самым расширяя возможности манипулирования
процессом управления.
Но в чем все-таки отличие регистра от накопительного,
или запоминающего, устройства в полном смысле слова? Стро-
го говоря, различия между ними нет, хотя в цифровой технике
310
Глава 5
его иногда и делают. Все запоминающие устройства и все ре-
гистры используются для записи и преобразования информа-
ции, имеющей вид многоразрядных двоичных чисел.
Одна группа элементов памяти может хранить информацию
в течение долгого времени, другая служит только для ее крат-
ковременного хранения. Элементы кратковременного хранения
данных (оперативные ЗУ) используются в ЭВМ при обработке
информации в счетчиковых модулях. Доступ к информации,
хранимой этими элементами, должен быть прямым и быстрым.
Эти ЗУ входят в качестве составных частей в центральный блок
обработки ЭВМ. Функции регистров и их число в ЭВМ посто-
янны.
Другая группа элементов памяти сообщает ЭВМ, каким спе-
цифическим указаниям она должна следовать. Эти указания
записаны в программе. В зависимости от назначения ЭВМ про-
грамма ее может содержать от нескольких сотен до несколь-
ких тысяч указаний. Устройства записи (накопители), предна-
значенные для хранения программ, с которыми потребитель
ЭВМ манипулировать не должен, называются ПЗУ (постоян-
ные запоминающие устройства). Таким ЗУ может служить уст-
ройство записи и воспроизведения или (что обычно имеет ме-
сто) устройство, способное только считывать информацию.
В первом случае говорят об устройстве оперативной памяти
с произвольным доступом — ОЗУ (RAM — Random Access Me-
mory), во втором случае речь идет о постоянном запоминающем
устройстве — ПЗУ (ROM — Read Only Memory). Если емкость
ОЗУ данной ЭВМ недостаточна (количество регистров мало), то
оперативную информацию, необходимую для работы машины,
можно ввести и в устройство памяти с произвольным доступом.
Устройство памяти в ЭВМ представляет собой отдельный блок.
Разработчики ЭВМ предусматривают ЗУ с такой емкостью,
которая им представляется необходимой для хранения про-
грамм и оперативной информации. В распоряжении проектиров-
щиков цифровой аппаратуры имеется множество элементов па-
мяти в виде ИС, обладающих самой разной емкостью. Укажем
здесь, кстати, что для емкости ЗУ существует специальное ус-
ловное обозначение.
Обычно ЗУ рассчитываются на хранение многоразрядных
двоичных чисел, поэтому отобразить в виде десятичного числа
весь объем информации бывает неудобно или даже затрудни-
тельно. В запоминающем устройстве емкостью 1000 байт (стро-
го говоря, 1024 байт), имеющем 10 селектирующих линий, не-
возможно обеспечить выбор каждого из указанного числа байт.
Для их обозначения используют десятичное число, которое со-
кращенно записывается как 1К. Условное обозначение ЗУ ем-
костью 1024 восьмиразрядных слов имеет вид ЗУ-1К8. Когда
Регистры
311
говорят о ЗУ на 1 К, 4К или 8К, то под этими обозначениями
подразумевают элемент памяти в виде ИС, содержащий на од-
ном кристалле соответственно 1024, 4096 или 8192 бит. При
этом ширина блока памяти составляет 1 бит. Для получения
блока памяти в один байт восемь таких ИС соединяются па-
раллельно и образуют ЗУ на 1К8, 4К8 или 8К8.
5.2. Применение регистров
Всюду, где проводится обработка информации, ее необхо-
димо длительно или кратковременно хранить. Как уже было
сказано, в этих целях в качестве элементов памяти можно при-
менять регистры. Кратко пояснить работу регистра в этой роли
можно на нескольких конкретных примерах.
Один из наглядных примеров, который легко можно пред-
ставить, — это применение одного или нескольких регистров
для управления моделью железной дороги. Работой модели уп-
равляет ЭВМ, которая получает необходимые данные из ПЗУ,
обрабатывает их и подготавливает указания, поступающие
опять на исполнительные устройства модели. Как показано на
рис. 5.1, для согласования ЭВМ с исполнительными устрой-
ствами модели используется управляющий регистр. Управляю-
щий регистр и электронные управляющие устройства выраба-
тывают для каждого участка дороги ток привода локомотивов,
управления стрелками и светофорами. Каждый бит в регист-
ре несет свою функцию. Один бит управляет током привода ло-
комотива, другой — током переключения стрелок, третий — то-
ком сигнальных ламп в светофорах. Если данный бит имеет
значение логической 1, то в схеме под его влиянием что-то со-
вершается, например локомотив получает ток привода, пере-
ключается стрелка или на лампу светофора подается напря-
жение. Если же данный бит соответствует логическому 0, то
на работу схемы в данный момент он влияния не оказывает.
Движение локомотива, переключения стрелок и светофо-
ров— все это операции несравнимо более медленные, чем темп
обработки информации в микропроцессоре. Так, например, что-
бы локомотив двигался, ток привода должен равномерно по-
даваться на участок дороги в течение нескольких секунд. Ра-
зумеется, заставить машину ожидать окончания этой операции
было бы крайним расточительством ее рабочего времени. Здесь
как раз и находит применение регистр, которому на указанное
время передается функция управления, а ЭВМ в это время про-
должает свою работу, проводя, например, обработку информа-
ции для управления миганием светофоров на том же участке
дороги. Разумеется, включение и выключение режима мигания
сигнальных ламп тоже может быть функцией ЭВМ.
Рис. 5.1. Регистр для длительного хранения информации управления, посту-
пающей от ЭВМ, в модели железной дороги.
а « схема; б и в — способы обозначения групп сигнальных линий (шин данных).
Регистры
313
В нашем примере использован восьмиразрядный регистр,
который загружается необходимыми данными по команде
IOW(L), поступающей с собирательной шины ЭВМ. Сигнал
IOW — это короткий импульс, который подается на тактовый
вход триггера в регистре. Если желательно загрузить несколь-
ко регистров, то сделать это можно последовательно, вводя
информацию в один регистр за другим. Селектировать соот-
ветствующие указания в виде двоичных сигналов 1/0 может
также ЭВМ.
На приведенной структурной схеме группы сигнальных ли-
ний обозначены в виде широких полосок со стрелками, кото-
рые показывают направление потока информации. Заметим по-
путно, что существуют два способа обозначения на схемах
групп сигнальных линий. Оба способа показаны на рис. 5.1, б
и в.
Первый способ обозначения линий показан на рис. 5.1,6.
Эти группы линий обозначены полосками, которые называют
шинами данных. Стрелки на концах полосок указывают, явля-
ется ли поток данных входящим или исходящим. Если потоки
данных распространяются по шине в обе стороны, то стрелки
проставляются с обеих сторон. Соединение шины с логической
схемой и с центральной шиной (в качестве которой на нашей
схеме служит шина данных) часто осуществляется с помощью
устройств согласования, рассмотренных в гл. 1 этого тома.
Второй способ обозначения групп сигнальных линий показан
на рис. 5.1,в. Видно, что группы линий обозначены одной ли-
нией с поперечными штрихами и цифрой у каждого штриха.
Цифры указывают число проводов в данной группе, что очень
удобно и экономно.
Очень часто оба способа обозначения используются совмест-
но, при этом, например, один применяется для обозначения
шин данных, а другой — для обозначения шин управляющих
сигналов. Это показано на рис. 5.2. Такое использование ус-
ловных обозначений позволяет лучше различать разнородные
шины на одной структурной схеме.
5.3. Регистры в микропроцессоре
Примером применения регистров может служить ЭВМ,
структурная схема которой показана на рис. 5.2. Любая ЭВМ
содержит арифметическое устройство, которое по командам
выполняет различные математические или логические действия,
например суммирование, вычитание, сравнение, реализует
функции И, ИЛИ и т. д. До того как совершить какое-нибудь
действие, вычислительный блок должен располагать входными
данными. Эти данные заранее записаны в двух 8-разрядных ре-
314
Глава 5
гистрах, которые на схеме обозначены буквами А и В. Вычи-
слительное устройство должно получить сведения от регистра
команд о предстоящей обработке данных. Результат, получен-
ный после обработки входных данных, поступает на регистр R.
Информация регистра команд, а также данные регистров А, В
Рис. 5.2. Связи регистров с вычислительными устройствами и ЗУ.
Показан способ реализации двунаправленной линии связи, в которой используются син-
хронизуемые фронтом D-регистры с трехстабильными выходами.
и R на некоторое время вводятся в оперативную память, с тем
чтобы полученный промежуточный результат можно было ис-
пользовать при дальнейшей обработке. В ПЗУ программ содер-
жится следующая команда, которая указывает микропроцессо-
ру, куда должен быть направлен полученный результат: в боль-
шой общий накопитель или на внутренний регистр микропро-
цессора, например А или В.
В программном ЗУ команды записаны двоичным кодом
и расположены в последовательном ряду ячеек памяти. В ЗУ
имеется внутренняя схема селекции, с помощью которой можно
Регистры
315
выбрать желаемую ячейку. Для этого на входы селектирующей
схемы в закодированном виде подается номер искомой ячейки
памяти и по команде считывания на шину данных выводится
код-указание, которое передается на регистр команд.
Контроль за очередностью ячеек памяти в программном ЗУ
осуществляется с помощью программного счетчика, который
представляет собой обычный двоичный счетчик с входами пре-
дустановки. Таким образом, и здесь мы опять имеем регистр,
временно запоминающий очередность командных адресов
в программном ЗУ. Далее имеются еще и одноразрядные ре-
гистры обслуживания (индексные регистры), которые могут
дать сведения о состоянии регистра А, например находится ли
он в состоянии 0 или произошел перенос и т. д. Эти регистры
на структурной схеме не показаны.
Наконец, имеется, естественно, блок управления или счет-
чик, который определяет, в какой последовательности и в ка-
кие моменты времени должны совершаться операции по одной
команде. Блок управления можно рассматривать и как регистр,
потому что фактически он выполняет роль устройства памяти,
хранящего указания о порядке процедур обработки.
Регистры могут соединяться с шиной данных или между
собой двунаправленной линией передачи данных. Этот обмен
данных также контролируется блоком управления. Шину дан-
ных здесь образуют группы из 8 или 16 параллельных провод-
ников, соединенных с входами и выходами регистров и ЗУ. Ре-
гистр ни в коем случае не может получить информацию по ши-
не или выдать информацию на шину без команды блока уп-
равления. Поэтому регистр относится к типу элементов памяти,
которые принимают или отдают информацию на шину, когда
активизируется их трехстабильный выход. До тех пор пока ин-
формация с регистра не требуется, его выход находится в не-
определенном состоянии.
Счетчик очередности команд (счетчик программы), контро-
лирующий адресацию ЗУ, может загружаться из регистра
команд параллельно. Это обычно касается команд перехода,
когда 16 разрядов кода передаются на счетчик очередности
команд, так что очередная команда считывания происходит из
самого адреса. Таким образом, речь здесь идет действительно
о скачкообразном переходе к другой части программы или
к подпрограмме. Подпрограмма представляет собой стандарт-
ную программу проведения характерных, часто совершаемых
вычислений, например вычислений тригонометрических функ-
ций, извлечения корней, возведения в степень и др. Но это мо-
гут быть также программы организации связи с устройствами
считывания с перфолент и построчной печати с дисковым нако-
пителем.
316
Глава 5
5.4. Связь регистров между собой и с другими
источниками данных
Как было установлено выше, для обмена информацией ре-
гистры должны быть связаны между собой и с другими источ-
никами данных. Существуют различные способы организации
этих связей. Приведем некоторые примеры.
На рис. 5.3 приведена структурная схема связи регистра С
с регистрами А и В. Видно, что информация передается здесь
в одном направлении, а именно от регистров Л и В к регист-
ру С. На входе регистра С имеется селектирующее устройство,
которое позволяет соединять входы ввода триггера в регист-
ре С с выходами регистров А или В. Желаемый выбор дости-
Рис. 5.3. Соединение регистров раздельными шинами данных.
гается, когда на селектирующий вход регистра С подается сиг-
нал низкого или высокого уровня.
Для обеспечения связи между регистрами Л, В и С требу-
ются две шины. Кроме того, в нашем конкретном случае ре-
гистр С для подключения двух шин должен иметь двойное чис-
ло входных клемм. Эта необходимость двух шин данных
и двойного числа соединительных точек на корпусе микросхемы
является существенным недостатком такого способа организа-
ции связи между регистрами. Более благоприятным поэтому
является способ организации связи с временным уплотнением,
Регистры
317
Рис. 5.4. Способ связи с помощью временнбго уплотнения сигналов.
который при наличии даже одной шины позволяет передавать
информацию в обоих направлениях. Естественно, что при этом
упрощается монтаж и сокращается число используемых кон-
тактных точек. Достоинства такого способа особенно проявля-
ются в случаях, когда имеется возможность комбинированно
использовать входы и выходы микросхем, т. е. когда на ком-
бинацию вход-выход требуется лишь один вывод микросхемы.
318
Глава 5
Рис. 5.5. Загрузка трех регистров по шине данных с помощью кнопочной
панели.
Способ связи с временным уплотнением сигналов легко по-
нять, пользуясь структурной схемой на рис. 5.4. В схеме ис-
пользованы регистры, которые принимают информацию по
команде тактового сигнала, поступающего от шины данных. Ин-
формацию можно передать и в обратном направлении — от ре-
гистров на шину данных. Для этого должны получить разреше-
ние трехстабильные согласующие элементы, включенные между
триггерами регистров и шиной данных. В случае использования
одной общей шины данных одновременно связываться между
собой могут только два регистра.
Регистры
319
Если поток данных должен быть направлен от одного источ-
ника к трем раздельным регистрам, то его можно организо-
вать с использованием одной шины данных между источником
и этими тремя регистрами. И в таком случае используется спо-
соб связи с временным уплотнением сигналов. Этот способ ил-
люстрирует реальная схема, приведенная на рис. 5.5. Времен-
ное уплотнение здесь состоит в дистрибутивном характере вы-
бора, что подробно будет рассмотрено в гл. 1 тома 3 настояще-
го курса. На схеме слева показана кнопочная панель, с по-
мощью которой можно набрать код числа, например числа 9
в шестнадцатеричной системе счисления. Шифратор, включен-
ный после кнопочной панели, преобразует код числа в посылки
двоичного кода, а эта информация уже посылается на шину
данных (4 линии). Идея здесь состоит в том, чтобы, используя
временное уплотнение, загрузить регистры путем включения
трех кнопок. Для упорядочения требуемой последовательности
выбора в схеме предусмотрен двоичный счетчик, после которого
включен дешифратор, преобразующий двоичный код в десятич-
ный.
Импульсом сброса счетчик переводится в положение 0. Ес-
ли на кнопочной панели набрать некоторое число, то счетчик
перейдет в положение 1 и дешифратор выберет верхний ре-
гистр, который примет на себя поступившую информацию.
Остальные регистры селектироваться не будут. Если теперь на
кнопочной панели набрать следующее число, то счетчик перей-
дет в положение 2 и будет выбран средний регистр. При треть-
ем положении кнопок счетчик снова прибавит единицу и бу-
дет выбран и загружен нижний регистр. Таким образом инфор-
мация от единственного источника по единственной шине будет
доставлена к трем регистрам. Выходы регистров тоже можно
подключить к шине данных ЭВМ, благодаря чему набранную
на кнопочной панели информацию можно использовать для
дальнейшей обработки.
Другой пример более сложной системы связи по единствен-
ной шине данных приведен на рис. 5.6. По шине передаются
не только сами данные, но и управляющие сигналы. В приве-
денном примере организацией обмена информацией управляет
сам микропроцессор. До начала обмена информацией микро-
процессор посылает по шине данных сигнал выбора режима.
Для этого используется обычный командный сигнал с адресной
частью, которая свидетельствует о том, что передается инфор-
мация управления. Для этой цели можно использовать, на-
пример, адресный разряд А1. Если придать ему значение 1, то
он будет нести информацию управления. Если же ему придать
значение 0, то выходное устройство должно ждать потока дан-
ных. Таким образом сигнал управления вводит регистр в ре-
320
Глава 5
жим приема и выдачи информации, т. е. в режим обмена дан-
ными.
Какие для этого существуют возможности, указывает функ-
циональная таблица на рис. 5.7,6. Информацию, поступающую
извне или от микропроцессора, можно ввести в регистр, и он
будет хранить ее до поступления запроса. Каким образом мож-
Рис. 5.6. Регистр типа D для асинхронной и синхронной связи шин данных.
но осуществить операцию записи информации и ее считывания,
также указывает функциональная таблица. За исключением
функции записи информацию можно передать с входа непосред-
ственно на выход. В этом случае схема будет выполнять функ-
цию или приемника, или передатчика. С помощью управляю-
щего регистра можно даже добиться того, чтобы один из ре-
гистров схемы работал как приемник, а другой — как передат-
чик.
Использованные в регистрах D-триггеры показаны на
рис. 5.7. Благодаря свойству прозрачности они пропускают на
выход сигнал с входа, когда отперт трехстабильный элемент F.
Непосредственная передача данных с шины В на шину А обес-
Регистры
321
Разрешение 0(H)
Функциональная таблица (управление)
А В С D G F
1 0 0 0 1 1
0 0 0 0 0 1
1 0 0 0 *0
0 10 10 0
0 0 1 0 0 0
0 10 10 0
Роток даннь/х
Выход: прозрачность
шина данных. А ->шина данных Вп
Выход'.
триггер -* шина данных Вл
Выход:
шина данных А -* триггер
Вход:
шина данных Вышина данных А
Вход:
триггер * шина данных А
Вход:
саина данных Вп -* триггер
1=Н; 0=L
Рис. 5.7. Двунаправленный обмен данными с функцией памяти и без нее.
а — структурная схема; б — функциональная таблица.
печивается с помощью трехстабильных элементов D и В. Для
загрузки триггера данными с шины А должен быть отперт трех-
стабильный элемент А, а для загрузки данными с шины В дол-
жен быть отперт элемент D. Передача информации с выхода Q
на шину А осуществляется через элемент С. Руководствуясь
222 Глава 5
данными функциональной таблицы, легко можно определить,
какие трехстабильные элементы должны быть активированы
для реализации желаемых функций.
После того как по поступившему от микропроцессора сиг-
налу выбора режима совершены операции управления, переда-
ча информации может производиться по командам ввода или
..вывода, также поступающим от микропроцессора. Причем, как
уже было сказано, для того чтобы управляемый регистр полу-
чил сообщение о том, что идет передача информации, адресный
разряд должен быть очищен. Всеми описанными свойствами об-
ладает регистр типа 8255А-5 фирмы Intel.
5.5. Последовательная межрегистровая
передача информации
До сих пор мы исходили из того, что для передачи /г-раз-
рядного потока информации требуются п сигнальных линий,
которые конструктивно можно выполнить в виде п-жильного
ленточного провода. При передаче информации на большие
расстояния с помощью телефонных или телексных линий свя-
зи параллельный способ передачи оказывается очень дорогим.
|Рис. 5.8. Преобразование параллельного кода в последовательный для пере-
дачи данных по телефонной или телексной линии связи.
Регистры
32&
Поэтому в таких случаях, как правило, применяют способ по-
следовательной передачи по одной линии, как в обычной теле-
фонной и телексной связи. Для передачи потока цифровых дан-
ных по телефонным и телексным линиям разработаны специ-
альные ИС, которые преобразуют поступающий на вход парал-
лельный поток информации в последовательный (рис. 5.8^
Рис. 5.9. Преобразование последовательного кода в параллельный.
и, кроме того, добавляют в кодовые посылки стартовые и кон-
цевые биты, по которым на приемной стороне распознаются
блоки данных.
Для преобразования параллельного потока данных в после-
довательный можно использовать сдвиговый регистр, как пока-
зано на рис. 5.9. Если команды сдвига подавать с передающей
стороны на приемную по отдельной линии связи, то процесс пе-
редачи информации можно синхронизовать, обеспечивая опти-
мальные условия связи. Видно, что для передачи восьмиразряд-
ного потока информации последовательным способом требуют-
124
Глава 5
ся всего три сигнальные линии (две раздельные для прямой пе-
редачи от передатчика к приемнику и одна общая обратная
линия). Для передачи параллельным способом потребовалось
бы минимум 10 линий.
При последовательной передаче возможно также вводить
информацию в линии связи от различных источников. Это пока-
Рис. 5.10. Работа нескольких источников данных на единственную линию
связи.
зано на рис. 5.10. Восьмиразрядные сдвиговые регистры имеют
выход Qs с тремя устойчивыми состояниями, что позволяет лег-
ко согласовать регистр с линией связи. Если селектирующие
сигналы подавать на тактирующий вход через логический эле-
мент, то можно исключить сдвиг информации в неселектирован-
ный регистр. На приведенной в качестве примера схеме показан
также генератор импульсов — команд сдвига. Генератор состо-
ит из очищающего элемента АН, разрешающего триггера и вось-
миразрядного счетчика. Чтобы подать команду на передачу
данных, триггер получает разрешение нарастающим фронтом
Регистры
325
очередного тактового импульса и вводится в состояние уста-
новки, а следующий тактовый импульс запускает счетчик.
Счетчик отсчитывает восемь тактовых импульсов, после чего
триггер разрешения сбрасывается. Полученные таким образом
восемь импульсов подаются на тактовый вход регистра, вызы-
вая восемь шагов сдвига, что в конце концов и дает последо-
вательную кодовую посылку.
5.6. Регистры с адресуемым триггером
Регистр с адресуемым триггером уже упоминался во введе-
нии как особый регистр, который можно загружать раздельно
путем предварительного выбора отдельных разрядов. Схема
Рис. 5Д1. Применение регистра с адресуемыми разрядами.
326
Глава 5
такого регистра приведена на рис. 5.11. Видно, что один из че-
тырех разрядов с помощью схемы селектирования можно вы-
брать и затем загрузить по входу логической 1 или 0. Вводимая
информация и селектирующие сигналы передаются по одной
группе линий связи, в которой две линии используются для уп-
равления, а третья — для передачи собственно информации.
В вычислительной технике эта возможность часто использу-
ется для передачи по одной шине кодовых посылок, содержа-
щих и информационные, и управляющие сигналы. Возмож-
ностью адресации триггеров обладает, в частности, упомянутая
в предыдущем разделе ИС 8255А-5. В этой ИС адресуются
разряды регистра С.
5.7. Регистр FIFO
Регистры типа FIFO («первый на входе — первый на выхо-
де») используются в основном в системах с асинхронной
связью между элементарными схемами, обменивающимися ин-
формацией между собой. Во введении данной главы приводил-
ся пример связи устройства считывания с устройством построч-
ной печати. Другой пример: связь с устройством, инерцион-
ность которого не допускает одновременной работы с быстро-
действующей ЭВМ (то же устройство построчной печати).
Решить проблему позволяют регистры прямого кода («пер-
вый на входе — первый на выходе»). Поступающая от ЭВМ ин-
формация вводится в сдвиговый регистр прямого кода (FIFO)»
после чего в требуемом темпе под управлением коммутатора
выводится и в виде последовательных кодовых посылок переда-
ется по линии связи.
Простейшая схема стекового регистра прямого кода приве-
дена на рис. 5.12. Видно, что схема состоит из 4 четырехраз-
рядных регистров (4X4). Информация, вводимая в регистр сле-
ва, по командам тактовых импульсов передвигается вправо. По-
данные команды сдвига подсчитываются счетчиком (на схеме
вверху), благодаря чему при считывании информации стано-
вится известным, какая по порядку четверка разрядов была
введена в регистр первой. После считывания информации с од-
ного регистра показание счетчика уменьшается на единицу,
т. е. он опять указывает первую четверку разрядов блока ин-
формации, которая на выход еще не прошла.
Стековый счетчик управляет дешифратором, который по по-
лученным от него сигналам осуществляет выбор, так что при
очередном опросе информация без задержки поступает к пот-
ребителю. Этот выбор осуществляется элементами с трехста-
бильным выходом, которые показаны в нижней части схемы.
Рис.
5.12. Регистр стекового (магазинного) типа FIFO («первый на входе
первый на выходе»).
328
Глава 5
Состояния регистров стекового типа FIFO характеризуются
двумя сигналами-флагами: «загружен», «свободен». Эти све-
дения важны и для управления самим регистром, и для орга-
низации их совместной работы с источниками и потребителями
информации, которые должны знать, вся ли информация счи-
тана с регистра. Такие сведения дают сигналы-флаги.
5.8. Регистры LIFO
Так называются регистры стекового типа с обратным по-
рядком обработки информации («последний на входе — первый
на выходе»). Этот специальный тип регистров применяется
в вычислительной технике для кратковременного хранения не-
адресованной информации.
В микропроцессорной технике регистры такого типа назы-
вают стеками, которые, как и регистры FIFO, выдают сигна-
лы-индикаторы состояния («флаги»). Флаг всегда указывает
на последний по порядку разряд в стеке. В микропроцессорах
регистры-стеки также используются для кратковременного
хранения информации, поочередно участвующей в операциях
переходов. Они же запоминают и обратный адрес, по которому
на последующих этапах обработки может совершаться переход
к начальной программе. Кроме того, существуют еще специ-
альные команды, оперирующие с парами регистров, позволяю-
щими ввести в стек неадресованные данные и потом вызывать
их. Эти команды записываются в виде POP и PUSH.
Обычно в ОЗУ вычислительных машин резервируется место-
для размещения регистра-стека. Однако указатель стека нахо-
дится в микропроцессоре. Такую архитектуру имеют однокри-
сталлические микропроцессоры 8080, 8085А и 8086 фирмы Intel.
5.9. Параллельный 4- и 8-разрядный регистр
В номенклатуре изделий фирм-изготовителей микроэлект-
ронной техники в последние годы выделилось несколько раз-
личных типов регистров, специально предназначенных для
конкретных областей применения. Так, например, разработка
и применение микропроцессоров с байтовой (8-битовой) орга-
низацией кодовых слов вызвали к жизни и сильно стимулиро-
вали разработку 8-разрядных регистров. Естественно, сильным
толчком, способствовавшим разработкам регистров с большим
числом триггеров на одном кристалле, послужила все возраста-
ющая степень интеграции ИС.
Кодовая организация большинства современных регистров
строится по принципу 4 или 8 разрядов на корпус с двухрядным
расположением выводов. Это регистры с непосредственным до*
Регистры
329
ступом к входам и выходам с отдельными выводами на корпу-
се. Существуют также длинные регистры МОП-логики; их триг-
геры не имеют непосредственных выводов. Для доступа к хра-
нимой в них информации предварительно должно совершиться
перемещение блока данных, которые затем последовательно
поступают на выход.
Регистры со сложными входами и выходами, как правило,
содержат в одном корпусе 4 триггера. Регистры с простыми
возможностями загрузки организуются по принципу 8 разрядов
на корпус. Регистры со сложными входами — это, как правило,
сдвиговые универсальные регистры, которые можно загружать
и параллельно, и последовательно и которые дополнительно
дают возможность сдвига разрядов вправо (от старших разря-
дов к младшим) или влево (от младших разрядов к старшим).
Некоторые из универсальных регистров имеют трехстабильные
выходы, непосредственно соединяющиеся с шинами данных.
Выше уже было сказано, что современная технология позво-
ляет достигать очень большой степени интеграции логических
элементов на одном кристалле. При этом, однако, необходимо
обеспечить также возможность практического использования
множества выводов на одном корпусе. Сложные схемы имеют
очень много контактных точек, которые должны иметь свои вы-
воды на корпусах микросхем. Поэтому наряду с разработками
ИС большой степени интеграции (БИС) проводятся разработ-
ки конструкций корпусов с большим числом двухрядно рас-
положенных выводов. На эти разработки большое стимулирую-
щее влияние оказал прогресс в области микропроцессоров с по-
лупроводниковыми ЗУ и периферийными устройствами. Круп-
носерийность современного производства микропроцессоров по-
зволила существенно удешевить и микросхемы в корпусах
с двухрядным расположением выводов.
5.10. Регистры с выборкой по входу
Чтобы к входам регистров можно было подключать раз-
личные источники данных, разработаны специальные схемы.
Одна из таких схем состоит из четырехразрядного регистра
и подключенного к его входу мультиплексора (фрагмент этой
схемы показан на рис. 5.13,а). К входам обоих элементов па-
мяти на SRT-триггерах подключены элементы И-ИЛИ-НЕ, ко-
торые реализуют функцию выбора. Процесс выбора элемента-
ми И-ИЛИ-НЕ рассмотрен нами ранее в одном из разделов
гл. 2. Из схемы видно, что сигналом выбора WS (сокращение
от слова «выборка») можно выбирать один из входов А или В.
Входы А соединены с источником данных А, а входы В — с ис-
точником данных В. Если сигнал выбора имеет низкий уровень,
330
Глава 5
Функциональная таблица
Зь/дор Зьксодь/
Зь/дор Зь/ссодб/
Вндор pQH7770^b/e CJ7°6 импульсы Т WS ^в О-с Qjj
L । Н 4 X L А1 А2 АЗ 44 81 82 83 8Ь @АО Q-BO @00 &DO
X- неопределенное сос тонине
^А(Г прежнее содержание &А
Рис. 5.13. Фрагмент четырехразрядного регистра с входной селекцией в мик-
росхеме 74LS399.
а — схема; б — функциональная таблица.
то на нижних входах элементов ЛЧ и N3 оказывается сигнал
высокого уровня, а на нижних входах элементов N2 и Л’4 —
низкого уровня. Поскольку нижние входы элементов N1 и N3
получили сигнал высокого уровня, то с выходов элемента И
разряд, поступивший от источника данных Л, будет передан
дальше. В то же время элементы N2 и М4 заблокируют ин-
формацию, поступившую от источника В, потому что, как это
известно из таблицы истинности элемента И, всегда при низком
уровне сигнала на одном из входов уровень сигнала на выходе
будет низким. Если теперь уровень сигнала выбора станет вы-
соким, то запоминающие триггеры в регистре соединятся с ис-
точником В, а источник А отключится. Элементы ИЛИ-HE, сле-
дуя за сигналами выбранных входов, инвертируют их, после
чего их можно подать непосредственно на вход сброса тригге-
ра. Перед входом S сигнал еще раз инвертируется, что видно из
ехемы. Регистры этого типа, рассчитанные на длину кодового
Регистры
331
<лова в 4 бит, содержатся в микросхемах ТТЛ (микросхемы
74LS398 и 74LS399). Выходы Q и Q этих микросхем имеют на
корпусах отдельные выводы.
Еще раз взглянув на функциональную таблицу, убеждаем-
ся, что сигналом WS можно действительно осуществить выбор
источника, информация которого вводится в триггер на нара-
стающем фронте тактовых импульсов. Если тактовый импульс
имеет низкий уровень, то состояние сигнала выбора безразлич-
но. В этой ситуации триггеры принять поступающую информа-
цию не могут.
5.11. Регистры с разрешающим входом и трехстабильным
выходом
Фрагмент схемы такого регистра показан на рис. 5.14. Эле-
ментами памяти в нем служат синхронизуемые фронтом D-триг-
геры. На входе каждого триггера имеется элемент И-ИЛИ, ко-
торый позволяет выбирать либо выходы D-триггера, либо его
информационные входы. Процесс выбора проходит здесь так
же, как в предыдущем случае, но с тем отличием, что выбор
обращен не на внешние источники, а на выход самого триггера.
Построенная по такому принципу схема называется схемой ре-
циркуляции.
Чтобы осуществить выбор источника информации, уровень
сигнала на обоих входах разрешающего элемента N2 должен
быть низким. Если после выбора подать тактовый импульс,
триггеры примут поданную на входы информацию на себя
(сигнал 1 или 0). Если сигнал высокого уровня будет только
на одном разрешающем входе, внешний источник информации
к регистру подключаться не будет, а триггеры при поступле-
нии очередного тактового импульса примут на себя информа-
цию со своих же выходов (это и есть рециркуляция.)
Интересная особенность схемы состоит еще и в том, что,
если выбор нежелателен, тактовый импульс не обязательно
должен быть подавлен. Этим схема отличается от приведенной
на рис. 5.13. Здесь тактовые импульсы необходимы лишь тог-
да, когда информация должна быть получена от внешних ис-
точников А и В.
Регистр на рис. 5.14, а имеет трехстабильные выходы (3S),
т. е. выходные триггеры могут принимать неопределенное со-
стояние. Поэтому такие регистры могут использоваться в це-
пях согласования с шиной данных. Это справедливо не только
в отношении выходов, но и входов, так как с помощью разре-
шающего входа входные цепи тоже могут быть согласованы
с шиной данных. Регистры в схеме на рис. 5.14 имеются в но-
менклатуре ТТЛ; к ним относятся ИС SN74173 и 74LS173.
332
Глава 5
На остальные триггеры
Функциональная спавлица
Входы Выход
Очистка Таксовые инлульсы Разрешение Ранние D CL
G1 GZ
Н X X X X О
L L X X X
L 4 Н X X
L 4 X н X Q-о
L 4 L L QXL) O(L)
L 4 L L 1(H) 1(H)
Когда на в6/ходах М или N (или одоих)
одновременно уровень Н, выход принимает
неопределенное, состояние
Рис. 5.14. Фрагмент регистра с входом разрешения ввода данных и трех-
стабильным выходом (SN74173/74LS173).
а — схема; б — функциональная таблица.
Все сказанное в отношении этих регистров подтверждается
функциональной таблицей, за исключением трехстабильных вы-
ходов, которые ею не учтены. Выход оказывается в неопреде-
ленном состоянии в случаях, когда сигнал высокого уровня по-
является на входе М или N или на обоих одновременно. Если
подать сигнал высокого уровня на вход очистки, то триггеры
регистра возвращаются в положение 0.
Регистры ЗЗЭ
5.12. Восьмиразрядный регистр с трехстабильными
выходами и тактируемым выбором
Регистры этого типа предназначены для согласования пе*
риферийных устройств с шиной данных микропроцессоров.
В ЭВМ шины данных используются для обмена информацией
между ЗУ и вычислительными логическими блоками, а также
между ЗУ и периферийными устройствами. Для связи с пери-
ферийными устройствами используются описанные выше 8-раз-
рядные регистры, которые в качестве буферных ЗУ позволяют
запоминать информацию, выдаваемую ЭВМ на короткое время.
Затем по мере надобности они предоставляют ее в распоряже-
ние внешнего потребителя. Прежде всего это касается команд
ввода и вывода информации. На время действия этих команд
(интервалы времени очень коротки) шина данных использует-
ся только для такой цели.
Рассмотрим, например, команду на вывод информации. Во
время исполнения этой команды ЭВМ вырабатывает сигнал,
согласно которому шина данных будет содержать готовый
к выдаче блок данных. Может случиться так, что потребитель
в данный момент не готов принять эту информацию. Тут и при-
ходит на помощь регистр буферного ЗУ, который по команде
ЭВМ записывает информацию и, чтобы она не оказалась уте-
рянной, временно хранит ее до востребования. Для записи ин-
формации с шины данных особенно удобны 8-разрядные реги-
стры на прозрачных или синхронизуемых фронтом D-тригге-
рах, а также на триггерах с трехстабильными выходами.
Трехразрядный регистр на триггерах в режиме прозрачности
показан на рис. 5.15. Известно, что у триггеров сигналы на вы-
ходе повторяют входные сигналы до тех пор, пока на разреша-
ющем входе или входе очистки существует сигнал высокого*
уровня. Если уровень сигнала на разрешающем входе становит-
ся низким, триггер принимает информацию с шины данных на-
спадающем фронте импульса и, зафиксировав поступающую»
информацию, переходит в состояние блокировки. Чтобы вы-
вести из триггера эту информацию, надо трехстабильные вы-
ходы привести в такое состояние, при котором уровень сигна-
ла на управляющем входе станет низким. Триггер Шмитта на
управляющем входе исключает случайное переключение триг-
гера и повышает порог чувствительности к помехам.
Известны и другие регистры, в которых использованы
D-триггеры, синхронизуемые фронтом. Они не прозрачны. Ин-
формация с шины данных вводится в триггеры в момент пере-
хода сигнала от низкого уровня к высокому. Функциональные
таблицы для обоих упомянутых 8-разрядных регистров ТТЛ
приведены на рис. 5.15: регистр 74LS373 прозрачный на D-триг-
:334
Глава 5
герах; регистр 74LS374 синхронизуется фронтом. Оба регист-
ра конструктивно выполнены в корпусах с двухрядным распо-
ложением выводов.
элементы
Функциональная таблица 7Ы.В374
‘Функциональная таблица 74LS373
Управление выходами Разреше- ние G 3) Выход
L Н Н н
L Н L L
L L X &о
Н X X Z
Управление вб/ходами Тайговые импульсы D Выход
L 4 Н Н
L 1 L L
С L X &о
Н X X Z
Х~ неопределенное- состояние
Z - неопределенное состояние в
Qo - прежнее содержание Q,
Рис. 5.15. Фрагмент 8-разрядного регистра с трехстабильными выходами
(74LS373 и 74LS374).
а — схема; б — функциональная таблица для регистра 74LS373, синхронизуемого уровнем;
в — функциональная таблица для регистра 74LS374, синхронизуемого фронтом.
Регистры
335
5.13. Сдвиговые регистры
Если выходы Q и Q нескольких SRT-триггеров соединить
с входами сброса и установки следующих триггеров, то в мо-
мент появления тактового импульса информация в триггере
сдвинется на один разряд. Схема такого регистра на 3 бит при-
ведена на рис. 5.16, а. Видно, что регистр А может принять ин-
формацию извне, триггер В обращен на выход триггера Л,,
а триггер С соответственно обращен к выходу триггера В. Допу-
стим, что на вход триггера А подан сигнал низкого уровня'
в момент, когда на входе В был сигнал низкого уровня, а на*
входе С был сигнал высокого уровня. Если теперь подать так-
товый импульс, то во время нарастания фронта в триггерах
произойдет такой сдвиг информации: триггер А примет сигнал'
низкого уровня с информационного входа, триггер В примет
на себя содержание триггера Л, триггер С примет содержание'
триггера В и т. д. Таким образом информация регистра дей-
ствительно сместится на один разряд вправо. Если бы входы
установки и сброса триггера С были соединены с внешним ис-
точником информации, входы триггера В с выходами триггера4
С и входы триггера Л с выходами триггера В, то тогда инфор-
мация передвинулась бы на один разряд влево. Если перед'
входами триггеров установить соответствующие ИС, то сдвиг
информации в регистре вправо или влево можно создавать по1
командам извне. Это будет показано ниже.
Заметим здесь, что последовательный вход в результате1
сдвига влево окажется с правой стороны регистра. В случае,
показанном на схеме, это входы сброса и установки тригге-
ра С.
На временной диаграмме на рис. 5.16 видно, как происхо-
дит сдвиг информации под действием нескольких сдвиговых им-
пульсов. Каждый импульс сдвигает информацию на один раз-
ряд вправо. Одновременно с помощью сигнала очистки тригге-
ры можно перевести в состояние 0. Последовательный вход вы-
полнен по схеме элемента И-НЕ, с помощью которого можно
прекратить поток данных к регистру. Для этого можно, напри-
мер, сделать низким уровень сигнала на входе В, когда данные
подаются на вход Л. Так обычно поступают при воспроизведе-
нии, когда подаваемый поток данных не дополняется новой ин-
формацией. В этой ситуации регистр со стороны Л всегда за-
гружается нулями.
Интересно сопоставить сдвиговый регистр со счетчиком
Джонсона, описанным в предыдущей главе. В счетчике Джон-
сона несколько JK-триггеров соединяются между собой точно
так, как SRT-триггеры в рассмотренном здесь сдвиговом регист-
ре. Разница лишь в том, что в счетчике Джонсона вход триг-
336
Глава 5
Очистка
U
I
доследо-
вагпель-<
ные Ыы\$
Тактовые
штулъсы Т
Н/ ::1
ав
а,
Выходы 0} »
-4-
I
—I
Л_°_П“Т
Ч/7
Очистка
S ।
Сдвиг Очистка
—I
—п
Рис. 5.16. Фрагмент 8-разрядного сдвигового регистра типа
SN74164/74LS164.
а — схема; б —временная диаграмма.
гера А постоянно соединен с выходом Q последнего триггера.
Единица, введенная сдвигом в последний триггер, при очеред-
ном сдвиге заменится нулем, введенным в триггер А. Таким
-образом, счетчик будет попеременно загружаться группами
единиц и нулей, что свойственно режиму счета, описываемому
таблицей состояний. Такой же счетчик можно получить, если
Регистры
337
вход А сдвигового регистра соединить с выходом Q его послед-
него триггера. Однако в таком регистре нет схемы проверки
кода, которая есть в счетчике Джонсона.
5.14. Каскадирование сдвиговых регистров
На практике сдвиговые регистры в двухрядных корпусах
часто соединяются между собой по каскадной схеме, что позво-
ляет вводить в них информацию удлиненными кодовыми слова-
ми. Такое каскадирование легко реализовать по схеме, показан-
ной на рис. 5.17. Выход Q последнего триггера предшествую-
Очистка
Рис. 5.17. Каскадная схема сдвиговых регистров.
щего регистра (Qh) соединяется последовательно с входом сле-
дующего регистра, и таких каскадов делают столько, сколько
нужно получить разрядов в удлиненном кодовом слове. В про-
цессе сдвига все регистры управляются одним и тем же так-
товым импульсом. В нашем примере (рис. 5.17) это тактовый
импульс То.
В сдвиговых регистрах с трехстабильным выходом выход Q
последнего триггера обычно выводится из микросхемы наружу
и используется как выход при каскадировании регистров. Для
этой цели можно также использовать трехстабильный выход
последнего предшествующего триггера, но для этого он дол-
жен быть освобожден специально для передачи информации.
Если сдвиговый регистр связан с системой шин, то использо-
вание для каскадирования трехстабильного выхода может вы-
звать определенные трудности. Именно поэтому, т. е. для кас-
кадирования, корпуса регистров имеют специальный последова-
тельный выход.
338
Глава 5
5.15. Сдвиговые регистры с последовательными
и параллельными входами и выходами
Можно себе представить множество разных логических
устройств, в которых сдвиговые регистры должны иметь не
только последовательные вход и выход, но и параллельные
входы и выходы для ввода и вывода информации. Такими ло-
гическими устройствами могут быть, например, преобразовате-
ли параллельных кодовых посылок в последовательные и на-
оборот. Очень часто бывает необходимо вывести из накопи-
тельного устройства целый байт, а несколько бит, выделенных
с помощью маски, ввести в сдвиговый регистр. Такой режим ра-
боты сдвигового регистра подробно будет рассмотрен в гл. 2
тома 3 настоящего курса.
Четырехразрядный регистр с последовательным и парал-
лельным вводом и выводом информации показан на рис. 5.18.
С помощью этого регистра (микросхема 74LS295B), рассчитан-
ного в основном на сдвиг информации вправо, можно также
реализовать и сдвиг влево. Этого можно добиться особой орга-
низацией внешних соединений. Внимательно рассматривая
схему, можно увидеть, что триггеры регистра связаны между
собой мультиплексором на логических элементах И-ИЛИ-НЕ.
С помощью управляющих входов элементов N3 и М4 триггеры
можно загружать параллельно. Когда на управляющих входах
элементов 01 и 02 уровень сигнала высокий, они, реализуя
функцию ИЛИ-HE, передают поступившую параллельную ин-
формацию дальше на триггеры. При параллельном вводе это
осуществляется, когда на входе выбора режима уровень сигна-
ла высокий. Регистр принимает параллельную информацию на
спадающем фронте тактового импульса. Чтобы обеспечить
сдвиг, триггеры соединяются последовательно с помощью ло-
гических элементов И, обозначенных на схеме АП и N2. Если
управляющие входы элементов И получают сигнал уровня Н,
вход триггера А соединяется с последовательным входом регист-
ра, вход триггера В соединяется с выходом триггера А и т. д.
Чтобы триггеры при необходимости можно было подклю-
чать к шине данных, они имеют трехстабильный выход. Пока-
занный на схеме регистр можно использовать для сдвига ин-
формации и влево и вправо. Для этого выход QB соединяется
с параллельным входом триггера Л, выход Qc — с параллельным
входом триггера В и т. д. При этом осуществить параллельный
ввод уже невозможно. При высоком уровне сигнала на управ-
ляющем входе регистра сдвиг получается влево, а при низ-
ком — вправо. Естественно, что для получения желаемых соеди-
нений уровень сигнала на трехстабильном управляющем входе
в этой ситуации должен быть Н.
Регистры,
339
W<) &8(н)
Функциональная таблица
Входь/ Выходы
Выбор режима управления Та кто - вые им- пульсы Последова- тпельныи вход Параллельные входы в
а ь с (X
Н Н X ' X X X X &-зо ^-со Qdo
Н х а ь с а а b с а
Н X GLB @-с а О~Вп (X
L Н X X X X X ®~АО Q-BO ^~со ^-DO
L i н X X X X н О-А Л О-Сл
L V \* X X X L <^п ^сп
Рис. 5.18. Фрагмент сдвигового регистра 74LS295B.
а — схема; б — функциональная таблица. Показаны только два триггера.
Показанный на рис. 5.18 регистр собран на микросхеме ТТЛ
типа 74LS295B. Из функциональной таблицы видно, что посту-
пающая на вход параллельная информация вводится в регистр
при низком уровне сигнала на управляющем входе в момент
спада тактового импульса. Когда уровень сигнала на управляю-
340
Глава 5
щем входе становится высоким, происходит сдвиг влево, если
для этого подготовлены соединения. И здесь сдвиг происходит
на спадающем фронте тактового импульса. Для сдвига вправо
триггер А при уровне сигнала Н на последовательном входе
принимает значение 1, и соответственно, когда уровень сигнала
на последовательном входе становится низким, принимает зна-
чение 0. Для сдвига влево последовательным входом служит
вход d.
5.16. 8-разрядный универсальный сдвиговый регистр
с трехстабильными выходами
Восьмиразрядный универсальный (с последовательным
и параллельным вводом и выводом) сдвиговый регистр с трех-
стабильными выходами выпускается в виде микросхемы ТТЛ
в корпусе с двухрядными выводами; его обозначение 74LS299.
Фрагмент этого регистра показан на рис. 5.19, а. Триггеры со-
единены между собой селектором на элементах И-ИЛИ, кото-
рый одновременно управляет параллельным вводом данных в
триггеры. Для выбора используются два сигнала, S0 и S1, поз-
воляющие осуществлять селекцию 1 из 4. На схеме можно раз-
личить 4 отдельные функциональные части: схему выбора дан-
ных (в верху рисунка), устройство памяти на триггерах (в се-
редине) и буферный элемент согласования с трехстабильными
выходами (внизу). Используемые здесь триггеры — это тригге-
ры, синхронизуемые фронтом. Четыре селектора, приходящиеся
на каждый триггер (обозначаемые номерами от 0 до 3), позво-
ляют под управлением сигналов с входов выбора режима S0
и S1 (на схеме вверху) получать различные варианты соедине-
ний; эти сигналы подаются на селектирующие элементы, кото-
рые дают разрешение только одному элементу И из группы вы-
бираемых. Допустим для примера, что сигналы_50 и_51 на вхо-
дах имеют низкий уровень (L), тогда сигналы S0 и S1 получат
уровень //, а это означает, что элементу И (он обозначен циф-
рой 3) разрешается передача информации дальше. Третьи вхо-
ды элементов И соединяются с выходами Q триггеров. Если
на управляющие входы триггеров подать тактовый импульс, то
триггеры будут продолжать удерживать введенную в них ин-
формацию. Этот процесс, как уже говорилось, называется ре-
циркуляцией.
В режиме, когда S0 = //, a S1=L, уровень Н получают толь-
ко два элемента И (они обозначены цифрой 0). На этих эле-
ментах активными являются сигналы S0 и S1. Третий вход
окажется последовательным входом сдвига вправо. Для триг-
Регистры
341
гера А вводимой будет информация, поступающая извне, а для
триггера В — информация, поступающая с выхода триггера А
(выход фд). Если теперь подать тактовый импульс, то триг-
гер В примет информацию с триггера Л, а триггер А загрузит-
ся информацией (0 или 1), которая поступит извне через по-
следовательный вход S/? (на схеме слева). С последовательно-
го выхода Qbs можно получить бит (В), сдвинутый вправо. Та-
ким образом, в результате описанного процесса информация
в регистре будет сдвинута на один разряд вправо, а триггер А
загрузится информацией, поступившей извне.
Если с помощью сигналов S0 = B, Sl = H выбрать элементы
под номером 1, то информация будет сдвинута влево. Теперь
уже триггер В примет информацию извне с входа SL (на схе-
ме справа), а триггер А примет информацию с триггера В. Ес-
ли, наконец, выбрать элементы, обозначенные цифрой 2, то
тогда параллельные входы регистра (обозначенные а и Ь) со-
единятся с входами D триггеров, благодаря чему регистр по
команде тактового импульса будет загружаться параллельно.
Элементы согласования с трехстабильными выходами при этом
должны находиться в неопределенном состоянии, в результате
выходы Q триггеров оказываются заблокированными. Выводы
а/фл и Ь/Qb (на схеме внизу) двунаправленные, т. е. через них
параллельная информация может и вводиться и выводиться.
Если трехстабильные выходы перевести в рабочее положе-
ние, то на указанные выводы поступит информация с выходов
Qa и QBt которую по желанию можно использовать для даль-
нейшей обработки. При вводе информации элементы согласо-
вания с трехстабильными выходами переводятся в неопреде-
ленное положение. Линии данных можно использовать для по-
дачи информации на регистр через входной селектор. Все ска-
занное здесь о работе регистров сдвига можно проиллюстриро-
вать с помощью функциональной таблицы. Такая таблица для
микросхемы 74LS299 приведена на рис. 5.19, б.
Режимы очистки и удержания, по-видимому, подробных по-
яснений не требуют. В первом режиме триггеры очищаются,
в режиме удержания информация регистра не изменяется (ре-
циркуляция). При сдвиге вправо триггер А принимает инфор-
мацию с последовательного входа S/?, при сдвиге влево с этого
же входа информацию принимает триггер В. При параллельной
загрузке триггеры принимают информацию с параллельных
входов а — h.
Описанный регистр обычно используется как накопитель
данных в микропроцессорах. Сдвиги вправо или влево совер-
шаются соответственно по командам rotate right и rotate left.
Параллельная загрузка регистра совершается по специальным
командам (MOVE), по которым вводимая информация подается
342
Глава 5
от внутренней шины данных микропроцессора. При воспроизве-
дении положение трехстабильных выходов неопределенное.
Описанные универсальные регистры можно применять для
обработки (записи и хранения) информации со значительно
большим числом разрядов. Это достигается путем каскадного
соединения нескольких таких регистров. Тогда для сдвига вле-
во последовательные входы данного разряда соединяются с вы-
ходами следующего разряда, а для сдвига вправо те же
входы соединяются с выходами Qhs предыдущего разряда.
Sf SO
Функциональная таблица
Режим Входы Входы/Выходе! Выходы
Очистка Выдор функций Управление выходами Таксо- вые им- пульсы T Последова- тельные импульсы al Qa Ы Qb cl Gc d! Qd el Ge H Qf g/ Qg h/ Qh Q/1S Qhs
sf Во- Gi g2
yR
L X L L L X X X 0 0 0 0 0 0 0 0 0 0
Очистка L L X L L X X X 0 0 0 0 0 0 0 0 0 0
Удержа- Н L L L L X X X Gao Gbo Geo Qdo Geo Qfo Qgo Qho Qao Qho
ние Н X X L L L X X Qao Gbo Geo Qdo Geo Qfo Qgo Quo Qao Qho
Сдвиг н L Н L L t X 1 1 Qah Ggn Qcn Gon QEn QFn Qcn 1 Qcn
вправо н L Н L L t X 0 0 Gah Ggn Gen Gon QEn Qpn Qcn 0 Qgh
Сдвиг н н L L L t 1 X Gen Qcn Gon Gen QFn Gen Gun 1 Gen 1
влево н н L L L t 0 X Ggn Qcn Gon QEn Gm Qcn Gun 0 Gen 0
Загрузка н н Н X X t X X a b c d e f g h a b
х-неопределенное состояние 0AfT-состояние до начала о&радот-
Т -переход так то вых импульсов в состояние Н М данные (с до иг)
ом-состояние до начала овра&отпки данных (сдвига нет)
5
Рис. 5.19. Фрагмент 4Х4-регистрового файла 74LS299.
О, — схема; б — функциональная таблица. Показаны только 2 триггера из 8, имеющихся и микросхеме.
344
Глава 5
5.17. Группы регистров в корпусе
с двухрядными выводами
До сих пор мы рассматривали простые регистры для за-
писи небольшого (от 1 до 8) числа бит, которые допускают
и последовательный, и параллельный ввод информации и по
команде тактовых импульсов могут сдвигать информацию вле-
во или вправо. Если емкость памяти ЗУ должна быть увеличе-
на, то несколько регистров описанного типа соединяются после-
довательно или параллельно в группы, доступ к которым для
записи и считывания обеспечивается с помощью селекторов.
В семействе микросхем ТТЛ имеется микросхема 74LS670,
содержащая четыре таких регистра с необходимыми селектора-
ми. Фрагмент схемы группового универсального регистра 4\4
показан на рис. 5.20, а. В регистре использованы D-триггеры,
которые принимают информацию на нарастающих фронтах им-
пульсов разрешения. Рассматривая на рис. 5.20, а схему селек-
тора в регистре (слева внизу), можно увидеть, что ряд 1 (по
вертикали) выбирается в случае, когда сигналы на входах Wb
и WA имеют уровень L и одновременно уровень L имеет сигнал
на входе разрешения записи Gw. Затем сигнал уровня Н полу-
чают выходы элементов /1 и N2, вследствие чего селектируется
ряд 0. Остальные ряды не селектируются, потому что уровень
сигнала на одном из входов элементов И (обозначен буквой G)
в цепях триггеров низкий. При других двоичных комбинациях
на селектирующих входах WB и WA будут селектироваться дру-
гие ряды, что также видно из функциональной таблицы
(рис. 5.20,6).
Для вывода информации используется селектор, изображен-
ный на рис. 5.20, а в правой части схемы. Четыре элемента
И-ИЛИ-НЕ под управлением сигналов RA и Rb выбирают один
из четырех рядов, а выход получает разрешение, когда уровень
сигнала GR становится низким. Соотношение между двоичной
информацией, подаваемой на селектирующие входы RA и Rb,
и информацией, получаемой после селекции ряда, можно уста-
новить по функциональной таблице для режима считывания
(рис. 5.20,в). До тех пор пока на входе разрешения GR сигнал
имеет уровень А, информация данного файла регистров будет
передаваться на вход. Как только уровень сигнала на разре-
шающем входе становится высоким, сигнал на выходах счи-
тывания будет неопределенным.
5.18. Регистры с адресуемыми триггерами 74LS259
Регистр ТТЛ с адресуемыми триггерами представлен мик-
росхемой SN74259 (74LS259). Его выводы, функциональная таб-
лица и таблица кодирования адресов приведены на рис. 5.21.
На остальные триггеры
Выбор запаси Выоор считывания
Функциональная таблица (запись)
Входы записи Слово
WB WA 0 1 2 3
L L L QmD оо 0-0 О-о
L Н L а=л О-о
Н L L &0 ыл Q-o
Н И L &о Но О = Л
L L Н Q-o а0 О-о Qo
Q_=D означает7 что на выходе повторяются
сигналь/ Входа Вп
Qo-уровень на выходе Q до манипуляции данными
Функциональная таблица (считывание)
Входы считывания Выходы
Rs *А <У 0-1 0-2 0-3 0.
L L L W0B1 W0BZ W0B3 И/0В4
L Н L W1B1 W1BZ W1B3 W1B4
Н L L WZB1 WZBZ H/ZB3 №2ВУ
н Н L W3B1 W3BZ W3B3 W3B4
X X Н г г г L
X-неопределенное состояние
Z - неопределенное состояние
W0B1- первый бит слова О
Рис. 5.20. Фрагмент 4х4-регистрового файла 74LS670
а —схема; б — функциональная таблица для режима записи; в — функциональная таб-
лица для режима воспроизведения. Показано состояние схемы при воспроизведении двух
кодовых слов по 4 бит, всего же в микросхеме 74LS670 записано 4 слова по 4 бит.
346
Глава 5
Раз ре ~ Ввод
+Ug(5B) Очистка шение данных 7 67
Выходы
~05~Л' 65
Функциональная таблица
входы 1 Выход адресованного триггера Другие выходы функции
Очистка G
В L в н L L L Н о Qto L Z. Адресуемый триггер Накопитель 8-линейнб/йдемультиплексор Очистка
fM: L-0
D-уровень на входе даннь/х (Оили f)
aiQ- уровень на выходе % (ыд, после вььборардо манипуляции
ааннь/ыа.
д
Таблица выбора
а
Рис. 5.21. а — выводы регистра с адресуемыми триггерами
(SN74259/74LS259); б — функциональная таблица; в — таблица кодирования.
Из функциональной таблицы (рис. 5.21,6) следует, что выход
Q принимает информацию с входа D выбранного триггера
в случае, когда на разрешающем входе G сигнал уровня L.
Когда на этом входе уровень сигнала становится Н, нарастаю-
щий фронт тактового импульса фиксирует информацию. Со-
стояние остальных триггеров остается неизменным.
Если и на вход очистки, и на вход G подать сигнал уров-
ня Л, то выбранный триггер будет следовать за состояниями на
Регистры
347
входе Z), а на выходах всех остальных триггеров уровень сиг-
нала будет L. В этом случае схема работает в режиме восьми-
канального демультиплексора; он будет подробно рассмотрен
в следующем томе настоящего курса.
Двоичные комбинации, которые необходимо подать на вхо-
ды селекторов для выбора данного регистра, приведены в таб-
лице кодирования адресов (рис. 5.21, в).
5.19. Длинные сдвиговые регистры
Для записи последовательной информации разработаны
так называемые «длинные» регистры сдвига емкостью до 1024
бит в одном корпусе. Как правило, это ИС МОП-логики, что
позволяет в допустимых пределах минимизировать разброс зна-
чений параметров микросхем. Такие регистры можно надстраи-
вать, например, до 8-разрядных кодовых слов, что при последо-
вательном вводе позволяет записывать большой поток инфор-
мации в виде множества таких слов (байтов). Системы, содер-
жащие регистры сдвига для записи и считывания информации
кодовых слов постоянной длины, обычно управляются специаль-
ными логическими устройствами со своими генераторами такто-
вых импульсов и счетчиками. Чтобы при поступлении очеред-
ного тактового импульса содержимое памяти не терялось, на
управляющем входе устанавливается сигнал уровня L. При
этом выведенный код поразрядно поступает на вход, иначе го-
воря, воспроизведение производится с рециркуляцией.
Функциональная схема «длинного» 16-разрядного сдвигово-
го регистра, кодовые слова в котором состоят из 6 бит, при-
ведена на рис. 5.22. Внимательно рассматривая схему, можно
увидеть, что ее вход образует селектор с логическими элемен-
тами И-ИЛИ. Селектор позволяет либо вводить в регистр но-
вую информацию, либо рециркулировать информацию при вос-
произведении. Если на рециркуляционный выход подать сиг-
нал уровня Н, то выход регистра соединится с входом, вследст-
вие чего информация под управлением тактовых импульсов бу-
дет передвигаться по замкнутому кругу. На регистр при этом
следует подать столько тактовых импульсов, сколько их требу-
ется для того, чтобы подвести на выход нужный бит. Для его
воспроизведения следует активизировать выходной селектор
(элементы 13—18), для чего управляющий сигнал должен по-
лучить уровень L. В неселектированном положении сигналы на
всех выходах имеют уровень L.
Чтобы в регистр ввести новую последовательную информа-
цию, необходимо на рециркуляционный вход подать сигнал
уровня L. В этой ситуации логические элементы 7—12 получа-
ют разрешение на передачу информации. Нижние входы эле-
Управление
выходами
рециркуляцией импульсы Т
TMS3112
Управление ре- циркуляцией Тактовые импульсы Управление выходами. вход f у2 6SRG32 СЗ- L, TMS3112 J
SRG32 4>,3 4 Выход f
Функциональная таблица —
Вход 2 Выход 2 Выходе Выход 4 Выход 5 Выход д
Управление \рециркуля- I цией Вход Функция ВходЗ ———
Вход 4
Н н L L L Н L н Рециркуляция Рециркуляция 0 запись ' 1 запись
Входе
Вход 6
Рис. 5.22. Кольцевые регистры TMS3H2 и TMS3123 (фирма Texas Inst-
ruments).
«—схема; б — функциональная таблица; в —условные обозначения тех же регистров
по системе МЭК. Выходы выбираются, когда уровень сигнала на управляющих элемен-
тах (на схеме вверху справа) переключается на L.
Регистры
349
ментов получают сигнал уровня //, что, согласно таблице истин-
ности для элементов И, приведет к тому, что сигналы на выходе
будут точно следовать за кодовыми посылками на входе дан-
ных INn. Если одновременно с подачей информации на вход
создать несколько шагов сдвига, то регистр через эти входы за-
грузится новой информацией.
Информация принимается регистром на нарастающем фрон-
те тактовых импульсов. При подаче на регистр последователь-
ной информации необходимо позаботиться о том, чтобы биты
данных подавались на вход переключения тактовых импульсов
и какое-то время там удерживались. Значения времени уста-
новки и времени удержания для конкретных регистров приво-
дятся в их технических паспортах.
На рис. 5.22,в приведено условное графическое обозначение
6-разрядного сдвигового регистра по системе МЭК. На входах
регистра указан режим работы (данные в рециркуляции). Меха-
низм рециркуляции обозначен буквой Z (Z зависит от М2).
Если рециркуляционный вход М2 активен, то выход регистра
соединяется с входом, на что указывает цифра 1 на данном вхо-
де. Если вход М2 неактивен, то выбирается вход 2, на что ука-
зывает цифра 2 с черточкой над ней (2). Режим сдвига реали-
зуется, когда тактовый импульс воздействует на вход СЗ. Пе-
реприем данных по входу, например поступающих извне или
с выхода при рециркуляции, также управляется тактовыми им-
пульсами (цифра 3). Выход связан с входом С4 логической
функцией И, на что указывает цифра 4 у выхода.
Для иллюстрации применения описанного сдвигового реги-
стра на рис. 5.23 приведена схема сумматора с регистрами для
последовательного сложения пар двоичных чисел. Оба регистра
образуют накопители А и В. Если на сумматор подать 8 такто-
вых импульсов, то кодовые слова из обоих регистров передви-
нутся в сумматор и в нем попарно просуммируются. Сумма
бит сдвинется обратно в регистр А. Регистр В загрузится нуля-
ми. Более подробно этот сумматор будет описан в томе 3 дан-
ного курса. В схему сумматора введен дополнительный триггер
задержки, который в случае переноса позволяет удержать ин-
формацию до появления очередного тактового импульса. При
его появлении суммируется следующая пара бит и одновремен-
но учитывается перенос из предыдущей пары.
Последовательный суммирующий счетчик более простой: он
может состоять из единственного сумматора, даже если сум-
мируются числа, состоящие из большого числа разрядов. Не-
достаток последовательного сумматора по сравнению с парал-
лельным состоит в том, что длительность операций счета у него
350
Глава 5
больше, причем тем больше, чем больше разрядов в суммируе-
мых двоичных числах.
В тех случаях, когда длительность счета большого значения
не имеет, экономически целесообразнее использовать один по-
следовательный сумматор с памятью на кольцевых сдвиговых
регистрах. Подсчет тактовых импульсов можно проводить с по-
мощью двоичного счетчика, к которому должны подсоединяться
Рис. 5.23. Последовательный сумматор с двумя регистрами (Л и В).
управляющий триггер и дешифратор. В момент подачи коман-
ды счета управляющий триггер с помощью тактового импульса
устанавливается в положение логической 1. Через разрешаю-
щий вход триггер дает разрешение счетчику, после чего начи-
нается счет. Как только счетчик достигает значения 8, сраба-
тывает дешифратор, который при очередном тактовом импульсе
очищает управляющий триггер. Таким образом управляющий
триггер и логический элемент обеспечивают подачу нужного
числа тактовых импульсов на регистр.
5.20. Сдвиговые регистры в устройствах управления
световыми эффектами
Наглядно проиллюстрировать работу сдвигового регистра
можно на примере устройства управления светодиодами для
получения эффекта вращающегося света. Структурная схема
+ SB
1к
so
+ ЗВ
Д- ^4b/e1^s^ Загрузить /
-L S1 О S2
Сдвигать
по кругу
(Q
_____12—
Очистка
А
_14_
^8
аА
^В
Я.
в
SA/74164/V
74LS164N
8-разрядный
регистр едва-
га, параллель^ о
Н6Ш вб/ХОд Q
GL
&а
Земля 0-н
3
д
s
в
10
11
12
12
\ + ЗВ
Индикаторы
на светодиодах
7*
2
8
Входы Выходе/
Очистка Гантовь/е ип пульсы А В О-в - • ^-Н
L X X X 0 0 ... 0
Н L X X ^АО ^во • • • й-но
Н X / 1 й-Ап • • • Озл
н 4 0 X 0 О-Ап
н 1 А 0 0 б-Ап • • • &G/7
®
®
®
а
®
®
®
®
I
X-неопределенное состояние-f 7-высокий
уровень , О-низкий уровень
f- нарастающий рронт
qa-состояние выхода QA до манипуляции,
данными
0Ап- состояние выхода QA перед сдвигом
л
в
Очистка
Тактовые
импульсы
Рис. 5.24. Сдвиговый регистр в устройстве управления
новки «вращающийся свет».
а — схема; б — функциональная таблица регистра; в — условные
мы 74LS164 по системе МЭК.
светодиодами уста-
обозначения микросхе-
352
Глава 5
устройства показана на рис. 5.24, а. С выходами триггеров в ре-
гистре соединены индикаторные светодиоды. Светодиод загора-
ется в случае, когда на выходе Q, с которым он соединен, по-
является сигнал уровня Н. Информация (0 или 1) подается от
переключателя S1, затем другой переключатель S3 посылает
тактовый импульс, который управляет вводом информации
и одновременно первым шагом сдвига. Переключателем SO ре-
гистр очищается.
Допустим, что после очистки в регистр одним сдвигом вве-
дена 1 (переключатель S1 разомкнут) . Тогда на выходе бу-
дет 1, а на остальных выходах будут еще нули. Если затем
установить переключатель S2 в положение «круговое враще-
ние» и переключатель S4 в положение «серия тактовых импуль-
сов», то введенная 1 будет циркулировать в регистре с часто-
той следования тактовых импульсов. На табло светодиодов при
этом будет получен эффект вращающегося света. Информация,
использованная для получения эффекта вращающегося света,
состоит из одного бита. Если при запуске ввести в регистр
2 бита, то можно получить эффект вращения света двух ис-
точников, и т. д. Для получения тактовых сигналов можно ис-
пользовать генератор, описанный в разд. 21, гл. 2.
5.21. Выборка данных
В предыдущих разделах уже не раз говорилось, что инфор-
мация принимается устройством памяти на нарастающем или
спадающем фронте тактового или разрешающего импульса. Бы-
ло показано также, что для исключения влияния на прием сиг-
нала временной задержки установки информация должна по-
даваться на вход ЗУ с опережением тактового импульса. Для
этого при использовании устройств с положительной задерж-
кой (по данным фирмы-изготовителя) часто бывает необходимо»
на короткий отрезок времени удерживать информацию. Времен-
ную задержку вызывает также и конечная скорость распрост-
ранения сигнала по линии передачи данных в особенности на
линиях большой протяженности. Ее также следует иметь в ви-
ду. Наконец, неправильное согласование линии передачи инфор-
мации с нагрузкой вызывает отражение сигнала, что в свою
очередь вызывает нежелательные переходные процессы. Все
это еще раз подчеркивает необходимость учета временных фак-
торов при выборке данных. Добиться получения информации
абсолютно без задержки практически невозможно.
В цифровых системах используются тактовые сигналы и по-
лучаемые из них временные сигналы, которые позволяют от-
правлять информацию от источников в строго определенные мо-
менты времени, а в другой момент времени отдавать команду
Регистры
35а
на ее прием, например на ввод в регистр. На рис. 5.25 показа-
ны передатчик и приемник информации, соединенные между
собой шиной данных. Для того чтобы процесс передачи инфор-
мации был строго организованным, регистры передатчика полу-
чают разрешение на выдачу информации в определенные пе-
риоды времени, а на стороне приема в середине каждого тако-
Яередатпчик Приемник
Рис. 5.25. Формирование воспроизводимого сигнала данных.
го периода появляется тактовый импульс, который дает разре-
шение на прием поступившей информации. В нашем примере
принимаемая информация стабилизуется в середине периода
разрешения, благодаря чему обеспечивается четкость ее прие-
ма. Соотношение этих двух сигналов показано на временной*
диаграмме на рис. 5.25.
В случае регистров с разрешающим входом (D-триггеры,,
синхронизуемые уровнем) элементы памяти принимают инфор-
мацию на спадающем фронте тактовых импульсов. В момент
появления спадающего фронта сигнал данных должен быть уже
установившимся. В случае регистров, синхронизуемых фронтом*
прием информации может состояться и на нарастающем, и на
354
Глава 5
.спадающем фронтах тактовых импульсов. Поэтому точность
приема информации определяется состоянием схемы в эти мо-
менты времени. В цифровой электронике прием информации ча-
сто должен совершаться по определенной команде. Эта опера-
дия называется выборкой данных. Временные параметры им-
пульса выборки и его расположение во времени всегда выбира-
ются так, чтобы на линию передачи данных сигнал поступал
в ее установившемся состоянии. В отношении установившегося
режима линии передачи данных следует добавить следующее.
Тактовые
.импульсы
D го(Н)
Временные
сигналы Г, (К)
Временные
сигналы Т2(Н)
С игна/ш раз-
решения вы-
асоЗа передаг-
«ика TZ(H)
'Формирующий
сигнал
наЗтове
приемника Т
D
С -*
Яис. 5.26. Временная диаграмма формирования считываемого сигнала с по-
мощью тактового импульса То.
При одновременном использовании нескольких линий могут
возникнуть переходные проникания. Как правило, это проис-
ходит в тот самый момент, когда производится выборка инфор-
мации. Кроме того, к данному моменту могла еще не прийти
в устойчивое состояние линия, в которой выборка произведена
раньше, и переходная помеха может оказаться такой, что сиг-
нал в данной линии станет непригодным для использования.
Хорошо организованный сигнал выборки позволяет найти са-
мый благоприятный момент для ее осуществления. Процесс вы-
борки иллюстрирует временная диаграмма работы логического
элемента на рис. 5.26.
В логическом элементе имеется генератор, как правило
кварцевый, вырабатывающий тактовые сигналы То, из которых
путем деления получаются остальные сигналы. В нашем приме-
ре это сигналы 1\ и Т2. Чтобы с помощью разрешающего им-
пульса произвести выборку данных в строго определенный мо-
мент времени, из сигналов То, 7\ и Т2 путем кодирования выде-
Регистры,
355
ляется сигнал выборки Тв, который появляется во второй поло-
вине периода импульса разрешения. Этот сигнал и подается в
качестве управляющего на выход источника данных. Временной
интервал между передними фронтами импульсов Т2 и Тв впол-
не достаточен для передачи информации по линии и для уста-
новления необходимого режима на входе принимающего ре-
гистра. После того как закончилось спадание фронта сигнала
выборки, сигнал Т2 удерживается на один период тактового им-
пульса. Это делается для того, чтобы можно было скомпенси-
ровать задержку регистра (она приводится в паспортных дан-
ных).
5.22. Условные обозначения регистров по системе МЭК
Как уже говорилось, при рассмотрении условных обозначе-
ний счетчиков и делителей о функциях устройств можно судить
по надписям о взаимозависимостях между входными и выход-
ными сигналами или между ними и управляющими сигналами.
Регистры как и другие устройства, реализующие сложные
функции, могут рассматриваться как функциональные блоки,.
Параллель -
входы
Рис. 5.27. Четырехразрядный регистр со схемой выбора на входе. В зависи-
мости от состояния входа А12 («истинно» или «не истинно») можно выбрать
вход 2 или 2.
связанные с блоком управления и выходным блоком. С блока
управления поступают управляющие сигналы. С выходного бло-
ка снимаются выходные сигналы. Функциональный блок и вы-
ходной блок разделены специально для этого предназначенным
блоком, который других задач не решает.
И здесь символику для отображения функций можно исполь-
зовать по-разному. Функция может обозначаться на блоке
структурной схемы (например, SRG для сдвигового регистра).
На схеме на рис. 5.27 видны также обозначения входов такто-
вых импульсов, импульсов разрешения и сброса.
$56
Глава 5
На рис. 5.27 приведен пример условного обозначения ре-
тистра с параллельными входами, перед которым установлен
селектор. Информация вводится на спадающем фронте такто-
вых импульсов. Стрелки обозначают динамические входы,
а знак полярности означает, что процесс происходит на спада-
ющем фронте импульса. Сигналы на входе сброса позволяют
Тактовые
импульсьЯ(Н)
А(Н)
В(Н)
9
11
12
>С1/— SRG8
1
1D
QIHJ
Рис. 5.28. 8-разрядный сдвиговый регистр с элементом И на входе (74LS91).
ючистить разряды регистра. Сигналами выбора режима М2
управляет входной селектор. Если сигнал на этом входе имеет
уровень //, то селектируются входы 2, 1Z), если же уровень
сигнала на входе М2 низкий, то селектируются входы 2, 1D.
Циркулирующий сдвиговый регистр с одним последователь-
ным входом и одним последовательным выходом обозначается
Параллель-
выходы
Рис. 5.29. 4-разрядный сдвиговый регистр с последовательным входом и па-
раллельным выходом.
Последовательный вход обозначен Da(H).
Рис. 5.30. 4-разрядный сдвиговый регистр с последовательным и параллель-
ным вводом данных.
(Воспроизведение на выходе (вывод 10) может быть и последовательным, и параллель-
ным. Последовательный вход обозначен Dg(H). Режим ввода данных (последовательный
или параллельный) выбирается сигналом на входе ЛП.
Регистры.
357
в виде простого функционального блока, изображенного на
рис. 5.28. Это 8-разрядный регистр (SRG8) с логическим эле-
ментом И перед последовательным входом данных. Прием дан-
ных производится на нарастающем фронте тактовых импульсов
(C1/1D). Сдвиг правый, на что указывает стрелка. Последова-
тельные кодовые посылки снимаются с вывода 13, инвертиро-
ванные данные снимаются с вывода 14.
Условное обозначение регистра, позволяющего последова-
тельно вводить информацию и параллельно ее выводить, по-
казано на рис. 5.29. И здесь сдвиг правый, он производится на
нарастающем фронте тактовых импульсов С1. Данные снима-
ются с вывода 1 в тот же момент времени. С правых выходов
данные снимаются параллельно. Условное обозначение того же
регистра с увеличенным числом параллельных выходов пока-
зано на рис. 5.30. Сигнал выбора режима Л41 = 1 устанавливает
режим последовательного ввода информации со сдвигом впра-
во, сигнал М = 1 устанавливает режим параллельного ввода ин-
формации. Обратим внимание на то, что сигналу ЛЛ_=1 соответ-
ствует низкий уровень на входе, а сигналу ЛП = 1—высокий.
Регистр имеет отдельные входы для тактовых импульсов. В ре-
жиме последовательного ввода тактовые импульсы подаются
на вход С2, в режиме параллельного ввода — на вход СЗ. Вхо-
ды тактовых импульсов динамические, прием и сдвиг данных
вправо происходит на спадающем фронте. О том, что оба про-
цесса совершаются именно на спадающем фронте тактовых им-
пульсов, свидетельствует знак полярности у входов С. Посколь-
ку параллельные входы получают разрешение по сигналу выбо-
ра режима 7И=1, обозначение 1 преобразуется в 1,3Z) (цифра 3
указывает на зависимость от тактового входа СЗ). Сигнал вы-
бора режима М1 = 1 имеет место в том случае, когда на выхо-
де 6 сигнал уровня Н. В этой ситуации устанавливается ре-
жим параллельного ввода, на что указывает обозначение 1,3D.
5.23. Промышленные регистры ТТЛ
Стандартное исполнение LS-тип Примечание
SN7495A 74LS95B 4-разрядный сдвиговый регистр, ввод параллельный, вывод парал- лельный, сдвиг влево и вправо, по- следовательный ввод
SN7496 74LS96 5-разрядный сдвиговый регистр, асинхронный преднабор
SN74164 74LS164 8-разрядный сдвиговый регистр, ввод последовательный, вывод па- раллельный
SN74165 74LS165 8-разрядный сдвиговый регистр, ввод последовательный, ввод па- раллельный, вывод последователь- ный, вывод параллельный
SN74166 74LS166 8-разрядный сдвиговый регистр, ввод последовательный, ввод па- раллельный, вывод последователь- ный
SN74170 74LS170 4X4 рядов регистров, выход с от- крытым коллектором
SN74173 74LS173 40-триггера с трехстабильными вы- ходами
SN74174 74LS174 6 D-триггеров с очисткой
SN74194 74LS194A 4-разрядный двунаправленный сдви- говый регистр
SN74195 74LS195A 4-разрядный сдвиговый регистр, ввод параллельный, вывод парал- лельный
SN74S225 — Асинхронный регистр стекового типа? FIFO
SN74259 74LS259 8-разрядный демультиплексор на D-триггерах
SN74273 74LS273 8 D-триггеров с очисткой
SN74279 74LS279 4 RS-триггера
SN774295 74LS295 4-разрядный сдвиговый регистр сдвиг влево/вправо, выходы трех- стабильные
74LS299 8-разрядный универсальный сдвиго- вый регистр с трехстабильными выходами
74LS323 8-разрядный универсальный сдвиго- вый регистр с трехстабильными выходами ।
Продолжение
Стандартное исполнение LS-тип Примечание
74LS364 SD-триггеров с трехстабильными вы- ходами
74LS373 8-разрядный регистр на прозрачных D-триггерах с трехстабильными выходами
74LS374 SD-триггеров с защелками с трех- стабильными выходами
74LS377 6 прозрачных D-триггеров
74LS378 6О-триггеров с очисткой
74LS379 40-триггера с очисткой, выходы дву- полярные
74LS395A 4-разрядный сдвиговый регистр с трехстабильными выходами, каска- дируемый
74LS396 8-разрядный сдвиговый регистр, кас- кадированный 2x4
74LS670 4Х4-разрядный регистр с трехста- бильными выходами
74LS673 16-разрядный сдвиговый регистр хра- нения, ввод-вывод последователь- ный, вывод параллельный
74LS674 16-разрядный сдвиговый регистр, ввод параллельный, вывод после- довательный
предметный указатель
Блок управления стиральными авто-
матами 253, 256
Блоки разъемной конструкции систе-
мы «Европак» 23
Большие интегральные схемы (БИС)
329
Будильник цифровой 298—301
Быстродействующие КМОП-элемен-
ты серии 74НС 151, 152
Волоконно-оптические линии связи
37, 38
Временное- уплотнение сигналов 317
Время включения 195
— выключения 196
— перезаписи 172
— распространения 195
— сброса 172
— удержания 172
— установки 172, 196
Выпрямитель 80
Выпрямитель-стабилизатор для циф-
ровых часов 301
Высокочастотные ленточные провода
34
Генератор импульсов низкочастотный
77
---- одиночных 279
----переменной длительности 280
----прямоугольных 103
--------временная диаграмма 105
----тактовых 77, 102, 227
— кварцевый 74LS124N 284
— фиксированных частот 281, 283
Генераторы Ганна 55
Гетеродин-смеситель радиоприемника,
согласование с частотомером 291
Двоично-десятичный код (ДДК) 233
Делители частоты 219—304
----промышленные 272
Делитель асинхронный 227
— двоичный 203
— Джонсона 293
— на 4 204
---- 16 279
------- с индикатором 274
Дешифратор 140—142, 276
— на микросхеме SN74LS00N 84
— стирального автомата 258
Дешифратора операции 257
Диаграмма последовательности со-
стояний SRT-триггера 150
Диодные матрицы кодирования 96—
98, 101
Дисперсия света 43
D-триггер 189, 198—200, 344
— в микросхемах SN74273'74LS273
213
— сдвоенный 203
— синхронизуемый фронтом 201—203
— состоящий из элементов И-НЕ 200,
201
Запись двоичной информации 101
Запоминающие устройства 65. 67, 161,
252, 309, 314, 333, 344
Затухание в световоде 46
Излучатель 58
Измеритель частоты настройки корот-
коволновых радиоприемников 285—
288
Индикатор на светодиоде 74
— цифровой 276
360
Предметный указатель
361
Индикаторы логических сигналов 73
Интегральные схемы (ИС) 12, 19, 20,
22, 25, 74, 78, 81, 87
----NE555 77
ИС ТТЛ 157
Код биквинарный 259
— двоично-десятичный 259
— Грея 61, 63, 64
Коммутатор канальный 128, 129, 131
----двойной 133
----на входе двухразрядного ре-
гистра 132
----простой на ИС SN7451L 129
Компаратор 138
— на трех микросхемах 74LS01N 138
Контакты соединителей 28
Коэффициент разветвления 195
Межрегистровая передача информа-
ции 322
Микропроцессоры 24, 177
Микросхемы КМОП-логики 81
— ТТЛ 116, 226, 340, 344
— CD4018B 297
— CD4046B 297
— 74НМ 158, 159
— 74LS 158, 159, 214
— 74LS90 193
— 74LS160 272
— 74LS164 351
— 74LS173 331, 332
— 74LS190 264—266, 298
— 74LS241 117,118
— 74LS243 117, 118
— 74LS244 117, 118
— 74LS245 120, 121
— 74LS259 344
— 74LS273 213
— 74LS279 169, 170
— 74LS299 340—342
— 74LS363 213, 214
— 74LS364 216, 219
— 74LS373 213, 214
— 74LS398 331
— 74LS399 300, 331
— 74LS425 114
— 74LS426 114
— 74LS74AN 201—203
— 74LS109AN 195
— 74LS00N 200, 302
— 74LS01N 138, 139
— 74LS02N 91
— 74LS42N 141
— 74LS51N 130
— 74LS73N 193
— 74LS76N 194
— 74LS86N 136
— 74LS90N 281
— 74LS124N 281
— 74LS125N 122
— SN74126 114
— SN74173 331, 332
— SN74190 264—266
— SN74259 344
— SN74259 344
— SN74273 213
— SN7490A 257, 259
— SN74162A 262
— SN90AN 281
— SN7451L 129, 130
— SN7400N 200, 302
— SN7450N 125, 137
— SN7451N 127, 129
— SN7454N 129
— SN7460N 125, 126
— SN7472N 192
— SN7473N 193, 196
— SN7474N 201—203
— SN7476N 194, 195
— SN7486N 136
— SN7493N 398
— SN74109N 195
— SN74502N 89
— SN74LS00N 82, 84, 85
----в режиме дешифратора 84
---------триггера 85
— SN74LS02N 89
— SN74LS153N 134
— ULN 2003 69
Моды 42, 43
Монтаж соединителя на ленточном
проводе 31
Мультиплексор восьмивходовый 134
Оптическая ось 44
Осциллограф типа D61A 70
— цифровой РМ350 71
Осциллографы, применение 71
Ответвители волоконно-оптической
линии связи 55, 59
Переключатель на триггерах 96
Плата для макетирования цифровых
устройств 78
-----монтажа ИС 13
-------элементов с двухрядным
расположением выводов 14
— печатная двусторонняя 16
-----многослойная 20—22
-----расположение шин заземления
18
362
Предметный указатель
---------- питания 19
----с системой наложения собира-
тельных шин 21
-------соединителями с двухряд-
ным расположением гнезд 13
----стандартные форматы 24
Поглощение света 45
Показатель преломления 39
Помехозащищенность микросхем 157
Преломление и отражение пучка све-
та 40
— лучей света 38
Преобразователи кодов 63
Преобразователь десятичного кода в
двоичный 99
Приемопередатчик восьмиразрядный
шинный 120
Программа работы стирального авто-
мата 222
Разъем световодный 57
Распределитель (демультиплексор) 62
Рассеяние света 45
Регистры 308
— ввода данных 211
— в микропроцессоре 313
— восьмиразрядные сдвиговые 333,
336, 340, 356
— вывода данных 211
— кольцевые TMS3112 348
----TMS3123 348
— МОП-логики 329
— параллельные 4- и 8-разрядные
32^
— применение 311—313
— с адресуемым триггером 325, 344
----выборкой по входу 329
— сдвиговые 350, 351
----длинные 347
---- каскадная схема 337
----на D-триггерах 206
----------применение 207, 210
----четырехразрядные 356
— с разрешающим входом и трехста-
бильным выходом 331
— типа D 320
— триггерные 131
— ТТЛ промышленные 358
— четырехразрядные 330, 355
— FIFO 326—328
— LIFO 328
Световоды 46
— градиентные 44
— многомодовые 42, 44
— одномодовые 42, 44
— пластмассовые, параметры 47, 49
— стеклянные, параметры 47, 49
— структура 41—43
— типы 43—45
Светодиод семиэлементный индика-
торный 289
— CQY24-AII 76
Светодиоды 53, 54, 73
Светоприемник 58
Селектор (мультиплексор) 62, 127
Сигналы тактовые, примеры 106
Синтезатор на микросхемах CD4046B
и CD4018B 297
Синтезаторы частотные, цифровая на-
стройка 296
Система МЭК 216—218, 265
— управления моделью железной до-
роги с микропроцессором 212
Соединение методом накрутки 10
---термокомпрессии 10
— световода со светодиодом 53, 54
Соединители 25
— модулей 26—29
— монтируемые способом прорезания
изоляции ленточного провода 33
— мощные с защелками 36
— с двухрядным расположением вы-
водов 12
— стоек 26—29
— типа IDC 30
— F095 27
— F161 типа D 29
Соединитель ленточного провода 32
Стабилизатор напряжения 80
Сумматор последовательный 350
Сумматоры 135
Схем логических экспериментальные
исследования 69
Схема алгоритмов управления сти-
ральным автоматом 250
— ИСКЛЮЧАЮЩЕЕ ИЛИ 135, 136
— кодирования 98—100
— компаратора с тремя микросхема-
ми 74LS01N 139
— многовходового триггера 175
— реализации функции памяти с син-
хронизацией 150
-------И 148
-------ИЛИ 148
------- памяти 149
------- сравнения 149
— селектора с мультиплетом 177
Схемы с открытым коллекторным вы-
ходом 110
---трехстабильным выходом 113,
114
— цифровые 171
Предметный указатель
363
Счетчик двоичный 196, 226, 298
---- асинхронный 271
---с индикаторами 275
----синхронный реверсивный 236
----CD404A 12-разрядный, услов-
ные обозначения 270, 271
Счетчик-делитель двоичный 276
Счетчик десятичный 231
---- асинхронный 232
----временная диаграмма 262
----реверсивный, временная диа-
грамма 264
---- с индикатором 274
----синхронный 233—235
------- параллельный 234
----------74LS160 272
— Джонсона 242—249, 292, 295
----пятиразрядный 244, 245
— минут и часов 301
— параллельный 220
— по коду Грея 246—248, 252
— ТТЛ четырехразрядный 259, 260
Счетчики двоичные 226, 257, 298
---- каскадирование 241
----синхронные 228, 231
— двоично-десятичные, каскадирова-
ние 241
Счетчики-делители десятичные син-
хронные, каскадирование 266
Счетчики десятичные 257
— — асинхронные, каскадирование
242
•---синхронные 261
------- каскадирование 243
---- четырехразрядные 267
— обратного счета 235—238
— промышленные 272
— прямого счета 235—238
— серий 200—600 268
— с переменным модулем счета 238,
239
Тактовые импульсы 191
Триггеры бинарные 95, 96
— на элементах И-НЕ 86
— синхронизуемые уровнем и фрон-
том 188
— Шмитта 117, 121, 333
JK-триггеры 184—186, 189, 239, 278
— в микросхемах SN7473N/74LS73
193
-------SN7476N/74LS76N 194
-------SN74109N/74LS109AN 194
RS-триггеры 161 —170
— ввод информации 165
— структурные схемы 165
— типа 74LS79 170
SRT-триггеры 178—182, 246—248, 329
— с управляющим входом 182—184
Усилители Дарлингтона 74
— ULN2003 75
— ULN2004 75
Устройства для соединения светово-
дов 50—52
— соединительные мощные 35—37
— с открытым коллекторным выхо-
дом ПО
— цифровые 80
Файлы 343
Формирователь импульсов 300
Фотодиоды 55
Фототранзисторы 55
Функции декодирования 61
— кодирования 61
— комбинированные 123, 142, 147
— логических схем 81
Функция ИСКЛЮЧАЮЩЕЕ ИЛИ 64
Цоколи для макетного монтажа 15
Частотомеры 286, 291, 292
— временная диаграмма блока уп-
равления 288
— цифровые 288
Часы цифровые 302, 303
Чувствительность фотодиода 46
Щупы для измерений 76, 77
Электронный будильник 304—307
--- схема 304—306
Элементы базовые 74НС 152
— буферные 114
— И 87
— И-ИЛИ-НЕ 137
---комбинированные 143
— ИЛИ 93, 98
— И-НЕ 91, 113, 186
— КМОП-логики 69, 151, 152
— памяти многопозиционные 174
— трехстабильные 115, 122
— ТТЛ 37, 69, 75, 90
---с открытым выходом 108—113
Эмиссия светодиода 46
ОГЛАВЛЕНИЕ
Предисловие редактора перевода ............................. . 5
Предисловие автора .................................................. 7
Глава 1. Техника монтажа............................................ 9
1.1. Введение -................................................ 9
1.2. Соединители для экспериментальных целей.....................12
1.3. Разводка напряжения питания и цепей заземления на плате
с помощью собирательных шин ... . 13
1.4. Многослойные печатные платы................................20
1.5. Система конструирования элементов «Европак» ... 22
1.6. Внешние соединители модулей и стоек........................27
1..7 . Соединители типа IDS с прорезанием изоляции .... 30
1.8. Мощные соединительные устройства...........................35
1.9. Волоконно-оптические линии связи...........................37
1.10. Преломление лучей света....................................38
1.11. Структура световода........................................41
1.12. Типы световодов............................................43
1.13. Рассеяние и поглощение света ..............................45
1.14. Качество световодов .......................................46
1.15. Стекло или пластмасса? ................................... 48
1.16. Устройства для соединения световодов.......................59
1.17. Источники и приемники света................................52
1.18. Направленные ответвители волоконно-оптических линий связи 55
Глава 2. Логические схемы и области их применения. Комбинаторная
логика.............................................................60
2.1. Введение.............................................61
2.,2 . Экспериментальные исследования логических схем ... 69
2.3. Применение осциллографа при исследовании цифровых схем 71
2.4. Индикаторы логических сигналов на светодиодах .... 73
2.5. Щупы для измерений...................................76
2.6. Низкочастотный генератор импульсов на ИС NE 555 ... 77
2.7. Устройства для экспериментирования...................78
2.8. Стабилизированный источник напряжением 5 В для пита-
ния цифровых устройств........................................80
2.9. Одиночные и комбинированные функции логических схем И,
ИЛИ, И-НЕ, ИЛИ-НЕ............................................ 81
2.10. Микросхема SN74LS00N (функции И-НЕ при уровне сигна-
ла Н и функции ИЛИ-HE при уровне сигнала Л) 82
2.11. Микросхема SN74LS00N в режиме дешифратора .... 84
2.12. Два элемента И-НЕ микросхемы SN74LS00N в режиме триг-
гера ..........................................................85
Оглавление
365
2.13. Элементы И, увеличение числа входов...................
2.14. Микросхема SN74LS02N (SN7402N) в режиме ИЛИ-НЕ для
сигнала уровня Я и в режиме И-НЕ для сигнала уровня L
2.15. Два элемента ИЛИ-НЕ в корпусе SN74LS02 в режиме триг-
гера ......................................................
2.16. Логический элемент ИЛИ, увеличение числа входов
2.17. Биполярные триггеры с двумя устойчивыми состояниями
2.18. Диодные матрицы кодирования...........................
2.19. Схема кодирования на логических элементах ИЛИ
2.20. Запись двоичной информации в регистр..................
2.21. Генератор тактовых импульсов..........................
2.22. Примеры тактовых сигналов.............................
2.23. Элементы ТТЛ с открытым выходом.......................
2.24. Схемы с трехстабильным выходом........................
2.25. Буферные элементы с общей шиной, передатчики и приемники
2.26. Схема преобразования параллельного потока информации в
последовательный...........................................
2.27. Комбинированные функции на элементах И-ИЛИ-НЕ
2.28. Селекторы (канальные коммутаторы, мультиплексоры)
2.29. Простой канальный коммутатор на ИС SN7451N . . . .
2.30. Канальный коммутатор на входе триггерного регистра
2.31. Двойной канальный коммутатор..........................
2.32. ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматоры, компараторы
2.33. Схемы сравнения на элементах П-ИЛИ-НЕ.................
2.34. Компаратор на трех микросхемах 74LS01N и монтажном ИЛИ
2.35. Дешифраторы...........................................
2.36. Условные обозначения комбинированных функций
2.37. Обозначения комбинированных функций на структурных схемах
2 38. Серия быстродействующих КМОП-элементов 74НС
2 39. Некоторые свойства базовых элементов 74НС .
87'
89
91
93
95
96
98
100
102
106
108
113
114
121
123
127
129
131
133
135
137
138
140
142
147
Глава 3. Элементы запоминающих устройств.............................160
3.1. Введение..................................................160*
3.2. RS-триггеры................................................161
3.3. Односторонняя и двусторонняя запись информации в RS-триг-
гере ...........................................................163
3.4. Четырехбитный регистр из RS-триггеров с односторонним
вводом.........................................................170’
3.5. Время установки, время удержания, время сброса, время пе-
резаписи .......................................................172
3.6. Многопозиционные элементы памяти........................174
3.7. SRT-триггеры ...........................................178*
3.8. Условные обозначения SRT-триггеров с управляющим входом 182
3.9. JK-триггер..............................................184
3.10. JK-триггер из логических элементов И-НЕ....................186
3.11. Триггеры, синхронизуемые уровнем и фронтом .... 188
3.12. Коэффициент разветвления, время включения, время распро-
странения .......................................................195
3.13. Двоичный счетчик на двух JK-триггерах......................196
3.14. D-триггер . . 198
3.15. D-триггер, состоящий из элементов И-НЕ..................200
3.16. D-триггер, синхронизуемый фронтом.......................201
3.17. D-триггер, синхронизуемый фронтом, как двоичный делитель 203-
3.18. D-триггеры, синхронизуемые фронтом, как делители на 4 204
3.19. Сдвиговые регистры на D-триггерах, синхронизуемых фронтом 204
3.20. Применение D-триггеров в сдвиговых регистрах .... 207"
3.21. Регистр ввода и вывода данных на D-триггерах . . . . 21 ft
366
Оглавление
3.22. Условные обозначения функции управления элементами памя-
ти в системе МЭК...............................................218
Глава 4. Счетчики и делители частоты......................... ... 219
4.1. Введение................................................ 219
4.2. Двоичные счетчики .... 226
4.3. Синхронный двоичный счетчик........................ ... 228
4.4. Десятичный счетчик (делитель на 10) ... 231
4.5. Синхронный десятичный счетчик ... .... 233
4.6. Счетчики прямого и обратного счета .... 235
4.7. Счетчики с переменным модулем счета......................238
4.8. Каскадирование двоичных и двоично-десятичных счетчиков 241
4.9. Счетчик Джонсона . .............................242
4.10. Счетчик по коду Грея на SRT-триггерах................... 246
4.11. Цепи управления...................................... . 248
4.12. Двоичные и десятичные счетчики ТТЛ.......................257
4.13. Синхронные счетчики ТТЛ .................................261
4.14. Условные обозначения счетчиков и делителей по системе МЭК 269
4.15. Промышленные счетчики и делители.........................272
4.16. Десятичный счетчик с индикатором.........................274
4.17. Делитель на 16 с индикатором.............................274
4.18. Генератор тактовых сигналов с делителем на 16 и дешифра-
тором .........................................................277
4.19. Делитель на 16 — генератор одиночных импульсов . 279
4.20. Генератор фиксированных частот...........................281
4.21. Измеритель частоты настройки коротковолновых радиоприем-
ников .........................................................285
4.22. Предустановка цифровых частотомеров......................288
4.23. Согласование приемника со счетчиком......................291
4.24. Счетчик Джонсона с переменным модулем для синтезаторов
частот....................................................... 292
4.25. Предустановка счетчиков..................................295
4.26. Цифровая настройка частотных синтезаторов................296
4.27. Цифровой будильник на двоичных счетчиках.................298
4.28. Счетчики минут и часов...................................301
4.29. Установка точного времени на цифровых часах .... 303
4.30. Индикация времени светодиодами...........................304
4.31. Электронный будильник....................................304
Глава 5. Регистры..................................................308
5.1. Введение ................................................308
5.2. Применение регистров.....................................311
5.3. Регистры в микропроцессоре...............................313
5.4. Связь регистров между собой и с другими источниками дан-
ных ..........................................................316
5.5. Последовательная межрегистровая передача информации 322
5.6. Регистры с адресуемым триггером..........................325
5.7. Регистр FIFO......................................... . 326
5.8. Регистры LIFO............................................328
5.9. Параллельный 4- и 8-разрядный регистр....................328
5.10. Регистры с выборкой по входу.............................329
5 11. Регистры с разрешающим входом и трехстабильным выходом 331
5.12. Восьмиразрядный регистр с трехстабильными выходами и так-
тируемым выбором........................................... . 333
5.13. Сдвиговые регистры.......................................335
Оглавление 367
5.14. Каскадирование сдвиговых регистров......................337
5.15. Сдвиговые регистры с последовательными и параллельными
входами и выходами............................................33&
5.16. 8-разрядный универсальный сдвиговый регистр с трехстабиль-
ными выходами.................................................340
5.17. Группы регистров в корпусе с двухрядными выводами 344
5.18. Регистры с адресуемыми триггерами 74LS259 .... 344
5.19. Длинные сдвиговые регистры............................. 347
5.20. Сдвиговые регистры в устройствах управления световыми эф-
фектами .................................................. 350'
5.21. Выборка данных . . 352
5.22. Условные обозначения регистров по системе МЭК . . . 355>
5.23. Промышленные регистры ТТЛ...............................358
Предметный указатель..........................................360
УВАЖАЕМЫЙ ЧИТАТЕЛЬ!
Ваши замечания о содержании книги, ее оформ-
лении, качестве перевода и другие просим присылать
по адресу: 129820, Москва, И-110, ГСП, 1-й Риж-
ский пер., д. 2, издательство «Мир».
УЧЕБНОЕ ИЗДАНИЕ
И. Янсен
КУРС ЦИФРОВОЙ электроники
В 4-х томах
Том 2
ПРОЕКТИРОВАНИЕ УСТРОЙСТВ НА ЦИФРОВЫХ ИС
Старший научный редактор Е. И. Майкова
Младший редактор Т. В. Ежкова
Художник А. И. Чазов
Художественный редактор Н. М. Иванов
Технический редактор Н. И. Манохина
Корректор Н. Н. Яковлева
И Б № 598
Сдано в набор 15.01.87. Подписано к печати 21.05.87. Формат
160Х9071б. Бумага типографская № 1. Печать высокая. Гарни-
тура литературная. Объем 11,50 бум. л. Усл. печ. л. 23.
Усл. кр.-отт. 23. Уч.-изд. л 22,41. Изд. № 6/4899. Тираж
40 000 экз. Зак. 806. Цена 1 р. 90’ к.
ИЗДАТЕЛЬСТВО <МИР». 129820, ГСП, Москва, И-110,
1-й Рижский пер., 2.
Московская типография № 11 Союзполиграфпрома при Го-
сударственном комитете СССР по делам издательств, по-
лиграфии и книжной торговли. 113105, Москва, Нагатинская
чул., д. 1.