Учебно-методическое пособие
по курсу «Компьютерная электроника»
для студентов специальности 6.091501. - компьютерные сети и системы
образовательно-квалификационного уровня «бакалавр»
Составители:	Григорьев Евгений Владимирович, доцент кафедры
радиофизики и электроники;
Зуев Сергей Александрович, старший преподаватель кафедры
радиофизики и электроники;
Старостенко Владимир Викторович, доцент, зав. кафедрой
радиофизики и электроники.
Редактор Н. А. Василенко
Подписано к печати	Формат 60x84 */|6	Бумага тип. ОП
Объем	Тираж - 100 заказ.	Бесплатно
95007, г. Симферополь, пр. Вернадского, 4
Таврический национальный университет им. В. И Вернадского
глава 1. импульсный способ
ПРЕДСТАВЛЕНИЯ СИГНАЛОВ ИНФОРМАЦИИ
В повседневной жизни термин «сигнал» мы отождествляем с полученным
сообщением, передаваемой информацией. Приступая к изучению
компьютерной электроники, следует уточнить смысл понятия «сигнал».
Сигналом называют процесс изменения во времени физического состояния
какого-либо объекта, служащий для отображения, регистрации и передачи
сообщений. В практике человеческой деятельности сообщения неразрывно
связаны с заключенной в них информацией. Часто физический процесс,
порождающий сигнал, развивается во времени таким образом, что значения
сигнала можно измерять в любые моменты времени. Сигналы этого класса
принято называть аналоговыми (рис. 1.1, а). Термин «аналоговый сигнал»
подчеркивает, что такой сигнал «аналогичен», полностью подобен
порождающему его физическому процессу. Аналоговый сигнал может наглядно
представляться своим графиком (осциллограммой). Первоначально в
радиоэлектронике использовались исключительно аналоговые сигналы,
которые было просто генерировать, принимать и обрабатывать. Однако из-за
нелинейности волыамперных характеристик полупроводниковых приборов
(транзисторов, диодов и др.) форма сигнала искажается, что приводит к
информационным ошибкам. В процессе обработки аналоговых сигналов
происходит накопление их искажений.
1110
1101
1011
1010
в
Рис. J. 1. Примеры сигналов: а - аналоговый; б - дискретный; в - цифровой
Возросшие требования к радиоэлектронным системам потребовали
искать новые принципы их построения. На смену аналоговым пришли в
основном импульсные системы, работа которых основана на использовании
дискретных сигналов. Простейшая математическая модель дискретного
сигнала Sd (t) - это счетное множество точек на оси времени, в каждой из
которых определено отсчетное значение сигнала Si (где i - целое число). Как
правило, шаг дискретизации А = ti+1 - tj для дискретных сигналов постоянен.
Разновидностью дискретных сигналов являются цифровые сигналы, которые
могут обрабатываться цифровыми системами с сильно нелинейными
передаточными характеристиками без сбоев, накопления и дальнейшего
распространения искажений сигналов.
Рис. 1.2. Пример «оцифровывания» сигналов: а - зависимость сигнала S от времени г,
б - квантованная зависимость от времени сигнала при четырех амплитудных ступенях,
в - приведение амплитуд в соответствие с записью величин в виде двоичного кода
Если сигналы с непрерывной величиной должны обрабатываться
цифровыми системами, то с помощью процесса дискретизации их необходимо
перевести в цифровую форму. Процесс дискретизации состоит из двух этапов:
дискретизации по времени и дискретизации (квантования) по уровню
(рис. 1.2).
Глава 2. КОДИРОВАНИЕ И СИСТЕМЫ
СЧИСЛЕНИЯ
2.1.	Коды
Коды используются для оптимального представления сигнала в случае
его обработки цифровыми системами. Код отображает символы одного
множества через символы другого множества. Известным примером кода
является международный код Морзе (таблица 2.1).
Таблица 2.1
Примеры символов кода Морзе
Алфавит	Код Морзе
\	• —
В	— . .
С	
D	— . .
Е	•
Т	—
Определение кода производится с помощью таблицы соответствия.
Комбинацию нескольких символов кода называют словом (word). Для каждого
применения имеется более или менее подходящий код. Те., например, для
проведения операций над числами в компьютере рационально применять иной
код, чем для передачи чисел по линии связи. В связи с этим необходимо
рассмотреть различия между отдельными кодами и специфику их применения.
2,2.	Двоичный код
Двоичный код является универсальным в цифровых системах. В нем
применяются только символы 1 и 0, что делает возможным обработку сигналов
с помощью схемных элементов, работающих как переключатели. Кроме того,
двоичный код позволяет использовать арифметику, аналогичную арифметике
десятичных систем. Двоичную систему счисления можно рассматривать как
кодирование десятичной, где двоичное число состоит из слова, образованного
символами Q G{0,l} Символы С; одного слова в цифровой технике называют
битами. Слово Z2 (двоичное) формируется путем последовательного
присоединения отдельных битов:
= Сп •]Сп_2 ...CiC0,C^iC-г ••• С_т	(2-1)
Двоичное число Z2 имеет п разрядов перед запятой и т разрядов после
запятой. Каждому биту, в соответствии с его позицией i в слове, присвоен
весовой коэффициент 2* - показывающий, на какую величину изменяется бит
при перестановке с нулевого разряда на данный. На основе этого можно
рассчитать эквивалентное десятичное число Z ю aM1«wuuJc):
Zlo Сп_! • 2П“Г + Сп_2 • 2"2 + + Сх • 21 + Со • 2° + С_i • 21 + - + Cm • 2т	(2.2)
Рассмотрим в качестве примера двоичное число 10110.01Ь , которое
интерпретируется как:
Z10 = 1 • 24 + 0 • 23 + 1 • 2Z + 1 • 21 + 0 • 2° + 0 • 21 + 1 • 2 Z + 1 • 2 3 = 22,37510
Двоичный код обозначается как взвешенный, поскольку стоящие далее
влево биты обладают более высокими весовыми коэффициентами. Уравнение
(2.2) можно рассматривать как правило, в соответствии с которым
производится преобразование двоичных чисел в десятичные.
2.3.	Основные арифметические операции в
двоичной системе
Перед анализом операций над двоичными числами, рассмотрим
изображение двоичных чисел, соответствующих десятичным от 0 до 15:
Десятичные	Двоичные 0000
0	
1	0001
2	0010
3	ООН
4	0100
5	0101
6	оно
7	0111
Десятичные	Двоичные
8	1000
9	1001
10	1010
11	1011
12	1100
13	1101
14	1110
15	1111
Целочисленное сложение двух чисел А и В производится в двоичной
системе точно также как и в десятичной - по разрядам. В каждом разряде
должны быть просуммированы двоичные числа а„ и Ь„, и перенос из
предыдущего разряда Сп.ь При сложении возникает новая сумма Su и новый
перенос Сп.
Сложим теперь, для примера, числа 00012 (110) и 01012 (510), проводя
поразрядное сложение с учетом переносов:
_|_ 0101 В крайнем справа столбце (младший разряд)
------- 0001	1+1=0 и перенос 1 в следующий разряд.
(сумма) 0
(перенос) 1
0101 По втором справа столбце 0+0+1 = 1 (учтем
+ 0001 перенос 1), переноса в третий разряд нет.
____1
10
+0101
0001 В третьем столбце справа 1 +0= 1 (переноса нет).
110
+0101
0001 В крайнем левом столбце - 0+0=0.
ОНО
Возможность сложения в одном разряде отображена в таблице 2.2, где
а„ и Ь„ - слагаемые, Сп 4 - перенос из предыдущего разряда; Sn - сумма; Сп -
новый перенос.
Таблица 2.2
Сложение в двоичной системе
	Ь;,			Sn	Cn
0	0	0		0	0
0	0	1		1	о j i ! i i
о	1	0		1*	:	0
Г о	1	1		°	Ii 1 i u
Г 1	0	0		1	0
1	0	1		0	1
[	1 1	1	""	1	г ‘ я г 11 ! ii So		0 	 1 	1 ... I-...
В случае, когда суммируются два числа с фиксированной запятой,
важно, чтобы обе запятые стояли друг под другом. Например:

Таблица 2.3
Представление положительных и отрицательных двоичных чисел
Десятичное число	Двоичное число	Десятичное число	Двоичное число
+15	bodoiii i	-1	11111111
+14 _ Г ~ ' J	00001110	-2	11111110 111 11101
	00001161	-3	
+ 12	00001100	-4	11111100
+11	00001011	-5	11111011
+10 " +9 ’ ’ "	00001010	-6	11111010
	00001661	......	11111001
+8	00001000	-8	11111000
+7	00000111	-9	11110111
+6	00000110	-10	11110110
+5	00000101	-11	11110101
_ _+4 ... -J	00000100	-12	inioioo
+3	00000011	-13	11110011
+2	00000010	-14	11110010
+i	00000001	15	11110001
0	00000000		
При переходе к дополнительному коду представление положительных
чисел не меняется, а представление отрицательных чисел можно получить
путем инвертирования кода с последующим прибавлением единицы в
младшем разряде. Технически задачу представления в дополнительном коде
можно осуществить с помощью инверторов, а сложение с единицей - с
помощью суммирующей схемы.
Пусть, например, требуется получить двоичное представление
десятичного отрицательного числа -110 в дополнительном коде.
Положительное десятичное число 110 = 000000012 двоичному
Инвертиров й (обратный) код для него есть 111111102
+
Складываем с единицей	1г
Получаем дополнительный код отрицательного	111111112
десятичного числа -110.

Проведем несколько вычитаний в двоичной системе по формуле Л -- В
= А + (- В) с использованием дополнительного кода.
Вычислим 5)0 - 2ю или 510 +(- 210) = Зю.
510 составляет 000001012 (уменьшаемое)
- 2ю в дои.1льителыюм коде 111111102 (вычитаемое)
В результате их сложения получим 000000112 (разность)
и единицу переноса из старшего разряда-
Если оставить пока перенос без внимания, то полученный результат
составляет при переводе в десятичную систему 310, те. получился
правильный ответ.
Вычислим Зю - 5ю или Зю +(- 5ю) = -2ю-
310есть 000000112 (уменьшаемое)
- 5|о в дополнительном коде 111110112 (вычитаемое)
В результате их сложения получим 111111102 (разность)
без переноса из старшего разряда.
По таблице убеждаемся, что полученный нами результат соответствует
отрицательному десятичному числу -210, те. ответ правильный.
Однако как быть с возникающими в процессе вычислений переносами
из крайнего левого разряда? Если проинвертировать сигнал переноса, то
получится С. Данный сигнал С теперь представляется в качестве сигнала
заема. Вычитание выполняется путем сложения уменьшаемого с вычитаемым
в дополнительном коде, так что перенос при сложении в дополнительном
коде служит той же цели, что и заем в обычном вычитании.
Перед тем, как рассмотреть операции, которые проводит компьютер
при умножении и делении двоичного чисел, умножим числа 1012 = 510 и
1102=610.
х101
110
ООО
101
101
11110= 301О
Как видно из примера, операцию умножения можно свести к сложению
двоичных чисел, полученных из множимого путем его сдвига влево в
соответствии с распределением значащих разрядов в множителе. Сдвиг
двоичных слагаемых выполняется в последовательных регистрах, откуда они
поступают в сумматор для поразрядного сложения. На выходе сумматора
появляется число, представляющее собой произведение двух двоичных
чисел. Необходимо учесть, что сдвиг двоичного числа на один разряд влево
(в сторону старших разрядов) соответствует его умножению на 2, а вправо -
его делению на 2.
2.4,	Шестнадцатеричный и восьмеричный
КОДЬ»
На практике наряду с двоичным кодом внедрился шестнадцатеричный
код, так как он обеспечивает лучшее обозрение длинных двоичных чисел.
Шестнадцатеричные цифры определены в табл. 2.4. Как видно, цифры
больше девяти представлены буквами А - F.
Таблица 2.4
Шестнадцатеричные числа
Г~~		 ’ Десятичные	Двоичные	Шестнад- цатеричные	Десятичные	Двоичные	Шестнад- цатеричные
0	0000	0	8	1000	8
1	0001	1	9	1001	9
ii	ч L.	„2	0010	2	10	1016	А
	„3	ООН	3	И	1011	В
L...4	0100	4	12	1100	С
1	5	0101	5	13	1101	D
!	б	оно	6	14	1110	Е
(	7	6111	7	15	1111	F
Для преобразования двоичных чисел в шестнадцатеричные
объединяют по четыре цифры двоичного числа, которые интерпретируются,
как шестнадцатеричный код. Например:
ОНО	1100	1111
6	с	F
Итак, справедливо выражение 0110110011112 = 6CF16.
Для восьмеричного кода применяются цифры десятичного кода от 0 до
7. Восьмеричный код применяется аналогично шестнадцатеричному, только
объединяются лишь по три разряда двоичного числа. Например:
НО	101	100	ОН
6	5	4	3
Следовательно, справедливо 1101011000112 - 65438.
2.5.	Код Грэя
Часто в цифровой технике для числового кода требуегся схема
кодирования, в соответствии с которой при переходе от одного числа к
следующему изменялась бы только одна цифра. Это необходимо, когда из-за
технических неточностей момент переключения в двух разрядах может не
совпасть. Из-за этого при переключении двух цифр могут возникнуть
неправильные коммутационные операции. В качестве примера подобной
ошибки рассмотрим переключение от 110 к 210 в двоичном коде:
При данном переключении изменяются биты 0 и 1. При
одновременном переключении в двух разрядах возникает новое
(необходимое) число. Если моменты переключений в разрядах не совпадают,
то при первоначальном изменении бита 0 появляется число 0000 и только
когда изменяется бит 1, получаем правильное число 0010. Если же сначала
изменяется бит 1 и потом изменяется бит 0, то в промежутке возникает число
ООН.
Коды Грэя позволяют избежать этой очень серьезной ошибки за счет
того, что при переходе от одного слова к следующему изменяется только
один разряд. В таблице 2.5 представлен 4-разрядный код Грэя.
Таблица 2.5
Пример 4-разрядного кода Грэя
Десятичное Число	Код Грэя	Десятичное число	Код Грэя
б	бобо	8	ибо
_ 1 _	0001	9	1101
	ООН	10	11! 1
3			0010	11 '	ню'
4	оно	12	1010
5	0111	13	1011
6 	7		0101 0100	14 		1001 1000
2.6.	Двоично-десятичный код
В данном коде отдельным десятичным цифрам приданы двоично-
кодированные кодовые слова, т.е. каждой десятичной цифре ставится в
соответствие ее запись в двоичной системе счисления в виде
четырехразрядного двоичного числа (табл. 2.6). Поскольку отдельные
разряды имеют веса 8,4,2 и 1, данный код называют кодом типа 8-4-2-1.
Таблица 2.6
Двоично-десятичный код
Десятичная цифра	Код типа 8-4- 2-1	Десятичная ... Цифра		Код типа 8-4- 2-1
0	0000	5	0101
1	0001	6	ОНО
2	0010	7	0111
3	ООП	8	1000
4	0100	9	1661
2.7.	Алфавитно-цифровые коды
Для ввода-вывода буквенно-цифровой информации в компьютер и из
него требуется специальный двоичный код, в котором буквам, цифрам,
знакам, специальным символам присвоены определенные двоичные слова.
Наиболее распространенным кодом для микро-ЭВМ является американский
стандартный код для обмена информацией (АСКИ) ASCH (от American
Standard Code for Information Interchange) - семиразрядный код для
представления текстовой информации в компьютере; используется с
отдельными модификациями в большинстве вычислительных систем
В таблице 2.7 приведены некоторые примеры представления буквенно-
цифровой информации и некоторых знаков посредством кода ASCII
Табл ица 2.7
Пример кода ASCH
Символ	Код ASCII
А	1000001
а	1100001
4	0110100
9	0111001
+	0101011
—		0111101
Глава 3. ПЕРЕКЛЮЧАТЕЛЬНАЯ АЛГЕБРА
При обработке аналоговых сигналов, в которых информация заложена
в изменении их формы (амплитуда, частота, фаза), применяются методы
усиления, амплитудного и частотного детектирования, фильтрации и т.д.
Данные методы обработки из-за нелинейности характеристик элементов схем
обязательно искажают сигнал, что приводит к недостоверности полученной
информации.
Цифровая техника имеет то преимущество перед аналоговой, что
форма сигналов (наиболее подверженная искажениям) в обработке
информации не участвует Информация в цифровой технике определяется
наличием или отсутствием сигнала (при этом важен уровень сигнала, а не
его форма), а также положением сигнала в кодовой посылке (рис. 3.1).
Рис. 3.1. Цифровые сигналы: а - несмотря на изменение формы, цифровые сигналы несут
одинаковую информацию; б - изменение положения сигнала в кодовой посылке -
источник информации
Поэтому методы, применяемые для обработки аналоговых сигналов,
неприемлемы. В цифровой технике в первую очередь необходимо
определить есть сигнал или нет, т е. замкнут переключатель или разомкнут. В
связи с этим цифровую технику можно базировать на мощной теории
булевой алгебры, называемой также переключательной алгеброй,
позволяющей решать почти все проблемы, возникающие при разработке
цифровых схем.
3.1.	Переключательная переменная и
переключательная функция
В цифровой технике под булевой переменной понимают переменную,
которая может принимать только значения 0 и 1. С булевыми переменными
могут быть образованы функции:
у = /(%!, х2, х3 ... х„) при хи у G {0,1}
Данную функцию называют n-разрядной переключательной или
двоичной функцией. Такие функции могут быть определены таблицами,
которые называются таблицами истинности.
Простейшая функция, связывающая входную переменную х с
выходной переменной у, представлена в табл. 3.1.
Таблица 3.1
Таблица истинности инвертора
Данную переключательную функцию именуют как «отрицание»,
«дополнение» или НЕ (NOT). Она читается: «у равен не х».
у = х.
Отрицание является одноразрядной переключательной функцией,
поскольку обладает только одной входной переменной. На рис. 3.1
представлено схемное обозначение инвертора:
Рис. 3.2. Схемное обозначение инвертора
Можно образовывать двоичные функции многих входных переменных,
но удобнее рассматривать функции с одной или двумя входными
переменными, а функции с большим количеством переменных сводить к
ним. Основные двоичные функции с входными переменными х0 и х1
представлены в табл. 3.2.
Таблица 3.2
Основные двухразрядные двоичные функции
’	Таблица ’ истинности					Функции	Схемное обозначение			Наименование
i •Го •Г/	1 1	0 1	1 0	0 0					
V	1	1	1	0	у = xovXl	Xc Xf	1		 у	OR, ИЛИ, дизъюнкция
							—		
i 1' i ......	"'Я	.1	k	1 1	у = (Xo Vx})	Xo Xi		1 (	’— У	NOR, НЕ-ИЛИ, отрицание дизъюнкции
ч 9					у = Х0ЛХ]		&		 Л’	AND, И, конъюнкция
	Y 	0	0	0		XO Xi				
							—		
					у - (Xof\X1)		& <	)	 Л’	NAND, НЕ-И, отрицание конъюнкции
1 !z_	_2_	_L	1	1		Xo X,				
i									
5					II II i Ki Ki о II II J J £ £				NOT, НЕ, дополнение, отрицание, инверсия
iHv j 1 — 1 v F	0 0 ЗЕ	1 0 T	0 1 ±i	1 1		Xo. X)	1 <	5	 У	
				0	у = (x<v>xt)	Xo Xl	= 1	— У	EXOR, исключающее ИЛИ
									
						y= (Xo^X!)		=	'—~ У	эквивалентность
1V )	1	.0.	°	1		Xo X)			
3.2.	Вычислительные правила
Важными для упрощения сложных функций являются вычислительные
правила булевой алгебры.
Переместительный (коммутативный) закон:
x0Axi - Х]Лх0,

Xo^Xj = X^Xq.
Сочетательный (ассоциативный) закон:
fx0AxjAx2 = XohfohXi),
(x<yxi)^x2= Xo^fx^Xi).
Распределительный закон (закон дистрибутивности):
= (XohXi)V (x0Kx2),
Xo^(XihX2) = (Xo^X^^Xo^Xi).
Закон поглощения (закон абсорбции):
Хо^(Хо^Х1) = Хо,
Хо^(Хо^Х1) = Хо.
Существование нейтральных элементов:
х0А7 = х0,
Хо^О = х0.
Существование дополнительных элементов:
х0ь~х0= О,
XoV-Xo^ 1.
Теорема Де-Моргана:
Х0ЛХ1= --'(-^Xo'V^Xi),
X0VX!= ^(^Xo^Xj).
На основе симметрии законов можно сделать вывод: если справедлив
один закон, то справедлив и закон, полученный путем взаимной замены AND
и OR и постоянных 0 и 1. Полученный таким образом закон называют
дуальным законом.
3.3.	Каноническая дизъюнктивная нормальная
форма (KDNF)
Любую логическую функцию можно представить с использованием
только логических элементов AND, OR, NOT, НО ДЛЯ ЭТОГО функцию С
большим количеством входных переменных необходимо привести к виду,
позволяющему применять эти логические элементы. Это можно сделать,
применив для решения задачи каноническую дизъюнктивную нормальную
форму (KDNF).
Рассмотрим решение функции, указанной в таблице 3.3 методом KDNF.
Таблица 3.3
Таблица истинности для примера с KDNF
х2	Х1	х0	Десятичный эквивалент	у
0	0	0	0	1
0	0	1	1	0
0	1	0	2	1
0	1	1	з	1
1	0	0	4	0
1	0	1	,	5		1
1	1	0	6	i
1	1	1	7	0
Сначала рассмотрим значения х0, xh х2 для которых функция у = f(x)
принимает значение 1. В нашем случае это справедливо для строк 0,2, 3, 5, 6.
Для этих строк проведем операцию конъюнкции (логическое умножение, И):
-'Х2Л~'Х1Л-'Хо,
т2 ~ ~,х2Лх1Л~'х0,
П13 = ^X^i^Xq,
ГП 5 = X^-'XjKXq,
т6 = х2КХ1^х0.
ffloxw _ называют «минтермами». Минтермы содержат всегда все
входные переменные, поэтому их называют полной конъюнкцией. В случае
минтерма входные переменные могут быть инвертированными либо
неинвертированными, в зависимости от того, что представляет собой
переменная 1 или 0 (если х, - 1 она не инвертируется; если х( = 0 она
инвертируется и в полную конъюнкцию входит как 1).
Следовательно, при определенном варианте входных переменных
минтерм имеет значение 1.
Теперь вся функция может быть представлена на основе дизъюнкции
(логическое сложение) минтермов. Функция получает значение 1, когда, по
крайней мере, один из минтермов равен 1.
у = ^X2A^X7A^X0J V^X2AX/A^X0> V^X2AX/AX0J V(x2A^X7AX0J VfoAX/A^XtJ
Этот способ представления функции называется канонической
дизъюнктивной нормальной формой (KDNF).
3.4.	Каноническая конъюнктивная нормальная
форма (KKNF)
Для представления функции, указанной в табл. 3.3 также могут быть
применены значения переменных, при которых у = f(x) принимает значение
0. Нулевые значения функция принимает в строках 2,4,7.
Сформируем, так называемые, макстермы. Это дизъюнкции, равные 0:
-’x2Vx/Vx0,
М3 = ~'Х2У~1Х1У~,Хо-
Входные переменные, которые равны 1, выступают в макстерме
инвертированно. Входные переменные, равные 0, появляются в макстерме в
неинвертированном виде. Таким образом, макстерм равен 0 только для х2 = 0,
xi= 0,хо= 0.
Вся функция может быть представлена теперь на основе конъюнкции
макстермов, так как значение функции только тогда равно 0, когда, но
крайней мере, один из макстермов равен 0. Форма преставления, называемая
как «каноническая конъюнктивная нормальная форма» (KKNF)
представлена в следующем виде для данного примера.
У = fx2Vx/V-X0)A(-’X2Vx/Vxe)A(-’X,V--X/V--Xe)
3,5.	Реализация логических функций с помощью
KKNFmKDNF
На практике часто возникает вопрос: как от решаемой логической задачи
перейти для ее решения к переключательным функциям. Рассмотрим в
качестве примера функцию «четность», представленную в таблице 3.4.
Таблица 3.4
Таблица истинности для функции «четность»
х2	X]	Хо	Десятичный эквивалент	у
0	0	0	0	1
0	0	1	1	0
'О	Г	б	2	' 0
0	1	1	3	1
1	0	0	4	0
1	0	1	5	1
1	1	0	6	1
1		1'"	1	7	0
Для этой функции должна быть реализована схема с тремя входами,
которая на выходе у выдает 1, когда на входах содержится две единицы или
ни одной.
Формируем KDNF. Нам потребуются минтермы т„ соответствующие
входным переменным с десятичными эквивалентами 0, 3, 5, 6. Эти минтермы
связываются через логическое ИЛИ:
У С-1Х2Л-'Х/Л-'Хо)v(-‘Х2Лх}Лх0)V (х2Л-'Х1Лх0)v (XhAXiA-'Xq)
Соответствующая логическая схема содержит четыре логических
элемента И, соединенные с четырехвходовым логическим элементом ИЛИ
(рис. 3.3):
Рис. 3.3. Логическая схема реализации KDNF, соответствующая функции «четность»
KKNF образует макстермы с десятичными эквивалентами 1, 2, 4, 7. Их
связывают логические элементы И (рис 3 .4):
у = (Х2^Х1^-'Х^^(Х2^~'Х1 УХО)Н~'Х2^Х1УХ^^(-'Х2^Х1 V-'Xft)
Рис. 3.4. Логическая схема реализации KKNF, соответствующая функции «четность»
Для работы с KKNF и KDNF важным является обобщение законов Де-
Моргана, так называемое «правило Шеннона», которое гласит:
Для любой булевой функции
У = f(x0, хь ... хп, К, V, <-», 1, 0)
существует инвертированная функция
“V " К~Ыхг, ... ~,х„, V, А, <->,	0, !).
Это означает, что все переменные должны быть проинвертированны, а
все операции должны быть заменены на дуальные им. Например, пусть дана
функция:
у= (Х2^Х1^Х0)^(Х2^-'Х1^Х0)
Тогда имеем инвертированную функцию следующего вида:
(-'Х2К-'Х1^Х0)У (~'Х2^]К-'Х0)
3.6.	Минимизация с помощью
переключательной алгебры
Формы KKNF и KDNF хорошо подходят для составления булевых
функций. Но, с точки зрения затрат по количеству логических элементов, они
не идеальны. Поэтому целесообразно проанализировать полученные
уравнения на предмет их упрощения, для чего хорошо подходит тождество:
(Х0ЬХ1)У(Xo^-Xi) = Xohfav-'Xi) = х0Л/ = Хо
Следовательно, справедливо в соответствии с правилами дуализма:
(х0^х1)Г\(х0^-'х1) = Хо
Например, необходимо минимизировать функцию:
у -	v fo, Ах 1 Лх2Лхj) v (Х0^Х/ ^х2 Лх3) V (-Х0Лх! *Х2ЛХз) V f-’XoAX/ Л-^Лх3)
Для упрощения функции могут быть объединены термы 1 и 2, 2 и 3, 4 и
5. Сначала объединяем два первых терма, сохранив второй, так как он еще
понадобится для объединения с третьим термом.
V т (Х0Лх2ЛХз) V (Хо^1^2^з) V	V f-’X0Ax;hX2/\X3) V (~‘Х0(<Х1^~'Х2^Хз),
у = (3c0Ax2Axj7 v(x0Ax/Ax3J V f_’x0Ax/AxJ.
Объединяем два последних терма.
у= (х0^х2Лх3)\/(Х]ЛХз)
Для реализации этой функции требуются два логических элемента И и
один ИЛИ.
Глава 4. ЛОГИЧЕСКИЕ ВЕНТИЛИ
В цифровой технике работают с переключателями, выдающими только
два различных уровня напряжения. Высокий уровень напряжения
выражается через Н {High), низкий — через L {Low), соответствующими
символами булевой алгебры 1 и 0. В электрической цифровой схеме высокое
напряжение может соответствовать логической 1, а низкое напряжение - 0
(табл. 4.1).
Таблица 4.1
Соответствие уровней напряжения логическим состояниям
Напряжение	Уровень	Логическое	состояние	j
		Положительная логика	Отрицательная ' логика
^5В	Н	1	0
=ЮВ	L	0	1 1
Посредством переключателей могут быть реализованы основные
элементы ИЛИ, И, НЕ (рис 4.1).
«или»
«и»
«НЕ»
Рис. 4.1. Схемы логических элементов на переключателях
В цифровой технике используются транзисторы, работающие в режиме
переключения. Т е. используются переключатели (вентили), управляющие
одним сигналом. На рис. 4.2 приведены два символа управляемых
переключателей. Левый открывается при л = Н, правый при х = L.
Рис. 4.2. Символы для переключателей (вентилей). Слева включение происходит при
х "= Н. справа включение происходит при х = L
Как правило, логические вентили реализуются на комплиментарных
(взаимодополняющих) вентилях (рис. 4.3).
щн)
Рис. 4.3. Комплиментарный инвертор
Такое включение вентилей позволяет значительно снизить токи в схеме
и обеспечить малую мощность рассеяния, так как когда один из
переключателей открыт, другой закрыт и наоборот.
Если х - Н, то нижний переключатель открыт, и выход Н подсоединен к
О, т.е. лежит на L. Если х - L, то выход у замкнут с напряжением высокого
уровня U(H), т.е. лежит на Н.
Одним из вариантов схем являются вентили с открытым коллектором.
В этом варианте схемы вентиль состоит только из одного переключателя,
выделенного пунктирным прямоугольником (рис. 4.4). Один вывод
переключателя через резистор Ro присоединяется к положительному
напряжению питания U(H). К общему резистору Ro может быть подключено
большое число выходов переключателей.

Рис. 4.4. Два переключателя с выходами на основе открытых коллекторов, образующих
при соединении логический вентиль
При положительной логике получаем связь между выходами по типу И.
В этом случае для всех х, необходимо иметь равенство х, = 1, чтобы все
переключатели были разомкнуты, и выход перешел на высокий уровень
напряжения U(H). При отрицательной логике данная схема представляет
собой логический элемент ИЛИ.
В тех случаях, когда из соображений экономии используют один кабель
для взаимной передачи информации между многими передатчиками, то часто
применяют системы с шинами. Чтобы выходы нескольких блоков
подсоединить к одной шине, необходимо обеспечить отключение от шины
неактивных (неработающих) блоков, т.е. сделать их выход высокоомным.
Этого добиваются с помощью особой схемы, которую называют «схемой с
тремя состояниями» (обеспечивает на выходе высокий уровень Н, низкий
L, высокоомное выходное сопротивление). Если несколько выходов схем «с
тремя состояниями» работают совместно с одной шиной, то в каждый
момент времени может быть разрешен («enable») только один выход, другие
должны остаться в отключенном (высокоомном) состоянии.
На рис. 4.5 показана схема, в которой оба выходных переключателя
мотут быть одновременно переведены в высокоомное состояние с помощью
enable-сигнала («разрешающего» сигнала) Е.
щн)
Рис. 4.5. Схема с тремя состояниями
В цифровых логических схемах в качестве переключателей (вентилей)
в основном используются такие полупроводниковые приборы как
транзисторы.
Глава 5. ФИЗИЧЕСКИЕ ОСНОВЫ
ПОЛУПРОВОДНИКОВОЙ ЭЛЕКТРОНИКИ
Электронными называют приборы, в которых ток создается движением
электронов в вакууме, газе или полупроводнике. Для решения таких задач,
как преобразование вида энергии, усиление сигналов, генерирование
мощных излучений, управление сигналами, обработка цифровой
информации, ее отображения и т.д., используются все виды электронных
приборов, но явное преимущество сохраняется за полупроводниковыми
приборами и интегральными микросхемами
5.1.	Электрофизические свойства
полупроводников
Все вещества образованы атомами, состоящими из положительно
заряженных ядер и вращающихся вокруг них отрицательно заряженных
электронов. Электроны вращаются вокруг ядра по орбитам,
сгруппированным в слои. Каждому слою соответствует строго определенная
энергия электрона W (так называемый разрешенный энергетический
уровень). Количество электронов в слоях строго определено: в первом,
ближайшем к ядру слое может находиться не более двух электронов, во
втором - не более восьми и т.д. Электроны целиком заполненных слоев
устойчивы к внешним воздействиям. «Неуместившиеся» во внутренних
слоях электроны определяют валентность элемента при химических
реакциях. Чем дальше от ядра расположена орбита электрона, тем большей
энергией он обладает. Под воздействием энергии теплоты, света, радиации
или других внешних факторов электрон из валентной зоны может перейти на
новую, более удаленную от ядра орбиту. Такой электрон называется
возбужденным и при дальнейшем увеличении энергии, называемой работой
выхода, электрон может покинуть поверхность вещества.
В твердом теле (кристалле) соседние атомы расположены настолько
близко друг к другу, что между ними происходит взаимодействие. При этом
на электроны влияет не только ядро собственного атома, они так же
подвергаются влиянию ядер соседних атомов, вследствие чего характер их
движения изменяется. Взаимодействие многих атомов вызывает смещение и
расщепление энергетических уровней - по числу соседних атомов в
кристаллической решетке. Эти уровни создают энергетические зоны.
Совокупность энергетических уровней, соответствующих внешнему слою
электронов образует валентную зону. Разрешенные уровни энергии, которые
остаются незанятыми, составляют зону проводимости, так как ее уровни
могут занимать возбужденные электроны, обеспечивающие
электропроводность вещества. Между валентной зоной и зоной
проводимости располагается запрещенная зона. Запрещенные зоны
соответствуют таким значениям энергии, которыми электрон обладать не
может.
Зонная структура лежит в основе разделения веществ на проводники,
полупроводники и диэлектрики. На рис. 5.1 показано расположение
энергетических зон для этих групп веществ.
Рис. 5.1. Электрические зоны проводника (а), диэлектрика (б), полупроводника (в):
1 - валентная зона, 2 - зона проводимости; 3 - запрещенная зона
У проводников (металлов) зона проводимости и зона валентных
электронов перекрывают друг друга, т е. запрещенная зона отсутствует, и
валентные электроны легко переходят в зону проводимости, обеспечивая
хорошую электропроводность. У диэлектриков ширина запрещенной зоны
велика (более 6 эВ (электрон-вольт)) и для перехода валентных электронов в
зону проводимости надо сообщить им значительную энергию (такой процесс
происходит при пробое изоляции). У полупроводников запрещенная зона
относительно мала и колеблется от 0,1 до 3,0 эВ.
К полупроводникам относится большое количество веществ и
элементов, которые по своим электрическим свойствам занимают
промежуточное положение между проводниками и диэлектриками. Наиболее
широкое применение в полупроводниковой технике получили кремний,
германий, арсенид галлия, карбид кремния и др. Для полупроводников
характерно кристаллическое строение, т е. закономерное и упорядоченное
расположение их атомов в пространстве. В кристаллах связанные между
собой атомы располагаются строго определенным образом и на одинаковых
расстояниях друг от друга, в результате чего образуется своеобразная
решетка из атомов, которую назвали кристаллической решеткой твердого
тела. В кристаллической решетке четырехвалентного полупроводника
(например, кремния) каждый атом связан с четырьмя соседними атомами с
помощью двух валентных электронов - по одному от каждого атома. Такая
связь называется ковалентной (рис. 5.2).
Рис. 5.2. Ковалентная связь атомов кремния
5.2.	Собственная проводимость
полупроводников
Под действием внешних факторов некоторые валентные электроны
атомов кристаллической решетки приобретают энергию, достаточную для
освобождения от ковалентных связей. При освобождении электрона из
ковалентной связи, в последней возникает как бы свободное место (дырка),
обладающее положительным зарядом, равным по абсолютной величине
заряду электрона. Дырка обладает положительным зарядом, поэтому она
может присоединить к себе электрон соседней заполненной ковалентной
связи. В результате этого восстанавливается одна связь (этот процесс
называют рекомбинацией) и разрушается соседняя, т.е. возникает новая
дырка. Такой процесс непрерывно повторяется и дырка, переходя от одной
связи к другой, будет перемещаться по кристаллу, что равносильно
перемещению положительного заряда. При отсутствии внешнего
электрического поля электроны и дырки перемещаются в кристалле
хаотически, вследствие теплового движения. Если же на кристалл действует
электрическое поле, движение дырок и электронов становится
упорядоченным и в кристалле возникает электрический ток. Чтобы понять,
как перемещаются дырки, рассмотрим рис. 5.3, на котором изображено
несколько одних и тех же атомов, расположенных вдоль полупроводника, в
различные моменты времени.
33
>----(направление вектора электрического ноля)
Рис. 5.3. Принцип дырочной проводимости
Пусть в начальный момент времени в крайнем атоме (рис. 5.3, а)
появилась дырка вследствие «ухода» из этого атома электрона. В этом случае
атом становится заряженным положительно и может притянуть к себе
электрон соседнего атома. При наличии электрического поля электрон атома
2, двигаясь против силовых линий поля, заполнит дырку в первом атоме, но
зато образуется новая дырка в атоме 2 (рис. 5.3, б). Последовательно
переходя от одного атома к другому, дырка через некоторое время образуется
в крайнем правом атоме 4 (рис. 5.3, г).
Таким образом, проводимость полупроводника обусловлена
перемещением, как свободных электронов, так и дырок. Соответственно
различают два вида проводимости полупроводников - электронную, или
проводимость п-типа (от слова negative - отрицательный); и дырочную,
или проводимость p-типа (от слова positive - положительный).
5.3.	Примесная проводимость полупроводников
Для создания полупроводниковых элементов широко применяют
примесные полупроводники, которые получают путем введения в кристалл
четырехвалентного кремния или германия пятивалентных веществ (мышьяк,
сурьма, фосфор) или трехвалентных веществ (бор, алюминий, индий,
галлий).
В случае пятивалентной примеси (рис. 5.4, б) четыре валентных
электрона примесного атома совместно с четырьмя электронами соседних
атомов основного вещества (кремния) образуют ковалентные связи, а пятый
электрон примеси оказывается «липшим». В результате «лишние» электроны
легко освобождаются от своих атомов, переходя в зону проводимости. В
таких полупроводниках электропроводность обеспечивается главным
образом избытком свободных электронов. Их называют полупроводниками
n-типа, а примеси - донорными.
Рис. 5.4. Кристаллическая структура чистого полупроводника (а), полупроводника с
донорной (б) и акцепторной (в) примесью
За счет тепловой энергии в полупроводнике n-типа могут
образовываться и отдельные дырки. В связи с этим электроны в
полупроводнике n-типа называют основными, а дырки - неосновными
носителями зарядов.
При введении трехвалентной примеси (рис. 5.4, в) в одной из
ковалентных связей примесного атома и атома основного полупроводника
отсутствует электрон, т.е. образуется дырка. Дырки в таких полупроводниках
становятся основными носителями зарядов, создавая эффект перемещения
положительных зарядов. Трехвалентные примеси называют акцепторными,
а полупроводники с такой примесью - полупроводниками р-типа.
Неосновными носителями в этом случае выступает небольшое количество
свободных электронов, образовавшихся в результате тепловой энергии.
5.4.	Р-п-переход и его свойства
Электрический переход между двумя областями полупроводника, одна
из которых имеет электропроводность n-типа, а другая p-типа, называют
электронно-дырочным, или р-п-переходом (рис 5.5).
р-п переход
11 полупроводник |	> | 1 | полупроводник
п-тта 1 1 	!_	1 р-типа 1 1
Рис. 5.5. Электронно-дырочный переход
Рассмотрим явление, возникающее при электрическом контакте между
полупроводниками п- и p-типа с одинаковой концентрацией донорных и
акцепторных примесей в них.
Вследствие того, что концентрация электронов в n-области выше, чем в
p-области, а концентрация дырок в p-области выше, чем в n-области, на
границе этих областей существует градиент концентраций носителей,
вызывающий диффузионный ток дырок из p-области в п-область. За счет
диффузии дырки из p-области и электроны из n-области стремятся
равномерно распределиться по всему объему. Если бы электроны и дырки
были нейтральными, то диффузия в конечном итоге привела бы к полному
выравниванию их концентраций по всему объему кристалла. Однако этого не
происходит. Из рис. 5.6, а видно, что уход электронов из приконтактной п-
области приводит к тому, что здесь возникает нескомпенсированный
положительный заряд ионов донорной примеси. Точно также в р-области
вследствие ухода дырок возникает нескомпенсированный отрицательный
заряд ионов акцепторной примеси. Таким образом, на границе областей п- и
p-типа образуется два слоя противоположных по знаку зарядов. Область
образовавшихся пространственных зарядов, представляет собой р-п-переход.
Его ширина не превышает десятых долей микрометра.
Пространственные заряды в переходе образуют электрическое поле,
направленное от положительно заряженных ионов доноров к отрицательно
заряженным ионам акцепторов (рис. 5.6, б). Это поле является тормозящим
для основных носителей заряда Теперь любой электрон, проходящий из п-
области в p-область, попадает в электрическое поле, стремящееся возвратить
его обратно в электронную область. Точно так же и дырки, попадая из р-
области в электрическое поле р-п-перехода, будут возвращены этим полем
обратно в р-область.
Рис. 5.6. Образование р-п-перехода: а - распределение электрических зарядов; б -
направление электрического поля; в - распределение напряженности Е; г - потенциальная
диаграмма
На рис 5.6, в показано распределение напряженности электрического
поля Е в р-п-переходе. Наибольшая величина напряженности Е наблюдается
в сечении х0, так как через это сечение проходят все силовые линии,
начинающиеся на положительных зарядах, расположенных левее Хо- По мере
удаления от Хо влево, количество нескомпенсированных положительных
зарядов будет уменьшаться, следовательно, и напряженность поля будет
уменьшаться. Аналогичная картина будет наблюдаться и при удалении
вправо от сечения х0.
Потенциальная диаграмма р-п-перехода показана на рис 5.6, г. За
нулевой потенциал условно принят потенциал слоя Хо. При перемещении от
х0 к хп потенциал повышается, а при перемещении от х0 к хр - снижается.
Перепад потенциала в переходе равен контактной разности потенциалов Uk.
Этот перепад называют потенциальным барьером, так как он препятствует
перемещению основных носителей заряда.
5.5.	Свойства р-п-перехода при наличии
внешнего напряжения
Свойства р-п-структуры изменяются, если к ней приложить внешнее
напряжение. Вначале рассмотрим случай, когда внешнее напряжение
противоположно по знаку контактной разности потенциалов (рис. 5 .7).
Рис. 5.7. Прямое включение р-п-перехода
При этом включении электрическое поле, создаваемое внешним
напряжением, направлено навстречу полю р-п-перехода, ослабляя его Это
приводит к снижению высоты потенциального барьера, через него начинают
проникать дырки из p-области и электроны из n-области. Через р-п-переход
начинает течь ток. Такое включение называют прямым.
Рассмотрим свойства р-п-перехода, к которому подведено обратное
внешнее напряжение (рис. 5.8).
Рис. 5.8. Обратное включение р-п-перехода
При таком включении электрическое поле, создаваемое внешним
источником, совпадает с полем р-п-перехода. Потенциальный барьер между
р- и n-областями возрастает и количество основных носителей, способных
преодолеть действие результирующего поля, уменьшается. Электрическое
сопротивление р-п-перехода при этом возрастает. Такая полярность внешнего
напряжения называется обратной, запирающей. При подаче такого
напряжения р-п-переход закрыт. Под действием электрического поля,
создаваемого внешним источником, основные носители будут оттягиваться
от приконтактных слоев вглубь полупроводника. В результате ширина р-п-
перехода увеличивается.
При таком (обратном) включении р-п-переход уподобляется
конденсатору, пластинами которого являются р- и n-области, разделенные
диэлектриком, роль которого выполняет область почти свободная от
носителей заряда. Эту емкость р-п-перехода называют барьерной.
5,6.	Полупроводниковые диоды
Полупроводниковым диодом называется прибор с двумя выводами и
одним р-п-переходом.
По функциональному назначению, принципу образования р-п-перехода
и использованию тех или иных его свойств диоды делятся на
выпрямительные, импульсные, варикапы, стабилитроны, фотодиоды,
светодиоды и т.д. Один из вариантов конструкции и условное обозначение
диода приведены на рис. 5.9, а, б. Данный диод изготовлен методом
сплавления. Технологический процесс этого метода заключается в том, что в
пластину полупроводника одного типа проводимости вплавляют примесь,
необходимую для образования полупроводника другого типа проводимости.
Например, на пластину германия n-типа помещают таблетку индия и
нагревают его до температуры плавления. При этом примесь расплавляется и
в ней частично растворяется материал полупроводника, создавая в
приграничной зоне слой проводимости р-типа.
Рис. 5.9. Полупроводниковый диод:
а - вариант конструкции; б - условное обозначение; в - вольтамперная характеристика
Вольтамперная характеристика (ВАХ) диода показана на рис. 5.9, в. Она
представляет зависимость протекающего через диод тока от приложенного к
нему напряжения. При подаче к диоду прямого напряжения диод открыт и
пропускает прямой ток, при этом падение напряжения на нем составляет
десятые доли вольт. При подаче обратного напряжения диод заперт (через
него протекает пренебрежительно малый ток 10). Когда обратное напряжение
превышает значение Uogpmax, наступает пробой р-п-перехода, при котором
обратный ток резко возрастает.
Различают два вида пробоя: электрический (обратимый) и тепловой
(необратимый, выводящий полупроводниковый диод из строя). Сущность
электрического пробоя заключается в том, что под воздействием сильного
электрического поля электроны освобождаются от ковалентных связей и
получают энергию, достаточную для преодоления высокого потенциального
барьера. Двигаясь с большой скоростью в р-п-переходе, электроны
сталкиваются с нейтральными атомами и ионизируют их, в результате чего
появляются новые свободные электроны и дырки. Этот лавинообразный
процесс приводит к резкому увеличению обратного тока, т е к
электрическому пробою р-п-перехода. Если обратный ток не ограничить,
процесс генерации носителей будет нарастать лавинообразно и
электрический пробой перейдет в тепловой, при котором резко
увеличивается температура р-п-перехода и диод выходит из строя (сгорает)
Выпрямительные диоды
Эти диоды предназначены для преобразования (выпрямления)
переменного тока в постоянный. Выпрямительные диоды характеризуются
малым сопротивлением в прямом направлении и позволяют пропускать
большие токи (до десятков и сотен ампер) при допустимых обратных
напряжениях 1 000 и более вольт.
Стабилитроны
Явление электрического пробоя, опасное для обычных диодов, находит
полезное применение в кремниевых стабилитронах Нормальным режимом
работы стабилитронов является работа при обратном напряжении,
соответствующем обратимому электрическому пробою р-п-перехода. Важной
характеристикой стабилитрона является его вольтамперная характеристика
(рис 5.10, в). В прямом направлении ВАХ стабилитрона практически не
отличается от прямой ветви кремниевого диода. Обратная ветвь ее имеет вид
прямой вертикальной линии, проходящей почти параллельно оси токов.
Поэтому при изменении в широких пределах тока падение напряжения на
стабилитроне практически не изменяется, что позволяет использовать его в
качестве стабилизатора напряжения. Одним из основных параметров
кремниевых стабилитронов является напряжение стабилизации Ue„ -
падение напряжения на стабилитроне в области стабилизации при
номинальном значении тока.
-и
Рис. 5.10. Стабилитрон:
а - условное обозначение; б - схема включения; в - вольтамперная характеристика
Во избежание теплового пробоя последовательно со стабилитроном
включают резистор Ro (рис. 5.10, б), ограничивающий ток 1ст.
Варикапы
Варикапами называют полупроводниковые диоды, у которых
используется барьерная емкость запертого р-п-перехода, зависящая от
величины приложенного к диоду обратного напряжения.
Внешнее обратное напряжение, втягивая электроны вглубь n-области, а
дырки - вглубь p-области, расширяет р-п-переход и изменяет* барьерную
емкость. Для использования свойств варикапа к нему необходимо подвести
обратное напряжение (рис. 5.11, б).
Рис. 5.11. Варикап;
а
а условное обозначение; б - схема включения в качестве конденсатора переменной
емкости
Основной характеристикой варикапа является зависимость его емкости
от значения обратного напряжения - вольтфарадная характеристика (рис.
5 12). Варикапы в основном применяются для электрической перестройки
колебательных контуров в радиоаппаратуре.
Рис. 5.12. Вольтфарадная характеристика варикапа
Светодиоды
Светодиодом называют излучающий полупроводниковый прибор с
одним электронно-дырочным переходом, предназначенный для
непосредственного преобразования электрической энергии в энергию
некогерентного светового излучения при подаче в р-п-переход прямого
напряжения. При этом происходит интенсивная инжекция (процесс
введения носителей заряда через р-п-переход при понижении высоты
потенциального барьера в область полупроводника, где эти носители заряда
являются неосновными), т.е. переход электронов из n-области в р-’область,
дырок из p-области в п-область.
Инжектированные неосновные носители рекомбинируют с основными
носителями (дырка присоединяет к себе электрон и восстанавливается одна
связь) При встрече электрона и дырки их заряды компенсируются, и данные
носители заряда исчезают. Поэтому при рекомбинации выделяется энергия.
У многих полупроводников рекомбинация носит безызлучательный характер
- энергия, выделяющаяся при рекомбинации, отдается кристаллической
решетке, те. превращается в тепло. Однако у полупроводников,
выполненных на основе карбида кремния SiC (желтое свечение), фосфида
галлия GaP (зеленое свечение) и некоторых других материалов,
рекомбинация является излучательной - энергия рекомбинации выделяется в
виде квантов излучения - фотонов. Структура и условное обозначение
светодиода показаны на рис. 5.13
Рис. 5.13. Светодиод: а - структурное представление; б - условное обозначение
Фотодиоды
Фотодиоды представляют собой полупроводниковые приборы,
предназначенные для преобразования светового излучения в электрический
сигнал. Фотодиод выполнен так, что его р-п-переход одной стороной
обращен к окну, через которое поступает свет.
В рабочем режиме фотодиода на его р-п-переход подается обратное
напряжение. Если фотодиод не освещен, в цепи проходит обратный ток
небольшой величины 1-10 мкА (рис. 5.14). При освещении фотодиода
появляется дополнительное число электронов и дырок, вследствие чего
увеличивается ток в цепи.
Рис. 5.14. Фотодиод: а - схема включения; б - условное обозначение
Оптроны
Светодиоды и фотодиоды часто используют в паре. При этом они
помещаются в один корпус таким образом, чтобы светочувствительная
площадка фотодиода располагалась напротив излучающей площадки
светодиода. Полупроводниковые приборы, использующие такие пары
«светодиод-фотодиод» называются оптронами (рис. 5.15).
Рис. 5.15. Оптрон:
1 - светодиод; 2 - фотодиод
Передача информации с помощью оптронов позволяет развязать
электрические цепи питания источника и приемника информации, так как
носителями информации является электрически нейтральное оптическое
излучение. Передача сигнала в оптроне возможна, даже если цепи светодиода
и фотодиода находятся под разными (до 500 В) напряжениями.
5.7.	Биполярные транзисторы
Биполярный транзистор - это полупроводниковый прибор, состоящий
из трех чередующихся областей полупроводника с различным типом
проводимости (р-п-р или п-р-п) с выводом от каждой области, пригодный для
усиления мощности.
Схематическое устройство биполярных транзисторов с двумя р-п-
переходами показано на рис. 5.16.
Рис. 5.16. Схематическое изображение транзисторов:
а - транзистор п-р-п типа; б - транзистор р-п-р типа;
в - условное обозначение транзистора п-р-п типа; г - условное обозначение транзистора р-п-р
типа
Две крайние области всегда обладают проводимостью одинакового типа,
противоположной проводимости средней области. На рис. 5.16, а изображен
биполярный транзистор, у которого крайние области обладают электронной
проводимостью, а средняя - дырочной. Такие приборы называются
транзисторами п-р-п типа. У транзистора, показанного на рис. 5.16, б,
крайние области обладают дырочной проводимостью, а средняя -
электронной. Такие приборы называются транзисторами р-п-р типа.
Физические процессы, протекающие в транзисторах обоих типов,
аналогичны.
Средняя область транзистора называется базой Б, одна крайняя область
называется эмиттером Э (от англ, emit - испускать), другая - коллектором
К (от англ, collect - собирать). Из рис. 5.16 видно, что в транзисторе имеется
два р-п-перехода: эмиттерный (между эмиттером и базой) и коллекторный
(между базой и коллектором). Расстояние между ними очень мало - от 0,1 до
нескольких микрометров. Следовательно, область базы представляет очень
тонкий слой, у которого концентрация атомов примеси во много раз меньше,
чем в эмиттере. Это является важнейшим условием работы транзистора.
Для изучения принципа работы биполярного транзистора воспользуемся
схемой, приведенной на рис 5.17. Из рисунка видно, что транзистор
представляет собой по существу два полупроводниковых диода, имеющих
одну общую область - базу, причем к эмиттерному р-п-переходу приложено
напряжение Е] в прямом направлении, а к коллекторному переходу - Е2 в
обратном направлении. Обычно |Е2|»|Е]|.
Рис. 5.17. Схема изучения принципа работы биполярного транзистора
При замыкании выключателей SA] и SA2 через эмиттерный переход
осуществляется инжекция дырок из эмиттера в область базы. Одновременно
электроны базы будут проходить в область эмиттера и через эмиттерный
переход потечет значительный ток. Если SAi разомкнуть, а выключатели SA2
и SAj замкнуть, то в коллекторной цепи пойдет крайне незначительный ток,
обусловленный направленным движением неосновных носителей заряда -
дырок базы и электронов коллектора, для которых поле р-п-перехода
является ускоряющим.
Рассмотрим процессы в транзисторе при замыкании всех трех ключей.
Потенциальный барьер эмиттерного перехода понижается, а коллекторного
увеличивается. В транзисторах, как было сказано выше, концентрация
носителей заряда в базе значительно меньше, чем в эмиттере. Это приводит к
тому, что число дырок, инжектированных из эмиттера в базу, во много раз
превышает число электронов, движущихся в противоположном направлении.
Следовательно, почти весь ток через эмиттерный р-п-переход обусловлен
дырками, которые, попав в базу, начинают рекомбинировать с электронами.
Но рекомбинация - процесс не мгновенный, да и количество дырок в базе
значительно превышает количество электронов. Поэтому почти все дырки
успевают пройти через очень тонкий слой базы и достигнуть коллекторного
р-п-перехода прежде, чем произойдет рекомбинация. Подойдя к коллектору,
дырки начинают испытывать действие электрического поля коллекторного
перехода. Это поле для дырок является ускоряющим, и они быстро
втягиваются из базы в коллектор, участвуя в создании тока коллектора.
Учитывая малую степень рекомбинации дырок с электронами в области
базы, можно считать:
1К~1Э
То незначительное количество дырок, которые все же рекомбинируют в
базе, участвует в создании тока базы.
Необходимо обратить внимание на то, что, хотя электроны и дырки
движутся в противоположных направлениях, токи в цепях транзистора
проходят в одном направлении, совпадающем с направлением движения
носителей заряда положительной полярности - дырок. Это можно понять,
если учесть, что противоположное направление движения электронов и
дырок компенсируется их противоположным знаком. Следовательно, ток в
цепях транзистора определяется суммой электронной и дырочной
составляющих.
Одним из основных параметров транзистора является коэффициент
передачи тока эмиттера при неизменном напряжении на коллекторном
переходе:
Д1К
а = — , откуда 1К = а • 1Э,
Д1Э
где а = 0,95-0,99 - коэффициент передачи тока эмиттера.
Как видно, транзистор представляет собой управляемый прибор, так как
величина его коллекторного тока зависит от величины тока эмиттера.
В зависимости от полярности напряжений, приложенных к эмиттерному
и коллекторному переходам транзистора, различают четыре режима его
работы:
Активный режим. На эмиттерный переход подают прямое напряжение,
а на коллекторный - обратное. Этот режим является основным усилительным
режимом работы транзистора. Вследствие того, что напряжение в цепи
коллектора значительно превышает напряжение, приложенное к
эмиттерному переходу, а токи в цепях эмиттера и коллектора практически
равны, мощность полезного сигнала на выходе схемы (в коллекторной цепи)
может быть намного больше, чем во входной (эмиттерной) цепи транзистора.
Резким отсечки. К обоим переходам подводятся обратные напряжения.
Поэтому через них проходит лишь незначительный ток, создаваемый
движением неосновных носителей заряда. Транзистор в режиме отсечки
оказывается запертым.
Режим насыщения. Оба перехода находятся под прямым напряжением.
Ток в выходной цепи транзистора максимален и практически не регулируется
током входной цепи. В этом режиме транзистор полностью открыт.
Инверсный режим. К эмиттерному переходу подводится обратное
напряжение, а к коллекторному - прямое. Эмиттер и коллектор меняются
своими ролями - эмиттер выполняет функции коллектора, а коллектор
функции эмиттера. Этот режим не соответствует нормальным условиям
эксплуатации транзистора.
5.8.	Полевые транзисторы
Полевым транзистором называется трехэлектродный
полупроводниковый прибор, в котором ток создают основные носители
заряда под действием продольного электрического поля, а управление
величиной тока осуществляется поперечным электрическим полем,
создаваемым напряжением, приложенным к управляющему электроду.
. »
Все полевые транзисторы по способу управления проводимостью канала
(или по типу затвора) можно разделить на две группы:
а)	полевые транзисторы с управляющими р-п-переходами;
нш
6)	полевые транзисторы с изолированным затвором (МДП- или МОП-
транзисторы), которые, в свою очередь, делятся на МДП-транзисторы с
индуцированным каналом и МДП-транзисторы со встроенным каналом
На рис. 5.18 показано схематическое изображение конструкции и схема
включения полевого транзистора с управляющими р-п-переходами. Тонкий
слой полупроводника р- или n-типа, ограниченный с двух сторон электронно-
дырочными переходами, называется каналом Включение канала в
электрическую цепь обеспечивается с помощью двух электродов, один из
которых (И) называется истоком, а второй (С) - стоком. Вывод,
подсоединенный к областям полупроводника противоположной примеси,
является управляющим электродом и называется затвором (3).
Рис. 5.18. Полевой транзистор с управляющими р-п-переходами:
а схематическое изображение конструкции и схема включения; б - условное
обозначение транзистора с каналом p-типа; в - условное обозначение транзистора с
каналом п-типа
Величина тока в канале зависит от напряжения между стоком и истоком
Uc, нагрузочного сопротивления RH и сопротивления полупроводниковой
пластины между стоком и истоком. Если Uc и RH величины постоянные, то
ток в канале зависит только от эффективной площади поперечного сечения
канала.
Источник изи создает отрицательное напряжение на затворе, что
приводит к увеличению толщины р-п-перехода и уменьшению
токопроводящего сечения канала. С уменьшением сечения канала
увеличивается сопротивление между стоком и истоком и снижается величина
тока 1С. Уменьшение напряжения на затворе вызывает уменьшение
50
сопротивления канала и возрастание тока 1с. Подключив последовательно с
изи источник усиливаемого переменного напряжения U, можно изменять ток
через канал rib закону изменения входного напряжения. Ток стока, проходя
через сопротивление нагрузки RH, создает на нем падение напряжения,
изменяющееся по закону U (входного). При соответствующем подборе
величин RH можно добиться увеличения уровня выходного напряжения по
сравнению с входным, т.е. усилить сигнал.
Полевые транзисторы с изолированным затвором имеют структуру
металл - диэлектрик (оксид) - полупроводник. Поэтому их называют МДП
или МОП-транзисторами.
Рассмотрим принцип действия МДП-транзистора с индуцированным
каналом, схематическое изображение конструкции и схема включения
которого показаны на рис. 5.19. Основой прибора служит пластина кремния
n-типа. Области истока и стока представляют собой участки кремния, сильно
легированные примесью p-типа (р+). Расстояние между стоком и истоком
примерно I мкм. Затвором служит металлическая пластинка, изолированная
от канала слоем диэлектрика (двуокись кремния SiO2) толщиной примерно
0,1 мкм.
а
Рис. 5.19. МДП-транзисгор с индуцированным каналом:
а схематическое изображение конструкции и схема включения; б-условное
обозначение транзисторов с каналом р- и п-типов
Работа МДП-транзисторов основана на изменении удельного
сопротивления канала. При создании разности потенциалов между объемом
полупроводника и затвором, у поверхности полупроводника образуется слой
с концентрацией носителей зарядов, отличной от концентрации в остальном
объеме полупроводника, - канал, сопротивлением которого можно
управлять, изменяя напряжение на затворе.
В МДП-транзисторе с индуцированным каналом (рис. 5.19) при U3H= О
канал отсутствует, так как между стоком и истоком оказываются встречно
включенными два р-п-перехода и 1с в этом случае будет практически равен
нулю. Если подать на затвор отрицательное напряжение иаи < 0, то
возникающее электрическое поле будет отталкивать электроны вглубь
п-полупроводника, и между стоком и истоком образуется проводящий канал
из дырок. Толщина этого канала 1 - 2 нм. Сопротивление канала зависит
только от концентрации дырок в нем, поэтому, изменяя напряжение между
затвором и истоком, можно менять ток такого МДП-транзиетора.
Необходимо отметить, что МДП-транзисторы с индуцированным
каналом работают либо при положительных, либо при отрицательных
напряжениях на затворе в зависимости от типа канала. Это приводит к
усложнению электрической схемы при использовании таких транзисторов в
качестве усилителей двуполярных сигналов за счет дополнительных
радиодеталей.
В МДП-транзисторах со встроенным каналом (рис. 5.20) при I.J3H= 0
между стоком и истоком будет протекать некоторый средний ток Tvo Такие
транзисторы работают как при положительных, так и при отрицательных
напряжениях на затворе. При положительном напряжении наблюдается
режим обеднения, когда электрическое поле, создаваемое напряжением U3U,
выталкивает дырки из канала, уменьшая его удельную проводимость. При
отрицательном напряжении IJ3H наблюдается режим обогащения, когда
электрическое поле втягивает дырки в канал из п-области, что увеличивает
удельную проводимость канала.
Рис. 5.20. МДП-траязистор со встроенным каналом:
а - схематическое изображение концентрации и схема включения; б - условное
обозначение транзисторов с каналами р- и п-типов
Глава 6. АНАЛОГОВАЯ СХЕМОТЕХНИКА
6/1. Усилители
Информацию о различных физических величинах и контролируемых
процессах получают с помощью датчиков, которые осуществляют
преобразование измеряемой величины в пропорциональный ей
электрический сигнал. Очень часто эти сигналы измеряются тысячными
долями вольт, а после передачи по каналам связи сильно ослабляются, и для
нормальной работы приемников информации с этими сигналами требуется
их усиление. Также невелик уровень электрических сигналов, считываемых с
носителей информации во всевозможных магнитных и оптических
запоминающих устройствах. Поэтому усилители являются одними из
основных узлов различной аппаратуры в устройствах автоматики,
вычислительной и информационно-измерительной техники.
Усилитель - это устройство, увеличивающее интенсивность входного
сигнала, используя энергию источника питания. В зависимости от
назначения, различают усилители напряжения, тока и мощности, усилители

сигнала переменного и постоянного тока, усилители, предназначенные для
усиления сигналов в разных диапазонах частот.
Получить увеличение мощности выходного сигнала по сравнению с
входным за счет использования энергии стороннего источника (батарея,
аккумулятор и т.д.) позволяет такой активный элемент как транзистор. При
использовании транзистора в электронных устройствах нужны два вывода
для входного сигнала и два - для выходного, а у транзистора имеется три
вывода. В связи с этим различают три возможные схемы включения
транзисторов: с общей базой (ОБ), с общим эмиттером (ОЭ) и общим
коллектором (ОК).
Такая терминология указывает, какой из электродов транзистора
является общим для его входной и выходной цепей.
Схема с общей базой
Схема включения транзистора с общей базой (ОБ) показана на рис. 6.1.
Рис. 6.1. Схема включения транзистора с общей базой
Входным напряжением для схемы с ОБ является напряжение, поданное
между эмиттером и базой: UBA = иЭБ, выходным - напряжение, выделяемое на
нагрузке - IKRH (т е. напряжение между коллектором и базой); входным
током - ток эмиттера 1„ = 1э, выходным - ток коллектора 1вых = 1К. Входное
напряжение Use является управляющим для транзистора и его небольшое
изменение (на доли вольт) приводит к изменению 1э в очень широких
пределах.
Для оценки работы транзистора и его усилительных свойств в
различных схемах включения рассматривают приращения входных и
вызванных ими выходных величин. Рассматривая транзистор как
усилительный элемент, можно характеризовать его свойства
коэффициентами усиления и значением входного сопротивления.
Различают три вида коэффициентов усиления:
-	коэффициент усиления по току К/ =	;
-	коэффициент усиления по напряжению Ку =
-	коэффициент усиления по мощности КР - КгКц.
Величина входного сопротивления определяется как отношение
изменения входного напряжения к изменению входного тока:
Любой реальный источник сигнала, который необходимо усилить, обладает
некоторым внутренним сопротивлением. Поэтому чем выше усилителя,
тем большая часть сигнала будет выделяться на этом сопротивлении и
усиливаться, и тем меньшая часть этого сигнала будет теряться на
внутреннем сопротивлении этого источника.
Так как^^^^ициепт	т^к^^итте^а определяется кака= —,
а для схемы с ОБ ток эмиттера является входным током, а ток коллектора -
выходным, коэффициент усиления по токуёудет равен:	'
Д/к
—^ = а = 0,95 ...0,99
Д/э
(индекс «Б» в обозначении КЛ показывает, что этот коэффициент
характеризует работу схемы с ОБ).
Так как входным напряжением UBX является Пэб, подключенное в
прямом направлении, а входным током - ток эмиттера, то входное
сопротивление равно:
Д^вх Д^ЭБ
и составляет обычно единицы - десятки ом.
Коэффициент усиления по напряжению в схеме с ОБ составляет:
Д^вых _ Д^вых ~ /?Н _	~ ^Н
Д^вх Д^вх ’ ^вхБ Д^Э " Квх Б
Учитывая, что 1э ~ 1к, имеем А\,ъ ~ -— - т е. Kl!S определяется
соотношением сопротивлении нагрузки и входного. Если Rh - килоомы, А?®
может достигать g 100 ... 1 000.
Коэффициент усиления по мощности определяется как произведение
коэффициентов по току и напряжению:
/?Н «н
КрБ “ К!Ъ ’ КиБ ~ а ‘ г> г>
**вх Б *»вх Б
- таким образом, он тоже определяется соотношением сопротивлений
Схема включения транзистора с общей базой применяется в основном
тогда, когда необходимо усиливать высокочастотные сигналы.
Схема с общим эмиттером
В схеме с общим эмиттером (рис. 6.2) входной сигнал прикладывается
к выводам эмиттера и базы, а выходной сигнал снимается с нагрузки,
включенной ме5аду ^мйттером и коллектором. Следовательно? эмиттер
является общим электродом для входабиивыходной цепей.
Рис. 6.2. Схема включения транзистора с общим эмиттером
Основной особенностью схемы с общим эмиттером (ОЭ) является то,
что входным током в ней является не ток эмиттера, а малый по величине ток
базы. Выходным током в этой схеме является ток коллектора. Исходя из
этого, коэффициент прямой передачи тока для схемы с ОЭ:
К1Э =
^вых
Д/Вх
Д/б
Найдем соотношение между Р и а. Для этого воспользуемся равенством
Д7б ~ Д^э ~ ДЛс
R =	_	1
Д^э — Д*к Д^э _ 1
А/к 1
Д/э 1
учитывая, что — = -, получим

а
1 - а
1
irtCF*’ а
г
•->	О 99
Если а = 0,99, то Р =  —= 99. Таким образом, в схеме с ОЭ можно
Wvr'H'i ни rj	0,99
получить коэффициент усиления по току порядка десятков и сотен раз.
Коэффициент усиления по напряжению в схеме с ОЭ больше чем в
схеме с ОБ:
„ _ Д^вых _ Д^к ’ R
U3	Д^Б'ЯвхЭ ^вхЭ
По коэффициенту усиления по мощности схема с ОЭ за счет
значительно большего коэффициента усиления по току также многократно
превосходит схему с ОБ:
, Ян
Крэ — Ъэ • Киэ = Р • -- .
ЛвхЭ
Входное сопротивление в схеме с ОЭ значительно выше, чем в схеме с
ОБ, так как в схеме с ОЭ входным током является ток базы, а в схеме с ОБ -
во много раз больший ток эмиттера:
Д[/вх ДПэб
вхэ Д/Вх Д/Б •
Величина Явх э составляет сотни ом. Благодаря отмеченным свойствам,
схема с ОЭ нашла очень широкое применение.
57
Схема с общим коллектором
В схеме с общим коллектором (рис. 6.3) входной сигнал подается на
участок база-коллектор. Входным является ток базы, а выходным - ток
—— ---------—— .-------------------------------- _
эмиттера. Поэтому коэффициент усиления по току с учетом того, что р = —,
равен~
К1К —
Л1Э Д/к + Д/Б _	_
Л1Ъ Д/Б Л1Б р
т е. примерно такой же, как в схеме с ОЭ.
Рис. 6.3. Схема включения транзистора с общим коллектором
Особенностью схемы с ОК является отсутствие усиления по
напряжению? 1Сак видно из схемы, Цныт отличается от на величину иБЭ
(Ubx = П^П-”иБэ), которое при открытом транзисторе составляет доли вольт.
Если входное напряжение увеличится на небольшую величину AUBX, то в
первый момент произойдет увеличение Оьэ> что приведет к увеличению
коллекторного тока. Но с ростом тока увеличится и напряжение на RH, а это
приведет к уменьшению управляющего напряжения иБэ = UBX - UBbDt.
Изменение входного напряжения AU^ будет скомпенсировано аналогичным
изменением выходного напряжения, т.е. выходное напряжение отслеживает
(повторяет) все изменения входного. Поэтому схема с ОК получила название
«эмиттерный повторитель». Схема с ОК имеет Кик — 1 (0,98 - 0,99).
Оценим величину входного сопротивления схемы с ОК. Входное
напряжение для этой схемы складывается из небольшого падения
напряжения на эмиттерном переходе (UB3) и падения напряжения на RHs л
входным током является ток базы. Поэтому:
D _ Mhx _ Д^БЭ + Д/э •
Й”к“^й" лй
Поскольку иБЭ « b R-H, а 1э ~ 0 Ь, получим:
_ /? • А/б • RH
RbxK " Д/Б
= P-Rh-
Таким образом, входное сопротивление схемы с ОК в несколько раз
превосходит входное сопротивление схем с ОЭ и ОБ и составляет десяТКИ,
сотни килом при небольшой величине RH.
JJ	.. JIM.IMIUJ
Несмотря на малый коэффициент усиления напряжения, схема с ОК
(эмиттерный повторитель) находит широкое применение в электронных
схемах, когда требуется согласовать большое сопротивление одного каскада
с малым сопротивлением другого. При этом эмиттерный повторитель
Позволяет усйлигьток и мощностьсигнала.
Каскад усиления напряжения на биполярном транзисторе
В рассматриваемом усилительном каскаде (рис. 6.4) п-р-п-транзистор
включен по схеме с общим эмиттером.
Режим каскада подбирают таким образом, чтобы транзистор находился
в активном режиме, т е. на эмиттерный переход подают прямое напряжение,
а на коллекторный - обратной Напряжение источника! Ев подбйрайугтаким
образом (выбирают рабочую точку), чтобы каскад усиливал как
положительные, так и отрицательные сигналы. Если бы источник Ев
отсутствовал, то транзистор открывался бы только во время действия
положительных полуволн, а при отрицательных был бы закрыт. Включение
источника Ев определенного напряжения при отсутствии Ura создает в схеме
начальные токи 1Б 1к (токи покоя). С появлением входного сигнала токи
будут изменяться: положительная полуволна будет их увеличивать, а
отрицательная - уменьшать, что приведет к появлению : переменных
составляющих во всех токах транзистора (Д1Б, Д1к) Во входной и выходной
цепях каскада будут происходить изменения тока и напряжения около
постоянного значения, которое определяется режимом покоя (рис. 6.4, б).
Для работы усилительного каскада важно, что изменения выходного
(коллекторного) тока происходят в такт с изменениями входного (базового)
тока. А так как транзистор является усилительным прибором, в котором ток
коллектора в 0 раз превышает ток базы, в рассматриваемом~каскаде
происходит усиление тока и напряжения. Последнее наблюдается в том
случае, если выходное напряжение, которое равно падению напряжения на
резисторе RK, при правильном подборе коллекторного резистора оказывается
больше Пвх. При этом выходное напряжение UBMx~ 1к противоположно
по фазе входному (рис. 6.4, б).
Рис. 6.4. Усилительный каскад на биполярном транзисторе:
а - схема каскада, б - временные диаграммы его работы
В схеме усилительного каскада на рис. 6.4, а используются два
источника постоянного напряжения ЕБ и Ек, что неудобно с конструктивной
точки зрения. Более удобны схемы с одним источником постоянного
напряжения. В простейшей схеме с фиксированным током_базы (рис. 6.5) в
отсутствие сигнала ток базы определяется напряжениям!
сопротивлением RB.	лр
Uro, а также
О +EK
ЦгЭ
Рис. 6.5. Усилительный каскад на биполярном транзисторе с фиксированным током базы
Все величины связаны соотношением:
^к =	• /б + ^бэ »
откуда получаем, что ток базы в режиме покоя (ток в рабочей точке):
.	_ Ек — Убэ
*Бнач п
«Б
При проведении инженерных расчетов можно принять, что для
германиевых транзисторов иБЭ~ 0,2 В, а для кремниевых - иБЭ~ 0,5 В. Тогда
при расчете тока базы транзистора в режиме покоя можно пользоваться
такими соотношениями:
fEK - 0,2
—-------для германиевого транзистора;
Кб
Ек - 0,5
—-—- для кремниевого транзистора.
Если Ек >10 В, то можно пренебречь напряжением между базой и
эмиттером и использовать еще более простое соотношение:
>нач D •
«Б
Конденсатор СР, который называют разделительным, служит для
предотвращения попадания постоянного напряжения'ю внешней цепи на
баз)ГтранЗистора"“^^ ‘
Однако этот способ смещения пригоден лишь тогда когда каскад
работает при малых колебаниях температуры транзистора. Кроме того,
большой разброс и нестабильность параметра р даже у однотипных
транзисторов делают режим работы каскада весьма неустойчивым при смене
-  ,1«1Г , , ,-|| ТГ»1^ •'•г-.ПППГГ'" I J	--— — -Ullin. IL . I ищи - , г	__...... ...	•
транзисторов.
' *•—? - -----—- _  t .
Более эффективной является схема с фиксированным напряжением
смещения на базе (рис. 6.6).

Рис. 6.6. Усилительный каскад на биполярном транзисторе с фиксированным
напряжением смещения на базе
Сопротивления делителя определяются из соотношений.
_ЕК~ ^БЭ
Б="^’
R" - 1
«Б -“jp-
Ток делителя 1д обычно выбирают в пределах 1Д ~ (2-J-5) 1Б.
В этой схеме повышается стабильность работы, так как изменения
токов транзистора незначительно влияют на величину напряжения смещения.
Усилительные каскады на полевых транзисторах
В усилительном каскаде на полевом транзисторе с управляющим р-п-
переходом (рис. 6.7) необходимо создать нужный режим по постоянному
току. Наиболее распространенной является схема автоматического смещения
(рис. 6.7), в которой через резистор R3 постоянный ток не проходит, поэтому
потенциал затвора оказывается равным нулю (потенциалу «земли»).
Потенциал истока равен UH ~ Rh'Ih, следовательно, напряжение между
затвором и истоком оказывается отрицательным и равным
^зи ~	— ~(ЯИ ‘ 4i) -
Постоянное напряжение между стоком и истоком:
^си ~	- «с • /с -
Рис. 6.7. Схема усилительного каскада на полевом транзисторе с управляющим р-п-
переходом
Изменяя сопротивление RH, мы изменяем постоянное напряжение
между затвором и истоком и одновременно «автоматически» изменяем ток
транзистора 1и = 1с Для того чтобы резистор Rh определял только
постоянное напряжение между истоком и затвором, определяя положение
рабочей точки, и не влиял на переменные составляющие напряжения, его
шунтируют конденсатором Си большой емкости.
В схеме усилительного каскада на полевом транзисторе с
индуцированным каналом (рис. 6.8) обеспечить смещение рассмотренным
выше способом нельзя, потому что при - 0 эти транзисторы заперты.
Рис. 6.8. Схема усилительного каскада на полевом транзисторе с индуцированным
каналом
Поэтому в каскадах на МДП-транзисторах с индуцированными
каналами напряжение смещения на затвор подается с делителя напряжения
на резисторах R з и R"3 подобно тому, как это выполняют в каскадах с
биполярными транзисторами.
Обратная связь в усилителях
Обратной связью называется такая электрическая связь между
каскадами усилителя, при которой часть энергии усиленного сигнала с
выхода усилителя подастся обратно на его вход. Обратная связь может быть
полезной, если она возникает в результате применения специальных схем и
служит для улучшения характеристик усилителя, или паразитной, если она
возникает за счет нежелательного влияния различных цепей друг на друга.
64.
Рассмотрим один из способов подключения цепи обратной связи к
выходной и входной цепям усилителя (рис. 6.9).
1н
Рис. 6.9. Структурная схема усилителя с обратной связью
Обратная связь может быть положительной или отрицательной.
Положительная обратная связь возникает в том случае, когда напряжение
обратной связи Up совпадает по фазе с входным напряжением йт.
Отрицательной обратной связью называется такая связь между выходом и
входом, когда напряжение обратной связи Up противоположно по фазе (7ВХ,
т е. оба эти напряжения сдвинуты по фазе друг относительно друга на 180°.
Следует обратить внимание на то, что параметры, характеризующие
усилитель с обратной связью, в общем случае имеют комплексный характер.
Рассмотрим, как изменится коэффициент усиления К = усилителя,
охваченного обратной связью. Отношение напряжения обратной связи Up,
поступающего через цепь обратной связи на вход усилителя, к напряжению
на выходе 1/вых называется коэффициентом передачи цепи обратной связи:
Коэффициент 0 может принимать значения от 0 до +1. при
положительной и от 0 до -1 при отрицательной обратной связи. Таким
образом, напряжение обратной связи в общем случае определяется
выражением:
^ = ±№ых-
Коэффициент усиления усилителя с учетом действия обратной связи
Напряжение UBX, поступающее на вход усилителя, является суммой йвх
и Up.
й^й^ + йр.
Принимая во внимание, что Up = +/3йвых, получаем:
й,'к = й„ +	,
откуда
- (+Д1?.ых) .
Теперь найдем значение Ксв, подставив в формулу значение UBX:
л. _______^вых_____
“ “ ЙЬ - (±№ых) ’
Разделим числитель и знаменатель на UBX Тогда находим, что
^вых
В окончательном виде, с учетом того, что коэффициент усиления
усилителя без действия обратной связи К = выражение принимает вид:
к *
св	1 - (± W
Произведение ±ftk называется фактором обратной связи., знак при
нём совпадает со знаком самой обратной связи. При положительной
обратной связи знаменатель уменьшается и коэффициент усиления
возрастает, при отрицательной - коэффициент усиления падает.
Несмотря на уменьшение усиления, отрицательная обратная связь
широко используется в усилителях, так как при ее введении улучшается
стабильность коэффициента усиления, уменьшаются нелинейные искажения
и помехи, расширяется полоса усиливаемых частот.
66
Для случая положительной обратной связи имеем:
К
~ 1 - ДК'
Если рк -»1, то Ксв ->00 и колебания на выходе усилителя могут
возникнуть даже при отсутствии входного сигнала, развиваясь из малых
флуктуационных шумовых напряжений. Этот нежелательный случай
соответствует генерации усилителя, т е. самовозбуждению в нем колебаний,
исключающих возможность использования его для усиления сигналов. Но
положительная обратная связь находит свое полезное применение в схемах
автогенераторов для получения незатухающих колебаний.
Схемы усилителей с отрицательной обратной связью
Одной из схем с глубокой отрицательной обратной связью является
каскад с эмиттерной нагрузкой, или эмиттерный повторитель, схема
которого показана на рис. 6.10.
Рис. 6.10. Схема эмитгерного повторителя
Как видно из схемы, напряжение UBbDt совпадает по фазе с напряжением
UBX, поступающим на вход каскада, в то время как в усилителе с нагрузкой в
цепи коллектора эти напряжения противофазны.
Сопротивление нагрузки включено одновременно как в цепь выхода,
так и в цепь входа, благодаря чему все выходное напряжение подается на
вход усилителя в качестве напряжения обратной связи (Р = -1). В этом
случае:
К
Ксв = ---- < 1,
“ 1 + К
т е. эмиттерный повторитель не дает усиления по напряжению, но обладает
рядом преимуществ по сравнению с обычными усилительными каскадами.
Наличие в эмиттерном повторителе глубокой отрицательной обратной связи
почти полностью устраняет нелинейные и частотные искажения сигнала.
Поэтому форма выходного напряжения остается такой же как на входе.
Благодаря малому выходному сопротивлению каскада, он хорошо
согласуется с низкоомной нагрузкой.
Перечисленные особенности эмитгерного повторителя позволяют
применять его в качестве согласующей схемы, когда надо отделить
предыдущую высокоомную часть схемы от ее нагрузки, которая изменяется
по величине, имеет малое входное сопротивление или большую входную
емкость.
Схема усилительного каскада, приведенная на рис. 6.11, а, использует
отрицательную обратную связь по току, а на рис. 6.11, б приведена схема
усилительного каскада с отрицательной обратной связью по напряжению.
Рис. 6.11. Усилительные каскады с отрицательной обратной связью: а - с отрицательной
обратной связью по току, б - с отрицательной обратной связью по напряжению
Дифференциальный каскад
В электронной технике часто требуется усилить сигналы, скорость
изменения которых очень низка (например, с датчиков медленно
изменяющихся сигналов, таких как термопара). Такие усилители называют
усилителями постоянного тока. Наиболее распространенной схемой, на
основе которой они создаются, является дифференциальный каскад
(рис. 6.12).
Входное напряжение в дифференциальном каскаде подается на базы
транзисторов VT] и VT2, а выходное снимается между их коллекторами. При
этом различают два разных сигнала, подаваемых на вход каскада. Если на
базы транзисторов одновременно подводятся два противоположных по фазе
сигнала, то на выходе наблюдается дифференциальный сигнал. Если же на
вход подаются сигналы, совпадающие по фазе, на выходе рассматриваемого
каскада появляется синфазный сигнал.
При воздействии дифференциального сигнала возрастание потенциала
базы одного транзистора сопровождается одновременным уменьшением
потенциала базы другого транзистора и наоборот. В результате происходит
одновременное возрастание потенциала коллектора одного транзистора
(AUK) и уменьшение потенциала коллектора другого (-AUK). Так как
выходное напряжение дифференциального каскада является разностью
потенциалов между коллекторами транзисторов, дифференциальный сигнал
на выходе каскада окажется равным 2 |ZI l/K I -
Если схема дифференциального каскада абсолютно симметрична
(абсолютно одинаковы транзисторы VTi и VT2, Rri = Rk2, Ri - R2), то при
подведении к его входам одинаковых по фазе сигналов потенциалы
коллекторов обоих транзисторов будут одинаковыми и по амплитуде и по
фазе, в результате синфазный сигнал окажется равным нулю (UBira =0).
Рис. 6.12. Дифференциальный каскад
Дифференциальный каскад нормально работает, когда усиливаемое
напряжение (UBX) подается на входы транзисторов в противофазе и создает на
выходе дифференциальный сигнал. Любые дестабилизирующие факторы -
изменения напряжения питания, температуры окружающей среды, внешние
помехи и т.д. - приводят к появлению синфазных сигналов. На выходе
идеального дифференциального каскада будет наблюдаться только
дифференциальный сигнал, а синфазный сигнал будет равен нулю. Поэтому
главная задача при проектировании высококачественных каскадов состоит в
обеспечении максимально возможной симметрии схемы.
Для понимания работы дифференциального каскада очень важно, что
режим его работы при усилении дифференциального и синфазного сигналов
совершенно различен. Если на входах каскада действуют два сигнала,
одинаковые по фазе (синфазный входной сигнал), то на резисторе Лэ
появляется переменное напряжение U3 = 2AIKR3, которое является
напряжением отрицательной обратной связи. СЛСДРВЙТСЛЬНО, усиление
синфазного сигнала происходит при действии отрицательной обратной связи
и коэффициент усиления для синфазного сигнала будет тем меньше, чем
больше глубина отрицательной обратной связи, которая увеличивается с
возрастанием сопротивления R3 Когда на входы каскада подаются
напряжения, противоположные по фазе, возрастание тока одного транзистора
сопровождается практически равным уменьшением тока другого
транзистора. В результате ток через R3 не меняется. Следовательно, при
70
усилении дифференциального сигнала отрицательная обратная связь
отсутствует и сопротивление резистора Из не играет никакой роли. При
правильно подобранном Rg в дифференциальном каскаде наблюдается
подавление вредного синфазного сигнала.
Вычислительные схемы на основе операционных
усилителей
Компьютеры позволяют с высокой точностью выполнять любые
математические операции с числами. Однако на практике часто приходится
иметь дело с величинами, представленными в виде напряжения или тока.
Так, большинство датчиков различных физических величин дают
информацию об измеряемом параметре именно в таком виде, и чтобы
использовать компьютер, необходимо применять аналогово-цифровые и
цифро-аналоговые преобразователи. Такие системы обработки информации
достаточно сложны и дорогостоящи и их применение не всегда
экономически оправдано.
Если не требуется очень высокой точности, что для практических схем
допустимо, аналоговая схемотехника на основе операционных усилителей
(ОУ) позволяет создавать самые различные вычислительные схемы весьма
просто и эффективно. На основе ОУ могут быть реализованы всевозможные
усилители, созданы схемы суммирования, вычитания, интегрирования,
дифференцирования, сравнения и т.д.
Современные операционные усилители выполняются в основном в
виде интегральных микросхем. Основным элементом их схем" является
дифференциальный каскад. ОУ характеризуются весьма значительным
коэффициентом усиления (К = 104 ... 106). Условное обозначение
операционного усилителя показано на рис. 6.13.
ВХ1 о
ВХ2 О-
О ВЫХ
Рис. 6.13. Условное обозначение операционного усилителя
Операционные усилители имеют два входа и один выход. Вход
усилителя, изменение фазы на котором приводит к такому же изменению
фазы напряжения на выходе, называют прямым и обозначают знаком «+»,
другой вход называют инверсным и обозначают «-».
Так как ОУ имеет огромный коэффициент усиления, то когда
напряжение на одном из входов отличается от напряжения на другом входе
на 0,5 мВ, операционный усилитель входит в режим насыщения и на его
выходе появляется постоянное напряжение питания (либо +Е, либо -Е), а
вход теряет свои управляющие свойства. Поэтому схемы с ОУ работают
только с отрицательной обратной связью, которая создается за счет введения
внешних цепей между выходом и инверсным входом. При этом, когда
входные напряжения практически одинаковы (с погрешностью не более
0,1-0,2 мВ) и оба близки к нулю (имеют почти потенциал «земли»),
операционный усилитель сможет нормально работать.
Свойства усилителя, охваченного глубокой отрицательной обратной
связью, практически не зависят от параметров усилительного элемента и
определяются, главным образом, цепью обратной связи. С применением ОУ
и различных цепей обратной связи можно создать высококачественные
усилители, схемы которых показаны на рис. 6.14, можно получить различные
передаточные функции, соответствующие различным математическим
операциям.
72
Рис. 6.14. Усилители на ОУ: а - инвертирующий, б - неинвертирующий, в - повторитель
Схема суммирования
Для суммирования нескольких напряжений применяют ОУ в
инвертирующем включении (рис. 6.15).
Рис. 6.15. Схема суммирования на операционном усилителе
Входные напряжения через резисторы Rf, R2, R3 подаются на
инвертирующий вход усилителя, который в данной схеме является
суммирующей точкой. Поскольку эта точка (Г) является виртуальным нулем
(неинвертирующий вход заземлен, Дита ~ 0, а R„ оу -* °0), то токи 1Ь I2,1з,
создаваемые входными напряжениями, будут суммироваться и течь через
резистор Rqc, с которого снимается выходное напряжение:
Щ и2 U3 _  Ццых
Ri R2 R3 Roc
Знак «-» показывает, что в инвертирующем усилителе выходное
напряжение имеет знак обратный U^.
Если все резисторы взять одинаковыми, то:
ивых = -(Ui + U2 + U3).
Схема вычитания
На рис. 6.16 показана схема, обеспечивающая вычитание двух
напряжений:

Если все сопротивления взять одинаковыми, то при отсутствии
напряжения U2 (т.е. U2 = 0) остается схема с инвертирующим включением
усилителя, для которого:
Rqc	R
ивых = -^£-и1 = ----и1 = -и1.
к3	к
При отсутствии первого напряжения (т е. Ui - 0) усилитель должен
создать на выходе такое напряжение UBbK, чтобы потенциалы на
инвертирующем и неинвертирующем входах были равны.
Рис. 6.16. Схема вычитания на операционном усилителе
Потенциал на неинвертирующем входе равен:
74
= U2‘R2 =U2,R = U2
^Rj+Rz’R + R- 2 ’
Потенциал на инвертирующем входе (с учетом, что U+ = U_) должен
составлять:
.. _ ^вых *	_ Евых ‘	_ ^вых
Rj + R2 R + R 2
Таким образом, UBbDC = U2. Если же на обоих входах присутствуют
сигналы Uj и U2, то UBbDt = U2 - Up
Схемы интегрирования и дифференцирования
На рис. 6.17, а показана схема интегратора на основе инвертирующего
усилителя.
Рис. 6.17. Схемы интегрирования (а) и дифференцирования (б)
Если считать ОУ идеальным, т.е. полагать, что потенциалы его
инвертирующего и прямого входов одинаковы (U+ = U_), а входные токи
равны нулю (Rbxov —> <»), тогда как и для инвертирующего усилителя:
UBX — R • i; UBbIX — Uc.
Ток через конденсатор и напряжение на нем связаны известным
соотношением:
1 Г
UC = - I icdt =
J
idt.
75
Подставляя в последнее выражение значение тока конденсатора,
выраженное через UM, получаем:
1 f
^вых — ~ j UBX dt,
где знак минус означает свойство схемы интегратора инвертировать фазу.
Работу дифференциатора (рис. 6.17. б) можно проанализировать так же,
как и интегратора. Но теперь уже имеем
= Uc; Щых = ^ос ’ * 
Поэтому учитывая, что i = С получаем:
ивых = -ИосС • “7 •
Компаратор
Компаратором называется устройство, в котором происходит
сравнение двух напряжений - входного и опорного (эталонного). При
анализе работы ОУ было установлено, что если в операционном усилителе
без обратной связи входное напряжение отличается более чем на 0,5 мВ,
выходное напряжение достигает насыщения и равно +Е при U, > U. и -Е при
U+ < U_. Это ненужное при усилении входных сигналов свойство ОУ
оказывается полезным при сравнении напряжений - при построении схем
компараторов (рис. 6.18, а). Если использовать ОУ без обратной связи и, как
вариант, заземлить его инвертирующий вход, а на прямой подать
гармоническое колебание (рис. 6.18, б), то при прохождении последнего
через нуль напряжения на выходе ОУ будет скачком изменяться от +Е до -Е
и наоборот. Переход UBbIX из одного состояния в другое показывает, когда и в
каком направлении UM пересекает опорный уровень напряжения (уровень
«земли»).
76
Рис. 6.18. Компаратор (а) и временные диаграммы его работы (б)
Если на инвертирующий вход ОУ подать не нулевое, а другое
фиксированное постоянное значение напряжения, то изменится уровень
опорного напряжения, и на выходе ОУ скачок будет происходить при других
значениях входного напряжения. Можно подавать опорное напряжение и на
прямой вход - при этом изменится только полярность выходного
напряжения.
6.2. Генераторы гармонических колебаний
Электронный генератор - это устройство, преобразующее
электрическую энергию источника постоянного тока в энергию
незатухающих электрических колебаний требуемой формы, частоты и
мощности.
Наиболее распространенная схема генератора с самовозбуждением
(автогенератора) показана на рис. 6.19.
Рис. 6.19. Структурная схема автогенератора
Основным узлом автогенератора является колебательная система (LC-
контур). Если бы эта система была идеальной (без потерь), то в ней
наблюдались бы незатухающие колебания, и весь генератор состоял бы
только из одной колебательной системы. Однако в любой реальной
колебательной системе имеются потери, приводящие к затуханию колебаний.
Поэтому вторым обязательным узлом реального автогенератора является
источник энергии, с помощью которого восполняются потери энергии в
колебательной системе. Но в то же время непосредственное подключение
источника постоянного тока к колебательной системе нс приводит к
возникновению незатухающих колебаний, так как для поддержания
колебаний энергию необходимо подавать отдельными порциями и в нужное
время. А для этого необходимо еще одно устройство - усилитель-регулятор,
который и управляет поступлением энергии от источника постоянного тока,
причем синхронно с колебаниями в колебательной системе. Поэтому между
колебательной системой и усилителем-регулятором появляется потребность
включить цепь обратной связи.
Ранее было показано, что любой усилитель может быть превращен в
автогенератор, если его охватить положительной обратной связью и
обеспечить выполнение условия |ЗК > I. Для построения автогенераторов
гармонических колебаний обычно используются два типа усилительных схем
- усилители с резонансным контуром в качестве RB и усилители на
резисторах. Автогенераторы, выполненные на основе резонансного
усилителя, часто называют автогенераторами типа LC, а автогенераторы,
построенные на основе схемы усилителя на резисторах - автогенераторами
типа RC. Первые в основном используются на высоких частотах, вторые -
на низких.
Простейшая схема транзисторного автогенератора типа LC показана на
рис. 6.20. Такая схема называется генератором с трансформаторной связью и
используется обычно в диапазоне высоких частот.
Элементы R'g, R"g предназначены (так же как и в усилителях) для
выбора рабочей точки транзистора, цепочка R3C3 обеспечивает стабильность
коллекторного тока при изменении температуры транзистора. С помощью
конденсатора С6, емкостное сопротивление которого на высоких частотах
мало, заземляется один конец базовой обмотки.
Рис. 6.20. Транзисторный автогенератор с трансформаторной связью (а),
обеспечивающий получение гармонических колебаний (б)	'
В момент включения источника питания в коллекторной цепи
транзистора появляется ток 1Ж, заряжающий конденсатор Сж колебательного
контура. Так как к конденсатору подключена катушка LK, то после его заряда,
конденсатор начинает разряжаться на катушку. В результате обмена
энергией между конденсатором и катушкой в контуре возникают свободные
затухающие колебания, частота которых определяется параметрами контура
и равна:
1
2il^LkCk
Переменный (колебательный) ток контура, проходя через катушку Ьж,
создает вокруг нее переменное магнитное поле, вследствие чего в катушке
обратной связи Lg, включенной в цепь базы транзистора, наводится
переменное напряжение той же частоты, что и в контуре LKCK. Это
напряжение вызывает пульсацию тока коллектора, в котором появляется
переменная составляющая, восполняющая потери энергии в контуре, и
колебания становятся незатухающими.
Незатухающие колебания в контуре автогенератора устанавливаются
лишь при выполнении двух основных условий, которые получили название
условий самовозбуждения.
Первое из них называется условием баланса фаз. Сущность этого
условия сводится к тому, что в схеме должна быть установлена именно
положительная обратная связь между выходной и входной цепями
79
транзистора. Только в этом случае создаются необходимые предпосылки для
восполнения потерь энергии в контуре.
Поскольку резонансное сопротивление контура носит чисто активный
характер (R), то при воздействии на базу напряжения с частотой /0,
напряжение на коллекторе будет сдвинуто на 180° (как для обычного
резистивного усилителя с ОЭ). Напряжение, наводимое на базовой катушке
Ькза счет протекающего 1к:
Uб ' - ± j(0(^11 к,
где М - коэффициент взаимоиндукции между катушками.
В связи с этим напряжение на одном из выводов, например, на выводе
1 будет совпадать по фазе с напряжением на Ьж, а на выводе 2 будет сдвинуто
по фазе на 180°.
Очевидно, необходимо так выбирать направление намотки базовой
катушки L6, чтобы U6 = - jco0MlK (U6 должно быть сдвинуто по фазе на 180°
по отношению к UK). Только в этом случае общий фазовый сдвиг в цепи
усилитель - обратная связь будет равен нулю: фк + фр = 0, т.е. в схеме будет
установлена положительная обратная связь. Если U6 = + jcooMI,, то обратная
связь будет отрицательной и колебания в контуре прекратятся (при
отсутствии самовозбуждения необходимо поменять местами концы катушки
связи Lg).
Выполнение условия баланса фаз является необходимым, но
недостаточным для самовозбуждения схемы. Чтобы поддерживать
незатухающие колебания, необходимо количественно восполнять потери
Энергии в контуре хотя бы один раз в период, т.е. поступающие в контур
импульсы тока 1к должны компенсировать потери в нем за период
колебательного процесса. Это является вторым условием существования
незатухающих электрических колебаний -условием баланса амплитуд.
Учитывая, что усилитель с положительной обратной связью
переходит В режим генерации при условии РК > 1, найдем значение
коэффициента обратной связи, необходимое для самовозбуждения:
80
Для выполнения условия баланса амплитуд регулируют связь межу
катушками Lg и Lx, изменяя расстояние между ними, также подбирают
количество витков катушки L6.
Применение автогенераторов с колебательными контурами (типа LC)
для получения колебаний с частотами меньше 15-20 кГц затруднено из-за
громоздкости контуров. Для генерирования низкочастотных колебаний
широко используются генераторы типа RC, структурная схема которого
показана на рис. 6.21.
Рис. 6.21. Структурная схема генератора типа RC
RC-генератор состоит из усилителя звуковой частоты, имеющего
коэффициент усиления К и фазовый сдвиг фх, и цепи положительной
обратной связи, имеющей коэффициент передачи цепи обратной связи р и
фазовый сдвиг фр.
При наличии положительной обратной связи коэффициент усиления
резистивного усилителя составляет:
1-рк
и при РК > 1 в схеме возникают колебания.
Для получения синусоидальных колебаний необходимо чтобы
условие баланса фаз фк + Фр = 0 выполнялось только на одной определенной
частоте и резко нарушалось на всех других частотах. Эта задача решается с
помощью фазовращающей цепочки, которая имеет несколько звеньев RC и
служит для поворота фазы выходного напряжения усилителя на 180°
(рис. 6.22).
а	б
Рис. 6.22. Трехзвенная фазовращающая цепочка (а), обеспечивающая изменение фазы на
180° (б)
В такой цепочке каждое RC-звено изменяет фазу на угол 60°. Схема
однокаскадного RC-генератора показана на рис. 6.23.
Рис. 6.23. Схема транзисторного RC-генератора с
фазовращающей цепью обратной связи
Работа автогенератора начинается в момент включения питания Ек.
Возникающий при этом импульс коллекторного тока содержит широкий и
непрерывный спектр частот, обязательно включающий в себя и необходимую
частоту генерации. Благодаря выполнению условий самовозбуждения
колебания этой частоты становятся незатухающими, тогда как колебания
всех частот, для которых условия баланса фаз не выполняются, быстро
затухают.
G..1 Источники электропитания
Для обеспечения нормального функционирования электронных
устройств, прежде всего, необходимы источники энергии, которые
называются источниками питания. Значительная часть элементов
электронных устройств (например, транзисторы) потребляют электрическую
энергию в виде постоянного тока.
Основным источником электрической энергии является сеть
переменного тока ~220 В, 50 Гц, и задача состоит в том, чтобы преобразовать
переменный ток в постоянный. В общем случае функциональная схема
источника питания имеет вид, представленный на рис. 6.24.
Рис. 6.24. Функциональная схема источника питания
Трансформатор Тр служит для преобразования переменного
напряжения Ui сети в необходимое напряжение U2 и, кроме того, для
гальванической развязки, источника питания от сети.
' Выпрямитель, состоящий из выпрямительных диодов, преобразует
переменное напряжение U2 в постоянное, пульсирующее U3.
Сглаживающий фильтр преобразует пульсирующее напряжение U3
практически в постоянное U4 с небольшими пульсациями.
Стабилизатор напряжения предназначен для окончательного
сглаживания пульсаций и создания напряжения UR„, которое очень мало
зависит от изменения напряжения Ub и тока нагрузки 1н.
Выпрямители
В схеме однополупериодного выпрямителя (рис. 6.25. а) в течении
первого полупериода (полярность напряжения U2 вторичной обмотки
трансформатора указана без скобок) ток нагрузки 1н проходит по цепи: вывод
1 трансформатора, диод VD, резистор RH, вывод 2. При этом на нагрузке
появляется синусоидальный импульс напряжения URh (рис. 6.25, б).
, Рис- 6.25. Схема однополупериодного выпрямителя (а) и его временные диаграммы (б)
В течение следующего полупериода в цепи протекает очень малый
ток 1обр, так как диод VD будет включен в обратном направлении.
Так как при однополупериодном выпрямлении выходное напряжение
один раз за период достигает максимального значения, частота его пульсаций
равна частоте сети Такая большая величина пульсаций является основным
недостатком однополупериодной схемы выпрямления.
Стремление повысить эффективность выпрямителя привело к
созданию двухполупериодной схемы. Основное применение на практике
нашла мостовая схема выпрямителя (рис. 6.26). В схему входят: силовой
трансформатор и четыре диода VDi - VD4, включенные по схеме моста. К
84
одной диагонали моста присоединена вторичная обмотка трансформатора
(Тр), а к другой RH (рис 6.26, а).
б
Рис. 6.26. Мостовая двухполупериодная схема выпрямления (а), и ее временные
диаграммы (б)
В первый полупериод в точке 1 трансформатора Тр действует
положительное по отношению к точке 2 напряжение U2 и ток Ь протекает по
цепи: точка 1, диод VDb резистор RH, диод VD3, точка 2. На нагрузке RH
образуется падение напряжения URh. В течение этого полупериода диоды
VD2 и VD4 закрыты поступающим на них напряжением U2.
В следующий полупериод при изменении напряжения на вторичной
обмотке трансформатора Тр на противофазное, ток 12 протекает по цепи:
точка 2 Тр, VD2, резистор RH, VD4, точка 1. Токи Т и 12 через RB протекают в
одном направлении. Основное достоинство двухполупериодной схемы по
сравнению с однополупериодной в том, что частота пульсаций в ней равна
удвоенной частоте сети.
Сглаживающие фильтры
На выходе основных выпрямительных схем пульсации во много раз
превышают допустимую величину и для их уменьшения применяются
сглаживающие фильтры.
Основным требованием, предъявляемым к сглаживающему фильтру,
является максимально возможное уменьшение переменных составляющих
выпрямленного тока и напряжения в сопротивлении нагрузки. Вместе с тем
при построении схем сглаживающих фильтров следует стремиться к тому,
чтобы постоянная составляющая выпрямленного тока полностью прошла
через сопротивление нагрузки, а потери постоянной составляющей в
элементах фильтра были минимальными.
Для того, чтобы на выходе выпрямителя получить напряжение с
меньшими пульсациями, достаточно параллельно сопротивлению нагрузки
RH подключить конденсатор Со (рис. 6.27).
о—
Выпрямитель
о—
Рис. 6.27. Простейший емкостной фильтр (а) и его временная диаграмма (б)
В те промежутки времени, когда диод пропускает ток, конденсатор
запасает электрическую энергию. Когда же к диоду приложено обратное
напряжение, конденсатор разряжается на сопротивление нагрузки. Таким
образом, через RH ток проходит непрерывно, причем пульсации
выпрямленного напряжения и тока значительно уменьшаются.
Для лучшего сглаживания
изображенные на рис. 6.28.
пульсаций применяются схемы,
Рис. 6.28. Схемы сглаживающих фильтров, а - фильтр типа Г-С; б - фильтр типа RC
Кф
86
Действие дросселя как элемента фильтра сводится к тому, что в нем
теряется наибольшая доля переменной составляющей напряжения,, так как
его сопротивление ХЕф = соЬф выбирают значительно больше нагрузочного
сопротивления RH. Для постоянной составляющей выпрямленного тока
пйдуктиййое сопротивление дросселя равно нулю.
Действие конденсатора как элемента фильтра сводится к тому, что,
шунтируя сопротивление нагрузки, он пропускает через себя наибольшую
долю переменной составляющей выпрямленного тока, так как сопротивление
ХСф ~ стремятся выбрать значительно меньше RH. Обычно в качестве
конденсаторов фильтра используются электролитические конденсаторы,
обладающие большой емкостью.
Существенным недостатком сглаживающих LC фильтров является
большая масса и значительные размеры дросселя, а так же образование
вокруг дросселя магнитных полей, негативно влияющих на работу узлов
электронной аппаратуры.
Эти недостатки устраняются в фильтрах типа RC (рис. 6.28, б).
Однако, их целесообразно применять при малых выпрямленных токах, так
как на Вф происходят потери как переменной, так и постоянной
составляющих выпрямленного напряжения.
Стабилизаторы постоянного напряжения
Несмотря на применение сглаживающих фильтров, напряжение на
сопротивлении нагрузки может изменяться и основными причинами,
вызывающими колебания выходного напряжения источника питания,
являются изменения напряжения сети и сопротивления нагрузки. Эти
дестабилизирующие факторы отрицательно сказываются на работе
электронной аппаратуры. Высокие показатели стабильности выходного
напряжения источника питания невозможно получить без специального
устройства - стабилизатора постоянного напряжения, которое
автоматически и с требуемой точностью поддерживает постоянным
напряжение на нагрузке при изменении дестабилизирующих факторов в
заданных пределах.
Существуют два различных метода стабилизации напряжения:
параметрический и компенсационный.
87
Схема простейшего параметрического стабилизатора посгоянного
напряжения, состоящая из стабилитрона и гасящего резистора Rr, показана на
рис. 6.29.
Рис. 6.29. Схема параметрического стабилизатора (а) и
вольтамперная характеристика стабилитрона (б)
Рабочим для этой схемы является режим, когда входное напряжение
UBX больше напряжения стабилизации UCT и когда на резисторе Rr создается
существенное падение напряжения, которое меняется при изменении
входного напряжения, поддерживая UBbIX близким в неизменному.
 Достоинство параметрического стабилизатора постоянного напряжения
заключаются в простоте его схемы. Основными недостатками являются:
низкий КПД, небольшой коэффициент стабилизации и то, что такие
стабилизаторы способны работать только при малых токах нагрузки.
Обеспечить работу радиоэлектронной аппаратуры с большими токами
нагрузки 1в при действии дестабилизирующих факторов позволяют
компенсационные стабилизаторы.
В компенсационных стабилизаторах производится сравнение
фактической величины выходного напряжения с его заданной величиной и в
зависимости от величины и знака рассогласования между ними
автоматически осуществляется корректирующее воздействие на элементы
стабилизатора, направленное на уменьшение этого рассогласования
Схемы компенсационных стабилизаторов постоянного напряжения
бывают последовательного и параллельного типов (рис. 6.30).
8S
Рис. 6.30. Структурные схемы компенсационных стабилизаторов:
а - последовательного типа; б - параллельного типа
Основными элементами этих стабилизаторов являются:
-	источник опорного (эталонного) напряжения (Э);
-	сравнивающий и усилительный элемент (СУ);
-	регулирующий элемент (Р).
В компенсационных стабилизаторах последовательного типа
(рис. 6.30, а) регулирующий элемент включен последовательно с источником
входного напряжения и нагрузкой RB. Если по каким-либо причинам
(например, из-за нестабильности U^) напряжение на входе отклонилось от
своего номинального значения, то разность эталонного и выходного
напряжений измеряется, усиливается и воздействует на регулирующий
элемент. При этом сопротивление регулирующего элемента автоматически
меняется и напряжение распределяется между Р и Rn таким образом,
чтобы компенсировать происшедшие изменения напряжения на нагрузке, т.е.
Up+
а если Ugx увеличится на величину AU, на такую же величину должно
увеличиться напряжение на Up и URh останется без изменений (стабильной
величиной):
( AU--(UP+ AU)+ Up„.
В схемах параллельного стабилизатора компенсационного типа (рис.
6.30, б) при отклонении напряжения на выходе от номинального выделяется
сигнал, равный разности эталонного и выходного напряжений, усиливается
90
опорного напряжения служит параметрический стабилизатор, в, который
входит кремниевый стабилитрон VD и резистор Ri.	,
Рассмотрим работу этой схемы. Допустим, что по какой-то причине
увеличилось входное напряжение. В первый момент это приведет к
возрастанию выходного напряжения UBbDt и одновременно напряжения U'Bbtx.
В связи с тем, что на вход усилителя на VT2 подается разность напряжений,
снимаемых с части резистора R4 GJ вых) и стабилитрона UCT, напряжение
между базой и эмиттером транзистора VT2 увеличивается. Это приводит к
увеличению тока коллектора транзистора VT2, что вызовет появление
большего падения напряжения на резисторе R2. Потенциал на базе VTi станет
более отрицательным и регулирующий транзистор подзапирается, что
увеличивает сопротивление между коллектором и эмиттером и это
увеличение скомпенсирует начальное увеличение входного напряжения. В
результате ивых останется неизменным. Такой же процесс произойдет в
стабилизаторе при уменьшении тока нагрузки или при увеличении
сопротивления нагрузки. Если уменьшится входное напряжение' или
увеличится ток нагрузки, то в стабилизаторе произойдет обратный процесс -
сопротивление регулирующего транзистора VTi уменьшится, а выходное
напряжение по-прежнему останется неизменным.
Линейные компенсационные стабилитроны постоянного напряжения
обладают следующими достоинствами: высокой точностью стабилизации и
малым выходным сопротивлением. Их основной недостаток состоит в том,
что через такие стабилизаторы непрерывно проходит вся энергия от
выпрямителя к нагрузке, а избыток мощности выделяется в стабилизаторе в
виде тепла, что снижает его КПД до 20-30%, увеличивает размеры и массу
из-за применения больших радиаторов, необходимых транзистору VTb Это
заставило искать новые схемные решения при построении блоков питания.
Один из вариантов решения задачи - переход к ключевым стабилизаторам.
В ключевом стабилизаторе постоянного напряжения (рис. 6.32)
регулирующий транзистор заменяется ключом, который, периодически
замыкаясь и размыкаясь, то подключает, то отключает нагрузку от источника
постоянного напряжения и регулирует среднюю мощность, поступающую в
нагрузку.
Рис. 6.32. Структурная схема ключевого стабилизатора напряжения (а) и временная
диаграмма его работы (б)
Основным элементом такого стабилизатора является ключ, который
преобразует входное напряжение в периодическую последовательность
прямоугольных импульсов. За ключом стоит сглаживающий фильтр,
выходное напряжение которого равно постоянной составляющей Uo
(рис. 6.32, б). Из рисунка видно, что напряжение UBbIX= U(i определяется не
только входным постоянным напряжением U^, но и соотношением
интервалов времени и Т2, в течение которых ключ замкнут и разомкнут,
соответственно. Изменяя соотношение между и Т2 можно регулировать
ивых или поддерживать выходное напряжение постоянным при изменении UBX
и тока нагрузки 1н.
В ключевом стабилизаторе происходит преобразование сигнала
рассогласования между UBbIX и UBbKH0M в последовательность импульсов,
скважность которых зависит от величины этого рассогласования. При этом
работой ключа можно управлять двумя способами. Если создается
импульсная последовательность с постоянным периодом повторения
T=Ti+T2 и меняющейся в зависимости от разности |WBblx-UBblXH0M|
длительностью Ть то такой ключевой стабилизатор называется
стабилизатором с широтно-импульсной модуляцией. Если же устройство
управления замыкает ключ при напряжении на выходе, меньшем Пвых вом и
размыкает его при превышении ивыхном, то такой стабилизатор называется
релейным.
Рассмотрим работу импульсного стабилизатора напряжения (рис.
6.33 ). В данной схеме транзистор и индуктивность Ьф (дроссель) включены
последовательно с нагрузкой Rh. Транзистор работает в ключевом режиме
(насыщение-отсечка). Если UBbDC< UBbD£ H0M, то транзистор VT открыт и энергия
от источника (UBX) передается в R„. Ток, проходя через индуктивность
запасает в ней энергию (энергию магнитного поля). Когда ивых превысит
значение UBbIX пом транзистор закроется. Полярность напряжения на дросселе
за счет самоиндукции изменится на противоположную (указана в скобках),
диод VD откроется и через него энергия, накопленная в L$, будет
передаваться в нагрузку. По мере убывания этой энергии будет
уменьшаться и когда станет UBbDt< UBbDt aoM процесс повторится.
Рис. 6.33. Импульсный стабилизатор напряжения
' Так как транзистор VT работает в режиме переключений, потери
мощности в импульсном стабилизаторе резко сокращаются и КПД
увеличивается до 70 - 75%.
Для еще большего роста КПД источников питания потребовалось
исключить из схемы силовой (сетевой) трансформатор Тр, в: котором
теряется 20 - 30% энергии, поступающей из сети.	1
В современной электронной аппаратуре в основном используются
импульсные источники питания с бестрансформаторным входом (рис. 6.34).
Тр (И) VD,
VDZ
4M-
C2
Рис. 6.34. Импульсный источник пйтания с бестрансформаторным входом
> 5B

Принцип работы таких источников питания основан на
преобразовании выпрямленного напряжения сети ~220 В в высокочастотное
импульсное напряжение прямоугольной формы, которое импульсным
трансформатором Тр (И) во вторичной области преобразуется в напряжение
необходимого . уровня, которое после выпрямления и сглаживания
используется для питания электронных схем. Частота импульсного
напряжения составляет 20 - 30 кГц, поэтому в Тр (И) используется
ферритовый сердечник. Потери мощности в импульсном трансформаторе,
как и его габариты, малы, по сравнению с силовым.
Стабилизация напряжения в импульсных источниках питания
осуществляется за счет изменения частоты и скважности импульсного
напряжения прямоугольной формы, когда разность напряжений на входе
сравнивающего устройства ±ди преобразуется управляющим устройством в
изменение длительности и частоты импульсов, генерируемых импульсным
преобразователем. КПД таких источников питания составляет 85 - 90%.
Основной недостаток импульсного источника питания - появление
импульсных помех, для подавления которых необходимо применять
специальные фильтры.
Глава 7. ЭЛЕМЕНТЫ ЦИФРОВОЙ И
ИМПУЛЬСНОЙ ТЕХНИКИ
Электрическим импульсом называется напряжение или ток,
действующий в течение достаточно короткого для данной цепи промежутка
времени. Импульсный режим работы имеет ряд преимуществ, так как он
позволяет:
> осуществить концентрацию электрической энергии в специальных
накопителях в промежутке между моментами активной работы схемы,
а затем в течение короткого времени (длительности импульса) передать
накопленную энергию нагрузке - в результате импульсная мощность
может во много раз превышать мощности источников энергии,
>	значительно снизить влияние температуры и разброса параметров на
работу импульсных схем благодаря их ключевому режиму работы
(насыщение, отсечка) и этим обеспечить надежную работу
транзисторов и схемы в целом;
>	применять однотипные схемные решения и электронные компоненты,
что на много улучшает технико-экономические показатели аппаратуры,
такие как габариты, масса, стоимость.
В импульсной технике применяются импульсы разной формы. На рис.
7.1 показаны образцы импульсов реальной формы, которые получили
название исходя из их геометрической формы.
Рис. 7.1. Формы импульсов: а - прямоугольный; б - трапецеидальный; в - треугольный;
г - экспоненциальный; д - колоколообразный; е - последовательность периодически
повторяющихся импульсов
В каждом из импульсов выделяют определенные участки - фронт, срез
и вершину. Фронтом импульса называют участок АВ, где происходит
отклонение напряжения от исходного значения до максимального; срез
импульса - участок CD, на котором напряжение возвращается к исходному
значению. Вершина ВС соответствует рабочей части импульса, так как
определяет время, в течение которого импульсное устройство находится в
рабочем состоянии. Основными параметрами последовательности импульсов
являются три связанных между собой параметра: период повторения
импульсов Гп, длительность импульса ти и скважность Q следования
импульсов:
Одним из основных элементов большинства импульсных схем является
электронный ключ, главное назначение которого состоит в коммутации
электрических схем с помощью управляющих сигналов. Основу любого
97
складывается только из сопротивлений двух р-п-переходов, смещенных в
прямом направлении.
7.1. Триггеры и мультивибраторы
Транзисторные ключи составляют основу таких важных схем
импульсной техники, как триггеры и мультивибраторы.
Рассмотрим схему триггера, представленную на рис. 7.3.
Триггером называют устройство, имеющее два устойчивых состояния
равновесия и способное скачком переходить из одного состояния в другое
под воздействием внешнего управляющего сигнала. Наиболее
распространена схема с коллекторно-базовыми связями и независимым
смещением (рис. 7.3), которая представляет собой двухкаскадный усилитель
с сильной положительной обратной связью. Обычно пользуются
симметричной схемой, т е. Rki - Rr2 = Rk, R'i = R*i = Ri, R'z ~ R„2 = R2,
С' = С" = С и используются транзисторы одного типа.
Рис. 7.3. Схема триггера с независимым смещением
После включения напряжения литания один транзистор триггера,
обязательно окажется закрытым, а другой открытым. Это объясняется тем,
что на практике никогда не удается добиться абсолютной симметрии, а из-за
наличия в триггере сильной положительной обратной связи незначительное
нарушение равновесия приводит к такому состоянию, когда один транзистор
окажется открытым, а другой закрытым
Состояние триггера, при котором один из транзисторов открыт и.
находится в режиме насыщения, а другой закрыт и находится в режиме ,
отсечки, является устойчивым и может длиться сколь угодно долго. Переход
триггера в другое устойчивое состояние (переброс), когда его транзисторы
меняются ролями, происходит только под воздействием внешнего
запускающего импульса следующим образом. Пусть в начальный момент
был открыт и насыщен транзистор VTb а закрыт транзистор VT2. Пусть в
момент t - 0 на базу VT, поступает отрицательный импульс, который .
уменьшит ток базы на величину -А1Бь Это приведет к значительно большему
уменьшению тока коллектора -AIki = ₽ (~А1Б1). В результате возрастет
напряжение Uri, которое непосредственно прикладывается к делителю
R'iR*2, что вызовет возрастание напряжения на базе транзистора VT2 и
увеличение тока базы 1Б2. Увеличение тока 1Б2 вызовет большее увеличение
тока 1К2, падение напряжения UK2, которое, будучи приложенным к базе VTb
еще больше уменьшит 1Б1 и т.д. В связи с тем, что каждый транзистор в
триггере имеет достаточно большой коэффициент усиления, процесс
переброса происходит лавинообразно и закончится тем, что VTi закрывается
и переходит в режим отсечки, а транзистор VT2 открывается и переходит в
режим насыщения. Это второе устойчивое состояние триггера. Процесс
переброса будет происходить в триггере и без конденсаторов С' и С",
шунтирующих резисторы К*! и R",. Однако они необходимы в реальных
триггерных схемах, так как форсируют переброс триггера и поэтому
называются ускоряющими.	,	.
Для генерирования периодической импульсной последовательности
применяют импульсные автогенераторы, простейшим из которых является
мультивибратор (рис. 7.4).
Рис. 7.4. Схема мультивибратора (а) и временные диаграммы его работы (б)
Мультивибратором называют автогенератор прямоугольных
импульсов, представляющий собой двухкаскадный RC-усилитель с глубокой
положительной обратной связью.
Рассмотрим работу симметричного мультивибратора, для которого
Rki = Rkz = Rk, R1= R2 - R, C[ = C2 = С. В реальной схеме не может быть
абсолютной симметрии, поэтому обязательно один транзистор окажется
открытым, а другой закрытым Такое состояние мультивибратора является
временно-устойчивым. Через некоторое время за счет внутренних процессов. •
происходящих в схеме мультивибратора, произойдет переброс в другое
состояние, которое тоже является временно-устойчивым, затем:
мультивибратор опять вернется в первое состояние и т.д. Т.е. в
мультивибраторе возбуждаются незатухающие колебания.
Основными процессами в мультивибраторе являются заряд одного
конденсатора и перезаряд другого. Пусть в начальный момент I = О
(рис. 7.4, б) произошел переброс мультивибратора, в результате которого
открылся транзистор V I'i и закрылся VT2. В момент / = 0 конденсатор С2
будет заряжен до напряжения Ек («+» на коллекторе транзистора VT] и «-»
на базе VT2), а конденсатор Ci в это время будет полностью разряжен. В
схеме начнется процесс заряда С] током ц и разряд С2 током /2. Конденсатор
Ci заряжается через резистор Rr, имеющий небольшое сопротивление, а С2
разряжается через резистор R, имеющий большое сопротивление. Поскольку
RK « R, скорость этих процессов будет неодинаковой. Ci быстро зарядится
до напряжения Ек, а напряжение на правой обкладке конденсатора С2 будет
медленно возрастать, и, поскольку оно остается отрицательным, VT[ будет
закрыт. В момент t = Ц напряжение на правой обкладке конденсатора С2
становится равным нулю, транзистор VT2 открывается, и в результате
лавинообразного процесса переброса У'1\ окажется закрытым, а транзистор
VT2 - открытым. С момента времени 1\ транзисторы поменяются ролями -
будет происходить заряд С2 и разряд Сь Второе временно-устойчивое
состояние мультивибратора будет иметь место до тех пор, пока напряжение
на базе транзистора VT] будет отрицательным. Когда оно станет равным
нулю - произойдет новый переброс - возврат в первое временно-устойчивое
состояние.
Интервалы времени, в течение которых мультивибратор находится во
временно-устойчивых состояниях, определяются:
Л « 0,7 • ИгС2;
Т2 * 0,7 • R2Cx .
Период колебаний симметричного мультивибратора равен:
Т = Ti + Т2 ~ 1,4  RC.
101
7.2. Простейшие логические схемы
На рис. 7.5 приведены простейшие варианты логических схем. Схема
на рис. 7.5, а реализует логическую функцию НЕ. В ней транзистор работает
в ключевом режиме. В исходном состоянии транзистор заперт, так как
потенциал его базы равен нулю.
Напряжение на выходе в этом случае соответствует высокому уровню -
напряжению источника питания Un, т е. логической единице. При подаче на
базу транзистора высокого положительного потенциала транзистор
отпирается и на выходе устанавливается низкое напряжение,
соответствующее логическому нулю. Транзистор при этом находится в
режиме насыщения.
Рис. 7.5. Простейшие логические схемы: а - схема НЕ; б - схема НЕ-И; в - схема НЕ-ИЛИ
В схеме на рис. 7.5, б два транзистора включены последовательно друг
с другом. При одновременной подаче на базы двух транзисторов
положительных сигналов они отпираются, и на коллекторном резисторе R
создается падение напряжения, а на выходе схемы напряжение снижается до
уровня логического нуля. Схема на рис. 7.5, б реализует логическую
операцию НЕ-И.
Электрическая схема, выполняющая операцию HE-ИЛИ, состоит из
двух транзисторов со связанными коллекторами и общего коллекторного
резистора (рис. 7.5, в). При отсутствии сигналов на входах транзисторы
заперты и на выходе имеется сигнал логической единицы. Если хотя бы на
один вход подать положительный сигнал достаточно высокого уровня, то
соответствующий транзистор отпирается и на выходе схемы потенциал
снижается до низкого уровня.
Рис. 7.6. Схемы инверторов на полевых транзисторах с изолированным затвором: а-с
нагрузкой в виде резистора Rh; б - с нагрузкой в виде МДП-транзистора
В основном в схемах логических элементов широко используются
полевые транзисторы типа МДП (МОП). На рис. 7.6 приведены схемы
инверторов на полевых транзисторах с изолированным затвором.
В схеме на рис. 7.6, а при подаче на вход отрицательного напряжения
транзистор запирается, падение напряжения на сопротивлении нагрузки RH
снижается до нулевого уровня и на выходе формируется положительный
импульс, полярность которого противоположна полярности входного
напряжения, т.е. схема инвертирует полярность входного сигнала. При
выполнении логических схем на основе МОП-структур резистор, стоящий в'
цепи стока, может быть изготовлен в виде МОП-транзистора с соединенными
между собой стоком и затвором (рис. 7.6, б). Такой вариант инвертора особо
целесообразно применять в интегральных микросхемах. ,
Одним из перспективных направлений разработок логических схем
является использование в них МОП-транзисторов с каналами разного типа
проводимости (рис. 7.7).
103
Рис. 7.7. Логические схемы на комплементарных полевых транзисторах: а - логическая
схема HE-ИЛИ; б - логическая схема НЕ-И
Такие транзисторы с разными каналами проводимости называются
комплементарными. Поскольку открывание одного из этих транзисторов
всегда сопровождается закрыванием другого, то такие схемы потребляют
очень малую мощность. Пусть в схеме на рис. 7.7, а на оба логических входа
поданы напряжения низкого уровня, соответствующие логическому нулю.
Тогда в п-канальных транзисторах VTi и VT3 канал перекрывается
(транзисторы закрываются), а в р-канальных транзисторах VT2 и VT4 каналы
открываются, но через эти каналы протекают незначительные по величине
токи запертых транзисторов VTi и VT3. Следовательно, выходное
напряжение будет соответствовать уровню логической единицы
(напряжению, почти равному Un).
Если подать на вход напряжение логической единицы, то VT|
отпирается, a VT2 (с каналом противоположной полярности) - запирается.
Незначительный остаточный ток транзистора VT2, протекая через канал VT ь
создает на нем практически нулевое напряжение, поэтому на выходе схемы
уровень напряжения будет соответствовать логическому нулю. Логический
перепад напряжений в схеме с комплементарными транзисторами
оказывается весьма большим - почти равным Un, что повышает
помехоустойчивость схемы. Аналогичным образом работает схема,
показанная на рис 7.7, б.
Глава 8. СЛОЖНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ И
ИХ МИНИМИЗАЦИЯ
Сложная логическая схема представляет собой функциональный узел,
который выдает выходную величину, зависящую только от значений
входных переменных в данный момент времени. Работа такой логической
схемы описывается переключательной функцией.
В цифровой технике задача, как правило, формулируется в форме
таблицы истинности и надо найти такую логическую функцию, которая
соответствовала бы этой таблице. Затем эту функцию преобразуют в более
простую форму, используя законы булевой алгебры, а потом реализуют с
помощью базовых логических схем (И, ИЛИ, НЕ). Логические функции
записывают, как правило, в KDNF (канонической дизъюнктивной
нормальной форме). При этом поступают следующим образом:
1)	в таблице истинности выделяют строки, в которых выходная
переменная у имеет значение 1;
2)	для каждой выделенной строки составляют конъюнкцию всех входных
переменных, причем записывают сомножитель х„ если он имеет
значение 1, и ~,х/ если его значение равно 0;
3)	затем составляют столько логических произведений, сколько имеется
строк су =1;
4)	записывая логическую сумму всех найденных логических
произведений, получают искомую функцию.
Рассмотрим пример переключательной функции, которая определена
табл. 8.1.
105
Таблица 8.1
Пример переключательной функции
Строка	Х1	х2	х3		 У . ...
1	0	0-	0	0
2	0	0		б
з”'	0 "	1	б	1
4	0	1	1	0
5	1	0	0	1
6	1	0	1	0
7	1	1	б	f
8	1	1	1 .	0
В строчках 3, 5, 7 переменная у = 1. Составим конъюнкцию для этих
строк.
Строка 3: К3 = - Х]Кх2^х3.
Строка 5: К5 = X]f\x2Ax3.
Строка 7: К7 = х1Ьх2Ь~'Х3.
Искомая функция записывается в виде логической суммы
произведений:
у = К3чК5чК7,
у = (^X]KX2h^X3)V (X]N^X2N~^X3)V (X]tXX2f\~^X3).
JipsL упрощения полученной логической функции применим
дистрибутивный закон
х,К(х2^х3) = (Х,ЬХ2)У (Х1ЬХ3),
у = [ (-'X, Лх2) V (Х] Л ~\х2) V (Х1 /\Х2)]f^x3.
С учетом этого, получим:
V = [(--Xj Лх2) V (X] Л (~'X2 Vx2))]^Х3.
Если учесть следующие вычислительные правила:
xV-X = Т хЛ/ = X, Х]У(Х2Ьх3) = (Х1Ух2)Ь(Х1^Х3),
то получим простой результат
BMI
)' = [(~'X1/\X2)V(X1/\l)]i'^Xi,
У'-= [(-'Х1Лх3)Ух1]Ь-'Хз,
У-" [(Х]У 'Х])Л(хУХ2)]Ь 'Хз,
У^ foVxjA ЛГ;.
Для реализации этой функции необходимы базовые элементы И, ИЛИ,,
НЕ
8.1. Минимизация KDNF
Рассмотрим один из методов, позволяющих проводить минимизацию
(упрощение) логической схемы с помощью диаграмм Карно-Вейча.
Для пояснения этого метода рассмотрим пример переключательной
функции, заданной табл. 8.2, и подлежащей минимизации.
Для минимизации применяются диаграммы, в которых каждое поле
точно соответствует дизъюнкции входных переменных - следовательно,,
одному минтерму. Эти диаграммы именуются диаграммами Карно-Вейча
(КV-диаграммы). На рис. 8.1 показаны две KV-диаграммы, в которых поля
обозначены через минтермы или, соответственно-через значения функций
комбинаций входных переменных. Диаграмма сконструирована таким
образом, чтобы при переходе от одного поля к другому изменялась только
одна переменная.
Пример переключательной функции
	Хз	х2		Хо	У
0	0	0	0	0	1
,	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	г 1	0
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	0
_7	0	1	1	1	0
Таблица 8.2
	Хз	х2	Х1	Хо	у
8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	о	1
12	1	0	1	1 J	0
	1	1	0	6	1
13	1‘	1	0	1	1
14	1	1	1	0	0
15	_ 1 _	1_	1		
В данной диаграмме (рис. 8.1) для минимизации KDNF маркируются
минтермы переключательной функции и обозначаются на диаграмме,
показанной на рис. 8.2.
		*3	1 г Л Л					
		0000	0100	1100	1000		
		0001	0101	1101	1001		> Хо= 1
7=1 -<		ООП	0111	1111	1011		
		0010	оно	1110	1010		
		4 Y j *2=1					
Рис. 8.1. Диаграммы Карно-Вейча для четырех входных переменных: а - с двоичным
обозначением полей; б - с обозначением через минтермы (номера минтермов
соответствуют десятичному эквиваленту)
Рис. 8.2. Диаграмма Карно-Вейча с мингермами функции, заданной таблицей 8.2
ins
В соответствии с тождеством (x0Vxl)/\(x0V ~'х2)= хол(х1У~'х])= хол1- хо
на диаграмме Карно-Вейча могут быть соединены соседние поля.
отличающиеся только одной переменной, как показано на рис. 8.3.
Рис. 8.3. Области, образованные на диаграмме Карно-Вейча
На основе этого могут быть образованы весьма большие области полей
с 1. Но приемлемы только прилегающие друг к другу области с 1, 2, 4, 8 и
т.д. полями. Эти области описываются конъюнкцией входных переменных,
которые называются импликантами. Т.е. если в двух, четырех, восьми и т.д. :
ячейках, ограниченных прямоугольным или квадратным контуром, стоят
только единицы, можно записывать логическое произведение для всей
группы, причем в это произведение должны входить лишь те входные
переменные, которые остаются неизменными для всех ячеек данной группы.
При этом для образования импликантов из крайних полей левую сторону
мысленно соединяют с правой стороной, точно также верхнюю сторону с
нижней. В нашем примере импликанты промаркированы цифрами от 1 до 5.
Находим импликанты для этих областей:
область 1	= хоЛ^х}Лх2,
область 2	12 ХоАх2АХз,
область 3	13 = “’Х7ЛХ7ЛХ3,
область 4	Л = ~'Х0К~,Х1Ьх3.>
109
область 5	15	~’x0h’x2.
Переключательная функция составляется из полученных импликантов.
Но, как видно из рис. 8.3, импликант/? полностью перекрывается I4, Ih 12,
импликант 14 полностью перекрывается 13, 13. Необходимо учесть при
составлении переключательной функции, что импликант элиминируем (т е.
устраним), когда он полностью перекрывается другими импликантами, т е.
он является избыточным.
Следовательно, упрощенная переключательная функция будет
справедлива, когда устраняется элиминируемый импликант 14
f(x0, X], х2, х3) = (ХоК^Х,КХ2)\/ (х0Кх2Кх3)У (^Х]КХ2КХ3)У (^Х()К^Х2).
Или когда элиминируется импликант 13.
f(x0, Х2, Х2, х3) = (х0К-^Х1/Хх2)^(х0Кх2/^Х3)^(-^Xo^XjKx^(~^Х0/^Х2).
‘ 8.2. Минимизация KKNF
Метод минимизации KKNF основывается на использовании
макстермов. Вместо единиц следует рассматривать нули. В аналогичном
приведенному выше примере в диаграмму Карно-Вейча вносятся макстермы
(рис. 8.4).
Рис. 8.4. Диаграмма Карно-Вейча с макстермами для функции из таблицы 8.2
Действуя по тем же правилам, что и при определении KDNF, отметим
области полей с 0 (рис. 8.4), которые представляют собой первичные
импликанты канонической конъюнктивной нормальной формы (KKNF). Они
представлены дизъюнкциями входных переменных, которые вне данных.
областей выдают значения функции, равные 1:
область 1	It = XoV-'X2Vxj,
область 2	I2 - ^Хо^Х2,
область 3	h = х^--х2\х3.
область 4	1.1 = ^х0У^х2Ух3,
область 5	IS == Хо^'Ху-'Хз.
Минимальную форму KKNF можно получить путем применения
основных импликантов и импликанта Л (Л элиминируем):
f(X3, Х2, Х1, Хо) - (Хо'^~~‘Х2УХз)/\(~'Хо^Х2)/\(~'Х]У~'Х2УХз)/\(x0V-,x7V_,x2).
Вторую из возможных KKNF можно получить, элиминируя //
f(x3, Х2, Х1, Хо) = (ХоУ-'Х2Ух})/\(-'ХоУХ2)^(^ХоУ	XqN^Xi^X2).
8.3. Диаграммы Карно-Вейча для двух и трех
входных переменных. Не полностью заданные
функции
На рис. 8.5 показаны диаграммы для 2 и 3 входных переменных.
Порядок их составления показан с внесенными десятичными эквивалентами.
Диаграммы Карно-Вейча более чем с пятью входными переменными
применяются крайне редко, поскольку они не наглядны.
111
Рис. 8.5. Диаграммы Карно-Вейча для 2 и 3 входных переменных
Иногда функция задается не полностью. В этом случае некоторые
значения функций могут быть выбраны произвольно. В диаграмме Карно-
Вейча они маркируются буквой d (don’t care - несущественно). Эти «don't
гаге»-термы могут быть использованы для минимизации функции. В
следующем примере (рис. 8.6) приведена функция, заданная ее диаграммой
Карно-Вейча
Рис. 8.6. Пример не полностью заданной функции
Теперь первичные импликанты при условии включения полей вида d,
могут быть выделены так, чтобы можно было обрабатывать максимально
возможные области. При этом полям вида d могут быть опредлены значения
О или 1. Теперь образуем области с 1 (рис. 8.7).
С]:.
d
1 1
1 1
Рис. 8.7. Области, образованные на диаграмме Карно-Вейча для не полностью заданной
функции
Отсюда для минимизированной формы получаем:
f(x2, хь Х0) = Х0 ~~'X2VX].
Без применения термов типа don’t саге, т.е. cd = О, получили бы такую
минимизированную форму:
f(x3, X], Х0) - Х0 ~'Х] -,X2V-'X0Xl ^XiVXqXj Х2.
Следовательно, с помощью термов вида don’t саге функцию можно
представить более просто.
8.4.Воздействие времени задержки на
логические схемы
При анализе работы логических элементов обычно полагают, что время
задержки сигнала в них стремится к нулю (равно нулю). Это означает, что
выходные сигналы появляются немедленно (без задержки) после воздействия
на схему входных сигналов. В практических схемах задержка сигнала
неизбежна. Если принять, что время задержки вентиля конечно, на выходе
схемы могут появиться периодические ложные сигналы. Вероятность
появления ложных сигналов в логических схемах рассмотрим на примере
функции:
У = X] х0Ух2
которая реализуется логической схемой, показанной на рис. 8.8.
113
Рис. 8.8. Логическая схема с возможностью появления ложных сигналов
Пусть время задержки сигнала в инверторе равно t0. Если величины
времени задержки вентилей И равны между собой, то нет необходимости
учитывать их при рассмотрении времени задержки сигналов в И или ИЛИ
вентилях.
Временные зависимости сигналов x0(t), y}(t), y2(t) и y(t) показаны на
рис. 8.9.
y(t) f	to |<- t
Рис. 8.9. Временная зависимость сигналов в схеме, показанной на рисунке 8.8
Во временной зависимости выходного сигнала y(t) наблюдается провал
с длительностью to, который возникает из-за времени задержки в инверторе.
В идеальной схеме он бы не появился. Устранение ошибки можно провести с
помощью дополнительного логического элемента И, усложнив схему
Входными сигналами этого дополнительного элемента И будут xi(t) и x2(t).
Теперь логическая схема будет описываться функцией:
у = Xi x0Vx2-'Хо^Х] х3.
Глава 9. ТРИГГЕРЫ
Триггер представляет собой схему, полученную из логической схемы, у
которой хотя бы один из выходов соединен с входом (рис. 9.1). Эту
логическую схему обозначим как SN1. Триггеры называют также
последовательными схемами или конечными автоматами, так как память
этого устройства может охватить не бесконечно большое, а конечное число
тактов работы схемы.
Поведение триггера зависит как от значений входных переменных в
данный момент времени, так и от входных переменных х, в предыдущие
моменты времени. Поэтом триггер может хранить информацию. Хранящаяся
информация называется параметрами состояния и будет обозначать
параметры состояния через z,.
Рис. 9.1. Триггер, представляющий собой логическую схему с обратной связью через
элемент задержки
Для развязки входов и выходов триггеров необходимо введение
элемента задержки в цепь обратной связи. Вследствие задержки между
входом и выходом параметры состояния будем рассматривать в два
различных момента времени: т и лг+1.
9.1.	Принципиальные особенности структуры
триггеров
В триггер всегда входит логическая система SN1, которая имеет цепь
обратной связи с элементом, вносящим задержку. Но в схеме, изображенной
на рис. 9.1, отсутствует цепь выходного сигнала. В триггере, имеющем
выход, выходной сигнал реализуется через логическую схему SN2, сигналы
на входы которой могут быть поданы двумя способами (рис. 9.2):
-	в автомате Мура выходные переменные у вычисляются на основе
параметров состояния
-	в автомате Мили выходные переменные у определяются не только
параметрами состояния z\ но также и входными переменными х.
Логическая
схема SN2
Элемент
б
Рис.9.2. Автомат Мура (а); автомат Мили (б)

9.2.	Анализ работы RS-триггеров
В качестве примера рассмотрим работу триггера, собранного на
логических схемах НЕ-ИЛИ (NOR), который представляет собой логическую
схему с обратной связью (рис. 9.3).
Q; (-Q)
Qi (Q)
Рис. 9.3. RS-триггер на элементах NOR
Триггер имеет установочные входы S и R, т.е. входы, на которые
подаются запускающие сигналы. При подаче сигнала на S-вход (от англ, set -
устанавливать) триггер переходит в состояние, принимаемое за 1. При подаче
сигнала на R-вход (от англ, reset - сбрасывать) триггер переходит в
состояние 0. Триггер имеет два выхода, один из которых обозначен через Qb
часто обозначающийся как Q, а второй Q2 может обозначаться как
инвертирующий выход "Q.
Для того, чтобы разобраться в работе схемы, начнем со случая S - 1, R
= 0. В этом случае сигнал на выходе верхнего NOR-вентиля имеет значение
Q2 = 0. Сигналы на обоих входах нижнего NOR-вентиля имеют значения 0,
так что Qi = 1. Установка триггера произведена. Внесем результат в таблицу
9.1, которая состоит из двух форм таблицы истинности для RS-триггера,
собранного на вентилях НЕ-ИЛИ.
Таблица 9.1
Две формы таблицы истинности RS-триттера на вентилях НЕ-ИЛИ
S	R	Q”*’	-Qm+1
0	0	Qm	-Qm
0	1	0	1
1	0	1	0
1	1 		—	—
5	R	i s i	Qm>1
0	0	0	0
0	0	1	i
0.	1	0	0
0	1	1	0
1	0	0	1
1	0	I	1
1	1	0	—
1	1	1	—
В противоположном случае, когда S = О, R = 1, вследствие симметрии
устанавливаются значения Q1 = 0 и Q2 = 1. Триггер установлен в исходное
состояние.
Рассмотрим вариант, когда S = О, R = 0. В этом случае поведение
триггера будет определяться предыдущим состоянием. Если выходной
сигнал Qi = 1, то входной сигнал верхнего вентиля равен 1 и сохраняется Q2
= 0. Сохраняется также Q1 - 1, так как сигналы на обоих входах этого
вентиля имеют значение 0. Данное состояние стабильно и поэтому
удерживается. Если на выходе имеем Q2 = I, из соображений симметрии
получим, что удерживаются Qi = 0 и Q2 = 1. Поэтому в таблицу 9.1 вносится
информация о том, что предыдущее состояние запоминается (Qm - Qm'7).
В соответствии с вариантом S = 1, R = 1 оба выхода устанавливаются
на 0. Этот вариант исключается, так как выходы не будут взаимно
инверсными.
Указанные в табл. 9.1 формы представления различаются значениями,
которые имеют выходные сигналы Q и 'Q в моменты времени т и т +1.
RS-триггер может быть сконструирован из NAND- или NOR-вентилей.
RS-триггер с NAN D-вентилями можно рассматривать как триггер,
работающий с отрицательной логикой (рис. 9.4).
S R	Т (
)3 >R	Т. <
5	R	Q,tt+1	-Qm+J
0	0	Qm	-Q'"
0	1	0	1
1	0	1	0
1	1	—	—
i 1 L				-Qm+'
0	o		—
0	1	1	0
1	0	0	1
1	1	Q'"	-Qm
Рис. 9.4. RS-триггер с NOR- (слева) и NAND-вентилвми (справа). Сверху вниз:.
структурная схема; условное обозначение RS-триггера; таблица истинности
Опасным для работы RS-триггеров является то, что появление помех в
виде импульсов с очень малой длительностью на входах S и R ведет к
ошибочным установке и возврату в исходное состояние триггера. В
значительной мере ослабить влияние помех на асинхронные триггеры
позволила схема RS-триггера, управляемая дополнительным тактовым
сигналом С (clock), ограничивающим время, в течение которого входы
активны (способны переключать триггер). Схема RS-триггера с тактовым
входом (синхронный триггер) показана на рис. 9.5. Хотя этот триггер
составлен из NAND-вентилей, он работает с положительной логикой (так как
на его входах имеются инверторы в виде вентилей НЕ-И). В RS-триггере с
тактовым входом также нельзя избежать запрещенного состояния.
S с R	Т (
б
Q
-Q
S	R	с	е*'	
0	0	1	Qm	-Q"'
0	1	1	0	1
1	0	1	1	0
1	1	1		
d	d	0	Qm	-Qm
Рис. 9.5. RS-триггер с тактовым входом: а - структурная схема; б - условное
обозначение; в - таблица истинности
Теперь имеется возможность избежать действия помех на входах S и R
в интервале времени, в котором С - 0. Триггер может быть запущен только
при положительном тактовом импульсе (рис. 9.5).
9.3.	D-триггер
Для того чтобы обойти недостаток RS-триггера, заключающийся в
наличии запрещенного входного состояния (S - 1, R - 1) применяют другие
триггеры. Одним из важнейших является D-триггер (рис. 9.6).
D
Q
-Q
a
6
Q
-Q
D	С	Q^1	-Ю”*1
0	1	0	1
1	1	i	0
d	0	Q'"	-Qra
в
Рис. 9.6. D-триггер: а струюурная схема; б - условное обозначение; в - таблица
истинности
121
D-триггер образован RS-триггером с управлением тактовым
импульсом, в котором для нового входа (D) установлено, что D = S = ^R.
Благодаря этому исчезает запрещенное состояние.
На рис. 9 .7 показана временная диаграмма работы D-триггера.
Рис. 9.7. Временная диаграмма работы D-триггера
Из временной диаграммы видно, что значение сигнала на выходе Q
такого триггера в такт t+1 равно значению сигнала на входе D в предыдущем
такте t. Таким образом выходной сигнал передается на выход с задержкой на
один такт, т.е. Qn; = D'. Поэтому D-триггер еще называют триггером
задержки (D - от англ, delay).
9.4.	JK-триггер
JК-триггер обладает большими функциональными возможностями и
является основным триггером цифровой электроники. Данный триггер может
быть образован на основе RS-триггера путем подачи обратной связи с
выходов Q H 'Q на входы R и S (рис. 9.8).
12.2
Рис. 9.8. JK-триггер: а - структурная схема, б - условное обозначение; в - таблица
истинности
Из таблицы последовательности состояний видно, что Ж-триггер ведет
себя как RS-триггер и не имеет запрещенных комбинаций на входах триггера
(из-за наличия цепей обратной связи с выходов Q и ->Q). Но если J = К = 1, то
выходной сигнал изменяется при каждом тактовом импульсе, что широко
используется при конструировании делителей частоты и цифровых
счетчиков на основе JK-триггеров.
123
Из JK-триггера образован Т-триггер (рис. 9.9) путем введения нового
входа Т, связанного с обоими входами JK-триггера: Т = J = К. Вход Т
называют счетным входом триггера. При подаче на триггер первого
единичного сигнала он устанавливается в единицу, при подаче второго - в
ноль, третьего - опять в единицу и т.д. Таким образом, изменение выходного
сигнала происходит с частотой вдвое меньшей, чем входного (рис. 9.9, б).
Т-триггеры используются для синтеза двоичных счетчиков, в которых
каждый триггер соответствует одному двоичному разряду. При этом в
режиме счета импульсов если на вход Т подается импульсная
последовательность, то на вход С подается высокий уровень С = 1. При Т = 1
импульсную последовательность можно подавать на вход С.
Рис. 9.9. Т-триггер: а - включение входов J и К для образования Т-трштера; б - временная
диаграмма его работы в режиме счета импульсов
Глава 10. СИНХРОННЫЕ ДРАЙВЕРЫ
Логические элементы и триггеры широко используются для создания
автоматизированных устройств - синхронных драйверов.
Рис. 10.1. Синхронный драйвер Мили с тактовым входом С
Синхронный драйвер (управляющая схема, запускающая схема,
автомат) может быть синтезирован на основе автоматов Мили или Мура
путем встраивания в цепь обратной связи буферных запоминающих блоков,
управляемых тактовым сигналом С (clock). Синхронный драйвер Миди с
тактовым входом С показан на рис. 10.1. Преимущество синхронного
драйвера заключается в том, что выходной сигнал логической схемы влияет
на поведение драйвера только при действии на входе С короткого импульса.
Поэтому здесь не является существенным риск ложного срабатывания.
Синтез драйверов рассмотрим на примере разработки синхронного
драйвера: необходимо спроектировать управляющую схему (драйвер) с
четырьмя состояниями, включающую и выключающую три электромотора.
Драйвер должен быть сконструирован на основе JK-триггеров. Поведение
схемы должно зависеть от входного сигнала т. При тт - 0 должны
периодически пробегаться четыре состояния и электромоторы должны
включаться в разных вариантах при каждом из этих состояний в
соответствии с табл. 10.1.
Таблица 10.1
Управление электромоторами Мь М2, М3 в четырех состояниях при т*** = 0
	Электромотор Mt	Электромотор М2	Электромотор М3
 Состояние 1	включено	включено	включено
Состояние 2	выключено	включено	включено
Состояние 3	выключено	включено	выключено
Состояние 4	включено	включено	выключено
При величине входного сигнала тт = I драйвер должен перейти в
состояние 1. Драйвер должен оставаться в этом состоянии до тех пор, пока
тт = 1. Электромоторы при этом должны быть выключены, так как сигнал
тт = 1 является сигналом аварийного выключения.
Теперь необходимо построить диаграмму состояний, начиная с первого
состояния, когда все электромоторы включены (рис. 10.2). При тт = 0
драйвер пробегает все состояния по порядку.
Рис. 10.2. Диаграмма состояний при управлении электромоторами (индексация:
при включенном электромоторе М = 1, при выключенном М = 0)
В соответствии с табл. 10.1 значения трех выходных сигналов
отделяются наклонной чертой от тт. Если тт - 1, логическая схема
переходит в состояние 1 и остается в нем пока тт = 1. При этом три
выходных сигнала должны быть равны нулю Mj = 0, М2 - 0, М3 - 0, т е. все
электромоторы должны быть выключены.
Из диаграммы состояний следует, что речь идет об автомате Мили, так
как величины выходных переменных (М) зависят от величины входной
переменной тт В диаграмме состояний это четко показано с помощью двух
различных путей для тт - 1 и тт - 0, которые с различными выходными
величинами ведут из состояния 4 в состояние 1. В состоянии 1 имеет место
так называемое рефлексивное состояние, которое удерживается, пока тт - 1.
. Структурная схема проектируемого драйвера управления представляет
собой автомат Мили с входным сигналом тт и выходным сигналом М
шириной 3 бита (рис. 10.3). Поскольку необходимо пробегать всего четыре
состояния, можно обойтись двумя Ж-триггерами.
Рис. 10.3. Структурная схема проектируемого драйвера
Теперь необходимо установить соответствие между значениями
логической переменной, хранящимися в Ж-триггерах, и четырьмя
состояниями драйвера. Установим произвольно последовательность кодовых
слов, т е проведем кодирование состояний. Для этого выбираем хранящиеся
в обоих ЛС-триггерах значения z, так, как это показано в таблице 10.2.
Таблица 10.2
Кодирование состояний
Состояние	Z1	Z0
1	0	0
2	0	1
3	1	1
4	1	0 1
При кодировании состояний лучше применять однокомпонентные
переходы (при переходе от одного состояния к другому изменяется только
одна переменная), так как это обычно ведет к более простой схеме
реализации (табл. 10.2).
Для реализации схемы драйвера необходимо спроектировать
логические схемы SN1 и SN2. Для этого сформируем таблицу, в которую
внесены выходные сигналы Мь М2, М3, предназначаемые для трех
электромоторов и последовательные состояния z™+1, z™+1, зависящие от
входных величин тт, z™ и z™ (табл. 10.3).
Таблица 10.3
Таблица состояний для управления электромоторами
	с	~7П	1 z0	f	zS*+1	Mi	M2	M3
0	0	0 1	°	1	i	1	1
0	0	1 1	1 1	1	0	1	1
0	1	0	0	0	1	1	0
0	1	1	1	0	0	1	0
1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0
1	1	0 1	0	0	0	0	0
1	1	1 1	0	0	.0	0	0 1
Теперь следует составить уравнения для входных сигналов JK-
триггеров, а именно для Л, Jo, Ко- Для этого надо отметить те значения J
и К, которые при данном значении переменной состояния zm необходимы
для получения желаемого состояния последовательности zm+1.
Если должно оставаться состояние zm - 0. этого можно достичь с
помощью установки J = 0 при произвольном К. Пусть К = 1 означает
«возврат в исходное состояние» и К - 0 - «запоминание». Оба значения
ведут к получению zm = 0. На основании таких размышлений составим
таблицу запуска JK-триггера в зависимости от старого и нового состояний
(табл. 10.4).
Таблица 10.4
Запуск JK-триггера в зависимости от старого и нового состояний
zm	zm+l	J	к	Описание
! о ! 1	1	0	0	d	Запоминание или возврат в исходное состояние
0	1	1	d	Смена или установка
1	0	d	1	Смена или установка
1	1	d	0	Запоминание или возврат в исходное состояние
На основании составленных таблиц разработаем KB-диаграмму для
нового состояния Zq14"1 . Данная KB-диаграмма должна быть разработана для
трех входных переменных (тт, z™, z™) с минимизацией KDNF.
129
Из KB-диаграммы для z™+1 находим:
.ТП+1 ___ —ТП -ТП
О — —IT —iZ-j .
Данному состоянию JK-триггера, когда z™ = 0 изменяется на Zq14-1 =
1, соответствует подача на ВХОД Л высокого уровня Jo = 1. Поэтому можно
записать:
Значения переменных, при которых z™+1 имеет состояние логической
единицы, находим из следующей КВ-диаграммы:
-т+1
Z1
Такой переброс триггера, когда z™ = О изменяется на состояние
z™ = 1, возможен при Л = 1, т е.:
h = ~lTmZ™ .
Однако переход JK-триггера из состояния z™ = 1 в состояние zf144 =
1 возможен при К/ = 0. Поэтому для определения значений Ко и Кt
воспользуемся методом минимизации KKNF, составим необходимые
диаграммы Карно-Вейча, из которых определим необходимые состояния
входов Ко и Ki. В итоге получим:
Ко = TmVzf = -i(-|Tm-izfl) = -i/0,
= r^vz”1 = -1(-1rmz^) = -n/j .
Теперь найдем значение выходных сигналов Мь М2, М3, которые
формирует логическая схема SN2. Составим KB-диаграмму каждому
выходному сигналу. Для Mi диаграмма Карно-Вейча будет иметь следующий
вид:
Из данной диаграммы находим:
Мг = -i^-iZq1 .
Аналогично определяем значения М2 и М3:
М2 = -1Тт,
M3 = -lTm-1z1m=/0.
Так как уравнения для Jo и М3 идентичны, поэтому для них необходимо
реализовать один соответствующий И-вентиль. Также целесообразно при
построении схемы использовать упрощения Kt - и Ко - ~\Jq-
. На основании проведенных расчетов составим схему управления
электромоторами (рис. 10.4).
131
Рис. 10.4. Схема управления электромоторами
В следующем примере необходимо разработать схему управления
светодиодами светофора, по которой циклически проходят сигналы красный
- красный и желтый (диоды светятся одновременно) - зеленый - желтый -
красный. Процесс переключения должен управляться тактовым сигналом.
Схема должна быть выполнена на D-триггерах в соответствии с рис. 10.5.
Схема управляет светодиодами напрямую, поэтому используются три D-
триггера. Речь идет об автомате Мура, в котором логическая схема SN2
упрощается до уровня соединений выходов триггеров со светодиодами.
Схема не имеет других входов, кроме тактового входа С.
Рис. 10.5. Структура драйвера у правления светодиодами
Диаграмма состояний схемы управления работой светофора
составляется с учетом того, что переходы между состояниями происходят
при каждом такте и входная переменная не является условием для подобного
перехода. Диаграмма, показанная на рис. 10.6, имеет круговой характер.
Рис. 10.6. Диаграмма состояний для схемы управления светофором (в кружках
13.
Таблица последовательности состояний (табл. 10.5) выведена из
диаграммы состояний. В нее внесены только четыре состояния согласно
диаграмме.
Для разработки логической схемы, выдающей запускающие сигналы
для трех D-триггеров, разработаем на основе табл. 10.5 (последовательности
состояний) три KB-диаграммы. При этом учтем, что в D-триггере (триггер с
задержкой) значение, которое присутствует на D-входе, запоминается как
следующее состояние:
Dt = z^+1
те.
D — _тп+1 г» _ _т+1 г» _ _тп+1
z - zz » ui ~ zi • ио ~ zo
Таблица 10.5
Таблица последовательности состояний схемы управления светофором
-т z2	_т Z1	_т z0		~7П+1 z2	zm+l	_т+1 z0
1	0	0		1	1	° 1
1	1	0		0	0	1 ।
0	0	1		0	1	° 1
0	1	i	j 11	О i! 1			0	° I
. Теперь составим KB-диаграммы для минимизации логической схемы
(рис. 10.7).
Рис. 10.7. КВ-диаграммы для минимизации логической схемы
Из	диаграммы Карно-Вейча выводим уравнения для запускающих
сигналов:	D2 = z™1 = izr-iz?1 V-nzf-iz™ Di = zf+1 = -iZj1, n —	_ „m„m ~ z0	— z2 
На основании полученных уравнений составляем схему управления
светофором (рис. 10.8).
135
Рис. 10.8. Схема управления светофором
Глава 11. ЦИФРОВЫЕ СЧЕТЧИКИ
Цифровым счетчиком называется узел для подсчета числа входных
сигналов и хранения двоичного кода числа подсчитанных сигналов.
Счетчики - это конечные автоматы, внутреннее состояние которых
определяется только количеством сигналов «1», пришедших на вход.
Сигналы «0 » не изменяют их внутреннего состояния.
Цифровые счетчики делятся на суммирующие, вычитающие и
реверсивные, те. позволяющие как прибавлять, так и вычитать очередную
пришедшую на вход единицу.
Рассмотрим работу трех разрядного двоичного счетчика (двоичный
счетчик по модулю 8), выполненного на JK-трштерах (рис. 11.1).
Рис. 11.1. Двоичный счетчик по модулю 8, состоящий из трех JK-триггеров
На J- и К- входы JK-триггеров подается логическая единица, а входная
импульсная последовательность поступает на вход синхронизации С первого
триггера. В исходном состоянии на выходах Qo, Qi и Q2 логические нули.
Временная диаграмма работы цифрового счетчика показана на рис. 11.2.
Рис. 11.2. Временная диаграмма работы двоичного счетчика по модулю 8
13
В соответствии с принципом действия JK-триггера первый импульс
записывается в ведущий триггер, а по его окончании логическая единица
появляется на входе С ведомого триггера. Второй импульс изменяет
состояние выхода Qo первого триггера на нулевое. В этот момент на выходе
второго триггера Qi появится логическая 1. Четвертый импульс во второй раз
с начала счета восстановит нулевое состояние выхода первого триггера и
первый раз - второго При этом на выходе третьего триггера появится
логическая 1. Далее можно показать, что восьмой импульс восстановит
нулевое состояние выходов всех триггеров. Логические состояния выходов
Qo, Qi, Q2 можно рассматривать как трехразрядное двоичное число, причем
выход Qo - младший разряд, а выход Q2 - старший разряд. Как видно из
диаграммы, схема может быть использована в качестве делителя частоты.
11.1. Счетчик по модулю 6
Счетчик по модулю 6 можно получить путем введения в схему
цифрового счетчика по модулю 8 дополнительных логических элементов
(расширение схемы). Для этого необходимы JK-триггеры, имеющие
дополнительный вход R, который обеспечивает установку триггера в
исходное состояние (сбрасывает записанную в триггер информацию).
Триггеры должны установиться в исходное состояние тогда, когда будет
достигнут результат счета 6(110).
Считывание производится с помощью подключения вентиля И к
выходам Qi и Q2 (рис. 11.3).
Рис. 11.3. Двоичный счетчик по модулю 6
Рис. 11.4. Временная диаграмма двоичного счетчика по модулю 6
В счетчике по модулю 6 не должен выдаваться результат 110, что и
показано на временной диаграмме (рис. 11.4).
11.2. Обратный и реверсивный счетчики
Если счетчик должен считать в обратном направлении, то ко входам
следующих ступеней счета должны быть подключены не выходы Q,
триггеров, а инвертирующие выходы ^Q, (рис. 11.5).
Рис. 11.5. Обратный счетчик по модулю 8
139
При появлении падающего фронта входного сигнала первый триггер
переключается, и его выход переходит в состояние высокого уровня -
логическая единица Последующие триггеры в идеальном случае
переключатся одновременно (рис. 11.6).
Рис. 11.6. Временная диаграмма обратного счетчика по модулю 8
Схема реверсивного счетчика должна работать в двух режимах:
суммирующем и вычитающем. Чтобы сделать счетчик реверсивным,
необходимо обеспечить подачу на входы последующих триггеров импульсов
либо с прямого, либо с инверсного выхода предыдущего триггера в
зависимости от управляющего сигнала. Это можно сделать с помощью схемы
И-ИЛИ (рис. 11.7).
прямой счет
обратный счет
Рис. 11.7. Реализация реверсивного счетчика с использованием схем И-ИЛИ для
межразрядных связей
Глава 12. РЕГИСТРЫ
Регистром называют устройство, осуществляющее прием, хранение и
выдачу двоичных чисел в определенном коде. В отличие от запоминающих
устройств в регистрах информация хранится не более нескольких тактов.
Запоминающими элементами в регистрах служат триггеры, число которых
равно числу разрядов хранимых чисел. Схемы регистров служат для ввода и
вывода хранимых чисел, преобразования их кодов, сдвига кодов на то или
иное число разрядов.
Регистры подразделяют на параллельные (регистры памяти) и
последовательные (регистры сдвига). В регистрах памяти числа вводят и
выводят в параллельном коде, в регистрах сдвига - в последовательном
(разряд за разрядом). Поэтому в регистрах памяти число вводится
(выводится) за один такт, а в регистрах сдвига - за и тактов, где п -
разрядность чисел. В последовательном регистре при каждом сдвигающем
(синхронизирующем) импульсе происходит сдвиг кода. хранимого числа
влево или вправо на один разряд. На рис 12.1 показана последовательность
состояний при записи числа 1011 в сдвиговый регистр.
.141
О
О
Рис. 12.1. Пример записи двоичного числа 1011 в сдвиговый регистр
О
о
о
о
12.1, Трехразрядный параллельный регистр
Схема трехразрядного Параллельного регистра показана на рис. 12.2
ииколы
вхп.чм
Рис. 12.2. Трехразрядный параллельный регистр
Перед записью двоичного числа все триггеры переводятся в нулевое
состояние подачей на входы R логической 1 («установка 0»), Затем, подав на
шину «запись» логическую 1, записывают поразрядно поданное на входы число
в соответствующие триггеры. Для считывания числа логическую 1 подают на
выходные схемы «И», вследствие чего записанное в регистр число появляется
на выходах (одновременно). Параллельные регистры лишь хранят
информацию, поэтому их называют также регистрами памяти.
12.2. Четырехразрядный последовательный
регистр на ЛСтриггерах
Последовательные (сдвигающие) регистры представляют собой цепочку
триггеров, связанных цепями переноса. Рассмотрим запись в четырехразрядный
сдвиговый регистр (рис. 12.2) двоичного числа 10102 - 1010.
Рис. 12.3. Четырехразрядный последовательный регистр на JK-триггерах
Запись начинается с младшего разряда, т е. на входе регистра первым
появляется логический 0. Одновременно должен появиться тактовый импульс
на входе С. Этими сигналами первый триггер переводится в нулевое состояние,
причем его предшествующее состояние не имеет значения.
Следующий сигнал - логическая 1 - появится на входе регистра
одновременно с очередным тактовым импульсом. Состояние первого триггера
изменится на единичное, а состояние его выхода в течение предыдущего такта
перепишется во второй триггер и т.д. Таким образом, за четыре такта все число
будет записано в регистр. Это число может быть выведено из регистра как в
параллельном коде (с прямых выходов триггеров Qo, Qi, Q2, Q3), так и в
последовательном (за четыре тактовых импульса с выхода Qo триггера
младшего разряда). Поэтому последовательный регистр может использоваться
для преобразования последовательного кода в параллельный.
143
Принцип построения последовательного регистра используется в
регистрах сдвига, с помощью которых выполняют умножение двоичных чисел.
Рассмотрим, в качестве примера, умножение двоичных чисел 1012= 510 и 1102 =
610. Сначала выполним операцию умножения обычным способом:
х
по
ООО
101
101
11110= 301о
Как видно из этого примера, операция умножения сводится к сложению
двоичных чисел, полученных из множимого путем его сдвига влево в
соответствие с распределением значащих разрядов в множителе.
Сдвиг двоичных слагаемых выполняется в последовательных регистрах,
откуда они поступают в сумматор для поразрядного сложения. В результате на
выходе сумматора появляется двоичное число, представляющее собой
произведение двух двоичных чисел.
Существуют реверсивные регистры сдвига, в которых направление
сдвига выбирается в зависимости от решаемой задачи. Следует помнить, что
сдвиг двоичного числа на один разряд влево (в сторону старших разрядов)
соответствует его умножению на 2, а вправо (в сторону младших разрядов) -
его делению на 2.
Глава 13. МУЛЬТИПЛЕКСОРЫ,
ДЕМУЛЬТИПЛЕКСОРЫ И ПРЕОБРАЗОВАТЕЛИ
КОДА (ШИФРАТОРЫ, ДЕШИФРАТОРЫ)
В общем случае на вход цифрового устройства поступает множество
двоичных переменных X (х7, х2_х„), а с выхода снимается также множество
двоичных переменных Y (у}, у2,	. ут)- При этом устройство реализует
заданную логическую функцию между входными и выходными переменными,
что определяет деление цифровых устройств на комбинационные * и
последовательные.
В комбинационных устройствах значения Y в течение каждого такта
определяются значениями X только в этот же такт (рис. 13.1, а). Такие
устройства состоят только из логических элементов (И, ИЛИ, НЕ, ...). В
последовательных устройствах значения Y определяются значениями X как в
течение рассматриваемого такта, так и существовавшими значениями X в
предыдущие такты Для этого в последовательных устройствах, кроме
логических элементов, должны быть еще и запоминающие элементы
(рис. 13.1, б). При этом память устройства может охватывать не бесконечно
большое, а конечное число тактов. Поэтому цифровые устройства с памятью
называют конечными автоматами, которыми являются все компьютеры.
Рис. 13.1. Комбинационное (а), и последовательное (б) цифровые устройства
В последовательных устройствах выходные переменные Y зависят не
только от входных сигналов X, но и от сигналов элементов памяти,
поступающих на комбинационное устройство в этот же такт. При анализе
145
работы последовательное устройство всегда можно разделить на
комбинационную часть и элементы памяти.
Рассмотрим подробно комбинационные устройства, выходные сигналы
которых зависят только от текущего значения входных сигналов. К основным
комбинационным устройствам относятся дешифраторы и шифраторы
(преобразователи кода), мультиплексоры и демультиплексоры
(распределители).
13.1.	Дешифраторы
Дешифратор (decoder) - это комбинационное устройство, позволяющее
распознавать числа, представленные позиционным п-разрядным кодом. Если на
входе дешифратора имеется п-разрядный двоичный код, то на его выходе будет
код «1» из «N». В кодовой комбинации этого кода только одна позиция будет
занята единицей, а все остальные нулевые. Например, код «1 из N»,
содержащий кодовые комбинации будет представлен следующим образом:
10	0	0
0	10	0
0	0	10
0	0	0	1
Такой код называют унитарным (единственным), поэтому дешифратор
является преобразователем позиционного двоичного кода в унитарный.
Дешифраторы применяют для расшифровки адресов ячеек
запоминающих устройств, высвечивания букв и цифр на мониторах,
индикаторах и т.д.
Рассмотрим реализацию дешифраторов на примере дешифратора
трехразрядных чисел, таблица истинности которого представлена в табл. 13.1.
кян
Таблица 13.1
Таблица истинности дешифратора трехразрядных чисел
Номера наборов	Входы			Выходы							
	х3	х2	х2	Уо	У1	У2	Уз	У-4	л	Уб	У?
0	0 ....	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
2	0	1	0	0	0	1	0	0	0	0	0
3	0	1	1	0	0	0	1	0	0	0	0
4	1	0	0	0	0	0	0	1	0	0	0
5	1	0	1	0	0	0	0	0	1	0	0
6	1	1	0	0	0	0	0	0	0	1	0
7	1	1	1	0	0	0	0	0	0	0	1
Как видно из табл. 13.1, каждый выход у, равен единице только на
одном наборе, поэтому работа дешифратора описывается восьмью функциями -
по числу выходов дешифратора, каждая из которых является конъюнкцией
(логическим И) трех аргументов:
Уо=	у>1= -'x3-,x2Xi;	у2- -‘x3x2~‘Xi;	у3= ~1х3х3х1;
у4^ x^Xj-'Xj: у5= х3-хх2х};	у6= х3х3-'х1;	у7= х3х3Х].
Схема трехразрядного дешифратора показана на рис 13.2, а. Для
реализации этой схемы необходимы трехвходовые логические элементы И. Так
как на их входах присутствуют как прямые значения аргументов, так и
инверсные, в схеме дешифратора необходимы три инвертора.
Часто дешифраторы выполняют с управляемой синхронизаций, при
которой дешифрация кода будет произведена во . время подачи
синхронизирующего импульса, поступившего на вход С, лишь при условии, что
на вход EN подали разрешающий единичный сигнал (рис. 13.2, б).
14
Рис. 13.2. Дешифратор натри входа: а логическая схема; б - условное
обозначение дешифратора с входами синхронизации и разрешения
1	DC	0
2		1 2
4		3
С		4
		5
		6
EN		7
б
13.2.	Шифраторы
Шифратор (coder) - это комбинационное устройство, выполняющее
функции обратные дешифратору. При подаче сигнала на один из его входов
(унитарный код) на выходе должен образоваться соответствующий двоичный
код.
Если число входов шифратора равно 2П, то число выходов должно быть
равным п, т.е. числу разрядов двоичного кода, которым можно закодировать 2П
ситуаций.
Рассмотрим принцип работы схемы шифратора при л = 3. таблица
истинности которого приведена в табл. 13.2.
Работа шифратора описывается тремя функциями у3, у2, у3, каждая из
которых равна 1 на четырех наборах (номер набора соответствует номеру входа
с десятичной индексацией). KDNF функций выхода равны:
y7 ~ X/VxjVxjVx?;
У2г= x3Vx3Vx6Vx7;
Уз = х4Ух5Ух6Ух7.
Эти три функции реализуются тремя логическими элементами ИЛИ с
четырьмя входами, на выходах которых формируется трехразрядный двоичшяй
код (рис 13.3). При этом аргумент х0 не входит ни в одну из логических
функций и шина х0 остается незадействованной. Действительно, входному
сигналу Хо ррлжеа соответствовать код «ООО»,
Таблица 13.2
Таблица истинности шифратора при п = 3
Входы X	Выходы			Входы X 	 	 _	Выходы		
	Уз		У1		Уз	У2	Уз
0	0	0	0	4	1	0	0
1	0	0	1	5	1	0	1
2	0	1	0	6	1	1	0
з »Ч> ,Г»ДО	ДО ддодош»	0	1	1	7	1	1	1
который все равно будет на выходе шифратора, если все остальные аргументы
равны нулю.
Рис. 13.3. Шифратор
13.3.	Мультиплексоры
Мультиплексор - это устройство, подключающее единственный
выходной канал к одному из входов в зависимости от управляющего сигнала,
заданного двоичным кодом. Другими словами, мультиплексор позволяет
производить прием сигналов с различных направлений.
Разрядность п управляющего сигнала определяет количество входов 2", с
которых мультиплексор позволяет осуществлять прием информации.
На рис. 13.4 приведена структурная схема мультиплексора на четыре
входа х0 - Хз, управляемая двухразрядным кодом - адресом выбираемого
входа.
Управляющий сигнал, распознаваемый дешифратором, формирует
единичный сигнал на одном из его выходов, который, поступая на нижний вход
одной из схем И, пропускает на выход у (через вентиль ИЛИ) импульсы с той
входной линии, которая подключена к верхнему входу данной схемы И.
Мультиплексор может быть синхронизирован подачей на логические элементы
И синхроимпульсов, как показано пунктиром на рис. 13.4, а. Условное
обозначение мультиплексора на четыре входа приведено на рис. 13.4, б.
Рис. 13.4. Мультиплексор: а - структурная схема; б - условное обозначение
13.4.	Распределители (демультиплексоры)
Распределитель - это устройство, передающее импульс, поступающий на
его вход х, на один из выходов в зависимости от управляющего сигнала,
заданного двоичным кодом. Распределитель решает задачу обратную
мультиплексору и выполняется на основе дешифратора и логических вентилей
И (рис. 13.5).
Рис. 13.5. Распределитель на восемь выходов
Управляющий сигнал УС в виде параллельного двоичного кода
подается на входы дешифратора, выходы которого соединены с нижними
входами логических вентилей И, составляющих выходную часть схемы. На
входах С и EN поддерживается логическая единица. На верхние входы
логических вентилей И поступает входной импульс, который пройдет лишь
через тот вентиль И, на который от дешифратора подается разрешающий
единичный сигнал. Пусть, например, единичный сигнал поддерживается на
выходе 0 дешифратора. Тогда импульсы линии х будут передаваться через
верхний вентиль И на выходу’/. Если управляющий код изменится и единичный
сигнал появится, например, на выходе 7 дешифратора, то входные импульсы х
будут передаваться через нижнюю схему И на выход 8 распределителя.
Распределитель может также быть выполнен синхронным. Для этого
могут быть использованы средние входы логических элементов И, на которые
подаются сигналы синхронизации С.
Глава 14. АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА
14.1. Сумматоры
Все многообразие математических операций можно свести к
единственной операции сложения прямых и обратных кодов чисел, сдвинутых
вправо или влево на то или иное число разрядов. Поэтому одним из основных
узлов вычислительных устройств является сумматор (SM). Любые сумматоры
многоразрядных чисел могут быть построены на основе одноразрядного
сумматора.
Для того, чтобы понять, как работает сумматор, необходимо вспомнить
правила сложения:
О
0
О
1
О
1
О
1
1
+ 1
переносе 1
стхр-ций J —Q
разряд
Рассмотрим таблицу истинности сложения двух одноразрядных
двоичных чисел (табл. 14.1).
Таблица 14.1
Таблица истинности сложения двух одноразрядных чисел
Входы		Выходы	
а	ь	S	с
0	0	0	0
i	о	"1	0
0	1	1	0
1	1	0	1
Как видно из табл. 14.1. столбец суммы S совпадает со столбцом
выхода в таблице истинности для логического элемента исключающее ИЛИ.
Столбец переноса С совпадает со столбцом выхода в таблице истинности для
логического элемента И. Соединив параллельно входы этих элементов получим
простейшую схему полусумматора, поскольку эта цепь не учитывает переносы
из младших разрядов (рис. 14.1).
Рис. 14.1. Схема полусумматора
Сумматор, учитывающий перенос, называется полным сумматором.
Он имеет три входа и два выхода для суммы и переноса в- старший разряд.
Ниже приведена таблица истинности (табл. 14.2) для полного сумматора.
Таблица 14.2
Таблица истинности для полного сумматора
| Перенос из | предыдущего | разряда С,	Слагаемое		Сумма S,	Перенос в старший разряд С,+1
	а,	ь.		
! о	0	0	0	0
1	0 i	0	1	1	°
1 °	1	0	1	°
°	1	1	0	1
1	0	0	1	О' 1
Г 1	0	1	0	1
1	1	0	0	1 1
1	1 .L.. ..	. .	1	1	1	1
На рис. 14.2 приведена схема полного сумматора, составленная из
двух полусумматоров, которая выполняет сложение трех одноразрядных чисел
- двух слагаемых аь Ь, и перенос С, из предыдущего разряда. На выходе
получаем сумму S и сигнал переноса в старший разряд С'Л
Рис. 14.2. Полный сумматор: а - структурная схема; б - условное обозначение
Для сложения многоразрядных двоичных чисел применяют
многоразрядные последовательные и параллельные сумматоры.
Последовательный сумматор (рис. 14.3) состоит из одноразрядного
сумматора, на входы которого из сдвигающих регистров, хранящих слагаемые
А и В, подаются по тактам разряд за разрядом коды этих чисел, начиная с
младшего разряда. Если время элемента задержки равно одному такту
(например, в цепи задержки использован D-триттер), то сигнал переноса от
предыдущего разряда, сформированный в предыдущем такте, поступит на
нижний вход сумматора только в следующем такте, когда на входы а и b будут
поданы значения следующего разряда слагаемых.
Рис. 14.3. Последовательный многоразрядный сумматор
воин
В результате на выходе S разряд за разрядом будет формироваться
двоичное число, равное сумме чисел А и В, которое будет восприниматься
сдвигающим регистром суммы.
Недостатком последовательного сумматора является то, что выполнение
операции сложения растягивается на множество тактов, которое тем больше,
чем больше разрядность чисел. Значительно меньшее время выполнения
операции имеет параллельный сумматор. В этом устройстве операция
сложения производится одновременно во всех разрядах чисел А и В,
поступающих в параллельном коде (одновременно на все входы сумматоров).
Для этого схему составляют из п одноразрядных сумматоров, соединяя выход
переноса z-го разряда со входом переноса соседнего (й 7)-го разряда (рис. 14.4).
Рис. 14.4. Параллельный сумматор с последовательным переносом
Такой сумматор называется- сумматором с последовательным переносом.
После того, как сформируется результат на выходах всех одноразрядных
сумматоров, он запоминается в параллельном регистре.
Для сравнения величин двух двоичных чисел используется устройство
называемое компаратором. Компаратор не только сравнивает два двоичных
числа, но и определяет какое из них больше, а какое меньше. Из таблицы
истинности для компаратора (табл. 14.3) следует, что когда оба сравниваемых
бита - одинаковы, на выходе компаратора появляется высокий уровень.
155
Таблица 14.3
Таблица истинности для компаратора
Входы		Выход j
А	в	Y
0	0	1
1	0 •	° 1
0	1	0
1	1	1
Столбец выхода представляет собой выход элемента исключающее ИЛИ
с инверсией - исключающее ИЛИ-HE. Логический элемент исключающее
ИЛИ-HE по существу является компаратором, так как на его выходе появляется
1 только тогда, когда на оба входа поданы одинаковые биты. Для сравнения
двоичных чисел, имеющих два разряда и более, необходимы дополнительные
элементы исключающее ИЛИ-HE. На рис. 14.5. изображена логическая схема
компаратора для сравнения двух 2-разрядных чисел.
Рис. 14.5. Компаратор для сравнения двух 2-разрядных чисел
Если числа равны, на выходе логического элемента И появляется
логическая 1, если нет - логический 0.
Глава 15. АРИФМЕТИКО-ЛОГИЧЕСКИЕ
УСТРОЙСТВА
Арифметико-логические устройства (АЛУ) выполняют арифметические и
логические операции над двумя числами. Основой АЛУ служит сумматор,
схема которого дополнена логикой, расширяющей функциональные
возможности АЛУ и обеспечивающей перестройку с одной операции на
другую.
Рассмотрим типовое АЛУ (рис. 15.1).
В данной интегральной схеме имеются входы чисел А и В, входы выбора
операций S, вход переноса С, из младшего разряда и вход М, сигнал которого
задает тип выполняемых операций: логические (М = 1) или арифметико-
логические (М - 0). Результат операции вырабатывается на выходах F. Выходы
G и Н используются для организации параллельных переносов при
наращивании разрядности обрабатываемых слов. Сигнал Со - выходной
перенос в старший разряд, а выход «А = В» - выход равный 1, при условии А -
В (выход компаратора).
157
Перечень выполняемых АЛУ операций дан в табл. 15.1.
Таблица 15.1
Перечень операций, выполняемых АЛУ
5	Логические ' функции	Арифметико- логические функции (М= 0)
0	А	л+с( ]
1	аув	А у В + Ct
2	Ав	АуВ + С,
3	д	1 + с,
4	АВ	А + АВ + Ci
5	В	АуВ + АВ + С,-
6	А©В	А + В + С,-
7	АВ	АВ + 1 + Ct
8	АУВ	A+AB< Ci
9	А ф В	А + в + с,
10	В	АуВ + АВ + С,
11	АВ	АВ + 1 + С,
12	1	А + А + С,
13	ау§	А у В + А+ Ci
14	АуВ	А у В + А + С,
15	А	А + 1 - С,
Для краткости числа S3, S2, Sb So представлены их десятичными
квивалентами. Все логические операции выполняются поразрядно, те. между
цноименными (/-ми) разрядами чисел А и В. Межразрядные переносы
158
возникают только в арифметических операциях. В арифметико-логических
операциях сначала выполняются логические операции, а затем полученные
коды складываются арифметически. Знак © обозначает логическую операцию
сумма «по модулю два».
При операциях над словами большой разрядности АЛУ соединяются друг
с другом с организацией переносов (с использованием сигналов G и Н).
Глава 16. ЗАПОМИНАЮЩИЕ УСТРОЙСТВА
Работа программно управляемых цифровых вычислительных устройств и
систем заключается в последовательном выполнении команд программы.
Поэтому для функционирования цифровых систем обработки информации
необходимы устройства, которые обеспечивают хранение программы работы,
исходных данных и результатов обработки.
Эти функции выполняют запоминающие устройства (ЗУ), важнейшими
параметрами которых янляются:
> Информационная емкость - максимально возможный объем хранимой
информации. Выражается в битах или словах (в частности, в байтах - 8
бит). Бит хранится запоминающим элементом (ЗЭ), а слово -
запоминающей ячейкой, т е. группой ЗЭ. Добавление к единице
измерения множителя «К»- (кило) означает умножение на 210 = 1024, а
множителя «М» (мега) - умножение на 220= 1048576.
> Организация ЗУ - определяет сколько слов и какой разрядности храпит
запоминающее устройство.
> Быстродействие (производительность) ЗУ - оценивают временем
считывания, записи и длительностью циклов чтения/записи. Время
считывания - интервал между моментами появления сигнала чтения и
слова на выходе ЗУ. Время записи - интервал после появления сигнала
записи, достаточный для установления запоминающей ячейки в
состояние, задаваемое входным словом.
159
Чтобы процессор мог однозначно выбрать нужную команду или данные,
он обращается к определенной ячейке ЗУ, которая имеет свой номер. Этот
номер называется адресом. Адрес ячейки передается по шине адреса А. Число
различных адресов, которые могут быть переданы по шине, содержащей п
проводников, равно:
W = 2”.
При этом самый младший адрес ячейки состоит из одних нулей А =
00...0, а самый старший-из одних единиц А = 11...1 = 2nl. Поэтому
нумерация ячеек начинается с нуля.
Рис. 16.1. Типичные сигналы ЗУ
Типичный набор сигналов полупроводникового ЗУ (рис. 16.1) включает
следующие сигналы:
•	А - адрес, разрядность которого п определяется максимально возможным
. числом хранимых в ЗУ слов.
•	CS (Chip Select) или СЕ (Chip Enable) - разрешает или запрещает работу
данной микросхемы.
•	R/W (Read/lVrite) - задает выполняемую операцию (1 -чтение, 0-запись).
•	DI (Data Input) и DO (Data Output) - шины входных и выходных данных.
•	ОЕ (Output Enable) - осуществляет управление выходными буферными
каскадами. Чтобы интегральная микросхема на нагружала выходные
линии, ее выходные каскады, кроме обычных состояний логическая 1 или
логический 0, имеют еще третье состояние - высокого выходного
сопротивления, эквивалентного отключению интегральной микросхемы
от шины данных. Вход ОЕ обеспечивает перевод выходных буферных
каскадов в третье состояние (на рис. 16.1 показано -/-).

Адресные запоминающие устройства делятся на:
Л4Л/ (Random Access Memory) - ОЗУ (оперативное ЗУ), которые хранят
данные, участвующие в обмене при исполнении текущей программы, которые
могут быть изменены в произвольный момент времени;
ROM (Read Only Memory) - ПЗУ (постоянное ЗУ). В процессе работы
вычислительного устройства содержимое ПЗУ не изменяется. Процессор
вычислительного устройства из этой памяти может лишь прочитать данные или
очередные команды программы. Информация в микросхему ЗУ заносится либо
в процессе ее производства, либо пользователем в специальном режиме
программирования. Заложенные в ПЗУ данные являются энергонезависимыми.
Обычно в ROM отдельные ячейки ЗУ расположены в виде матрицы. Ячейки ЗУ
лежат в точках пересечения линий. К ним обращаются, подав на линии
необходимые напряжения.
Структура адресных ЗУ
В адресных ЗУ можно выделить две основные функциональные части:
матрицу запоминающих элементов, обеспечивающую хранение данных, и
схему выборки, обеспечивающую запись или считывание информации в
выбранной ячейке памяти (рис. 16.2).
матрица запоминают их
и»	элементов
Рис. 16.2. Структура запоминающего устройства
161
Матрица запоминающего устройства прямоугольная с размерностью
М = К • т, где
Л/- информационная емкость памяти в битах;
К - число хранимых слов;
т - разрядность хранимых слов.
Схема выборки состоит из дешифратора адресного кода DC и усилителей
записи/считывания.
Каждая строка матрицы ЗЭ соответствует ячейке памяти и хранит
одно слово данных, а номера строк соответствуют адресам ячеек. Адрес
выбранной ячейки по шине адреса поступает на все микросхемы памяти, но
воспринимается только той микросхемой, на которую пришел разрешающий
сигнал CS {Chip Select - выбор кристалла). Получив сигнал CS, дешифратор
адресного кода активизирует одну из выходных линий, разрешая
одновременный доступ ко всем элементам выбранной строки. Одноименные
разряды всех ячеек образуют столбцы матрицы, соединяемые вертикальными
линиями - внутренними линиями данных. Если осуществляется операция
чтения, то состояния ЗЭ выбранной строки транслируются по этим линиям,
усиливаются и выдаются на внешнюю шину данных. Если же выполняется
операция записи, то усилители устанавливают на линиях уровни напряжения в
соответствии с записываемыми данными, и ЗЭ переходит в соответствующее
состояние «нуля» или «единицы».
16.1. Запоминающие устройства для хранения
постоянной информации
Запоминающие устройства типа ROM хранят информацию, которая либо
вообще не изменяется (ЗУ типа ROM(M), PROM), либо изменяется очень редко
и не во время работы вычислительного устройства (ЗУ типа EPROM,
EEPROM).
В масочные ЗУ типа ROM(M) информацию записывают при
изготовлении на промышленных предприятиях с помощью шаблона (маски М)
на завершающем этапе технологического процесса.
ЗУ типа PROM программируют после изготовления их предприятием
электронной промышленности в лабораториях потребителей без использования
сложных технологических процессов. Для этого используют несложные
устройства - программаторы.
В качестве запоминающих элементов в масочных ЗУ могут быть
использованы диоды, биполярные транзисторы, МОП-транзисторы и т.д.
В матрице диодного ROM(M) (рис. 16.3, а) горизонтальные линии
(строки) являются линиями выборки слов, а вертикальные - линиями
считывания. Считываемое слово определяется расположением диодов в узлах
координационной сетки.
Рис. 16.3. Матрицы запоминающих элементов масочного ЗУ: а - диодная; б - МОП-
транзисторная
Для считывания нужного слова в соответствующую строку подается
импульс напряжения. При наличии диода высокий потенциал передается на
соответствующую вертикальную линию, и в данном разряде слова появляется
сигнал логической единицы. При отсутствии диода потенциал близок к
нулевому, так как вертикальная линия через резистор связана с корпусом (-*-). В
изображенной матрице при подаче импульса в линию выборки JIi считывается
слово 11010001 (это слово хранится в ячейке № 1). При подаче импульса в
линию Л2 считывается слово 10101011 (оно хранится в ячейке № 2). Линии
выборки являются выходами дешифратора адреса, каждая адресная комбинация
формирует единицу только на своем выходе дешифратора, что приводит к
считыванию слова только из адресуемой ячейки.
Если в качестве запоминающих элементов используются МОП-
транзисторы (на рис. 16.3, б показана одна из строк матрицы), то на этапе
изготовления затворов в транзисторах, соответствующих хранению
логического нуля, увеличивают толщину подзатворного окисла. Это ведет к
увеличению порогового напряжения этих транзисторов, и при подаче обычного
163
рабочего уровня они остаются закрытыми. При подаче импульса в линию
выборки Л} (на рис. 16.3, б) считывается слово 101. Таким образом, при
производстве всей номенклатуры микросхем, все операции, кроме одной -
напыление подзатворного окисла, будут одинаковы, что снижает стоимость
микросхем памяти.
Область применения масочных ЗУ - хранение стандартной информации,
имеющей широкий круг потребителей. В частности, масочные ЗУ
используются для хранения кодов, букв русского, украинского и латинского
алфавитов, таблиц типовых функций, стандартного программного обеспечения
ит.д.
В ЗУ типа PROM микросхемы программируют устранением или
созданием специальных перемычек. Поэтому в эти ЗУ занести («зашить»)
информацию можно только один раз. В исходной заготовке имеются (или
отсутствуют) все перемычки. После программирования остаются (или
возникают) только необходимые.
Часть перемычек устраняют при программировании ЗУ с плавкими
перемычками. При этом в исходном состоянии ЗУ имеет все перемычки, а при
программировании часть их ликвидируется путем расплавления импульсами
тока достаточно большой амплитуды и длительности. В исходном состоянии
запоминающий элемент хранит логическую единицу, для записи логического
нуля перемычку необходимо расплавить (рис 16.4, а, б).
Рис. 16.4. Запоминающие элементы с плавкими перемычками и диодными парами: а, в - до
программирования; б, г - после программирования
Создание части перемычек соответствует схемам ЗУ, которые в
исходном состоянии имеют непроводящие перемычки в виде пары встречно
включенных диодов (рис. 16.4, в). В исходном состоянии цепи всех
запоминающих элементов хранят логический нуль. При программировании на
запоминающий элемент подается напряжение, пробивающее встречный диод. В
результате создается проводящая перемычка и записывается логическая
единица (рис. 16.4, г).
В программируемых ЗУ типа EPROM и EEPROM возможно стирание
старой информации и замена ее новой в результате специального процесса. В
этих ЗУ в качестве запоминающих элементов используются МОП-полевые
транзисторы (ПТ) с плавающим затвором (рис. 16.5). Эти МОП ПТ являются
нормально-закрытыми транзисторами с дополнительным затвором, который не
имеет внешнего вывода. Изначально этот затвор имеет нулевой потенциал. С
помощью наведения заряда на плавающем затворе может быть осуществлена
запись информации в ячейки. При отсутствии заряда на плавающем затворе,
транзистор функционирует как обычный полевой транзистор. При этом
транзистор включает достаточно большое положительное напряжение. Это
состояние ведет к низкому уровню L на шине данных (логический ноль). В том
случае, если должен быть запомнен уровень Н (высокий уровень), на
плавающем затворе должен быть накоплен отрицательный заряд. Теперь
транзистор будет всегда заперт и при выборе такой ячейки в шину данных
поступает высокий уровень Н (логическая единица).
Рис. 16.5. МОП ПТ с плавающим затвором: а - структура, б - электрическая схема
Отрицательный заряд на плавающем затворе создается за счет
туннелирования (проникновения) электронов через оксид (SiO2).
При подаче между стоком и истоком импульса напряжения большой
амплитуды (20 - 25 В) в обратно смещенных р-п-переходах возникает
лавинный электрический пробой и часть «горячих» электронов, имеющих
энергию, достаточную для преодоления диэлектрической области проникает -
инжектируется в плавающий затвор. Снятие высокого программирующего
165
напряжения восстанавливает обычное состояние областей транзистора и
запирает электроны в плавающем затворе. «Заряженный» транзистор остается
всегда запертым. Из-за хороших диэлектрических свойств оксида кремния
накопленный заряд остается стабильным в течение многих лет. Облучение
ультрафиолетовым светом ионизирует изолирующий материал, и заряд
рассасывается (информация стирается).
Через аббревиатуру EEPROM обозначают электрически стираемое
программируемое ПЗУ. Эта схема ЗУ электрически записывается и
электрически стирается.
Единичная ячейка ЗУ также как и в EPROM, построена на одном МОП
ПТ с плавающим затвором, однако оксид между плавающим затвором и
каналом имеет меньшую толщину, благодаря этому оказывается возможным,
при повышенном напряжении между затвором и каналом, перемещать
электроны с плавающего затвора в канал и обратно. EEPROM со специальными
ячейками, технология которых позволяет увеличить их количество на
кристалле микросхемы во много раз, называют Flash-EEPROM (флэш-память).
Флэш-память подобна памяти EEPROM с электрическим стиранием, но имеет
ряд особенностей. В схемах флэш-памяти не предусмотрено стирание
отдельных слов, стирание информации осуществляется для всей памяти
одновременно, либо для достаточно больших блоков памяти.
16.2. Запоминающие устройства для хранения
оперативной информации (RAM)
RAM представляет собой ЗУ с произвольной выборкой, т.е. это схема ЗУ,
в которую можно произвольно записывать и из которой можно произвольно
считывать информацию. Различают статические RAM и динамические RAM
(DRAM). В статических RAM в качестве ячеек памяти применяют триггеры.
DRAM работает с использованием динамического запоминания информации в
конденсаторах, управляемых одним транзистором.
Ячейка ЗУ RAM, показанная на рис. 16.6, представляет собой триггер
КМОП-технологии, содержащей шесть транзисторов.
ИЯМ
Рис. 16.6. Схема триггерного запоминающего элемента статических ЗУ
На четырех транзисторах (VTb VT2, VT3, VT4) выполняется сам
запоминающий элемент, a VT5, VT6 служат для выборки ЗЭ и чтения/записи.
Комплиментарные пары транзисторов УТЬ VT2 и VT3, VT4 работают
противофазно: если открыт один транзистор, другой закрыт. Они составляют
плечи триггера, которые также работают противофазно. Пусть, например, в
левом плече транзистор VT] открыт. Тогда высокий потенциал + Uc через VT i
подается на затворы транзисторов VT3 и VT4. При этом VT3 запирается, a VT4 -
открывается. Низкий потенциал корпуса через открытый VT4 подается на
затворы транзисторов VTb VT2 и поддерживает открытое состояние VTj и
закрытое VT2. Если же транзистор VT3 будет открыт, то будут закрыты
транзисторы VTi и VT4, а транзистор VT2 - открыт, поддерживая открытое
состояние VT3. Таким образом, ЗЭ может находиться только в двух устойчивых
состояниях. Если открыт транзистор VTb то запоминающий элемент хранит
логическую единицу, если открыт VT3 - логический ноль.
Транзисторы VT5 и VT6 своими затворами подключены к линии выборки
и открываются при подаче в нее высокого потенциала. При открытии
транзисторов VT5 и YT6 потенциалы с плечей ЗЭ поступают на шину данных
ШД1ИШД2.
Для того, чтобы перевести ЗЭ в противоположное состояние на шину
ШД1 или ШД2 подается потенциал логического ноля, а в линию выборки -
высокий потенциал, открывающий транзисторы VT5 и VT6. Пусть, например,
ЗЭ хранит логическую единицу, т.е. VTi и VT4 - открыты, a VT2 и VT3 -
закрыты. Подача логического нуля от шины ШД1 через открытый VT5 на
16
затворы транзисторов VT3 и VT4 приводит к запиранию VT4 и отпиранию VT3.
В результате высокий уровень напряжения.+ Uc, поступивший через VT3 на
затворы VTi и VT2, закрывает VTi и открывает VT2. Таким образом, триггер
переходит в противоположное состояние, соответствующее хранению
логического пуля.
Статические ОЗУ энергозависимы - при снятии питания информация в
триггерных ЗЭ теряется.
В динамических ЗУ данные хранятся в виде зарядов емкостей МОП-
структур, и основой ЗЭ является просто конденсатор небольшой емкости.
Такой ЗЭ значительно проще триггерного, содержащего шесть транзисторов,
что позволяет разместить на кристалле намного больше ЗЭ. В то же время
конденсатор со временем теряет свой заряд, и хранение данных требует их
периодической регенерации (подзаряжать через несколько миллисекунд).
Электрическая схема однотранзисторного ЗЭ показана на рис. 16.7.
линия записи
считывания (ЛЗС)
ЛИПИН
выборки (.-IB)
Рис. 16.7. Динамическое ЗУ: а - запоминающий элемент, б - фрагмент схемы
а
Запоминающий конденсатор Сз включен между стоком транзистора и
корпусом. Логический ноль соответствует разряженной емкости, логическая
ISMI
единица - заряженной. Транзистор отключает запоминающий конденсатор от
линии записи/считывания (ЛЗС) или подключает его к ней (рис. 16.7, а).
ЗЭ образует матрицу, один столбец которой показан на рис. 16.7, 6.
Ключевые транзисторы своими затворами подключены к линиям выборки (ЛВ),
которые образуют строки матриц. Истоки транзисторов, которые образуют
столбцы матрицы, подключены к ЛЗС. Таким образом, ЗЭ включаются на
пересечении строк и столбцов.
В режиме хранения ключевой транзистор заперт. При записи на затвор
транзистора выбранного ЗЭ подается отпирающее напряжение, транзистор
открывается и через один из ключей (Ki или К2) емкость С3 либо заряжается до
напряжения Uc (логическая 1), либо разряжается на корпус (логический 0). При
чтении транзистор открывается, и емкость подключается к ЛЗС (при этом
ключи К! и К2 разомкнуты). В зависимости от того, заряжена или разряжена
емкость, потенциал ЛЗС имеет низкий или высокий уровень (логический 0 или
логическую 1).	,
Так как конденсатор Сз со временем теряет свой заряд, особенно после
чтения, его необходимо восстановить. Для этого в микросхеме имеются
специальные усилители - регенераторы, которые автоматически по
остаточному заряду Сз определяют, каков был заряд ЗЭ до чтения. Если в ЗЭ
хранилась логическая единица, конденсатор дозаряжается до потенциала Uc.
Если же в ЗЭ хранился логический ноль, конденсатор полностью разряжается.
169
Глава 17. ПРИНЦИПЫ ПОСТРОЕНИЯ
МИКРОПРОЦЕССОРОВ
Разработка сложных цифровых систем с большим числом входов с
помощью описанных выше методов довольно громоздка. Трудность
заключается в чрезвычайно большом объеме требуемой таблицы
последовательности состояний. Поэтому с помощью обсуждавшихся ранее
методов проектирования могут быть построены только простые управляющие
схемы.
Проблема разработки сложных систем может быть решена путем
использования кооперирующихся управляющих систем. При таком подходе
сложная схема делится на операционный и управляющий блоки, которые
могут быть разработаны раздельно. Подобная структура показана на рисунке
17.1.
Рис. 17.1. Структура кооперирующейся управляющей системы
Операционному блоку может быть придана конфигурация,
соответствующая конкретной решаемой задачи. Но, как правило, в
операционных блоках применяются арифметико-логические устройства (АЛУ)
с большими возможностями и регистры для запоминания переменных. Это
делает операционный блок гибким, и он может обрабатывать большое число
задан. По шине состояний Z, информация о полученных результатах передается
из операционного блока в управляющий блок, который осуществляет
координацию операций, проводимых в операционном блоке. Управляющие
сигналы из управляющего блока подаются в операционный блок по шине Sj.
Различают управляющие блоки с фиксированной структурой и с
микропрограммным управлением
DM
Концепция компьютеров фон-Неймана, на которой основывается работа
большинства применяемых сегодня компьютеров, представляет собой развитие
изображенной выше кооперирующейся управляющей схемы. В компьютере
фон-Неймана также используется разделение схемы на управляющий и
операционный блоки. Более того, в компьютере фон-Неймана управляющий
блок управляется программой, определяющей последовательность операций.
Этим достигается еще большая гибкость, так как, выбирая иную программу
можно легко перейти к решению другой задачи. Программа вместе с
требуемыми операционному блоку данными храниться в ЗУ. Программу,
которая исполняется микропроцессором, называют машинной программой.
Принцип работы компьютера фон-Неймана представлен на рис. 17.2.
Группы основных блоков соединены с помощью трех шин. По шине данных
передаются данные и команды, адресная шина передает адреса, по которым
данные и команды можно найти в ЗУ. По управляющей шине передаются
управляющие сигналы, например, переключающие ЗУ от чтения (RD) на запись
(WR) и обратно.
Рис. 17.2. Структура компьютера фон-Неймана
К блокам компьютера фон-Неймана относятся:
> Операционный блок, который содержит АЛУ и блок регистров для
хранения промежуточных результатов.
>	Управляющий блок служит для управления компьютером, он выполняет
машинные программы. Для этого управляющий блок извлекает команды
машинной программы из ЗУ и закладывает их в регистр команд.
>	Запоминающее устройство (ЗУ) в компьютере фон-Неймана хранит как
данные, так и программы. Данные, которые постоянно меняются,
хранятся в RAM. Управляющая программа и ее части запоминаются в
ROM.
>	К устройству ввода/вывода относят такие периферийные устройства, как
принтеры, мониторы, клавиатура, сети данных и т.д.
Микропроцессор содержит, как правило, управляющий и операционный
блоки. Совместно с ЗУ и блоками ввода/вывода микропроцессор образует
компьютер или ЭВМ. У так называемых микроконтроллеров на кристалле
микросхемы присутствуют дополнительно ЗУ (RAM и ROM), блок
ввода/вывода, и часто также АЦП.
Глава 18. ЭЛЕМЕНТНАЯ БАЗА ЦИФРОВЫХ
УСТРОЙСТВ
Цифровая техника обрабатывает, хранит и отображает информацию,
необходимую для решения самых разнообразных задач, с помощью
электронных схем, которые интегрированы в специальных микросхемах. От
того, как организованы интегральные микросхемы, зависит, как быстро, точно
и с какими энергозатратами обеспечивается обработка информации.
Высокие скорости обработки информации и низкие энергетические
затраты - это две главных цели развития элементной базы цифровой техники
В настоящее время, как правило, изготавливаются не отдельные
логические схемы, а серии интегральных микросхем, в каждую из которых
входят в той или иной комбинации элементы И, ИЛИ, НЕ и более сложные
логические операции И-НЕ, ИЛИ-HE, И-ИЛИ-НЕ и др
По виду схемотехнической реализации основных логических операций и
принципу построения базовых логических элементов различают следующие
основные типы логических интегральных микросхем:
>	Транзисторно-транзисторная логика (ТТЛ);
>	Эмитгерно-связанная логика (ЭСЛ);
>	Инжекционная логика (I2Л);
>	Транзисторная логика на МДП-структурах.
Рассмотрим особенности построения и работы логических микросхем
разных типов.
Т ранзисторно-транзисторная логика
ТТЛ-схемами принято называть такие логические интегральные
микросхемы, в которых логическая операция конъюнкции выполняется с
помощью многоэмиттерного транзистора n-p-n-типа. На рис. 18.1 показан
простейший вариант схемы ТТЛ, выполняющий функцию НЕ-И (у = х1Лх2Лх3).
Если на все входы схемы, т е. на эмиттеры многоэмиттерного транзистора
типа п-р-н, поданы положительные напряжения, соответствующие логической
единице, то эмитгерные р-п-переходы смещаются в обратном направлении.
Ток, поступающий в базу многоэмиттерного транзистора VTj через резистор
Ri, проходит в цепь коллекторного перехода, смещенного в прямом
направлении, и далее в базу инвертирующего транзистора VT2. При этом
транзистор VT2 переходит в режим насыщения, а напряжение на выходе схемы
соответствует логическому нулю. Если хотя бы на один вход подано
напряжение логического нуля, то данный эмиттерный переход транзистора VT!
173
смещается в прямом направлении и ток транзистора VTi будет в основном
проходить через этот переход. Коллекторный ток транзистора VTi уменьшится
и транзистор VT2 закроется, так как ток в его базе станет меньше порога
включения. На выходе схемы напряжение повысится до уровня логической
единицы.
Основное преимущество схем ТТЛ заключается в их высоком
быстродействии, а к недостаткам можно отнести низкую помехоустойчивость и
ощутимое потребление энергии.
Эмиттерно-связанная логика (ЭСЛ)
Этот тип логики представляет собой транзисторные переключающие
схемы с объединенными эмиттерами и по сравнению с другими типами
логических элементов на биполярных транзисторах обладает наибольшим
быстродействием и потребляемой мощностью. Транзисторы в этих схемах
работают в активном режиме. В связи с этим в областях базы и коллектора не
накапливаются значительные заряды, для рассасывания которых при переходе
транзистора в закрытое состояние требуется дополнительное время.
Базовый логический элемент ЭСЛ, реализующий функции НЕ-ИЛИ,
ИЛИ, показан на рис. 18.2.
Рис. 18.2. Базовый логический элемент ЭСЛ, реализующий функции HE-ИЛИ, ИЛИ
В исходном состоянии транзисторы VT] и VT2 закрыты и ток от
источника Un проходит через транзистор VT3, который открыт опорным
напряжением Uon (потенциал на R4 поддерживает VTb VT2 в закрытом
состоянии). На выходец имеем потенциал, соответствующий логической 1, а
на выходе у2 - логическому 0. При подаче высокого потенциала (логическая 1)
хотя бы на один из транзисторов VTj или VT2 происходит их отпирание, что
приводит к повышению падения напряжения на резисторе R4 и VT3 запирается.
Напряжение на выходе yi падает до уровня логического 0, а на выходе у2
повышается до уровня логической 1. Выход у2 реализует логическую операцию
HE-ИЛИ (yi = х№): а выход у2 - ИЛИ (у2 — хг Vx2).
Инжекционная логика (12Л)
Этот тип логики является развитием транзисторной логики. Мощность,
приходящуюся на один логический элемент 12Л, удалось резко сократить по
сравнению с ТТЛ, доведя ее до уровня, соизмеримого с мощностью КМОП-
схем При этом сохранилось высокое быстродействие. К тому же базовые
логические элементы 12Л не имеют резисторов: токи базы транзисторов
задаются генераторами тока, а это значительно упрощает их производство.
Эквивалентная схема элемента I2Л изображена на рис. 18.3.
Рис. 18.3. Эквивалентная схема элемента 12Л (а), соответствующего логической функции НЕ-
ЙЛИ (б)
б
Элемент 12Л состоит из инжектора (VTj) и двух переключающих
транзисторов (VT2 и VT3). Когда на вход VT2 подан сигнал логической единицы
(xi = 1, контакт разомкнут), ток инжектора протекает через эмитгерный •
175
переход VT2 и транзистор находится в состоянии насыщения. Так как
коллекторы VT2 и VT3 соединены параллельно, то у = 0, когда Xi или х2 равны
1. Если контакты замкнуты (х; = 0, х2 = 0), то потенциалы на базах VT! и VT2
будут равны 0 и транзисторы закроются, и на выходе у будет потенциал
высокого уровня (логическая 1). Схема исполняет логическую функцию НЕ-
ЙЛ И.
Логические элементы на МДП-структурах
Этот тип логики получил самое широкое распространение. МДП-
транзисторы имеют меньшие геометрические размеры по сравнению с
биполярными и более простую технологию изготовления. Электрические
схемы логических элементов на МДП-транзисторах, которые наиболее часто
применяются, изображены на рис. 18.4.
Рис. 18.4. Логические элементы HE-ИЛИ (а) и НЕ-И (б) на МДП-транзисторах
Логические элементы, выполненные на КМОП-структуре, показаны на
рис. 18.5.
.177
Литература
1.	Миловзоров О. В. Электроника. - М.: Высшая школа, 2005. - 288 с.
2.	ГершунскийБ. С. Основы электроники и микроэлектроники. - К.: Высшая
школа. 1989. - 423 с.
3.	Ушаков В. Н., Долженко О. В. Электроника. - М. Радио и связь, 1983. -
320 с.
4.	Фраке К. Вводный курс цифровой электроники. - М.: Техносфера, 2004. -
432 с.

Содержание
Глава 1. ИМПУЛЬСНЫЙ СПОСОБ ПРЕДСТАВЛЕНИЯ СИГНАЛОВ
ИНФОРМАЦИИ....................................................3
Глава 2. КОДИРОВАНИЕ И СИСТЕМЫ СЧИСЛЕНИЯ......................5
2.1.	Коды....................................................5
2.2.	Двоичный код............................................6
2.3.	Основные арифметические операции в двоичной системе.....7
2.4.	Шестнадцатеричный и восьмеричный коды..................12
2.5.	Код Грэя...............................................13
2.6.	Двоично-десятичный код.................................14
2.7.	Алфавитно-цифровые коды................................14
Глава 3. ПЕРЕКЛЮЧАТЕЛЬНАЯ АЛГЕБРА............................15
3.1.	Переключательная переменная и переключательная функция.16
3.2.	Вычислительные правила.................................18
3.3.	Каноническая дизъюнктивная нормальная форма (KDNF).....20
3.4.	Каноническая конъюнктивная нормальная форма (KKNF).....21
3.5.	Реализация логических функций с помощью KKNF и KDNF....22
3.6.	Минимизация с помощью переключательной алгебры.........24
Глава 4. ЛОГИЧЕСКИЕ ВЕНТИЛИ..................................25
Глава 5. ФИЗИЧЕСКИЕ ОСНОВЫ ПОЛУПРОВОДНИКОВОЙ
ЭЛЕКТРОНИКИ..................................................29
5.1.	Электрофизические свойства полупроводников.............30
5.2.	Собственная проводимость полупроводников...............32
5.3.	Примесная проводимость полупроводников................ 33
5.4.	Р-п-переход и его свойства.............................35
5.5.	Свойства р-п-перехода при наличии внешнего напряжения..37
5.6.	Полупроводниковые диоды................................38
Выпрямительные диоды......................................40
Стабилитроны..............................................40
Варикапы................................................. 41
179
Светодиоды................................................42
Фотодиоды.................................................43
Оптроны...................................................44
5.7.	Биполярные транзисторы.................................45
5.8.	Полевые транзисторы....................................48
Глава 6. АНАЛОГОВАЯ СХЕМОТЕХНИКА.............................52
6.1.	Усилители..............................................52
Схема с общей базой.......................................53
Схема с общим эмиттером...................................55
Схема с общим коллектором.................................57
Каскад усиления напряжения на биполярном транзисторе......58
Усилительные каскады на полевых транзисторах..............62
Обратная связь в усилителях...............................63
Схемы усилителей с отрицательной обратной связью..........66
Дифференциальный каскад.................................. 68
Вычислительные схемы на основе операционных усилителей....70
Схема суммирования........................................72
Схема вычитания...........................................73
Схемы интегрирования и дифференцирования..................74
Компаратор................................................75
6.2.	Генераторы гармонических колебаний.....................76
6.3.	Источники электропитания...............................82
Выпрямители...............................................83
Сглаживающие фильтры......................................84
Стабилизаторы постоянного напряжения......................86
Глава 7. ЭЛЕМЕНТЫ ЦИФРОВОЙ И ИМПУЛЬСНОЙ ТЕХНИКИ..............94
7.1. Триггеры и мультивибраторы.............................97
7.2. Простейшие логические схемы...........................101
Глава 8. СЛОЖНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ И ИХ МИНИМИЗАЦИЯ...........104
8.1.	Минимизация KDNF......................................106
8.2.	Минимизация KKNF......................................109
8.3.	Диаграммы Карно-Вейча для двух и трех входных переменных. Не
полностью заданные функции........................... 110
8.4.	Воздействие времени задержки на логические схемы.112
Глава 9. ТРИГГЕРЫ......................................114
9.1. Принципиальные особенности структуры триггеров...115
9.2. Анализ работы RS-триггеров.................................116
9.3.О-триггер........................................ 120
9.4. JK-триггер.......................................121
Глава 10. СИНХРОННЫЕ ДРАЙВЕРЫ..........................124
Глава 11. ЦИФРОВЫЕ СЧЕТЧИКИ............................135
11.1. Счетчик по модулю 6.............................137
11.2. Обратный и реверсивный счетчики.................138
Глава 12. РЕГИСТРЫ.....................................140
12.1. Трехразрядный параллельный регистр..............141
12.2. Четырехразрядный последовательный регистр на JK-триггерах.142
Глава 13. МУЛЬТИПЛЕКСОРЫ, ДЕМУЛЬТИПЛЕКСОРЫ И
ПРЕОБРАЗОВАТЕЛИ КОДА (ШИФРАТОРЫ, ДЕШИФРАТОРЫ)....................144
13.1.	Дешифраторы.................................... 145
13.2.	Шифраторы....................................   147
13.3.	Мультиплексоры..................................149
13.4.	Распределители (демультиплексоры)...............150
Глава 14. АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА....................151
14.1. Сумматоры.......................................151
Глава 15. АРИФМЕТИКО-ЛОГИЧЕСКИЕ УСТРОЙСТВА.............156
Глава 16. ЗАПОМИНАЮЩИЕ УСТРОЙСТВА......................158
Структура адресных ЗУ.........................................160
16.1. Запоминающие устройства для хранения постоянной информации 161
16.2. Запоминающие устройства для хранения оперативной информации
(RAM).................................................165
Глава 17. ПРИНЦИПЫ ПОСТРОЕНИЯ МИКРОПРОЦЕССОРОВ.........169
Глава 18. ЭЛЕМЕНТНАЯ БАЗА ЦИФРОВЫХ УСТРОЙСТВ...........171
Транзисторно-транзисторная логика.............................172
Эмиттерно-связанная логика (ЭСЛ)..............................173
Инжекционная логика (12Л).....................................174
Логические элементы на МДП-структурах.........................175
Литература.......................................................177