Автор: Размахин М.К. Русаков В.В.
Теги: электротехника электроника радиотехника статьи издательство радио и связь научно технический журнал журнал зарубежная радиоэлектроника
ISBN: 0373-2428
Год: 1988
Текст
7/1988
ISSN 0373-2428
ЗЙР9БЕ
«РАДИО И СВЯЗЬ»
ЗАРУБЕЖНАЯ
РАДИО
ЭЛЕКТРОНИКА
7/1988
ЕЖЕМЕСЯЧНЫЙ
НАУЧНО-
ТЕХНИЧЕСКИЙ
ЖУРНАЛ
ОРГАН
ВСЕСОЮЗНОГО
НАУЧНО-ТЕХНИЧЕСКОГО ОБЩЕСТВА
РАДИОТЕХНИКИ, ЭЛЕКТРОНИКИ И СВЯЗИ
ИМ. А. С. ПОПОВА
СПЕЦИАЛЬНЫЙ ВЫПУСК
ЭЛЕМЕНТНАЯ БАЗА ЭВМ СВЕРХВЫСОКОЙ
ПРОИЗВОДИТЕЛЬНОСТИ
НАУЧНЫЕ РЕДАКТОРЫ ВЫПУСКА:
АКАДЕМИК ВАЛИЕВ К. А., Д. Ф. М Н. ОРЛИКОВСКИИ А. А.
МОСКВА «РАДИО И СВЯЗЬ
ОСНОВАН В 1947 г.
РЕДАКЦИОННАЯ КОЛЛЕГИЯ:
Агаджанов П А, Андреев А. С, Бакут П А., Глинкин Л. И,
Давыдовский А И., Дулевич В. Е. Зудков П И Земсков Г. Г.,
Кобзарев Ю. Б., Квиринг Г Ю., Лихарев К. К-. Лощилов И Н,
Митяшев Б. И., Овчинников В. В , Палицкий В М„ Панфилов И П.,
Петрович Н. Т., Пузырев В. А., Пустовойт В И , Руссак В К.,
Симаков В. В , Солнцев В. А., Сретенский В. Н., Тихонов В И ,
Утямышев Р. И Яковлев В. П.
Главный редактор Размахнин М К
СОДЕРЖАНИЕ
Предисловие научного редактора
СТАТЬИ
Ш а г у р и н И И Биполярные базовые кристаллы для быстродей
ствующих цифровых матричных БИС . ... 5
Дятченко В. Н Родионов Ю П , Сквира А. В. Состояние
и перспективы развития сверхбыстродействующих биполярных ОЗУ 18
Гиваргизов Е. И. Получение полупроводниковых пленок иа изо
лирующих подложках и перспективы их применений 28
Старосельский В. И., Суетинов В И. Сверхскоростные
арсеиид-галлиевые ИС на полевых транзисторах с затвором Шотки 42
Бутакова Н. Г Зубов А. В. Гетеропереходные биполярные
транзисторы на их основе . ................ 56
Прокопьев А. И. Конструкции приборов с зарядовой связью
на арсениде галлия ......................................... 68
Казеинов Г Г, Михов В. М., Соколов А. Г Крем
ниевые компиляторы ... ... ... 81
Словарь англоязычных сокращений в области электроники, вычисли
тельной техники, информатики и связи ... 94
Зарубежная радиоэлектроника № 7
Редактор М. С. Гордон Техн, редактор 3 Н. Ратникова
Корректор А К Акименкова
Сдано в набор 26.04.88 Подписано в печать 01.06.88. Формат 70X100/16 Печать офсетная
Усл печ. л. 7,0 Усл. кр.-отт. 18,69. Уч.-изд. л. 12,08. № 22641 Заказ № 1085 Цена 1 р 40 к
Адрес редакции' 101000, Москва, Почтамт, а/я 693
Телефон 924-45 13
Ордена Трудового Красного Знамени Чеховский полиграфический комбинат ВО
«Союзполиграфпром» Государственного комитета СССР по делам издательств, полиграфии и книжной торговли
142300. г Чехов Московской области
£) Издательство «Радио и связь». «Зарубежная радиоэлектроника». 1988
2
ПРЕДИСЛОВИЕ
В комплексе проблем создания ЭВМ
сверхвысокой производительности (до
1 млрд. онер./с и выше) ведущее положе-
ние занимает проблема создания соот-
ветствующей элементной базы — сверх-
скоростных интегральных схем (ССИС)
[ 1 ]. Основную долю номенклатуры сверх-
скоростных процессорных ИС в настоя-
щее время составляют заказные и полу-
заказные кремниевые СБИС на основе ба-
зовых матричных кристаллов (БМК) на
биполярных транзисторах. В журнале «За-
рубежная радиоэлектроника» различным
аспектам разработки биполярных сверхско
ростных БИС были посвящены обзоры [2,
3].
В настоящем выпуске современный уро-
вень разработок биполярных БМК описан в
обзоре И И Шагурина.
Не менее важной задачей является раз-
работка элементной базы БИС сверх-
оперативной и оперативной памяти. Необ-
ходимо, в частности, создание БИС сверх-
оперативной памяти с временем выборки,
равным единицам наносекунд. В этой об-
ласти лидирующее положение занимают би-
полярные статические БИС памяти с произ-
вольной выборкой [4]. Состоянию и разви-
тию БИС этого класса посвящен в настоя-
щем выпуске обзор В. Н Дятченко и др
Наряду с биполярными сверхскоростными
БМК интенсивно развиваются КМОП БМК
в которых достигается более высокая
степень интеграции, чем в биполярных схе-
мах, однако при меньшем быстродействии.
Этой теме посвяшена работа Б. Н Фай
зулаева и А. Н. Кармазинского [5]
Наряду с БМК в мировой практике ин
тенсивно развивается новое направление
создания элементной базы многопроцессор-
ных ЭВМ сверхвысокой производитель
ности — транспьютерные СБИС Этому
направлению был посвящен сравнитель-
но недавно опубликованный прекрасный
обзор |6)
Повышение быстродействия кремниевых
МДП-схем возможно за счет применения
КНИ (кремний на изоляторе)-техноло! ии
В связи с развивающейся в настоящее
время технологией лазерной кристаллиза-
ции кремниевых пленок на диэлектриче-
ских подложках это направление которо
му в настоящем выпуске посвящен деталь-
ный обзор Е И Гиваргизова, обретает
новую жизнь.
Основную номенклатуру ССИС будут со-
ставлять кремниевые схемы. Однако в арсе-
нал материалов для ССИС уверенно внедря-
ются арсенид галлия и многослойные
структуры на основе гетеропереходов. Раз
витию этого направления в настоящем
выпуске посвящен обзор В И. Старосель-
ского и В. Н Суэтинова. В этом обзо-
ре основное внимание уделяется арсенид-
галлиевым ИС на полевых транзисторах с
затвором Шотки и объемным каналом. Эта
технология в мировой практике вышла на
уровень производства Наряду с этим пред-
ставляют большой интерес гетеропереход
ные ССИС на транзисторах с высокой
подвижностью электронов в двухмерном
электронном газе, которые создаются на
основе соединений AU1B , [7J Представляет
большой интерес обзор Н. Г. Бутаковой
и А В. Зубова по исследованиям и раз
работкам гетеропереходных биполярных
транзисторов (главным образом, на соеди
нениях AU1BV) и схем на их основе Приме-
нение GaAs эффективно для создания сверх
скоростных СБИС на ПЗС для регистровых
схем памяти. Конструкции и параметры ПЗС
на GaAs, включая гетеропереходные ПЗС,
рассматриваются в обзоре А. И. Прокопь
ева.
Большие возможности в повышении
быстродействия ССИС сулит применение
транзисторов на горячих электронах. Заин-
тересованному читателю следует обратиться
к книге [8]
Для создания высокоэффективных ССИС
необходимы не только разработка быстро-
действующих элементов, но и оптимальное
проектирование соединений на кристалле
Более того, задержки в соединениях могут
ограничивать быстродействие ССИС и, тем
самым, нивелировать преимущества приме-
нения сверхскоростных транзисторов [9]
В настоящий выпуск включен также об-
зор Г Г Казенного и др по кремние-
вым компиляторам — новой методологии
автоматизации проектирования БИС. На
звание этого подхода условно, так как оно
может быть успешно развито, например
как «арсенид-галлиевый компилятор» Этот
обзор удачно дополняет уже публиковав-
шиеся ранее в «Зарубежной радноэлектро
нике» обзоры по САПР БИС.
Нвдеемся, что настоящий выпуск будет
полезен разработчикам ССИС и ЭВМ
сверхвысокой производительности, а также
студентам и аспирантам, посвятившим себя
этой перспективной области техники.
Д. т н. Орликовский А А
3
СПИСОК ЛИТЕРАТУРЫ
1. Мельников В. А., Митропольский Ю К
Пути построения ЭВМ сверхвысокой про-
изводительности.— «Электронная вы-
числительная техника». Сб. статей под.
ред. В В. Пржиялковского, вып. I.
М «Радио и связь». 1987 г.
2. Гуляев Ю В. и др. Современные тех-
нологии изготовления структур СБИС:
состояние и перспективы развития.—
«Зарубежная радиоэлектроника», 1987 г.,
№ 5.
3. Бубенииков А Н. и др Новые техно-
логии изготовления и концентрации раз-
работки сверхскоростных больших ин
тегральных схем.— «Зарубежная радио-
электроника», 1985 г., № 9.
4 Орликовский А. А., Орлов Б. В
Старосельский В. И. Большие интеграль-
ные схемы сверхоперативной памяти.—
«Электронная вычислительная техника».
Сб статей под ред. В В. Пржиялков-
ского, вып. I.— М «Радио и связь»,
1987 г.
5. Файзулаев Б Н., Кармазинский А. Н.
Сверхскоростная элементная база на ос
нове КМОП-схемотехники. В сб. ст. под
ред. В. В. Пржиялковского, вып. I.—М.:
«Радио и связь», 1987 г.
6 Каляев А. В., Гузик В. Ф., Турута Е. Н
Системы на основе транспьютеров и язык
Оссам для них «Зарубежная радио
электроника», 1987, вып. 7.
7 Валиев К А., Орликовский А А.
Основные направления развития микро
электроники «Электронная вычисли-
тельная техника» Сб. ст под ред.
В. В. Пржиялковского, вып 1. М.:
«Радио и связь», 1987
8. Пожела Ю., Ю ене В. Физика сверх-
быстродействующих транзисторов.—
Вильнюс Мокслас, 1985 г.
9. Файзулаев Б. Н. Теория матричных БИС
и СБИС ЭВМ — В кн.: «Электронная
вычислительная техника». Сб ст под.
ред В В. Пржиялковского, вып. 1.—
М.: «Радио и связь», 1987 г.
4
СТАТЬИ
УДК 621.3.049
БИПОЛЯРНЫЕ БАЗОВЫЕ КРИСТАЛЛЫ
ДЛЯ БЫСТРОДЕЙСТВУЮЩИХ ЦИФРОВЫХ МАТРИЧНЫХ БИС
Д. т. н. Шагурин И. И
ВВЕДЕНИЕ
Идея использования базового кристалла
для реализации широкой номенклатуры ин-
тегральных микросхем возникла одновре-
менно с рождением микроэлектроники. Вы-
пушенная в 1961 г. первая промышленная
серия микросхем SN51 фирмы Texas Intru-
ments (США) была реализована на осно-
ве базового кристалла, содержащего фик-
сированный набор транзисторов, резисторов
и конденсаторов. Меняя рисунок соедине-
ния этих компонентов, удается создать
определенные типы схем- различные вариан-
ты логических элементов или триггеры.
Однако затем развитие микроэлектроники
пошло по пути выпуска микросхем, для
которых состав и размещение компонентов
на кристалле определяются в соответствии
с заданными функциями схемы. При
этом достигается более высокое быстро-
действие и уменьшается площадь кристал-
ла по сравнению с микросхемами на ба-
зовых кристаллах.
Широкое применение базовых кристаллов
началось в 70-х годах, когда, возникла
задача реализации большой номенклатуры
специализированных БИС при относительно
небольшом объеме выпуска каждого типа
этих микросхем Современные базовые
кристаллы содержат от нескольких десят-
ков до нескольких тысяч ячеек, распо-
ложенных в виде прямоугольной мвтри
цы, поэтому они называются базовыми
матричными криствллами (БМК). Каждая
базовая ячейка (БЯ) представляет собой
логический элемент либо нвбор отдельных
компонентов, достаточный для реализации
одного или нескольких элементов На основе
БЯ создаются различные функциональные
элементы цифровых БИС: логические венти-
ли, триггеры, мультиплексоры, регистры
и др. Для определенного набора этих
элементов создается функциональная биб-
лиотека—комплект схемотехнических и то-
пологических вариантов их реализации на
базе одной или нескольких БЯ В состав
библиотеки обычно входят 50.. 100 наибо-
лее часто используемых функциональных
элементов. Используя функциональную
библиотеку, современные САПР формиру-
ют принципиальную схему и разрабаты-
вают топологию соединений компонентов
БЯ на базовом кристалле в соответствии
с заданной структурно-логической схемой
проектируемой БИС. Использование БМК
в качестве звготовки, на которой требуе-
мая структурно-логическая схема создает-
ся с помощью ввтоматизироваиного проек-
тирования и изготовления соответствую-
щей системы соединений БЯ, позволяет от-
носительно быстро (за 6—10 недель) и с
минимальными затратами получить специа-
лизированные БИС различной степени
сложности. Такие БИС называются матрич-
ными*.
Впервые БМК для реализации широкой
номенклатуры быстродействующих матрич-
ных БИС (МБИС) были использованы
фирмой Amdahl (США), которая в 1975 г
выпустила ив иих высокопроизводитель-
ные ЭВМ модели 470 V/6. [1] Быстрый
рост производства и применения БМК на-
чался в конце 70-х годов, когда были
разработаны достаточно эффективные
САПР, обеспечивающие выполнение основ-
ных этапов разработки матричных БИС
[2-4] В настоящее время зарубежными
фирмами выпускается несколько сотен ти-
пов БМК [6], отличающихся элементной
базой, конструкцией и технологией изго-
товления. Из них свыше 100 типов БМК
реализуется на биполярных транзисторах и
используется для создания быстродейст-
вующих цифровых МБИС. В табл. 1 и 2
приведены основные характеристики ряда
современных биполярных БМК [6, 14, 38,
46, 48 49, 55|. Достаточно полный об-
зор перспективных технологических вариан-
* В зарубежной литературе БИС данного
класса получили название «полузаказных» (semi-
custom)
5
СП
Основные параметры БМК класса ЭСЛ/ТПЛ
Таблица I
Фирма Год разра бот к и Тип Вазоный элемент Степень интег- рации пент./ крист. Площадь кристалла. мм2 Задержка переклю чеиия. нс/вент. Потребляемая мощность мВт/вент. Мощность рассей паомаи БМК, Вт Мини мильный размер элементов, мкм Число внешних выводов
Motorola 1982 MCA 2500 эсл 2472 6,58X6.85 0,25 3,2 12 2,0 149
1986 MCA 2800 эсл* 2800 1,0 0,36 2.5 1; 24
MCA 10000 эсл 10000 95 0,15 1,0 10 30 1,5 256
Fairchild 1983 FGE 2000 эсл 2448 0,36 3,8 3.0...8,0 1,5 132
1986 FGX 12000 12269 0,12. 0,20 1,5 18 300
Siemens 1985 SH 100C тпл 2500 0,45 20 144
SH 100E тпл 9000 10,92X11,73 0,2 6,0 20 0.5 320
Honeywell 1984 HT 5000 тпл* 5000 7,35+7,55 0.6 1.0 2,3 2,0 148
1986 HE 12000 тпл 12000 10X10 0,15 1,2 15 1,25 319
1985 HE 8000 тпл 8000 0,15/0,6 6,0/1,3 6.7 1,5
Advanced Microdevices 1983 MCA 1200 эсл 1200 0,9 4,4 4 1,5 68
1985 MPA 2500 эсл* 3700- 0,4 0.6 I...4 144
5200 120
MPA 1850 эсл 1800 1,2
Applied Microcircuits 1983 1500 эсл 1700 0,9 1.7 2,5 148
1985 3500 эсл 3500 0,5 0,7 3,5 148
National Semiconductor 1983 эсл 2472 0,3 1,9 4.8 180
Signetics 1983 эсл 2200 60 0,45 2,3 5,9 144
Ferranti 1986 ULA тпл* 10000 1,4 0,008 0,5 0,1...2 108
MEC 1983 MPB 6320 эсл 2000 7,5X7,2 0.6 9 6,0 1,5 132
1986 МРВ 63XX эсл 5000 0,25 3.3
NTT 1986 эсл/нпл 7000 8X8 0,1 2 3 8,3 1,0 142
эсл 15000 9,5X9.3 0,3 1.1 1.5 180
Mitsubishi 1981 эсл 2000 10,02X7.76 0.8 0,54 2,5 224
эсл 5000 8,7X8,4 0,2 3,3
IBM 1979 эсл* 1500 5,7 X 5,7 1,5/0,8 0,85/1,7 1,8 2,0 116
Vatic. Systems 1985 BA 2 эсл* 1712 1,0 1.0 88
Fujitsu 1985 E.T 3000 эсл* 3162 0,22 2,4 144
1986 Г.Т 50(X) эсл 5000 0,16 1,5
Texas Instruments 1986 TGE 8000 эсл 8584 0 2 04 4 11 1,5
• БМК с выходными ТТЛ трансляторами
** Значения вдержки и потребляемой мощности регулируются заданием токи питания
Таблица 2
Основные параметры БМК класса ТТЛ/И I
Фирма Год раз- работ ки Тип Базовый элемент Степень интег- рации, вент / крист. Площадь кристалла, мм1 2 За- держ- ка пере- клю- чения нс/ вент По- треб ляе мая мощ и ость, мВт/ аеит. Мощ ность, рас сеи- вае мая БМК, Вт Мини- маль- ный раз мер эле- мен- тов, м:<м Чис- ло внеш- них выво лов
IBM 1981 ТТЛ 7740 7,0Х 7,0 1.8 0,35 3,0 2,5 200
1982 ТТЛ 10000 7,39X7,39 1,4 0,34 5,0 2,5 374
1981 штл 3500 4,7X4,7 3,0 0,5 0,5 1,5
Fairchild 1983 FGT штл 3100 48 1,0 0,36 1,2 2.0 132
ТТЛ 1000 2,0 1,8 1,5 2.0 /6
Signetics 1982 ишл 2016 4 0,2 0,3 84
Raytheon 1982 ишл 2376 2.3 0,35 0,75 84
Fujitsu 1981 В 2000 ТТЛ 2100 0,95 0,65 1.2 120
NEC 1981 ТТЛ 846 2,3 1,4 1,2 72
Hitachi, NTT 1979 И2Л 5100 4,8X5,3 10 0,5 0,5 81
Exar Integ- rated Sys- tem* 1980 ХР 500 И2Л 5200 50 42
Custom In 1983 GAC-8000 и2 л 7600 20 64
tegrated Cercuits*
Texas Inst- 1981 TAT 008 штл 1008 2,5 0.6 0,9 3,0 108
ruments 1984 TAT 020 штл 2500 1,25 0,22 1.5 128
Harris Se- miconductor 1981 штл 1560 1.5 0.6 2,0
National Se- miconductor 1983 ТТЛ 2920 1.0 0.4 1.4 180
* Мощность регулируется заданием тока питания
тов изготовления биполярных БМК дан в
[2, 5]. Ниже рассмотрены основные схе-
мотехнические и конструктивные особен-
ности биполярных БМК, обсуждаются тен
денции их развития.
1. ЭЛЕМЕНТНАЯ БАЗА
Элементной базой МБИС служат логи-
ческие элементы, которые реализуются на
основе набора компонентов, входящих в
состав БЯ Эти элементы называются ба-
зовыми. По типу используемых базовых эле-
ментов биполярные МБИС делятся на два
основных схемотехнических класса:
МБИС на основе модификаций эмиттерно-
связанных и токопереключательных логи-
ческих элементов (ЭСЛ/ТПЛ);
МБИС на основе модификаций тран-
зисторно транзисторных и интегрально-
инжекционных логических элементов
(ТТЛ/И2Л).
Компонентный состав и топология БЯ раз-
рабатывается таким образом, чтобы обеспе-
чить наиболее эффективную реализацию
базового элемента. Поэтому схемотехниче-
ский класс МБИС обычно определяется
типом БЯ в исходном БМК.
Наиболее распространенные варианты ба-
зовых элементов для МБИС класса
ЭСЛ/ТПЛ представлены на рис. 1. Одно-
ярусные элементы ЭСЛ (рис. 1, а),
выполняющие логическую функцию ИЛИ
HE/ИЛИ, используются в БМК, разрабо-
танных фирмами Amdahl, Fairhild (США),
Toshiba, NTT (Япония), Ferranti (Велико
бритаиия) и рядом других [1,6—8]. В этих
схемах обычно используются транзисторные
источники тока (ИТ, рис. 2, а) и отри
цательное напряжение питания, величина
которого в различных разработках состав-
ляет от —1,6 до —3,3 В В одном из БМК
фирмы IBM используется положительное
напряжение питания £„=1,7 В, которое
вырабатывается расположенным на кри
сталле специальным источником напряже-
ния [1[ При этом источники тока (ИТ)
в схеме (рис. 1, а) подключаются к об
щей шине.
7
Рис. 1. Основные варианты базовых элементов
ЭСЛ/ТПЛ: одноярусные элементы ЭСЛ ТПЛ (а),
двухъярусный элемент ЭСЛ (б), трехъярусный
элемент ТПЛ (о)
Встроенный источник положительного
напряжения питания используется также в
БМК фирм Ferranti, Interdesign. В БМК,
выпускающихся этими фирмами в 70-х —
начале 80-х годов в качестве базового ис-
пользовался одноярусный элемент ТПЛ
(элемент ЭСЛ без выходных эмиттериых
повторителей) [9]. Однако а последних раз-
работках БМК фирмы Ferranti в качестве
базового служит одноярусный элемент ЭСЛ
[10] Эи фирмы применяют для изготов-
ления БМК технологию с коллекторной
изолирующей диффузией (КИД). Получае
мые при этом транзисторы имеют высокий
инверсный коэффициент уситения (б,« 10)
Путем их инверсного включения в опи-
санных БМК реализуются транзисторные
Рис 2. Схемы источников тока для элементов
ЭСЛ/ТПЛ резисторный (а), транзисторный (б),
инверсно-транзисторный (а)
ИТ (рис. 2, в). В последних разработках
БМК фирмы Ferranti со степенью интегра
ции от 400 до 8—10 тыс. элементов реали-
зованы значения /э=1,5 нс при потребляе-
мой мощности 0,1 мВт [11]* Таким обра-
зом, в этих БМК достигнута работа пере-
ключения Л„«0,1 пДж, что в несколько
раз ниже чем для других типов БМК
класса ЭСЛ/ТПЛ.
Двухъярусные элементы ЭСЛ (рис. 1,6)
содержат существенно больше компонентов
и занимают большую площадь. Однако
они могут одновременно реализовать до
четырех более сложных логических функций
типа И—ИЛИ—НЕ. При электрическом
соединении коллекторов транзисторов раз-
ных переключателей тока в этом элемен-
те дополнительно реализуются операции
Монтажное И. Таким образом, логические
возможности двухъярусных элементов зна-
чительно шире, чем одноярусных** Их при-
менение позволяет реализовать сложные ло-
гические функции с помощью меньшего
числа элементов обеспечивает более высо-
кое быстродействие цифровых устройств и
пониженное потребление мощности. Поэто-
му двухъярусные элементы ЭСЛ являются
наиболее распространенной элементной ба-
зой для сверхбыстродействующих МБИС
Базовые кристаллы для них выпускают
фирмы Motorola, Fairchild, Signetics
(США), NEC (Япония). RTC (Франция)
[12 14 55, 69]. Типовое напряжение пита-
ния для этих элементов составляет Еп=
=- 4,5В Для обеспечения необходимой
стабильности рабочих токов в двухъярус-
ных элементах ЭСЛ обычно используются
транзисторные ИТ (рис. 2 6). Отметим, что
в некоторых БМК между коллекторами
транзисторов в нижнем ярусе переключа-
* Здесь и далее значения задержки переклю-
чения даны для элементов, имеющих одну-две
нагрузки
** Еще более широкими логическими возмож-
ностями обладают трехъярусные элементы ЭСЛ.
Однако они требуют повышенного напряжения
питания поэтому в современных матричных БИС
практически не используются
8
телей тока включается резистор, обеспе-
чивающий выравнивание потенциалов их
коллекторов (штриховая на рис. 1, б).
Благодаря этому достигается уменьшение
задержки переключения элемента при по-
ступлении сигнала иа вход нижнего яру-
са [12].
Элементы ТПЛ отличаются от элементов
ЭСЛ отсутствием выходных эмиттерных
повторителей, что позволяет уменьшить
потребляемую мощность, однако приводит
к снижению коэффициента разветвления на
выходе и увеличению задержки переключе-
ния при работе иа емкостную нагрузку
Трехъярусиый элемент ТПЛ (рис. 1, в)
служит в качестве базового в БМК фирмы
Siemens (ФРГ) [15, 16] двухъярусные
используются в ряде других БМК [17—
19, 46, 55]
С целью повышения быстродействия и
снижения потребляемой мощности МБИС
обычно применяют базовые элементы с по-
ниженным логическим перепадом. Для
элементов ЭСЛ этот перепад составляет
1/л=0,5...0,6 В для ТПЛ — 1Л=0,4.. 0,5 В.
Так как в линиях связи между микро-
схемами в сверхбыстродействующих циф-
ровых устройствах принят стандартный
для серийных микросхем ЭСЛ перепад
{/л=0,8 В то для согласования внешних
и внутренних сигналов в МБИС включа-
ются буферные схемы-трансляторы, преоб
разующие уровни входных и выходных на-
пряжений (входные и выходные трансля
торы).
В качестве выходного буферного эле-
мента-транслятора в МБИС ЭСЛ/ТПЛ обыч-
но используется одноярусный элемент ЭСЛ
со стандартными выходными уровнями 0 и 1
</°вых=-1,6...-1,8 В, 1/вых=—0,7...—0,9 В
В большинстве современных сверхбыстро-
действующих БМК выходной транслятор
реализуется в виде температурно-компенси-
рованной схемы (рис. 3), аналогичной эле-
Рис. 3. Схема температурно-компенсированного
выходного транслятора ЭСЛ-уровней
ментам ЭСЛ серии F100K фирмы Fairhild
[' •
Штриховой линией на рис. 3 показано
подключение внешних резисторов R, при ра-
боте иа согласованные линии связи. Сопро-
тивление Rc=Zo где 2о — волновое
сопротивление линий связи, которое в сов
ременных цифровых системах обычно со-
ставляет 50 или 75 Ом (реже 25 Ом)
В качестве входных трансляторов исполь-
зуются одноярусные элементы ЭСЛ или
ТПЛ, имеющие опорное напряжение £о=
= (1^ых+Ьи/2«-1.2 В. В ряде типов
БМК в базовые элементы ЭСЛ и ТПЛ
вводится резистор /?д (рис. 1, а), сни-
жающий уровни {/°вых. t/Bblx таким образом,
чтобы обеспечить выполнение условия
(£7О+£7') = (Б^ЫХ+(7ВЫХ). При этом базовые
элементы могут непосредственно восприни-
мать внешние сигналы с уровнями t/BMX,
t/ без включения входных трансляторов
[!2f.
Особенностью элементов ЭСЛ и ТПЛ
является необходимость введения в БМК
специальных схем источников опорных на-
пряжений, которые частично компенсиру-
ют изменения логических уровней в диа-
пазоне рабочих температур и напряжений
питания, обеспечивая работоспособность
МБИС. Используемые варианты этих схем
весьма разнообразны, начиная с простей-
ших резисторно-диодных делителей напря-
жения и кончая достаточно сложными схе-
мами, содержащими до 15—20 компонен-
тов Каждая схема обеспечивает необ-
ходимые напряжения для нескольких рядом
расположенных элементов (обычно от
4 до 10—20). В зависимости от степени
интеграции БМК число таких источников
на кристалле может достигать нескольких
десятков. На рис. 4 приведены схемы
источников, используемых в БМК на двухъ-
ярусных элементах ЭСЛ фирмы NTT [13]
и трехъярусных элементах ТПЛ фирмы Sie
mens [15]. Эти источники достаточно слож-
ны, для них приходится использовать до
10 % общей площади БМК и мощности,
потребляемой МБИС. Однако благодаря их
применению j ается обеспечить работоспо-
собность МБИС класса ЭСЛ/ТПЛ в диапа-
зоне температур —30 СС +85 °C (иногда
—10...+70 °C) при 5 ..10 % отклонениях на-
пряжения питания от номинального зна-
чения
В ряде разработок используются ва
рианты схем ЭСЛ/ТПЛ, не требующие
источников опорных напряжений К ним от-
носятся элементы непороговой логики
(НПЛ) и дифференциальной эмиттерно-
связанной логики (ДЭСЛ).
9
Рис. 4. Схемы температурно компенсируй ^их исючников опорных ннпряжений для двухъярусного
элемента (СЛ (в) и трехъярусиого элемента ТПЛ (в)
Элемент НПЛ (рис 5, а) представляет
собой одноярусный элемент ТПЛ. из кото-
рого исключен опорный транзистор. В ре-
зультате данный элемент не имеет четко
выраженного порога переключения на пере-
даточной характеристике и его помехо-
устойчивость составляет всего несколько
милливольт. Изменение потенциала на выхо-
де элемента ТПЛ начинается уже при
небольших изменениях входного сигнала,
поэтому задержка переключения в ло-
гических цепях из таких элементов ока
зывается в несколько раз меньше, чем
при использовании элементов ЭСЛ, ТПЛ.
Емкость, шунтирующая резистор в эмиттер-
ной цепи, служит для ускорения включе-
ния транзисторов Чтобы реализовать не-
обходимую помехозащищенность цифро-
вых устройств, элементы НПЛ используют-
ся в них совместно с элементами ТПЛ,
обеспечивающими требуемую помехоустой
чивость Элементы НПЛ применяются сов-
местно с элементами ЭСЛ в качестве ба-
зовых в БМК, разработанных фирмой
NTT (Япония) [7,66]. В одной из разра-
боток БМК этой фирмы используется
комбинированная базовая ячейка (рис. 5, б),
которая может выполнять функции либо
элемента НПЛ с выходными эмиттерны
ми повторителями, либо одноярусного эле-
мента ЭСЛ [7]. В последнем случае к
элементу подключается опорный тран-
зистор, как показано на рис. 5. б В качестве
ускоряющей емкости (0 3 пФ) служит эмит-
тсрный переход дополнительного тран-
зистора, база которого подключена к
напряжению питания £„. Для пи
тания базовых элементов используется
термокомпенсируемый встроенный источник,
обеспечивающий на кристалле напряжение
£„= — 1,97 В
На рис. 5, в показан трехъярусный
вариант элемента ДЭСЛ, использование та-
кого элемента требует передачи парафаз
ных (дифференциальных) логических сиг-
налов Таким образом, число необходимых
соединений с МБИС удваивается, что тре-
бует увеличения площади БМК Этот не-
Рис. 5. Варианты сверхбыстродействующих элементов ЭСЛ ТПЛ: элемент НПЛ (а), коммутируемый
элемент ЭСЛ НПЛ (б), элемент ТПЛ с дифференциальными входами (в)
10
достаток частично компенсируется отсутст-
вием источников опорных напряжений и
линий для подводки этих напряжений
к элементам. Использование парафазиых
сигналов позволяет обеспечить достаточно
высокую помехоустойчивость схем при
пониженных значениях логического перепа-
да ((Л, «О,10...0,15 В). В результате су-
щественно (в 3—4 раза) сокращается
задержка переключения [20, 31]
Этементы ТТЛ, И2Л и различные их
модификации используются в качестве ба-
зовых для реализации МБИС, имекТщих
меньшее быстродействие, чем МБИС на базе
ЭСЛ/ТПЛ. Наиболее широкое применение
в МБИС находят элементы ТТЛ с дио-
дами Шотки (рис. 6, а) Так, фирма
IBM использует МБИС на элементах ТТЛ
для реализации ряда серий быстродействую-
щих ЭВМ [21, 22]. Для питания этих
элементов используется пониженное напря-
жение питания £п=1,5...1,7 В, при этом ло-
гический перепад имеет величину £/„=1,2...
1,4 В В ряде БМК используются диодные
(рис. 5, а) или транзисторные цепочки
подключенные к выходу элемента ТТЛ для
уменьшения логического перепада [21 —23].
В этом случае при любых значениях
Еп величина перепада составляет £/л=
=0,7 .0,8 В и быстродействие повышается
приблизительно в 1,5 раза Для ускоре-
ния переключения элементов ТТЛ, работаю
щих на длинные соединения, их выходной
резистор в некоторых БМК шунтируется
дополнительным резистором (см. штрихо-
вую линию на рис. 6, а), благодаря
чему возрастает величина тока заряда
паразитной емкости нагрузки При этом
удается существенно повысить быстродейст-
вие МБИС ценой относительно небольшо-
го возрастания мощности [22]. В БИС фир
мы NTT (Япония) используются элементы
ТТЛ, в которых токозадающий резистор не
подключен к базе выходного транзистора,
а выходной резистор подключается только
при работе на линии связи большой
длины [24]. В современных БМК, изго
тавливаемых по технологии с минималь-
ными размерами 1,5.. 2,0 мкм, работа пере-
ключения элементов ТТЛ составляет А„—
= 1 пДж. При этом типовые значения за-
держек переключения х,= 1 2 нс
Элементы И2 Л (рис. 6, б), которые исполь-
зовались в матричных БИС, выпускавшихся
в 70-е годы, в настоящее время нахо
дят ограниченное применение Это обуслов
лено в первую очередь их значительной
задержкой переключения, которая состав-
ляет обычно <з~Ю нс. Тем не менее от-
дельные типы БМК И2Л и МБИС на их осно
ве выпускаются фирмами Hitachi (Япония),
Texas Instruments, Cherry Semiconductor,
Exar, Custom. Integrated Circuits, Fairchild
(США) [6] *
Элементы Шотки-транзисторной логики
(ШТЛ, рис. 6, в) и инжекционной
Шотки логики (ИШЛ^ рис. 6, г) можно
считать разновидностями элементов ТТЛ,
И2Л Для элементов ШТЛ, ИШЛ харак
терны малые значения логического пере-
пада U =0,2.. 0,3 В, благодаря чему дости-
гается такое же быстродействие (t3=l .
2 нс) при меньшем, чем для элементов
ТТЛ, потреблении мощности (приблизитель-
но в два раза) Различные варианты
БМК на элементах ШТЛ, разработанные
фирмами Signeties, IBM, Harris Semicon-
ductor, Texas Insruments, Fairchild описа
ны в [25—27].
Элементы ИШЛ были предложены спе-
циалистами фирмы Philips На базе этих
элементов выпускают БМК фирмы Signeties,
Raytheon [6, 28]. Элементы ШТЛ. ИШЛ
имеют похожую схему и отличаются толь-
ко способом ограничения насыщения вы
ходиого транзистора. В элементах ШТЛ
коллекторный переход выходного транзисто-
ра шунтируется диодом Шотки, а в эле-
ментах ИШЛ — продольным р—п -р-
транзистором, интегрированным вместе с
п—р n-транзистором в единую функцио-
нальную структуру. Так как в элементах
ШТЛ необходимо создавать два вида кон-
тактов Шотки (например из Pt и сплава
TiW), отличающихся высотой потенциаль
ного барьера, то технология изготовления
этих БМК сложнее, чем для ИШЛ. Од
нако, как показывает проведенное срав
Рис 6. Основные варианты базовых элементов ТТЛ И Л элемент ТТЛ простым инвертором
(а), элемент И Л (б), элемент ШТЛ (в) элемент ИШЛ (г), элемент ШТЛ с двухэмиттерным
транзистором (д)
11
некие 24 29], элементы ШТЛ имеют не-
сколько лучшее быстродействие
В БМК фирмы Fairchild используется
элемент ШТЛ с двухэмиттерным тран-
зистором (рис. 6, д), один из элемен-
тов которого подключается к базе и таким
образом ограничивает степень насыщения.
В этом элементе требуется только один
тип диодов Шотки, что упрощает тех-
нологию изготовления БМК
В базовых элементах ТТЛ, И2Л, ШТЛ,
ИШЛ используется пониженное напряже-
ние питания обычно 1,5...3,0 В Такое
напряжение подается на БМК от внеш-
него источника питания или формируется
с помощью встроенного источника, под-
ключенного к стандартному внешнему
напряжению Еп=5 В.
В качестве выходных трансляторов в
БМК класса ТТЛ/И2Л (включая ШТЛ,
ИШЛ) обычно используется элемент ТТЛ
со сложным инвертором, один вариант ко-
торого показан иа рис. 7. Питание трансля-
тора осуществляется от внешнего источни-
ка с напряжением Еп=+5 В Данный
транслятор обеспечивает высокое быстро-
действие при работе на большую ем-
костную нагрузку (до нескольких сотеи
пикофарад) и реализует на выходе стан-
дартные для серийных микросхем ТТЛ
уровни: Г/°ых 0,2...0,3 В; Ь^ых=3...4 В.
Эти уровни могут непосредственно вос-
приниматься элементами ТТЛ, И2Л, ШТЛ,
ИШЛ, поэтому входные трансляторы в БМК
класса ТТЛ/И2Л обычно не включаются.
Исключение составляют некоторые из БМК
фирмы IBM, где для питания МБИС ТТЛ
используются отрицательные напряжения
Еп=—1 5 и —4,25 В а в качестве вы-
ходного транслятора служит эмиттерный
повторитель [21 ].
Необходимо отметить, что выходные транс-
ляторы ТТЛ-типа часто используются также
в БМК класса ЭСЛ/ТПЛ. Например, фир-
ма Motorola выпустила БМК, где базовым
служит двухъярусный элемент ЭСЛ, а вы-
ходным транслятором ТТЛ-элемент со
Рис. 7. Схема выходного транслятора ТТЛ-уров-
ней
сложным инвертором. Для питания этих
БМК используется напряжение i'=-f-5 В.
Той же фирмой разработаны БМК, в ко-
торых совместно применяются выходные
ЭСЛ и ТТЛ-трансляторы Питание таких
БМК осуществляется от двух источников
питания Е =4-5 В, Е„г=—5,2 В Выход-
ные ТТЛ-траисляторы с базовыми эле-
ментами ЭСЛ или ТТЛ используются также
в БМК фирм Ferranti [9, 10], IBM [6],
Honeywell [30], Applied Semiconductor
[6], Advanced Microdevices [32].
2. КОНСТРУКТИВНЫЕ ВАРИАНТЫ
СОВРЕМЕННЫХ БИПОЛЯРНЫХ БМК
На основе рассмотренных разновид-
ностей базовых элементов реализованы
различные типы биполярных БМК, от-
личающиеся своей конструктивной реализа-
цией.
Типовая конструкция БМК состоит из
прямоугольной матрицы вентилей, распо-
ложенных в центре кристалла, и разме-
щенных на его периферии вспомогатель-
ных и буферных схем (входных и выход-
ных трансляторов, источников напряже-
ния), контактных площадок для подклю-
чения внешних выводов (рис 8).
Различаются два основных варианта БЯ
вентильного и компонентного типа. Вен-
тильная БЯ представляет собой базовый
элемент, компоненты которого заранее сое-
динены на кристалле с помощью фикси-
рованной системы соединений. При проек-
тировании МБИС на таких БЯ разраба-
тывается система соединения вентилей в
необходимую логическую схему. Компонент-
Рис 8 Типовая конструкция современного бипо-
лярного БМК
/ — трансляторы уровней и контактные пло падки,
2 — базовые ячейки, 3 каналы для вертикаль-
ных трасс (1-й слон металлизации), 4 — каналы
для горизонтальных трасс (2-й слой металли
зации)
12
ная БЯ (макроячейка) представляет собой
набор из нескоммутированных или частич-
но ском.мутированных компонентов. В про
цессе разработки МБИС из этих компо-
нентов формируются требуемые базовые
элементы и макроэлементы либо выбира-
ется набор необходимых элементов и макро-
элементов из готовой функциональной биб-
лиотеки. Затем разрабатывается система их
соединения в заданную цифровую схему.
Применение макроячеек позволяет реализо-
вать более разнообразные и эффективные
схемотехнические варианты элементов, уз-
лов н блоков МБИС, обеспечить повышен-
ное быстродействие и пониженное потреб
ление мощности. Поэтому БЯ типа макро-
ячеек используются в большинстве типов
биполярных БМК.
Обычно компонентный состав макроячей-
ки БМК типа ЭСЛ или ТПЛ содержит
10—15 транзисторов и столько же резисто-
ров различных номиналов, необходимых
для реализации нескольких вариантов
двух- или трехъярусных базовых элемен-
тов На рис 9 а приведен компонент-
ный состав макроячейки БМК ТПЛ
фирмы Siemens, имеющего степень интегра
ции 9300 эквивалентных вент./кристалл
[16]. Компонентный состав макроячейки
для БМК ТТЛ содержит обычно 2—4 тран
зистора, 3 4 резистора. На рис 9, б пока-
зан состав макроячейки БМК ТТЛ фирмы
IBM, со степенью интеграции около 10 тыс
вент./кристалл (21 ]. В кристаллах, где ба-
зовыми являются одноярусные элементы
ЭСЛ, НПЛ, И2Л, ШТЛ, ИШЛ, используют-
ся БЯ вентильного типа.
В ряде БМК высокой степени инте-
грации помимо матрицы БЯ содержатся
некоторые специализированные функцио-
нальные блоки. Чаще всего в БМК
вводятся блоки памяти, обычно с изме
няемой организацией [14, 32—37, 55].
Например, БМК типа QM 1600 фирмы
Applied Microcircuits содержит 1600 элемен
тов ЭСЛ и два модуля ОЗУ емкостью по
640 бит, на базе которых изменением ри-
сунка соединений можно реализовать раз-
личные варианты организации от 1280Х
Х1 бит до 32X40 бит [36]. В БМК типа
Am МРА 3525 фирмы Advanced Microdevi-
ces наряду с матрицей макроячеек ЭСЛ
эквивалентной 3800 вентилям, входят четы
ре модуля ОЗУ с организацией 16х
X 18 бит, соединением которых можно полу
чить блоки памяти емкостью 64x18,
32x36, 16x72 бит (32]. В некоторые БМК
включаются программируемые логические
матрицы (ПЛМ), либо целый набор функ-
циональных блоков: сумматор умножитель
модуль памяти.
В современных БМК реализуется не-
сколько топологических вариантов размете
ния БЯ. До последнего времени наибо-
лее распространенным был вариант, при
котором несколько рядом расположенных
БЯ (чаще всего четыре) объединяются
в топологические фрагменты, между ко
торыми оставались свободные места (ка-
налы) межсоединений нижпего уровня ме-
таллизации (рис. 8) Такой вариант топо
логии реализован в большинстве современ-
ных БМК, выпускаемых фирмами Motorola,
Fairchild, IBM, Fujitsu, NTT и др.
При высокой степени интеграции (свы-
ше 4—5 тыс. вентилей) более удобным
для проектирования МБИС является струк
тура из нескольких макроблоков, каждый
из которых представляет собой матрицу
БЯ со степенью интеграции 1—2 тыс. вен
тилей или какой-либо функционально закон-
ченный блок, например ОЗУ или ПЛМ
По периферии макроблоков располагаются
буферные каскады, обеспечивающие пере-
дачу логических сигналов по межблочным
линиям связи. Для их проведения между
блоками оставляются достаточно широкие
межблочные каналы. На базе каждого
макроблока может быть реализован до-
статочно сложный функциональный узел
Их соединение позволяет реализовать
матричные сверх БИС выполняющие функ-
ции сложных цифровых систем микро-
процессоров, микроконтроллеров, микро-
ЭВМ В качестве примера можно при
вести один из последних БМК фирмы
Siemens [16], который содержит четыре
макроблока по 484 макроячейки и 256
Рис. Я. Компонентный состав «вкроячеек ТПЛ («) и ТТЛ (б)
13
входных-выходных трансляторов в каждом,
расположенных на кристалле площадью
10 9X11 7 мм2. По своим логическим воз
можностям данный БМК эквивалентен 9000
вентилям
Другим топологическим вариантом яв
ляется бесканальная структура БМК, часто
называемая в литературе «морем венти-
лей» — sea of gate [38]. Данная струк-
тура характеризуется сплошным размеще-
нием БЯ (без промежуточных каналов)
При этом соединения нижнего слоя про-
водятся не между компонентами БЯ а
над ними В результате в два-три раза
увеличивается степень интеграции, так как
вся площадь БМК оказывается занятой БЯ
Часть БЯ, попавших под соединения пер-
вого слоя, остается неиспользуемой. Одиа-
ко в целом площадь БМК используется
более эффективно, так как в зависимости
от реализуемой функциональной схемы мож-
но менять относительную долю БЯ, вы-
деляемых для выполнения логических функ
ций или остающихся под межсоединения-
ми При этом требуется применять более
совершенные САПР обеспечивающие эф
фективное использование возможностей,
предоставляемых такой гибкой структурой
БМК, для улучшения характеристик проек-
тируемых МБИС
Как следует из вышесказанного, структур-
но-топологические варианты БМК тесно свя-
заны с особенностями реализации меж
соединений Число трасс для проведения
соединений, передающих логические сигна-
лы между элементами и узлами МБИС, за
висит от степени интеграции. Для выбо-
ра оптимального числа трасс /VT можно
использовать эмпирическое соотношение
[7]:
Ar=m,,(A\)<’,
где /V, — общее число базовых эле-
ментов реализуемых иа основе БМК (сте-
пень интеграции), т,, — среднее число
логических входов и выходов в этих эле-
ментах, р«0 7 0 75. Кроме сигнальных
трасс на кристалле размещаются шины
питания, а в БМК типа ЭСЛ и ТПЛ
также линии для подключения опорных
напряжений В результате требуемое число
трасс для БМК со степенью интеграции
Аэ=1000 элементов составляет Ат=600...
800, а при Аэ=10000 достигает Мт=
=3.. 4 тыс. Размещение на кристалле та-
кого числа трасс является сложной пробле-
мой, одним из путей решения которой
является увеличение числа слоев межсоеди-
нений. Если до 80 х годов в биполярных
БМК применялась двухслойная система
соединений с шагом размещения провод-
ников в каналах h—15 20 мкм, то в совре-
менных разработках обычно используется
трехслойная металлизация [4 7, 13, 21, 22,
38, 39, 66, 69], есть сообщения о при-
менении четырехслойной металлизации [13,
33, 35, 39]. При этом в верхнем слое,
имеющем наименьшее удельное сопротив-
ление, реализуются шины питания. Шаг
соединений в нижних слоях уменьшен до
6...10 мкм при толщине d=0,5...1,0 мкм.
В верхнем слое для снижения сопротив-
ления шин питания проводники изготав-
ливают достаточно широкими (20.. 50 мкм)
и толстыми (до 3...4 мкм) Благодаря
этому уменьшается падение напряжения на
шинах питания, что позволяет расширить
рабочий диапазон температур и напряжений
питания, повысить помехоустойчивость
МБИС.
Достаточно жесткие требования к кон-
струкции шнн питания обусловлены тем,
что быстродействующие биполярные МБИС
потребляют достаточно большую мощ-
ность Р=2.5 В При типовом напряже-
нии питания £„=5 В ток в шинах питания
достигает значения /„= 1А Конструкция
шин питания должна обеспечить падение
напряжения на них, ие превышающее
50 .100 мВ так как иначе нарушается
работоспособность МБИС из за рассогласо
вания порогов переключения и уровней ло
гических сигналов
Важной конструктивной проблемой при
проектировании БМК является реализация
требуемого числа внешних выводов, доста
точного для эффективного использования
функциональных возможностей кристалла
Для оценки требуемого числа выводов
обычно используется эмпирическое правило
Рента
где <7=0,5.. 0,75. Базовые кристаллы со сте-
пенью интеграции до Л; =1000 элементов
размещались в корпусах, имеющих несколь
ко десятков выводов (обычно 67. 90) Для
современных МБИС, содержащих 2.5 тыс
элементов используются корпуса или бес
корпусные носители кристаллов, имеющие
100 200 выводов [7, 40, 41].
Для последних конструкций кристаллов
характерно матричное размещение контакт-
ных площадок по поверхности кристалла и
многорядное расположение выводов по че-
тырем сторонам корпуса [42 44] Наиболее
сложные биполярные БМК. разработанные
фирмами NEC (7000 вентилей) и Siemens
(9300 вентилей), имеют соответственно 208
и 320 выводов [7 16].
14
3 ПЕРСПЕКТИВЫ И ТЕНДЕНЦИИ
РАЗВИТИЯ МБИС
Обзор современного состояния и перспек-
тив развития МБИС, данный в [2, 44 47,
52, 57], показывает, что объем их про-
изводства ежегодно возрастает в среднем
на 30 %, а стоимость продаж к 1988-
1989 гг превысит 1 млрд, дол Из 60 фирм,
выпускающих БМК, около 20 производят
биполярные БМК (см. табл. 1, табл. 2).
Большинство фирм выпускает семейства,
состоящие из нескольких БМК (от 3—4 до
6—8 типов), совместимых по основным
электрическим и конструктивным характе-
ристикам но отличающихся степенью инте-
грации, площадью кристалла, потребляемой
мощностью и стоимостью Обычно семей-
ство БМК перекрывает диапазон степеней
интеграции от нескольких сотеи до не-
скольких тысяч вентилей. Благодаря этому
заказчик может выбрать БМК параметры
которого в наибольшей степени соответ-
ствуют требованиям к МБИС, проектируе-
мой на его основе. В табл 1 и 2 при-
ведены параметры наиболее крупных БМК
из семейств, выпускаемых указанными за-
рубежными фирмами.
Как показывает обзор характеристик
биполярных БМК (см табл 1 и 2),
в настоящее время достигнута степень ин-
теграции 5 10 тыс. вентилей при площади
кристалла 50. .100 мм2. Таким образом, при
современной технологии изготовления БИС,
обеспечивающей минимальные размеры
Д=1,5.2,0 мкм, реализуется плотность раз-
мещения порядка 100 вент./мм2. В послед-
них разработках биполярных БМК достиг-
нуты задержки переключения
для базовых элементов ЭСЛ/ТПЛ: /,=
= 100...300 пс при потребляемой мощности
Р=2 .5 мВт [13, 38, 39, 46, 48, 49, 50,
61, 66, 69].
для базовых элементов ШТЛ: /3=500...
800 пс при мощности Р— 0,1 .0,5 мВт
[39, 51].
Таким образом, по быстродействию би-
полярные БМК по-прежнему опережают
КМОП-кристаллы, где реализованы мини-
мальные значения /3=0,7...1,5 нс [6,52
55]
Обеспечение дальнейшего роста степе-
ни интеграции МБИС при одновременном
повышении быстродействия потребует не
только совершенствования технологии и
развития схемотехники, но и увеличения
мощности, рассеиваемой на кристалле В на-
стоящее время разработаны БМК, в кото-
рых обеспечено рассеивание мощности до
12...20 Вт при воздушном охлаждении
[2, 12, 16, 46, 48, 69] Перспективным
способом дальнейшего повышения рассеи-
ваемой БИС мощности является создание
на кристалле микроканалов, по которым
циркулирует охлаждающая жидкость Та-
кой способ охлаждения позволяет в пер-
спективе повысить мощность, рассеиваемую
кристаллом до 100—1000 Вт [56].
Преимуществами КМОП-БМК являются
более высокая степень интеграции (при
близительно в два раза) и пониженное
потребление мощности (в два-три раза на
максимальной рабочей частоте) [38, 45].
Благодаря этим достоинствам выпуск и
применение БМК этого типа росли в 80-е
годы более быстрыми темпами, чем произ-
водство биполярных БМК- Однако разра
ботанные в последние годы новые вариан-
ты технологии (изоляции глубокими канав
ками, многослойная металлизация и др )
позволили существенно повысить быстро-
действие и плотность упаковки биполяр
ных микросхем [38, 48, 57, 58] Пре-
имущества биполярных БИС перед КМОП-
БИС особенно сильно проявляются при ра
боте на линии связи значительной длины
(— 1 мм и более). Поэтому биполярные
БМК перспективны для создания цифро
вых устройств с нерегулярной (нерекурсив-
ной) структурой, например, микропроцес-
соров, интерфейсных схем, тогда как пре
имущества КМОП БМК проявляются при
реализации достаточно регулярных (рекур-
сивных) структур типа блоков оперативной
и постоянной памяти, ПЛМ, матричных
умножителей и т. п. [39].
Приведенные в [59] оценки показывают,
что биполярные схемы имеют преимущества
по быстродействию и работе переключе-
ния при изготовлении по технологии,
обеспечивающей минимальные размеры
А=0,5.. 1,0 мкм. В [60] отмечаются труд-
ности реализации хороших характеристик
МОП-транзисторов при длине канала менее
0,5 мкм, обсуждаются пути их преодо-
ления. В [39J указывается, что биполяр-
ные транзисторы будут иметь преимущества
при минимальных размерах Д«0,1 мкм.
Таким образом можно прогнозировать сов
местное развитие биполярных и КМОП-
матричных БИС с учетом определенной
специфики использования БМК того или
иного класса в зависимости от структуры
реализуемых устройств и требуемых тех-
нических характеристик
В последние годы выполнен ряд успеш-
ных разработок БИС, изготовленных по
совмещенной МОП-биполярной технологии
(Bi—MOS) [52, 55, 62] С использова
нием этой технологии фирмами Hitachi
(Япония), Motorola (США) изготовлены
БМК, содержащие соответственно 2500 и
15
6144 вентилей, имеющих задержку пере-
ключения 7’а=(),8 ..0.9 нс. Разработанные
БМК данного класса сочетают высокое
быстродействие, характерное для биполяр-
ных БИС, с пониженным потреблением
мощности, свойственным КМОП БИС.
Основным конкурентом кремниевых бипо-
лярных МБИС в области сверхбыстро-
действующих устройств являются БИС,
реализуемые на арсенид-галлиевых БМК.
В настоящее время рядом фирм США
(Harris Semiconductor. Honeywell. Texas
Instrument и др.) реализованы БМК иа
арсениде галлия, имеющие степень интегра-
ции до 1000 -3000 вентилей, максималь-
ную рабочую частоту /П1МХ=1--3 ГГц [49,
63 65] Базовые элементы этих БМК
имеют задержки переключения /,—50...
100 пс при минимальной нагрузке (коль-
цевой генератор) и /З=200...300 пс при типо-
вой нагрузке Эти показатели несколько
лучше, чем параметры, характеризующие
быстродействие базовых элементов ЭСЛ/
ТПЛ в биполярных БМК на базе кремния.
Однако арсенид таллиевые БМК имеют бо-
лее сложную технологию изготовления,
высокую стоимость, меньшую степень ннтс
грации Поэтому по имеющимся прогнозам
и оценкам основной областью применения
арсенид галлиевых БМК будут цифровые
устройства и системы, работающие с часто-
той /mdx^5 ГГц. тогда как на кремниевых
биполярных БМК будут реализовываться
цифровые МБИС, имеющие рабочую часто-
ту в диапазоне 0,5...5 ГГц.
Создание в начале 80 х годов новых эф
фективных средств автоматизированного
проектирования кремниевых компиля-
торов обеспечило реализацию разра
ботки специализированных БИС методом
стандартных элементов При этом топо-
логия проектируемого цифрового устройства
автоматически создается из набора топо-
логических фрагментов, реализующих функ-
ции стандартных элементов (вентилей,
триггеров, функциональных узлов и бло
ков) из имеющейся библиотеки. В данном
методе не используется предварительно
разработанная стандартная заготовка в ви
де БМК, поэтому получаемая топология
в наибольшей степени соответствует кон-
кретной структуре проектируемого устройст-
ва и не содержит лишних (неиспользуе-
мых) элементов и компонентов В резуль
тате площадь, занимаемая БИС на кристал-
ле, оказывается в 1,2 2 0 раза меньше,
чем при использовании БМК [67] Однако
типовые сроки разработки и изготовления
БИС методом стандартных элементов со
ставляют 12—16 недель, тогда как для
МБИС эти сроки не превышают 8 9 не-
16
дель [45| В настоящее время за рубе-
жом выпуск МБИС в 3- 4 раза превы-
шает выпуск БИС па стандартных эле
ментах. Однако темпы роста производства
последних составляют 70 ..80 % в год, что
существенно выше, чем для МБИС (30...
40 %). Поэтому по прогнозам к 1989—
1990 гг. БИС на стандартных элементах
превзойдут МБИС по объему выпуска
[45, 671
В условиях такой острой конкуренции
разработчики БМК и МБИС видят выход
в дальнейшем сокращении сроков их проек
тирования и выпуска Например, фирма
Fairchild сократила срок разработки МБИС
до двух недель путем использовании САПР
на базе супер-ЭВМ типа Cray IS и при-
менения автоматизированной установки для
электронно-лучевой литографии [68] Отме-
чается также экономическая эффективность
использования БМК при относительно ма
лых объемах выпуска БИС По имеющим-
ся оценкам применение МБИС экономи-
чески целесообразно при объеме их вы-
пуска менее 25 50 тыс., а БИС на
стандартных элементах — при объеме
выпуска более 50... 100 тыс. шт [38, 64|.
Оценивая перспективы дальнейшего раз-
вития биполярных БМК, можно сделать вы-
вод, что в течение ряда лет они оста
нутся основной элементной базой для реа-
лизации быстродействующих специализиро-
ванных БИС и СБИС. Уже в ближай-
шие годы предполагается появление би-
полярных БМК со степенью интеграции
50 - 80 тыс. вентилей, имеющих задержки
переключения /3= 100...200 пс при потреб-
ляемой мощности Р=10 мкВт [39|. Даль-
нейшее улучшение характеристик биполяр-
ных БМК будет достигнуто путем сни
жения минимальных размеров компонентов
до значений Д=0,1 .0,5 мкм, использова-
ния базовых элементов НПЛ, ДЭСЛ
ШТЛ с пониженными логическими перепа
дами 1/л=0,1...0,2 В и уменьшенным на-
пряжением питания /:п=1,0...2,0 В, приме-
нения конструкций кристалла, допускающих
увеличение потребляемой МБИС мощности
до 50... 100 Вт Совершенствование тех-
нологи, схемотехники и конструкции поз-
волит реализовать биполярные БМК со
степенью интеграции свыше 100 тыс вен
тилей, обеспечивающих задержки переклю
чения С=5О...1ОО пс.
СПИСОК ЛИТЕРАТУРЫ
I Жуковский В. А., Кушнер Ю К-, Бу-
бенников А. И.— Зарубежная радио-
электроника, 1979, N 11.
2. Окуда Н„ Сугаи М., Гото И,— ТИИЭР,
1986 т. 74 N 12
3. Van Cleemput W M.— Computer Design,
1983, v 22, N 2
4 Петренко А. И и др Зарубежная
радиоэлектроника, 1985, N 8
5. Бубенииков А Н и др Зарубежная
радиоэлектроника, 1985, N 9.
6. Smith D EDN 1986 v. 31, N 5.
7. Suzuki M., Horiguchi S , Sudo T D
IEEE J., 1983, v. SC 18, N 5.
8. Tatsuki M Kato S., Okabe M.— Proc.
IEEE Custom Integrated Circuits Conf.,
Portland, 1985.
9. Cox A., Davis A. 1980 WESCON
Proffessional Program Anahaim, 1980,
pap. 30/4.
10. Elektromkschau 1983, v. 17 N 4, p 16
18
11 EDN 1985, v. 30. N 8, p 20.
12. Lee S. S., Bass A. S.-— IEEE J., 1982,
v SC-17, N 5.
13. Suzuki M., Horiguchi S. IEEE J , 1984,
v SC-19, N 4
14 Gautier J L., Pasoquet D., Pouvil P.—
L’Onde Electronique, 1983, v. 63, N 12.
15. Brackelman W. c. a.— IEEE J., 1979,
v. SC-14, N 5
16. Brackelman W. e. a.- IEEE J., 1985,
v. SC 20, N 5.
17 Sato F e. a.— IEEE J., 1980, v. SC-15,
N 5.
18. Кокс P.— Электроника, 1984, т. 57, N 13.
19 Suzuki M e. a. — IEEE J., 1985, v. SC 20,
N 5.
20 Электроника 1986, т. 59, N 20, c. 29—34
21 Гани В Л., Клара Н. С., Викари К-—
Электроника, 1982, т 55, N 14.
22. Dansky А. Н,— IBM J., 1981, v. 25. N 3.
23 Армстронг Р.— Электроника, 1981, т. 54,
N 1
24. Hingarh Н. К. 1980 WESCON Prof-
fessional Program, Anahaim, 1980,
pap. 30/5.
25. Chen J Z e. a. IBM J., 1981, v. 25,
N 3
26. Sander T. e. a.— Custom Integrated
Circuits Conference, Rochester, 1981
27. Спрэтт Д., Торренто M. Электроника,
1984, т. 57, N 5
28. Пите Р.— Электроника, 1982, т. 55, N 24.
29 Lohstroh J.— IEEE J., 1982, v. SC 17,
N 8.
30. EDN, 1984, v. 29, N 20, p. 259, 260.
31 EDN, 1986, v. 31, N 15, p. 46.
32. Smith D. EDN, 1985, v. 30, N 22.
33 Берисфорд P— Электроника, 1983,
т. 56, N 4
34. Electronic News, 1985 v. 31, N 1576,
p 86.
35. Brenner Sea International of
Solid-State Circuits Conference, Digest
of papers, 1983
36. Уэбер Г. Электроника, 1985, т. 58,
N 11
37. Klein К- e. a — IEEE J., 1982, v SC 17,
N 3.
38. Коул Б.— Электроника, 1985, т. 58, N 20.
39. Коул Б.— Электроника, 1986, т. 59, N 7
40. Sato Т. е. a. IEEE Trans., 1984,
v. ED-31, N 2
41. EDN, 1984, v. 29, N 25, p. 70, 1?4
42. Чернышев А А., Стадник А А Тю-
хии А. А. Зарубежная радиоэлект-
роника, 19«4. N 9.
43. Хеймен Д. Электроника, 1984, т. 57,
N 19
44. Махалинген M ТИИЭР, 1985, т. 75,
N 9.
45. Бурбон Б. Р.— Электроника 1984, т. 57,
N 18.
46. Лайнбек Д. Р.— Электроника, 1987,
т. 60, N 3
47 Электроника, 1986, т 59, N 1, с. 21—42.
48. Коул Б. Электроника, 1987, т. 60,
N 12
49 Мануэль Г.— Электроника, 1985, т. 58,
N 19.
50 Gonausser Е. е а.— IEEE J., 1984,
V. SC-19, N 3.
51. Sigiyama Y. с. a.— Proceedings of
Custom Integrated Circuits Conf., 1981.
52. Холтон У. С., Кевин Р. К ТИИЭР,
1986, т 74 N 12
53. Moknoff N.— Computer Design, 1985,
v. 24, N 5.
54. Электроника, 1987, т. 60, N 2, с. 88 89.
55. Electronic Engineering, 1987, v. 59, N 22,
p 78 105.
56 Tuekerman D В Pease R F W
IEEE Electron Dev Lett., 1981, v. EDL 2,
N 1.
57. Нии T X. Тан Д Д ТИИЭР, 1986,
т. 74, N 12
58 Коул Б.— Электроника, 1986, т 59,
N 18.
59. Лохстрох Р. ТИИЭР, 1981, т. 69, N 7
60. Коул Б.— Электроника, 1985, т. 58,
N 25.
61. Drobac S.— Electronic Design, 1987,
v. 35, N 10
62. Коул Б. Электроника, 1986, т. 59, N 5.
63. Bond J - Comp. Design, 1987, v. 26, N 2.
64. EDN, 1986, v 31, N 15, p 112—120
65. Коул Б.— Электроника, 1986, т. 59,
N 19.
66. H Ichino a. о. IEEE J., 1987,
v SC-22, N 2.
67. Лайнбек Д. P.— Электроника, 1984,
т 57, N 16
68. Беннет И. Электроника, 1985, т. 58,
N 17.
69. М. Suzuku а. о,— IEEE J., 1987, v. SC 22,
N 1
17
УДК 621 327 67
СОСТОЯНИЕ И ПЕРСПЕКТИВЫ РАЗВИТИЯ
СВЕРХБЫСТРОДЕЙСТВУЮЩИХ БИПОЛЯРНЫХ ОЗУ
Дятченко В Н, к т. н. Родионов Ю
П,, к т, н Скаира А В.
ВВЕДЕНИЕ
В последнее десятилетие усилия разра-
ботчиков микросхем в основном сосредо-
точены на создании сверхбыстродействую-
щей элементной базы для ЭВМ IV и
V поколений. Это связано с тем, что для
решения современных задач физики, аэроди
иамики,баллистики, метеорологии, обработ
ки изображений и речевых данных, эконо
мики, искусственного интеллекта и других
необходимо увеличить в текущем десяти-
летии быстродействие ЭВМ на три поряд-
ка (1].
В настоящее время в мире функциони-
руют около 200 супер-ЭВМ, производимых
фирмами США (Cray, ETA, CDC) [2] и Япо-
нии(NTT, Hitachi, NEC) [3] и др. Быстро-
действие современных супер ЭВМ достигает
100...150 Мфлоп (1 Мфлоп—106 опер /с над
числами с плавающей запятой) при емко-
сти центрального ОЗУ около 10е 64-раз-
рядных слов. К 1990 г. предполагается
довести быстродействие супер-ЭВМ до
1000 Мфлоп (например, предполагаемое
быстродействие ЭВМ Isis, Франция, фирмы
Bull составит 1 Гфлоп), емкость централь
ной памяти до 2048 Мбайт (например,
у машины Сгау-3). Тактовая частота су-
пер-ЭВМ при этом вплотную приблизится
к субнаносскундному диапазону. Предпола-
гаемая длительность цикла основной памя
ти в ЭВМ Isis составит 35 пс [3].
Для решения поставленных задач в Япо-
нии [4| и США [5] приняты и осуще-
ствляются долговременные национальные
программы по созданию сверхскоростных
ИС (ССИС) —элементной базы супер-ЭВМ.
1 ТЕНДЕНЦИЯ РАЗВИТИЯ
БИПОЛЯРНОЙ ТЕХНОЛОГИИ БИС
ПАМЯТИ
Улучшение параметров, характеризую-
щих быстродействие и плотность разме-
щения компонентов ИС на биполярных
транзисторах, достигается разработкой сле-
дующих принципиально новых конструктив-
но-технологических решений
формирование самосовмешающихся
сверхинтегрированных субмикронных тран
зисторных структур с плоскими эмиттер
18
ными переходами и пассивными р+-об-
ластями базы [6];
создание транзисторных структур с вер-
тикальными t/образными изолирующими
канавками [6];
формирование структур с многоуровневой
металлизацией.
Самосовмешенная транзисторная струк-
тура с поликремниевым эмиттером, мно-
гоуровневой разводкой и вертикальными
Д-образными изолирующими канавками по-
казана на рис. 1 [7]. Разработка и приме-
Рис, 1 Структура современного биполярного
транзистора с самосовмещеннем областей
Эволюция параметров
Параметры транзистора и элементной базы БИС
ЮР DOPOS DXIS
С3бо X 10~15, Ф 30 34
^кбо X К)-15, Ф 100 41
г '-'КИО X 10 |А, Ф 200 130
<6 Ом 1470 360
fr ХЮ9, Гц 2 3
‘зл р.ср ОЗУ X 10 _|2с/вент. — —
а X 10~9, с 7,э 2d
^гпш , мкм 3,0 3,0
р** 'потр X Ю~3 Вт 784 350
Год разработки 1978 1979
Источник 18] I9J
* минимальная технологическая проектная норма,
время задержки распространения сигнала в вентиле .
Рис, 2. Влияние граничной частоты усиления
биполярных транзисторных структур на быстро-
действие статических ОЗУ
нение технологических методов с t/ образ-
ной изоляцией и поликремниевой развод
кой позволили повысить частоту отсечки
fT транзисторных структур в 5—7 раз
(табл 1), что дало существенное уве-
личение быстродействия схем ОЗУ (рис. 2).
В табл. 1 использованы следующие об-
щепринятые сокращенные названия тех-
нологий биполярных интегральных схем:
ЮР — V (Isolation Oxide Polysilicon
V — groove) — технология с боковой окис-
ной изоляцией компонентов и заполнением
изолирующих ^-образных канавок поли-
кремнием;
IOP-L — разновидность технологии ЮР
с вертикальными (1/-образными) канав-
ками-
OXISS (Oxide Isolated process-S) — тех-
нология с боковой окисной изоляцией ком-
понентов;
PSA (Polysilicon Self-Aligned) техно-
логия с использованием принципа са-_
мосовмещения при формировании полу-
проводниковых слоев транзисторных струк-
тур;
APSA (Advanced PSA) — усовершен-
ствованная технология PSA,
ISO-S (Isolation Oxide-S) — традицион-
ная технология с боковой окисной изо-
ляцией («изоплаиар») с масштабированием
размеров;
SST (Super-Self-ahgned process Technolo-
gy) — технология, использующая принцип
самосовмещения при формировании транзи-
сторных структур (усовершенствованная
технология PSA);
OST (Oxide Surrounded Transistor) —
технология с боковой диэлектрической изо-
ляцией компонентов;
BIT 1 (Bipolar Integrated Technology) —
интегральная технология биполярных ИС
Применение новейших биполярных тех
нологий позволило ведущим фирмам Япо
нии и США успешно справиться с выпол-
нением первых этапов национальных про
грамм по разработке ССИС Отметим
наиболее важные достижения, полученные
в ходе их реализации.
Японская фирма NTT Corp на основе
суперсамосовмещенного процесса (SST 1А)
и литографии с минимальным размером
1 мкм изготовила ряд биполярных логиче
ских ИС и статических ЗУ с задержкой
биполярных транзисторных структур и элементной базы БИС Таблица 1
Технология БИС
PSA APSA APSA APSA SST 1 ISO S SST-2 SSMA SST-4 OS1 ЮР 1 BIT-1
30 31 13 30 25 21 6,8 15 30 20 4 5
40 43 22 80 21 20 14 18 30 4 ) И 5
НО 84 69 НО 50 34 60 42 100 100 7 5
1000 290 360 360 310 840 2200 388 430 650 — —
2 4 4 3 6...8 9 7 12.4 3...4 5 15 5
600 320 290 — 63*** 150...600 — 80 — 350 160 150...600
— — 23 2.7 4.5 1,5 0.85 5,4 — — —
2,0 2,0 2,0 2,0 2,9 1,0 2.0 1,0 2,0 1,5 1,0 2,0
0.8 1 85 1,48 527 500 1500 700 950 900 5 1,5 0,3
вент вент вент вент. вент. вент.
1979 1980 1981 1983 1984 1983 1984 1984 1983 1985 1986 1986 •
[10] 111] |12] [13] |14] |13] |15] |16] (17] |18] |19] 119]
указана четность ЗУПВ или .тонического вентиля. *** непороговая логика (кольцевой генератор) *Gapcp
/ва время выборки адреса в ОЗУ.
среднее
19
сигнала на вентиль в кольцевом генера-
торе 30-10 12 с при граничной частоте
транзисторов (15...20) • 109 Гц (20]. По тех-
нологии с четырьмя уровнями разводки и
проектными нормами 2 мкм создан бипо-
лярный матричный кристалл на 8300 вен
тилей, а также ЭСЛ ОЗУ емкостью 16 К
со временем выборки 15 нс и емкостью
4 К с быстродействием 3,5 нс (21].
Специалисты фирмы Fujitsu на основе
технологии SST-1.A разработали биполяр-
ную элементную базу СБИС с задержкой
325-10-12 с/вент. с типовой нагрузкой при
токе питания 0.2-10—3 А Особенность этой
транзисторной структуры — глубокая U об
разная изолирующая канавка с толстым
слоем защитного окисла под участками, где
располагаются соединительные шины. В чи
ело схем, разработанных по этой техноло-
гии, входит ОЗУ емкостью 1 К с временем
выборки 850-10—12 с рассеиваемой мощ
ностью950-10 3 Вт [ 15] (см. табл. 1). Даль-
нейшее совершенствование суперсамосовме-
щенных транзисторных структур с изоля
цией щелевого типа позволило разработать
серию сверхбыстродействующих ОЗУ емко-
стью 4 К с временем выборки при работе
в кольцевом генераторе 2,3-10-9 с (22],
1,1-10 -9 с (23], емкостью 5К с организа-
цией 512 словХ 10 разрядов и временем вы-
борки 1,0-10 9 с [24] и 16 К с быстродей-
ствием 3,5-10—9 с (25] и 2,8-10—9 с [26]
Быстрыми темпами разворачиваются ра-
боты по созданию комплементарных верти-
кальных биполярных структур [6], конку-
рирующих с КМОП-схемами по таким пока-
зателям, как малая мощность потребления
и высокая помехоустойчивость, обусловлен-
ные их комплементарностью.
Специалисты фирмы Hitachi разработали
технологию быстродействующих биполяр
ных цифровых схем, обеспечивающую вы
сокое качество вертикальных р—п—р и
п—р—п-транзисторов [27] в одном кристал-
ле.
Фирма IBM разрабатывает комплемен-
тарную биполярную технологию с верти-
кальными р п—р-транзисторами, в кото-
рой для формирования эмиттерных обла-
стей используется слой поликремния, леги
рованный большой дозой бора [28]
Фирма Fairchild на базе новой технологии
FAST-Z предполагает выпустить серию ИС
ЭСЛ типа с задержкой (0,08...0,1) • Ю-9
с/вент Технология FAST-Z близка к техно-
логии SST-1A. Для проектных норм 1,5 мкм
транзисторная структура с самосовмещени-
ем областей имеет размеры 1,5-3,5 мкм2
граничная частота таких транзисторов со-
ставляет 10‘° Гц. При переходе на проект-
ные нормы 1 мкм граничная частота во-
20
зрастает до (15 . 18) • 109Гц. По техноло-
гии FAST-Z изготовлено ЭСЛ ОЗУ емкостью
64 К со временем выборки 15-10 9 с
(29], размером запоминающего элемента
200 мкм2 и площадью кристалла 26 мм2.
При использовании аналогичной технологии
с проектными нормами 1 мкм фирма Fair
child рассчитывает получить статическое
ОЗУ емкостью 256 К с такими же размера-
ми кристалла и быстродействием, как для
предыдущей схемы
Фирма Bipolar Integrated Technology
Inc. (BITI) разработала биполярную тех-
нологию, в которой используются проектные
нормы 2 мкм и поликремниевые само-
совмещенные электроды эмиттера и базы
Эта технология позволила получить тран-
зисторы площадью 14 мкм2 и вентили с за-
держкой 300-10 12 с/вент. в нагруженном
состоянии при рассеиваемой мощности
300-10 ь Вт/вент При использовании тех-
нологии BIT-1 применяются те же мето-
ды и оборудование, что и при изго-
товлении КМОП БИС (19]. Главный ре-
зультат применения нового технологическо-
го процесса создание сверхминиатюрно-
го транзистора с граничной частотой 5 ГГц
при рабочем токе 50-10 6 А. Емкости пе
реходов составляют рекордно малую вели-
чину порядка 5-10 15 Ф Двухвходовый
вентиль ИЛИ—НЕ выполненный по техж>
логии BIT-1 занимает площадь 770 мкм2
и позволяет получить уровень интеграции,
эквивалентный возможностям КМОП-тех
нологии с проектными нормами 1,5 мкм
Другие фирмы США также добились су-
щественных успехов в реализации бипо
лярной технологии с (7-образными канав-
ками Так, фирма Т1 по технологии Impact-X
выпустила серию логических микросхем на
основе ТТЛ, ШТЛ и ЭСЛ-базисов 32-раз-
рядный микропроцессорный набор, ЭСЛ
ОЗУ, ППЗУ емкостью 64 К с диодами Шот
ки и др. Эта технология обеспечивает бы-
стродействие нагруженных ТТЛ вентилей
5-10 9 с при потребляемой мощности
0,5-10-3 Вт ШТЛ вентилей — 0,8-10—9 с
при мощности 0,1-Ю—з Вт и ЭСЛ венти
лей 0,2-10 9 с при мощности 5-10 1 Вт [30]
Фирма AMD (США) в 1985 г. объявила
о разработке биполярного ППЗУ емкостью
128 К с временем выборки 35-10 9 с по тех-
нологии IMOX-III Slot [30].
Эта технология реализует ионно-имплан-
тированные транзисторные структуры с са-
мосовмещением и щелевой изоляцией. По
данной технологии получены образцы ЭСЛ
ОЗУ емкостью 1КХ4 с временем выборки
10 нс; ЭСЛ ОЗУ емкостью 16 КХ 1 с быст
родействием 15 нс В первой половине 1986 г.
подготовлено к выпуску ЭСЛ ОЗУ 4КХ4
и ОЗУ со встроенными логическими схема-
ми емкостью 512X9 бит для реализации
кэш-памяти.
2 ДИНАМИКА ИЗМЕНЕНИЯ
ОСНОВНЫХ ПАРАМЕТРОВ
БЫСТРОДЕЙСТВУЮЩИХ ОЗУ
Повышение производительности и емко-
сти памяти ЭВМ новых поколений тре-
бует улучшения параметров всей элемент-
ной базы, в том числе и ОЗУ.
Динамика изменения быстродействия и
плотности упаковки логических элементов
биполярных СБИС с размером кристалла
не больше 25 мм2 в зависимости от техно-
логических проектных норм показана на
рис. 3. Наиболее полно технологические
успехи реализуются в конструкции и разме-
рах ячеек памяти (ЯП) биполярных ОЗУ,
изменения которых во времени показаны
на рис 4
Основной схемотехнической элементной
базой биполярных ОЗУ, используемых в
большинстве современных супер-ЭВМ, яв
ляется ЭСЛ-логика, сохраняющая 2—4-
кратное преимущество по быстродействию
по сравнению с МОП-схемами. На ЭСЛ-
схемах реализуются процессоры, быстро-
действующая регистровая и кэш-память
для супер-ЭВМ (фирмы Byll СА, Hitachi
NEC, Cray и др.). Для основной памяти
планируется постепенный переход от ЭСЛ
ОЗУ к КМОП кристаллам, работающим
п| и температуре жидкого азота (77 К)
(ЭВМ серии Cyber фирмы ЕТА) [31]. Фир-
ма Cray Corp для ЭВМ Сгау-3 пред
полагает использовать логику на GaAs-
полевых транзисторах с барьером Шотки
Рис. 4 Изменение минимальных размеров ячеек
памяти биполярных статических ОЗУ
[32]. Статические и динамические ОЗУ,
изготовленные по КМОП-технологии, будут
использованы для построения дополнитель-
ной буферной памяти для обмена дан
ными между оперативной памятью и па-
мятью на магнитных дисках.
Основная концепция развития мульти-
процессорной архитектуры параллельной
обработки данных в ЭВМ новых поколе-
ний находит свое отражение в развитии
схемотехники ОЗУ с многоразрядной и логи-
чески перестраиваемой структурой, со встро-
енной логикой и многопортовой организа-
цией для параллельной обработки инфор-
мации. Усилия разработчиков, направ-
ленные на достижение максимальной
информационной емкости на кристалле ОЗУ,
приводят к тому, что каждые два года до-
стигнутая информационная емкость увели-
чивается в четыре раза (рис. 5). К настоя-
щему времени максимальная реализованная
1К(ТТЛ)\
Число вентилей на кристалл
(Skp^25mmz Р*р=2.0 Вт)
50К 20 К ЮК 5К 2К JK
Потребляемый ток/вентиль, мА
Рис. 3. Зависимость быстродействия, потребляе-
мой мощности и степени интеграции биполярных
БИС от технологической проектной нормы
(за
ГбК(И^\
(А К (ЗОЛ)
г 6ЧК
(БИ-КМОП)
1К(ЭСЛГ< \(ЗСЛ)
,К(зсл^^К^(эсл)
, , (ЯШ ж(3^-^^'^з2к(з7л)
1976 1976 1980 1982 1984 Годы
Рис. 5. Динамика изменения информационной
емкости и быстродействия биполярных статиче-
ских ОЗУ
21
Таблица 2
Конструктивные н электрические характеристики биполярных статических ОЗУ (1978...1986 гг)
Параметры ОЗУ Значения параметров для ОЗУ фирм
Fujitsu Hitachi NTT NTT NTT Hitachi МТ NEC IBM
Организация, бит Потребляемая мощ- 256X4 1К 256Х 4 256X4 256X Х4 4К 4К 1КХ4 5К
ность, Вт Время выборки инфор 0.784 0,8 0,5 0,7 0,95 0,35 0,3 1,5 2,4
мацни, нс Размер ячейки памя- 7.5 5,5 2,7 1,5 0,85 25 20 4,5 1,0
ти, мкм2 2756 2896 2050 1980 1048 2475 1122 1600 760
Размер кристалла, мм2 8,7 7,6 9,0 9,0 6,25 21,4 9,9 14,7
Элементная база ЭСЛ ЭСЛ ЭСЛ ЭСЛ ЭСЛ И’Л/ТТЛ И'Л/ТТЛ ЭСЛ ЭСЛ
Год разработки 1978 1979 1981 1983 1984 1978 1978 1983 1986
Источник |8] [38] |13| [15] 116] [9] [9] 113] [24]
Окончание табл. 2
Параметры ЗУПВ Значения параметров для ОЗУ фирм
NTT Fujitsu Hitachi IBM IBM Hitachi IBM Hitachi
Организация I6KX1 16КХ1 16КХ 1 32К 8КХ8 64К 64 К 16КХ4
Потребляемая мощ- ность, Вт 0,53 0,7 2,0 — 0,27 1.3 0.9 0,5
Время выборки ин- формации нс 23 15 3,5 3,0 25 10 15 13
Ширина импульса записи, нс 20 15 4,0 — — —
Размер ячейки памя ти, мкм2 980 750 495 618 — 524 190
Размер кристал та мм2 Элементная база 33 21 4 — 37,4 55,4 24 30
И2Л И2 Л ЭСЛ ЭСЛ МТЛ И2 Л И'Л КМОП
ЭСЛ ЭСЛ ЭСЛ ЭСЛ ЭСЛ ЭСЛ
Г од разработки 1982 1983 1986 1985 1983 1985 1985 1986
Источник [39] [13] [25] [40] [41] [37] [42] [36] к
емкость составляет 4 Мбит для динамиче-
ских КМОП ОЗУ, 64 К для статических
биполярных ОЗУ [33] и 128 К для биполяр-
ных ПЗУ [34]
Освоено производство ЭСЛ ОЗУ емкостью
16 и 32 К [34] с быстродействием (3...
5)-10 9 с, которые предполагается исполь-
зовать в основной оперативной памяти (на
пример, в разрабатываемой супер-ЭВМ
Cray 2) [2] Для сравнения в первой су-
пер-ЭВМ ILLIAC IV (1971 г) использова-
лись ОЗУ емкостью 256 бит, а в современ-
ной машине Cray 1 основная оперативная
память, построенная на ЭСЛ ОЗУ емкостью
4 К, включает 3- 10s кристаллов с рассеивае-
мой мощностью 5 Вт/кристалл [35]. Для
реализации сверхбыстродействующих ОЗУ с
информационной емкостью более 64 К в [36]
предлагается использовать совмещенную
биполярную и КМОП (БИ—КМОП)-техно-
логию, в которой удачно разрешены про-
тиворечивые требования к информационной
емкости, потребляемой мощности, быстро-
действию и площади кристалла. Сравни
тельные данные, представленные на Ме-
ждународной конференции по интегральным
схемам КМОП и БИ—КМОП ЗУИВ ем-
костью 64 К, подтверждают прогноз
перспективности БИ КМОП-технологин
(табл. 2).
3 СХЕМОТЕХНИКА
БЫСТРОДЕЙСТВУЮЩИХ
БИПОЛЯРНЫХ ОЗУ
Ячейки памяти ОЗУ. Основным струк-
турным блоком ОЗУ, определяющим вели-
чину информационной емкости, размеры
кристалла, быстродействие, потребляемую
мощность и коэффициент выхода годных
микросхем, является накопитель. Парамет-
ры накопителя полностью определяются
типом, конструкцией и площадью ЯП (см.
табл 2) В ЭСЛ ОЗУ с информационной
емкостью до 16 К наиболее широко приме
няются ЯП на основе бистабильного эле
.мента с нелинейной нагрузкой в коллек-
22
торных цепях (рис. 6,а). Рост информацион-
ной емкости ОЗУ требует снижения тока
хранения (/хр) каждой ЯП при сохранении
логического перепада на уровне
«(250...300) • 10 3 В для обеспечения тре-
буемой помехоустойчивости накопителя
[13]. С этой целью сопротивления
нагрузочных резисторов ЯП приходится
увеличивать до 40... 100 кОм. Увеличение
номиналов резисторов ЯП снижает поме-
хоустойчивость ОЗУ и ограничивает допу-
стимые токи считывания. Поэтому по-
вышение информационной емкости ОЗУ
до 16..64 К и выше не позволяет
использовать в накопителе ЯП традицион-
ного типа с диодно-резистивиой коллектор-
ной нагрузкой. Сопротивления коллекторной
нагрузки ЯП таких ОЗУ должны быть
выше 100 кОм, чем и обусловлены большая
площадь накопителя и низкий коэффициент
Рис. 6. Схемы ячеек памяти ОЗУ
а — схема ЯП ЭСЛ ОЗУ с фиксирующими
диодами на основе р—п перехода; б — хема ЯП
с нагрузочными р—п—р-транзисторами; в схе-
ма ЯП, выполненная по совмещенной
ВИ—КМОП-техиологин; г — схема ЯП. выпол-
ненной по технологии И2Л/СТЛ
выхода годных микросхем. В схемах
ОЗУ емкостью 16...64 К. применяются ЯП с
нагрузочными р—п—р-латеральными тран-
зисторами (рис 6, б) [7, 13, 40], что по-
зволяет сохранять логический перепад в ши-
роком: диапазоне токов: от долей микро-
ампера в режиме хранения до миллиампер
в режиме выборки.
В перспективных быстродействующих ста-
тических ОЗУ на основе совмещенной
БИ- КМОП-технологии ЯП включает эле-
мент хранения (триггер) на п- и р-каналь-
ных МОП-транзисторах и элементы связи
в виде эмиттерных повторителей, выполнен-
ных на биполярных п—р—«-транзисторах
(рис. 6, в). Такое сочетание обеспечивает
высокую плотность компоновки, минималь-
ный ток потребления в режиме хранения
информации на уровне КМОП ЯП и быстро-
действие при выборке на уровне биполяр-
ных ЭСЛ-схем. Минимальное потребление
тока достигается тем, что в режиме хране-
ния биполярные транзистор заперты с по-
мощью высокого потенциала разрядных
шин, а потребление КМОП-триггера опреде-
ляется лишь токами утечки. В режиме счи-
тывания — записи биполярные разрядные
транзисторы Т5, Тб (рис. 6, в) с малыми
временами задержки переключают большие
токи считывания по разрядным шинам, обе-
спечивая эффективный перезаряд паразит
ных емкостей этих шин (см. рис. 6, в). Би-
полярные транзисторы используются и в схе-
мах формирователей импульсов выборки
строк.
В ОЗУ емкостью 64...256 К с быстро
действием (20...25)-10 9 с на основе бипо-
лярной совмещенной инжекционной логики
СТЛ/И2Л ячейка памяти является одной из
самых функционально интегрированных [13,
15] (рис. 6, г). Элемент хранения в данной
ЯП образуют транзисторы Т1 и Т2 с на-
грузочными р—п—р-транзисторами ТЗ и Т4
Элементами связи с разрядными шинами
служат р—п—р-транзисторы Тб и Тб Ин-
жектор для каждых двух соседних ЯП яв-
ляется общим Работоспособность ячейки,
определяемая величиной коэффициента уси-
ления тока, сохраняется при уменьшении
тока хранения до 1,0 нА при верхнем пре
деле тока считывания 0,3 мА. В накопите-
ле емкостью 64 К на основе инжекцион-
ной ячейки при токе считывания 10 мкА
задержка формирования дифференциально-
го сигнала с логическим перепадом 5-10“3В
по разрядным шинам составляет 10 9 с.
Высокое быстродействие, функциональное
интегрирование свидетельствуют о перспек-
тивности использования в ближайшем бу-
дущем ячеек данного типа в быстродейст-
вующих ОЗУ большой информационной ем-
кости.
23
Схемы дешифраторов. Быстродействие
ОЗУ при считывании определяется наиболее
инерционным трактом словарной выборки,
включающим схемы дешифрации строк, ад-
ресные формирователи импульсов выборки
словарных шин накопителя, цепи разряд-
ного управления и считывания информа-
ции с разрядных шин накопителя, уси-
лителя записи-считывания и выходные уси-
лители [43]. Время считывания по тракту
словарной выборки существенно выше, чем
по тракту разрядной выборки, связанному
с дешифрацией разрядных шин.
В настоящее время применяются две ос-
новные схемы дешифраторов ОЗУ, извест-
ные под названиями дешифратора на диод-
ных сборках [44] и дешифратора с проме-
жуточным каскадом на эмиттерных повтори-
телях, объединенных по схеме ИЛИ. Пер-
вая из этих схем используется для де-
шифрации строк и столбцов в ОЗУ ем-
костью до 4 К На рис 7,а приведена
схема диодного дешифратора, используемая
в самых быстродействующих ОЗУ 1 К фир-
мы NTT [15, 16]. Достоинством дешифра-
торов данного типа является компактность.
В диодных дешифраторах ОЗУ 1 К (см.
табл. 2) были использованы цепочки уско-
рения переключения входных буферов Ем-
Рнс. 7. Диодный дешифратор с цепью ускорения
переключения входною буфера
а — электрическая схема, б изменения потен
цналов в узлах А и В нходного буфера в тавн
симости от величины ускоряющей емкости СЕ
костная цепочка в момент переключения
смещает логическое опорное напряжение в
зависимости от полярности входного фронта
(рис. 7 б). В результате переключение
ЭСЛ-ключа входного буфера происходит на
начальных участках фронта входного им-
пульса, что уменьшает время задержки де-
шифратора ОЗУ 1 К с суммарным временем
выборки 1,5 нс на 45 % (с 0,9 до 0,5 нс).
С ростом числа входов N ,в диодных
дешифраторах число входов адресных фор-
мирователей, подключенных к одному выхо-
ду адресного буфера, увеличивается про-
порционально 2Л~что приводит к суще-
ственному росту паразитной емкостной
нагрузки на выходах буферов Разряд этой
емкости обеспечивается током ЭСЛ-ключа
через нагрузочные резисторы входного бу-
фера (рис. 7, а). С ростом N данная цепь
зарядки емкости оказывается недостаточно
эффективной. Поэтому в схеме ОЗУ ин-
формационной емкостью 4 К и выше в ад-
ресный буфер диодного дешифратора вво-
дится дополнительный ЭСЛ-ключ с эмит-
терными повторителями на выходе, кото
рые обеспечивают переключение нагрузоч-
ной емкости шин связи.
В диодном дешифраторе с ростом числа
входов наряду с уменьшением мощности,
отводимой на каждый из 2Л адресных фор-
мирователей, растет количество диодов и,
соответственно, величина паразитной емко-
сти в узлах их объединения, что огра-
ничивает быстродействие дешифраторов та-
кого типа. Уменьшение влияния паразитных
емкостей шин связи адресного буфера и
формирователя в схеме диодного дешифра-
тора, предложенного в [44] для ОЗУ емко-
стью 4 К, достигается компоновкой адрес-
ных формирователей по типу матрицы. Раз-
бивка дешифратора на две части и реали-
зация параллельной выборки одновременно
по строкам и столбцам из матрицы ад-
ресных формирователей позволяют, не
уменьшая быстродействия, снизить потреб-
ляемую мощность по сравнению с обычной
компоновкой на 75 %.
Дешифраторы с промежуточной схемой
ИЛИ на эмиттерных повторителях (рис. 8)
по сравнению с диодными дешифраторами
имеют меньший коэффициент объединения
входов адресных формирователей. Данное
отличие позволяет сохранить высокое быст-
родействие при увеличении числа входов
и является одной из причин преимущест-
венного использования схем такого типа в
качестве дешифраторов строк в ОЗУ инфор-
мационной емкостью 4 К и выше [13].
Схемы ускорения переключения словар-
ных шин накопителя Одним из эффектив-
ных способов уменьшения времени пере-
ключения напряжения на словарных шинах
Рнс. 8. Схема дешифратора на ЭСЛ-ключах с
промежуточным каскадом ИЛИ на эмнттерных
повторителях с дополнительной цепью варьиро-
вания выходного логическою перепада в режи-
мах считывания и записи
при выборке строк является уменьшение
логического перепада на них при перехо-
де от режима записи к считыванию. Такое
уменьшение логического перепада принци-
пиально не ухудшает помехоустойчивости
накопителя, поскольку при считывании до-
пустимый минимальный логический перепад
ниже, чем при записи, где увеличение
логического перепада диктуется требовани-
ем предотвращения ложной перезаписи в
ячейках выбранного столбца, находящих-
ся в режиме хранения. Варьирование ло-
гического перепада достигается изменением
уровня логического 0 на выходах не-
возбужденных адресных формирователей
дешифратора строк.
Другой возможный способ варьирования
логического перепада — изменение уров-
ня логической 1 на выходе возбужденного
адресного формирователя, по сравнению с
предыдущим имеет недостаток, заключаю-
щийся в появлении эффекта ложной пе-
резаписи при переходе от режима запи-
си к режиму считывания Изменение уров-
ня логического 0 на выходах адресных
формирователей реализуется добавлением к
обычной схеме дешифратора блока пере-
ключения опорного напряжения источников
тока (см. рис. 8).
Проблема ускорения переключения в на-
копителе состоит в необходимости сокра-
щения длительности спада импульса на сло-
варных шинах С ростом информационной
емкости накопителя паразитные узловые ем
кости словарных шин увеличиваются, а ток
хранения, приходящийся на отдельную стро-
ку, уменьшается В результате спад им-
пульса существенно затягивается, что при-
водит к значительному увеличению вре-
мени выборки из накопителя и возникно-
вению нежелательных эффектов «двойной
выборки». Решением указанной проблемы
являются схемы включения ускоряющего
тока в словарные шины (рис. 9) [13, 17].
Схемы разрядного управления н считыва-
ния. Выборка разрядов в современных ОЗУ
производится в основном с помощью ком-
мутации тока считывания (записи) в шины
выбранного разряда. Коммутация произ-
водится переключателями тока по сигналу
выборки от дешифратора разрядов. В схе-
мах с накопителем, где в ячейках памяти
применяются нагрузочные р—п—р-транзи-
сторы, одновременно с током считывания
коммутируется дополнительный ток для ус-
корения записи [13]. Дополнительный ток
включается только в режиме записи по сиг-
налу с блока управления и коммутируется
в одну из пары шин выбранного разряда
в зависимости от записываемой входной ин-
формации (0 или 1).
Стабилизация опорного потенциала счи-
тывания UC4 на базах транзисторов разряд-
ного управления и точность совпадения
UC4 со средним значением потенциалов в
коллекторных узлах выбранной ячейки яв-
ляется первостепенным фактором, опреде-
ляющим помехоустойчивость накопителя.
Эффективный способ стабилизации UC4
при технологическом разбросе параметров
компонентов, изменении температуры и на-
пряжения питания — использование ком-
пенсирующих схем, в которых для форми-
рования потенциала считывания использу-
Рнс. 9 Схемы ускорения переключения потенциа-
лов словарных шин: с элементом задержки на
/?С-цепн (Rl, R2 н CI) (а) и с элементом задерж-
ки на маломощном эмиттерном повторителе
(на транзисторе Г/) (6)
25
ются компоненты ячейки памяти [33]. «По-
ловинки» ячеек памяти в источниках тока
схемы формирования потенциала считыва-
ния топологически и конструктивно вы-
полняются идентичными ячейкам накопите-
ля Ток через «половинки» ячеек задается
равным току считывания /сч в разрядных
шинах накопителя. В результате в выбран-
ной ячейке памяти накопителя и в источ-
никах тока падения напряжения и
совпадают.
Одним из наиболее значительных дости-
жений в схемотехнике быстродействующих
биполярных ЭСЛ ОЗУ за последний пери-
од является разработка схемы усилителя
считывания, названной авторами схемой
«прямого сравнения и усиления» [15].
В обычной схеме считываемый сигнал сни-
мается с коллекторов транзисторов разряд
ного управления В предложенной схеме
(рис. 10, а) считываемый сигнал снимается
непосредственно с разрядных шин за счет
подключения к ним входов дифференциаль-
ного усилителя. Преимущества данного уси-
лителя перед обычной схемой заключается
в повышении быстродействия и чувстви-
Рис. 10. Усилитель записи—считывания непосред-
ственного усиления дифференциального сигнала
по разрядным шинам:
а — электрическая схема усилителя с элементами
цепей разрядного управления и выходного кас-
када: б — диаграмма изменения потенциалов
разрядных шин при считывании однородной ин-
формации при смене адреса строк; введение рези-
сторов R снижает уровень логического 0 по
разрядной шине Во и уменьшает уровень помехи;
в — диаграмма изменения потенциалов разряд-
ных шин при смене адреса столбцов при отсут-
ствии и наличии дополнительных источников тока
для каждой разрядной шины
тельности за счет того, что дифференци-
альный усилитель надежно усиливает ми-
нимальный логический перепад на разряд-
ных шинах. В обычной схеме уровни сра-
батывания определяются потенциалом Uc,.
и более инерционным, чем по разряд-
ным шинам, переходным процессом по сло-
варным шинам. Выигрыш по времени за-
держки в цепи усилителя считывания, на-
пример, в схеме ОЗУ емкостью 1 К с време-
нем считывания 1,5 нс, составил 50 % [15].
Для предотвращения формирования на вы-
ходе дифференциального усилителя считы-
вания ложных импульсов при смене адре-
сов строк и столбцов в схему вводятся
корректирующие элементы. Резисторы в
эмиттерах транзисторов разрядного управ-
ления (функции этих транзисторов остают-
ся теми же, что и в обычной схеме) по-
зволяют устранить ложные импульсы при
смене адреса строк (рис. 10, б, в), воз-
никающие при считывании однородной ин-
формации.
ЗАКЛЮЧЕНИЕ
В период с 1978 по 1986 г. в развитии би-
полярных схем памяти достигнуты значи-
тельные успехи [22—26]. Степень интегра-
ции увеличилась в пять раз и достигла
106 компонентов на кристалл, информаци-
онная емкость возросла с 4 К до 64 К на
кристалл [19, 29, 30], время выборки ад-
реса в промышленных образцах в пересче-
те на бит информации (Са/^сиу) уменьши-
лось с 6-10 “3 нс/бит до 2-10-4 нс/бит
В лучших лабораторных образцах удельное
быстродействие снижено до значений
9-10—5 нс/бит [13—21]. Площади транзи-
сторных структур с 1000 мкм2 уменьшены
до 15. .20 мкм2, а площади элементов па-
мяти статических биполярных ОЗУ с 3000 до
200 мкм2 [8, 42]
По мнению специалистов ведущих зару-
бежных фирм полученные параметры для
схем памяти на кремниевых биполярных
транзисторах не являются предельно дости-
жимыми и могут быть улучшены за счет ис-
пользования транзисторных структур, реа-
лизуемых по принципам самосовмещения
всех областей [6, 7, 20, 27, 28] Раз-
витие современных методов создания бипо-
лярных СБИС позволит в ближайшем бу-
дущем перейти к разработке биполярных
ОЗУ емкостью 256 К, что недавно счита-
лось проблематичным для данного класса
микросхем [6].
В настоящее время важным моментом в
развитии БИС ОЗУ является расширение
номенклатуры встроенных дополнительных
26
функций В первую группу дополнительных
функций входят схемы с резервированием
45], схемы помехоустойчивого кодирова-
ния (46, 47], средства оперативного тести-
рования или самодиагностики [48]. Ожи-
дается появление БИС ОЗУ со встроенны-
ми арифметико-логическими устройствами и
ОЗУ в составе базовых матричных крис-
таллов, что существенно расширит функцио-
нальные возможности биполярных схем па
мяти [6].
СПИСОК ЛИТЕРАТУРЫ
1 Datamation v 32, 1986, N 19, р 78—80,
82, 84, 88 90, 92, 94.
2. Computer, 1984, v. 17, p 26—33.
3. Preliminary Report on Study and Rese-
arch on Fifth Generation Computers,
1979—1980. J1PDEC. 1981, p. 89
4 Microelectronics J., v. 17, 1986, X 3,
p 60—64
5. Electronic News, 1987, v. 33, N 1640,
p 38 45.
6. Коул Б. и др.— Электроника, 1986, № 7.
7. Miyahara N. e. a.— IEEE J.S.S.C.,
1986, v. SC-21, N 2.
8. Kawarada K. e. a.— IEEE J.S.S.C, 1978,
v. SC-15, N 5.
9. Kawarada K. e.a.— IEEE Trans., 1979,
v ED-26, N 6.
10 Okada К e a IEEE Trans., 1979,
v. ED-26, N 4.
11. Noguchi E e.a.— Fujitsu Sci Tech J.,
1985, v. 21 N 3
12. Ning T. e.a.— IEEE Trans., 1981, v. ED
28, N 9.
13. Nokubo J e.a. IEEE J., 1983, v. SC
18, N 5.
14 Ichino H e.a. In: Ext Abst. 16th Int
Conf. S. S. Dev, Mater Kobe, Japan,
1984.
15. Mijanaga H ea IEEE J.S S.C , 1984,
v SC-19, N 3
16. Mijanaga H e a — In: Ext Abst 16th
Int Conf S S Dev., Mater. Kobe, Japan,
1984
17. Nokubo J. e.a.— IEEE J.S.S.C., 1983
v. SC-18, N 5.
18. Wiedmann S.— IEEE J.S.S.C.. 1984,
v. SC-19, N 3
19. Электроника, 1986, № 7, p. 35—38.
20. Ext. Abst. 16th Int. Conf. S. S. Dev., Ma-
ter. Kobe, Japan, 1984, p. 209 219.
21. Toyoda К e.a.— IEEE J.S.S.C.,' 1983,
v. SC 18, N 5.
22. Takuyoshi F e.a — In: I S S C.C Dig.
Tech. Papers, 1984.
23. Miyanaga H e.a. In Dig. Tech Papers,
Symp. VLSI Tech., 1984.
24. Chuang C.— T ea IEEE J.S S.C.
1986, v. SC-21, N 5
25. Homma N e a.— IEEE J.S.S.C., 1986,
v. SC-21, N 5.
26. Sugo J. e.a.— In: I.S.S.C.C Dig.
Tech. Papers, 1986.
27. Ogiue K. e.a — In Int. Conf. Computer
Design, 1985.
28. Harding W. E.— IBM J. Res. Develop.,
1981, v 25
29 Heald R. e.a.— In: I.S.S.C C. Dig. Tech
Papers, 1985
30. Электроника, 1986, т 59, № 15, с. 15
31. Goto H. e.a.— In: IEEE I EDM Tech.
Dig., 1982
32. Katano F. e.a.— IEEE J.S.S.C., 1985,
v. SC-20, N 3.
33. Hitachi Rev., 1985, v. 34, N 6, p. 298—304.
34. Электроника, 1983, т. 59, № 17, с. 37—42.
35. Datamation, 1984, v. 30, N 14, p 121
130.
36. Ogiue K. e. a.— (EEE J.S.S.C., 1986, v.
SC-21, N 5.
37. Okajima Y e.a— In: I.S.S.C C. Dig
Tech. Papers, 1985.
38. Hotta A e.a.— IEEE J S.S.C., 1979, v.
SC-14 N 5
39. Inabe Y. e.a.— IEEE Trans.. 1982. v. ED-
29, N 4.
40. Computer Design, 1985, N 16 p 70 78,
82—85.
41. Wiedmann S. K., Heuber К- H.— IEEE
J.S.S.C.. 1983, v. SC-18. N 5.
42. Heald R. e.a.— In: I.S.S.C.C. Dig. Tech.
Papers, 1984.
43. Sakai T. e.a.— IEEE J.S.S.C.. 1981.
v. SC-16, N 5.
44 Glock H Burker U.— IEEE J S.S C.,
1979, v. SC-14, N 5.
45. Stinehelfer J. e. a.— In: 22nd Computer
Society Inter. Conf., 1981.
46. Bursky D.— Electronic Design, 1986,
N 20
47. Поса Д.— Электроника, 1980, № 26.
48 ТИИЭР.— 1986, т. 74. № 12, с. 1623
1635
27
УДК 539.23—621.3.049
ПОЛУЧЕНИЕ ПОЛУПРОВОДНИКОВЫХ ПЛЕНОК НА
ИЗОЛИРУЮЩИХ ПОДЛОЖКАХ И ПЕРСПЕКТИВЫ ИХ ПРИМЕНЕНИЙ
Д. ф -м. н Гиваргизов Е. И.
ВВЕДЕНИЕ
Еще на начальном этапе развития ми-
кроэлектроники, в середине 60-х годов, бы-
ли предприняты поиски путей создания ми-
кросхем на изолирующих подложках. Эти
поиски стимулировались рядом важных пре-
имуществ таких схем перед схемами на мас-
сивном монокристаллическом полупровод-
нике: благодаря тому, что слой полупро-
водника на изоляторе тонок, во-первых,
существенн повышается быстродействие
схем (поскольку уменьшаются паразитные
емкости); во-вторых, повышается их радиа-
ционная стойкость (поскольку уменьшается
доля радиации, поглощаемой в активном
слое). Кроме того, в последнее время в
связи с развитием КМОП-схем для схем на
массивном материале возникла еще одна
проблема — устранение вредного эффекта
оащелкивания»
Прежние усилия по разработкам микро-
схем на изолирующих подложках имели
лишь ограниченный успех: все свелось к со-
зданию ИС на основе кремния на сапфире
(КНС). Эти схемы, однако, не получили
широкого распространения вследствие доро-
говизны сапфироаых подложек (они пример-
но в 10 раз дороже подложек кремния
сопоставимых размеров), невысокого струк-
турного совершенства пленок КНС и, как
следствие, низкой подвижности в них носи-
телей тока (совершенство таких пленок
принципиально не удается повысить из-за
существенного различия физико-химических
свойств кремния и сапфира). Этот по-
следний фактор становится еще более серь-
езным при переходе к субмикронной тех-
нологии, где требуются пленки толщиной
^0,5 мкм; эпитаксиальный слой кремния,
прилегающий непосредственно к сапфиро-
вой подложке, содержит особенно много
дефектов.
В последние годы, благодаря успехам в
технологии тонких пленок, интерес к ИС на
изолирующих подложках вновь повысился
[1—3] В частности, значительный про-
гресс достигнут в выращивании монокрис-
таллических пленок кремния на аморфных
подложках (например, на окисленном крем-
нии) посредством зонной перекристаллиза-
ции пленок. Такие пленки растут по прин-
ципиально иному механизму, чем пленки
КНС, обладают значительно более высоким
структурным совершенством, причем по под-
вижности носителей они близки к моно-
кристаллическому кремнию. Благодаря это-
му уже первые опытные приборы (МОП-
транзисторы), изготовленные на таких плен-
ках, имели характеристики, заметно пре-
восходящие их аналоги из КНС. А в самое
последнее время качество пленок кремния на
аморфном диэлектрике (обозначим его
КНАД) повысилось настолько, что на их ос-
нове можно изготавливать и биполярные
транзисторы (которые, как известно, ну-
ждаются в материале, более качественном,
чем МОП-транзисторы). Отметим также,
что, благодаря использованию относитель-
но дешевых подложек, структуры типа
КНАД при массовом производстве должны
быть довольно дешевыми.
По этим причинам во многих странах
активно ведутся разработки ИС (как прави-
ло, с КМОП-элементами) на основе пленок
КНАД (см. ниже, разд. 3) Эти разработ-
ки, однако, сулят лишь количественное
(хотя и довольно значительное) улучшение
характеристик ИС и/или удешевление их
производства. Продолжается, притом до-
вольно быстро, уменьшение размеров эле-
ментов ИС: в настоящее время передовые
фирмы достигли при серийном производ-
стве минимальной ширины линий 1 мкм,
а при опытном производстве 0,8 мкм Это
приближает нас к тому времени, когда бу-
дут достигнуты минимальные размеры «
«0,1 мкм — уровень, при котором, по мне-
нию многих специалистов, появятся принци-
пиальные физические ограничения для тран-
зисторной электроники В связи с этим
все более важными становятся поиски прин-
ципиально новых схемотехнических реше-
ний, которые позволяли бы и в дальней-
шем повышать быстродействие ИС, расши-
рять их функциональные возможности, по-
вышать надежность, уменьшать размеры
кристаллов-чипов и т. д
Один из важнейших новых подходов к ре-
шению этой проблемы — создание так на-
зываемых трехмерных ИС. Речь идет о та-
ких схемах, у которых активные элементы
располагаются не в одном (как обычно)
слое, а в двух или более слоях, разделен-
28
них электрически изолирующими слоями1
Из сказанного ясно, что важнейшая тех
нологическая задача при создании трех
мерных схем сводится к выращиванию мо-
нокристаллических (или квазимонокристал-
лических) слоев полупроводников, служа-
щих обычно средой для активных элемен-
тов ИС, на изолирующих подложках. Фор
мируя активный слой схемы, можно затем
покрыть его изолирующим слоем, вновь
осадить монокристаллический слой полу
проводника и т. д. Как правило, изо-
лирующий слой является аморфным и зада-
ча состоит в ориентированной кристалли-
зации активного (например, полупроводни-
кового) слоя на аморфных подложках. Дру
гой способ создания трехмерных схем —
последовательное гетероэпитаксиальное на-
ращивание монокристаллических слоев изо
ляторов и полупроводников. Наконец, про-
стейшие варианты трехмерных схем могут
быть изготовлены посредством таких об
работок полупроводниковой пластины, при
которых в ее приповерхностной части со-
здается прослойка изолятора.
Ниже будут кратко рассмотрены раз-
рабатываемые ныне методы создания струк
тур из слоев монокристаллических полу
проводников, разделенных электрически
изолирующими слоями. Будут также приве-
дены краткие сведения о проводимых в на
стоящее время исследованиях и разработ-
ках первых образцов трехмерных ИС, а так-
же о других применениях технологий по
лучения полупроводников на изолирующих
подложках.
I ПОЛУЧЕНИЕ
ПОЛУПРОВОДНИКОВЫХ ПЛЕНОК
НА ИЗОЛИРУЮЩИХ ПОДЛОЖКАХ
В настоящее время можно выделить не-
сколько подходов в технологии тонких
пленок, которые обеспечивают получение
Поскольку в современной электронике тол
шина слоев и активных, и изолирующих —
составляет обычно доли микрометра, то даже
схемы из десятка слоев занимают толщину всего
несколько микрометров, что по сравнению с раз
мерами чипов в плоскости схемы (несколько мик-
рометров) примерно на три порядка меньше При
таком соотношении размеров схемы, строго гово-
ря, следовало бы назвать «двумерными» или ис-
пользовать для их обозначения, например, тер
мин «схемы с множеством активных слоев» Одна-
ко броский термин «трехмерные схемы» уже стал
довольно популярным в литературе по микро-
электронике. и мы здесь будем им пользоваться.
Отметим также, что иногда такие схемы назы
вают «вертикальными», имея в виду наложение
активных слоев но нормали к плоскости под
ложки.
более или менее упорядоченных (вплоть
до монокристаллических) пленок на изоли-
рующих подложках. Сюда относятся: ис-
кусственная эпитаксия; боковая эпитаксия;
перекристаллизация энергетическим лучом
с фигурным сечением; перекристаллизация
островков; гетероэпитаксиальиая кристал-
лизация, имплантация ионов, образующих
изолирующую прослойку; окисление пори-
стого кремния Эти подходы пока нахо-
дятся в основном на стадии исследований,
но некоторые достигли стадии разработок
(как в технологии пленок, так и в созда
нии приборов и схем). Более того, уже в
ближайшем будущем можно ожидать появ-
ления опытного производства приборов и
схем.
I I Искусственней эпитаксия
(графоэпитаксия)
Этот подход был выдвинут еще в нача-
ле 70-х годов и в настоящее время активно
разрабатывается за рубежом под названием
«графоэпитаксия» [4, 5]
Сущность этого подхода заключается в
следующем На аморфной подложке, напри-
мер на стекле или окисленном кремнии,
создается периодический, кристаллографи-
чески симметричный рельеф в виде высту-
пов и углублений с размерами элемен-
тов порядка нескольких микрометров
(рис. 1). Период такого рельефа пример-
но на четыре порядка больше периода
кристаллической решетки, тем не менее при
определенных условиях (достаточно высо-
ких температурах, низких пересыщениях или
переохлаждениях и т. д.) подложка с рель-
ефом способна ориентировать осаждаемый
на нее материал, причем может образо
I
_ -
\/\/\/\/\
?Wvy
МАЛ/
ХА/Х/\/\
8)
AAAAJ
КАААА
AAAAJ
кАААА
Рис I Некоторые типы микрорельефа лля
искусственной эпитаксии
29
ваться монокристаллическая пленка. Ины-
ми словами, в росте действует как бы ис-
кусственная решетка — отсюда название
«искусственная эпитаксия». Начиная с
1972 г. действие искусственной эпитаксии
было продемонстрировано на множестве
материалов, в том числе иа полупровод-
никовых, включая элементарные полупро-
водники (кремний, германий), соединения
AJB5 и А2В”. При этом кристаллы или
пленки росли из жидкой (раствора, распла-
ва), паровой или твердой фаз. Механиз-
мы ориентированного роста кристаллов
при искусственной эпитаксии ясны еще не
до конца, но уже можно утверждать,
что основную роль играет подвижность до-
вольно крупных (по сравнению с атомами)
частиц-кристаллитов.
В указанных выше работах по искус-
ственной эпитаксии использовались два ти
па процессов кристаллизации: одностадий-
ный (когда ориентация вещества происхо-
дит уже при осаждении его на подложку
с микрорельефом) и двухстадийный (сна-
чала вещество осаждается с произволь-
ной — аморфной или поликристалличе
ской — структурой, а затем подвергает-
ся перекристаллизации). В одностадийном
процессе предъявляются особо высокие тре-
бования к качеству микрорельефа, посколь-
ку при стыковке кристаллитов, зародивших-
ся в разных точках подложки, могут воз
никнуть дефекты, обусловленные неидеаль-
ностью рельефа. Двухстадийный процесс
может быть реализован в двух вариантах:
когда перекристаллизация происходит одно-
временно по всей подложке и когда фронт
перекристаллизации возникает на каком ли
бо одном участке и постепенно распро-
страняется вдоль подложки (как это имеет
место, например, при зонной плавке). Во
втором варианте требования к качеству
рельефа могут быть снижены, поскольку
уже сама направленная кристаллизация
обеспечивает довольно хорошую ориента-
цию пленки, а рельеф лишь «подправляет»
возможные ошибки. Дополнительное досто-
инство второго варианта для микроэлект-
роники состоит в том, что здесь можно
задать нужную толщину пленки уже на ста-
дии первичного осаждения (в том числе в
области долей микрометра, как этого тре-
бует современная технология ИС). По
этим причинам зонная перекристаллизация
пленок на подложках с микрорельефом
получила наибольшее распространение в ми-
кроэлектронике.
Рассмотрим процесс зонной перекристал-
лизации пленок Si на окисленном Si (рис. 2).
На подложке Si произвольной ориентации
обычно создают термический окисел толщи
ной «0,5... 1 мкм, на него осаждают плен-
30
ку аморфного или поликристаллического Si
толщиной «0,5...! мкм (обычно в силано-
вом процессе в реакторе пониженного дав-
ления при температурах «600 °C). Затем
поверх пленки Si создают термическим оки-
слением пленку SiO2 толщиной «0,5 мкм
или осаждают из газовой фазы пленку
SiO2 толщиной до 2 мкм, а поверх нее ино-
гда еще и пленку 81зО« толщиной «0,03 мкм;
такое покрытие позволяет предотвратить аг-
ломерацию (разбиение на капли) пленки
Si при ее плавлении. В пленке Si, зажа-
той между диэлектрическими слоями (см.
рис. 2, а), создают узкую («1 мм) ли-
нейную зону расплава (обычно на всю ши-
рину подложки) с помощью полоскового
графитового нагревателя [8], ВЧ-нагрева
[9], сфокусированного пучка света от лазе-
ра [10] или лампы линейной формы [11]
и перемещают зону вдоль подложки со ско-
ростью 0,1—5 мм/с.
В результате такой перекристаллизации
образуется пленка Si с довольно крупны-
ми кристаллическими зернами (шириной
«2...5 мм, длиной около 1 см), причем
внутри этих зерен имеются субзерна шири-
ной «30...50 мкм, взаимно разориентиро-
ванные на угол <1 °. Для некоторых при-
mwwga о?
sssss=s==sss a -Si или поли Si
Si (1П) или (100) j
Si(111)uou (WO)
НШН I Si3Ni,.
или поли-Si
Si (111) или (100) Sl°2
Рис 2. Различные варианты многослойной струк-
туры для зонной перекристаллизации.
а — структура без микрорельефа; б — структура
с топографическим полосковым рельефом и
соответствующее температурное поле в перекри-
сталлизуемом слое; стрелки изображают потоки
тепла в подложку, их длина характеризует интен-
сивность потока; в — стр ктура с полосковым
антиотражающим покрытием Si3N< и соответ
ствуюшпй тепловой микрорельеф, стрелки изо-
бражают поток излучений от лазера
менеиий (например, для ряда МОП-схем)
границы между субзернами — их называ-
ют субграницами — несущественны, однако
для других применений (например, для би-
полярных транзисторов) их присутствие не-
желательно. Полностью избавиться от суб-
границ, по-видимому, не удастся (они обус-
ловлены специфическим механизмом кри-
сталлизации пленок из расплава), но, ос-
новываясь на принципах искусственной
эпитаксии, можно их локализовать. Так,
если использовать подложку с полосча-
тым микрорельефом (см. рис. 2, б) и пе-
ремещать расплавленную зону вдоль поло-
сок, то субграницы локализуются на высту-
пах рельефа.
Создавая рельеф с периодом 30...50 мкм,
можно получать идеально совершенные мо-
нокристаллические волоски с таким же пе-
риодом. Иной вариант состоит в том, что
на пленке Si или SiO2 создают антиот-
ражающие или поглощающие полоски (см.
рис 2, в), так что в перекристаллизу-
емой пленке Si возникает периодическое
тепловое поле, в соответствии с которым ло-
кализуются субгранииы [12]. В таких плен
ках можно создавать КМОП-ИС, распола-
гая на идеально совершенных участках ак-
тивные элементы, а на участках субгра-
ниц — лишь пассивные элементы (межсое-
динения, контакты и др.)
1.2. Боковая эпитаксия
В этом подходе ориентированный рост
пленок на изолирующей (аморфной) под-
ложке обеспечивается действием монокрис-
таллической затравки сквозь специальные
отверстия в окисной маске, покрывающей
эту подложку. Схема «заготовки» для та-
кого процесса приведена на рис. 3. Отвер-
стия, как правило, имеют форму удлинен-
ных прямоугольников шириной несколько
микрометров, длиной сотни микрометров и
больше; прямоугольники располагаются па-
раллельно друг другу с шагом обычно от
20 до 100 мкм. Иногда используют от-
верстия круглой или квадратной формы
Перекристаллизацию проводят разными ме-
тодами: из жидкой, твердой и паровой
фаз.
Рис. 3 Структура для боковой эпитаксии
Наиболее распространена и эффективна
перекристаллизация посредством зонной
плавки [13—15], причем в случае удли-
ненных затравочных отверстий зону обыч-
но перемещают поперек отверстий, хотя
допустимо и движение вдоль них. В качест-
ве источников нагрева используют лазерный
луч, электронный луч или полосковый на-
греватель.
В другом варианте с жидкой фазой кри-
сталлизация проводится под действием им-
пульсного лазера [16] или батарей галоген-
ных ламп [17], причем расплавляется сра
зу вся пленка. При использовании лазера
(обычно применительно к тонкой пленке)
расплавление и затвердевание происходят
мгновенно, причем при встрече фронтов
кристаллизации от соседних отверстий об-
разуются «гребни» на, в общем, монокри-
сталлической пленке; эти гребни обычно за-
трудняют изготовление приборов на таких
пленках. Процесс с лампами значительно
более стационарен, его применяют к отно-
сительно толстым пленкам (5>20 мкм), на
которых обычно изготавливают сравнитель-
но высоковольтные приборы.
Значительные усилия в области исследо-
вания боковой эпитаксии кремния в твердой
фазе позволили существенно (до темпера-
тур 500.. 600 °C) снизить температуру эпи-
таксиального роста [18—20]. Здесь процесс
протекает крайне медленно, занимая десят-
ки часов. Оказалось очень важным перед
отжигом проводить ионную имплантацию в
напыленный слой аморфного Si. Одна из ос-
новных проблем в твердофазной боковой
эпитаксии — гомогенное зарождение крис-
таллической фазы в аморфном слое: за
10 часов, необходимых для продвижения
эпитаксиального фронта от затравочного
участка на 5 6 мкм, уже происходит бес-
порядочная кристаллизация в остальном
слое. Кристаллографическое совершенство
полученных таким путем эпитаксиальных
слоев невысокое. Сведения о создании при-
боров на этих слоях пока отсутствуют. Тем
не менее исследования твердофазной боко-
вой эпитаксии продолжаются: уж очень
привлекательна идея (особенно для трех
мерных схем) снизить температуру эпи
таксии до 500 —600 °C!
Боковая эпитаксия Si при росте из паро
вой фазы описана в [21—23] В этом случае
использовали хлоридно-водородный процесс
осаждения Si при малых пересыщениях,
что обеспечивается добавлением HCI к га-
зовой смеси. Температура осаждения 1050..
1100 °C. Монокристаллический эпитакси-
альный рост начинается в отверстиях
окисного слоя и затем распространяется
вбок, вдоль поверхности окисла. Процесс
определяется abvmh факторами отношени-
31
см горизонтальной (продольной и подлож-
ке) составляющей вектора скорости осаж-
дения к вертикальной (оно должно быть
достаточно большим) и возможностью по
давления неупорядоченного осаждения Si
на окисле (это достигается снижением пе-
ресыщения и чередованием циклов осаж-
дение — газовое травление). Удалось вы-
ращивать довольно гладкие монокристалли-
ческие пленки Si на боковые расстояния
до 20 мкм при толщине пленки «20 мкм.
На таких пленках изготовлены не только
МОП-, но и (благодаря достаточно большо-
му времени жизни неосновных носителей)
биполярные транзисторы [24]
В заключение этого раздела отметим,
что боковая эпитаксия реализована так-
же и для GaAs и 1пР [25, 26], однако све-
дения об изготовлении приборов на выра-
щенных плёнках этих материалов пока от-
сутствуют.
1 3. Перекристаллизация лучом
Получение островковых структур
В микроэлектронике далеко не всегда
требуются сплошные монокристаллические
пленки. Часто оказывается достаточным
иметь монокристаллические полоски или
островки, на которых размещаются актив-
ные элементы, а на промежуточных участ
ках пассивные элементы схем. Такие
структуры обычно изготавливают путем пе-
рекристаллизации узким энергетическим лу-
чом лазерным, электронным и др
За последние годы появилось множество
методик, основанных на перекристаллиза
ции лучом и получении островковых струк-
тур Общую информацию о них можно най-
ти в трудах конференций и спеииализи
рованных обзорах [3, 27 29]. Ниже крат
ко рассмотрим наиболее распространенные1
из этих методик.
2 3 1 Перекристаллизация лучом
фигурного сечения
В простейшем случае, когда луч сфо-
кусирован в круглое пятно, перекристал-
лизация пленки приводит к образованию
структуры «шевронного» типа- кристаллиты
вытянуты в направлении движения луча
от периферии к центру перекристаллизо-
ванной полоски (рис. 4,а) Это объясни
ется тем, что фронт кристаллизации (зад-
ний участок луча) имеет выпуклую форму
и по мере движения луча зарождения
кристаллитов происходят независимо в
двух крайних точках (А и А), а в центре
осуществляется их стыковка. Было предло
Рис 4 Различные пнды фигурных сечений лучей
для перекристаллизации пленок
а — круглое сечение (растет поликрнсталличе
ская пленка); б — «чечепица» [30, 31J; в ~ «буб-
лик» [32]. г - «гантель» [33, 341 Одиночные
стрелки ишбряжяют движение слоен роста, двой-
ные — направление лазерного луча
жено несколько вариантов создания фигур-
ного луча, у которого фронт кристалли-
зации имеет выпуклую форму, и поэтому
кристаллиты зарождаются в центре и рас-
пространяются к периферии [30—35|, см.
рис. 4, б, в. г. При этом образуется цент
ральная монокристаллическая полоска ши-
риной 20...50 мкм (иногда до 3 мм [31]),
длиной на всю длину сканирования, обычно
несколько миллиметров.
Отметим, что в описанном выше вари-
анте с периодическим тепловым рельефом
[12] используется, по существу, ком
бинация множества фигурных лучей с вогну-
тым фронтом кристаллизации
Другой вариант «полосковой» кристалли-
зации состоит в том, что лучу придают
удлененную форму (например, сильно вытя-
нутого эллипса) и располагают его под уг-
лом 30 60 ° к направлению сканирования
[30, 35]. В таком случае кристаллиты за-
рождаются в единственной точке на на
иболее продвинутом краю луча — и рас-
пространяются к другому краю
Во всех вариантах полосковой кристал-
лизации ширину монокристаллической плен-
ки можно существенно расширить посред
ством параллельного сдвига луча с опреде
ленным шагом (степенью наложения)
На выращенных таким путем пленках
многие исследователи создавали опытные
32
образцы МОП-транзисторов и схем с доста
точно высокими характеристиками (см. ни-
же разд. 3).
2.3.2. Перекристаллизация островков
Этот подход имеет ряд достоинств. Во-
первых, исключаются неблагоприятные воз-
действия от соседних участков (напряже-
ния, распространение дефектов, диффузия
примесей и др.). Во-вторых, при перекри-
сталлизации пленок на инородных подлож-
ках удается избежать растрескивания пле-
нок, обусловленного различием коэффи-
циентов термического расширения пленок и
подложек. В-третьих, уже на стадии пере-
кристаллизации может быть использована
топология будущей ИС и, таким образом,
удается обойтись без операций окисления,
фотолитографии и др., необходимых для уп-
равления структурой пленок.
В достижении ориентированной кристал-
лизации островков на аморфной подложке
основную роль играют три фактора: малость
размеров, форма (или топология) остров-
ков и температурный профиль в них.
Малость размеров облегчает возможность
обеспечить кристаллизацию данного остров-
ка от единственного зародыша, т. е. об-
разование монокристалла.
Форму кристалла обычно выбирают удли-
ненную, часто с зауженным концом, со сто-
роны которого перемещают зону опять-таки
для того, чтобы обеспечить образование
и/или выживание единственного кристал-
лического зародыша в процессе геометри-
ческого отбора. В [36, 371 предложена и
использована специальная форма с так на-
зываемым «рвом»: островок поликремния,
подлежащий перекристаллизации, отделен
от остальной пленки фигурной полосой об-
наженной подложки, в данном случае квар-
цевого стекла. При прохождении вдоль
а)
Si02
Si 02
Si 02
Поликристалл Si Монокристалл Si
в)
Рис. 5. Лазерная перекристаллизация матриц Si-островков, на которых создаются вогнутые
температурные профили:
а вариант с косвенным нагревом [40], б вариант с антиотражающим покрытием [41],
в — вариант с неоднородным теплоотводом в подложку [42]
2 Заруб, радиоэл-ка № 7
33
такого островка излучения от СО2-лазера
(которое сильно поглощается подложкой,
по слабо кремнием) в островке созда
ется вогнутый температурный профиль,
обеспечивающий монокристаллический
рост
При зонной перекристаллизации остров-
ков существенно проявляется переохлаж
дение расплава, т. е. задержка кристал-
лизации по отношению к прохождению тем-
пературного фронта это ведет к быст-
рой, неуправляемой кристаллизации, к денд-
ритному росту кристаллов Во избежание
такого явления создают систему островков,
последовательно связанных перемычками, с
тем, чтобы фронт кристаллизации распро-
странялся непрерывно. В частности, на си-
стеме таких островков были изготовлены
МОП-транзисторы с хорошими характери-
стиками [38, 39].
В ряде работ на аморфной подложке
(например, окисле Si) создают микрострук-
туры, которые могут служить одновремен-
но и для перекристаллизации, и для во
следующего изготовления ИС. В структуре,
показанной на рис. 5,а, используется кос-
венный лазерный нагрев кремниевого слоя,
окружающего поверх SiO2-покрыта я остро-
вок Si, подлежащий перекристаллизации
[40]. Луч аргонового лазера поглощается в
кремниевом слое; тепло поступает в остро-
вок Si и сбоку, и сверху, как показано
стрелками, причем температура на перифе-
рии оказывается выше, чем в центре, обе-
спечивая образование единственного кри-
сталлического зародыша в центре. Эта же
1 руина исследователей разработала иной
вариант перекристаллизации островков
[41 ]. В антиотражающем покрытии на плен
ке поликремвия вскрываются квадратные
или прямоугольные отверстия (рис 5,6).
При обработке лучом Ar-лазера возникает
поле температур, в котором внутренние
участки под отверстиями оказываются более
холодными, чем периферия, благодаря чему
при перекристаллизации островки становят-
ся монокристаллическими. В структуре, изо-
браженной на рис. 5,в, в разделительном
окисле созданы квадратные углубления; при
лазерной перекристаллизации на участках
углублений, благодаря сильному (» в 10
раз) различию теплопроводностей Si и SiO2,
возникает поле температур с минимумом в
центре углублений, что опять-таки способ-
ствует образованию монокристаллических
островков [42]
2 4 Гетероэпитаксиальные многослойные
структуры
Сущность этого подхода к получению
полупроводниковых пленок на изолирующих
34
подложках состоит в том, что па моно-
кристалл полупроводника осаждают гетеро-
эпитаксиальную пленку изолятора, а поверх
нее снова гетероэпитаксиальную пленку по-
лупроводника (того же или иного). Такой
процесс можно в принципе проводить неод-
нократно, создавая многослойные структу-
ры из чередующихся пленок полупровод-
ников и изоляторов.
Поиск наиболее подходящих материалов-
изоляторов привел к фторидам 11 группы:
CaF2, BaF2, SrF2 и твердым растворам на
их основе. Ниже перечислены основные до-
стоинства этих материалов.
1 Они кристаллизуются в кубической ре-
шетке (типа флюорита), родственной решет-
кам Si, Ge (типа алмаза).соединений AJB5,
таких как GaAs, InP и др. (решетка типа
сфалерита), соединений А2В® и А4В6 (ре-
шетки типа сфалерита, вюртцита и NaCI).
2. Важнейшие полупроводники по пара
метрам решеток близки к указанным фто-
ридам. Например, у nap CaF2/Si, SrF2/
InP, CaF2/GaP различие параметров не пре-
восходит 1 % что облегчает гетероэпитак-
сию в этих парах.
3. Эти фториды образуют непрерывные
ряды твердых растворов, поэтому возмож-
но идеально согласовывать их решетки
с решетками полупроводников. Например,
ВахСа, XF2 при х=0,55 идеально согласует-
ся с InP.
4. Для фторидов характерна высокая
энергия диссоциации, что облегчает осажде-
ние их пленок стехиометрического соста-
ва посредством испарения в вакууме.
5. Указанные фториды хорошие изо-
ляторы, что важно для разных примене-
ний.
За последние годы появилось несколько
десятков статей, в которых исследовано
гетероэпитаксиальное наращивание фто-
ридов II группы и некоторых других изо-
ляторов на Si, Ge, полупроводниковые со-
единения А3В5 и А2В6, а также создание
двойных гетероэпитаксиальных структур
(т е. с последующим гетероэпитакси -
альным наращиванием полупроводников на
изолятор) [43]. Кроме того, недавно появи-
лись данные о создании трехслойных струк-
тур типа «полупроводник / изолятор / во
лупроводник»: Si/CaF2/Si [44, 45], Ge/CaF2
/Si [46], GaAs/CaF2/Si [47], InP/CaF2/Si
[48], InP/(Ba, Sr)F2/InP [48], PbSe/(Ca.
Ba) F2/Si [49] Как видно, этот подход
универсален в том смысле, что позволяет
выращивать на изолирующих подложках
различные полупроводники
Структуры такого рода рассматриваются
как перспективные для создания опто-
электронных приборов и трехмерных ИС, а
также для пассивирования тех веществ, у
которых нет собственного стабильного окис
ла. Однако, несмотря на широкий фронт
исследований, до сих пор отсутствуют сооб-
щения о создании приборов или схем на
таких структурах Основная причина не-
совершенство внутренней структуры (боль-
шое количество точечных дефектов, мик
родвоиников, дефектов упаковки и др.) и
морфологии полупроводниковых пленок
(сильно шероховатая поверхность). Эти
несовершенства обусловлены, очевидно,
принципиальными механизмами образова-
ния пленок (как изолирующих пленок па
полупроводниках, так и полупроводниковых
на изоляторах) Отметим что и те, и дру-
гие пленки получают чаще всего напы-
лением в обычном или сверхвысоком ваку-
уме. Оптимальные температуры осаждения
пленок лежат в интервале 500 800 “С,
причем отклонение от оптимальной темпе-
ратуры для данной пары веществ «плен-
ка подложка» уже на 25 °C существенно
ухудшает структуру пленок (по крайней
мере, полупроводниковых) При относитель
но низких температурах осаждения плен-
ки получаются более гладкими, но содержат
слишком много несовершенств (очевидно,
из-за малой подвижности частиц образую-
щих пленку). С повышением температу-
ры осаждения внутренняя структура улуч
шается, но при этом ухудшается морфо
логия из-за того, что все сильнее сказы-
вается трехмерный механизм кристаллиза
ции (т. е. рост пленок посредством пер
вичного образования островков, как это и
должно быть в случае взаимного нара-
стания веществ существенно разной физико
химической природы, для которых свобод-
ная энергия границы раздела велика) Си
туация здесь во многом напоминает
ту, с которой столкнулись разработчики
приборов и схем на основе КНС Пред-
принимаются попытки улучшить структуру
полупроводниковых пленок путем аморфизи
рующей их имплантации ионов с последую-
щим отжигом [44], осаждения промежу-
точных аморфных слоев с последующим
отжигом [50, 51], кратковременного отжига
выращенных слоев при высоких темпера
турах [52]. Однако все еше остается не-
ясной перспективность этого подхода для
решения проблем микроэлектроники
2.5 . Имплантация ионов, образующих
изолирующую прослойку
Сущность этого подхода иллюстрируется
на рис 6. Ионы кислорода или азота
с энер!ией 100 200 кэВ внедряют в крем-
ний, причем максимум их концентрации
оказывается на глубине 0,1. 0,3 мкм По
Рнс. 6 Схема создания изолирующего слоя путем
имплантации ионов кислорода
о — имплантация кислорода; б — распределение
кислорода в Si; е — образование слоя SiOj
после отжига
следующий отжнг (при 1100...1200 °C) в
течение 1,5 ч приводит к формированию
на указанной глубине тонкого слоя соот-
ветственно SiO2 или Si3N«, причем в поверх-
ностном слое практически восстанавливает
ся структура Si Затем пленка Si доращи-
вается посредством обычной эпитаксии до
толщины (над изолирующем слоем) 0,5...
0,8 мкм, в ней и создают ИС. Дополни-
тельные особенности этого процесса состоят
в том, что во избежание аморфизации
поверхностного слоя имплантация проводит-
ся при повышенной температуре (300..
500 °C) и что перед имплантацией поверх
ность Si защищается от расньпени^ плен
кой SiO2 нли Si^Nj толщиной як200А. Этот
цикл операций может быть повторен и в
принципе может быть создана структура с
несколькими изолирующими слоями в глуби
не кремния, однако при этом создавать
трехмерные схемы технически очень труд-
но из-за высоких температур, необходимых
для отжига после имплантации Поэтому
в настоящее время речь практически идет
о создании ИС в единственном (верх
нем) слое
Для получения стехиометрического
стоя S1O2 минимальная концентрация ато-
мов кислорода в пике профиля распреде-
ления концентрации должна составить
4,6-I022 см 3. При энергии внедрения
200 кэВ эго соответствует дозе ионов
1,4-1018 см 2 (53, 54]
Аналогично «стехиометрическая» доза ио
нов азота для образования скрытого слоя
S13N4 составляет 1-Ю18 см— 2 [53, 54]
Дело, однако, не только в величине дозы,
но и в поведении имплантированных слоев
с дозами выше и ниже указанного значения
В отличие от кислорода в кремнии, где
при надстехиометрических дозах образова-
ние SiO2 идет примерно так же, как и при
стехиометрических, для азота предпочти-
тельно не превышать стехиометрическую до
зу, поскольку при чрезмерных дозах об
разуются механически неустойчивые струк-
туры, склонные к расслоению при даль-
нейших высокотемпературных операциях.
2*
35
Напротив, при внедрении достехиометри-
ческих (но близких к стехиометрическим)
доз азота в результате отжига образуются
довольно резкие слои Si3N^. Эта особен-
ность была использована недавно для со-
здания многослойной структуры (с двумя
слоями S13N4 шириной 0,24 мкм и 0,11 мкм
на глубинах 0,33 мкм и 0,70 мкм при энерги
ях ионов соответственно 200 и 350 кэВ
[56])
Различия обнаруживаются и в структур-
ных свойствах пленок Si над изолирующим
слоем. В случае создания слоя SiO2 плот
ность дислокаций в этих пленках высока
(10е.. 10“’) см 2, причем образуется много
преципитатов SiO2. Плотность дислокаций в
таких пленках можно существенно умень-
шить, а препитаты полностью «растворить»
путем отжига при 1300 °C в течение 6 ч
[57]. В слоях S1.3N4 плотность дислокаций
меньше она составляет обычно « 10' см—2,
а преципитаты отсутствуют [55].
Несмотря на столь высокие плотности
дислокаций и наличие преципитатов, пленки
Si над изолирующими слоями, получен
ними имплантацией кислорода или азота,
обладают электрофизическими свойствами,
которые позволяют создавать в них СБИС.
Основная проблема, которую надлежит ре-
шить для создания промышленного произ-
водства соответствующих ИС, сводится к со
зданию достаточно мощных им плантаторов
кислорода и азота (с током пучка « 100 мА
нынешнее значение тока «10 мА) при энер
гии ионов 150 200 кэВ). По данным [58],
фирма VG (Великобритания) недавно со-
здала имплантатор с током пучка 100 мА
и приступила к изготовлению пластин с им-
плантированным изолятором.
2.6 Электрохимический подход
Схема соответствующего процесса изо-
бражена на рис. 7. Сначала посредством
стандартных процессов (диффузии, ионной
имплантации или эпитаксиального роста,
создают структуру, состоящую из участков
с разными типами проводимости и разны
ми удельными сопротивлениями (рис. 7, а)
Затем посредством электрохимического
травления формируют так называемый по
ристый Si. Отметим, что специально по-
добранный раствор воздействует лишь на
р+-слой, ио не на n-слой (см. рис. 7, б)
Такой Si окисляется на порядок быстрее
монокристаллического, поэтому под остров-
ком Si образуется окисел (рис 7, в) Обыч
ные размеры изолированных таким способом
островков Si составляют « 50 мкм (шири-
на), «4 мкм (толщина) и несколько ми
крометров (длина). Возможны и другие
Рис. 7. Схема электрохимическою процесса созда-
ния островков на изоляторе:
а исходная структура, перед травлением.
б — образование пористого Si; в — окисление
пористого Si до SiO?
топологии и последовательности опе-
раций в электрохимическом подходе [59]
Одна из серьезных проблем в данном
процессе — возникновение дислокаций в
островке Si из-за того, что на стадии
окисления пластина коробится, и в ней воз-
никают напряжения Обычно прогиб пла-
стинки диаметром 76 мм достигает 100 мкм,
и он сам по себе представляет серьезную
проблему для последующих операций по из-
готовлению ИС. Прогиб можно существен-
но уменьшить (до 20...30 мкм), если про-
цесс окисления проводить при повышенной
температуре.
Оценивая перспективность данного элект-
рохимического подхода к созданию структур
на изолирующей подложке, следует отме-
тить, что он плохо вписывается в цепочку
остальных технологических процессов изго-
товления ИС. Поэтому, как представляется,
для данного направления в микроэлектро
нике он будет иметь довольно ограничен-
ное применение (например, лишь для неко-
торых конкретных, довольно простых схем).
Дополнительные сведения об этом подхо-
де можно найти в [60]
3. ПЕРСПЕКТИВЫ ПРИМЕНЕНИЯ
ПОЛУПРОВОДНИКОВЫХ ПЛЕНОК
НА ИЗОЛИРУЮЩИХ ПОДЛОЖКАХ
Выше были отмечены проблемы инте-
гральной электроники, которые стимулиро-
вали поиск путей получения полупровод
никовых пленок на изолирующих подлож-
ках. Здесь будет дана краткая оценка до-
стигнутого уровня исследований и разра
36
боток по созданию приборов и схем на та-
ких пленках.
Исследования и разработки такого рода
ведутся широким фронтом в развитых за-
рубежных странах. Достаточно сказать, что
этим заняты ведущие фирмы и научные
центры Японии (Hitachi. Fujitsu, NTT, NEC,
Toshiba, Matsushita, Mitsubishi, OKE,
Sony, Sharp и др.), США (Texas Instru-
ments, RCA, Hewlett Packard, IBM, ATT —
Bell Telephone, General Electric, Xerox,
Lincoln Laboratory, MIT, Stanford Universi-
ty и др.), Франции (Thomson-CSF), Велико-
британии (Plessey, RSRE) и др. До про-
мышленного производства ИС на основе
этих пленок (если не считать КНС) еще
не дошло, но имеются сведения, напри-
мер, что французская фирма Thomson-CSF
уже в середине 1986 г. должна была полу-
чить от лаборатории CNET аппаратуру для
зонной перекристаллизации пленок на пла-
стинах диаметром 102 мм [61].
В настоящее время можно выделить по
крайней мере три направления в исполь-
зовании таких пленок: улучшение харак-
теристик существующих типов ИС (при
одновременном уд шевлении их производ-
ства); создание трехмерных ИС; создание
новых типов приборов и устройств элект-
ронной техники.
3.1. Улучшение характеристик ИС
и удешевление их производства
Выше уже отмечалось, что ИС на осно-
ве КНС как частный случай пленок КНИ
(кремний на изоляторе), обладают повы-
шенными быстродействием и радиационной
стойкостью, а также отсутствием эффекта
защелкивания; при этом, однако, плот-
ность упаковки, или степень интеграции,
у КНС ИС значительно ниже, чем в ИС
на основе массивного Si. Рассматриваемые
здесь новые ИС на основе КНИ должны
в идеальном случае сочетать лучшие каче-
ства тех и других, и сравнивать новые ИС
следует с теми и другими.
На нынешней (довольно ранней) стадии
развития технологии пленок КНИ, когда их
совершенство еще недостаточно высоко,
наибольшее распространение получают
КМОП-ИС как относительно некритичные
к свойствам материала — как известно,
их можно изготовить даже на основе поли-
кремния! Разработки таких схем на основе
перекристаллизованных лазером пленок Si
на окисленном Si проводились еще в конце
70-х годов [62]. С этого времени начина-
ются массовые попытки создания МОП-схем
на основе пленок КНАД. Количество таких
работ шло по нарастающей, по крайней
мере, до 1983 г., после чего уменьшилось
видимо, уступая новым, более утонченным
разработкам (например, трехмерным схе-
мам, описанным ниже).
Отметим некоторые особенности этих раз-
работок КМОП-ИС.
1. Уже на самой ранней стадии этого
периода (1980—1981 гг.) основные пара-
метры отдельных транзисторов, простых
схем (кольцевых генераторов) и более слож-
ных ИС достигли и даже несколько прев-
зошли параметры соответствующих прибо-
ров на основе КНС. К концу же этого
периода (1984—1985 гг.) новые приборы
и ИС значительно превзошли приборы и
ИС на основе КНС. Отражением этого раз-
вития является тот факт, что поверхност-
ные подвижности носителей у новых струк
тур КНИ достигают значений, характерных
для приборов на основе массивного Si (для
электронов ~600...700 с.м2/В-с). Вместе
с тем по плотности упаковки новые схемы
приближаются к схемам на основе .массив-
ного Si. При этом в качестве подложек
используются сравнительно дешевые мате-
риалы (окисленный Si, кварцевое стекло).
2. Описываемые КМОП-ИС изготавлива-
ют на основе пленок, полученных пере-
кристаллизацией, разными методами (Аг-
лазером, полосковым графитовым нагрева-
телем, галогенными лампами, электронным
лучом, ВЧ-нагревом). Для управления
структурой используют искусственную эпи-
таксию (вариант с периодическим тепловым
профилем), боковую эпитаксию, перекри-
сталлизацию островков определенной фор-
мы. Используют также пленки КНИ, полу-
ченные имплантацией ионов кислорода или
азота. Изредка используют структуру с ге-
тероэпитаксиальными изолирующими слоя-
ми. Все эти технологические подходы дают
примерно одинаковые результаты.
S)
Рис. 8. Последовательные стадии создания
МОП-транзистора в монокристаллической по-
лоске Si на SiO, [6 |
и — перекристаллизация с антиотражающими
полосками, б — нитридная маска против окисле-
ния, в — окисление; г - создание транзистора
37
3. Предпринимаются попытки «привя-
зать» активные элементы ИС к заданной
топологии пленок [63] (рис. 8), что воз-
можно сделать при использовании искусст
венной и боковой эпитаксий. Поскольку при
этом возможно разместить активные элемен-
ты на идеально совершенном материале,
то такое направление разработок представ-
ляется весьма перспективным.
4. С 1982 г. появляются разработки бипо-
лярных транзисторов и ИС, а также ком-
бинированных БИ-МОП схем на основе
Рис. 9 Два варианта схем с комбинацией КМОП
и биполярных транзисторов |65|
а — биполярный транзистор изготавливается в
перекристаллизованном Si на SiO2; б в эпи-
таксиальных слоях на кремниевой подложке
КНИ [64 67] (см. рис 9). Этот факт от-
ражает значительно возросшее структурное
совершенство пленок.
3.2. Трехмерные ИС
Выше уже отмечалось, что разработка
трехмерных ИС - один из важнейших но-
вых подходов к решению новейших задач
Пассивация
gig 2-й затвор
Si'n Источник \ \ Стик контакт .
z Подзатворный 1-й затвор Поликремнии
окисел
о)
микроэлектроники. Это действительно один
из подходов, который может привести к
скачку в области создания ИС [68|. Вместе
с тем на сегодняшний день высказывается
много аргументов за и против такой кон-
струкции ИС. Ниже приводятся недостатки
трехмерных ИС.
Теплоотвод от активной части ИС, запол-
ненной тепловыделяющими элементами
(транзисторами, сопротивлениями и др.),
затруднен;
резкое уменьшение выхода годных ИС с
увеличением числа «этажей»;
технологические операции обработки
каждого следующего этажа ИС будут воз-
действовать на свойства приборов в ниже-
лежащих слоях.
Вместе с тем трехмерные схемы обладают
рядом достоинств.
Начиная с некоторого уровня степени ин-
теграции, может оказаться экономически
выгоднее создавать многоэтажные схемы,
чем субсистемы на целой пластине;
можно получить выигрыш от объединения
в разных этажах приборов разных типов
(например, п и р-канальных транзисто-
ров);
может быть упрошена схема соединений.
Так или иначе, разработки трехмерных
ИС уже ведутся
Рис 10. Различные варианты трехмерных ИС
а схема- с одним наращенным слоем [72];
б — схема с двумя наращенными слоями, в кото-
рых размещены активные элементы [75]
1мкм
3-и активный слой. 1—1
2-й активный слой
/II
38
Отметим, чго еще при создании первых
КМОП устройств на основе нерекристалли
зованного Si появились новые решения для
отдельных элементов или узлов, использую-
щие особенности новой технологии Так
в [69] предложена и реализована конст
рукция КМОП-инвертора, в котором одни
и тот же затвор действует для обоих
(п- н р-канального) транзисторов. Еще
одна новинка, перспективная для исполь-
зования в трехмерных ИС, была предло-
жена в [70]: система из двух транзисто-
ров, расположенных один над другим. В [71]
описана конструкция пары МОП-транзисто-
ров, из которых один расположен в мо-
нокристаллической подложке, другой в
перекристаллизованной пленке Si.
Эти элементы нли узлы служат как бы
предшественниками трехмерных ИС. Вместе
с тем появились и опытные образцы таких
ИС [72 76]. Различные варианты трехмер-
ных схем из описанных в литературе при
ведены на рис. 10. Отметим, что в этих
схемам используются элементы и узлы,
предложенные ранее в [69—711.
3.3 Другие типы схем и приборов
на основе КНИ
Как известно, жидкокристаллические ин-
дикаторы обычно создают на прозрачных
(аморфных, например, стеклянных) подлож
ках, причем переключающими элементами
служат тонкопленочные транзисторы, изго-
товленные в аморфных или поликристалли
ческих пленках кремния. Использование пе-
рекристаллизованных (например, лучом ла
зера), хорошо ориентированных пленок поз-
воляет существенно (на 1 2 порядка) по-
высить рабочую частоту транзисторов, а
также улучшить другие их характеристики.
Кроме того, рассмотренные выше техно
логические подходы позволяют создавать
повы.е конструкции приборов со значитель-
но улучшенными (по сравнению с предшест-
венниками) характеристиками
Так, в [77] в монокристаллических плен-
ках S1, выращенных на плавленном квар
не. посредством зонной перекристаллизации
лучом СО2-лазера, созданы высококачест-
венные МОП транзисторы Здесь затвор
(пленка полнкремния толщиной 0,35 мкм)
полупрозрачен для видимого света, и непо-
средственно под затвором в выращенной
пленке создан р—«переход, параллельный
подложке причем прилежащий к изолирую
щей подложке слой р типа находится под
плавающим потенциалом Благодаря про
странственному разделению зарядов, гене
рируемых в области р п перехода све-
том (а он может поступать здесь и с
фронта, и с тыла) такой фототранзистор
обладает чувствительностью более 300 А/Вт,
что на 3 4 порядка превышает чувстви
тельность приборов, изготовленных стан-
дартными методами.
В (78] описана интеграция системы фо
тодетекторов с плоским оптическим волно-
водом, который представляет собой пленку
нитрида кремния нанесенную на окислен
ный кремний как на подложку Фотодетек-
торы (в виде латеральных р i—л-диодов)
были изготовлены в перекристаллизованной
лучом лазера пленке Si на указанном вол-
новоде, причем субграницы были локализо-
ваны посредством периодическою теплово-
го рельефа, и фотодетекторы размешались
на участках совершенной монокристалли-
ческой пленки. Полученная таким способом
интегральная система фотодетекторов обла-
дала хорошими рабочими характеристи-
ками: малыми токами утечки («10— "А),
высокими пробивными напряжениями (око-
ло 50 В), линейностью фотоответа в ши-
роком диапазоне изменения интенсивности
сигнала (до 55 дБ).
В [79] в монокристаллической пленке
Si, выращенной на окисленном Si посред-
ством искусственной эпитаксии с тепловым
микрорельефом, создана система фотодио-
дов с вертикальными (по отношению к под-
ложке) р—«-переходами, причем локали-
зованные субграпицы проходят вдоль енль-
нолегнрованных р и «-участков, а участки
собственной проводимости приходятся на
бездефектные полоски. Один нз контактов
выполняется к Si-подложке при этом фор
мирустся трехполюсный прибор. Квантовый
выход в таком фотодиоде в зеленой области
спектра составляет около 5 %, а фототок
линейно зависит от интенсивности света в
широком интервале (пять порядков)
Приведенные здесь единичные пока при-
меры новых конструкций приборов и схем
представляются достаточно хорошей иллю
странней возможностей новой технологии
СПИСОК ЛИТЕРАТУРЫ
1 Jastrzebski L. RCA Rev 1983 v 44
N 2.
2. Tsaur В—Y. — In: Energy Beam-Solid
Interaction and Transient Thermal Pro
cessing (ed D. К Biegelsen e a ), 1985
3. Furukawa S. (ed.), Silicon-oii-liisulator,
Reidel, Dordrecht, 1985.
4. Geis M. W. e. a. Appl. Plivs. Lett,
1979, v. 35 N I
5. Geis M, W. e. a. — Appl. Phvs. Lett,
1980, v. 37, N 5
39
6 Geis M. W. e a. — Appl. Phys. Lett.,
1982, v. 42, N 6.
7 Smith H I e. a. — J Crystal Growth,
1983, v. 63, N 3
8. Geis M. W. e. a. - - J. Electrochern.
Soc., 1982, v. 129, N 12
9. Kobayashi I e a IEEE Electron
Dev. Lett., 1983, v. EDL-4 N 5.
10. Givargizov E. I. e. a J. Crystal Growth,
1983, v. 65, N 1—3.
11 Haond M. e. a. — J. Appl. Phvs., 1983,
v 54, N 7
12. Colinge J P e. a Electron Lett
1983, v. 19, N 23.
13. Fan J. С. C. e. a. — Appl. Phys. Lett.,
1981, v. 38, N 5.
14. Sakurai J. e. a. — Japan. J Appl. Phys.,
1981, v. 20, N 3.
15. Inoue T., Shibata K. — Microelectro-
nics J., 1983, v. 14, N 6.
16. Tamura M. e. a. — Japan J Appl
Phys., 1981, Suppl 21 1.
1 Celler G K. e. a. — J Electrochern
Soc.. 1985, v. 132, N 1.
18. Ohmura Y. e a. Japan J Appl
Phys., 1982, v. 21, N 3
19. Yamamoto H. e. a. — Japan. J. Appl.
Phys., 1985, v. 24, N 4.
20. Kunii Y„ Tabe N. — Japan J. Appl.
Phys., 1985, v. 24, N 5
21. Rathman D. D e. a. — J. Electrochern.
Soc., 1982, v 129, N 10
22. Jastrzebski L. e. a. — J. Electrochern
Soc., 1983, v. 130, N 7.
23. Bradbury D R e г — J. Appl Phvs.,
1984, v. 55, N 2,
24. Jastrzebski L. e a. — IEEE Electron
Dev. Lett., 1983, v. EDL-4, N 2.
25. McClelland R W e a Appl Phys
Lett , 1980 v. 37, N 6
26 Vohl Pea J. Appl Phvs., 1984,
v. 55, N 10.
27. Proc. Mater. Res. Soc. Conf. «Energy
Beam Solid Interactions and Transient
Thermal Processing», v. 13 (eds J. Na-
rayan e. a.), 1983: v. 23, (eds. J. С. C
Fan e. a ), 1984, v. 35 (eds. D К Bie-
gelsen e. a.), 1985.
28. Proc. Mater. Res. Soc. Conf. “Comparison
of Thin Film Transistor and SOI
Technologies’’, v 33 (eds. H. W. Lam,
M. J Thompson). 1984.
29. Proc. Mater. Res. Soc. Conf. «Semicon-
ductor-on-lnsulator and Thin Film Tran
sistor Technology», v. 53 (eds A. Chi
ang, M W. Geis, L. Pfeiffer), 1986
30. Stultz T J Gibbons J F — Appl
Phys. Lett., 1981. v. 39, N 6
31. Haond M. Vu D. P. — Electron. Lett.,
1982, v 18, N 17.
32. Kawamura S. e. a. — Appl. Phvs. Lett.,
1982, v. 40, N 5.
40
33. Aizaki N A. Appl. Phys. Lett., 1984,
v. 44, N 7.
34. Sasaki N. e. a. Appl. Phys. Lett.
1984, v. 45, N 10.
35. Zorabedian P„ Kamins T. I. — In: Com-
parison of Thin Film Transistor and SOI
Technologies (eds. H W. Lam,
M. J. Thompson), 1984.
36. Biegelsen D. K. e. a. — Appl. Phys.
Lett 1981, v. 38, N 3.
37. Hawkins W G. e. a. Appl Phvs.
Lett., 1982, v. 40, N 4
38. Kobayashi Y„ Fukami A. — IEEE Elect-
ron Dev. Lett., 1984, v. EDL-5, N 11
39. Johnson N. M. e. a. — IEEE Electron
Dev. Lett., 1982, v. FDL-3, N 12.
40. Mukai R e. a. AppL Phys. Lett.
1984, v. 44 N 10.
41. Mukai R. e. a. — In: Energy Beam
Solid Interactions and Transient Thermal
Processing (eds. D. K. Biegelsen e. a.),
1985
42. Kawamura Sea. J. Appl Phys.,
1984, v. 55 N 6, Pt. 1.
43. Farrow R F C. e a. — J Vac. Sei.
Technol., 1981 v. 19, N 3.
44. Asano T. e. a. Japan J Appl Phys.,
1983, v 22, N 2.
45. Asano T„ Ishiwara H. — J. Appl. Phys.,
1984 v. 55, N 10.
46. Ishiwara H. e. a. J. Vac. Sci. Technol ,
1983, v. 21, N 2
47 Ishiwara H. e. a. Japan J Appl.
Phys., 1985, v. 24, N 1.
48 Tu. C. W. e. a. — Appl. Phys. Lett.,
1983, v 43, N 6
49. Zogg H., Hiippi M. Appl Phys. Lett.
1985, v. 47, N 2
50 Asano T. e. a Japan J. Appl Phys.,
1986, v. 25, N 2.
51 Sasaki M e. a. — Japan. J Appl. Phys.,
1985, v. 46, N 11.
52. Phillips J. M e a. J. Electrochern
Soc., 1986, V. 133, N 1
53. Das K. e. a. Microelectronics J., 1983,
v. 14, N 6.
54 Lam H. W., Pinizzotto R. F J. Crystal
Growth 1983, v. 63, N 3.
55. Hemment P. L. F. e. a. Appl. Phys.
Lett.. 1985, v 46 N 10
56. Reeson K. J. e. a. Electron Lett
1986, v. 22, N 9
57. Stoemenos J. e. a. — J. Crystal Growth,
1975, v. 73, N 3.
58. Электроника, 1986, № 22, c 85—86
59. Imai К Unno H IEEE Trans. 1984
v. ED-31, N 3.
60 Frye R C, In Comparison ot Thin
Film Transistor and SGI Technologies
(eds H W lam, M J. Thompson),
1984
61. Галлахер Р. Т. — Электроника, 1986,
№ 6, с. 12 13.
62. Tasch A. F. е. а. - - Electron. Lett.,
1979, v. 15, N 9.
63. Colinge J. P. e. a. — IEEE Electron
Dev. Lett., 1983, v. EDL-4, N 4.
64. Geis M. W. e. a.— IEEE Electron Dev.
Lett., 1986, v. EDL-7, N 1.
65. Tsaur B.—Y. e. a. - - IEEE Electron
Dev. Lett., 1984, v. EDL-5, NIL
66. Jastrzebski L. e. a. - IEEE Electron
Dev. Lett., 1983, v. EDL-4, N 2.
67. Rodder M„ Antoniadis D. A. — IEEE
Electron Dev. Lett., 1983, v. EDL-4, N 6.
68. Акасака Й.— ТИИЭР, 1986, № 12.
69. Gibbons J., Lee K.— IEEE Electron Dev.
Lett., 1980, v EDL-1, N 6.
70 Colinge J.—P. e. a. IEEE Trans. 1982,
v. ED 29, N 4.
71. Kamins T, — IEEE Electron Dev. Lett.,
1982., v EDL-3, N 11.
72. Kawamura S. e. a. — IEEE Electron
Dev. Lett, 1984, v. EDL-5, N 7.
73. Hoeflinger B. e. a.— IEEE Trans., 1984,
v. ED-31, N 2.
74. Sturm J. e. a. — IEEE Electron Dev.
Lett, 1984, v. EDL-5, N 5.
75. Sugahara K. e. a. IEEE Electron
Dev. Lett., 1986, V. EDL 7, N 3.
76. Vu D. P. — Electron. Lett., 1986, v. 22,
N 8.
77. Chiang A„ Johnson N. M. — Appl
Phys. Lett 1984, v 4i N 10.
78. Wu R. W e a. — Appl. Phys. Lett.,
1984, v. 46, N 5.
79. Colinge J. P IEEE Trans. 1986,
v ED-33, N 2
УДК 621.382
СВЕРХСКОРОСТНЫЕ АРСЕНИД-ГАЛЛИЕВЫЕ ИС НА ПОЛЕВЫХ
ТРАНЗИСТОРАХ С ЗАТВОРОМ ШОТКИ
К. т. н. Старосельский В. И., к. т. н Суэтинов В. И
ВВЕДЕНИЕ
Современная техника требует создания
цифровых ИС, работающих с тактовой ча-
стотой I —10 ГГц, потребляемой мощностью
порядка десятков микроватт па вентиль
[1] Основные перспективы улучшения ско-
ростных и энергетических характеристик ИС
связаны в настоящее время с освоением
нового полупроводникового материала —
арсенида галлия (CaAs). По сравнению с
традиционно применяемым кремнием GaAs
обладает рядом существенных пре-
имуществ:
более высокая подвижность электронов
(в 6—8 раз);
более высокая предельная скорость элек-
тронов (в 2—2,5 раза);
большая ширина запрещенной зоны (на
0,3 эВ).
Широкая запрещенная зона позволяет полу-
чить арсенид таллиевые подложки с удель-
ным сопротивлением К)7... 109 Ом-см. Такой
материал обладает прекрасными диэлектри
ческими свойствами до частот в несколько
сот гигагерц.
Эти замечательные свойства GaAs обеспе
чивают сверхвысокое быстродействие, высо
кую радиационную стойкость, широкий тем-
пературный диапазон и малые токи утечки
изделий микроэлектроники. На основе GaAs
можно создать ИС со встроенными лазера-
ми и приемниками оптического излучения
До последнего времени широкое примене-
ние GaAs в качестве материала микро-
электроники сдерживалось трудностями по-
лучения высококачественного материала и
недостаточной освоенностью технологиче-
ских приемов необходимых для создания
ИС на его основе В настоящее время в
области технологии ИС на CaAs достигнут
существенный прогресс, что позволило пе
рейти к промышленному производству циф
ровых СИС и БИС
Разработкой ИС на основе GaAs занима
ются сейчас более 150 фирм в США, Япо
, нии и Западной Европе [2| Многие из
них, такие, как Rockwell, Honeywell, Mo
torolla, Hewlett-Packard, Lockhleel McDon
nel Douglass, Техас Instr , Gigabit Logic
(США), Fujitsu, Toshiba, NTT, NEC, Hitachi,
Mitsubishi (Япония) Siemens (ФРГ), Thom
son CSF (Франция); British Telecom, Pies-
sey, Marconi (Великобритания) и др., за-
нимают ведущие позиции в электронике и
приборостроении Прогнозы развития этой
области техники даны в [1—6]. Наиболь
шие успехи достигнуты в Японии и США,
где фирмы NEC, Harris и Gigabit Logic
приступили к промышленному производству
ИС на GaAs. Фирма Vitesse (США) при
ступила к промышленному выпуску микро-
процессорного набора, включающего
БИС ОЗУ с информационной емкостью
4К бит [6].
Наиболее широкое применение ИС на
GaAs найдут в скоростных системах переда
чи данных, спутниковых системах связи,
процессорах суперЭВМ, быстродействую-
щей измерительной технике и испытатель
ной аппаратуре. При этом японские фирмы
предполагают специализироваться в об-
ласти суперЭВМ, а фирмы США в
быстродействующих системах связи и обра-
ботки данных [3).
С 1980 г. в США начата реализация
программы Бюро оборонных научных иссле
дований Управления перспективными
НИОКР министерства обороны (DARPA),
в которой участвуют шесть фирм [7] Про
грамма имеет четыре фазы предусматри
вающие разработку сверхскоростных СИС
и БИС. Считается, что выполнение зака-
зов для военных целей даст толчок к про-
изводству коммерческих ИС на GaAs
Стремительно растет объем сбыта ИС на
GaAs. В 1982 г. он составлял 24 млн. дол.
и по прогнозам возрастет до 1,15 млрд, дол
в 1990 г. fl] Предполагается, что в США
сбыт ИС на GaAs составит 12,5 млрд. дол.
в 1994 г. [1 4] Одна лишь фирма
Honeywell предполагает производить
GaAs-ИС на сумму 0,5 млрд. дол. в 1990 г
и 2.5 млрд. дол.— в 1995 г Общий объем
сбыта GaAs-ИС иа мировом рынке в 1994
1995 гг. распределится между США, Япо-
нией и Европой в отношении 50:35.15 [4].
В настоящее время большая часть
GaAs-ИС предназначена для использования
в космических системах связи. Однако уже к
1992 г. объем сбыта цифровых СИС и БИС
в капиталистических странах составит
2,6 млрд. дол. и охватит такие области,
как приборостроение и вычислительная тех
пика. К 1990 г 35 % GaAs-ИС будут приме
42
Рис. 1 Прогресс в Горести переключения (а) ии переключения (б) и пвЬтности компон вки
(в) цифровых ИС. На рис. 1,а верхние кривые для Si-ИС (/ — КМДП. 2 — пМДП, 3 — ТТЛ,
4 — ЭСЛ), нижние — для GaAs ИС (1 гетеро переходные биполярные транзисторы, 2
гетероструктурные полевые транзисторы, 3 — ПТШ); на рис. 1,6 1—4 — для Si-ИС (1 — КМДП,
2 — лМДП, 3 — ТТЛ 4 — ЭСЛ), кривые 5—7 для GaAs-ИС (5 — ПТШ, 6 — гетероструктурные
полевые транзисторы с высокой подвижностью электронов, 7 — гетеропереходные биполярные
транзисторы): на рис. 1,е кривая 8 для GaAs-ИС, 9 - для Si-ИС -------------- логические ИС
------ ОЗУ
няться в военной промышленности, 22 %
в средствах телекоммуникаций, 17 % в
вычислительной технике и 14 % — для про-
чих целей [8]. При этом производство
GaAs-ИС в денежном выражении будет со-
ставлять от 2,5 до 10 % по отношению к
кремниевым [4]. Хотя пластины GaAs зна
чительно дороже кремниевых, процесс про-
изводства GaAs-ИС проще. Уже сейчас
стоимость GaAs цифровых СИС превышает
стоимость кремниевых ИС ЭСЛ-типа только
вдвое [6], что должно привести к замене
целого ряда кремниевых быстродействую-
щих ИС арсенид таллиевыми
Прогресс, достигнутый в быстродействии
и энергии переключения а также в плот
ности компоновки логических элементов ИС
на GaAs по сравнению с кремниевыми, ил-
люстрируется рис. 1 [9]. В целом GaAs-ИС
обеспечивают в 3 10 раз более высокие
быстродействие и энергетическую эффектив-
ность. Наилучшие результаты получены на
GaAs-ИС, где активными компонентами яв-
ляются гетероструктурные полевые транзи-
сторы с высокой подвижностью электронов
и биполярные транзисторы с гетеропере-
ходом Однако технология производства та
ких ИС, требующая применения молекуляр-
но-пучковой эпитаксии, еще не вышла на
широкий промышленный уровень. По дан
ным [9) темпы роста степени интеграции
GaAs-ИС выше, чем Si-ИС.
Важное значение, имеет высокая ради-
ационная стойкость GaAs-ИС, связанная с
большой шириной запрещенной зоны и осо-
бенностями зонной структуры. По данным
[9 10] лабораторные образцы цифровых
GaAs-ИС превосходили лучшие Si-ИС по
предельной дозе облучения примерно на по-
рядок (7-104...5-Ю5 Грэй) и по пороговой
мощности в 2—3 раза (1б8...2-109 Грей/с).
<
1 КОМПОНЕНТЫ И ТЕХНОЛОГИЯ
ИЗГОТОВЛЕНИЕ ИС НА GaAs
Основные успехи в разработке ИС на
GaAs достигнуты при использовании в ка
честве активных компонентов полевых тран-
зисторов с затвором Шотки (ПТШ). Пас-
сивными компонентами могут служить дио
ды Шотки, объемные или пленочные рези
сторы и конденсаторы типа металл — по
лупроводник, металл — диэлектрик но
лупроводник или металл — диэлектрик —
металл. Качество ПТШ зависит в основном
от двух параметров — длины затвора и
сопротивлений пассивных областей стока и
истока. Уменьшение значений этих парамет-
ров ведет к повышению быстродействия
снижению потребляемой мощности и эконо-
мии площади кристалла ИС. В зависимости
от толщины активного слоя канала ПТШ
могут быть нормально открытыми (порого
вое напряжение П1|ир<0) или нормально за-
крытыми (Спор>0). Точное воспроизведение
порогового напряжения является одним из
важнейших требований, предъявляемых к
технологии изготовления GaAs ИС, которая
включает следующие основные процессы
создание исходных подложек; создание ак-
тивных областей канала; изготовление оми-
ческих и барьерных контактов; осуществле-
ние межкомпонентной изоляции; создание
межсоединений
Исходным материалом GaAs-ИС являют
ся подложки нолуизолируюшего GaAs, по-
лученные из монокристаллического слитка
с удельным сопротивлением 107...109 Ом-см.
Высокое удельное сопротивление монокри-
сталлов достигается за счет компенсации
остаточных легирующих примесей введени-
ем атомов хрома или индия Наименьшая
плотность дефектов получается при исполь
43
зовании метода Чохральского с жидкост
ной герметизацией и легированием моно-
кристалла индием [11 13| Поскольку ка-
чество исходного материала в значительной
степени определяет параметры активных
областей ПТШ, к исходному монокристаллу
предъявляются следующие требования; диа-
метр пластин (50±0,5) мм или (75±1) мм;
плоскость поверхности пластин (110) с от
клонепием не более 1°, отклонение поверх
ности от плоскости не более 2 мкм; удельное
сопротивление более 10' Ом-см после отжи-
га при 800 °C в течение 30 мин; подвиж-
ность электронов не меиее 4000 см2/(В-с);
плотность ямок травления не более 2Х
X 103 см-2; остаточная концентрация акцеп-
торов не более 5-1014 см л. Разброс поро-
гового напряжения ПТШ на пластине зави
сит в основном от содержания фоновых
примесей (углерода) и дефектности пласти
ны (снижается в 2 3 раза при уменьшении
плотности дефектов до 200 см 2 [25J). Па
лучших образцах пластин диаметром 51 мм
дисперсия порогового напряжения состави
ла 20 мВ [8] и 7 мВ [II] при поминальном
значении около 0,2 В Последний результат
получен на пластинах, выращенных по мето
ду Чохральского и легированных индием
с последующим отжигом (1000 °C, 3 часа).
Традиционным методом получения актив
ных слоев канала является эпитаксиальное
наращивание из газовой или жидкой фазы
с использованием металлоорганических со
единений. Как правило, на подложке снача
ла выращивается слаболегированный бу-
ферный слой (1. .5 мкм), а затем активный
слой с концентрацией легирующей примеси
(1 2) -101 см 3 и толщиной 0,08 ..0,2 мкм
Буферный слой нейтрализует нежелатель-
ные эффекты, связанные с проникновением
в активный слой неконтролируемых приме-
сей из подложки; паразитное управление,
чувствительность к освещению, релаксация
объемной проводимости, вызванная переза
рядом глубоких примесных уровней.
Межкомпонентная изоляция осуществля-
ется обтравливанием мезаструктур либо
превращением проводящего слоя в ди
электрический с помощью бомбардировки
ионами водорода (протонами), бора или
кислорода. Последний метод предпочтитель-
нее, так как сохраняет плоскую поверх
ность ИС, что обеспечивает большие
пробивные напряжения и более высокий
процент выхода годных ИС. Для протонной
бомбардировки типичные значении дозы
и энергии ионов составляют 5-1014 см
и 140 кэВ, для бора 2-1013 см 2 и 150 кэВ
для кислорода 1-10й см 2 и 100 кэВ
После отжига при температуре выше
600 °C изолирующий слой, полученный про
тонной бомбардировкой, восстанавливает
свою проводимость Наилучшую термоста-
бильность дает применение ионов бора.
Одним из перспективных методов полу-
чения активных слоев является селективное
ионное легирование чистой подложки Его
главные достоинства — высокая однород-
ность и воспроизводимость параметров
ПТШ, а также возможность создания ло-
кальных областей с различной степенью ле-
гирования или даже с различным типом
проводимости. Формирование активной об-
ласти канала осуществляется внедрением в
подложку ионов кремния или селена через
слой диэлектрика (обычно S13N4) толщиной
около 0,1 мкм Для получения нормально
закрытых ПТШ доза облучения составляет
около 1-1012 см-2, а для нормально откры-
тых около 2,5-К)12 см-2. Энергия ионов
кремния составляет 50.. 100 кэВ, селена
100...200 кэВ [12, 14, 15]. Пиковая концен-
трация электронов составляет (1...3)Х
Х10 см-3, подвижность электронов до
4500 см2/В-с. Для создания сильнолеги-
рованных пассивных областей стока и исто
ка используют ионное легирование теми же
элементами, но с большими дозами и энер-
гиями (например, 4-1013 см 2 и 200 кэВ
или 8-1013 см 2 и 120 кэВ [14]). Для полу-
чения глубоких и4--слоев применяют им-
плантацию ионов серы (доза 1-1013 см-2,
энергия 300...400 кэВ).
Отжиг имплантированных слоев осу-
ществляется в атмосфере инертного газа
или при избыточном давлении паров мышья-
ка при температуре 800.. 850 °C в течение
10 ...20 мин под слоем диэлектрика (обычно
SiO2 или SiaNi) толщиной около 0,1 мкм
[14] Стабилизация порогового напряже-
ния ПТШ на основе ионнолегированных
слоев осуществляется с помощью создания
скрытых слоев р типа под каналом [16,
17]. При этом улучшаются частотные свой-
ства ПТШ и уменьшается его выходная
проводимость.
Омические контакты стока и истока созда
ются вакуумным напылением сплава AuGe
(88; 12) толщиной около 0,1 мкм и затем
слоя Ni Ан или Pt толщиной менее 0,1 мкм
с последующим отжигом (430 .460 °C в те-
чение 0,5. .3 мин) в атмосфере инертного
газа или в потоке Н2- N2 [13, 14] Для
повышения стабильности контактов приме-
няется их кратковременный фотонный или
электронный отжиг. Удельное сопротивле-
ние контактов около 10'6 Ом-см2.
Многие металлы образуют контакт Шотки
с GaAs n-типа. Этим объясняется широ-
кий спектр металлов, используемых для
создания затвора ПТШ; алюминий, золото,
платина, титан, вольфрам, никель, палла-
дий. Обычно при этом применяется метод
вакуумного напыления Наиболее перепек-
тивными для БИС являются структуры с
самосовмещенным затвором При этом зат-
вор ПТШ используется в качестве маски
при ионной имплантации в пассивные об-
ласти стока и истока. Этим обусловлены
повышенные требования к термостабиль-
ности контактов Шотки при температурах,
соответствующих температурам отжига
п+-слоев (до 850 °C) Фирма Fujitsu приме
ияет в качестве термостабильных материа-
лов затвора Ti/W-силицид или W-силииид
[18] Лучшие результаты получены с ис
пользованием силицида вольфрама. Контак-
ты Шотки из этого материала сохраняют
стабильность при температурах отжига око
ло 860 “С. Одновременно достигается высо
кая воспроизводимость пороговых напряже-
ний ПТШ (20 .30 мВ). С целью снижения
омического сопротивления затвора исполь
зуется многослойная композиция W сили-
цид — TiN Au Металлические слои позво-
ляют уменьшить сопротивление затвора в
20 раз. Слой TiN (100 им) предотвра-
щает диффузию атомов золота в силицид
вольфрама. Электрические параметры тако-
го барьера Шотки остаются неизменными
при температурах до 700 °C. Малым сопро
тивлением (70 мкОм-см) обладает затвор
из нитрида вольфрама [15] При отжиге
(7’=800°С в течение 10...30 мин) такие
контакты имеют повышенные значения
барьерного потенциала (0,95 В) и характе-
ризуются высокой стабильностью.
Фирмой NEC разработана технология
изготовления самосовмещенпого W-сили-
цидного затвора с вертикальной стенкой
диэлектрика (SiO2) у боковых i раней за-
твора [6, 19]. Эта стенка толщиной 0,2
0,3 мкм отделяет затвор oi п -областей
стока и истока, что позволяет снизить
краевые емкости затвора без увеличения
сопротивлений стока и истока.
Своеобразный подход к созданию тран-
зисторных структур с самосовмещенным
затвором использует фирма Toshiba. Она
применяет платиновый затвор, заглублен-
ный в активный слой в процессе отжига
при температуре около 400 °C [15] Заглуб
ление происходит за счет взаимодействия
платины с GaAs. Процесс останавливается
после того, как весь материал затвора
вступит в реакцию. Заглубление достигает
0,2 мкм что достаточно для существен
ного уменьшения сопротивлений стока и
истока.
Фирма NTT разработала технологию соз
дания самосовмещенного затвора (SAINT)
основанную на применении многослойного
резиста [12, 20] В настоящее время эта
технология обеспечивает наибольшую сте-
пень интеграции GaAs БИС (ОЗУ емкостью
16 кбит [12]) Последовательность тех-
Рис. 2. Последовательность технологических опе-
раций (а) и структуры ПТШ (б) при использова-
нии технологии SAINT:
/ — ионная имплантация л-слоя канала, 2 —
осаждение SiN, 3 — формирование Т образной
маски над затвором. 4 — ионная имплантация
п^-слоя стока и истока 5 — осаждение S1O2.
6 взрыв фоторезиста ФР-1, 7 — отжиг,
8 металлизация омических контактов стока
и истока, 9 впловлеиие омических контактов,
10 — металлизация затвора
нологических операций показана на
рис 2, а Идея метода состоит в создании
Т-образной защитной маски над затвором
(рис 2, б), позволяющей исключить непо-
средственный контакт затвора с п+-области
ми стока и истока при малых сопротивле
ниях стока и истока (п -слой отделен от
затвора на очень малое расстояние) Дан-
ный метод не подвергает барьерный кон-
такт высокотемпературной обработке при
отжиге п + -слоя Некоторым недостатком
является увеличение на 10—20 % емкости
затвора, длина которого превышает длину
канала Этот недостаток устранен в усовер-
шенствованной SAlNT-технологии [16] пу-
тем использования композиции Мо—Au
при создании затвора.
Основным методом создания субмикрон
ных затворов является применение элек-
тронной литографии позволяющей полу-
чать затворы длиной 0,2.0,3 мкм. Другие
методы, например косое напыление, по-ви-
димому, пригодны только для ИС малой
степени интеграции.
Для создания межсоединений использует-
ся двухуровневая разводка. Первый слой
металлизации создается при напылении кон
тактов Шотки. Затем пластину покрывают
диэлектриком (S1O2) толщиной около
45
Рис. 3. Перспективные структуры ПТШ а — с за-
твором из силицида вольфрама и вертикальными
диэлектрическими стенками |6| б — SA1NT-
структура (20] в — усовершенствованная
SAINT-структура [14]
/ — полуизолирующий GaAs (подложка), 2 —
п — GaAs; 3 — л+ — GaAs; 4 р — GaAs,
5 — омические контакты стока и истока; 6 — за-
твор (а — WSi б — Ti/Pt/Au, в — Мо);
7 — слой Au; 8 — SiO?; 9 — SiN
0,5 мкм После вскрытия окоп для контакта
наносится второй слой металлизации
Ti/Pt/Au [15]. В некоторых случаях ди-
электрик оставляют только в местах пересе-
чений, что позволяет увеличить ею толщину
и уменьшить перекрестную емкость линий
связи Лучшие результаты дает применение
воздушных мостиков [16, 21] Имеются со-
общения об использовании нолиимидных
пленок в качестве диэлектрика с низкой ди-
электрической проницаемостью при созда-
нии двухуровневой разводки, а также в ка-
честве пассивирующего покрытия.
Наиболее перспективные структуры ПТШ
с самосовмещенным затвором для цифровых
БИС на основе GaAs показаны на рис. 3.
В последнее время ведутся работы по
созданию GaAs ИС на кремниевой подлож
ке [22), что должно обеспечить в будущем
существенное снижение их стоимости
2. СВОЙСТВА ПТШ
Типичные вольт амперные характеристи-
ки (ВАХ) ПТШ представлены иа рис. 4
[23] Качество ПТШ в цифровых ИС опре
Рис. 4. Выходные ВАХ ПТШ изготовленного по
технологии SAINT Длина затвора I мкм ширина
канала 10 мкм, пороговое напряжение 0.2 В
деляют следующие основные параметры:
пороговое напряжение максимальный
ток стока /стах (в режиме затворных токов),
напряжение насыщения ВАХ (7С1, средняя
крутизна ВАХ g, емкости затвор исток
С „ и затвор сток С,с. Собственное
быстро тействие ПТШ характеризуется
предельной частотой fT=g/2nC3„. Парамет-
ры П'[Ш зависят от длины затвора L,
сопротивлений пассивных областей стока
R( и истока /?„, а также от качества
исходного материала. Для характеристики
параметров /,. niax, g, CJH, Сзс, /?„, /?,, приня-
то использовать их удельные значения, от-
несенные к ширине капала ПТШ Типичные
значения параметров для L—1 мкм, /?,,=
= /?с=1 кОм-мкм приведены в таблице 1
Уменьшение длины затвора позволяет су-
щественно улучшить параметры ПТШ- При
длине затвора Т=0,2. .0,3 мкм получены
максимальные значения крутизны
602 мСм/мм [19] и предельной частоты —
30 60 ГГц. Параметры g и /т можно улуч-
шить, повышая степень легирования канала
до (1—5) Ю18 см ’, однако при этом трудно
Таблица I
Типичные значения параметров ПТШ
Поро- говое напри жен ие О„„г- В Макси мальный ток стока 'em,,. мА/мм Напри женке насы- щен ня щ„.в Средняя крутмзни ВАХ g. мС.м /мм Емкость 11Ф/ММ Предель- ная час тот а /у, ГГц
+0.2 40 0,35 100 1.4 11
0 70 0,42 но 1.2 15
0,6 150 0,65 120 1 1 17
1,5 260 1,0 120 1,0 20
Пр и м е ч н и с 1 ёмкость ^,«0,2. 5 пФ/мм
независимо от величины порогового напряжения.
46
получить значения пороговых напряжений,
необходимые для цифровых ИС.
При малой длине затвора (менее 0,5 мкм)
проявляются эффекты короткого канала:
баллистический эффект, уменьшение поро
гового напряжения, снижение выходного
сопротивления Первый из этих эффектов
приводит к повышению дрейфовой скоро
сти электронов в канале и является по-
лезным, остальные — нежелательны. Их
нейтрализации способствует уменьшение
толщины пассивного /И слоя и применение
скрытого p-слоя под каналом [20]. Весьма
неприятным является эффект паразитного
управления, который проявляется в умень
шеиии тока стока при подаче отрицатель-
ного напряжения на омические контакты,
расположенные вблизи ПТШ [24]. Степень
проявления этого эффекта зависит от ка
чества подложки (наличия глубоких уров-
ней в запрещенной зоне) и состояния по
верхности. Для борьбы с этим эффектом не-
обходимо улучшать качество исходных пла-
стин и технологии изготовления ИС.
Моделированию ПТШ посвящено не-
сколько сот работ. Для точного анализа
используется микроскопический подход (ме-
тод Монте-Карло) [25] либо двумерное чис-
ленное решение уравнений переноса [26].
Такие модели требуют больших затрат
машинного времени. Для анализа и проек-
тирования ИС применяются аналитические
модели и численные модели с сосредото-
ченными параметрами [27]. Наиболее слож-
но при моделировании учесть неоднород-
ный профиль канала в ионнолегированных
структурах [27]. Подробный анализ методов
моделирования ПТШ требует специального
обзора
3 ЭЛЕМЕНТНАЯ БАЗА ЦИФРОВЫХ ИС
Существуют четыре основных типа логи
ческих элементов для цифровых ИС на
основе GaAs: па нормально закрытых ПТШ
(закрытая полевая лонжа ЗИЛ,
(7пор>0, рис 5, а); на нормально открытых
ПТШ (открытая полевая логика ОПЛ.
(/пор<0, рис. 5, б, в), на квазинормально
закрытых ПТШ (квазизакрытая полевая ло
гика — КЗПЛ, рис. 5, г. д); на ПТШ с
истоковой связью (истоко-связанная поле
вая логика ИСПЛ, рис. 5, е). Функцио-
нальные возможности логических элементов
можно расширить за счет использования
двухзатворпых ПТШ, как это показано на
рис 5, а
Элементы ЗИЛ [15, 20, 28] имеют паибо
лее простую схемную и топологическую кон
фигурации. В элементах ОПЛ [16, 28] для
Рис. 5. Элементная база GaAs-ИС
а ЗПЛ, б в ОПЛ.г.б КЗПЛ, е — ИСПЛ
запирания инвертирующих транзисторов не
обходима специальная схема сдвига уровня
которая может быть выполнена на повтори-
телях напряжения (рис. 5, б) или на диодах
Шотки (рис. 5, в). В связи с этим для
питания элементов ОПЛ необходимы два
источника напряжения Помимо сдвига
уровня цепь смещения может выполнять
логическую функцию ИЛИ, как показано
на рис. 5, б, в. Частным случаем эле-
ментов ОПЛ при одном инвертирующем
транзисторе являются элементы логики на
диодах Шотки, применяемые фирмами
Rockwell, Honeywell.
Основной трудностью при создании
GaAs-ИС иа элементах ЗИЛ является необ-
ходимость точного воспроизведения порого-
вого напряжения (с допусками порядка
±30 мВ). С целью расширения допусков
на величину порогового напряжения фирма
Thomson-GSF предложила элементную ба-
зу, основанную на использовании квази-
нормально закрытых ПТШ [29] (рис. 5, г,
д). Элементы КЗПЛ принципиально отли
чаются от ОПЛ тем, что в состоянии логи-
ческого нуля ток в цепи смещения практи-
чески равен нулю Преимуществом элемен
тов КЗПЛ является отсутствие необходи-
мости в двух источниках питания. По
сравнению с ЗПЛ допуски на пороговое
напряжение менее жесткие (до ±150 мВ).
Элементы КЗПЛ по своим характеристи-
кам занимают промежуточное положение
между ЗПЛ и ОПЛ.
Необходимость применения цепи смеще
ния и двух источников питания в элемен
тах ОПЛ резко ухудшает их эпергетиче
ские и топологические характеристики. Что
бы обойти эти затруднения, предложено
использовать для межэлементной связи ем
костные цепи выполненные на обратносме
щенных диодах Шотки [30] или конденса-
торах Такие элементы просты по кон
струкции и могут работать в очень широ-
47
ком диапазоне пороговых напряжений
(±2,2 В по данным [30]). Однако они не
являются универсальными, так как для их
функционирования требуется достаточно
малая скважность входных импульсов.
В [31] обсуждаются методы построения
динамических цифровых ИС на GaAs-ПТШ.
Такие ИС отличаются топологической про
стотой, меньшей потребляемой мощностью
и способностью работать в широком диапа-
зоне пороговых напряжений.
Повышенные вариации порогового напря-
жения (- 0,7...±0,2 В) допустимы в логиче-
ских элементах ИСПЛ [211 рис. 5, е.
Эти элементы обладают меньшей энергети-
ческой эффективностью и требуют создания
на кристалле резистивных элементов с ма
лым относительным разбросом сопротивле-
ний. Типичные характеристики основных
типов логических элементов приведены в
таблице 2
извольной выборкой (ОЗУ ПВ) статическо-
го типа и логическим СИС и БИС спе-
циального назначения либо выполненным в
виде базовых матричных кристаллов
(БМК).
На основе элементов ОПЛ и КЗНЛ мо-
гут быть созданы ОЗУ емкостью до
1К бит, главным требованием к которым
является высокое быстродействие. Время
выборки адреса составляет 0,5... 1 нс.
В БИС ОЗУ большей информационной ем-
кости эти логические элементы применять
нецелесообразно, так как цепи смешения
существенно увеличивают площадь накопи-
теля. Для создания ОЗУ с большей ин
формационной емкостью должна приме-
няться элементная база ЗПЛ, обладающая
высокими топологическими и энергетиче-
скими характеристиками.
Энергетическая эффективность играет
важнейшую роль при выборе элементной
Таблица 2
Основные характеристики логических элементов на основе GaAs
Основные параметры Элементная база
ЗПЛ K31L1 ОПЛ ИСПЛ
Пороговое напряжение ПТШ. В «0,15 0 —0,4...—1 1 .±0,2
Напряжение питания, В 0,8... 1.2 2...3 +3... + 5 - 1 5...—3 ±(3...5)
Логический перепад, В «0,6 0,6...1,5 2...3 1...2
Задержка на вентиль в схеме кольцевого генера- тора. нс 30 40... 150 20...30 40... 100
Потребляемая мощность, мВт 0.01 ...0.1 0,2...0,5 1...5 0,5...3
Наиболее высокие скоростные и энерге
тические характеристики в схеме кольцево-
го генератора получены на логических эле-
ментах ЗПЛ (/3=16,7 пс, /-’=7,3 мВт,
/.=0,3 мкм; 4—163 пс, Р=7,7 мкВт, 1Г=
= 1,3 фДж, /.=0,6 мкм [55]; 4=15,4 пс,
Р=5,4 мВт, /.=0,6 мкм [32] и ОПЛ (4=
=9,9 пс [33]
Значительные усилия были предприняты с
целью создания АГ ИС на основе МДП
транзисторов, однако до сих пор не удалось
получить МДП транзисторы с достаточно
стабильными параметрами.
4. ОБЛАСТИ ПРИМЕНЕНИЯ
ЦИФРОВЫХ ИС НА ОСНОВЕ GaAs
Области применения цифровых ИС на ос-
нове GaAs определяются их скоростными,
энергетическими и топологическими харак-
теристиками Наиболее широкая сфера при-
менения отводится оперативным ЗУ с про
базы логических БИС. Поскольку GaAs
обладает худшей, чем Si теплопровод-
ностью, максимальная мощность кристалла
без применения специальных средств тепло-
отвода ограничена на уровне 2...4 Вт. При
этом максимальная степень интеграции со-
ставляет «ДО3 для элементов ОПЛ и
«З-Ю3 для КЗПЛ. При большей степени
интеграции необходимо использовать эле-
ментную базу ЗПЛ. Другим важным фак-
тором является возрастание роли меж-
соединений в нерегулярных логических
БИС с ростом степени интеграции. При
степени интеграции 104 и выше линии связи
занимают большую часть площади кристал-
ла, и их паразитная емкость полностью
определяет быстродействие. Поэтому ре-
шающим фактором является энергетическая
эффективность логических элементов, мак-
симальная для элементной базы ЗПЛ.
Помимо ОЗУ и логических СИС и БИС
схемы на основе GaAs должны найти широ-
кое применение в таких устройствах изме
48
рительной техники и техники связи, как
сверхбыстродействующие аналого-цифро
вые и цифро аналоговые преобразователи
мультиплексоры-демультиплексоры, про-
граммируемые импульсные генераторы, из
мерители временных интервалов, делители
частоты и др. [3]. Такие устройства целе-
сообразно выполнять в виде СИС на основе
элементов ОПЛ обеспечивающих наиболь
шее быстродействие. Логические элементы
с емкостными связями и динамические
элементы ОПЛ могут с успехом иснользо
ваться в устройствах, работающих при
низкой скважности сигналов: делителях
частоты (до 10- 15 ГГц), измерителях вре
менных интервалов, регенераторов импуль-
сов и т. и.
5. СОВРЕМЕННОЕ СОСТОЯНИЕ
РАЗРАБОТОК
Номенклатура цифровых GaAs-ИС, ре-
ализованных к настоящему времени, доволь
но обширна Можно выделить два подхода
к разработкам этих ИС. Первый заключа-
ется в создании сверхскоростных схем,
превосходящих по быстродействию кремние-
вые аналоги, второй — в реализации
микромощных и радиационно стойких схем
ИС с регулярной логической структурой.
Наибольшим быстродействием обладают
GaAs ИС последовательностного типа, в ко-
торых в полной мере проявляются высо-
кие скоростные характеристики ПТШ В пер
вую очередь к таким устройствам относят-
ся делители частоты и счетчики (табл 3)
Первые ИС были реализованы па элемент-
ной базе ОПЛ [34]. Применение элемент
ной базы ЗПЛ позволяет резко сократить
потребляемую мощность при достаточно вы-
соком быстродействии [36] Максимальная
частота в двоичном счетчике (5,7 ГГц) по
лучена фирмой Thornson-CSF на элементной
базе ОПЛ [34] Для изготовления ПТШ с
длиной затвора 0,8 .мк.м была использована
электронная литография. В менее универ-
сальных ИС делителей частоты достигнута
максимальная рабочая частота 11 ГГц при
длине затвора 05 мкм [21] и 15 Иц при
длине затвора 0,3 мкм [37] (фирма NTT).
Оригинальный делитель на фиксированную
частоту предложила фирма LEPA [31]. Де
литель, выполненный на динамических ло-
гических элементах, работал на частоте
10 ГГц
Широкие возможности открываются при
использовании ИС для создания сверхско-
ростных арифметических устройств, таких
как сумматоры, умножители, АЛУ и др.
Особенно перспективно применение GaAs-
ИС в схемах регулярного типа, например
умножителях. Данные о разработанных ум-
ножителях представлены в табл. 4. Одной
из первых БИС умножителя изготовила
фирма Rockwell [38]. Параллельный умно-
житель 8X8, размещенный на кристалле
2,25X2,7 .мм2, состоит из 1008 логических
вентилей ОПЛ. При потребляемой мощ-
ности 2 Вт время умножения 5,2 нс, что
Таблица 3
ИС делителей частоты и счетчиков на основе GaAs
Фирма (страна) Год разра ботки Функциональное назначение Элемент- ная база Длина затвора, мкм Макси мальная частота, ГГц 11отреб- ляемая мощность. мВт Ис- точ- ник
LEPA (Франция) 1981 Двоичный счетчик ОПЛ 0.8 5,7 240 [34]
Thomson-CSF 1982 То же кзпл 1,8 2,8 62 [35]
(Франция) LEPA (Франция) Harris (США) NTT (Япония) 1983 1984 1985 Делитель фиксирован- ной частоты Делитель на 5, 6, 10, 11, 20, 21 (или 40). 41, двоичный счетчик (3 разряда) Делитель па 128/129 ОПЛ ОПЛ испл 0.5 10 2 1.7 50 |31[ [81 [15]
1986 1986 Делитель То же испл ОПЛ 0.5 И 10,6 149 256 [21 [14]
NEC (Япония) 1986 Двоичный счетчик испл 08 2 [6|
LEPA Франция) 1986 (4 разряда) Делитель на 60/61 ЗПЛ 1 1,2 7 ]36]
Matsushita (Япония) 1986 Делитель испл 1 1,8 12.8 [20]
NTT (Япония) 1986 Делитель на 2 ОПЛ 0.3 15 [37]
49
Таблица 4
БИС цифровых умножителей на основе GaAs
Фирма (страна) Год раз ра ботки Разряд ность сомно- жителей, бит Элементная база Вре- мя умно- же- ния нс По тре- бляе- мая мощ- ность, мВт Дли на зат- вора, мкм Площадь кристалла, мм2 Ис точ- ки К
Rockwell (США) 1981 8X8 ОПЛ 5,2 2 000 2,25X2,7 [38|
NEC (Япония) 1982 4X4 ЗПЛ 6 39 1.4 1.4Х1.7 [39]
Fujitsu (Япония) 1983 4X4 ЗПЛ 3,7 97 2 1,5X1,3 [18]
1983 16X16 ЗПЛ 10,5 952 2 4X4
NEC (Япония) 1984 12X12 ОПЛ + ИСПЛ 0,4 0,7 7.3Х5.6 [40|
NT1 (Япония) 1986 8X8 ЗПЛ 6.0 [41]
примерно в четыре раза меньше, чем у луч
ших аналогичных схем на кремнии [35]
Переход на элементную базу ЗПЛ позволил
японским фирмам NEC и Fujitsu существен
но снизить потребляемую мощность [18,
39, 40]. Параллельный умножитель 16X16
является в настоящее время наиболее слож-
ной БИС данного типа [18]. Он содержит
10 624 ПТШ с длиной затвора 2 мкм, распо-
ложенных на кристалле 4X4 мм2. Отмеча-
ется, что уменьшение длины затвора до
1 мкм позволит сократить время умножения
с 10,5 нс до 6,5 нс при одновременном
увеличении потребляемой мощности до
1,6 Вт Наибольшая скорость умножения
достигнута в умножителе 12Х12 фирмы
NEC — 0.4 нс при длине затвора 0,7 мкм
[40]. В БИС умножителя 8X8 фирмы NTT
содержится также накапливающий сумма-
тор емкостью 20 бит [41]
Из других существенных достижений в
этой области следует отметить создание
фирмой NTT БИС 8-разрядного арифмети
ко-логического устройства на элементной
базе ИСПЛ [42]. Два 4 разрядных блока
выполняют 16 арифметических и 16 логиче
ских операций. Кристалл БИС площадью
3,34x2,52 мм2 содержит 1426 ПТШ с дли-
ной затвора 0,5 мкм. Время выполнения
операции и время задержки сигнала в венти-
ле не превышают соответственно 0,8 нс и
57 пс при полной потребляемой мощности
2,16 Вт.
Базовые матричные кристаллы Для соз-
Таблица 5
БИС базовых матричных кристаллов на основе GaAs
Фирма (страна) Год разра- ботки Число экв вентилей Эле- ментная база Задержка на вентиль. ПС Мот ность зкви валент- ного вен- тиля. мВт Длина затво ра. мкм Плошадь кри стаяла, мм2 Примечание Ис- точ- ник
Toshiba (Япо- ния) Honeywell (США) Toshiba (Япо- ния) 1983 1983 1984 500 504 3200 ЗПЛ 011 л ЗПЛ 80* 150 0,2 4,3 X 4,5 Реализован муль типлексор на 1,9 ГГц Реа изован умно житель 16X16 [143] [144| Ц28|
Honeywell (США) Toshiba (Япо ния) Ford (США) 1984 1985 1986 432 2016 300С 6000 ОПЛ ЗПЛ ЗПЛ 150 42* 75** 160*** 225 1,5 0,5 1,5 1 1... ...1,2 1,4 3,7 X 4,6 4,6X4,7 Встроенное ДЗУ (4X4 бит) [145] 1151] [141]
• При нагрузке на один вентиль.
** При нагрузке на три вентиля
•••При нагрузке на один вентиль и шину длиной 2 мм
50
дапия специализированных цифровых схем
широко используются базовые матричные
кристаллы (БМК) Основные параметры
GaAs-БИС БМК приведены в табл 5. Наи-
больших успехов в этой области добилась
фирма Toshiba, создавшая ряд БИС БМК
на элементной базе ЗПЛ. Получена задерж
ка логического сигнала 80 пс/вентиль [43]
и 42 пс/вентиль [15] при потребляемой
мощности 0.2 мВт и 0,5 мВт соответствен-
но. Эти параметры почти на порядок пре-
восходят аналогичные параметры кремние-
вых БИС Разработанные БИС БМК имеют
достаточно высокий процент выхода годных
изделий, что позволило реализовать па их
основе умножители 16X16 [28] и 8X8 бит
[15] с высокими скоростными и энергети-
ческими характеристиками
БИС ОЗУ Быстродействие ОЗУ в значи-
тельной степени определяет скорость работы
процессоров ЭВМ. Поэтому большое внима-
ние уделяется разработке сверхскоростных
и экономичных GaAs БИС ОЗУ. Основные
сведения об этих разработках приведены в
табл 6. Их анализ позволяет заключить,
что GaAs-БИС ОЗУ обладают лучшими
скоростными и, особенно, энергетическими
характеристиками, чем кремниевые. Наи-
лучшей элементной базой для их построе-
ния является ЗПЛ. Фирмы Fujitsu и
Toshiba применяют также элементы ОПЛ
в периферийных блоках, работающих па
значительную емкостную нагрузку [46, 48].
Наибольшее число разработок посвящено
созданию БИС ОЗУ 1К бит. Минимальное
время выборки адреса t„ , в ОЗУ с орга-
низацией 1024X 1 получено фирмой Fujitsu
(1,17 нс при мощности 850 мВт), а в ОЗУ
256X4 — фирмой Me Doniiel Douglas
(0,9 нс, 600 мВт [46]). Лучшими энерге-
тическими характеристиками обладают
БИС ОЗУ емкостью JK бит разработанные
фирмой Mitsubishi (Р=67 мВт, <„.аР=
= 120 нДж [48] и Р=38 мВт, t„.aP—
= 145 пДж [50]. Наибольшей степени ин-
теграции добилась фирма NTT, создавшая
в 1984 г. БИС ОЗУ емкостью 16 К
(4096X4) [12]. Эта схема выполнена по
технологии SAINT на пластинах с плот
ностью дефектов менее 200 см' 2 и содер
жит 102 028 1ITLII и 256 диодов Шотки.
Затворы всех транзисторов длиной 1 мкм
расположены параллельно, что обеспечива-
ет минимальный разброс пороговых напря-
жений ПТШ. Время выборки адреса соста-
вило 2,5 нс. Наибольший вклад в эту ве-
личину вносят тракты «элемент памяти —
усилитель считывания» (0.8 нс) и «усили-
тель считывания — выходной усилитель»
(0,55 нс) Шаг разводки первого слоя
металла 3 мкм второго — 6 мкм. В схеме
использованы четыре источника питания
(+2, +0,9, +1 и -1 В)
Таблица б
БИС ОЗУ на основе CaAs
Фирма. (орана) Год разра- ботки И «фор- мационная емкость и органи- зация Элементная база Время выборки адреса, нс Потреб- ляемая мощность. мВ г Длина зат- вора, мкм Площадь крис талла. мм*' Плошадь ячейки памяти. мкм2 Ис- точ- ник
Thomsoii-CSF 1982 1024 dr1 КЗ пл 2 ]35|
(Франция) Me Donnell 1982 250X4 ЗПЛ 0.9 600 32X61 [46|
Douglas 1982 4096 X 1 ЗПЛ 6 100
(США) Lockheed, (США) 1982 1024X4 ЗПЛ 2-4 1 57x40 |46]
NTT (Япония) 1982 1024Х 1 ЗПЛ 6 38 |47]
1982 1024X1 ЗПЛ 2,6 450 0,95
1982 256Х 1 ЗПЛ 50 9,4 1,5
Fujitsu (Япония) 1983 1024X1 зпл+опл 3,6 68 2 3X2 [!9|
1983 1024X1 зпл+опл 1,17 850 0,8 2.5X2 |46|
Toshiba (Япония) 1983 256Х 4 зпл+опл 190 67X67 [48]
Mitsubishi 1983 1024X1 ЗПЛ 1,8 67 [48]
(Япония) NTT (Япония) 1984 1024X4 ЗПЛ 2 539 4.3Х3.6 42X32 [13]
(Япония) 1984 4096X4 ЗПЛ 4,1 1460 1 7.2Х6.2 |12|
1984 1024X1 ЗПЛ 1.5 369 1 3.4Х3.4 [23]
NEC (Япония) 1985 1024Х 1 ЗПЛ 4 8 94 1,2 3.6Х4.3 56Х<>8 [49|
1985 1024Х 1 ЗПЛ 6,2 20 1.2 3.6Х4.3 56X68
Mitsubishi (Япония) 1985 1024X1 ЗИЛ 3,8 38 [50|
51
Все разработанные БИС ОЗУ на элемент-
ной базе ЗПЛ используют 6-транзисторный
элемент памяти, традиционный для МДП
схем. Для ускорения считывания применя-
ются низкоомные нагрузки в цепях разряд-
ных шин [12], специальные схемы подзаря-
да шин [23], бутстрепный эффект. Как пра-
вило, в БИС ОЗУ не предусматривается
согласование с кремниевыми логическими
ИС. Внешние логические уровни составляют
t/o=O, U =0,8 В. Для снижения мощности,
потребляемой накопителем, в ячейках памя-
ти необходимы высокоомные нагрузочные
элементы, роль которых обычно выполняют
нормально открытые ПТШ (С/зи = 0) с удли-
ненным затвором. Дальнейшее снижение
мощности может быть достигнуто за счет
применения резистивных элементов на осно-
ве металлокерамики или поликремния [13].
Радикальным решением является создание
комплементарной транзисторной пары. Та-
кая возможность продемонстрирована в
[51], где в качестве активных элементов
использованы полевые транзисторы с
р - «-переходом. Создание р-канальных
ПТШ также возможно [52], однако малая
величина барьерного потенциала (менее
0,7 В) заметно уменьшает логический пе
репад.
ИС для измерительной техники. В изме-
рительной технике широко применяются
цифровые и цифро-аналоговые преобразова-
тели (АЦП и ЦАП), быстродействие кото-
рых определяет скоростные характеристики
аппаратуры, работающей в реальном мас-
штабе времени. Предельная частота крем-
ниевых АЦП составляет 0,1. 0,4 ГГц при
потребляемой мощности около 1 Вт/разряд
[53]. Исследования, проведенные фирмами
RCA н LEPA показывают, что применение
GaAs-ИС позволяет повысить быстродейст-
вие АЦП в 5 -6 раз [53]. Эксперимен-
тальные образцы ИС 2--3-разрядных парал-
лельных АЦП на элементной базе ОПЛ
работали на частоте до 1 ГГц при потреб-
ляемой мощности 150.. 200 мВт/разряд
[53]. Эти АЦП построены на компараторах,
выполненных в виде нелинейных усилите-
лей типа логических инверторов. Число раз-
рядов может быть увеличено до 4 при улуч-
шении воспроизводимости ВАХ ПТШ, Фир
ма LEPA разработала ИС компараторов
на основе бистабильного стробируемого
триггера с максимальной частотой строби
рования 1,8 ГГц [54].
Применение элементной базы ЗПЛ позво-
лило снизить потребляемую мощность ком-
паратора до 4 мВт при частоте стробиро-
вания 1 ГГц и чувствительности ±5 мВ
[55]. В [55] сообщается о создании ИС
4 разрядного ЦАП с выходным напряжени-
52
ем от - 2,8 В до +2,8 В и потребляемой
мощностью 350 мВт.
Весьма высоко оцениваются перспективы
создания приборов с зарядовой связью
(ПЗС) на основе GaAs. По сравнению с
кремниевыми аналогами GaAs ПЗС способ
ны работать на более высоких тактовых ча-
стотах (за счет высокой подвижности элек-
тронов) при меньшей мощности тактового
генератора (из-за малой емкости затворов)
и имеют большую чувствительность, что
обусловлено малыми токами утечки вслед
ствие более широкой запрещенной зоны.
Кроме того, они имеют более простую кон-
струкцию, так как не нуждаются в охран-
ных электродах. Для обеспечения высокой
эффективности переноса толщина и-слоя
под управляющими затворами должна быть
больше расстояния между затворами, поэто
му для хранения зарядного пакета прихо-
дится использовать сравнительно слаболе-
гированный активный слой толщиной поряд
ка 1 мкм (концентрация доноров меньше
1016 см-3). При изготовлении таких прибо-
ров используется мезаэпитаксиальная тех
нология. Применение профилированных
подзатворных областей позволяет реализо-
вать ПЗС с двухфазным и однофазным
питанием. В [56] описаны эксперименталь-
ные образцы GaAs ПСЗ на 64 разряда,
работающие при тактовой частоте до
1 ГГц. Максимальная тактовая частота
составляет 4,2 ГГц. В [57] сообщается о
создании ИС программируемого фильтра,
работающего с тактовой частотой 1 ГГц и
включающего ПЗС и логические схемы на
ПТШ.
Серийные цифровые ИС на основе GaAs
В 1984 г. появились первые сообщения о
серийном изготовпении цифровых GaAs-ИС
и поставке их на рынок (табл. 7). Все ИС ис-
пользуют элементную базу ОПЛ (кроме ИС
фирмы Vitesse) и совместимы но уровням
с кремниевой ЭСЛ-логикой Первой о серий-
ном выпуске двух типов GaAs-СИС сооб-
щила фирма Harris [10]. Эти ИС работают
в температурном диапазоне 55. +125 °C,
оформлены в 32- или 16-выводной металли
ческий корпус Для согласования с ЭСЛ-ло-
гикой или между собой используется допол-
нительный источник питания — 3,5 или
—2 В. Схемы серии НМД предназначены
для использования в суперЭВМ Сгеу-3.
Вслед за фирмой Harris серию из 8 логи-
ческих ИС выпустила фирма Gigalit Logic
Схемы работают на частоте до 4 ГГц и мо
гут быть согласованы с кремниевыми ИС
на ЭСЛ, ТТЛ или КМДП-логике. В 1986 г.
к серийному выпуску GaAs-ИС приступили
фирмы Tri Quint и NEC, каждая из которых
изготовляет по три типа СИС, работающих
с частотой до 2—3 ГГц, а фирма Vitesse
Таблица 1
Серийные цифровые ИС на основе GaAs
Фирма (страна) Год выпуска Наименование Функциональное назначение Макси малъная частота, ГГц Стои- мость, дол Источник
Harns (США) 1984 НМД-11141-1 Регистр сдвига (4 разря- 1.4 393 [10]
(США) да)
НМД-11016-1 С етчик на 2—4 8 2,2 393
Gigabit Logic 1984 10G000 ИЛИ—НЕ (3 входа)
(США) I0G065 Счетчик (7 разрядов) 3
I0G011 Буферная схема 59 [58]
10G012 Компаратор 3 69
10G021 D-триггер 3 79
ЮГ 060 Счетчик (2 разряда) 3 135
ЮГ 070 Делитель частоты с из- 2 225
меняемым коэффициен-
том деления
11Г566 Счетчик (7 разрядов) 4
Tri Quint (США) 1986 TQ 1111 Счетчик (4 разряда) 2...3 )89— [59]
TQ 1112 Реверсивный счетчик 1 ) 199
TQ 1121 Счетчик по модулю 4и 5 2
NEC (Япония) 1986 ИЛИ—НЕ (3 входа) 2 |6|
D-триггер (2 каскада) 2 ^253
Т-триггер (2 каскада) 2
Vitesse (США) 1986 VE 29 G01 4-разрядный процессор 0,07 435 [4]
VE 29 G02 Генератор слов 225
VE 29G10 Микроконтроллер 475
VE 12G474 ОЗУ (4К бит) 0,29 595
выпустила микропроцессорный набор, вклю-
чающий 4 разрядный процессор, микрокон-
троллер и БИС ОЗУ с информационной
емкостью 4К бит. Эти схемы явились первы-
ми коммерческими БИС на элементной базе
ЗПЛ В конце 1986 г. фирма Tri Quint на
этой же элементной базе выпустила БИС
БМК на 3000 эквивалентных вентилей
[60]. Средняя задержка сигнала составля-
ет 200...600 пс/вентиль, потребляемая мощ-
ность при полном использовании элементов
БМК — 4 Вт Отмечается, что согласо-
вание с кремниевыми ЭСЛ-схемами во всех
случаях связано с существенным снижени
ем быстродействия и дополнительными за-
тратами мощности.
Конструктивное оформление GaAs-ИС
Серьезную проблему представляет кон
струироваиие корпусов для ИС гигагер-
цового диапазона. Основные трудности со-
стоят в согласовании ИС с микрополоско-
выми или компланарными СВЧ трактами,
организации теплоотвода и нейтрализации
помех высокой частоты. О разработке двух
типов корпусов для GaAs ИС сообщается в
[61]. Корпуса имеют металлизированное
основание и внутренний емкостный фильтр
для подавления помех. Первый вариант
корпуса изготовлен из многослойной кера-
мики, второй — на базе кремниевого кри-
сталла. В корпуса встроены копланарные
линии связи с /?С-фильтры. Обеспечивается
низкое тепловое сопротивление (5..
10 °С/Вт) и малая собственная задержка
сигнала (30...50 пс).
ЗАКЛЮЧЕНИЕ
Обзор достижений в области разработки
цифровых сверхскоростных ИС на основе
GaAs позволяет заключить, что это направ-
ление микроэлектроники бурно развивается
По темпам роста быстродействия, эпергети
ческих характеристик и плотности компо
новки GaAs-ИС опережают Si ИС [9]. В на-
стоящее время освоен серийный выпуск циф
ровых СИС и БИС. Стоимость GaAs-ИС
пока существенно превышает стоимость
Si-ИС аналогичной сложности, но в бли
жайшее время следует ожидать ее сниже-
ния в 5.. 10 раз благодаря расширению
серийного производства и совершенствова-
нию технологии изготовления [5, 6], а
также использованию кремниевых подложек
[22].
По-видимому, GaAs-ИС заменят ряд
кремниевых, в первую очередь ЭСЛ-тина,
так как превосходят их по быстродействию,
энергетическим характеристикам и радиаци-
53
онной стойкости [6] Пока плотность ком-
поновки GaAs ИС ниже, чем кремниевых.
Это связано с необходимостью располагать
затворы всех транзисторов параллельно
друг другу [12], а также с применением
двухслойной металлизации. Освоение трех
слойной металлизации позволяет резко
улучшить топологические характеристики.
Эта возможность продемонстрирована в
[62] на примере создания БИС ОЗУ
емкостью 1К бит с применением поликрем-
ниевого слоя. Площадь ячейки памяти со-
кратилась при этом в три раза и составила
455 мкм2
Дальнейшее расширение промышленного
производства GaAs-ИС зависит от повыше-
ния процента выхода годных изделий, что
связано с дальнейшим улучшением качест-
ва исходных материалов и совершенствова-
нием технологических процессов. Приме-
нение бездефектных подложек позволило
более чем вдвое снизить разброс порого-
вых напряжений ПТШ и поднять процент
выхода годных БИС ОЗУ емкостью 1К бит с
33 до 47 [63].
Скоростные характеристики и потребляе-
мая мощность GaAs-ИС в значительной
степени определяются входными и выход-
ными каскадами особенно в случае согла-
сования с логическими уровнями Si-ИС
[5]. Заметно снижается быстродействие из-
за потерь в корпусах. Радикальным спо-
собом преодоления этих трудностей являет
ся использование оптических связей на
основе источников и приемников света, изго-
товленных непосредственно в кристалле ИС
Этими вопросами активно занимаются фир
мы Harris Gigabit Logic и Tn Quint [64]
Фирма Harris создала первые образцы
GaAs-ИС со встроенными лазерами, имею-
щими пороговый ток 50 мА [64] Дальней-
шей задачей является снижение порогового
тока до 5... 10 мА.
Серьезной проблемой является испытание
и измерение параметров GaAs-ИС, требую-
щее сверхбыстродействующего тестового
оборудования Весьма перспективным спо-
собом считается использование встроенных
в ИС систем тестирования Другой способ
состоит в применении электрооптического
стробирования с помощью лазерного луча,
направленного на ИС с тыльной стороны
подложки [65] При использовании этого
бесконтактного способа удалось исследо-
вать динамические параметры ИС с времен-
ным разрешением 10 пс.
СПИСОК ЛИТЕРАТУРЫ
I. Microwaves and RF, 1986 v. 25, N 1,
p 59.
2. Davies G. — Electron. Ind., 1986, v. 12,
N 11.
3. Bell T. E — IEEE Spectrum, 1985, v. 22,
N 10
4 Sandner V.— Elektrotechn Z., 1985,
v 106, N 19
5. Коул Б.— Электроника, 1986, т 59,
№ 19.
6. Электроника, 1986, т. 59, № 19, с. 21
26.
7. Roosild S. А.— In: Proc. IEEE Custom
ICs Conf., Portland, Ore., 1985, Mav 20—
23 N Y„ 1985
8 Liechti C. A.— In Ini Electron Dev
Meet., San Francisco, Calif, Dec. 9—12,
1984. Techn. Dig N. Y., 1984, p 13 18.
9. Firstenberg A., Rooslid S.— Microwa-
ve J., 1985, v 28, N 3.
10 Electron Eng, 1985, v. 57, N 702.
11 Kasahara J , e. a.— Electron. Lett, 1985,
v. 21 N 22.
12. Hirayama M. e. a.— IEEE Trans., 1986,
v ED 33, N 1.
13. Ida M. e. a. In- 16 (U984 Int.) Conf
Solid St. Devices and Mater Final
Programm and Late News Abstrs, Kobe,
Aug. 30 — Sept. 1, 1984, Tokyo, 1984.
14 Yamasaki H., Honda T , Ishii Y.— Rev.
of Electric Com. Labs, 1985, v. 33, N I.
15. Toyoda M. e. a.— IEEE J., 1985.,
v. SSP-20, N 5, p. 1043—1049.
16. Enoki T. e. a.— Electron. Lett., 1986,
v. 22, N 2
1, 7. Shimura T., e. a.— In: Ext. Abstrs.
18 (1986 Int ) Conf Solid State Device
and Mater , Tokyo, 1986, Aug 20 22,
Tokyo, 1986.
18. Nakayama N., e a Fujitsu Sci and
Techn J 1983. v. 19, N 4
19. Такаяма И. и др.— Дэнси дзайрё, 1985,
т 24, № 12.
20 Yamasaki К. Mizutani Т Kato N —
Rev of Electrical and Commun Labs,
1985, v 33, N 1
21. Tokada T, Kato N. Ida M— IEEE
Electron Dev. Lett., 1986, v 7, N 1
22 Stinson S.— Chem. and Eng. News, 1986,
v. 64, N 8
23 ino M , Ohmorl M. Hirayama M. - Rev
of Electrical and Commun. Labs, 1985,
v 33, N 1
24. Sriram S„ Das M. В,— SSE, 1985, v. 28,
N 10
25 Moglesue С. IEE Proc, 1985, v. 1132,
N 6.
26. Cook R R Frey J.— IEEE Trans ,
1982, v. ED-29, N 6.
27. Song N., Neikirk D. P., Itoh T.— IEEE
Electron Dev Lett., 1986, v. 7, N 4.
28. Дэнси гидзюцу, Electron. Eng., 1984,
v 26, N 13
29. Nuzillat G., e. a — IEEE J. SSC, 1981,
v. SC 16, N 5.
30. Livingstone A W, Welbourn A. D.
54
Bl n G. L.— IEEE Electron Dev Lett.,
1982, v. 3, N 10.
31. Rocchi M. Gabillard B.— IEEE J.,
1983, v. SC-18, N 3.
32. Sadler R. A., Eastman L. F.— IEEE
Electron Dev. Lett., 1983, v. 4, N 7
33. Хираяма M., Ида M.— Эрэкутоникусу,
1985, 30, № 10.
34. Gloanec M, Jarry J., Nuzillat G.
Electron. Lett., 1981, v. 17, N 10.
35. Nuzillat G., e. a. IEEE J., 1982,
v. SC-17, N 3.
36. Chantepie B., Rocchi M., Rocher C. et
al.— Electron. Lett., 1986, v. 22, N 7,
p. 355 356.
37. Enoki, e. a.— In- Ext. Abstrs 18 (1986
Int.) Conf. Solid State Devices and Ma
ter, Tokyo, 1986. Ang. 20 22, Tokyo,
1986.
38. Lee F. C. e a— IEEE .1 SSC, 1982,
v. SC-17, N 4.
39. Toyoda N. e. a. Int. Electron Dev. Meet.,
San Fransisco, Ca, 13 15 Dec. 1982.
40. Furutsaka T., e. a. In: Int. Electron
Dev. Meet, San Francisco, Calif. Dec 9 -
12, 1984. Techn. Dig. N. Y„ 1984.
41. Gonoi К , e. a - IEEE J., 1986, v. SC-21,
N 4
42. Ino M., e. a.— In: Ext. Abstrs. 18 (1986
Int.) Conf. Solid State Dev and Mater.,
Tokyo, Ang 20—22, 1986. Tokyo, 1986.
43. Semiconductor Int., 1983, v. 5, N 10, p. 14
44. Bursky D.— Electron. Des., 1983, v. 31,
N 10
45. Vu T. T. e. a. IEEE Trans., 1984,
v ED-31, N 2.
46. Hnatec E. R.— Computer Des, 1982,
N 3.
47 Ino M. e. a. In: GaAs 1C Symp., New
Orleans, La, 9—11 Nov., 1982, N. Y.,
1982.
48. Bierman H.— Электроника. 1983. т. 56,
№ 19.
49. Katano F. e. a.— IEEE J SSC. 1985,
v SC-20, N 3.
50. Takano S. e. a IEEE Trans . 1985.
v. ED-32, N 6, p. 1135—1139.
51. Zuleeg R., Notthoff J. K.. Troegler G. L.
IEEE Electron Dev. Lett., 1984, v. EDL-5,
N 1.
52. Baier S. M., e. a. Electron. Lett.,
1987, v. 23, N 5.
53. Llpadhayayula L. C., Curtiec W R.,
Smith R.— IEEE Trans , 1983, v. ED-30,
N 1, p 2—10
54. Meignant B., Binet M. - Electron. Lett.,
1983, v. 19, N 2
55. Saunier P., Kim B., Frensley W. R.—
Electron. Lett., 1983, v. 19, N 5.
56. Deyhimy I., Hill W. A., Anderson R. J.—
IEEE Electron Dev. Lett., 1981, v. EDI -2,
N 3.
57. Shai R„ e. a.— In: Proc. IEEE Custom
Integr. Circ. Conf., Rochester, N. Y_,
1986, May 12 15, N. Y„ 1986.
58. Brown J.— Microwave and RF, 1984
v. 23, N 8.
59 Золло C.— Электроника, 1986, т. 59
№ 5.
60 Jihn В.— Comput. Design, 1987, v. 26
N 12.
61. Cheewala T. R.— Microelectron. J.,
1985, v. 16, N 2.
62. Лайнбек Д. P. Электроника, 1986,
т. 59, № 19.
63. Gabillard B., e. a.— Rev. annu.. 1985.
Lab electron, et phyd. appl Limell-Bri-
va nnes, 1986.
64 Spadaro J. J.— Electronic Products,
1986, N 6.
65. Freeman J. L., e. a.— In: GaAs ICs
Symp , Monterey, Calif., 1985 Nov. 12
14, Techn. Dig. N. Y., 1985
УДК 621.3.049.77
ГЕТЕРОПЕРЕХОДНЫЕ БИПОЛЯРНЫЕ ТРАНЗИСТОРЫ
И ИНТЕГРАЛЬНЫЕ СХЕМЫ НА ИХ ОСНОВЕ
К. ф -м н Бутакова Н. Г., к. т. н. Зубов А. В.
ВВЕДЕНИЕ
Гетеропереходные биполярные транзисто-
ры (ГПБТ) интенсивно исследуются в на-
стоящее время как экспериментально, так
и теоретически. Наличие дополнительного
потенциального барьера в эмиттерном пе-
реходе ГПБТ для основных носителей
заряда базы обусловливает су шественные
преимущества таких транзисторов перед
обычными биполярными. К числу таких
преимуществ относятся, в частности, воз-
можность сильного легирования базовой
области без снижения эффективности пере-
хода, возможность уменьшения толщины
базы и, следовательно, времени пролета
через нее неосновных носителей заряда.
При этом сопротивление базы может быть
достаточно низким. В ГПБТ с сильно
легированной базой существенно уменьшена
опасность ее «прокола» с ростом коллек
торного напряжения и подавлена обратная
связь между коллекторной и эмиттерпой
цепью. Кроме того, отсутствие резкой
зависимости эффективности эмиттера от
соотношения степеней легирования базы
и эмиттера позволяет оптимизировать
параметры транзистора (например, посто-
янную времени эмиттерного перехода)
Отметим также, что ГПБТ обладают по-
тенциально лучшими по сравнению с гомо-
нереходпыми биполярными транзисторами
усилительными свойствами в области боль-
ших плотностей токов и высокой радиаци
оппой стойкостью. Возможна интеграция
ГПБТ в одном кристалле с гетерострук-
турпыми фототранзисторами и инжекцион-
ными лазерами [1 ].
В [4, 6—10] рассматриваются теорети-
ческие аспекты проблемы создания ГПБТ,
оцениваются перспективы применения их
в интегральных схемах, обсуждаются пер-
вые эксперименты по созданию ГПБТ на
GaAs и Si. Прогресс в гетеропереходной
технологии за последние три года вызвал
появление большого числа эксперименталь
пых работ по созданию ГПБТ и ИС на их
основе.
Уже достигнуты реальные успехи в созда
нии ГПБТ и интегральных схем ИС на их
основе с использованием гетеропары
AlGaAs GaAs. Созданы интегральные
кольцевые генераторы на основе непорого-
56
вой логики с временем задержки на один
инвертор /З=29,3 нс при рассеиваемой
мощности Р=4 мВт и /3=60 пс при
Р=0,4 мВт, делители частоты на 86 ГГц
[2], 22 ГГц [48], интегральные ЭСЛ — ин-
верторы [3], матрицы логических элемен-
тов, содержащие 1024 инвертора [4],
показана возможность создания ГПБТ
с очень тонкой (0,05...0,1 мкм) сильно
легированной (2х 10|у см 3) базой, имею
ших коэффициент усиления 50...200 в широ-
ких диапазонах коллекторного тока и тем-
пературы [5]; достигнуты рекордные зна
чения коэффициента передачи по току
(2-Ю4) |3], разработана планарная техно-
логия изготовтения ГПБТ
Большинство работ посвящено ГПБТ
с гетеропереходом AlxGaj х—As—GaAs
[1 —10, 14—27], что объясняется техноло-
гичностью этой гетеропары. Во всем диапа-
зоне изменения мольной доли алюминия
х постоянные кристаллических решеток
материалов очень близки. Однако большая
часть разницы в ширине запрещенных зон
(0,64...0,67) A£g, образующих гетеропере-
ход материалов, реализуется в виде пика
в зоне проводимости на металлургиче-
ской границе такого гетероперехода [36
37]. Пик, во-первых, ограничивает инжек-
цию электронов из эмиттера в базу [38],
во-вторых, энергия электронов, преодолев-
ших этот дополнительный барьер, может
оказаться достаточной для перехода элект-
ронов в верхнюю L-долину, где электро-
ны теряют скорость Снизить высоту пика
можно, увеличивая ширину переходного
слоя, в котором ширина запрещенной зо-
ны уменьшается до ее значения в базе,
т. е. делая гетеропереход плавным, или
уменьшая мольную долю алюминия х
При этом уменьшается разница в шири-
не запрещенных зон.
На протяжении последних лет наблюда
ется увеличивающийся интерес с ГПБТ
с гетеропереходом InP—ln0 53Gaf) 47As [11,
29]. Гетеропара InP In053Ga047As в прин-
ципе отвечает требованиям, предъявляемым
к материалам ГПБТ: постоянные кристал-
лических решеток этих материалов иде
ально совпадают; разница в ширине запре-
щенных зон составляет 0,4 эВ и приходит-
ся в основном на разрыв в валентной зо-
не; величина разноса L- и Г-долин состав-
Таблица 1
ляет 0,7 эВ Кроме того, подвижность
электронов в InGaAs очень высока (более
20 000 см1 2/(В-с)). Преимущества InGaAs
перед GaAs заключаются не только в бо-
лее высокой низкополевой подвижности
носителей («8XJ07 см2/(В-с) при уровне
легирования 1017 см 3 * * * и Т=300 К, что
вдвое выше, чем в GaAs), но и в более
ярко выраженном эффекте всплеска дрей-
фовой скорости (overshoot), обусловленном
большим разносом L- и Г-долин Поэтому
даже при комнатной температуре этот
всплеск наблюдается на длинах порядка
1 мкм, а не 0,2 мкм, как в GaAs; средняя
дрейфовая скорость электронов в InGaAs
более чем в два раза превышает анало-
гичную величину в GaAs.
В общем объеме проводимых в настоя-
щее время работ можно выделить два
направления. В одном из них усилия
разработчиков направлены на оптимиза-
цию параметров ГПБТ на GaAs, улучшение
их характеристик, в другом — на созда-
ние . ГПБТ на основе других гетеропар,
и главным образом на InP.
Ниже рассмотрены результаты работы
в этих направлениях, сформулированы ос-
новные тенденции в развитии гетеропере
ходных биполярных ИС, показаны новые
возможности улучшения характеристик
сверхскоростных ИС, уделено внимание
вопросам технологии изготовления и мате-
матического моделирования ГПБТ.
1 ТЕХНОЛОГИЯ ИЗГОТОВЛЕНИЯ
ГПБТ
Для создания гетеропереходов, близких
к идеальным, используют три основных
метода: жидкофазная эпитаксия (LPE),
молекулярно-пучковая эпитаксия (МВЕ)
и осаждение металлоорганических соедине-
ний из газовой фазы (1MOCVD). В табл. 1
для сравнения приведены параметры пере-
численных процессов (па примере изго-
товления гетеропереходов AIGaAs—GaAs
[4]). В последнее время появились сооб
щения о новом методе нанесения пленок —
атомно-слоевой эпитаксии (ALE) [41]. Дан-
ный метод является модификацией мето-
дов MOCVD и МВЕ, но отличается от
них тем, что атомы вещества выращивае-
мой пленки поступают к поверхности
подложки не непрерывно, а импульсами.
Метод ALE позволяет получать совершен
ные пленки контролируемого состава и тол-
щины, необходимые для сверхскоростных
СБИС и оптоэлектронных приборов.
Создаются ГПБТ на полуизолирующей
(нормальная структура) или сильно леги-
рованной (инверсная структура) подложке.
Общая характеристика Метод изготовления гете ропере ходоа
LPE MOCVD МВЕ
Капиталовло- жения . дол 40 тыс. Более 200 тыс. 600 тыс.
Производитель ность Низкая Высокая Низкая
Однородность по толщине Плохая Хорошая 11ревос- ходиая
Однородность Пре вое- Удовлетво- Превос
профиля леги- рования ходиа я рительная ходная
Низкополевая подвижность Высокая Удовлетво- рительная Высокая
Контроль про- филя легирова- ния 11ЛОХОЙ Хороший Превос- ходный
Контроль по толщине, мкм 0,1 0,01 0,0005
Возможность селективной эпитаксии Да Да Да
Возможность металлизации Нет Нет Да
Характерные параметры структурных слоев
ГПБТ приведены в табл. 2.
В качестве легирующих элементов для
создания n-областей в большинстве работ
используется Si, для создания р-областей
Be. Иногда n-области легируются Sn,
а р-областй Ge [14]. Для достиже-
ния высокого уровня легирования в базе
п-InP р-InGaAs ГПБТ могут быть выбра-
ны Zn, Cd, Mg, Мп и Be. В [15] экспери-
ментально установлено, что для создания
резких гетеропереходов в качестве легирую-
щего элемента p-области базы с уровнем
Таблица 2
С ой Тохтшияа. мкм Уровень легиро- вания. см J
Контактный п+-слой 0,2...0,5 (2- 5)ХЮ18
Широкозонный эмиттер п-типа 0,2...0,6 (2-5) ХЮ17
Переходный слой, в котором ширина запре- щенной зоны уменьшается до ее значения в базе 0.01. .0.04
База 0,05. 0,2 (1—2) ХЮ19
Коллектор п-типа 0,1...0,3 2X10“’—5X1017
Буферный слой п+ -типа 1 (2—5) ХЮ18
57
Таблица 3
легирования более I019 см~2 3 * * * желательно
использовать Мп, так как процесс проте
кает при очень низком давлении пара
и медленной диффузии Мп в твердой
фазе.
Мезаструктура ГПБТ обычно создается
химическим травлением, изоляция в планар-
ной структуре осуществляется импланта-
цией В. Поверхность структуры покрыва-
ется пленкой S13N4. Материал для омиче-
ских контактов выбирается исходя из сооб-
ражений уменьшения толщины контактного
слоя и его сопротивления: на р-об-
ласть наносится AuZn |4], Cr/Au [5] или
Ti/Pt/Au [ 16], на «-область — Au—Ge—Ni
[4] или AuGe./Ni/Ti/Au [16].
Многослойный омический контакт иссле-
довался в [17] Было установлено, что
его сопротивление можно снизить до Зх
Х10 Ом-см2 (при уровне легирования
«-области ЗХ 1 О'" см 3), если выдерживать
оптимальную температуру вплавления
(гк370°С в атмосфере азота в тече-
ние 30 с).
Подробное описание планарного техноло-
гического процесса изготовления инверсных
ГПБТ методом МВБ дается в [4], ин-
тегральных ГПБТ с двойной гетерострук-
тмрной методом ЕРЕ — в [18], методом
MOCVD - в [3].
2 ГЕТЕРОПЕРЕХОДНЫЕ
БИПОЛЯРНЫЕ ТРАНЗИСТОРЫ
НА GaAs
Успехи последних лет в области арсе-
нид-таллиевой технологии позволяют счи
тать ее достигшей периода зрелости [39].
Этим объясняется резкое изменение ха-
рактера проводимых исследований в об-
ласти ГПБТ на GaAs От экспериментов
по созданию ГПБТ разработчики перешли
к исследованию экспериментальных зависи-
мостей электрических характеристик тран-
зисторов от их конструктивно-технологи
веских параметров [16, 19, 23—25, 42 44]
В [16] экспериментально исследована
зависимость коэффициента усиления по то-
ку от величины мольной доли алюминия х.
Параметры структуры ГПБТ, изготовленно-
го методом МВЕ, приведены в табл. 3 [16].
Транзистор имел следующую структуру:
гетеропереход эмиттер база был плав-
ным, с шириной переходного слоя 300 А
и параболическим законом изменения
мольной доли база варизонная с ли-
нейным уменьшением мольной доли алю-
миния от 0 1 до 0. Между эмиттером и ба-
зой при изготовлении оставался нелегиро-
ванным слой толщиной 100 А, для того,
чтобы исключить смещение границы пере
хода из-за диффузии Be в слой AIGaAs.
58
Слой Тол- шина, мкм Уровень легиро- вания см-3 (легирую шяй эле- мент) Мольная ДОДЯ Алю- миния X
n GaAs 0,15 5X10”
п Al/jaj As 0,03 5ХЮ17 О х*Е
«-AlxGa( tAs 0,09 5Х1017 xf
n-AlxGaf _xAs 0,03 5X10'7 хЕ—0,1
p + -GaAs 0,15 1Х1019 0,1-0
n GaAs 0,3 5X10"’
n'1 -GaAs 0,50 3X10'8
• Здесь х£=0,1; 0.15. 0.2 0.25 или 0.3
Мезаструктура изготовлялась химическим
травлением, металлизация осуществлялась
взрывной фотолитографией
Зависимость коэффициента усиления BiV
от величины тока коллектора для разных
значений мольной доли алюминия х пред
ставлена на рис. 1 Коэффициент неиде-
альности этих кривых составляет 1,1;
1,4; 1,5; 1,5 и 1,5 для Ах=0; 0,05, 0,1;
0,15 и 0,2 соответственно. Это показывает,
что рекомбинационно-генерационный ток
не влияет па коэффициент усиления,
поэтому можно утверждать, что коэффи-
циент усиления определяется только ин-
жекционными свойствами гетероперехода.
Коэффициент усиления при токе коллек-
тора 2x10 2 А (площадь эмиттера 48Х
Х48 мкм2) увеличивается с 6 до 68 при
увеличении мольной доли алюминия от 0,1
до 0,3. Из рис. 1, а следует, что для полу-
чения коэффициента усиления, достаточно-
го для нормального функционирования
ГПБТ, мольная доля может быть около 0,1
В [19] для аналогичной структуры
исследовалось влияние размера эмиттера
на коэффициент усиления тока ГПБТ
по току. Проблема интересна в свете
возможного масштабирования 1 ПБТ. Прин
ципы масштабирования были предложи
ны в [20], однако влияние уменьшения
площади перехода эмиттера — база на уси
лительные свойства ГПБТ эксперименталь-
но не изучалось.
На рис 1 б приведены эксперимен
тальные зависимости £JV(/K), полученные
в [19] для ГПБТ с размерами эмиттера
6X6, 12x12, 24X24, 48X48 мкм2. Коэф-
фициент /?v уменьшается при уменьшении
размера эмиттера. Эффект можно объяс-
нить возрастанием тока рекомбинации
неосновных носителей заряда в пассив-
ной базе. Тогда, пассивируя поверхность
пассивной базы, можно добиться умень
шения нежелательного эффекта. На рис 1. в
Рис. 1. Зависимость коэффициента усиления от тока коллектора ГПБТ
а — с разной мольной долей AI х в эмиттере; б— с разной площадью эмиттера (/
5X6, 2 — 12X12 3 — 24X24, 4 — 48X48 мкм2); в —; зависимость ВЛ от соотношения пери
метра L и площади S эмиттера с пассивирующей пленкой Si.V — напыление (/) S1O2 -
напыление (2), SiO? — плазма CVD (<?)
показана зависимость ВЛ. от параметров
материала пассивирующей пленки [19].
В [5, 45] сообщалось о создании ГПБТ
с высокими коэффициентами усиления
(»102) и высоколегированной базой
(2—4Х10|Чсм 3) Транзистор [5] изготав
ливался методом МВБ, имел мезаструк-
ТУРУ и резкий гетеропереход. Параметры
слоев приведены в табл. 4 [5]. Между
эмиттерной и базовой областями сохра-
нялся нелегированный слой GaAs толщи-
ной 100 А. Площадь эмиттера этого ГПБТ
50X50 мкм2. Базовый и коллекторный
слой под контактные площадки удалялись
химическим травлением. Для создания
омического контакта на .коллектор и эмит-
тер методом взрывной фотолитографии на-
носились слои AuGe— Ni -Ti Au а на ба
зу Сг Au
В [45] в процессе роста структуры
ГПБТ методом МВБ был применен пря
мой подогрев подложки до 600 °C Удалось
легировать базу транзистора до 4Х 1019 см2.
Полученный таким образом транзистор имел
Таблица 4
Слой Толщина, МКМ Уровни легировании, см— 3 (легирующий элемент}
n+ GaAs 0,2 зх ю'® (Si)
п~^о 3Ga0 7As 0,1 5ХЮ17 (Si)
P+-GaAs 0,1 2Х1О‘“ (Be)
п-GaAs 0,3 1X10* (Si)
n + -GaAs 1,0 ЗХ Ю,й (Si)
Примечание В качестве полуизолирую
щей подложки использовался GaAs<100>, леги
роваиный Zn
коэффициент передачи по току больше
80 при плотности тока коллектора 103 А/см2.
Экспериментальные зависимости BN (/к)
показывают, что коэффициент усиления
слабо зависит от тока коллектора, однако
температурная зависимость сильно про-
является уже при токе коллектора 0,1 А,
вызывая спад коэффициента BN В [5] ут-
верждается, что при высоких плотностях
тока величина коэффициента усиления
BN определяется временем жизни электро-
нов в базе. Вместе с тем уменьшение
коэффициента усиления при высоких плот-
ностях тока коллектора можно объяс-
нить влиянием пика в зоне проводимости
на металлургической границе резкого гете-
роперехода.
Электрические характеристики улучше-
ны в [46] нанесением п+-слоя InGaAs на
широкозонный эмиттер. В таких транзисто-
рах сохраняется идеальная (экспоненци-
альная) зависимость тока коллектора от
напряжения на переходе эмиттер — база
до значений I05 А/см2 (вместо 104 А/см2
для обычной структуры) Такие ГПБТ также
имеют хорошие частотные характеристики,
их граничная частота 80 ГГц Одновре-
менно упрощается структура омического
контакта к эмиттеру: Ti/Pt/Au
Высокий коэффициент Вл==12 500 при
/к=50 мА был получен в [14], где описы-
вается ГПБТ AI05Ga0oAs GaAs, изготов-
ленный методом LPE. Структура транзисто-
ра отличалась от обычной мезаструктуры
более тонким краем эмиттера. Слой
п Al05Ga05As эмиттера вытравливался до
толщины 0,1 мкм так, чтобы области
пространственного заряда у поверхности
эмиттера смыкались друг с другом (рис. 2)
и поверхностные токи утечки уменьшались
Толщина и состав слоев приведены в табл. 5
[14]. Контакты к и GaAs создавались на
59
Рис. 2. Структура I ПБТ [14|
/ — эмиттер; 2 — база; 3 — коллектор
Таблица 5
Слой Толщина. мкм Уровень легирования, см 3 (легирующий элемент)
п + -GaAs nA10.5Ga0,5As p+-GaAs п-GaAs n+-GaAs 0,25 0.5 0,15...0,2 1ХЮ,е (Sn) IX ю17 (Sn) 5X1017 (Ge) 1Xio17 (Sn)
несением Au—Ge—Ni, к p-базе — Au—Zn
На рис. 3 приведены вольт-амперные
характеристики (ВАХ) и зависимость
В, (/к) такого ГПБТ. Коэффициент
неидеальности ВАХ больше 1 при (7БЭ>0,9 В
из-за ограничения инжекции электронов
в базу пиком дна зоны проводимости.
Величина пика при х=0,5 составляет 0,6 эВ,
поэтому очень велика вероятность попада-
ния электронов в верхнюю L-долину с низ-
кой подвижностью что также приводит
к уменьшению тока коллектора. Действи-
тельно, в [42] показано, что для структу-
ры AlxGa, xAs—GaAs с х=0,57 ток тран
зистора обусловлен электронами L-долины.
Для того чтобы улучшить электриче-
ские характеристики ГПБТ в [21, 22],
были предприняты попытки создать тран-
зистор с варизонной базой легированной
до уровня 5Х101в см 3 [21]. Наличие
поля с напряженностью 9Х 103 В/см позво
лило уменьшить время пролета электрона-
ми базы до 0,5 пс. Граничная частота та-
кого транзистора достигала значения
16 ГГц. Транзистор был изготовлен на гете
ропереходе А1о jGa0 7As А1о 05Ga0 95As ме-
тодом МВЕ. Толщина базы составляла
800 А, сопротивление базового слоя
1300.. 1800 Ом/квадрат. Время пролета
электронов от эмиттера к коллектору
10 пс. Очевидно, для ГПБТ с тонкой базой
время пролета базы не является ограничи-
вающим частоту фактором. Оценки, приве-
денные в [21], показывают, что уменьше-
ние сопротивлений эмиттера и коллектора
позволяет увеличить граничную частоту
такого ГПБТ до 100 ГГц.
В [18, 23- 25, 44] сообщалось об экспери
60
Рис. 3. Статические характеристики ГПБТ |14|
а — зависимость тока коллектора от напряжения
I/ ; б — зависимость коэффициента усиления
тока базы от тока коллектора ( /— Икэ=3,5 В;
2 - Икэ=3.0 В)
ментах по созданию ГПБТ с двойной гете-
роструктурой (эмиттерным и коллекторным
гетеропереходами). В таких транзисторах
подавлена инжекция дырок в коллектор
в режиме насыщения, взаимозаменяемость
эмиттера и коллектора позволяет улуч-
шить схемную конструкцию, повысить плот-
ность упаковки и, следовательно, умень-
шить время задержки схемы. Однако
в такой структуре возникают проблемы
достижения симметричности функциониро-
вания ГПБТ. Усилительные свойства в нор-
мальном и инверсном включениях, а также
контактные разности потенциалов эмит-
терного и коллекторного гетеропереходов
должны быть одинаковыми. Описанные
ГПБТ изготовлялись методом МВЕ и име-
ли типичные уровни легирования областей.
Исследовалось влияние на усилитель-
ные [23, 24] и частотные [25] характе-
ристики толщины базы и параметров гете-
ропереходов. В [23] мольная доля алюми-
ния х изменялась от 0,5 до 0,08 в переход-
ном слое шириной 150 А. Коэффициент
усиления достигал значений 1650 при тол-
щине базы 0,1 мкм и 325 при толщине ба-
зы 0,2 мкм. На рис. 4, а представлены гра
фики зависимости B|V (/к) ГПБТ с плав-
ными и резкими гетеропереходами (шири-
на переходного слоя 150 А, мольная доля
алюминия х=0,37). Видно, что при одинако-
вой структуре ГПБТ с плавными гетеро-
переходами имеет коэффициент усиления
почти на порядок выше, чем ГПБТ с рез-
кими гетеропереходами Это можно объяс-
нить влиянием пиков в зоне проводимо-
сти на металлургических границах резких
гетеропереходов. Пик на металлургической
границе гетероперехода эмиттер — база
уменьшает инжекцию неосновных носите
чей в базу, а пик на границе гетеропере-
хода коллектор — база ограничивает поток
электронов в коллектор, обуславливая
нежелательное накопление неосновных но-
сителей в базе. Следует отметить, что пик
в обратносмещенном коллекторном перехо-
Рис. 4 Зависимость коэффициента усиления тока базы (а) и (раничиой частоты (6) от тока
коллектора ГПБТ с двойной гетероструктурой:
1 — с плавным гетероколлектором, 2 — с резким
де при типичной асимметрии легирования
областей не пропадает даже при значи-
тельных смешениях, вызывая не только
ограничение, потока электронов из базы
в коллектор, но и охлаждение электрон-
ного газа в базе вблизи коллектора, снижая,
таким образом, и усилительные, и частот-
ные свойства ГПБТ.
В [25] исследовалось влияние пика в зо-
не проводимости коллекторного гетеропере-
хода на частртные характеристики ГПБТ
с двойной гетероструктурой Al04Ga06As—
Al02Ga08As GaAs. На рис. 4, б представ-
лены расчетные графики зависимости гра-
ничной частоты fT от тока коллектора
ГПБТ с плавным (ширина переходного
слоя — 0,5 мкм) (1) и резким (2) гете-
роколлектора.ми. Авторы [25] объясняют
ухудшение частотных характеристик при
больших плотностях тока коллектора влия-
нием эффекта Кирка. Однако при силь-
ной асимметрии уровней легирования базы
и коллектора (Ю’/К)"1 см 3) в условиях
гетероперехода эффект Кирка, по-видимо-
му, проявляться не должен, а падение
граничной частоты может быть, скорее,
следствием влияния пика на металлурги-
ческой границе коллектор база ГПБТ
с резким гетероколлектором [38].
В [24] сообщалось о создании ГПБТ
со «сверхрешеточным» переходным слоем,
имеющим периодическую структуру с тремя
периодами AlxGa, xAs GaAs и толщину
150 А. База этого транзистора толщи-
ной 0,2 мкм легировалась Be до уровня
4Х1017 см 3 Структура выращивалась
па подложке GaAs при температуре 695
и 620 °C для коллектора и эмиттера, соот-
ветственно. Были изготовлены три варианта
ГПБТ со «сверхрешеточными» переходными
слоями, в коллекторном переходе (вари-
ант /), в эмиттсрном переходе (вариант 2)
и в обоих переходах (вариант 3) Анализ
усилительных характеристик этих ГПБТ по-
казывал, что наибольший коэффициент
усиления (около 300) был достигнут в
варианте 3, наименьший (менее 80) —
в варианте 2. Авторы полагают, что нал и
чие «сверхрешеточного» переходного слоя
приводит к снижению инжекционных
свойств эмиттера. Однако в процессе
выращивания гетероструктуры наличие
«сверхрешеточного» переходного слоя
уменьшает напряжения кристаллической
решетки, существующие на гетерогранице
полупроводников даже с маленьким (до-
ли процента) рассогласованием по пара-
метрам решетки. Механизм этого процес-
са пока не изучен. Предполагается, что
оптимизируя структуру эмиттера, можно
значительно снизить емкость перехода эмит-
тер база. Так, в [49] эмиттер ГПБТ
состоял из чередующихся пяти слоев
GaAs и четырех AlxGa, xAs толщиной
по 200 Л с х, изменяющимся от 0.1 до
0,25 к центру эмиттера. ГПБТ имел высо-
кую максимальную частоту генера
ции - 60 ГГц.
В [50] представлен резонансно-туннель-
ный ГПБТ, между широкозонным эмитте-
ром и базой которого помещен кванто-
вый резонатор: тонкая структура AlAs
(толщиной 20 А) — GaAs (50 А) —
AlAs (20 А). В таком транзисторе благода
ря резонансному туннелированию возмож-
но уменьшение времени пролета электро-
нами обедненного слоя коллектора. Тран-
зистор имеет А-образную ВАХ, работает
при 77 К. Резонансное туннелирование
начинается при 1,7 В. Плотность тока
в пике ВАХ 5Х 102 А/см2.
Заслуживает внимания работа [26], где
в качестве материалов для гетеропары
ГПБТ с двойной гетероструктурой были
выбраны GaAs и In008Ga092As; разница
в ширине запрещенных зон этих материа
61
лов порядка I эВ. Этот факт, очевидно,
и определил выбор материалов в [26]
Специфика гетеропары ете и в том. что
постоянные решеток этих материалов отли-
чаются на несколько процентов. Для того,
чтобы исключить напряжения, неизбежно
возникающие в решетке на такой гетеро-
границе, был введен широкий (300 А)
переходный слой В результате ГПБТ
изготовленный методом МВЕ, с толщиной
базы 0,1 мкм, уровнем легирования в ба-
зе 2Х в см имел коэффициент усиле-
ния 20 при плотности тока коллектора
2ХЮ'1 Л/см2. Это неплохой результат,
если принять во внимание большое рас-
согласование по параметрам решеток. Мо-
жет показаться, что. увеличивая ширину
переходного слоя, мы снижаем напряже-
ния в решетке на гетерограницс и умень-
шаем плотность поверхностных состоя
ний. На самом деле расширение переход-
ного слоя за границы области простран-
ственного заряда вероятно, приводит к рос-
ту числа центров рекомбинации в обьеме
эмиттера и резкому снижению его эффек-
тивности. Этим можно объяснить низкий
для такого ГПБТ коэффициент усиления.
Первый ГПБТ типа р—п—р для работы
при высоких температурах эксперименталь-
но исследован в [27]. Транзистор с гетеро
переходом р Al0i45Ga0 55As n-Al025Ga0 75As
изготовлялся методом МВЕ на подложке
p+-GaAs I етеропереход эмиттер база
имел переходный слой шириной 200 А.
На рис 5 представлена зависимость
от температуры; при комнатной температу-
ре Bw=12, при 800 К (527 °C) ВЛ. = 3.
Спад коэффициента усиления при низких
температурах объясняется ростом реком-
бинационной составляющей тока /КЭо.
Снижение коэффициента усиления при
высоких температурах сопровождается фо
толюминесценцней красного цвета (длина
волны Х=7170 А при 300 К. что соответ
ствует содержанию алюминия «25%).
Таким образом, экспериментальные и
теоретические исследования показывают
что гетеронары AlxGa, (As—GaAs и
GaAs- InxGa, xAs технологичны, но обла-
Рис. 5. Зависимость коэффициента усиления тока
базы р—п—р ГПБТ от температуры
дают некоторыми недостатками, связанны
ми с наличием пиков в зоне проводимо-
сти резких гетеропереходов. Величину пика
можно снизить, выбирая мольную долю х
небольшой или изготавливая гетероперехо-
ды плавными, но исключить совсем неже
дательное влияние пика не удается. По-
этому поиски новых материалов для ГПБТ
продолжаются.
3. ГЕТЕРОПЕРЕХОДНЫЕ
БИПОЛЯРНЫЕ ТРАНЗИСТОРЫ
НА InP и GaP
Рассмотрим ряд материалов, которые бы-
ли использованы разработчиками для созда-
ния ГПБТ на InP. Первым будет указан
материал эмиттера
1. 1пР—ln1)5.,Ga0 47As Первый иптеграль
ный ГПБТ с гетеропереходом InP InGaAs
изготовлен методом LPE на нолуизолирую
щей подложке InP [29]. Транзистор имел
обращенную структуру с толщиной базы
0,7 мкм и уровнем легирования эмитте-
ра, базы и коллектора 1,5X10'', 5Х1017
и 5Х10”3 соответственно. Максимальный
коэффициент усиления В4, = 25 при /к=
= 2Х103 А/см . Невысокое усиление обус
ловлено тем, что из-за больших размеров
тестовых образцов (размер коллектора ин-
версного ГПБТ изменялся от 25X53 до
40Х 150 мкм2) влияние паразитных резисто-
ров было сильным. При малых плотностях
тока спад коэффициента усиления указывал
на неидеалыюсть гетероперехода Преоб
разование генерационно рекомбинационных
токов подтверждалось и значением коэф-
фициента неидеальности ВАХ, который
не опускался ниже 1,5—2. Ожидается, что
уменьшение размеров областей и тол ши-
ны базы приведет к значительному улуч-
шению электрических характеристик ГПБТ
Методом MOCVD удалось вырастить близ
кий к идеальному гетеропереход InP—
InGaAs [51]. Полученный таким образом
на подложке подобной предыдущей струк-
туре, ГПБТ имел базу толщиной 0,15 мкм
легированную до 5хЮ1в см 3 и эмиттер,
легированный до 5Х 10'7 см 3. ВАХ гетеро-
перехода эмиттер — база транзистора
была близка к идеальной. Коэффициент
передачи по току ГПБТ слабо менялся
с ростом тока коллектора и доходил до
5Х Ю3 при плотности тока коллектора
103 А/см2 (рис 6). Все характеристики
были получены при комнатной температуре
Эксперимент по созданию ГПБТ на енть-
но легированных (до Зх Ю20 см“ ) пот
ложках 1пР также показал хорошие резуль
таты [52] Несмотря па сильную дефор-
мацию кристаллической решетки подложки,
62
Рис. 6. Зависимость коэффициента усиления тока
базы Bv от тока коллектора 1пР—InGaAs-ГПБТ
вызванную диффузией примеси, были полу-
чены близкие к идеальным ВАХ гетеро-
перехода эмиттер база, особенно при
низких прямых смещениях (коэффициент
неидеальности 5 %).
2. InP InGaAsP. Этот ГПБТ с анало-
гичными предыдущему ГПБТ уровнями
легирования, но толщиной базы 0,15 мкм;
был получен также методом LPE [30].
Дискретный транзистор имел мезаструкту-
ру. Максимальный коэффициент усиления
достигал значения 10000. Характеристики
транзистора показывают перспективность
гетеропары InP InGaAsP.
3. BP 1пР Этот ГПБТ был создан
методом MOCVD на полуизолирующей
подложке 1пР с «+-скрытым слоем [31].
База (1пР) легировалась ионами Mg,
эмиттер (ВР) — кремнием Этот ГПБТ
имел высокий коэффициент усиления при
температурах до 350 °C.
4. СсЮ—InP. Этот ГПБТ с планарной
структурой и тонкопленочным эмиттером
СсЮ изготовлялся методом LPE [32].
База легировалась Zn до уровня 2Х
ХЮ17 см 3. Несмотря на низкий коэф-
фициент усиления (около 10 при /к=50 мА),
этот ГПБТ заслуживает пристального вни-
мания, так как технология его изготов-
ления очень близка к кремниевой. Кроме
того, в [32] было получено очень низкое
сопротивление контакта к эмиттеру
(«10 6 Ом см2).
5 В [11] продемонстрирована возмож-
ность создания I ПБТ с коллектором
в виде диода Шотки и гетеропереходом
GalnAs InP. Транзистор изготовлялся ме-
тодом LPE на полуизолирующей подложке
InP. База состояла из двух слоев толщи-
ной 0,7 и 0,4 мкм с уровнями легиро
вания 2х Ю16 и 4Х1017 см 3, эмиттер тол-
щиной 1 мкм, с уровнем легирования
1X Ю16 см 3 Контакты к эмиттеру и базе
выполнялись с помощью сплавов Ni—AuGe
и Ni AuZn, металлизация диода Шотки —
с помощью Ni. Коэффициент усиления
немного превышал 5 из-за эффекта Эрли,
существенно проявляющегося в случае
коллектора .Шотки с низколегированной
базой, так как в этом случае при изме-
нении t/KE сильно изменяется область
пространственного заряда в коллекторном
переходе. Увеличение BN и высокочастот-
ных характеристик возможно за счет оп-
тимизации геометрии транзистора.
6. Эксперимент но созданию ГПБТ на
GaP—AlxGa| ХР для применения при высо-
ких температурах был проведен в [12].
Методом LPE изготовлялись ГПБТ с раз-
личными уровнями легирования и толщина-
ми областей; «-области легировались Si,
а р-области — Mg. Наилучшие результа-
ты были получены с ГПБТ, имеющим
уровни легирования эмиттера, базы и кол-
лектора 1Х101ъ, 8Х Ю16 и 5Х10|Ь см 3
и толщины слоев соответственно: 0,6; 0,5
и 3 мкм. Транзистор функционировал
в диапазоне температур 78...823 К
(—195...550 °C). Коэффициенты усиления
составляли 8 (—78 °C), 4,4 ( 500 °C) и 2
(550 °C) При комнатной температуре
наблюдался эффект электролюминесценции
в видимом диапазоне желто-зеленого цвета.
Низкий коэффициент усиления был вызван
большим сопротивлением эмиттерного кон-
такта и током утечки «0,8 мА.
7 Ведутся эксперименты по созданию
AIGaAs- GaAs ГПБТ на подложке InP
[53]. Методом МВЕ получены первые
транзисторы на полуизолирующей подлож-
ке InP с ориентацией (100). Коэффициент
передачи по току таких транзисторов 5 при
токе коллектора 2X104 А'см2 Высокая
плотность дислокаций на границе с под-
ложкой (более 109 см2) не увеличивает
ток утечки.
Отмечается [51—53], что ГПБТ на InP
перспективны в качестве компонентов
сверхскоростных ИС и ИС СВЧ Особый
интерес представляет использование таких
транзисторов в оптоэлектронных полупро-
водниковых ИС, так как они удовлетво
ряют требованиям совместимости опто-
электронных и электронных компонентов.
4. ИНТЕГРАЛЬНЫЕ СХЕМЫ НА ГПБТ
Первые матрицы логических элементов
со средней степенью интеграции были описа-
ны в [4]. Использовалась инверсная струк-
тура ГПБТ с гетеропереходом AIGaAs -
GaAs. Эти ИС строились на базе И2Л-
и ШТЛ элементов.
В И2Л-инверторах выходной диод Шотки
размещался непосредственно на коллек-
торной области переключающего транзисто
63
ра. Минимальные размеры составляли:
2 мкм для диодов Шотки, 3 мкм для оми-
ческих контактов и 5 мкм для межсоеди-
нений. Логический элемент занимал пло-
щадь (25X66) мкм2). В ШТЛ-инверторах
выходной диод Шотки был конструктив-
но отделен от переключающего транзисто
ра, поэтому переключающий транзистор
имел значительно меньшие размеры и, сле-
довательно, меньшую емкость перехода
эмиттера база. Минимальный тополо-
гический размер инвертора составлял 3 мкм,
общая площадь элемента, включая ре-
зистивную нагрузку, (72x24) мкм2.
Описанная в [4] И2Л-матрица содержа-
ла 114 И2Л-инверторов, 25 буферных
регистров ввода-вывода и 25 контактных
площадок и предварительное пересчетное
устройство 10/11. Эта матрица представ-
ляет собой 16-разрядный сдвиговый
регистр.
Матрица на базе ШТЛ размером 3,8Х
Х3,56 мм2 содержала 1924 ШТЛ-инверто-
ра, 64 буферных регистра ввода-вывода
с программным управлением, 8 контактных
площадок для источников питания и пред-
ставляла собой ряд тестовых ИС средней
степени интеграции: 16-разрядный регистр
сдвига, полный 2-разрядный сумматор,
предварительное пересчетное устройство
10/11 и счетчики на 4,16 и 256 разрядов.
По тестовым измерениям в 7 каскадном
кольцевом генераторе И2Л задержка на кас-
кад /3 составила 270 пс при мощности
рассеяния Р—2,3 мВт и 2 нс при Р—0,1 мВт
для коэффициента разветвления по выходу,
равного 1, 470 пс при Р—0,1 мВт и 0,6 нс
при Р=0,5 мВт для коэффициента раз
ветвления по выходу, равного 4. Эти резуль-
таты находятся иа уровне лучших экспе-
риментальных достижений для ЭСЛ-эле-
ментов на Si, имеющих задержку 0.83 нс
при Р=0,54 мВт. При этом занимаемая
гетеропереходными И2Л-элементами пло-
щадь примерно в три раза меньше, чем пло-
щадь, занимаемая ЭСЛ-элементами, и со-
ставляет соответственно 1650 и 4620 мкм2.
Еще меньшее время задержки на каскад
(/,=52 пс при Р=14 мВт) было получено
в [13] при исследовании 17-каскадного
кольцевого генератора на основе непоро-
говой логики При разных размерах эмит-
тера ГПБТ с плавным гетеропереходом
AlGaAs—GaAs, созданным методом МВЕ
(ширина переходного слоя 400А°), луч
ший результат был достигнут на ГПБТ
с размером эмиттера (1,2X5) мкм2
Представляют интерес инверторы на
ГПБТ с двойной гетероструктурой. В [3]
экспериментально исследован ЭСЛ-инвер-
тор на ГПБТ AlGaAs—GaAs—AlGaAs,
Рис. 7. Структура гетероперсходного И Л-инвер-
тора с двойной гстероструктурой и вертикальным
р—п—р источником тока:
1 — инжектор; 2 —- баз , 3 — коллекторы;
4 — эмиттер; 5 — широкозонным материал
(Al„ tGan-As); 6 - узкозонный материал (GaAs)
изготовленных методом MOCVD, с р' базо-
вым слоем, толщиной 0,2 мкм, уровнем
легирования 2хЮ'е см-3, с максимальным
коэффициентом усиления 5500, нормальным
коэффициентом усиления 50...60, инверс-
ным — 15. Расчетное время задержки со-
ставило 300 пс, произведение /3ХР=70 при
коэффициенте ветвления по выходу 1.
В [18] показана возможность создания
И2Л-инвертора на ГПБТ с двойной гете-
роструктурой Al03Ga07As—GaAs и верти-
кальным р—п—p-источником тока. На рис. 7
приведена структура такого инвертора с
толщиной базы 0,4 мкм, уровнем легиро-
вания базы 1Х1017 см~3, эмиттера и кол-
лектора 5Х Ю16 см 3. Коэффициент
передачи по току переключающих ГПБТ
был увеличен в два раза по сравнению
с аналогичными структурами на гетеро-
переходах. Это объяснялось уменьшением
токов утечки через диод коллектор — база
р—п р инжектора при включенном
п—р—n-транзисторе за счет широкозон-
ной базы инжектора (см. рис 7).
Сообщается [47] об изготовлении двух-
каскадного широкополосного (4 ГГц) уси-
лителя с непосредственными связями. Уси-
литель включает два ГПБТ, особенностью
изготовления которых является протонная
бомбардировка пассивной области коллек-
тора для уменьшения емкости перехода
коллектор — база. В результате получе
на максимальная частота усиления ГПБТ
31 ГГц. Параметры усилителя приведены
в табл. 6.
Таблица 6
Напряжение источника питания, В 10 9 8
Коэффициент усиления, дБ И 9 6
Мощность рассеяния. мВт 230 171 128
64
5 МАТЕМАТИЧЕСКОЕ
МОДЕЛИРОВАНИЕ ГПБТ
Для успешной разработки ГПБТ, опти-
мизации их параметров, научно обосно-
ванного прогнозирования характеристик
и изучения перспективности использования
различных материалов требуется ясное по
нимание протекающих в ГПБТ физиче
ских процессов. Сложность этих процес-
сов, связанная с существенной неравно-
весностью и нелинейностью обусловлива-
ет необходимость использования матема-
тического моделирования для их исследо-
вания. При этом возникает проблема
выбора .математических моделей физиче-
ских параметров гетерострктуры. Эти пара-
метры изменяются в переходной области,
в отличие от параметров транзистора
на гомопереходах. Кроме того, современ-
ные технологические методы позволяют
изготавливать ГПБТ с субмикронными
размерами активных областей. Наличие
разрывов энергетических зон на металлур-
гической границе гетеропереходов в ус
ловиях тонкой базы приводит к возник-
новению новых нелинейных и нелокаль-
ных эффектов в системе неравновесных
носителей, взаимодействующих с кристал-
лической решеткой, таких как разогрев
полупроводниковой плазмы, превышение
скорости электронов над скоростью на-
сыщения.
Традиционная диффузионно дрейфовая
модель не учитывает эти эффекты и поэто-
му не может быть основной для числен
ного расчета ГПБТ. Однако, как показа-
но в [8], диффузионно-дрейфовая модель
все еще является основной при модели-
ровании ГПБТ. Модель разрыва зон строит-
ся по правилу Андерсена [9), несмотря
на то что природа разрыва зон до конца
не изучена, а величина разрыва в силь
ной степени зависит от метода изме-
рения [40]
Полное описание явлений переноса заря-
да с учетом детального представления
о зонной структуре и всех механизмов
релаксации возможно на основе числен-
ного интегрирования кинетического урав
нения Больцмана методом Монте-Карло.
Однако для обеспечения требуемой при
проектировании ИС точности расчеты
связаны с неоправданно большими затра
тами машинных ресурсов.
В [34] предложен метод, по которо
му диффузионно дрейфовая модель допол
нялась уточнением средней скорости дрей-
фа электронов методом Монте. Карло с по
следующим пересчетом подвижности но
сителей в области структуры, где пред
полагалась нелокальная связь скорости
3 Заруб, радноэл ка № 7
носителей и напряженности поля Таким
образом, существенно сокращались затраты
машинного времени. Модель использова-
лась для расчета кремниевых субмикрон-
ных транзисторов.
Более адекватной моделью ГПБТ явля-
ется математическая модель, включающая
уравнение Пуассона для потенциала согла
совапного электрического поля и уравнения
баланса массы и энергии подвижных
носителей заряда. В [28, 33] сообща-
лось о моделях кремниевых биполярных
транзисторов для исследования нелиней-
ных эффектов в субмикронных областях,
полученных с помощью моментов функции
распределения: концентрации, эффективной
температуры и плотности токов подвиж-
ных носителей заряда. Такая модель
могла бы стать основой для численного
моделирования ГПБТ
Интересный результат моделирования
ГПБТ получен в [35] при изучении пер-
спективности использования материала
Нд,_хСс1хТе. Узкозонный материал позво-
ляет такому ГПБТ работать при очень низ-
ких напряжениях и температурах. В связи
с этим ожидается, что ГПБТ будет иметь
очень высокое быстродействие и рекордно
низкую мощность рассеяния. По предва
рительным оценкам граничная частота та-
кого транзистора составит 200 ГГц. Мощ-
ность рассеяния ЭСЛ-инверторов на
HgCdTe будет в несколько раз меньше,
а произведение t^P на порядок меньше,
чем в ЭСЛ инверторах на Si и AlGaAs.
Оценка потребляемой мощности ЭСЛ-ин-
верторов приведена в табл 7.
Параметр Значения параметров для
(НКС<1) Те Si (AIGa) As
т,Т В 0,12 0,46 0.46
77 300 300
иш„ в 0,26 0,8 1,4
Р. мВт 0,87 2,6 4,4
Р/Р (HrC.d)Te 1 3 5
6/6 (HgCd) Те 1 4 4
6ХР/6ХР 1 12 20
ЗАКЛЮЧЕНИЕ
Анализ работ по созданию ГПБТ пока
зал, что основное внимание исследовате
лей по-прежнему приковано к гетеропа
ре AlxGa,_xAs—GaAs. Как правило, ГПБТ
имеют плавный гетеропереход с шириной
переходного слоя 300 \, это позволяет
уменьшить нежелательное влияние пика
65
в зоне проводимости на гетерогранице;
мольная доля алюминия х=0,3 для того,
чтобы исключить попадание электронов
в верхнюю L-долину, в которой электро-
ны теряют скорость; толщина базы поряд-
ка 0,1 мкм; уровень легирования 1019 см 3.
Основные усилия разработчиков направле-
ны на создание ИС на ГПБТ. В этой
связи исследуются ГПБТ с двойной гете-
роструктурой.
Наиболее перспективной является гете-
ропара JnP—ln053Gan47As, так как в
In0 53Ga0 47As электроны имеют большие, чем
в GaAs, подвижность и разнос L- и Г-долин.
Большие усилия направлены на совершен-
ствование технологии изготовления таких
ГПБТ. Пристальный интерес вызывает воз-
можность использования ГПБТ на 1пР в оп-
тоэлектронных монолитных ИС.
Несмотря на то, что метод МВЕ
приобретает все большую популярность,
еще мало исследователей используют его
ввиду сложности, дороговизны и низкой
производительности Много внимания уде-
ляется усовершенствованию метода LPE,
и в этом наблюдается определенный про-
гресс. По-видимому, развитие техники
МВЕ устранит многие проблемы в созда-
нии гетеропереходов и позволит изготав-
ливать ГПБТ, близкие по своим характе-
ристикам к теоретически возможным.
Результаты экспериментов показывают,
что ГПБТ по частотным и усилительным
параметрам превосходят лучшие образны
транзисторов на Si
СПИСОК ЛИТЕРАТУРЫ
1 . Katz J. е. а.— Appl. Phys. Lett., 1980,
v. 37 (2)
2 Asbeck P. M., Miller D. L. In: Ext.
Abstr. of the 16th (1984 International)
Conf, on Solid State Dev. and Materials,
Kobe, 1984.
3 Ankn D e. a — In Proc, of the 14th
Europian Solid State Dev. Research
Conf., 1984, Lille (France).
4 . VLSI Electronics Microstructure Scien-
ce, - N Y Academic Press, Inc.,
198o, v. 11.
5 . Ito H. e. a.— In: Ext. Abstr. of the 16th
(1984 International) Conf on Solid
State Dev and Materials, Kobe, 1984
6 Kroemer H.— ТИИЭР, 1982, v. 70, N I.
7, VLSI Electronics Microstructure Scien-
ce.— N Y ' Academic Press, Inc.,
'985, v 10.
8. Bennett H. S.— IEEE Circuits and Dev.
Magazine, 1985, v 1, N 1
9. Милне А., Фойхт Д. Гетеропереходы
и переходы металл-полупроводник /
Пер. с англ.— М : Мир, 1975.
10 Шарма Б. Л, Пурохит Р. К. Полу-
проводниковые гетеропереходы / Пер.
с англ,— М Советское радио 1979.—
232 с.
11 Emeis N., Beneking Н. Electr Lett
1985, v. 21, N 3
12. Zipperian T. E., Dawson L. R. J. Appl.
Phys., 1983, v. 54.N10
13. Asbeck P M e a.— IEEE Electron.
Dev. Lett., 1984 v EDL-5, N 5.
14. Lin H.-H., Lee S.-C.— Appl. Phys.
Lett. 1985, v. 47, N 8.
15. Takeda Y. e. a.— Solid-State Electro-
nics, 1985, v. 29, N 2.
16. Ito H., Ishibashi T. — Jpn J Appl.
Phys Lett , 1985, v. 24, N 8.
17. Ito H. e. a.— Jpn. J. Appl. Phys.
Lett., 1984, v 23, N 8.
18 Narozny P, Beneking H. Electr.
Lett., 1985, v. 21, N 8.
19. Nakajiama O. e. a.— Jpn. J. Appl.
Phys. Lett., 1985, v. 24. N 8.
20. Ohta K.— Jpn. J. Appl. Phys. Lett.,
1984, v. 23, N 8
21 Miller D L. e. a.— Electr Lett ,
1983, v. 19, N 10.
22. Hauser I. R. e. a.— Electr. Lett.,
1983, v. 19, N 11
23. Su S. L. e. a.— IEEE Electron. Dev.
Lett., 1983, v. EDL-4, N 5.
24. Sii S. L. e. a.— J. Appl. Phys., 1983,
v. 54 (11).
25. Chiu L. C. e. a.— Appl Phys. Lett.,
1984, v. 44, N 1.
26 Ito H., Ishibashi T.— Jpn. J Appl
Phys. Lett, 1986 v. 25, N 5.
27 Erost M. S e a:— J. Appl Phys,
1986, v. 60, N 6
28. Cook R. К IEEE Trans., 1983,
v ED-30, N 9.
29. Dambkes H. e. a. Electr. Lett.,
1984, v. 20, N 23.
30. Fukano H. e. a.— Jpn. J. Appl. Phys.
Lett., 1986, v 25, N 6.
31. Пат 4529996 (США), МКИ
ЗН 01 L29/161.
32. Su L. M e. a — Electr Lett., 1984.
v. 20, N 18.
33. Baccarani G., Wordeman M. R.— Solid-
State Electronics, 1985, v. 28, N 4
34. Park Y.-J. e. a.— IEEE Trans.. 1984.
v. ED-31, N 12
35. Sakamoto K-, Okabe Y.— Jpn. J. Appl
Phys., 1986, v. 25, N 3
36. Kroemer H Appl. Phys. Lett., 1985.
v 46, N 5
37. Okumura A. e. a.— Appl. Phys. Lett.,
1985, v. 46 N 4.
38 Marty A e a Solid-State Electronics.
1985, v. 28, N 6.
39 Fowlis C. Alta freq., 1986. v. 15, N 3.
66
40. Pollmann J., Mazur A.— Thin Solid
Films, 1983, v. 104, N 3—4.
41. Goodman С. H. L., Pessa M. V.—
J Appl. Phys., 1986, v. 60, N 3.
42. Taira К e. a. IEEE Trans., 1987,
v. ED-34, N 10.
43. Rezazadeh A. A. c. a.— IEEE Trans.,
1987, v. ED-34, N 4.
44. Tiwari S. e. a.— IEEE Trans., 1987.
v ED-34, N 2.
45. Ito H., Ishibashi T. Jpn. J. Appl
Phys., 1985, v. 24, N 11.
46 Nagata K. e. a.— Electr. Lett., v. 23, N 11.
47. Yamauchi Y., Ishibashi T. Electr. Lett.,
1987, v. 23, N 4.
48. Yamauchi Y. e. a.— Electr. Lett.,
1987, v. 23, N 17.
49. Palmier I. F. e. a.— Electr. Lett.,
1987, v 23, N 18.
50. Futatsugi T. e. a Jpn. J. Appl Phys
Lett., 1987 v 26, N 2.
51 Hauser I. R. e. a.— Electr. Lett.,
1987, v. 23, N 24.
52. Emeis N„ Beneking H. Electr Lett.,
1987, v. 23, N 6.
53. Ito H., Ishibashi T. Electr Lett.,
1987, v. 23, N 8.
3*
67
УДК 621.382.8
КОНСТРУКЦИИ ПРИБОРОВ С ЗАРЯДОВОЙ СВЯЗЬЮ НА АРСЕНИДЕ
ГАЛЛИЯ
Прокопьев А. И.
ВВЕДЕНИЕ
Приборы с зарядовой связью (ПЗС) ши-
роко применяются в различных областях
техники, в частности в формирователях
изображения, в цифровых фильтрах, а так-
же в системах цифровой памяти. Традн
ционным материалом, на основе которого
создавались ПЗС с момента их изобре-
тения, был кремний (Si). Однако по ме-
ре развития электроники в полупроводни-
ковое производство вовлекаются новые пер-
спективные материалы, одним из которых
является арсенид галлия (GaAs). Этот полу-
проводник отличается от Si повышенной
подвижностью электронов, возможностью
применения полуизолирующих подложек,
что повысит быстродействие цифровых
фильтров и схем памяти, а также большей
шириной запрещенной зоны, что расширит
диапазон рабочих температур GaAs-нрибо-
ров. Дополнительное повышение быстродей-
ствия ПЗС можно получить за счет исполь-
зования гетероструктур с высокой подвиж-
ностью электронов. Применительно к форми-
рователям изображения на ПЗС благодаря
введению гетеропереходов AlGaAs/GaAs
появляется возможность резкого снижения
темновых токов. Наконец, оптические свой
ства GaAs открывают возможность совме-
щения ПЗС с системами интегральной
оптики.
Успехи GaAs-технологии в области цифро-
вых и аналоговых ИС убеждают в пред-
стоящем улучшении характеристик ПЗС
с переходом от Si к GaAs. Цель настоящего
обзора состоит в том, чтобы дать сравни-
тельный анализ существующих конструкций
GaAs ПЗС и проблем их дальнейшего раз-
вития.
1 ПЗС С БАРЬЕРАМИ ШОТКИ
Еще до создания действующих GaAs ПЗС
были опубликованы их расчетные пара
метры, из которых на основании упрошен
ных предположений следовало ожидать
преимущества по быстродействию GaAs
ПЗС перед Si ПЗС в 3 8 раз [1] Расчет
был сделан для МОП приборов, вероятно.
по аналогии с наиболее распространенными
тогда конструкциями Si ПЗС.
Между тем получение МДП-структур на
GaAs с высококачественной границей разде
ла оказалось сложной задачей, до конца не
решенной до сих пор К настоящему момен-
ту известно лишь одно упоминание об экспе-
риментальном МОП GaAs ПЗС со скрытым
каналом и анодным окислом арсенида гал-
лия, но без указания характеристик при
бора [2]. Подобно тому, как в статических
GaAs ИС в качестве затворов транзисто-
ров стали применять барьеры Шотки, для
построения GaAs ПЗС также обратились
к конструкции с затворами Шотки и скры-
тым каналом, идея создания которой впер
вые была высказана в [3] Первая попытка
создания GaAs ПЗС с барьерами Шотки
была осуществлена в 1974 г. [4], но, по
видимому, полученный тогда прибор был не-
работоспособным.
Первое сообщение о действующем GaAs
ПЗС относится к 1977 г. [5]. Это был трех-
фазный 4-разрядпый прибор, изготовленный
имплантаций Si в нолуизолирующий GaAs,
хотя ПЗС на нолуизолирующей подложке
был запатентован позднее [61. Барьеры
Шотки размером (6,5X200) мкм$ изготавли-
вались нанесением Сг Ап, а межэлектрод-
ный зазор имел длину 2,5 мкм. В этом
приборе на тактовой частоте 500 кГц была
приближенно измерена неэффективность пе-
реноса е<5-10 3, но точное измерение этой
величины было затруднено из-за малого
числа разрядов. Затем был продемонстриро-
ван уже 10 разрядный трехфазный ПЗС [7],
изготовленный в эпитаксиальном слое тол-
щиной до а=2 мкм с концентрацией донор-
ной примеси Ад=10|Ь см 3 на полуизоли
рующей подложке Изоляция осуществля-
лась меза-травлением. Прибор имел 30
затворов размером (40X400) мкм2 с меж-
затворным зазором 1,4 мкм и тактировал-
ся напряжением ±5 В Заряд вводился ме-
тодом уравнивания потенциалов. Измерен-
ная неэффективность переноса заряда
составила 0,03 на тактовой частоте 1 МГц.
Позднее па 64-разрядном четырехфазном
GaAs ПЗС с затворами (5X100) мкм2
(рис. 1) тактовая частота была доведена до
500 МГц [8-10], а затем и до 1,003 ГГц
[11 13] Столь высокая для техники ПЗС
68
Рис. 1. Структура 64-разрядного GaAs ПЗС с
частотой тактирования до 1 ГГц (12|
п - эпитаксиальный слой, i полуизщшрующая
подложка, компенсированная хромом. 3/ вход
нои затвор системы ввода заряда. Ф1-Ф4
затворы фа», DC. затвор системы счшыва-
пия, зачернены омические контакты V'll, VT2 -
усилитель считывания, lz/3 транзистор сброса.
Размеры затворов 5у 100 мкм2, межзатворных
зазоров 1.4 мкм. а= I мкм, ,¥а=5-1015 см-’
частота была достигнута в приборе, изготов-
ленном в эпитаксиальном слое толщиной
1 мкм с концентрацией донорной приме-
си 5-10'° см!, имевшем интегральный уси-
литель считывания в этом же эпитаксиаль-
ном слое. Неэффективность переноса заря-
да составляла 10 на частоте 1 МГц и
6-10 1 на частоте 1 ГГц Отмечалось, одна-
ко, что, хотя приборы оказались работо-
способными на столь высоких частотах,
точное измерение неэффективности на час-
тотах выше 100. 150 МГцзатруднено [9, 111
Предварительные экспериментальные иссле
дования и вычисления [2, 11 —19] показали,
что GaAs ПЗС в системах обработки сигна-
лов должны иметь высокие скоростные ха
рактеристики. Так, на базе GaAs ПЗС-ре-
гистра был создан трансверсальный фильтр
(коррелятор), использующий 7 разрядный
код Баркера на частоте более 100 МГц [17]
Прибор с топологией, аналогичной [7],
изготовленный в эпитаксиальном слое тол-
щиной 1 мкм на подложке Z-типа, подвергал-
ся гамма-облучению с энергией 1 МэВ [19]
Изменений неэффективности переноса не
наблюдалось вплоть до достижения дозы
10ь рад. Этот же прибор после гамма облу-
чения подвергался воздействию потока
реакторных нейтронов неэффективность не
реноса начинает повышаться после достиже-
ния интегральной плотности потока
4-1012 нейтрон/см2, принимая значение
gas 10 3 при интегральной плотности потока
1013 нейтрон/см2 Устойчивость к гамма-
облучению соответствует данным, получен
ным для GaAs диодов и нолевых транзисто-
ров с затвором Шотки [20], что же касается
стойкости к воздействию нейтронов, то на ос-
новании результатов, полученных для GaAs
ПЗС [19], диодов и ПТШ [20], можно ожи-
дать заметной деградации характеристик
GaAs ПЗС при интегральной плотности по-
тока быстрых нейтронов свыше 10й нейт
рон/см2, причем эпитаксиальные образцы
будут более стойкими, чем имплантирован-
ные. Для коммерческих ионно-легированных
Si ПЗС типа CCD 321А со скрытым кана-
лом после облучения реакторными нейтро-
нами с интегральной плотностью потока
10 нейтрон/см2 и энергией выше 10 кэВ
были измерены значения неэффективности
(при температуре 303 К): примерно
5-10 ' при «пустом нуле» и 2-10 ' при
«жирном нуле», когда уровень фонового за-
ряда составляет 40 % от максималь-
ного [21].
Рассмотрим устойчивость ПЗС к внешне
му излучению Уже после создания первых
лабораторных образцов GaAs ПЗС-регист-
ров были высказаны соображения о том,
что применение полуизсишруюших подло-
жек, характерных для первых приборов
[5 17], способствует, с одной стороны,
достижению высокого быстродействия а
с другой стороны, снижает устойчивость
конструкции к внешним излучениям [22].
На рис. 2 (кривая /) показан профиль
изменения потенциала по нормали к поверх-
ности: при таком профиле переносимый за
ряд легко проникает из активного слоя в
/-подложку и медленно возвращается По-
добное явление в GaAs ПТШ известно
как эффект обратного управления (backga-
ting effect) при котором заряд, накапли-
ваемый в полуизолирующей подложке, мо-
жет влиять иа потенциал канала со сто-
роны подложки. По данным, опубликован-
ным в [23], постоянная времени эмиссии
носителей с глубокоуровневых ловушек
в структурах, не имеющих буферного слоя
между /-подложкой и п активным слоем,
может доходить до 3 с, а по другим дан-
ным [22] — до 40 с На примере воз-
действия рентгеновского излучения на GaAs
ПТШ и на основании обзора эксперимен-
тальных результатов других работ в [24]
показано, что эффекту обратного управле-
ния менее подвержены транзисторы с вы
сококачественной бездефектной /-подлож-
кой, не содержащей ловушек, либо с высо-
коомным бездефектным буферным слоем
Рис 2. Профиль изменения по/енциала по глу
бине полупроводника при i-подложке (кривая /)
и р-подложке (кривая 2)
69
между л-каналом и гподложкой, либо
с р-буферным слоем. Применение р-под-
ложки (либо р буферного слоя) под п кана
лом позволит получить профиль потенциала
по нормали к поверхности, ограничиваю
ший канал со стороны подложки (рис. 2,
кривая 2) и обеспечивающий быстрый воз
врат генерированного заряда в канал. Одна-
ко при этом степень легирования р-под-
ложки должна поддерживаться низкой
(практически 1015 см-3) для минимизации
паразитных емкостей.
Помимо применения р-нодложки в [22]
(рис. 3) приняты меры к ослаблению
влияния межзатворного зазора, который
в силу фотолитографических ограничений
не может быть сделан сколь угодно малым
и который искажает продольный профиль
потенциала канала (штриховая линия на
рис 3, б). Для ослабления влияния меж-
затворного зазора, во-первых, зазор запол-
нен нитридом кремния, который, имея ди-
электрическую проницаемость (6 8) е0,
способствует выправлению профиля потен-
циала даже при наличии поверхностных
состояний (сплошная линия на рис. 3, б), и,
во-вторых применен второй уровень метал-
лизации, накрывающий зазор. Заметим, что
обе эти меры, как и применение р-под-
ложки, увеличивают паразитные емкости
ПЗС-регистра по сравнению с одноуровне-
вой конструкцией затворов [5—19|.
Последняя из особенностей конструкции,
Рис 3. Планарный четырехфазный восьмираз-
рядный GaAs ПЗС с перекрывающимися элект-
родами [22].
а схематический разрез: а=1,1 мкм, A,=
=2-10|ь см 3, А'а=10 5 см-3, /, 2 первый и
второй уровни металлизации (Л1), 3 — SijN< в за
зорах, 4 омический контакт, ОК — изолн
рующее охранное кольцо. 31, 32 — затворы
ввода, Ф1 Ф4 затворы фаз. Расстояние
между центрами соседних затворов 15 мкм; б
рассчитанный схематически профиль потенциала
в канале с вакуумным межэлектроаным зазо-
ром (штриховая линия) и с зазором, запол
ненпым SiaN4 (сплошная тиния)
12 3 4
Рис. 4 Фрагмент структуры GaAs ПЗС с пере-
крывающимися затворами и субмикронными меж-
затворными промежутками [25]:
I — n-эпитаксиальный слой GaAs (а = 1,3 и
2,5 мкм. Ад= (3—6)-1015 см ’). 2, 3 — первый
и второй уровни металлизации (W и TiAu),
4 — пиролитический-слой SiOa (0.5 мкм). Рас-
стояние между затворами одного уровня 6 мкм,
длины затворов 9 мкм
приведенной на рис 3, — изоляция канала
с помощью барьера Шотки, образующего ох-
ранное кольцо. Этот прием представляется
интересным для создания планарных схем,
поскольку толщина активного слоя GaAs
ПЗС может достигать 1 мкм и более Пока-
занный на рис. 3 прибор был испытан на
частоте 2,8 кГц (ограничение частоты свя-
зано с несовершенством измерительной
аппаратуры) при амплитуде тактовых им-
пульсов 7 В. Заметим, что, хотя введение
подложки p-типа вместо г-типа в [22]
объяснено необходимостью повышения ра-
диационной стойкости прибора, соответ-
ствующих результатов в [22] не представ-
лено
Авторы [25] пошли дальше по пути созда-
ния структуры с перекрывающимися затво-
рами (рис 4), формирование которой про-
ходило следующие этапы: напыление слоя
вольфрама толщиной 0,05 мкм; пиролити-
ческое осаждение S1O2 толщиной 0,3 мкм;
формирование рисунка первого уровня ме
таллизации обратной фотолитографией по
никелю; образование затворов первого уров-
ня реактивным ионным травлением в CF4
с никелевой маской и ее удаление; нане-
сение пиролитической пленки S1O2 толщиной
0,5 мкм и реактивное ионное травление
в CF4 вплоть до вскрытия поверхности GaAs;
образование второю уровня металлизации
обратной фотолитографией по пленке TiAu
В полученном приборе каждый из двух уров-
ней металлизации образует барьеры Шотки
с GaAs, а промежуток между ними равен
толщине S1O2. В 16 разрядном четырех-
фазном GaAs ПЗС подобной конструкции
была измерена неэффективность переноса
менее 2-10 4 на тактовой частоте 1 МГц,
но надо заметить при этом, что помимо
короткого межзатворного зазора, достиже-
нию низкой неэффективности способство
вали также и другие параметры прибо-
ра: толстый эпитаксиальный слой (с напря
жением отсечки от +3 до 4-19 В) и сравни
тельно длинные затворы
70
Поскольку проектирование тактового ге-
нератора на две или четыре фазы проще,
то вслед за первыми трехфазными образ-
цами [5—7] были созданы сначала четы-
рех- [8- 13], а затем и двухфазные при-
боры [26]. Особенность последнего случая
состоит в том, что нарушение продольной
симметрии распределения потенциала долж
но обеспечиваться конструкцией. Предло-
женный в [26] прибор проходил следующие
этапы изготовления: создание n-слоя селек-
тивной ионной имплантацией кремния
(20 кэВ, 4 10*2 см-2 + 130 кэВ, 4 Ю'2 см 2);
нанесение пленки SiiN4 высокочастотным
распылением и отжиг пластин при 840 °C;
создание омического контакта; формирова-
ние первых контактов Шотки методом
взрывной фотолитографии; глубокое травле-
ние промежутков между первыми контакта-
ми Шотки, служащими маской; нанесение
вторых контактов Шотки испарением метал-
ла под углом 60°. Данная технология позво
лила создать GaAs ПЗС-регистры с величи-
ной межзатворного зазора 0,3 мкм Описан
ный в [26] прибор имеет 32 электрода дли-
ной по 4 мкм
Идея использования селективного травле-
ния с целью создания ступенчатой поверх
ности для GaAs ПЗС с электродами, распо-
ложенными на разных уровнях допускаю-
щими двухфазное тактирование, была апро-
бирована еще в .1974 г. [4], но об успеш-
ном функционировании этого прибора тогда
не было доложено. Во многом аналогичен
ему однофазный ПЗС [27—29], показанный
на рис. 5. В этой конструкции высота
ступени 0,4 мкм, благодаря чему достигнута
асимметрия ячейки. Данный прибор, по су-
ществу, является двухфазным, по к нему
приложена однофазная система тактиро-
вания. на фазу Ф/ поданы прямоугольные
импульсы, а постоянный потенциал фазы
Ф2 задается между уровнями Ф1 Прибор
имеет 32 двухфазных разряда. На частоте
Рис 5. Однофазный GaAs ПЗС на 32 разряда;
а — схематический разрез структуры а—
= 1,8 мкм, ^=2 6-1015 см 3, /, 2 — электроды
нижнего и верхнего уровней длиной 8 и 16 мкм.
3 - омический контакт Высота ступени 0.4 мкм,
б — диаграмма напряжений на фазах
Рис. 6 Четырехфазный GaAs ПЗС на 32 разряда с
резистивным зазором [30]:
а — схематический разрез структуры п — ак
тивный слой с напряжением отсечки — 0,5 В,
создаваемый эпитаксиальным наращиванием или
имплантацией (а=0.2 мкм, ,Va=4-1016 см3),
1 — затворы Шотки длиной 1 мкм 2 — высо-
коомный резистивный слой (кермет, 0,3 мкм,
1—2 МОм/D) Расстояние между центрами
затворов 6 мкм, б — схематический профиль
краевого поля в канале в режиме хранения
заряда под двумя средними электродами
свыше 100 МГц измерена неэффективность
переноса заряда 3-10 , а работоспособ-
ность прибора продемонстрирована на час-
тоте до 560 МГц, причем столь высокое
быстродействие достигнуто при относи-
тельно длинных электродах 8 и 16 мкм.
Обычно при изготовлении ПЗС стремятся
минимизировать межзатворный зазор по-
скольку под ним создается неконтроли-
руемый участок канала переноса. В [30]
предложено другое решение этой проблемы:
затворы сделаны короткими, а большие за-
зоры заполнены высокоомным резистивным
материалом (например, керметом с поверх-
ностным сопротивлением 1. .2 МОм/П),
образующим барьер Шотки с арсенидом гал-
лия (рис. 6) Таким образом, между затво-
рами создаются небольшие токи утечки,
распределение потенциала в зазоре стано
вится линейным, а профиль краевого
поля у поверхности улучшается Данный
подход к решению проблемы межэлектрод
кого зазора нацелен на достижение сов-
местимости ПЗС регистра со схемами об
рамления, выполняемыми в тонком актив
ном слое Прибор имел 32 разрядах4 фазы,
расстояние между центрами затворов 6 мкм,
а активный слой создавался как эпитакси-
альным наращиванием, так и имплантацией
в чистую подложку. Измеренная неэффек-
тивность переноса заряда была менее 10
на частоте яабО кГц Возрастание потреб
ляемой мощности но постоянному току, неиз-
бежное в такой конструкции, остается при
емле.мым при указанных высоких значениях
поверхностного сопротивления Однако не
обходимое для этого повышенное содержа-
ние SiO (в [30] соотношение площадей
мишеней Cr/SiO 20/80 %) ухудшает тех-
71
Таблица
Физико-топологические характеристики экспериментально доложенных GaAs ПЗС-регистров с
барьерами Шотки
Тип подложки (Ла- см Активный cjofi Прибор Ис точ ннкн
Метод изго- товления Л О а, мкм Длине затвора, мкм Длина зазора, мкм Число у ров ней зат воров Число фаз X число разрядов Частота тактиро- вания Эффек- тив- ность пере носа. [ -е
i Имплан- тация — — 6,5 1.5 1 3X4 500 кГц 0,995 |5]
i (Cr) Эпитак- сия 10"’ 2 40 1,4 1 3X10 1 МГн 0,97 |7[
i (Cr) > 1016 1 40 1,5 1 зхю — 0,999 [17]
i (Cr) > 5-Ю15 1 о 1 1 4X32 4X32 4X64 0,1 — 1 МГц 500 МГц 150 МГц 0,9999 0,999 [9, 10, 18, 19]
i (Cr) > 5-Ю15 1 5 1 1 4X64 1 МГц ПТц 0,9999 0,994 [Il- IS]
P (IO15) > 5-1015 1,3/2 — 0,7 2 — — — [4]
« (Cr) > 2-Ю'5 1,4/1,8 8+16 0,4 2 2X32 100- 560 МГц 0,997 [27- 29]
P (IO15) i > 2-Ю16 1.1 13,3 1,7 2 4X8 2,8 кГц 0,994 [22]
> 3-1015 2 3 9.3 1,7 1 3X16 1,6 МГц — [31, 32]
i > 3-10 5 1.3 2,5 9+6 0,5 2 4X16 1 МГц 0,9998 [25]
i Имплан- тация 9-10"’ 0,2 5 2 1 3X16 1 МГц 100 МГц 0,99 0,9 [49]
i > «101'* 0,1 */0.2 1,3+2,7 0,3 2 2X16 1 МГц 0,99 [26]
i > Эпитак- сия 5-10‘ь* 0.1*—0,2 6 0 1 4*Х32 50* МГц 0,99 [30]
i > — — «4 8* 1 1 4X32 1—500 МГц — [50]
Примечания: 1. Через косую черту или плюс указаны параметры для каждого из уровней
барьеров Шотки. 2 Звездочкой отмечены величины, полученные приближенно исходя из разумных
предложений, не указанные в оригинале явно.
нологическую воспроизводимость керметных
пленок.
Возможность объединения GaAs ПЗС
с системами интегральной оптики про
демонстрирована в [31, 32], где ПЗС пред-
ложено использовать в качестве оптического
модулятора света. Концепция такого приме-
нения состоит в том, что в случае прило-
жения сильных постоянных электрических
полей становятся возможными оптические
переходы носителей между энергетическими
зонами при частоте света, меньшей красной
границы (эффект Келдыша Франца)
Конструкция типична для уже рассмотрен-
ных трехфазных приборов с барьерами Шот-
ки, но имеет две особенности: во-первых,
для приема света электроды одной из фаз
выполнены из пленки титана толщиной
100 А (прозрачность 0,4 для X—0,9 мкм),
во-вторых, прибор имеет большое напряже
ние отсечки (15. .30 В), поскольку должен
работать при высоких тактовых напряже-
ниях для обеспечения эффекта Келдыша
Франца. Толщина активного слоя прибора
72
2. 3 мкм при концентрации донорной при-
меси 5-10‘° см"3. Применение высоких
напряжений вызывает большие поверхност-
ные токи утечки, для снижения которых
в [31] предложено осуществлять мелкую
протонную имплантацию (35...70 кэВ,
1014 см-2). Прибор имел 16 элементов
изображения.
В таблице приведены основные параметры
ПЗС-регистров с затворами в виде барьеров
Шотки.
2 ПЗС С ГЕТЕРОПЕРЕХОДАМИ
2.1 ПЗС с низкими темновыми токами
Применение гетеропереходов в ПЗС имеет
смысл в основном в сфере оптических
формирователей изображения, важнейшей
характеристикой которых является темно-
вой ток Более низкая собственная концент-
рация носителей в GaAs по сравнению с Si
компенсируется более коротким временем
жизни электронов (10 * с в GaAs, 10 св
Si), и в итоге GaAs ПЗС с барьерами
«металл — полупроводник» имеют плот-
ности темновых токов порядка 20...
40 нА/см2 [33], что даже превышает плот-
ности темновых токов Si ПЗС (порядка
10 нА/см2) Поэтому в составе приемни-
ков излучения на основе GaAs обязатель-
но должен присутствовать широкозонный
материал: его комбинация с узкозонным
позволяет организовать сильное оптиче-
ское поглощение в узкозонном полупровод-
нике, а канал переноса — в широкозонном,
имеющем низкую собственную концентра-
цию носителей, что обусловливает низкие
обратные токи утечки затворов и низкие
токи генерации в канале. Пик зоны проводи-
мости в гетеропереходе п—AIGaAs/p —
GaAs не создает заметного препятствия
фотогенерированным электронам, диффун-
дирующим из р-GaAs в область канала
переноса, если гетеропереход выращен ме-
тодом жидкофазной эпитаксии [34]
Лабораторные образцы ПЗС с гетеропере-
ходами AI04Ga06As/GaAs [33] начали изго-
тавливаться вскоре после создания GaAs
ПЗС с барьерами Шотки [7] и имели те же
топологические размеры 30 затворов
(40X400) мкм2 и 30 затворов (10Х
X 100) мкм2. Конструкция также была ана-
логична [7] с той разницей, что вместо
п-GaAs использовался п—AlxGa, xAs
на р- или /-подложке. Активный слой
п- AlxGa| xAs для канала имел концентра-
цию донорной примеси (1—2) 1016 см 3
и толщину 0,7...1,5 мкм. Процентное содер-
жание х алюминия выбирается исходя из
следующих соображений: с одной стороны,
большое содержание А1 позволяет получить
широкую запрещенную зону, с другой сторо-
ны, при х>0,35 слабополевая подвижность
электронов в AIGaAs резко ухудшается.
В связи с этим в [33] исследовались ПЗС,
в гетеропереходах которых величина х выби-
рается до 22 %. Неэффективность переноса
заряда ч—7-10 4 на частотах порядка не-
скольких десятков килогерц была сравнима
с неэффективностью переноса GaAs ПЗС
с барьерами Шотки. Лучшие образцы пер-
вых приборов с гетеропереходами
Al0 22Gao.7«As/GaAs имели плотность темно-
вого тока 2...4 нА/см2.
Для практических применений в формиро-
вателях изображения удобной может ока-
заться структура, создающая изображение
с обратной стороны [35]. Конструкция
состоит из трехфазного ПЗС, канал кото-
рого выполнен в слое п-AIGaAs и p-GaAs
но<лотителя. Свет проникает снизу через
стеклянную подложку, образующую также
механическое крепление пленок. Прибор был
изготовлен путем последовательного осаж-
дения слоев методом жидкофазной эпитак-
сии па п -GaAs подложку ориентации
(100)- n-AIO3GaO7As толщиной 1,5 мкм,
Уд=1,5-101ьс.м 3 (канал переноса); p-GaAs
толщиной 1 мкм, /Уа=1,5-1016 см 3 (погло-
щающий слой); p-AI06Ga04As толщиной
0,3 мкм, /Уа=1017 см 3 («оконный» слой)
После этого наносилась пленка из специаль-
ного стекла, предназначенного для фотока-
тодов, и подложка п. -GaAs стравливалась.
На перевернутой структуре изготавливался
ПЗС с топологией, аналогичной [7], а изо-
ляция осуществлялась протонной импланта-
цией с высокой энергией (200 кэВ)и до-
зой 10IJ см 2 без последующего отжига.
В полученном приборе неэффективность пе-
реноса была 3-10 3 при плотности темно-
вого тока менее 10 нА/см2 Сравнительно
высокая неэффективность переноса и плот-
ность темнового тока, соизмеримая со значе-
ниями для Si ПЗС, обусловлена несовер
шенством технологии. В частности, нане-
сение пленки стекла — довольно высоко-
температурный процесс (650 °C), и в рабо-
чих пленках, по мнению авторов [35], могли
присутствовать остаточные механические
напряжения.
Двумя годами позже был изготовлен
гетероструктурный ПЗС с весьма низким
темновым током [36] (рис. 7). На подложке
ориентации (100) выращивались два слоя:
поглощающий слой р-GaAs толщиной 1 мкм,
/Уа=3-1017 см"8, и слой n-Ai03Gan 7As тол-
щиной 1,4 мкм, /Уд=1016 см 3 для канала
ПЗС. Барьеры Шотки создавались испаре-
нием Сг/Ап (400/600 А) электронным лу-
чом, омические контакты — вплавлением
AuGe/Pt/Au при 450 °C. Изоляция осущест-
влялась протонной бомбардировкой с энер-
гией 250 кэВ и дозой 10й см 2. Топология
прибора аналогична описанной в [7] Плот-
ность темнового тока, измеренная в этом
приборе при комнатной температуре, была
для большинства элементов изображения
80 нА/см2 При нагреве прибора до 55 °C
плотность темнового тока повышалась до
1.47 нА/см2. Время заполнения пустых по-
тенциальных ям темновым током для боль-
07 Ф2 ФЗ
s
Рис. 7. Ге(ероперсходный ПЗС с низким тем
новым током [36]:
п сдой AI03Ga07As толщиной 1.4 мкм.
Nx= 10,ьсм 3. предназначенный для переноса sa
ря а. р - поглощающий слой GaAs толщи
ной f мкм, ,V1=3-10l см 3, s подложка
Ga As
73
шинства элементов изображения составляло
40 с при комнатной температуре и 2 с при
55 °C. Кремниевые же формирователи изоб-
ражения при комнатной температуре имеют
плотность темнового тока 0,1...1 нА/см2, т. е.
уступают лучшим образцам на основе GaAs
в 10 раз и к тому же, как правило, требу-
ют охлаждения для создания нормальных
рабочих условий [36] Обязательного ох-
лаждения требуют также ИК формировате-
ли изображения на InSb (X—1 .5,5 мкм), ко-
торые при 77 К имеют плотность темно-
вого тока 100 нА/см2 [37]. Приведенные
данные указывают на перспективность при-
менения гетероструктурных GaAs ПЗС для
создания формирователей изображения, ра-
ботающих в условиях слабой освещенности.
В [33, 35, 36] время накопления заряда
в канале гетеропереходного ПЗС за счет
темнового тока оценивалось путем измере-
ния заряда в пакете, пришедшем к выходу
ПЗС после остановки тактирования на неко-
торое время необходимое для интегриро-
вания заряда В отличие от этого в [19]
указанное время накопления заряда темно-
вым током исследовалось с помощью вольт-
фарадных характеристик на структуре, ана-
логичной рис. 7, но с двумя гетероперехо-
дами, один из которых отделяет канал пере-
носа от поглощающего слоя, другой служит
затвором к каналу переноса. Как было уста-
новлено, канал этой структуры, предвари-
тельно освобожденный от основных носи-
телей, полностью заряжается за счет темно-
вого тока (образец экранирован от попада-
ния света) за 5 ч при комнатной темпе-
ратуре. Этот результат резко отличается от
[36], где аналогичное время, как указы-
валось выше, лежит в пределах 40...90 с.
Сравнивая конструкцию, приведенную на
рис. 7, с описанной в [19, рис. 13]
и разбивая темновой ток на четыре основ
ных компонента ток утечки через затвор,
токи генерации в канале и обедненной под-
ложке, ток диффузии из подложки, можно
прийти к выводу, что ток утечки через затвор
в структуре на рис. 7 должен быть намно-
го выше Действительно, если в структуре
с двумя гетеропереходами плотность тока
утечки через барьер Шотки при 300 К
(«2-10 1 А/см2) была на порядок ниже
плотности тока генерации в канале
(«5-10 1 А/см2) [19, рис 12], то по дан-
ным [36] в конструкции па рис. 7 оба эти
компонента примерно соизмеримы и имеют
величину на два с лишним порядка выше по
сравнению с двойной гетероструктурой. От-
сюда следует, что применение двойных гете-
роструктур (один гетеропереход отделяет
канал переноса от поглощающего слоя, дру
гой служит управляющим затвором) может
привести к снижению обратного тока утечки
74
через затвор и в конечном итоге к даль-
нейшему снижению темнового тока форми
рователей изображения в целом.
Обращает на себя внимание тот факт,
что если GaAs ПЗС с барьерами Шотки
могут иметь как меза- [6—19], так и протон
ную [38] изоляцию, то во всех известных
ПЗС с гетеропереходами AlGaAs/GaAs
применяется исключительно протонная изо-
ляция. По-видимому, это связано с тем, что,
наряду со стремлением к планарной
структуре ПЗС, после протонной бомбарди-
ровки удельное сопротивление у AlGaAs
может быть получено на порядок выше,
чем у GaAs, в зависимости от содержа-
ния А1. Так, протонная бомбардировка
с энергией 200 кэВ при дозе 10'5 см 2 позво-
ляет получить удельное сопротивление
105 Ом-см для GaAs, 106 Ом-см для
Al0 22Ga0 78As. Сопротивление протонно-на-
рушенных участков получается при этом
достаточно большим, чтобы на них можно
было наносить первый уровень металлиза-
ции. В [38] показано, что с помощью
протонной имплантации -можно получить
изоляцию ПЗС, не уступающую по качеству
меза-изоляции.
Однако протонная имплантация сложным
образом воздействует на компоненты тем-
нового тока ПЗС. В [39], посвященной
специально выбору дозы протонной имплан-
тации для гетероструктурных ПЗС, исследо-
вания проводились на тестовой ячейке
(рис. 8): после выращивания слоев жидко-
фазной эпитаксией осуществлялась протон-
ная бомбардировка с энергией 250 кэВ при
различных дозах. Ширина протонно-нару-
шенного слоя 2 мкм, маской служил слой
фоторезиста толщиной 6 мкм. Далее нано-
сился слой золота, образующий барьер Шот-
ки с AlGaAs и отстоящий от края про-
тонно-нарушенного слоя на 2 мкм. На обрат-
ной стороне — обычный омический контакт
компонентов темнового тока в гетеропереходиом
ПЗС после протонной изоляции [39] :
п — слой AlGaAS, р, — поглощающий слой
р-GaAs, р2 подложка р-AlGaAs / — ток на
границе с протонно-изолированной областью, 2
ток утечки через барьер Шотки, 3 — ток
генерации — рекомбинации в объеме, 4 ток
утечки через р—«-переход, 5 — ток утечки при
обратном смещении
к GaAs. Размеры тестовых ячеек (100Х
X100) и (225X225) мкм2.
Результаты измерений показали, что при
обратном смешении с ростом дозы увели-
чивается ток утечки через структуру по
вертикальному маршруту «омический кон-
такт — n+-GaAs -р-GaAs — нротонно-на-
рушенный слой AIGaAs — металл». При
длительном поддержании обратного смеще-
ния ток утечки сначала уменьшается, а за-
тем устанавливается на уровне, который
тем больше, чем больше доза протонной
имплантации Измерения заряда в слое
и-AIGaAs при нулевом смещении диода, при
котором участие тока утечки в темновом токе
прибора исключается, показали, что плот-
ность темнового тока в структуре зависит
также от дозы и принимает минимальное
значение, равное 130 nA/см2, в диапазоне
доз 1О13...1О14 см 2 при выбранной энергии.
При этом время заполнения темновым током
пустой потенциальной ямы в слое / AIGaAs
достигает 500. 800 нс Вклад тока генерации
на вертикальных границах между протонно-
нарушенными и ненарушенными участками
AIGaAs в темновой ток незначителен при
малых дозах, но при дозах выше 1014 см~2 он
резко возрастает и при дозах более
1015 см-2 становится доминирующим в тем-
новом токе
2.2 , ПЗС с двумерным электронным газом
Поскольку структуры с двумерным элект-
ронным газом, образуемым с помощью гете
ропереходов, были успешно использованы
для построения транзисторов с высокой по-
движностью электронов (НЕМТ high
electron mobility transistor), то было бы
естественным попытаться организовать пе-
ренос заряда в ПЗС с помощью двумерного
электронного газа, внутри которого имеет
место высокая подвижность электронов.
Первые образцы приборов такого рода рас
смотрены в [40, 41]. Исходная структура
в [41] образовывалась наращиванием сло-
ев на i подложку GaAs методом молеку-
лярно-лучевой эпитаксии: нелегированный
р-GaAs толщиной 1 мкм, далее нелегирован-
ный слой AIGaAs толщиной 75 А и затем
п - AI03Ga07As толщиной 0,08 мкм, леги-
рованный кремнием до 1018 см . Образо-
вание электронного газа с высокой подвиж-
ностью электронов в слое р-GaAs при пода-
че на затвор положительного смещения
проиллюстрировано на энергетической зон-
ной диаграмме, приведенной на рис. 9.
Структура имела холловскую подвижность
3700 см2/В с при комнатной температуре
и 1,1 10s см2/В с при 77 К, а поверхностная
Рис 9. Энергетическая зонная диаграмма для
гетероструктурного ПЗС с двумерным электрон
ным газом [41|:
/ — контакт Шотки, 2 — слой n+-A!GaAs,
3 — слой нелегированного AIGaAs, 4 — канал
переноса, 5 — объем р GaAs
концентрация электронов при этих темпера-
турах равнялась 7-10" и 6,1 • 10" см-2
На основе этой структуры изготовлен ПЗС
с топологией, аналогичной описанной в [7]
Омические контакты изготавливались нане
сением AuGe/Ni, а протонная изоляция ка-
нала проводилась с энергией 150 кэВ и дозой
1014 см-2. Затворы Шотки создавались испа-
рением Cr/Au электронным лучом, а меж-
затворные зазоры были довольно велики
3 мкм.
Несмотря на то.что использование дву
мерного электронного газа в GaAs ПЗС име
ет смысл, прежде всего, с точки зрения
быстродействия, о высокоскоростных свой-
ствах ПЗС с двумерным газом в [41] не
сообщается. На частоте 83,3 кГц измерена
неэффективность переноса заряда 0 13 при
300 К и 4-10 3 при 77 К Авторы объясни
ют большую неэффективность переноса при
комнатной температуре слабым проникнове-
нием краевого поля под затвор, поскольку
данная конструкция работает как ПЗС с по-
верхностным каналом и длинным (40 мкм)
изолированным затвором. С таким объясне-
нием трудно согласиться, поскольку те же
причины имеют место и при 77 К- По-види
мому, причины разной неэффективности пе-
реноса на разных температурах следует
искать в свойствах слоев образующих
НЕМТ-структуру, а не в конструкции ПЗС
На это указывает, в частности, коренное
различие подвижностей при 300 и 77 К
В то же время необходимо признать, что
меры, направленные на улучшение профиля
краевого ноля должны повысить как быст
родействие, так и эффективность переноса
заряда. Предложенный в [41] прибор не яв-
ляется единственно возможным вариантом
ПЗС на НГМТ-структурах в [42, 43] пред
ложены отличные от описанных в [41]
комбинации слоев многослойных гетеро
структур на основе GaAs
75
3. РАСЧЕТ ПОТЕНЦИАЛА КАНАЛА
И ЗАРЯДОВОЙ ВМЕСТИМОСТИ ПЗС
С БАРЬЕРАМИ ШОТКИ
Поскольку уровень сигнала в ПЗС опре
деляется величиной сигнального заряда, т. с.
заряда подвижных носителей, введенных
в канал переноса, то для оценок характе
ристик приборов представляет интерес рас-
чет распределения потенциала по глубине
структуры в зависимости от заданной вели
чины сигнального заряда Эю распределе
ние описывается уравнением Пуассона, ре-
шение которого может быть упрощено, если
принять приближение резких границ обед-
ненных областей [18, 19]. Такое прибли
жение ранее использовалось для описания
Si ПЗС со скрытым каналом, и, как пока-
зали исследования [44], оно обеспечивает
высокую точность описания ПЗС при срав-
нительной простоте анализа.
На рис. 10 а показаны качественные
изменения потенциала но глубине струк-
туры. Записывая (в предположении длин-
ного затвора) решение одномерного линей
ного уравнения Пуассона в виде отрезков
парабол и «сшивая» решения на границах,
получаем систему выражений, связывающих
параметры конструкции, величину сигналь
ного заряда и напряжение на затворе с
профилем потенциала. Резкие границы обед-
ненных областей пролегают на глубинах
У\, 1/2,между которыми и расположен скры-
тый канал, содержащий носители сигналь-
ного заряда с заданной поверхностной
концентрацией п„=Ыл/ (у2— у>), а также на
глубине W, отделяющей обедненную область
от р-подложки Глубина потенциальной ямы
или потенциал канала Vm , определяется сле-
дующим выражением [18, 19]:
где
(W-a}=yt>6 (л/' + ^+^ТГ 1).
’ /va
а суммарная длина обедненных участков
в п-слое у„б зависит от поверхностной
концентрации носителей сигнального за-
ряда:
Уиъ-=и~ п„/Ыл.
(У)
В выражениях (1) — (3) приняты следую-
щие обозначения: q — заряд электрона,
NB, — концентрация легирующей при-
меси в активном слое и подложке (см.
рис. 10), еа — абсолютная диэлектрическая
проницаемость полупроводника, а — толщи-
на активного слоя, И, — напряжение
«затвор подложка» с учетом контактной
разности потенциалов.
Отличие ПЗС с барьерами Шотки от
МОП ПЗС со скрытым каналом заключается
в отсутствии диэлектрика между затвором
и полупроводником, что ограничивает мак-
симально допустимый сигнальный заряд и
способствует подавлению эффекта блю-
минга (blooming), т. е. избытка накоплен-
ного заряда вследствие повышенной локаль-
ной освещенности в формирователях изоб-
ражения на ПЗС. По мере заполнения по-
тенциальной ямы зарядом qn„ основных но-
сителей потенциал канала становится все
меньше и после превышения некоторого
предельного значения n„>n„ тах заряд будет
«выливаться через подложку или затвор
в зависимости от знака V3:
1. V,<0 При «„>«„ щах заряд выносится
в подложку (рис 10 6)
Уоб^Уиб min ~у ьт *
9 а (4)
max- Уоб. minima
Рис 10. Приближение резких |раниц обедненных областей:
а — схематический профиль потенциала по нормали к поверхности структуры I , потенциал
затвора с учетом контактной разности потенциалов, VM — потенциал канала, у>, у? — границы канала,
И* граница обедненной области в поаложке, и„ - поверхностная концентрация электронов
сигнального пакета, см-2; 6, в переполнение потенциальной ямы сигнальным зарядом. Избыточный
заряд удаляется в подложку (I ,<(). слу iaii б) ii.ni и затвор (I'^O. случай в)
76
2. V3>0. При п>и„ max заряд удаляется
через затвор (рис. 10, в). В этом случае
у =0, и
Уоб~^Уоб
min
N
^д+^а ’
а
(5)
max (/об. minima-
3. И3=0. Избыточный заряд удаляется
как через подложку, так и через затвор.
Предельно вмещаемый сигнальный заряд в
этом случае максимален: п„ max=aNa. При-
меры результатов расчета с привлечением
выражений (I) (5) приведены в (18, 19].
4. СПОСОБЫ совмещения
ПЗС-РЕГИСТРА СО СХЕМАМИ
ОБРАМЛЕНИЯ
В практических устройствах ПЗС-регистр
взаимодействует со схемами обрамления:
это схемы ввода-вывода информации, схемы
регенерации и тактовый генератор. Комп-
лексный подход к развитию ПЗС требует
интеграции ПЗС-регистра и схем обрамле-
ния на одном кристалле.
Элементной базой существующих анало-
говых и цифровых GaAs ИС служат ПТШ,
имеющие типичную толщину активного слоя
0,2...0,3 мкм при концентрации легирую-
щей примеси 10 7 см-3. Между тем для
ПЗС-регистров типичен другой диапазон
этих параметров, а именно: а=1...2 мкм,
Ад=101й см Такие значения обусловлены
двумя причинами- для хорошего проникно-
вения краевого поля под затворы канал
должен быть углублен и слабо легирован;
для высокой эффективности переноса заря
да через межэлектродный зазор отношение
длины зазора к глубине залегания должно
быть как можно меньше а минимальная
длина зазора (в структуре с неперекрываю-
щимися электродами) зависит от возмож-
ностей фотолитографии. Указанные причи
ны ограничивают толщину активного слоя
снизу (сверху значение а ограничено мак-
симальными рабочими напряжениями, до-
пустимыми в ПЗС-регистре).
Рассмотрим возможные способы преодо-
ления сложившегося противоречия. Первый
и наиболее очевидный способ состоит в том,
что ПТШ в схемах обрамления изготав-
ливаются в толстом эпитаксиальном слое
одновременно с формированием ПЗС-ре-
гистра Начиная с 1979 г сообщалось об
экспериментальных образцах GaAs ПЗС [8,
13, 18, 19, 31], в которых один из обслужи-
вающих компонентов, а конкретно усилитель
считывания, именно таким образом интег-
рировался на одном кристалле с ПЗС-ре-
гистром Преимущества создания ПЗС-ре-
гистра и схем обрамления в едином техно-
логическом цикле очевидны при этом меза-
изоляция, осуществлявшаяся на глубину
1...2 мкм [9, 10, 18], не мешала выпол-
нению разводки. Интегральный усилитель
считывания работал на частотах до 100 МГц,
но на частоте 1 ГГц транзистор сброса,
подключаемый к выходу для разряда выход-
ных емкостей перед приходом сигнального
пакета (транзистор VT3 на рис. 1), имел
уже недостаточно высокое быстродействие,
и его пришлось заменять резистором
4 кОм [12] Однако в [12, 13], где сооб
щается о ПЗС с наиболее высоким быстро-
действием, нет сведений о частотных грани-
цах собственно усилителя считывания, обра-
зованного двумя ПТШ.
Остановимся теперь на недостатках рас-
сматриваемого способа интеграции. Увели-
чение толщины активного слоя с одновре-
менным уменьшением А;1 по сравнению с ти-
пичными для ПТШ значениями (а=0,2 мкм,
Мд=10|7см 3) снизит крутизну транзистора
и его частотные пределы. Далее, в случае
применения толстых активных слоев (а=
= 1 2 мкм) уже при длинах затворов
ПТШ 1...2 мкм, достижимых с помощью
контактной фотолитографии, длина и тол-
щина канала соизмеримы, что заставляет
ожидать короткоканальных эффектов ПТШ.
Эти эффекты выражаются в повышении по-
рогового напряжения и в снижении крутиз
ны ПТШ [45], что также ухудшает частот-
ные свойства ПТШ
Помимо чисто количественного отклоне-
ния порогового напряжения и крутизны от
их значений в длинноканальных транзисто-
рах возможно изменение типа процесса,
протекающего в транзисторе с толстым ак-
тивным слоем В GaAs ПТШ может реали-
зовываться один из трех режимов: обычный
(«пентодный») с монотонно возрастающими
вольт-амперными характеристиками, режим
статического домена Ганна, режим пролет-
ного домена Ганна. Как было показано
в [46], переход транзистора в один из этих
режимов зависит от концентрации легирую-
щей примеси, толщины активного слоя, длин
затвора и зазора «затвор — сток», а также
от величин приложенных смещений. В [47]
подобные условия сформулированы в более
удобном виде — в терминах электрических
напряжений Указанные режимы работы
ПТШ прослеживались как на машинных
моделях, так и экспериментально [48]
Тактовый генератор всех известных GaAs
ПЗС выполнялся в виде внешнего устрой
77
ства, но в [13] сообщается о перспекти-
вах создания тактового генератора на осно-
ве схем типа буферной полевой логики,
широко применяемых как в логических, так
и в СВЧ аналоговых GaAs ИС с нормально
открытыми транзисторами. Такой тактовый
генератор будет впоследствии изготавли-
ваться с ПЗС регистром в единой гибрид-
ной ИС.
Альтернативой построению гибридной
ПЗС ИС служит создание всех необходи-
мых устройств на одном кристалле по удли
ценному маршруту, сначала в толстом эпи-
таксиальном слое (на/-подложке) образует-
ся ПЗС-регистр, изоляция которого осу-
ществляется меза-травлением, а затем ме-
тодом ионной имплантации в /-подложке,
открывшейся после меза травления, изго-
тавливаются схемы обрамления [19]. В ли
тературе нет сообщений о практической
реализации данной идеи.
Иной способ достижения совместимости
ПЗС-регистра со схемами обрамления пред-
полагает изготовление всех устройств в тон-
ком активном слое в едином технологиче-
ском цикле. Применение тонкого активного
слоя открывает возможности использования
ионной имплантации и создания планарных
ПЗС ИС Вместе с тем если устройства,
из которых могут быть образованы схемы
обрамления хорошо разработаны в области
СВЧ ИС, то особенности функционирования
ПЗС регистра в этих условиях неочевидны.
Результаты, касающиеся работы ПЗС ре-
гистров в тонких слоях, освещались в
[2, 27, 30, 49, 50]
В [49] рассмотрен трехфазный ПЗС на
16 разрядов, изготовленный по технологии
ионного легирования (имплантация серы
в полуизолирующий GaAs с энергией
100 кэВ и дозой 1012 см 2) с напряже-
нием отсечки активного слоя 2,5 В
(а«0,2 мкм) и зазором 2 мкм. Измерен-
ная неэффективность переноса заряда
в диапазоне низких частот (0,1... 10 МГц)
составила 10 2. Сравнительно высокая не-
эффективность связывается в [49] с боль
шим зазором, на порядок превышающим
толщину активного слоя, но согласно ре-
зультатам двумерного машинного моделиро-
вания GaAs ПЗС-регистра с толщиной ак-
тивного слоя 0,2. 0,5 мкм (доза импланта
ции (1.. 1,5)- 1012 см ) варьирование меж-
затворного зазора в пределах 0,15 0,5 мкм
не влияет на неэффективность переноса
[2]. Действительно, уменьшение зазора до
0,3 мкм [26], а затем и до нуля в конструк
ции с резистивным затвором [30] остави-
ло неэффективность переноса на прежнем
уровне 10 В дополнение к потерям
заряда в зазоре в [28] предложен еще одни
механизм потерь захват информацион-
78
кого заряда ловушками на границе «актив
ный слой — подложка». Однако и этот
механизм может оказаться неисчерпываю-
щим, поскольку в [30] испытывались при-
боры как изготовленные с помощью им-
плантации, так и эпитаксиальные. Учитывая
значительный темновой ток в GaAs ПЗС
с барьерами Шотки (20...40 нА/см2 [33]),
можно предполагать и другие механизмы по-
терь заряда, например за счет тока утечки
через затвор и рекомбинации в канале. В от-
личие от гетеропереходных ПЗС (см. и. 2.1)
изучение компонентов темнового тока для
GaAs ПЗС-структур с сильнолегированным
тонким активным слоем не проводилось.
Особенность GaAs ПЗС-регистров с тон-
ким сильнолегированным активным слоем
состоит в ослабленном проникновении
краевого поля под затвор, что ограничи-
вает их предельно достижимое быстродей-
ствие. Двумерное моделирование GaAs
ПЗС со скрытым каналом и длиной затво-
ра 5 мкм, не учитывающее захвата на ло-
вушки и игнорирующее механизмы генера-
ции- рекомбинации, показало ухудшение не-
эффективности переноса на 4 порядка
(с 4-10 6 до 5-10 2) при переходе от
эпитаксиального прибора с толстым слабо-
легированным активным слоем (а=2 мкм,
ЛД=2-1016 см 3) к ионно-легироваиному
ПЗС (а=0,2...0,5 мкм доза 1012 см 2)
за счет отставания части сигнального заря-
да от основного пакета [2]. Предельная
частота тактирования, полученная для GaAs
ПЗС с тонким сильнолегированным актив-
ным слоем и длиной затвора 5 мкм, состав-
ляет 100 МГц [49] и иа порядок уступает
частоте высокоскоростных GaAs ПЗС-ре
гистров [12, 13] Правда, в [50] сообщается
о 32 разрядных четырехфазных ПЗС-ре-
гистрах с тонким эпитаксиальным актив
ным слоем, имеющем диапазон тактовых
частот 1. 500 МГн при длине затворов
приблизительно 4 .8 мкм Однако в [50] кон-
кретно не указаны толщина активного слоя
и концентрация легирующей примеси, а так
же нет сведений о величинах потерь сигналь-
ного заряда на каких либо частотах
Одна из возможностей интеграции ПЗС
регистра с устройствами обрамления свя-
зана с изготовлением всех устройств на
одном кристалле с применением НЕМТ
структур. Однако работы в этом направле
нии еще предстоят.
ЗАКЛЮЧЕНИЕ
Анализ зарубежных работ, опубликован-
ных в открытой печати позволяет сделать
следующие выводы о современном состоя-
нии GaAs ПЗС.
В первых лабораторных образцах GaAs
ПЗС-регистров проявились высокоскорост
ные свойства этих приборов- предельно вы
сокая тактовая частота, указанная для
четырехфазного ПЗС на 64 разряда, пре-
вышает 1 ГГц (12, 13].
Апробированы разные варианты кон-
структивного оформления GaAs ПЗС —
с толстым [6—19, 22, 25, 27—29, 31, 32]
или тонким [27, 30, 49, 50] активным слоем,
с затворами Шотки, размешенными на од-
ном уровне |6—19], с перекрывающимися
[22 25], ступенчатыми [4 26—29 31, 32]
или резистивными (30] затворами, с изоля-
цией .меза-травлением [6—19, 26, 33, 49],
барьером Шотки [22, 23] или протонной
имплантацией (31, 33, 36, 38], на подложке
i-типа (5—19, 25, 30—32, 49, 50], р-типа
[22, 33] или на стеклянной подложке [35].
Наиболее высокие характеристики достиг
нуты в конструкции ПЗС-регистра, созда-
ваемой в толстом эпитаксиальном слое
(1...2 мкм) с концентрацией донорной
примеси 5-101з...10' см 3, с изоляцией,
осуществляемой меза-травлением, с затво-
рами Шотки, размещенными на одном
уровне. Подложка может быть i-типа, если
требуется высокое быстродействие, и р-типа,
если желательна устойчивость к внешним
излучениям В ПЗС регистрах такой кон-
струкции обеспечиваются высокая эффек-
тивность переноса, наибольшее быстродей-
ствие, лучшая радиационная стойкость, и в
целом они лучше других подготовлены к
началу серийного производства для приме
нения в высокоскоростных системах обра-
ботки сигналов [12, 13, 17—19, 22].
Доказана совместимость GaAs ПЗС
с системами интегральной оптики на при-
мере пространственного модулятора света,
использующего эффект Келдыша — Франца
в ПЗС-регистре [31, 32]
Плотность темнового тока в ПЗС с гетеро-
переходами AlGaAs/GaAs на порядок мень-
ше чем в Si ПЗС, предназначенных для
приемников изображения Темновые токи
в ПЗС с двойными гетеропереходами на
основе GaAs будут еще ниже. Приемники
изображения на основе GaAs ПЗС работо
способны при повышенных температурах
(до 55 °C). Можно ожидать развития гете-
ропереходных ПЗС с целью дальнейшего
снижения их темновых токов и расширения
рабочего диапазона температур [19, 33,
36, 39].
После получения действующих образцов
ПЗС-регистров внимание разработчиков
уделяется достижению интеграции ПЗС-ре-
гистра и схем обрамления на одном кристал
ле Эту задачу можно решить путем выпол
нения обоих типов устройств как в толстом
слаболегированном (а—1..2 мкм, АД=5Х
X 10 101Ь см’ ’), так и в тонком сильно-
легированном (а=0 2 мкм, Ад=1017 см 3)
активном слое, причем в каждом из направ-
лений возникают свои проблемы.
В случае применения толстого слаболе-
гированного эпитаксиального слоя может
возникнуть необходимость снижения по-
верхностных токов утечки в ПЗС-регистре
с высокими рабочими напряжениями [31].
В элементах схем обрамления следует об-
ратить внимание на возможные проявления
эффекта короткого канала и эффекта Ганна
В частности могут потребоваться меры
по подавлению нежелательных самопроиз-
вольных ганновских осцилляций в ПТШ
[46—48].
В случае использования тонкого сильно-
легированного активного слоя — эпитакси-
ального или имплантированного — необ-
ходим обширный комплекс работ по улуч-
шению эффективности переноса и повыше-
ния быстродействия ПЗС регистров за счет
применения бездефектной подложки, совер-
шенных границ раздела, субмикропных раз-
меров зазоров, в результате чего могут быть
получены GaAs ПЗС, по быстродействию
почти не уступающие высокоскоростным
ПЗС с толстым слаболегнрованным актив-
ным слоем [50]. Это направление раз-
вития перспективнее для построения систем
высокой степени интеграции вследствие
меньших геометрических размеров ПЗС и
ПТШ, меньших рабочих напряжений (менее
3 В) [26 30, 49] и возможностью введения
протонной изоляции для получения планар-
ных структур [38]. Созданию БИС на GaAs
ПЗС с тонким сильнолегированным актив
ным слоем будет способствовать также ис
пользование результатов, достигнутых в об-
ласти аналоговых GaAs СВЧ ИС, для пост
роения схем обрам пения.
Новым в технике ПЗС является перенос
заряда с помощью двумерного электронного
газа в гетероструктурах, где имеет место
высокая подвижность электронов. Работы
в данном направлении обеспечат повышение
быстродействия ПЗС-регистра и его интег-
рацию со схемами обрамления Однако раз-
вития этих работ следует ожидать в более
отдаленной перспективе, по мере изучения
особенностей переноса зарядовых пакетов в
НЕМТ-структурах [41—43].
СПИСОК ЛИТЕРАТУРЫ
1 Hartnagel Н. L., Hutchinson Т J.— АЕ(
1975, v 29, N 6.
2 Sodini D е a Physica, 1985, v ВС-129,
N 1 3.
3 Шурмейер, Белт, Юнг, Блезингейм
ТИИЭР, 1972, N 12
79
4. Hughes A J , Eccleston W, Stu-
art R. A.— In: Proc. Int. Conf. Tech, and
Appl. of Charge Coupled Devices, Edin
burgh, 1974 25—27/IX.
5. Kellner W Bierhenke H Kniep
kamp H — In- IEDM Tech. Dig Was-
hington, D. C„ 1977, 5- 7/XII.
6. Пат. 4285000 (США), МКИ H 01 L 29/78.
7 Deyhimy 1. e. a.— In- IEDM Tech Dig.
Washington, D. C., 1978, 4—6/XII.
8. Harris J S Eden R C„ Ander-
son R. J.— IEEE Trans., 1979, v. ED-26,
N 11
9. Deyhimy I. e. a. Appl. Phys. Lett., 1980.
v. 36, N 2.
10 Deyhimy 1., Anderson R J., Lane S.—
In: EASCON 8f/480 Rec., Arlington, Va,
1980.
1) Deyhimy I. e. a.-— In: IEDM Tech. Dig.,
Washington, D. C., 1980, 8 10/XII.
12. Deyhimy I Hill W A , Anderson R J —
IEEE Electron Dev. Lett., 1981, v. EDL-2,
N 3.
13. Cohen M. J.— In: IEDM Tech. Dig.,
Washington, D. C., 1981, 7—9/XII
14. Eden R C., Deyhimy 1 Proc Soc
Photo-Opt Instrum. Eng , 1979, v. 214.
15. Eden R. C., Deyhimy I.— Proc Soc.
Photo-Opt. Instrum. Eng., 1979, v 180.
16. Eden R C , Deyhimy I.— Opt Eng., 1981,
v 20, N 6.
17. Deyhimy I., Harris J S., Edwall D D —
Proc. Inst .Phys. Conf. Ser , 1978, N 45.
18. Deyhimy I e a.— I EE Proc 1, 1980,
v 127 N 5
19. Deyhimy 1., Eden R. C., Harris J. S —
IEEE Trans., 1980, v. ED-27, N 6
20 Громов Д В., Петров Г В, Елен-
ский В Г.— Зарубежная радиоэлектро-
ника, 1980, № 11.
21 SrourJ R Hartmann R А , Othmer S —
IEEE Trans., 1980, v. NS-27, N 6
22 Clark M D e. a IEEE Trans., 1980,
v ED-27, XI 6
23. Houng Y. M., Pearson C. L.— J Appl
Phys., 1978, v 49, N 6
24. Castle J G Armendariz M G.,
Smith D R — IEEE Trans., 1984, v
NS 31, N 6
25. Nichols К. B., Burke В. E.— IEEE
Electron Dev Lett , 1985, v TDL 6, N 5
26 Kellner W„ Ablassmeier U., Kniep-
kamp H.— IEEE Trans., 1980, v. ED-27,
N 6
27. Hayes A. J., Davies J. T., Eccleston W.—
1EF Proc.— 1. 1985, v. 132, N 1
28 Hayes A J Eccleston W — Physica,
1985, v. BC 129, N 1—3.
29 Beedie M — Electron. Design, 1985, v. 33,
N 24.
30. Higgins J A e. a.— In: Proc. GaAs
1C Symp., New Orleans, La, 1982,
9—И/XI.
31. Burke В. E. e a Ibid.
32. Kingston R. H. e. a. Appl Phys. Lett.,
1982, v. 41, N 5.
33. Liu Y. Z. e. a. In: IEDM Tech Dig
Washington. D. C„ 1979, 10—12/XII.
34 Liu Y Z. e. a. Appl. Phys. Lett., 1982,
v. 40, N 11.
35 Liu Y. Z. e. a Appl. Phys. Lett.,
1980, v. 37, N 9
36 Milano R. A. e a.— IEEE Trans., 1982,
v. ED-29, N 8.
37. Thom R. D. e a.— IEEE Trans., 1980,
v ED-27, N 1.
38. Liu Y. Z. e. a. Electron. Lett., 1980,
v. 16, N 9.
39 Liu Y. Z. e. a In IEDM Tech Dig ,
Washington, D C, 1981, 7—9/XII.
40. Milano R A., Cohen M J., Miller D. L.—
IEEE Electron Dev Lett 1982, v. EDL-3,
N 8
41. Liu Y Z.— Appl. Phys. Lett., 1982, v 41,
N 9.
42 Заявка 60 57669 (Яп.). МКИ H 01 L
29/76
43. Пат. 4550331 (США). МКИ Н01 L 29/78,
Н 01 L 29/56
44 McKenna J., Schryer N L.— BSTJ, 1972,
v. 51, N 12.
45. Awano Y., Tomizawa K., Hashizume N —
IEEE Trans , 1984, v. ED-31 N 4
46. Yamaguchi К, Asai S., Kodera H
IEEE Trans, 1976, v ED-23, N 12.
47. Fjeldly T A, Johannensen J. S.—
Electron. Lett, 1983, v. 19, N 17
48. Grubin H J., Ferry D. K-, Gleason K- R.—
Solid St Electron, 1980 v 23, N 2
49 Ablassmeier U e. a. IEEE Trans , 1980
v. ED-27, N 6.
50 Cresswell J,, Carvahlo I., Le Nob-
le M. IEEE Trans., 1986, v. NS 33, N 1,
80
УДК 621.372.061
КРЕМНИЕВЫЕ КОМПИЛЯТОРЫ
Д. т. н. Казенное Г. Г., к. т. н. Михов В. М., к. т. н. Соколов А. Г.
ВВЕДЕНИЕ
Анализ современного состояния техники
позволяет выявить следующие устойчивые
тенденции [1]:
время, затраченное на создание образцов
новых изделий от зарождения идеи до
серийного производства, сокращается в
два раза каждые 2—5 лет;
число вновь разрабатываемых изделий
удваивается каждые 15 лет;
сложность изделий по числу используе-
мых деталей, узлов, агрегатов удваивается
каждые 10 лет (в отдельных областях
техники, например в микроэлектронике,
эти показатели значительно выше);’
объем научно-технической информации,
перерабатываемой при создании новых
образцов техники, удваивается каждые во-
семь лет
Эти тенденции имели место до послед-
него времени, и возникающие при этом
задачи решались в основном за счет по-
стоянного увеличения численности инже-
нерно-технического персонала и лишь ча-
стично за счет роста производительно-
сти труда проектировщиков. Отметим, что
за последние сто лет производительность
труда в производстве возросла в среднем
на 1000 %, а в проектировании лишь на
20 %. Внедрение средств вычислительной
техники в практику проектирования на
системной основе, получившее название
систем автоматизированного проектирова-
ния (САПР), позволяет устранить это
противоречие, В принципе же примене-
ние ЭВМ должно охватывать все стадии
создания изделий новой техники от
зарождения замысла до изготовления
и испытания опытного образца изделия
Можно выделить пять типов крупных
систем: автоматизированные системы для
научных исследований (АСНИ), САПР
автоматизированные системы управления
производством (АСУП) и технологическими
процессами(АСУТП) различных уровней
Для достижения максимальной эффектив-
ности все эти системы должны быть
взаимосвязаны и согласованы по входной
и выходной информации, организации
ее обработки, мощности вычислительных
средств и т. д. В настоящее время
ведутся работы как по интеграции этих
4 Заруб, радиоэл-ка № 7
систем, так и по совершенствованию
каждой из них. Безусловно, наибольшие
успехи достигнуты за последние два-три
десятилетия в области создания систем ав-
томатизированного проектирования ИС,
БИС и СБИС.
Момент появления ИС можно считать
и моментом перехода от классических
аналитических методов расчета электрон-
ных схем к методам расчета повышен
ной эффективности, т. е. к машинным
методам. С позиций сегодняшних достиже-
ний можно заметить, что этапы развития
ИС соответствуют этапам развития ме-
тодов проектирования [2]. Если на ранних
стадиях автоматизации процесса проекти
рования ЭВМ использовалась только как
ускоритель аналитических расчетов, то с се-
редины 60-х годов наметилась тенденция
создания программного обеспечения с при-
влечением численных математических мето-
дов, работающего в различных САПР.
Причем для этих САПР (они продолжают
развиваться и до настоящего времени)
характерна одна общая черта, а именно
они сохраняют структуру отдельных про-
блемно ориентированных программных мо-
дулей Подобное явление обусловливалось
тем, что САПР состояли из различных
проблемно ориентированных программных
модулей (ПРОПМ), созданных разными
разработчиками из многих организаций.
Для эффективного решения широкого
спектра задач проектирования ИС данные
модули объединялись в интегрированные
САПР (ИНСАПР) со структурой, пред-
ставленной на рис. 1. (Здесь ИГС —
интерактивные графические системы.) В
этом случае интегрирование шло как по
числу решаемых проблем, так и по числу
и возможностям подключения ПРОПМ.
Такие интегрированные САПР необходимы
для создания и исследования новых
системно-технологических решений на пред
приятиях-изготовителях ИС различного на-
значения. Они же интегрируют опыт
специалистов разработчиков ПРОПМ за
многие годы. Естественно, реализация та-
ких интегрированных САПР требует хорошо
развитых технических средств.
Появление заказных и полузаказных БИС
и СБИС послужило катализатором созда-
ния иных САПР систем сквозного
81
Рис. 1 Этапы прохождения проекта СБИС в интегрированной САПР КД — конструкторская
документация
автоматизированнного проектирования
(CCAIIP). Характерными особенностями
данной CCAIIP является единый язык
описания объекта проектирования высокого
уровня, единый язык описания заданий и
конвеерная обработка информации. Они мо-
гут быть как узко проблемно-ориентиро
ванными (при этом на разработку CCAIIP
затрачивается относительно малое время и
обеспечиваются средние требования к
техническим средствам), так и достаточно
универсальными (при значительных вре-
менных за1ратах на разработку обеспе
чиваются и очень высокие требования к
техническим средствам). Наибольшее рас-
пространение такие САПР могут найти
на предприятиях-потребителях заказных
и полузаказных ЬИС и СБИС. Рассмот-
рим такие CCAIIP подробнее. Каждый раз-
работчик хочет обладать не системой
автоматизированною проектирования, а си-
стемой автоматического проектирования
(САВПР) или кремниевым (арсенид-гал-
лиевым и т. д.) синтезатором (КС),
когда на вход САВПР подается ТЗ (тех
ническое задание) (с использованием про-
блемно ориентированного языка очень вы
сокого уровня) и на выходе выдается
конструкторская документация на изго-
товление СБИС. Но создание таких
САВПР является целью ближайшего буду
щего. В настоящее время предприни-
маются попытки создания САВПР, вклю-
чающих различные этапы проектирования
СБИС. Решение поставленных задач осу-
ществляется с помощью следующих САПР.
системы, в которых результат преобра-
зования описания проектируемого устрой
ства на СБИС с уровня межрегистро-
вых передач на логический уровень зависит
от избранной методологии разработки;
системы, в которых для получения опти-
мального решения производится глобальное
исследование пространства проектных ре-
шений;
интерактивные средства проектирования
на основе исследования локального про-
странства проектных решений;
синтезаторы программируемых логиче-
ских матриц (на основе базовой техно-
логии) ;
кремниевые компиляторы,
системы моделирования процессов твор-
ческой деятельности человека на основе
искусственного интеллекта
Из множества новых подходов к проек-
тированию СБИС, пожалуй, наибольшее
внимание привлекло кремниевое компили
рование [2], основная цель которого по-
лучение работоспособных СБИС в предель
но сжатые сроки.
82
1. КРЕМНИЕВАЯ КОМПИЛЯЦИЯ
НОВАЯ МЕТОДОЛОГИЯ АВТОМАТИ
ЧЕСКОГО ПРОЕКТИРОВАНИЯ СБИС
Кремниевая компиляция (кремниевое
компилирование) — это новая методоло-
гия полностью автоматического проектиро-
вания, которая позволяет проектировщику
идти от представления проектируемого
объекта на уровне архитектуры до при-
борного уровня [3].
Появление термина «кремниевый компи-
лятор» объясняется некоторым сходством
процесса проектирования СБИС и разра-
ботки программного обеспечения. В [3]
показано много общего между компиля-
торами программного обеспечения и крем-
ниевыми компиляторами.
Например, проблемы лексического анали-
за и грамматического разбора для этих
компиляторов идентичны. Некоторые язы-
ки кремниевой компиляции требуют спе-
циальных алгоритмов расширения, которые
подобны макрорасширению в программных
компиляторах. Применение компиляторов
позволяет пользователю абстрагироваться
от представления объекта на детальном
уровне. (Для программных компиляторов —
это характеристики программного обеспе-
чения, а для кремниевых компиляторов
технологические параметры и ограниче
ния ) Кремниевый компилятор позволяет
пользователю применять нестандартные
решения (например, фрагменты топологии,
разработанные вручную) подобно тому,
как программный компилятор позволяет
пользователю объединять воедино отдель-
но оттранслированные программные мо-
дули
Многие методы разработки программно
го обеспечения и инструментарий, исполь-
зуемый для написания программного ком-
пилятора, могут быть использованы для
кремниевого компилятора.
Языки кремниевых компиляторов по своим
основным признакам подобны современным
языкам программирования, таким, как Си
и Modula-2 [4, 5] С помощью этих
языков программист может специфициро-
вать структуру данных и алгоритмов,
а также распределить физические ресур-
сы (например, память ЭВМ) По анало-
гии при использовании кремниевого ком-
пилятора пользователь на входном языке
задает параметры СБИС и площадь
кристалла
Интересно отметить, что кремниевые
компиляторы подобны специальным про
граммам автоматического синтеза приклад-
ного программного обеспечения из более
высокого уровня спецификации. Такие про-
граммы, называемые метакомпиляторами,
оптимизируют класс алгоритмов и струк-
туру данных для более эффективного
программирования В настоящее время
метакомпиляторы применяются в узких
областях и еще во многом рассчитаны
на взаимодействие с пользователем.
Важной общей чертой процессов компи-
ляции является способ,который применяет
пользователь для управления этими про
цессами На заре появления компиляторов
языка Фортран допускалась модификация
скомпилированного кода средствами редак
тора. Аналогично редактор топологии
может быть использован в кремниевом
компиляторе, чтобы получить на выходе
топологию с требуемыми параметрами
Входные языки кремниевого компилятора
должны позволять с самого начала вво
дить систему ограничений (динамические
параметры СБИС, потребляемую мощность,
тепловыделение и т. д.), что позволяет
исключить необходимость вмешательства
человека, а кремниевый компилятор в
процессе компиляции обязан строго сле-
довать этим ограничениям Также имеет
большое значение относительная простота
модификации или изменений проекта СБИС
Так как языки кремниевых компиляторов
описывают проект СБИС на высоком
уровне абстрагирования, то на таком языке
провести модификацию значительно легче.
Основное различие между кремниевым
компилятором и программным составляет
сам объект компиляции, который в первом
случае значительно сложнее Чтобы обес-
печить адекватность представления объекта
проектирования на любом уровне абстрак
ции, кремниевый компилятор должен сохра-
нять взаимные связи между различными
уровнями, например между параметрами
СБИС и площадью кристалла, что не
требуется для программного компилятора.
Более того, машинный код, получаемый
па выходе программного компилятора, мо-
жет быть аттестован непосредственно
при выполнении программы, а в случае
СБИС необходимо проводить моделирова
пие на различных уровнях представления
(функциональном, логическом, электриче-
ском).
Многие аспекты процесса проектирования
СБИС включают как физические, так и ло-
гические ограничения и доопределения. На
пример, рекомендация программного обес-
печения осуществляется только по функцио-
нальным признакам. В случае СБИС при
этом необходимо учитывать потребляемую
мощность, надежность, динамические (вре-
менные) параметры и т. д.
Требования к тестированию также раз-
личны Результат работы программного
компилятора - машинный код, который
83
4*
является окончательным продуктом, а ре-
зультат работы кремниевого компилятора —
описание слоев топологии (информация для
изготовления фотошаблонов) и поэтому
необходим еще один этап (производство),
чтобы проект стал изделием Как след
ствие этого, могут быть две основные
причины нарушения правильною функцио
нирования СБИС: ошибки проектирования
и ошибки изготовления (технологические
ошибки) Последние не имеют аналога в
программном компиляторе. Поэтому каж-
дый кристалл СБИС (или необходимая вы-
борка из партии) должен контролировать-
ся по статическим и динамическим па-
раметрам, а в кремниевом компиляторе
необходимо ввести средства многоуровне
вого моделирования, диагностики неисправ-
ностей и генерации тестов.
Необходимо отметить еще одну важную
особенность кремниевого компилятора, а
именно, он работает по принципу: «Де-
лать сразу хорошо», в отличие от суще-
ствующих САПР СБИС, работающих
по принципу «Делать и проверять» (когда
по готовой топологии происходит восста-
новление электрической схемы реализуемой
системы)
Основой любого кремниевого компиля-
тора служат два языка
исходный язык — это язык, па котором
разработчик описывает поведение проек-
тируемой системы (сообщение),
язык описания возможностей кремниевой
технологии, используемый для задания
сложных двумерных многослойных фигур
(топологии). Работа с данными языками
возможна только при наличии очень раз-
витого банка данных, в котором содер-
жатся сведения о логических, схемотех-
нических и топологических решениях
Качество проекта созданного с помощью
кремниевою компилятора, характеризует-
ся следующими основными показателями:
степенью сложности описания процесса
поведения системы (сообщения) с помощью
входного языка;
используемой площадью на кристалле и
тактовой частотой готовой системы на
кристалле.
Как правило, кремниевый компилятор
содержит, как и любая САПР СБИС,
следующие составляющие части:
язык описания объектов проектирования;
транслятор с языков описания объектов
проектирования,
блоки моделирования системы на разных
уровнях представления схемы.
Иначе говоря, кремниевый компилятор
представляет собой систему, с помощью
которой можно разработать топологию
84
кристалла, на основе сравнительно не-
большого объема исходных данных.
Конструкторские задачи в данной системе
упрощаются благодаря применению новой
методологии проектирования топологии ИС.
Основным компонентом системы является
ячейка (блок), которая может содержать
простейшие геометрические элементы и
ссылки на другие ячейки. Простейшие ячей-
ки разрабатываются с помощью инте-
рактивных средств проектирования и зано-
сятся в библиотеку По сравнению с изве
стпым методом стандартных решений ячей-
ки, используемые в данной системе,
представляют собой более обобщенные
процедурные элементы. Каждая такая ячей
ка, по сути дела, является программой,
которая выбирает соответствующий ей эле-
мент топологии, трансформирует его,
вычисляет потребляемую мощность и т. д.
Блоки соединяются друг с другом с по
мощью выводов, которые представляют
собой конкретные площадки в ячейках.
Внутренние детали ячеек, а также общее
расположение ячеек остаются неопределен-
ными вплоть до завершающих этапов
разработки, что обеспечивает максималь-
ную гибкость. Информация, задаваемая
пользователем, включает в себя форматы
микроинструкций, длину слова, разрядность
данных, спецификацию шин передачи дан-
ных, а также перечень элементов, со-
держащихся в операционной части. Крем
ниевый компилятор сначала синтезирует
топологию операционной части, состоящей
из иерархически организованного набора
ячеек одинаковой размерности, а также
необходимых шин передачи данных. Затем
компилятор генерирует блок управления
СБИС. Для более подробного представле
ния работы и структуры кремниевого ком
пилятора разберем возможности конкрет
ного кремниевого компилятора
Методология проектирования СБИС со-
держит четыре основные этапа:
1 . Этап описания поведения будущего
объекта проектирования:
введение промежуточных уровней ин-
терпретации на алгоритмическом подуровне
(микропрограммы);
преобразования алгоритмов путем пред-
ставления сложных операций простыми
(например, умножение заменяется последо-
вательностью сложения и сдвига), транс-
ляции инструкций в заданный формат,
соответствующий стандартной организации
операционной части;
извлечение спецификации операционной
части и блока управления из исходного
описания поведения проектируемой схемы
2 Этап проектирования операционной
части, который включает в себя генера-
цию топологии операционной части из
ее спецификации. Операционная часть имеет
побитовую организацию, ее архитектура и
принципиальная электрическая схема стан-
дартизированы, что позволяет осуществить
проектирование с помощью простой сборки
и заранее рассчитанных ячеек
3 Этан проектирования блока управле-
ния, включающий выбор спецификации
блока управления и генерирование содер-
жания регулярных частей из полученной
спецификации.
4 Этап проектирования интерфейсных
блоков.
Для обеспечения работоспособности про
екта генераторы операционной части и
блока управления выдают всю необхо-
димую информацию об их работе на
электрическом и логическом уровнях.
Одна из возможных структур кремниевого
компилятора, приведенная на рис. 2,
включает следующие компоненты:
Язык описания поведения схемы необхо-
дим для однозначного описания поведения
проектируемой схемы и ее функциональ-
ной организации (структуры) Структура
такого языка основана на необходимо-
сти однозначного соответствия описания
компонентов СБИС. Данная особенность
является ключевой при однозначном опи-
сании любого устройства.
Экстрактор является инструментом полу-
чения спецификации структуры операцион-
ной части и блока управления проек-
тируемой схемы из описания ее поведе-
ния. Данный экстрактор собирает все
инструкции операций и генерирует струк-
туру блока управления, образуя форматы
отдельных операций.
Генератор операционной части начинает
работу с последовательного рассмотре-
ния каждого формата операций. Он гене-
рирует операционную часть в виде относи-
тельного расположения множества блоков,
взятых из библиотеки, т. е. синтезирует
топологию модуля операционной части,обра
батывающего один бит информации
Генератор блока управления состоит из
следующих структурных единиц.
блок селекции экспертная про-
грамма, созданная с привлечением искус-
ственного интеллекта определяющая стра-
тегию выбора организации блока управле
ния из накопленных ранее решений,
преобразователь Мура Ми
лея — программа, обеспечивающая баланс
в принятии важных решений па уровне
последовательностных автоматов (подход
Мура) и на уровне генерации опера-
ций (подход Милея);
генератор регулярных частей
предназначен для генерации содержания
регулярных компонентов (память ПЛМ)
в соответствии с выбранной организацией
блока управления;
оптимизатор ПЛМ генерирует и оп-
тимизирует ПЛМ, специфицированную пре-
дыдущими программами.
Блок планирования топологии оцени-
вает на каждом шаге различные варианты
плана топологии статистическими мето
дами.
Сборщик топологии осуществляет син-
тез топологии по заданной спецификации.
С помощью этого кремниевого компилято-
ра можно проектировать микропроцессоры,
предпроцессоры, контроллеры различного
назначения.
Рис. 2. Структурная схема кремниевою компилятора. ПЛМ программируемая логическая
матрица
85
2 КЛАССИФИКАЦИЯ И ПОДХОДЫ
К ПОСТРОЕНИЮ КРЕМНИЕВЫХ КОМ-
ПИЛЯТОРОВ
Как было указано выше, исходной ин-
формацией для работы кремниевого ком-
пилятора является описание задания проек-
тирования на специальном входном язы-
ке (язык кремниевой компиляции)
Согласно [2] языки кремниевой компи-
ляции можно разделить на два основных
класса: структурный и функциональный.
При описании на структурном языке
схема представляется в виде спецификации
элементов подсхем и межсоединений. Мно-
гие структурные языки позволяют вводить
дополнительную информацию, например
ограничения на взаимное положение струк-
турных элементов.
К языкам такого класса относятся:
Model [5], FP |6J, Zevs [7] и др. Струк-
турное описание может быть выполнено
па различном уровне: вентильном, функцио-
нальных элементов или еще более высоком.
Все это определяется сложностью пред-
ставления структурных примитивов. Для то-
го чтобы структурное описание стало
атрибутом языка кремниевой компиля-
ции, оно должно обладать достаточной уни-
версальностью, возможностью задания до-
полнительной информации и параметриче-
ской настройки.
При описании на функциональном уровне
схема представлена в виде специфика-
ций входных и выходных сигналов, при
этом структура схемы не определена.
Однако некоторые функциональные язы-
ки, такие, как Macpitts [8] и Silc [9|,
обладают определенной структурной семан-
тикой, так как само функциональное
представление имеет предопределенные
структуры. В [4] функциональные языки,
имеющие предопределенную структурную
семантику, названы архитектурными языка-
ми. Функциональные языки без таких
атрибутов называются языками поведен-
ческого описания. Эти языки позволяют
разработчику работать на более высоком
уровне представления объекта, тем самым
упрощая процедуру описания входных за
Дании на проектирование Кроме этого,
функциональные языки могут различаться
по отношению к объекту проектирования
(например, язык описания шин передачи
данных [10, И]). Современные языки
программирования высокого уровня, напри-
мер Ada, также можно считать языками
кремниевой компиляции [12].
3. КРЕМНИЕВАЯ КОМПИЛЯЦИЯ НА
ОСНОВЕ СТРУКТУРНОГО ПОДХОДА
При этом подходе согласно принципам
иерархического представления схема они
сывается в виде спецификации элементов
подсхем и списка межсоединений. Струк-
тура, специфицированная разработчиком,
является жестким ограничением, в рамках
которою вынужден работать кремниевый
компилятор, т. е. в процессе компиляции
не исстедуются альтернативные решения,
обладающие такими же функциональными
возможностями. Структурные входные язы-
ки позволяют задавать некоторые геомет-
рические образы фрагментов будущей
топологии. Например, язык Zevs позволяет
разработчику задать ограничения на взаим
ное расположение элементов подсхем (хотя
это и не является обязательным). Эти
ограничения будут работать как «под-
сказка» в процессе выполнения процеду-
ры размещения. Для получения оптималь-
ных размеров и временных параметров
в [4[ было проведено исследование типов
воздействий на процесс кремниевой компи-
ляции (под оптимальными подразумева-
лись характеристики, получаемые при авто-
матизированном проектировании).
Разработчик при работе со структурным
кремниевым компилятором может использо-
вать обратную связь через графические
средства с целью изменения (редактиро-
вания) плана кристалла, полученного ком-
пилятором Если при этом разработчик ви-
дит пути улучшения плана топологии, он
средствами графики вводит «подсказку»
для компилятора. Число подсказок и их
объем зависят от эффективности работы
алгоритмов размещения и трассировки
Применение эффективных алгоритмов мо-
жет значительно сократить объем допол-
нительной информации о топологии схемы
при ее входном описании и тем самым
упростить взаимодействие разработчика
с компилятором. Таким образом, алгорит-
мы автоматического синтеза топологии
являются слабым местом структурного
кремниевого компилятора. Однако из-за
большого быстродействия кремниевого ком-
пилятора разработчик имеет возможность
быстро опробировать множество вариан-
тов, что невозможно при ручном проекти-
ровании Примерами структурных кремние-
вых компиляторов являются системы,
описанные в [5, 13, 14]
4. КРЕМНИЕВАЯ КОМПИЛЯЦИЯ НА
ОСНОВЕ ФУНКЦИОНАЛЬНОГО ПОД-
ХОДА
Согласно классификации функциональ-
ных языков существует два типа функцио-
нальных кремниевых компиляторов пове-
денческие и архитектурные.
Поведенческие компиляторы (компиля-
торы, работающие с поведенческим они
86
санием, либо с автоматически програм-
мируемыми системами) [21]. Примерами
таких компиляторов являются системы авто-
матического синтеза шин передачи дан
ных [10, 111 и кремниевые компиляторы,
работающие с языком Ada [12] Такие
компиляторы берут основную часть работы
по проектированию на себя, освобождая
разработчика от решения задачи структу-
рирования и увеличивая тем самым
производительность труда разработчика
Из-за большой сложиости общей проблемы
поведенческой компиляции эти компиля-
торы ориентированы на определенный класс
цифровых устройств, которые могут быть
реализованы с помощью ограниченного
множества конечных решений, таких, как
ПЛМ и шины передачи данных. В настоя-
щее время появление многоцелевых эффек-
тивных поведенческих компиляторов не-
реально в первую очередь из-за несовер
шенства алгоритмов синтеза логики и
топологии.
Архитектурные компиляторы В архи
тектурном компиляторе схема задается
набором архитектурных примитивов, описы-
ваемых исходя из принципов их функцио-
нирования Разработчик имеет возмож
ность оценить работу компилятора с от-
дельным примитивом и проследить его
влияние на весь проект в целом. Такие
компиляторы способны решать задачи
синтеза и минимизации логики, но в огра-
ниченном базисе, предусмотре.на также
возможность отслеживать процесс синте-
за топологии. Примерами архитектурных
кремниевых компиляторов являются си-
стемы, описанные в [8, 9] Преимуще-
ством архитектурных кремниевых компи-
ляторов по сравнению с поведенческими
является более простой процесс компи-
ляции, а также наличие у разработчика
возможности легко варьировать значения
параметров схемы и размеры топологии,
недостатком — более высокие требования
к уровню подготовки разработчика и более
длительный цикл проектирования. Эти
компиляторы также имеют ограниченную
область применения, например MacPitts
применим для схем с микропроцессорной
архитектурой [15, 16].
5 ПРИМЕНЕНИЕ КРЕМНИЕВЫХ КОМ
ПИЛЯТОРОВ
Реальные кремниевые компиляторы
ориентированы на проектирование БИС с
жесткой архитектурой. Основным недостат-
ком существующих кремниевых компилято
ров является их ориентация иа опре-
деленную технологию изготовления СБИС.
Полностью автоматическое проектирование
СБИС находится в начальной стадии раз-
вития Число успешно применяемых в про-
мышленности кремниевых компиляторов не-
велико, о чем свидетельствуют данные
таблицы [17|. Приведенная таблица, ра-
зумеется, не претендует на исчерпы-
вающую полноту.
Рассмотрим кратко возможности и ха-
рактеристики наиболее известных кремние-
вых компиляторов.
1. Компилятор фирмы VLSI Technology,
построенный на 32-разрядной ЭВМ Apollo,
позволяет компилировать 175 различных
функциональных блоков (ПЛМ, ПЗУ, ОЗУ
и АЛУ и т. д |2|). Выбирая из базы
данных отдельные функциональные блоки,
пользователь задает требуемые электри-
ческие параметры которые являются внут-
ренними параметрами блока в базе дан-
ных (БД) По этим параметрам компи
лятор формирует топологию блока в проме-
жуточном формате института Caltech.
2. В отличие от этой системы ком-
пилятор фирмы Silicon Compilers [28],
построенный на базе ЭВМ VAX 11/750,
требует от разработчика менее деталь-
ного описания объекта проектирования,
ограничиваясь описанием на уровне реги-
стровых передач. Компилятор самостоя-
тельно раскрывает исходное описание и
выдает пользователю основные параметры,
такие, как размеры, быстродействие и
потребляемая мощность. Одним из основных
отличий этого компилятора является то,
что пользователь может вмешаться в про-
цесс проектирования на любом этапе,
причем изменения автоматически вносят-
ся системой во все уровни представления
объекта.
Недостатком этих компиляторов являет-
ся увеличение площади кристалла (от
1,3 до 3 раз) по сравнению с автома-
тизированным методом проектирования. По-
этому в состав технических средств компи-
ляторов включены интерактивные графи-
ческие средства (цветные дисплеи), которые
позволяют пользователю проводить редак-
тирование синтезированной топологии
3. Представителем следующего поко-
ления компиляторов является система
Metasyn фирмы Metalogic, которая нахо-
дится в стадии разработок Основным отли
чием является синтез архитектуры устрой-
ства на уровне регистровых передач ио
алгоритму его функционирования [26|.
Язык описания алгоритма функциони-
рования подобен языку LISP, хотя многие
директивы относятся только к проблеме
проектирования БИС. Для описания 16 раз-
рядного процессора на этом языке потреби
87
Таблица
Фирма разработчик (США) Программный комплекс (название) Технические средства, на которые ориентирован прог раммный комплекс Чнсдо фирм- пол ь- зо ва телек Цена, тыс. дол. Примечании
Seattle Silicon Technology Concorde PC*: Scaldstar Idea САЕ 2000 5 86,35 Предусмотрена возможность учета проектных топологических норм фирмы изготовителя БИС Обеспечивает формирование то пологий и моделирование
Silicon Compilers Genesil 100 Genesil 400 Genesil 500 Micro VAX 11 VAX 11/150 VAX 11/185 7 259,05 855,65 985,6 Рассчитан па одного пользова- теля Рассчитан па четырех пользо- вателей Рассчитан на 5—10 пользова- телей, ориентирован на МОП- технологию с одноу ровневой ме таллизацией и КМОП-техноло । гию с двухуровневой металлиза Иней и е 1,25-, 2- и 3- мкм топологическими нормами
Silicon Design Labe GBT PC: Suu Apollo 1 117,75 Предназначен для улучшения параметров БИС
VLSI Technology VTI Tools PC: Apollo Con, curreut, Chipmastev ЭВМ Elxs, Ridge, Wang VAX 1 31,4 Состоит из трех пакетов прог- грамм: стандартных ячеек, дан- ных и логики Разработан с учетом особеннос- тей собственной технологии БИС
Meta logic Meta Syu ЭВМ: Cymlxdics 2 — Использованы идеи, заложен- ные в языке программирования
Lattice Logic * PC раблча Chipmaster я станции PC: Apollo, Sum, ЭВМ. IBM 4300 Whitechopel Ориентирован на КМОП-техно- логию |23|
валось три страницы текста одиннадца-
того формата.
Задача синтеза начинается с более вы-
сокого уровня представления объекта,
поэтому требуются значительные затраты
процессорного времени Для синтеза схемы,
содержащей 6535 транзисторов, потребо-
валось 166 мин процессорного времени ЭВМ
Apollo, производительность которой в 10 раз
выше производительности ЭВМ VAX-
11/750.
4 Кремниевый компилятор CAPR1 [19],
разработанный группой проектирования
ЭВМ IMAG, предназначен для синтеза
микропроцессорных наборов СБИС на осно-
ве задания алгоритмов работы указанных
устройств. Диапазон применения данного
кремниевого компилятора распространяется
от однокристальных микропроцессоров до
заказных СБИС специального назначения
(постпроцессоров, предпроцессоров, пери-
ферийных контроллеров).
Методика проектирования СБИС с по-
мощью компилятора состоит из четырех
этапов: разработки архитектуры СБИС;
разработки операционной части; создания
блока управления и разработки блоков
специального назначения.
Необходимо отметить, что конечной
целью работы компилятора является раз-
работка топологии масок. В CAPRI процесс
оптимизации топологии осуществляется
по следующим правилам:
уменьшение площади, занимаемой меж-
88
соединениями, путем максимального исполь-
зования непосредственно связанных эле-
ментов;
совмещение в разных слоях вентилей и
межсоединений, т. е. использование преиму-
щества многослойной технологии;
максимальное использование проходов
сквозь ячейки;
получение плана топологии непосред-
ственно из функциональной спецификации,
т. е. до окончания этапа логического
проектирования;
оптимизация коммутационых слоев для
прокладки различных соединений;
оптимизация межслойных переходов;
порядковая (полосная) организация то-
пологии.
Основными составляющими CAPRI яв-
ляются: язык регистровых передач IRENE,
экстрактор, генератор операционной части,
генератор блока управления, в состав
которого входят: экстрактор метода управ-
ления, преобразователь Мура Милея, ге-
нератор регулярных частей, оптимизатор
ПЛМ, планировщик топологии, сборщик
топологии.
5. Кремниевый компилятор для проежти
рования вентильных матриц описан в [18]
При существующем подходе к разработке
средств автоматизации проектирова-
ния БИС на основе вентильных матриц
основное внимание уделяется созданию
алгоритмов размещения и трассировки,
которые будут применяться для кристал-
лов с типовой конструкцией. Это часто
приводит к неэффективной физической
реализации проекта из-за больших потерь
площади под коммутационные отрезки
связей. Альтернативный подход заключает-
ся в понимании того, что рациональное
использование пространства для трасси-
ровки также важно, как и функции, за-
ложенные в конструкции кристалла, и, сле-
довательно, его надо правильно предусмат
ривать еще на этапе разработки самого
кристалла. Тогда с учетом выбранного
алгоритма разводки при разработке кон-
струкции кристалла и проектировании
ячеек, появляется возможность осуще-
ствить автоматический синтез топологии.
Схема реализации таких подсистем приве
дена на рис. 3.
Существуют три основных атрибута,
соответствующие описанию проекта, вери
фикации и собственно этапам проектиро-
вания. Внутри и между этими атрибу-
тами программное обеспечение имеет мо
дульную структуру (в виде подпрограмм),
а обмен между ними осуществляется че
рез единую структуру данных.
Таким образом, отпадает необходимость
в центральной базе данных Процесс
Рис. 3. Состав средств проектирования:
/ файл описаний проекта; 2 компилятор
языкового описания проекта: 3 — файл про-
межуточного представления проекта; 4 — спите
затор тестов, 5 файл тестов; 6 подсистема
физико-топологического проектирования, 7
подсистема временного моделирования; 8 — файл
топологии фотошаблонов; .9 файл параметров
нагрузочных схем по выходу; 10 файл го-
товых проектов.
проектирования в рамках системы осу-
ществляется итерационно по трем циклам
(рис. 4). Исключение структурных оши-
бок осуществляется компилятором языко-
вого описания. Функциональные ошибки
устраняются с помощью средств моде-
лирования, которые входят в состав
системы. Исходной информацией для моде-
лирования является единая структура дан
ных, получаемая компилятором из иерархи-
ческого описания проекта.
Компоненты системы проектирования
включают язык структурного описания
проекта, диагностический компилятор, еди-
ную промежуточную структуру данных,
подсистемы физического проектирования,
программное обеспечение интегрирован-
ных подсистем моделирования и синтеза
тестов.
Необходимо также учитывать новую ме-
тодологию проектирования в рамках ком-
пилятора. Она должна оставлять за самой
системой работу со всеми параметрами
при физическом проектировании, а часть
электрических и временных параметров
формировать в виде простых правил проек-
тирования Такой подход дает возмож-
ность разработчику работать только па
уровне разработки архитектуры
6 Кремниевый компилятор DUMBO [18]
работает с ячейками как со структурными
89
Описание логичес-
кой структуры
Рис. 4. Схема процесса проектирования
1 — ввод задания на проектирование; 2 —
редактирование и устранение ошибок описания
проекта; 3 — компиляция языкового описания
проекта; 4 — контроль промежуточного пред-
ставления проекта. Устранение функциональных
ошибок и ошибок в параметрах; 5 — физи
ко-топологическое проектирование; 6 — модели
рованне с целью верификации проекта; 7 - за-
поминание информации о готовом проекте
примитивами, которые представляют общую
форму топологии, и электрическими прими-
тивами, которые описывают соединения
элементов в терминах булевой алгебры.
Эти примитивы собираются в стеки. Прин-
цип работы компилятора DLMBO заклю-
чается в следующем: входная информа
ция о принципиальной схеме и внешних
входных и выходных воздействиях посту-
пает в кремниевый компилятор, нреобра
зуется в стековую диаграмму, которая за-
тем переводится в топологию. DUMBO
обеспечивает возможности работать с лю-
быми цифровыми логическими схемами,
включая схемы на проходных транзисто-
рах (хотя возможно появление неконтро-
лируемых паразитных элементов), при-
менять топологию ячеек в довольно широ-
ких пределах, создавать топологию при
минимальной информации об электрических
параметрах.
Процесс компиляции происходит по
конвейерному принципу (рис. 5). Плани-
ровщик 1 устанавливает взаимное поло-
жение вентилей и внешних контактов.
Ориентировщик 2 задает ориентацию и
зеркальное отображение компонентов. Рас-
ширитель 3 формирует места для прове-
дения трасс Трассировщик из полученного
списка формирует бинарные связывающие
деревья.
Рис. 5. Схема процесса компиляции:
1 — подсистема размещения элементов, фраг-
ментов и блоков; 2 — подсистема ориентиро-
вания логических блоков на кристалле; 3 —
подсистема расширения; 4 — подсистема прове
дення межсоединений; 5 — подсистема про-
кладывания трасс
Сравнение двух проектов, разработанных
данным компилятором и вручную, показа-
ло, что при использовании DUMBO
получен проигрыш в площади кристалла
в соотношении 1:1,35 и выигрыш в скоро-
сти реализации проекта в соотношении
10:1. Программное обеспечение DUMBO
написано на разновидностях языка Па-
скаль и реализовано на ЭВМ VAX-11/780
в комплексе с матричным процессором
с плавающей занятой.
7. Кремниевый компилятор FIRST (Fast
Implementation of Real-time Signal Trans-
forms) был разработан специалистами
Эдинбургского университета для быстрого
проектирования систем цифровой обработки
сигнала [ 18]. Основой данного компилятора
служит побитовое представление сигнала.
В качестве примитива здесь используется
модуль побитовой обработки информации
последовательного типа, рис. 6.
Рис. 6. Схема подсистемы обработки одного
бита информации На входы С\, С и С по-
даются тактовые импульсы
Выход
90
Рис. 7. Структура кремниевого компилятора
FIRST
Схема компилятора FIRST представлена
на рис. 7. Спроектированная с помощью
FIRST СБИС состоит из модулей поби
товой обработки (побитовый оператор),
расположенных согласно заранее выбран
ному проекту. Каждый побитовый оператор
реализуется как отдельный функциональный
блок, который, в свою очередь, соби
рается из библиотечных или спроектиро-
ванных вручную ячеек. Библиотека компи-
лятора FIRST содержит относительно
малое число заранее подготовленных опера-
торов (умножитель, сумматор, вычитатель,
ограничитель, устройства маештабирова
ния мультиплексор сортировщик, опреде-
литель абсолютного значения линия за
держки) Функциональные блоки на кри-
сталле располагаются по обе стороны ма-
гистрального канала передачи данных.
Программное обеспечение компилятора
FIRST состоит из трех основных программ-
языкового компилятора, анализатора и
транслятора. При функционировании на
первом этапе работает языковый компиля-
тор, который переводит проектируемую схе
му с уровня структурного описания на
уровень функциональных блоков (побито-
вых операторов) и их межсоединений.
Языковый компилятор работает с четырьмя
информационными типами
операторы, соответствующие арифметиче
ским и логическим функциям,
константы, являющиеся выражением це-
лого типа, соответствующие значениям
параметризованных операторных атрибу
тов
сигналы, соответствующие узлам схемы,
на которые поступает стандартный сигнал
управления, соответствующие узлам схе
мы, применяющим временную информацию
типа START OF WORD.
На втором этапе работает анализатор,
который моделирует систему на высоком
уровне абстракции. Анализатор функциони-
рует согласно событийным таблицам и в
каждый момент времени (такт) модели
рует операцию отдельных операторов.
Данная программа может работать сов
местно с программой генерации тестов.
На последнем этане работает програм-
мный транслятор, который переводит схему
с уровня функциональных блоков в реаль
ную топологию. Основным критерием ра-
боты программы служит критерий мини-
мальной площади кристалла. Программа
реализована с помощью языков 1LAP
LAP и IMP Последний является основ-
ным, он подобен Алголу и используется
исключительно специалистами Эдинбург-
ского университета.
8 Кремниевый компилятор Apollon пред
ставляет собой компилятор шин передачи
данных. Он представляет собой компо-
ненту кремниевого компилятора, основанно-
го на методологии CAPRI Эта методо-
логия использует известную типовую архи-
тектуру устройства, реализация которого
приводит к эффективному решению За
типовую архитектуру шин передачи дан
ных выбрана архитектура микропроцес-
сора МС 68 000 Методология CAPRI
применима к микропроцессорным СБИС,
т е. к схемам, имеющим операционную
часть и блок управления Техническое за-
дание на схему представляется в виде
алгоритма, который поясняет функциониро-
вание схемы Операции (такие, как пере-
дача данных между регистрами и арифме-
тические операции) реализуются опера-
ционной частью схемы, а блок управле-
ния управляет структурой алгоритма. Про-
ектирование СБИС проходит в четыре
этапа
1 Этап архитектурного проектирования
начинается со спецификации схемы для
получения точного описания поведения
будущей СБИС Следующее описание пред-
ставляет собой алгоритм, где сложные опе-
рации трансформированы в ряд простых
(разбиение, умножения на суммирование и
сдвиг). В результате этого этапа полу-
чается спецификация операционной части
и спецификация блока управления.
2 Этап синтеза топологии операционной
части осуществляется системой Apollon
Он состоит из множества действий над
операциями, полученными на первом этапе
Для работы системы Apollon необходима
91
Рис. 8. Схема функционирования кремниевого
компилятора APOLLON
библиотека топологической реализации
функциональных элементов. Синтез тополо-
гии будет проводиться кремниевым сбор-
щиком LUBRICK [20]. Перед его работой
для каждой операции распределяются
шины и по одному оператору.
3 . Этап синтеза топологии блока управ-
ления в будущем должен осуществляться
специальным компилятором. В настоящее
время существует несколько примеров
топологической реашзации этого бло-
ка [21]. На этом этапе структура управ-
ления алгоритма разбивается на мно-
жество конечных автоматов (их число за-
висит от сложности алгоритма). Реализа-
ция автомата проводится на регулярных
структурах типа ПЛМ или ПИЗУ.
4 . Этап проектирования нерегулярных
фрагментов на уровне транзисторов. Для
блоков прерывания, интерфейсных обла-
стей и синхрогенераторов топология проек-
тируется вручную.
Система Apollon синтезирует топологию
операционной части из ее поведенческого
описания. Конечно, Apollon можно исполь-
зовать для получения топологии из опи-
сания более низкого уровня, например
из топологического описании операцион-
ной части (рис. 8). Схема процесса синте-
за операционной части приведена на
рис. 9. Для автоматического построения
топологии используется LUBRICK — крем-
ниевый сборщик системы, что позволяет
размещать функциональные ячейки, контро-
лируя при этом соблюдение проектных
норм, трассировку связей напрямую либо
через специальные каналы, используя при
этом один или два слоя в зависимости от
расположения выводов ячеек. В настоящее
время библиотека системы Apollon содер
жит 50 функциональных ячеек, разработан-
ных по МОП-технологии. В них предусмот-
рены проходы для поликремниевых и алю
миниевых отрезков связей (рис. 10).
Программное обеспечение системы Apol
Ion, написанное на языке Lehsp, содер-
жит 2000 операторов.
9. Компилятор CADRE элементного проек-
тирования СБИС [22] является пакетом
прикладных программ, предназначенных
для автоматического преобразования иерар-
хического структурного описания схемы в
топотогию полностью заказных СБИС.
В системе моделируется опыт работы
проектировщиков посредством организации
Рис. 9. Схема процесса синтеза операционной части
92
Рис 10. Схема процесса проектировании передачи
данных
системы экспертов решающих задачи с
локальными ограничениями при использо-
вании централизованного управления. Вход-
ной информацией является иерархическое
структурное описание, составляемое вруч-
ную или поступающее от средства синте-
за на более высоком уровне. Выходная
информация представляет собой иерархи-
ческое описание топологии СБИС, по ко-
торой может быть изготовлен комплект
фотошаблонов.
10 Компилятор MacPitts [24] воспри-
нимает высокоуровневое алгоритмическое
описание поведения проекта и генерирует
геометрические конфигурации отдельных
фотошаблонов для изготовления реаль-
ной ИС Язык системы MacPitts, построен
ный на основе стандартного языка проек
тирования LISP, позволяет описывать про
цессы параллельной обработки информа-
ции и многовариантное ветвление программ.
По словам разработчиков компилято
ра [24] проект БИС на 20 000 транзи
сторов был описан 200 операторами языка
системы. Системный компилятор читает
исходные программные описания и транс-
лирует их в объектный модуль с архи-
тектурной организацией, соответствующей
конкретным функциям ИС. В этом модуле
проектируемые системы разделяются на
две секции — тракт обработки данных
и блок управления Тракт обработки
данных строится на основе набора при-
митивов — pei петровых матриц, суммато-
ров, сдвигателей, компараторов Управляю
ший блок описывается на языке буле
вой алгебры Компилятор Mac Pitts вы-
дает выходные описания в коде CIF,
ориентированном на последующее изготов
ление ИС но п-канальной МОП технологии
11. Компилятор Megacell [25], создан-
ный фирмой Plessey, генерирует такие про-
екты. как ЗУ, ПЛМ и разрядно-модульные
микропроцессоры Пользователь системы
только задает параметры проекта, напри-
мер, количество слов и разрядность слова
в ПЗУ или ЗУПВ. Стоимость компилятора
оценивается в 30 млн дол. [25] Система
эксплуатируется на ЭВМ VAX фирмы DEC.
Библиотека компилятора реализована на
базе 2-мк.м КМОП-технологии с двухслой-
ной металлизацией.
12. Интересно отметить «Прозрачный ком
нилятор» фирмы Micro Power [26] Основу
данного компилятора составляют программ-
ные средства автоматизированною проек
тирования, которые генерируют четыре слоя
межсоединений КМОП-ИС. Компилятор
обеспечивает трассировку схемы с эквива-
лентной сложностью в 50 000 вентилей на
кристалле размером 6 5X6,5 мм при проект-
ных нормах 1,5 мкм.
В заключение необходимо отметить, что по
данным фирмы Dataquest |17] в настоящее
время 61 % работ но проектированию ИС
осуществляется с помощью интерактивных
графических станций или рабочих станций
и только 36 % автоматически. Однако
к 1989 г. степень использования автома-
тических систем проектирования повысится
до 91 %. По оценкам зарубежных специали-
стов [2] САПР будет развиваться в направ-
лении все большей интеллектуализации
и в конечном счете станет консультантом
разработчика любой СБИС.
СПИСОК ЛИТЕРАТУРЫ
1 Шива С Г ТИИЭР, 1983, т. 71, № 1
2. Begg V. Developing expert CAD systems.
Kpgan, Page, 1984
3. Ayres R. F. Silicon compilation and the
art of automatic microchip design.
Prentice Hall Inc., 1983.
4 Johannsen D.— In: Proc of the 16th
Design Automation Conf. 1979
5. Golberg A., Hirchhorn S Lieberherr К —
IEEE Circuits and Devices Magazine,
1985, v. I, N 5.
6 Sheeran M, — In Conf. Record of the
1984 ACM Symposium on LISP and
Functional Progr 1984. Miam
7. German S M — IEEE Computer,
1985, N 7.
8. Siskind J M , Sovthard J , Crovch K.—
In. Proc, of the Conf on Advanced Re-
search in VLSI, 1982. San-Diego.
9. Blackman T Fox J Rozebrugh C
In: Proc of the 22nd Design Automation
Conference, Las Vegas, Nev., 1985.
10. Jamier R„ Jerraga A.— IEEE Circuits
and Device Magazine, 1985, v I, N 5
93
II. Thomas D„ Hitchock C. IEEE Сотри
ter, 1983, N 6.
12. Gray J. Р,— VLSI 83, Amsterdam, Aca-
demic Press 1983.
13. Szepiemec A. — In: Proc, of the 19th De-
sign Automation Conf., Las Vegas, Nev,
1982.
14. Gray J„ Buchman I., Robertson P.
In. Proc, of the 19th Design Automation
Conference, Las Vegas, Nev, 1982.
15. Barslow D. Knowledge-based program
construction Elsilver, Amsterdam, 1979.
16. Gray J. P. VLSI 81.— Amsterdam, Aca-
demic Press. 1981.
17. VLSI Architecture. Ed. Randell B. —
Prentice-Hall Inc., 1983.
18. Anceav F.— In: Proc, of the 3d Caltech
Conference on LVSI. 1983.
19. Schoellkopf J. P. VLSI 83. Norvay. 1983
20. Obrebska M.— In: Proc, of Int Conf:
of the New Trends in IC CMU. 1981
Dallas
21. Barr A., Feigenbaym E. The handbook
of Artificial Intelligence - Henris Tech.
Press. 1982.
22. Bryan A., Alex D., Robert E. - in: Proc,
of the IEEE Int. Conf, on Computer
Design, Port Chester, NY, 1985
23. Fagan М,— Electronics Weekly, 1986.
April, N 1325
24. Лоу JI.— Электроника, N 3, 1982
25. Смит К- Электроника, N 20, 1985.
26. Холл Д.— Электроника, N 25, 1985.
27. Int. Svmp. on Circuits and Svst, Rome,
1982 '
28. EDN, 1985, v 30, N 20.
СЛОВАРЬ АНГЛОЯЗЫЧНЫХ СОКРАЩЕНИЙ
В ОБЛАСТИ ЭЛЕКТРОНИКИ, ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ,
ИНФОРМАТИКИ И СВЯЗИ'
L
I., 1 luminance яркость
Lf earphone coupling loss потери в элементах подключения телефона
LA laser annealing лазерный отжиг
load address загрузка адреса, адрес загрузки
logic analyzer логический анализатор, анализатор логических состояний
LAD location aid device локационное устройство
LADAPT look-up dictionary adaptor program программа поиска по словарю
LAE left arithmetic element левый арифметический элемент
LAG load and go assembler ассемблер для загрузки и последующего прогона
LALR look ahead left- to—right ускоренный перенос слева направо
LALSD language for automatic logic and system design язык для автоматизации логического
и системного проектирования
LAM look at me' прерывание дли проверки состояния интерфейса
loop adder and modifier кольцевой сумматор и модификатор
LAMP logic analysis for maintenance planning система моделирования и проектирования тестов
фирмы Bell Lab
LAMPAC laminated package многослойный (пластмассовый) корпус
LAN lateral access network локальная сеть доступа
LANCE local area network controller for Ethernet локальный контроллер для сети Ethernet
LANDS language development system система проектирования на языке высокого уровня
LANIC local area network interface controller контроллер интерфейса локальной сети
LAPD link access procedure on the D-channel процедура доступа к линии передачи данных
по каналу О типа, процедура доступа к линии передачи данных/D канал
LAR linear associative retrieval линейный ассоциативный поиск
LARIAT laser radar intelligence acquisition technology лазерная установка для слежения за спут-
никами и сбора разведывательной информации
LAS logic analysis system система анализа логических схем; система проверки НС и логиче-
ских матриц с использованием внешней логики
LAS laser-assisted soldering лазерная пайка
LASAR logic automatic stimulus and responce система анализа и синтеза тестов фирмы Teradyne
(США), автоматизированное устройство подачи воздействия на логические схемы и считы
ван и я их выходных сигналов
LASCS light-activated silicon-controlled switch возбуждаемый светом кремниевый управляемый
переключатель
LASS laser-activated semiconductor switch полупроводниковый переключатель, управляемый
лазером
low altitude surveillance system система обзора пространства па малых высотах
LATRIN система навигации и наведения на цель при полете на малых высотах с использованием
в ночное время И К приборов
LATS luminescence-assisted two photon spectroscopy двухфотоиная люминесцентная спектро-
скопия
LAXS low angle X-ray scattering малоугловое рассеяние рентгеновского излучения
LAZ laser alloyed zone область лазерного тегирования
LB Langmuir Blodgett мономолекулярная пленка Лэнгмюра- Блоджетта
lowest bound нижний предел, низшая граница
LBIC laser-beam induced current ток, наведенный лазерным облучением
light-beam induced current ток, наведенный световым лучом
LB MOS lateral merged bipolar metal—oxide—semiconductor обьединенные no горизонтали би
полярный транзистор и МОП ПТ
LBS label based system система, основанная па использовании маркировок (меток)
LBT lambda bipolar transistor лямбда биполярный транзистор со специальным профилем
концентрации в эмиттефпой области
LC limit conditions предельный режим
line carring перенос строки
line of communications линия связи
line of contact линия контакта
LCAO linear combination ol atom orbitals теория линейной комбинации атомных орбиталей
LCC leadless component carrier компоненты в бвзвыводном корпусе
liquid crystal cel) жидкокристаллическая ячейка
* Дополнения и исправления Основной текст см «Зарубежная радиоэлектроника», 1984—
1987 гг.
95
LCCC leadless ceramic chip carrier безвыводный керамический крнталлоноситель (кристал
лодержатель)
LCCE leased circuit connection equipment аппаратура подключения к арендуемым каналам
LCES least cost estimating and scheduling оценка проекта и составление графика ио принципу
наименьших затрат
LCF local cycle fatigue локальная циклическая усталость материала (например, люмино-
фора)
LCL linkage control language язык управления соединениями
longitudinal conversion loss потери при продольном преобразовании
LCLV liquid crystal light valve жидкокристаллический световой клапан
LCMM life cycle management model модель управления системой на протяжении всего срока
службы
LCMOS, LC MOS long channel metal oxide semiconductor .МОП ПТ с длинным каналом
low threshold complementary metal oxide—semiconductor пизкопороговый КМОП
транзистор
LCN local communication network локальная сеть связи
loosely coupled network слабо связанная сеть, сеть, объединяющая различные ЭВМ
фирмы CDC (США)
I. CN- . latch—combinational network latch триггер—комбинационная схема—триггер
LCNT link celestial navigation trainer тренажер астронавигационной системы
I.CP language conversion program программа преобразования языка
LCR load complement register загрузка дополнения в регистр
LCRT laser cathode ray tube электронно лучевая трубка с экраном в виде матрицы полунро-
LCS
водниковых лазеров
line conditioning signals
loading controller search
loadness-cotinlour selector
LCTL
LCU
LCVD
сигналы управления состоянием каналов
поиск контроллера загрузки
устройство выбора кривой загрузки
longitudinal conversion transfer loss потери при продольном преобразовании
hne controller unit блок контроллера канала
laser-assisted (induced) chemical vapor deposition химическое осаждение из паровой
фазы с лазерной стимуляцией
l .D laser diode лазерный диод
LDA locate drum address найти адрес барабана
LDASE Large Deployable Antenna Shuttle Experiment раскладывающаяся космическая антен-
на диаметром 30 м для аппарата «Шаттл»
LDC
LDE
LDE 1
LDMS
load-constant autoincrement
length exceeded indication
load-external autoincrement
загрузка константы с автоприращением
индикация превышения заданной длины
загрузка внешняя с автоприращением
laser desorption mass-spectrometry масс-спектроскопня продуктов стимулированной
лазерным облучением десорбции
I.DMTS long-distance message telecommunications services (услуги) передачи сообщений на
дальние расстояния
LDOS local density oi states локальная плотность состояний
LDRS Lunar Excursion Module data reduction system система сжатия данных для лунного
модуля
LDS large disk storage большое дисковое ЗУ (большой емкости)
local distribution service локальная служба распределения программ по кабельным
СВЧ системам
lower data strobe строб младших разрядов данных
LDT long distance transmission передача на большие расстояния
LDV laser Doppler velocitimeter лазерный доплеровский измеритель скорости
LE local exchange местный коммутатор
antenna effect length for electric field antennas эффективная длина антенны для антенн
электрического поля
LEAD learn, execute and diagnose метод разработки тест программ для микропроцессоров
LEAPS low energy electron appearance potential spectroscopy спектроскопия потенциалов появ-
ления медленных (вторичных электронов)
LEAS lease electronic accounting system электронная система учета и отчетности при орга
низании аренды
LEG liquid encapsulation Czochralski метод Чохральского с жидкостной герметизацией
LED lead status display устройство отображения состояния каналов ввода- вывода
LEI DOA LEED optica) analyzer оптический анализатор электронографа
I EE1XS low-energy electron induced X ray spectroscopy спектроскопия рентгеновского излуче-
ния индуцированного бомбардировкой медленными электронами
LEES low-energy electron spectroscopy электронная спектроскопия в области низких энергий
электронов
LEE-laser lateral evanescent field laser лазерный диод с продольным затухающим полем
LEGO lateral epitaxial growth over oxide эпитаксиальное разращивание над окислом
LEIT ligth emission via inelastic tunneling оптическое излучение, возбужденное неупругим
„ туннелированием
LEK liquid encapsulation Kyropoulos метод Киропулоса с жидкостной герметизацией
LELS low electron loss spectroscopy спектроскопия потерь энергии медленных электронов
LEM antenna effective length for magnetic-field antennas эффективная длина антенны для
антенн магнитного поля
LEMS low-energy tnolecular-bearn sputtering распыление пучком медленных молекул
LENS low-energy neutral scattering (спектроскопия) рассеяния медленных нейтральных
атомов
LEO lateral epitaxial overgrowth эпитаксиальное разрашивание над слоем диэлектрика
linear electrooptic линейный электрооптический эффект
LEPD low-energy positron diffraction дифракция медленных позитронов
LESEM low-energy scanning electron microscopy растровая электронная микроскопия в режиме
низких энергий
LESR light-induced ESR оптически-индуцированный ЭПР
LESS local epitaxial seeding of silicon локальное эпитаксиальное осаждение кремния
low-end Spectrum system вычислительная система фирмы HP, разрабатываемая по
проекту Spectrum с быстродействием порядка 0,8 MIPS
LETJ light emitting tunnel junction светоизлучающий туннельный переход
LF linear file линейно организованный массив
LFA loss of frame alignment потеря кадровой синхронизации, потеря цикловой синхрони
зации
LFC laminar flow control управление ламинарным потоком
LFD large fixed disk большой несменяемый магнитный диск
LFRD lot fraction reliability definition определение надежности по части партии (продукции)
LFU link forced uninhibit signal сигнал принудительной разблокировки канала
L-G liquid gas система жидкость—газ
LGR-laser localized-gain region laser лазерный диод с локализованной областью усиления
LH link header заголовок канала данных
LHE longitudinal Hall effect продольный эффект Холла
LIA link inhibit acknowledgement signal сигнал подтверждения б юкировки канала
LIB light-ion beam пучок легких ионов
LID laser-induced damage повреждения, индуцированные лазерным облучением
laser-induced desorption десорбция, индуцированная лазерным облучением
linear imaging device линейный формирователь видеосигналов
link inhibited denied signal сигнал отрицания блокировки канала
locked-in device сихронизированное устройство
LIDAR laser intensity direction and ranging лазерная локационная система «Лидар»
LIFT lithium ferrite литиевый феррит
LIGR lateral insulated gate rectifier тиристор с боковым изолированным затвором
LLM longitudinal impedance продольный импеданс
LIMA laser-induced ion mass-analysis масс-анализ ионов, эмиттировапных под воздействием
лазерного излучения
LIN link inhibit signal сигнал блокировки канала
LINC link and interconnection chip специализированный чип для связи и управления функ
пиональпыми модулями систолического процессора WARP
LINLOG linear-logarithmic линейно-логарифмическии
LION local input—output network локальная сеть ввода вывода
L1PL linear information processing language язык программирования, ориентированный на
обработку информации
LIPP Linkoping image parallel processor параллельный процессор для обработки изображений
в виде двоичных массивов
LIR hne integral refractometer рефрактометр с построчным (линейным) интегрированием
LISA library systems analysis анализ библиотечных систем
local oxidation/ion implantation self-alignment (process) технология СВЧ транзисторов
с использованием локального оксидирования и ионной имплантации, обеспечивающих само-
совмещение областей
LIT light-sensing circuit фоточувствительная (светочувствительная) схема
liquid injection technique технология жидкостной инжекции
LITR low-intensity test reactor экспериментальный реактор малой интенсивности
LIU local interface unit локальный интерфейс
LIZARDS library information search and retrieval data system библиотечная И11С
LL , L2 long life долговечный, с большим сроком службы
LLF lattice-ladder filter многозвенный решетчатый фильтр
low-layer functions функции нижнего слоя (уровня)
LLFLT, L2FET log с level field effect transistor мощный полевой транзистор для логических
схем
LLL low level language язык низкого уровня, близкий к машинному коду
LLOC land line of communications наземная линия связи
LLRES load limiting resistor ограничивающий резистор
LAL left margin левое юле (граница)
light modulator оптический модулятор
list of materials материальная ведомость, перечень элементов и материалов
load multiple групповая загрузка
L/M lines per minute число строк в минуту
LMR low molecular-weight resist органический резист из материала с низким молекулярным
весом
LMS linear measuring set процессор изображения, позволяющий выделять различные обла-
сти с градациями серого на изображениях, полученных со спутника
LN liquid nitrogen - жидкий азот
low noise малошумящий, с низким уровнем шумов
LO longitudinal optical продольный оптический
LOAMP logarithmic amplifier логарифмический усилитель
LOBOS local buried-oxide isolation локальная изоляция углубленным окислом
LO-DMOS double-diffused MOS structure using LOCOS technology МОП транзистор, получен-
ный методом двойной диффузии с применением локального окисления кремния
LOERO large orbiting earth resources observatory большая орбитальная обсерватория для
исследования земных ресурсов
LOES laser optical emission spectroscopy лазерная эмиссионная спектроскопия
LOGTAB logical tables логические таблицы
LO/Hl/LO low high low система трехслойного резиста с низкой/высокой/ннзкой чувствитель-
ностью
LOI listening opinion index показатель оценки программ слушателями
LOL length of lead (actual) реальная длина вывода
LOMUSS Lockheed multiprocessor simulation system мультипроцессорная система моделирования
фирмы Lockheed
LOP line of position линия положения
local operational plot зональная операционная схема
LOPAC low-power-dissipation bipolar integrated circuit биполярная ИС с малой мощностью
рассеяния
LOROB low level robot language язык управления роботами низкого уровня
LORPGAC long range proving ground automat c computer ЭВМ наземного комплекса дальнего
сопровождения
LOS line-out-of-service signal сигнал, оповещающий о выходе канала из строя
LOSS landing observer signal system система сигнализации оператора наблюдения за по-
садкой
LOT1S logic, timing, sequencing (language) язык программирования логических схем, обеспе-
чивающий синхронизацию и задание последовательности операций
LPA ink pack area зона пополнения связи
LPL inear programming language язык линейного программирования
LPM linear programming model язык моделирования при линейном программировании
LP-MOCVD low pressure metalorganic chemical vapor deposition химическое осаждение из паро-
вой фазы металлоорганики при низком давлении
LP-MO-VPE low pressure metalorganic vapor phase epitaxy парофазная эпитаксия в парах
металлоорганики низкого давления
LPMS laser probe mass-spectrometry масс-спектроскопия с лазерным зондом
LPO low power output маломощный выход
LPP laser produced plasma лазерная плазма
LPPD low pressure plasma deposition плазменное оЛждение при низком давлении
LPRINT look-up dictionary print program программ распечатки при просмотре словаря
LPS logical presentation space пространство логического представления
low-power Schottky маломощные ТТЛ ИС с диодами Шотки
l.PSET low-pressure selective silicon epitaxial isolation изоляция кремниевых ИС эпитаксиаль-
ным выращиванием прн низком давлении
LPT low-power test испытания при пониженной мощности
LPU location production unit передвижная станция внестудийного телепроизводства
LPVE lateral photovoltaic effect продольный фотогальванический эффект
LR laser recrystallization лазерная рекристаллизация
limited recoverable с ограниченными возможностями самовосстановления
load register загрузка в регистр
loudness rating уровень громкости
LRC learning resource centre центр обучения (подготовки кадров)
LREC low resistance electrical contract электрический контакт с малым сопротивлением
LRF laser resonance fluorescence лазерная резонанская флуоресценция
LRGP loudness rating guard-ring position положение защитного кольца, определяющее уро-
вень громкости
LRM language reference manual справочное руководство по языкам программирования
limited register machine ЭВМ с ограниченным числом регистров
LRO long-range order дальний порядок
LRP long range path трасса большой дальности
LRS laser Raman spectroscopy лазерная спектроскопия комбинационного рассеяния
98
1
linguistic research system система для лингвистических исследований
load representation simulator имитатор нагрузки
LRSM long range seismograph measurement система дальних сейсмографических измерений
LRSS long range survey system система дальней разведки
LRTF long range technical forecast долгосрочное техническое прогнозирование
I.RTM long range training mission длительный тренировочный полет
LS language specification спецификация языка
1 ght source источник света
lock ng shift смена регистра с блокировкой
logic scheme логическая схема
LSA laser scanning array матрица, сканируемая лазерным лучом
laser surface alloying поверхностное лазерное легирование
lost subarea потеря подзоны
LSAC signalling link activity control контроль активности линии сигнализации
LSC line signalling channel канал сигнализации в линии
link status control управление состоянием канала
luminescent solar concentrator люминесцентный концентратор солнечного излучения
LSDA signalling and data link allocation распределение каналов сигнализации и передачи
данных
I.SDS low speed data services система низкоскоростной передачи данных фирмы RCA Globcom
stand-by data link selection выбор резервной линии передачи данных
LSECS life support and environmental control system система жизнеобеспечения и контроля
окружающей среды
LSIC low-speed integrated circuit ИС частотного диапазона 0,1 МГц
LSI/CCD large scale integrated circuit charge-coupled device БИС на ПЗС
LSI/FIP large scale integrated fixed interconnection pattern БИС с фиксированным рисунком
межсоединений
LSI IEC large scale integration — International Electrotechnical Commission БИС, соответствую-
щая стандар1ам МЭК
LS1MOS large scale integration metal oxide—semiconductor БИС на МОП транзисторах
LSIP large scale integration processor процессор на БИС, БИС микропроцессора
LSLA signalling link activation активация линии сигнализации
LSLD signalling link deactivation дезактивация линии сигнализации
LSM laser surface melting поверхностное плавление с помощью лазерного облучения
linear sequential machine линейная последовательностная машина
logic simulation machine аппаратный комплекс моделирования логических схем фирмы
IBM
l.SP languages for special purposes языки специального назначения
LSPE lateral solid phase epitaxy боковая твердофазная эпитаксия (разращивание в стороны)
LSR lift-off using seJective reaction снятие слоя методом селективных реакций (взрывов)
LS(1—3) R locking shift (1 3) right сдвиг вправо (на 1 -3 регистра) с блокировкой
LSR large storage ring большое накопительное кольцо
LSS, LS2 low supply Schottky маломощные ТТЛ ИС с диогами Шотки
LSS least significant slice младшая разрядная секция
logic synthesis system система логического синтеза фирмы IBM
LSSIC, LSHC low-supply Schotky integrated circuit маломощная ТТЛ ИС с диодами Шотки
LSSL lateral surface superlattice продольная поверхностная сверхрешетка (супе.ррешетка)
I.SSU link status signal unit блок сигналов состояния канала
LST line start code стартовый код канала
LSTA signalling terminal allocation распределение терминалов сигнализации
LSTSM least square threshold selection method метод выбора порога по минимуму средне
квадратического отклонения исходного и сегментированного изображений
LT hue telecommunications линии дальней связи
link trailer «концевик» канала данных
LTA load-transfer-acknowlcdgement signal сигнал подтверждения передачи нагрузки
LTC last trunk capacity емкость последней соединительной линии
light-transfer characteristic передаточная световая характеристика, характеристика
свет сигнала
long time constant большая постоянная времени
LT CVD low temperature chemical vapor deposition низкотемпературное химическое осаждение
из паровой фазы
LTDS laser target designation system лазерная система целеуказания
LTE line terminating equipment оконечная аппаратура канала
LTL longitudinal transfer loss потери при продольном преобразовании
LTO low-temperature oxide оксид, сформированный при низкотемпературном оксидировании
l.TQSIT light triggered and light quenched static induction thyristor оптически отпираемый
и оптически запираемый тиристор со статической индукцией
LTR load and test register загрузка и проверка pei истра
load transfer signal сигнал передачи нагрузки
99
LTS
LTT
LTTL
LUA
LOME
LUN
LUW
LV
LVDT
LVE
LVHV
LVM
LVPT
LVRE
LVSEM
LWE
LW PD
LWT
LX
local telephone system местная телефонная сеть
long-term stability долговременная стабильность
light-triggered thyristor светоуправляемый тиристор, фототиристор
low-power transistor-transistor logic маломощные ТТЛ ИС
link ininhibit acknowledgement signal сигнал подтверждения разблокировки канала
light utilization more efficient система повышения эффективности использования света
link ininhibit signal сигнал разблокировки канала
local unique word идентификационное слово местной земной станции
laser vision (system) лазерная система записи и воспроизведения
linear variable differential transformer линейный дифференциальный трансформатор
vapour levitation epitaxy
low volume high velocity
localized vibrational mode
парофазная левитационная эпитаксия
малый объем, высокая скорость
локализованная вибрационная мода
linear variable phase transformer линейный фазорегулятор
low-voltage release effect эффект освобождения при низком напряжении
low-voltage scanning electron microscope низковольтный растровый электронный мик-
роскоп
lower window edge нижний край окна
long wavelength photodiode фотодиод, чувствительный к длинноволновому излучению
ИК области спектра
laser-wafer trimming лазерная подгонка резисторов на полупроводниковой пластине
index of linear file указатель линейно организованного массива
М
М, m mandatory пользователь, имеющий полномочия
modifier function bit бит—модификатор функции
МА modified address модифицированный адрес
multichannel analyzer многоканальный анализатор
МАА major sync point центр синхронизации
MAC maintenance allocation chart схема расположения точек технического обслуживания
microprocessor-array computer ЭВМ на базе матрицы микропроцессоров
MACS Motorola advanced computer system усовершенствованная вычислительная (микро-
компьютерная) система фирмы Motorola
MAD mean administrative delay средняя административная задержка (в системе управления)
MADL multilevel architecture description language язык программирования для описания си-
стем с многоуровневой архитектурой при автоматизированном проектировании
MADS machine-aided drafting system автоматизированная чертежная установка
MADT mean accumulated down time среднее накопленное время простоя
MAF mainframe facility центральная ЭВМ
moving area framer выделитель движущихся участков изображения
MAGFET modulation-doped GaAs field effect transistor модуляционно легированный ПТ из GaAs
(со слоем AlGaAs между GaAs и п—GaAS)
МАНТ machine-aided human translation перевод человеком переводчиком с использованием
ЭВМ
MAIDT mean accumulated intrinsic down time среднее накопленное время простоя по внут-
ренним причинам
MAIL magnetically-coupled assymetric interferometric logic магннтосвязанная асимметричная
логика для интерферометрии
МАК modulating anode klystron клистрон с модуляцией по аноду
MAL macro(assembler) assembly language язык макроассемблера, макроязык
МАМ multiple access to memory многократный доступ к ЗУ
МАМА multi-anode microchannel array многоанодная микроканальная матрица
МАМР multifunctional array in monolythic package многофункциональная антенна в моно-
литном корпусе
MANOS metal aluma -nitr de—oxide semiconductor структура металл окись алюминия
двуокись кремния -полупроводник, структура МАНОП
MAP macro arithmetic processor арифметический макропроцессор
macro assembly program макропрограмма-ассемблер
major sync point центр синхронизации
manufacturing automation protocol протокол сети, обеспечивающей автоматизацию про-
изводства, основанный па стандартах OSI (разработан фирмой General Motors)
Microprocessor Awareness, Project Программа распространения информации о микро
процессорах (Великобритания)
multiple allocation procedure многократная процедура распределения
MAPPER maintaining, preparing and processing executive report программная система сопро-
вождения, подготовки и обработки административных отчетов
MAPS multicolor automatic projection system автоматическая проекционная система для цвет
ных изображений
MAR minimum acceptable reliability минимальная приемлемая надежность
100
MARCHPAT marching patterns стратегия «марширующих единиц» для тестирования ЗУПВ
MARCOM microwave airborne communication бортовая УКВ система связи
MART mean active repair time среднее время активного ремонта
MAS multiaspect signalling сигнализация с большим числом вызывных сигналов
MASCOT modular approach to system control and testing модульный подход к организации
и тестированию систем
MASFET metal alumina—semiconductor field-effeet transistor ПТ co структурой металл—
алюминий—полупроводник
MASS multiple access sequential selection последовательный выбор при многократном доступе
MAT machine-aided translation автоматизированный перевод
MATCON microwave aerospace terminal control СВЧ система для управления посадкой на аэро-
дроме
MATE Marc translate and edit перевод и редактирование записей в формате Маге
multisystem automatic test equipment многосистемная автоматическая испытательная
аппаратура
MATER magnetic tape exchange format for technological records формат обмена технологиче-
скими данными на магнитных лентах
MATIC multiple area technical information center центр технической информации, обслужи-
вающий несколько районов
MATLAN matrix language матричный язык
MAU medium attachment unit блок подключения системы к окружающей среде (обеспечиваег
поступление данных из коаксиальной линии в терминальную аппаратуру и обратно)
migration analysis utility программа анализа миграции (данных в базах данных и между
системами)
MAUDE Morse automatic decoder автоматический дешифратор сообщений, передаваемых азбу-
кой Морзе
MAVIN machine-assisted vendor information network автоматизированная информационная
сеть торговых организаций
MAXMOS maximum complementary metal -oxide—semiconductor серия КМОП БИС
MB magnetic band магнитная лента
MBC miniature beryllia circuit СВЧ ИС на основе ВеО-керамикн
MBD magnetic-bubble device устройство иа ЦМД
magnetic-bubble domain цилиндрический магнитный домен
MBI multipie-beam interferometer многолучевая интерферометрия
МВМ metal—barrier -metal металл -барьерный слой—металл
molecular beam maser мазер на молекулярных пучках
MBMS modnlated-beam mass-spectrometer масс-спектрометр с модуляцией пучка
MBP modulated barrier photodiode фотодиод с модулированным барьером
MBS multi-block synchronization signal unit модуль синхросигналов для большого числа
блоков
multiple-beam satellite ИСЗ, использующий большое число лучей (многолучевую ан-
тенну)
MBU microprocessor buffer unit микропроцессорное буферное устройство
МС machine check контроль функционирования ЭВМ
maneouvre classification классификация маневров
master control центральная аппаратная, центральный пульт управления
metal-capillary металлопористый (катод)
metallized ceramics металлизированная керамика
monitor call вызов монитора
multi-chip central processor unit многокристалльный центральный процессор
multilayer ceramics многослойная керамика
М-С Monte—Carlo (method) метод Монте—Карло
MCA manual changeover-acknowledgement signal сигнал подтверждения ручного переклю-
чения
МСВ merged CMOS/bipolar технология совмещенных структур KMOI 1/бипо 1ярннй гран
зистор
microcomputer board плата микро ЭВМ
modular control box блок управления модульной конструкции
MCC mobile country code код страны в системе подвижной радиотелефонной связи
multi circuit connection многопроводное соединение
multi-contact connector многоконтактиый разъем
MCCD meander charge-coupled device ПЗС с меандровым каналом
MCDL minority carrier diffusion length диффузионная длина неосновных носителей
MCF message confirmation подтверждение приема сообщения квитирование
microleaved facets микросколотые грани
MCI malicious call identification идентификация злонамеренных вызовов
MCID multipurpose concealed intrusion detector многофункциональный скрытый датчик для
обнаружения нарушителей
MCIS maintenance control information system информационная система контроля технического
состояния
101
MCLK master clock основной синхросигнал
MCO manual-chargeover signal сигнал ручного переключения
MCM multi-chip module модуль, состоящий из нескольких ИС (чипов)
МСР memory centered processor обслуживающий процессор ЗУ
message control processor процессор управления сообщениями
micro concurrent Pascal параллельный микро Паскаль (язык программирования)
multichannel communications program программа многоканальной связи
МСРМ microchannel photomultiplier микроканальный фотоумножитель (ФЭУ с МКП)
MCR master change record основной блок регистрации изменений
master controle room центральная аппаратная
MCRW metal-clad ridge-waveguide металлизированный реберный волновод
MCRW-laser multicavity ridged-waveguide laser многорезонаторный лазерный диод с реберным
вол новодом
MCS medical computer services вычислительные средства для медицинских применении
modular computer system вычислительная система модульной архитектуры
modular control system управляющая (следящая) система модульной конструкции
multiple character set широкий набор символов
multiple congestion states множественные состояния перегрузки (блокировки)
multiprogrammed computer system мультипрограммируемая вычислительная система
MCSP modified channeled substrate planar модифицированный планарный (лазерный диод)
с каналом в подложке
MCST magnetic card selectric typewriter электрическая пишущая машинка с ЗУ на магнитных
картах
МСТ mercury cadmium telluride теллурид кадмия—ртути
MOS controlled thyristor мощный тиристор, управляемый МОП ИС
MCTR message center пункт связи
MCU microcomputer unit микро-ЭВМ
multisystem communication unit блок обмена данными между системами
VID management domain управляемая зона
mean down time среднее время простоя
memory dump распечатка памяти (копия содержимого динамического ЗУ ЭВМ и другой
ключевой информации — содержания регистров, программы ввода вывода и данные
виртуального ЗУ)
misfit dislocation дислокация несоответствия
modulation doped (heterostructure) модуляционно-легированная гетероструктура
MDA magnetic deflection analyzer энергоаналнзатор с магнитным отклонением
microprocessor development aids микропроцессорные средства САПР
multidimensional analysis многомерный анализ
MDE magnetic decision element магнитный решающий элемент
MDEX microprocessor-based data exchange equipment микропроцессорная аппаратура обмена
данными (коммутации)
MDL macro description language язык макроописаний
MD/NC mechanical drafting/numerical control механическое изготовление чертежей/числовое
программное управление
MDP magnetic drum playback устройство считывания с магнитного барабана
master data processor конвейерный процессор обработки массивов фирмы IBM
MDS management data system информационно-управляющая система
master data structure основная структура данных
media delay simulator устройство моделирования задержки сигнала в среде распро-
странения фирмы COAASAT
memory disk system дисковое ЗУ
multidomain security защита многих областей (зон) концепция и модель защиты
информации
MDSS meteorological data sounding system система сбора и обработки мстеоииформации
с использованием метеоракет
ME magnetoelectret магпетоэлектрет
maintenance entity объект технического обслуживания
meander electrode меандровый электрод
МЕА maintenance entity assembly комплекс объектов технического обслуживания
МЕС molded-edge connector разъем с запрессованными секциями контактов
MED microelectronic device микроэлектронный прибор
molecular electronic device устройство молекулярной электроники
MEDS medical evaluation data system система оценки медицинской информации
MEEC.N minimum essential emergency communication network минимальная сеть станций экст
ренной связи в аварийной ситуации
MEED medium energy electron diffraction дифракция электронов средних энергий
MEIS medium-energy ion scattering спектроскопия рассеяния ионов средних энергий
MEIS LD melt etched inner stripe laser diode лазерный диод с вытравленной проплавкой внут
реиней полосковой структурой
102
MELI' metal-electrode face bonding корпус для пассивных компонентов с монтажей непо-
средственно на металлические электроды
MEM mirror electron microscope зеркальный электронный микроскоп
MEMR memory read чтение содержимого памяти
MEMW memory write запись в память
МЕРС multielement proportional counter многоэлементный пропорциональный счетчик
MERA memory error-repair analyzer анализатор неисправностей и восстановления работо-
способности
MES manual entry subsystem подсистема ручного ввода
metallized semiconductor контакт металл полупроводник, барьер Шотки
MESD multielectrode silicon detector многоэлектродная матрица кремниевцх детекторов радиа
ции
MESS monitor event simulation system система моделирования событий с использованием
монитора
MESUCORA measurement control, regulation and automation измерения, управление, регули-
рование и автоматизация
МЕТА methods of extracting text automatically методы автоматического реферирования текстов
и выделения ключевых слов
MFB micro-function bus шина микроопераций
MFBIT muitifeature Bayesian intelligent tracker байесовская интеллектуальная следящая си-
стема по многим признакам (использующая много признаков)
MFDl mini floppy disk unit мини накопитель на гибких магнитных мини дисках
MFMR modified frequency modulation recording запись методом модифицированной частотной
модуляции
MFP mean free path средняя длина свободного пробега
multifunction port многофункциональный порт
MFPB multi-frequency pushbutton многочастотная система с клавишным управлением (выбора
частот)
MFS message feedback system система с обратной связью по сообщениям
multifrequency tone signalling миогочастотная тональная сигнализация
MGC manual gain control ручная регулировка усиления
multilayer glass-ceramic многослойная стекло-керамическая подложка
MGL matrix generator language язык генерации матриц
MGMT management управление, административная деятельность
MGP modelling Gummel—Pune программа моделирования схем по методу Гуммеля—Пуна
MGS monolithic GaAs/Si монолитная интеграция GaAs/Si структур
МН message handling обработка сообщений
MHF medium high frequency средние и высокие частоты
MHS message handling system система обработки сообщений
MHS-PD minority-hole smked photodetector быстродействующий фотодетектор с дополнительным
затвором для вывода медленных дырок неосновных носителей
Ml maintenance information информация о техническом обслуживании
maskable interrupt маскируемое прерывание
monolithic integration монолитная интеграция
MIB master interconnection board главная соединительная плата
М1ВЕ molecular and ion beam epitaxy молекулярно ионно-лучевая эпитаксия
MIC micrometer микрометр
minimal instruction cover минимальный набор команд, обеспечивающий все необхо-
димые операции
mutial interference chart (диаграмма (схема) взаимных помех
MICA macro instruction compiler assembler ассемблер-компилятор макрокоманд
MICAM microammeter микроамперметр
MICROBIT, MicroBIT microprocessor built m test микропроцессорные встроенные средства
тестирования
MICROCOBOL язык высокого уровня, ориентированный на программирование микропроцессоров
для решения деловых задач
MICROLIN microelectronic linear circuits линейные микросхемы
M1CRONOR microelectronic NOR—OR circuits микросхемы HE ИЛИ
MID maritime identification digit идентификационные номера морских средств
magnetically-insulated diode диод с магнитной изоляцией
MIDI musical instrument digital interface цифровой интерфейс для электронных музыкальных
инструментов
МП maskless ion implantation безмасочное ионное легирование
MBS metal insulation insulation semiconductor структура металл—диэлектрик—диэлект-
рик полупроводник
MIL military specification военные спецификации (требования военной приемки)
MIM modified index method модифицированный индексный метод
MIMIM metal—insulator—metal insulator—metal структура Mei алл - диэлектрик— металл дн
электрик- металл
103
MINITRACK satellite tracking network (NASA) сеть сопровождения и сбора информации с ИСЗ
MINP metal—insulator —пр junction структура металл—диэлектрик р переход
MIOP multiplexing input/output processors мультиплексные процессоры ввода вывода
MIOS metal insulator—oxide semiconductor структура металл—диэлектрик окисел полу
проводник, МОП структура с изолированным металлическим затвором
MIP machine-instruction processor процессор обработки команд
matrix inversion program программа обращения матриц
MIR magnification/reduction увеличение/уменьшение
mid infrared излучение среднего ИК диапазона
MIS metal ion source металлический источник ионов
microfilm information system информационная система на микрофильмах
MISA multiple input signature analyzer многовходовый сигнатурный анализатор
M1SM metal insulator—semiconductor metal структура металл диэлектрик полупровод-
ник—металл
MISS metal — thin insulator — nSi p + Si структура металл — тонкий слой диэлектрика —
nSi — р+ полупроводниковый переход
MISS I I'.T metal — thin insulator up " semiconductor field-effect transistor нолевой транзистор
co структурой металл тонкий слой диэлектрика — полупроводниковый п р 1 переход
MIST metal — insulator —• scmicondcutor thyristor МДП тиристор
microcomputer information support tool микрокомпьютерный пакет информационного
обслуживания
MI I ATT mixed tunneling-avalanche transit-time пролетный диод co смешанной туннельной и ла-
винной инжекцией
M1TOL machine independent telemetry-oriented language машинно-независимый язык, ориен-
тированный на телеметрические системы
МКО machine keyboard origination ввод с машинной клавиатуры
ML mean life средний срок службы
monolayer монослой
MLAM multi-level amplitude modulation многоуровневая амплитудная модуляция
MLC multi line controller многоканальный контроллер
multilink control field поле управления многоканальной системы
MLD mean logistic delay средняя задержка в логических схемах
MLEC magnetic-field applied liquid encapsulation Czochralski метод Чохральского с жидкост-
ной герметизацией с приложением магнитного поля
MLI multilayer insulation многослойная изоляция
MLLSRS maximum-length linear shift register sequence последовательность максимальной длины,
сформированная линейным регистром сдвига
MLP multilink procedure протокол работы многоканальной системы
MI.RS multiple launche rocket system ракетная система с многократным запуском
MLRS-TGW multiple launche rocket system — terminally guided warheads ракетная система
с многократным запуском и с индивидуальным самонаведением боеголовок на конечном
участке траектории
MLS machine literature searching автоматизированный поиск литературных источников
maintenance manual руководство по техническому обслуживанию
multilanguage system многоязычная система
multilevel security многоуровневая защита — концепция и модель защиты ин-
формации
ММА modified mesh analysis модифицированный сетевой анализ
ММС main memory controller контроллер основной памяти
MMD mini-micro designer система проектирования мини и микро ЭВ Ч
ММН maintenance man hours число человеко часов, затраченных на техническое обслужи-
вание
ММММ mixed-metal-matrix металлопористый катод на основе матрицы из смеси металлов
multiunit network management and maintenance message сообщение о состоянии,
управлении и техническом обслуживании многоэлементной сети
М.ЧРТ man mach пе partnership translation перевод, осуществляемый человеком и ЭВМ
в интерактивном режиме
MMS mass memory store массовое ЗУ
memory management system система управления ЗУ
MMU memory mapping and management unit блок преобразования адресов ЗУ
MNA modified nodal analysis модифицированный узловой анализ
multishared network architecture многоабонентская сетевая архитектура
MNC mobile network code код сети связи с подвижными объектами
MNOSl’ET metal — nitride — oxide — semiconductor field effect transistor нолевой транзистор
с МНОП структурой
MN-SREJ multi numbered selective reject protocol избирательный протокол отказов с различны
ми номерами ошибочных кадров
МО metallo-organics металло органические соединения
monochip гибридная ИС на одном кристалле
104
MOC middle of chain середина цепочки
MOD magneto-optic device магиито-оптический прибор
MODFETmodulation-doped field-effect transistor модуляционно-легированный ПТ (с неравно-
мерным легированием)
MODHJ modulation-doped heterojunction модуляцнонно легированный гетеропереход
MODIS management of ordering, distribution, inventory and sale автоматизированная ин-
формационная система для обеспечения заказов, распределения, материального снаб-
жения и продаж
MODLAN modelling language язык моделирования, язык описания структуры цифровых
схем
МОКЕ magneto-optic Kerr effect магнито-оптический эффект Керра
МО-МВЕ combines MOCVD and МВЕ комбинация молекулярно-лучевой эпитаксии и химиче-
ского осаждения из паровой фазы металло-органических соединений
MOPS magneto-optic storage магнито-оптическое ЗУ metal oxide — passivated silicon
структура металл окисел пассивированный кремний; кремний, пассивированный скис-
лом металла
MOSAIC Motorola oxide-isolated self-aligned implanted circuit технология ионно-импланти-
рованных биполярных ИС с оксидной изоляцией фирмы Motorola
MOSBIP ИС, совмещающая МОП и биполярные транзисторы с мощным выходом
MOSFIC MOS film integrated circuit пленочная МОП ИС
MOSM metal oxide semimetal структура металл — оксид — полуметалл
MOSMISS metal — oxide—semiconductor metal — insulator silicon switch переключатель на
МДП и МОП структурах
MOSSIM MOS simulator программа моделирования МОП схем
MOS/SOS metal — oxide — semiconductor silicon-on-supphire МОП структура на сапфире,
МОП структура типа кремний на сапфире
МОТ main origination terminal крупный программный телецентр
MOTARDES mov ng target detection system система обнаружения движущихся целей
MOVPE, MO-VPE metallo-organic vapour phase epitaxy парофазная эпитаксия из металло-
органических соединений
MPA multi-photon absorption многофотонное поглощение
МРС multifunctional processing computer многофункциональная система (ЭВМ) для об-
работки данных
МРСС multiptorocol communications controller связной контроллер, работающий с несколь-
кими протоколами
MPCD minimum perceptible color difference едва заметное цветовое различие
MPCS multitasking personal computer system многоцелевая система на базе персональных
компьютеров
pPD microprocessor pipeline data 16-тн разрядный микропроцессор с архитектурой для
обработки потоков данных
MPDS microprocessor development system система разработки микропроцессорных систем
MPDU message protocol data unit блок данных протокола передачи сообщений
МРЕ microwave plasma etching травление в СВЧ плазме
multiphoton emission многофотонная эмиссия
МРЕС multipulse excited coding многоимпульсное кодирование
MPF message-refusal signal сигнал отказа от сообщения
mapping field поле пакетирования
MPG memory pattern generator генератор тестов для ЗУ
MPL maximum presentation line максимальная строка представления
microprocessor prototyping laboratory лаборатория (средства) макетирования микро-
процессорных устройств
МРМ multi phase modulation многонозицноиная фазовая модуляция
МР/М multiprogramming/monitor мультипрограммный монитор; операционная система МР/М
МРРЕ multiphoton photoemission многофотонная фотоэмнссия
MPR main processor главный процессор
mask-making positive resist позитивный фоторезист
MPS multiple path sensitization активизация многомерного пути
MQAS mean quadratic angular spread среднеквадратическое значение углового расхож-
дения
MQW multiple quantum-well многослойная структура с квантоворазмериым эффектом
(периодическая структура квантовых ям)
MQWH multiple quantum-well heterostructure многослойная гетероструктура с квантовыми
ямами
MR micro ridge мнкроразъем системы контроля печатных плат
MRAC model reference adaptive control адаптивное управление с опорной моделью
MRC multiple register counter многорегистровый счетчик
MR EQ memory request запрос обращения к ЗУ
MRF message-refusal signal сигнал отказа от сообщения
MRIS mnltip e-reflectance IR spectroscopy ИК спектроскопия многократного отражения
MRS multi-role system многофункциональная (многоцелевая) система
105
MRT mean repair time среднее время ремонта (восстановления)
minimum resolvable temperature минимально разрешимая разность температур
MS measurement signal сигнал измерительной системы
metal-semiconductor переход металл полупроводник, барьер Шотки
mushroom stripe полосковая структура грибовидного профиля
MS, M/S magnetostriction ма1 нитострикция
MSA, mSA microsystem analyzer микросистсмный анализатор
MSC multistep avalanche chamber многоступенчатая лавинная ионизационная камера
MSCAN memory scan сканирование памяти
MSCC maximal strongly connected component максимально сильно свизанная компонента
(подсхема)
MSDSE maritime satellite switching exchange коммутация на ИСЗ военно морских сил
MSE maintenance sub-entities подсистема технического обслуживания
MSI F MS flip-flop триггер М-тина
M-SFHMA mixed SFHMA protocol смешанный протокол многостанционного доступа в системе
с медленной ПНРЧ
MSGCC mono ithic shallow-groove coupled cavity laser монолитная та ерная структура с при-
поверхностными связанными резонаторами
MSIN mobile station identification number идентификационный номер станции в системе
связи с подвижными объектами
MSIO mass storage input output (system) система ввода — вывода для массового ЗУ
MSLM microchannel spatial light modulator мнкроканальный пространственный модулятор
света
MSMPR mixed suspension, mixed product removal непрерывный кристаллизатор с удалением
смешанного продукта
MSNF multi system network facility многосистемный сетевой комплекс
MSP modern software practices современные методы разработки программного обеспечения
MSPP, MSP2 modular, software programmable processor программно-управляемый процессор
с модульной архитектурой
MSR mass storage resident программа-резидент массового ЗУ
multitrack sound recorder многодорожечный магнитофон
MSROM mass storage read only memory ПЗУ большой емкости, ПЗУ для хранения больших
объемов информации
MSRS
MSS
MSSC
MST
MSI’
мт
M l во
MTDH
МТЕ
MTF
MTG
multispectral remotely sensing многоснектральное дистанционное зондирование
medium scale system системы среднего масштаба
mobile satell te service спутниковая система связи с подвижными объектами
most significant slice старшая разрядная секция
maritime satellite switching center центр коммутации спутниковой морской системы
связи
mesosphere-stratosphere-troposphere (radar) когерентная радиолокационная система для
исследований мезосферы, стратосферы и тропосферы
microsystem tester тестер для микропроцессорных систем
message signal unit сигнальная единица сообщения
maritime terminal терминал на морских средствах
message transfer передача сообщений
mean time bctweecn outages среднее время между аварийными отключениями
multiple twisted double heterostructure многократно закрученная двойная гетеро-
MTL
MIOS
МТР
структура
manual test equipment ручные средства тестирования
mastergroup translating equipment оборудование преобразования третичных групп
matched tuned filter перестраиваемый согласованный фильтр
macroblock test generator программа синтеза тестов по модели цифрового устройства,
содержащей макроблоки
manual test generation ручная генерация тестов
message transport layer транспортный уровень, уровень передачи сообщений
metal thick oxide silicon (semiconductor) структура металл — толстый слой окисла -
кремнии (пол проводник)
message transfer part чать (сети) для передачи сообщений
MTP-FET metal/tunneling nitride/polisilicon gate field-effect transistor полевой транзистор
для сверхбыстродействующих ПС
MTPS magnetic tape, programming system система программирования на магнитной ленте
MTRS mean time to restore service среднее время для восстановления работоспособности
служб
MTS message transfer system система передачи сообщений
multitarget sputtering катодное распыление с использованием нескольких мишеней
МТ/SC magnetic tape selective composer селективный композер, использующий магнитную
ленту
МТТ maritime test terminal испытательный терминал морской системы связи
MTTD mean time to diagnose среднее время диагнощировапия
I Ob'
MTTR mean time to restoration (recovery, repair) среднее время восстановления
MTU multiplexer and terminal unit терминальный блок с мультиплексором
МТХ mobile telephone switch коммутатор системы мобильной радиотелефонной связи
MU master unit главная станция
multiple destination unidirectional однонаправленный канал для связи с большим числом
абонентов
MUD, pD microprocessor debugger отладчик программ для микропроцессора
MUMS mobile unit module system модульная система подвижной радиотелефонной связи
multiusers monitoring system многопользовательская система мониторного управления
MUSA/MOST multiple self-aligned МОЕ technology МОП технология с многократным само-
совмещением
MUT mean up time среднее время работы (работоспособного состояния)
MVB multiv brator мультивибратор
MVC move characters пересылка символов
MVI move immediate непосредственная пересылка
MVL metal vapour laser лазер на парах металла
MVM metal — vacuum — metal переход металл — вакуум — металл
MVN move numbers пересылка цифр
MVO move with offset пересылка со смещением
MVP microprogrammable vector processor микропрограммир>емын векторный процессор
MVZ move zones пересылка зон
MW1 moving window integrator интегратор со скользящим окном
MW-PD mid wavelength photodiode фотодиод, чувствительный в средней ИК области спектра
MXU message transfer unit блок пересылки сообщений
N
NA non-addressable неадресуемый
NAA neutron activation analysis нейтронно-активационный анализ
NAC nematic — А-С — smectic точка перехода нематической фазы в смектическую А-
и С фазу
network advisory committee консультативный комитет по сетям
NADWARN natural disaster warning system система предупреждения о естественных катастрофах
NAE network addressing extension расширенная адре( ацня в сети
NAG numerical algorithm group группа разработки численных алгоритмов
NAM network access method метод доступа к сети
network analysis model модель для анализа сети
nonabsorbing mirror иепоглощающее зеркало
NAMIS nitrid barrier avalanche m ection metal — insulator semiconductor МДП структура
с лавинной инжекцией с барьером из нитрида кремния
NAND-FF NAND flip flop триггер на элементах НЕ— И
NASDA National Space Development Agency of Japan Национальное агентство космических
исследований Японии
NASICON Na-super onic conductor свсрхионныи проводник с подвижными ионами натрия
NAT network analysis theory теория анализа сетей
NAT network analysis theory теория анализа сетей (схем,
NAU network analysis unit блок анализа сети
network addressable unit адресуемый модуль сети
NBCV narrow-band coherent video узкополосный когерентный видеосигнал
NBE near-band edge (emission) краевое излучение
NB-EC narrow beam Earth coverage прием на узконаправленную антенну и передача
через антенну с глобальным излучением
NB-NB narrow beam — narrow beam прием и передача через остронаправленные антенны
(с узким лучом)
NBR number номер, цифра
narrow- and radiated (signal) узкополосный излученный сигнал
NC names of components список имен компонентов
network sonnection соединение сетей
network control управление сетью
no connection отсутствие соединения, не подключен
NCDl navigation control and display unit блок индикации и управления навигационной системы
NCID network clear indication delay задержка индикации свободного канала
NCP network control process процесс управления сетью
NCS network coordination station станция координации работы сети
non conventional system нетрадиционная система
NCU navigation computer unit вычислительным блок навигационной системы
number crunching unit арифметический процессор с большим объемом обрабатываемой
информации
NDB numerical data bases численные базы данных
107
NDBM nondirectional beacon with marker ненаправленный радиомаяк с маркером
NDC national destination code национальный код пункта назначения
nondestructive control неразрушающий контроль
NDN non-delivery notification извещение об отказе от поставки
NDP numerical data processor процессор числовых данных, арифметический процессор
NDR negative differentia) resistance отрицательное дифференциальное сопротивление
NDS network development system система разработки сетей, сетевая система проектирования
NDSE national data switching exchange центр коммутации национальной системы передачи
данных
NE negatice edge отрицательный фронт (сигнала, импульса)
not equal to не равно
NEAR National Emergency Repeater Национальная система оповещения о чрезвычайном
положении
NECS nationwide educational computer service национальная образовательная служба па базе
вычислительной сеги
NEQ noise equivalent number of quanta эквивалентное шуму число фотонов
NET new equipment training освоение новой техники
NETD, NEAT noise equivalent temperature difference эквивалентная шуму разность температур
ЫЕТЫ'Т network synthesis and evaluation technique методика синтеза сетей и оценки их ха-
рактеристик
NEXAFS near-edge X-ray absorption fine structure тонкая структура спектров краевого рентге-
новского поглощения
NF not finished не завершен, ие закончен
Nt I number of fanin число входов элемента
NFO number of fanout коэффициент разветвления выхода, число элементов нагрузки
NFT network file transfer (protocol) протокол передачи файлов в сети
NG non-governmental неправительственный
NGS narrow gar semiconductor узкозонный полупроводник
NI not initialized не установленный в начальное состояние
NIB noninterference basis
NIC nearly instantaneous compandored modulation модуляция с практически мгновенным
компандированием
network identification code код идентификации сети
network information center информационный центр сети
NID nonintentionally doped непреднамеренно легированный
NIFTE neon indicating functional test equipment аппаратура функциональных испытаний
с индикацией иа неоновых лампах
NIM network interface module интерфейсный модуль сети
normal incidence monochromator монохроматор с нормально падающим излучением
NIN name index number шифр именного указателя
NIPC, NetIPC network interprocess communication (protocol) протокол связи и взаимной
передачи между процессами в сети
NIT non-intelligent terminal непрограммируемый терминал, терминал без средств «интеллек-
туализации»
NJ network junction соединение сетей
NL network layer слой (уровень) архитектуры сети
NLDB natural language data base база данных на естественном языке
NLGC noise level gain control регулировка уровня шумов
NLO nonlinear optics нелинейная оптика
NLS noise-like sequence шумоподобная последовательность
NM nonmagnetic немагнитный
nonmetallic неметаллический
NMC network management center центр управления сетью
NMF normalized matched filter нормированный согласованный фильтр
NMM network management and maintenance signal сигналы управления сетью и обеспече-
ния технического обслуживания
network measurement machine устройство измерения параметров функционирования сети
NMS network management signal сигнал управления сетью
NMSI national mobile station identity идентификация в национальной сети подвижной
радиотелефонной связи
NMU noise monitoring unit блок контроля уровня шумов
NN national number номер в национальной классификации
NNC national ne.twork-congestion signal сигнал перегрузки национальной сети
NND nearest-neighbour disturb стратегия тестирования ЗУ «помехи ближайшим соседям»
NNM node — to — node message передача сообщений от узла к узлу
NO nitridized oxide нитрированный с поверхности окисел
NOK not ОК не все в порядке, не все правильно
NON surface interface nitridized oxide окисел, нитрированный с поверхности и по границе
с подложкой
NON VON non vor Neumann machine семейство вычислительных машин не неймановского типа
108
NORA nonoverlapping redudant array фотоприемная матрица с избыточным числом неперекры-
вающихся элементов
NORAD Norvegian Agency for International Development Норвежское агентство международно-
го развития
NOR-FF NOR flip-flop триггер на элементах ИЛИ — Не
NOSFER new fundamental system for the determination of reference equivalent новая
фундаментальная система для определения опорных эквивалентов
NP network planning сетевое планирование
NPAI network protocol address information адресная информация в сетевом протоколе
NPCI network protocol control information управляющая информация в сетевом протоколе
NPCID network portion clear indication delay задержка индикации об освобождении части
сети
NPD 5 nuclear particle detection system система обнаружения атомных частиц
NPO network performance objectives параметры функционирования сети
NPP 4 nitrophenylprohnol новый нелинейный органический материал для оптических
систем
NPPF number of pulses per fr me число импульсов на кадр
NPID network-dependent data packet transfer delay зависящая от структуры сети за-
держка передачи пакетов данных
NR non-reproducing (code) нерепродуцируемый код
NRC network routing center центр маршрутизации в сети
noise reduction coefficient коэффициент снижения уровня шумов
NRM network resource manager администратор ресурсов сети
NRZ-C поп-return to zero, change запись без возврата к нулю с изменением
NS network services сетевые службы, сетевые услуги
NSA non-sequenced acknowledge неупорядоченное подтверждение
NSAP network service access point пункт доступа к службам сети
NSC network smitching center центр коммутации сети
non-standard facilities command управление нестандартными средствами
NSDU network service data units блоки обработки сервисных данных в сети
NSF non-standard facilities нестандартные средства
NSH not in service hours длительность нерабочего состояния в часах
NSI non-sequenced information неупорядоченная информация
NSL normal superlattice нормальная сверхрешетка
NSM network status monitor монитор состояния сети
N(S)N national (significant) number национальный (значащий) номер
NSP national signalling point национальный пункт сигнализации
non-sequenced poll неупорядоченный опрос
normal stack pointer нормальный указатель стека
NSPC national sound-programme center национальный центр распределения звуковых про-
грамм (радиовещания)
NSPE network service procedure error ошибка процедуры сетевых служб
NSPP number of samples per current pulse число выборочных значений на импульс
NSS non-standard facilities set-up подготовка к работе нестандартных средств
NT network termination оконечные устройства сети
NIC national television centre национальный телевизионный центр
NTD neutron transmutation doping легирование методом нейтронной трансмутации
NUA network user address адрес пользователя сети
Nl DJFET nonuniformly-doped junction field effect transistor I IT с неоднородно-легированным
управляющим переходом
NUI network termination unit оконечный комплект сети
network user identity идентификация пользователя сети
NUL специальный символ, передаваемый или записываемый при отсутствии полезной информации
NOV ne.ar ultraviolet ближнее УФ излучение
NVC nonverbal communications невербальная связь
NVI non vector interrupt невекторное прерывание
NLP natural language processing обработка информации иа естественных языках
О
ОА optoacoustic оптоакустический, оптоакустнка
OAF original address field поле адреса источника
ОАМ operational, administrative and maintenance функциональные и управленческие харак-
теристики и требования по техническому обслуживанию
ОАМР optical analog matrix processing оптическая аналоговая матричная обработка
OAMS orbit attitude and maneuvering system система ориентации и маневрирования
на орбите
OASES Open Access Satellite Educational Services Спутниковые образовательные службы с от-
крытым доступом
109
OASIS Oceanic and Atmospheric Scientific Information System ИПС no проблемам океанов
и атмосферы (США)
Overseas Access Service to Information System Служба обеспечения доступа зарубеж
ных пользователей к И11С (Великобритания)
OASYS oifice-automation system система автоматизации учреждений
OB optical bistability оптическая бистабильность
О-В octal to — binary преобразование из восьмеричной формы в двоичную
OBIFCO on-board in-flight checkout бортовая система контроля аппаратуры в процессе полета
OB LAN optical bus local area network локальная сеть с оптоволоконной шиной
OBS out band signalling передача символов управления и сигнализации вне полосы пере
дачи информационных сигналов
ОС optical communication оптическая связь
ОСС operational computer complex функциональный (специализированный) вычислительный
комплекс
OCIC open collector integrated circuit ИС с открытым коллектором
ОСМ on condition maintenance техническое обслуживание по состоянию
optical countermeasures противодействие средствам оптического диапазона
ОСР operating control procedure процедура управления операциями
operational checkout procedure процедура функционального контроля
OCSS on-chip self sufficiency автономность тестирования на уровне кристалла
ОС translaser optically coupled transistor laser оптически связанные ПТ и лазер на одной
подложке
OCU optical coupler unit соединительное устройство оптической системы
OCV open circuit voltage напряжение холостого хода
OCW operation command word командное слово операции
OD optical density оптическая плотность
orader — disorder фазовый переход порядок — беспорядок
output data выходные данные
ODA on-line delivery acknowledgement подтверждение поставки в реальном масштабе
времени
ODBS optical disk based system ЗУ на оптических дисках
ODIN on-line database information network информационная сеть с интерактивным доступом
к базам данных
GDIS on-line-dialog service автоматизированная диалоговая служба
ODMR optically detected magnetic resonance оптически детектируемый магнитный резонанс
ODRN orbiting data relay network сеть ретрансляции данных с ИСЗ
ODS output data sequencer устройство задания последовательности выходных данных
OEMI open end Michelson interferometric (resonator) резонатор в виде открытого интерферо-
метра Чаикельсона
OLS epical emission spectroscopy оптическая эмиссионная спектроскопия
OF optical fiber оптическое волокно
overflow переполнение, соединение, не проложенное при автоматической трассировке
OF, OOF office of future контора будущего; полностью автоматизированное учреждение
OFB output FIFO buffer выходной буфер обратного магазинного типа
OFC on line file corrector программа интерактивной корректировки файлов
Ol'CL optical fibre communication line оптоволоконная линия связи
OFR on frequency repeater повторитель передающий сигнал на частоте приема
OG optical guide световод
OGC outgoing trunk circuit канал соединительных линий для исходящих рабочих мест
OGE optogalvanic efieet оптогальванический эффект
OGFA on chip gated feedback arrangements встроенные средства стробируемой обратной связи
OGST opposed gate-source transistor ПТ с вертикальной 1еометрией, с истоком и затвором
Шотки на противоположных поверхностях
О-Н octal — to — hexadecimal преобразование из восьмеричной формы в шестнадца
тиричную
OHD over — the — horizon detection загоризонтное обнаружение
О1 OR immediate операция ИЛИ-непосредственное
OIG optically isolated date оптически изолированный затвор
OK optical klystron оптический клистрон (лазер на свободных носителях)
OLB on line batch пакетный режим в реальном времени
OLC on-line computer ЭВМ, работающая в неавтономном режиме (он лайи)
OLD optoacoustic laser beam deflection оптоакустическое отклонение лазерного луча
OLL open-loop loss потери в разомкнутом контуре
OLPS on line programming system система программирования в неавтономном режиме
(он лаин)
OLR overall loudness rating суммарный уровень громкости
OI.SC on line scientific computer ЭВМ, работающая в режиме он-лайн и выполняющая
научные расчеты
OLSS on-line software system математическое обеспечение системы, работающей в режиме
он лайн
110
OLTER on-line testing executive program исполнительная программа оперативного тестирования
OLTS on-line test system система тестирования в реальном времени (в интерактивном
режиме)
OLV old logic value текущее логическое значение
ОМ organometallic металлоорганические соединения
ОМС operations, maintenance and network management centre центр управления функциониро-
ванием сети и ее техническим обслуживанием
OMF object module format формат объектного модуля
ОММ optical mass memory оптическое массовое ЗУ
ОМО oxidized metal overlay покрытие из окислов металла
OV1PR optical mark page reader устройство считывания оптических меток
OMV orbital maneuvering vehicles беспилотный маневрирующий космический аппарат
управляемый на большом расстоянии экипажем Шаттла или космической станции
ONO oxide — nitride oxide трехслойпый подзатворный диэлектри со структурой окисел
нитрид — окисел
OOL ont-of-lock выход из синхронизма
OP operational priority функциональный приоритет
OPDL operation protocol data unit единица (блок) данных функционального протокола
OPS oxidized porous silicon окисленный пористый кремний
OR output register выходной регистр
O/R originator/recipient источник сообщения / приемник сообщения
ORBIT on-line retrieval of bibliographic information система оперативного поиска библиографи-
ческой информации
ORD oxidation retarded diffusion замедленная окислением диффузия
OR1CS optical ranging, identification and communication system лазерная (оптическая)
система измерения дальности, идентификации и связи
OROM optical read only memory оптическое ПЗУ
ORRAS optical research radiometer analysis system система радиометрического анализа
результатов оптических исследований
OS operational sequence последовательность операций
output strobe строб выхода (выходных данных)
OSB output signal balance балансировка выходного сигнала
OSBL output signal balance loss потери при балансировке выходного сигнала
OSD operational sequence diagram диаграмма последовательности операций
operational systems development разработка операционных систем
OSL operational support equipment вспомогательная функциональная (специализированная)
аппаратура
OSF oxidation-induced stacking faults дефекты упаковки кристаллической решетки, вызван-
ные окислением
O-SFHMA orthogonal SFHMA protocol протокол обеспечения многостанцнонного доступа
_с медленной ППРЧ
OSIE open system interconnection environment средства обеспечения межсоединения откры
тых систем
OSL optically-stimulated luminescence фотостимулированная люминесценция
OSMV one shot multivibrator ждущий мультивибратор, одноразовый мультивибратор
OSP opto electronic signal processor оптоэлектронный сигнальный процессор
OSS office support system система обеспечения деятельности (автоматизированного)
учреждения
ОТ opposite term противоположный по смыслу термин
overall test общие испытания
OTCS optical induced transient-current spectroscopy релаксационная спектроскопия фото-
индуцированного тока
ОТНВ over-the-horizon backscatter загоризонтная РЛС с возвратно наклонным зондированием
OTHR over-the-horizon radar загоризонтная РЛС
OTHRS over the-horizon radar system загоризонтная радиолокационная система
OTP operational test procedure процедура функциональных испытаний
OTR optical tracking оптическое сопровождение
OTS operator telephone system телефонная система оператора, телефонная система с опе-
ратором
OTV operational television техническая телевизионная система
orbital transfer vehicle орбитальный транспортный корабль
OUG on-line user group группа пользователей интерактивных систем
OVD optical videodisk оптический видеодиск
OVELR overall loudness rating суммарный уровень громкости
OY observability наблюдаемость
111
Издательство «Радио и связь» совместно с американской фирмой «Интер-
пейшнл тейта труп» организует выпуск первого в СССР сборника по пер
сональпым компьютерам под названием «В мире персональных компьютеров»
На его страницах будут совещаться проблемы создания и использования персо
нальных компоютеров, программного обеспечения для них и периферийного
оборудования.
Около 70 % объема займут переводы из распространяемого во всем мире
журнала «Пи си уорлд» и других журналов фирмы «Иптернейшнл дейта
труп» Остальную площадь займут статьи советских авторов. Читатели найдут
в сборнике и рекламу аппаратуры и средств программного обеспечения.
В 1988 г. выйдут два первых выпуска, они поступят в продажу в книжные
магазины и киоски. В дальнейшем намечается сделать этот сборник еже-
месячным.
Тираж первого выпуска 50 000 экз., пена — 2,50 руб.
Издательство «Радио и связь»
ПРАВИЛА ПРЕДСТАВЛЕНИЯ ОБЗОРОВ
1. Обзоры составляются по материалам работ иностранных специалистов,
опубликованным в основном за последние 3—4 года.
2. Предварительно в редакцию представляется развернутый план обзора
и список основных используемых работ.
3. Объем обзора, как правило, не должен превышать 35 машинописных
страниц текста, 10 иллюстраций и 50 наименований списка литературы.
Превышение объема должно быть согласовано с редакцией.
4. Рукопись представляется в одном (первом) экземпляре, отпечатанном на
стандартной машинке с крупным шрифтом через два интервала с обще-
принятыми полями Формулы должны быть крупно и разборчиво вписаны
темными чернилами и размечены
Названия фирм, систем, устройств, а также фамилии авторов (ино-
странных специалистов) следует приводить на языке оригинала.
5. Иллюстрации выполняются тушью или чернилами на белой бумаге или
в виде фото и представляются в двух экземплярах.
6. Подрисуночные подписи представляют также в двух экземплярах отдельно
от рисунков.
7. Список первоисточников (литературы), использованных при написании об-
зора, должен быть отпечатан на языке оригинала (на русском языке —
переведенные издания, в частности ТИИЭР и Электроника, а также
отечественные издания на основе зарубежных публикаций)
Примеры оформления ссылок на статью в иностранном журнале, статью
в сборнике трудов конференции или симпозиума, на непереведенную книгу
иностранного автора, патент, статью в переводном журнале, переведенную
книгу, отечественное издание на основе зарубежных публикаций:
СПИСОК ЛИТЕРАТУРЫ
25 Edson AR- IEEE, 1985. v. АР 8, N 3.
26 Kawai К., Shltani S.— In Proc. IEEE Int. Conf, on Communications. Philadelphia, 1982,
19—21/VI.
27 . Katzan H. Jr. Computer Data Security — Van Nostrand Reinhoid Co., New York. 1983
28 Пат 59—19344 (Япония). МКИ G 09 G 3/00
29 . Лайнбек Ю. П.— Электроника, 1983. т 56, № 20.
30 . Поверхностные акустические волны: Пер с англ. / Под ред А. Олинера.— М., 1981,
с. 390
31 Иностранная техника и экономика средств связи, 1981, № 17, с. 24
При наличии в ссылке на статью в журнале фамилии автора номера страниц
(журнала) можно не указывать.
8 Единицы измерения в тексте и в формулах должны быть выдержаны в СИ
9 . Текстовая часть рукописи должна удовлетворять требованиям ГОСТ 7.3—77.
10 Рукописи, не удовлетворяющие указанным требованиям, редакцией не
принимаются.
11 К рукописи прилагаются сведения об авторах с указанием адресов и теле-
фонов.
Цена 1 р. 40 к;
7032$