/
Автор: Конов К.И.
Теги: радиотехника интегрални схеми цифрова електроника цифрови технологии
Год: 1986
Текст
к к°ио
СПРАВОЧКИ t
ПОЦИФРОВИ
ИНТЕГРАЦИИ CXEMI
К. т. н. инж. КИРИЛ И. КОНОВ
КРАТЪК
СПРАВОЧНИК
ПО ПИФРОВИ
ИНТЕГРАЛ НИ
СХЕМИ
ВТОРО-ПРЕРАБОТЕНО И ДОПЪЛНЕНО ИЗДАНИЕ
ДЪРЖАВНО ИЗДАТЕЛСТВО .ТЕХНИКА’
СОФИЯ. 1986
УДК 621.38(023)
В справочника са включеии най-разпространеии-
те ТТЛ и CMOS иитегралии схеми. За всяка иите-
грална схема са дадеии разноложеиието на изводи-
те и основиите параметри, както и кратко описание
на действиетО и особеностите на схемата.
Към справочника са приложеии сравнителии
таблици за озиаченията на ннтегралиите схеми, кон-
то се произвеждат от различии фирми.
Справочиикът е предназначен за всички специа-
листи и любители, конто работят с иитегрални схеми.
©Кирил Иланов Коаов, 1981
с/о Jusautor, Sofia
291-38(023)
СЪДЪРЖАНИЕ
Предговор.......................................•.................... 7
Част!................................................................ &
ТТЛ интеграции схеми................................................. &
Основии параметри и озиачеиия иа ТТЛ иитегрални схеми............... 10
Осиовии даиии за ТТЛ иитегрални схеми............................... 13
Част II........................................................... 189
CMOS иитегрални схеми.............................................. 189
Осиовни параметри и озиачеиия при CMOS иитегрални схеми.......... 190
Осиовии даиии за CMOS иитегрални схеми............................ 194
Разположение иа изводите иа CMOS иитегрални схеми — съветско про-
изводство ......................................................... 286
Част III........................................................• 291
Допълинтелни спрпвочии дпнии....................................... 291
Означаване иа сьветските иитегрални схеми.......................... 292
Клас и трупа в озиачението иа сьветските иитегрални схеми.......... 29*
Озиачаваие иа иитегралиите схеми от фирмата Texas I......... . . . . 296
Сравнителиа таблица иа озиачеиията иа ТТЛ иитегрални схеми от серия-
та 74 ............................................................. 297
Сравнителиа таблица иа озиачеиията на ТТЛ иитегрални схеми от серия-
та 74LS .......................................................... 312
Срааиителиа таблица иа озиачеиията иа ТТЛ иитегралии схеми от серията
74 S............................................................... *1*
Списък на ТТЛ иитегралии схеми от серията 74 . . •................. 314
Списък на типовете CMOS иитегралии схеми........................... 328
Списък иа CMOS иитегралии схеми, произвеждани в СССР............... 836
Списък иа интегралните схеми, дадеии в справочника................. 8*8
П Р Е Д Г OjB О Р
В годините след първото издание на краткий справочник по
интегрални схеми (ИС) значително се увеличи броят на различнн-
те видове ИС. За този кратък период интегралната техника пре*
търпя значително развитие в световен мащаб. Особено големн са
успехите в разработваието и внедряването на CMOS интегрални-
те схеми. Всъщност това наложи второто издание на справочни-
ка да се обособи само за цифрови ТТЛ и CMOS интегрални схеми.
В един справочник е невъзможно да се обхванат всички произвеж*
дани ИС. Критерий в настоящий справочник при избора на вклю--
чените типове е те да са широко разпространени у нас или при-
ложение™ им да е перспективно, но предн всичко да се произвеж -
дат в социалистическите страни, членки на СИВ. Справочиикът
е разделен на три основни части.
В първата част са включени озиаченията и стойиостите за ос-
новните параметри на ТТЛ интегрални схеми отсерията 74, както
и даини за тяхното действие, особености и разположение на из-
водите.
Втората част съдържа същите данни за CMOS интегрални
схеми от сериите 4000, 4000А, 4000В, 4000С и схеми за разполо-
жеиие на изводите на съветски CMOS интегрални схеми.
В третата част са изложенн допълннтелни справочни данни за
цнфровите интегрални схеми. В нея има сравнителии таблици за
озиаченията на интегралните схеми, таблици за произвеждаиите
ТТЛ и CMOS схеми, както и таблици за ИС, дадени в справочника.
За всяка ИС е отделена по едва страница, на конто се дават
основиите параметри, описавието иа действието, особеиостите и
схемната конфигурация. От параметрите са посочени само те-
за, които са необходима за ежедневната практика—бързо-
действие, захранващо вапрежение, коефициент на натонарваие.
Разположението на изводите е дадено по два начина — спрямо
корпуса на антегралната схема и по начина, възприет за ос*
ковен в БДС. Първият начни осигурява добра нагледност, а вто-
ря я т се използува в конструкторската документация.
7
При подреждането на ТТЛ схемите е възприето означеиието
на фирмата Texas Instruments, а на CMOS схемите — на фирмата
RCA. За всяка схема се посочва и съветскнят аналог.
В таблиците, съдържащи параметрите иа ИС, нарочно са оста-
ени празни места, в конто могат да бъдат нанасянн параметрите
на иовопоявилите се интегрални схеми от същия или от подобен тип.
Данните за интегралиите схеми, посочени в справочника, се
отнасят за нзделията на осиовната фирма — производителка иа
дадеиня тип.
Авторът ще бъде благодарен за всички забележки и препо-
ръки по книгата, конто могат да бъдат изпращани до Държамо
издателство .Техника* на адрес: София 1000, бул. »Руски“ Ns 6
ЧАСТ ПЪРВА
ТТЛ
ИНТЕГРАЛНИ СХЕМИ
9
ОСИОВИИ ПАРАМЕТРИ И ОЗНАЧЕНИЯ НА
ТТЛ ИИТЕГРАЛНИ СХЕМИ
Ucc —захранващо напрежение (Ucc = 5 V±0,25 V);
Uccq — допустимо напрежение между колектора и масата на из-
ходния транзистор в схемите с отворен колектор;
1СС —ток, консумиран от захранващия източник за цялата ин-
тегрална схема;
1СС1 — ток, консумиран от захранващия източник при състояние
1 на изхода;
1Ссо — ток, консумиран от захранващия източник при състояние
О на изхода;
Iqo — допустим изходен ток при състояние 0 на изхода;
Iqi — допустим изходен ток при състояние 1 на изхода;
IQZ0, IQz1 — изходен ток на утечка за логически елементн с три
изходни състояния прн голямо съпротивление на изхода
в състояние съответно 0 и 1;
18хо — максимален входен ток при състояние 0 на входа;
1«х1 — максимален входен ток при състояние 1 на входа;
Nq —коефициент на изходен товар.
Този коефициент показва колко входа на ТТЛ елемента
(с NBX = 1) могат да се включат към един изход на ТТЛ
елемент. Всъщност коефициентът Nq се получава, като
се раздели допустимият изходен ток на елемента с вход*
ния ток на елемента ..00 от същата серия —табл. 1.
Обикновено коефициентът Nq е различен за състояние 0 и
1 на изхода—в този случай се дават коефициентите NQo
Nq1.
Таблица 1
Изходен ток и коефициент иа изходеи товар иа елемеит ... 00 от различ*
ни серии
Изходен ток, коефициент на изходен товар 7400 74LS00 74500 74L00 74НП0
JQO 16 m A 8 mA 20 mA 3,6 mA 20 mA
IQ1 0,4 mA 0,4 mA 1 mA 0,2 mA 0,5 mA
Nqq 10 22 10 20 10
Nqi 10 20 20 20 10
NqO, oth 10 5 12,5/ 2,25 12,5
NQ1, oth 10 10 25 5 12.5
10
jQ oth —дава се за интегралните схеми от сериите 74 LS, 74 L,
74 S и 74 Н и се изчислява спрямо коефициента на иато-
варване Nq на интегралните схеми от серията 74;
t301 — време за включване;
Фнг. 1
t310 — време за изключване.
Времената 13о1 и t310 представляват времето за закъсиение
съответно на положптелния и отрицателния фронт иа импул-
сен сигнал от входа до изхода на интегралната схема
Фиг. 3
Фиг. 2
(фиг. 1). Често се дава средното време за задържаие (за
превключване)
I _ taoi+tjio •
13 ср----2 ’
tH — минимална продължителност на пусковия импулс (за три-
гер, мултивибратор, регистър);
Ml) — минимална продължителност на пусковия импулс, като по
време иа импулса иивото е 1 (фиг. 2);
МО) — минимална продължителност на пусковия импулс, като по
време на импулса нивото е 0 (фиг. 2);
ts — време за подготовка (фиг. 3);
th — време за задържаие (фиг. 3).
Времето ts определя миннмалния период, в конто трябва
да постъпи информационният сигнал (сигналът на данните)
11
преди подавамето иа тактовия импулс. Времето th е мини-
малният период, в който трябва да се задържи неизменен
сигналы иа данните следподаване иа тактовия импулс;
Fmax —максимална честота на превключване на тригера;
X — вход на логически елемент;
Y — изход на логически елемеит;
Хр—разрешаващ (стробиращ) вход;
С — тактов нход на тригер, брояч, регистър;
J, К — информацнонни входове на JK-тригер;
D — информационен вход на D-трнгер;
R — вход за нулиране на тригер, брояч, регистър;
S — вход за установяване на тригер;
Q — изход на тригер, брояч, регистър;
SX — последователен вход на регисгьр.
Xz — вход за управляване на състоянието на изход с голям»
съпротивление (състояние Z) в логическите елемеитн с трю
изходни състояния.
Дадеиите в справочника времена t3 ср, tS01 и tJl0 в повечето-
случан са измерена при товар с параметри, дадени в табл. 2.
Таблица 2
Товар, при който е измерено времето ва превключване на ТТЛ
интегралните схеми
п 74LS 74 S 74 L 74 Н
R.. ° 400 2000 280 4000 280
С., pF 15 15 15 50 25
В таблиците, дадени в справочника, величината в скоби се
отвася за параметъра сыцо в скоби.
В таблиците на истниност се използуват следните означения:
X — сигналы може да е 0 или 1;
Qo — сигналы на изхода до постъпване на тактов (входен) им-
пулс, т. е. тригерът не ироменя състоянието си;
Q, — сигнал иа изхода след постъпване на тактов (входен) им-
пулс;
Z — състояние на изход с голямо съпротивление.
Таблиците иа истиниост са дадени за сигиали с положителен
логика.
12
1 ТТЛ Четири двувходови логически елемента И—НЕ 7400
Параметър 7400 74LS00 74S00 74LOO 74H00
К155ЛАЗ К555ЛАЗ К531ЛАЗ ' К158ЛАЗ К131ЛАЗ
boi (*ЗД1 max), ns 431о(*ЗЮ m*x)’ ns fCCl (! CC1 max)' mA kcoCcCO tnax)’ шА 1цХ0> mA 'вХР H-A Nq(NQ1) Iqo' mA 11(22) 7(15) 4(8) 12(22) 1.6 40 10(10) 16 9(15) 10(15) 0,8 (1.6) 2,4 (4,4) 0,36 20 22(20) 8 3(4,5) 3(5) 10(16) 20(36) 2 50 10(20) 20 35(60) 31 (60) 0,44 (0.8) 1.16(2) 0.18 10 20(20) 3,6 5,9 (10) 6,2 (10) 10(16,8) 26(40) 2 50 10(10) 20
~ M p . f-'U
— логическа функция—Y==XjXj.
Таблица на истинное?
X, X, 1 Y 0 0 1 1 0 1 i 0 1 1 1 1 0
te
ТТЛ Четири двувходови елемента И — НЕ с отворен колектор 7401 1
Пар&метър 7401 74LS01 74L01 74H01
К155ЛА8 I
*301 (*301 mix)’ ns 35(45) 17 (32) 60 (90) 10 (15)
*310(*зю max)’ ns 8(15) 15 (28) 33 (60) 7,5(12) i
*CC1 (fCCl max)’ raA 4(8) 0,8 (1,6) 0,44 (0,8) 6,8(10) tl
kxoGcCO max)’ raA 12(22) 2,4 (4,4) 1,16(2) 26 (40) 1
UCCQ> V 5,5 5,5 5,5 5,5 J
3bxo> raA 1.6 0,36 0,18 2 i
*bxi- P-A 40 20 10 50
IQ0, mA 16 8 p,6 20
— може да се използува в схема ,опроводено“ ИЛИ;
— логическа функция — Y =XiX2-
X, «- X2^_ & ^-Y
B| 8р X >? & «_Y
X;-2- Xz-22- &
Xi-!3- & 13 ,
x2 — k-i-у
14
ТТЛ Четири двувходови логически елемента ИЛИ —НЕ 7402
7402 74LS02 74S02 74L02
К155ЛЕ1 К555ЛЕ1 К531ЛЕ1П
' *301 (*301 max)’ ns j (Ц10 max)’ ns JCC1 OcCl max)’ mA IcCO (!CCO max)’ mA Ц • :nA ' U- ;tA NQ1(1SIQ1) IQ0, mA 12 (22) 8(15) 8(16) 14(27) 1,6 40 10 (10) 16 10(15) 10 (15) 1,6 (3,2) 2,8 (5,4) 0,36 2) 22 (20) 8 3,5 (5,5) 3,5 (5,5) 17 (29) 26 (45) 2 50 10 (20) 20 .31 (60) 35 (6Э) 0,8(1,6) 1.4(2,6) 0,18 10 20 (20) 3,6
Логическа функция — Y=Xj4~X2* Таблица иа истиииост V V V
i Л* Л Lkk У Rz Г 16k L ]R5 J4k [к*0* Mr» 0 1 0 1 0 0 1 1 1 0 0 0
Xi -
04
1
В
х2И_
Xl^-
X2 —
x,-^-
Xi -S-
v 03
x2 —
v 05
Xi-----
Y
15
ТТЛ Четири двувходови логически елемента И — НЕ с отворен колектор 7403
Параметър 7403 74LS03 74S03 74L03
К555ЛА9 К531ЛА9П
• *301 (*301 max) • ns * 310 (*зю max)* ns * CC1 Ccci max)* mA ! kxoCceo max)* шА UCCQ. V * bx0’ mA I«l* (‘A fQ0, mA 35(45) 8(15) 4(8) 12(22) 5,5 1,6 40 16 17 (32) 15(28) 0,8 (1,6) 2,4 (4,4) 5,5 0,36 20 8 5(7,5) 4,5(7) 6(13) 20 (36) 5,5 2 50 20 60(90) 33(60) 0,4 (0,8) 1.2(2) 5,5 0,18 10 3,6
— може да се използува в схема „оцроводено* ИЛИ;
— изводи — както при 7400;
— логически функция — Y—ХхХ2.
П”3
U1k
16
1 ТТЛ Шест мввер-ора (лсгически елемевта НЕ) 7404
Параметър 7404 74LS04 74S04 74L04 74H04
К155ЛН1 К555ЛН1 К531ЛН1П К131ЛН1
*301 (*301 max)* nS *310 (*310 max)’ 1,5 *СС1 Ccci max)’ 'cco Occo max)’ ’“A I„xO’ mA 'axP llA nqo (nqi) IQ0, mA 12(22) 8(15) 6(12) 13 (33) 1.6 40 K)(10) 16 9(15) 10 (15) 1,2 (2,4) 3,6 <6,6) 0,36 20 22 (20) 8 3(4,5) 3(5) 15 (24) 30 (54) 2 50 10(20) 20 35 (60) 31 (60) 0,66(1,2) 1,7 (3) 0,18 10 20 (20) 3,6 6(10) 6,5(10) 16(26) 40 (58) 2 50 10(10) 20
Логическа функция — Y-=X-
Ьрстък <Jifaaoui<HK по.,.
17
ТТЛ Шест инвертора с отворен колектор (логически еммента НЕ) 7405 Ё
Параметър 7405 74LS05 74S05 74Н05 И
К555ЛН2 К531ЛН2
*301 (*301 max)» BS *310 (*310 max)’ BS ^CCl CcCl max)’ fCC0 CcCO max)* mA UCCQ* V !вх0' raA IBxl> llA Iqo» mA 40(55) 8(15) в (12) 18 (33) 5,5 1.6 40 16 17 (32) 15 (28) 1.2 (2,4) 3.6 (6,6) 5,5 0,36 20 8 5(7,5) 4.5(7) 9(20) 30 (54) 6.5 2 50 20 10(15) 1 7,5 (12) 1 16(26) 1 40(58} I 5,5 В 2 ; 50 20
— може да се жзползува в схема .опроводено* ИЛИ;
— изводи — както при 7404;
— логическа функция—Y-=X.
18
ТТЛ Шест инвертора с отворен колектор с повишено колекторно наорежение 7406
Параметър 7406
К155ЛНЗ
tsOl ^301 m»x)' ns tjlO (f310 max)’ nS leci Gcci max)’ raA •cCoCcCO max)’ mA UcCQ’ V I»x0- mA Jaxl- lQa. mA 10 (15) 15 (23) 30(48) 32(51) 30 1,6 40 40
— приложение — за свървване иа ламин с нажежаема мишка, на вакуум- ви електролуминеспентни лампи, на светаджмв, иа релета или за ТТЛ — MOS интерфейс; — може да работи в охемн „опроводеио* ИЛИ; — за увеличаваие на изходния ток могат да се свърэват иаралелно два или повече инверторн от един корпус; — изводи — както при 7404 и 7405; — логическа функции — Y-=Х.
19
20
ТТЛ Четири двувходови логически елемента И 7408
! Параметър 7408 74LS08 74S08
К155ЛИ1 К555ЛИ1 К531ЛИ1П
*301 (*301 max)» ns tgio (*310 max)» ns J ^CCl ^CCl max)» mA *CC0 CcCO max)» mA kxO • raA I,x I» HA Nqo (Nq1) Iq0, mA । 17,5 (27) 12 (19) 11 (21) 20 (33) 1.6 [40 10 (20) 16 12 (15) 12 (20) 2,4 (4.8) 4.4 (8.8) 0,36 20 22(20) 8 4.5 (7) 6,5 (10) 18 (32) 32 (57) 2 50 10 (20) 20
— изводи — както при 7400;
— логическа функция — Y =Х1Х2.
21
ТТЛ Четири двувходови логически елемента И отворен колектор С 740^
Параметьр 7409 74LS09 74S09
*М1(Чо1 max)’ ns tsio (Чю max)1 ns ^ClOcCl max)’ шА IccO Occo mJ1 шА UCCQ« V IgKO’ mA I„p PA Iq0 mA । 21 (32) 16 (24) Н (21) 20 (33) 5,5 1,6 40 16 20 (35) 20 (35) 2,4 (4,8) 4.4 (8,8) 5,5 0,36 20 8 6,5 (10) 6,5 (10) 18 (32) 32 (57) 5,5 3 5Э 20 2 < 4 '
— изводи— както при 7408;
— логическа функция—¥=>4X2.
22
ТТЛ
Три тривходови логически елемента И—НЕ 7410
Параметър 7410 74LS10 74S10 74L10 74H10
К155ЛА4 К555ЛА4 К531ЛА4П К158ЛА4 К131ЛА4
*301 (*301 maJ* nS 11 (22) 9 (15) 4,5 05 (60) 5,9 (10)
*31в (*310 rn«x)> nS 7(15) 10 (15) 5 01(60) 6,3 (10)
IcCl (^CCl max)* ®A 3(6) 0,6 (1,2) 7.5 (12) 0.3 (0,6) 7,5 (12.6)
]CCU ^ССО шах)’ iaA 9 (16,5) 1,8 (3,3) 15 127) 0,9 (1,5) 19,5 (30)
LxO> mA 1.6 0,36 2 0,18 2
'axl- HA 40 20 5 10 50
Nqp (Nqj» 10 (10) 22 (20) 10(20) 20(20) 10(10)
Iqj. mA 16 8 20 3,6 20
— логически функция— Yj—X^jX,.
23
ТТЛ
Три тривходови логически елемента И
17411
Параметър 74LS11 74S11 74H11
К555ЛИЗ К531ЛИЗП
*301 (*301 max)» ns *310 (*310 max ) ns (cci ^CCI max)’ шА !CC0 (lCC0 max)' mA I„o. mA !.X1' l*A Nqo (Nqi) Iqo» mA 12 (1&) 12(20) 1,8 (3,6) 3,3 (6,6) 0.36 20 22 (20) 8 4.5(7) 5 (7,5) 13,5 (24) 24 (42). 2 50 10(20) 20 7.6 (12) 8.8 (12) 18(30) 30(48) 2 50 10(10) 20
— изводи — както при 7410;
— логическа функция — Y=XiX2X3.
24
ТТЛ Три тривходови логически елемента И—НЕ с отворен колектор 7412
Параметьр 7412 К155ЛА10 74LS12 К155 ЛА 10 — —
*301 (*301 max )» ns *310 (*310 max)" nS *CC1 (^CCl max )’ mA *CC0 ^CCO max^’ mA Uccq. V I,x0. ША I.xl> Iqo> шА 35 (45) 8(15) 3(6) 9 (16.5) 5.5 1.6 40 16 17 (32) 15 (28) 0.7 (1.4) 1.8 (3,3) 5,5 0.36 20 8
— може да се използува в схеми .опроводеио* ИЛИ;
— изводи — както при 7410;_
— логическа фуикция—У=Х]Х2^з-
25
ТТЛ Два четиривходови тригера на Шмнт 7413
Параметър 7413 К155ТЛ1 74LS13 —
W (t30i шах ). ns (310 (t3io щах )• ns ]СС1 (ТСС1 па*)* шА fCC0 ОсСО max)’ шА Праг за задействуваие, V Праг иа отпускане, V I.X0* тА J.xl* РА Nq* (NqJ Iqo* “А 18 (27) 15 (22) 14 (23) 20(32) 1.7 0,9 1.6 40 10 (20) 16 15 (22) 18 (27) 2.9 (в) 4.1 (7) 1.7 0,9 0,4 20 22 (20) 8
— хистерезисът е температурив стабилизираи;
— приложение — за подавайе към ТТЛ схеми иа сигиали с продължителиа
фронтов* и с иива, различаващв се от ТТЛ иивата, за мултивибратори;
— изводи — както при 7420 и 7440;
— логическа функция — У=Х1Х2Х3Х1.
26
ТТЛ
Шест тригера на Шмит (инвертора)
7414
Параметър 7414 74LS14
К155ТЛ2 К555ТЛ2
*301 (*301 max )• ns 15 (22) 15 (22)
*310 <*310 max )’ ns 15 (22) 15 (22)
। !CC1 ^CCl max) mA 22 (36) 8,6 (10)
*CC0 ('ccOmaxb mA 39 (60) 12 (21)
Праг иа задействуване, V 1,7 1,7
Праг иа отпускане, V 0,9 0,9
: ‘'Вхо> гаА 1.2 0,4
i Lxi> itA 40 20
I Nq0 (Nq1) 10(20) 28
IqO’ mA 16 8
IQ1, pA 800 400
— хистерезисът е температурив стабилизиран;
— приложение — за подаваие към ТТЛ схеми иа сигиали с прожължителни
фронтове и с нива, раздичаващи се
— изводи — както при 7404;
— логическа функция Y=X.
от ТТЛ иивата; за мултиинОратори;
х-01-
О
X _03_
04 Y
+Ucc
Х-25-
Х_Р9_
О
X-J2-
06 у
08 у
13
Х-Н-
а
а
ю у
12
27
ТТЛ Шест инвертора с отворен колектор(логически елемента НЕ) 7416
Параметьр 7416
К155ЛН5
*301 (*301 max )• п* *310 (*зю max)’ ns *СС1(*СС1 max)’ mA 'cCO (*CC0 max) > mA U CCQ> V ’.X0’ mA !bxP HA *QQ. mA 10(15) 15 (23) 30 (48) 32 (51) 15 1.6 40 40
— приложение за ТТЛ-CMOS интерфейс, за свързване на малкн лампи]
с иажежаема иишка, светодиоди, релета;
— за повншаваие иа изходиня ток могат да се свързват паралелно дяа
или повече иивертори от един корпус;
— изводи — както при 7405, 7406, 7407, 7417;
— лопнеска функция — Y=X.
28
ТТЛ
Шест повторителя с отворен колектор с Uccq=15 V 7417
7417
Параметьр
tjOl (^301 max)’ ns 6(10)
t3io (W max)» ns 20(30)
Icci ^CCl max)* mA 29(41)
IfCO ^CCOmax ) ЩА 21(30)
UcCQ' V 15
U’ raA 1.6
!bx1> HA 40
IqO- mA 40
приложение — за ТТЛ — CMOS интерфейс, за свързваие иа малки лампи
29
ТТЛ Два четирипходови логически елемента И — НЕ 7420
Параметьр 7420 74LS20 74S20 74L20 74Н2Э
К155ЛА1 К551ЛА1 К531ЛА1П К158ЛА1 К131ЛА1
*301 Саи max), ns 12(22) 9(15) 4,5 35 (60) 6(10)
*310 (*310 шах)» па 8(15) 10(15) 5 31 (60) 7(Ю) ;
k:Cl Ccci «ах)« шА 2(4) 0,4 (0,8) 5(8) 0,2 (0,4) 5(8.4) f
^СО ^ССО max )• 6(11) 1,2 (2.2) 10(18) 0,6(1) 13(20) !
^ХО" гаА 1,6 0,36 2 0,18 2
1„Р нА 40 20 50 10 50
NqO (Nqi) 10(10) 22 (20) 10(20) 20(20) 10(10)
Iq0, mA 16 8 20 3,6 20 ! —
логическа фуикция — Y—XiXjXjXa .
30
ТТЛ Два четнрввходова логическа елемента И 7421
j Параметър 74LS21 74H21
К565ЛИ6
*3014*301 mix)' ns 1 *310 (*ЗЮ «Их)' ns I IcCI^CClnxxb raA j 'cCO OcCO nix )• ! >1X0’ mA '„Г нА j nqo (NqJ ! 1qo> raA 12(15) 12(20) 1.2ГХ4) 24(4.4) 0,36 20 22(20) 8 7,6(12) 8.8(12) 12(20) 20(32) 2 *0 10(20) 20
— изводи — както при 7420;
— логическа функция — Y—XiX^sX*.
31
Два четиривходови логически елемеита
И—НЕ с отворен колектор
Параметър 7422 74LS22 74S22 74H22
К155ЛА7 К531ЛА7П
*301 (*301 max)> ns *310 Озм max)’ ns fCCl ПсС1 max)’ шА kco (*CC0 mxx)» mA Uccq V *вх0* ША *,xP HA 1q0« mA 35 (45) 8(15) 2(4) 6(H) 5,5 1.6 40 16 17 (32) 15 (28) 0,4 (0,8) 1,2 (2,2) 5,5 0,36 20 8 5 (7.5) 4.5 (7) 3(6,6) 10(18) 5,5 2 50 20 10(15) 7,5(12) 3, (5) 13(20) 5,5 2 50 20
— може да се използува в схема 7„опроводено“ ИЛИ;
— изводи както при 7420;J
— логическа функция — У=Х1Х2Х3Х1.
+ Ucc Х4 х3 X, X, Y
F1 И И R Fj ГЯ И
32
ТТЛ Два четиривходови логически елемеита ИЛИ—НЕ със стробиращ вход 7423
Параметър 7423
К155ЛЕ2
*301(t301 max)’ ns tfilO (tjlO max)’ ns IcCl^CCl max)’ mA ItCO OcCO max )’ шА I.xO’ mA l.xl’ HA I1XO — ВХОД Xp, mA IBIi — вход Xp pA Nqo (Nq[) IQ9. mA 13(22) 8(15) 8(16) 10(19) 1,6 40 6.4 160 10(20) 16
— към един от логяческите елемеити (извод 7) може да се свързва разшири-
теа 7460 (към аходовете X и X);
— максималният броВ на свързаните разширители е четири;
— при иесаързваие иа разширител изводи 1 и 15 остават свободии;
— пои ниво 0 иа входа Хр ва стробиране изходното ииво е 1; За разширяе-
мия елемент при Хр=О. Y-X.
— логическа функция — У—Хр(Х14-Ха4-Хз4-Х<)4-Х (разширяем лог. елемент);
Y-Xp (Х1+Х2+Х3+Х<);
X—вход на разширителя.
Кратък справочник по ..,
33
Два четиривходови логически елемента
ИЛИ—НЕ със стробиращ вход
Параметьр 7425
К155ЛЕЗ
*301 (t10l mu)’ ns *310 (*310 max)* ns kci Gcci max)’ шА !СС0 ПсСО max)* шА I„o. mA I.XP l»A I,xo — ВХ°Д Xp, mA IBxi — вход Xp, pA Nqo(Nqi) Iqo> mA 13(22) 8(15) 8(16) 10(19) 1.6 40 6.4 160 10(20) 16
— при ииво 0 иа стробиращия вход Хр изходното ииво е 1;
— логическа функция: У=Хр(Х1-|-Х>4-Хз-|-Х|).
34
Четири двувходови логически елемента И—НЕ ТТЛ с отворен колектор 7426
Параметьр 7426 74LS26
К155ЛА11
W (t301 mix)' ns 1з]0 0з10 max)’ •cCl ^CCl max)’ mA 'cCO (!CCO max)’ UCCQ> V kxO’ mA •axl' HA Iqo> mA 16 (24) 11(17) 4(8) 12 (22) 15 1.6 40 16 17 (32) 15 (28) 0.8 (1,6) 2,4 (4,4) 15 0,36 20 8
— приложение — ТТЛ — CMOS интерфейс
— може да сеизползува в схема „опроводеио* ИЛИ;
— изводи — както жри 7400;
— логическа фужкция — Y<=XiX2.
35
ТТЛ Три 3-входови логически елемента ИЛИ-HE 7427 j
Парамегьр 7427 74LS27
К155 ЛЕ 4
W (*зо1 mix)» ns *310 (*310 mix)» ns ^Cl ^CCl mix)» гаА fCCO ^CCO mix)' mA ^XO» ®A J.X1. Nqo (Nqi) Iqo, mA Iqi» l*A 7(П) 10 (15) 10(16) 16(26) 1.6 40 10(20) 16 800 10 (15) 10(15) 2(4) 3,4 (6,8) 0,36 20 22(20) 8 400
— логическа фуикция — Y=X14-X2+X3.
Xi-13-, Хз-22- 1 X- Г
Xi -И- Xj-^- Хз-Si 1 Об у
xi _а Хг-Ю- Хз-^ 1 08 у
36
ТТЛ Четири двувходови логически елемента ИЛИ— НЕ с по-голям коефициент на натоварване 7428
Парамегьр 7428 74LS28
К155ЛЕ5
*301 (*301 mix)’ ns *310 (*3I0 mix)* 115 kci (Icci mix)’ mA k:CO GcCOmix)* I„0’ mA I.xi’ l*A Nqo (nqi) IQ1, mA Iqq, mA 6(9) 8(12) 12(21) 33(57) 1.6 40 30(60) 1,4 48 12(24) 12(24) 1.8 (3,6) 7(14) 0,36 20 66(60) 1,2 24
— изводи — както при 7402
- логическа функция — Y—Xi+Xj.
37
ТТЛ Четнри двувходови логически елементи И — НЕ с по-голям коефициент на натоварваие 74
Параметьр 7437 74LS37 74S37
К155ЛА12 К531ЛА12П -
* «01 (*301 max)’ nS * 310 (*зю mix)» ns * СС1 (*СС1 max)’ шА *СС0 ПсСО max)’ гаА I„o. mA J.XP Nqo(Nqi) Iqi, mA Iqo, шА 13(22) 8(15) 9(15,5) 34(54) 1.5 40 30(30) 1.2 48 12(24) 12(24) 0,9(2) 6(12) 036 20 65(60) 1.2 24 4(6.5) 4(6.5) 20(36) 46(80) 4 100 30(60) 3 60
— наводи — «кто при 7400;______
— логически функции — Y=XjXa.
40
ТТЛ
Четири двувходови логически елемента И—НЕ с
отворен колектор с по-голям коефициент на
иатоварване
7438
Параметьр 7438 74LS38 74S38
К155ЛА13 1
*301 (*301 шах)' п* *В10 (*310 max)’ ns IcCl ^CCl шах)’ тА kca^CCO max)' тА UcCQ* V I.xO mA I„i. HA 1q0’ fflA 14 (22) 11(18) 5(8,5) 34(54) 5,5 1,6 40 48 20(32) 18(28) 0,9(2) 6(12) 5,5 0,38 20 24 6,5(10) 6,5(10) 20(36) 46(80) 5,5 4 IM 60
— изводи капо при 7400 и 7437;
— аогическа фуикмия —Y—XjX».
4ti
ТТЛ Четири двувходови логически елемеита И—цЕ с по-голям коефициент на натоварване 743в|
Параметър 7439
*301 mix • ns *310 mix » ns ]CC1 max’ raA 5CC0 mix’ mA !.xO< ®A I.X1. нА. nqo (Nqi) IqOr шА *Q1 • 22 18 8.5 54 1.6 40 30(6) 48 250 -
—логическа функция — Y^X^. Ц
42
Два четиривходови логически елемеита И НЕ < ТТЛ по-голям коефициеит на натоварване 7440
I Параметър 7440 74LS40 74S40 74H40
К155ЛА6 К131ЛА6
——— * зо1 (*зо1 пиж)’ ns * 310 (*310 m»«)’ ns * 001 t^CCl nuJ' mA * cco(^cco max)' mA I.xO- mA l.xl' Nqo(Nqi) IQi, mA Iqq. mA 13(22) 8(15) 4(8) 17(27) 1.6 40 30(30) 1.2 48 12(24) 12(24) 0,45(1) 3(6) 0.36 20 66 (60) 1.2 24 4(6.5) 4(6,5) 10(18) 25(44) 4 100 30(60) 3 60 8.5(12) 6.5 (12) 10.4(16) 25(40) 4 100 30 (30) 1.5 60
— изводи — както при 7420;_________
— логическа функция — Y^-XjXjXsX*.
।
I
ТТЛ Дешифратор на двоичио-десетичен вдесетичен код 7<i
Парамегьр 7442 74LS42 74L42
*3ср’ ns JCC (fcc ш*х )• шА 1»х0’ ША ЧхР РА Nqo (Nqi) Iqq, mA 1 17 28(56) 1.6 40 10(20) 16 17 7(13) 0,4 20 22(20) 8 49 14(22) 0,8 20 44(40) 8 -J
— изводи — както при 7443, 7445, 74145;
— хл- хв» хс« xd — “олове иа дешифратора;
— Yq-t-Yj — находи на дешифрат ора.
Таблица иа стшшост
XD Входове | Yj y2 Y3 Изходи
xc XB XA 1 Y« Y< y5 Yg Y? Ye _y9
0 0 0 0 0 1 i 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 6 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 I 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 I 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 I 1 1 1 1 1 1 0 1 1
1 0 0 6 1 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0
1 0 ! 0 1 1 1 1 1 1 I 1 1 1
1 0 1 1 1 1 I I 1 1 1 1 1 1
1 1 0 6 1 1 1 1 1 1 1 1 1 1
1 1 • 1 1 1 1 1 1 I 1 1 1 1
1 1 1 0 1 1 1 1 1 1 1 1 1 1
1 1 1 1 I H I 1 1 1 1 1 1 1 1
♦UCC Ха хв ХС Хп Y, Y. Y,
44
ТТЛ Пре образу в ател на двоичио-десетичен код 1 с излишък три в десетичен код | 7443
Парамегьр 7443А 74L43
t3cp • ns Ice ^СС maxb шА I л . гаА ‘•хи • I.X1’ , Nqo(Nqi) Iqo. гаА Iqv На 17 28 (56) 1.6 40 10 (20) 16 800 49 14 (22) 0.8 20 22 (40) 8 400
— изводи — както пр« 7442, 7445, 74145.
Таблица иа истиниост
Входове ХА Y. Yi Изходи Y2 Ys Yt Y5 Y« Y, Yg Ye
XD хс Хв
0 0 1 1 0 1 111 11111
0 1 0 0 1 0 111 11111
0 1 0 1 1 1 011 11111
0 1 1 0 1 1 10 1 1 1 t I I
О 1 1 1 1 1 110 11111
1 0 0 0 1 1 111 01111
1 0 О 1 1 1 111 10111
1 0 1 0 1 1 111110 11
1 0 1 1 1 1 111 11101
1 1 с 0 1 1 111 11110
1 1 0 1 1 1 ill 11111
1 1 1 0 1 1 111 11111
1 1 1 1 1 1 111 11111
0 0 0 0 1 1 111 11111
0 0 0 1 1 1 111 11111
0 0 1 0 1 1 111 11111
ТТЛ Преобразувател на код на Грей с излишък три в десетичен код 7Я
Параметьр 7444А 74L44
w M Ice OcCnux)’ I.1O. «“A !„!. pA Nqo (Nqi) Iqo* шА Iqv U* 17 28(56) 1,6 40 10(20) 16 ЗОЭ 49 14 (28) 0.8 20 22(40) 8 400
— изводи — камто при 7442, 7445, 74145.
Таблица иа истин ио ст
Входове Изходи Yo Yj Y. Yj Y4 Y5 Y6 Y7 Y8 Y9
и К Q X X. Хд
0 0 1 0 0 11111111}
0 1 1 0 1 0 1 1 1 1 1 1 } }
0 1 1 1 110 1 111111
0 1 0 1 11 1011111}
0 1 0 0 11110 1111}
1 1 0 0 11 1 1 10 1111
i 1 0 1 11 1 1 1 1 0 Д J }
I i 1 1 1111110 1
1 1 1 0 11 1 1 1 1 1 1 0 1
1 0 1 0 1111111110
1 0 1 1 1111111111
1 0 0 1 1111111111
1 0 0 0 111111111}
0 0 0 0 11 1 1 11111}
0 0 0 1 111111111}
6 0 1 1 11 t 1 111111
До
w 14
Ag--
Хс——
Хо^-
А,
Аг
Аз
B/D
Tfbpl-Yo
F, ISLyi
РгШ" yz
f3lK y3
P8JUO_ Ye
r И
46
Дешифратор на двоично-десетичен в десетмчен ТТЛ код и с изходи с отворен колектор 7445
Параметьр 7445
wns Ice ^сс max )• шА 1,ж0- ГОА 1„Г НА UCCQ> V Iqq» mA 50 43 (70) 1,5 40 30 20
— изводи — както при 7442 74145;
— при 20 mA изходен ток, изяодното иапрежеиие е по-малко от 0,4 V;
— максималио допустим иаходеи ток — 80 mA (изходното иапрежеиие е
во-мал ко от 0,9 V).
Таблица иа истиниост
№ Входове Yo Изходи
XD xc X, XA Yi Y2 Y3 Y* Y5 Yo Y7 Yg Yo
0 0 0 0 0 0 1 11111111
1 0 0 0 1 1 0 11111111
2 0 0 1 0 1 1 0 1111111
3 0 0 1 1 1 1 10 111111
4 0 1 0 0 1 1 110 11111
5 0 1 0 1 1 1 1110 1111
& 0 1 1 0 1 1 11110 111
7 0 1 1 1 1 1 111110 11
8 1 0 0 0 1 1 1111110 1
9 1 0 0 1 1 1 11111110
— 1 0 1 0 1 1 11111111
— 1 0 1 1 1 1 11111111
1 1 0 0 1 1 11111111
— 1 1 0 1 1 1 11111111
— 1 1 1 0 1 1 11111111
1 1 1 1 1 1 11111111
47
ТТЛ Преобразувател на двоично-десетичен в седем- сегментен код и с изходи с отворен колектор 74- 74-
Параметър 7446A — — 74L46
7447A 74LS47 74L47
t3cP. п» ^СС Осс mix)’ UCCQ. v —за 7446 UCCQ. V —за 7447 IBl0 — вход BI/RBO, иА IBx0 — за всички други входове. рА 1К1 — без вход BI/RBO, рА NQo(NQi>~aa BI/RB0 IQa—изход BI/RBO, mA Iqj—изход BI/RBO pA IQ0, mA — за Ya — Yt 100 64(85) 30 15 4 1.6 40 5 8 200 40 100 7(13) 16 1 0,36 20 8,9 (2,5) 3,2 50 24 200 32 (52) 30 15 2 0,8 20 22 (10) 4 100 20
— възможност за првверка на'индикаторни лампи (чрез входа XLT);
— възможност за регулиране на яркостта иа индикаторен елемент (чрез
даване ва нмпулсен сигнал на входа BI/RBO.
— възможност за изключваве на индикаторен елемент и иа всички свързаи
след него по-старши индикаторни елементн при индикация иа цифрат
нула (чрез входа RBI и изходв BI/RBO);
__сегментите иа индикаториия елемент светят при ниво 0 на изхо-
дате Y. — Ygj
— изводи — както ври 74246'и'74247.
Преобразувател на двоично-десетичен в седем-
сггмеятен код и с изходи с отворен колектор
7446
7447
| табл"113 на исгинност
г"—'— ”” Входове ' Изходи
I функция LT RBI X со X и X о BI/RBO Ya Y. Yc Yd Ye Yf Чг
° 1 1 0 0 0 0 1 0 0 0 0 0 0 1
1 1 X 0 0 0 1 1 10 0 111 1
2 1 X 0 0 10 ! 1 0 0 10 0 1 0
I 3 1 X 0 0 11 ; 1 0 0 0 0 110
4 1 X 0 10 0 1 10 0 110 0
I 5 1 X 0 10 1 1 0 10 0 10 0
' 6* 1 X 0 110 1 1 1 0 0 0 0 0
7 1 X >0 11 1 1 0 0 0 1 1 1 1
8 1 X 10 0 0 1 0 0 0 0 0 0 0
9* 1 X 10 0 1 1 0 0 0 11 0 0
Ю 1 X 10 10 1 1 110 0 10
11 1 X 10 11 1 1 10 0 11 0
12 1 X 110 0 1 10 1110 0
13 1 к 110 1 1 0 110 10 0
1 X 1110 1 1 1 1 0 в в 0
15 1 X •1111 1 1111111
BI X X X X X X 0 1 1 1 I 1 1 1
RBI 1 0 0 0 0 0 0 1111111
LT 0 X X X X X 1 о о о о о о
— цифрата 0 се иидинира само нри RBI = 1;
— В|— взключване на индикацията —иа входа-изход BI/RBO се подава инво 0;
— RBI—изклю*аие на индикатора при показаиие]нула— на входа RBI се
одава инво 0. На изхода B1/RBO се получава ниво 0, което служи за
пренос — подава се иа входа RBI на индикатора в по-старшня разред;
— LT — проверка иа сегмеитите иа иидикаториня елемент.
* В производством) на няней фнрми цифрата 6 може да е без сегмента а,
а цифрата 9 — без сегмеага d
t Г"о 1 2 з * 6 * 7 * * 10 11 12 13 ц ц
•Ы‘ ШНЗШБПНЕЕЁШ
“.ЕГМЕНТИ ИДОМЦИЯ , Г
г Г К I
-Кратьн
COPUOVMK ио . .
49
ТТЛ
Преобразувател на двоичио-десетичен
в седемсегментен код
Параметър 7448 74LS48
‘зср. п8 !СС ([сс max)’ шА 1вх0 —вход BI/RBO, mA 1вх0 — останали входове, mA 1вх1 — без вход BI/RBO, рА 1q0 — изход BI/RBO, mA Jqo — изходи Ya — Yg, mA 1Q1 — изход BI/RBO, pA IQI — изходи Ya—Yg, pA 100 53 (30) 4 1,6 40 8 6,4 200 40) 100 25 (38) 0,36 20 3,2 6 500 100
— вътрешно тоеармо съпротивление 2 к2 в изходните вериги на изхо-
дите Ya — Yg;
— възможност за проверка на сегментите иа индикаторннте елементи
чрез входа XLT;
— възможност за регулиране яркостта на индикаториия елемеит чрез по-
даваие на импулсен сигнал с различен коефнциент иа запълваие иа
входа XRBj ,
— възможност за изключване на ииднкаторния елемеит и на всички по-
старши елементи при индикация на цифрата иула (чрез входа XRBj
и изхода XQB!(RB0);
— изводи — както при 74248.
ТТЛ Преобразувател на двоично-десетичем в седемсегментен код 7448
Таблиц» на истинност
функ- ция Входове Изходи
^LT ^RBI XD Хс хв хА 1 Ya Yb Yc Yd Y. Yf Yg
.— 0 I 2 3 4 5 6 7 8 9 10 11 12 13 14 15 BI RBI LT 1 1 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X X X 1 0 0 X 0 0 0 0 0 0 0 1 0 0 10 0 0 11 0 10 0 0 10 1 0 110 0 111 10 0 0 10 0 1 10 10 10 11 110 0 110 1 1110 1111 X X X X 0 0 0 0 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 111111 0 110 0 0 110 110 11110 0 0 110 0 1 10 110 1 10 1111 1110 0 0 111111 11110 1 oooi io 0 0 1 10 0 0 1 0 0 0 1 10 0 10 1 0 0 0 111 0 0 0 0 0 0 0 0 0 0 0 0 oooooo 111111 0 0 1 1 1 t 1 0 1 1 1 1 ) 0 Э 1
— цифрата пула се пндиднра само при XRB!=1;
— BI— нзключваие на иидикацията (при BI/RB0=0);
— RBI — изключваие на индикатора при показание пула;
— LT — проверка на изправността иа сегментите иа иидикаторния
елеменг.
51
ТТЛ Преобразувател на двоично-десетичеи в седем- сегментен код с изходи с отворен колектор 74
Параметър 7449 54LS49
*3сг ns *СС tfccmai)' шА исс. V 1.30» тА кх|. нА Iq0, mA 100 33 (47) 5,5 1,6 40 10 100 8 (15) 5,5 0,36 20 8
— сыцествува в-ьзможиост за регулираие иа яркостта (чрез подав а не
на импулсеи сигнал с променлив коефицяеит иа запълваие
на входа Хв1)
Таблица на ястияиост
Функ- кия Входове Изходи
XD хс хв ХА ХВ1 Y. Yb Yc Yd Ye Yf Yg
0 0 0 0 0 1 1 1 1 I I 1 0
1 0 0 0 1 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 1 0 1 I 0 1
3 0 0 1 I 1 1 1 1 1 0 0 1
4 0 1 0 0 1 0 1 1 0 0 1 1
б 0 1 0 1 1 1 0 1 1 0 1 1
в 0 1 1 0 1 0 0 1 1 1 1 1
7 0 1 1 1 1 1 1 1 0 0 0 0
в 1 0 0 0 1 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 0 1 1
10 1 0 1 0 1 0 0 0 I 1 0 1
11 1 0 1 1 1 0 0 1 1 0 0 1
12 1 1 0 0 1 0 1 0 0 0 1 1
13 1 1 0 1 1 1 0 0 1 0 1 t
14 1 1 1 0 1 0 0 0 1 1 I 1
1S 1 1 1 1 1 0 0 о 0 0 0 0
В1 X X X X 0 0 0 0 0 0 0 0
BI — нзключваяе иа индикацията (при Хш=0)
О 0lZ3« 5 6 7'«« Vnni3KS
Два логически елемеита от елементите е разши; 2И—-2ИЛИ—НЕ (един эяем) 7450
Параметър 7450 К155ЛР1 — — К158ПР1 74H50 К131ЛР1
*Ю1СзО1 шах)’ п* tjlO (*310 щах)' ns ^CCl ^CCl max)’ mA IcCO^CCO max)* ®A !.xo- mA '.Xl> I1A nq 1q0, mA 13(22) 8(15) 4(8) 7,4(14) 1,6 40 10 16 50(90) 35(60) 0,44(0,8) 0,76(1,3) 0,18 10 20 3,6 6,8(11) 6,2(11) 8(13) 15(24) 2 50 10 20
— един от логичееште елемеяти (с вход на извод 8) е предназначен за
свързване на разширители 7460 (най-мног» четири) или 74Н60 (на!Мшого
четири), или 74Н62 (иай-много един);
— X и X — входове иа разширител;
— при иесвързваие на разширител входовете X и X остават свободни;
— логическа функция — Y—ХДз^-Х^Х*, Y-'XjXa+XeXj-f-X;
X — от изход на разширител.
53
Два логически елемента 2И-—2ИЛИ — НЕ
(ЗИ— 2ИЛИ—НЕ)
Параметьр 7451 74LS51 74S51 74L51 74H3
К555ЛР11 К531ЛР11П
*301(*301 max)* ns 13(22) 12(20) 3,5(5,5) 50(90) 6,8(11'
*310 Азю max)' п* 8(15) 12,5 (20) 3,5(5,5) 35(60) 6,2(1Ц
ICC1 AcCl max)* шА 4(8) 0,8 (1,6) 8,2(18) 0,44(0,8) 8,2(12,
kcoРсСО max)’ шА 7,4(14) 1,4(2,8) 13,6(22) 0,76(1,3) 15,8(4
шА 1,6 0,36 2 0,18 2 (
!.хН 40 20 50 10
Nqo<NQ1) 10(10) 22(20) 10(20) 20(20) 10(lf
Iqo* mA 16 8 20 3,6 2O>
— логически функция Y=XiX2-hXJX1 — за ^451, 74S61 й 74Н51;
У-аХ^Хз+ХзХ*; Y—XjXaXj-^XiXjXy —* за 74L51 и 74LS51*
7451
74S51
74Н51
74L51
74LS51
54
1
Логически елемент 2И—ЗИ—2И—2И—4ИЛИ ТТЛ с възможност за разширяване 7452
Параметьр — — 74H52 К131ЛРЗ
Гзо1(‘зо1 max) без разтирител, ns tM0 (tJl0 max) без раэширител, ns t t c раэширител, ns t310 с раэширител, ns 1CCI (fCCl max)* шА *CC0 ^CCOmax)* mA I„o. mA I.X1 > nq !Qo' mA IQI. nA 7(H) 6,2(11) 11.4 7,4 7.1(11) 7,5(12) 2 SO IQ 20 500
— към 74Н52 може да се свързва раэширител от типа 74^9 (до четами),
74Н60 (до четири) или 74Н62 (не повече от здиа);
— X — вход за раэширител; при свьрзваие иа раэширител вх о**т X
остаза свободен;
— логическа функция— =Х1Х2+ХвХ1Х5+ХвХ7+Х8Хв.
55
__ Един логически елемеит ЗИ—ФИЛИ—НЕ с възможност за разширяване 74
Парамегьр 7453 К158ЛРЗ
К155ЛРЗ K13
*301 (*301 mix)’ ns *»1о(*аю mix)' ns •cci (Icci mix)’ mA kcoOcCO max)’ “’A Лю. mA I»1 И-А nq 13(22) 8(15) 4(8) 5(9,5) 1.6 40 10 16 50(90) 35(60) 0,4(0,8) 03(1) 0,18 10 20 3,6 11 7,1 9,41
— логическата схема иа К155ЛРЗ съответствува иа 74Н53;
— кьм 7453 може да се свързва разширител 7460 (до четири);
— кьм 74Н53 може Дасе свързва разширител 74Н60 (до четири) ми
(ие яовече от един);
— X и X — входом за разширител;
— при несвързване на разшир тел входовете X и X остават свободив;
— догическа функция —
У-Х^+ХЛ+ХЛ+ХЛ+Т" — аа 7453;
Y-X^+XaXH-XsXaXy+XaXiH-X - за 74Н53 и К155ЛРЗ.
56
ТТЛ Един логически (2(3) И—4ИЛИ— елемеит 2И—4ИЛИ—НЕ НЕ) 7454
Парамегьр 7454 74LS54 74L54 74Н54
tgo* 0з01 max)’ nS •siO 0з10 max)’ nS IcCl ([CC1 max'*’ mA Icco^cco max)’ mA I«xO’ ША «„!’ I‘A NO !Qo’mA 13(22) 8(15) 4(8) 5,1(9,5) 1.6 40 10 16 16(20) 12,5(20) 0,8(1,6) 1(2) 0.36 20 20 8 50(90) 35(60) 0,4(0,8) '0,6(1) 0,18 10 20 3.6 7(11) 6.2(11) 7.1(H) 9,4(14) 2 50 10 20
__логическа функ-ш —_________
Y«XiA у у /X jJQ+XeXe+X^Xg 1 — за 7454;
Y-frX-rx.Y^+^Xrj-XgXp — за 74Н»4;
I У ”= ^Х 2+АЗ'^а^йЧ"-^ в^7^в4_Л'^цв —за 74L54 и 74LS54»
ТТЛ [един логически елемент 4И—2ИЛИ—НЕ 7451
Параметьр | 74LS55 | 74L55 74H|
К155ЛР41 1 К158ЛР4 К131Л|
*301 (*30l max)’ ns 22 12(20) 50(90) 7(4
*310 (310 max)* ns 15 12,5(20) 35(60) 6,5(1
’cCl ^CCl max)’ шА 0,4(0,8) 0,22(0,4) 4,5(6,1
IcCoOcCO max)* mA 0,7(1,3) 0,38(0,65) 7,5(12|
I„o. mA US 0,36 0,18 2 <
*.xl* V-& 40 20 10 50
nq 10 20 20 10
Iqo‘ mA 8 3,6 20
— към 74Н55 може да се свързва раэширител 74Н60 (до четири) иди 7
(ие повече от едиа);
— X и X — входове за раэширител; при иеизползуваяе иа разтирител
входовете X и X остават свободии;
— логическа функция —
Y- XtXgXTVt-XsXsX^ — за 74LS55 и 74L55;
Y=XjX2X1X1+X5X(iX?X,4-X — за 74Н55.
X — от изход иа разтирител.
58
- i / ТТЛ Д8а Л‘ВХ°Д°ВИ логически разширителя по ИЛИ 7460
Пзраметър 7460 К155ЛД1 — 74Н60 К131ЛД1
1сс (Т, — запушен) I (Т2 — наситен) 1„0> шА I ,. !'А 4x1* 1 цТ*— наситеи), шА 2(4) 1,2(2.5) 1,6 40 0,43 3(4.5) 1,9(3,5) 2 50 0.6
— 7450 — раэширител за 7423, 7450, 7453;
— 74Н60 — раэширител за 74Н50, 74Н53 и 74Н55;
— логическа функция — X=X1X2XJX1;
— извод 7 се свързва с общия проводник.
« Ти — транзистор иа изхода иа разширителя.
59
_. Едвн логически елемент ,TJ1 4И—2И—ЗИ—2И—4ИЛИ—НЕ ;74«
Параметър 74S64
К155ЛР9 К53)ЛР9
*ВО1Сзо1 m«ih ns *310 <*310 m»x)> ns Icci ^CCl mJ1 шА JCC0 Vcco max)’ шА !.xo- шА !.xl- HA NQo(NQ1) IQo, mA 3,5(5,5) 3,5(5,5) 7(12.5) 8,5(16) 2 50 10(20) 20
— логическа функция —
У-Х^гХзХ^+ХвХв+ХуХДЙ-ХЛ!.
во
f~~~„ Логически елемент 4И—2И-—2И—ИЛИ—НЕ ТТЛ с изход с отворен колектор -t 7485 |
Параметър 74S65
К531ЛР10П
tjoi (^301 т«Д П* ! t.410 Сд10 max)’ В® | IССЭ (1сС0 шах )• шА | IfCl ^CCl max )’ шА UCCQ> V J,xO’ fflA i«i' :1A шА 5 (7.5) 5,5 (8,5) 8.5(16) 6(H) 5,5 2 50 20
— изводи — както при 74S64;
- логическа функции — Y«Л4-Х?Хв4-ХДю. <
в»
ТТЛ | JK-тригер 741
Параметри 7470 •1
MHz tn (i) — вход C, ns t„ (0) — вход C, ns tH — вход R и S, ns ts, ns th . ns ЫСзО1 max)-вход C- ns tsioGjig m(z)—вход C, ns , ^ifltsio — вход R илв S, ns JCC (JCC tnax)’ ™A 1BX(J— вход J, J, К, К и С, шА I„o —вход R и S, шА I„i — вход J, J, К, К и С, pA l„i — вход R и S, pA 1 nq Iqq. njA IqP pA 35 20 •30 25 23 5 27 (50) 18(50) 50 13 (26) 1.6 3.2 40 80 10 16 400 •
— тригерите се превключват от положителиия фронт иа тактовня нмпулс
— нензползуваните входове J и К трябва да се свържат към маса.
Таблица иа истинност
Входове S R C J* К* Изходи Q Q
0 1 X X X 1 0 X X X 0 0 X X X 1 1 t о 0 1 1 t 1 о 1 1 t о 1 1 1 t 1 1 1 1 0 X X 1 0 0 I 1** 1** Qo Qo 1 0 0 1 Qo Q Q Qo •UJM K«=K;K2K3. ** Това състояние ие e стабш т. е. ако S и (илн) R стаиат 1,< тояннето на тригера се промеи
62
Гттл JK-тригер 1 7472 |
Параметър 7472 74L72 74Н72
K155TB1 К158ТВ1 К131ТВ1
F MHz •max’ « t (1) — вход ns (0) — вход С. ns ts. ns th. ns t — вход R и S, ns *301 (*301 max) 3a C. ns *310 (*310 щах) за ns ’cc ^CC max)’ mA I 0 — ВХОД R, S, шА 1и1 — вход R, S, pA 1вх0 —вход C, mA IrxI ~ ВХ0Д C- !bx9 — вход J, К, шА kxi - вход J- к Nq Qo ’ mA 15 20 47 0 0 25 16(25) 25(40) 10(20) 3,2 80 3.2 80 1.6 40 10 16 2.5 200 200 0 0 100 35 (75) 65(150) 0,76 (1,4) 0,36 20 0,36 20 0,18 10 20 3,6 25 12 28 0 0 16 14(21) 22 (27) 16 (25) 4 100 2 50 2 50 10 20
— JX • управляващ — управляван тригер с по три J- и К-входове — , JjJ2J3 и К=К!К4К3; — изходът иа тригера се превключва от отрицателния (спадащия) фронт иа тактовия импулс С; тригерът се установява в състояние Q=1 при R=l, S=0 и всъстояние Q=0 — при R=0, S«=l; за да се превключва тригерът, трябва RS=I. Таблица на истинност
Входове Изходи
S R С J К Q Q
0 1 0 1 1 1 — 1 1 X X X 0 X X X 0 X X X 1 _! ?_ 0 0 1 _П'_ i о 1 _П'_ о 1 1 J Г I 1 А 0 0 1 1* 1* Qo Qo 1 0 0 1 Qo Qo * Това състояние e нестабилно, т. е. ако S и (wih)R стан ат 1, състояиие- то на тригера се променя.
+ 'JrC s с Kj ПЯ Пэ] ПЯ ПГ K? Ki 1 Gol Г9~1 Q с 1
ТТЛ ) Два JK'TpHrepa 7473
Параметър 7473 |74LS73 j 74L73 | 74H71
Fnlal,MHz 15 30 2,5 25
£ (1) — вход С, ns 20 20 200 12 i
ts, ns 0 20 0 0 «
th’ па 0 0 0 0
t„ — вход R и S, ns 25 25 100 16 »
*301 (t.3oi mix) — 3a Q* ns 16 (25) 11 (20) 35 (75) 14 (211
t»10 (Цю mix) ~ за C, ns 25(40) 15 (30) 60 (150) 22 (271
Jcc ( JCC mix)* П’А 10 (20) 2(4) 0,76 (1,44) 16 (25)
IT1a — вход R, C, mA 3,2 0,8 0,36 4 1
I„1 — вход R, S, pA 80 80 20 100 ’
IBl0 — вход J. К, mA 1,6 0,36 0,18 2
1,ж1 — вход J. K, pA 40 20 10 50
Nq 10 20 20 10 1
Iqo, mA 16 8 3,6 20
*за един тригер
74 V®’ 74^73 — два JK-тригера от тип управляваш—управляван с
нм*1 изходът се превключва от отрниателння фронт на .
— 74LS73 два JK-тригера, превключвани от фронта (° рицателпя) иа так-
тоанте имаулсн С; <
'"трябва*^ Т н^лнрат (Q“°) при R—0; за да се£превключва тригерът.
Таблица на истинност
7473, 74Н73, 74L73
| Входове
7OSn
| Изходи
R C J K__| Q Q
• X
1 _l_
1
1
X
о
I
о
1
X
о
о
1
1
о
Qo
1
о
Qo
1
Qo
о
1
Qo
| Изходи
Входове______________
R C J К । Q Q
О
1
1
1
X
I
I
I
1
X
О
1
о
1
X
X
о
о
1
1
X
о
Qo
1
о
Qo
Qo
£
Qo
о
Q.
Qo
€4
ТТЛ 1 Два D-тригера | 7474
7474 74LS74 74S74 74L74 74Н74
I 7 К155ТМ2 К531ТМ2П К131ТМ2
F Hz щах’ (1) —вход С, ns s. ns th,ns — вход R, S 301 (tjoi max) 3a ns 310 (f310 max) 3a C, ns CC (*CC max)* mA — вход R, mA axl ВХ0Д R' al0—вход C, S, mA all —вход C, S, pA BlQ —вход D, mA Вх1-вход D, pA <qo (M Q*. ША 15 30 20 5 30 14(25) 20 (40) 8,5 (15) 3,2 120 3,2 80 1,6 40 10(1 J) 16 25 25 25 5 25 13(25) 25 (40) 2(4) 1.2 60 0,8 40 0,4 20 22 (20) 8 75 6 3 2 7 6(9) 6(9) 15(25) 6 150 4 100 2 50 10 (20) 8 2,5 200 50 15 100 65 (100) 65 (150) 0,8 (1,5) 0,36 30 0,36 20 0,18 10 20 (20) 3,6 36 15 15 5 25 8,5 (15) 13(20) 15(25) 4 150 4 100 2 50 10(20) 20
За един тригер. 1 - D-тригер, превключван от фронта (положителния); тригерът се установява в състояш' Q=1 при R»1 и S=0 и се превключ- ва в състояние Q=0 при R=0 и и-1; за да се превключи тригерът от фронта на тактовия импулс С, тряова R=l, S-1. Таблица иа истиниост
Входове S R С D Изходи Q Q *Това състояние e нестабнлно, т. e. ако S и (или) R стаиат 1, състоянието иа трнгера се промена.
0 I X X 1 0 X X 0 0 X X 1 1 t 1 1 1 f 0 1 1 0 X 1 0 0 1 1* 1* 1 0 0 J Qo Qo
5 Кратъа справочник по ...
65
ТТЛ
Четири D-тригера—два двуразредни
паралелни регистъра-памети
7471
Параметър 1 7475 74LS75 74L75 1
K155TM7 1
Чср- ns tH — вход С, ns ts, ns th, ns *CC ^CC max)’ mA IBl0 —вход D, mA IBXi — вход D, pA IBl0 — вход Ci_2, C3—4, mA IBX i вход C1_2> Cg_4, pA Nq V mA 15 20 20 5 32 (53) 3,2 80 6,4 160 10 16 ll 20 20 0 6,3(12) 0,4 20 16 80 20 8 23 100 49 10 16 (27) 1,6 40 3,2 80 20 8
Таблица иа истинно*
приложение — паралелеи регистьр-памет (Letch); Входове Изходи
— тригерите се превключват от тактовите импул- и С
си — изходът повтаря сигнала от входа D вина- 1 ги когато иа тактовия вход С инвото е 1; из- 0 1 0 1
ходът остава в това състояние, в което е бил 1 1 1 0
входът D в мамевта иа превключване на сигна- ла С от 1 в 0. X 0 lQ. Qo
х,®-{БТГ
66
ТТЛ Два JK-тригера >7476 |
Параметър i . - . 7476 74LS76 1 74H76 j
1 1
F ,r> MHz 1 max’ 15 30 25
tH(D- вход C, ns 20 20 12
ts, ns 0 20 0
th, ns 0 0 0
t (0)—вход R, S. ns 25 25 16
*301 Ir30t max)—за C, ns 16 (25) 11 (20) 14(21)
(3io(*310 max) —за C, ns 25 (40) 15 (30) 22 (27)
Ice (!CC roax)>mA 20 (40) 4(8) 32 (50)
I 0— вход R, S, mA 3,2 0,8 4
I,xl — вход R, S, pA 80 60 100
IBX.3 — вход C, mA 3,2 0,72 2
I,xl — вход C, pA 80 80 j 5 J
IBx0 — вход J, K, mA 1.6 0,36 I 2
Isxl —вход J, K, pA 40 20 j 50
nq 10 20 10
Iq6’ mA 10 8 | 20 I
— 7476, 74Н76 — JK-тригер от типа управляващ—управляван с по един J- и К-
вход; нзходът се превключва от отрицателння фронт на тактовия импулс С;
74LS76 — тригер, превключван от фронта (отрицателиия) иа тактовия
импулс С;
тригерът се устаиовява в състояние Q—1 при R—1 и S=0 и в състояние
Q—0 — npn|R»0 и S— I; за да се превключва тригерът, трябва R—l, S=l.
67
ТТЛ
Два JK-тригера
74'
Таблица на нстннност
на 7476. 74Н76
Таблица на истинност
на 74LS76
Входове Изходи
S R с J к Q Q
О 1 X X X 1 0
1 0 X X X 0 1
0 0 X X X 1» i*
1 1 J L 0 0 Qo Qo
1 1 _1 L 1 0 1 0
1 1 -1 1- 0 1 0 1
1 1 _| 1— 1 1 Qo Qo
Входове
S R c J к
0 1 X X X
1 0 X X X
0 0 X X X
1 1 I 0 0
1 1 I 1 0
1 1 0 1
1 1 I 1 I
1 1 1 X X
Изход
Q^Q
1 о
О 1
1* 1
q
1 о
О 1
Q Q
Q Q
*Това състояние е нестабилио.
т. е.’ако S н (или) R станат 1, съ-
стоянието на трмгера се променя.
*Това състояние е нестаби лно,
т. е. ако S и (или) R станат 1, със
тоянието иа тригера се променя.
68
„ 1 Четири D-тригера—два двуразредни паралелни Т'*'* j регистри-памети 7477
Параметър 7477 74LS77 74L7 7
К155ТМ5
t , ns 1СС (-СС max)’ г — вход D, mA * В-Х1 ' I , — вход D, рА sxt г I , — вход Ci о» Сз_а, mA aid * ° * 1 — ВХОД С|__2, С3__4, рА 'qo- 1Т,а 15 32(53) 3,2 80 6,4 160 10 16 И 6,9(13) 0.4 20 1.6 80 20 8 23 16(27) 1.6 40 3,2 80 20 8
— приложение — паралелен регистър-памет (Latch);
— тригерите се включват от тактовите импулси— изходът повтаря сигнала
от входа D винаги когато в тактовия вход С нивото е I; изходът остава в
трва състояние, в което е бил входът D в момента иа превключване на сиг-
нала С от ниво 1 в ниво 0.
Таблица на истинност
Входов е Изход
D С Q
0 1 0
1 1 1
X 0 Qo
*1 *2 Cj-4 +UcC *3 Х4
69
ТТЛ Едноразреден пълен’суматор 74
Парамегьр 7480 1
К155ИМ 1 1
t, Ср—^от Са към Cn-H , ns tx ср’— от А или В към 2» ns ^СС^ССтхх)1 1bxq — вход Са, mA 1вх0— вход А*, В*, mA 1вх0—веники други входове, mA I„i — вход Са. рА 1вх1 — всичкн други, цА Nq (Iqq. mA)—изход 2» 2 Nq , (iQ0, mA) — изход A*, В* 10,5 52 21 (35) 8 2.6 1.6 200 15 10(16) 3(4,8) *
— логическа функция — Таблица на ?нстиниосг !
А=АС4-А*4-А1А2; В=Вс+В»4-В1В2; — ако се използуват А* или В* като входове, входовете Aj и А2, съответно Bj и В^, трябва да се свържвт към маса; — ако се използуват Aj и А2 или Bi и Вг като входове, нхо- довете А* и В* трябва да са от- вореии. Са В А Сп+1 s s ;
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 0 1; 0 1 0 j 1 0 1| о i о ; 0 10 0 0 1]
9
70
ТТЛ 16-битова памет RAM 7481
Парамегьр 7481 А
К155РУ1
UCCQ> v Време за достъп, ns IfC^CC max )’ mA I . — видове X, Y, mA 'bxO I , —входове X, Y, uA 4x1 r jbj0 — входове 30, 3i, mA IBX1 — входове 30, 3j, pA Nqo Iqo. mA 5.5 15 45(65) И 400 1,6 40 25 40
— организация—16X1 bit; — изходи с отворен колектор; 1 —Зо и 3i — отделки входове за запнсване съответио на 0 и 1; i Qu и Qi — отделяй изходи за четеве съответио иа 0 н 1; ] —клетките иа паметта са статичнн тригерн, подреденн в матрица 4X4; хори- зонталните Xi—Ха н вертнкалните Yi—У4 адреснн тиии са нзведенн от нн- тетралиата схема.
71
ТТЛ Двуразреден пълен суматор
Параметьр 7482
К155ИМ2
tx ср — от Q) към £,, ns ts ер — от Со към С2, ns tx ср — от В към 2, ns ^СС^СС mix )> mA Ibxq ” вход Ap Bi, Ср, mA IBX1—вход A], В], Co, pA IBx0 — вход Ag, Bj, mA IBXi — вход A2, B2, pA NqO(Iqo. mA) — нзход Ca NqoOqo- mA) — нзход Зь 2a 38 19 40 35(58) 0.4 160 1,6 40 5(8) 10(16)
— Ai, Bi — входове иа първи разред;
— Cg — вход за сигнала за пренос от предходния разред;
— Аг, Ва — входове за втория разред;
— S2 ~~ сигнал sa сумата съответно от първня и втория разред
(в схемата е предвиден преиос от първня към втория разред);
— С2—сигнал за преиос от втория разред;
— валичието на вход и нзход за сигнал за преиос позволява да се свъ]
два или повече суматора 7482.
72
ТТЛ I
Двуразреден пълен суматор
| 7482
Таблица иа истнниост
Входове Изходи
Ai В1 а2 ва Si 1ри Со=О при 31 о М °. I Ю С2
S2 с2
и 0 0 0 0 0 0 1 0 0
1 0 0 0 1 0 0 0 1 0
0 1 0 0 1 0 0 0 1 0
1 1 0 0 0 1 0 1 1 0
0 0 1 0 0 1 0 1 1 0
1 0 1 0 1 1 0 0 0 1
0 1 1 0 1 1 0 0 0 1
1 1 1 0 0 0 1 1 0 1
0 0 0 1 0 1 0 1 1 0
1 0 0 1 1 1 0 0 0 1
0 1 0 1 1 1 0 0 0 1
1 1 0 1 0 0 1 1 0 1
0 0 1 1 0 0 1 1 0 1
1 э 1 1 1 0 1 0 1 1
0 1 1 1 1 0 1 0 1 1
1 1 1 1 0 1 1 1 1 1
73
ТТЛ 4-разреден пълен суматор 7I
Параметър 7483А 74LS83A К155И М3 —.—
ср ~~ от Со към 2, ns 1, ср — от А. В към J, ns ср —от О» към С4, ns ta ср — от А, В към С4, ns Icc(lcc max )’ 1вх0 —входове А, В, шА 1вх1 —входове А, В, рА 1вх0 — вход Со, ША 1ВХ1 —вход Со, рА NQ0(NQ1) — изход С4 Nqo(Nq1) — всички други 13 16 10 10 66(110) 1,6 40 1.6 40 5(Ю) 10(20) 16 15 11 11 19(34) 0,8 40 0,4 20 20 20 j
— AiB[ — А4В4 — входове съответио за първия до четвъртня разред на суми
— Со — вход за сигнал за принос от предходния разред;
Sj—S4 — изходи за сумата съответио за първия до четвъртня разред;
С4 — изход за сигнал за преиос от четвъртня разред иа суматора;
— наличието на вход и изход за сигнал за пренос позволява да се свъ]
Ава или повече суматора 7483.
74
"ттл! 16-битова памет RAM _ | 7484
Параметър 7484A К155РУЗ — —
UcCQ 1 V Зреме за достъп, ns Icc(1CCmax)> mA I x0 — входове X, Y, mA I , .— входове X, Y, ixA *BX1 I входове 3, mA ‘bX (j I — входове 3, pA ^'qo Iqo, mA 5,5 15 45(65) 11 400 1,6 40 25 40
I ___организация и действие — както при 7481 А;
! — има по два входа за запис 3(0)р 3(0)2, 3(1)1 и 3(1 )2 съответио иа 0 и 1,
| обединени чрез логическата операция И;
' —изходи Qo и с отворен колектор;
। —Xj—Х4 — хоризонталии адресии типи;
; — Yj—Y4 — вертикалии адресии шиин.
75
ТТЛ 4-разреден компаратор
Параметьр 7485 74LS85 74S85 74L85
К555СП1П К531СП1П
ср» ns ^сСсС яах)» иА 1вх0 — входове А > В, А < В, mA 1вх1 — входоае А > В, А < В, рА 1вх0 — всички други, шА 1вх1 —- всички други, рА Nqo(Nqi) 23,4 55(88) 1,6 40 4,8 120 10 24 10,4(20) 0,4 20 1.2 60 20 11 (110) 2 50 6 150 10(20) 90 3,2(7,2) 0,18 10 0,54 30 20 /
— възможно е последователно свързваие иа два или повече компаратор*
I —Ai—А<—четирибитов входен сигнал;
— Bi— В<— четирибитов входен сигнал.
76
Гттл 1 4-разрелен компаратор | 7485
Таблица нх ИСТИННОСТ
1 1 Входове Последова- 1 ИзхоДи
телни входове!
! A3. В$ А2> Bj Ар Бд Ao, Во А>В А<В А>3. А<В А-В
А=В
А3>Вз X X X XXX 1 0 0
। Аз<^Вз X X X XXX 0 1 0 -
। Аз=В3 а2>в8 X X XXX 1 0 0
А3 —В3 Aj<B2 X X XXX 0 1 0
! А3=В3 Aj=B2 Ai>Bj X XXX 1 0 0
А3=Вз А2=В2 Aj<Bi X XXX 0 1 0 —
А3=В3 А2 = В2 Aj-Bi Aq^>Bq XXX 1 0 0
Аз = В3 А2=В2 Aj=^=Bj Ао<Во XXX 0 1 0
Аз = В3 Aq=B2 Ai =Bi Ао=Во 1 0 0 1 0 0
! ( А3=В3 А2 —В2 Ai=*Bi А0 = В0 0 1 0 0 1 0
i ' А.з = Вз А2=В2 А-=В1 А0 = В0 О 0 1 0 0 1
7485, 74LS85 . 74S85
As=Bs А9=В2 Aj~Bj Ао=Во X X 1 0 0 1 1
'3—В3 Аз^Вд Aj = B^ Ао=Во 1 1 0 0 0 0 ;
2-»в3 А2 = В2 A] = Bj Ао=Во ООО 1 1 0
74L85
! А3 = В3 Ao—В2 А 1=В1 Ао=Во 0 1 1 11 1 1
J Аз = В^ А2=В2 At=B, Aq=Bq 1 0 1 I 0 i
I А3=В3 А2*="В2 Ai~ Bi А0=В0 1 1 1 1 1 1
i А3=Вз А2=В2 A[=A, Ао=Ао 1 1 0 1 1 0
Аз=Вз A$sB2 Aj=B 1 Ао=В° ООО 0 0 0
X — сигналът може да е 0 или 1. -
77
ТТЛ Четири двувходови елемента за логическа неравнозначност (полусуматори)
Парамегьр 7486 74LS86 74S86 74L86
К155ЛП5 К555ЛП5 К531ЛП5
*301 (*з „!„)• ns 18(30) 10 (30) 7(10.5) 50 (90)
*31оСзт»ж)’ ns 13 (22) 13 (22) 7,5(10) 35 (60)
*СС Псе т«х)> тА 30 (50) 6(Ю) 50 (75) 3,8 (6,7)
^вжО, тА 1,6 0,6 2 0,36
Uu, 1*А 40 40 50 20
NqQ (Nqj) 10(20) 22 (20) 10(20) 20(20)
Iqo, ГО А 16 8 20 3,6
— логическа фуикция,— Y=X1X2+X1X2.
Таблица на истииност
Входове X, Х2 “Йзход^У
0 0 0
0 1 I
1 0 1
1 1 0
X, W- Х2 02_ М2 <а_у
X, «_ Х2 05_ М2 06 у
х, J2_ Х2 09_ М2 08 у
X, _12_ М2 М V
X2J?_
х,л_ х2-ег_ М2 оз у
«1 «1 X X М2
х,за- х2°в_ М2 Ю у
Х,-!3- Х2-^- М2 _1?_у
-рТЛ 64-битова памет RAM 7489
Парамегьр 7489 74LS89 74S89
К1 55РУ2
рреме .зд достъп, ns Icc ('сс max)- mA : UCCQ. Х i U' mA I 1> P-A ЧхГ r Iqo- mA ! Nq i 4 32 75(105) 5,5 1,6 40 12 7,5 (45) 5,5 0,4 20 12 15 (120) 5,5 0,15 25 16 7,5
* организация— 16 думи по 4 bit; изходи с отворен колектор; изходннят сигнал е инверсен на входния; нзхо- | дите могат да се свързват по схемата „опроводеио* ИЛИ и да се изграж- дат намети с обем до 4096 думи; — ХА, Хв, Хс, XD — адресни входове, с конто се избира при запис и при i четене една от 16-те думи;
— Qi—Q*—изходи; изходиата информация е иивертирана спрямо входната;
— Xi—Х4 — входове;
— Хр — стробиращ вход; при Хр=0 може да се чете и эаписва;
— Хзп — сигнал за запис.
Таблица на истииност
Операция Входове Изходи
ХР Х.П X Q
Запис 0 0 0 0 0 1 1 0
Четене 0 1 X данин
Забрана за запис 1 1 0 0 0 1 1 0
Изключеви изходи 1 1 X 1
04— 10 Х1 хг хз RAM Fi js-a, -SZ_Q2
0! 1S X» ха хв fx -9?-a 3 —U-Qx,
13 Хр^ Хр Е
ХЗГ
79
ТТЛ Асинхронен дв оично-десетичен брояч
Параметър 7490А 74LS90 j 74L90 i
К155ИЕ2 1 1 1
Fmix — вход СА ,MHz Fjmx — вход Св, MHz fcc (1СС п»х)> mA tH —вход CA, ns tH — вход CB, ns tH — вход Ro, ns IBx0— вход CA, mA I„xi — вход CA, pA JbxO-вход CB’ raA I,xi — вход CB, pA 1>х0—вход Ra> r9- mA I„j — вход Rg и R9, pA NQ(NQ1) 32 16 29 (42) 15 30 15 3,2 80 4,8 120 1.6 40 10 (20) 32 16 15 30 15 2,4 80' 3,2 160 0,4 20 22 (20) 3 3 200 200 200 0,54 30 1 60 0,18 10 20 (25)
— тригерите се превключват от отрицателями фронт иа входните ишау
СанСв: •
— Ro=Rod)< Ro(2)—входове за нулиране, обединенн с операцнята И; '
— Rg=Rg (1) R9 (2) — входове за установяване иа брояча в състояние 9 (QA1
| QB*“0, Qc“0, Qd= 1), обединенн с операцията И; '
— приложение — за броячи с коефициент на броене 10, 2 и 5.
Таблиц» нв истииност
Входове за установяване Изходи
Rod) R0 (2) Rod) R9(2) Qd XD r> XD ' CO | Qa
i 1 0 X 0 0 0 0
i 1 X 0 0 0 0 0
X X 1 1 I 0 0 1
X 0 X 0 броене
0 X 0 X броене
0 X X 0 броене
X 0 0 X броене
80
ТТЛ 8-разреден преместващ регистър 7491
— Параметър 749IA 74LS91 74L91
mhz г max' tKP- nS IcC ^CCmax)’ шА I „ — всеки вход, mA J»x0 I , — всеки вход, рА *»xt а IQ0. mA 10 25,5 35(58) 1.6 40 10 16 10 25,5 12 (20) 0,4 20 20 8 3 77,5 3,5 (6,6) 0,18 20 20 3,6
— регистър с последователей вход и последователен изход;
— ннформацията в регистъра се премества отляво иадясно от положителиия
фронт на тактовия импулс С;
— на входа С е свързан буферен логически елемент;
— двата последователни входа SXi и SX> са обедииеии с логическата опера-
ция И;
— Q — последователей Изход.
Входове t* | Изходи t**+g
SXj sx2 Q Q
1 1 0
X 0 0 1
0 X 0 1
— начален момент;
** tn+8 — момент след постьпваието на 8 положителни фронта иа тактовия
нмпулс.
Кратък сяриочннк по ...
81
ТТЛ Асинхронен брояч до 12 74
Параметър 7492 74LS92 *
К155ИЕ4 J
Fmix —вхо* cA-.MHz Froix — вход Св, MHz *СС (*СС И1х)> тА 1и — вход СА, R, ns t„ — вход Св, ns 1вх0 — вход СА, тА ^вх! вход СА , рА ’вхО — И°АСВ> тА 1вх1 — вход Св . рА 1вх0 — вход Rb R2, mA I„xi — вход Rb R2, pA Nq (Nq1) Iqo> raA 32 16 26 (39) 15 30 3,2 80 4,8 120 1.6 40 10(20) 16 32 16 9(15) 15 30 2,4 80 3,2 16) 0,4 20 22(20) 8 tj
— трнгернте се превключват от отрицателния фронт иа входните нмпулси |
и Со;
— R=RiR2 иулиращи входове, обедииеии с операцнята И; трнгернте се Ц
лират при Rj=l и R2=l; броячът работн при Rj«=O или R2==0 или Rf
= R2=0;
— приложение — за броячн с коефициент иа броене 12, 2 и 6.
Таблица иа истиниост
Нулираши входове | Изходи
Ri Ra 1 Qi Qs Q2 Qi
l 1 1 0 0 0 0
0 X | броене
X 0 броене
82
ТТЛ
Параметьр
Асинхронен брояч до 16
(4-разреден •двоичен* брояч)
7493
с — вход Сд , MHz
/"-вход CB,MHz
Icc (' сс max)’ mA
t — вход СА , R, ns
t — вход Св, ns
I „ — вход С., mA
вхО А
1вх1-вход СА, рА
»х0 - ВХСД СВ' тА
1в11-вход Св, рА
1bj0 —вход R1( R2, mA
I»X1 — ВХ0Д R1’ R2’ !xA
Iqo- raA
N0(NQ1)___________
7493A 74LS93 74L93
К155ИЕ5
32 32 3
16 16 3.
26 (39) 9(15) 3,2 (6,6)
15 15 200
30 30 2C0
3,2 2,4 0,36
80 83 20
3,2 3,2 0,36
80 160 20
1,6 0,4 0,18
40 20 10
16 8 3,6
10(20) 22 (20) , 20 (20)
— тригерите се превключват от отрицателния фронт на входните импулсн Ci и С2
— R=RjRb—иулиращи входове, обедииеии с операцията И; тригерите се
нулират при Rj—1 и R2=l; броячът работи при Rj=0 и (или) R2=0; таб-
лииата иа истиниост за иулираие ва брояча е същата както на иитеграл-
ната схема 7492;
— приложение — за броячи с коефициент на броене
16, 2 и.8.
7493
74LS93
''4L93
' ' TJi Q.
83
ТТЛ
4-разреден преместващ регистър
Параметър 7494
Fm„. MHz tB — вход С, ns t„— входЛ, ХР1, ХР1, ns ns ts (0), ns th, ns *зср‘ m«)' ns *CC ^CC max)’ mA 11Жв —вход Xpj, Xpj, mA U.xo — всички други, шА 1»х1 Xpj, Xpj, pA I„i — всички други, pA Nq Iqo> mA Jqj. HA 10 35 30 35 25 0 25 (40) 35 (58) 6,4 1.6 160 40 10 16 401
— тригерите се превключват от положителиия фронт на тактовите импул
С; ннформацията се премества отляво иадясио;
— SX — последователе н вход!
— Х1А, Х2Д, ХЗА, Х4А—първи набор паралелни входоне;
— Х1В, Х2В, Х3в, Х4В—втори набор паралелни входове;
— Q4 — последователен изход;
— R — вход за нулиране. тригерите на регистъра се нулират при R—1, ну
рането е независимо от състоянието на тактовия вход С;
— Хц. Хр2 — разрешаващи входове, конто определят от кои от наборит
паралелни входове да се записва в регистъра входи ата информация.
84
ТТЛ
4-разреден преместващ регистър
7494
Таблица иаистииност
| Операция Входове 1 Изходи
Xpi Xpg Х1А"^Х4А Х]в-ьХ4В R С SX |q* q2‘ qJ) q4
1 Въвеждане на j информация от 1 паралелннте входове 1 0 1 0 0 1 0 1 0 X 1 X X 0 X 1 X X X [ 0 0 0 X X X 1 1 1 1 X X X 0 0 0 XXXI 1 1 0 1 0 I
Нулиране 0 0 X X 1 X X 0 0 0 0
Преместване 1 0 0 0 0 X X X X 0 t 0 0 t 1 о Qio Q20 1 Qio Q20 Q30 Q30
Тези изходи не са изведени от интегралната схема (фиг. 7494).
85
ТТЛ 4-разреден преместващ регистър
Парамегьр 7495A 74LS95A 74L95
К155ИР1
Fmax, MHz 25 25 3
t„—вход С, ns 20 25 203
ts> ns 15 20 100
th, ns 0 10 120
t3cp — вход C, ns 19,5 32,5 120
’cC Псе max)’ mA 39(63) 13(21) 3,8 (9)
I,x0 —вход c, mA 1,6 0,8 0,18
I.X1 — вход C, pA 40 40 10
I,x0 — вход v, mA 3,2 0,4 0,36
I„i — вход V. pA 80 20 20
lBxo — И°Д X! — X4, mA 1,6 0,4 0,18
Jbx1 ~ “ход Хг — X4, pA 40 20 10
Iqq. mA 16 8 3,6
NQ <NQ!) 10 (20) 25 (20) 20(20)
— регнстър с последователни и паралелни входове и изходи;
— информацията, записана в регистъра, се премгства ог отрицателння ф|
на тактовите импулси С;
— SX — последователен вход;
— Qi—Qa паралелни изходи;
— Х4—Х4 паралелни входове;
86
ТТЛ
4-разреден преместващ регистър
7495
—вход за определяне режима иа работа; при V=»0 преместването е от-
ляво надясно от входа SX под действие иа тактоввте импулси Cj;
при V—1 информацията се въвежда от входовете Xj— Х4 под дей-
ствието иа тактовите импулси Cj; в този режим чрез свързваие иа
Xi с Q2, Х2с Qsa т. и. се яостроява регвстър с иреместваяе от-
дясио иаляво;
— при смяна на иивото иа сигнала V вивото иа входовете Cj и Q трябва
да е 0.
87
ТТЛ 4-разреден преместващ регистър 1>
Таблица на истинност
Входове Изходи J
V Ci Ca sx X1 X2 X3 X4 Qi Q2 Qe Q«j
1 I X x X X X X Q10 Q20 Qso
1 I X x • b c d a b c d
1 I X X q; Q3 Q< d Qin Qsn Qin d ,
0 0 1 X X X X X Q10 Qao Qso Qi»;
0 X I 1 X X X X 1 Qm Qan Qsn
0 X I 0 X X X X 0 Qin Qzn Qsn
Г 0 0 X X X X X Q10 Q20 Qso Qm
1 0 0 X X X X X Q10 Q20 Qso Qm
1 0 1 X X X X X Q10 Q20 Q30 Qw
t 1 0 X X X X X Q10 Qao Qso Qm
t 1 1 X X X X X Q10 Q20 Q30 Qm
— Qi0 — Q40 — сигиали иа изходите иа регистъра до постъпваие иа такте)
импулс;
— Qm —Qta — сигиали на изходвте на регисяъра след пвстъпване иа так-
тов импулс; (
— режим на'преместваие отдясво наляво е възможеи при външио свързва
не иа Q2 с Xi> Qs с Х2 и Q< с Х3; входната информация се подава иа
входа Х«.
88
5-разреден преместващ регистър 7496
Параметър 7496 74LS96 — 74L96
Л 1Hz * щал . — вход С, ns t"_ вход R И Хр, ns t". п; V 115 t3c₽ ;tA-p maxb ns ICC 'Qc max)- ША j — вход Xp, mA j '_li — другите входове» mA l’xl -Bx ;; XP- нА I — ветки други, pA Iqo- rcA IQ1- "A 10 35 30 30 0 25 (40) 48 (79) 8 1.6 200 40 10(10) 16 400 10 35 30 30 0 25 (40) 12 (20) 0,4 0,4 20 20 22 (20) 8 400 5 100 100 10'J 0 50 (80) 24 (40) 4 0,8 100 20 44 (20) 8 200
— тригерите се|превключват от положителния фронт на тактовите импулси
С, информацията се премества отляво иадясно;
— SX — последователей вход; Xi — Х5—паралелни входове;
— Q, — Q5 — паралелни изходи; Ьчьф
— R —вход, за нулиране тригерите иа регистъра се нулират при R=0, иу-
.шрането е независимо от състояиието иа входа С;
— л•— разрешаващ вход за записваие информапията от’паролелните входове
Таблица на истинност
Входове Изходи
R Xp Xi xa xs x4 X5 c sx Qi Qa Q3 Qi Qs
0 0 X X X X X X X 0 0 0 0 0
0 X 0 0 0 0 0 X X 0 0 0 и 0
1 1 1 1 1 1 1 X X 1 1 1 1 1
1 1 0 0 0 0 0 0 X Qio Qeo Q30 Qio Qso
1 1 1 0 1 0 1 0 X 1 Q20 1 Qio 1
0 X X X X X 0 X Qio Qto Q30 Qio Qso
1 0 X X X X X t 1 1 Qio Q20 Q30 Qio
I 0 X X X X X t 0 0 Qio Q20 Q30 Q«>
89
ТТЛ Синхронен програмируем 6-разреден делител на честота
Параметър 7497
К155ИЕ8
MHz t„ — вход С. ns tH — вход R, ns ts , ns th, ns •cc Усс max)’ raA I,x0 — вход C, mA 1„1 — вход G, pA IM9 —всички други, mA I1X1 — всвчки други, |1A Nq Iq0, mA 25 20 15 25 20 80 (120) 3,2 80 1.6 40 10 16 Я
— тригерите се превключват от положителния фронт иа тактовите ими
— R — иулиращ вход; тригерите се нулират при R=l, веаависимо от с
нвето на входовете С, Хр и Xjk;
— Хр — разретаващ (стробиращ) вход; при Хр=1 се забраиява посты
то на тактовй импулси от входа С към брояча;
— XJk— информационен вход;
— XQ—вход за сигнал при последователно свързваие на 7497;
— ири работа входовете R, Хр н Xjk трябва да се свържат към 0, a Xq
към 1;
—,QJk — изход за сигнал за пренос при последователво свързване на 7
— Q — Q — прав и инверсен изход;
— при последователно свързване на две или повече 7497 изходът Qjk G
свързва с входа Хр и XJk. а изходът Q —с входа XQ;
—приложение — делител на честога с променлив коефициент наделе!
К, където
К=64;(2°Х0+21Х1+2аХ2-|-2»Хз+21Х4+25Х5), като Хо —Х5 са вивата и
сигналите, подадени на входовете Хр — Х5.
90
^ТЛI JK-тригер |74105
Параметър 74105
7 Tmhz г max’ * — вход С, ns 1и (.1) г~ „ 1я(0)-входСп, t —вход R и S, ns t —входове J, К, JKi ns ls t — входове J, К, ns max)BXW< С- nS t3io (t310 щах) - eX°A C- nS 1 tM1(t;0lmax)-e,tO« R- S' ns | tsw (f310 max) — ВХ°Д R- S' ns ! kc max’ raA _ _ Iex0 —вход C, J, K. J. K, mA iBx0 — НХ°Д JK • raA /вх0 —вход R, S. mA j IBX1—вход C, J, K. 7, K, |1A ( I,xl — вход JK. pA ; IBX1 — ВХОД R, S, |1A ; nqo(nqi) [ iQ0' mA 30 18 15 25 15 17 12 (30) 20(30) 12 (20) 35 33 1,6 3,2 4,32 60 120 160 10 (20) 16
I —JK — тригер от типа управляващ-управляван;
j — неизползуваните J и К входове се свързват с общия проводник.
| Таблица иа истинвост
Входове S R C J* К* JK Изходв Q Q
0 1 X X X X 1 0 X X X X o O X XXX 1 1 1 1 X X о i i T_r о о x i i LK i о i i i -L~ о i i i i-U~ i i i 1 0 0 1 2** j ** Qo Qo Qo Qo 1 0 0 1 Qo Qo KeKjKiKs **Tobi състояние e ие- стабилио, т. e. ако S и (или) R станат 1, състоянието иа триге- ра се променя.
ТТЛ Два JK-тригера_________________74.
Параметър 74107 74 LSI07
K555TB6
tH (1) — вход С, ns tH (0) — вход С, ns t„ (0) — вход R, S, ns t. , ns th, ns ‘301 ({301 maJ ~ ВХОД C’ R« S’ ns *310 (*310 max) ~ Bxo« C> R> S- ns !CC (*CC max)’ raA lBx0— вход J,К, mA IBx0 —вход C, R, S, mA 1BX1— вход J,К, pA IBX1 — вход C, R, S, pA nq Iq0, mA | 20 20 47 25 0 0 16 (25) 25 (40) 10 (20) 1,6 3,2 40 80 10 16 i 30 20 25 20 0 11 (20) 15 (30) 4(8) 0,36 0,8 0,1 0,4 20 8
* За един тригер. 5
— 74107 — JK-тригер, управляван от импулси; (
— 74LS107—JK-тригер, превключван от отрицателния фронт на тактовнД
импулс. I
Таблица на истинност
74107 74LS107
Входове Изходи
R c J к Q Q
0 X X X 0 1
1 0 0 Qo Qo
1 —i 1— 1 0 1 0
1 _n_ 0 1 0 1
1 1 1 Qo Qo
R Входове к Изходи
C J Q Q
0 X X X 0 i
1 I 0 0 Qo Qo
1 I 1 0 1 0
1 I 0 1 0 1
1 I 1 1 Qo Qo
1 1 X X Qo Qo
. О-r R С К р п .1 J -PL 1 IMS
92
ТТЛ Два JK-тригера 74109
74109 74LS109
с .. MHz t — вход С, R, S, ns ts . ns *h-ns >cc Occ max)* * J01 (*301 max) ВХОД C, ns * 310 (*310 mJ' вход C, ns * SM (*301 max) ВКОД R, S, BS * 310 (*310 max) — ВХ°Д S; ns * «io (*3I0 max) — вхол R- ns 1и0 — ВХОД J, К, mA 1и0 —вход c, S, mA l„0 — вход R, mA !«x1~bx°aJ. K. pA l,xI ~ вход C, S, pA I„i — вход R, jiA nqo(nQ1) 'qo. mA 25 20 10 6 9(15} 10 (16) 18 (28) 10(15) 23(35) 17 (25) 1,6 3,2 4,8 40 80 160 10 (20) 16 25 25 20 5 2(4) 13 (25) 25 (40) 13 (25) 25 (40) 25 (40) 0,4 0,8 1,6 20 40 80 22 (20) 8 j 1 1 1 I 1
•Заедин тригер.
—‘JK— тригер, превключван от положителния фроит на тактовия импулс С.
93
ТТЛ Два JK-тригера
Таблица на истинност
S Входове R С J к Изходи
Q Q
! о 1 X X X 1 0
1 0 X X X 0 1
0 0 X X X 1+ 1+
1 1 t 0 0 0 i
1 1 t 1 0 Qo Qo
1 1 t 0 1 Qo Qo
1 1 t 1 1 1 0
1 1 0 X Qo Qo
+ Това състояние е нестабилно, т. е. ако S и
(или) R станат 1, състоянието на тригера се
променя
94
ггл± Два JK-триге] за 74112
Параметър — 74LS112 74S112 K531TB9 — .
z-ч — вход С, ns " (0) — вход R' *s ts- ns th ’ns t301 (tioi Mix'* ns t310 ^310 max)' MS Ice (Jcc max)’ I n — вход CT mA и0 Г к I , — вход C, p-A BX1 П» I , — вход К, S, mA ‘»x0 j — вход R, S, |1A С0-вхоЛ J, K, mA 1 — вход J, K, [iA MM 1».mA 30 20 25 20 0 11 (20) 15 (30) 2(4) 0,72 80 0,8 60 0,36 2Э 22,2(20) 8 80 6 8 3 0 4(7) 4(7) 15 (25) 4 100 7 100 1.6 50 10(20) 20 1
* За всеки тригер.
— тригерите се превключват от отрниателния фронт иа тактовнте импул-
си С;
— R> S — нулиращ и установяващ вход; при R-=0 и S=1 тригерът се ну-
лира (Q=0); ирн R=1 и S=0 тригерът се устаиовява в състояние Q=l;
тригерът се иревключва (от С) при R = 1 и S=l.
Таблица на истинност
Входове Изходи
S R С J к Q Q
0 1 X X X 1 0
1 0 X X X 0 i
о 0 X X X i* i*
1 1 0 0 Qo Qo
1 1 1 0 1 0
1 1 I 0 1 0 1
1 1 i 1 1 Qo Qo ‘Това състояние не e
1 1 X X Qo Qo стабилио.
95
| ТТЛ I_______________Два JK-тригера
Параметьр 74LS113 74S113
K531TB10
MHz t„(l) — вход С, па t„ (0) вход, ns ts , ns th , ns tsoi (*301 max)’ ns 410 (410 max)’ ns !CC OcC max)’ raA I„o — вход C, mA I,xl — вход C, pA Ilx0— вход S, mA llxl — вход S, pA I„o — вход J, K, mA I1X1 — вход J, K, pA NQ (Nql) Iqo« raA 30 20 25 20 0 11(20) 15(30) 2(4) 0,72 80 0.8 60 0,36 20 22,2(20) 8 80 6 8 3 0 4(7) 5(7) 15(25) 4 100 7 100 1,6 50 10 (20) 20
— тригерът се превключва от отрицателния фроит иа тактовия импу;
— S — установяващ вход; при S=0 тригерът се установява всъстояии
Тригерът се превключва (от С) при S=b
Таблица на истииност
Входове Изходи
S 2 J К Q Q .
0 < X x 1 0
1 0 о Qo Qo
1 1 0 1 0
1 о 1 0 1
1 1 1 Qo Qo
1 1 X X Qo Qo
96
frTjF] два JK-тригера 74114
Парамеъър j 74LS114 74S114
К531ТВ11П
F , MHz г гпвх’ t (1) — вход С, ns t[i (0)—вход R, S, ns ts, ns th’ ns hoi ^'301 max)’ “ *310 ^310 max)’ ns 1 IcC CcCmax)’ шА IBXo~ вход c« raA IBX) — вход C, pA 1„х0~ВХОД S- raA „; — ВХОД S , |1A IBx0 —вход R, mA I BXl — вход R, [iA lBl0 — вход J, K, mA IBX1 — вход J, K, pA Nq (Nq1) qo, mA | 30 20 « 25 2) 0 11 (20) 15 (30) 2(4) 1,44 160 0,8 60 1,6 120 0,36 20 22,2 (20) 16 80 6 6,5 3 0 4(7) (7) 15 (25) 8 200 7 100 14 200 1,6 50 10 (20) 20 I 1
* За всеки тригер
— тригерите се превключват от отрицателиия фронт на тактовия импулс С;
тактовият вход С е общ за двата тригера;
R — нулираш вход, общ за двата тригера; трнгерите се нулират (Q=0)
при R=0 и S=l, тригерът се превключва (от С) при R=i и S=l;
— S — установяващн входове; при S=0hR=1 тригерът се установява в
състояние Q=l.
1 Pin, справочник по . . .
97
I ТТЛ | Два JK-тригера
Таблица иа истиннест
Входове Изходи
S R С J К Q Q
0 1 X X X 1 0
1 0 X X X 0 1
0 0 X X X 1* 1*
1 1 0 0 Qo Qo
1 1 1 1 0 1 0
1 1 0 1 0 1
1 1 1 1 1 Qo Qo
1 1 0 X X Qo Qo
* кс С1-2 к J s Q
А и м пп [ю] HL
Това състояние не е стабилио,
вко S
нието
и (или) R стаиат 1, светя
иа тригера се промена. , '
S-S»----[7
J-S1
.К-2?-
SJO
J _!!.
с'-г—
к-12-
R —
ТЕ
— J
i С
— к_
г- R
«_0
15- Q
ТЕ
- J
•’С
К
w_Q
,а».
98
"Два 4-разредни паралелни регистъра-памети |7411e уТЛ (два по 4D-тригера) | /4И®
Параметър 74116
t —вход С, R, ns 1 Л,, ^(0). ns : th.ns Ice I'cc max)' mA tM1 (‘зо. max) - ВХ0Д Cb C2’ nS tJ)0 (‘3.0 max>-BX« Cb C2- R’ "S tW (‘301 тах)-ВХО«Ове X' ns t31o(‘3.0 max>-B“"»B«X. ns 1 .—входове С], C2, X, mA ‘bxQ . । —вход Clt C2. p.A I i — входове a, p.A Nqq (^Ql) Iqo- raA 18 8 (14) 8 40 (70) 19 (30) 15 (22) 10 (15) 12 (18) 1,6 40 60 10 (20) 16
— R — вход за нулиране, тригерите се нулират при R=0 състояиието на остаиалите входове иа регистьра. Таблица на истинност независимо от
1 Входове R Ci С2 X Изходи Q
10 0 0 10 0 1 1 X 1 X 1 1 X X 'о XX X 0 1 Qo Qo 0
C,
Cz-оэ.
X. °£
X? -06-
Хз-оа.
x, Jfi-
R -21ч
Ci J£
Xi J6_
Xz J®.
X3-?°
X4^.
R -Il-
•wi WZ □Г Dz Оз о< R TL
S 1 | а. | TL
ls. Q(
oz_q2
-“аз
-U-Q4
-’’-Ch
-12-Qz
-?LQ3
22-Q4
99
ТТЛ I Чакащ мултивибратор
Параметър 74121 74L121
К155АГ1
t„, ns t3 ср — от Xi, Х2 към Q, ns t3 ср —от Х3 към Q, ns 1сс (>сс шах)’ шА 1вхо вход Xj, Хд mA 1,х1 — вход Xi» Ха. рА 1вх0 —вход Х3, mA 1ВХ1 — вход Х3, рА Nq (Nq1) Iqo. mA 50 47,5 37,5 23 (40) 1.6 40 3.2 80 10 (10) 16 100 150 120 9 (20) 0,8 20 1,6 40 20(40) 8
— входният сигнал X-=(Xi-f-X>)X3;
— скоростта на иарастване иа фронтовете на сигнала иа входовете Xt и |
1 V/ps, а на входа Х3 - 1 V/s (на входа Х3 е свързан тригер на Шм^
— резисторът иа времезадаващата верига се свързва между извода R/CB ;1
ложителиия полюс иа захраиването; съпротивлението може да е от 1,4 до (
— коидензаторът на времезадаващата верига се свързва между изводите'
и Св ; капацитетът може да е от 10 pF до 1000 pF;
— в интегралиата схема е предвиден времезадаващ резистор със съпрот1
иие 2 ка (извод 9); за да се използува, извод 9 се свързва с +UCC(
— продължителността на формираиия импулс е t„^0,7 RC и може да бт
границите от 40 ns до 28s; продължителността на входния импулс i
малка или по-голяма от тази иа изходиия импулс; тук R е в к2,
в pF, a t„— в ns.
100
Чакащ мултивибратор
Таблица на истиниост
Входове____
X, Х2 Х3
О X 1
X 0 1
X X О
1 1 X
1 I 1
I 1 1
I I 1
OX t
X О t
I Изходи
I Q Q
о 1
о 1
о 1
101
ТТЛ| Два чакащн мултивибратора 74
Параметьр 74123 74LS123 74L123
К155АГЗ
t„ — входове Xlt Х2, R, ns t, ср — от X, до Q, ns tc₽ — от Х2 до Q, ns *СС Осс max)' шА 1,х0 — ВХОД R, шА 1жх1—ВХОД R, рА 1,х0 — Xp Х2, рА 1ЖХ] " вход X]. Х2, рА Nq (Nq1) IqO’ mA 40 26 23 46 (66) 3.2 80 1.6 40 10 (20) 1 16 40 26 33 12(20) 0.4 20 0.4 20 22 (20) 8 50 52 46 23(33) 1.6 40 0,8 20 40 (44) 8
— входен снгнал — Х=Х(Х2; — вход X» — мултнвибраторът се пуска от положителния фронт; — вход Xj — мултнвибраторът се пуска от отрицателями фронт; — R— нулиращ вход; мултнвибраторът работи при R-1; при R=0 изхо.-i състояние е Q=0 независимо от режима н входните сигналя на мултивг тора; мултнвибраторът се пуска от прехода 0—1 на сигнала R при > и Х2=—1; — аъзможно е многократно пускаие на мултивнбратора ио време иа фо ране на нзходння импулс; — резисторът се свързва между извода RB/Cg н положителния полюс hi храиването; съпротивленнето може да е от 5 до 50 kS при 74123 и 741 и от 5 до 260 kQ 74LS123;
— конденмторът се свързва между взводите R,/Cg и Св; ияма ограни'
за макснмалния капацитет на конденаатора;
102
103
ТТЛ | Два мултивибратора| 741
Параметър 74LS124 74S124
Fmin- Hz Fmax- MHz rCC (rCC max)’ mA IBX — BXOflUF, pA I„ — BiOflU^,,. pA kxO ~ мод XP« raA *вх1 — вход Xp, pA NqO (Nqi) 1qo> шА Iqp mA 1 35 22(37) 40 40 0,4 20 66(60) 24 1.2 1 6j 105 (160) 20 20 0,2 50 10 (20) 20 1
— приложение — мултявибратор, управляван с напрежеиие;
— Ц>бхв — вход за регулираие иа обхвата иа честотата;
— Up — вход за регулираие на честотата;
— напреженията и UF могат да се изменят от нула до -J-5 V пре
74LS124 и от +1 V до +5 V при 74S124;
— честотата се определя от равенството F=500/C, MHz, където С е капацнте
тът (в микрофаради) на кондензатора, свързаи към изводите Св (при UF «
-2V);
— Хр — разрешаващ вход; нзходеи сигнал съществува при Хр «0;
— изводите на масата и иа захранването (+UCC) са отделени за гекерато*
ра и нзходната логическа схема;
— вместо коидензатор може да се използува и кварцев резонатор;
— Са — изводи за свързване иа външен времезадаващ коиденаатор. ;
104
"ТТЛ ( Четири повт орителя c три изходни състояния 74125
Параметър 74125 74LS125
К155ЛП8
tjOl Оз max )’ ns tjto (*3 max ) ns 1CC (*CC max)’ mA 1 n. raA *1x0’ I.X1- 'lA Nq Iqu- mA Iqi. mA Iqz’ |1A 8(13) 12 (18) 32 (54) 1.6 40 10 16 5,2 40 18 15 (20) 0,4 20 40 24 2,6 20
— приложение—за директно свързване към линии за предаване иа даини;
— в третото състояние изходът е с голямо съпротивлеиие (пстояии е Z).
Таблица на истмнност
Входове Изход Y
X₽ X
1 X Z
0 1 1
0 0 0
105
ТТЛ | Четири повторителя с три изход ни състояния]
Параметър 74126 74LS126
*301 (*301 max)’ п* *310 (1зю mu)» м 1сс (Ice шах)» шА кхО’ шА JBxr НА Nqo Iqzo OqziI’HA Iqo» гаА Iqj> mA 8(13) 12 (18) 36 (62) 1.6 40 10 40 (40) 16 5,2 (18) (15) (22) 0,4 20 44,4 20 (20) 16 2,6
— пр вложение — за директив управляване на линии за пред'
данни;
— Xz —вход за управляване иа третото изходно състояние.
Таблица на истинност
Входове Изход
xz xt Y
0 X Z
1 1 1
1 0 0
106
г
ТТЛ Четири двувходови логически елемеита ИЛИ — НЕ, предназначены за товар 50 Q
Параметър 74128
К155ЛЕ6
74128
<301 (*301 max )’ П® 6 (9)
t;;o I1 max )• ns 8(12)
<CC1 (,CCl max)’ 12 (21)
'cco ((CC0 max)' mA 33 (57)
l„o-raA I mA 1.6 40
*8X1 ’
Nq 30
Ljo1 mA 48
IQ1(npH UQ1=2V), mA 42,4
— приложение — за работа с кабел с характеристично съпротивление
50 или 75 й;
— изводи — както при 7402;_____,
— логическа функция — Y-=Xi+X2. ’
107
| ТТЛ | Четири двувходови тригера на Шмит L
Параметьр 74132 74LS132 74S132 1
К155ТЛЗ
* 301 (*301 max)* п* * 310 (t310 max)* ns * СС1 (kci max)* * CC0 OcCO max)' шА Праг иа задействуване (max), V Праг на отпускаие (max), V ^axO* ША I.xt. НА NqO (Nqj) Iq0, mA Iqi« pA 15(22) 15(22) 15(24) 26(40) 1.7(2) 0,9 (1,1) 1.2 40 10(20) 16 800 15(22) 15 (22) 5,9(11) 8,2(14) 1.7(2) 0,9(1,1) 0,4 20 22(20) 8 400 7(10,5) 8.5(13) 28(44) 44(68) 1,77(1,9) 1,22(1,4) 2 50 10 (20) 20 1000
— хистерезисът e температурив стабилизиран; — приложение — за подаване към ТТЛ схеми иа сигиали с продължителиа фронтове и с нива, разлнчаващи се от ТТЛ нивата; за мултивибратори; — изводи — както при 7400; — логическа функция — Y=XjX2.
108
tfTjT| 3-разреден дешифратор (3 входа — 8 изхода) | 74138
Параметьр 74LS138 74S138
К555ИД7П К531ИД7П
t30i (*301 max)’ п* *310 ^310 т1ж^’ nS I IfcМестах)’ тА I г , — всеки вход, тА ЧхО 1 т . — всеки вход, tiA 1 *8X1 IqO’ гаА Nq(Nqi) — всеки изход 13(20) 27 (41) 6.3(10) 0,36 20 8 22(20) 4,5 (7) 7(10.5) 49 (74) 2 50 20 10 (20)
— Хрь Хр3, Хр3 —разрешаващи вход°«е, свързаии с логнческата функция
Хр=Хр1(Хр24-Хр3); за да фуикционира дешифраторы-, трябва ХР1=>1,
ХР2=0, Хрз=0; в противен случай на всички изходи се устаиовява ниво 1;
. — Хр Х2, Х3 — входове иа дешифратора;
। — Yo—Y7— изходи на дешифратора.
Таблица на истинност
Входове Изходи
хи х; Xi х2 х3 Yo Y, Ya Y3 Y* Y5 Y6 Y7'
X 1 0 X 1 0 1 0 1 0 1 0 1 0 1 0 1 О 1 0 XXX XXX ООО 0 0 1 0 1 о 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 r 11111111 0 1111111 10 111111 110 11111 1110 1 111 11110 111 111110 11 1111110 1’ 11111110
Xp=XP2+Xpj
109
ТТЛ Два двуразредни дешифратора 74)1
Парамегьр 74LS139 74S139
К531ИД14П
W ns ^СС Осс тех)’ “А 1^. «А *«!• НА Nqo(Nq1) Iqo, mA 22 6,8(11) 0.36 20 22(20) 8 7.5 60 (90) 2 50 10 (20) 20 j
— Xv X2 — входом;
— Yo, Yj, Y2, Ys—изходи;
— Xp—раарешаващ вход;
Таблиц* на истиииост
Входове Изходи
Ха Xi Хр Уо Y1 Уа Уз
X X 1 1 1 1 I
0 0 0 0 1 1 1
О 1 0 1 0 1 1
1 0 0 1 1 0 1
1 1 0 1 1 1 0
ПО
" Два четиривходови елемента И—НЕ ТТЛ за товар 50/752 74140
Параметър — 74SI40 К531ЛА16 —
tjoj (г301 max)’ ns t3Io (*-310 max)’ nl lcCl (JCC1 max)’ шА IcC0 (,CC0 max)’ mA I n. raA I .. iiA W Nq Iqo- mA IQ1 (прн Uqi“2V), mA 4 (6.5) 4(6.5) 10(18) 25(44) 4 100 30 60 40
__ приложение — aa работа с кабели с характеристично съпротивлеиие 50 или 752; — изводи — както при 7420; — логическа функция — У=Х1ХгХ8Х4.
Ill
ТТЛ Преобразувател на двоично-дёсетичен в лесе-
тичен код и с високоволтови изходи (60 V)
7-
74141
К155ИД1
Параметър
UQmax- V IQ0max’ шА Iq — утечка при Eq — -55 V, рА ^СсОсС max)’ 111А 1вжо — вход ХА, mA ’ач-вюд ХА, рА 1вх0—входове Хв, Хс. X g, гпА 1ВХ1 — входове Хв, Хс, XD , рА 60 7 50 16(25) 1.6 40 3,2 80
— приложение — за управляване иа цифрови газоразрялни лампи;
— таблица иа истинност — както при 7442;
—ХА , Хв, Хс и XD — входове, конто се свързват към двоично-десетнче
брояч;
— Yo, Yg — изходи, конто се свързват към съответвите катоди на газор;
рядни лампи.
112
ТТЛ
Преобразувател на двоичио-десетичен в десе- тичен код и с високоволтови изходи (€0V) 74141
Таблица на нстииност
Входове Изходи
xDxc *В ХА Yo Yj Y2 y3 y4 ys y6 y7 y8 y9
0 0 0 0 0 1 1 .1 11111 1
0 0 0 1 1 0 I 1 11111 1
0 о 1 0 1 I 0 1 1 1 1 I 1 1
0 0 1 1 1 1 1 0 11111 I
0 1 0 0 1 1 1 1 0 1 1 I 1 1
0 1 0 1 1 1 1 .1 10 111 1
0 1 1 0 1 1 1 1 110 11 1
0 1 1 1 1 1 .1 1 1110 1 1
1 0 0 0 1 1 1 1 11110 1
1 0 0 1 1 1 1 1 11111 0
1 0 1 0 1 1 I 1 11111 1
1 0 1 1 1 1 1 t I 1 1 1 1 1
1 1 0 0 11 1 1 1 I 1 1 1 1 1
1 1 0 1 1 1 1 1 1 I 1 1 1 1
1 1 1 0 1 1 1 1 1 I 1 1 1 1
1 I 1 1 1 1 1 1 1 I 1 1 1 1 1
Кратък справочник по'...
113
ТТЛ Двоично“Десетичея преобразувател с изходи с отворен колектор I)
Параметър ‘зср- ns •cC^CCmaxl’ mA ’вхО* mA *вхР нА Nqq *Q0 OqO них )• fflA UCCQ* V 74145 50 43(70) 1,6 40 12,5 20(80) 15 74LS145 50 7(13) 0,4 20 33,3 12(80)- 15 — —
— изводи —както при 7442, 7443, 7445;
— ХА, Хв, Хс, XD — входове;
— Yo—Y#—изходи с отворен колектор;
Таблица иа истинност
Входове xD xc XB XA Yo Y, Изходи y2 y3 y< y5 Y6 Y7 Yg Y»
0 0 0 0 0 1 1111 1 1 1 1
0 0 0 1 1 0 1111 1 1 1 1
0 0 10 1 1 0 111 1 1 1 1
0 0 11 1 1 10 11 1 1 1 1
0 10 0 1 1 110 1 1 1 1 1
0 10 1 1 1 1110 1 1 1 1
Olio 1 1 1111 0 1 1 1
0 111 1 1 1111 1 0 1 1
10 0 0 1 1 1111 1 1 0 1
10 0 1 1 1 1111 1 1 1 a
10 10 1 1 1111 1 1 1 i
1 0 1 .1 1 1 1111 1 1 1 i
I 1 0 *0 1 1 1111 1 1 1 i
110 1 1 1 1111 1 1 1 i
1110 1 1 1111 1 1 1 i
114
ТТЛ 3-разреден преобразувател на двоичен в десетичен код (схема за приоритет) 74148
Параметьр 74148
К155ИВ1
_ t . ns Ьср’ i „ — вкд Xo, mA j — другите входове, mA IBJt) — вход Xo, pA I ! —другите входове, рА Nqo qi) mA 10 35(55) 3,2 1,6 80 40 10(20) 16
— приложение — преобразувател на десетичеи код в двоичен (три бита);
генератор на три бита двоичен код; схема за приоритет;
— изходният сигнал се определи от ниво 0, подадено иа най-старшня вход;
нивото на сигнала в младшите входове е без значение;
— изходният сигнал на формирания двоичен вход е инверсен;
—входът Хр и изходите Yp и Yp са предназиачени за разтнряване на
сдемата.
Таблица на истииност
Входове Изходи Yp
хР Хо Xi Х2 Хз х4 х5 Х6 х7 Yc YB Ya Yp
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 0 1
0 X X X X X X X О 0 О 0 1 0
0 X X X X X X 0 1 0 0 1 1 0
0 X X X X X 0 1 1 0 1 0 1 0
0 X X X X 0 1 1 1 0 1 1 1 0
0 X X X 0 1 1 1 1 1 0 0 1 0
0 X X 0 1 1 1 1 1 1 0 1 1 0
1 0 X 0 1 1 1 1 1 1 1 1 0 1 0
1 0 0 1 1 1 1 I 1 I 1 1 I 1 0
115
ТТЛ | 16-входов мултиплексор 741
Параметър 74150
К155КП1
*301 1*3 щах) ВХОДОВе Хо Х(5, ns *310 <*з max) — входове Хо—Х15, ns *3011*3 max) - входове ХА — XD, ns *310 1*3 max) — входове Хд — XD. ns *СС (!СС max )’ mA I.X0- ША Lxi- itA nq 13(20) 8,5 (14) 23 (35) 22(33) 40(68) 1,6 40 16 10
— приложение — комутиране на 16 входни сигнала към един изход, гене)
на функция с пет промеиливи;
Хр—'разрешаващ (стробиращ) вход; при Хр—1 изходъте в1 състояние '
мултиплексорът фуикционира при Хр=0;
— Хо — Х15 — входове; иа изхода входните сигиали са инвертиранн;
Хд — Ad — адресви входове;
— логическа функция —
Y=XP (Хо XdXcXbXa+XiXdXcXbXa+ • • +x15xDxcxBxA).
116
16-входов мултиплексор
ттл|
Таблица на истиниост
| 74150
Входове |Ивходи
XD хс Хв Хд Хр Y
X X X X 1 1
0 0 0 0 0 Хо
0 0 0 1 0 Х1
0 0 1 0 0 X»
0 0 1 1 0 Ха
0 1 0 0 0 х4
0 1 0 1 0 Х5
1 0 1 1 0 0 xfi
0 1 1 1 0 х7
1 0 0 0 0 Х8
1 0 0 1 0 Х9
1 0 1 0 0 Хю
1 0 1 1 0 Хн
1 1 0 0 0 Х12
1 1 0 1 0 Х1з
1 1 1 0 0 Х14 ,
1 1 1 1 0 х15 ;
117
ТТЛ |8-входов мултиплексор| 7<
Параметър 74151А j 74LS151 74S151
К155КП7 i К531КП7П
*301 (*з щах) от — Х7 към Y, ns 13(20) 18 (32) 8(12)
^310 (t3 tnix^ Хо Ху към Y, ns 18 (27) 16 (26) 8(12)
‘З01(‘зпшх)-от ХА-ХС към Y, ns 25 (38) 27 (43) 12(18)
*зю (t3 max) — от Хд — Хс към Y, ns 25 (38) 18 (30) 12(18)
*СС ^СС max)’ ША 29 (48) 6(10) 45(70)
^вхО’ 1,6 0.4 2
J.xi’ РА 40 20 50
•qo- mA 16 8 20
N Q ^Ql) 10(20) 20 10 (20)
— приложение — комутиране на 8 входни сигнала към един изход, гене-
ратор на функция с четири промеиливи;
— Хр — разрешаващ (стробнращ) вход; при Хр = 1 изходът е в състояние
Y=0; мултиплексорът функциоиира при Хр=0;
— Хо— Х7 — входове;
— ^а' ^В' ХС — а*Рес,,и входове;
- — логическа функция: —
Y=Xp (Хо Хс ХВ ХА +Xt Хс ХвХА +.. ,+Х7 Хс ХВХ А)
118
8-входов мултиплексор|74151
Таблица на истниност
Входове Находи
Хр * л 1 Ю *А Хо X, Х2 х. *4 Хо хв X? Y Y
1 X X X X X X X X X X X 0 1
0 0 0 0 О X X X X X X X 0 1 -
0 0 0 0 1 X X X X X X X 1 0
0 0 0 .1 X 0 X X X X X X 0 1 -
0 0 • 1 X 1 X X X X 1 0
0 0 1 0 X X 0 X X X X X 0 1 -
0 0 1 0 X X 1 X X X X X 1 0
0 0 1 1 X X X 0 X X X X 0 1 -
0 0 1 1 X X X 1 X X X X 1 0
0 1 0 0 X X X X 0 X X X 0 1 ч.
0 1 о 0 X X X X 1 X X X 1 О
0 1 о 1 X X X X X 0 X X 0 1
0 1 0 1 X X X X X 1 X X 1 0
0 1 1 0 X X X X X X 0 X 0 1 -
0 1 1 0 X X X X X X 1 X 1 0
0 1 1 1 X X X X X X X 0 0 1 -
о' 1 1 1 Х1 X X X X X X 1 1 0
ИЯ
ТТЛ | 8-входов мултипяексор. 74Д
Параметър 74152A К155КП5 74LS152 —
t8tp — от Хо — Х7 към Y, п« tsei — от ХА— Хс към Y, ns tsio — от хд — хс кьм Y, ns ^СС ®СС max)’ ^вхО* kxl’ 1q0- Nq (Nqj) 8 17 19 26 (43) 1.6 40 16 10 (20) 13 14 20 5.6(9) 2 50 20 20 (20)
— действието е както на 74151. с тази разлика, че няма разреши'
вход и прав иаход;
— логическа функция —
Y“ ^Х° ХС Хв ХА +Х1 Хс ХВ Х А.+’ • -+Х7 Х с ХВ ХА )•
Таблица на нстнниост
Входове Изход
xc хв х« Хо X! х2 Х3 Х4 Х6 х6 х7 Y
0 0 0 0 X X X X X X X 1
0 0 0 1 X X X X X X X 0
0 0 1 X 0 X X X X X X 1
0 0 1 X 1 X X X X X X 0
0 1 0 X X 0 X X X X X 1
б 1 0 X X 1 X X X X X 0
0 1 1 X X X 0 X X X X 1
0 1 1 X X X 1 X X X X 0
1 0 0 X X X X 0 X X X I
1 0 0 X X X X 1 X X X 0
1 0 1 X X X X X 0 X X 1
1 0 1 X X X X X 1 X X 0
1 1 0 X X X X X X 0 X 1
1 1 0 X X X X X X 1 X О
1 1 1 X X X X X X X 0 1
1 1 1 X X X X X X X 1 0
120
ТТЛ Два 4-входови мултиплексора 74153
Параметър 'tMi (‘З max) ~ ОТ Х0“Х3 към taoUmax)-01 Х0-Х3*™ ЫП3т„)-отХА, Хв към Y. ns t310 (t3 щах) - 0T X А. ХВКЪМ Y, ns *CC ^'cc max)* mA mA •axl- IQ0> mA Nq (nqi ) 74153 К155КП2 12(18) 15(23) 22 (34) 22 (34) 36 (60) 1,6 40 16 10 (20) 74LS153 10(15) 17(26) 19 (29) 25 (38) 6,2 (10) 0,36 20 8 20 74S153 К531КП2 6(9) 6(9) 115(18) 12(18) 45 (70) 2 50 20 10 (20) 74L153 24(36) 30(46) 44 (68) 44 (68) 18(30) 0,8 20 8 40 ч
। — приложение — комутиране иа четири входи и сигнала към един изход;
— Хо — Х3 — входове;
— Y — изход;
— ХА, Хв — адресни входове, общи за двата мултиплексора;
— Хр — разрешаващ (стробиращ) вход; двата мултиплексора имат отдел-
ки разрешаващи входове. При Хр—1 изходът е Y=0. Мултиплексорът
действува при Хр-=0;
— логическа функция: —
Y -Xp (Хр Хв ХА +Xi Хв ХА +Х2 X в ХА +Х3 Хв ХА ).
121
ТТЛ
Два4-входови мултиплексора
Таблица на истинност
Входове И вход
хв ХА Хо Х1 Х1 X, х₽| Y
X X X X X X 1 0
0 0 0 X X X 0 0
0 0 1 X X X 0 1
0 1 X 0 X X 0 0
0 1 X 1 X X 0 1
1 0 X X 0 X 0 0
1 0 X X 1 X 0 1
1 1 X X X 0 0 0
' 1 1 X X X 1 0 1
122
ТТЛ 4-разреден девиц Параметьр —" tsol (*301 max)’ ns tjio (*310 mix)’ ns (*CC mix)’ mA *„x.r raA *.xl- HA !Qo- raA NQ (Nq1) >ратор (4 74154 К155ИДЗ 24 (36) 22 (33) 34(56) 1,6 40 16 10(20) входа - 74LS154 (36) (33) (14) 2 50 20 22 (20) -161 изхода) 74L154 48(72) 44(66) 17 (28) 0,8 20 8 40(40) | 74154
— Xpl, Xp2—разрешаващи— стробиращи входове, обединени с опера- цията ИЛИ-НЕ;"дешифраторът функциоиира при Хр1=0н Хр2=0, при Хр1 = 1 и Хр2-=1, на всички изходи нивото е 1 независимо от съетоя- нието иа входовете Xt—Х4; — Хг, Х2, X», Х4 — входове; — Yo—Y15 —изходи; — логически функция —
Y0«»Xd Xc Xb X A, Yj—xD xc XB XA,... Yi5=Xd xc xbxa.
123
ТТЛ /"4-разреден дешифратор (4 входа —16 изхода
Х₽1 хр2 Входове \ X4 Xs X2 X, Изходи Ниво 0* в изход
0 0 0 0 0 0 0 о 0 0 0 0 0 0 0 0 0 0 0 о 0 0 0 0 0 0 0 о 0 о 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 0 0 10 0 0 11 oioo 0 10 1 0 110 0 111 10 0 0 10 0 1 10 10 10 11 110 0 110 1 1110 1111 X X X X X X X X X X X X и остан али изходн Осс Х1 х2 *3 [«1 [«] Н Yo Yl y2 Y3 Y< Y6 Y6 y7 y8 y8 Yw Yn Yia Yu Yii Y15 никой никой никой ' 3е 2 £ Is Iе 1» h Iй 1а z’j
0 1 2 3 т W ОС 2 k з1~ 41— 5Г" б|- 7Г 21_У.-, Я
Й-Y* I &YSJ Ed
lo- ll “ 12 - 13 - 14 - 15- u-^yJ Yu]
* Всичк 4 ‘а в ниво 1. X* Хрг Xpi YB Yu [й] ПЯ ПЯ ПЯ [7 Y,3 Ytt 1 Г«1 Г*1 A ПЯ
•
А В 0 12 3 D §2 S| 1 *561 6 н й й 6 9 Ю Й
• •
Ш Ш Щ Ш Ш Ш ш М и Ы % Х> *1 Y2 Y3 Y4 Y5 Y6 Y, Ye Y, Yw J_
124
ТТЛ
Два дешифратора/демултиплексора
(2 входа—4 изхода)
74155
Параметър *74155 74LS155
К155ИД4 К555ИД4
h, ns 1ссПссш.хЬ mA U- гаА U- l’-A IQ), mA Na 21 25 (40) 1,6 40 16 10 18 6,1 (10) 0,36 20 8 20
изхода; дешифратор 3 входа —
' — приложение — дешифратор 2 входа —4 изхода; дешифратор 3 входа —
' R изхода; демултиплексор 1 вход—4 изхода; демултиплексор 1 вход—8
j изхода;
I — Хд, Хв —адресии входове (входове на дешифратора), общи за двата
дешифратора/демултиплексора;
— ¥() — Y3 — изходи;
' — X — информационен вход;
— Хр — разрешаващ (стробиращ) вход; при Хр=1 всички изходи са в
, състояние 1 независимо от нивото иа сигнала на останалите входове; де-
j шифраторът фуикционира при Хр=0;
I —изводи — както при 74156.
I Т аблица на истинност
Адресии входове Разрешава- щи входо- ве а Изходи а Разрешава- щи входо- ве в Изходи в ' Г
хв ХА Хл* ХРа Yo, Yla Yia Y3. Хлв ХР» Yo. Yj. Y2. YSB
X 0 X 1 1 1 1 1 X 1 1 1 1
X X X 1 1 1 1 1 X 1 1 1 1 1
0 0 1 0 0 1 1 1 0 0 0 1 1 1
1 0 1 0 1 0 1 1 0 0 1 0 1 1
1' 1 1 0 1 1 0 1 0 0 1 1 0 1
1 I 1 0 1 1 1 0 0 0 1 1 1 0
-'кх Xpj XA Yjj Ylb Ytb Yot
4-
Л ъ *0
в За
В В А л
*0
ХА->
Хр-22-
ХлЛ
Хв-01.
Хд_!£
Хр —
1 1 ос 0 1 2 3 0 1 2 3
Об у.
К,
125
Два двуразредни дешифратора/демулти-
плексора с изходи с отворен колектор
Параметьр 74156 74LS156
Чср- ns ^CC^CCm»x)> mA uCCQ. V I„o. шА I4A Nqo Iqo* ®A 23 25(40) 5,5 1.6 40 10 16 33 6,1 (10) 5,5 0,36 20 22 8
— приложение — дешифратор 2 входа —4 изхода; дешифра тор 3 вход
изхода; демултиплексор 1 вход—4 изхода; демултиплексор 1 bxoj
изхода;
— ХА, Хв — адрес ни входове (входове на дешифратора), общи за j
дешифратора /демултиплексора;
— Yo — Ys — изходи;
— Хд — ииформационеи’вход;
— Хр — разрешаващ (стробиращ) вход; при Хр=1 всички изходи са в
стояние 1 независимо от нивото на сигнала в остаиалите входове;
шифраторы фувкциовира при Хр=0;
— изводи — както при 74155.
126
" I Два двуразредни дешифратора/демулти-
ТТЛ нлексора с изходи с отворен колектор
Таблица иа исгиниост
Адреснк входове Разрешена- щи входо- ве а Изходи а Разрешив- ши входо- ве в Изходи и’
VXa Хда Хр. Y Y хоа ж1а Y«.Yfc Х« Хр. Y Y Ов Y2. Yn
X х 0 X 1 1 1 1 1 X 1 1 1 1
X X X 1 1 1 1 1 X 1 1 1 1 1
0 0 1 0 0 1 1 1 0 0 0 1 1 1
1 0 1 0 1 0 1 1 0 0 1 0 1 1
0 1 1 0 1 1 0 1 0 0 1 1 0 1
1 1 1 0 1 1 1 0 0 0 1 1 1 0
127
ТТЛ | Четири двувходови мултиплексора
Параметър 74157 74LS157 74S157 74LI57
4
Чср <‘зср шах) — входе- ве X, ns ^зер (^зер шах) ВХОД Xp,ns ‘зер (‘зер max) ВХОД ХА, ns *СС ^СС Шах)’ тА 1вжо — вход Xj, Х2, mA 1,хо вход Хр, X д, mA 1>х! ' вход Xj, Х2, рА I.xi — вход Хр, ХА, рА Nqo (NQi) Iqo* тА 9(14) 14(21) 17(25) 30 (48) 1.6 1.6 40 40 10(20) 16 7(12) 12(18) 15 (22) 4,8 (8) 0,4 0,8 20 40 22 (20) 8 4(6) 7(12) 8(12) 39(61) 2 4 50 100 10(20) 20 18(28) 27(41) 33(50) 15 (24) 0,8 0,8 2) 20 44 (40) 8
приложение — комутация към изхода на един£от два тови сигнала; — Хо. Х| — входове; ГГ’-к" Т -- — Y —изход; -з Хд адресен вход, общ за четирите мултиплексора; Ар—разрешаващ вход. Таблица на истинное? входни ч<
Входове Хр ХА Хо X, Изход Y
1 X X X 0 0 0 X 0 0 1 X 0 1X0 0 1X1 0 0 1 0 1
т
Синхронен двоичнд-дееетичен брояч |74160|
Синхронен брояч до 16 74161 |
74160 74LS160
Параметър К155ИЕ9 *
74161
F . MHz *тпах* 25 25
t — вход С. ns 25 25
— вход R. ns 20 20
ts, ns 20 20
th-ns 0 25
mJ-0T C K™ Q« ns 13 (20) 16 (21)
(ло^ЗЮгпах) — °т С «ЪМ Q. ns 15(23) 18 (27)
'cci (iCC. H1335 59 (94) 18(31)
^ссо^Сс, max)’ 63 (101) 19(32)
вход C, mA 3,2 0.8
кч c- p-a 80 40
Iax0 — вход X„ R. mA 1,6 0,8
I„i — ВХ°Д X„ R, pA 40 40
*bxO вход XJK, mA 1,6 0,8
L,x, — вход XJK, pA 40 40
l^Ql) 10 (20) 20
— 'приложение — програмируем брояч с коефициент от 1: 1 до 1:10 (за
( 74160) и до 1 :16 (31 71161):
— тригерите се- превключват от положигелиия фронт на тактовите импулси С;
— х — нулнращ асинхронен вход; тригерите се нулират при R=»0; броячът
работи при R—1;
— ХА — XD — входове за програмиране; при Х$—0 тригерите на брояча се
Установяват съответио иа сигналите ХА — X D; програмираието е незави-
симо от състоянието иа входа XJK и иротича при положителния фронт иа
такювия импулс С; броячът работи при Xs—1;
9 Кратъж спршчякк .
129
ТТЛ
Синхронен двоично-десетичен брояч
Синхронен брояч до 16
— Qn — сигнал за преиос; при последователио свързване иа броячнт^
и 74 161 изходът Qn се свързва с входа Х,,; на следвашня брояч;'
— XJKP XJK2— информапионии входове, свързави с логическата фу в*
За да работи броячът, трябва и иа двата входа XJK1 и XJK2 нивото,
— броячът работи в режим на сумиране
130
Синхронен двончно-десетичен брояч 74162
t- Синхронен брояч на 16 741 63“
Параметьр 74162 J 74LS162 | 74S162
7416-3 | 74LS163 74S163
г®и . * 4с^СС Ш । „ — вход С, шА 4*0 А ] — вход С, рА 4x0“ вх°д XS> R mA 1вх1 —вход XSt R, рА 4x0— вход XJK2, mA 4х1~ БХ0Д xjk2- НА 4хо — другите входове, mA 4х 1 — другите входове, рА Nq(Nqi) 1qo> mA 25 61 (97) 8.2 80 1,6 40 3,2 80 1.6 40 10(20) 16 25 18 (31) 0,8 40 0,8 40 0,8 40 0,4 20 20 8 40 95 2 50 2 50 4 100 2 50 10(20) 20
— 74162 — функциоиира както 74160, с тази разлика, че входы R е синхро-
вен — нулирането става при R=0 от положителния фронт на тактовая импулс;
— 74163 — функпионира както 74161 с тази разлика, че входы R е синхронен
131
ТТЛ I 8-разреден преместващ регистър
Параметър 74164 74LS164 74L164
Рнм.. MHz ‘.Ср> « ^Сс(*ССт»х). шА 1,х0’ тА I,xl. РА 1q0’ шА Nq(Nq1) 25 19 37(54) 1.6 40 8 5(10) 25 19 16 (27) 0.4 20 8 22(20) 12 38 19(27) 0,8 20 4 20(20)
— Тригерите ее превключват от положителиия фронт на тактовите им,
ннформацията се премества отляво иадясно
—SXlt SX2— последователни входове, обединенн с операцията И;
— Qi- Qe— паралелни изходи (Qa — последователен изход);
— R —нулиращ вход; тригерите във всичките разреди на регистъра
par при R—0; регистърът функционира при R—1.
Таблица иа истнниост
Входове Qj Изходи Q- ... Qe
R С SX1 sx2
0 X X X 0 0 ... 0
1 • X X Qi Q2 ••• Q«
1 t I 1 1 Qi V7
1 t 0 X 0 Qi ... Ch
1 t X 0 0 Qi ... Q?
132
8-разреден преместващ регистър 74165
Параметър 'V ns F3C₽ , MHz Г щах t — вход С, ns ." — вход Xs, ns t" —ВХОД Хр, ns / — входове X, — Хе. ns t’—вход SX, ns ц — вход С, ns j 5 за гсички входове, ns ° ( — вход Xs, mA । — всички други, шА Ьх1 - ЕХ0Д Xs- , — всички други, рА СС ( Jccmax)’ mA Nq (''Q’) iQ0, mA 74165 74LS165 *
18,5 20 25 15 30 10 20 4$ 0 3,2 1.6 80 40 42 (63) 10 (20) 16 21,4 25 0,72 0,36 40 20 21 20(20) 8 •>
— — пнсормапията се премества надясио от положвтедния фронт иа тактовите ичпулси С; — Хг — раэрешаващ вход за тактовите импулси; — Xs — вход за установяване (зареждане) — управлява въвеждаието иа сигна- ла в регистъра от паралелните входове; — SX — последователен вход; — — Xs— паралелни входове; — Q-> Qs — последователев нзход (врав и инверсен).
133
ТТЛ |8-разреден преместващ регистър| j
Таблица на истинност
Входове Изходи 1
X, Х₽ С SX Xj Х2 .. Xs » +« Of +_ Of Qa Qs\
0 X X X 0 0 .0 0 X X X 1 1 .1 10 0 XXX . X 1 0 | 1 X X . х I 0 t о X X . X ' 1 1 t X X X .. X 0 0 .0 It .1 Qio Qao • Q’o 1 Qio - Qeo 0 Q10 • Qeo Qio Qjo • Oro 0 । 5 1 0 d Qao 2^ Q70 Ч*- Q?o Q’o Qeo Q®°
-f- Тези изходи не са изведени от интегралната схема.
134
8-разреден преместващ регистър 74166
Параметьр ns ‘3<р- р , MHz г так* » — вход с, R, ns 1и ts. ;,S th-ns Icc( lCCirax)’ I n- raA *8X0’ I i. I1A ‘вк1‘ ‘ Nqo(NQ1) Iq0, tn A 74166 74LS166
18,5 25 20 30 0 72(116) 1.6 40 10(20) 16 22 25 22 0,36 20 20(20) 8
— информапията се премества иадясио и се въвежда в регистьра от положи-
телния фронт на таитовите импулсн С;
— Хр — разрешаващ вход за тактовите импулси;
— X, — вход за установяване (зареждане) — управлява гьвеждаието на сиг-
нала в регистъра от паралелиите входове;
— SX — последователен вход;
— R — вход за жулиране — нулирането е независимо от сьстоянието на тах-
товия вход;
— X, — Х8 — жаралелни входове;
— Qs — последователен нзход,
Таблица на истинност
Входове Изходи
R X, Xp C SX Хц X, .. Xe Qi Qi •• Q7+ Qe
oxx XXXX . X 1X0 0 X X X .X 10 0 t 0 0 0 .0 10 0 fill .1 110 j X X X .X 110 f X X X X 1X1 t X X X . X 0 0.0 Qio Q20 • Qro 0 0.0 11 .1 1 Qio • Qeo 0 Qio • Qeo Qi Q2 • Q?o 0 Qeo 0 I Qto Ото Qeo
4- Тези изходи не са изведени от интегралната схема.
135
I Асинхронен програмируем реверсивев
**' । брояч до 10
Синхронен програмируем реверсивен брояч до 16
Параметър 1 1 74LS168 74S168 |
i К531ИЕ16П
74LS169 К531ИЕ17П j |
F„„, MHz t„ — вход С, ns . t,—входове Хл — XD, ns t, — входове Xp и XT, ns t, — вход X„ JIS ts — вход V, ns U — всячки входове, ns cc ( I»xo — входове XA — XD, V, Xp, mA 1Вх0 — вход Xy, mA I„o— вход C, mA I>x0 — BX0J[ x«-mA ]BX1 — входове XA — XD, Xp, pA IBX1 — вход XT, pA I,xl — вход C, pA I,xl—вход X„ pA Nqo (nqO 25 25 15 20 25 30 25 20(34) 0,4 0,8 0,8 1,2 20 40 40 60 22(20) 8 40 10 4 14 6 20 ico(;6o) 2 4 2 2 50 100 50 50 10(20) 20
t
— тригерите се превключват от положителния фронт на тактовите импулси
— брояч в режима иа събиране (при V=l) и на изваждане (при V»=0);
— ХА — XD —! паралелни входове; тригерите се усгановяват в състояни
определено от сигнала на входовете ХА — XD при Х,*=0; установят
става от положителния фронт на таЖтовите импулси Сие независимо от
стояннето във входовете Хр и Хт;
— Хр, Хт — разрешаващи входове аа входа С; за да работи броячът, chi
лът на входовете Хт и Хр трябва да е 0;
— QB—сигнал за иренос, сигналы QD е 0 само когато броячът е в съе
иие 9(1001) при работа в режим на събиране и в състояние 0 (0 0
в режим на изваждане;
— броячът може да се програмира.
ИМ
ттлТ” 16-битова помет 74170
Параметър 74170 74LSI70
К155РП1
2реме за достъп, ns 1сс ( 1СС max)- mA , —входове Хрз, ХРч, mA ; vJ — входове Хрз, Хрч, рА j , э — останали входове, mA г . — останали входове, рА С шА xq 5.5 23 127 (15Э) 1.6 40 1,6 40 16 10 5.5 20 25(40) 0.8 40 0,4 20 8 22
„ ср.-анизация 4 д мн ;<4 bit; _ грсиесьт иа записз.ше и пропссът иа четене са независими; - Х.3, Хвз — адресни входове за записване; — X ; — сигнал за запис; записвзнето протича при Хрз=0; — ХВч — адресни входове з„ четене; — У—разретаващ (стробираш) вход за четене; при Х_.,(=1 на всички из ходи сигналът е 1; при Хрч=0 иа изходите се получава сигналът в пара делен код от шината, избрана с адреса ХАч и ХВч; — X,, Х2, Х3, Х4— входове; — Qi, Q’- Оз- Qi—изходи с отворен колектор. Тгслица на истииност
ЗаПисваие Четене
Входове | Състояние на тригерите* Входове Изходи
Y V V 2В^кАзлРз Qi Qa Qa Q< ХВч ХАч ХРч
ь о 0 а 1 о 1 0 0 1 1 0 ХХ1 Qo Qo Qo Qo xi—a Qo Qo Qo Qo Xj_„4 Qo Qo Qo Qo xi—i Забранен запис ООО 0 1 0 1 0 0 1 1 0 X X 1 Qu Qis Qu Qu Q?i Q22 QiS Q21 Qm Q32 Q33 Qm Qu Q42 Q43 Qu 1111
*C Qj са озиачеии състоянията Qn, Qj2 QI3, Q14 на тригерите в първия
*°гизонталеи ред на паметта (иа първата дума) и т. и., а с Х5_. — състоя-
вието на входиите сигнали Х1( Х2, Xs и Х4.
137
16-бит ова памет RAM с отдел но четене и запис
и с изходи с три състояния
Параметър 74172
К155РАЗ
Fmax. MHz tH — вход С, ns време за достъп при четеие — вход Хр,» ns време за достъп при четеие — адресии входове, ns *СС ( ^ССпих)» тА ’вю —вход х,ч- С. Хрэ, mA 1и0 — другнте входове, mA 1И1 — всички входове, рА NQ0 (NQi) ^Q0- гаА Iqp шА 20 25 15 зз • 112(170) 1,6 0.8 40 10(130) 16 5,2 /И 1 —*1
— организация 8X2 bit;
— информздията се записав от положителния фронт на тактовия имп
— паметта се състои от две секции — за четене и запис с обща за
схема: секция 1 има отделай адресии входове за вапис и чел
ция 2 има общи адресии входове за четеие и запис;
— Возможно е независимо записване и четеие в паметта;
— двете секции иа паметта действуват независимо:
— XAt, ХВ1 — входове на първа секция;
— Qai> Qbi — изходи иа първа секция;
— С — тактов вход;
138
Тгтл. 16-битова RAM с отдели» четене и запис и с изходи с три състояния 74172
i “^Хдо, XB9—входове иа втора секция; _,Qa„ QB9 — изходи иа втора секция; — Х3о> Х31» Xs2— адресии входове за запис в първа секция; __ х Хч1, Хч2 — адресии входове за четеие в първа секция; __ х,чГ, Хзч1, Хзч2—адресии входове за четеие и запис във втора секция; С — тактов вход (за запис); — Х(111 — разрешаващ сигнал за запис в първа секция (записва се при Хрз1=0); — Хрч1 — разрешаващ сигнал за четене в първа секция (чете се при Хрч1=» =0), при Хрч1 = 1 изходите QA1 и QB1 са в състояние иа голямо съпротивление; Хрз,— разрешаващ сигнал за запис във втора секция (записва се при хР,гО); — Хрч9 — разрешаващ сигнал за четене във втората секция (чете се при Хрч2=0), при Хрч2=1 изходите QA2 и QB2 са в състояние иа го-
лямо съпротивление.
+Цг
АДРЕСИ ЗА
ВХОДОВЕ ЧЕТЕНЕ/ЗАПИО . ИЗЮДИ
*А1 Хд2 Хт,; Xjjj Худ XpyjXc^l Qai ^A2
ВХОДОВЕ
АДРЕСИ ИЗХОДИ
ЗА ЧЕТЕИЕ
<2^
А.ДО1СИ
За запис
139
ТТЛ
Четири D-тригера (4-разреден паралелен
регистър-памет) с три изходни състояния
Параметьр 74173 74LS173
К155ИР15
F™x. MHz — вход С, ns t,—входове ХР> ns — входове Xt—Х4, ns th — входове Хр, ns — входове Xt—Х4. ns f3cp. « ’сс (*СС max)’ тА ’вхО' тА ’вх!» нА nq ’qo (fQ1). тА 25 20 17 10 2 10 23,5 50 (72) 1,6 40 10 16 (5,2 30 17 17 0,36 20 60 24 (2,6) —и <•
— тригерите се превклИзчват от положителния фронт на таитовите ими
— Xj—Xj—входове;
— Qx-Qi — изходи;
— R — нулиращ вход; при R=1 всички изходи се установяват в свете
0; при R=0 в тригерите може да се въвежда информация;
— ХР=Хи-ЬХР2 — разрешаващ вход; при ХР1==0 и ХРЭ=О в тригерите
да се въвежда информация;
-V-X^+V, — вход за управля«ане на изхода; при V| = l или V2=l
при V3=l и Уг=1) изходиото състояние е с голимо съпротивление.
140
141
ТТЛ Шест D-тригера (6-разреден паралелен регистър-памет) Я 741
Параметьр 74174 74LS174 74S174
К555ТМ9 К531ТМ9П
₽пшх. MHz t„ — вход С, ns ts, ns th, ns ‘.ср- ns •ccOcci)- шА ‘вхО- mA ‘xl- HA IqO> шА Nq (Nqi) 25 20 20 5 20,5 45(65) 1.6 40 16 10 (20) 30 20 20 5 20,5 16 (26) 0.4 20 8 22(20) 75 7 5 3 9 90 (144) 2 50 20 10 (20) И л
— тригерите се превключват от положителния фронт иа тактовите импулс)
— Xi-Хв—входове;
— Qi—Qe — изходи; _ л
__R — нулираш вход; при R=0 всички изходи се устаиовяват в състоя^
при R=1 в тригерите може да се записва.
Таблица на истинност
R Входове С D Изход Q
0 X X 0
1 t 1 i
1 t 0 0
1 0 X Qo
142
ТТЛ
Четири- D-тригера (4-разреден паралелен
регистьр—намет)
74175
Параметьр
74175
74LS175
74S175
К155ТМ8
К555ТМ8
К531ТМ8П
р , MHz 25 ; 30 75
t (— вход С, ns 20 20 7
ts. ns 20 20 5
th- ns 5 5 3
t ns l3 Cp 20.5 20.5 9
Ice ^CC max)- шА 30(45) 11(18) 60(96)
mA 1.6 0,4 2
I.xP 1>A 40 20 50
Iqo- raA 16 8 20
Nq (Nqj) 10(20) 22 (20) 10(20)
— тригерите се превключват от положителния фронт иа тактовите импулси С;
— Xi —Х4 — входове;
— Qi~Q«> Qi—Qa—прави и инверсии изходи;
— R — нулиращ вход; при R=0 всички тригери се установяват в състояние
Q=0; npH R—l в тригерите може да се записва информация
Таблица на истинност
R Входове C D Изходи
Q Q
0 X X 0 i
1 T 1 1 0
1 t 0 0 1
i,’ 1 0 X Qo Qo
143
ТТЛ Програмируем асинхронен брояч до 10 (двоично-десетичен) 74|
Програмируем асинхронен брояч до 16 741
Параметър 74176 *
/
74177
•
; Fmxx — вход Clt MHz FmlI— вход Cg. MHz 1 t„ — вход Ci, ns . t„ — вход Ca, ns i t„— вход R, ns — вход X„ ns Jts—входове XA — XD; ns tb — входове XA—XD, ns !CC Псе mA I»x0 вход XA — XD. xs , mA 1вх0—вход R, mA ^вховход Ct, C3, mA I„i — входове XA —XD, Xs , pA I,XI — вход R, Ci. pA ^xl — вход C2. pA NqQ (Nqj) Iqo. mA 35 17.5 14 28 20 25 20 (и-входХ5 30(48) 1.6 3,2 4,8 40 80 120 10(20) 16 • > J
144
I
1 ' ТТЛ Програмируем асинхронен брояч до 10 (двоично-десетичен) 74176
| Програмируем асинхронен брояч до 16 74177
। — тригерите се превключваг от положителния фронт иа тактовите импулси
С\ и С2;
— 74176 е сбразуваиа от брояч до 2 (влод Q) и от брояч до 5 (вход Cj),
позволява да се изграждат броячи до 2, 5 и 10;
— 74177 е образувана от брояч до 2 (вход Ci) и брояч до 8 (вход С2), поз-
волява да се изграждат броячи до 2, 8 и 16;
— R — вход, за нулиране тригерите се нулират при R=0, нулираието е не-
зависимо от състоянието на входовете Cj и Са, броячът работи при R—1;
— ХА — XD —парагелии входове, ивформацията от входовете ХА — XD се
записва (въвсжда) в тригерите на брояча при Xs=0, броячът работи при
Xs=l, въвеждането на сигнали от паралените входове е независимо от
състоянието на сигнала на входовете Q и С»
— изводи — както при 74196. 74197,
1 0 Крагыс справочник по -..
145
ТТЛ 4-разреденТпреместващ регистър
Параметър 74178
»Fm„, MHz Wtaoi m„) —вход C. ns Wt310m»x) —ВХОД C. ns t— вход C, ns t,—вход V, Xs, ns t, ВХОД Xj—X4, ns th—всички входове, ns *CC (*CC «)> шА ^axO* PA NQ0(Nq1) ^QO* mA 25 17(26) 23(35) 20 35 30 5 46(75) 1.6 40 10 (20) 16 j
— тригерите се превключват от отрицателиия фронт на тактовия импул<
— SX — последователей вход;
— Xi—Х« — паралелни входове, сигиалът от паралеляите входове се във
в регистъра при V=0 и Х_ = 1 от отрицателиия фронт иа тактовия и
пуле С;
— преместването на информацията е отляво иадясио (при V=l);
— Qi—Q4 — паралелни изходи.
Таблица па истинност
Входове । Изходи
V X, c SX X1 x2 X3 Xi Qi q2 Qs Q<
X X 1 X X X X X Qio Qso Q30 Qio
0 0 ! X X X X X Qio Qso Q30 Qio
0 1 X 0 0 0 и 0 0 0 0
0 1 1 X 1 1 1 1 1 1 1 1
1 X I 0 X X X X 1 Qio Qao Q.30
1 X 1 X X X X 0 Qio Qso Q30
146
4-разреден преместващ регистър 74179
Параметър 74179
, мн tM1(t30lmax)-BTO«R-nS ts01(t!Oimax)-BX^C. ns -<31о(1зюп>»>-вход c- ns . — (ход R, C, ns 1,1 ,, v ts— ВХОД V, Xs, ns , . входове Xj—Xj, ns ts —вход R, ns t[i — всички входове, ns 'c>_ ^CC max)' I n, r-1A вхО XqO 1 Iq0, mA 25 15 (23) 24 (36) 17 (26) 23 (35) 20 35 30 15 5 46 (75) 1,6 40 10 (20) 16
— тригерите се превключват от отрицателния фронт на тактовия импулс С;
— SX — последователен вход;
_Х,—Xj — паралелни входове; сигналът от пзралелните входове се въвежда
в рстистъра при V=0 и Xs=l от отрицателния фронт нз тактовия им-
пулс С;
— преместгането е отляво надясно (при V=l);
— Qi—Qi — паралелни изходи.
Таблица иа нстиниост
R V Входове Xj Q Изходи
xs c SX Xi x2 xs Q Q Q
0 X X X X X X X X 0 0 0 0
1 X X 1 X X X x X Qio Qso Q30 Qio
1 0 0 ; X X X X X Qio Qao Q30 Q40
1 0 1 X 0 0 0 0 0 0 0 0
1 0 1 i X 1 1 1 1 1 1 1 1
1 1 X 1 X X X X 1 Qw Q20 Q30
1 1 X I 0 X X X X 0 Qio Qso Q30
SX_04_ IN RG<> Fl -05- Qj
Xi -03. Хг-ог. x3 _!5. X4-M- Di Dj Оз 04 •i -OZ-Q2
Xs-S- V -J3_ L V F3 -09. Q3
C -06, c F< -!1-CU
R _0L R. X-Ql
ТТЛ 8-разредна схема за проверка на четността
Параметьр 74180
К155ИП2
‘зер • ns Icr (Icc max), mA 1вх0— входове Еч, EH, mA IBxl — входове Еч, EH, pA IBX0—входове Xo—X7, mA IBX1—входове Xo—X7, pA Nq ’qo- mA 35 34 (56) 3.2 80 1,6 40 10 16
— приложение — формираве на бит за четност (нечетност); проверка
! ноет (нечетност)
; —Хо—Х7— входове за проверявания сигнал
— Y4> YH — иаходн за формиран бит за четност, съответио ва нечетш
— Еч, Ен — входове за сигнал за четност, съответно за нечетност. Из
ват се при последователно евързване иа 74180
Таблица на истинност
I Комбинация | x0-x7 Входове Изходи
Еч Ен Y4 Y„
1 । четиа 1 0 1 0
j нечетна 1 0 0 1
четна 0 1 0 1
нечетна 0 1 1 0
X 1 1 0 0
X 0 0 1 1
148
Преобразувател на двоично-десетичен ffjl код в двоичен 74184
Парамегьр 74184
К155ПР6
t3Cp (t3'P ,п“)’ П5 IcC(*CC ma^’ mA 1 т rcA u- UcCQ’ V Iqo- ** 23 (35) 62 (99) 1 40 5 12
— приложение — преобразувател на двоично-десетичен код в двоичен (шест
разреда);
_ А—Е — входове за сигнала на двэично-десетичння юд;^
— Хг — ргзрешаващвход;
— изведи с отворен’колектор (ток иа^утечка в^сьстояние 1 на изхода —
100 '-А):
— мсгат да се евързват повече от една 74181 за^увеличаване’броя на разре-
дите на десетичния сигнал.
149
ТТЛ
Преобразувател на двоично-десетичен
код в двоичен
Таблица на истииност
Десети ч- но число Входове Изходи
Е D с в А Хр У5 Ys Yj
0—1 0 0 0 0 0 0 0 0 0
2—3 0 0 0 0 1 0 0 0 0
4-5 0 0 0 1 0 0 0 0 0 !
6-7 0 0 0 1 1 0 0 0 0 11
8—9 0 0 1 0 0 0 0 0 1
10—11 0 1 0 0 0 0 0 0 1
12—13 0 1 0 0 1 0 0 0 I
14—15 0 1 0 1 0 0 0 0 1 Ij
16—17 0 1 0 1 1 0 0 1 0 o’
18—19 0 1 1 о 0 0 0 1 0 Oj
20—21 1 0 0 0 0 0 0 1 0 1
22-23 1 0 0 0 1 0 0 1 0 1
24—25 1 0 0 1 О 0 0 1 1 0
26—27 1 0 0 1 1 0 • I 1 0
28—29 1 0 1 0 0 0 0 1 1 1
30—31 1 1 0 0 0 0 0 1 1 I
32-33 1 1 0 0 1 0 1 0 0 o;
34—35 1 1 0 1 0 0 1 0 0 0
36—37 1 1 0 1 1 0 1 0 0 1
38—39 1 1 О 0 0 0 1 0 0 г
X X X X X X 1 1 1 1 1
ЕЁЕ£ЁЁ
! о* тР
в А О С В н
I I I I I I
EDC BA
74184
Ys Ъ Уз h Yi
I
7’ з* г1 г2 г’ 2®
150
'""ТТ Пр еобраоувател на двоичен в двоично- ТТЛ | десетмчеи код 74185 1
Параметър 74185А
К155ПР7
ЦсрСаср"1»»)' HS ; 1сс (• СС max)’ mA 1ио. гаА Ьи< ltA UCCQ' V >00- mA 23(35) 62 (99) 1 40 5 13
—— - _ приложение—преобраэувател на двоичен код (6 разреда) в двойчио-десети-
чек;
_ д _ Е — входове аа сигнала ва двоичиия код;
_ Yj—Y5 — изходи за сигнала ва двоично-десетичиия код;
— Хр — разрешаващ вход;
— изходи с отворен колектор (ток иа утечка в състовиие I м изхода —
00 р-А);
— ксгат да се свързват повече от една 74185 за увелячаваие и? броя на раз-
редите на преобразуваввя двоичен сигнал.
151
ТТЛ Преобразувател на двоичен в двоично- | Я десетичен код |fl
Таблица на нстннвост fl
Двоично число Входове E D С В A Xp Изходи M Ye Y7 Y6 Y5 Y« Ys Y, f
0—1 2-3 6—7 8-9 10—11 12—13 14—15 16—17 18—19 20—21 22-23 24—25 26-27 28-29 30—31 32—33 34-35 36—37 38—39 40—41 42—43 44—45 46—47 48—49 50—51 52—53 54—55 56—57 58—5» 80—61 62—63 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 10 0 0 0 10 1 0 0 110 0 0 111 0 10 0 0 0 10 0 1 0 10 10 0 10 11 0 1 10 0 0 1 10 1 0 1 110 0 1 111 1 0 0 0 0 1 0 0 0 1 10 0 10 10 0 11 10 10 0 10 10 1 10 110 10 111 11 0 0 0 110 0 1 110 10 110 11 11 10 0 11 10 1 11 110 1 1 1 I 1 X X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 (fl 1 1 0 0 0 0 0 -Я 1 1 0 0 0 0 1 d i looooi Л 1 1 0 0 0 1 0 G -fl 1 1 0 0 1 0 0 Ofl 1 1 0 0 1 0 0 1-1 1 1 0 0 1 0 1 of 1 1 0 0 1 0 1 ifl 1 1 0 0 1 1 0 0'1 1 1 0 1 0 0 0 0:1 110100011 1 1 0 1 0 0 1 ol 1 10 10 0 1 11 1 1 0 1 0 1 0 0 1 1 101 1 0 0 ol 110 110 0 11 1 1 0 1 1 0 1 0 J 1 10 1 10 1 11 110111801 1 1 1 0 0 0 0 0 1 I 11 0 0 0 0 11 1 1 1 0 0 0 1 0 4 1 1 1 0 0 0 1 1 1 1110 0 19 0 4 1 1 1 0 1 0 0 0 1 1110 10 0 11 1110 10 18 1 1 110 10 1 It 1 1 1 0 1 1 0 0 I 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 I 1
s г4 a 2* f 1
rtfa: Хр Е D U И Я Y8 [*]' !»1 П И П°1 N E D C e A 1 74185 j YS Y« Y3 Y2 Y, 1
u
Enable Е 0 С 8 А Y| Y8 Y2 Y3 Y4 Ys Y6 Y? 1
O’ юс 1
Д Al Aj Аз д? X/Y ТГ JC-Yl ’ Гт 22 YH
1 1 c 12 Fa K_V3J
и ш Ш Ш Ш W ш ш A Y2 Y3 Yt Ys Y6 Y7 у 0 E Xp —Q_ v. 15 Г4 -cs_ 4», Fs J22-Y5; F? Fb
fan
1024-бито ва памет ROM 74187
Параметьр 74187*
К155РЕ21
за дрстъп (шах), ns . it — вход Хр, ns l.ep (Чср пмх/ Р> IccC^C m.x). mA 1 raA w’ . '.ХР UcCQ ’ Х IqO’ fflA 40 (60) 20(30) 92(130) 1 40 5,fr 16
* Аналог на 74187 се още К155РЕ22, К155РЕ23 и К155РЕ24.
—организация—256x4 bit;
— изводи с отворен колектор;
— в състояние 1 на изхода токът иа утечка е 40 р.А;
_ ХА — Хн — адресни входове;
— Xpi, Хрз — разрешаващи входове, свързаии с логическата функция
Хр=Х^+Хга; паметта се чете при Xpl-t-Xp2=0; при ХР1=1 или Хга=1
изходите на паметта са в състояние 1;
— Yi — Yt —изходи.
153
ТТЛ Синхроиен реверсивен програмируем брояч до 10 (двоичио-десетичен брояч) •Г 1
Синхронен реверсивен програмируем брояч до 16
Параметър 74190 74LS190
74191 74LS191
Fn,„, MHz t„ — вход С. ns t„ — вход Xs, ns ts, ns th.1115 •ccCcCmax)’ шА *«0 — BXO* Xq* mA IBx0— всички други, mA I8xi — вход XG, pA IBX1 — всички други, pA Nqo (nqo) IQ), mA 20 25 35 20 0 65(105) 4.8 1,6 12) 40 10(20) 16 20 25 35 20 0 20 (35) 1.8 0,4 60 20 22(20) 8 1
— приложение — 74190 — за броячи с коефициент от 1 до 10; 74191 броячи с коефициент от 1 до 16; — тригерите се превключват от положителния фронт на тактовия импулс — брояч в режим на събиране (V=0) и на изваждане (V=l); — ХА — XD — паралелни входове — използуват се за програмираие иа бр прн Xs=0 тригерите на брояча се установяват в състояние, опреде. от сигналите иа входовете ХА — XD; програмирапето е независимо от тояиието на сигнала иа входа С; — XG — разрешаващ вход; при XG=0 броячът функционира; при XG=1 чът же се ппевключва: смяната на сигнала xG може да става само
С=0;
— Qn —сигнал за прекос; сигналът в този изход е 1, когато броячът
състояние 9(1001) в режим на събиране и в състояние 0 (0000) в р«
на изваждане; иивото иа сигнала Qn е О, когато тактовият сигнал С е
— Qmax/min — сигнал за пренос; нивото в този изход иормалио е 0 и става
в състояние 9 на брояча (1001) в режим на събиране и в състо!
0(000) в режим на изваждане.
XAJS_
Xb-CL
Xc-ffi-
Хо^а-
СТЮ
Оо
Di
01
Оз
154
ТТЛ Синхронен реверсивен двоичио-десетичен брояч
Синхронен реверсен брояч до 16
74192
74193
74192 74LS192 74L192
К155ИЕ6 К555ИЕ6П
Параметър 74193 74LS193 74L193
К155ИЕ7 К555ИЕ7П
F,nax- MHz Ц. nss — за всеки вход, ns t.TJlC^Ol max) OT C до Qn. os t;io(t310m»x) 0T C до Qn, ns I 0 — ВСеКИ ИЗХ°Д- I exl — всеки изход, pA CC (1CC max). J,mA 25 20 0 20 17(24) 16(24) 1,6 40 65(102) 16 10 (20) 25 20 0 20 17(26) 21(33) 0,4 20 19 (34) 8 22 (20) 3 100 0 200 65(130) 65(130) 0,18 10 8,5 (15) 3.6 20(20)
' — тригерите се превключват от положителния фронт на импулсите, подадени
входа С„ или Се;
I — "-1192 — коефиииентът на броене може да се програмира от 1:1 до 10:1;
' — 74193 — коефиииентът на броене може да се програмира от 1:1 до 16: 1;
1 — R — нулиращ вход; тригерите се нулират при R==l; броячът работи при
I R=0: нулирането е независимо от състояиието на входовете С„, Сс, Xs;
— Сс, С„ — тактови входове за работа съответио в режим на събиране и из-
важдане; при работа в режим на събиране трябва Си=1, а в режим на из-
важдане — Сс= 1;
ХА, хс, ХВ. — информационии входове за установяване иа тригерите
и а брояча в определено състояние;
I — Xs — вход за установяване; при Х$=0 тригерите се установяват в състояние.
определено от сигналите ХА — XD; броячът работи при Xg=l.;
-Q , Q — си гн а ли за пренос съответио в режим иа събиране и на изваж-
дане; при последователи© свързване иа броячи изходите Qnc и QnM
включват съответио към Сс и Си- _ _
+ иСС ХА R °пи °пс xs хс
*0
в
°в____°*
СТЮ
Р|
В—О.
£*00
°£__°C.
155
ТТЛ Синхронен реверсивен 4-разреден регистър преместващ 1
Параметър 74194 74LS194 74S194
К531ИР11П |
— ВХОД С. MHz tH — вход С, R, ns Ц вход XS1, Xs0, ns — вход SX, Xj — X4, ns вход R, ns th — всеки вход, ns Icc (ICc max)' mA t'acp IBx0 — вход C, mA I„1 — вход C IBx0— други входове, mA IBxI — други входове, pA Iqo mA nq. (Nq1) 25 20 3> 20 25 0 39(63) 15,5 1,6 40 1,6 40 16 10(20) 20 20 30 20 25 0 12(20; 29 0,44 20 0,36 20 8 22 (20) 70 12 11 5 9 3 85 (135) 9,5 2 50 2 50 20 10(20)
— С — тактов вход; тригерите се превключват от положителния фронт иа
товите импулси;
— XS1, Xso—входове за управляване иа режима на работа; сигналите XSI и
могат да се изменят при С=1;
— 5ХД, SXJI — последователен вход съответио прн преместване отляво на,
во и отдясио наляво;
— X! — Х« — паралелни входове;
— Q1 — Q< паралелни изходи;
— — последователен изход при преместване отляво надясно;
— R — иулиращ вход; тригерите се нулират при R=0; регистърът работи
R=l; нулирането е независимо от сигналите на другите входове.
Таблица на действие
XS1 xso Режим
0 0 забранен вход С
0 1 преместване отляво иадясно
1 0 преместване отдясио наляво
1 1 1 въвеждане от входовете X]—Х4
It] Ш □ "Ш
R SXA X, х2 Xj х4 sxA
156
1 ТТЛ Четириразреден преместващ регистър 74195
Параметър 74195 74LS195 74S195
К531ИР12П
F , MHz * max г — вход С, ns * — вход R, ns ts — вход SX, Х4—Х4, ns ; —ВХОД SX, X,—Х4, ns :,ср' ns ^Сс(*СС пих)’ |нх0 — вход R, mA ; ..д—всички други, mA — всички входове, рА •qo<Nq1) !-э. mA 30 16 12 20 0 15,5 39 (63) 1,6 1,6 40 10 (20) 16 20 16 12 15 0 21 10(17) 0,44 0,36 20 22(20) 8 70 7 12 5 3 9 70(109) 2 2 50 10(20) 20
— тригерите се превключва? от положителния фронт на тактовия импулс С;
— Х4—Х4 —паралелни входове;
— V — сигнал за определяне режима иа работа; при V=0 в регистъра се въвеж-
да ннформацията от паралелвите входове Х4— Х4; г.ри V=1 регистърът
работи в режим на преместване отляво надясно;
। — R — вход за иулиране; иулирането е независимо от състоянието на такто-
вия вход Ct
— J, К — ииформациоини входове на първия тригер в регистъра; използуват
се като последователей вход; j
— Qi — Qi — паралелни изходи;
— 74LS195A е подобрев вариант на 74LS195; честотата Fraax е 30 MHz,
а Чср — 16-5 ns-
157
ТТЛ
Четириразреден преместващ регистър
Таблица на истиниост
Входове I Изходи
R V C J К Xi x, x8 Xt Qi Qa Q3 Q< Qi
0 X X X X 1 0 t X X 1 о t x X 1 1 0 X X 1 1 t о 0 1 1 t о 1 1 1 f 1 0 lit 1 1 1 X X X x 0 0 0 0 1111 X X X X X X X x X X X X X X X X X X X X 0 0 0 0 1 0 0 0 0 1 11110 Qio Q20 Qw Qio Qio Qio Qio Qao Qso Q30 0 Qw Q20 Q30 Q30 _1 Qio Q20 Q30 Qao Qio Qio Qao Qso Q30
J
К
Fo J5-Q,
F, _w_Q2
F2 J3_Q3
158
Програмируем брояч до 10 (двоично-десетачеи '•*л брояч) 74196
Програмируем брояч до 16 74197
—— 74196 74LS196 74S196
Параметър
74197 74LS197 74S197
[
с —вход Ci, MHz pm3X — вход С2, MHz tH —вход Cl, ns tH — вход Сг, Xs, ns , tu — вход R, ns ns th. ns *CC ^CC max)* mA kxO —Cl- шА 1зх0 — вход C2, mA 1вх0 —вход R, mA «о — входове XA — XD, Xg, mA I„i — вход Cj. R, pA I,x] — вход С», pA •„I — входове XA —Xq, Xs. pA Nqo (nqi) Iq.j, mA 50 25 10 20 15 „ 15 t„ Xs 48(59) 4,8 3,2 3.2 1,6 80 80 40 10(20) 16 30 15 10 20 15 15 *и-Х, 16 (27) 2.4 LSI 96,—2.8 LS197—1,3 Г0.72 0,36 40 LS196—80 LS197—40 20 22 (20) 8 100 50 6 10 15 15 73(88) 6 SI96—6 SI97—3 0,4 0,4 100 SI 96—10 SI 97—50 10 10 (20) 20
159
ТТЛ
Програмируем брояч до 10 (двоичио-десетичен I
брояч) я
Програмируем брояч до 16 j
— тригерите се превключват от отрицателния фронт иа тактовите ихчн
и Сг; j
— 74196 е образувана от брояч до 2 (вход Cj) и брояч до 5 (вход Я
мата позволява да се изграждат броячи до 2, 5 и 10; 1
— 74197 е образувана от брояч до 2 (вход СО и до 8 (вход СУ; схема
волява да се изграждат броячи до 2. 8 и 16;
— R— вход за вулираие; тригерите се нулиратпри R=0; нулирането е 1
симо от сьстоянието иа входовете Сх и С2; броячът работи при R«»'|
— ХА—XD — паралелни входове; информацията от входовете ХА — XD:
писва (въвежда) в тригерите на брояча при Xs=»0; броячът работи пр
= 1; въвеждането на сигнала от паралелните входове е независимо <
тояиието на сигналите Cj и С».
160
8-разреден реверсивен преместващ регистър ТТЛ 74198
Параметър 74198
К155ИР13
- с —вход С, MHz Гщах t — вход С, R, ns ts — входове Xi—Х8, па t — входове Xi—Х8, ns t ns Icc(!cc max)- mA i „ — всеки вход, mA 8XU r , — всеки вход, нА ‘exi ‘QU’ mA Nq'Nqj) — всеки изход 25 20 20 0 18.5 72(116) 1,6 40 16 10(20)
— С — тактов вход; тригерите се превключват пт положителния фронт на
тактовите импулси;
— 5Хд, 5Хл —последователен нхо» при преместванеДстьответно отляво,’
надясио и отдясяо наляво;
— X]—Х8 — паралелни входове;
— - Qi—Q8 — паралелни изходи;
— Q8 — последователен изход при преместваве отляво надясно;
— R — вход за нулиране; тригерите се нулират при R=0; регистьрът
работи при R=l; нулирането е независимо от състоянието на входа С;
— Хзд, X SJI—входове за управляване режима иа работа.
Ч Кратък справочник по ___
161
ТТД 8-разреден реверсивен преместващ регистър
Таблица иа декстиие
хм Х„ Режим '
0 0 i 1 1 0 1 0 1 забранен е входы С преместване отляво надясно преместване отдясио иаляво въвеждаие от входовете Х^ХЬ-
ТТЛ 8-разреден преместващ регистър 74199
• Параметьр р . MHz г max’ t — вход С, R, ns ts — входове Xj—Xg, ns th—всички входове, ns W’ "S ‘CC ^'cc max)’ raA i I.x0, mA ! ha N^Nqo) Iqo- mA 74199
25 20 20 0 18,5 72(116) 1.6 40 10(20) 16 i i i !
|—' С—тактов вход, тригерите се превключва т от положителния фронт на так*
! ’ товнте импулси;
!—J, К — информационни входове на първия тригер, използуват се като
I последователен вход;
— преместването е отляво иадясно;
X] — Xs — паралелни входове;
— Qi — Qs — паралелни изходи;
— Q8 — последователен изход;
— R — вход за нулнране; тригерите се нулират при R=0, регистърът
рзботи при R=l; нулирането е независимо от състоянието на входа С,
V и Хр;
Хр — разрешаващ вход; регистърът работи при Хр=»0;
— V —вход за определяие режима на работа; при V=0 се въвежда
информапнята от паралелните входове, а при V=1 тя се премества
отляво надясно.
ТТЛ 8-разреден преместващ регистър
7-
Таблица иа истинносг
Входове
R V Хр с J к X, x2 .. x8
0 X X X X X X X . X
1 X 0 0 X X X X . X
1 0 0 t X X 0 1.) 0
1 0 0 t X X 1 1 1
1 1 0 t 0 0 X X X
1 1 0 t 0 1 X X X
1 I 0 t 1 0 X X X
1 1 0 t 1 i X X X
1 1 1 t X X X X X
Изходи
Qi Q2 Qs • •
О 0 0..
Qio Q20 Q30 • •
0 0 0..
I 1 1 .. 1
Qio Qio Q20 • • Q
о Qio Q20 • • Q
1 Qio Q20 •
Qio Qio Q20 • •
Qio Q20 Q30 • • Q
164
Преобразувател на двоично-десетичен в ТГ»' десетичеи код и с изходи с отворен колектор 74248
к Параметър 74248 74LS248 — —__
W ns •сС^ССпихк mA 1ю() — вход BI/RBO, mA j 0 — другите входове, mA _'вх1 —без вход BI/RBO, рА I—изход BI/RBO, mA 1 |(.ui — изходи Ya—Yg, mA i Ii?1 — изход BI/RBO, pA 100 53(90) 4 1.6 40 8 6.4 200 100 25(38) 1 0,36 20 3,2 6 50
— възможност за проверка на сегментите на индикаторните елементи (чрез ВХОД
— възможност за регулираие яркостта на индикаторния елемеит чрез пода-
I ване на импулсен. сигнал с променлив коефициент на запълване на вх"да
1 RBI);
I — възможност за изключване на индикаторния елемеит и на вснчкн по-
। старши индикаторнн елементи при индикация на цифрата нула (чрез
I вход RB1 и изхода BI/RBO);
— таблица иа истинност — както при 7448;
— изводи — както при 7448;
— форма на цифрите — както при 7448.
165
ТТЛ
Преобразувател на двоично-десетичен в десети-
чен код и с изходи с отворен колектор
74|
Таблица на исгннност
Функция Входове LT RBI XD хс хв ХА BI/RBO Изходи Yf Ys>
Y. Yb Yc Yd Ye
0 1 1 0 0 0 0 1 1 1 1 1 1 1 0
1 1 X 0 0 0 1 1 0 1 1 0 0 0 0
2 1 X 0 0 1 0 1 1 1 0 1 1 e 1
3 1 X 0 0 1 1 1 1 1 1 1 0 0 1
4 1 X 0 1 О 0 1 0 1 1 0 0 1 1
5 1 х 0 1 0 1 1 1 0 1 1 0 1 1
6 1 X 0 1 1 0 1 1 0 1 1 1 1 I
7 1 X 0 1 1 1 1 1 1 1 0 0 0 0
8 1 X 1 0 0 0 1 1 1 1 I I 1 I
9 1 X 1 0 0 1 1 1 1 1 1 0 1 1
10 1 X 1 0 1 0 1 0 0 0 1 1 0 I
11 1 X 1 0 1 1 1 0 0 1 1 0 0 1
12 1 X 1 1 0 0 1 0 1 0 0 0 1 1
13 1 X 1 1 0 I 1 I 0 0 1 0 1 1
14 1 X 1 1 1 0 1 0 0 0 1 1 I 1
15 1 X 1 1 1 1 1 0 0 0 0 0 0 0
В! X X X X X X 0 0 0 0 0 0 0 0
RBI 1 0 0 0 0 0 0 0 0 0 0 0 0 0
LT 0 X X X X X 1 1 1 1 1 1 1 1
Ха-И-
XB_ei-
хс _<а
Хо-06.
. LT -03
RBI-05.
• SWRBO-^-
Ao Al Az Аз LT JRI RO B/sc>
15
U
12
11
Ю
166
Г"~Т 8-ВХОДОВ мултиплексор С Три ИЗДОДНИ члпеи 1ТТЛ състояиия 74251
j Параметър 74251 74LS251 74S251
К555КП15П К531КП15П
C.HS । 13ср ICC ^СС max)’ гаА 1,х0- ША ' tail- IlA Nqb W тА Iqv тА V ^А 17 38(62) 1.6 40 10 16 5,2 40 17 7,1 (12) 0,4 20 22 8 2,6 20 8 55(85) 2 50 10 20 6.» 50
I
I
I I - - "4251 e аналогична no действие на 74151; мултиплеисорът 74251 * с три
изходин състояиия;
приложение — комутиране ва 8 входим сигнале към един изход;
генератор на функция с четири променликг;
- Хр — разрешаващ вход; при Хр«= I изходите Т и Y нмат голямо сопро-
тивление; мултипленсорът работи при Хр“О:
— Хо—Хт—входове
- X., Х„, Х_ — адоесни входове,
1 А о
; — логически функция— Y—XpfXoXcXeX a+XjXcXbXa-4-Х7ХсХвХж).
167
ТТЛ 8-входов мултиплексор с три изходни състояния
Таблвпа на встиниост
Хр Входове Х4 Х5 Хе Х7 Изходи YY
хс *в ХА Хо Хх Х2 X.
1 X X X X X X X X X X X Z Z
0 0 0 0 0 X X X X X X X 0 1
0 0 0 0 1 X X X X X X X 1 0
0 0 0 1 X 0 X X X X X X 0 1
0 0 0 1 X 1 X X X X X X I 0
0 0 1 0 X X 0 •А. X X X X 0 1
0 0 I 0 X X 1 X X X X X 1 0
0 0 1 1 X X X 0 X X X X 0 1
0 0 1 1 X X X 1 X X X X 1 0
0 1 0 0 X X X X 0 X X X 0 1
0 1 0 0 X X X X 1 X X X 1 0
0 1 0 1 X X X X X 0 X X 0 1
0 1 0 1 X X X X X I X X 1 0
0 1 1 0 X X X X X X 0 X 0 1
0 1 1 0 X X X X X X 1 X 1 0
0 1 1 1 X X X X X X X 0 0 1
0 I 1 1 X X X X X X X I 1 0
168
Г4-ВХОДОВИ мултиплексори с изходи с три ТТЛ състояния 74253
Параметьр 74LS253
К555КП12П
. . ns ‘ЗСР’ •сс ^сс max)- шА 1ах0> ГОА 1,х1- ^А nqo 'qo- mA IQ1- fflA 'Qz- 'tA 12 в.5(16) 0,36 20 22 8 2,6 20
— действието иа 74253 е аналогично иа действието на 74153; мулглплек-
сорът 74253 е с три изходни състояния;
— приложение — комутираие иа четири входни сигнала към един изход;
— Хо — Х3 входове;
— Y — изход;
— ХА — Хв — адресии входове. общи за дзата^мулгиллгксора;
— Хр — разрешаващ вход: двата мултиплексора имаг отделяя разрешаващи
входове; при Хр—1 изходът е в състояаае Z (с голямо оъпротивление );
.мултвплексорът^действува ври Хр—0;
- ^логическа функция Y— Хр(Х0ХдХ>+Х1ХиХ4+Х2ХиХ,+Х3ХиХ>);
— .изводи —^както при 74153.
169
ТТЛ 4'ВХ°Д°ВИ мултипдексори с изходи с три I
състояния 74!
Таблица иа истииност
Входове Изход Y
xP XB XA Xo Xi X2 Xs
1 X X X X X X z
0 0 0 0 X X X 0
0 0 0 1 X X X 1
0 0 1 X 0 X X 0
0 0 1 X 1 X X 1
0 1 0 X X 0 X 0
0 1 0 X X I X 1
0 1 1 X X X 0 0
0 1 1 X X X I 1
Xp _15
Xo -JO
X, _JL
Хг -!L
X3 -Л.
Xa _J£
& -°i-
Xi
Х2 -04.0^
°3
8°
Di
Oz
Оз
So
S,
07 Y
09у
170
ТТЛ Четири двувходови мултиплексорй с изходи с три състояния 74257
~~——— Параметър 74LS257 74S257
К555КП11 K531K1111
f , ns ‘ЬР 1сС ^СС nuu)’ mA ; ,, — вход XA, mA други входове, mA ;з11-входХА, pA други входове, pA ’ , mA j : . mA Л’ 12 7 0.8 0,4 40 20 22 8 2,6 20 4 56 (87) 4 2 100 50 10 20 6,5 50
— тзйствието на 74257 е аналогично на действието на 74157; мултнплексо-
рът 74257 е с три изходни състояния;
— 1риложение—комутация към изхода на един от два входни четирибитови
читала;
— К„ — Xj — входове; Y — изход;
— — адресен вход, общ за четирите мултиплексора;
— Хр — разрешаватц вход, общ за четирите мултиплексора; при Хр= 1
изходите са в състояние Z; мултиплексорът действува при Хр=-0;
— изводи — както при 74157.
Таблиц* на истинност
171
Параметьр 74LS258 74S258
К555КП14П К531КП14П
W ns !СС <!СС max)’ шА IBx0 — вход Хд, mA 1вж0 — Другите входове, ш А вход Хд, рА 1вж1 — всички други, рА NQo IQp mA IQ1. mA ’qx’ 12 7 0,8 0,4 40 20 22 8 2.6 20 4 56(87) 0,4 0,2 100 50 10 20 6,5 50
— действието на 74LS288 е аналогично на действието на 74158; мулт
сорът 74258 е с три изходни състояния;
— приложение — комутация към изхода на един от два входни четири!
сигиали;
— Хо — Xi — входове;
— Y — изход;
— Хд — адресе» вход, общ за четирите мултиплексора;
— Хр — разрешаващ вход, общ за четирите мултиплексора; при Хр=1
находите Y са в състояние Z; мултиплексорът действува при Хр—0.
Таблица на истииност
Входове Xo X1 Изход Y
Xp XA
1 X X X Z
0 0 0 X 0
0 0 1 X 1
0 1 X 0 0
0 1 X I 1
172
" Два 5-входови логически елемента ТТЛ ИЛИ-НЕ 74260
। Параметьр 74S260
К531ЛЕ7П
tjril <*301 max)» ns tjio <*310 max)’ ns <СС0 (ICC0max)> tcCl Леошах)’ i n. mA *3vJ N.30 ; , mA j)u__ / 4(5,5) 4(6) 26(45) 17(21) 2 50 10(20) 20
— логическа функция У=Х1+Х24-Хз4-Х14-Х5-
173
Параметър 74LS266
и и « с с Е '1хи а а в . * S 1 ь TJJJJ 18 (30) 18 (30) 8(13) 0.6 40 22 8 5,5 4 4
— логическа функция — у=Х1@Х2;
— приложение — за изграждане иа 4-разреден компаратор.
Таблица на истинност
Входове Изход Y
Хг х2
0 0 0
0 1 1
1 0 1
J- 1 0
174
Параметър
К555ТР2
*3ср (*3ср пмх)’ п* *СС Осс max)' шА 1„х0- шА >вхР НА Nqo(NQ1) Iqo‘ шА 12(22) 18(30) 1.6 40 10(20) 16 12 (22) 3,8 (7) 0,4 20 22(20) 8
Таблица на истинност
Входове Изход Q
S R
1 1 Qo
0 1 1
1 0 0
0 0 I*
* Това състояние е нестабилно,
т. е. ако S и (или) R станат 1,
състоянието на тригера се про-
меия.
17&
9-разредна схема за проверка на четност/ генератор на бит за четност •'ч
Параметър 74LS28O 74S280
К555ИП5П К531ИП5П
*3ср’ Сзср max)’ ns ’сС (’сс max)1 mA !.хО- шА ’их!» НА % (NQ1) ’qo* гаА 37 13 0.4 20 22 (20) 8 13 (19,5) 67(195) 2 50 10 (20) 20 f j
— приложение — проверка на четност или на нечетност иа дума от 9 1 формиране на бит за четност (нечетност) на дума от 9 бнта; — може да се използува за думи от п бита чрез свързване на две вече интегрални схеми; — Хо — Х7 — входове — Y , YH — изходи съответио за четност и иечетност.
Таблица за истииност
Комбинация на вхо- довете Х« — Х7 Изходи Y4 Yk
Четна 1 0
Нечетна 0 1
176
ТТЛ | 4-разреден тгьлен суматор 74283 ,
Парзмггър 74283 71LS283 74S283
г — за Я бита, ns 23 25 15
г. — за 16 бита, ns >Ср ' С (^СС max)’ п1^ 43 45 30
66(110) 13(34) 102
!вх0 — вход Со, mA 1,6 0,4 2
1и0 — всички други вхо-
дове, mA 1.6 0,3 2
1„х1 — вход Со, рА 40 20 50
i 1К| — другите входове, рА 40 40 50
%(NQ1) — иэ*од С* 5(Ю) 22 (20) 5(10)
nqo(nqi)~bc"4KH дРУги 10 (20) 22(20) 10 (20)
’—изход С4, mA 8 8 10
1^ —всички други, mA 16 8 20
— AtBi — АД — входове съответио на първия до четвъртия разред иа су-
матора;
— Со — вход за сигнал за пренос от предходен разред;
— — находи за сумата, съответио' за първия до четвъртия разред
— С4 — изход за сигнал за пренос от четвъртия разред на суматора;
—наличието на вход и изход за сигнал за пренос позволява да се свързваг
два и повече суматора 74283 в схема за сумнране иа повече от четири
двоичии разреда.
•2 Кр«тъ* слравочаих па.
177
ТТЛ Двоично-десетичен брояч
Параметър 74290 74LS290
Fmax —ВХ°Д Сд> MHz Fmax~ вход Сн- WHz t„— вход Сд, ns tH — вход Св, ns t„ — входове R, ns *CC ('cC max)’ ^A *8X0 ~ ВХОД CA- raA 1вх0 —вход Cg, mA IBx0 — входове R, mA l.xi — вход CA, pA kxi — вход CB. pA IM1 — входове R, pA NQo (nqi) IQo. mA 32 16 15 30 15 29(42) 3,2 4.8 1.6 80 120 40 10 (20) 16 32 16 |5 30 15 9(15) 2,4 3,2 0,4 80 160 20 11(20) 4
— приложение — брояч до 2, 5 или 10;
— тригерите се превключват от отрицателния фронт на тактовите ш
С. и С„;
А В
— броячът е образуван от брояч до 2 (вход Сд) и брояч до 5 (bxoj
— R0(l) и Ro (2)—входове за нулнране;
— R»(l) и R9 (2) — входове^за установяване иа брояча в състояние 9.
178
ТТЛ | Дяоично-десетичен брояч 74290
Таблица иа Мстинност
Входове за иулиране/ Изходи
усгановяваие
R0(l) Ro (2) Rs (1) R8 (2) qd Qc Qb Qa
1 1 0 X 0 0 0 0
I 1 X 0 0 0 0 0
X X 1 1 I 0 0 1
0 X 0 X брояч
X 0 X 0 брояч
0 X X 0 брояч
X 0 0 X брояч
ТТЛ Четириразреден двоичен брояч
Параметър 74293 74LS293
Fmal— вход С„ MHz Fm„ — вход С2, MHz t„ — вход Ci, Ro. ns t„— вход C2, ns ^СсСсС max)' 1и0 — вход Су mA lBl0 —вход C2, mA IBl0 —входове Rj, mA I„1 — входове C}, C2, pA IBll— входове Ro, pA nqo(nqi) Iq0, mA 32 16 15 ЗЭ 26 (39) 3,2 3,2 1,6 80 40 10 (20) 16 32 16 15 30 9(15) 2,4 1.6 0,4 80 20 И (20) 4 к *
— приложение — брояч до 2, 8 и 16; Я — тригерите се превключват от отрицателния фронт иа тактовите им*Я Ci и С2; т — броячът е образуван от брояч до 2 (вход Cj) и брояч до 8 (вход С2); 1 Ro (1) и Ro (2) — входове за нулираие. J Таблица на истинност 1
♦ Ro(l) Ro (2) Изходи Qa Qa Qa Qi <1
1 1 0 I • 1 0 0 0 0 0 0 0 брояч брояч брояч
и
180
Четириразреден преместващ регистър с изходи ТТЛ с три състояния 74295
Параметър 74LS295
К555ИР16П
'^ах» MHz 13ср- t., — вход С, ns ts. th- ns Icc Осс max). mA IBxO> mA i.xi- :1A *qo Iqo’ mA mA 20 43,5 25 20 14(23) 0,4 20 22 8 2,6 20
— 74LS295A има Fmax=25MHz и t3cp=19,5ns; (
— тригерите се превклюМват от отрицателния фронт на тактовия импулс.
— SX — последователей вход;
— Xi — Х4 — паралелни входове;
— Q1 — Q« — паралелни изходи;
— Qi — последователен изход;
— преместването на ииформанията в регистъра е отляво надясио; възможао е
преместване отдясно наляво — за целта въитно трябва да се свърже Qa с
XI( Q3cX2hQ4c Х3, вход е Х4, а изход — Q] (при V=l);
— V — вход за определяне режима на работа;
— Xz — вход за определяне състоянието на изхода;
181
;ТТЛ
Четяриразреден преместващ регистър с изходи -ж
с три състояиия -Я
Таблица иа истинност
Хх V Входове С SX Х1 X, X, X* Qi Изходи ‘Я Qa Qi '||
0 X X X X X X X Z z z i
1 1 1 X X X X X Qio Qa> Qso
1 ♦ 1 4 X 0 0 0 0 0 0 o J
1 1 X 1 1 1 1 1 I 1
1 0 1 X X X X X Qio Q» Qso QJ
1 0 1 X X X X 1 Qio
1 0 1 0 X X X X V Qio Q» Qj
(<
182
JfTJI Четири двувходови мултиплексора с памет * 74298
[ Параметър 74298 74LS298
К555КП13П I
1' tjoi (tjoi max)’ ns 1 till) (’jlO max)" ns | tu —вход C. ns t — входове Xj, Xg, ns । ts — вход Хд, ns ti, — входове Хр Xj, ns t., — вход Хд, ns !CC OcC max)' iBxO- mA l«xl' NQ0 (NQ1) ’qo- raA 18(27) 21 (32) 20 15 25 5 0 39 (65) 1.6 40 10 (20) 16 18 (27) 21 (32) 20 15 25 5 0 13 (21) 0.4 20 22 (20) 8
— приложение— двоичио-десетичен преместващ регистър;
—схемата на 74298 е образувана от четири двувходови мултиплексора (А,
В. С и D) и свързани на изходите им четири RS — тригера;
— тригерите на паметта се превключват от отрицателния фронт иа тактовия
импулс С; ,
— Х1Д. Х1Д — входове на първия мултиплексор;
— Хщ. XJB — входове иа втория мултиплексор;
— Х)С. XJC — входове иа трети» мултиплексор;
— X,D, X2D — входове на четвъртия мултиплексор;
! — Qa, Qd — изходи на тригерите;
— Хд — адресен вход на мултиплексора.
Таблица иа истинност
Входове Qa Изходи qd
XA c QB J О
0 I X1A X1B xtc X!D
1 I X1A X2B X2C X2D
- X 1 Qao Qbo Qc. Qdo
ТТЛ Шест повторителя с изходи с три състояния
Параметър 74365 74LS365
К155ЛП10
^Л.р» ns !СС Осс шах)’ шА ’вхО' шА ^хР НА nqo Iqo, mA IQi, mA *QZ’ HA 19 65 (85) 1,6 40 20 32 5,2 40 19 14 0,4 20 44 16 2,6 20
— приложение — sa директно управление на съединителиа линия;
Xzl, Xz2—общи н ходове за управляваие на изходното състояние на
повторителя.
Таблица иа нстинност
Входове X Изход Y
XZ1 XZ2
1 X X г
X 1 X г
0 0 1 1
° 0 0 ° 1
184
185-
ТТЛ
Шест повторителя с изходи с три състояиия *
? ________ ________ _____________________I
Параметър 74367 74LS367
К155ЛЛ11
f3cp- ns 19 19
*СС <(СС max)’ mA 65(85) 14
IBxO’ mA 1.6 0,4
Uxi* PA 40 20
nqo 20 44
iqo> mA 32 16
Iqp P’A -j 5,2 2,6
Iqz» pA । 20 40
— приложение — за дирекгно управляване на съедиимтелии линии при
ралелно преиасяне на 4-битонн думи;
— XZI, XZ2—входове за управляване на нзходното състояние на пос
ригеля.
Таблица на истинност
Входове xz X Изход Y ‘
1 X Z
0 1 1
0 0 0
586
разредно аритметично-логическо устрой- ство, функционален генератор 74381 |
у Параметър 74S381
f К531ИК2П
гС^гГза сумиране на 4 бига, ns Г ят-а към изход. ns гГ гаА К/So, Slt So. шА I ,? г,;ге входове, mA —sxot Sa. Si, Sj, pA *—др'.тяте входове, pA ’mA 20 12 105 (160) 6 2 50 2X) 10 (20) 20
_ярилучение — логическо устройство за осей аритметични и логически
функции с два четирибитови входии сигнала; логическа га функция, конто
с: нзчълнява, зависи от нивото на сигнала във входовете So. S| и S.
(вж. тзблицата иа истиниост); използува се съвместно с 74182 или 74S182;
— Ад — Аз — първи набор входии сигнали;
— В; — Bj — втори набор входии сигнали;
- Yj — Yi —изходи;
- С, —зход за пренос;
'?— изходи, предназначена за свърпане къл 74182 или 74S182;
-втече за събиране на две 16-битови думи (със 74S182) — 29 ns;
—3 ’eve за събиране иа две 32-битови думи (със 74SI82) —34 ns.
Таблица на истниносг
s2 Si So Операция
0 0 0 нулиране
0 0 I В минус А
0 I 0 А минус В
0 I I д плюс В
1 0 0 А'ЭВ
1 •) I А-кВ
1 1 0 АВ
1 1 I установивзне в i
187
ЧАСТ [ВТОРА
CMOS
ИИТЕГРАЛНИ СХЕМИ
ОСНОВНИ ПАРАМЕТРИ И ОЗНАЧЕНИЯ ПРИ CMOS
ИНТЕГРАЛНИТЕ СХЕМИ
CMOS интегралните схеми се произвеждат в николк»
4000, 4000 А, 4000 В, 4000 С и по технологията LOCMOiJ
ционалният иомер в отделните серии за даден тип интеграл
ма съвпада. Разликата е само в буквата след номера. . . Л
Серията 4000 е разработена първоначално. Серията*
(табл. 3) е приблизителен аналог на серията 4000. При 'il
хранващото напрежение е 9V+10%. . j
Серията 4000 А (К561) има подобрели параметри (табла
В серията 4000 В е въведена буферна схема във всеки ]
което подобрява коефициента на натоварване и позволяй
изхода да се включват логически елементи от серията.-;
Бързрдействието на интегралните схеми от серията 4000 К
е повишено (табл. 5). LOCMOS интегралните схеми са изра^
по нова технология, чието предимство е в това, че в едняквй
на Кристала в сравнение с CMOS схемите се изграждат д'
пввече компоненти. Това позволява да се скъсят връзките j
мата и следователно да се повиши максималната работна >
та. Максималната честота на логическите елементи достига 16
Параметрите на интегралните схеми от типа LOCMOS са д
в табл. 6.
Характерно за CMOS интегралните схеми е съществуа
на разлики в параметрите на една и съща схема, произвел
от различии фирми (преди всичко за динамичните параметр
справочника са дадеии параметрите на интегралните схеми ci
иовната фирма-производитеЯка: за серията 4000 А и 4000 В
фирмата RCA, а за серията HEF 4000 В — от Philips.
Използувани означения
UDD — зхранващо напрежение (положителен полюс); > ’
(Jss—захраиваицо напрежение (отрицателен полюс);
U„— статична шумоустойчивост — равнява се на разликата;
ду граничните изходви нива за 0 и 1 и входното напрежеж
превключване на логический елемент;
tgol, taio— време за превключване на логический елемент (ел
при изменяне на входния сигнал съответно от 0 в 1 и от ]
(вж. фиг. 1); времеиата за превключване са дадеии при i
RT—200kQ и CT=50pF-3a серията 4000 В, Ёт=200кйи
«=15 pF за серията 4000 А н CT=50pF за серията HEF 40
За някои схеми е дадено и средното време за задържан!
превключване)
х _ *301+ *310.
*>СР-- 2 ’
tB — минимална продължнтелност (номинална стойност) на пу
импулс (за тригери, броячи, мултивибратори и регистри);
190
15_-време за подготовка (номинална стойност— вж. фиг. 3);
/—време за задържане (номинална стойност — вж. фйг. 3);
tfov Uio — продължителност на фронта на изходен импулс, съот>
ветно на прехода 0—1 и 1>—0. За никои схеми се дава среднат»
стойност
f — *Ф01~Нф10
*♦ 2
Fm»x — максимална честогга на превключване на тригерите;
j — максимален входен ток;
I — допустим изходен ток в състояние 0 на изхода;
|Q1 — допустим изходен ток в състояние 1 на изхода;
[ЕЭ — статичен ток на коисумация;
X—вход на логически елемент;
у — изход на логически елемент н на комбинационна логически
схема;
Хр—разрешаващ (стробиращ) вход;
С —тактов вход на тригер, брояч, регистър;
J, К — информационни входове на JK-тригер;
D — информационен вход на D-тригер;
R — вход за нулиране на тригер, брояч, регистър;
S — вход за установяване (в състояние 1) на тригер;
Q —изход на тригер, брояч, регистър;
SX — последователен вход на регистър.
Динамичната коисумация на интегралните схеми от серията:
4000 В (в справочника са дадени данни на фирмата Motorola от
серията 14000 В) се определи по формулата
I=(KpA/kHz)f+IDD,
къдэто
К е коефициент, посочен в справочника;
f — честотата на входните импулси (kHz);
IDD — статичния консумиран ток (рА).
ОТ
За серията HEF 4000 В динамичната коисумация се определи
израза
I»Kf„+2(UxC.)^D.
където
К е коефициент, даден в справочника;
— честотата на входните импулси (MHz);
fM3X — честотата на изходните импулси (MHz);
Ст— капацитетът на товара (pF);
ба
UDD — захранващото напрежение (V).
В таблиците за основните параметри на ИС стойностите в ско-
се отвасят за параметъра също в скоби.
191
Таблина 3
Ч1араметри на интегралните схеми от серията К176 (С D4000)
Параметър Единица Ст*Ч
Напрежение на захранващия източник (UDD) Входея ток при 0 Входеи ток пря 1 Изходио напрежение при 0 Изходио напрежение при 1 Средне време на превключване Статичен консумирая ток Статична шумоустойчивост Коефициент иа натоварване V рА нА V V ns uA V 9 Л 71
Таблица 4 Лараметри на интегралните схема от серията 4000 А ']
Параметър Единица СтоЦЙ
Напрежение иа захранващия източянк (UDD) Входно съпротивление Входен ток Входеи капацнтет Статична шумоустойчивост Максимална разсейвана мощност Статична консумирана мощност V е рА pF V mW nW OT3Vi im iq 0,43 от 10 л
Таблица 5 .я Параметра на интегралните схеми от серията 4000 В
Параметър Единица Стойн-J
Напрежение на захранващия източник (UDr, ) Изходен ток в състояние 0 и 1: UDD=5 V uDD=iov UDD”10 V Изходио напрежение в състояние 1: UDD—5 V UDD=10V ^DD=1^ V Изходио напрежение в състояние 0 Макснмалпо входно напрежение в състояние 0: UDD=10V UDD= *5 V Минимално входно напрежение в състояние 1: uDD-iov Udd=15V Ьходен капацитет V raA V V V V pF з-id i ; 2,6j 6.8J 9.91 14,T-3 0.M i.« 3 4 4 1 3,5d 7 ] И 1
192
pg лип* 6
параметр" иа интегралшта схема ет nma L.OCMOS (серия HEF 4000В)
। Парамегьр ^Единица Стойност
< Напрежение на захранващия източник (Uqq) ' ^.,-ична консумиране мощност V от 3 до 15 (18)
nW 10
I j;3-oj.-io напрежение при 0 mV 50
1 йзхч’но напрежение пря 1 V UDD — 0,05
1 вхо’.ио напрежение при 0: U^—5 V V 1.5
ию-10У V 3
ПЮ-15У 1 Зхсдно напрежение при 1: UDD—5V V V 4 3,75
UDD=.10V V 7
Udd=I5V V 11
Игхэден ток при Ои при 1: UDD=5 V гвА 0,44
mA 1,1
Udd = 15V шА ' з.ю '
; Млкгимзлиа честота (ври трнгери, броячи.
регистра): MHz
uDD=5 v 1 8
UDD-1OV 16
Udd-15V 20
Коефициент иа натоварваие Статична шумоустойчнвост: V 50 ’
UBB-5V uDD-iov 2,25 ’ 4.5Э
Udd“’5V 6.75
*3 Крагыс сариочавк ИВ.,.
ОСНОВНИ ДАННИ ЗА CMOS ИНТЕГРАЛНИ СХЕМИ
CMOS Два тривходови елемеита ИЛИ-HE и един инвертор
Параметър 4000 A 4000 В HEF4J
К176ЛП4
/Udd- V 9 5 10 i 5 10 5 И
иш0. V Чог V ‘зср (*3ср max)' ns *ф (‘фш.х)« ns c„. pF 1.x. РА Iqo. mA Iqi- mA k>D> pA К 0,9 0,9 200 12 0.1 1.5 1.4 115 (165) 18) (350) 5 0,4 0,5 15 3 2,9 55 (95) 90 (150) 5 100 0,9 0,5 30 1,5 1.5 60 (120) 100 (200) 10 1 1 0,25 0,30 3 3 30 (60) 50 (100) 15 100 2,6 2,6 0,5 0,90 70(40) 1 60(120) ! 0,44 0,44 2 1000
'-г • j_p-*
194.
|^OS Четири логически елемеита 2 ИЛИ-НЕ 4001
। Параметър | 4001A 4001B HEF4C01B
К176ЛЕ5 К561ЛЕ5
/Udd- V 9 5 1 10 5 | 10 5 1 >5
V L'„J’ v *30: <ЕЗЛ max)’ ns bio !! 310 max)’ ns ‘$01 ^Ф51 max)’ ns 1$1C '^фЮтах)’ ns Qx • pF L • pa Iqo’ :nA I ,,. mA Idd. '.'-A К 0,9 0.9 20J 200 12 100 0,3 1,5 1,4 115(165) 115(165) 180(350) 100(175) 5 0,4 0,5 0,5 3 2,9 55(96) 55(96) 90(150) 50 (75) 5 100 0,9 0,5 5 2,25 2,25 60(120) 60 (120) 100(200) 100(200) 10 1 1 0,5 0,3 4,5 4,5 30 (60) 30 (60) 50(100) 50(100) 10 100 2,6 2,6 5 0,9 । 50 (100) 60(120) 60 (120) 60(120) 10 0,44 0,44 1100 20(35 ) 20 (40) 20 (40) 20 (40 ) Ю 300 3 3 16 14200
— логическа функция — Y=Xj+X2.
19&
CMOS Два логически елемента 4 ИЛИ-НЕ
Параметьр 4002A 4002B HEF4C
К176ЛЕ6 К561ЛЕ6
/Udd. V 9 5 10 5 10 5
^Зср (^Зср max)" ns ^ф01 ^ф01 max)* ns ^ФЮ С^фЮшах)* п* С„, pF 1вх • РА IQo. mA Iq,, mA k)D* P-A к 200 12 0,1 115(165) 180(350) 100(175) 6 0,4 0.5 15 55 (95) 90(150) 50 (75) 5 100 0,9 0,5 30 60(120) 109(200) 100(200) 5 1 1 0.5 0.3 30*(60) 50 (100) 50 (100) 5 10 2,6 2,6 5 0,9 60(120) 60 (120) 60 (120) 10 0,44 0,44 2 1050
— логическа функция — Y-Xx4-X2+X3+X4.
196
CMOS Два D-тригера I 4003
Параметьр 4003A
K176TM1
/UDD. V 9
V MHz IDD’ FA 0.9 1 0.1
| — тригерите се превключват от положителния фронт на тактовия импулс С;
— R — вход за нулиране; тригерите се нулират (Q=0) при R=l; триге-
। рите се превключват при R=0.
197
CMOS 18-разреден преместващ регистър 400Q
Параметър 4006A 4006B HEF40al
К176ИР10 ♦j
/UDD. v 9 5 10 5 10 5 1
Fm.x. MHz t3cp (fJcp max)- ns max) ’ ns t„ ,ns ts. ns th. ns C„ — вход C, pF C„. pF- pA Jqo. mA IQ1. mA ^DD’ P-A К — 2,5 250(400) 250(400) 500 50 30 5 0,25 0.15 0.5 1 5 425(200) 125(200) 200 25 30 5 1000 0.5 0,3 1 1 5 180(500) 150(400) 100 50 75 5 6 1 1 5 1,3 12 80(250) 60(250) 40 25 20 5 6 100 2,6 2,6 10 3.9 18 90(180) 60(120) 30 10 5 0.44 0,44 20 600
— интегралната схема 4006 е образувана от два 4-разреднн (А и В) и ;
5-разредни регнстри (С и D); четирите регистъра имат общ тактов вход
ХА—Хв—последователни входове на регистрите А и В;
— Хс, XD — последователни входове на регистрите С и D;
— Q4A, Q4b— последователни изходи на регистрите А н В;
— Q4C» Q50 Q4D' Q5D — изходи от четвъртия и петия тригер на регистр#
С и D;
— информацията се въвежда в регистрите и се премества от отрицателя
фронт (прехода 1—0) на тактовия импулс С.
198
Два CMOS транзистора и един инвертор! 4007
-траме тър 4007 А 4007В HEF4007B
К176ЛП1
/uDD. V 9 5 1 10 5 1 10 5 \ 15
[3— ’ !ср maxi’ ns 200 135 125 55 (110) 30 (60) 40(75) 15 (30)
t* ,:Ф nS 50(75) 30 (40) 100(200) 50 (100) 60(120) 20(40)
с,- Р5 1 12 5 5 10 10
I. . ?А 1 1000 10) 300
10 - гаА ! 0,6 1,5 1 2.6 0.44 3
р ГД А 1 1,4 1,1 1 2,6 0.44 3
'tА 1 0,1 15 30 0.25 0,5 3 12
к 1 1 0,72 2,16 4500 50000
— интегралната схема 4007 може да се използува в зависимост от свър-
ззадето като:
— три логически елемента НЕ;
— един логически елемент 3 ИЛИ-НЕ;
— един логически елемент 3 И-НЕ;
—един елемент НЕ с голям коефициент на иатоварване (буфер).
199
CMOS |___________4-разреден пълек суматор
Параметър 4008А 400SB HEF(
К176ИМ1 К561ИМ1
/uDD.v 9 5 10 5 1 ю 5
^Зср (^Зср max) от А, В до S, ns 1600 900(1300) 325(500) 425(750) 170(250) 135(270
^Зср (^Зср max) от Со ДО 2, пх 900(1300) 325(500) 320(653) 125(225) 115(230
^Зср С^Зср max) 0Т
А, В до С4, ns tficp (^Зср max) 500 320 (600) 120(200) 250(500) 115(200) 100(200
Со ДО С4» ns 300 100(175) 45(75) 90(160) 130(245) 115(23 >
^ф(^фтах)’ ns 1250(2200) 550(900) 150(300) 70(140) 60(120
1.x. рА 10 10 300
1q0, mA 0.25 0,75 0,88 2,25 0.44
Iqp mA 0,25 0,75 0,35 0.8 0.44
0.7 ' 1,4 0.5 1 20
к 1.7 5 15С0
— Al — А4 — входове за четирите бита на първото събираемо;
— Bj — В. — входове ва четирите бита на второто събираемо;
— Si — Si — изходи за четирите бита иа сумата;
— Сд — вход за пренос (за първия бит);
— Сд — изход за преиос (от четвъртия бит).
Таблина иа истиинсст
Входове Изходи
А в
1 0 0 0 0 0
: о 0 1 0 1
0 1 0 0 1
1 0 1 1 1 0
1 0 0 0 1
1 0 1 I о
1 1 0 1 0
1 1 1 1 1
' "ио В4 Сд Е« Ej Ег К| Со
200
| CM OS | Шест инвертора 4009
Параметър 4009A 4009В
К176ПУ2
/uDD.v 9 5 10 5 10 1
*301 (t30I mix)’ ns *310 ^310 mix)’ ns *ф01 ^ф01 mix)' ns *j!0 <4*0 mix)’ ns CBx- PF >«x’ PA qo- mA 1QI, mA «dip ИA 130 НО 5 50(80) 15(55) 80(125) 20(45) 15 3 1.25 0,3 25(55) 10 (30) 50(100) 16(40) 15 1000 8 0,5 0,6 50(100) 15(70) 80(160) 20(60) 5 4 1,25 1 25(70) 10 (40) 50(120) 16(50) 5 10 10 0,6 2 1
— може да се използува за съгласуване на сигнали от CMOS и ТТЛ схеми;
— изводи — както при 4049;
— 4009А допуска капацитет иа товара до 5000 pF при Ucc> 10,5 V;
— Ucc — при работа в CMOS схеми изводът Ucc се свързва към b’DD; |
при работа като CMOS—ТТЛ интерфейс изводът Ucc се свързва към i
захранвашото напрежение 4-5 V на ТТЛ елементите; i
— за нови разработки се препоръчва 4049. ;
201
CMOS | Шест повторителя | 40]
Параметър 4010A 4010B
К176ПУЗ
/uDD, v 9 5 10 5 1 10
f201 (*301 max)» ns *310 (*310 max)» ns *ф01 (*ф01 max)» ns *ф!0 (*ф!0 max)» ns Свх» Pb pA JQ0. mA i Iqp mA *DD* FA 130 110 5 50 (80) 15 (55) 80 (125) 20(45) 5 3 1.25 0.3 25 (55) 10(30) 50(100) 16 (40) 5 1000 8 0.5 0,6 50(100) 15 (70) 80(160) 20 (60) 5 4 1,25 1 25 (70) 10(40) 50(120) 16 (50) 5 100 10 0,6 2 • 1 4
— може да се използува за съгласуване на сигнали от CMOS и ТТЛ сх<
— 4010А допуска капацитет на товара до 5000pF при Ucc> 10,5 V;
— Ucc — ПРИ Ра^ота в CMOS-ТТЛ интерфейс се свързва към захраиваи
напрежеине +5 V на ТТЛ елемеитите; при работа в CMOS схеми и:
дът Ucc се свързва към UDD;
— за нови разработки се препоръчва 4050.
202
^0S| Четири логически елемеита 2 И—НЕ | 4011
Пзрамегьр 40ПА 4011В НЕ 4011В
К176ЛА7 К561ЛА7
/Udd. V 5 5 10 5 10 5 15
Ьср (l3cp max)’ ns 200 50 (100) 25 (50) 150 (100)' 25(50) 55(110) 20(35)
ГфСфП:.х). ns 75(125) 40(75) 75(125) 40(75) 60 (120) 20(40)
С,Г PF 12 5 5 5 5
1.V РА 1000 100 ЗОЭ
Iqo- гсА 0,25 0,5 1 2,6 0,44 3
U,, nA 0,25 0,6 1 2,6 0,44 3
ID2, цА 0,1 0,5 1 0.5 5 4 16
К 0,3 0,9 1300 20100
— логическа функция —Y=X1X2.
Л) . I Л2 Л, JUjg ----
203
I улуюэ | Два логически елемента 4 И-НЕ 4012
Параметър х /uDD. v 4012 A 4012B HEF40121
К176ЛА8 К561ЛА8
9 5 1 10 5 1 10 5 1 1
^Зср ^Зср пмх)' ns 20Э 5Э (100) 25 (50) 50 (100) 25(50)' 55(110) 20 (
*ф(*фтах)’ ns 75(125) 40(75) 75(125) 40(75) 60(120) 201
С„. pF 12 5 5 5 5
’вх' РА 1000 100
Iq0> mA 0,25 0.5 1 2,6 0,44 3
Iqp mA 0.25 0,6 1 2.6 0,44 3
Idd* ’ 0,1 0,5 1 0,5 5 4 I 1
К 0.3 0,9 1 1300 1
— логическа функция — Y—XjXjXjXi.
204
CMOS |____________Два D-тригера__________________4013
401 ЗА 4013B HEF4013B
1 icipilMCi ьр
K176TM2 K56ITM2 •
/UDD. V 9 5 | 10 5 | 10 5 | 15
- MHz 1 4 10 7 16 1 12 | 36
1 :? ^3cp max) 0T
< до Q, ns ЮЭ(ЗОО) 75(150) 150(300)80(160) 100(205)30(60)
Ч <'ф max)- ns 75(150)50(75) 100(200)50(100) 60(120) 20(40)
* (Гит.х)-ВЗ[0А i 1
C. ns 125(500) 50(100) 100 (200)40(80) 45(85) 15(30)
b ns 20 1 10 20 15 30 io
S-:p ^3cp max) 1
r. S до Q, ns 175 (350) 75 (125) 150 (300) 65 (130) 135(265)35(70)
'.(Ситах) —Bxo«
R, S, ns 125 (500) 70(140) 30(60) 45 (90) 20 (35)
•3t- pA 100 1000 100 300
QO- mA 0.3 0,6 1 2,6 0,44 3
I-,,, mA 0,14 0,33 1 2,6 0,44 3
‘DO’ l*A 3 10 20 1 2 4 16
I 0,75 2,3 1050 13350
— С — тактов вход; тригерите се превключват от положителния фронт
(прехода 0—1) на таитовите импулси С;
— R— асинхронен вход за нулираие; активно ииво — логическа 1;
— S — вход за установяване В1; активно ниво — логическа 1.
Таблица на истинност
Входове C D R S Изходи Q Q
T 0 0 0 T 1 0 0 X X 0 0 X X 1 0 X X 0 1 X X 1 1 0 1 1 0 Q Q 0 1 1 0 1 1
285
CMOS 1 Два 4-разредни преместващи регистъра 401Я
Параметър 4015А 4015В НЕР40Я
К176ИР2
/uDD. v 9 5 10 5 10 5
Fro«. MHz 2 2,5 5 и. 6 12 9
*3ср (^Зср max) 300 -
от С до Qn , ns (1000) 150(400) 160(320) 80(160) 120(240)
*ф max)’ nS 150(400) 75(150) 100(200) 50(100) 60(120)
(‘и max > вход С, ns 200(830) 100(200) 100 (830) 90 (180) 40_(80) 1Я
ts, ns 100 50 ' 35(70) 20 (40) оэ
th- ns *3cp (^3cp max) 300 20
от R до Qn , ns (*и max ) (1000) 200(830) 100 (300) 200(400) 100(200) 180(370)
вход R, ns 100(200) 100 (200) 40 (80) 55(110) 1 J
'ax- PA 1000 100
Iqo- mA 0,3 0,5 1 2,6 0,44
Iqp mA 0,16 0,44 1 2.6 0,44
Idd- PA 0,1 50 100 5 10 20
К 1500 261
— SX — последователен вход; — Qi — Qi — паралелни изходи;
— R — асинхронен нулираш вход;
— С — тактов вход;
Таблица на истинност
п — иомер на тактовия нмпулс С
ЭК
| CMO S |______Четири аналогови ключа_______| 4016
Параметър 4016А 40I6B HEF4016B
KI76KT1
/U dip V 9 5 1 ю 5 10 5 15
Чср ^Зср т«х) вход — изход, ns t301 <*301 max) От C до изход, ns 1,10 (t310 max) ~ 0T C до ИЗХОД, ns RBKxC-’Bx=0). e Rbkj1(u.x-udd). Клирфактор (f=l KHz), o/c F ,]ax — за сигнала, MHz Fmax —За ВХ0Д C’ MHz Затихване при из- ключен канал, dB Прослушване между два канала, dB V nA 'dd. 11 a 250 20 (50) 20 (40) 20 (40) 250 0,25 1 !10 (20) 10(20) .10(20) ! 250 0,5 40 10 65 —50 125 0,5 40(100) 35 (70) 35 (70) 0,25 20 (40) 20(40) 20(40) 250 250 0,4 40 .0 100 0,5 1 20 (40) 50 (100) 95 (190) 140 170 4 1 5(Ю) 60 (120) 85(170} 0,041 i 90 16
— приложение — комутатори за аналогов сигнал; п схеми иа аналого-аиф- рови преобразуватели, модулатори, демодулатори; — С — управляващ вход — при подаване на вход С напрежение 0, клю-
чът е затворен; при UC“IJDD — ключът е отворен;
— за нови разработки се препоръчва 4066.
2»7
4 CMOS Брояч до 10 с преобразуваие иа двоично- Л десетичен в десетичен код
4017 A 4017 В HEF4017;
Параметър К176ИЕ8 К561ИЕ8
/Udd. V ‘4 5 1 10 1 5 10 1 5 fl
! f-'max- MHZ t Зср Озер max) от С, Ср до Y04-Ye, ns *3 ср Озер щах) от С, Ср ДО Qn, ns *ЗМ (*301 max)-«’R до Yo, ns . f310 (*310 max )—0T R д0 Yo-i-Y8, ns tjM (*301 max ) eT R до Qn, ns . * ф Оф max) • ns '' *h (fhmJ — BX0« Ср, ns thOhmax) —вход C, ns tH —вход C, ns tH —вход R, ns IBr • PA Iqo- mA । IQI, mA ^DD" z 100 0,6 500 (1600) 350 (1300) 450 (1600) 350 (1300) 100 (350) 700 830 830 0,02 0,012 50 2 200 (500) , 125 (300) 200 (500) 125 (300) 50 (200) 300 250 250 1000 0,055 0.055 100 5 325 (650) 300 (600) 265 (530) 265 (530) 103 (200) 115 (230) 200 260 1 1 5 10 135 (270) 125 (253) 115 (233) 115 (230) 50 '(ita) 50 (100) 90 110 100 2,6 2,6 10 6 245(485) | 190(380) j 130(260) f 130(260) 110(220) 60(120) 70(140) 85(170) 35 35 0,44 0,44 20 j
— схемата е изпълнеиа като 5-разреден брояч на Джонсън;
— С — тактов вход; броячът се превключва от положителния фройт (i
О—1) иа тактовите импулси С;
— Ср — раэрешаващ вход ва тактовите импулси;
<
208
Бронч до 10 с преобразуване на двоично-десе-
тичен в десетичен код
4017
э—асинхронен вход за иулирапе;
,,—5 —изходи на дешифратора; в зависимост от състоянието иа брояча
..о на един от изходнте нивото е логическа 1;
]а — сигнал за преиос към следващ брояч; в този изход сигналът предста-
;ява симетркчеи импулс с ниво 1 в състояние от 0 до 4 на брояча с ниво
— в състояние от 5 до 9 на брояча.
Таблица на истинност
Входове Функция
R с Ср
1 X X нулиране: Y0=Qn=l; Yi-*-Y9“0
0 1 1 броячът се превключва
0 t 0 броячът се превключва
0 0 X без изменение
0 X I без изменение
0 I t без изменение
О 4 0 без изменение
Крдтыс спраж>чмк *• •
209
— L Г
/UDD’ Vl 1 5 10 5 1 10 5
F™x- MHz 2,5 5 3 7 4
^3 ср Оз ср щах )
от С до Qn, ns 509(1600) 200 (500) 200 (400) 90 (180) 745(295)
*3 ср Оз ср щах )
от Xs. R до Qn ns 350(1300) 125 (300) 275 (550) 125 (250) 175 (350)
^ф max )• ns 300(1200) 125 (450) 100 (200) 50(100) 60(120)
ts ВХОД D, ns 175 75 20 6 65
th — вход D, ns 45
*и Ои min)
вход C, ns 200 (830) 100 (250) 80 (160) 35 (70) 70 (140)
*и 0n n,in )
вход R, Xs, ns 200 (830) 100 (250) 80(160) 35 (70) 50 (100)
’bx- Pa 1000 100
IQ0, mA 0,02 0,12 1 2 ,6 0,44
1Q1, mA 0,024 0,12 1 2,6 0,44
*00" 50 100 10 20 । 20
к 0,3 1.0 700
— С — тактов вход; Ds— последователен вход; Xj— Х6—паралелни в;
— Xs— вход за записваие на информацията от паралелните входове;
Ql—Q5— паралелни инверсии изходи;
— приложение — за броячи с коефициент на броене от 2 до 10.
210
Таблица иа истинност
Входове R Xs Ds Xi X2 Хз x4 Xs Изходи Qi Qs
Qi Q2 Q3
1 0 0 X X X X X X Qio Q20 Q30 Q« Qso
t 0 0 0 X X X X X 1 Qio Q20 Qao Q40
t 0 0 1 X X X X X 0 Qio Q20 Q30
X 0 1 X 0 0 0 0 0 1 1 1 1 I
X 0 1 X 1 1 1 1 1 0 0 0 0 0
X 1 X X X X X X X 1 1 1 1 1
Таблица на действие
Коефициент на деление Входы се свързва със
10 q5
9* Q5Q4
8 Q4
7* Qi Q3
6 Qs
5* Q3 Q2
4 q2
3* Qa Qi
2 Qi
♦ Необходим е въишен логически
елемент И.
211
Четири
4019A 4O19B
К561ЛС2
/UDD. V 5 1 Ю 5 1 io 51
*301 (*301 шах) — всеки вход, ns *310 (*310 max) всеки вход, ns *ф (*ф max)’ ns Свх (С„х твх )» pF 1вх.рА IQ0, mA Iqj, mA ^DD’ nA К 100(300) 100(300) 100(275) 5 0,3 0,12 50 50(125) 50(125) 40(80) 5 1000 0,65 0,5 100 150(300) 100 (300) 100(200) 5 (7,5) 1 1 1 60(120) 50(125) 50(100) 5 (7,5) 100 2.6 2,6 2 60(13< 70(141 60(125 0,44 . 0,44 20 ' 1200
— приложение — четири двувходови мултиплексора с общи адресни в:
X. и Х„;
Л В
— логическа функция — Y-»XxXA +Х2ХВ;
— ХА t Хв — адресии входове;
— Хъ Xj — входове ;
— Y — изход.
212
Четири двувходови мултиплексора
14019
Таблица на астннност
Входове ХА Хв X] ха Изход Y
0 0 X х 0
1 0 1 X 1
1 0 0 X 0
0 1 X 1 1
0 1 X 0 0
1 1 1 X 1
1 1 X 1 1
1 1 0 0 0
213
CMOS
14-разреден ан синхронен двоичен брояч
Параметър 4020 A 4023 В HEF*5
/^DD’ V 5 | 10 5 | 10 5 1
MHz * 3 ср ^Зср max) от С до Qlt ns * 3 ср 1^3 ср тах^ от Qn до Qn+1 ,ns 1зю(131отях) — от R до Qn, ns ‘фКфтах)' ns * и (^и min ) вход С, ns * и (^п min > вход R, ns 1вх. РА IQ0. mA Iq! , mA Idd* pA к 2,5 450 (650) 2000(3500) 450 (650) 200(500) 1800 (3000) 0.08 0,06 53 6 150(250) 500(300) 200(350) 70(165) 300 (350) 1000 0,10 0,15 100 7 180 (360) 100 (200) 140 (280) 100 (200) 70(140) 100 (200) 1 1 5 0,42 16 80(160) 40 (80) 60 (120) 53(100) 30 (60) 43 (80) 100 2.6 2,6 10 1 1,43 10 105(210)i 70 (140) 180J360) 69 120) 25 (50) 65 (133) 0,44 0,44 20 600
— С — тактов вход; тригерите се превключват ог прехода 1—0 (отриа
фронт) иа тактовите импулси С;
— R — асинхронен вход за иулиране; активното ниво е логическа
— Q1—Qu — изходи от тригерите иа брояча.
Таблица иа истинност
Входове C R Режим
t o l 0 X 1 без изменение брояч иулиране ।
214
Брояч до 8 (на Джонсън) с дешифратор |4022
L- Параметър 4022 A 4022 В HEF4022B
К561ИЕ9
/UDI> v 5 1 io 5 1 «о 1 5 1 15
7 , MHz Гпах* 13 ср (L3cp mix) ОТ С, Ср до Yn, ns tj ср 1*3 ср max) от С, Ср ДО Qjp ns tjoi ( *301 mix) от R до Yq— Y7, ns *ф ^фшах )• ns CJC min)~B*OAC, CP, R, ns th — ВХОД Cp, HS tb — вход C, as 'ax- PA IQ,„ mA IQ1, mA *DD’ llA К 2.5 400 (1600) 325 (1300) 300(1200) 85 (340) 250 (830) 175 0,08 0,08 50 5 200 (800) 125 (500) 125 (500) 50 (200) 85 (250) 75 1003 0,13 0,13 100 5 325 (650) 300 (600) 265 (530) 100(200) 100(200) 120 120 1 1 5 10 135 (270) 125(500) 115(230) 50(100) 45 (90) 40 40 100 2.6 2,6 10 6 245 (485) 190 (380) 130 (260) 60(120) 35 (75) 70 85 0,44 0,44 20 475 24 60(125) 50(105) 40 (75) 20 (40) 10 (20) 15 20 300 3 3 80 6700
— приложение—двоичен 3-разредея брояч/делител на честота с коефициен
на деление осем; брояч с дешифратор с осем изхода;
— С — тактов вход, тригерите се превключват от положителния фронт
(прехода 0—1) иа таитовите импуси С;
— Ср — разрешаващ вход за таитовите импулси; може да се използува и
за тактов вход; тригерите се превключват от отрицателния фронт иа так
товите нмиулси С (прехода 1—0);
— R — асинхронен иулиращ вход, активно ниво — логическа 1;
— Yo—Y7 — изходи на дешифратора; в зависимост от състоянието иа броя
ча само в един от изходите иа дешифратора нивото е 1;
Q,, — сигнал за преиос към следващ брояч — симетричеи импулс с ниво
1 в състояния от 1 до 3 иа брояча и с ииво 0 в състояния от 4 до 7.
215
CMOS
Брояч до 8 (на Джонсън) с дешифратор
I
I
Таблица ва действие
Входове С Ср R Режим
1 X X 0 1 1 0 f 0 0 0 X 0 0 1 0 I t 0 10 нулиране* броеие броене без изменение без изменение без изменение без изменение
* Y0=Qn=l; Y!*Y7=0.
SI6
Три логически елемеита ЗИ—НЕ
| 4023
' Параметър 4023А 4023В HEF4023B
К176ЛА9 К561ЛА9
/Црр-У 9 5 1) 5 1 «е 5 1 15
1 LcfO3 српих)’ ns 400 50(100) 25(50) 125 (250) 60(120) 65(130) 25 (40)
j <ф ' гф max)’ ns 75(125) 40(75) 100 (200) 50(100) 60 (120) 20(40)
i I,x . РА 1000 100 300
1 , гоА 0,12 0,25 1 2,6 0.44 3
т mA 0,12 0.3 1 2,6 О» 44 з
IdD’ РА 0.1 0.5 5 0,25 0,5 3 12 ;•
к 0,3 0,9 1200 16400р
—логическа функция — Y=X1XJ,XS.
213
СМО5|7-разреден асинхронен двоичен брояч(броя и до 27)j
Параметър 4024 А 4024 В HEF40
/uDD. v 5 1 ю 5 ю | 5 1
Fmal. MHz 2,5 7 7 16 10 Я
*3ср (Цср max) от С до Qv ns 175(400) 80(150) 180 (360) 85 (125) 105(210)
*3ср ^Зср шах) от Qn до Qn+1 ,ns 100 (200) 40(80) 50(100) 11
^310 (^зю max^ от R до Од, hs t. (t А ), ns ф ' ф спа* 500(800) 175 (250) 250 (400) 80 (150) 170(280) 100(200) 60(120) 50(100) 120(240) 30(60) ц
Пи min ) вход С, ns 200 (500) 140(165) 70 (140) 30 (60) 40(80) н
*и и min) ВХОД R, ns ’ах- РА Iqo» гаА Iqp mA ^DD’ рА К 375(600) 0,5 0,3 50 200(353) 1000 1 0.7 100 100 (200) 1 1 5 0,31 40(80) 100 2.6 2,6 10 0,89 0,44 0,44 20 500
— С — тактов вход; тригерите се превключват от отрицателния фронт (i
да 1—0) на тактовите импулси С;
— R — асинхронен вход за нулираие; активно виво 1;
— Qi — Q? — изходи на тригерите иа брояча.
Таблица иа истиииост
Входове Режим
С R
0 0 без изменение
1 0 без изменение
X 1 нулираие
1 0 броене
rjyioSl_____Три логически елемента 3 ИЛИ — НЕ | 4025
Параметър 4025A 4025 В HEF4025B
К176ЛЕ10 К561ЛЕ10
/Udd- V 9 5 | 10 5 | 10 5 | 15
t «Н (t301 max )• ns 2 JO 60 (95) | 35 (60) 125(250) 60 (120) 60(120) 15 (35)
tjio ttJIO max )• nS 80(120)' 40(65) 125(250) 60 (120) 70(135) 20 (40)
!ф01^ф01 max )’ nS 65(200)35(115) 100(200) 50 (100) 60(120) 20 (40)
t*; (1ф10 max)' nS 65 (300)35(125) 100(200) 50 (100) 60(120) 20 (40)
! . pA 1000 100 300
'})> raA 0,3 0,6 1 2,6 0,44 3
;, , mA 0,3 0,25 1 2,6 0,44 3
ir,r>. PA 0.1 0,5 5 0,25 0,5 3 12
К 0.3 0,9 900 10000
—логическа функция — Y=X1+X3-f-X3.
219
CMOS| Два JK-тригёра
Параметър 4027 A 4027 В НЕР402Я
K561TB1
/UDD, V 5 10 5 1 10 5
FB,W MHz 3 8 7 16 6
^Зср Нзср max ) Д 1
от С до Q и Q, ns 150(400) 75 (150) 150 (300) 65(130) 115(230)
(*301 max) — от
S до Q, ns 175(350) 75 (150) 150 (300) 65(130) 75(155)
tsio Os io m„ ) —от
R до Q, ns 175(350) 75 (150) 200(400) 85(170) 130(263)
*ф max)’ ns 75 (250) 50(140) 100(200) 50(100) 60(120) 2ol
ts, ns 70 25 100 35 50
th» ns 0
(^и min) i
вход C, ns 165(500) 65(165) 70 (140) 30 (60) 95(50) j 3o|
mln ) 1
вход R, S, ns 1 125 (SOO) 50(120) 90(180) 40 (80) 40 (80) 15j
’ax • PA 1 j 1000 100
Iqo» mA 1 0.3 0,6 1 2.6 0,44
Iqp mA 0.14 0,33 I 2,6 0,44
*DD’ llA 10 20 1 2 4
К 0.8 2,4 8 0 1080
— R—«синхронен иулиращ вход, активно ниво 1;
— S — асинхронен вход sa установяване (в 1) — активно ниво 1;
— J. К — инф ормациснии входове;
— С — тактов вход;
— Q. Q — прав и инверсен изход
220
CMOS|
Два JK-тригера
14027
Таблица иа истинност
Входове Изходи
С J К S R Q л 4-1 Qn+i
X X X 1 0 1 0
X X X 0 1 0 1
X X X 1 1 1 1
0 0 0 0 Qn Qn
1 0 0 0 1 0
0 1 0 0 0 i
1 1 0 0 0. Qn
X X 0 0 1 Qn Qn
221
CMOS
Преобразувател на двоично-
десетичен код в десетичен
Параметър I 4028А 4028В HEF40
К176ИД1 1
/ uDD. V 9 1 5 10 1 5 1 ю 5
^Зср бзСр max) от X до Y, ns *ф Оф max)» ns 1„, РА IQo. mA Iqp mA ^DD’ рА К 350 100 250(700) G0 (300) 0,3 0,22 50 100(290) 30(150) 1000 0,6 0,48 100 175(350) 100 (200) 1 1 5 0.3 80(160) 50(100) 100 2,6 2,6 10 0,9 100(195) 60(120) 0,44 0,44 20 1700
ХА’ Хв’ Хс, XD — входове; свързват се към изходите иа двоичиочн тичеи брояч; Yo — Yg — изходи иа дешифратора.
Таблица на истиниост
№ XD Входове Изходи
хс Хв ХА Yo Yj Ya Y3 Ya y5 Y6 y7 Ys Ys
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0 0 0 0
4 0 1 0 0 0 0 0 0 1 0 0 0 0 0
5 0 1 0 1 0 0 0 0 0 1 0 0 0 0
6 0 1 1 0 0 0 0 0 0 0 1 0 0 0
7 0 1 1 1 0 0 0 0 0 0 0 1 0 0
8 1 0 0 0 0 0 0 0 0 0 0 0 1 0
9 1 0 0 1 0 0 0 0 0 0 0 0 0 1
10* 1 0 1 0 0 0 0 0 0 0 0 0 1 0
11 1 0 1 1 0 0 0 0 0 0 0 0 0 1 1
12 1 1 0 0 0 0 0 0 0 0 0 0 1 0
13 1 1 0 1 0 0 0 0 0 0 0 0 0 1 1
14 1 1 1 0 0 0 0 0 0 0 0 0 1 о
15 * п .... 1 1 1 1 0 0 0 0 0 0 0 0 £ 0 1
*В нитегралната схема МС14028В за състояиията с номера от 10
до 15 иивото иа находите У8 и Ys е 0.
4-разреден синхронен двоичио-десе-
тичен брояч
Параметър 4029A 4029B HEF4029B
1
/и™- v 5 10 5 10 5 15
Fm„. MHz tjcp бзср max) нз* ходи Q, ns tjcp mix) изход Qn. ns t$ ф max) из" ХОД Q, Qn, ns max)-мод C, ns ts, ns th. ns IBI. pA >Оо* mA 'qi* mA 'oD* К 2.5 325 (1300) 425 (1700) 100 (400) 20Э (500) 325 0,20 0,06 50 5 115(460) 150 (600) 50 (200) 100 (200) 115 1000 0,30 ©,10 100 4 250 (500) 280 (560) 100 (200) 90(180) 170 90 1 1 5 8 120 (240) 130 (260) 50 (100) 45 (90) 70 35 100 2,6 2,6 10 8 150 (300) 240 (470) 60 (120) 110(55) 270 45 0,44 0,44 20 1000 35 40 (80) 60(120) 20 (40) 25 (15) 60 10 300 3 3 80 11500
— vb/d—вход 8Ж определяие режима иа работа — двоичен (брояч до 16
или двоично-десетичеи брояч;
— Vs — вход за управляваие на паралелиите входове;
— Хо — Х3 — паралелни входове;
— Qo ~ Q< — изходи;
— V — вход за определяие режима иа работа — брояч в режим на събиране
или в режим иа изваждане;
— Хр — разрешаваш вход;
— С — тактов вход;
— Qn — сигнал за преиос.
223-
I CMOS 4-разреден синхронен двоичен/двоично- десетичен брояч 4029
Таблица ва истинное?
X Входове Режим
VB/D V Хр с
1 X X X X Въвеждане от паралелните входове
0 X X 1 X без изменение
0 о 0 0 г десетичеи брояч на нзваждаве
0 0 1 0 t десетичен брояч иа събиране
0 1 0 0 1 двоичен брояч на изваждаие
0 1 1 0 1 двоичен брояч на събиране
J
’!
,1
j
:224
Четири двувхоцови елзмента нзключва-
що ИЛИ (полусуматор)
Параметър | 4030A | 4030B HEF4030B
К176ЛП2 | К561ЛП2
/Циг V 9 1 5 10 5 10 5 15
^301 (*з® 1 шах )» ns 500 100(300) 40(150) 140 (280) 65(130) 85 (175) 30(55)
Ь10 (^зю щах)* ns 500 100(300) 40(150) 85 (280) 65(130) 75 (150) 25 (50)
Ч>01 ^Фо1 max)» ns 70 (300) 25 (150) 100(200) 50(100) 60 (120) 25 (50)
f$10 ^Фю max)* ns 80 (300) 30(150) 100(230) 50(100) 60(120) 20(40)
PA 1000 100 300
*00 ’ mA 0,33 0,6 1 2,6 0,44 3
Fqj. mA 0,15 0,32 1 2.6 0.41 3
•dd- t*A 10 5 10 1 2 50 200 j
K I 1 1 1100 14130
Таблица на нстинност
X, Входове X2 Изход Y
0 0 0
1 0 1
0 1 1
1 1 0
s Кр»мис евр»!»1—»'»»...
225
CMOS 64-разреден преместващ регистър 403
Параметьр 1 403IA | 4031В HEF46J
К176ИР4 1
Миг V 9 5 | 10 5 10 5
Fmax- MHZ f3cp^3cp max) от С до Qf4, ns f3cp ^Зср max) от С до Qo, ns *ф max)' ns 0 а п>|п) вход С, ns fs (‘s mln), ns *h mln). ns I„. pA In„, mA Qo Iqj. mA ^DD’ K 2 400 (1600) 400 (1600) 75 (300) 1300 (2600) 200(800) 5 J (100) 0,2 0,2 50 4 200 (SOC) 200 (SOO) 30 (120) 620 (1300) 53 (200) 100 (250) 1003 0,6 0,4 100 4 250(500) 100(200) 100(200) 120(240) 30(60) 30 (60) 1 1 5 10 110(220) 50 (100) ‘50 (100) 500(100) 15 (30) 15 (30) 100 2,6 2,6 10 5 j 175 (350) 65(130) # 30 (65) U 180 1 0(25) 10(40) ll 0,14 1 0,44 50 . s" 4000 5 "*
— Do, Dj — входове на първня тригер на регистъра (последователей
— Xs — разрешаващ вход;
— С — тактов вход; даниите от входоеете Do и Dj се въвеждат и пре*
в регистъра от прехода 0—1 иа тактовия импулс С;
— Qo — буферираи изход за тактовите импулси;
— Qei- Qei — изходи от 64-тия тригер иа регистъра.
Таблица на истинност
Входове Данни, заиисаии в 1-вия тригер
: xs Do Di
। ° 0 X 0
: о 1 X 1
। i X 0 0
i i X i. 1
8-разреден универсален преместващ регистър 4034
Параметьр 4034B
/UDD- V' — 5 10 —
с х, MHz tjf 1зср max) от ^A" XB ДО ^В’ ^А’ ns it "ф max)* ns ts ’s max)- ВХОД XS, ns M^max) ВХОД Хд, Xg, ns mJ-ЕХОД C- ns | 'ex’ PA ’ 1QC П,А 1 mA 'dD’ PA ! 4 350(700) 100(200) 80(160) 25(50) 125(250) 1 1 В 10 120 (140) 50 (100) 30(60) 15(30) 50 (100) 100 2,6 2.6 10
!
227,
у
CMOS 8-разреден универсален преместващ регистър
Таблица на истинно ст
Хп. рА Входове Р/S A/В A/S Режим Разрешени входове Разр«< ИИ К1а
1
0 0 0 X последователен, синхронен XS
0 0 1 X последователей, синхронен XS xR
0 1 0 0 паралелен, синхронен Хв —
0 1 0 1 паралелен, асинхронен Хв — .
0 1 1 0 паралелен, синхронен* — Xg;
0 1 1 1 паралелен, асинхронен* —
1 0 1 X последователей, синхронен XS ХА
1 0 1 X последователей, синхронен XS ХВ
I 1 0 0 паралелен, синхронен Хв ХЛ
1 i 0 1 паралелен, асинхронен Хв Х*.
1 1 1 0 паралелен, синхрон ен ХА ХВ>
1- 1 1 1 паралелен, асинхронен ХА j
*
Данните рециркулират
— С — тактов вход; и_§.ормацията се записва и премества в регисг*
положителния фронт (прехода 0—1) иа тактовите импулси_С;
— ХД1 — ХА8—паралелни входове/изходи (комплект А);
— ХВ1— Xgg — паралелни входове/изходи (комплект В); '
— XS — последователей вход; I
— ХрА — разрешаващ вход за вход/изходите А; при ХрА=0Тнзход1п
имат голямо съпротивление (състояиие Z); ,
— P/S — вход за избор иа режима — паралелен/последователеи;
— А/В — вход за избор на комплект вход/изходи;
— A/S — вход за избор на режима — асиихронеи/сиихронен. j
I
228
4-разреден универсален преместващ СМОэ регистър 4035
Парамегьр 4035А 4035В HEF4035B
1 К501ИР9
/UDD’ V 5 10 5 10 1 5 15
f3cp (f3cp mix) OT С до Q, ns t, cp ^3tp m«x ) OT R ДО Q, ns (3cp ^3cp max ) OT VQ до Q, ns 1ф max)* ns (‘„max)-1*0* C, ns ‘и <‘и max) — вхол R, ns Ufs max)—вхо- дове X, ns fA max)—ВХОД J, K, ns th — входове X, ns th — вход J, K, ns J.x. PA ’qo- mA IQl, mA ’dd- PA K ——-—. 2,5 25Э (7 СО) 250 (700) 100 (300) 200(500) 200 (500) 100 (500) 250 (750) 0,35 0,18 50 1 5 100 (300) 100 (300) 50 (150) 1С0 (250) 100 (200) 5'0 (100) 100 (250) 1000 0,85 0,45 100 4 250 (500) 230 (460) 125 (250) 100 (200) 100 (200) 125 (250) 70 (140) 110(220) 10 25 1 1 . 150 1 12 100(200) 100 (200) 55 (120) 50 (100) 45 (90) 55 (110) 25 (50) 40 (30) 5 10 100 2,6 2,6 ЗОЭ 2 1 10 160(320) 170(330) 115(235) 60 (120) 90 65 215 210 25 10 0,44 0,44 20 1100 35 50(100) 50(10 0) 40(80) 20 (40) 25 20 50 50 20 10 300 3 3 80 13000 1
—C—тактов вход (действува преходът 0—1); - Xs— сигнал за разрешаване на паралелните входове; ~ X] — X* — паралелни входове; ~~J, К — информациоини входове на първия тригер (последователей вход на регистъра); — Qi — Q* — паралелни изходи; ~~ R — асинхронен вход за нулираие; активно ниво — логическа 1; ~~ VQ — вход за избиране иа прав или инвертнран сигнал от изходите Qi-Qa-
229
CMOS
4-разреден универсален премгстващ регистър
Таблица на истинност -
Последователен режим
VQ Входове Xs С J к R Изход Qi Функция
1 0 t 1 1 0 1 D - - тригер
1 0 t 0 0 0 0 D — -тригер
1 0 t 1 0 0 Qio i превключване
1 0 t 0 1 0 Qio без изменение
1 0 X X X 1 0 нулиране
Паралел ен режим
VQ Xs R Входове Xi . X2 x3 Qi Изходи Qa Qa <
1 1 0 1 1 1 1 i 1 1
1 1 0 0 0 0 0 0 0 0
0 I 0 1 1 1 1 0 0 0
0 1 0 0 'J 0 0 1 1 1
230
CMOS Четири D-тригера 4042
' 1 Параметър i I 4042A . f 4042B HEP4O42B
K561TM3
/UDD’ VJ 5 10 5 1 10 5 15
‘.э^Зсртах^ 0T л до Q, ns 150 (4C0) 75 (200) 110 (220) 55 (110) 95 (190) 30(55)
4:p *£SCP . ДО Q max)-°T ns 300 (750) 127 (300) 225 (450) 1 100 (200); 130(260) 35 (75)
^ Чшах). ns 100 (300) 50(150) 100 (200) 50 (100) 62(120) 20 (40)
• . '"я max» ’ ®S 175 (350) 60 (175) 130 (200) 50 (100)
♦ . t > s max ', ns 0(50) 0(30) 0(50) 0(30) 30 30
•: rh max ), ns ' 150 (330) CO (t50) 60(120) 30 (60) 15 15
₽A 1 1000 100 300
>y raA 0.2 0,5 1 2,6 0,44 3
nA '£ j 0,175 0,45 1 2.6 0,44 3
•3D ;iA i 10 , 20 1 2 20 80
tv i 1 2 3809 11100
— X — вход D на тригерите;
-Q и Q — прав и инверсен нзход на тригерите;
— Хро, ХР1 — разрешаващи входове.
Таблица и; истинност
Bxoj Xro юве XFj Функция j 1
0 0 входът разрешен
0 1 без изменение
1 0 без изменение '
1 1 i 1 входът разрешен । 1
231
CMOS Четири RS-тригера с изходи с три състояния
Параметьр 4043A 4043B HEF4V
K561TP2
|uDD. V 5 10 6 10 5
( *310 max) от RaoQ. DS **01 ( t30i «т s д° Q. ns ‘*01 ( *301 max) ОТ Xz ДО Q. ns *310 ( *зю max) OT Xz Д° Q. ns *ф ( *ф max)» ns ^(‘ишах) —ВХ°Д R И S, ns lax» IqO' raA Iqp mA •dd« P-A К 175(400) 175(400] 100(200] 80(160) 100(250) 80(225) 0,1 0,09 10 75(200) 75(200) 50(100) 40(80) 50(125) 40(110) 1000 0,25 0,2 20 150(300) 150(300) 115(230) 90(180) 100(200) 80(160) 1 1 1 0.58 70(140) 70(140) 55(110) 50(100) 50(100) 40(80) 100 2.6 2.6 2 1,15 90(180) 65(135) 25(50) 40(80) 60(120) 30 0.44 0.44 20 1100
— Sj— S4— входове за установяване в състояние 1;
— Ri — R4 — входове за иулиране;
— Qi — Qi — изходи;
— Xz — вход за управляваие на третото състояние (състояние Z); общ
тирите тригера.
Таблица иа истинност
232
Четири RS-тригера с изходи с три CMOS състояния 4044
4044A 4044B HEF4044B
Udd. V 9 5 1 «> 5 10 5 1 15
Сортах)-«ОД R.S, ns tjcp (f3cp max) вход Xz, ns 'ф (‘фщ.х> ns tu — вход R, S, ns I„, ₽A Iqo- mA Iqi- raA *DD’ PA К 175(350) 90(180) 100(200) 200 0,5 0,5 1 75(175) 45(90) 50(100) 100 1000 1 1 2 150(300) 100(200) 100(200) 160 1 1 1 70(140) 50(100) 50(100) 80 400 2,6 2,6 2 90(185) 53(100) 60(120) 30 0,44 0,44 20 1300 30(60) 25(50) 20(40) 16 300 3 3 80 12800
Таблица иа истиниост
за установяване в състояние 1: R —вход за иулиране; Xz—вход за управля- ване на третото нзходно състояние (състояние Z). Входове Изход
N X OS <л Q
X X 0 0 0 1 1 0 1 0 1 1 1 1 1 Z д* 0 1 без изменение
*Д — изходният сигнал е О, тъй като
входът R=0 е домин нраш пред
входа S.
233
CMOS Ч акащ мултивибратор/мултивибратор
4047В
4017А
HEF4
Параметър
V 5 JO I It 6 11
^Зср( Чр m»x) от Хд до QM, ns 203(5 0) 100(275) 2jO(4.<0) j 100(200): i ! 80(180) efl
*3ср( Чр щах) от Хд до Q, Q, ns 550(1200) 253(650) 350(700) j 175(350) 140(280) ЭД
^Зср( mix) ‘от X г до Q, Q, ns 709(1600) j300(800) i- 500.1000)225(450) i i 160(320) ЗД
*3ср( Чр max) Хр ДО Q, Q, ns 30: (Soo) 175(400) 300(600) I 150(300)! 95(190)3# 1 .1
Чр ( Чр max) от | ДО Q, Q, ns 300(800) 125(350) 250(50,.’) 100(200) |00(200)'3Jj i 4
1ф( Ч max) —ИЗВОДИ Q. Q, ns 75(15') 45(100) 100(200) 50(100) 60(120) 2Й
‘и ( ‘и max)—входове Хт, ns 500(1300) 200(600) 200(400) 80(160) 110(220)35
Ч ‘и max)— ВХОД R, ns 500(1300) 505(1300) 100(20 ) 50(100) 30(60) Ш
f>'( ‘и max) ~ ««ОД Xr. as PA 500(1300) 500(1300) 100) 300(6' 0) 115(230) 100 110(220) ЗД
IQ0, mA 0.8 2 1 2,6 0,44
IQ1, mA 0,8 2 1 2,6 0,44
Idd> 1*A 50 100 I 2 20
— Хдр, Хд;< — входове аз управляваке на мултивибратора (съответио с м
ческо ниво 1 и 0); J
— Хтр, X|?J—входове за пускане иа чакащия мултивибратор от положитея
и отрицателния фронт иа вхолния сигнал;
— R — вход за нулираие на тригера в делителя на две;
— (retrigger) — вход за разширяване на изходния импулс; ,
— QM — изход от мултивибратора (oscillator output); Q, Q — изходи от Ж
теля иа две;
— мултисибраторът работи в автогенериращ режим (генерирането се разря
ва от входовете Хдр и XAN) и в чакащ режим (пускането сеосыцествян
входовете Х^р и Хты);«зходиият сигнал се получава визхода на мулти
ратора QM (само в автогенериращ режим) и в изходите Q и Q в* At
теля иа две; в режим на разширяване на изходиия импулс входните пу<
щи <импулси се подават едновременно на входовете Х^р и XPN — изходи
сигнал има продължизеяност пТ-Нн (п е броят на входните импулси с
риод Т, a tH — импулсът от чакащия мултивибратор); времезадаващата ве
га се свързва външно.
234
' CMOS Чакащ мултивибратор/мултивибратор 4047
Таблица на включване ни 4047
Функция Свързване на изводите Вход Изход Период Ти Продължи- телвост t„, ns
към UDD към маса
' Мултивибратор — свободно геие- риране — разрешавгне с 1 — разрешаване с0 4,5, 6. 14 4, 6, 14 6, 14 7. 8,9,12 7,8.9. 12 5. 7. 8,9 12 *“1 10.11, 13 10, 11. 13 10, 11» 13 T„=4,4RC (за изход 10 и 12) TH=2,2RC (за изход 13)
, Чакащ мултивибра- тор — пускаие от поло- жителния фронт — вускане от отри- цателния фронт — разширяване на импулса 4, 14 4, 8, 14 4, 14 5, 6. 7, 9, 12 5.7,9,12 5, 6. 7,9 8 6 8,12 10, 11 10, 11 10. 11 T..-2.48RC
235
ГМПЧ ^-входов многофункционален разширяем логи*
сми» чески елемент с три изходни състояния J
Параметьр 4048А 4048В
| Ц®. v 5 10 5 10
^р^Зсрвих)-0*0®»' X и Хд, ns f3cp ( f3cp mix) ВХ°Д Хв, ns ‘Зср ( Чср т„) “«ОД Хс, ns 13ср( ‘зср mix) — ВХ°Д ^ЕХР* ‘зср( ‘зсртах) —ВХ°Д Xz, ns *ф ( ^ф щах) 'ах- РА Iqo* шА Iqp mA Jqz- РА 'dd* рА 750(1300) 90(140) 1.6 1.6 10 225(400) 30(50) 1000 4,5 3,15 2000 20 300(600) 225(450) 140(280) 190(380) 80(160) 100(200) 1 1 0,25 150(300) 85(170) 50(100) 90(180) 35(70) 50(100) 100 2,6 2,6 400 0,5
— Xi — X8 — входове; Хд, Хв , Хс — входове за определяне иа функцим
на логический елемент; ХЕХр — вход за разширяване;
Xz — вход за управляване иа състоянието иа изхода — при Xz=0 изходът]
в състояние Z;
Y — изход.
236
CMOS 8-входов многофункционален разширяем логи чески елемент с три изходни състояния 4048
Таблица на истинност
№ Функция Логическо уравнение J Вхо- дове kA XB XC Неиз- лолзу- ваиите входо- ве се свърз- ватсъс
1 2 ИЛИ — ИЛИ НЕ Y=x1x2x3x4x5xcx7x8+xEXP Y=X, -bXa-t-Xs+X^Xs-bXe+Xz+Xe-t-Xgxp 0 0 0 0 0 I маса маса
3 ИЛИ/И Y=(Xi+X2-|-X3+X4) (X5+Xe4-X74-X8) XEXP 0 I 0 маса
4 5 6 ИЛИ/И И И —НЕ — НЕ Y=(Xi4-Xa-|-X3-f-X4) (Xs-f-Xe+Xj-j-Xg) XEXP Y-X^aX^XsXgXyXgX^p Y=XiX2X3X1X5X6X7XeXEXp 0 1 1 1 1 0 0 0 1 маса ^DD UDD
7 8 И/ИЛИ И/ИЛИ -НЕ Y=x1x2x3x4+x5x6x7x8+xEXP Y=XiXsXsX4+X5XeX7X8+XEXp I i 1 0 1 UDD UDD
*ЦрО *ЕХР *1 Х7 Хз X* Хд X,
1 11 01
Expand А В С 0 Кд Кс 8 -ВХОДЭв МНОГОСОХНКЦИОНАЛЕН ЛОГ ЕЛЕМЕН1 Xe-£- XT Xfl-ffl- Xe«^-
3-slate Output control Н G Г Е Kg Xa_k
IJ лв-ж- Xc-02- A1 A2
ишшышшну Y X, X. X7 X, Xt Xn |Uc, xz.« w"
1
CMOS Шест инвертора
4049A 4049B №F4049^^H
К561ЛН2
11араметър
j uDD, V 5 10 5 10 5 1Д
*301 ( t301 ш„), ns 50(80) 25(55) 60(120) 32(65) 50(100) i5(i^H
1»ю( *310 max)’ ns *ф01 ( *ФО1 max)’ ns ‘ф!0 ( *ФЮ max)’ ns ’ax’ PA IqO’ mA Iqp rpA. *DD’ i К 15(55) 50(100 20(45) 3 1,25 3 10(30) ) 30(60) 16(40) 1000 8 1,25 5 32(65) 80(160) 30(60) 6,4 1.2 I 1.77 20(40)" 40(80) 20(40) 100 16 3,0 2 3,54 60(125) 25(50) 60(120) 2.9 0,44 4 3300 25(JKP 7(ДИ 2°«£/ 1ЯИ
ТТЛ 74L.
тестнадесет входа от серията
• .. н й п Y Fl F X lFL Y X Fi F i v.? K-~f г./ ;a-
1 ) [ L <h d ' L (P & ' x.db !.H. L-H, _ " “ : Г -Y Яр ’''в _Y -.fl» 7
Ш 111 111 H-Uoo Y X Hi 11 Y X j Lil Y Lil ш X T-s > л ~ [ i
X -£L t>
x_a > 04 Y f V H i !S
X_25_ c>' 06 Y
X _Ci > 08 у
X _ r. [> TO Y
x, ’J3_ — о .... —. ... _ - - - --
2ЭВ
C'i'OS | Шест повторителя__________________| 4050
Параметър — 4050A 4050B HEF4050B
К561ПУ4
| uDD, v 5 10 5 10 0 15
•З'Г. ( *301 max)* ns !•':( *310 max)’ ns ( 1ф01 max)’ ns : ! ( 41a max)’ ns lE., pA 1Q1J, mA 4’ mA Ip-. pA К 75(140) 55(110) 50(100) 20(45) 3 1,25 3 35(85) 25(55) 30(60) 16(10) 100 8 1.25 5 73(143) 55(110) 80(110) 30(50) 6.4 3,9 30 1.77 40(80) 22(55) 40(80) 20(40) 100 16 3,0 60 3,54 35(70) 55(110) 25(50) 60(120) 2.9 0,44 20 3800 15(30) i 20(40) I 7(14) 20(40) [ 300 » 20 3 80 59960
, — чьм входа на 4050В и HEF4050B могат да се включват два входа иа логи-
чески елемент от стандартната ТТЛ серия, девет от серията 74LS и шестна-
десет от серията 74L.
J239*
С MOS , —.. — — - ну 8-входов аналогов мултиплексор/де- мултиплексор
Парамегьр_________
| UDD, V
4*)1 ( t3 QI щах) ВХ0Д —
изход. ns
fsw ( f310 max) вход
ИЗХОД. ns
‘soi( t30im.x) —алрес —
изход. ns
tsio ( *10 max) адРес
изход. ns
Коефициент на нелиней-
ии изкривяваиия, %* 1
Паразнтна модуляция в
сьседен изключеи ка-
нал. MHz
Сопротивление на вклю-
чен канал, Й
Idd1 l*A
К
HEF405
5 1 10 5
13 40 13
25 10 15(25)
10 6 15(25)
170 95 170(345)
210 125 160(320)
0.2 0,2 0,25
I»
100 65 115
50 10 20
0,07 0,20 1200
i_RT=.10 кй, U„-=0,5Udd, f,x=l kHz;
I U
! — RT=1 кй при 20 log _!?_=—40 dB (U„„ за изключеи канал);
! * — Rj.^1 кй при 20 log = — 50 dB(U„Sx за изключеи канал);
'-’нах
: —Xo—X7 — входове/изходи;
i' — Y — общ изход/вход;
, —XA, Хв. Xc—адресни входове, Хр — разрешаващ вход;
— UEE — отрицателно захранващо напрежение; разликата Upp — Ugg не
ва да превншава 15 V; при използуване на 4051 като цнфров мултшме!
i демултиплексор изводът UEE трябва да се свърже с маса*
2240
Г CMOS 4 8-входов аналогов мултиплексор/ демултиплексор 4051
Таблица па нстнииост
Унравляващн входове Включен канал
ХР *с хв Хд
0 0 •о 0 Xo-Y
0 0 0 1 X,— Y
0 0 1 0 Х2—Y
О 0 1 1 X3~Y
0 1 0 0 x4-y
0 1 0 1 XS-Y
е < 1 0 Xe-Y
0 1 1 1 x7-
1 X X X НИКОЙ
16
Кр«гъж слрамгатк па ..
241
CMOS Два четиривходови аналогови мулти- плексора/демултиплексора 4052
Параметър 4052В HEF4052B
К861КП1
5 10 5 1 ‘0 5
Fmax- MHz 13 40 18 7
tsoi (*301 mix) — вход-изход, ns 25 10 10 (20) 5(
*310 (*310 max) — ВХ0Д-НЗХ0Д, ns 10 6 10 (20) 5(
fwi <*301 mlx) — адрес-изход, ns 170 95 150 (305) 50 (
*3io (t3!0 max) ~ адрес-изход, ns 210 125 75 (150) 30 (
Коефициент иа нелинейни из- кривввания, % 1 0,2 0,2 0,25 0.С
Паразитна модулация в съсе- ден изключен канал, MHz I2
Сопротивление на нключен канал, Q 270 120 101 65 350
<DD‘ 600 150 300 20
К 0.07 0,20 1300 1561
.. 1
2
3
RT-10ka, U„-0,5Udd, f„-1 kHz;
RT=lkQ при 20 log —40 dB (UHtx за изключен канал);
имэх
RT=1 k2 при 20 log _ j BX- =—50 dB (идах за изключен канал);
^иэх
— Хф—Х3 — входове/нзходи;
— Y — общ изход/вход;
— . X в — адреснн входове, общи за двата мултиплексора;
— Хр—разрешаващ вход, общ за двата мултиплексора;
242
CMOS Два четиривходови аналогови мулти- плексора/демултиплексора 4052
___ uEE — отрицателно захранващо напрежение; разликата UDD — UEE не тряб- ва да превишава 15 V; при използуване иа 4052 като цифров мултиплек- сор/демултиплексор трябва UFE=0 (изводът UEE се свързва към маса). Таблица иа истиниост
Управляващи входове Хр Хв ХА Включен канал
ООО 0 0 1 0 1 0 0 1 1 1 X X Хо—Y Х| —Y Х2 —Y Xs—Y никой
243
CMOS Три двувходови аналогови мултиплексора/демултиплексора 4053
Параметър 4053В HEF4053B Л
/uDD,v 5 10 5 1
Fm.x. MHz tsoiGaoi m»x) — вход-изход, ns ^310 (t3I0 max) —вход-изход, ns 1зо1 Озо! m„) —адрес-изход, ns *310 (t3io max) —адрес-изход, ns Коефициент на нелинейни изкривяваиия, % 1 Паразитна модулания в съседеи изключеи канал, MHz Сопротивление на включен канал, Q ^DD' К 1 13 25 10 170 210 0.2 100 150 0,07 40 10 6 95 125 0,2 1« 65 300 0,20 13 10(20) 15(30) 200 (400) 275 (555) 0,25 350 20 2500 8(1 5(| 65(11 65(131 0,04 1») 60
2
3
RT=-10 k2, U,x =0,5 UDD, f,x -1 kHz;
RT=1 k2 при 20 log -U*1 =—40 dB (UM3X за изключеи канал);
Ц<зх
U„
RT=1 k2 при 20 log. —=—50 dB (UHtx за изключеи канал);
U«sx
— Хо — Х1 — входове/изходи;
— Y — общ изход/вход;
— ХА—)адресен вход;
— Хр — разрешаващ вход, общ за трите мултиплексора;
244
CMOS Три двувходови аналогови мултиплексора/демултиплексора 4053
UEE—отрицателяо эахраивашо напрежение; разликата UDD—UEE не трябва
да превишава 15 V; при използуване иа 4053 като цифров мултиплек-
сор/де мултиплексор трябва UEE«=0 (изводът UEE се свързва към маса).
Таблица на нстинност
Управляващи входове Включен канал
ХР Хд
0 0 Хо—Y
0 1 Xa-Y
1 X никой
245
CMOS
Схема за управляване на индикаторам
елементи (4 сегмента)
Параметър 4054B
/Udd. V 5 10
^Зср Озер max)’ ns 6ф max)* ns <*s max )• ns *и (‘и max) —BX0« Xs * ns I,x. pA Iq0. mA IQ1, mA IpD1 1*A 650(1300) 100 (200) 110(220) 35(70) 1.6 0,9 5 575(1150) 100 (200) 50 (100) 110 (220) 100 1.6 0,9 10 5 fl
— Xi — Х4 — нходове; XS1 — XS4 — входове за записване на сигналите Хх
в D-тригерите (активно ниво 1); Yt—Y4 — изходи; XDF —вход за тактик
стота (Display frequency); UDD— положително захраиващо напрежК
UEE — отрицателно захранвашо напрежение; UDD — UEE< 18 V);
— приложение — четирисегментна схема за управляване на нидикаторни'
менти с течнн кристали; използува се за подаване иа сигнал към с<
електрод на индикатор (заедно с интегралната схема 4056) и за упрш
не на десетична точка или знапи (—), (+) и др.; схемата съдържа че
D-тригера за запомняне на входните сигнали и преобразувател на ш
на входните сигнали.
TL>
L
L
L
*5,-12-
X2_1L
Хи-!!.
Хз -И-
Xss-IL
Х4 -»
XS4-01I
Xof-01 OF
-05-Y,
04 у
оз У4
L
246
CIAOS
П реобразувател на двоично-десетичен
в седемсегментен код
4055
Параметър
/Udo- V
j uEE. V
-5
4055
10
*3ср ^Зср max)’ ns
(ф Оф max)’ ns
РА
Iqo- mA
Iqp mA
IDD, pA
650 (1300)
100 (200)
575 (1150)
100 (200)
100
1.6
0.9
S
1.6
0,9
10
5
0
— XA, XB, Xc, XD — входове за сигнала на двоично-десетичния код;
Yo — Y9 — изходи за управляване на сегментите иа индикаториия елемент с
течни кристали; XDF — вход за тактова честота (Display frequency input);
YDF — изход на тактовата честота (Display frequency output), който се свърз-
ва с общия електрод иа индикатора; UDD—положително! захраиващо на-
прежение; UEE — отрицателио захранващо напрежение (UDD—UEE<18 V).
— приложение— управляване на седемсег^ентни индикаторни елементи с теч-
ни кристали; с хемата съдържа стъпало за изменение на нивото на вход-
ните сигнали ХА — XD и XDF и преобразувател на двоично-десетичеи в
седемсегментен кол; изхсдннте сигвали Ya—Yg (при разрешена индикация
на сегмент) се измеия ст 1'ЕЕ до UDD, a YDF —от UDD до UEE (в проти-
всфаза иа Y,—Yg); в резултат иа това иапрежението от връх до
връх на разрешен за вндикаиия сегмент е 2(UDD—UEE); за нормална ра-
бота на индикатора е достатъчво UDD—Uss=3 V при UDD — UEES13 V
и UDD-Uss>4 Упри 15V<Udd—Uee<18V.
247
CMOS
B/St>
Преобразувател иа двоичяо-десетиче*
в седемсегментеа код
Табляцата на нстиниост на 4055 е сыцата както на 4056 (вж. стр
Хс-ЙЬ-^З
ого г2 2’ 23 2° п
Пример за приложение иа 4055 (UDD—0V, Uss.— — • V', UEE»—15]
30 Hz 1
UDB
+GJqo+Uee):
-(Utb Off).’
Ua>
Оее
Udo
4055 F 40 55
!R|! ir 1
входа на иакода иа 4055 и. иапрежеиие
Сигнал иа
аа сегмеятиге иа ииднкагориия елемент
248
CMOS Преобразувател на двоично-десетнчен в седемсегментен код с памет за двоячнв-десетичния код 4056
Параметьр 4056В
/uDD. V 5 10
। hep ^Зср max)* ns ' 1ф (‘ф шаж)' BS ! ts (‘ж max)* « ' ‘» (1и max) —М®Д Х». ns ’ax* PA Iqo. mA Iqp nA *DD' 650 (1300) 160(200) 110(920) 35 (70) 1.6 0,9 5 575 (1150) 100(200) 50(100) ПО (220) 100 1.6 0.9 10
— ХА Хв, Хс, Xq—входом за сигнала на двоично-десетичния код; Г
— Yg-^Yg — находи за управляваие насегментите на инднкатореи елемент
с теч'<и криста*»* XqB—вход за тактова честота /Display frequency in-
put); Xs — «ход ал ваписзаве иагвходните сигналя *ХА|— XD ga памела
('(активно ниво?1); GjjD— положителио захранващо напрежение; URF — от-
рицателио захраимшо напрежение —• UJ7,—UEE)£io v.
- приложение — управляйте иа седемсегментни индикаторнн елементи с
течнв пристали; схемата съдържа [буферма пама за сигналите ХА—XD
(паралелен per мтьр-памет), стьпало за изменение н j нивото иа входни-
те сигнала ХА — XD и преооразуватсл на двоично-^есетичен в седемсег-
меитеи код;
- схемата 4656 работа еяпмспо с 4054.
249
Хс
CMOS Преобразувател на двоично-десетичен в седемсегментен код с памет за двоич- но-десетичния код
Таблица на истинност на 4055 и 4056
XD Входове хс хв Ха Ya Yb Изходи Yc Yd Ye Yf Yg Изображение
0 0 0 0 1 1 1 1 1 1 0 j*“l
0 0 0 1 0 1 1 0 0 1 0 1
0 0 1 0 1 1 0 1 1 0 1 I
0 0 1 1 1 1 1 1 0 0 1 1_
0 1 0 0 0 1 1 0 0 0 1 Ci
0 I 0 1 1 0 1 1 0 1 1 "u"
0 1 1 0 1 0 1 1 1 1 1 1 о
0 1 1 I 1 1 1 0 0 1 0 1
I 0 0 0 1 1 1 1 1 0 1 ILLI
1 0 0 1 1 1 1 1 0 1 1 i_i .
1 0 1 0 0 0 0 1 1 1 0 । i—
1 0 1 1 0 1 1 0 1 1 1 1 f l_l
I 1 0 0 1 1 0 0 1 1 1 1 1 1 1—1
1 1 0 1 1 I 1 0 1 1 1 1 1 1 *
1 1 1 0 0 0 0 0 0 0 1
1 1 1 1 0 0 0 0 0 0 0
f 9 e d c b a
Strobe 2* 2’ 23 2° OF
Xa-^- Хв-g- Xc-5?1 XD-fi4. Xs-И- Д1 Az L~ OF TL B/St> Fo Fi f2 F3 Ft Fs F6
250
'fMOS |14-разреден двоичен брояч и генератор 4060
Параметър 4060A 4060B HEF4060B
/Udd- V 5 10 5 10 5 15
F , MHz 1,75 4 7 16 6 12
Чср ^Зср max) от RS ДО Qi. ns 900(1900) 450 (950) 370 (740) 150 (300) 480 160
hep ^Зср max) от Qu Qn+P ns 450 (950) 225 (475) 109 (200) 50 (100) 120 40
^Зср ^Зср max) От R до Qn , ns 180 70
Оф max)* ns 150 (350) 75(175) 100 (200) 59(100) 60 (120) 20 (40)
(f.< max ) — ВХОЛ RS, ns 200 (400) 75(110) 50 (100) 20 (40) 100 40
max) НХОД R. ns 200 (400) 75 (110) 50 (100) 50(100) 100 40
Iox. PA 1009 100 300
'qo- mA 0,36 0,75 1 2,6 0,44 3
IQI. mA 0,25 0,5 1 2,6 0.44 3
*DD- l*A 50 100 5 10 20 80
I —интегралиата схема 4060 е образувана от генератор и свързан към него
I брояч (делител на честота) с 14 тригера; изведеии са изходите от четвър-
1 тия до деветия и от дваиадесетяя до четирииадесетия тригер; броячът мо-
же да работи и с външии входии импулси, конто се подават на входа RS
! (броячът се превключва от отрицателния фронт на входните импулси);
। — RS — вход на брояча/извод от генератора;
i — RTC, Стс — изводи от генератора;
‘ ~ Q1—Qio> Qia—Qm—изходи от тригерите на брояча.
251
CMOS I 14-разреден двоичен брояч и генератор
(фиг. 4060)
252
Четири аналогови ключа 406»
Параметър 4066А 4066В HEF4066B
К561КТЗ
/uDD,v 5 10 5 10 5 15
с , MHz ‘ma’’ ‘зср ^Зср mar) ВХ°Д изход. ns Ьр(‘зсрт.х)—"Х°Д Хр — при в ключ ва- не, ns *3ср ^Зср max) ВХ°Д ХР —при изключва- не, ns Коефициент на нели- нейнн изкривява- НИЯ. %1 Паразитна модула- । ция в съседеи из- 1 ключей канал, MHz? Съпротивление на включен канал, Q ' Входен капаци- тег, pF 1 *OD‘ К 20 (50) 0,4 120 8 0,25 40 10(25) 35 0,4 1,25 120 8 0.5 20 (40) 32 (125) 380 0.4 470 8 0.25 40 10 (20) 16 (60) 380 0,4 8 180 8 0,5 10 (20) 80(160) 80(160) 0,25 350 1 800 90 5(10) 60(120) 70 (140) 0,04 1 60 4 10100
1 RT=10k2, U„=0,5Udd, f„=l kHz;
* RT=1 kO при 20 log —2?—= —50 dB (USJX засъседен изключеи канал);
^И1Х
— X — вход/изход;
— Y — изход/вход;
~ Хр—разрешаващ (управляваш) вход;
CMOS
16-входов аналогов мултиплексор
Параметьр 4067В НЕР406Я
/Udd- V 1 5 1 ю 5 1 1
Fm„, MHz1 *301 Озю mix) — ВХОД/ИЗ- 60 13
2 ход, ns 30 (60) 15 (30) 25(50) *°ч
*310 (*31в mix) — ВХОД/ИЗ- 2 ход, ns *301 (‘з01 mix) - адрес/нз- 30 (60) 15 (30) 60(60) км
1 ход, ns2 325 (650) 135 (270) 175(345) 501
*зю (‘зю max)—адрес,'из- 2 ход, ns 325 (650) 135 (270) 190 (370) 501
Коефициент иа иелиней- ни изкривяваиия, °/03 0,3 0,2 0,25
Паразитна модуляция в съседен изключен канал, MHz4 1 1 J
Съпротивление иа вклю- чен канал (max), Q IdD’ 470(1050) 180 (400) 120(365) 20 50 Я 80 3
К 1 1100 133^
1 RT=1 kQ, Cr=5 pF, 201о8иизх/ивх=-3ав
2 RT10k2, CT=50 pF; 3 RT=10 И2, C_=15 pF, UBX=0.5UDD,
f,x=l kHz; 4 RT=1 kS, U,x=0.5 UDD, 20 log U„„/UBX=-40 dB; !
— Xo — Xis — входове/изходи; Y — общ вход/изход;
— XA—XD — адресни входове; Хр — разрешаващ вход.
254
CMOS 16-входов аналогов мултиплексор '406'
Таблиц* на истанност 1
Управляваици входове Включен 1
ХР XD хс хв ХА канал
0 0 0 О 0 Хо — Y
0 0 0 0 1 Xj-Y
0 0 0 1 0 Ха —Y
0 0 0 1 1 Хо — Y
0 0 1 0 0 X.-Y
0 0 1 0 1 Х5—Y
0 0 1 1 0 X.-Y
0 0 1 1 1 Х7 —Y
0 1 0 0 0 x8-y
0 1 0 0 1 x9-y
0 1 0 1 0 хю— Y
0 1 0 1 1 Хц-Y
0 1 1 0 0 x12-y
и 1 1 0 1 XI3-Y
0 1 1 1 0 XI4-Y
0 1 1 1 1 xI5-y
1 X X X X никой j
♦Uoo Хе Хэ Хю Хд X» Хв Xu Х15 Хр Хс Хр Ха-Е- Хв_11_ Хс-*- ЙО At Аг Аз w DC fb Fi F2 F3 F4 Fs F6 % F« Fn Fl2 Fb Fu Fi5 — к -09-.-и JSLX, -OZ_Xi -£6.X3 -olx; _w_Xs -03-Хб _ffi_x7. 23 xB
-III 1 J 1 1 . 1 Xo-S- :Хр_»_ i
• В 9 Ю 11 12 13 14 15 S CD J 16-EXCyspB АНАЛОГОВ МУЛТИПЛЕКСОР 1 | Y? 65 4’321 0 АВ — -И-X9 _2!_X; _2Q_ Xr 4-x» -Й-Хтз " Xu
Ш. 1 1 1 I l l 1 — I5 h
ШШШШШШ[7][в]|9_|[Ю]111][12]
С7 Х6 х5 х4 х3 х2 Xi Хо ХА Хв uss
I
255
CMOS 8-входов логически елемеит И—НЕ/И
4068
Параметър 4068В HEF40681
/uDD. v 5 10 5
1 • и и л § J о. 1 Е Е ± £ « Ъ Ъ Jj 150(300) 100 (200) 1 1 0.25 75(150) 50(100) 5 100 2,6 2,6 0,5 90(180) 60(120) 0,44 0,44 1 700 » * 4
— логическа функция —
Y-=X1X2X3X4X5XeX7X8 — за CD4068B и HEF4068B;
У^ХЛХзХДаХоХтХв — за CD4068B;
CD4068B — 8-входов логически елемеит И с прав и инверсен изход;
HEF4068B — 8-входов логически елемеит И — НЕ.
♦Udo Y Хв Х7. Xs Xs
256
JcMOSj Шест инвертора 4069
Парамегьр 4069B HEF4069B
/Udd.V 5 I 10 5 15
*3ср (^Эср шах)* п* (*ф max)» м !«• ₽А IqO« mA IQP mA- Свж, pF *DD’ Fa К 55(110) 100(200) 1 1 10 0.25 03 30(60) 50(100) 100 2.6 2.6 10 0.3 0.6 45(90) 60(120) 0,44 0,44 10 1 600 15 (25) 20 (40) 300 3 3 10 4 22000
— логичней Функция— Y—X.
7 Кратък спрмочник по ...
257
CMOS
Четири двувходом логически
елемеита 2ИЛИ
44)7
Параметър 4O71B HEF407 1 к
/ura.v 5 10 6 г.
*зе1 (*зм ш*х)» “ *310 (*ЗГО ш»х)’ Я8 *♦ (*фш»ж)» ®S ’«• ₽А Iqe.eA Iqp mA pF *DD» |*А К 125 (250) 125 (250) 100(200) 1 1 В 0,25 0.3 60(120) 60(120) 50(100) 100 2.6 2.6 6 0,5 0.9 55(115) 45(90) 60(120) 0,44 0,44 10 1 ПВО С1Т1 Ля
— логическа функция — Y^-Xj+X».
258
CMOS| Три трнвходови логически елемеита И
4073
> Параметър 4073В HEF4073B
/«DD. V 5 Ю 5 15
tjcp Озсртаж)* п* 1 <ф шах)* п* С„. PF V РА W шА । Iqi’ гаА *ED’ ‘tA к 125(250) .100(200) 1 1 0,25 60(120) 50(100) 5 100 2,6 2,6 0,5 80(150) 60(120) 0,44 0,44 1 МО 25(55) 20 (40) 5 300 3 3 4 13700
Логическа функции — Y“X*X,XS.
259
Четириразреден регисгьр (тип D)
с изходи с три състояиия
Параметър 4076В НЕ! —
К»' —
/ц». V 5 10 5
Fm«. МН2 *3ср (*3ер mix) ОТ С до Q, ns * 310 (*зю mix) — от R до Q, ns * 3ср (*3ср mix) — т XZ до Q, ns * ♦ <*Ф mu)* п» * s (*sm.x)— входове X (от С), ns * s (*smix) — входове Хр (от С), ns * н (*hmix)— входове X (от С), ns * h (*hm«)—входове Хр(от С), ns * И (*и min) — »ход С, ns * и (*и mln ) вход R, ns 1.x- РА Iq,, mA * QI’ mA *DD* ^A К 6 300(600) 230(460) 150(300) 100(200) 100(200) 90(180) 100(200) 60(120) 1 1 5 12 125(500) 100(200) 75(150) 50(100) 40(80) 50(100) 50(100) 25(50) 100 2,6 2,6 10 8 155(310) 95(190) 65(130) 60(120) —15(10) —50(0) 30(35) —25 (25) 60(120) 25(55) 0,44 0,44 20 2200 •Я / >• ш 11 1'1
— интегралиата схема 4076 съдържа четири D тригера, превключва
положителния фронт (прехода О—I) иа тактовия импулс С, с общи
ви входове С и два общи разрешаващи входа ХР1 и Хи;
— Xj — Х4— D—входове на тригерите (информационни входове);
— xpi—ХР1—разрешаващи входове (активно инво 0);
— Ха —Xzs — входове ав управляване на изходвото състояние на
тригерите;
— С — тактов вход, общ за четирнте тригера;
— R— асинхронен нуииращ вход, общая четирнтетригера (активное
— Qi — Qi—находи. i
260
CMOS
Четириразреден регисгьр (тип D)
с изходи с три състояиия
4076
Таблица иа истиииост
ВходовЬ Иаходи q:
R с хи Хи XZ1 XZ2 x:
1 X X X 0 0 X 0
0 t 1 X 0 0 X без изменение
0 t X 1 0 0 X бе» изменение
0 t 0 0 0 0 1 1
0 t 0 0 0 0 0 0
0 X . X 0 0 X без изменение
X X X X 1 X X Z
X X X X X 1 X Z
* Хп, Qn — входове и изходи на тригерите.
♦ Uoo R Xt Х2 Х3 _ га ЕЛ П га га Xt Xpi С — X, л_ Х2-й_ 01 oj1 ТЕ 1 -23.0,
Н i га
1 III Хз 12 5. 1 L 2 _«_02
R • Dj D2 Dj 4- ЙАЗРЕдеН РЕГИСТЪР Е0| Е02 Oj 02 Оз 04 ED2 ED, Х4-Л- ХР1-09. Хрг-EL XZ1_°L Хи_й_ R » • 3 -^03
Т Г' 1 1 L 1 1 W 4 -®Lo4
и Ш ш ы ш Ха Ап Qi °2 сз LI С4 ф 4 L R
261
/UDD.V 5 ! 10 s 15
tjOl (*301 пик)’ ns l31J (*310 max)* ns f4> (*ф max)’ n* L', — npar на задействуваже, V U(I — праг иа отпускаве, V РА 1^, ик Iqj, шА С„. ₽F f0D' рА К 190(380) 190(380) 100(200) 2.9 1.9 1 1 5 1 1.2 90(180) 90(180) 50(100) 5.9 3,9 100 2.6 3,2 5 2 14 90(185) 9Ф 85 (170) 60 (120) 2.9 2.2 0.44 0,44 10 1 1300 WoP 30(60) 20 (40) 7.3 6,0 ЗОЭ 3 * 3 10 4 18700
— логическа фуикция У—XtX»
— нам* ограничения м продължителността иа фронта иа входните еигвали.
263
Два осемвходови аналогови
мултиплексора/демултиплексора
Парамегьр 4097В Я
1
/Udd-V 5 10 ж
Fm„, MHz1 *3 ср <*3 ер max )— ВХОД/ИЗХОЖ, ns’ ‘j ср К3 ср max >- МР«С/ИвХОД. HS3 Коефициент на нелниейнн изкривява- НИЯ, »/* Параэитна модулация в съседен из- ключей канал, MHz6 Съпротивлеиие иа включен канал (max), Q ^DD’ НА ----- 30(60) 325(650) 0.3 470 (1050) 5 60 15(30) 135(270) 0,2 1 180(400) 10 } л • Я
1 Rr-1 kfi, 20 logU^/U,,—3dB; 2 RT-200kfi, CT-50pF; 8 RT-10 ke, CT=*50 pF; 4 RT»10 ke, f„-l kHz; "j 5RT=lka; 20 log U„„/U„—40 dB 1 — Xo — X7 — входове/изходи; Y— общ вход/изход; , Д —XA’ Хв* Хс — адресни входове. общи ва двата мултиплексора; 1 —Хр — разрешааат вход, общ за двата мултиплексора.
264
CMOS Два осемвходови аналогови мултиплексора 4097
Таблица на истинност
Управляващя входове Включен канал
х₽ хс Хв X* I мултиплексор 1 П мултиплексор
0 0 0 0 Хо-Y Xo—Y
0 0 0 1 Xj-Y Xx-Y
0 0 1 0 x2-y X2 —Y
0 0 1 1 Х8 —Y Xs—Y
0 1 • 0 X<-Y X<-Y
0 1 0 1 Х5 — Y X5 —Y
0 1 1 0 X»-.Y X.-Y
0 1 1 1 X7 —Y X7 —Y
1 X X X НИКО* никой
XAJ0_
Xb-3L
XcJSL
Хр-Й-
& Хз Xa Xs Y Хб X7 Xc Xp
Fl Fl Fl Fl Fl 14 Fl Fl Fl
8-ВЖДОВ АНАЛОГОВ МУЛТИПЛЕКСОР
8-Btppe аналогов мултиплексор
Ш111Ш liJ Ш £ГШ ill ill ы ш м
Y Х7 Хб Xs Х4 Х3 Xj X, Хо Хд Хв А!
Fo
Fl
р
Fa
Fs
Ffi
-OJ-Xo
-E-X2
-£«-Хз
-05.X4
JM_X5
-CB-Xs
M.X?
01 Y
' _?3_X0
^_Xi
-*J-X2
-S-Хз
J9_X4
je_X5
_!6_X6
_&_X7
17 у
uss
266
— параметьр —.— ..... Z
/Udd. V 5 10
е3ср <‘з ср mix) — от Х1, Х2 до Q и Q, ns * зср(‘зсрШ.х)—ОТ R aoQ. ns * ф 0ф- max)' ns tH — вход Хр Хг ns < и~ вход R, па •X* 1qo> Iqi. mA ^DD> Р-А 260(500) 225(450) 100(200) 140 1200 1 1 1 125(250) 125(250) 50(100) 60 600 100 2,6 3,2 2 j
— по време на формиране на нзходния импулс мултнвибраторът се сиусж|
всеки поегьпил входен импулс; *
— краят на нзходния импулс еслед време Тн след последняя входев ими
— мянималното сопротивление иа времезадаващия резистор R е 5 kfl;
— максималният капапитет на времезадаващия кондензатор С е 100 pF; ;
— продължителиостта иа формирания импулс е Т„—0,5 RC (при С>10 J
— продължителността t„ на нулиращия импулс R завися от параметра п
времезадаяащата верига R и С; «
— подобна на С 4093В е МС14528В;
— X] — вход; мултнвибраторът се пуска от положителния фронт; входи
се свързва към маса, когато не се използува;
— - Ха — вход; мултнвибраторът се пуска от отрицателями фронт; вхедъ!
се свързва с UDO, когато не се използува;
— R — вход за нулираие (активно ниво — логическа 0); входы R се свм
с UDD, когато яе се използува;
“Q. Q— нрав и инверсен изход;
— Св> Rg — изводи засвързване на времезадаващата верига.
266
Параметьр
Г3ср(*3ср т.х)~В,ОД Х1> п»
’ 'зер^Зср ш.х)—МЮД XS. ns
<Зер(‘зерт.х)~НХОяК- HS
tг ср (t3 fep Ш« > — входове А, ns
f«p ^ф max)' ns
‘и I'hmx)-*10» XD- ns
‘и (t- max) —входове A. ns
: , (‘и max) —ВХ0Д R- «
Ц (‘гт.х)-“°Л XS- «8
t: (\п»х)—в10Д XS- ns
' U- PA
lQ0- шА
Iqi» mA
1 ^DD' PA
4USSB
5 10
200 (400) 200(400) 175 (350) 225(450) 100(200) 100(200) 200 (400) 75(150) 50 (100) 75(150) 1 1 5 75(150) 80 (160) 80(160) 100(200) 50(100) 50(100) 100(200) 40 (75) 25(50) 40(75) 100 2,6 2.6 10
— XD — вход (Data Input);
— Xs—разрешаващ вход за завис (Write disable);
— R — вход ва иулиране иа тригерите иа регистъра;
— До, А], Аа — адресин входове за избиране на тригера, в хойто се записва
входннят сигнал;
— Qi — Qa — изходи на тригерите на регистъра.
Таблица ни нстииност
I Входове 1 bR Адресирани трнгерн Неадресирани трнгерн
1 0 0 записваяе иа входния сигнал без изменение
0 1 записване на входния сигнал иулиране
1 0 беа изменение без изменение
1 1 иулиране иулиране
267
Синхронен двончно-десетнчен CMOS F брояч 40160?;
/ Параметър /Udd-V Fm„. MHz t»eP(t3cPm.x>-0TC*°Q-ns ts — входове XA —Xp. ns ts — вход Xs, ns ts — вход XpE, XtE, ns th — всички входове. ns tH— вход C. ns tH — вход R, ns IBI. pA Iqo> mA Iqi> mA Ъо' К 40160B HEF401«|
5 3 240 240 340 0 170 170 1 1 5 10 5.5 90 90 140 0 70 70 100 2,6 3.2 10 5 5 110(220) 55 60 130 —45 50 50 0,44 0,44 20 1200 3O'( 11 14
— С — тактов вход;
— R— асинхронен вход за нулиране;
— ХА — XD — паралелни входове;
— Qa — Qd — изходи;
— Xs—вход за запис на св гнала от паралелните входове;
— ХрЕ, ХтЕ—разрешаващи входове;
— Q„ — сигнал за пренос; Qn^X^QiQ^
Таблица на истинност
Входове C R X X,b XTE Функция
J 1 0 X X 110 X 1 1 X 0 111 1 0 X X X запис от входовете ХА —XD без изменение без изменение бртяч иулиране
Шло Qn Qa Qq Qc Qo ^pt Xs
СТЮ
1111 L
ТС Qa Qb Qc Qd СЕТ РЕ СИНХРОНЕН ^ОННО-деСЕППЕН БРОМ R 41 . ft Pb СЕР
1 I-, ,1 1
USS
Ха
Хв
Хс
Хре-И.
Xpt-KL w
Го
Оз
12
15
&
2
Р
П
268
CMOS Шест инвертора с три изходни състояння 4502
Паоаматъо 4502В HEF4502B
К561ЛН1
/UDD’ V 5 10 5 10 5 15
<301 (*301 max)' ns *310 ^81о max)’ ns *ф»1 (*ФО1 max)’ nS *ф10 (*ф10 max)’ ns I.x’ ₽A 1ф0,тА Iqp mA !z, |iA bo- РА К 135(270) 190 (380) 100 (200) 60(120) 6 1 1 60(120) 90 (180) 50(100) 30 (60) 100 15,6 3.2 400 2 85 (170) 80 (160) 25(50) 3 0(60) 3.2 1 4 5000 85(35) 30(60) 8(15) 12(24) 300 10 10 16 85000
— X—вход;
— Y — изход;
— хр — разрешаващ вход, общ за шестте инвертора;
— xz — вход за управляване иа третото състояние, общ за шестте инвертора.
Таблица иа истинност
Входове хР Xz X Изход Y
0 0 0 1
0 0 1 0
1 0 X 0
X 1 X Z
269
CMOS
Шест повторителя (буфера) с изходи
с три състояния
Парамегьр 4503B '1 >Я
/Ц®, V 5 1 io 3
(*301 max)» м *Я0 (t310 нит)» 118 **(*301 max)—’10* х2. as •ф« (**01 au)' ns *ф 10 (*ф Ю max)» м ’«• рА Iqo. mA Iqp mA )qz» pA Ipb» I1* 75 (150) 55 (110) 70(140) 50(90) 35(70) 2Л 13 4 35(70) 25(50) 30 (60) 30(45) 20(40) 100 6,2 3,7 0,4 20 "Г И J, J rt ij
—цраюженве—м сьгаасувам жа CMOS интегралам схеми с ТТЛ
за сньрзване кьм аяими аа иредаваие жа давни.
X5_«_ *6-^- t> ад > Я* ^1 ₽l
Xp,JE_ w
X, i>
X2_2L «-Y2 1
X3_SL JZ_Y>
X< JL JLx, .1
у
270.
Два 4-разредни паралелни регнстъра- СМОэ паметн с находи с три състояния 4508
Парамегьр /ЦррЛ 4508В HEE4508B
is 10 5 15
X, ns ср ср шх) вход Xs. ns Ц ср (^s ср т»х) “ ВХОД R, ns Ц ср ср щах) ~ вход xz. ns 1ф (*ф max)* ns ts 'ts max)- »« tfc, ns ‘и(‘« пих)— ВХОД Xy ns •U'wiom) —ВХ« R. ns ’.X» pA Jqo. яА Iqp mA 'qz« PA К - 105 (210) 130(260) 90 (180) 90(180) 100(200) 25(50) 0 70(140) 100(200) 1 1 60 (120) 70(140) 50(100) 50(100) 50(100) 15(30) 0 40(80) 70(140) 100 2.6 2,6 400 90(190) 115(230) 100(200) 45(90) 60(120) 10(35) 0(20) 25(50) 30(40) 0.44 0,44 m 2000 30(60) 35(70) 30(60) 18 (36) 26(40) 5(25) 0(15) 16(20) 10(20) 300 3 3 80 25000
-Х1-Х4—входове; Qi~QM — изходи; R—вход аа нулираие (активно живо
*); Xs—стрвбиращ вход (за въвеждане ив входната информация); Xz—
вход за управляй не на доходного състояние.
271
Два 4-ржзредни паралелни регистъра-
□аметн с изходи с три състоаяия
Таблица на истннност
Входове Изход Qn
R xz Xs Хв
0 0 1 1 1
0 0 1 0 0
• 0 0 X без изменение
1 0 X X 0
1 X 1 X X Z
X,—входом на схемата;
Q,— изходи на схемата.
Двоичяо-деоетячеи синхронен CMOS реверсивеи брояч 4510
Параметър 4510B HEE4510B
/uDD, v 5 10 6 15
MHZ ' £3 ср ср mix) °Т С до Q, ns ср ^3 ср так) ОТ С до Qn, ns L3 ер ^3 ср т») ' ОТ XS 20 Q, ns Чср ^3cpm«t)~" ОТ Хд до Qn, XIS ' ср ^3 ср «а*)—ОТ К .У 10 Q. Qn. «s 't- ^ф mix)’ ns » (t.. max) —ВХОД C. ns ‘' (‘и max) — BX°A Xs, ns -< max) —-вход R. ns f'<ts max) —вход Xs> ns ‘a 'tp max)—«ход X , ns ax- PA Iqqp mA »p mA :DD’ PA К 4 2C0 (400) 240 (480) 210(420) 125(250) 210 (420) 100 (200) 12(25) 3J(60) 1 1 s 8 100 (230) 120(240) 105 (210) 60 (120) 105 (210) 50 (100) 6(10) 4(30) 100 2,6 2.6 10 10 150 (300) 260 (525) 170(340) 250 (500) 205 (400) 60(120) 45 (95) 55 (105) 60(120) 50(100) -40 (10) 0,44 0,44 20 1C00 34 45 (90) 75 (150) 50 (105) 80(160) 45 (85) 20 (40) 15 (25) 15(35) 20(40) 20(40) -20 (0) 300 3 3 80 11200
— xs — сигнал за записване от паралелните входове (parallel load Input); активно ниво 1; — ХА —XD—паралелни входове; — ХР—разрешаващ вход за входните тактом импулси (count enable input); активно ииво 0; 2 — тактов вхад— тригерите се превключват от положителния фронт (пре- хода 0—1) на тактовите импулси; —V— сигнал за управлаваие на режима на брояча (up/down count control input); — R — асинхронен вход за иулиране; активно ииво 1; Qa~Qq — изходи; QB—сигнал иа пренос — Qn*“XP (V Qa Qd "FV Qa Qb Qc Qd
Knavajr МЙШММКИШ JM -
273
CMOS
Двоично-десетичен синхронен реверси-
вен брояч
4510
Таблица на истннност
Входове Режим
R xs V Хр с
О 1 X X X Записване от паралелните входове
0 0 X 1 X без изменение
0 0 0 0 т брояч на изваждаке
0 0 1 0 t брояч на сумиране
1 X X X X нулиране
’ С Ос Хо Хв 0в v R
_Е-;.Пр , Пр Пр Пр 'Пр [р Гр
0^ Рр РВ i UP/DVRESET
) ф>№О-ДЕСЕТИЧЕН СИНХРОНЕН РЕВЕРСИВЕН БРОГИ
РЕ Ор Рс РА СЕ Од CARRYOUT
llliliiltlidjlljllllrl
Xs Оэ Хс Хд Хр Од Оп Juss
;Ха^*-
хв_а_
.Хс-».
Хр-Н-
Xs-°L
Хр —25
V -W-DU
Do
01
02
Рэ
СТЮ
р0
р,
_1LQb5
—0С:
—Ор
.ez_Qn
W
274
:MOS
Четири D-тригера и преобразувател на двоично-десетичен в седемсегментен код 4511
Параметър 4511В HEF4511B
/Udd- V 5 | 10 5 15
к
301 max) — входове
XD , ns
!0тах)-вх°ДОВе
ns
Xs.
Xs,
Xs,
•520 (1040)! 210 (420)
155(310)
40 (80)
-ad,
вход
• вход
вход
pA
:nA
mA
'.A
ns
ns
ns
660 (320)
150
i 0
I 400
1
25
5
260 (520)
70
0
160
100
2,6
25
10
135 (270)
15
10
25
0,44
25
20
2090
40 (80)
5
5
8
300
3
25
80
31000
— интегралната схема 4511 е образувана от 4-разреден паралелен регистър-
г.амет (4-О-тригера), преобразувател на двоично-десетичен в седемсегментен
кпд и изходни стъпала за управляване на седемсегментен светодиоден
гндикатср с общ катод; светодиодните сегменти се включват към изходите
на схемата чрез гасяши резистори R; обшият катод се свързва към маса;
— XY—XD —входове иа паралелния регистър-памет;
— Xs— вход за’записване в паралелния регнстър-памет;
— BI — вход за изключване на индикатора (ripple blanking input);
— LT — вход за проверка наТинднкатора (lamp test input);
— IT — Yg — изходи.
275
CMOS
Четири D-тригера и преобразувател на
двоично-десетичен в седемсегментен код
Таблица на истинной
X, BI Входове XB XA *
LT Xd Xc Y. Yb
X X 0 X X X X 1 1
X 0 1 X X X X 0 0
0 1 1 0 0 0 0 1 1
0 I 1 0 0 0 1 0 1
0 I I 0 0 1 0 1 I
0 I 1 0 0 1 I 1 1
0 1 1 0 1 0 0 0 1
0 1 1 0 1 0 1 1 0
0 1 1 0 1 1 0 0 0
0 1 1 0 1 1 1 1 1
0 1 1 1 0 0 0 I 1
0 1 1 1 0 0 1 1 1
0 1 1 1 0 1 0 0 0
0 1 1 1 0 1 1 0 0
0 1 1 1 1 0 0 0 0
0 1 1 1 1 0 1 0 0
0 1 1 1 1 1 0 0 0
0 1 1 1 1 1 1 0 0
1 I 1 X X X X
Изходи
Yc Yd Y. Yf Yg
1
о
1
1
о
1
1
1
1
1
о
о
о
о
о
о
1
о
1
о
1
1
о
1
1
о
1
о
о
о
о
о
о
е
1
о
1
о
1
о
4б:
Ишп
1 1
О О I
о
о
1
1
О
О
_ О _1
О 1 '
о
1
о
1
о
о
о
о
о
о
о
1
1
О
I
I
0
0
0
0,0
о 0
о 0
I
1
I
о
1
1
о
о
о
ИЗКД1
Нэка,
ИЗКЛ!
ИЗКЛ1
ИЗКЛ;
ИЗКЛ1
*+ на индикатора се изобразив! цафрзга, чийто двочно-досетичеч коД||
бил подаден на входовете ХА —XD в мзненга на превкаютз»не]на сиен
Xs от 0 в ’.
g a . b c d
е
D ПРЕОБРАЗУВАТЕЛ НА ДВОИЧНО-ДЕСЕТИЧЕН КОД
В СЕДЕМСЕГМЕНТЕН , ЧЕТИРИ D-ТРИГЕРА
DB Dc LT BC EL PD PA
H--------1 4 •• 9" 9-------1-------Г
Ха &- Do I
XcJ2-D2
Хо-06-Оз
, Х5-® Г
LT -03- LJ
Ft
Ез
F*
В
Гб
В
276
CMOS 4-разреден двоичен реверсивен брояч 4516
Параметьр 4516В HEF4516B
/oDD*v 5 10 5 15
FnMX, MHz t3cP Чертах) от С д0 Q- ns tj ср ^3 ср т«) 0Т Х’> R Q. ns t(! — вход С, ns tH — вход R, Xs, ns 1ф Оф mix)* ts—-вход Xs, ns ts — вход V, ns ib — вход Xp, ns I,r PA Iq., mA iQ!, mA IDD, p-A К 4 200 (40Э) 210 (420) 150 220 100 (200) 130 360 30 1 1 5 8 100 (200) 105 (210) 75 100 50 (100) 60 160 4 100 2,6 3,2 10 10 150 (300) 45 60 60(120) 100 250 120 0,44 0,44 20 1000 24 45 (100) 20 25 20 (40) 40 75 25 300 3 3 80 11200
i “ xi—— паралелни входове;
— X,— мол за записваие на сигналите X]—Х4втригерите(parallel load input).
| —С — тактов вход; ’
| — Хр — разрешаващ вход за работата на брояча (count enable input);
' —V— сигнал за определяие режима иа броене (up/down control input);
R — вход за нулиране;
— Qi—Qd паралелни изходи;
Qn сигнал за пренос -—Qn*=Xp (VQjQgQsQd^^ Q1Q2 Q3Q4)
Таблица на истннност
R Входове xs V Хр с Функция
0 1 X X X въвеждане от паралелните входове
0 0 X 1 X без изменение
0 0 0 0 t брояч на събираие
0 0 1 0 t брояч на изваждане
1 х X X X иулиране
277
CMOS Два синхронии двоично-десетични брояча 45181
Параметър 4518B HE4518!
/Udd- V 5 10 5 I
Fm.x. MHz 3 6 6
*301 (*301 max) — ОТ С ДО Q. ns 280 (560) 115 (230) 170 (340) 50
*310 (*зю max) ОТ С ДО Q, ns 280 (560) 115(230) 145 (290) 50
*310 (*310 max) — ОТ R ДО ; Q. ns 333 (560) 130 (225) 145 (290) 45
max)* ns 100 (200) 50 (100) 60(120) 20
*и (*И max) — ВХ°Д С- ns 100 (200) 50 (100) 85 (165) 25
*и (*и max) — вход R« ns 125 (250) 55 (110) 45 (JO) 15
*» (*х max) — C1-*C2, ns SO (180) 251
*s (*s max) — Ог— Cl- ns I„. pA 100 75 (150) 201 л 1 збо
IQ0. mA 1 2,6 0,44 3
IQ1. mA 1 2,6 0.44 3
*DD’ llA 5 10 20 80;
К i 1 ! 753 81
—Ci — тактов вход (броячът се превключва от прехода 0-1);
— Cj— тактов вход (броячът се. превключва от прехода 1—0);
— R— асинхронен вход за иулнране (акшвно ниво 1);
— Qa —Qd — изходн.
278
, CMOS Два синхронии двоично-десетични брояча
4518
Таблица на истинност
С1 Входове Са R Функция
t 1 0 брояч
0 1 0 брояч
X 0 без изменение
X t 0 без изменение
t 0 0 6es изменение
I 0 без изменение
X X 1 нулираие
279
| CMOS Два 4-разредни двоични брояча (брояч до 16) 4520
Парам етър 4520B HEF4520B
К562ИЕ10 «
/uDD. V 5 10 5 10 5 15
Рт.х, MHz *3ср (*3ср вам) ~ вход С, Хр, ns *3ср (*3ср влах) вход R, ns ‘фСфшаа). ns tH — вход С, ns tH — вход R, us tH — вход Хр, ns Ibx. рА Iq0, шА Jqp fflA 4)D' PA К 3 280 (560) 330 (650) 100 (200) 200 250 400 1 1 5 6 115 (230). 130 (225) 50 (100) 100 110 200 100' 2,6 3.2 10 6 160 (320) 145(290) ' 60 (120) 165- 90 ’ 165 0.44 0,44 20 750 15 50(100) 45(90) 20 (40) 45 30 45 300 3 3 80 8100
— С — тактов вход;
— Хр — разрешаващ вход за тактовия имнулс (входовете С и Хр са обра-
тный по своего действие); ,
— Q14-Q*—паралелни изходи.
Таблица на истниност
Входове R Функция
С Xp
t 1 0 режим на броене
0 I 0 режим на броене
X • без изменение
X T 0 без изменение
t 0 0 без изменение
1 0 без изменение
X X 1 । нулираие
260
CMOS
13-входова схема за проверка ге-
нератор иа бит за четност
4531
Параметър 4531В HEh'4531 В
j /UDD« V । 5 1 10 5 1 15
1 ! 101 G3OI m«x) 0T X0~^Xll A© Y, ns 1 10 U310 mix) от Хв-Т’Хп ДО Y, ns IjM (tjtl mtx^ 0T X12 AO Y, ns *3*0 (t310 mix) отХ12 AO Y. ns !4> (^ф max)* ns Lx. PA I jo- niA i и, mA ‘?D> pA К 440 (8S0) 440 (880) 250 (500) 250 (500) 180 (350) 1.7 0,88 20 0,25 175 (350) 175 (360) 100 (200) 100 (200) 90 (150) 100 2,25 | 40 1 0,50 145 (290) 135(270) 105(210) 85 (170) 60 (120) 0.44 0,44 20 425 45 (90) 45 (90) 35 ( 70)1 25 (50) 2 0(40) 300 3 3 80 77 00
— Хо— Х)2 — входове;
— Y — изход.
Таблица на нстиипост
Входове Xo Xt X2 X3 X$ Xj Хе X7 X8 X9 Хю Хц Xi2 Изход Y
00000000000 0 0 всяка друга нечетна комбинация всяка друга четна комбинация 11111111111 1 1 0 1 О 1 !
•H-bo Х7 Х8 ХЭ Хто х„ Х,2 Y
F2
С6
т7 Те 1э Тю Тц Т)2
ПРОВЕРКА/ГЕНЕРАТОР НА БИТ ЗА ЧЕТНОСТ
к
Is Ц 1з I? h Тр
Хз-^-0з
£ ih %
xi-Si-
—-J хюл_
Ij Xn-li-
tis Х’2-^
Об
0в
R9
Ою
Он
0,2
С
&
281.
CMOS Четири D-т на двои1 ригера и преобразувател 1но-десетичен в седем- :егментен код 4543
4543В HEF4543B
К176ИД2
/uDD. v 9 5 | 10 5 1!
f30i (t301m„) —входове XA-XD. ns *зю (*310 max) ~ входове XA — XD, Jis ts — ВХОД Xg , ns . th — вход Xs , ns t„ — вход , ns I„, pA Iqc> raA Iqp mA *DD’ к 600(1200) 500(1000) 60 25 250 1 0,75 5 '200 (400) 200(400) 20 20 100 100 2.6 1.6 10 180 (360) 180 (360) 40 0 60 0,44 0,44 2200 55(11 55(11 Ч ч 3300^
— иитегралната схема 4543 е образувана от 4-разредеи паралелен регис
памет (4С-тригера), преобразувател иа двоичио-десетичен в седемсегм
тен код и изходни стъпала за управляваие на седемсегмеитни индикат
ни елементи със светодиоди или с течии кристали; сегментите на све
диодните индикатори се свързват чрез резистор към съответните изх.
и маса (при общ катод) или към +UDD (при общ анод); сегментите I
вндикаторите с течнн кристали се свързнат към съответиите нзходи 1
схеыата, а общнят влектрод иа индикатора — към сигнала Хрн;
— ХА —XD —входове на паралелния регнстър-памет;
— Xs — сигнал за запис в паралелния регистьр-памет;
— BI — вход за изключване на индикатора (ripple blanking input);
• — Хр„ — вход за уцрааляване на фазата иа изходяия сигнал; при светод)
одни индикатори с общ катод нивото на Х№ трябва да е О. а с ей
анод — ХРн=1; при индикатори с течни кристали на входа Хр„ се по,
ват симетричви лравоъгълнн импулси;
— Y, —Yg — изходи; нри изходни токове, по-големн от 10 mA, иа изхо.
те трябва да се включат биполярии транзистори.
:282
CMOS Четири D-тригера и преобразувател на двоичио-десетичен в седем- 4543
сегментен КОД
Таблица иа истиниост
Входове • Изходи 1
—_ Индикация 1
Xs BI Хр„ ! XD хс Хв ХА 1 Ya Yb Ye Yd Ye Y, Yg i
X 1 0 X X X X 0 0 0 0 0 0 0 изключеи
1 0 0 0 0 0 0 1 1 11110 0
1 0 0 0 0 0 1 0 1 1 0 0 0 0 1
1 0 0 0 0 1 0 1 1 0 110 1 2
1 0 0 0 0 1 1 1 1 110 0 1 3
1 0 0 0 1 0 0 0 1 10 0 11 4
1 0 0 0 10 1 10 110 11 5
I 0 0 0 110 10 11111 6
1 0 OOill 11 1 0 0 0 0 1 7 I
1 О 0 1 0 0 0 11 11 111' 8 1
1 0 0 10 0 1 11 110 11 9
1 0 0 10 10 0 0 0 0 0 0 0 изключеи
1 0 О 10 11 0 0 ooooo изключеи
1 0 0 1 1 0 0 0 0 0 0 0 0 0 изключеи
1 1 0 0 110 1 0 0 ooooo нзключен
1 1 0 0 1110 0 0 ooooo изключеи
1 1 0 о iiii оо ooooo изключеи
1 0 0 О X X X X +♦ +*
KSTO • ! 1 повторение | инверсия на гориите повторение
по- на горните | комбинации на горните '
горе комбинации I комбинации ।
*+ на индикатора се изобразява цифрата. чийто двоичен код е бил по-
даден на входовете Хд — XD в момента на превключването на сигнала 1
Xs от в 0 !
283
CMOS Два двувходови дешифратора 4555
Параметър 1 4555B HEF4555B
/Udd- V 5 10 5 15
* 3.1 (*301 щах) от А д0 Y-ns *«о(*3101п.х)от А«° Y-ns * 301 (*301 m.x) 0Т Хр Я° Y, ns * 310 (*зю max) от Хр д0 Y , ns * ф (*ф max)' ns 1„. рА * Q0> mA Iqp mA * DD- 9A К 220 (440) 220(440) 200 (400) 200 (400) 100 (200) 1 1 5 95 (19J) 95(190) 85(170) 85 (170) 50(100) 100 2.6 2,6 10 140 (280) 115(230) 150 (295) 115 (250) 60 (120) 0,44 0,44 20 4500 40 (75) 30 (65) 40 (75) 30(65) 20(40) 300 3 3 80 45700
— Ao. Ai — адрес»и входове;
— Yi — Y<— изходи (активно ииво 1);
— Хр — разрешаващ вход (Enable Inputs); активно ииво 0.
Таблица на нстнниост
Входове Ai Изходв Y4
Xp Ao Yi y2 Y3
0 0 0 1 0 0 0
0 1 0 0 1 0 0
0 0 1 0 0 1 0
0 1 1 0 0 0 1
1 X X 0 0 0 0
284
CMOS | 4-разреден цифров компаратор 4585 |
Параметьр 4585В HEF4585B
К561ИП2
/Udd- V 5 10 5 10 5 15
Чср(^, .„aJ—входове А и В, ns ‘зср^зсртжх^поеле®»- вателни входове, ns Г*(‘фт.х). ns 'я,- РА Iqo» mA Iqp mA Ал>’ К 300(600) 200 (400) 100 (200) 1 1 5 125(250) 80 (160) 50(100) 100 2,6 3,2 10 155(310) 115(230) 60 (120) 0,44 0,44 20 1250 45(90) 35(70) 20 (40) 300 3 3 80 15000
— възможно е прследователно свързваие иа два или повече компаратора;
— Ао —А3 — входове за четири битов входен сигнал;
__Во — В5— входове за четири битов входен сигнал;
__А<В, А—В, А>В — последователни входове;
— А<В, А=В, А>В —изходи.
Таблацн иа истинност
Входове Изходи j
А, Вз А2 Bj | Ai Bt Ao Bo A<B A=B A>B A<B A=B A>B
>>>>>>>>>>> А и и и и и к 1 i и V X Aj>B2 Aa«=Bj A2“=Bj Aj=Bj a»=b2 A|=B2 Aj=Ba A2=-B2 Аз<В2 X X X A!>B, Aj—B] Aj—Bj A1=B1 Ai=Bt Ai=B! Aj<Bi tx X X' X" X A»>B0 Ад “Bq Ад=В0 Ao=Bo A0<B0 X X X X X 1 X X 1 X X 1 X X 1 0 0 1 0 1 X 1 0 X XX X XXX XXX X X X 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 o 1 0 i 1 0 о 1 0 0 1 i о о ! 1 0 0 1 0 0
29S
РАЗПОЛОЖЕНИЕ НА ИЗВОДИТЕ НА CMOS ИНТЕГРАЛНИ СХЕМИ —
СЪВЕТСКО ПРОИЗВОДСТВО
X,_2L & _28_У
Х? 02
Х3_оз_
X, _0ь_
Х5-О5.
x6_es_
X7_ffi-
XeJS-
Xg_!2_
X _S_ 1 J?_Y
Xi Л
х2_оз_
x3_w
Хд-05-
Xi_09J
x2_ig.
1
X3_”J
ХдЛ
X-08.
1
09
К176ЛИ1
01
т
03
02
R CT2
СТГ
10
2
10
V
11
2
J^-'Qio
J£-Q0
Л0,
04
05
06
лК
Si
S2
s3
8
16
ло2
Л-03
Л0д
К176ИЕ2
RG<>
К176ИРЗ
,Xi-22-
01 Y Xz~77-
---1 X3-W
Хд—05
X,-09-
—
s
S
06 Y X 08 &
К176ЛП11
06
03
04
R T GT 2 2 5 1 2 3 4 5
К176ИЕЗ
01 у
J_Y
06 у
К176ЛП12
03
02
A C DC | io -* ф a n cr d | 08
09
10
11
12
13
01
c:
13
-“-Co
-04_Qi
_O5_Q2
s
J0_03
Л_0д
JZ-Qs
К176ИЕ1
Cl -Qi
Ya
Yb C2 -JO-
R
,Y«
*s.
Qi
04
Tz
R
09 jy.
‘HS
Qi
A
В
C
07
13
14
15
К176ИЕ13
К176ЛС1
К176ИЕ4
286
К176ПУ5
К176ПУ1
К176ИЕ12
К176ИЕ5
i
287
38
К564ИЕ14
К564ИП5
К564ИЕ19
К564ИП4
К564ИПЗ
28S
ЧАСТ ТРЕТА
ДОПЪЛНИТЕЛНИ
СПРАВОЧКИ ДАНИЯ
ОЗНАЧАВАНЕ НА СЪВЕТСКИТЕ ИНТЕГРАЛНИ СХЕМИ
Пример: К155ИР1
Схема на означението
К
— допълнителен символ, ©знача ващ, че интегралаата схема е
чена за широко приложение;
1 —технология на изготвяне;
1 — полупроводникова;
-—- 2— хибрндва;
— номер на серията — от 1 до 99;
— клас 1
— трупа)
И
Р
тип на интегралната схема (вж. следватцата таблица);
1 —символ на конкретвата схема в дадената трупа.
292
,с и ТРУПА В ОЗНАЧЕНИЕТО НА СЪВЕТСКИТЕ ИНТЕГРАЛНИ СХЕМИ
гост 18632—73 Старо оз- начение Клас Трупа
ГС гг гл ГФ гм ~п ЗА ДИ -лФ ;п :т кн КП ли лл лн лс ЛБ ЛА ЛЕ ЛР ЛК лд ЛП МА мс МФ ми МП ПС ПФ пд пн пм ПУ ПА ГС ДА ди ДС Дф дп кт кд КП ли лл лн ЛС ЛБ ЛР лк ЛП лэ МА МС МФ ми МП ПС ПФ пн ПУ пм пд Г — генератори Д — детектори T — комутатори и ключоье Л — логически ^елементи И модулатори П — преобразува- тели С — на хармонични сигиали Г — на правоъгълни согнали Л — на линейно изменящи се сигиали Ф — на сигналн със специална форма М — на шум П — други генератори А — амплитудни И — импулсни С — честотни Ф — фазовн П — други детектори .,Т — на ток Н — на напрежение T •— транзисторен ключ Д — диоден ключ кП — други_ключсве И — елемент И ГЛ — елемент ИЛИ Н — елемент НЕ С — елемент И-ИЛИ Б —елемент И-НЕ или ИЛИ-НЕ А — елемеит И-НЕ Е — елемент ИЛИ-НЕ р —елемент И-ИЛИ-НЕ К — елемент И-ИЛИ-НЕ/И-ИЛИ Д — разширител П — Други логически елементи f? Г А — амплитудни ,_С — чеснотни , Ф — фазови И — импулсни П — други модулатори С — на честота Ф — на фаза Д — на продължителност Н — на напрежение М — на мощност У — на ниво М — иа формата на сигнала А — код-аиалог (декодираши)
293
По ГОСТ 18682 — 73 Старо означение Клас Трупа
ПВ ПР ПП ЕВ ЕМ ЕН ЕТ ЕП БМ БР БП СА СВ СС СФ СП ТВ ТР тм тт тд тл тк тп УВ КР УН УИ УЕ УЛ УМ УТ УД УП ФВ ФН ФЕ ФР ФП ПК ПП ЕН ЕТ ШП СА СВ СС СФ ТР ТС ТД 1 тщ 1 тк УИ УЭ УТ УС УБ УП ФВ ФН ФП ФС Е—вторични зах- ранващи източници Б — закъснителни схеми С—схеми за селек- ция и сравияваие Т — тригери У — усилватели Ф — филтри А —формирователи В — аналог-код (кодиращ Р — код-код П — други преобразувате В — изпэярятели М — преобразуватели Н — стабилизатори на в жение Т —стабилизатори иа тф П — други М — пасивни Р — активни П — други А — амплитудни В — по време С — честотии Ф — фазови П — други В — Л<-тригери Р — /?5-тригери М — D-тригери Т — Т-тригери Д — динамнчии Л — тригери иа Шмит К — комбинирани — DT^ тригери и др. П — други тригери В — на висока честота I Р — на междинна честей Н — иа ниска честота И — импулсни Е — повторители Л — четящи и възпроф дащи М — за индикация ; Т — иа постоянен ток 1 С — на синусоидами сэд Б — на видеосигиали J Д — операционки и д«| циални П—други усилватели В — високочестотен 1 Н — нискочестотен j Е — лентов Р—режекторен < П — други филтри у
294
По ГОСТ 186-73 Старо означение Клас Трупа
АГ АФ АА АР АП РМ РВ РУ РЕ РП ИР ИМ ил 1 ИЕ { ИВ 1 ид ' ик ; ИП i 1 ха хл хк хп нд нт HP НЕ НК нп ЯП ЯМ ИР ИС ИЛ ИЕ ИШ ИД ИК ИП ЖА жл нд нт нс НЕ НК Р — елементи иа запомнящи устрой- ства И—елементи от аритметически и дискретен устрой- ства X — миогофунк- циоиалнм схеми Н — набор от еле- менти Г — на импулси с правоъгълна форма Ф — на импулси със специална форма А — на адресни^токове Р — на разрядки токове П — други формирователи М — матрици за оперативки за- помияши устройства В — матрици за постоянни sa-j помнящи устройства У — матрици за оперативки за- помиящи устройства със схеми за управление Е — матрици за постоянии за- помнящи устройства със схеми за управление П — елемент на памет М — матрица с различно пред- назначение П — други памети Р — регистри М — суматори Л — полусуматори Е — броячи В — шифратори Д — дешифратори К — комбинирани П — други елементи А —аиалогови Л — цифрови К — комбинирани П — други схеми Д — набор от диоди Т — набор от транзистори Р — набор от резистори Е — набор от кондензатори К — комбинирани наборн П — други наборн
295
ОЗНАЧАВАНЕ НА ИНТЕГРА ЛЕЙТЕ СХЕМИ ОТ ФЕРМАТА TEXAS S.
Пример: SN74LS74N
Схема ва означението
S
N
Означение на серията:
ECL—ECL
Н1С— хибридна интегрална схема
RSN— издтржг-щи на радиация ТТЛ елементи
SMA —MOS
SN —ТТЛ или ДТЛ
SNF — ТТЛ
SNG —ТТЛ
T1D — силипнени диоди в един корпус
TIDM — диодни матрици
Т)Н — мсщни хибрндни интегрални схеми
ТМС — MCS или линейни интегрални схема
7
4
Номер иа серията
16(5 —ДТЛ (0- +75° С)
1519 — ДТЛ (-55—|-125о С)
158—ДТЛ (О—+75°С)
159 —ДТЛ (-55—|-125о С)
52—линейна интегрална схема
54 —ТТЛ (-55—|-125о С)
55 — линейна интегрална схема
56 — линейна интегрална схема
72—-линейна интегрална схема
74—ТТЛ (0- + 70° С)
75 — линейна интегрална схема
76 — линейна интегрална схема
84 —ТТЛ (-25—|-85°С)
29—ТТЛ (0--1-70° С)
Э9—ТТЛ (-55—1-125° С)
49 —ТТЛ (0—1-70° С)
497 —ТТЛ (0—1-70° С)
498 —ТТЛ (-25-+ 85° С)
L
S
7
4
Изпълненне (за ТТЛ интегралните схеми)
без означение — ТТЛ интегрална схема от стандартиата серия
Н — с голямо бързодействие
L — с малко бързодействие (с малка комсумираиа мощност)
LS — схеме с малка консумация с диоди ва Шотки
S — схеми с много високо бързодействие с диоди ва Шоткв
ALS — схема с много малка консумираиа мощност с голямо бт
действие, с диоди ва Шотки
LS — схеми с малка консумираиа мощност, много голямо бързоде!
с диоди на Шотки
Пореден?номер на иитегралната схема (буквата А след номера о
ва подобрей вариант)
N
Изпълиевие на г корпуса на иитегралната схема (F, N, Ur Н, Р, W,
R, Y, L, S. Т, Z)
296
СРАВНИТЕЛНА ТАБЛИЦА НА ОЗНАЧЕНИЯТА НА ТТЛ ИНТЕГРАЛНИ
СХЕМИ ОТ СЕРИЯТА 74
Иоредеи'1 № | Texas I. СССР ЧССР ГДР СРР ПНР
1 SN7400N К155ЛАЗ МН7400 D190 CDB400E UCY7400N
2 SN7401N К155ЛА8 UCY7401N
3 SN7401SN
4 SN7402N К155ЛЕ1 UCY7402N
5 SN7403N К155ЛА9 МН7403 D103 CDB403E UCY7403N
6 SN7404N К155ЛН1 МН7404 D104 CDB404E UCY74O4N
i SN7465N К155ЛН2 МН 7405 CDB405E
8 SN7406N К155ЛНЗ CDB406E UCY7406N
J “ SN7407N' К155ЛН4// CDB407E UCY740?N
10 SN7408N К1&5ЛИ1 D108 CDB408E UCY7408N
1 SN7409N CDB4fl9E UCY7409N
12 SN7410N К155ЛА4 МН7410 DU0 CDB410E UCY74 ION
5 SN7411N /1ЦЗ
14 SN7412N К155 ЛА 10 UCY7412N
5 SN7413N К155ТЛ1 DU3 CDB413E
16 SN7414N К155ТЛ2
17 SN7416N К155ЛН5 CDB416E UCY7416N
IS SN7417N CDB417E UCY74I7N
i? SN7420N К155ЛА1 МН7410 D120 CDB420E UCY7420N
20 SN7422 N К155ЛА7 D122
.1 । SN7423N К155ЛЕ2
22 I SN7425N Ki 55ЛЕЗ
i 23 i SN7426N К155ЛА11 D126
24 SN7427N К155ЛЕ4
i 25 SN7428N К155ЛЕ5
‘ 26 SN7430N К155ЛА2 МН7430 D130 CDB430E UCY7430N
27 SN7432N К156ЛЛ1
' 28 SN7433N
29 SN7437N К155ЛА12 | МН7437 UCY7437N
297
Сравнителна таблица
ТТЛ—серии
Поредев № УНР Sescosem Siemens AEG—Tele- fuhken Vai vo Philips ITT
1 TL7400 SFC400E FLH101 TL7400N FJH131 MIC740^
2 TL74Q1 SFC401E FI.H201 TL74O1N FJH231 MIC740^
3 SFC403BE FLH20I TL74O1S1 FJH30I MIC740j
4 TL7402 SFC402F FLH191 TL7402N FJH221 MIC740j
3 TL7403 ' SFC403E FLH291 TL7403N FJH291 M1C74O<
6 TL7404 SFC404E FLH211 TL7404N FJH241 MIC74(M
7 TL7405 SFC405E FLH271 TL7405N FJH251 M1C740J
8 TL74O6 SFC406E FLH481 TL7406N MIC74M
9 TL7407 SFC407E FLH491 TL7407N MIC740X
Ю TL7408 SEC408E FLH381 TL7408N MIC74O3
11 TL7409 SFC409E FLH391 TL7409N MIC7409
12 TL741O SFC410E FLHUl TL741CN FJH121 М1С741Я
13 TL74H
14 L7412 FLH501 TL7412N MIC7412
15 TL7411 SFC413E FLH531 TL7413N FJH131 MIC7413
16 TL7414
17 TL7416 SFC416E FLH481T TL7416N
18 TL7417 SFC417E FLH491T TL7417N MIC7417
19 TL7420 SFC42CE FLH121 TL7420N FJH111 MIC7421
Я) TL7421 FLH611
21 TL7423 FLH511 TL7423N
22 TL7436 FLH521 TL7425N M1C7421
23 TL7426 SFC426E FLH291 TL7426N M1C742I
: 24 TL7427 FLH621
’ £5 FLH661 М1С74Я
26 TL7430 SFC430E FLH131 TL7430N FJH101 MIC74^
:27 TL7432 FLH631 MIC743J
28 MIC743I
29 TL7437 SFC437E FLH531 TL7437N M1C743|
298
Сравнится» таблица
ТТЛ —серия 74
Поредей № Fairchild Motorola National S. NEC Toshiba Hitachi
1 9N00 МС7400Р DM74Q0N (1PB201C/D TD3400AP HD2503P
2 9N01 МС7401Р DM740 IN p.PB215C/D TD3401AP HD2509P
3 DM881 IN
4 9N02 МС7402Р DM7402N pPB232C/D, TD3402AP HD2511P
5 9N03 МС7403Р DM7403N HD2528P
6 9N04 МС7404Р DM7404N [1PB235D TD34Q4AP HD2522P
7 9N05 МС7505Р DM7405N (1PB236D TD3405AP HD2523P
8 9N06 DM7406N
9 9N07 DM7407N
10 9N08 DM7408N (1PB234D HD2550P
11 9N09 DM7409N HD2551P
12 9N10 МС7410Р DM74 ION (1PB202C/D TD3410AP HD2507P
13
! 14 9NI2
15 9NI3 DM7413N _[tPB2013D HD2545P
16
17 9N16 DM7416N
18 9NI7 DM7417N
19 9N20 МС7420Р DM7420N (1PB203C/D TD3420AP HD2504P
20
21 9N23 DM7423N
22 9N25 DM7425N
’ 23 9N26 DM7426N
1 24 9N27 DM7427N
. 35
; 26 9N30 МС7430Р DM7430N P-PB204C/D TD3430AP HD2508P
! 27 9N32
28
29 9N37 I1PB237D HD2552P
299
Сравнителиа таблица
ТТЛ —серия 74
а <и К[ о С Texas I. СССР ЧССР ГДР СРР i ПНР 1 1 •
30 SN7438N К155ЛА13 МН7438 UCY7438N
31 SN7440N К155ЛА6 МН7440 D140 CDB440E UCY7440N
32 SN7442N МН7442 CDB442E UCY7442N
| 33 SN7443N
34 SN7444N
35 SX7445N
36 SN7446N МН7446 D146 * CDB446E
37 SN7447N МН7447- D147 CDB447E UCY7447N
' 38 SN7448N CDB448E
39 SN7449N
40 . SN7450N К155ЛР1 Mh,450 D150 CDB450E UCY7450N
41 SN7451N /1Р44 МН7451 D151 CDB451E UCY7451N
42 SN7453N К155ЛРЗ+ МН7453 D153 CDB453E UCY7453N
43 SN7454N МН7454 D154 CDB454E UCY7454N
44 , SN7455N К155ЛР4
45 SN7460N К155ЛД1 МН7460 D160 CDB160F UCY7460N
46 SN7470N
47 SN7472N К155ЦТВ4 МН7472 D172 CDB472 Е UCY7472N
48 SN7473N CDB473E UCY7473N
49 SN7474N К155ТМ2 МН7474 D174 CDB474E UCY7474N
50 SN7475N К155ТМ7 МН7475 CDB475E । UCY7475N
51 SN7476N К155КТЗ CDB476E UCY7476N
52 SN7477N К155ТМ5
53 SN7478N К155ТВ14
54 SN7480N К155ИМ1
55 SN7481N К155РУ1 D181 CDB481E
56 SN7482N К155ИМ2
57 SN7483N К155ИМЗ CDB483E UCY7483N
+Сьотиетствието е частично
МО
Сравнителиа таблица ТТЛ-серия 74
Поредев № УНР Sescosem Siemens AEG—Tele- funken Valvo Philips ITT
30 7438N SFC438E FLH541 TL7438N MIC7438
31 744 3N SFC440E FLH141 TL7440N FJH141 MIC7440
32 7442N SFC442E FLH281 TL7442N FJH261 MIC7442
33 7443N FLH361 TL7443N MIC7443
34 7444N FLH371 TL7444N MIC7444
35 7445N FLL111 TL7415N MIC7445
36 7446N FLL121U TL7446N MIC7446
37 7447N FLL121V TL7447N MIC7447
38 7448N FLH551 TL7448N MIC7448
39 7449N
40 7450N SFC450E FLH151 TL7450N FJH151 MIC7450
41 7451N SFC151E FLH161 TL7451N FJH161' МГС7451
42 7453N SFC453E FLH171 TL7453N FJH171 MIC7453
43 7454N SFC454E FLH181 TL7454N FJH181 MIC7454
44
45 7469N SFC460E FLY101 TL746ON FJJ101 MIC7460
46 7470N FLJ101 TL7470N FJJ101 MIC7470
47 7472N SFC472E FLJ111 TL7472N FJJ1U M1C7472
48 7473N SFC473E FLJ121 TL7473N FJJ121 MIC7473
49 7474N SFC474E FLJI41 TL7474N FJJ131 MIC7474
50 7475N SFC475E FLJ151 TL7475N FJJ181 MIC7475
51 7476Nj SFC476E FU131 TL7476N FJJ191 MIC7476
52 7477N
53
54 7480N FLH221 TL7480N FJH191 MIC7480
55 SFC481E FLQ111 TL7481N MIC7481
54 7482N FLH231 TL7482N FJH201 MJC7482
57 7483N SFC483E FLH241 i TL7483N " ЕГ211 M1C7483 |
3*1
Сравнителн* табжца
ТТЛ — еермп 74
Поредей № Fairchild Motorola National S. NFC Ttoshiba Hitachi
30 9N38 PPB238D HD2544P
31 7440 МС7440Р DM7440N [1PB205C/D TD3440AP HD2501P
32 9352 МС7442Р DM7442N pPB227D TD3442AP HD2536P
33 9353 HD2537P
34 9354 HD5238P
35 9345 DM7445N [1PB2045B HD2531P
36 9357А pPB2047D TD3447AP HD2532P
37 9357В МС7447Р DM7447AN
38 9358 DM7448N
39 9359
40 9N50 МС7450Р DM7450N [1PB206C/D TE3450AP HD2506P
41 9N51 МС7451Р 11PB207C TD3451P HD25O5P :
42 9N53 МС7453Р DM7453N pPB208C/D TD3453P HD2512P
43 9N54 МС7454Р DM7454N pPB209C TD3454P HD2514P
44
45 9N60 МС7460Р DM7460N P-PB210C/D TD3460P HD2502P
46 9N70 pPB211C/D HD2539P
47 9N72 МС7472Р DM7472N pPB212C/D TD3472AP J HD2529P
48 9N73 МС7473Р DM7473N pPB225C/D TD3473AP HD2515P
49 9N74 DM7474N PPB214C/D TD3474AP HD2510P
50 9375 МС7475Р DM7475N p.PB217C/D TD3475AP HD2517P
51 9N76 MG7476P DM7476N [1PB224C/D HD2516P
52 9N77
53
54 9380 МС7480Р pPB2080D TD3480AP
55 93407 МС4005 HD2501P
56 9382 МС7482Р TD3482P HD2513P
57 9383 «И74МР DM7483N PPB230D TD3483P НМ0Э5Р 1
.. .. . .. ... . ’
302
Сравиителва таблица
ТТЛ — серия 74
Поредей Texas I. СССР ЧССР ГДР СРР ПНР
58 SN7484N К155РУЗ
59 SN7485N UCY7485N
60 SN7486N К155ЛП5 С JL- 48® UCY7486N
61 -SN7488N К155СП1
62 SN7489N К1В5РУ2 ’ МН7489 D189 UCY7489N!
63 SN7490N К155ИЕ2 МН7490 CDB4 >Е UCY7490N
64 SN7491N D191 UCY7491N
65 SN7492N К155ИЕ4 CDB492E UCY7492N
66 SN7493N К155ИЕ5 МН7493 CDB493E UCY7493N
67 SN7494N
68 SN7495N К155ИР1 DI95 CDB495E UCY7495 N
69 SN7496N МН7496
70 SN7497N К155ИЕ8
71 SN74100N\
72 SN74104N
73 SN74105N
74 SN74107N UCY74107 N
7Э SN74109N
76 . SN74110N
77 SN74111N
78 SN74U5N
79 SN741I8N
80 SN74119N
81 SN74121N К155АПЦ D121 CDB4121E UCY74I21N
82 SN74122N CDB4122E
83 SN74I23N К155АГЗ UCY74123N
84 5N74125N KWMH8
85 SN74126N
J —-—1
ЗОЭ
Сравнителна таблица
ТТЛ — серия 74
Поредей 1 Я° 1 УНР Sescosem Siemens AFG—Tele- funken Valve Philips ITT
: 58 1 FLQ121 TL7484N MIC7484
59 7485 SFC485F FLH431 TL7485N
60 7486 SFC486E FLH341 TL7486N FJH271 MIC7486
61
62 7489 SFC489E FLJ101 TL7489N FJQ111
' б3 7490 SFC430E FLJ161 TL7490N FJJ141 MIC7490
j 64 7491 FLJ221 TL7491N FJJ151 MIC7491
65 7492 SFC492E FLJ171 TL7492N FJJ251 MIC7492
66 7493 SFC493E FLJ181 TL7493N FJJ211 MIC7493
67 7494 FLJ231 TL7494N MIC7494
68 7495 SFC495E FLJI91 1L7495N MIC7495
69 7496 FLJ261] TL7496N FJJ241 M1C7496
70 7497 FLJ331 TL7497N
71 FLJ301 TL74100N !
72 74104 SFC4104E FLJ281 , TL74101N | MIC74134
' 73 74105 SFC4105E FLJ291 TL74105N j MIC74105
74 74107 SFC4107E FLJ271 TL74107N FJJ261
75 74103 TL74109N MIC74109
76 FLJ341 TL74110X
77 FLJ351 TL74111N
78 FLJ521 TL74115N
79 FLJ361 TL74H8N MIC74118
80 FLJ371 TL74119N
81 74121 SFC412IE FLK101 TL74I21N FJK101 MIC74I21
82 74122 SFC4122E ELK111 TL74122N MIC74122
83 74123 SFC4123E FLK121 TL 412&I MIC74123
84 74125 1 TL74125N <
85 74126 TL74126N 1
Сравнителна таблица
ТТЛ — серия 74
Поредев № Fairchild Motorola National S. NEC Toshiba Hitachi
, 58 pPB2084D HD2501P
i69 DM7485N pPB2085p
60 9N86 DM7486N [1PB2086D HD2526P
61 93434 DM8588
' 62 93403 DM7489N HD2502P
1 63 9390 MC7496P DM7490N [1PB219C/D TD3490AP HD2519P
64 9391 MC7491P DM7491N pPB2091D TD3491AP HD2524P
65 9392 MC7492P DM7492N pPB222C/D TD3492AP HD2521P
66 9393 MC7493P DM7493N [1PB223C/D TD3493AP HD2520P
. 67 9394 HD2533P
68 9395 MC7495P DM7495N [tPB226C/D TD3495AP HD2534P
69 9396 HD2546P
70
71
; 72 TTpL9000
73 TT|iL9001
74 9NI07 MC74107P DM74107N (1PE2107D HD2430P
75 TT[iL9024
76
77
78 i
79 I 1
80 i
81 9603 MC74121P DM74121N HD2543P j
82 i
83 DM74123N [1PB2123D HD2561PJ !
84 DM8093
| 85 DM8994
Z20 Крлтък справочник по .. .
305
Сравнителиа таблица
ТТЛ —серм 74
Сраввителна таблица
ТТЛ —серия 74
Поре- дей № Тела* I. СССР ЧССР ГДР СРР ПНР Поре- дей № УНР Sescotem Siemens AEG — Tele- funken Vai vo ITT
86 SN74128N К155ЛЕ6 ! —
87 SN74132N К155ТЛЗ UCY74132N 86 TL74128N
88 SN74136N 87 74132 SFC4132E FLH601 TL74132N
89 SN7414IN К155ИД1 МН74141 Г 88 TL74136N
90 SN74142N 89 74141 SFC4141E FLL101 TL74141N FJL101 M1C74141
91 SN74143N 90 FLL151 TL74142N
92 SN74144N i 91 FLL171 TL74143N
93 SN74145N UCY74145N 92 FLL171T TL74144N
94 SN74147N 93 74145 SFC4155E FLL111T TL74145N M1C75145
95 SN74148N 94 TL74147N
96 SN74150N К155КП1 МН74150 UCY74153N 95 74148 SFC4148E TL74148N
97 SN74151N К155КП7 *МН71451* UCY7415IN 96 74150 SFC4150E FLY111 TL74150N MIC74150
98 SN74152N К155КП5 97 74151 SFC4151E FLY121 TL74151N M1C74151
99 SN74153N К155КП2 UCY74153N 98 74152 SFC4152E
100 SN74154N К155ИДЗ МН74154 UCY74154N 99 74153 SFC4153E FLY131 TL74153N M1C74153
101 SN74155N К155ИД4 UCY74155N 100 74154 SFC4154E FLY141 . TL74154N MIC74154
1С2 SN74156N 101 74155 SFC4I55E FLY151 TL74155N MIC74155
103 SN74157N UCY74157N 102 74156 SFC4I56E FLY161 TL74156N MIC74156
104 SN74160N К155ИЕ9 103 74157 SFC4157E FLY171 TL74157N M1C74157
105 SN74161N К155ИЕ10 104 74160 FLJ401 TL74160N MIC74160
106 SN74162N 105 74161 FLJ411 TL74161N MIC74161
107 SN741 63N 106 74162 FLJ421 TL74162N М1С7П62
108 SN74164N МН74164 UCY74164N 107 74163 FLJ431 TL74163N MIC7I163
109 SN74165N UCY74165N 108 74164 SFC4164E FLJ441 TL74I64N MIC74164
НО SN74166N 109 74165 SFC4165E FLJ451 TL74165N MIC74165
111 SN74167N ПО 74166 FLJ461 TL74166N
112 SN74170N К155РП1 111 74167 FLY471 TL74167N
113 SN74172N 112 74170 SFC4170E FLQI31 TL74I70N
— 113 TL74172N
306
Сравнителна таблица
ТТЛ—серия 74
Поре- дей № Fair- child Motorola National S. NEC Toshiba Hitachi
86
87 DM74132N
88
89 93141 МС74141Р [1РВ2141С/Г • TD3441P HD2518P
90
91
92
93 93145 DM74145N HD2555P
94
95 9318
96 93150 МС74150Р [1PB2150D HD2548P
97 93151 МС74151Р DM74151N I1PB215ID HD2549P
98. 93152
99 93153 DM74153N [1PB2153D
100 9311 DM74154N I1PB2154D
101 DM74155N ;iPB2155D
102 DM74156N J1PB2156D
103 9322
104 9310 DM74160fl
105 9316 DM74161N |iPB216ID
106 DM74162N
107 DM74163N
108 93164 DM8570 N [1PB2164D
109 93165 DM8590 N
НО
111
112 DM74170N [1PC2I70P
113
308
Сравнителна таблица
ТТЛ—серия 74
Поре- дей № Texas L СССР ЧССР ГДР СРР ПНР
114 SN74173N К155ИР15
115 SN74174N тМ UCY74174N
116 SN74175N К155ТМ8 UCY74175N
117 SN74176N
118 SN74177N
119 SN74178N
120 SN74179N
121 SN74180N К155ИП2 D180 CDB4180E UCY74180N
122 SN74181N К155ИПЗ UCY74181N
123 SN74182N К155ИП4 UCY74182N
124 SN74183N
125 SN74184N К155ПР6 МН74.184 UCY74184N
126 SN74185N К1Б5ПР7 МН74185
127 SN74I88N МН74188
128 SN74190N
129 SN74I91N
130 SN74192N К155ИЕ6 МН74192 D192 CDB4192 UCY74192N
131 SN74193N К155ИЕ7 МН74193 D193 CDB4193 UCY74193N
132 SN74194N UCY74194N
133 SN74195N
134 SN74196N
135 SN74197N
136 SN74198N К155ИР13 UCY74198N
137 "SN74199N
138 SN74200N
139 JSN74283N'
140 SN74290N
141 SN74293N
142 SN74298N
309
Сравнителна таблица
ТТЛ — серия 74
Поре- дей № УНР Scscosem Siemens AEG — Tele- funken Valvo Philips ITT
114 TL74173N
115 74174 SFC4174E FLJ531 TL74174N
116 74175 SFC4175E FLJ541 TL74175N
117 74176 TL74176N
118 74177 TL74177N
119 74178 TL74178N
120 74179 TL74179N
121 74180 SFC4180E FLH241 TL74180N FJH281 M1C74180
122 74181 SFC4181E FLH401 TL74181N
123 74182 SFC4182E FLH411 TL74182N
124 TL74183N
125 FLH56L
126 FLJ571
127 74188
128 74190 FLJ20! TL74190N MIC74’90
129 74191 FLJ211 TL74191N MIC74191
130 74192 SFC4192 FLJ241 TL74192N M1C74192
131 74193 SFC4193 TL74193N MIT74193
132 74194 SFC4194 FLJ551 TL74194N MIC74194
133 74195 FLJ561 TL74195N MIC74195
134 74196 FLJ381 TL74196N
135 74197 FLJ391 TL74197N
136 74198 SFC4198 FLJ311 TL74198N
137 74199 SFC4199 FU325 TL74199N
138 74200 FLQ141
139 74283
140 74290
1 11 74293
142 74298
310
Сравнителна таблица
ТТЛ—серия 74
1 1 Поре- ; ден № Fair- child Motorola National S. NEC Toshiba Hitachi
1 U4 DM8551
115 DM74174N
: 116 DM74175N [1PC2175D
117 93176
118 93177
119 93178
.120 93179
121 93180 pPC2180D
122 9341 DM74181N [1PC2181D HD2547P
123 9342 DM74182N P.PC2182D HD2562P
.124
125
126
127
128 93190
129 93191
130 9360 МС74192Р DM74192N [1PC2192D TD34192P HD2541P
131 9366 МС74193Р DM74193N [iPCl 193D HD2542P
132 DM74194N
133 9300 [iPC2195D
134 93196 DM74196N HD2572P
135 93197 HD2573P
136 93198 |xPC2198D
137
136 934110 DM74200N
' 139
J
140 9350
141 9356
142
311
Сравиителна таблица на озиаче-
нията на ТТЛ интегрални схеми
от серията 74 LS
Сравиителна таблица
ТТЛ—серна 74LS
Texas I. СССР Tungsram (УНР)
74LSOO К555ЛАЗ 74LS00PC
74LS02 К555ЛЕ1 74LS02PC
74LSJ3 К555ЛА9 74LS03PC
74LS01 К555ЛН1 74LS04PC
74LSO5 К655ЛН2
74LS08 К555ЛИ1 74LS08PC
74LS10 К555ЛА4 74LS10PC
74LS11 К555ЛИЗ
74LS12 74LSI2PC
74LS14 К555ТЛ2 74LS14PC
74LS20 К555ЛА1 74LS20PC
74LS21 К555ЛИ6
74LS27 74LS27PC
74LS30 К555ЛА2 74LS30PC
74LS32 К555ЛЛ1 74LS32PC
74LS38 74LS38PC
74LS4O 74LS40PC
74LS42 74LS42PC
74LS47 74LS47PC
74LS51 К555ЛРП
74LS74 74LS74PC
74LS75 74LS75PC
74LS85 К555СП1 74LS85PC
74LS86 74LS86PC
74LS90 74LS90PC
74LS92 74LS92PC
74LS93 74LS93PC
74LS95 74LS95PC
74LS107 К555ТВ6
Texas I. СССР Tungsram (УНР)
74LS123 74LS123PC
74LS132_ 74LSI32PC
74LSI38 , К555ИД7 74LS138PC
74LS139 74LS139PC
74LS145 К555ИД10 74LS145PC
74LS151 74LS151PC
74LS153 74LS153PC
74LS155 К555ИД4 74LS155PC
74LS157 74LS157PC
74LS161 К555ИЕ10
74LS162 74LS162PC
74LS163 74LS163PC
74LS164 74LS164PC
74LS174 К555ТМ9 74LS174PC
74LS175 КБ55ТМ8 74LS175PC
74LS181 К555ИПЗ
74LS19O 74LS190PC
74LS191 74LS191PC
74LS192 К555ИЕ6 74LS192PC
74LS193 KS55HE7 74LS193PC
74LS194 74LS194PC
74LS2S1 К5ЫКП15
74LS253 К565КП12 74LS253PC
74LS257 К555КП11 74LS257PC
74LS258 К155КП14 74LS258PC
74LS259 74LS259PC
74LS268 74LS266PC
74LS279 К555ТР2
74LS295 К555ИР16
74LS298 К555КП13 74LS298PC
74LS373 КМ5ИР22
74LS374 К555ИР23
312
Сравиителна таблица иа озиа-
чениита на ТТЛ интегрални
схеми от серията 74S
Сравиителна таблица
ТТЛ—серия 74S
Texas I. СССР Tesla (ЧССР)
74S00 КБ31ЛАЗП MH74S00
74S02 К531ЛЕ1
74S03 К531ЛА9 MH74S03
74S04 К531ЛН1 MH74S94
74S05 К531ЛН2
74S08 К531ЛИI
74S10 К531ЛА4 MH74S10
74SU К531ЛИЗ
74S20 К531ЛА1 MH74S20
74S22 К531ЛА7 1
74S30 К531ЛА2
74S37 MH74S37
74S38 MH74S38
74S4O 1 MH74S40
74S51 К531ЛР11 MH74S51
74S64 К531ЛР9 MH74S64
74S74 К531ТМ2 MH74S74
74S85 К531СП1
74S86 К531ЛП5
74SU2 К531ТВ9 MH74S112
74S113 К531ТВ10
74S114 К531ТВ11
74S124 К531ТГ1
74S134 К531ЛА19
74S138 КБ31ИД7
74S139 К531ИД14 1
Texas I. СССР Tesla ; (ЧССР) '
74S140 К531ЛА16 1.
74S151 К531КП7
74S153 К531КП2 1
74SI68 К531ИЕ16 !
74S169 К531ИЕ17
74S174 К531ТМ9
74S175 К531ТМ8
74SI81 К531ИПЗ
74S182 К531ИП4
74S187 MH74S187
74S194 К531ИР11
74S195 К531ИР12
74S196 К531ИЕ14
74S197 К531ИЕ15
74S201 MH74S201
74S240 К531АПЗ
74S241 К531АП4
74S251 К531КП15
74S257 К531КП11
74S258 К531КП14 1
74S260 К531ЛЕ7 •
74S280 К531ИП5
74S287 MH74S287
74S381 К531ИК2
74S571 MH74S571
318
СПИСЪК КА ТТЛ ИНТЕГРАЛНИТЕ СХЕМИ
С 5 Фуикция Серия
и 52 сл Е сл < сл
00 Четири елемента 2И-НЕ X X X X X X
01 Четири елемента 2И-НЕ с отворен колектор
(5 V) X X X X
02 Четири елемента 2ИЛИ-НЕ X X X X X
03 Четири елемента 2И-НЕ с отворен колектор
(5V) X X X X X
04 Шест инвертора X X X X X X
05 Шест инвертора с отворен колектор (5 V) X X X X X
Об Шест инвертора с отворен колектор (30 V) X
07 Шест повторителя с отворен колектор (30 V) X
08 Четири елемента 2И X X X X
09 Четири елемента 2И с отворен колектор (5 V) X X X X
10 Три елемента ЗИ-НЕ X X X X X X
11 Три елемента ЗИ X X X х I
12 Три елемента ЗИ-НЕ с отворен колектор 1
(5 V) X X X ;•
13 Два четиривходови тригера иа Шмит (инвер-
тора) X X
14 Шест тригера иа Шмит (инвертора) X X
15 Три елемента ЗИ X X X X
16 Шест инвертора с отворен колектор (15 V) X
17 Шест повторителя с отворен колектор (15 V) X
18 Два четиривходови тригера иа Шмит (иивер-
тора) X
19 Шест тригера на Шмит (инвертора) X
20 Четири елемента 2И-НЕ X X X X X X
21 Два елемента 4И X X X
22 Два елемента 4И-НЕ с отворен колектор
(5 V) X X X X X
23 Два еле меита 4ИЛИ-НЕ с разрешаващ вход X
24 Четнри двувходови тригера иа Шмит (инвер-
тора) X
25 Два елемента 4ИЛИ-НЕ с разрешаващ вход X
16 Два елемента 2И-НЕ с отворен колектор
(15 V) X X
27 Три елемента ЗИЛИ-НЕ X X X
28 Четирн елемента 2ИЛИ-НЕ X X X
30 Един елемент 8И-НЕ X X X X X X
31 Елемеит за закъсненне X
32 Четири елемента 2ИЛИ X X X X
33 Четири елемента 2ИЛИ-НЕ X X X
37 Четнри елемента 2И-НЕ (Nq=30) X X X X
38 Четирн елемеита 2И-НЕ с отворен колектор
(Uccq-5 V) X X X X
39 Четири елемента 2И-НЕ (Nq=30) X
40 Два елемеита 4И-НЕ (Nq-»30) X X X X X
41 Преобразувател на двоично-десетичен код в
десетичен (UCCq —50 V) X
•314
Сннсък
ТТЛ
К 5 Функция Серия
сл и »-) Я сл сл
43 44 45 I46 47 !48 1 49 !й 53 54 55 156 157 60 61 62 ;63 64 65 68 69 70 71 72 73 74 75 76 77 78 80 81 82 83 84 Преобразувател иа двоичио-десетичен код в десетичен Преобразувател иа двоичен код с излишък три в десетичен код Преобразувател иа код на Грей с нзлишък три в десетичен код Преобразувател на двоичио-десетичен в десе- тичен код с изходи с отворен колектор (UCCQ -30 V) Преобразувател ва двоичио-десетичен в седем- сегментен код Преобразувател на двоично-десетичеи в седем- сегментеи код Преобразувател иа двоичио-десетичеи в седем- сегментеи код Преобразувател на двоично-десетичен в седем- сегментеи код Два логически елемента 2И-2ИЛИ-НЕ Два логически елемента 2И-2ИЛИ-НЕ Един логически елемент 2И-4ИЛИ Един логически елемент 2И-4ИЛИ-НЕ Един логически елемеит 2И-4ИЛИ-НЕ Един логически елемеит 4ИЛИ-2ИЛИ-НЕ Делител на честота (два иа 5 и един на 2) Делител иа честота (на 5, 6 и 2) Два четиривходови разпшрителя Три тривходови разширителя Един 2И-ЗИ-4ИЛИ разширител Шест токови сензора Един логически елемент (4И-2И-ЗИ- 2И)-4ИЛИ-НЕ Един логически елемент (4И-2И-2И- 2И)-4ИЛИ-НЕ с изходи с отворен ко- лектор Два асинхронни десетнчии брояча Два 4-разредни асинхронни брояча JK-тригер JK-тригер JK-трнгер Два JK-тригера Два D-тригера Четири D-тригера (паралелев регистър памет) Два JK-тригера Четирн D-тригера (паралелен регистър-памет) Два JK-тригера Едноразреден пълеи суматор 16-битова памет RAM Двуразредеи пълеи суматор 4-разредеи пълеи суматор 16-битова памет RAM X X X X * X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X
315
Списък
ТТЛ
к Функция Серия
52 сл —3 х: 52 СП <
85 861 871 88, 891 90 91 92 93 94 95 96 97 88 99 100 101 102 103 104 105 106 107 108 109 НО 111 112 113 114 115 116 118 119 120 121 122 123 124 125 126 128 131 132 133 134 4-разреден компаратор Четири елемента за логическа иеравиозначност 4-разредна схема за прав и обратен код 256-бнтова памет ROM 64-битова памет RAM Асинхронен двоично-десетичен брояч 8-разреден преместващ регистър Асинхронен брояч до 12 Асинхронен брояч до 16 4-разреден преместващ регистър 4-разреден реверсивен преместващ регистър 5-разреден преместващ регистър Синхронен програмнруем 6-разреден делител на честота 4-раэреден паралелен регистър-памет 4-разреден реверсивен преместващ регистър Осем D-тригера (паралелен регистър-памет) Осем D-тригера (паралелен регистър-памет) JK-тригер Два JK-трнгера JK-тригер JK-тригер Два JK-тригера Два JK-тригера Два JK-тригера Два JK-тригера JK-тригер Два JK-тригера Два JK-тригера Два JK-тригера Два JK-трнгера Два JK-тригера Два 4-разредни паралелни регистър-памети Шест RS-трнгера Шест RS-тригера Два нмпулсни синхронизатора Чакащ мултивибратор Чакащ мултивибратор Два чакащи мултмвибратора Два мултивибратора Четири повторителя с три изходни състояния Четири повторителя с три изходни състояния Четири логически елемента 2ИЛИ-НЕ Триразреден дешифратор (3 входа-8 изхода) демултиплексор с адреснруем регистър Четири двувходовн тригера на Шмит Един логически елемент И-НЕ с тринадесет входа Един дванадесетвходов логически елемент И-НЕ X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X ; X '
316
Списък
ТТЛ
1 с Функция Серия
1 S ; ь< яГ Г* сл г сл < СЛ <
{135 136 137 138 1139 :;140 :и41 i! 1142 ,'143 ' 144 145 , 1*7 148 150 151 152 153 154 155 156 157 :i!58 i;159 160 161 ,162 Ц63 164 .165 166 167 168 169 170 171 Четири двувходови логически елемента изключ- ващо И/1И-И Четири двувходови логически елемента аа ло- гическа иеравиозначност Трнразредеи дешифратор (3 входа —8 изхода) демултиплексор с адресируем регистър Трнразредеи дешифратор (3 входа — 8 изхода) Два 2-разредии дешифратора Два логически елемента 4И-НЕ за товар 502 Преобразувател на двончно-десетичен код в де- сетичеи с високоволтови изходи (UCCq=60 V Двоичио-десетичен брояч, памет и преобразу- вател с високоволтови изходи Двоично-десетичеи брояч, памет, преобразува- тел иа двоично-десетичеи в седемсегментеи код Двоичио-десетичен брояч, памет, преобразува- тел на двоичио-десетичен в седемсегментеи код Преобразувател на двоично-десетичеи код в де- сетичен с изходи с отворен колектор Преобразувател иа десетичен код в двоично- десетичеи 3-разреден преобразувател иа десетичен код в двоично-десетичеи 16-входов мултиплексор 8-входов мултиплексор 8-входов мултиплексор . Два 4-входовн мултиплексора I 4-разреден дешифратор Два 2-разредни дешифратора/демултиплексора Два двуразредни дешнфратора/демултнплексо- ра с изходи с отворен колектор Четири двувходови мултиплексора Четири двувходови мултиплексора Четири двувходови мултиплексора с изходи с , отворен колектор Синхронен двоично-десетичен брояч Синхронен брояч до 16 Синхронен двоичио-десетичен брояч Синхронен брояч до 16 8-разреден преместващ регистър 8-разреден преместващ'регистър 8-разреден преместващ регистър Програмируем десетичен делител иа честота Синхроиен двоичио-десетичен реверсивен брояч Синхронен реверсивен брояч до 16 16-битова памет RAM Четири D-тригера X X X X X X X X X X X X X X X X X X X X X к X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X J 1 1 ! X X X X X X X X X X X X X X X X X 1 1 1 X X X X X X X
317
£ к функция Серия
хГ СЛ X СЛ СЛ
172 16-битова памет RAM с три находим състояния X X
173 Четири D-трнгера (паралелен регистър-памет) X X
174 Шест D-тригера (паралелен регистър-памет) X X х X X '
175 Четири D-тригера (паралелен регистър-памет) X X X X X
176 Асинхронен програмируем двоично-десетичеи
брояч X
177 Асинхронен програмируем брояч до 16 X
178 4-разреден преместващ регистър X
179 4-разреден преместващ регистър X
180 8-раэредиа схема за проверка иа четност X
181 4-разредно аритметичио-логическо устройство X X X X ।
182 Схема за бърз преиос към 74181 X X X
183 Два едноразредии пълии суматора X X 1
184 Преобразувател на 6-битов двоично-десетичеи
в десетичен код X
185 Преобразувател на 6-битов двоичен в двоично-
десетичен код X
186 512-битова памет PROM X
187 1024-битова памет ROM X
188 256-битова памет PROM X
189 64-битова памет RAM X
190 Синхронен реверсивен двоично-десетичеи брояч X X X
191 Синхронен реверсивен брояч до 16 X X X
192 Синхронен реверсивен двоично-десетичеи брояч X X X X
193 Синхронен реверсивен брояч до 16 X X X X
194 4-разреден реверсивен преместващ регистър X X X
195 4-разредеи преместващ регистър X X X
196 Асинхронен двоичио-десетичен брояч X X X
197 Асинхронен брояч до 16 X X X
198 8-разредеи реверсивен преместващ регистър X
199 8-разреден преместващ регистър X
200 256-битова памет RAM (256Х 1 bit) X X
201 256-битова памет RAM (256X1 bit) X
202 256-битова памет RAM (256X1 bit) X
206 256-битова памет RAM X
207 1024-битова памет RAM (256X4 bit) X X
208 1024-битова памет RAM (256X4 bit) X X
214 1024-битова памет RAM (1024 x4 bit) X X
215 1024-битова памет RAM (1024X1 bit) X
221 Два чакащи мултивибратора X X
222 Асинхронна памет (16x4 bit) X
224 Асинхронна памет (16x4 bit) X
225 Асинхронна памет (16X5 bit) X 1
226 Универсален 4-разредеи предавател за линия X
с памет
227 Асинхронна памет (1J)X4 bit) с изходи с отво-
реи колектор
228 Асиихроииа памет (16X4 bit) с изходи с от-
ворен колектор X j
318
1 1 е Функция Серия
г* (Л СЛ X 3 < СЛ <
23С 231 240 241 242 243 244 243 240 247 248 24S 251 253 256 257 258 259 260 261 265 266 273 274 275 276 278 179 180 Два по четири иивертиращи/иеинвертиращи Предаватели за линия Два по четири иивертиращи предавателя за линия Осем предавателя (инвертора) за линия Осем предавателя за линия Четири приемника за линия (иивертиращи) Четири приемника за линия Осем приекинк-предавателя за линии Осем приемник-предавателя за линии Преобразувател иа двоичио-десетичен в седем- сегментеи код с изходи с отворен колектор (Uccq=30 V) Преобразувател на двоичио-десетичен код в седемсегментеи код с изходи с отворен ко- лектор (Uccq=15 V) Преобразувател на двоичио-десетичен в седем- сегментеи код П>еобразувател на двоично-десетичен в седем- сегментеи код с изходи с отворен колектор (UCCQ“5-5 V) Осемвходов мултиплексор с изходи с три съ- стояиия Четиривходов мултиплексор с изходи с три състояния Два 4-разредни адресируеми паралелни ре- гистър-паметн Четири двувходови мултиплексора с изходи с три СЪСТОЯНИЯ Четири двувходови мултиплексора с иивертира- щи изходи с три състояния Адресируем 8-разреден преместващ регистър- памет Два петвходови логически елемента ИЛИ-НЕ Умножител (2X4 bit) Два инвертора и два елемента 2И с прав и инверсен изход Четири двувходови елемента изключващо ИЛИ с изходи с отворен колектор Осем D-тригера Умножител (4X4 bit) с изходи с три състояния 7-разредна схема Wallace — Tree с изходи с отворен колектор Четири JK-тригера 4-разреден паралелен регистър-памет със схема за приоритет Четири R S -тритера 9-разредна схема за проверка/генератор на бит ааЗчетност X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X
319
Е н Функция Серия
г— с/Э «л Е < СЛ <
281 283 284 285 287 288 28S 290 291 292 293 294 295 297 298 29S 320 321 322 323 324 325 326 327 347 348 350 351 352 353 354 355 356 357 4-разреден акумулатор 4-разреден пълеи суматор Умножител (4x4 bit) с изходн с отворен ко- лектор У множите л (4X4 bit) с изходи с отворен ко- лектор 1024-битова памет PROM (256x4 bit) 256-битова памет PROM (32X8 bit) 64-битова памет RAM с изходи с отворен ко- лектор Двончно-десетичен брояч Свнхронен програмируем реверсивен 4-разре- деи брояч/универсален преместващ регистър Програмируем делител на честота/таймер Брояч до 16 Програмируем делител на честота/таймер 4-разреден преместващ регистър с изходи с три състояния Цифров PLL-филтър Четирн двувходови мултиплексора 8-разреден универсален преместващ регистър с три изходни СЪСТОЯНИЯ Генератор, управляван с напрежение (VCO) Генератор, управляван с напрежение (VCO) с делител на 2 н 4 I 8-разреден преместващ регистър 8-разреден универсален преместващ регистър Мултивибратор, управляван с напрежение Два мултивибратора. управлявани с напрежение Два мултивибратора, управлявави с напрежение Два мултивибратора, управлявани с напрежение Преобразувател на двоично-десегнчен в седем- сегментен код с изходи с|отвор ен колектор (UCC-7V) _ _ ' 3-разреден преобразувател на десетичен код в^ двоично-десетнчен код 4-разредна схема за преместване с нзходи с три състояния Два 8-входови мултиплексора с инвертиращ из- ход с три състояния Два 4-входови мултиплексора с инвертиращи изходи Два 4-входови мултиплексора с инвертиращи изходи с три състояния 8-входов мултиплексор с входен регистър - i 8-входов мултиплексор с входен регистър с из- ходи с отворен колектор 8-входов мултиплексор с входен регистър 8-входов мултиплексор с входен регистър с изходи с отворен колектор X X X X X X X X X X X X X X X 1 X X X X X X X X X X X X X X X X у X X X X X X X X X X X X X
-320
клшсък
ТТЛ
К к •* Функция Серия
S 2 СЛ 3 <
363 364 365 366 367 368 373 374 375 376 377 378 379 381 382 384 385 386 390 393 395 396 368 399 412 422 423 425 426 436 437 440 441 442 8-разреден преместващ регистър и изходи с три състояния Осен D-тригера е три изходни състояния Шест предавателя за лилия с три изходни състояния Шест инвертиращи предавателя за линия (с трн изходни състояния) Шест предавателя ва линия с три изходни съ- стояния Шест инвертиращи предавателя за линия с Три ВЗХОДМ състояния 8-рвзреден паралелен регистър-оамет с три из- ходни състояния 8-раэреден регистър с три изходни състояния Четири D-тригера 4-разредеи JK-регистър Осей D-тригера (паралелен регистър-памет) Шест D-тригера (паралелен регистър-памет) Четири D-тригера (паралелен регистър-памет) 4-разредно аритметично-логическо устройство, функционален генератор 4-разредно аритметично-логическо устройство с последователей пренос 8-входов мултиплексор Четири суматора/схема за изваждане Четири двувходови елеиента взключващо ИЛИ Два двоично-десетични брояча Два брояча до 16 4-разреден преместващ регистър с изходи с три състояния ” jj 8-разреден регистър с 2 четириразредни по» следователни входа 4-разреден пвралелен регистър памет с по два входа 4-разреден паралелен регистър-памет с по два входа 8-р4зреден паралелен регнстър-памет с буфери Чакащ мултивибрвтор Два чахащи мултивибратора Четири предавателя за линия с три изходни състояния Четири предавателя за линия с три изходни състояния Четири инвертиращи предавателя за памет \ Четири инвертиращи предавателя за намет Четирн неннвертиращи предавателя за линия с изходи с отворен колектор Четири инвертиращи предавателя за линия с изходи о отворен колектор Четири неннвертиращи предавателя за линия X X X X X X X X X X X X X X X х: X X X X X X X X X X X X X X X. X X X X £ X X X X X X X X X X X X X X X X
Я Кратьк спрлвочпик по...
321
Списък
ТТЛ
*5 Функция 1 Сердя
2 •> -4 к сл
443 444 445 446 447 448 449 465 466 467 463 472 490 518 519 520 521 522 526 527 528 533 534 538 539 540 541 560 561 563 |564 Четири инвертиращи предавателя за лилия Четири инвертиращк/неинвертиращи вредава- теля ва линия Преобразувател на двоично-десетичен код в десетичен с изходи с отворен колектор Четири иеинвертиращи предавателя м Ливия с управляване на направленного Преобразувател на двоично-десетичен коя в седемсегментен с изходн с отворен колектор (Uccq»7V) Четири инвертиращи/неинвертирамш предава- теля за линия с отворен колектор Четири инвертиращи предавателя за линия с управляване на напрввлението Осем иеинвертиращи предавателя за лини* Осем инвертиращи предавателя ва линия Два по четири иеинвертиращи предавателя за’ линия Два по четирн инвертиращи предавателя за линия 4096-битова памет PROM (Б12Х8 bit) Два двоично-десетнчнн брояча 8-разреден компаратор с изходи о отворен ко- лектор 8-разреден компаратор с изходи с отворен ко- лектор 8-разреден компаратор 8-разреден компаратор 8-разреден компаратор с нзходи с отворен колектор 16-разредеи програмируем компаратор 12-разреден програмируем компаратор 12-разреден програмируем компаратор 8-разреден паралелен регистър-памет с ин- вертнранн изходи 8 D-тригера с инвертиращи нзходи 3-разреден дешифратор (3 входа — 8 изхода) с три «зходнн състояиия Два двуразреднн дешифратора (2 входа — 4 иэ- хода) с три изходнн състояння Осем инвертиращи предавателя за линия Осем неинвертиращн предавателя за линия Синхронен двоично-десетичен брояч с изходн с три състояиия Синхронен 4-разреден двоичен брояч с изходи с три състояиин 8-рззреден паралелен регистър-памет с инвер- | тнращи изходи | 8 D-тригера с инвертиращи нзходи X X X X X X X X X X X :х X X X . X XX X X X X X X X X X X X X X X X X X X X X X X X
322
Списък
ТТЛ
| Тип Функция Серия
JC сл СП ALS сл <
568 Синхронен реверсивен двоично-десетнчен брояч
с изходн с три състояиия X
569 Синхронен реверсивен 4-разреден двоичен брояч
570 с изходи с три състояиия 4 X4-разреден регистър с изходи с три съ- X
573 стояния X
8-разреден паралелен регистър-памет с неинвер-
574 тир а щи изходи X X
Осем D-тригера с иеинвертиращи изходи X X
575 Осем D-тригера с иеинвертиращи изходи X X
576 Осем D-тригера с инвертиращи нзходи X X
577 Осем D-тригера с инвертиращи изходи X X
580 8-разреден паралелен регистър-памет с иивер-
590 тиращи изходи 8-разреден двоичен брояч с изходен регистър X X X
591 8-разреден двоичен брояч с изходен регистър
592 с изходи с отворен колектор X
8-разреден двоичен брояч с входен регистър X
593 8-разреден двоичен брояч с входен регистър X
.594 8-разреден преместващ регистър с изходен
595 регистър 8-разредем преместващ регистър с изходеи X
регистър X
|596 8-разреден преместващ регистър с изходен
597 регистър с нзходи с отворен колектор 8-разреден преместващ регистър с входен X
598 регистър 8-разреден преместващ регистър с входен X
599 рагнстър 8-разреден преместващ регистър с изходен X
600 регистър с изходи с отворен колектор Схема за опресняване на динамична памет X
501 (4 К или 16 К) Схема за опресняване на динамична памет X
602 (64 К) Схема за опресняване на динамична памет X
603 (4 К или 16 К) Схема за опресняване на динамична памет X
604 (64 К) 16-разреден паралелен регистър-памет с изхо- X
605 ден мултиплексор 16-разреден паралелен регистър-памет с изхо- X
606 ден мултиплексор с изходи с отворен колектор 16-разреден паралелен регистър-памет с изхо- X
607 ден мултиплексор 16-разреден паралелен регистър-памет с из- X
608 ходен мултиплексор с нзходи с отворен колектор X
Схема за управляване на цикъла на эапомняне Iх
610 Адресен разширител _____ .X
323
Списък
ТТЛ
5 Функция Сери я
JT □ СЛ -J X ALSi СЛ
611 612 613 620 621 622 623 624 625 626 627 628 629 630 631 632 633 634 635 636 №7 638 639 640 641 642 643 644 645 646 647 бМй*' Адресен раэширител с изходи с отворен колектор Адресен раэширител с нзходи с отворен колектор Адресен разтирител с изходи с отворен колектор Осем инвертиращи предавателя за линия Осем иеиивертиращи предавателя за линия с находи с отворен колектор Осем иивертиращи предавателя за линия с из- ходи с отворен колектор Осем иеиивертиращи предавателя за линия Генератор, управляван с напрежение (VCO) Генератор, управляван с напрежение (VCO) Генератор, управляван с напрежение (VCO) Генератор, управляван с напрежение (VCO) Генератор, управляван с напрежение (VCO) Генератор, управляван с напрежение (VCO) /16-разреден детектор на грешка н схема за корекция 16-разреден детектор на грешка и схема за ко- рекция с нзходи с отворен колектор 32-разреден детектор на грешка н схема за корекция 32-разреден детектор на грешка и схема за корекция с изходи с отворен колектор 32-разреден детектор нз грешка и схема за корекция 32-разреден детектор на грешка н схема за корекция с нзходн с отворен колектор 8-разреден детектор на грешка и схема за корекциц 8-разреден детектор на грешка и схема за ко- рекция с нзходи с отворен колектор Осем иивертиращи предавателя за линия с из- ходи с отворен колектор/ с трн изходни състояния Осем неинвертиращи предавателя за линия с изходи с отворен колектор/с трн изходни състояния Осем инвертиращи предавателя за линия Осем неинвертиращи предавателя за линия с изходи с отворен колектор Осем инвертиращи предавателя за линия с из- ходи с отворен колектор Осем инвертиращи/неинвертиращи предавателя за линия Осем инвертиращи/неинвертиращи предавателя за линия с изходи с отворен колектор Осем неинвертиращи предавателя за линия Осем неинвертиращи предавателя за линия с регистър Осем иивертиращи предавателя ва линия с регистър с нзходи с отворен колектор X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X 1 « !
324
Списък
ТТЛ
' " Г Функция Серия
со -Д сл -4 ALS (Л
648 649 651 652 653 654 668 669 670 671 672 673 674 677 678 679 680 682 683 68 А 685 686 687 688 689 690 691 692 Осем неинвертиращи предавателя эа линия с регистър Осем неинвертиращи предавателя за линия с регистър Осем инвертиращи предавателя аа линия с регистър Осем неинвертиращи предавателя за линия с регистър Осем иивертиращи предавателя за линия с из- ходи с отворен колектор/с трн изходни съ- стояння Осем неинвертиращи предавателя за линия с изходи с отворен колектор/с трн изходни състояния Синхронен програмируем реверсивен десетичен брояч Синхронен програмируем реверсивен 4-разре- ден двоичен брояч 16-разреден регистър с изходи с три състояния 4-разредеи преместващ регистър с изходна памет 4-разреден преместващ регистър с изходиа памет 16-разреден преместващ регистър с паралелен регистър 16-разреден преместващ регистър 16-разреден адресируем компаратор 16-разреден адресируем компаратор с парале- лен регистър-памет 12-разреден адресируем компаратор 12-разреден адресируем компаратор с парале- лен регистър-памет 8-разреден изравнител по големина 8-разреден изравнител по големина с изходи с ‘ отворен колектор 8-разреден изравнител по големина 8-разредев изравнител по големина с изходи с отворен колектор 8-разреден изравнител по големина 8-разредеи изравнител по големина с изходи с отворен колектор 8-разреден изравнител по големина 8-разредеи изравнител по големина с нзходи с отворен колектор Синхронен двоично-десетичеи брояч с регистър н с мултиплексор 4-разредеи синхронен двоичен брояч с регн- стър н мултиплексор Синхронен двоично-десетичен брояч с регистър и мултиплексор X X X X X X X X X X X X X X X X X X X X X X X X i । X X X X X X X X X X
325
Списък
ТТЛ
е 5 Функция Серия
tz> tn X со <
693 696 697 698 699 800 802 804 ' 805 1 808 832 857 866 867 869 870 871 873 874 867 877 878 879 880 881 882 885 1000 1002 1003 1004 1005 1008 1010 1011 4-разреден синхронен двоичен брояч с регистър и мултиплексор Синхронен реверсивен двоично-десетичен брояч с регистър н с мултиплексор 4-разреден синхронен реверсивен даончеи брояч с регистър и с мултиплексор Синхронен реверсивен двоичнодесетнчев брояч с регистър и с мултиплексор 4-разреден синхронен реверсивен двоичен брояч с регистър и с мултиплексор Три четиривходови предавателя И-НЕ/ИЛИ- НЕ Три четиривходови предавателя ИЛИ-НЕ Шест двувходови предавателя И-НЕ£ЛИ '. 2 J Шест двувходови предавателя ИЛИ-НЕ Шест двувходови предавателя И Шест двувходови предавателя ИЛИ Шест двувходови мултиплексора 8-разреден изравннтел по големина с изходи с отворен колектор 8-разреден синхронен реверсивен брояч 8-разреден сннхронен реверсивен брояч Два 16X4 регистъра Два 16X4 регистъра Два 4-разреднн паралелни регнстъра-памети Два по четири D-тригера Два по четири D-трнгера с иивертирашн изходи 8-разреден универсален предавател Два по четири D-тригера >--* Два по четири D-тригера с инвертиращи изходи ОД4ФЧ Два по четири D-тригера с инвертиращи находи 4-разредно аритметично устройство/функциона- лен генератор 32-раэредиа схема за пренос 8-разреден изравннтел по големина Четири двувходови мощни логически елемента И-НЕ Четири двувходови мошин логически елемента ИЛИ-НЕ Четири двувходови мощни логически елемента И-НЕ с нзходн с отворен колектор Шест инвертора Шест инвертора с изходи с отворен колектор Четири двувходови мощни логически елемента И Три двувходови мощни логически елемента И-НЕ Три двувходови мощни логически елемента И X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X
326
Сяиськ
ТТЛ
1020
1«за
1634
1035
1240
1241
1242
1243
1244
1245
1616
1620
1621
1622
1623
1631
1638
1639
1640
1641
1642
1643
1644
!645|
2000/
Серия
Фуикция
Два четиривходови логически елемента И-НЕ
Два четиривходови мощни логически елемента
или ~
Шест повторителя
Шест повторителя с изходи с отворен колектор
Осем инвертора
Осей повторителя
Четири инвертиращи предавателя за линия
Четири неннвертиращи предавателя за линия
Четири неннвертиращи предавателя за линия
Осем предавателя
Умножител (16X16 bit)
Осем инвертиращи предавателя
Осем неннвертиращи предавателя с изходи с
отворен колектор
Осем инвертиращи предавателя с изходи с от-
ворен колектор
Осем неннвертиращи предавателя
Четири разделяши предавателя за линия
Осем инвертиращи предавателя с изходи с от-
ворен колектор/с три изходни състояния
Осем неннвертиращи предавателя с изходи с
отворен колектор/с три изходни състояния
Осем инвертиращи предавателя
Осем неннвертиращи предавателя с изходи с
отворен колектор
Осем инвертиращи предавателя с изходи с от-
ворен колектор
Осем ннвертиращи/неинвертнращи предавателя
Осем инвертиращи/йеинвертираши предавате-
ля с изходи с отворен колектор
Осем неннвертиращи предавателя
16-разреден дискриминатор за посока
SV хх_____________________________________________
snv X ХХХХХХХХХХХ X XXX X XX X XX XXX
327
СПЯСЪК НА ТИПОВЕТЕ CMOS ИНТЕГРАЛНИ СХЕМИ
1 Тин Функция Серия
1 «юн |HFF I
4оео Два тривходови елемеита ИЛИ-НЕ и един инвертор X X X
4001 Четири двувходови логически елемеита ИЛИ-НЕ X X X
4002 Два четиривходови логически елемеита ИЛИ-НЕ X X X
4006 18-разреден преместващ регистър (статичен) X X X
4007 Два CMOS транзистора и един инвертор X X X
4008 4-разрежен пълен суматор X X X
4009 Шест инвертора X
4010 Шест повторителя X
4011 Четири двувходови логически елемеита И-НЕ X 'X X
4012 Два четиривходови логически елемеита И-НЕ X X X
4013 Два D-тригера X X X
4014 8-разредеи преместващ регистър Два 4-разредни преместващи регясгьра X X X
4015 X X X
4016 Четири авалогови ключа X X X
4017 5-раэредей брояч на Джонсън (брояч до 10) X X X
4018 5-разредей брояч на Джонсън с паралелни входове X X X
4019 Четири двувходови мултиплексора X X
4020 14-разрежен двоичен брояч X X X
4021 8-разреден преместващ регистър X X X
4022 8-разреден брояч на Джонсън с дешифратор х X X
4023 Три тривходови логически елемеита И-НЕ X X X
4024 7-разредеи двоичен брояч X X X
4025 Три тривходови логически елемеита ИЛИ-НЕ X X X
4026 ДесетичеН брояч (5-разреден брояч на Джонсън) с ореоб-
разувател в седемсегментен код X
4027 Два JK-тригера х X X
4023 Преобразувател иа двоично-десетичен код в десетичен х х X
4029 Синхронен реверсивен двоичен/двоично-десетичен брояч X X
4030 Четири логически елемеита изключващо ИЛИ X X
4031 64-разреден преместващ регистър X X
4032 3-разредеи последователей суматор (с положителна логика) Двоично-десетичен брояч (5-разреден, иа Джонсън) с прео<> X х
4033 X
разувател в седемсегментен код
4034 8-разреден универсален регистър X X
4035 4-разреден универсален преместващ регистър X X X
4037 Три И/ИЛИ бифазни двойки X
4038 3-разреден последователен суматор (с отрицателиа логика) X X
4040 12-разредеи двоичен брояч X X X
4041 Четири буфера о прав и инверсен изход х X
4042 Четири D-трнгера (паралелен регистър-памет) X X X
4043 Четири RS-трнгера с три изходни състояиия х X X
4044 Четири RS-тригера с три изходни състояння X X X
4045 21*разреден двоичен брояч X
4046 PLL-схема X X X
4047 Чакащ мултивибратор х X
4048 разширяем 8-входов логически елемент (за 8 логически функции) I Шест буфера (инвертора)
4049 X X
4050 Шест буфера (повторителя) X X X
328
Списък
CMOS
Тип Функция Серия
40001 14000I г
4051 8-входев аналогов мултиплексор X X X
4052 Два 4-входови аналогови мултиплексора X X X
4053 Три двувходови аналогови мултиплексора X X X
4054 Схема за управляване на индикатор с течни кристали X
4055 Схема за управляване на индикатор с течии кристали X
4056 Схема за управляване на индикатор с течни кристали X
4057 4-разредиа аритметично-логнческа схема X
4039 Синхронен програмируем брояч (от 3 до 9999 нли 15999) X X
4060 14-разреден реверсивен двоичен брояч и осцилатор X X
4062 200-разреден динамичен преместващ регистър X
4063 4-разреден цифров компаратор X
4066 Четири аналогови ключа X X X
4067 16-входов аналогов мултиплексор X X
4068 Осемвходов логически елемент И-НЕ X X X
4069 Шест инвертора X X X
4070 Четирн логически елемеита изключващо ИЛИ ' х X X
4071 Четири двувходови логически елемеита ИЛИ X X X
4072 Два четиривходови логически елемеита ИЛИ X X X
4073 Три тривходови логически елемеита И X X X
4075 Три тривходови логически елемеита ИЛИ X X X
4076 Четирн D-тригера с три изходни състояиия X X X
4077 Четири логически елемеита изключващо ИЛИ-НЕ X X X
4078 Осемвходов логически елемент ИЛИ-НЕ х X X
4081 Четирн двувходови логически елемеита И X X X
4082 Два четиривходови логически елемеита И X X X
4085 Два логически елемеита 2И-2И-ЗИЛИ-НЕ X X
4086 Логически елемент 2И-2И-2И-2И-6ИЛИ-НЕ X X
4С89 Двоичен умножител X
4093 Четири двувходови тригера на Шмит X X X
4094 , 8-разредеи преместващ регистър X X
4095 ! ,!К-тригер (упрзвляващ-угравляван) с по три J и К входа X
4096 1 JK-тригер (управляваш-унравляван) с г.о два J н К входа и с по един J и К вход X
4097 8-входов аналогов мултиплексор/демултиплексор X
4098 Два чакащи мултивибратора X
4099 8-разреден адресируем паралелен регистър-памет X
4104 Четири нисковолтови /високоволтови травелатора с изходи с три състояиия X
4502 Шест инвертора с общ стробираш вход X X X
4503 Шест повторителя с изходи с три състояиия X X X
•1508 Два 4-разредни паралелни регистъра-памети X X X
4510 Двоично-десетичен реверсивен брояч X X X
4511 Преобразувател на двоично-десетичен в седемсегментен
код X х X
4512 8-входов мултиплексор с три изходни състояиия X X X
4514 4-.разреден дешнфратор/демултиплексор с входеи реги-
стър-паме- 1 X X X
4515 4-разреден дешифратор/демултиплексор с входен регистър-Я
памет । X X X
329
Сцисък
CMOS
Тин Фуикция | Серия
1 14000 |HFF
4516 4-разреден реверсивен двоичен брояч X X х
4517 4-разредеи реверсивен двоичен брояч X X X
4518 Два двотводесетични брояча X X X
4519 Четири двувходови мултиилексора X X
4520 Два 4-разреджи двоичии брояча X X X
4521 24-разреден двоичен брояч X X
4522 Двоичио-десетичен програмируем брояч X X
4526 4-разреден двоичен програмируем брояч X X
4527 Двоичио-десетичен умножител X X X
4528 Два чакаши мултивибратора X *
4531 13-разреден генератор на бит за четност/схема за проверка
иа четност X х
4532 8-входова схема за приоритет X X X
4534 5-разреден десетичен брояч X X
4536 Програмируем таймер X X
4538 Два прецизни чакащи мултивибратора X X X
4539 Два четиривходови мултиплексора X X
4541 Програмируем таймер X X X
4543 Преобразувател на двоичио-десетичен код в седеисегмеитеи.
памет и изходи за управляване на индикатор с течки кристали X X X
4553 Триразреден десетичен брояч X
4555 Два двуразредии дешифратора (2 входа — 4 изхода) Два двуразредии дешифратора (2 входа — 4 изхода) X X X
4556 X X X
4557 Преместващ регистър с променлива дължина от 1 до 64
разреда X X
4560 Двоичио-десетичен суматор X
4561 Схема за преиос към 4560 х
4566 Генератор на основна честота. управляван от осветителната ]
мрежа X
4581 4-разредно аритметично-логическо, устройство X
4582 Генератор ва пренос X
4583 Два тригера иа Шмит X
4585 4-разреден цифров компаратор X X X
4702 Програмируем генератор за тактова честота X
4703 Паралелио-последователна па Met FIFO — 16x4 bit (буфер- иа памет от типа .първи иа входа, първи на изхода*) X
4704 Комутатор на данни X
4705 Арнтметично-логически регистър X
4706 Програмируем стек X
4707 Регистър за данни X
4703 Микропрограмна схема за пренос X
4710 Памет RAM с изходи с три състояния (16X4 bit) X
4720 256-битова памет RAM X х
4721 1024-битова памет RAM (256X4 bit) X
; 4722 Програмируем брояч/таймер X
4723 Два 4-разредни адресируеми паралелни регистъра-памети X
4724 8-рззрелен алресируем паралелен регистър-памет X X
4725 64-бнтова памет RAM X
330
Списки
CMOS
1 Тип Функция Серия
4000 14000 О, •U, X
4727 7-разреден двойчёй бро»Ч X
4731 Четири 64-разредни иреыЬстнЛи регйстъра X X
4734 Преобразувател иа двоично-Мееётичен в седемсегментен код с парет . 2048-битове памет ROM (2S6>j8bit) X
4735 X
4736 1024-битова памет RAM‘|1024xlbit) X
4737 7-разреден двоичен брояч. х X
4738 1EC/IEEE интерфейсиа ёойма X
4739 Схема за цифров вотпаегър X
4750 Синтезатор на честота X
4751 Универсален делител X
4752 Схема за управляване иа електродвигател X
4753 Универсален таймер X
4754 Схема за управляване иа индикатор от течен кристал (ивица от 18 елемента) X
4741 Матрица (4X4)—аналогов комутатор X
40014 Шест тригера на Шмит х
40085 4-разреден цифров комутатор X
40097 Шест буфера (повторителя) с изходи с три състолММ Шест буфера (инвертора) с изходи с три сытея X
40098 X
40100 40101 32-разредеи реверсивен преместващ регистър 9-разреден генератор на бут за четрост/схема за проверка ‘ X
на четност X
4)102 Два двоично-десетични сиухрояии брояча х
40103 8-разреден синхронен двоичен брояч X
40104 4-разредеи универсален преместващ регистър X
40105 Регистър от типа FIFO (първи на входа, първи на’.изхода) X
40106 Шест тригера иа Шмит X х
40107. Два двувходови буфера И-НЕ X
401*8 (4-четириравредни регистъра *х
40109 Четнри преобразувателя иа ниво X
40110 Двончиодесетичен реверсивен брояч, 4-битова памет и пре-
образувател на двончиодесетичен код в седемсегментен код за индикатор със светодиоди *х
40115 8-разреден CMOS — ТТЛ интерфейс ’х
40116 8-разреден CMOS—’ТТЛ интерфейс X
40117 Две програмируеми 4-разредни съгласуващи схеми X
40147 10-входова схема за приоритет (с двоичио-десетичен изход) X
40160 Синхронен двоично-десетичен брояч с асинхронно нулираие X X X
43161 4-разреден синхронен двоичен брояч с асинхронно нулираие X X X
40162 Синхронен двоично-десетичер брояч със синхронно нулираие X X X
40163 i 4-разреден синхронен двоичён брояч със синхронно нули- ране Шест D-тригера X I X X
40174 X1 X X
40175 Четнри D-тригера х ! X X
40181 4-разредно аритметично-логическо устройство X ' 1
40182 Схема за пренос към 40181 v i
•10192 Синхронен реверсивен деоично-десетичен брояч X
40193 4-разреден асинхронен реверсивен двоичен б;>оя> ;< X
331
Списък
CMOS
j Тип Функция Серия
40'00 о о тМ HFF
40194 4-разреден универсален преместващ регистър X X X
40195 4-разреден универсален преместващ регистър X
40208 4 четириразредни регистъра X
40244 Осем буфера с изходи с три състояния X
40245 Осем предавателя с нзходн с трн състояния X
40257 Четири двувходови мултиплексора X
40373 Осемразреден паралелен регистър-памет с изходи
с три състояния X
40374 Осем D-тригера с изходи с три състояния X
22100 Матрица 4X4 — аналоговн ключове с управляваща памет X
22101 Матрица 4x2X2 — аналогови ключове с управляваща памет X
22102 Матрица 4X2X2—аналогови ключове с управляваща памет X
22103 Транскодер за 2,048/8,448 Mbit/s X
22104 Четирн схемн за управляване на индикатор с течни кристалн X
22105 Четири схемн за управляване на индикатор с течнн кристали X
22301 Регенератор за ИКМ 1,544 М bit/s X
22401 16-каналеи прецнзен таймер X
22413 Дискретизатор за ИКМ X
22414 Дискретизатор за ИКМ X
22859 Двучестотен генератор за телефокен апарат X
Списък CMOS
Тип Функция 1
74НС00 Четири двувходови логически елемента И-НЕ
74НС02 Четири двувходови логически елемента ИЛИ-НЕ
74НС03 Четири двувходови логически елемента И-НЕ с отворен дрейн
74НС04 Шест инвертора
74НС08 Четири двувходови логически елемента И
74НС10 Три трнвходовн логически елемента И-НЕ
74НС11 Три тривходови логически елемента И
74НС14 Шест инвертиращи тригера на Шмнт
74НС20 Два четиривходови логически елемента И-НЕ
74НС21 Два четиривходови логически елемента И
74НС27 Три тривходовн логически елемента ИЛИ-НЕ
74НС30 Осемвходов логически елемент И-НЕ
74НС32 Четири двувходови логически елемента ИЛИ
74НС42 Преобразувател на двоично-десетичен код в десетичен код
74НС51 Два логически елемента И-ИЛИ-НЕ
74НС58 Два логически елемента И-ИЛИ
74НС73 Два JK-тригера
74НС74 Два D-тригера
74НС75 Четири D-трнгера (паралелен регистър-памет)
74НС76 Два JK-тригера
74НС85 4-разреден цифров компаратор
74НС86 Четири двувходови логически елемента изключващо ИЛИ
74НС93 4-разредеи двоичен брояч
74НС107 Два JK-тригера
74НС109 Два JK-тригера
74HC1I2 Два JK-тригера
74HCI13 Два JK-тригера 1
74НС123 Два чакаши мултивибратора
74НС125 Четири буфера с три изходни състояния
74НС126 Четири буфера с трн изходни състояния
74НС132 Четири двувходови тригера на Шмнт
74НС133 13-входов логически елемент И-НЕ
74НС137 3-разреден декодер (3 входа — 8 изхода) с адресируем парале-
лен регнетър-памет
74НС138 З-разреден декодер (3 входа — 8 изхода)
74НС139 Два 2-разредни декодера (2 входа — 4 изхода)
74НС147 10-входова схема за приоритет (с 4 изхода)
74НС149 8-входова схема за приоритет (с 3 изхода)
74НС151 8-входов мултиплексор
74НС153 Два 4-входови мултиплексора
74НС154 4-разреден декодер (4 входа —16 изхода)
74НС157 Четири двувходови мултиплексора
74НС158 1 Четири двувходови мултиплексора
74НС160 1 Двоично-десетичен синхронен брояч
74НС161 1 4-разреден двоичен синхронен брояч (брояч до 16)
74НС162 i Двоично-десетичеи синхронен брояч (брояч до 10) , ।
74НС163 4-разреден двоичен синхронен брояч (брояч до 16)
74НС164 8-разреден преместващ регистър
74НС165 8-разреден премествещ регистър
74HCI66 8-разреден преместващ регистър
74НС169 4- разреден реверсивев двоичен брояч
333
Списък
CMOS
Тип Функция
74НС173 Четири D-тригера с три изходни състояиия (паралелен регис-
тър-памет)
74НС174 Шест D-тригера
74НС175 Четири D-тригера
74НС181 Аритметично-логическо устройство
74НС182 Схема за пренос към 7Ф1С181
74НС190 Синхронен реверсивен двоично-десетичен брояч
74HCI91 Синхронен реверсивен двоичен 4-разреден брояч (брояч до 16)
74НС192 Синхронен реверсивен днончно-десетичеп брояч
74НС193 Синхронен реверсивен 4-разреден брояч (брояч до 16)
74НС194 4-разреден преместващ регистър
74НС195 4-разредеи преместващ регистър
74НС22! Два чакащи мултивибратора
74НС237 3-разреден дешифратор (3 входа — 8 изхода) с адресируем па-
рэлелек регистър-паует
74НС238 З-разреден дешифратор/демултиплексор
74НС240 Осем буфера (инвестора) с три изходни състояиия
74НС241 Осем буфера с три изходни състояиия
, 74ИС242 Четири предикат ее я (инвертора) за линия с три изходии със-
тояияя
74НС243 Четири Предавателя (повторителя) за линия с три изходни със-
Т0ЯНИЯ
74НС244 Осем буфера с туя изходни състояиия
74НС245 Осем предавателя (повторителя; за линия с три изходни с?> -
СТОЯНИЯ
74НС251 Осемвходов мултиплексор с три изхсдни състояиия
74НС253 Два 4-входови мултиплексора с три изходни състояиия
71НС257 Четири двувходови мултиплексора
74НС259 8-разреден адресируем паралелен регистър-памет
74НС266 Четири двувходови логически елемеита изключващо ИЛИ-Нс.
74НС273 Осем D-тригера
74НС280 9-разредеи генератор на бит за четнсст/схема за проверка на 1
четност
74НС283 4-разреден пълен двоичен суматор
74НС292 Програмируем делител на честота
74НС2Э4 Програмируем делител на честота ;
74НС297 Цифров PLL филтър
74НС298 Четнри двувходови мултиплексора
74НС299 8-разредеи универсален преместващ регистър с изходн с три
състояння
74НС354 8-входов мултиплексор с паралелен регистър-памет с изходн с
три състояиия
74НС356 8-входов мултиплексор с паралелен регистър-памет с изходи с ,
три състояиия
74НС365 Шест буфера с три изходни състояиия
74HC36I6 Шест буфера (инвертора) с три нзходнн състояиия
74НС367 Шест буфера с три изходни състояиия
74НС368 Шест буфера (инвертора) с трн изходни състояиия
74НС373 Осем D-тригера с три изходни състояиия
74НС374 Осем D-тригера с три изходни състояння
74НС390 Два двоично-десетични брояча
74НС393 Два 4-разредни двоични брояча (броячи до 16)
334
С пи ст>к
CMOS
Тип Функция
74НС423 74HC52I 74НС533 74НС534 74НС540 74НС541 74НС543 74НС544 74НС550 74НС551 74НС563 74НС564 74НС573 74НС574 74НС583 74НС588 74НС590 74НС592 74НС593 74HCS95 74НС597 74НС640 74НС643 74НС616 74HC64S 74НС670 74НС688 Два чакащи мултивибратора 8-разреден цифров компаратор Осем D-тригера с три изходни състоянжя (паралелен регистър- памет) Осем D-тригера с три изходнн състояиия Осем буфера (инвертора) с три изходни състояиия Осем буфера с три изходнн състояиия Осем предавателя за линия Осем предавателя за линия Осем предавателя за линия Осем предавателя (инвертора) за линия Осем D-тригера с три изходни състояиия (паралелен регистър- памет) Осем D-тригера с три изходнн състояиия Осем D-тригера с три изходнн състояиия (паралелен регистър- памет) Осем D-трнгера с три изходни състояиия Четириразреден пълен суматор 8-разреден преместващ регистър с паралелен регистър-памет с три изходни състояиия 8-разреден двоичен брояч с нзходен регистър о три изходни състояиия 8-разреден двоичен брояч с входен регистър 8-разреден двоичен брояч с входен регистър 8-разреден преместващ регистър с изходен паралелен регис- тър-памет 8-разреден преместващ регистър с входен паралелен регистър- памет Осем предавателя (инвертора) за линия с три изходнн състоа- вия Осем предавателя (инвертора) за линия с три изходнИ състоя- ния Осем предавателя (повторителя) за ливня Осем предавателя (повторителя) за линия 4четириразредни регистъра 8-разреден цифров компаратор
335
СПИСЪК НА CMOS ИИТЕГРАЛНИ СХЕМИ, ПРОИЗВЕЖДАНИ В СССР
Аналог Серия Означе- ние Функция
К176 1 К561 8
4011 X X X X ЛА7 Четири елемента 2И-НЕ
4012 X X X X ЛА8 Два елемента 4П-НЕ
4023 X X X X ЛАЭ Три елемента ЗИ-НЕ
4001 X X X X ЛЕ5 Четири елемента 2ИЛИ-НЕ
4002 X X X X ЛЕ 6 Два елемента 4ИЛИ-НЕ
4025 X X X X ЛЕЮ Три елемента ЗИЛИ-НЕ
— X X ЛИ1 9-входов елемент И и инвертор
4007 X X ЛП1 Два CMOS транзистора и един инвертор
4030 X X X X ЛП2 4 двувходови елемента за логическа нерав-
нозначност
4030 X X ЛП4 Два елемента ЗИЛИ-НЕ и инвертор
— X X ЛП1 1 Два елемента 4ИЛИ-НЕ н инвертор
X X ЛП12 Два елемента 4И-НЕ и инвертор
— X X |ЛП13 Три тривходови,мажоритарии схеми
— X X СА1 13-входова схема суматор по модул 2
4028 X X X ИД1 Преобразувател на BCD код в десетичен
4543 X X ИД2 Преобразувател на BCD код в 7-сегментен
— X ИД4 Преобразувател на BCD код в 7-сегментен
X ИД5 Преобразувател на BCD код в 7-сегментен
с входен регистър
X УМ1 Четири преобразувателя иа ниво с входен
регистър
— X X ПУ1 Пет преобразувателя на ниво (инвертора)
4009 X ПУ2 Шест преобразувателя на ниво (инвертора)
4010 X ПУЗ Шест преобразувателя на ннво (повторителя)
4050 X X ПУ4 Шест преобразувателя нз ниво (повторителя)
— X ПУ5 Четирн преобразувателя на ииво с инверти-
ЛН2 ращи и неинвертиращи изходи
4049+ X X Шест преобразувателя на ниво (инверторе)
4502 X X ЛН1 Шест инвертора с три изходни състояния
4016 X X КТ1 Четири аналогови ключа
4066 X X КТЗ Четири аналогови ключа
4052 ,х X КП1 Два 4-входови аналогови мултиплексора
4051 X КП2 8-входов аналогов мултиплексор
X X ЛС1 Три двувходови мултиплексора
4019 X X ЛС2 Четирн двувходови мултиплексора
4043 X X ТР2 Четири RS-тригера
4003 X X ТМ1 Два D-тригера
4013 X X X X ТМ2 Два D-тригера
4042 X X ТМЗ Четирн D-тригера с общ вход С
4027 X X ТВ1 Два JK-тригера
4015 X X X ИР2 Два 4-разредни преместващи регистри
X X ИРЗ 4-раэреден преместващ регистър
4031 X ИР4 64-разреден преместващ регистър
4034 X ИР6 8-разреден преместващ регистър
4035 X X ИР9 4-разреден преместващ регистър
4006 X X ИР10 18-разреден преместващ регистър
X X ИР11 Осем 4-разреднн преместващи регистри
— X X ИР12 Четири 4-разредии преместващи регистри
336
Списък
CMOS — съвстски
Аналог Серия Означе- ние Функция
3 К176 К561 S
— X X ИЕ1 6-разреден двоичен брояч
ТА5971 X X ИЕ2 5-разреден двоичен брояч
— X ИЕЗ Брояч до 6, преобразувател в седемсегмен-
ген код
— X ИЕ4 Брояч до 10. преобразувател в седемсегмен-
тен кед
— X ИЕ5 15-разреден двоичен брояч
4017 X X X ИЕ8 Брояч до 10 (на Джонсъи) с дешифратор
4022 X X ИЕ9 Брояч до 8 (на Джонсъи) с дешифратор
4520 X X ИЕ10 Два брояча до 16
—• X X ИЕ11 Реверсивен брояч до 16
— X ИЕ12 Управление на индикация в електронни ча-
совници (брояч до 60 и 215)
— X ИЕ13 Двоично-десетичен брояч с мултиплексор на
изхода
X ИЕН Двоично-десетичен брояч
X ИЕ15 Програмируем брояч (от 3 до 16659)
X ИЕ16 14-разреден брояч
X ИЕ19 Програмируем брояч (от 2 до 10)
4008 X X X X ИМ1 4-разреден суматор
4585 X X ИП2 4-разреден компаратор
X ИПЗ 4-разредно арнтметичио-логическо устройству
X ИП4 Схема за групово пренасяне
»—w X X ИП5 Схема за умножение
4061 X X РУ2 Памет RAM 256X1
4005 X РМ1 16 битова памет RAM
-I- Съответствието не е пьяно
22 Кратък справочник по...
237
СПИСЪК НА ИНТЕГРАЛНИТЕ СХЕМИ, ДАДЕНИ В СПРАВОЧНИКА
ТТЛ жнтегрални схеми
Тип Стр. Тип Стр. Тип Стр.
7400 13 7439 42 7481 71
7401 14 7440 43 7482 • 72
7403 16 7442 44 7483 74
7404 17 7443 45 7484 75
7405 18 7444 46 7485 76
7406 19 7445 47 7486 78
7407 20 7446 48 7489 79
7408 21 7447 49 7490 80
7409 22 7448 50 7491 81
7410 23 7449 52 7492 82
7411 24 7450 53 7493 83
7412 25 7451 54 7494 84
7413 26 7452 55 7495 86
7414 27 7453 56 7496 89
7416 28 7454 S7 7497 90
7417 29 7455 58 74105 91
7420 30 7460 59 74107 92
7421 31 7464 60 74109 93
7420 32 7465 61 74112 95
7423 33 7470 62 74113 96
7425 34 7472 63 . 74114 98
7427 36 7473 64 74116 99
7428 37 7474 65 74121 101
740 38 7475 66 74123 102
7432 39 7476 67
7437 40 7477 69
7438 41 7480 70
33S
ТТЛ интеграция схеми
Тил Стр. Тип Стр. Тип Стр.
74124 104 74165 134 74196 159
74125 105 74166 135 74197 160
74126 106 74168 136 74198 161
74128 107 74169 136 74199 163
74132 108 74170 137 74248 166
74139 ПО 74172 138 74251 167
74140 111 74173 141 74253 169
74141 112 74174 142 74257 171
74145 114 74175 143 74258 172
74148 115 74176 144 74260 173
74150 116 74177 144 74266 174
74151 118 74178 146 74279 175
74132 120 74179 147 74280 176
74153 122 74180 148 74283 177
7415 1 123 74184 149 74290 179
74155 125 74185 151 74293 180
74156 126 74187 153 74295 181
74157 128 74190 154 74298 183
74160 129 74191 154 74365 184
74161 129 74192 155 74366 185
74162 131 74193 155 74367 186
74163 131 74194 bind 156 74381 187
74164 132 74195 157
339
CMOS интегрални схеми
Тип | Стр. Тип Стр. Тип Стр.
4000 194 4028 222 4068 256
4001 195 4029 223 4069 257
4002 196 4030 225 4071 258
4003 197 4031 226 4073 259
4006 198 4034 227 4076 260
4007 199 4035 228 4081 262
4008 200 4042 231 4093 263
4009 201 4043 232 4097 264
4010 202 4044 233 4098 266
4011 203 4047 234 4099 267
4012 204 4048 236 40160 268
4013 205 4049 238 4502 269
4015 206 4050 239 4503 270
4016 207 4051 240 4508 271
4017 208 4052 242 4510 273
4018 210 4053 244 4511 275
4019 212 4054 246 4516 277
4024 214 4055 247 4518 278
4022 216 4056 249 4520 280
4023 217 4060 251 4531 281
4024 218 4066 253 4543 282
4025 219 4067 254 4554 284
4027 220 4585 285
340
— Съветски CMOS интегрални схеми
Тип Стр. Тип Стр. Тип Стр.
К176ЛИ1 286 К176ИЕ5 287 К561ИР11 288
К176ЛП11 286 К176ИЕ12 287 К564ИР12 288
К176ЛП12 286 К176ПУ1 287 К564ИЕ11 288
, К176ИЕ1 286 К176ПУЗ 287 К564ИЕ14 289
К176ИЕ2 286 К176РМ1 287 К564ИЕ19 289
К176ИЕЗ 286 К176РУ2 287 К564ИП5. 289
К176ИЕ13 286 К564СА1 288 К564ИЕ15 289
К176ИРЗ 286 К564ИД4 288 К564ИПЗ 289
К176ЛС1 286 К564УМ1 288 К564ИП4 289 |
К176ИЕ4 286 К564ИД5 288 1
341
КРАТЪК СПРАВОЧНИК ПО ЦИфРОВИ ИНТЕГРАЛНИ СХЕМИ
Автор к. т. к. икж. КИРИЛ ИВАНОВ КОНОВ
Рененвевт на второго какание ст. н. с. II ст. ииж. МАРИЯ ИЛИЕВА ДИМИТРОВА
Нацноиалност бъатарска
Втора проработано и допълженв недавне
Изд. № 14 976
Научен редактор инж. ЛИЛЯНА САЛЧЕВА
Художник ИВАН БЪЧВАРОВ
Художествен редактор ВИХРА СТОЕВА
Технически редактор ЦВЕТАНА ПОПОВСКА
Коректор СТАНКА СТАМАТОВА
Далена аа набор иа 25. XI. 1985 г.
Подписана за лечат на 27. Ш. 1986 г.
Излазлв от лечат на 31. III. 1985 г.
Формат 60x90/16
Печ. коли 21,50
Изд. коли 21,50
УИК 23,86
Тираж 34,400+105
Цена 2,69 лв.
Държавно нздателство .ТЕХНИКА", бул. .Рускп" 6, СОФИЯ
Държавна печатннна .Г. ДИМИТРОВ", ЯМБОЛ
ПЕЧАТНИ ГРЕШКИ В КНИГАТА
Кратък справочник по цифрови иитегрални схеми
Стр. Рад Наиечатаао Да са чета По вааа м
- 152 -297 -297 -300 -301 —334 9 отд. 12 отг. И отд. 12 — 11 отг. 7 отд. y2=i UCY7409N (ПНР) МН7410(ЧССР) К155В1(СССР) FLU21U (Siemens) 74НСЭ69 иСУ740?ЩПНР) МН7420(ЧССР) K1S5TB1 (СССР) FLL121V (Siemens) 74НС366 печатшшата коректора вечатаицата коректора