Автор: Наумкина Л.Г.
Теги: электротехника электроника учебное пособие для вузов
ISBN: 978-5-98672-053-1
Год: 2007
Текст
ИЗДАТЕЛЬСТВО
«ГОРНАЯ КНИГА>
ИЗДАТЕЛЬСТВО
МГГУ
мкина ЭЛЕ
Л.Г. Наумкина
ЭЛЕКТРОНИКА
rvF| московский ГОСУДАРСТВЕННЫЙ ГОРНЫЙ УНИВЕРСИТЕТ
РЕДАКЦИОННЫЙ СОВЕТ
IlpedceAame:i ь
Л.А. ПУЧКОВ ректор МГГУ, чл,-корр. РАН
Зам. председателя
Л.Х. ГИТИС директор Издательства МГГУ
Члены редсовета
И.В. ДЕМЕНТЬЕВ академик РАЕН
А.П. ДМИТРИЕВ академик РАЕН
Б.А. КАРЮЗИЯ академик РАЕН
М.В. КУРЛЕНЯ академик РАН
В.И. ОСИПОВ академик РАН
э.м. СОКОЛОВ академик МАИ ВШ
К.Н. ТРУБЕЦКОЙ академ и к РА Н
В.В. ХРОНИН профессор
В. А. ЧАНГУРИ Я академик РАН
Е.И. ШЕМЯКИН академик РАН
Л. Г. Наумкина ЭЛЕКТРОНИКА Допушено Учебно-методическим Советом МГГУ в качестве учебного пособия 1 по дисциплине «Электротехника и электроника» для студентов вузов, обучающихся по специальностям «Технология машиностроения» и «Автоматизированные системы сбора и обработки информации» ;
МОСКВА ИЗДАТЕЛЬС ИЗДАТЕЛЬС ГОСУДАРС1 2007 БИБЛИОТЕКА МОСКОВСКОГО ГОСУДАРСТВЕННОГО ГОРНОГО УНИВЕРСИТЕТА ТВО «ГОРНАЯ КНИГА» 'ГЕО МОСКОВСКОГО ГВЕННОГО ГОРНОГО УНИВ ЕРСИТЕТА
УДК 621.382
ББК 32.85
Н34
Издано при финансовой поддержке Федерального агентства по печати и массо-
вым коммуникациям в рамках Федеральной целевой программы «Культура России»
Экспертиза проведена Учебно-методическим советом. МГГУ (выписка из про-
токола № J6 заседания УМС от 19.06.2006 г.)
Книга соответствует «Гигиеническим требованиям к изданиям книжным для
взрослых. СанПиН 1.2.1253 — 03», утвержденным Главным государственным
санитарным врачом России 30 марта 2003 г.
Рецензенты:
• проф.» канд. техн, наук АД. Яризов (РГУ нефти и газа им. И,М. Губкина);
• доц. Н.Б. Шубина (Московский государственный горный университет)
Наумкина Л.Г.
Н 34 Электроника: Учебное пособие для вузов. — М.: Издательство
«Горная книга», Издательство Московского государственного горного
университета, 2007. —331 с.: ип. (ГОРНАЯ ЭЛЕКТРОМЕХАНИКА)
ISBN 978-5-98672-053-1
ISBN 978-5-7418-0461-2
Учебное пособие состоит из четырех частей. В части I «Полупроводниковые приборы
и физические основы их работы» изложены физические принципы организации, работы и
использования полупроводниковых диодов и транзисторов: биполярных и полевых. В части
2 «Цифровые и аналоговые интегральные схемы» приведены параметры базовых элементов
цифровых ИС, их схемы и сравнительные характеристики, позволяющие определить досто-
инства и недостатки ИС той или иной логики. Изложены правила алгебры логики, позво-
ляющие описывать функционально различные цифровые устройства и понять основы их
синтеза. В части 3 «Усилители и функциональные генераторы» даны основы формирования
транзисторных усилителей низкой частоты с емкостной связью; генераторов прямоуголь-
ных, треугольных и пилообразных сигналов для передачи информации. Изложены основ-
ные принципы построения источников питания для цифровых и аналоговых ИС, электрон-
ной аппаратуры и питающей сети для технических средств ЭВМ. В части 4 «Функцио-
нальные схемы цифровой электроники» аппаратные средства вычислительной техни-
ки описаны на уровне функционального назначения СИСов и БИСов со знанием их
алгоритмов и временных диаграмм работы.
Для студентов вузов, обучающихся по специальностям «Технология машино-
строения» и «Автоматизированные системы сбора и обработки информации».
УДК 621.382
ББК 32.85
ISBN 978-5-98672-053-1
ISBN 978-5-7418-0461-2
© Л.Г. Наумкина, 2007
© Издательство «Горная книга»,
2007
© Издательство МГГУ, 2007
© Дизайн книги. Издательство
МГГУ, 2007
ПРЕДИСЛОВИЕ
Знание электроники является обязательным для инженерно-
технических работников, даже если они занимаются только экс-
плуатацией электронного оборудования и систем автоматиче-
ского и автоматизированного управления. Такая грамотность не-
обходима на современном уровне развития производства, как
знание таблицы умножения в школе.
Данное учебное пособие написано для студентов специаль-
ностей «Технология машиностроения» и «Автоматизированные
системы сбора и обработки информации» по дисциплине «Элек-
тротехника и электроника» (раздел «Электроника»).
Студенты этих специальностей выступают как пользователи
вычислительных средств со знанием функциональных узлов,
входящих в любое вычислительное устройство, способное уп-
равлять объектом по заданному алгоритму.
Учебное пособие состоит из четырех частей:
часть 1 «Полупроводниковые приборы и физические основы
их работы»;
часть 2 «Цифровые и аналоговые интегральные схемы»;
часть 3 «Усилители и функциональные генераторы»;
часть 4 «Функциональные схемы цифровой электроники».
Написание данного учебного пособия было продиктовано
необходимостью изложить довольно сложный материал на уров-
не пользователя с пониманием физических процессов, происхо-
дящих в устройствах; не прибегая к математическому аппарату,
объяснить принцип работы электронных приборов на базе инте-
гральных схем малой, средней и большой степени интеграции;
рассмотреть работу вычислительных устройств.
Степень оснащенности электроникой и вычислительной тех-
никой является показателем научно-технического прогресса в
любой отрасли производства на современном этапе.
5
В настоящее время трудно найти область в нашей жизни,
где бы не использовались устройства цифровой электроники. Их
можно встретить на каждом шагу, начиная от личных вещей в
доме (будильник, электронный замок, утюг, телефон, стираль-
ная машина, микроволновая печь и т. д.) до сверх скоростных
ЭВМ для прогнозирования погоды или систем управления и
контроля спутников и космических кораблей.
Цифровая электроника, применительно к объектам гор-
ного производства, используется для сбора, обработки и хране-
ния информации на машиностроительных заводах — для авто-
матизации обрабатывающих станков; при открытых разработках
полезных ископаемых — для автоматизации экскаваторов лю-
бых типов; в шахтах — для автоматизации подъема, вентиля-
ции, конвейерных лент и т.д. Основу всех этих устройств со-
ставляют цифровые схемы, физический принцип работы кото-
рых объясняется в данном пособии.
ИСТОРИЯ РАЗВИТИЯ ЭЛЕКТРОНИКИ
Изучение любой науки начинаетсясо знакомства с историей
ее развития. Это необходимо, чтобы:
• знать все задачи, стоящие перед наукой;
• знакомиться с историческими фактами в развитии науки;
• знать, как каждое новое открытие закладывало фундамент
науки;
• понимать, что история развития науки часто бывает по-
учительна, например, известные ученые XIX века (Маркони и
Ли де Форест — ученые с мировыми именами) заявляли о бес-
перспективности радиовещания, и только интуиция и настойчи-
вость инженеров дали ему развитие;
• натолкнуться на давно забытые идеи, например, первый по-
лупроводниковый диод был создан инженером Лосевым в 1922 г.
в России, а первый биполярный транзистор — только в 1948 г. в
США; жидкие кристаллы были открыты 100 лет назад, а ис-
пользовать их стали только в наше время;
• оценить значимость науки в экономике и обороноспособ-
ности страны;
• уметь составлять прогнозы на будущее в развитии науки.
В своем развитии электроника прошла несколько этапов.
Первый этап в развитии электроники называется ламповой элек-
троникой — радиоэлектроникой, так как основным потребителем
научных открытий была радиопромышленность. В 1914 г. ученые
Бонч-Бруевич и Папалекси независимо друг от друга изобрели пер-
вую электронную лампу, и до 1941 г. было создано свыше 300 раз-
новидностей радиоламп. В обществе не было таких технических за-
дач, которые не решались бы элементной базой радиоэлектроники.
Итак, этот период характеризует состояние основных по-
требителей электронных ламп следующим образом:
• радиовещание уже достаточно развитая область;
• телевидение находится в зачаточном состоянии;
• вычислительная техника в этот период еще не приняла
элементную базу электроники, она механического типа, но раз-
рабатываются основные концепции вычислительного процесса.
7
Великая отечественная война стала катализатором развития
радиоэлектроники: появились локагсры, самолетные станции ближ-
него обнаружения, управляемые снаряды, в электронные схемы
управления которых были заложены некоторые принципы инте-
гральных схем (ИС), гидролокаторы для обнаружения подвод-
ных лодок, первые ламповые ЭВМ. Все эти открытия принад-
лежат военной промышленности, но в мирное время они стано-
вятся достоянием гражданской промышленности.
Второй этап получил название электроники, ибо она стано-
вится элементной базой изделий в любой отрасли народного хо-
зяйства. Ё 1948 г. три американских ученых Д. Бардин, В. Брат-
тейн и В. Шокли создали первый полупроводниковый транзи-
стор на базе германия, за что и получили Нобелевскую премию.
Первые транзисторы были полны несовершенства, но постепен-
но разрабатывается технология изготовления транзисторов: сплав-
ление, диффузионная, планарно-эпитаксиальная; создаются транзи-
сторы с различными параметрами, характеристиками (по потреб-
ности промышленности). Составляются справочники по транзи-
сторам. Но запасы германия быстро исчерпываются, ищут но-
вый материал и находят — в 1954 г. делают первый транзистор
на базе кремния, запасы которого неограничены. Затем (1952 г.)
разрабатываются полевые транзисторы с управляющим р-п-пе-
реходом (11 Г) и туннельные диоды. И, как всегда, с появлением
новой элементной базы — первые транзисторные ЭВМ (1960 г.).
Третий этап в развитии электроники характеризуется качест-
венным скачком и называется микроэлектроникой. Начало этого
этапа можно отнести к 1959 г., когда французские ученые Килби
и Нойс создали первую ИС. Идет постепенная отработка цифровых
(ключевых, импульсных) элементов: ТЛНС — транзисторная ло-
гика с непосредственными связями, РТЛ — резистивно-транзи-
сторная логика, РЕТЛ — резистивно-емкостная транзисторная ло-
гика, ДТЛ — диодно-транзисторная логика. Элементы этих ло-
гик обладают некоторыми недостатками, от которых пытаются
избавиться в дальнейших разработках. Наконец, в 1963 г. появ-
ляются ИС ТТЛ (транзисторно-транзисторная логика). Серия
этих ИС и поныне считается самой функционально полной, хо-
8
рошо отработанной и широко используемой. Все последующие
разработки ИС других логик пытались сделать согласуемыми с
элементами ТТЛ. В период с 1968 по 1970 гт. идет бурное развитие
вычислительной техники на базе ИС. Появляются мини-ЭВМ,
которые лишены универсальности, но уменьшаются габариты вы-
числительной техники, их стоимость и потребление мощности, од-
новременно увеличивается надежность работы и срок службы.
В 1970 г. произошел новый качественный скачок в развитии
электроники, когда жесткая логика элементной базы была заменена
на гибкую созданием микропроцессорной большой интегральной
схемы (МП БИС), работающей под управлением программы (про-
граммно управляемой). Это можно считать унификацией элемент-
ной базы, так как функция, выполняемая МП БИС, зависит от про-
граммы пользователя. Значимость МП БИС выше, чем появление
полупроводниковой электроники, так как позволило приблизить
вычислительную технику к объекту, на который она работает.
Термин «микропроцессор» появился в 1971 г., когда фирма
«Intel» выпустила МП серии 4004 — интегральный микропро-
граммируемое вычислительное устройство — однокристальный
центральный процессор, имеющий в составе четырехразрядный
параллельный сумматор, 16 четырехразрядных регистров, нака-
пливающий сумматор, стек. Этот МП реализован на 2300 тран-
зисторах и мог выполнять 45 различных команд. Последующие
поколения микропроцессоров создаются с увеличением разряд-
ности машинного слова: восьми-, шестнадцати- и тридцатидвух-
разрядного слов. За прошедшие годы количество транзисторов
на кристалле возросло в 200 раз, тактовая частота увеличилась в
50 раз, а производительность — на 2 — 3 порядка.
Темпы микропроцессорной революции превосходят интенсив-
ность развития обычных средств вычислительной техники. Время,
прошедшее между изобретением микропроцессора и внедрением
32-разрядной архитектуры, составляет десятилетие, за которое бы-
ло ликвидировано отставание МП техники от обычных ЭВМ.
Немного об истории появления микропроцессора.
В 1969 г. фирма «Intel» объявила о создании микросхемы, со-
держащей НСбит (1024 бит) памяти типа RAM (оперативное за-
9
поминающее устройство). Тогда еще не существовало других мик-
рокомпьютерных чипов, к которым можно было привязать эту
микросхему памяти. В это же время к фирме «Intel» обратилась
японская компания «Бьюсиком», выпускающая калькуляторы, с за-
казом на производство набора специализированных микросхем.
Микросхемы (МИС) были разработаны инженерами фирмы «Бью-
сиком» для нового семейства калькуляторов, которые должны бы-
ли состоять из нескольких микросхем, каждая из которых содержа-
ла от 3000 до 5000 транзисторов. Была создана группа японских
инженеров, получивших представительство в фирме «Intel», к кото-
рой был придан один из разработчиков этой фирмы Маршан Хофф.
Хофф ознакомился с проектом и нашел, что проект слишком
сложен для того, чтобы быть рентабельным. Он рассудил, что
сложность калькулятора может быть сильно уменьшена, если ис-
пользовать в нем небольшой универсальный процессор. Такой под-
ход, использующий программное обеспечение вместо электронной
логики для вычислений, должен резко повысить потребность каль-
кулятора в памяти, чем и занималась фирма «Intel». Хофф понял,
что такой процессор может быть применен и в других приложени-
ях, а потому продал свою идею руководству фирмы «Intel».
Параллельно японским инженерам Хофф и его группа начали
работать над альтернативным проектом. Хотя японские инженеры
упростили свой проект, все равно каждая МИС должна была со-
держать 2000 транзисторов и количество МИС равнялось 12.
Универсальный процессор Хоффа выиграл соревнование с
проектом японской компании, и американская фирма получила
контракт на производство универсального процессора, который
позже получил название 4004.
Непосредственное производство МИС оказалось довольно
трудным, пока с фирмой «Intel» не начал сотрудничать технолог
Федерико Фаджин, который довел МИС процессора от стадии
концепции до кремниевого кристалла всего за девять месяцев. В
ноябре 1971 г. фирма «Intel» рекламировала процессор, выпол-
няющий 60 000 операций в секунду.
Первые МП имели ограниченный набор команд и програм-
мировались в машинных кодах. Благодаря совершенствованию
10
архитектуры вычислительных систем, появлению языков высокого
уровня, росту производительности и гибкости микропроцессорной
техники, область применения МП неизмеримо расширилась. Их
используют для испытаний, управления, в контрольно-измеритель-
ной аппаратуре, в бытовых приборах. Микропроцессоры ввели в
жизнь машинные игры и персональные компьютеры.
Разработка и производство больших и сверхбольших инте-
гральных схем (БИС и СБИС) в значительной степени изменили
подход к созданию электронной аппаратуры различного назна-
чения. БИС и СБИС многократно увеличивают плотность мон-
тажа аппаратуры и не могут рассматриваться как совокупность
множества полупроводниковых приборов и других элементов, а
являются едиными функционально законченными устройства-
ми, возможности которых неограниченны.
ПОЛУПРОВОДНИКОВЫЕ
ПРИБОРЫ
И ФИЗИЧЕСКИЕ
ОСНОВЫ ИХ РАБОТЫ
Тема 1----------------
ПОЛУПРОВОДНИКОВЫЕ диоды
1.1. Электропроводность твердого тела
Все твердые тела по способности проводить ток подразделя-
ются на металлы, полупроводники и диэлектрики. Металл обла-
дает низким удельным сопротивлением (р = 10 -4 -к 10 "* Ом-см),
диэлектрик— высоким удельным сопротивлением (р = 10 +8 +
+ 10 +18 Ом-см) и отсутствием проводимости при температуре
абсолютного нуля, полупроводник занимает среднее положение:
при определенных условиях он может вести себя как диэлектрик
или как металл, его удельное сопротивление р = 10 "4 + 10+s Ом-см,
а проводимость может быть либо хорошей, либо плохой. Пара-
метр проводимости является обратной величиной удельного со-
противления ( а = — ) либо
Р
ст = /пц,
(1-1)
где I—— заряд электрона; п — концентрация электронов; р —
подвижность электронов (дырок),
Е
Способность электронов и дырок двигаться под действием
электрического поля с напряженностью Е называется подвиж-
ностью, а исрдр— средняя скорость дрейфа электрона под дейст-
вием этого электрического поля,
X
^ср.др »
Где X—длина свободного пробега электрона до его столкновения.
15
Поэтому чем больше электронов в твердом теле, тем мень-
ше длина свободного пробега электрона, тем меньше средняя
скорость дрейфа электрона, а следовательно, меньше подвиж-
ность электрона под действием электрического поля.
Итак, электропроводность любого твердого тела зависит от
концентрации носителей заряда, которая с повышением темпе-
ратуры всегда увеличивается, и от подвижности этих носителей,
величина которой при тех же условиях всегда уменьшается.
Чтобы понять почему, несмотря на определение электропровод-
ности по одной и той же формуле для полупроводника и метал-
ла, в полупроводнике с увеличением температуры электропро-
водность повышается, а в металле — понижается, ознакомимся
с зонной теорией твердого тела.
К полупроводникам, получившим наибольшее распростране-
ние в твердотельной электронике, относятся элементы IV группы
периодической таблицы Менделеева: Ge — германий, запасы
которого к настоящему времени резко сократились, Si — кремний,
запасы которого не ограничены, а также соединения GaAs —
арсенид галия и InP—фосфид индия.
Строение атома любого твердого тела: ядро включает в себя
нейтральные нейтроны и положительно заряженные протоны, оп-
ределяющие заряд ядра, совпадающий с номером элемента табли-
цы Менделеева; электроны, число которых равно числу протонов
ядра (отсюда, атом нейтрален), образуют электронную оболочку
атома; электроны, вращаясь вокруг ядра по определенным орбитам,
образуют слои, каждый из которых обладает строго определенным
числом электронов и определенной энергией, которая называется
энергией разрешенного энергетического уровня. Так, кремний
имеет три слоя, состоящих из двух, восьми и четырех электро-
нов, а германий — четыре слоя, состоящих из двух, восьми, во-
семнадцати и четырех электронов. Электроны всегда стремятся
занять слои с наименьшей энергией (ближе к ядру), поэтому
внутренние слои полностью заполнены электронами. Неуме-
стившиеся во внутренних слоях электроны образуют незапол-
ненный внешний слой, электроны которого и определяют ва-
16
лентность элемента в химических реакциях. И кремний и герма-
ний имеют на внешней орбите по четыре валентных электрона,
обладающих тем большей потенциальной энергией, чем дальше
они от ядра, то есть чем меньше связаны они с ядром. Электро-
ны внешней оболочки вместе с электронами соседних атомов
образуют ковалентные связи, то есть на внешней оболочке на-
ходятся четыре своих электрона и четыре электрона, заимство-
ванных у четырех соседних атомов.
Под действием теплоты, света кристаллические решетки
кремния и германия колеблются, некоторые внешние электроны
получают дополнительный квант энергии и переходят на новую,
более удаленную от ядра орбиту, не теряя с ним связь. Такое со-
стояние электрона называется возбужденным. Пределом этого
состояния является нарушение ковалентной связи: образуется
электрон, который теряет связь с ядром атома, такой электрон
становится свободным, участвуя в электропроводности, и дырка,
являющаяся разорванной связью, атом превращается в ион; либо
электрон возвращается на разрешенный, расположенный ближе к
ядру атома энергетический уровень, отдавая квант энергии в виде
излучения, что является основой построения светодиодов.
Таким образом, за счет тепловых колебаний решетки гене-
рируется электронно-дырочная пара, электрон может занимать
любое положение внутри решетки, а блуждающая по кристаллу
разорванная связь — дырка не может. Она перемещается от од-
ного атома к другому за счет того, что разорванная ковалентная
связь замещается электроном одного из соседних атомов; при этом
образуется новая разорванная связь и т. д. Таким образом, сво-
бодный электрон и дырка существуют и движутся независимо.
Полупроводник без примесей называется собственным по-
лупроводником — (i-м), в котором концентрации электронов и
дырок одинаковы (п, - р,).
Итак, любое твердое тело обладает зонной энергетической
диаграммой (рис. 1.1, а). Каждый валентный электрон обладает
своей энергией, но концентрация электронов в теле такова, что
расстояние между разрешенными энергетическими уровнями со-
17
ставляет 10-23 эВ, поэтому эти уровни объединяются в энергети-
ческие зоны. Зона проводимости и зона валентности разделены
запретной зоной с величиной энергии Де^.
Величины энергий запретной зоны являются важнейшим па-
раметром полупроводников:
Де33 Ge = 0,72 эВ;
Аеи Si = 1,12 эВ;
Де33 GaAs = 1,41 эВ;
Де331пР= 1,29 эВ.
Электрон в запретной зоне может находится только в возбуж-
денном состоянии недолгое время. Полный отрыв электрона от яд-
ра атома может произойти под действием внешней энергии, пре-
вышающей величину энергии запретной зоны. Электрон, попадая в
свободную зону проводимости, организует электронную проводи-
мость на энергетическом уровне зоны проводимости.
Величина энергии запретной зоны для диэлектрика состав-
ляет больше 6,0 эВ, для полупроводника — от 0,1 до 3,0 эВ, а в
металле запретная зона отсутствует: энергетический уровень зо-
ны проводимости ниже энергетического уровня зоны валентно-
сти, то есть металл обладает проводимостью при температуре
абсолютного нуля (рис. 1.1, 6).
Итак, вернемся к формуле (1.1) определения электропро-
водности твердого тела.
При повышении температуры из-за разных величин энергий
запретных зон концентрация электронов в любом твердом теле
увеличивается, но по-разному относительно начального состоя-
ния: у полупроводника и диэлектрика рост концентрации носите-
свободая зона
зона проводимости
зона валентности
эапопненая зона
Рис. 1.1. Зонная энергетическая диаграмма твердого тела («), величины за-
претных зон для диэлектрика, полупроводника, металла (б)
18
лей заряда высок, а у металла приращение электронов — незна-
чительно, а подвижность электронов с ростом их концентрации
уменьшается. Но в полупроводнике концентрация носителей за-
ряда растет быстрее, чем уменьшается подвижность электронов,
и потому электропроводность определяется только концентра-
цией носителей заряда и с ростом температуры проводимость
будет увеличиваться. В металле концентрация носителей заряда
растет медленнее, чем уменьшается их подвижность, и потому
электропроводность будет зависеть от подвижности, и с ростом
температуры его проводимость будет уменьшаться.
Если электрону увеличить энергию, то он может выйти за
поверхность твердого тела. Тогда твердое тело заряжается по-
ложительно и между телом и электронами возникает электриче-
ское поле, которое препятствует выходу электронов на поверх-
ность твердого тела. Электроны должны затратить работу для
преодоления электрических сил, возвращающих их обратно. Эта
работа называется работой выхода электрона. Чем меньше ра-
бота выхода, тем меньше нужна затрата энергии для получения
свободных электронов вне тела.
1.2. Примесная электропроводность
Полупроводниковая электроника возникла только благодаря по-
явлению примесных полупроводников. Если в собственный полу-
проводник кремния или германия, кристаллическая решетка кото-
рого показана на рис. 1.2, а, диффузионным способом (распыление в
вакууме при высокой температуре) ввести примеси элементов V
группы таблицы Менделеева (Р— фосфор, Sb— сурьма, As—мы-
шьяк), то атом примеси замещает атом основного материала (рис.
1.2, б). Четыре валентных электрона ковалентно связываются с че-
тырьмя валентными электронами атома кремния, а пятый электрон
под действием тепла при комнатной температуре теряет связь с ато-
мом примеси и становится свободным, переходя в зону проводимо-
сти (рис. 1.2, в), а атом примеси становится положительно заряжен-
ным ионом. Такие примеси называются донорными, а проводимость
—электронной или n-типа (от слова negative—отрицательный).
19
Рис. 1.2. Двумерная кристаллическая решетка беспримесного полупроводника
(а) и донорного (электронного) полупроводника (б), зонная энергетическая
диаграмма электронного полупроводника (е)
Энергетический уровень примеси находится в запретной зо-
не кремния на расстоянии £д — 0,01 + 0,05 эВ от зоны проводи-
мости, и свободным электронам примеси значительно проще пре-
одолеть барьер 8Д вместо 1,12 эВ собственного полупроводника.
При комнатной температуре вся примесь Nd (донорная) ио-
низируется, и она, собственно, определяет проводимость донор-
ного полупроводника:
nd — Nd + ns — nn —- основные носители заряда (о.н.з.);
Pd ~ Pi = рп—неосновные носители заряда (н.н.з.).
Соотношение о.н.з. и н.н.з.: пп» рп» а примесный полупро-
водник называется электронным.
Элементы Ш группы таблицы Менделеева, такие как А1 —
алюминий, В — бор, In — индий, Ga — галлий, при введении в
основной полупроводник организуют акцепторную или дыроч-
ную проводимость (рис. 1.3, а). В одной из ковалентных связей
примеси будет отсутствовать электрон и, присоединяя один из ва-
лентных электронов кремния, атом примеси превращается в отри-
цательно заряженный ион, а там, откуда взят электрон, организует-
ся «дырка». Энергетический уровень примеси (например, бора) на-
ходится в запретной зоне собственного полупроводника на рас-
стоянии еа = 0,01 + 0,07 эВ от зоны валентности и при комнатной
температуре все атомы бора захватывают электроны кремния, пре-
вращаясь в отрицательно заряженные ионы, организуя на энергети-
ческом уровне зоны валентности подвижные дырки (рис. 1.3, б).
Соотношение о.н.з. и н.н.з в акцепторном (дырочном) или р-по-
лупроводнике (от слова positive—положительный) составляет:
pa = Na + Pi = рр — о.н.з;
Па = п, = Пр H.H.3;
Рр»Пр.
Чтобы примесь существенно повлияла на характер проводимо-
сти полупроводника, концентрация примеси должна быть на поря-
док или несколько порядков больше собственной концентрации
свободных носителей. Соотношение носителей примесного и соб-
ственного полупроводника определяется формулой
ппРп=п1 ,
21
Рас. 1.3. Двумерная кристаллическая решетка примесного (дырочного) полу-
проводника (а) и энергетическая диаграмма акцепторного полупроводника (б)
При критической температуре примесный полупроводник мо-
жет стать собственным. Например, в электронном полупроводнике
с увеличением примеси Nd, концентрация электронов становится на
много больше концентрации дырок. С ростом температуры кон-
центрация электронов, зависящая в основном от примесн, не изме-
няется, а концентрация дырок растет, и при критической темпера-
туре концентрация электронов от примеси становится несоизмери-
мой с концентрацией электронов и дырок собственного полупро-
водника. Это справедливо не только для донорного полупроводни-
ка, но и для акцепторного.
Контрольные вопросы
1. От чего зависит электропроводность любого твердого тела?
В чем отличие в механизме электропроводности полупроводника и
металла?
22
2. Какие элементы таблицы Менделеева создают электронную
и дырочную проводимости и на каких энергетических уровнях?
3. Объяснить, почему ширина запретной зоны у кремния боль-
ше, чем у германия.
4. Объяснить такие процессы, как генерация, ионизация,
возбужденное состояние электрона.
5. Объяснить, почему при одной и той же температуре
концентрация носителей заряда у германия выше, чем у крем-
ния.
6. Объяснить электронную проводимость по энергетической
диаграмме и структуре донорного полупроводника. Каково со-
отношение концентраций о.н.з. и н.н.з?
7. Объяснить дырочную проводимость по энергетической
диаграмме и структуре акцепторного полупроводника. Каково
соотношение концентраций о.н.з. и н.н.з?
8. Что такое работа выхода электрона?
9. Показать соотношение носителей, примесного и собствен-
ного полупроводников.
10. Может ли примесный полупроводник превратиться в соб-
ственный?
1.3. Электронно-дырочный переход
Полупроводники р- или n-типа самостоятельно можно рас-
сматривать как резисторы с определенной величиной сопротив-
ления. Но если их соединить на молекулярном уровне, то в мес-
те контакта появляется слой, который будем называть р-п-пе-
реходом. Соединение полупроводников с разными типами про-
водимости придает полупроводниковому прибору новые качест-
ва. Этот полупроводниковый прибор с р-п-переходом называет-
ся диодом.
Существует несколько технологических процессов получе-
ния р-п-переходов: сплавление (сплавные диоды), диффузия од-
ного вещества в другое (диффузионные диоды), эпитаксия —
ориентированный рост одного кристалла на поверхности друго-
23
го (эпитаксиальные диоды), но наиболее распространена планарная
технология. Последовательность операций планарной технологии
такова (рис. 1.4): на поверхности кремниевой пластины типа п тер-
мическим способом получают тонкий (около 1 мкм) слой S1O2 —
оксгед, который является отличным изолятором.
Так как под слоем оксида нужно организовать кремний с р-
типа проводимостью, то слой оксида необходимо предваритель-
но удалить с соответствующего участка. Этот процесс получил на-
звание фотолитографии: поверхность оксида покрывается свето-
чувствительным фоторезистом, играющим роль фотографической
пленки, который нужно засветить и проявить. Органическим рас-
творителем фоторезист удаляется с засвеченного участка и с от-
крывшегося места удаляется слой оксида путем обработки кислотой
(операция травления оксида кремния), происходит вскрытие «ок-
на». Через это «окно» напыляется акцепторная примесь, атомы ко-
торой, диффундируя в n-слой, образуют p-область. Между р- и
п- областями образуется р-п-переход.
Рис. 1.4. Последовательность операций планарной технологии изготовления
р-п-переходов:
а—создание слоя SiOj на поверхности кремниевой пластины п-типа; б— создание окна в
слое SiOi(l) и напыление акцепторной примеси (2); в—образование р-п-перехода (3)
1.3.1. Свойства р-п-перехода в равновесном состоянии
Примем легированность р-полупроводника выше легированно-
сти n-полупроводника: Na » Nd, где Na — число атомов акцептор-
ной примеси; Nd—число атомов донорной примеси (рис. 1.5, а).
Так как концентрации дырок и электронов в направлении, пер-
пендикулярном к границе раздела р- и n-областей, отличаются во
много раз (в сотни миллионов раз), то происходит встречная диф-
фузия основных носителей заряда (рис. 1.5, б): дырки из р-области
диффундируют в n-область, где их количество значительно меньше
24
(рр » рп), а электроны из n-области проникают в р-область
(п„ » пр), организуя диффузионные токи, т.е. диффузионные
токи организуются о.н.з. из-за разности концентраций носителей.
Соотношение подвижных
носителей заряда:
основных и неосновных
Рр»Пр
Пп »рп
Рр»Пп
Анод (эмиттер)- сильно
легирован,
катод (база) - слабо
легирован
I диФ-Рр
I диф.Пп
Рис. 1.5. Физические процессы, протекающие в р-n- переходе:
а — структура р-п-перехода; б — распределение в р-n- переходе подвижных носителей за-
ряда (о.н.3. и н.н.3.) и формирование диффузионных токов; в — организация внутреннего
электрического поля с напряженностью Е и формирование дрейфовых токов; г — контакт-
ный потенциал внутреннего поля при термодинамическом равновесии
25
Основные носители, например, электроны вследствие своего
теплового движения, если на их пути нет никакого препятствия,
проникают в p-область, так как p-область является вакуумом для
электронов n-полупроводника. Время жизни электронов в полупро-
воднике p-типа невелико, они рекомбинируют с дырками полупро-
водника p-типа. Число свободных электронов становится тем мень-
ше, чем более длительное время они находятся в полупроводнике
p-типа, в частности, чем больше они удаляются от полупровод-
ника п-типа.
Диффундируя в соседнюю область, электроны оставляют в по-
лупроводнике n-типа вблизи границы с полупроводником р-типа
слой, обедненный свободными носителями заряда (сопротивление
этого слоя велико) и состоящий из неподвижных донорных поло-
жительно заряженных ионов, покинутых свободными электронами
(рис.1.5, в). С образованием объемного заряда в обедненном слое
все больше и больше затрудняется диффузия электронов из полу-
проводника n-типа, пока, наконец, не будет переходить столько
электронов, сколько требуется для поддержания уже имеющегося
объемного заряда и компенсации эффекта рекомбинации.
Все сказанное в отношении диффузии электронов из полу-
проводника n-типа в полупроводник p-типа относится и к дыр-
кам полупроводника p-типа. Они также диффундируют в п-об-
ласть, частично рекомбинируя, а образующийся в p-области отри-
цательный объемный заряд все больше препятствует их дальней-
шему переходу в полупроводник п-типа.
Итак, в р-п-переходе протекают одновременно довольно слож-
ные процессы: диффузия, рекомбинация и образование объемного
заряда. Равновесное состояние устанавливается в том случае, если
все три фактора являются сбалансированными.
Объемные заряды в р- и n-областях, организованные непод-
вижными ионами, образуют внутреннее электрическое поле с на-
пряженностью Е (рис. 1.5, в). Так как Na * Nd, то р-п-переход в
этом случае называется несимметричным. В состоянии равнове-
сия объемные заряды по обе стороны р-п-перехода должны быть
равны по величине и противоположны по знаку, то есть заряд
скомпенсирован, а р-п-переход — нейтрален, но так как Na»Nd,
26
то очевидно, что область, которую покинули электроны в п-
полупроводнике, должна иметь большую протяженность, то есть
р-п-переход всегда преимущественно сосредоточен в высокоом-
ной (слаболегированной) области.
Это поле способно «втягивать» неосновные носители заря-
да, организуя дрейфовые токи: электроны из p-области втягива-
ются в п-область положительным объемным зарядом n-слоя р-п-
перехода, а дырки n-полупроводника втягиваются в р-область
отрицательным объемным зарядом р- слоя р-п-перехода.
Внутреннее электрическое поле р-п-перехода с напряженно-
стью Е обладает контактным потенциалом UK, высота которого оп-
ределяется разностью потенциалов в п- и p-областях (рис. 1.5, г).
Внутреннее электрическое поле является потенциальным барье-
ром для движения основных носителей заряда (для диффузион-
ных токов) и потенциальной горкой для неосновных носителей
заряда (для дрейфовых токов).
Заметим, что р-п-переход будет в равновесном состоянии,
если все токи, протекающие через него, уравновесят себя:
^ЛИф.Рр + ^«ифп„ + Lipp, + 1дрлр “ б ,
где 1„ф.Рр—диффузионный дырочный ток; —диффузион-
ный электронный ток; —дрейфовый дырочный ток; I —•
дрейфовый электронный ток.
Итак, р-п-переход, возникающий на границе двух примес-
ных полупроводников с разными типами проводимости, в рав-
новесном состоянии обладает большим сопротивлением, внут-
ренним электрическим полем, потенциальным барьером, а диф-
фузионные и дрейфовые токи через р-п-переход уравновешены.
Полупроводник p-типа в диоде называется анодом (эмит-
тером), а полупроводник п-типа — катодом (базой). Эмиттер (Э)
диода сильнолегирован и потому является низкоомной обла-
стью, база (Б) диода — слаболегирована и является высокоом-
ной областью, где в основном сосредоточен р-п-переход. Такие
соотношения по легированности сохраняются и в транзисторе.
27
1.3.2. Прямое включение днода
Если к диоду подключить прямое смещение (к р-области —
Е+ источника питания, а к п-области — Е“), то диод (р-п-пере-
ход) приобретает новые свойства. Внешний источник питания
имеет направление противоположное направлению внутреннего
электрического поля (рис. 1.6, а). При условии, что потенциал
внешнего поля Unp меньше контактного потенциала UK внутрен-
него электрического поля, в диоде сохраняется р-п-переход с
уменьшенной высотой потенциального барьера (рис. 1.6, б):
ди = ик-ипр.
Уменьшение потенциального барьера ведет к увеличению диф-
фузионных токов: 1рр и 1пр, но Ipp»1п„, поэтому результирую-
щий диффузионный ток через диод будет дырочным и изменяется
по экспоненциальному закону, при UK = Unp и дальнейшем увели-
чении ипр р-п-переход исчезает, а диод превращается в резистор с
омическим сопротивлением.
Итак, нелинейный характер изменения тока через диод оп-
ределяется только наличием р-п-перехода, при его исчезновении
ток через диод—линейный.
С исчезновением р-п-перехода дырки эмиттера (о.н.з.), по-
падая в базу, становятся в базе н.н.з., частично рекомбинируют с
электронами базы и движутся к «-» источника питания. Чем выше
ипр, тем больше диффузионный ток, но не все дырки доходят до «-»
источника питания (ИП), частично они скапливаются в месте кон-
такта, самом удаленном от ИП. То же самое происходит и с элек-
тронами, которые скапливаются как н.н.з. у контакта полупровод-
ников, но со стороны эмиттера.
Итак, при отсутствии р-п-перехода в месте контакта проис-
ходит накопление н.н.з. с двух сторон контакта: дырки в п-области,
а электроны в p-области. Причем, поскольку концентрация ды-
рок Э выше концентрации электронов Б, избыточный заряд от
подвижных дырок накапливается в слаболегированной области
— базе (рис. 1.6, в).
Отношение избыточного заряда к приращению напряжения
источника питания определяет емкостные свойства диода:
28
р-п-переход е равновесном
состоянии
б
___». Unp
„Uk
Рис. 1.6. Структура р-п-перехода при прямом смещении {а), распределение
потенциалов внутреннегго электрического поля и внешнего прямого смеще-
ния (6), организация диффузионной емкости (в), зависимость величин диффу-
зионной емкости от напряжения прямого смещения (г)
, r
AU„P '“*•
Диффузионная емкость зависит от приложенного к диоду пря-
мого напряжения и изменяется по закону экспоненты (рис. 1.6, г).
Если ток через диод увеличивать, но не применять мер по его
охлаждению (отводу тепла), то возможно возникновение теплового
пробоя (спекание диода — разрушение кристалла). Пробой — яв-
ление резкого увеличения тока при неизменном напряжении. Усло-
вие для теплового пробоя: выделяемое диодом тепло больше отво-
димого.
Итак, полностью открытый диод пропускает ток, обладает
небольшим омическим сопротивлением и диффузионной емко-
стью, влияние которой сказывается при переключении напря-
жения на диоде, уменьшая его быстродействие.
1.3.3. Обратное включение диода
Если к диод)' подключить источник питания так, что «+» ИП
к базе диода (n-области) и «-» ИП к эмиттеру (p-области), то диод
(р-п-переход) будет смещен в обратном направлении (обратно-
смещенным) (рис. 1.7, а).
Напряжение ИП (Uosp) и напряжение потенциального барьера
(напряженность внутреннего поля) имеют одну направленность и
потому высота потенциального барьера увеличивается на величину
Uo5p, р-п-переход расширяется, сопротивление его увеличивается
(рис. 1.7, б). Диффузионный ток отсутствует, так как такой потен-
циальный барьер становится непреодолимым для о.н.з., в то вре-
мя как обратный ток увеличивается, хотя и очень незначительно:
Ijp= Ir+U+Iyr.>
где I,.,, —дрейфовый ток, зависящий от концентрации н.н.з.; 1Г
—ток генерации, зависящий от приложенного обратного напряже-
ния, вызывающего генерацию «электрон—дырка»; 1ТГ —токтер-
могенерацин, зависящий от температуры; I ут„ — ток утечек из-за
состояния поверхности полупроводника.
30
В обратносмещенном диоде р-п-переход можно рассматри-
вать как конденсатор, одна обкладка которого заряжена отрица-
тельно, а другая—положительно. Емкость такого конденсатора
С - AQ
р ди»6р'
Барьерная емкость определяется приращением заряда р-п-пере-
хода к приращению обратного напряжения. Зависимость барьерной
емкости от величины обратного напряжения показана на рис. 1.7, в.
Рис. 1.7. Структура р-п-перехода при обратном смещении (а), изменение по-
тенциала внутреннего электрического поля (б), зависимость барьерной емко-
сти от приложенного обратного смещения (в)
31
При обратном смещении возможно возникновение электри-
ческого пробоя. Электрический пробой — восстанавливаемый
(при снятии обратного смещения диод возвращается в исходное
состояние) в отличии от теплового пробоя и может иметь харак-
тер либо туннельного, либо лавинного пробоя. Механизм этих
пробоев различен.
Туннельный пробой может возникнуть только в высоколеги-
рованных полупроводниках при низких обратных напряжениях.
Переход носителей заряда происходит не через запретную зону,
а по микронному туннелю, организация которого является осо-
бым свойством только высоколегированных полупроводников.
Лавинный пробой происходит в широких р-п-переходах в низ-
колегированных полупроводниках и при больших обратных на-
пряжениях. Приложенное к р-п-переходу напряжение U06P спо-
собно разогнать свободный электрон так, что при соударении с
атомом он «выбивает» пару «электрон—дырка» и т. д. Процесс
организации носителей зарядов тока протекает лавинно.
Итак, при обратном включении диод пропускает очень ма-
лый обратный (дрейфовый) ток, обладает большим сопротивле-
нием и небольшой барьерной емкостью.
Таким образом, диод — это р-п-переход, упакованный в
корпус, имеющий два вывода: вывод от эмиттера и вывод от ба-
зы. Диод обладает выпрямительным свойством: ток протекает при
прямом смещении и не протекает — при обратном. Сопротив-
ление открытого диода мало, закрытого — велико. Диод — не-
линейный элемент при малых прямых токах (экспоненциальная
зависимость изменения тока при наличии р-п-перехода) и лине-
ен — при больших токах (при отсутствии р-п-перехода). Диод
обладает емкостными свойствами, что сказывается на его быст-
родействии при переключении диода.
Контрольные вопросы
1. Что такое р-п-переход? Организация диффузионных и
дрейфовых токов в равновесном состоянии р-п-перехода. Как
организуются эти токи и под действием чего они протекают?
32
2. Какова организация внутреннего электрического поля в
равновесном состоянии р-п-перехода?
3. Какова организация контактного потенциала внутреннего
поля в равновесном состоянии р-п-перехода?
4. Схема включения выпрямительного диода при прямом сме-
щении. Закон изменения тока через диод. Объяснить организа-
цию диффузионной емкости. Изобразить зависимость диффузи-
онной емкости от прямого напряжения.
5. Схема включения выпрямительного диода при прямом сме-
щении. Определить состояние диода при условии:
Unp < UKJ
Unp = UK;
Unp>UK.
6. Схема включения выпрямительного диода при обратном
смещении. Составляющие реального обратного тока. Сопротив-
ление диода.
7. Схема включения выпрямительного диода при обратном
смещении. Что такое пробой? Виды электрического пробоя, их
организация.
8. Схема включения выпрямительного диода при обратном
смещении. Барьерная емкость. Зависимость Cgap = f О^обр)- Меха-
низм организации СбаР.
9. Как изменяется при прямом включении выпрямительного
диода величина диффузионного и дрейфового тока, внутреннее
электрическое поле и контактный потенциал?
10. Как изменяется при обратном включении выпрямитель-
ного диода величина диффузионного и дрейфового тока, внут-
реннее электрическое поле и контактный потенциал?
11. Почему выпрямительный диод называют нелинейным
элементом?
1.4. Разновидности полупроводниковых диодов
и их использование
Полупроводниковые диоды являются наиболее распростра-
ненными приборами, используемыми в дискретной и интеграль-
33
ной электронике. Они подразделяются по физическим явлениям,
определяющим механизм их работы, конструктивно-технологи-
ческим признакам, параметрам и областям применения.
Принцип действия выпрямительных и импульсных диодов
основан на способности р-п-перехода выпрямлять переменные
напряжения и токи, а стабилитронов — на лавинном размноже-
нии носителей заряда. Действие туннельных диодов основано на
туннельном эффекте. Свойства р-п-перехода изменять свою ем-
кость при изменении приложенного напряжения лежат в ос-
нове работы варикапов и параметрических диодов. Эффект
выпрямления в области контакта металл — полупроводник
используется в диодах Шоттки, которые применяются в бы-
стродействующих устройствах. Явление излучательной реком-
бинации в p-n-переходе используется в светоизлучающих ди-
одах, а фотоэлектрический эффект лежит в основе действия
фотодиодов.
В зависимости от геометрических размеров областей р-п-
перехода диоды подразделяются на точечные и плоскостные.
По исходному материалу полупроводниковые диоды могут
быть германиевые, кремниевые, из арсенида галлия, фосфида
индия и др.
Наиболее часто диоды используются для выпрямления пе-
ременного тока, стабилизации напряжения, запускающих цепей
импульсных устройств, индикаторов в вычислительной технике,
в схемах автоматики, радиоэлектроники, телевидения.
1.4.1. Выпрямительный диод и его вольт-ампериая
характеристика (ВАХ)
Выпрямительный диод используется для выпрямления
переменного напряжения и такие параметры как быстродей-
ствие и стабильность параметров не имеют существенного
значения.
Связь между током, протекающим через р-п-переход, и при-
ложенным к нему напряжением выражается уравнением ВАХ
идеализированного р-п-перехода:
34
I=I„(/U' -1),
где Io — ток насыщения или тепловой ток, величина которого
зависит от концентрации н.н.з., определяемой температурой
(обратный ток); I — основание натурального логарифма; Unp—
приложенное прямое напряжение; UT— тепловой потенциал,
составляющий при комнатной температуре 26 мВ.
При приложении прямого напряжения обратным током мож-
но пренебречь и изменение тока через даод происходит по экс-
поненте:
l=Wu';
при обратном смещении
1=1„.
Зависимость I„p =f (U„p) (кривая 7, рис.1.8) для идеального
диода представляет собой экспоненту, но если учитывать сопро-
тивление эмиттера и базы диода, токи утечки и генерации, воз-
можности пробоя в диоде, то вольт-амперная характеристика
реального диода несколько отличается от ВАХ идеального дио-
да (кривая 2, рис. 1.8).
Участок 0 — 1 ВАХ (см. рис. 1.8) реального диода будет
проходить ниже идеальной ВАХ из-за падения напряжения в ба-
зовой области; участок 1 — 2 сохраняет закон экспоненты, на
участке 0 — 2 в диоде существует р-п-переход, постепенно сни-
жающий свой потенциальный барьер, этот участок — нелиней-
ный. В т. 2 р-п-переход исчезает и на участке 2 — 3 сохраняется
омический закон изменения тока от напряжения. Точка 3 харак-
теризуется допустимой мощностью и при превышении тока вы-
ше допустимого возможен тепловой пробой.
При обратном смещении диода обратный ток больше, чем в
идеальном диоде на участке 0 — 4, а участок 4 — 5 возможен
только в реальном диоде при появлении электрического про-
боя.
35
Р доп
Треугольники, построенные в точках а и б, позволяют опре-
делить сопротивления по переменному току, сопротивление по
постоянному току в точке б равно отношению Ug к Ig.
Выпрямительный диод при прямом смещении характеризу-
ется таким параметром, какгдиф — дифференциальное сопро-
тивление —- сопротивление по переменному току. Это сопро-
тиаление зависит от тока, протекающего через диод: при малых
токах сопротивление по переменному току большое, при боль-
ших токах — малое. Дифференциальное сопротивление рас-
сматривается как отношение приращений напряжения к току в
любой точке ВАХ диода: например, для определения диффе-
ренциального сопротивления по переменному току в точке а че-
рез нее проводится касательная к ВАХ диода и достраивается
36
прямоугольный треугольник, тогда == г'иф, величина диффе-
ренциального сопротивления в этой точке составляет десятки и
согни Ом, единицы кОм, а дифференциальное сопротивление
rn% =“^~Б точке б составляет единицы, десятки Ом: r^»r^,
так как дифференциальное сопротивление диода в точке а опре-
деляется при наличии р-п-перехода в нем, а дифференциальное
сопротивление в точке б определяется при отсутствии р-п-пе-
рехода, когда диод рассматривается как резистор с емкостными
свойствами. Сопротивление по постоянному току R в точке, на-
пример, б, можно определить, если соединить начало координат с
точкой б, тогда ctg а = Ug / Ig = R. Почти всегда сопротивление
по постоянному току больше сопротивления по переменному то-
ку, то есть к>гднф.
Падение напряжения на открытом диоде определяется по
ВАХ на участке 2 — Зв зависимости от рабочего тока через ди-
од . Например, при рабочем токе Ig падение напряжения на дио-
де составит Ug. Диод будет открыт, если потенциал на эмиттере
выше потенциала на базе на величину Ug, тогда через диод течет
ток Ig. Для кремниевого диода Ug = 0,5 0,7 В, для германиевого
Ug = 0,3 ч-0,5 В. Точка 2 является границей между нелинейной
частью ВАХ и линейной, эта точка определяет контактный по-
тенциал.
При обратном смещении обратное сопротивление составля-
ет кОм и МОм. Величины обратных напряжений, которые вы-
держивают диоды при малых обратных токах, являются важным
параметром при построении выпрямителей.
При выпрямлении больших величин напряжений в зависи-
мости от схемы выпрямителя приходится набирать столбцы по-
лупроводниковых диодов для обеспечения Uogp (при последова-
тельном соединении диодов обратные напряжения диодов скла-
дываются).
Аббревиатура диода содержит следующую информацию:
• первый элемент характеризует материал, из которого сде-
лан диод
37
Г или 1 (1 может быть опущена), материал — германий и
его соединения;
К или 2, материал — кремний и его соединения;
А или 3, материал — соединения галлия;
И или 4, материал — соединения индия;
• второй элемент обозначает подкласс прибора
Д—диоды: выпрямительные, импульсные;
В — варикапы;
И •— туннельные диоды;
С — стабилитроны;
Л—излучающие оптоэлектронные приборы;
О — оптопара;
• третий элемент •— трехзначное число — характерный при-
знак прибора— назначение и электрические свойства прибора.
Например, 2Д101 — выпрямительный диод из кремния:
101-— 390 — от мощности;
401 —490—универсальные;
501 — 599 — импульсные;
601 — 999 — импульсные высокочастотные.
1.4.2. Использование выпрямительных диодов
Выпрямители переменного тока. Важнейшая область при-
менения диодов — выпрямление переменного тока в источ-
никах питания электронных устройств. Принципиальная
схема однополупериодного выпрямителя показана на рис.
1.9, а.
Диод включается последовательно с резистором R. Эту схе-
му можно рассматривать как однополупериодный однофазный вы-
прямитель либо как последовательный диодный ограничитель (ди-
од включен последовательно с нагрузкой). Если диод открыт, то
с учетом падения напряжения на открытом диоде (0,5 В) на вы-
ходе повторяется входной сигнал, уменьшенный по амплитуде
на величину 0,5 В.
38
Рис. 1.9. Одно полу периодная однофазная схема выпрямления (схема последо-
вательного диодного ограничителя) («), временная диаграмма работы выпря-
мителя (б)
Уравнение равновесия этой схемы:
UBX= 0,5 + UIih:x или UBb)x= UBX - 0,5 В.
Если входное напряжение запирает диод, то через него течет
очень малый обратный ток Iq. Хотя сопротивление диода очень
большое, но с выхода снимается напряжение UBbIX=RI0 — очень
малое. Временная диаграмма работы этого выпрямителя или по-
следовательного ограничителя снизу показана на рис. 1.9, б.
Формирование запускающих импульсов электронных прибо-
ров. Для формирования запускающих импульсов используют так
называемые RCD-цепи, обеспечивающие на выходе сигнал боль-
шой амплитуды одной полярности и малой длительности. Схема и
временная диаграмма работы RCD-цепи показаны на рис. 1.10.
Емкость С заряжается до максимальной величины напряжения
входного сигнала U с постоянной времени t - RC. Пока емкость за-
ряжается через резистор с сопротивлением R протекает ток, кото-
рый исчезает, как только емкость зарядится до напряжения U. Че-
рез диод будут проходить импульсы только положительной поляр-
ности (последовательный диодный ограничитель снизу). Такие
цепи с различным включением диода используют для выделения
фронта или среза импульса.
Основные параметры прямоугольного (цифрового) сигнала
(рис. 1.11): 1и — длительность прямоугольного импульса; Т—-
период следования импульсов; U — амплитуда импульса; f = 1/Т
— частота следования импульсов.
39
Рис. 1.10. Схема организации запуска импульсных устройств (КСД-цепь) (а),
временная диаграмма работы этой цепи (б)
Рис. 1.11. Параметры прямоугольного (цифрового) сигнала
Выделение из нескольких сигналов минимального или макси-
мального. Если на диодный вентиль из двух диодов (рис. 1.12 )
подать сигналы с разными амплитудами (U8Xл < U8x2), то с вы-
хода снимается минимальный сигнал U8X1, так как быстрее от-
кроется тот диод, перепад напряжений у которого между эмит-
тером и базой будет наибольшим.
При изменении включения диодов и
источника питания на противополож-
ное и подаче на вход тех же сигналов
на выходе появится максимальный сиг-
нал (UBX2) (рис. 1.13).
Рис. 1.12. Схема выделения минимального сиг-
нала из нескольких (логическая схема И-конъ-
юнкция)
40
Рис. 1.13. Схема выделения максималь-
ного сигнала из нескольких (логическая
схема ИЛИ-дизъюнкция)
Диодные ограничители. Ди-
одные ограничители последова-
тельного вида рассмотрены вы-
ше, когда диод и нагрузка вклю-
чаются последовательно (выпря-
митель переменного сигнала).
Если диод и нагрузка включаются параллельно, то такой
диодный ограничитель называется параллельным для ограниче-
ния сигнала сверху (рис. 1.14) или снизу (рис. 1.15) в зависимо-
сти от направленности включения диода. Диодные ограничите-
ли параллельного типа часто используют в интегральной техно-
логии для ограничения входного сигнала интегральной схемы
(рис. 1.16).
Рис. 1.14. Схема параллельного диодного ограничителя для ограничения сиг-
нала сверху (а), временная диаграмма его работы (б)
Рис. 1.15. Схема параллельного диодного ограничителя для ограничения сиг-
нала снизу («), временная диаграмма его работы (б)
41
Ubx ? Рис. 1.16. Схема параллельного диодного
р-1—, ограничителя для формирования входного
I сигнала ИС
R U Г-----------1
----------1------------1-----------Восстановление сигнала по по-
-----------------------1----------------------! ч>_ стоянному току в случае емкост-
ной связи по переменному. В схеме,
-----------------------N- позволяющей восстанавливать сиг-
д нал по постоянному току, если при-
~“ сутствует емкостная связь по пе-
ременному, диод включается так, чтобы заряд емкости проходил
длительное время током закрытого диода (время зарвда емкости
тзар= CR^ велико), а разряд конденсатора проходит через откры-
тый диод, сопротивление которого мало (время разряда емкости
Tpa3=CRrp) (рис. 1.17). Выходиой сигнал благодаря такому вклю-
чению диода почти полностью восстанавливается по положи-
тельной полярности.
Рис. 1.17. Схема восстановления сигнала по постоянному току в случае емко-
стной связи по переменному току (а), временная диаграмма работы схемы (б)
1.4.3. Диод Шоттки
Диод Шоттки — тонкая пленка алюминия или молибдена,
нанесенная на полупроводник методом вакуумного испарения,
то есть диод Шоттки это контакт металла и полупроводника.
42
Этот контакт будет обладать выпрямительными свойствами, ес-
ли приповерхностный слой полупроводника обеднен о.н.з. Это
может произойти, если металл выбирается таким, у которого ра-
бота выхода электрона в соотношении с работой выхода элек-
трона полупроводника будет создавать в контактной области
обедненный слой, сопротивление которого много больше сопро-
тивления остальной части полупроводниковой пластины.
Отличие диода с р-п-переходом от диода Шоттки заключа-
ется в отсутствии инжекции н.н.з. при прямом смещении, явлении
накопления и рассасывания этих носителей (нет диффузионной ем-
кости). Инерционность диода Шоттки обусловлена только наличи-
ем барьерной емкости контакта (С = 0,01 пФ). Падение напряжения
на открытом диоде составляет 0,2—0,3 В вместо 0,7 В в кремние-
вом диоде, так как сопротивление металла меньше по сравне-
нию с полупроводником. Диод выдерживает обратное напряже-
ние до 500 В, а прямой ток — до нескольких десятков А (рис.
1.18).
Контакт металла и полупроводника может не обладать вы-
прямительными свойствами, если на поверхность нанести ме-
талл с работой выхода электронов меньше, чем у полупровод-
ника n-типа. Поэтому металл будет отдавать электроны в полу-
проводник, обогащая приконтактный слой.
Если полупроводник p-типа, то металл должен обладать боль-
шей работой выхода, тогда полупроводник будет отдавать электро-
ны в металл, а приконтактный слой будет обогащаться дырками.
Такой контакт используется для подключения областей полупро-
водника в электрические цепи.
Диод Шоттки часто используется для организации работы
биполярного транзистора в области усиления на границе с зоной
насыщения, что обеспечивает высокое быстродействие при пере-
ключении транзистора из-за от-
сутствия накопления в базе тран-
зистора и.н.з.
Рнс. 1.18. ВАХ диода Шоттки (с) и его
изображение по ЕСКД (б)
0,2 В 0,5 В
43
1.4.4. Стабистор и стабилитрон
Стабилитрон используется для стабилизации напряжения.
Его рабочий режим — режим электрического пробоя, характе-
ризующийся стабильностью напряжения при изменении тока
через него. Вольт-амперная характеристика стабилитрона пока-
зана на рис. 1.19.
Параметры стабилитрона:
, , ди
дифференциальное сопротивление гдиф= ,
где Al =Imax-IIrin —диапазон изменения токов, протекающих
через диод; AU— изменение напряжения пробоя при измене-
нии тока через стабилитрон.
Чем меньше AU , тем меньше сопротивление стабилитро-
на и лучше его стабилизирующие свойства. Величина диффе-
ренциального сопротивления у стабилитронов составлет еди-
ницы Ом;
• Uпроб— напряжение пробоя. Регулирование величины на-
пряжения пробоя достигается легированностью: при UCT < 8 В —
материал эмиттера стабилитрона высоколегирован, режим про-
боя — туннельный; при UCT > 8 В — режим пробоя — лавин-
ный, материал эмиттера стабилитрона слаболегирован.
Схема включения стабилитрона показана на рис. 1.20.
Рис. 1.19. ВАХ стабилитрона (а) и его изображеннпе по ЕСКД (6)
44
a
Рис. 1.20. Схема включения стабилитрона (а) н временная диаграмма его ра-
боты (б)
Баластный резистор включается последовательно со стаби-
литроном, чтобы обеспечить рабочий ток через него. Рабочий
ток через стабилитрон, а следовательно, и выбор баластного со-
противления обеспечивается следующим образом (рис. 1.21): на
оси обратного напряжения (U06P) строится зависимость входного
напряжения во времени — UBX(t). Пульсация входного напряже-
ния: Umax > Unp06, a Umin< Unpo6- Соединяем точки Uвх max С Imах И
ипроб С Imin- Между этими двумя линиями проводим прямую, со-
единяющую точку (UBX - игроб)/2 с 1р. Угол наклона этой прямой
а будет определять величину баластного сопротивления:
Рис. 1.21. Выбор балластного сопротивления и изменение пульсации входного
сигнала под действием стабилитрона
45
Изменение входного сигнала, вызывающее изменение тока в
цепи от 1стт1п до ICTmI, будет вызывать колебания стабилизиро-
ванного напряжения Ucl±AUcr, величина которого составляет
милливольты, а изменение входного напряжения—вольты.
Стабилитрон при прямом смещении называется стабисто-
ром и формирует стабилизированное прямое напряжение поряд-
ка 0,7 В (см. рис. 1.19 ).
1.4.5. Варикап
Если к р-п-переходу приложить внешнее обратное напряже-
ние, то толщина обедненного слоя увеличивается, а барьерная
емкость р-п-перехода уменьшается. Этот процесс аналогичен
увеличению расстояния между пластинами плоскопараллельно-
го конденсатора (емкость конденсатора обратно пропорциональна
расстоянию между пластинами).
Устройство, которое обладает барьерной емкостью перехода,
зависящей от приложенного напряжения, называется варикапом.
Варикап, как переменная емкость, используется чаще всего
для электрической настройки колебательных контуров в радио-
аппаратуре (рис. 1.22).
Частота колебательного LC контура Барьерная
емкость варикапа включена параллельно конденсатору С коле-
бательного контура. При отходе частоты выходного сигнала от ре-
зонансной fp емкость колебательного контура изменяется (С±С&!1)
Рис. 1.22. Схема использования варикапа в настройке колебательного контура
46
в зависимости от обратного напряжения Uo. Разделительная ем-
кость Ср разделяет контуры переменного и постоянного сигна-
лов. Величина балластного сопротивления Rn выбирается большой,
чтобы не шунтировать активное сопротивление колебательного
контура по переменному току.
1.4.6. Оптоэлектронные приборы
Оптоэлектронные приборы основаны на использовании яв-
лений излучения, передачи и поглощения световой энергии в
различных областях спектра и применяются в быстродействую-
щих устройствах, предназначенных для передачи и преобразо-
вания информации.
Оптоэлектронные приборы включают источники светового
излучения (светодиоды), фотоприемники (фото-диоды, -резисто-
ры, -транзисторы) и оптопары (светодиод + фотодиод, например).
Принцип действия источников светового излучения основан
на излучательной рекомбинации пар подвижных носителей.
Известны два механизма рекомбинации подвижных пар элек-
трон-дырка:
• захват электронов из зоны проводимости в зону валентно-
сти в результате чего восстанавливается валентная связь. Такую
рекомбинацию называют межзонной;
• рекомбинация электрон-дырка происходит на промежу-
точных энергетических уровнях, называемых ловушками, рас-
полагающихся внутри запрещенной зоны полупроводника. Та-
кую рекомбинацию называют рекомбинацией с помощью ловушек.
Рекомбинация сопровождается перераспределением энергии
внутри полупроводника. При излучательной рекомбинации вы-
свобождающаяся энергия элетронно-дырочной пары выделяется
в виде светового кванта. При безизлучательной рекомбинации
высвобождающаяся энергия выделяется в виде теплоты.
Излучательная рекомбинация характерна для некоторых слож-
ных полупроводниковых материалов, таких как арсенид галлия,
арсенид индия и т.п.
47
Световое излучение наиболее интенсивно в полупроводни-
ках с малой шириной запрещенной зоны, однако они не позво-
ляют получать кванты большой энергии, а сами светоизлучаю-
щие приборы имеют низкую температурную стабильность. Наи-
лучшими эксплуатационными и оптико-электрическими свой-
ствами обладают светоизлучающие элементы на полупроводни-
ках с шириной запрещенной зоны порядка 1,5 эВ, что в основ-
ном характерно для арсенида галлия.
Принцип действия фотоприемников основан на генерации
электронно-дырочных пар, которая происходит в результате воз-
действия квантов света, поступающих от источников светового
излучения.
Светодиоды преобразуют электрическую энергию в свето-
вое излучение за счет рекомбинации электронов и дырок. В
обычных диодах рекомбинация электронов и дырок происходит
с выделением тепла, то есть без светового излучения. Такая ре-
комбинация называется фононной. В светодиодах преобладает
рекомбинация с излучением света, которая называется фотон-
ной. В рабочем состоянии р-п-переход светодиодов всегда вклю-
чен в прямом направлении, вследствии чего носители заряда
(электроны или дырки), инжектируемые в высокоомную базо-
вую область, рекомбинируют в нем с о.н.з.. Высвобождаемая в
процессе рекомбинации энергия выделяется в виде квантов све-
та. Зависимость тока, проходящего через светодиод, такая же как у
Рис. 1.23. Схема включения светодиода (а), спектральные характеристики
изучения светодиода (б)
48
обычного диода. Схема включения светодиода показана на рис.
1.23, а
Важнейшим параметром светодиодов является длина волны
Л излучаемого света, зависящая от энергии фотона, которая при
излучательной рекомбинации близка к ширине запрещенной зо-
ны полупроводника. Обычно такое излучение бывает резонанс-
ным и лежит в узкой полосе частот. Для изменения длины вол-
ны излучения можно менять материал, из которого изготовлен
светодиод (рис. 1.23, б). Для получения красного излучения све-
тодиоды изготавливают из фосфида арсенида галлия, желто-
зеленого — из карбида кремния. Чтобы обеспечить пространст-
венное распространение света, светодиод применяют совместно
с линзой. Прямое падение напряжения на светодиоде от 1 до 4 В,
пробойное напряжение от 5 до 50 В. Светодиоды — быстродей-
ствующие приборы (время переключения светодиодов составля-
ет 1(Г7 — 10"9 с). Ограничивается быстродействие светодиодов
временем спада интенсивности светового излучения после вы-
ключения токов. Из отдельных светодиодов собирают блоки и
матрицы, которые позволяют высвечивать изображения букв и
цифр.
Фотодиод представляет собой полупроводниковый фотогаль-
ванический приемник светового излучения без внутреннего уси-
ления, фоточувствительный элемент которого выполнен на р-п-
переходе.
В рабочем состоянии р-п-переход фотодиода включен в элек-
трическую цепь в обратном направлении, вследствие чего элек-
тронно-дырочные пары, генерируемые под воздействием энергии
квантов света и захватываемые сильным электрическим полем об-
ласти объемного заряда р-п-перехода, создают электрический ток
во внешней цепи. Чем выше интенсивность светового потока, тем
больший ток будет протекать через фотопроводящий материал при
том же внешнем напряжении. Фотоэлектрические устройства сами
вырабатывают электрическое напряжение при освещении. Вольт-
амперная характеристика и схема включения фотодиода показа-
ны на рис. 1.24.
49
Рис. 1.24. Схема включения фотодиода (а), вольт-амперная характеристика
фотодиода (б)
При отсутствии освещения в цепи фотодиода протекает темно-
вой ток 10, представляющий собой обратный ток р-п-перехода.
Под воздействием светового облучения кроме темнового начина-
ет проходить ток, обусловленный генерацией электронно-дыроч-
ных пар, называемый фототоком 1ф и совпадающий по направ-
лению с обратным током. При включении фотодиода в прямом
направлении генерируемые под действием светового излучения
электроны и дырки перемещаются в том же направлении, что и
электроны и дырки, инжектируемые р-п-переходом, то есть на-
правление фототока совпадает с направлением прямого тока и
противоположно направлению темнового тока. Для увеличения
фототока повышают концентрацию подвижных носителей вбли-
зи области объемного заряда р-п-перехода, увеличивая интен-
сивность светового излучения.
Фотодиоды находят применение как приемники оптическо-
го излучения. Основными характеристиками фотодиодов явля-
ются: диапазон длин волн принимаемого излучения; интеграль-
ная чувствительность; темновой ток и постоянная времени. Боль-
шинство фотодиодов работают в широком диапазоне длин волн
как видимого, так и невидимого излучения ДА = 0,4 + 2 мкм.
Интегральная чувствительность зависит от площади р-п-пере-
хода и может изменяться в пределах 10-3— 1 мкА/лк. Темновой
ток обычно невелик и имеет значения 10-2— 1 мкА.
50
Фотодиоды имеют очень малую инерционность, так как ток
в них обусловлен дрейфом неосновных носителей и не связан с
диффузией носителей через переход. Постоянная времени фото-
диодов лежит в пределах 10~3— 1 мкс.
Обозначение фотодиодов состоит из букв ФД и порядкового
номера разработки. Например, фотодиод ФД24К имеет инте-
гральную чувствительность 0,5 мкА/лк и темновой ток 1мкА. В
связи со сравнительно небольшим уровнем выходного сигнала
фотодиоды обычно работают с усилителем. Усилитель может
быть внешним и интегрированным вместе с фотоприемником.
Оптопары — полупроводниковые приборы, состоящие из све-
тоизлучающего (светодиода) и фотоприемного (фотодиод, фоторе-
зистор, фототранзистор) элементов, между которыми имеется оп-
тическая связь, обеспечивающая электрическую изоляцию между
входом и выходом.
Важнейшим параметром оптопар является коэффициент пе-
редачи тока
где 1СД—ток светодиода; 1ф—ток фотодиода.
Обычно Кп < 1 из-за низкого квантового выхода светодиода и
отсутствия усиления на фотодиоде. Для обеспечения коэффициента
передачи тока близкого к единице необходимы светодиоды с мак-
симвльным квантовым выходом, которыми являются светодиоды
из арсенида галлия. На выходе оптопары включают усилитель либо
фотоприемником служит фототранзистор (фотодиод и усилитель),
обычно фотоприемники строятся на кремниевых диодах.
При работе оптрона его светодиод всегда включен в прямом
направлении, поэтому режим работы оптрона зависит от режима
работы фотоприемника. За ВАХ оптрона можно принять ВАХ
фотодиода (см. рис. 1.24, б):
• III и IV квадранты ВАХ оптрона соответствуют опреде-
ленным режимам работы фотодиода;
51
• IV квадрант—фотогальванический (вентильный);
• I квадрант—фото диффузионный.
Фотодиодный режим работы оптопары использует режим
лавинного пробоя, что позволяет во много раз усилить сигнал,
проходящий через оптронную систему, при сохранении быстро-
действия. Однако при усилении сигнала возможно появление
больших шумов и трудностей при поддержании рабочего на-
пряжения.
Фотодиффузионный режим работы оптопары характеризу-
ется прямым включением как светодиода, так и фотодиода. Та-
кое включение позволяет использовать оптопару в качестве ге-
нератора колебаний.
Фотогальванический режим работы оптопары обеспечива-
ется при отсутствии источников питания и соответствует режи-
му холостого хода.
При освещении р-п-перехода фотодиода при холостом ходе
электроны и дырки, генерируемые под действием светового из-
лучения и разделенные потенциальным барьером р-п-перехода,
не могут перемещаться во внешнюю цепь. В результате по обе
стороны 1раницы р-п-перехода накапливаются заряды противо-
положных знаков, что вызывает появление на выходах фото-
диода вентильного напряжения или напряжения холостого хода,
величина которого определяется шириной запрещенной зоны
полупроводника и обычно составляет 0,3—0,6 В.
Если к освещенному фотодиоду подключить нагрузочный
резистор (RH<«>), то в цепи будет проходить ток 1н при отсут-
ствии внешнего источника питания. Фотодиод в этом режиме
преобразует энергию электромагнитного излучения в электри-
ческую энергию. Такой режим широко используется в солнеч-
ных батареях. Оптрон в фотогальваническом режиме может
быть использован в качестве развязывающего фильтра цепей
питания микроэлектронных устройств.
Контрольные вопросы
1. Чем отличается реальная ВАХ выпрямительного диода от
идеальной?
52
2. Диод Шоттки, его организация. В чем отличие выпрями
тельного диода от диода Шоттки?
3. Какова организация невыпрямляющего контакта металл
— полупроводник?
4. Схема однополупериодного выпрямителя для выпрямле-
ния переменного напряжения. Временная диаграмма.
5. Схема последовательного диодного ограничителя для огра-
ничения переменного напряжения снизу. Временная диаграмма.
6. Схема последовательного диодного ограничителя для огра-
ничения переменного напряжения сверху. Временная диаграмма.
7. Схема параллельного диодного ограничителя для ограни-
чения переменного напряжения снизу. Временная диаграмма.
8. Схема параллельного диодного ограничителя для ограни-
чения переменного напряжения сверху. Временная диаграмма.
9. Схема выделения максимального сигнала.
10. Схема выделения минимального сигнала.
11. Схема организации запускающего импульса положитель-
ной полярности. Временная диаграмм.
12. Схема организации запускающего импульса отрицатель-
ной полярности. Временная диаграмма.
13. Стабилитрон. Его ВАХ и параметры.
14. Стабистор. Его ВАХ и параметры.
15. Схема включения стабилитрона для стабилизации вы-
прямленного напряжения. Временная диаграмма.
16. Варикап. Схема включения варикапа для подстройки ре-
зонансного контура. Каковы требования к параметрам схемы?
17. Схема включения диода для ограничения входного сигна-
ла ИС.
18. Каков принцип действия оптоэлектронных приборов?
19. Какой процесс называется излучательной рекомбинацией?
20. В каких устройствах используют светоизлучательные диоды?
Тема 2
ТРАНЗИСТОРЫ БИПОЛЯРНЫЕ
2.1. Структура биполярного транзистора
Два р-п-перехода, расположенные друг от друга на расстоя-
нии нескольких микрометров, организуют плоскостной транзи-
стор (рис. 2.1).
Средняя область транзистора, толщиной несколько микро-
метров, называется базой, а крайние — эмиттером и коллекто-
ром. Такие транзисторы называются биполярными, потому что
перенос тока в них осуществляется носителями заряда двух ти-
пов: электронами и дырками. Концентрация примеси в трех об-
ластях такова: в эмиттере — высокая легированность, в базе —
малая, а в коллекторе концентрация примеси может быть такой же,
как в эмиттере. Наличие очень тонкой базы — это условие для
взаимодействия двух р-п-переходов, что создает возможность пе-
реноса тока эмиттера в коллектор почти без потерь (коэффициент
переноса тока а составляет 0,95 — 0,99). Коллектор должен позво-
лять отводить теплоту, выделяемую при работе транзистора.
омические контакты
толщина
базы
Рис. 2.1. Организация биполярного транзистора
54
Транзисторы бывают двух типов: р-п-р либо n-p-п, тогда
эмиттерный ток либо дырочный, либо электронный.
В зависимости от выполняемых функций транзисторы могут
работать в режимах: активном, насыщения, отсечки и инверсном.
В активном режиме транзисторы используются для усиления
электрических сигналов с минимальными искажениями формы.
В транзисторе, например, р-п-р два перехода: р-п-переход
между эмиттером и базой (Э-Б) и n-р-переход между базой и
коллектором (Б-К). Если внешние источники питания присоеди-
нить к электродам такой полярности, как показано на рис. 2.1,
то эмиттерно-базовый переход будет смещен в прямом направ-
лении, и его потенциальный барьер уменьшится, а базо-коллек-
торный — в обратном направлении, и его потенциальный барь-
ер возрастет (рис. 2.2).
Смещение перехода Э-Б в прямом направлении приводит к
тому, что дырки эмиттера рэ вследствие градиента концентрации
Рис. 2.2. Распределение потенциала в р-п-переходе транзистора:
а—не подключенного к источнику питания; б—подключенного к источнику питания
55
диффундируют в базовую область, а навстречу им диффунди-
руют в эмиттер значительно меньшее количество электронов ба-
зы пБ, так как концентрация примеси в базе на много меньше,
чем в эмиттере (пБ«рэ). Этот процесс перехода дырок в базо-
вую область называется инжекцией, а эмиттер — инжектором.
Оказавшись в области базы, дырки перемещаются под действи-
ем градиента концентрации к коллекторному переходу. На сво-
ем пути они встречают электроны, являющиеся основными но-
сителями в области базы, и там рекомбинируют. Толщину базо-
вой области подбирают так, чтобы потери на процесс реком-
бинации были минимальны. Обычно толщина базы намного мень-
ше диффузионной длины неосновных носителей в базе, которая
может меняться в пределах 0,3 — 1,5 мм. Часть дырок эмиттера
рекомбинирует с электронами вблизи Э-Б перехода, а остальные
инжектируются в базовую область. На пути к коллекторному
переходу часть дырок эмиттера рекомбинирует с электронами
базы (в реальных транзисторах 0,1 —0,001 дарок, покинувших
эмиттер). Остальные дырки, как н.н.з., дрейфуют под действием
градиента внешнего отрицательного электрического поля и втя-
гиваются в коллектор (рис. 2.3). Этот процесс называется экс-
тракцией (извлечением) зарядов.
Полный ток в цепи коллектора
1к=а1э'*'1кБо»
где а — коэффициент передачи тока от эмиттера к коллектору;
1КБ0—обратный ток коллектора, сильно зависящий от температуры.
Ток в цепи базы обусловлен изменением заряда базы и оп-
ределяется концентрацией основных носителей базы:
1Б- 1Э -1к.
В базе транзистора происходят следующие процессы:
• диффузия электронов из базы в эмиттер навстречу потоку
дырок;
• рекомбинация электронов с дырками;
• дрейф электронов и дырок через обратно включенный кол-
лекторный переход.
56
Рис. 2.3. Схема включения транзистора с ОБ (<з) и каскад усиления на нем (б)
Итак, ток базы можно определить следующим образом:
^Б= ~ а) “ ^КБО ’
Если в цепь эмиттера подать входные сигналы, а в цепь коллек-
тора включить натрузку, то транзистор будет работать как усилитель
сигналов. Такой режим работы транзистора называется активным.
Помимо активного усилительного режима работы транзистора
существуют и другие: режим насыщения и отсечки, эти режимы
называются ключевыми режимами.
Так если оба перехода включить в прямом направлении, то
будет происходить встречная инжекция неосновных носителей в
базу. Сопротивление транзистора минимизируется вследствие на-
сыщения базы носителями. Такой режим работы транзистора на-
зывается режимом насыщения. В этом режиме транзистор экви-
валентен разомкнутому состоянию ключа.
57
Если оба перехода включить в обратном направлении, то про-
изойдет процесс экстракции неосновных носителей в базу, и со-
противление базовой области станет большим. Это режим отсечки
тока и он соответствует закрытому состоянию транзистора. В этом
режиме транзистор эквивалентен замкнутому состоянию ключа и
используется для подключения нагрузки к источнику питания.
Ключевые режимы транзистора — это базовые режимы им-
пульсных (цифровых) устройств. В режимах насыщения и отсечки
транзисторы работают большую часть времени, а при переходе из
режима в режим (незначительное время)—в активном режиме.
2.2. Схемы включения транзисторов
Транзистор—четырехполюсник, чтобы привести транзистор с
тремя электродами (эмиттер, база и коллектор) к четырехполюсни-
ку, один из электродов должен стать общим для входа и выхода.
Существует три схемы включения транзистора, обеспечиваю-
щие наилучшие усилительные свойства (рис. 2.4).
Рис. 2.4. Три схемы включения биполярного транзистора:
а—с ОБ; б—с ОЭ; в—с ОК
58
Рассмотрим принцип усиления тока в транзисторе по схеме
с ОЭ (рис. 2.5.).
1. При таком подключении источников питания 1|:. и Ок)
базо-эмитгерный переход открыт. Ток через базо-эмитгерный пе-
реход будет определяться выражением
1.-,= 1,. -1„ ~1„ или
ЬЭ Ррэ НдЕ Ррэ
*БЭ *диф.э *диф.6 ~ *диф.э»
так как диффузионный ток базы мал по сравнению с током
эмиттера из-за малой легированности базы.
2. Чем уже база и меньше ее легированность, тем меньше
дырок эмиттера рекомбинирует с электронами базы. Дырки эмит-
тера в базе становятся н.н.з. Ток базы необходим для восстанов-
ления тока эмиттера от потерь на рекомбинацию.
3. Закрытый коллекторно-базовый переход имеет внутреннее
электрическое поле с напряженностью Е, под действием которого
дырки эмиттера в базе дрейфуют (втягиваются) в коллектор:
Рис. 2.5. Транзистор по схеме с ОЭ. Объяснение принципа усиления тока:
а—схема включения; б—токи в транзисторе
59
Коэффициент усиления по току К,=—=,
1б Ь;
1Е= 1Э - 1К=1Э(1 - а), тогда
и1э _ а
1 1э(1-а) 1-а’
где —=р (коэффициент усиления транзистора по току).
1-а
Так как а = 0,95 + 0,99, то коэффициент усиления по току из-
меняется в пределах от 10 до 100.
Коэффициент усиления по напряжению
К„=^ >1000.
«вэ
Итак, малый ток базы слаботочного источника питания ию
управляет большим током коллектора сильноточного источника
питания Ulo.
Принцип усиления: малое изменение входного тока вызыва-
ет большое изменение выходного тока.
Включение транзистора по схеме с общим коллектором (ОК)
было показано на рис. 2.4, в. Его входные сигналы:
1Е — базовый ток; UEK — входное напряжение.
Выходные сигналы:
1Э — эмиттерный ток; ОЭЕ — выходное напряжение.
Усиление по току в этом транзисторе определяется как от-
ношение выходного тока к входному:
K1=b.=bib.=i+b-=i+p=p.
Усиления по напряжению в этой схеме включения транзи-
стора не происходит, входное напряжение повторяется на выхо-
де, а сам транзистор называется эмиттерным повторителем.
Примерные значения основных параметров транзисторов: вход-
ного RBX и выходного RBblx сопротивлений, коэффициентов уси-
60
ления напряжения Ku, тока К, и мощности Кр при включении по
схемам с ОБ, ОЭ и ОК приведены в табл. 1.
Таблица 1
Параметр Схемы включения
ОБ ОЭ ОК
Rbx 20—120 Ом 150 — 1,5 кОм 10—500 кОм
RBbIX 1 — 1,5 МОм 10—100 кОм 10—100 Ом
К. 30—300 50 — 2000 <1
Ki <1 10—250 10—250
Кр 30 — 300 103—2,МО5 10—250
Как видно из табл. 1, наилучшими параметрами обладает тран-
зистор по схеме с ОЭ, так как близкие значения входного и вы-
ходного сопротивлений облегчают согласование усилительных
каскадов по мощности, а наибольшие усиления по напряжению
и мощности позволяют уменьшать число каскадов усилителя.
Схема с ОБ хотя и хуже схемы с ОЭ по этим показателям, одна-
ко широко применяется на повышенных частотах, при которых
схема с ОЭ не работает. Схема с ОК обладает существенным
достоинством — большим входным и малым выходным сопро-
тивлениями, что позволяет использовать ее для согласования
высокоомного выхода одного каскада с низкоомным входом дру-
гого или с нагрузкой.
2.3. Эквивалентная схема транзистора
по схеме с ОЭ для малого (переменного) сигнала
В режиме усиления малых сигналов, когда нелинейностью
вольт-амперной характеристики можно пренебречь, транзистор
эквивалентен линейному четырехполюснику, а малосигнальные
характеристики транзистора выражаются с помощью h-парамет-
ров.
На низких частотах при работе с малым уровнем сигнала
транзистор по схеме с ОЭ можно представить эквивалентной
схемой (рис. 2.6).
61
U] — hn ij+ h12U2;
*2= ^214"*" ^22^2»
Рис. 2.6. П-образная схема транзи-
стора для сигнала с малым уровнем
Связь между входными и
выходными параметрами ли-
нейного четырехполюсника оп-
ределяется следующей систе-
мой уравнений:
(2.1)
где ij= iB, U2=UK— независимые величины; i2=iK,U(=UB—за-
висимые величины.
Биполярный транзистор управляется током и — генера-
тор тока. Физический смысл параметров, приведенных в систе-
ме уравнений (2.1), можно достаточно просто установить, если
воспользоваться режимами холостого хода на входе схемы и
короткого замыкания на ее выходе.
При холостом ходе на входе (1Б=0) UB зависит от UK :
-Ь12ик=иБ.
При коротком замыкании на выходе (UK=0) iK зависит от
!б : ^2= ^21Э *Б •
Итак, hn= при UK=const, UK=0,
где hn=rBX—входное сопротивление транзистора.
hi2='^7L ПРИ 1Б= const, iE=0,
AUK
где h12 — коэффициент обратной связи по напряжению ( влия-
ние коллектора на базу). Величина, обратная h12, есть коэффици-
ент усиления по напряжению:
— = К„=К.;> 1000,
h12 диБ
62
h2)- —— при UK=const, UK=0,
AiB
где h21= К] — коэффициент усиления по току;
h22=—f- при 1Б= const, iE= 0,
дик
где h22 — выходная проводимость.
Величина, обратная проводимости, есть выходное сопроти-
вление транзистора.
Итак, схема замещения позволяет вычислить два входных и
два выходных параметра: гвх,гвь1х, Кг KL,.
Для конкретных схем необходимо учитывать следующие ос-
новные параметры транзистора:
• максимально допустимый постоянный ток коллектора —
Ir шах»
• максимально допустимое постоянное напряжение коллек-
тор-эмиттер—Uкэшах (для схемы с ОЭ);
• максимально допустимая постоянная рассеиваемая мощ-
ность коллектора—Рк шах-
2.4. Вольт-амперная характеристика (ВАХ)
транзистора по схеме с ОЭ
Рассмотрим ВАХ транзистора по схеме с ОЭ, так как это един-
ственная схема, обеспечивающая усиление как по току, так и по
напряжению, и потому очень широко используемая при постро-
ении усилителей переменного тока, как промежуточный каскад.
Семейства входных и выходных характеристик транзистора
по схеме с ОЭ показана на рис. 2.7.
Определение параметров по входной характеристике: 1Б=/(ию)
при изменении от 0 до максимального значения (см. рис. 2.7,а).
Входное сопротивление по переменному току определяется
при рабочем токе базы 1БЗ и постоянном напряжении . В точке
пересечения этих двух координат на входной характеристике про-
водится касательная и достраивается прямоугольный треуголь-
ник с углом при основании а, тогда
63
Рис. 2.7. Вольт-амперная характеристика транзистора по схеме с ОЭ:
а— входная 1Б =/(Нбэ); б— выходная 1к = /(Uiq)
ctga = —*- = i^ = h„.
Л|Б
Коэффициент усиления по напряжению определяется как от-
ношение изменения напряжения UK3 от 0 до максимального (Дию)
к изменению напряжения на базе ДиБ при рабочем токе 1БЗ:
К „ Ацкэ _ 1
Ацбэ Цз
Определение параметров по выходной характеристике:
IK= / (UB) при изменении 1Б (см. рис. 2.7,6).
Коэффициент усиления по току определяется при постоян-
ном значении икэкак отношение изменения тока коллектора
(&i'E) на характеристиках при 1БЗ и 1Б4 к изменению тока базы
(^Б4 “Ьз) = Д^Б*
K,= h21=^i.
Выходное сопротивление определяется из треугольника с уг-
лом при основании Р, построенного на характеристике при посто-
янном значении тока базы 1БЗ в точке пересечения с постоянным
значением U^:
64
Итак, по входной и выходной характеристикам можно опре-
делить все параметры транзистора.
Обозначим на выходной вольт-амперной характеристике ре-
жимы работы транзистора:
• в режиме отсечки при токе базы равном 0 (1Б= 0 ) (оба р-п-
перехода закрыты) между эмиттером и коллектором протекает
обратный ток очень малой величины — тепловой ток. Об-
ласть отсечки на ВАХ расположена между характеристиками
при 1Б=0 и 1Б=“1кэо- Наличие области отсечки предполагает
нахождение транзистора на разной глубине режима отсечки, что
влияет на быстродействие переключения транзистора;
• в режиме насыщения , когда оба р-п-перехода открыты и
через транзистор протекает большой ток, зависящий от управ-
ляющего тока базы, область насыщения ограничивается кривой,
проведенной по границам нелинейных частей характеристик.
Ток коллектора изменяется в пределах от IKmax до IKinin. Чем
глубже находится транзистор в насыщении, тем меньше падение
напряжения на нем, но больше накопления н.н.з. в базе транзи-
стора (растет диффузионная емкость), что влияет на быстродей-
ствие его переключения.
Область, лежащая между областями насыщения и отсечки,
принадлежит активному режиму, где происходит усиление сиг-
нала, когда Б-Э переход открыт, а К-Б переход закрыт.
Инверсный режим также является усилительным режимом,
но ток коллектора при этом будет на порядок меньше прямого
усиленного тока. Это объясняется тем, что эмиттер и коллектор
меняются своими функциями: коллектор становится инжектором, а
эмиттер — экстрактором. При формировании транзистора кол-
лектор по площади намного превышает площадь эмиттера, по-
этому выходной ток определяется теми носителями, которые
эмиттер успевает «захватить» (рис.
2.8).
Рис. 2.8. Рассеянное движение дырок, ор-
ганизующих ток коллектора в прямом и
инверсном усилительном режимах Э
65
Кривая Рдоп(см. рис. 2.7) определяет границу допустимых 1к и
UK, создаваемых источником питания Un. Превышение Рдод
может вызвать разогрев транзистора и его тепловой пробой, что
вызывает спекание кристалла (уничтожение транзистора). Теп-
ловой пробой необратим.
2.5. Транзистор как диодная сборка
Рассмотрение транзистора как диодной сборки не позволяет
объяснить его усилительные свойства, но дает возможность оп-
ределить входные и выходные напряжения, обеспечивающие необ-
ходимый режим.
Изображение транзистора, например, п-р-п в виде двух дио-
дов (двух р-п-переходов) приведено на рис. 2.9.
Диод D1 — К-Б-переход, диод D2 — Б-Э-переход:
• режим отсечки ию<0, UK3 >0 (диоды D1 и D2—закрыты);
• режим насыщения ию>0, U,.. >0, и>0(диоды D1 и D2
— открыты);
• режим прямого усиления ию>0, Un >0, UEK<0 (диод D1
— закрыт, диод D2—открыт);
• режим обратного усиления (инверсный) ию<0, икэ<0,
UEK > 0, (диод D1 — от-крыт, диод D2—закрыт).
2.6. Схема замещения транзистора по схеме с ОЭ
При анализе работы транзистора в режиме прямого усиления
используют физические эквивалентные схемы транзистора Т- или
П-образные (рис. 2.10). Эти схемы отра-
жают физические процессы (явления),
01 связанные с принципом работы транзи-
стара: параметры электродов; явление
_____К икэ диффузии открытого Б-Э перехода;
L дрейфа закрытого К-Б перехода, то есть
исэ Ж1/ усилительные свойства транзистора.
D2
Рис. 2.9. Транзистор п-р-n типа как диодная
сборка
66
R6 Б ________________________гб_
U63 гэ
Rh Ubmx
Рис. 2.10. П-образная схема замещения транзистора по схеме с ОЭ
На рис. 2.10 Б' — точка в окрестности р-п-перехода; гЕ =
= 60 ч- 70 Ом — сопротивление базы или сопротивление расте-
кания; гэ= 26 мВ/1э мА — сопротивление эмиттера. Запертый
коллекторный переход имеет сопротивление гк большой вели-
чины (кОм). Явление диффузии через базу и дрейф носителей к
коллектору отражены введением генератора тока Pic: ток гене-
ратора пропорционален току базы.
Рассматривая равновесие входной цепи схемы замещения,
можно записать равенство:
^b(Re+ Гб) + ~ UBx
или
1Б(ИВ + ГБ)+(Р + 1)1Бгэ — 1Бгвх,
1б[(Иб + гб) + ((3 + 1)гэ]-1бгвх.
Отсюда
гвх = re + гБ + (Р + % = R б+ Ргэ (сотни Ом);
гвх = RB+ ргэ — входное сопротивление транзистора по
схеме с ОЭ;
гвых ~ rh — выходное сопротивление транзистора по схеме
сОЭ.
Коэффициент усиления по току
Коэффициент усиления по напряжению
67
Кц=Дитх=А1кКн =PAIeRh =100_1000
А^БГВХ Д^БГВХ гвх
Коэффициент усиления по мощности
Кр=К,Ки=103-105.
По своим усилительным свойствам транзистор по схеме
включения с ОЭ является самым лучшим в усилительном каска-
де, хотя гвх мало, а гвых велико, чтобы обеспечить условия наи-
лучшего согласования с источником напряжения и нагрузкой.
Выходное напряжение только в схеме включения транзи-
стора с ОЭ изменяет фазу по сравнению с входным на 180°, все
другие схемы включения транзистора не изменяют фазы выход-
ного напряжения.
Чтобы убедится в этом, рассмотрим поведение транзистора
с ОЭ и включенной в коллекторную цепь нагрузкой RKno ВАХ
транзистора (рис. 2.11).
На выходной характеристике транзистора (см. рис. 2.11, в)
строится линия нагрузки следующим образом: по оси 1к откла-
дывается значение тока коллектора в режиме короткого замы-
кания на выходе
Рис. 2.11. Схема включения транзистора с ОЭ (а), объяснение по входной н
выходной ВАХ транзистора изменения полярности выходного сигнала (б, в)
68
по оси UK откладывается значение напряжения коллектора в
режиме холостого хода на входе Uxx = Еп.
Тогда
F F R
ctgr=^ = ^ = RK,
ctgr = RK-
Отрезок а — в на линии нагрузки отражает поведение тран-
зистора с нагрузкой RK в усилительном режиме.
Если через базу транзистора протекает ток базы!бс, то вы-
ходной сигнал определяется параметрами точки с на нагрузоч-
ной линии: Lc—ток коллектора, U,. = UDblx— выходное на-
пряжение.
При увеличении входного тока базы транзистора (I6d) на-
пряжение на базе иБЭ возрастает, а выходное напряжение кол-
лектора уменьшается (точки d).
Таким образом, при увеличении входного тока входное на-
пряжение возрастает, а выходное напряжение уменьшается , то
есть входное и выходное напряжения находятся в противофазе.
2.7. Основные параметры транзисторов
с включением по схеме с ОБ и ОК
Схема включения транзистора с ОБ показана на рис. 2.12, о,
а его схема замещения на рис. 2.12, б.
Для определения параметров транзистора составим уравне-
ние входной цепи:
^ЭГЭ ^БГБ= UBX
или
^ЭГВХ = 1Э ГЭ + (1— а) h ГБ ’
Отсюда
гвх= Гэ + (1 -а)гЕ» гвх = гэ (единицы, десятки Ом);
AUrmx AIkRh aAIoRH RH /
_ —вък _ —к__н__----3_JL_Н (д0 1 000);
AUBX А1эгвх А1эгэ гэ
69
Рис. 2.12. Схемы включения транзистора (а) и замещения (б) по схеме с ОБ
- _ _ а Мэ
AI
Кр=КиК, (до 103).
Фаза выходного сигнала, усиленного только по напряже-
нию, остается фазой входного сигнала.
Схема включения транзистора с ОК приведена на рис. 2.13, а, б,
а схема замещения на рис. 2.13, в.
Чтобы не включать источник тока, запишем уравнение для
напряжения по наружному контуру:
ивх = ^БГэ(ГЭ+^н)»
*БГВХ = [ГБ'*'(1+ Р) (Гэ+ Rh)]-
Отсюда
ГВХ=ГБ+(1+Р)(Гэ+Кн)-
Так как £» 1, гэ <к RH, гБ <к pRH
70
Рис. 2.13. Схемы включения транзистора (а, б) и замещения (в) по схеме с ОК
то ГВХ«рКн, Квых = Rh-
Дк=(1±ЮД^=1
' Д1Б Д1Б
v дивых AI3R„ (1+P)AI,.R„ ,
дивх ~ Д1Бгвх " AIr₽R„
г5Л Ь Вл Ы н
Кр«К1Ки=₽(10-10;г).
Итак, транзистор с ОК усиливает ток, но не напряжение. На
выходе транзистора снимается напряжение, которое является
повторением входного. Такое включение транзистора называет-
ся эмитгерным повторителем. Входное сопротивление транзи-
стора превышает выходное в Р раз, что создает наилучшие ус-
71
ловия для согласования транзистора с источником сигнала на
входе и нагрузкой на выходе.
Обычно усилительный каскад на базе транзистора с ОК ис-
пользуют в усилителях как выходной каскад для согласования
выхода усилителя с нагрузкой.
Контрольные вопросы
1. За счет чего два р-п-перехода в биполярном транзисторе
взаимодействуют, создавая усилительный эффект?
2. Почему транзистор называется биполярным и чем он уп-
равляется?
3. В чем состоит принцип усиления тока в транзисторе с ОЭ?
4. Раскрыть физический смысл h-параметров для схемы за-
мещения четырехполюсника—транзистора по схеме с ОЭ.
5. В каких состояниях должны находиться р-п-переходы
транзистора с ОЭ для обеспечения режимов: усиления, насы-
щения, отсечки, инверсного?
6. Изобразить транзистор (р-п-р или п-р-п) с ОЭ как диод-
ную сборку и задать входные и выходные сигналы для обеспе-
чения режимов работы транзистора.
7. Изобразить транзисторы со схемами включения с ОБ, ОЭ
и ОК и указать их входные и выходные данные.
8. Оценить схемы включения транзисторов с ОБ, ОЭ и ОК
по следующим параметрам: RBX, Ивых, Кц, Ki, Кр и фаза выход-
ного сигнала относительно входного.
9. Доказать, что фаза выходного сигнала транзистора с ОЭ
изменяется на 180° по отношению к входному.
10. Схема замещения транзистора по схеме с ОЭ для малого
сигнала.
11. ВАХ транзистора с ОЭ. Определить графически по ВАХ
параметры транзистора.
Тема 3-----------
ПОЛЕВЫЕ ТРАНЗИСТОРЫ
Если биполярный транзистор управляется током, то полевой
транзистор управляется напряжением.
В биполярном транзисторе ток организуется как о.н.з., так и
н.н.3. (то есть как электронами, так и дырками), поэтому он и полу-
чил название биполярный (двойной полярности) транзистор.
Полевой или униполярный транзистор назван так потому,
что он управляется полем, и ток организуется носителями одной
полярности (либо электронами, либо дырками), поэтому транзи-
стор называется униполярным (однополярным).
Имеется два типа полевых транзисторов:
• с управляющим р-п-переходом;
• с изолированным затвором (металл —- окисел — полупро-
водник — МОП-транзистор, либо металл — диэлектрик — по-
лупроводник — МДП-транзистор). Такие МОП (МДП)-транзи-
сторы могут иметь либо индуцированный, либо встроенный ка-
нал. Так как наибольшее распространение получили МОП-тран-
зисторы с индуцированным каналом, которые технологически
более просты, то основное внимание будет уделено рассмотре-
нию именно таких транзисторов.
Итак, в полевых транзисторах регулирование тока произво-
дится изменением проводимости (сопротивления) проводящего
канала с помощью электрического поля, перпендикулярного к
направлению тока. Проводимость канала может быть электрон-
ной или дырочной. Если канал имеет электронную проводи-
мость, то он называется п-каналом. Каналы с дырочной прово-
димостью называются р-каналами.
Полевой транзистор, как и биполярный, имеет три электрода:
электроды, подключенные к каналу, называются истоком — ин-
жектором тока (И) и стоком — экстрактором тока (С), а управляю-
щий электрод называется затвором (3). Канал в полевом транзи-
сторе с управляющим р-п-переходом показывается стрелкой на
73
затворе. Устройство и схематическое изображение полевого тран-
зистора с управляющим р-п-переходом показано на рис. 3.1.
В МОП-транзисторе с индуцированным каналом кроме вы-
ше указанных электродов имеется еще электрод, получивший
название подложки. Этот электрод может выполнять управля-
ющую роль, как и затвор, но если полевой транзистор выполня-
ет роль ключа, то обычно исток и подложка объединяются. На
электроде подложки стрелкой показывается тип канала.
Рис. 3.1. Устройство униполярного транзистора с управляющим р-п-перехо-
дом («), условное изображение полевых транзисторов с управляющим р-п-
переходом р- (б) и n-каналамн (в)
Устройство МОП-транзистора с индуцированным каналом и
его схематическое изображение приведено на рис. 3.2.
Маркировка полевых транзисторов состоит из ряда букв и
цифр. Первая буква указывает материал, из которого изготов-
лен прибор (К—кремний, А — арсенид галлия). Вторая буква (П)
Рис. 3.2. Устройство униполярного транзистора с изолированным затвором и
индуцированным каналом (о), схематическое изображение полевого транзи-
стора с р- (б) н n-каналами (в)
в
74
указывает на принадлежность к группе полевых транзисторов. Пер*
вая цифра указывает на допустимую рассеиваемую мощность и мак-
симальную рабочую частоту. Далее идет двухзначный номер раз-
работки транзистора. Последняя буква соответствует разбраковке
по параметрам.
Например, КП302А — кремниевый, полевой, малой мощно-
сти, высокочастотный.
3.1. Полевой транзистор с управляющим р-п-переходом
Рассмотрим устройство полевого транзистора с управляю-
щим р-п-переходом и p-каналом (рис. 3.3).
Такой транзистор изготавливается в кристалле кремния р-
типа, на котором с двух противоположных сторон размещены
под затвором области п-типа, выполненные методом диффузии.
Канал располагается между двумя р-п-переходами длиной L и
шириной W и ограничен этими переходами по длине и ширине,
так как затвор выполнен в виде обратно-смещенного р-п-пере-
хода и его сопротивление велико.
Если к истоку приложить положительный полюс источника
питания, а к стоку — отрицательный полюс этого источника
(UCH), то ток стока 1с потечет от И к С по каналу p-типа. Влиять на
Рис. 3.3. Структура полевого транзистора с управляющим р-п-переходом и р-
каналом
75
величину тока стока, протекающего по каналу, можно, меняя по-
ложительное напряжение поперечного поля, приложенного к за-
твору. При постоянном напряжении управления на затворе, что
способствует сужению канала по всей длине, ширину канала мож-
но изменять, увеличивая напряжение со стороны стока. Тогда рас-
ширение р-п-перехода происходит со стороны стока и может на-
ступить момент, когда р-п-переход перекроет канал и вызовет даль-
нейшее уменьшение длины канала. При такой ситуации ток стока
будет увеличиваться незначительно, но при этом начинает расти
плотность тока на участке перекрытия канала, и при превышении
критического значения плотности тока возможен тепловой пробой
в транзисторе. На рис. 3.4. показано изменение конфискации то-
копроводящего канала приизн=О и изменении напряжения про-
дольного поля иси.
Рис. 3.4. Изменение токопроводящего канала в полевом транзисторе с управ-
ляющим р-п-переходом и p-каналом при U3lI = 0 и изменением Uc„
76
Параметры ПТ с управляющим р-п-переходом описываются
вольт-амперными характеристиками: проходная характеристика
устанавливает зависимость выходного тока от входного напря-
жения поперечного поля— Ic = /(U3„) при иси=const (рис. 3.5,
выходная характеристика устанавливает зависимость тока
стока от напряжения продольного поля UCH: Ic=f (UOT) при
Цзи=const (рис. 3.5, б). Входной характеристики у полевых тран-
зисторов нет, так как входным током из-за очень большого
входного сопротивления обратно-смещенного р-п-перехода под
затвором является обратный ток закрытого р-п-перехода.
Рассмотрим построение выходной характеристики в зависимо-
сти от конфигурации проводящего канала: состояние канала в точ-
ке 0 показано на рис. 3.4, а, точке 1 соответствует состояние канала,
изображенного на рис. 3.4, б при небольшом изменении UCH, со-
противление канала носит омический характер и величина его из-
меряется единицами Ом. Отрезок 1—2 соответствует расширению
р-п-перехода со стороны стока до перекрытия канала — этот уча-
сток имеет нелинейный характер (конфигурация канала в точке 2
показана на рис. 3.4, в). На участке 2 — 3 происходит дальнейшее
сужение канала, где происходит незначительное увеличение тока
стока при изменении иси (см. рис. 3.4, г), но ведет к увеличению
плотности тока в насыщенном канале. При превышении Рдоп в точ-
ке 3 может произойти тепловой пробой.
Рис. 3.5. Вольт-амперные характеристики полевого транзистора с управляю-
щим р-п-переходом н р-каналом;
а—проходная; б-—выходная
77
Когда ток стока отсутствует (канал перекрыт), в транзисторе
наблюдается режим отсечки. Этот режим будет соблюдаться до
тех пор, пока управляющее воздействие на затвор будет меньше
или равно пороговому напряжению U .
Область, заключенная между осью 1с и кривой, соединяющей
концы нелинейных участков характеристик при изменении изи,
называется линейной областью. Кривая, ограничивающая эту об-
ласть, описывается уравнением
иси= изи — Unop.
Пороговое напряжение — это напряжение на затворе, при
превышении которого протекает ток стока.
Область между линейной зоной и отсечкой характеризует
режим насыщения. Полевые транзисторы в области насыщения
используются в основном как усилительные приборы.
Если в биполярном транзисторе присутствует инверсный ре-
жим, то в полевом такого режима нет, так как замена истока
стоком, а стока истоком не влияет на величину тока стока, так
как канал при этом не изменяется.
Основные параметры, характеризующие полевой транзистор,
это сопротивление канала RK и его крутизна SK.
Сопротивление канала в линейном режиме при малых зна-
чениях UCK (крутой участок ВАХ) малое, а в режиме насыщения
при большом токе стока (из треугольника, построенного на поло-
гом участке выходной ВАХ) сопротивление канала большое:
RK=—ед. при Пзи= const.
Д1С
Крутизна канала SK определяется по проходной ВАХ при
UCH=const: проводится подкасательная из точки с координата-
ми 1с и изи и достраивается треугольник:
о Л1Г __
SK=----— при иси=const.
дизи
Коэффициент усиления по напряжению
78
к„=
AUCn Ale
Д1С дизи
- RK SK.
Коэффициент усиления по напряжению в полевых транзи-
сторах обозначается буквой ц.
Режим отсечки и линейный — ключевые режимы. Основное
применение полевых танзисторов в линейной области определя-
ется их способностью изменять сопротивление при изменении
напряжения на затворе: в качестве разомкнутого ключа с весьма
малым собственным сопротивлением канала, либо если напря-
жение на затворе сделать равным пороговому, это соответствует
замкнутому ключу с большим сопротивлением канала. Таким
образом, полевой транзистор можно использовать как ключ, уп-
равляемый напряжением на затворе.
Так как входное сопротивление полевого транзистора вели-
ко, управление его производится напряжением, поэтому потреб-
ление мощности по входу не происходит.
При подаче на затвор полевого транзистора прямого смеще-
ния появляется входной ток затвора, и эффективность усиления
резко снижается. Как усилительный прибор полевой транзистор
используется только при обратном напряжении на р-п-переход
под затвором.
Схема замещения полевого транзистора в усилительном режи-
ме показана на рис. 3.6. Эта схема — динамическая (малосиг-
нальная), гдегзс, гж— обратные сопротивления р-п-перехода;
Ои, — барьерные емкости боковых частей р-п-перехода; гк —
дифференциальное сопротивление канала на пологом участке ВАХ.
Длину канала у полевых тран-
зисторов с управляющим р-п-пере-
ходом не удается сделать такой же
малой, что и у МОП-транзисторов,
поэтому быстродействие ПТ значи-
тельно ниже, чем у МОП-транзи-
сторов.
Рис. 3.6. Схема замещения полевого тран-
зистора с управляющим р-п-переходом при
малом сигнале (динамическая схема ПТ)
79
гзс q
3.2. МОП(МДП) - транзисторы
с индуцированным каналом
В электронной технике получили широкое распространение
МДП-транзисторы, в которых в качестве диэлектрика использу-
ется диоксид кремния. Такие приборы имеют структуру металл
—окисел—-полупроводник и называются МОП-транзисторами.
Принцип действия МОП-транзистора основан на использова-
нии внешнего электрического поля, под действием которого изме-
няются значения и тип электропроводности полупроводника вбли-
зи границы раздела между слоем диоксида и полупроводником.
Как это происходит, рассмотрим на примере трехслойной струк-
туры металл — окисел — полупроводник (рис. 3.7), выполненной
на кремнии р-типа.
Если к верхнему электроду приложить отрицательный отно-
сительно нижнего электрода потенциал (см. рис. 3.7, а), то ос-
новные носители — дырки будут смещаться из объема полупро-
водника в поверхностный слой и в нем организуется обогащен-
ный слой дырок.
Если знак потенциала, приложенного между верхним и ниж-
ним электродами, изменить, то в приповерхностном слое уменьша-
ется концентрация носителей и слой обедняется. При увеличении
положительного потенциала, приложенного к верхнему электроду
(см. рис. 3.7, б), в приповерхностном слое полупроводника воз-
можно изменение типа подвижных носителей, вместо дырок по-
являются электроны, то есть происходит инверсия электропро-
водности. Это явление изменения величины и типа электропро-
водности приповерхностного слоя полупроводника под действием
Рис. 3.7. Организация проводимости слоя полупроводника в трехслойной
структуре (МОП) при отрицательном (а) и положительном (б) потенциалах на
поверхности
80
потенциала металлического электрода лежит в основе организации
канала между истоком и стоком в МОП-транзисторах.
По типу электропроводности МОП-транзисторы могут быть
с индуцированным каналом (рис. 3.8, а), который наводится под дей-
ствием управляющего потенциала, прикладываемого к металличе-
скому электроду затвора, и со встроенным каналом (рис.3.8, б), ко-
торый создается технологически между истоком и стоком локаль-
ной диффузией.
Транзисторы обоих типов работают по одному и тому же
принципу: управление током продольного поля осуществляется
поперечным электрическим полем, которое изменяет сопротив-
ление между истоком и стоком транзистора.
Транзистор с индуцированным каналом в исходном состоя-
нии не имеет канала и нужно приложить к затвору такой потен-
циал, чтобы он смог в приповерхностном слое под затвором между
истоком и стоком создать слой, способный пропустить ток стока.
Транзистор со встроенным каналом в исходном состоянии име-
ет технологически организованный канал и при нулевом напряже-
нии на затворе имеет определенный ток стока, изменение напряже-
ния управляющего поперечного поля по знаку может вызвать либо
обогащение канала подвижными носителями, либо обеднение.
МОП-транзистор является четырехэлектродным прибором.
Как полевой транзистор с управляющим р-п-переходом, МОП-
транзистор имеет исток, сток и затвор, но кроме того имеется чет-
вертый электрод — подложка. Подложка — полупроводниковая
область, на которой изготавливается транзистор. Роль подложки,
Рис. 3.8. Структура МОП-транзистора:
а—с индуцированным каналом; б—с встроенным каналом
81
как и затвора, управление током стока. В ключевом режиме тран-
зистора обычно подложка соединяется с истоком.
3.3. Вольт-амперные характеристики МОП-транзистора
с индуцированным каналом
Как любой полевой транзистор, МОП-транзистор имеет про-
ходную и выходную характеристики, по которым можно опреде-
лить параметры транзистора: сопротивление канала, его крутиз-
ну и коэффициент усиления по напряжению.
Рассмотрим ВАХ МОП-транзистора с индуцированным п-
каналом (рис. 3.9).
На проходной характеристике показано изменение тока сто-
ка в зависимости от управляющего напряжения на затворе. Что-
бы через транзистор потек ток стока 1с, необходимо на затвор по-
дать напряжение выше порогового Unop для n-канала (см. рис. 3.9,
а). По этой ВАХ возможно определить крутизну канала, как у
ПТ с управляющим р-п-переходом (см. рис. 3.5, а).
На рис. 3.9, а видно, что ток стока 1спри управляющем воз-
действии изи, изменяющимся для n-канала от 0 до + Uf,0P и для
p-канала от 0 до - U‘n(„, .отсутствует, МОП-транзистор закрыт, он
Рис. 3.9. Вольт-амперные характеристики МОП-транзистора с индуцирован-
ным каналом:
а—проходнал; б— выходная
82
находится в режиме отсечки. Организация транзистора в режи-
ме отсечки показано на рис. 3.9, б. При U3H >П^0Р (UJOP) в при-
поверхностном слое появится такая концентрация носителей,
что возможно между истоком и стоком организовать непрерыв-
ный ток. Величины пороговых напряжений для n-канала U" 0Р =
= 0,2 + 0,1 В, а для p-канала LTop = 2 + 4 В.
На выходной ВАХ можно проследить изменение тока стока
при изменении иси и постоянном значении изи (см. рис. 3.9,
б). Как и на выходной характеристике ПТ с управляющим р-п-
переходом (см. рис. 3.4, б), можно выделить область режима от-
сечки, линейную область и область режима насыщения, а также
определить сопротивление канала RK. Изменение конфигурации
канала в МОП-транзисторе в линейной зоне (точке 1), в точке 2
(окончание участка нелинейного изменения характеристики) и в
зоне насыщения (точке 3) (рис. 3.10).
Как биполярные, полевые транзисторы могут включаться по
схемам с: ОЗ, ОИ, ОС.
Основные достоинства полевых транзисторов—высокое вход-
Рис. 3.10. Изменение конфигурации канала МОП-транзистора с индуцирован-
ным каналом по точкам выходной ВАХ
83
ное сопротивление в схеме включения с ОН (полевые транзисторы
с управляющим р-п-переходом имеют RBX = 10б -ь 109 Ом, а МОП-
транзисторы с изолированным затвором имеют RBX=1013 < 1015
Ом); малый уровень собственных шумов, так как перенос тока
осуществляется только основными для данного канала носителя-
ми; нет рекомбинационного шума и высока стабильность харак-
теристик во времени; высокая температурная устойчивость и ус-
тойчивость против радиоактивных воздействий; высокая плотность
упаковки транзисторов на кристалле за счет малых размеров и
коротких каналов (мкм).
Основной недостаток полевых транзисторов — большие па-
разитные емкости, что влияет на их быстродействие. Однако при
формировании ячейки динамической оперативной памяти нали-
чие паразитных емкостей является положительным качеством.
В справочниках по полевым транзисторам приводятся сле-
дующие данные: значение крутизны SK, ток утечки затвора и вход-
ная и проходная Сзс емкости. Для мощных полевых транзисто-
ров, работающих в ключевом режиме, приводится значение со-
противления открытого канала, максимальный ток стока и пре-
дельное напряжение на стоке.
В настоящее время МОП-транзисторы получили широкое рас-
пространение, так как технология их изготовления намного проще
и точнее, чем биполярных транзисторов. Особенно перспективны
выполняемые на полевых транзисторах интегральные микросхемы,
достоинством которых является ничтожно малое потребление мощ-
ности. Недостаток полевых транзисторов по сравнению с биполяр-
ными— низкое быстродействие. МОП-транзисторы и микросхемы
на их основе широко применяются в устройствах цифровой техни-
ки и дискретной автоматики.
3.4. Полупроводниковые цифровые элементы ( ключи н
переключатели)
Ключи — электронные устройства для коммуникации элек-
трических сигналов: тока или напряжения. Коммутацию можно
осуществлять либо прерывателем (однополюсной), либо переклю-
чателем (двухполюсной).
84
Прерыватель можно использовать для коммутации напря-
жения, а переключатель — для коммутации тока, при этом не
будет разрыва тока.
Основные параметры ключа:
• остаточное напряжение на выходе ключа U0CT— падение
напряжение при разомкнутом ключе (открытом транзисторе);
• остаточный ток 10ст, протекающий через замкнутый ключ
(закрытый транзистор);
• конечное время переключения транзистора — влияет на
быстродействие ключа;
• чувствительность ключа — характеризуется минималь-
ным уровнем сигнала, при котором происходит переключение
ключа;
• помехоустойчивость — характеризуется нечувствительно-
стью ключа к воздействию помех;
• время безотказной работы ключа — определяет надежность
его.
3.4.1. Ключи на биполярных транзисторах
На выходной характеристике биполярного транзистора по
схеме с ОЭ показаны 1ост при замкнутом состоянии ключа
(транзистор в режиме отсечки -— закрыт) и UOCT при разомкну-
том состоянии ключа (транзистор в режиме насыщения — от-
крыт) (рис. 3.11, а).
Рис. 3.11. Ключ, сформированный на биполярном транзисторе со статической
нагрузкой Rx (а), его выходная ВАХ (б) и обеспечение минимальных UOcr и
1ост Для ключа с динамической нагрузкой (ПТ всегда открыт) (в)
85
Чтобы обеспечить уменьшение 1ост hU^, то есть улучшить
качество ключа, требуется сопротивление нагрузочного резистора
сделать переменным, что является выводом из уравнения равно-
весия выходной цепи транзистора:
Еп=IKRK^UBbrx
или
^вых = Еп “IrRk •
Если ключ замкнут, в транзисторе протекает 1ост —малый ток,
и чтобы скоммутировать на выход ключа Еп, необходимо сделать
RK минимальным (при малом токе в транзисторе резистор в кол-
лекторной цепи должен иметь минимальное сопротивление).
Если ключ разомкнут, в транзисторе протекает большой ток,
и чтобы на выходе транзистора UOCT было минимальным (близ-
ким 0), необходимо сделать RK максимальным (при большом токе
коллектора резистор должен иметь максимальное сопротивление).
Таким образом, в коллекторную цепь биполярного транзи-
стора необходимо включить динамическую нагрузку, изменяющую
свое сопротивление в зависимости от протекающего через нее тока.
В качестве такой нагрузки можно использовать постоянно откры-
тый полевой транзистор, который при малом токе имеет малое со-
противление, при большом токе — большое сопротивление (см.
рис. 3.5, б). Ключ на биполярном транзисторе с динамической
нагрузкой приведен на рис. 3.11, б.
Чтобы уменьшить время включения ключа, можно в базовую
цепь транзистора параллельно сопротивлению базы включить фор-
сирующую емкость Сф. При подаче на вход ключа прямоугольного
импульса сопротивление емкости резко снижается (так как фронт и
срез прямоугольного импульса формируются высокочастотными
составляющими сигнала), то есть емкость шунтирует RB и эквива-
лентное сопротивление даух параллельно соединенных сопротив-
лений будет определяться минимальным. Ток базы при этом резко
возрастает, и время достижения транзистором тока насыщения со-
кращается, то есть время включения уменьшается, не вызывая при
86
Рис. 3.12. Схема ключа на биполярном транзисторе с включением форсирую-
щей емкости для уменьшения времени включения (а) и диода Шоттки в об-
ратную связь между коллектором и базой для уменьшения времени выключе-
ния ключа (б)
этом увеличения накопления н.н.з. в базе транзистора, так как
базовый ток все же определяется величиной RB (рис. 3.12, а).
Чтобы уменьшить время выключения ключа, надо не вводить
транзистор в режим насыщения, а держать его на границе с зоной
насыщения, тогда не будет накопления н.н.з. в базе транзистора,
что влияет на время выключения ключа. Для этого в цепь обратной
связи между коллектором и базой включают диод Шоттки, у кото-
рого падение напряжения на открытом диоде составляет 0,1 —
0,2 В и отсутствует диффузионная емкость (рис. 3.12, б).
3.4.2. Ключи на полевых транзисторах
Ключи на полевых транзисторах имеют следующие преиму-
щества по сравнению с ключами на биполярных транзисторах:
• UOCT малое в разомкнутом состоянии ключа;
• высокое сопротивление в замкнутом состоянии ключа;
• малая мощность потребления от источника управляющего
сигнала, так как полевой транзистор управляется напряжением.
По аналогии с ключами на биполярных транзисторах, изо-
бразим ключи на МОП-транзисторе со статической нагрузкой в
стоковой цепи (рис. 3.13, а), а затем заменим статическую на-
грузку на динамическую (постоянно открыт ПТ) (рис.3.13, б).
87
Рис. 3.13. Ключ на базе полевого транзистора со статической (а) и динамиче-
ской (б) нагрузкой
Но наибольшее распространение получили ключи на КМОП-
транзисторах (комплементарных-составных МОП-транзисторах)
(рис. 3.14).
КМОП-транзистор состоит нз двух последовательно соеди-
ненных МОП-транзисторов с разными каналами и общим затво-
ром. При подаче на затвор, например, напряжения положитель-
ной полярности и больше U"10|1 МОП-транзистор с n-каналом (Т1)
будет открыт, а с р-каналом — закрыт, то есть в КМОП-транзи-
сторе один МОП-транзистор открыт, а другой обязательно закрыт.
В статике через транзистор протекает всегда очень малый
ток и только в момент переключения ключа (в динамическом ре-
жиме) может возникнуть сквозной ток (когда транзистор Т1 на-
чинает переходить из насыщения в отсечку, а транзистор Т2 —
из отсечки в насыщение). Таким образом, в КМОП-транзисторе
отсутствует потребление мощности в статике и потребляется
ток только в момент переключения.
Итак, ключи на КМОП-транзисторах имеют определенные
достоинства:
• малое остаточное напряжение;
• практически не потребляют мощ-
ность источника в статике;
• не предъявляются строгие требова-
ния к стабильности источника питания;
• хорошее быстродействие.
Рис. 3.14. Схема ключа на КМОП-транзисторе
88
Однако такие ключи имеют малую плотность упаковки на
кристалле, изготовление таких ключей на транзисторах с раз-
ными типами проводимости технологически сложно и требуется
высокое напряжение источника питания.
3.4.3. Транзисторные переключатели тока
Транзисторный переключатель тока (ТПТ) (рис. 3.15, а) осу-
ществляет переключение тока из одной цепи в другую. Транзи-
сторы этого переключателя работают без насыщения, что дости-
гается с помощью малого изменения входного управляющего сиг-
нала (десятые доли В). Источник стабилизированного тока фор-
Е
мируется большой величиной R3 (—В-= 10). Источник опорного
R3
напряжения Uon — входное напряжение, соответствующее на-
пряжению середины линейной части входной характеристики
транзистора (рис. 3.15, б).
Рис. 3.15. Схема транзисторного переключателя тока (а), ВАХ транзистора вход-
ная и выходная для объяснения переключения тока из одной цепи в другую (6) и
изменение аходиого сигнала для переключения тока (в)
89
Если UBX>Ucn, то транзистор Т1—открыт, а транзистор Т2—за-
крыт. Выходные напряжения ТПТ: Цьм=Цо,=исст, 1^=4®
то есть стабилизированный ток протекает через транзистор Т1.
Если UBX<Uon, то транзистор Т1 —закрыт, а транзистор
Т2 — открыт. Выходные напряжения ТПТ: UBbJxl= ию1 —> Еп,
ивыхг=ик2 ~ U0CT .
ТПТ обладает парафазным выходом: на одном выходе U0CT,
на другом Еп. Для надежного запирания транзистора AUBX=
= ивх-иоп>иБЭ =0,6ч-0,7В.
Итак, изменение входного сигнала на величину напряжения
равного +0,3 В вызовет переключение выходного сигнала, ток
эмиттера переключается из одной цепи в другую (рис. 3.15, в).
Высокое быстродействие из-за отсутствия диффузионной емко-
сти и работа при малых значениях управляющих напряжений — ос-
новное достоинство переключателей, делает ТПТ широко использу-
емым в быстродействующих переключающих устройствах (напри-
мер, в эмиттерно-связанной логике интегральных схем либо на та-
ких переключателях основана целая группа ИС аналогового типа).
Контрольные вопросы
1. Почему транзистор называется полевым и чем он управ-
ляется?
2. Почему в ПТ с управляющим р-п-переходом обратно сме-
щенное поле под затвором создает усилительные свойства транзи-
стора ?
3. Изобразить структуру ПТ с управляющим р-п-переходом
и показать конфигурацию канала с омическим законом измене-
ния его сопротивления.
4. Изобразить структуру ПТ с управляющим р-п-переходом
и показать конфигурацию канала с нелинейным законом изме-
нения его сопротивления.
5. Изобразить структуру ПТ с управляющим р-п-переходом
и показать конфигурацию канала и его сопротивление в режиме
усиления.
90
6. По выходной и проходной ВАХ ПТ с управляющим р-п-
переходом определить параметры транзистора и режимы рабо-
ты транзистора.
7. Изобразить МОП-транзистор с индуцированным (р- или
в-) каналом и показать конфигурацию канала с омическим, не-
линейным законами изменения его сопротивления и в режиме
усиления.
8. ВАХ МОП-транзистора: проходная и выходная.
9. В чем достоинства и недостатки ПТ?
10. Схема замещения ПТ для малого сигнала.
11. Каковы основные параметры ключа?
12. Ключ на биполярном транзисторе. Как обеспечить увели-
чение его быстродействия при сохранении UOCT минимальным?
13. Ключ на КМОП-транзисторе. Его достоинства и недос-
татки.
14. Включение динамической нагрузки для обеспечения па-
раметров ключа.
15. Транзисторный переключатель тока. Стабилизированный
источник тока, роль опорного напряжения. Величина изменения
входного сигнала для переключения тока.
16. Почему ТПТ обладает высоким быстродействием и низ-
кой помехозащищенностью?
CM J3
о < ЦИФРОВЫЕ И АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
Тема 1-------------------
ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
1.1. Основные классификационные признаки
интегральных схем
Интегральная схема (ИС) — это такой же электронный по-
лупроводниковый прибор (см. часть 1), но с новым качеством.
Это качество выражается в том, что интегральная схема выпол-
няет сложную законченную функцию. Причем, повышение функ-
циональной сложности интегральной схемы не сопровождается
ухудшением надежности ее работы, увеличением стоимости, по-
требления энергии и т.п.
Интегральная схема действительно оказывается надежнее
схем из дискретных элементов (транзисторов, резисторов, дио-
дов, конденсаторов) на три — четыре порядка. Тенденция к ми-
ниатюризации явилась результатом не только и не столько же-
лания получить малогабаритные и легкие схемы, отличающиеся
высокими конструктивными и механическими показателями.
Решающую роль сыграло то, что хорошие электрические харак-
теристики, прежде всего высокое быстродействие и малое по-
требление мощности, можно получить только путем исполь-
зования миниатюрных элементов. Миниатюризация влияет на
электрические характеристики интегральных схем, и они ухуд-
шаются с уменьшением размеров элементов.
Интегральные схемы строятся на активных элементах и их
параметры коррелированы, то есть нет разброса параметров в
рядом находящихся однотипных элементах.
Все элементы интегральной схемы и межсоединения выпол-
няются одновременно в одном технологическом процессе на по-
верхности или в объеме полупроводника и представляют собой
конструктивно законченную электронную схему. Именно поэто-
му такие схемы называют интегральными схемами.
95
Технология изготовления интегральных схем отличается от
любой другой технологии, построенной по принципу «изготов-
ление отдельных деталей — сборка изделий из отдельных дета-
лей». Правда, при изготовлении интегральных схем необходимо
выполнить также и определенные сборочные операции — смон-
тировать полупроводниковый кристалл, содержащий схему, на
кристаллоносителе, имеющем внешние контактные выводы, со-
единить его с этими выводами, а затем поместить такую сборку
в герметичныий корпус. Только после этого можно говорить о
готовом изделии—ИС.
Интегральные схемы можно классифицировать по ряду не-
зависимых параметров.
По конструктивно-технологическому исполнению:
• монолитные (полупроводниковые) интегральные схемы,
элементы которых выполнены в объеме и (или) на поверхности
полупроводниковой подложки, выполняющие функции каких-
либо электронных элементов;
• гибридные интегральные схемы предполагают формиро-
вание на единой диэлектрической подложке навесных миниа-
тюрных бескорпусных ИС, что часто используется для научных
исследований;
• пленочные (толсто- и тонкопленочные). Эти виды схем
очень схожи между собой, но отличаются в изготовлении. Тон-
копленочные устройства имеют лучшие рабочие характеристи-
ки, но дороже толстопленочных. Такие интегральные схемы ис-
пользуют, когда с помощью р-п-перехода нельзя получить необ-
ходимые параметры резисторов, конденсаторов. Эти элементы
используют в гибридных ИС, когда пассивные элементы выпол-
няются на основе толстопленочной ( с толщиной пленки больше
1 мкм) или тонкопленочной технологий, а активные элементы
выполняются по полупроводниковой технологии и монтируются
на прверхности диэлектрической подложки.
По типу используемых активных элементов’.
• униполярные — полевые с управляющим р-п-переходом,
МОП-транзисторы с п- и p-каналами и КМОП-транзисторы (комп-
лементарные);
96
• биполярные, которые в зависимости от используемого ти-
па логических структур и конструктивно-технологических ре-
шений делятся на резистивно-транзисторную логику (РТЛ); ди-
одно-транзисторную логику (ДТЛ); транзисторно-транзистор-
ную логику, в том числе с диодами Шоттки (ТТЛ и ТТЛШ); ин-
тегрально-инжекционную логику (И2Л) и эмиттерно-связанную
логику (ЭСЛ).
Следующими независимыми признаками классификации яв-
ляются плотность упаковки и степень интеграции.
Плотность упаковки — количество элементов в 1 см3 полу-
проводника.
При N (количество элементов) меньше 100 интегральные
схемы получили название ИС малой степени интеграции (их
иногда обозначают как МИС либо просто ИС). К МИС относят-
ся элементы, выполняющие простейшие логические операции,
такие как — И-НЕ, ИЛИ-HE, И-ИЛИ-НЕ, триггеры и т.п..
При N до 1000 элементов называют интегральной схемой
средней степени интеграции (СИС, к которым относятся счет-
чики, регистры, дешифраторы, кодопреобразователи, мультип-
лексоры и т.п.).
При N более 10 000 элементов интегральные схемы получи-
ли название больших интегральных схем (БИС). К таким БИСам
относятся микропроцессоры (МП), память оперативная (RAM),
память постоянная (ROM) и т.п.
В МОП интегральных схемах активными приборами явля-
ются полевые МОП-транзисторы, обладающие очень малыми
геометрическими размерами и работающие при малых токах и
на высокой частоте, при этом потребляется весьма малая мощ-
ность. На кремниевом кристалле можно разместить очень много
полевых МОП-транзисторов, что характеризует высокую плот-
ность упаковки.
Интегральные схемы, компонентами которых являются би-
полярные транзисторы и другие полупроводниковые приборы,
использующие свойства р-п-перехода, обладают большим быст-
97
родействием по сравнению с ИС на МОП-транзисторах, но при
этом потребляют большую мощность при малой плотности упа-
ковки.
Степень интеграции характеризует функциональную слож-
ность интегральной схемы, коэффициент определяется через де-
сятичный логарифм от числа элементов в ИС:
q -log N,
q — 2 характеризует интегральные схемы малой степени инте-
грации, q = 3 соответствует СИСам, a q - 4 характеризует БИСы.
По функциональному назначению интегральные схемы де-
лятся на шесть классов, здесь мы укажем четыре класса.
1. Цифровые схемы предназначены для обработки сигна-
лов, заданных в виде дискретных функций, это:
• логические интегральные схемы;
• запоминающие устройства (ЗУ);
• триггеры;
• устройства для обработки цифровой информации.
2. Аналоговые интегральные схемы предназначены для об-
работки сигналов, заданных в виде непрерывной функции, это:
• генераторы;
• усилители;
• фильтры частот;
• устройства задержки сигналов;
• формирователи и т. д.
Аналоговые интегральные схемы позволяют производить
обработку информации в реальном масштабе времени, входной
и выходной сигналы такой ИС являются аналоговыми сигнала-
ми. Базовой ИС аналоговой техники является операционный
усилитель (ОУ), на котором строятся такие аналоговые ИС, как
компаратор, интегратор, дифференциатор, фильтры высоких и
низких частот, логарифматор, антилогарифматор и т.п.
3. Микропроцессоры — класс интегральных схем для вы-
числительных устройств. Это большая ИС, функции которой по-
зволяют программировать и хранить цифровые массивы. Серии
98
ИС программно и технологически совместимые получили на-
звание микропроцессорных комплектов.
4. Источники питания.
По применяемости в аппаратуре интегральные схемы де-
лятся на схемы общего и специального применения.
Контрольные вопросы
1. Что такое интегральная схема?
2. Чем отличается интегральная схема от дискретного элек-
тронного полупроводникового прибора?
3. Что такое плотность упаковки и степень интеграции по
отношению к ИС?
4. Основные классификационные признаки интегральных схем.
1.2. Технологические процессы изготовления
интегральных схем
Основным материалом для создания интегральной схемы
служит кремний, как один из наиболее распространенных в при-
роде химических элементов.
При изготовлении кремниевой пластины производится очи-
стка сырого кремния от примесей, что является очень слож-
ным процессом. В результате получают пластины чистого крем-
ния с содержанием примесей 10-7 — 10-9 %, толщиной от 0,5
до 1,0 мм, а полировкой и химическим травлением формируют
поверхность пластины оптической чистоты. Одновременно крем-
ний легируется и может быть электронного или дырочного ти-
пов проводимости. Для восстановления приповерхностного слоя
на пластине выращивается тонкий (до 10 мкм) эпитаксиальный
слой.
Прежде чем приступить к изготовлению интегральной схе-
мы разрабатывается ее топология, то есть создаются оригиналы
схемы, на основе которых изготавливаются фотошаблоны. Шаб-
лон представлен чертежом, на котором показана структура оп-
ределенного слоя материала ИС, то есть даны форма и располо-
жение геометрических областей, соответствующих этому слою.
99
Полный комплект таких чертежей для одной интегральной схе-
мы носит название компоновочной документации. Самым опти-
мальным вариантом разработки топологии интегральной схемы
является вариант, когда данную задачу выполняет компьютер,
хотя это не всегда возможно. Компоновочные чертежи наносят-
ся на магнитный носитель, на основе которого и формируется
фотошаблон.
Характерной особенностью производства интегральных схем
является повторяемость некоторых технологических операций:
литографии, окисления, очистки, легирования, поэтому подлож-
ки несколько раз проходят одни и те же технологические участки.
Группа технологических процессов, предназначенных для
формирования топологических параметров транзисторных струк-
тур, объединена понятием литография-, оксидирование, фотоли-
тография и травление.
Поверхность пластины покрывается слоем оксида кремния
(оксидирование) и наносится фоточувствительная полимерная
пленка, выполняющая роль фотографической пленки. Затем идет
сушка и последующее экспонирование пластины через соответ-
ствующий фотошаблон. При облучении фоторезистов через шаб-
лон и последующим проявлением удаляются облученные его
участки и на подложке формируется изображение шаблона. Ор-
ганическим растворителем фоторезист удаляется с засвеченных
участков, а с открывшихся мест можно удалить слой оксида пу-
тем последующей обработки кислотой.
Продолжительная обработка кислотой вскрывает «окна» в
оксиде для доступа к материалу подложки, этот процесс называ-
ется травлением.
Фотолитографическая обработка многократно повторяется в
технологическом процессе. Вслед за фотолитографической об-
работкой выполняется операция легирования кремния примеся-
ми, обеспечивающими электронную или дырочную проводимо-
сти. Легирование может проводиться диффундированием приме-
си в глубь подложки при высокой температуре либо эпитакси-
альным выращиванием. Эпитаксиальный процесс расширяет воз-
можности формирования вертикальной структуры интегральной
100
схемы, что и является главной причиной применения эпитаксии
при легировании кремния.
Для получения токопроводящих соединений между элемен-
тами интегральной схемы, а также между элементами и кон-
тактными площадками для подключения внешних цепей под-
ложка полностью покрывается тонким слоем алюминия. В
дальнейшем такой металлический слой подвергается фотолито-
графической обработке, в результате чего от всего слоя метал-
лизации остаются только токопроводящие линии.
В заключение всю поверхность полупроводникового кри-
сталла покрывают защитным слоем силикатного стекла, которое
затем удаляется с контактных площадок.
Кремниевый диск скрайбируется алмазом и разделяется на
отдельные кристаллы (чипы). Каждый чип прикрепляется к проч-
ному держателю и заключается в корпус, имеющий выводы для
подсоединения ИС к внешним цепям. После посадки чипа на
носитель выполняется присоединение выводов чипа с помощью
золотых нитей с контактными площадками из алюминия.
Во время выполнения сборки интегральной схемы в корпусе
при температуре в 300 °C она заливается эпоксидной смолой или
какой-нибудь пластмассой. Контактные выводы отгибают вниз и
получают готовую ИС в корпусе.
ИС считается готовой к продаже только после успешного
завершения электрических, тепловых и механических испыта-
ний. На рис. 1.1 показаны структуры полупроводниковых элемен-
тов: диода (а), биполярого транзистора (б), конденсатора (в), ре-
зистора (г) и МОП-транзистора с индуцированным p-каналом (б).
С повышением степени интеграции возрастает плотность
упаковки элементов, а также площадь, занимаемая на кристалле
отдельной интегральной схемой. Поражение дефектом хотя бы
одного элемента интегральной схемы приводит к выходу из
строя всей интегральной схемы.
Для увеличения выхода годных интервальных схем на участках
при производстве создаются чистые среды, где проводится много-
кратная очистка воздуха (допускается на один литр воздуха не бо-
лее 5-ти пылинок размером несколько десятых мкм). Токопро-
водящая линия в ширину составляет 0,5 мкм и попадание на нее
101
б
МОП-транзистор с
в> индуцированным р-каналом
Рис. 1.1. Структура полупроводниковых элементов:
а-—диода; б—транзистора; в— конденсатора; г — МОП-транзистора с индуцированным
р-каиалом
пылинки приводит в негодность всю интегральную схему. Так
как главным источником загрязнения среды, в которой произво-
дятся интегральные схемы, является человек, то стремятся сде-
лать производство интегральных схем автоматизированным, без
непосредственного участия человека на участках производства.
Полупроводниковое производство интегральных схем орга-
низуется по принципу групповой технологии. Это означает, что
одновременно обрабатывается множество пластин с множест-
вом интегральных схем на каждой пластине, что позволяет рез-
ко повысить выход годных ИС и снизить их стоимость.
102
В интегральных схемах отсутствует перегрев, они мало под-
вержены вибрациям и ударам, технология производства обеспе-
чивает высокое качество продукции и потому их надежность во
много раз выше, чем у изделий, собранных из отдельных деталей.
Контрольные вопросы
1. Перечислите основные технологические процессы при из-
готовлении интегральной схемы.
2. Что такое топология интегральных схем?
3. Что такое фотолитография?
4. Что такое шаблон?
5. Что такое процесс легирования полупроводника?
6. Что такое процесс травления и какие функции он выполняет?
7. Что такое процесс металлизации?
8. Что такое скрайбирование кремниевого диска?
9. В чем заключаются особенности производства интеграль-
ных схем?
10. Показать, как в интегральном исполнении выглядят такие по-
лупроводниковые элементы, как резистор, диод, транзисторы би-
полярный и полевой, емкость.
1.3. Логические элементы интегральных схем
Интегральная схема представляет собой конструктивно за-
конченное изделие электронной техники, содержащее совокуп-
ность электрически связанных в функциональную схему транзи-
сторов, диодов, конденсаторов, резисторов и других электрон-
ных элементов, выполненных на поверхности или в объеме по-
лупроводника в едином технологическом процессе.
Интегральные схемы являются элементной базой электрони-
ки для преобразования, обработки и хранения информации. По-
стоянное повышение требований к увеличению быстродействия
и уменьшению мощности потребления вычислительных средств
привело к созданию различных интегральных схем, разработка
которых, как правило, проводится сериями.
Серия ИС объединяет интегральные схемы по функциональ-
ному назначению и конструктивно-технологическим признакам.
103
Все интегральные схемы одной серии согласованы по ис-
точнику напряжения питания, по входному и выходному сопро-
тивлениям, технологии изготовления, монтажу. В серии объеди-
няются интегральные схемы, из которых можно создать любой
сложности законченное электронное устройство.
Принята система маркировки интегральных схем, например,
КР 155ИД7, цифры и буквы расшифровываются следующим об-
разом:
• буквы КР характеризуют условия приемки интегральной
схемы заводом -изготовителем;
• буква К обозначает микросхему общепромышленного (ши-
рокого) применения;
• перед буквой К может стоять цифра, если это цифра 1, то
она может быть опущена: 1 (5, 6, 7) — полупроводниковые ИС,
2 (4, 8) — гибридные;
• цифры 155 определяют номер серии;
• буквы ИД определяют функциональное назначение инте-
гральной схемы (ИД—обозначение дешифратора);
• последняя цифра показывает номер разработки.
Логические элементы интегральной схемы — это электрон-
ные схемы, выполняющие простейшие логические операции.
Логические элементы используют в цифровых интегральных
схемах в качестве основных элементов. Они определяют пара-
метры микросхемы.
Работа логических элементов описывается с помощью акси-
ом и теорем алгебры логики, созданной английским математи-
ком Джорджем Булем в 1848 г.
Рис. 1.2. Цифровые сигналы в положительной логике:
а—для положительного; б—для отрицательного
104
В алгебре логики различные логические выражения могут
принимать только два значения: «истинно» или «ложно». Для
обозначения истинности используется цифра «1», ложности
— «О». В положительной логике за 1 принимается сигнал вы-
сокого потенциала, за 0 — сигнал низкого потенциала (рис.
1.2).
В алгебре логики используются три основные комбинации:
• логическое отрицание или инверсия называется операци-
ей НЕ и обозначается штрихом «-» над операндом (А );
• логическая операция ИЛИ для двух операндов А и В за-
писывается как А + В либо А V В. Операция логического сло-
жения называется операцией дизъюнкции. Алгоритм этой опе-
рации: функция истинна, если хотя бы один из операндов ис-
тинней;
• логическая операция И для двух операндов А и В записы-
вается как А • В или А Л В. Операция логического умножения на-
зывается операцией конъюнкции. Функция истинна только, если
оба операнда истинны.
Физический аналог логических операций был предложен фи-
зиком П. Эренфестом в 1910 г. На рис. 1.3 приведены основ-
ные электрические модели для констант 0 и 1 и базовых функ-
ций И, ИЛИ, НЕ: контакт реле в электрической цепи разомк-
нут, лампочка не горит, функция ложна — равна 0; контакт ре-
ле замкнут, лампочка горит, функция истинна — равна 1; два
последовательно включенных контакта реле замкнуты, это
дает возможность зажечь лампочку и соответствует логиче-
ской операции И; два параллельно включенных контакта реле
дадут возможность зажечь лампочку, если один из контактов
или оба будут замкнуты, что соответствует логической опе-
рации ИЛИ.
На базе трех простейших операций можно сформировать
множество комбинаций логических операций, например, для
двух операндов запишем алгоритмы различных операций в виде
таблицы истинности (табл. 1).
105
в
Рис. 1.3. Электрический аналог базовых логических операций и изображение
их по ЕСКД
Таблица 1
А В F1 F2 F3 F4 F5 F6 F7 F8
0 0 0 0 1 1 0 1 0 1
0 1 0 1 1 0 1 0 1 0
1 0 0 1 1 0 1 0 0 1
1 1 I 1 0 0 0 1 0 I
Математический аппарат, позволяющий записывать логиче-
ские функции в алгебраической форме, называется алгеброй ло-
гики или булевой алгеброй.
Основные законы алгебры логики (без доказательств) при-
ведены ниже:
AV1 = 1,
А V 0 = А,
A VA = A,
AV A=l,
А Л1=А,
А Л0 = 0,
А ЛА = А,
А Л А =0.
Закон двойной инверсии: А = А.
Закон инверсии (теорема де Моргана):
A v В = А л В — отрицание логической суммы
(дизъюнкции) двух операндов равно логическому произведению
(конъюнкции) отрицаний операндов.
106
АлВ = A v В — отрицание конъюнкции двух операн-
дов равно дизъюнкции отрицаний операндов.
Используя законы алгебры логики, по таблице истинности
можно записать логическую функцию в алгебраическом виде в
совершенной дизъюнктивной нормальной форме (СДНФ) для
истинных значений функции. Истинное значение функции равно
сумме истинных минтермов, а минтерм есть произведение ис-
тинных значений операндов.
Запишем значения функций F1 — F8 в алгебраическом виде
(составим их характеристические уравнения):
• F1 = АВ — логическая операция И;
• F2 = А В V А В V АВ = В (А V А) V А (В V В) =
= A v В —логическая операция ИЛИ;
• F3 = А В V А В V АВ = А V В - АлВ —логическая
операция И-НЕ—штрих Шеффера и обозначается — А/В;
• F4 = АВ = AvB — логическая операция ИЛИ-НЕ —
стрелка Пирса и обозначается А X В;
• F5 = А В V А В — логическая функция неравнозначности,
исключающее ИЛИ, суммирование по модулю 2 — столько на-
званий имеет данная операция, являющаяся очень важной, особен-
но при арифметических операциях, обозначается: А © В;
• F6 - А В V АВ — логическая операция равнозначности,
эквивалентности, обозначается А ~ В;
• F7 = АВ — логическая операция запрета по А, обознача-
ется В —> А;
• F8=ABVABV АВ = В V А — логическая операция
импликации от В к А, обозначается В —> А.
Логические элементы, выполняющие указанные функции, изо-
бражены по ЕСКД на рис. 1.4.
Логические элементы подразделяются на комбинационные
и последовательностные схемы.
Комбинационные логические схемы работают с операнда-
ми, не запоминая результат этой работы (КЛС без памяти). Они
состоят из логических или операционных элементов для выпол-
107
Рис. 1.4. Изображение по ЕСКД логических элементов, выполняющих функ-
ции F1—F8
нения заданных операций над данными операндами. Наиболее
распространенными КЛС без памяти являются шифраторы (СД),
дешифраторы (ДС), мультиплексоры (MUX), демультиплексоры
(ДМХ), кодопреобразователи (Х/У), компараторы (= =), сумма-
торы (SM) и т.п.
Эти цифровые устройства используют для преобразования ин-
формации.
Последовательностные логические схемы — это такие схе-
мы, состояние выходов которых зависит от последовательности
смены состояний на их входах и от памяти элемента в предше-
ствующий момент времени. Последовательностные схемы со-
бираются из КЛС без памяти путем введения в них обратных
связей, поэтому они получили название КЛС с памятью.
К КЛС с памятью относятся такие логические схемы, как
триггер, регистр, счетчик, запоминающие устройства и т.п.
1.4. Основные характеристики и параметры базовых
логических элементов сернн интегральных схем
транзисторно-транзисторной логики
Наиболее широкое распространение получили интегральные
схемы транзисторно-транзисторной логики (ТТЛ). Основные элек-
трические параметры базовых элементов этой логики определя-
ют характеристики практически всех интегральных схем, входя-
щих в состав серии. От этих параметров зависит возможность
108
совместной работы интегральных схем разных серий в составе
аппаратуры.
Некоторые основные электрические параметры являются об-
щими для всех типов цифровых интегральных схем и позволяют
сравнивать их между собой.
К таким параметрам относятся:
• быстродействие;
• потребляемая мощность;
• помехоустойчивость;
• средняя работа переключения;
• коэффициент разветвления по выходу;
• коэффициент объединения по входу.
Рассмотрим параметры и характеристики базового эле-
мента И-НЕ транзисторно-транзисторной логики 155 серии
(рис. 1.5).
В основе цифровой интегральной схемы лежат транзистор-
ные ключи, характеризующиеся двумя устойчивыми состояния-
ми: ключ закрыт (транзистор открыт—режим насыщения) и ключ
Рис. 1.5. Схема базового элемента И-НЕ ТТЛ
109
открыт (транзистор закрыт— режим отсечки). В этой схеме име-
ются все три схемы включения транзисторов — транзисторы по
схеме с ОБ, с ОЭ и с ОК (см. часть 1).
Интегральная схема содержит три каскада:
Первый каскад — многоэмиттерный транзистор Т1, вклю-
ченный по схеме с общей базой, выполняет логическую функ-
цию И.
При изучении выпрямительных диодов мы рассматривали
диодные сборки по выделению минимального сигнала. Если ба-
зо-эмиттерные переходы (р-п-переходы) транзистора Т1 заме-
нить диодами и подключить их к Е*то получим именно такую
диодную сборку (рис. 1.6).
Этот транзистор работает в двух режимах: режим насыщения
при «О» входных сигналах и инверсный режим при «1» входных
сигналах: то есть эмитгерный переход либо открыт (при 0), либо
закрыт (при 1), а коллекторный переход всегда открыт.
Второй каскад -— фазоинверсный, построенный на транзи-
сторе Т2. Такое название этот каскад получил из-за того, что
напряжения по выходам 1 и 2 транзистора Т2 находятся в про-
тивофазе, так как по выходу 1 транзистор Т2 включен по схеме
с общим эмиттером, фаза выходного напряжения которого по
отношению к входному меняется на 180°, а по выходу 2 — по
схеме с общим коллектором (эмитгерный повторитель), фаза вы-
ходного напряжения которого по отношению к входному равна 0°.
Рис.1.6. Диодная сборка для выделения минимального сигнала (логическая
операция И)
НО
Третий каскад —- сложный инвертор на транзисторах ТЗ и
Т4, который управляется выходными напряжениями фазоин-
версного каскада, что создает ситуацию, при которой один из
транзисторов сложного инвертора будет всегда закрыт, а другой
открыт. Диод DCM включается для надежного запирания транзи-
стора ТЗ ( что обычно используется в интегральной технологии).
На входах схемы И включены диоды D1 и D2 для увеличе-
ния помехоустойчивости транзистора Т1, так как появление от-
рицательного потенциала открывает диод, создавая на нем па-
дение напряжения, соответствующее логическому нулю, эти
диоды выполняют роль параллельных диодных ограничителей.
Для увеличения функциональных возможностей к выходам
1 и 2 транзистора Т2 подключают специальные расширители И для
ИЛИ с открытыми коллектором и эмиттером (рис. 1.7). При под-
ключении этого расширителя к точкам 1 и 2 можно получить функ-
ционально новый логический элемент 2-2И-2ИЛИ-НЕ (рис. 1.8).
Рис. 1.7. Схема расширителя И для ИЛИ (а) и его изображение по ЕСКД (б)
А --
В ___
D---
F^AB+CD
Рис. 1.8. Формирование логической схемы 2-2И-2ИЛИ-НЕ с помощью рас-
ширителя И для ИЛИ
111
Рассмотрим основные характеристики элемента И-НЕ тран-
зисторно-транзисторной логики:
• передаточная функция UBBrx=/(UBX) (рис. 1.9, о);
• зависимость входного тока от входного напряжения 1ВХ =
=/(Ubx) (рис. 1.9, б)-,
• зависимость выходного тока от входного напряжения 1ВВГХ =
=/(UBX) (рис. 1.9, в);
• зависимость тока потребления источника питания от вход-
ного напряжения.
1пот =/(UBX) (рис. 1.9, г).
На передаточной функции UBbK = /(UBX) (см. рис. 1.9, а) от-
мечаем уровни выходных напряжений uLXBin, и°ыхпшх
(при Еп = + 5В):
UL™, =3,5 В;
uL.rfB =2,4 В;
UL™. =0,4 В;
UL^n =0.
Используя линию равных напряжений (UBX = UBMX), опреде-
ляем входные напряжения , U°xnax (при Еп = + 5В):
Ul.™, = 3,5B;
UL = MB;
U’„ = 0,4B;
U° . =0.
BX.min
По параметрам U^xmn и находим пороговые напря-
жения U°op и ихор, которые являются границами между статиче-
ским и динамическим состояниями элемента и определяют воз-
можность перехода его из состояния 0 в 1 или наоборот. Пороговые
напряжения можно рассматривать как напряжения срабатывания.
Изменение напряжения на входе от 1^= 2,4 В до Uxl.nIlt =
= 3,5 В вызывает изменение напряжения на выходе от U°uxnxx =
= 0,4 В до П°ыхт„ = 0, а изменение напряжения на входе от
112
ивых
Рис. 1.9. Характеристики базового элемента И-НЕ:
«™ивых б—Lx =/(Ubx); в—Ux =/(Ubx); г—
U°xmax = 0,4 В до 0 вызывает изменение напряжения на выходе
от UL.nun = 2,4 В до = 3,5 В.
Статическое состояние элемента определяется входным на-
пряжением
и!,ор<ивх< 14,
динамический режим наблюдается при напряжении:
U1 > UBX > U0 .
пор вх пор
Разность пороговых напряжений (U„op — U°op) характери-
зует такие параметры как помехоустойчивость и быстродейст-
вие: чем меньше разность пороговых напряжений, тем хуже их
помехозащищенность, но выше быстродействие.
Помехоустойчивость — наибольшее значение напряжения
помехи Un на входе логического элемента, при котором еще не
происходит изменение его выходного напряжения:
UBX + Un < U°op или
UBX-Un > Uiop.
Статическая помехоустойчивость служит основным показа-
телем защищенности интегральной схемы от помех. Динамиче-
ская устойчивость выше статической, так как при кратковре-
менных помехах сказываются паразитные емкости и инерцион-
ные процессы в интегральной схеме. Динамическая устойчивость
не указывается в справочниках, так как она зависит от типа ИС
и условий ее работы.
Пороговые напряжения для различных интегральных схем
изменяются от десятых долей вольта до единиц вольт и приво-
дятся как справочный параметр.
На характеристике IBX =/(UBX) (см. рис. 1.9, б) входные токи
определяют нагрузку, которую представляет данная схема на пред-
шествующую схему: при 1Д входной ток вытекающий (1°х <
<1,6 мА) (вытекающий ток по входу отрицательный)-—-тран-
зистор Т1 работает в режиме насыщения, а при U*x транзистор
114
Т1 в инверсном режиме и входной ток втекающий, но его вели-
чина настолько мала (1*х < 40 мкА), что не способна открыть
транзисторы Т2 и Т4, их открывает ток базы транзистора Т1.
Характеристика 1вых =/(UBX) (см. рис. 1.9, в) показывает, ко-
гда нагрузка обтекается током: при U®x транзистор ТЗ сложного
инвертора открыт, и через нагрузку проходит вытекающий ток
(вытекающий ток по выходу — положительный), величина ко-
торого зависит от нагрузки; при U‘x транзистор Т4 сложного ин-
вертора открыт и шунтирует нагрузку, выходного тока нет.
Характеристика InOT =/(UBX) (см. рис. 1.9, г) показывает по-
требление тока от источника питания в статическом и в динами-
ческом режимах: при U°x ток потребления складывается из вход-
ного вытекающего тока (см. рис. 9, б) и вытекающего выходно-
го тока (см. рис. 9, в), величина которого зависит от подключен-
ной к выходу ИС нагрузки, поэтому ток потребления при нуле-
вой статике будет разным, зависящим от нагрузки, при U’x ток
потребления используется только для отпирания транзисторов
Т2 и Т4, нагрузка не обтекается током и потому величина 1*от
постоянна.
Быстродействие определяет время обработки информации:
это максимальная частота смены входного сигнала, при которой
не нарушается нормальное функционирование логического эле-
мента. При малой частоте можно считать переключение логиче-
ского элемента мгновенным, при большой частоте необходимо
считаться с искажениями импульсов.
На рис. 1.10 показаны параметры входного и выходного сиг-
нала: t0,1 и t1’0 — длительность фронта и среза импульса (пе-
реднего фронта импульса t0,1 = 18 22 нс, заднего фронта им-
пульса tI,0= 14 16 нс), эти длительности определяются по уров-
ням 0,1 и 0,9 от амплитуды сигнала из-за наличия переходных
процессов при прохождении сигнала через логический элемент.
По уровню напряжения 0,5U определяется активная дли-
тельность сигнала ta.
115
Рис. 1.10. Временные параметры входного и выходного сигналов для опреде-
ления быстродействия логического элемент
Временной интервал по уровню 0,5U между входным и вы-
ходным сигналами характеризует время задержки распростра-
нения сигнала по фронту t“px и по срезу t"pc (t“pc = 15 = 18 нс и
‘да. = 25 = 33 нс). Тогда среднее время задержки распростране-
ния сигнала определяется как полусумма времени задержки рас-
пространения сигнала при включении и задержки распростране-
ния сигнала при выключении логического элемента:
Цз.зд.р.с - 0,5 (t3^pc + ).
Средняя работа переключения определяется средней по-
требляемой мощностью и средним временем задержки распро-
странения сигнала:
АСр = Рср.ПОТ Цэ.ЗД.р.С,
где РСр.пот = 0,5 (Р”от + Р‘от ) — средняя потребляемая мощность
от источника питания в двух различных устойчивых состояниях
(Рср.пот = 25-4-35 мВт).
Потребляемая мощность — мощность рассеивания, так как
она отводится в виде тепла. У тех транзисторов, где потребление
116
мощности в динамике (при переключении) значительно превы-
шает потребляемую мощность в статике, средняя потребляемая
мощность оценивается при максимальной частоте переключения.
Средняя работа переключения характеризует экономичность
логического элемента и его быстродействие, качество разработ-
ки и исполнения. Для БИС Аср изменяется от 0,1 до 500 пДж,
чем ниже энергия переключения, тем выше качество и больше
помехоустойчивость разрабатываемой ИС.
Коэффициент объединения по входу (Коб) определяется
количеством элементов, которым можно нагрузить по входу
данный элемент: для ИС типа И-НЕ КОб может быть равен 2, 3,
4, 5, 8.
Коэффициент разветвления по выходу (Краз) определяет,
каким количеством подобных элементов можно нагрузить
один элемент, то есть определяет нагрузочную способность
элемента (Краз = 10, но имеются специальные расширители-
буферы с большой выходной мощностью для увеличения на-
грузочной способности, у которых Краз может принимать зна-
чения от 30 до 100).
Например, каждый «стандартный» вход ТТЛ логической схе-
мы потребляет ток 40 мкА при U!BX и отдает ток 1,6 мА при U°x.
Каждый выход «стандартного» логического элемента способен
отдавать ток 400 мкА и потреблять ток 16 мА, отсюда, у такого
элемента Краз =10.
«Стандартные» ТТЛ в настоящее время устарели и их заме-
няют маломощными ИС, потребляющими только четверть тока.
Меньшие токи ведут к уменьшению скорости срабатывания, по-
скольку внутренние емкости при этом заряжаются и разряжают-
ся медленнее, то это можно избежать, если ввести в обратную
связь между коллектором и базой транзисторов диод Шоттки,
который задерживает транзисторы на границе рабочего режима
и режима насыщения, что сохраняет время переключения по-
рядка 10 нс.
В табл. 2 приведены параметры ИС логических элементов
И-НЕ ТТЛ и ТТЛШ, по которым они отличаются.
117
Таблица 2
Логика ИС Пораметры
С.® й..нс /.МГц Гер.пот. мВт
ТТЛШ 5 4.5 50 19
ТТЛ 15 22 10 22
Сегодня в большинстве промышленных применений микро-
схемы ТТЛ и ТТЛШ заменяют КМОП схемами. Но до сих пор ТТЛ
схемы остаются самыми удобными для экспериментов. Выходной
ток ТТЛ схем достаточен для работы светодиодов, а в некоторых
случаях и для непосредственного подключения реле. Как в ТТЛ,
так и в ТТЛШ схемах имеется множество удобных и разнообраз-
ных счетчиков и регистров, которые идеальны для эксперименти-
рования.
Контрольные вопросы
1. Какова роль МЭТ в ИС типа И-НЕ в транзисторно-
транзисторной логике?
2. Назначение фазоинверсного каскада.
3. В чем преимущества сложного инвертора по сравнению с
простым?
4. По каким параметрам согласуются ИС одной серии?
5. Что определяет эффективность разработки данной ИС?
6. Что такое коэффициенты объединения и разветвления?
7. По каким параметрам цифрового сигнала определяется
быстродействие ИС?
8. От чего зависит статическая помехозащищенность ИС?
9. Показать на цифровом сигнале определение длительности
фронта, среза и активной длительности сигнала.
10. По передаточной функции определить:
• пределы статических режимов работы ИС;
• пределы динамического режима работы ИС и записать
их в напряжениях;
• что определяетразность пороговых напряжение U’10p—П^?
11. Изобразить зависимость входного тока от входного напряже-
ния и объяснить ее.
118
12. Почему входной ток при UBXo на много больше чем вход-
ной ток при UBXi?
13. Изобразить зависимость выходного тока ИС от входного
напряжения при подключении нагрузки между выходом и зем-
лей и объяснить ее.
14. Как нагрузка влияет на входной и выходной токи ИС?
15. На что расходуется ток источника питания в статике при
входном напряжении логического нуля и логической единицы?
16. Чем определяется мощность потребления ИС при вход-
ных О и 1?
17. Почему ток потребления от источника питания в дина-
мическом режиме намного выше, чем в статике?
18. Почему потребление тока от источника питания в стати-
ке при входном логическом нуле зависит от нагрузки, а при ло-
гической единице — нет?
19. На что расходуется ток источника питания в статике при
входном напряжении логического нуля и логической единицы?
1.5. Базовые логические интегральные схемы
различных логик
1.5.1. Интегрально-инжекциоиная логика (И2Л)
На рис. 1.11 показана схема инвертора в интегрально-инжек-
ционной логике.
Транзистор Т1 (р-п-р) является
инжектором тока, передающим за-
ряды-дырки в базу многоколлектор-
ного транзистора Т2 (п-p-n). Тран-
зистор Т1 всегда открыт, так как на
его базу (п) подаётся отрицатель-
ный потенциал источника питания.
Если на входе UBX = 0, то ток инжек-
Рис. 11. Схема инвертора в интегрально-
инжекционной логике
119
тора является вытекающим током базы транзистора Т2 и потому
он закрыт, на выходе (Вых. 1, 2) высокий потенциал (1). Если
UBX = 1. то ток транзистора Т1 является втекающим базовым то-
ком транзистора Т2 и потому он открыт, на выходе (Вых. 1, 2)
низкий потенциал (0). Таким образом, эта схема инвертирует
входной сигнал.
Элементы, выполненные по этой технологии, обладают вы-
сокой степенью интеграции и большой плотностью упаковки:
транзистор Т1 располагается горизонтально, а транзистор Т2 —
вертикально, причем, эмитгерная область транзистора Т2 одно-
временно служит базой транзистора Т1, а база транзистора Т2
-—коллектором транзистора Т1 (рис. 1.12).
Продольно-поперечное расположение биполярных транзи-
сторов увеличивает плотность упаковки примерно в 50 раз по
сравнению с ТТЛ схемами. Эти элементы обладают высокой
технологичностью из-за отсутствия резисторов и занимают ма-
лую площадь. В И2Л логике обычно реализуется логический
элемент ИЛИ-HE (рис. 1.13).
Функция И-НЕ может быть реализована при условии ис-
пользования коллекторных выходов в качестве независимых
входов для последующих логических элементов. Наличие мно-
гоколлекторного инвертора позволяет осуществить логическую
развязку без дополнительных схемных элементов.
Величины выходных напряжений при Е„ в 1,5 В:
Рис. 1.12. Структура инвертора в интегрально-инжекционной логике
120
Еп+
Рис. 1.13. Схема логического элемента ИЛИ-HE в интегрально-инжекционной
логике
UL=0,7B;
UL=0,05B;
Pcp.n<xr = 20 мкВт, tcp.зд.р.с — 50 НС,
Аср — Рср.ПОТ tcp. ЗА-Р-С = 0,02*50 — 1 пДж,
что в 100 раз меньше, чем у элементов ТТЛ.
Обычно считается, что интегрально-инжекционная логика
является элементной базой больших ИС, но по быстродействию
они уступают ТТЛШ элементам из-за глубокого насыщения. В
малой степени интеграции применение таких элементов неэф-
фективно из-за малой помехозащищенности.
1.5.2. Эмиттерио-связанная логика (ЭСЛ)
В эмиггерио-связанной логике для реализации логических
операций используются транзисторные переключатели тока с
объединенными эмиттерами (см. часть 1).
Переключателем тока (рис. 1.14) называют симметричную
схему, в которой стабилизированный ток протекает либо в од-
ной части переключателя, либо в другой в зависимости от на-
пряжения на одном из входов, напряжение на другом входе есть
величина постоянная (Uo„). Если на обоих входах одинаковые
121
Рис. 1.14. Схема транзисторного переключателя тока
напряжения за счет смещения, то стабилизированный ток 1^ де-
лится пополам для каждой ветви. Изменение входного напряже-
ния на 0,3 В в «+» либо в «-» относительно Uon вызовет либо
полное отпирание транзистора Т1 и через него потечет весь ток,
либо полное запирание, тогда ток потечет через транзистор Т2.
Особенность переключателя тока состоит в том, что транзи-
сторы всегда работают в ненасыщенном режиме — активном,
что обеспечивает высокое быстродействие при переключении
тока из-за отсутствия рассасывания н.н.з. из базы транзистора.
На рис. 1.15 приведена логическая схема, реализованная на
переключателе тока. Роль генератора тока выполняет резистор
R0. К выходам переключателя тока подсоединены эмиттерные
повторители, реализованные на транзисторах Т5 и Тб, обеспе-
чивающие малое выходное сопротивление. Опорное напряже-
ние реализуется на резистивных делителях R1 и R2 через эмит-
терный повторитель Т4. Диоды, включенные в резистивный дели-
тель, являются термодиодами и при изменении температуры спо-
собствуют сохранению постоянства опорного напряжения. По-
ложительный полюс источника питания принимается за землю,
122
Рис. 1.15. Схема логического элемента ИЛИ/ИЛИ-НЕ в эмитгерно-связанной
логике
так как через него в основном проходят все помехи. Резисторы
RoT5 и RoT6 эмиттерных повторителей на выходах при необхо-
димости могут быть сменными.
Эта логическая ИС имеет два выхода: вых.1 — прямой вы-
ход, реализует логическую операцию ИЛИ; вых.2 инвертирует
сигнал и реализует логическую операцию ИЛИ-НЕ.
Достоинства и недостатки логических элементов эмитгерно-
связанной логики:
• ЭСЛ вентили быстрее, чем ТТЛ;
• в статических состояниях ЭСЛ элементы потребляют боль-
шую мощность, а при высоких частотах меньшую мощность, чем
ТТЛ элементы;
• рассеиваемая мощность при 0 (—1,8 В) и 1 (—0,9 В) одина-
ковы;
• высокий коэффициент разветвления;
• низкий запас помехоустойчивости.
Основные параметры ИС ЭСЛ приведены в табл. 3.
Таблица 3
Серии ЭСЛ Рпот, мВт tcp.M.p.c., НС Краз Впит, В
100, 500 35 2,9 15 -5,2
1000 40 0,75 20 -4,5
123
1.5.3. Логические элементы на МОП-транзисторах
Рассмотрим логические элементы с использованием МОП-
транзисторов с индуцированным каналом одного типа, напри-
мер, п-типа.
При последовательном соединении транзисторов Т1 и Т2 с
динамической нагрузкой, которой является всегда открытый
транзистор ТЗ, выполняется логическая операция И-НЕ (рис.
1.16).
Если хотя бы один из транзисторов Т1 или Т2 будет заперт
(на его входе потенциал меньше порогового), то ток, протекаю-
щий по истоко-стоковой цепи из-за большого сопротивления за-
пертого транзистора, будет очень малым и на выходе элемента
организуется высокий потенциал. Только при одновременно
открытых транзисторах Т1 и Т2 через них потечет ток, и на вы-
ходе появится нулевой потенциал.
При параллельном соединении МОП-транзисторов, если хо-
тя бы один из них будет открыт, то через него потечет ток стока
и малое сопротивление открытого транзистора будет шунтиро-
вать большие сопротивления параллельно включенных закры-
тых транзисторов, на выходе элемента—нулевой потенциал.
Если на всех входах транзисторов напряжение меньше
порогового, они закрыты, на выходе элемента высокий по-
тенциал.
Базовый логический элемент в
МОП логике, выполняющий логиче-
। |—| скую функцию ИЛИ-HE, показан на
___I m ТЗ рис. 1.17.
F=AB Он формируется также, как и ба-
--- зовый элемент ТТЛ типа И-НЕ. Па-
раллельное соединение транзисторов
Т1 и Т2 выполняет логическую опера-
цию ИЛИ-HE. Транзисторы Т4 и Т5 со-
В
Рис. 1.16. Логический элемент в МОП логике,
выполняющий операцию И-НЕ
124
Рис. 1.17. Логический элемент ИЛИ-HE в МОП логике
здают на выходах напряжения равные по величине и противо-
положные по знаку (как и фазоинверсный каскад в элементе И-
НЕ в ТТЛ). Эти напряжения управляют сложным инвертором,
организованным на транзисторах Тб и Т7. Включение транзи-
сторов ТЗ в стоковые цепи обеспечивают динамическую нагруз-
ку для организации лучших параметров ключей.
Логические элементы на МОП-транзисторах имеют высокое
входное сопротивление и потому нет потребления тока, разно-
сти пороговых напряжений большие и потому элементы обла-
дают высокой помехозащищенностью, а, следовательно, низким
быстродействием, но радиационной стойкостью. Имея малые
размеры, эти элементы являются основой для построения БИС.
1.5.4. Логические элементы на КМОП-транзисторах
Каждый КМОП-транзистор (комплементарный), составлен-
ный из МОП-транзисторов с каналами разных типов и общим
затвором, является инвертором (рис. 1.18). Если на затвор по-
дать нулевой потенциал (UBX ~ 0), то МОП-транзистор с п-
каналом будет закрыт, а МОП-транзистор с p-каналом будет от-
крыт, на выходе высокий потенциал (UBbix = Еп или логическая еди-
ница). Если UBX > U” р, то МОП-транзистор с n-каналом открыт, а
МОП-транзистор с р~каналом закрыт, на выходе низкий потен-
циал (ивых = 0 или логический ноль).
125
Еп+
Рис. 1.18. Инвертор на базе КМОП логики
Интегральные элементы, построенные
на КМОП-транзисторах, являются наи-
более перспективными. Сегодня в боль-
шинстве промышленных применений ми-
кросхемы ТТЛ и ТТЛШ заменяются
КМОП схемами.
Интегральные схемы на КМОП-тран-
И-НЕ строятся последовательным включением
зисторах типа
входных транзисторов, а для выполнения логической опера-ции
ИЛИ-НЕ — параллельным соединением. Необходимо знать, что
при построении логических ИС на КМОП-транзисторах последова-
тельное соединение транзисторов одного типа сопровождается па-
раллельным соединением транзисторов другого типа. На рис. 1.19
показано построение логической ИС типа И-НЕ и ИЛИ-НЕ.
Из-за малой входной емкости и высокого входного сопротив-
ления КМОП схемы чувствительны к статическому электричеству.
Пробой изоляции под затвором происходит при напряжении около
30 В, в результате чего транзистор повреждается. Защита входов
КМОП-транзисторов осуществляется с помощью встроенных дио-
дов или стабилитронов, подключаемых к линии питания.
Рис. 1.19. Логические элементы, выполняющие операции ИЛИ-HE (а) и И-НЕ (б)
126
Достоинства интегральных схем на КМОП-транзисторах:
• высокое входное сопротивление (1МОм);
• малая потребляемая мощность в диапазоне частот до 2 МГц
(мощность в статическом режиме не превышает 1 мкВт);
• высокое быстродействие (~ 10 МГц);
• высокая нагрузочная способность (Краз до 50);
• напряжение питания от +5 до +15 В;
• высокая эффективность использования источника пита-
ния uLx/En^l;
• сохранение работоспособности ИС при изменении напря-
жения источника питания до 25 %.
Недостатки интегральной схемы такой логики:
• большое время задержки (до 100 нс);
• повышенное выходное сопротивление ( до 1 кОм);
• значительный разброс всех параметров;
• уровни выходных сигналов зависят от напряжения пита-
ния (логическая единица равна 0,8 Еп, логический ноль изменя-
ется от 0,3 до 2,5 В).
Контрольные вопросы
1. Элементной базой каких интегральных схем являются
схемы интегрально-инжекционной логики?
2. Достоинства ИС инжекционно-интегральной логики.
3. Какова эффективность разработки элементов интеграль-
но-инжекционной логики?
4. Быстродействие и помехозащищенность элементов инте-
грально-инжекционной логики.
5. В чем преимущество продольно-поперечного располо-
жения транзисторов в элементах интегрально-инжекционной
логики?
6. Сформировать логическую схему И-НЕ в интегрально-
инжекционной логике.
7. Что такое переключатель тока? Принцип его работы.
127
8. Как формируется аппаратными средствами источник опор-
ного напряжения?
9. Что обеспечивают эмитгерные повторители на выходе ло-
гического элемента ИЛИ-НЕ?
10. Достоинства ИС эмитгерно-связанной логики.
11. Почему логические элементы ИС в ЭСЛ обладают высоким
быстродействием и низкой помехозащищенностью ?
12. Какова роль динамической нагрузки, включаемой в сто-
ковую цепь инвертора?
13. Формирование фазоинверсного каскада в логической
схеме ИЛИ-HE в МОП логике.
14. Реализовать логическую схему, выполняющую операцию
И-ИЛИ-НЕ, в МОП логике.
15. Достоинства элементов в МОП логике.
16. Почему быстродействие элементов в МОП логике ниже,
чем у элементов на биполярных транзисторах?
17. Каковы величины пороговых напряжений у элементов в
МОП логике?
18. Чем определяется замена ИС ТТЛ логики на элементы
КМОП логики?
19. Сформировать схему в КМОП логике, выполняющую
функцию АВ V CD.
20. В чем достоинства элементов в КМОП логике?
21. Каковы уровни логических нуль и единицы в КМОП ло-
гике?
22. Быстродействие и помехозащищенность элементов в КМОП
логике.
23. Каков разброс напряжения питания элементов КМОП
логики при котором сохраняется работоспособность элемен-
тов?
1.6. Триггер как базовый элемент с памятью серии ИС
Триггер — это элементарный цифровой автомат, обладаю-
щий памятью и служащий для хранения одного бита информа-
128
ции. Триггер может находится в одном из двух устойчивых со-
стояний: 0 или 1 и переходить из одного состояния в другое под
воздействием входного сигнала; при отсутствии входных сигналов
состояние триггера определяется только сигналами обратной связи,
что отождествляется с внутренним состоянием триггера или его
памятью, приобретенной в предшествующие моменты времени.
Перечислим основные свойства триггеров.
Возможное число состояний триггера1—два: 0 и 1. Эти со-
стояния определяются выходными сигналами Q и Q:
Q — прямой выход;
Q — инверсный выход.
Выходы триггера парафазии. Состояние триггера определя-
ется по прямому выходу триггера.
Число входов триггера определяется его типом. Входы триг-
гера могут быть: информационными, определяющими состо-
яние триггера; вспомогательными, устанавливающие триггер в
начальное состояние и тактирующие (синхронизирующие), раз-
решающие изменить состояние триггера от воздействия входных
информационных сигналов.
Тип триггера обычно определяется информационными вхо-
дами:
• RS — триггер (R — сброс триггера в состояние О, S -—
установка триггера в состояние 1);
• D—триггер задержки;
• Т—счетный триггер;
• JK—универсальный триггер.
Коэффициенты Краз и КОб характеризуют в триггере те же
свойства, что и в любой ИС.
Временные параметры триггера:
• Чд—время задержки сигнала между входом и выходом;
• tn — наименьшая длительность входного сигнала, при ко-
тором может произойти надежное переключение триггера;
• tp — разрешающее время, определяющее наименьший
временной интервал между подачей двух входных сигна-
лов длительностью tH, что определяет быстродействие при-
бора, построенного на этих триггерах.
129
Чувствительность триггера определяется наименьшим на-
пряжением на входе (пороговым напряжением), при котором
происходит переключение триггера.
Помехоустойчивость характеризует способность триггера
нормально работать в условиях помех.
По способу функционирования триггеры подразделяются
на:
• асинхронные, которые изменяют свое состояние с при-
ходом информационных сигналов, в соответствии с ними
и с учетом памяти триггера, полученной в предшествую-
щий момент времени;
• синхронные, состояние которых изменяется также,
как и в асинхронных, но с разрешения тактирующих
импульсов.
В синхронных триггерах срабатывание с разрешения такти-
рущих импульсов может осуществляться по уровню тактового
сигнала (такие триггеры называются статическими) либо по пе-
репаду напряжения (по заднему или переднему фронту) импуль-
са, эти триггеры называются динамическими.
В одном триггере могут существовать и асинхронные входы
(установочные) и синхронные, но всегда асинхронные сигналы
имеют приоритет перед синхронными.
1,6.1. Асинхронные RS-триггеры с прямыми
и инверсными входами
Алгоритм работы RS-триггера таков: по входу S в триггер
записывается 1, по входу R триггер обнуляется, нельзя одновре-
менно входными сигналами требовать записи 1 и его обнуления
(всегда RAS = 0).
В соответствии с алгоритмом запишем таблицу истинности
работы RS-триггера с прямыми входами (табл. 4).
Qt—'Память триггера от воздействия информационных сиг-
налов в предшествующий момент; Qt + 1 — состояние триггера
от воздействия заданных информационных сигналов. Это со-
стояние одного и того же выхода триггера, но в разные моменты
времени. Знак X определяет запрещенное состояние триггера от
130
Таблица 4
Rt St Qt Qt+1
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
I 0 0 0
1 0 1 0
1 I 0 X
1 1 1 X
запрещенных входных сигналов. При воздействии запрещенной
комбинации информационных сигналов триггер теряет пара-
фазность выходов. При математическом описании работы триг-
гера запрещенное состояние можно принимать за 1, если это по-
могает минимизировать характеристическое уравнение, в про-
тивном случае —- за 0.
В соответствии с таблицей истинности работы асинхронно-
го RS-триггера с прямыми входами (см. табл. 4) составим харак-
теристическое (алгебраическое) уравнение в СДН форме и ми-
нимизируем его по законам и правилам алгебры логики:
Qt+l=Rt sTQt + RtStQt+RtStQt+RtStQt+RtStQt=St + RtQt. (1)
Полученное минимизированное уравнение представим в фор-
ме, удобной для реализации на элементах ИЛИ-НЕ:
Qt + l = St + Rt + Qt.
Его схема и временная диаграмма работы показаны на рис. 1.20.
Итак, триггер представляет собой два элемента ИЛИ-НЕ,
охваченных положительными обратными связями.
Начальное состояние триггера неопределенное при включе-
нии питания и обозначается как неопределенность (X), поэтому
первый сигнал «1» по входу R, переводит триггер в состояние
«0» и хотя информационный сигнал исчезает, состояние тригге-
ра не изменяется (сохраняется память триггера) и только при
131
6 Fit
Рис. 1.20. Схема асинхронного RS-триггера с прямыми входами на элементах
ИЛИ-HE (а) н временная диаграмма его работы (б)
приходе «1» сигнала по входу S опрокидывает триггер в состоя-
ние «1». Это состояние сохраняется, пока не придет новый сиг-
нал, способный изменить его.
Если подать единичные сигналы одновременно на входы R и S
(что является запретом), исчезает парафазность выходов, то есть
прямой и инверсный выходы триггера одинаковы по сигналам: ли-
бо 0, либо 1, что зависит от элементной базы триггера. После сня-
тия этих входных сигналов триггер становится парафазным, но не-
известно, способен ли триггер вернуться в прежнее состояние.
Для RS-триггера с инверсными входами информационным сиг-
налом, способным изменить состояние триггера, является «0» сиг-
нал. Таблица истинности такого триггера представлена в табл. 5.
Запишем алгебраическое уравнение (1) в форме, удобной
для реализации схемы триггера на элементах И-НЕ:
Qt+l=StARtAQt.
Схема асинхронного RS-триггера с инверсными входами и
временная диаграмма его работы приведены на рис. 1.21.
132
Рис. 1.21. Схема асинхронного RS-триггера с инверсными входами (а) и вре-
менная диаграмма его работы (б)
Асинхронный триггер с инверсными входами выполнен на
двух элементах И-НЕ, охваченных положительными обратными
связями.
Проверим устойчивое состояние триггера при отсутствии
входных информационных сигналов и единичной памяти.
При отсутствии информационных сигналов, способных из-
менить состояние триггера, то есть Rt и St равны 1 и памяти
триггера Qt = 1 на выходе логического элемента И-НЕ2
Qt= QtSt =11 =0, а на выходе логического элемента И-НЕ1
Qt = QtRt = 0-1. Таким образом, состояние триггера устойчиво
при отсутствии информационных сигналов.
Таблица 5
133
Рис. 1.22. Изображение по ЕСКД асинхронного триггера с прямыми (а) и ин-
версными входами (б)
Изображение асинхронных RS-триггеров по ЕСКД показано
на рис. 1.22.
1.6.2. Синхронный RST-триггер
Синхронный RST-триггер достаточно просто можно по-
строить на базе асинхронного RS-триггера с инверсными входа-
ми, если через вентили подать разрешающий сигнал (тактирую-
щий) с прямыми информационными сигналами. Таблица истин-
ности такого триггера приведена в табл. 6. Схема RST-триггера и
временная диаграмма его работы приведены на рис. 1.23.
Информационные входы Rt и St через инверторы И-НЕ1 и
И-НЕ2 превращают RST-триггер в асинхронный RS-триггер с
инверсными входами, поэтому ситуация Rt = 1 и St = 1 является
такой же запретной, как и в RS-триггере.
Если нет тактирующего сигнала (Ct = 0), память триггера не
134
Рис. 1.23. Схема синхронного RST-триггера (а), временная диаграмма его ра-
боты (б) и изображение триггера но ЕСКД (в)
ствии с информационными сигналами Rt и St может изменится
состояние триггера.
Запишем характеристическое уравнение RST-триггера в СДН
форме и минимизируем его, тогда это уравнение будет имеет
следующий вид:
Qt+l=CtQt +CtQt+RtQt = Ct St+Qt(CT +Rt) =Ct St + QtCtRt. (2)
Представим это уравнение в форме удобной для реализации на
элементах И-НЕ:
Qt=CtSt/ Qt CtRt .
Реализация этого уравнения показана на рис. 1.23, а.
1.6.3. Синхронный D-триггер
D-триггер (от delay — задержка), это триггер повторения
входного сигнала с задержкой на такт синхронного сигнала. Вы-
ше подробно рассматривались различные RS-триггеры, хотя от-
дельно в серии ИС они не встречаются. Но такое внимание этим
триггерам было уделено потому, что на базе RS-триггеров стро-
ятся и D-триггер и универсальный JK-триггер, входящие как ба-
зовые элементы с памятью в каждую серию ИС.
Таблица истинности работы D-триггсра приведена в табл. 7.
135
Таблица 7
Ct Dt Q< Qt+1
0 1 1 1 1 X 0 0 1 1 Qt 0 1 0 I Qt 0 0 1 I
Если отсутствует тактирующий сигнал, память триггера со-
храняется, и только с разрешения на выходе D-триггера появля-
ется входной сигнал (что на входе, то и на выходе).
Схема D-триггера на базе синхронного RS-триггера приве-
дена на рис. 1.24, а. Только с разрешения тактирующего сигнала
по его переднему фронту происходит срабатывание триггера в
соответствии с входным сигналом D.
Все триггеры и функциональные узлы на их базе будут ра-
ботать от синхронизирующих сигналов, длительность которых
меньше длительности информационных сигналов и располага-
ются в теле этих сигналов.
Рис. 1.24. Схема D-триггера на базе синхронного RST-триггера (а) и времен-
ная диаграмма его работы (б)
Изображение D-триггера по ЕСКД показано на рис. 1.25.
Этот триггер не только синхронный типа
D-, но и асинхронный RS-триггер с ин-
версными входами. Входы R и S являются
Рис. 1.25. Изображение D-триггера по ЕСкд
136
установочными, имеющими приоритет перед синхронными в D-
триггере.
Пример. Построить временную диаграмму, задав опреде-
лен-ный режим работы для D-триггера (рис. 1.26):
• предварительно обнулить триггер;
• установить единичное состояние триггера;
• пропустить через триггер кодовую комбинацию вида 0101.
1.6.4. Универсальный JK-триггер
JK-триггер свое название получил от слов jump — прыжок,
переброс и keep — держать. В переводной технической литера-
туре этот триггер называется MS-триггером: М — master (хозя-
ин), S — slave (раб), что указывает на две фазы работы триггера:
на первой фазе информация запоминается, на второй — выпол-
няется. Алгоритм работы этого триггера повторяет алгоритм
RS-триггера, за исключением единичного состояния двух ин-
формационных сигналов: если в RS-триггере это запретные си-
туации, то для JK-триггера (J = 1 и К = 1) при этих сигналах
триггер переходит в счетный режим, когда состояние его с каж-
дым тактовым сигналом переходит в противоположное.
Рис. 1.26. Временная диаграмма работы D-триггеря
137
В табл. 8 приведен алгоритм работы JK-триггера.
Таблица 8
Ct л Kt Qt Qt+1
0 X X Qt Qt
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 • 1
1 1 1 1 0
JK-триггер (рис. 1.27), как и D-триггер строится на базе
RST-триггера.
На рис. 1.27, а показана схема двухступенчатого JK-тригге-
ра, построенного на двух RST-триггерах. Первый RST-триггер
срабатывает по переднему фронту тактового импульса, второй
RST-триггер также срабатывает по переднему фронту, но инвер-
тированного тактового импульса, что равнозначно срабатыва-
нию JK-триггера по заднему фронту синхросигнала.
Рис. 1.27. Схема JK-триггера (<з) и его изображение по ЕСКД (б)
138
На рис. 1.27, б показано изображение триггера по ЕСКД, на
входах J и К имеются вентили, осуществляющие логическую
операцию И, что позволяет использовать эти триггеры для фор-
мирования делителей и регистров с обратными связями.
Рассмотрим по временной диаграмме (рис. 1.28) поведение
двухступенчатого JK-тригтера при записи в него 1. По времен-
ной диаграмме видно, что каждый из триггеров срабатывает по
переднему фронту своего тактового импульса, а результирую-
щее состояние — срабатывание триггера от информационного
сигнала по заднему фронту тактирующего импульса.
Рис. 1.28. Временная диаграмма работы JK-триггера
139
Если на входы I подать 1 (Q = 1), а на К = О (Q = 0), то на
выходе логической схемы И1, что является входным сигналом
S1 триггера RST1, организуется сигнал 1, а на выходе И2, что
является входом R1, появится 0, то есть по переднему фронту
сигнала С срабатывает триггер RST1 (Q1 = 1).
На входах триггера RST2 : S2 = 1, R2 = 0 и по переднему
фронту инвертированного тактового сигнала в триггер RST2 за-
писывается 1. Таким образом, подавая на входы JK-тригтера
сигналы J = 1, К= 0, по заднему фронту тактового сигнала триг-
гер переводится в единичное состояние.
JK-триггер называется универсальным, потому что на нем
можно построить любой другой триггер: D-, Т-, RS.
При построении такого функционального узла как регистр
используются только D-триггера, но регистр можно построить и
на JK-тригтерах, если задать ему режим D-триггера.
На рис. 1.29 показан JK-триггер, превращенный в D-триггер.
Пример. JK-триггер должен выполнить следующие коман-
ды:
• предварительно обнулить триггер;
• записать в него 1;
• на входы триггера подать информационные сигналы, что-
бы на выходе его появилась кодовая комбинация 0110;
• организовать счетный режим в триггере.
Гис. 1.29. Схема JK-тригтера в режиме D-триггера
140
1.6.5. Счетный Т-триггер
Счетный триггер (счетчик до двух) не существует как самосто-
ятельный элемент серии ИС. Обычно D- и JK-триггеры переводят-
ся в счетный режим при введении определенных связей и на их ба-
зе строятся такие функциональные схемы, как счетчики и делители.
Если на информационный вход D-триггера подать сигнал с
инверсного выхода этого же триггера, то D-триггер превращает-
ся в Т-триггер. JK-триггер превращается в счетный подачей на
информационные входы I (рис. 1.31).
При работе с интегральными схемами все незадействован-
ные входы не могут оставаться свободными, на эти входы нуж-
но подать сигналы, не изменяющие состояния схемы: на сво-
бодные входы схемы И подаются единичные сигналы (1 сигнал
не изменяет логическое умножение), на свободные входы схемы
ИЛИ подаются нулевые сигналы, так как 0 не изменяет логиче-
ское сложение. На инверсные входы R и S при работе синхрон-
ных триггеров подаются единичные сигналы. Временная диа-
грамма счетных триггеров на базе D- и JK- показана на рис. 1.32.
141
б
Рис. 1.31. Т-триггер, построенный на базе D-триггера (а) и JK-триггера (б)
а б
Рис. 1.32. Временные диаграммы работы в счетном режиме D-триггера (<з) и
JK-триггера (б)
При работе счетного триггера каждые два счетных импульса
возвращают триггер в исходное состояние, то есть счетный
триггер яаляется счетчиком до двух. В счетном триггере период
выходных импульсов увеличивается в два раза, а частота их
уменьшается в два раза.
Контрольные вопросы
1. Какие временные параметры определяют частоту пере-
ключения триггера?
142
2. Что такое асинхронный и синхронный триггер?
3. Таблица истинности работы асинхронного RS-триггера с
прямыми входами, его характеристическое уравнение и реали-
зация на ИС типа ИЛИ-HE. Временная диаграмма его работы.
4. Асинхронный RS-триггер с прямыми входами. Его схема.
Временная диаграмма его работы при подаче информационных
сигналов:
• обнулить;
• записать 1;
• подать запрещенные сигналы.
5. Таблица истинности работы асинхронного RS-тригтера с
инверсными входами, его характеристическое уравнение и реа-
лизация на ИС типа И-НЕ. Временная диаграмма его работы.
6. Асинхронный RS-триггер с инверсными входами. Его
схема. Временная диаграмма его работы при подаче информа-
ционных сигналов:
• обнулить;
• записать 1;
• подать запрещенные сигналы.
7. Асинхронный RS-триггер с инверсными входами. Его
схема. Временная диаграмма его работы при подаче информа-
ционных сигналов для обеспечения на выходе кодовой комби-
нации типа 1101.
8. RST-триггер, его таблица истинности, характеристиче-
ское уравнение и реализация на базе ИС типа И-НЕ. Временная
диаграмма.
9. Таблица истинности работы-синхронного D-триггера, его
характеристическое уравнение и реализация на ИС типа И-НЕ.
Временная диаграмма его работы.
10. Таблица истинности работы синхронного D-триггера, ре-
ализация D-триггера на базе синхронного RS-триггера. Времен-
ная диаграмма его работы.
11. D-триггер. Временная диаграмма его работы при подаче
информационных сигналов:
• предварительно обнулить триггер;
143
• записать в него 1;
• пропустите по входу D сигналы, обеспечивающие на вы-
ходе кодовую комбинацию типа 011.
12. Сформировать JK-триггер на базе RST-триггеров.
13. Показать на временной диаграмме, почему в JK-триггере
изменение состояния его происходит по заднему фронту такто-
вого сигнала.
14. Алгоритм JK-триггера, его таблица истинности.
15. Построить на базе JK-триггера D- и Т-тригтеры и их
временные диаграммы.
16. Построить на базе D-триггера счетный триггер и его
временную диаграмму.
Тема 2----------------------
АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
2.1. Параметры операционного усилителя как базового
элемента аналоговой ИС
В основу почти всех аналоговых интегральных схем входит
операционный усилитель (ОУ).
Операционный усилитель представляет собой устройство,
способное усиливать как постоянный ток, так и электрические
колебания в широком частотном диапазоне. ОУ называется
«операционным», так как охваченный внешними цепями, пред-
назначается для выполнения арифметических операций анало-
говыми вычислительными машинами (АВМ).
С развитием технологии интегральных схем произошли зна-
чительные изменения в схемотехнике операционного усилителя.
Прошло три поколения в развитии операционных усилителей,
чтобы придти к виду, используемому в настоящее время.
Не рассматривая схемотехнику операционного усилителя по-
следнего поколения, познакомимся с ним на функциональном
уровне с тем, чтобы грамотно применять ОУ при построении раз-
личных аналоговых схем, приведенных ниже.
ОУ имеет два входа—инвертирующий и неинвертирующий
и один выход. Изображение операционного усилителя может
быть двух видов (рис. 2.1).
U)K— инвертирующий вход и выходной сигнал изменит фазу
по сравнению с входным на 180°, U)x —неинвергирующий вход, а
выходной сигнал от такого входного сигнала фазу не изменит.
Рис. 2.1. Два вида изображения операционного усилителя
145
Маркировка операционного усилителя имеет ввд—К140УД....
Приведем основные параметры операционного усилителя.
• Коэффициент усиления по напряжению (он достаточно вы-
сокий)
К,= 105-106.
• Напряжение источника питания — операционный усили-
тель питается от двухполярного источника питания Е,, = ± 15 В.
• Максимальное выходное напряжение ивьге.Мак. = ± 10 В.
• Диапазоны изменения входных сигналов.
Разность напряжений, формируемых на входах, называют
дифференциальным входным сигналом (полезный сигнал)
Е'еХ-П„= Идиф.
Диапазон изменения дифференциального входного сигнала
±0,5 В, хотя входные сигналы должны быть не более 15 В.
Полусумма входных напряжений называется синфазным
входным сигналом:
(U^+u:j/2.
Синфазный сигнал отождествляется с сигналом, поданным
на неинвертирующий вход, и диапазон изменения синфазного
сигнала ±12 В.
= исинф.
• Входное сопротивление ОУ очень большое и различается
в зависимости от элементной базы построения первого диффе-
ренциального каскада ОУ: каскад, построенный на биполярных
транзисторах, имеет RBX = 2 МОм, на полевых транзисторах —
Двх = 1000 ГОм, ио всегда импеданс по дифференциальному входу
меньше, чем по синфазному входу.
• Выходное сопротивление операционного усилителя (со-
противление двухтактного выходного каскада) составляет 102 Ом,
например, для маломощных ОУ—порядка нескольких десятков кОм.
146
Рис. 2.2. Передаточная функция операционного усилителя
• Передаточная характеристика ОУ (рис. 2.2). Напряжение
на выходе ± 10 В указывает на то, что ОУ вошел в режим насы-
щения. Величина входного сигнала при коэффициенте усиления,
например, 10’должна быть меньше UBX = 10 В/105 = 0,0001 В =
= 0,1 мВ, чтобы не войти в режим насыщения.
• Явление дрейфа нуля характерно только для усилителей
постоянного тока. При изменении температуры, напряжения ис-
точника питания и других дестабилизирующих факторов на вы-
ходе ОУ может возникнуть сигнал при отсутствии входного
сигнала. UCM — напряжение смещения (см. рис. 2.2), которое на-
до подать на вход ОУ, чтобы на его выходе исчез дрейф нуля
(UM,x = 0). Обычно в ОУ предусматриваются специальные регу-
лировочные сопротивления, с помощью которых можно изба-
виться или уменьшить дрейф нуля.
• Амплитудная и фазовая частотные характеристики (рис. 2.3).
По этим характеристикам можно определить значение амплиту-
ды усиленного дифференциального сигнала и изменение фазы
выходного сигнала относительно входного в любом частотном
диапазоне. Полоса усиления операционного усилителя от 0 до
10 МГц.
• Коэффициенты ослабления и усиления синфазного сигна-
ла.
Так как на входе ОУ имеется два сигнала: дифференциаль-
ный и синфазный, то и имеются коэффициенты усиления по
этим сигналам: дифференциальный коэффициент усиления
147
Рис. 2.3. Амплитудная и фазовая частотные характеристики ОУ
Кцдиф = UBb,x / ОдИф
и коэффициент усиления синфазного сигнала
Кц сииф = Ubux ! Сс1(Нф.
Ослабление синфазного сигнала рассматривается как отно-
шение полезного сигнала к синфазному (помехе)
КОСС = ид,ф/иси„ф,
где КОСС — коэффициент ослабления синфазного сигнала
(КОСС = 10).
Чем больше величина КОСС, тем меньше влияние помехи
на полезный сигнал. Операционный усилитель имеет малый уро-
вень собственных шумов и сильное подавление синфазной со-
ставляющей (порядка 60 дБ).
С такими параметрами операционный усилитель позволяет по-
лучить высокую точность выполнения операций. Операционный
усилитель—инте!ральная схема средней степени интеграции.
Контрольные вопросы
1. Почему входное сопротивление ОУ большое, а выходное
малое?
148
2. Каковы диапазоны входных сигналов при работе ОУ в
режиме усиления и в цифровом режиме?
3. Что такое синфазный сигнал?
4. Каков диапазон изменения дифференциального сигнала?
5. Величина коэффициента усиления дифференциального
сигнала.
6. Напряжение источника питания и выходной сигнал в ре-
жиме усиления ОУ.
7. Что такое дрейф в ОУ?
8. Что характеризует коэффициент ослабления синфазного
сигнала ?
9. Полоса пропускания ОУ?
2.2. Влияние обратной связи на параметры
операционного усилителя
Операционный усилитель без охвата его обратной связью
используется лишь как компаратор, способный отреагировать на
сравнение двух входных аналоговых сигналов, один из которых
(либо оба) может изменяться во времени. Обычно ОУ охватыва-
ется либо положительными (ПОС), либо отрицательными (ООС)
обратными связями.
Рассмотрим влияние включения обратных связей на такие
параметры ОУ, как коэффициент усиления, входное и выходное
сопротивления. Последние два параметра характеризуют ОУ с
точки зрения способности его согласования с источником сиг-
нала на входе и нагрузкой на выходе.
Обратная связь, которой охватывается операционный уси-
литель, электрическая связь, передающая выходной сигнал на
его вход. Обычно на вход подается не весь выходной сигнал, а
только его часть, зависящая от коэффициента обратной связи
(рис. 2.4). На вход может передаваться либо часта напряжения и
такая связь называется ОС по напряжению, либо часть тока и
такая связь называется ОС по току.
Запишем коэффициент усиления ОУ, охваченного отрица-
тельной обратной связью
Кду оос = Пвых I ивх.
149
Рис. 2.4. Схема ОУ, охваченного отрицательной обратной связью
Собственный коэффициент усиления ОУ:
Коу = ивых / Д, отсюда Д = I J„,.„ / Коу.
Коэффициент передачи отрицательной обратной связи
Кос — иос / Ubhx» отсюда Uoc — К ОС Свых,
тогда входной сигнал ОУ
Л — UBX — иос.
Подставляя в последнее выражение значения А и Пос, полу-
чим выражение
ПВЬ!Х / КОу = Цвх — Кос Оных
или ивых (1 + КоуКос) = Коу ивх, отсюда
ивь1х /ивх = Коу оос = Кщ .
1+КОуКОС
Итак, при условии, что КоУ достаточно большая величина, про-
изведение Коу Кос намного больше единицы, которой можно пре-
небречь, тогда величина коэффициента усиления ОУ, охваченного
ООС, будет зависеть только от коэффициента обратной связи
КОу ООС — ~
Кос
Выражение (1 + КоуКос) называют коэффициентом петлевого
усиления и обозначается через g.
150
Амплитудная частотная характеристика собственного ОУ и
ОУ, охваченного ООС, будет иметь вид, приведенный на рис. 2.5.
Амплитудно-частотная характеристика ОУ строится в лога-
рифмическом масштабе: на оси ординат частоты берутся в лога-
рифмическом масштабе, каждое деление соответствует измене-
нию частоты в 10 раз (декада); на оси абсцисс амплитуда (коэф-
фициент усиления) откладывается в масштабе 20 Ig Ku в дБ. Ло-
гарифмический масштаб характеристики принят для того, чтобы
большие коэффициенты усиления ОУ и широкий частотный
диапазон его работы можно уложить в небольших пределах. Бел
— единица измерения логарифма отношения мощностей: Ig (Р/РО),
где Р — мощность сигнала; РО — мощность номинального (еди-
ничного) сигнала, принимаемая за 1. Так как мощность пропор-
циональна квадрату амплитуды, то 1бел = IgA2 - 21g А = 21gKu.
Но бел достаточно крупная единица измерения, поэтому пере-
ходим к десятой части бела—децибелу, в которых Ku будет за-
писываться выражением 20IgKu.= ЬдБ.
Итак, коэффициент усиления ОУ при охвате его ООС умень-
шается, что является недостатком, но при этом увеличивается
частотный диапазон его работы. Этот недостаток при введении
ООС легко преодолеть, изменяя коэффициент усиления ООС.
Рассмотрим влияние ООС на изменение входного сопротивле-
ния.
Рис. 2.5. Логарифмическая амплитудная частотная характеристика ОУ и ОУ,
охваченного отрицательной обратной связью
151
Входное сопротивление ОУ, охваченного ООС (RBX.ooc), оп-
ределяется при холостом ходе на выходе:
R-BX.OOC = Uex /1вх-
Определим параметры UBX и 1ВХ:
А — UBX — Uoc = UBX - Кос ивых;
UBBix = А КОу:
А = Овх - Кос А Коу, отсюда
Ux^AG+KoyKoc),
тогда, входной ток по закону Ома можно записать
Кх= А / RBX,
где RBX“ входное сопротивление самого ОУ.
Подставляя значения 1ВХ и UBX в формулу определения RBX1OOC,
получим
р — ACl+K^K,^) _ Л + К К — R о*
Гч-ВХ.ООС — д — IVBX V1 •+ IvoylXoC? — *VBxg,
rZ
Rbx.ooc — Rbx g*
Входное сопротивление ОУ при охвате его ООС увеличива-
ется в коэффициент петлевого усиления, что позволяет этому
ОУ не нагружать источник входного сигнала.
Выходное сопротивление ОУ при охвате его ООС так же
изменится, Rbhx самого ОУ уменьшится в коэффициент петлево-
го усиления.
Докажем это: КвЫХ.00С определяется при коротком замыкании
на входе по формуле
RbBIX.OOC = UbHX /1вых;
1вЬ1Х ~ (UbbIX + KoyUoc) RfibJX = UBb[X (1 + КоуКос) / Rfibrx-
Отсюда RBbix.ooc = тт ч = RebK/(1 + КоуКос) = Rblix/ g.
ивьж(1+КсуКос)
152
Рис. 2.6. Операционный усилитель,
охваченный ПОС
Каых.оос — P«Ltx / g-
Отрицательная обратная связь,
введенная в ОУ, уменьшает вы-
ходное сопротивление в g раз, что
и требовалось доказать, и представляет собой источник напря-
жения с малым внутренним сопротивлением. Итак, введение
ООС в ОУ улучшает его параметры, увеличивая входное сопро-
тивление и уменьшая выходное.
Положительная обратная связь (ПОС) используется в основ-
ном для организации незатухающих колебаний.
При формировании незатухающих колебаний предполагает-
ся соблюдение двух условий—баланс амплитуд и баланс фаз:
• при балансе амплитуд Коу Кос = 1 и Д = Uoc входной сиг-
нал отсутствует (условие генерации замкнутой системы);
• при балансе фаз а+р = 0,2тг, и т.д., где а — фаза выходного
сигнала операционного усилителя, р — фаза сигнала после ПОС.
В замкнутом контуре колебания возбуждаются, если фаза
выходного сигнала ОС и фаза входного сигнала совпадают (рис.
2.6).
2.3. Использование ОУ при формировании
решающих схем АВМ
Коэффициент усиления ОУ, охваченного ООС зависит толь-
ко от обратной связи и это тем вернее, чем ближе параметры ОУ
к идеализированным при принятии определенных допущений:
• Zrx > ~ — входной импеданс ОУ;
• ZFUX >0—выходной импеданс ОУ;
• “ — коэффициент усиления ОУ по полезному
сигналу;
153
• К„ с„ф > О—коэффициент усиления помехи;
• UBUX = 0 при UBX = 0—отсутствует дрейф;
• dUBblx / dt > о», то есть ОУ работает в режиме насыщения.
При таких допущениях в схемах, где ОУ охватывается об-
ратной связью, параметры ОУ не учитываются, а передаточный
коэффициент определяется только параметрами обратной связи.
Основными решающими схемами являются масштабирован-
ные усилители, сумматоры, вычитатели, интеграторы, дифферен-
циаторы — это линейные решающие схемы. Усилители-ограни-
чители, логарифматоры и антилогарифматоры используются для
выполнения операций умножения, деления, возведения в сте-
пень, для организации аппроксимации нелинейных функций —
эти схемы нелинейные.
2.4. Линейные решающие схемы
2.4.1. Усилитель с иеиивертирующим входом
В усилителе с неинвертирующим входом входной сигнал
подается на неинвертирующий вход, а обратная связь организу-
ется по инвертирующему входу (рис. 2.7).
При подаче сигнала на неннвертирующий вход выходной
сигнал ОУ оствнется того же знака. Коэффициент усиления
(Ки0ос) определяется, исходя из условия, что при отсутствии
входного сигнала выходной сигнал равен нулю (UBb,x = 0), то
есть Ua - UBX = 0.
Roc
Рис. 2.7. Схема ОУ с иеиивертирующим входом (а) и повторитель (б)
154
Напряжение в точке a: Ua = UBUX
R1
R1+R„
ивх.
Тогда Kuooc, являющийся отношением ивых к UBX, определя-
ется выражением
К.ООС = ивых / и,х = R1 + R“ = 1 + ,
R1 R1
Kucoc= l+-rf.
R1
Коэффициент усиления ОУ с неинвертирующим входом оп-
ределяется отношением Roc / R1, увеличенным на единицу. Ко-
эффициент усиления можно изменять в широких пределах, из-
меняя R1 и Roc. Если принять R1 —><*>, a R<,c = 0, то схема, изо-
браженная на рис. 2.7, а превратится в повторитель напряжения
(рис. 2.7, б) С Kuooc = 1-
2.4.2. Усилитель с инвертирующим входом
Входной сигнал подается на инвертирующий вход усили-
теля, а на выходе формируется сигнал противоположной поляр-
ности. Схема ОУ с инвертирующим входом приведена на рис. 2.8.
Напряжение в точке a Ua должно быть равно нулю, так как
неинвертирующий вход заземлен. Определяем напряжение Ua от
двух источников: UBX и UBBIX, используя принцип суперпозиции:
при ивых = 0 от UBX U' = UBX “ ;
К1+Коо
при UBX = 0 от U„„x U" = UBB,X -- R* , тогда
KI+R„
Рис. 2.8. Схема ОУ с инвертирующим
входом
155
р
иа= и; + и: =ивх —
К1+К
R1
г. = °’ отсюда
Rl+R„
+ ц
K„ooc=UBb,x/UBX = -5f,
KI
К — _ К<1С
““с“ R1 ’
р
ТТ — — ТТ ос
'-’вых — '-'вх •
К.1
2.4.3. Сумматор-вычитатель иа базе ОУ
Схема ОУ, способная суммировать несколько аналоговых
сигналов, каждый из которых имеет свой коэффициент переда-
чи, показана на рис. 2.9.
Напряжение на выходе схемы суммирования определяется от
каждого входа со своим коэффициентом передачи (см. рис. 2.9, а)’.
ивых = - KlUsxi - К2 UBx2 = - ивх1 + ивх2),
KI К2
гдеК1 = -^;К2 = --^.
R1 R2
На этой же схеме, можно выполнить операцию вычитания,
если на первый вход подать напряжение с противоположным
знаком по сравнению с напряжением по второму входу (см. рис.
2.9, б), тогда на выходе формируется напряжение
Рис. 2.9. Схема сумматора-вычитателя на базе ОУ:
а—сумматор; б—вычитатель на базе сумматора; в—вычитатель
156
ивых = -Kl(-UBxI) - К2 ивх2 = K1UBX1 - K2Ubx2.
На рис. 2.9, в для операции вычитания задействованы для-...
входных сигналов и инвертирующий и неинвертирующий входы
ОУ, тогда выходное напряжение определяется от каждого входа
отдельно, используя принцип суперпозиции:
Ь’вь.х! ОТ ивХ1 при UBx2 = о и
UBBK2 от UBx2 при UBX1 = 0, тогда:
Ubbx = UBblx| + ивых2 = K2U,x2 - К1 ивх>.
Определяем напряжение UBblxi при UBx2 = 0 (как в ОУ с ин-
вертирующим входом):
ивых1 = -ивх1
R1
А теперь определим напряжение UBbix2 при UBXi = 0. Напря-
жение в точке а
и’=и--А?
Напряжение в точке б
При условии Ua = Ug, составим равенство
U“2R2 + R3
¥Т »тт R3 R1 + R
Отсюда: UBblx2 / UBx2 = ---— и определяем
R1 R2+R3
Нвых2 — UBx2-
R3 R1 + RTC
R1 R2+R3
Напряжение на выходе вычитателя
157
ТТ —ТТ лТТ — ТТ Rl + Roc тт
Овых — UBbrx2+ ^вых! — UBX2 ~~ ~ ' UBXi
R1 R2+R3 R1
uBm=uBx2^|-R1+R^
R1 R2 + R3
-IT R°°
R1
Коэффициенты усиления по неинвертирующему (К2) и ин-
вертирующему (К1) входам:
К2= — R1 + R~
R1 R2+R3
Подбирая резисторы Rl, R2, R3 и Roc, можно обеспечить
требуемый коэффициент усиления по каждому входу.
2.4.4. Интегратор и фильтр низких частот (ФНЧ)
Интегратор, как решающая схема, выполняет функцию:
UBbK = J KUBxdt.
Пассивная RC-цепь интегрирующего типа включается в об-
ратную связь операционного усилителя.
Интегратор на базе ОУ (активный) формируется по инвер-
тирующему входу (рис. 2.10).
Для ОУ с инвертирующим входом коэффициент усиления
X
определяется как Киоос - —
R
гдеХс = 1 /j (ОС — емкостное сопротивление конденсатора.
С Коэффициент усиления
।_____I L___ — комплексный, так как в
11 ООС включено частотноза-
увх ।। | висимое емкостное сопро-
4_____тивление
ивых
Рис. 2.10. Интегратор на базе ОУ
158
к 1
"°с jcoRC'
Модуль комплексного коэффициента усиления (амплитуда):
coRC
фаза ф = - п/2.
Логарифмические амплитудная и фазовая частотные харак-
теристики приведены на рис. 2.11.
Логарифмируем выражение зависимости амплитуды от час-
тоты:
1_дБ = 201g А=20 Igl - 201g со - 20 lg RC=- 201g co - 201g RC.
Эта частотнозависимая прямая проходит в поле АЧХ с на-
клоном, определяемым на декаду:
при col = со
L1 = 20 Ig А = - 201g со - 201g RC (дБ);
Рис. 2.11. Логарифмические амплитудная и фазовая частотные характеристи-
ки ЛАХ и ЛФХ интегратора
159
при со2 = 10<о
12=-201g 10 - 20 lg со - 20 lg RC=-20 - 201g co - 201g RC (д Б).
Наклон прямой амплитудной характеристики определяется
как отношение:
(L2 - L1) / декада = - 20 дБ/дек.
Частота, при которой К„оос = 1 (ЬдБ = 0), называется часто-
той среза (С0ср).
При частоте, равной частоте среза, логарифмическая ампли-
туда характеристики интегратора равна нулю:
со = сос 0 = - 201g соср - 20 lg RC, отсюда соср = —.
RC
Во избежания неопределенности в интеграторе иа низких
частотах (при Xt и со стремящихся к нулю) параллельно конден-
сатору включается резистор с сопротивлением Roc (рис. 2.12).
Эта схема может использоваться как интегратор в определенном
частотном диапазоне и выполнять роль низкочастотного фильт-
ра при постоянстве выходной амплитуды.
Комплексный коэффициент усиления реального интегратора
определяется как отношение импеданса ООС к сопротивлению
входного резистора:
КщхДсо) = Z.b„ / Z,x;
R +_L_ l+jcoR„C’
“ jcoC
R
Модуль (амплитуда) и фаза комплексного коэффициента уси-
ления
160
Рис. 2.12. Схема реального ин-
тегратора и фильтра низких
частот
R«/R
<р = arctg toRocC.
„ 1
При co « —----->
R«c
К
Присо»^-»/^)/^
Схема, изображенная на рис. 2.13, работает как фильтр низ-
ких частот в частотном диапазоне от 0 до частоты сопряжения
Рис. 2.13. ЛАХ и ЛФХ фильтра низких частот
161
(соСОпр). Входной сигнал усиливается в RoC / R раз без искажения
фазы. Как интегратор эта схема работает в полосе частот от час-
тоты сопряжения ((Осопр) до частоты среза (соСр)- Интегрирование
идет с усилением сигнала в частотном диапазоне до частоты сре-
за, так как ордината 0 дБ соответствует коэффициенту усиления,
равному 1.
Эта характеристика аппроксимированная и на частоте со-
пряжения она отличается от реальной характеристики на вели-
чину в 3 дБ, что вытекает из следующих вычислений:
/К^(<о)/ = = 3 дБ от /К„„(“)/ = при от -> 0, т.е.
/Киои(<о)/
Рис. 2.14. Временная диаграмма работы фильтра низких частот и интегратора
в широком частотном диапазоне
Временная диаграмма работы схемы, приведенной на рис.
2.12 от входного прямоугольного импульса в различных частот-
ных диапазонах показана на рис. 2.14.
2.4.5. Дифференциатор и фильтр высоких частот (ФВЧ)
Дифференциатор, как решающая схема АВМ, используется
очень редко, только в задачах с разрывными функциями и пере-
менными коэффициентами.
162
Рис. 2.15. Схема идеального дифференциатора (а) и фильтра высоких частот (б)
Чаще всего схема реального дифференциатора используется
как фильтр высоких частот (ФВЧ). В схеме идеального диффе-
ренциатора (рис. 2.15, а) последовательно с входной емкостью
включают резистор, чтобы создать определенность на высоких
частотах, подверженных воздействию помех (рис. 2.15, б).
Комплексный коэффициент усиления реального дифферен-
циатора
к - Z = R.. • Z —R I 1 -1+jaRC
„ Roc, Z„ R ,юС j(oC ,
отсюда К = —.
^”с 1+jcoRC
Модуль и фаза комплексного коэффициента усиления
! j(to)=+arctgcoRC;
^l+(mRC)
ЛАХ и ЛФХ реального дифференциатора приведены на рис.
2.16.
На частоте сопряжения аппроксимированная характеристи-
ка отличается от реальной на величину в 3 дБ, как и в ЛАХ фильт-
ра низких частот (/Kuotlc/J=
v2
В частотном диапазоне от частоты среза (<оср) до частоты
сопряжения (йсопр) происходит дифференцирование входного сиг-
163
нала и опережение по фазе на 90°, при дальнейшем увеличении
частоты работает фильтр высоких частот, когда входной сигнал
усиливается и на выходе появляется сигнал с амплитудой
UBX-^- и фазой, почти не отличающейся от фазы входного сиг-
нала.
2.5. Нелинейные аналоговые решающие схемы
Все существующие в природе электромеханические систе-
мы являются нелинейными. Иногда, приняв определенные до-
пущения, систему можно привести к линейной, но чаще всего
при ее исследовании необходимо учитывать нелинейности, та-
кие, например, как гистерезис, люфт, зона нечувствительности,
работа поляризованного реле и т.п.; либо при математическом
описании электромеханической системы могут возникнуть та-
кие операции, как умножение аналоговых, изменяющихся во
времени, величин, деление, возведение в степень и т.п. Тогда,
введя специальные (нелинейные) решающие схемы на базе ОУ,
можно адекватно отражать эти нелинейности.
164
2.5.1. Усилитель-ограничитель
Усилитель-ограничитель, формируемый на базе операцион-
ного усилителя с введением в отрицательную обратную связь
диода — нелинейного элемента, применяется для ограничения
сигнала с помехой, получаемого при приеме из линии связи при
приеме сигнала.
Усилитель-ограничитель (рис. 2.17) усиливает входной сиг-
нал с коэффициентом усиления, определяемым отношением со-
противлений резисторов Roc и R (Kuax= — Rftc / R) при входном
сигнале, изменяющимся в пределах от 0 до U^,. В этом диапа-
зоне изменения входного сигнала диод D закрыт, его сопротив-
ление очень большое и оно шунтируется параллельным рези-
стором Roc:
Состояние диода D (напряжение в точке а) определяется ре-
зистивным делителем R1R2, к которому приложены напряжения
Е„ и UBbK, если Е“ постоянная величина, то UBbIX — переменная,
зависящая от входного сигнала. Используя принцип суперпози-
ции, находим U* от Еп при U,„x = 0 и О"'от ивых при Е~ = 0, то-
гда величина напряжения на аноле диода определяется как
Рис. 2.17. Схема усилителя-ограничителя (и) и его передаточная функция (б)
165
и.= и;+ иг,
Е R1
где = 11 при UBblx = 0 от Е„ и
К1+К2
U R2
7” • при е; = о от иВЬ1Х.
R1+R2
Отпирание диода произойдет, когда потенциал на аноде бу-
дет превышать потенциал на катоде на величину падения на-
пряжения на открытом диоде. Так как напряжение в точке б
Uc = 0, то с определенным допущением можно принять, что ди-
од D откроется при U„ = 0.
и .. Ей R1 , U^<R2 = Е« R1 + U.M«R2_p
° R1+R2 R1+R2 R1+R2
Из этого выражения определяем величину выходного напря-
жения (и"^ ), при котором открывается диод:
e;ri
R2
Определяем новый коэффициент усиления при U„x > U’,,
когда диод D открыт, его сопротивление R„ порядка десятков
Ом шунтирует резистор К>с. Коэффициент усиления при откры-
том диоде (в зоне нелинейности)
R,
R ’
Величина Немала и потому при появлении на входе сигна-
ла больше и^на выходе сигнал остается почти постоянным с
амплитудой равной UT,X.
Чем меньше сопротивление открытого диода и больше со-
противление входного резистора, тем меньше коэффициент пе-
редачи тем лучше происходит ограничение усиленного
сигнала.
166
2.5.2. Логарифмический усилитель
Для выполнения над аналоговыми величинами, изменяю-
щимися во времени, операций умножения, деления, возведения
в степень необходимы такие решающие схемы, как логарифма-
тор и антилогарифматор.
Эти два типа усилителей будут выполнять заданные функ-
ции, если сигнал на входе будет ограничен по амплитуде так,
чтобы ток, протекающий через диод, не выходил из нелинейной
части вольт-амперной характеристики (когда в диоде сохраняет-
ся р-п-переход). Тогда на выходе логарифматора формируется
сигнал, пропорциональный функции In(JBX, а на выходе антило-
гарифматора — сигнал, пропорциональный функции еи“.
Схема логарифматора приведена на рис. 2.18, а.
По закону Кирхгофа сумма токов в точке а должна быть
равна нулю:
1вх + 1вых — 0, 1вых—ток через диод в нелинейной части, 1»Ь,Х =1д=М Lx—входной ток логарифматора, т т Увых. Пиан т т —+1./ и’ = 0, отсюда е и’ = —=•. R I0R ° 1вых 6 D Roc R — о 1 [> ивх Г>1 I t а Цвых а d—Г н L/вых
Рис. 2.18. Схемы логарифматора (а) и антилогарифматора (б)
167
Прологарифмируем последнее выражение:
U,M>___Ц„
U, “ ni0R'
Таким образом, на выходе формируется напряжение вида
ивь1х = - UT 1п^ или UBblx -f (lnUBX).
Выходное напряжение логарифмического усилителя про-
порционально натуральному логарифму от входного сигнала.
2.5.3. Усиди тель-антилогарифматор
На рис. 2.18, б показана схема антилогарифматора.
По закону Кирхгофа сумма токов входного и выходного, про-
ходящего через открытый диод в зоне нелинейности (при малых
токах) в точке а равна нулю.
UffiL TJ
I и. =0
" R
тогда U„ = -IoReили ивых =/(е и’).
Выходной сигнал антилогарифматора пропорционален экс-
поненциальной функции входного сигнала.
Рис. 2.19. Схема выполнения операции умножения иа решающих усилителях
168
Пример. Выполнить операцию умножения двух аналоговых
величин, изменяющихся во времени:
Ul(t)U2(t) — UBblx (t).
Чтобы выполнить эту операцию, надо заданную функцию
предварительно прологарифмировать:
In UBbIX(t) = In Ul(t) + In U2(t).
На рис. 2.19 показана схема выполнения операции умно-
жения на базе решающих усилителей.
2.6. Решение дифференциальных уравнений
с помощью решающих усилителей
Все выше рассмотренные решающие усилители входят как
блоки в АВМ, на базе которой можно решать дифференциаль-
ные уравнения высоких порядков и с наличием нелинейностей,
которыми описываются электромеханические системы любой
сложности.
Рассмотрим на примере составление физического уравне-
ния, описывающего колебания подвешенного груза в среде, об-
ладающей вязкостью и вызывающей затухания колебаний, и
подготовку этого уравнения к машинному виду для решения на
АВМ.
Пример. Пусть на пружине с жесткостью с подвешен груз
массой т, погруженный в жидкость с коэффициентом вязкости
а. К грузу приложена сила F в виде ступеньки, так как такое
нагружение вызывает самые «сложные» переходные процессы
(рис. 2.20).
Исследовать колебания груза, например, первой амплиту-
ды колебаний, динамического коэффициента колебаний, время
переходного процесса, декремента затухания и т. п., при изме-
нении таких параметров, как жесткость пружины с, масса груза
т, коэффициент вязкости сс и приложенная к грузу внешняя си-
ла/7.
Физическое уравнение, описывающее колебания груза мас-
сой т от внешней нагрузки F, можно записать в следующем виде:
169
Рис. 2.20. Схема исследования колебания подвешен-
ного груза на АВМ (пример)
mx+ax+cx-F,
где х — перемещение груза; х — скорость
перемещения груза; х — ускорение движе-
ния груза.
Записываем уравнение относительно наи-
большей производной х (по ускорению):
—л--Л 1-.
т т т
Подготовка этого уравнения для решения на АВМ требует
выбора масштабных коэффициентов, при которых ни одна из
исследуемых величин не должна выйти за пределы максимально
допустимого напряжения на выходе (Umax обычно 100 В).
Масштабные коэффициенты:
• коэффициент перемещения
Ц]<=Уп»(В/см),
где х1пах — максимально возможное отклонение груза при ко-
лебаниях под действием нагрузки;
• коэффициент времени
Hi=~.
т
где t — реальная длительность исследования колебаний; т—
машинная длительность исследования колебаний.
Обычно реальные процессы проходят достаточно быстро и
чтобы на осциллограмме, снимаемой при решении задачи, рас-
смотреть все параметры этого процесса, его растягивают во
времени. Машинное время обычно на порядок больше реально-
го: если t = 1 с, то т= 10 с. Отсюда определяем масштабные ко-
эффициенты по ускорению и скорости:
ps=px Щ (В/см.с) — масштабный коэффициент по скорости;
170
Hj= (В/см.с2)—масштабный коэффициент по ускорению;
• коэффициент по приложенной силе F
(В/кг).
max
Имея физические уравнения, описывающие колебательный
процесс груза, и масштабные коэффициенты, переходим к ма-
шинным уравнениям.
Чтобы отличить переменные физических уравнений от пере-
менных машинных уравнений, последние изображаются заглав-
ными буквами.
Итак, машинные уравнения, описывающие переходный про-
цесс при колебании груза, имеют следующий вид:
X а X с X F
--- =-------------+_
т И,
или
Л' = -К1Х-К2Л'+КЗГ,
где К1=“ ц,; К2=^=М; К3=^.
т т пщ.х т
Для решения данного машинного уравнения составляем блок-
схему решения задачи на АВМ (рис. 2.21).
Первая решающая схема — сумматор, вторая и третья —
интеграторы, понижающие степень дифференциального уравне-
ния; четвертая — инвертор, с коэффициентом передачи равном
1, для формирования переменной с нужным знаком.
При подаче на вход ступенчатого воздействия F (напряже-
ние определенной величины) на выходе третьей решающей схе-
мы возникает изменение напряжения, которое можно зафикси-
ровать на осциллограмме (рис. 2.22).
На осциллограмме максимальная амплитуда переходного
процесса появилась через промежуток времени t =тцп а сама
X
амплитуда х,=—L (см). Статическое растяжение пружины с жест-
Н,
171
костью с под действием груза массы т и силы F, будет соответ-
ствовать той величине напряжения, к которой придут затухаю-
щие колебания после окончания переходного процесса: х =——,
т,— время действия внешней нагрузки (Ц = т, ц,).
Рис. 2.22. Осциллограмма переходного процесса при колебании груза
172
Таким образом, обрабатывая осциллограмму, можно получить
все необходимые параметры переходного процесса. Изменяя массу
груза, жесткость пружины, декремент затухания, внешнюю силу,
можно исследовать процесс колебания и влияние каждого из выше
перечисленных параметров на этот процесс.
Часто исследуемый объект (или одно из звеньев, в виде ко-
торых представляется вся электромеханическая система) бывает
настолько сложен, что математически описать его невозможно,
поэтому идут на подключение к АВМ, решающей данную зада-
чу, реального объекта. Это сделать достаточно сложно, но ре-
зультаты такого исследования очень эффективны и наглядны.
Контрольные вопросы
1. Назовите основные параметры ОУ.
2 С какой целью в ОУ вводятся обратные связи?
3. Схема включения и коэффициент передачи ОУ с инвер-
тирующим входом
4. Что нужно предусмотреть в электронном устройстве при
охвате его ООС, чтобы на определенных частотах ООС не пе-
решла в ПОС?
5. Схема включения и коэффициент передачи ОУ с неинвер-
тирующим входом.
6. Схема включения и коэффициент передачи ОУ суммато-
ра-вычитателя.
7. Почему АЧХ и ФЧХ решающих схем изображаются в ло-
гарифмическом масштабе?
8. Схема включения, коэффициент передачи, ЛАХ и ЛФХ
ОУ в качестве интегратора.
9. Чем отличается аппроксимированная ЛАХ от реальной
АЧХ?
10. Схема включения и коэффициент передачи ОУ в качест-
ве инвертора или масштабированного усилителя.
11. Организовать активные фильтры высоких и низких ча-
стот на базе ОУ?
12. Чем определяется линейный и нелинейный характер ре-
шающих усилителей?
173
13. Схема включения, коэффициент передачи, ЛАХ и ЛФХ
ОУ в качестве дифференциатора.
14. Изобразить пассивные RC-цепи интегрирующего и диф-
ференцирующего типов.
15. Если на вход пассивных RC-цепей интегрирующего и
дифференцирующего типов подать прямоугольный импульс, то
как будет выглядеть выходной сигнал в разных частотных диа-
пазонах: на низких частотах, на частоте сопряжения и на высо-
ких частотах?
16. Организовать схему усилителя-ограничителя во II и в IV
квадрантах.
17. Схема включения, коэффициент передачи ОУ в качестве
логарифматора.
18. Схема включения и коэффициент передачи ОУ в качест-
ве антилогарифматора.
19. С помощью решающих усилителей выполнить деление
двух переменных: Ul(t) / U2(t).
20. Решение уравнения второго порядка на ОУ.
21. С помощью решающих усилителей выполнить умноже-
ние двух аналоговых переменных: Ul(t). U2(t).
УСИЛИТЕЛИ
И ФУНКЦИОНАЛЬНЫЕ
ГЕНЕРАТОРЫ
Тема 1----------------------
ЭЛЕКТРОННЫЕ УСИЛИТЕЛИ
1.1. Общая характеристика усилителей
Усилитель — это электронное устройство, способное уси-
лить входной сигнал за счет энергии источника питания; или
устройство, в котором входной сигнал напряжения или тока ис-
пользуется для управления током (мощностью), поступающим
от источника питания в нагрузку.
Источниками входных сигналов могут быть различные пре-
образователи неэлектрических величин в электрические: мик-
рофоны, пьезоэлементы, считывающие магнитные головки, тер-
моэлектрические датчики и т.п.
Нагрузкой усилителей яаляются различные устройства, пре-
образующие электрическую величину в неэлектрическую: гром-
коговорители, индикаторные устройства, осветительные и на-
гревательные приборы и т.п. Характер нагрузки может сущест-
венным образом влиять на работу усилителей.
Информационный сигнал может изменяться непрерывно и в
широком частотном диапазоне, причем, уровень, частота и фаза
электрического сигнала несут информацию о физической вели-
чине. Такую информацию получают с датчиков, преобразующих
измеряемые величины в пропорциональные электрические сиг-
налы. Обычно эти сигналы по уровню незначительны (тысячные
доли вольт) и приходят к потребителю ослабленными, поэтому
таким сигналам нужно предварительное усиление. Таким обра-
зом, для нормальной работы электронных устройств необходи-
мо усиление слабых сигналов.
Классификационные признаки усилителей:
• элементная база усилителей,
• количество усилительных каскадов,
• частотный диапазон усиливаемых сигналов,
• вид выходного сигнала,
177
• способы соединения усилителя с нагрузкой и т д.
В зависимости от частотного диапазона усиливаемого сиг-
нала усилители делятся на:
• усилители низкой частоты (УНЧ), которые используются
для усиления сигнала в частотном диапазоне от десятков Гц до
десятков кГц;
• усилители постоянного тока (УПТ), усиливающие сигна-
лы,начиная с нулевой частоты до нескольких сотен кГц, то есть
УПТ—это усилитель как постоянного тока, так и переменного.
На базе УПТ строятся ИС операционного усилителя, широко
применяющиеся в АВМ как решающие усилители, а также в
аналого-цифровых и цифро-аналоговых ИС;
• избирательные усилители, которые из совокупности при-
нимаемых сигналов выбирают и усиливают только синусои-
дальные сигналы, занимающие определенный участок спектра
частот: от низкой частоты fH до высокой частоты fB, причем, от-
ношение этих частот fj/fi, составляет 1,1. Нагрузкой таких уси-
лителей являются колебательные контуры, поэтому их называ-
ют резонансными (полосовыми). Используются избирательные
усилители в радиоаппаратуре и информационной технике;
• широкополосные усилители (ШИУ), которые усиливают
сигналы в широком диапазоне частот от заданной нижней час-
тоты fH (единицы кГц) до верхней частоты fB, которая может
достигать нескольких сотен МГц. Такие усилители применяют-
ся в устройствах связи, телевидения и вычислительной технике.
Широкополосные усилители усиливают сигнал при выводе ин-
формации на дисплей для воспроизведения на электроннолучевой
трубке, поэтому такие усилители называют видеоусилителями.
Электронные усилители не только усиливают входной сиг-
нал, но и на их основе строятся разнообразные функциональные
устройства для обработки сигналов, а также различные генера-
торы электрических сигналов.
1.2. Основные параметры усилителей
Выделим группу основных параметров, характеризующих ИС
усилителей:
178
• коэффициенты усиления по току, напряжению и мощности,
• входные и выходные сопротивления,
• амплитудно-частотные и фазо-частотные характеристики,
• переходные характеристики,
• чувствительность.
Любой усилитель можно рассматривать как четырехполюс-
ник (рис. 1.1).
Источник синусоидального сигнала Евх с внутренним сопро-
тивлением RBH создает входной ток 1вх.
Усилитель синусоидального напряжения ЕВЫх с входным со-
противлением RBX и выходным сопротивлением RBblx. Нагрузка
на усилитель RH.
Ток и напряжение на входе усилителя определяются соот-
ношениями:
1вх = EBX/(RBH + RBX);
UBX = Евх RBX/ (RBH + R«x).
В зависимости от соотношения между сопротивлениями RBX
и RBH источник переменного сигнала может работать в следую-
щих режимах:
• режим холостого хода (х.х.) наступает, если входное со-
противление намного больше внутреннего сопротивления ис-
точника сигнала: RBX » RBK. Усилитель почти не потребляет ток,
а на вход усилителя подается сигнал близкий к напряжению ис-
точника сигнала. Поэтому обычно входные каскады усилителей
строят на полевых транзисторах по схеме с общим истоком (ОИ);
Рен
Усилитель
Рис. 1.1. Усилитель—четырехполюсник
179
• режим короткого замыкания (к.з.) наступает, если входное
сопротивление усилителя намного меньше внутреннего сопро-
тивления источника сигнала: RBX « RBH- Источник сигнала ста-
новится источником тока: 1ВХ = ЕвХ / RBH, что является характер-
ным для биполярного транзистора по схеме с общей базой (ОБ);
• режим согласования наступает при равенстве внутреннего
сопротивления источника сигнала и входного сопротивления
усилителя: RBX = RW(. В таком режиме в усилитель от источника
сигнала передается наибольшая мощность
Рвх - = [Евх / (RBH + RBX)]2RBX=Et/4RBH.
В усилитель поступает четверть потенциальной энергии ис-
точника сигнала.
Итак, чтобы входной сигнал почти без потерь попал на вход
усилителя, внутреннее сопротивление источника сигнала RBH
должно быть намного меньше входного сопротивления усили-
теля RBX (внутреннее сопротивление источника сигнала шунти-
рует входное сопротивление усилителя, то есть по входу усили-
теля отсутствует потребление тока).
Выходной сигнал поступает в нагрузку, организуя напряже-
ние на нагрузке
Uh ~ EBbIXRH/ (RBbix + Rh).
Чем меньше выходное сопротивление усилителя RBfJX по
сравнению с сопротивлением нагрузки (RBbIX усилителя шунти-
рует RH), тем больше напряжение на нагрузке, тем большую
мощность выдает усилитель в нагрузку.
Усилительные свойства усилителя характеризуются коэф-
фициентами усиления по напряжению, по току и по мощности.
Обычно для увеличения коэффициента усиления используют
многокаскадные усилители, когда выходной сигнал предыдуще-
го каскада является входным сигналом следующего каскада, а
общий коэффициент усиления усилителя определяется про-
изведением коэффициентов усиления отдельных каскадов.
Если на вход усилителя подается гармонический сигнал UBX =
= Al sin cot, то на выходе формируется UBbIX = A2sin (cut + <р), то
180
есть изменяется амплитуда и фаза выходного сигнала по отно-
шению к входному. Чтобы знать, какой сигнал на выходе можно
получить в любом частотном диапазоне при подаче на вход гар-
монического сигнала, строят амплитудно-частотные (АЧХ) и
фазо-частотные (ФЧХ) характеристики (рис. 1.2).
Частотный диапазон с границами от/в до fK—диапазон уси-
ления с коэффициентами усиления Ко mKJ-'J'I , что соответству-
ет уменьшению мощности сигнала в 2 раза, а коэффициента
усиления — на 3 дБ.
По ФЧХ устанавливается зависимость сдвига фаз между вы-
ходным и входным сигналами, обусловленного реактивными эле-
ментами усилителя в частотном диапазоне.
Если на вход усилителя поступают прямоугольные импуль-
сы, то работа усилителя определяется переходной характери-
стикой, показывающей изменение выходного сигнала усилителя
во времени.
Из-за наличия в усилителе нелинейных элементов, прояв-
ляющих себя при высоких уровнях входного сигнала, возможно
появление в выходном сигнале новых частотных гармоник, от-
сутствующих во входном сигнале (рис. 1.3), при попадании вы-
ходного сигнала в зоны ключевых режимов.
Рис. 1.2. Амплитудно- и фазочастотные характеристики УНЧ
181
Рис. 1.3. Появление нелинейных искажений во входном сигнале
Чувствительность усилителя характеризуется изменением
какой-либо характеристики или параметра усилителя в зависи-
мости от изменения параметров схемы под действием помех.
Основные помехи внутри усилителя представляют собой фон и
шумы. Фон — добавочное напряжение на выходе, обусловлен-
ное наводками внешних полей и питанием усилителя от сети
переменного тока, температурной нестабильностью. Шумы
представляют собой помехи флуктуационного характера.
Только усилители постоянного тока обладают таким явле-
нием как дрейф нуля, когда на выходе усилителя появляется
сигнал при отсутствии сигнала на входе. Появление ложного
сигнала на выходе происходит под действием дестабилизирую-
щих факторов: температурная нестабильность, старение элемен-
тов и т.п.
1.3. Каскад усилителя низкой частоты
1.3.1. Расчет усилительного каскада по постоянному току
Многокаскадный усилитель состоит из первого каскада, обе-
спечивающего малое потребление тока и хорошее согласование
с источником сигнала ( входное сопротивление первого каскада
должно быть большим). Последний каскад — выходной каскад
182
усилителя может быть однотактным при небольших мощностях
нагрузки либо двухтактным, построенным на транзисторах с
разными типами проводимости, и работающий на общую на-
грузку. Выходной каскад должен обладать малым выходным
сопротивлением для лучшего согласования его с нагрузкой уси-
лителя. Средние (промежуточные) каскады —- каскады предва-
рительного усиления, обеспечивающие усиление мощности. Та-
кие каскады строятся на транзисторах с ОЭ, которые обеспечи-
вают максимальную мощность сигнала на выходе при допусти-
мом уровне искажений его.
Чтобы выдержать заданный уровень искажений сигналов,
необходимо произвести расчет каскада по постоянному току,
обеспечив усиление сигнала в линейном диапазоне его коллек-
торных характеристик. С учетом температурной нестабильно-
сти, разброса характеристик и параметров отдельных экземпля-
ров транзисторов вводится обратная связь для стабилизации рас-
четного режима.
Характеристики транзистора нелинейны (рис. 1.4). Однако,
существует достаточно большая область характеристик, где
транзистор без значительных погрешностей можно считать ли-
нейным элементом. По входной характеристике определяется ток
Рис. 1.4. Входная ВАХ транзистора с ОЭ (а) и выходная ВАХ (б) для выбора
р.т. с целью усиления переменного входного сигнала в линейной зоие
183
базы линейно-аппроксимированной ВАХ, этот ток называем то-
ком базы рабочей точки или током точки покоя (1б р.т). Макси-
мальный и минимальный токи базы определяют амплитуду
входного синусоидального сигнала UBX. На выходной ВАХ по
параметрам 1к к,3 и UK х.х строим линию нагрузки, угол наклона
которой определяет сопротивление нагрузки, включенной в
коллекторную цепь (RK). При пересечении выходной ВАХ при
1б р.т нагрузочной прямой определяется положение р.т. (1к рт и
ик р.т) при постоянном токе.
Выбор рабочей точки (точки покоя) можно осуществить не
только по ВАХ транзистора, но и используя инженерные мето-
ды расчета.
Расчет каскада по постоянному току. Ток базы, создавае-
мый резистивным делителем R1R2, состоит из тока базы рабо-
чей точки Is р.т и тока делителя 1д, протекающего через резистор
R2 (рис. 1.5):
1б = Itfp.T + 1д«
Напряжение на базе определяется величиной падения на-
пряжения на базо-эмитгерном переходе: Ue = U63. Величина ибэ =
= 1д R2, отсюда определяем величину сопротивления резистора R2:
Рис. 1.5. Каскад усилителя низкой частоты с емкостной связью
184
R2 = U6,/I„.
Другое сопротивление делителя R1 определяем из выражения
E„-U63 = RlI6 = Rl(I6p.T + U
тогда R1 = (Еп - и6э) / (Ь>р.т + 1д).
Ток делителя обычно принимается 1В = (2 ч- 5) Is р.т. Чем
больше ток делителя, тем стабильнее работает каскад, так как
изменение токов эмиттера и коллектора и, значит, тока базы бу-
дет мало сказываться на величине напряжения смещения
UCM = EnR2/(Rl+R2).
Но увеличение тока делителя снижает КПД каскада из-за
потерь в делителе.
При UBX = О точка покоя находится на нагрузочной прямой в
середине линейного участка в режиме усиления. Ток коллектора
и напряжение коллектора р.т. отмечены на выходной ВАХ тран-
зистора.
Конденсаторы с емкостями Ср1 и Ср2 не позволяют посто-
янному току растекаться через источник входного сигнала и на
нагрузку, так как для постоянного тока сопротивления емкостей
бесконечно большие.
При подаче на вход переменного гармонического сигнала
выходной сигнал будет изменяться по амплитуде в диапазоне,
указанном на характеристике (см. рис. 1.4), а ток коллектора от
Дпип до Типах — это режим по переменному току.
Фаза выходного сигнала изменяется на 180°, так как увели-
чение Uc3 ведет к увеличению тока базы, а увеличение тока базы
увеличивает ток коллектора, что уменьшает UK3.
Для переменного тока сопротивление базы определяется ре-
зистивным делителем R1R2, в котором эти сопротивления яв-
ляются параллельно соединенными ( источник постоянного напря-
жения для переменного тока является короткозамкнутой цепью):
Rs = R1R2 /(Rl + R2).
Сопротивление базы от делителя резисторов должно быть
значительно больше входного сопротивления транзистора RBX.T и
185
составлять не менее нескольких кОм, иначе делитель может за-
шунтировать транзистор и общее входное сопротивление ока-
жется недопустимо малым:
Квхобш = Квх^б I (К|1Х + Rs).
1.3.2. Термостабилизация усилительного каскада
Под действием температуры характеристики транзистора мо-
гут существенно изменяться, вызывая увеличение тока коллектора,
что приводит к изменению положения рабочей точки покоя и, как
следствие, к нелинейным искажениям выходного напряжения. Сни-
жение нелинейных искажений или постоянства положения рабо-
чей точки на линии нагрузки возможно за счет введения отрица-
тельной обратной связи, когда часть выходного сигнала посту-
пает на вход, компенсируя нестабильность транзистора.
На рис. 1.6 приведена схема усилительного каскада с введе-
нием в эмиттерную цепь резистора R, для организации отрица-
тельной обратной связи по току.
Обратная связь является отрицательной обратной связью
(ООС), так как напряжение IjR, вычитается из напряжения на
базе U(j. Эта ООС является обратной связью по току, так как она
вызвана протеканием эмиттерного тока 1э.
Рис. 1.6. Усилительный каскад с введением отрицательной обратной связи по
току
186
Пусть увеличился ток эмиттера I, при повышении темпера-
туры, следовательно, увеличился и ток коллектора 1К. Рабочая
точка сдвинулась по нагрузочной прямой вверх (что соответст-
вует увеличению тока коллектора). При таком положении рабо-
чей точки выходной усиливаемый сигнал попадает в зону на-
сыщения, что вызывает нелинейные искажения. Чтобы просле-
дить влияние отрицательной обратной связи на положение точки
покоя, составим уравнение равновесия входной цепи по посто-
янному току:
Сгс = I;[R2 = П6з + 1э R3.
Напряжение на базе создается резистивным делителем и от
состояния транзистора не зависит, поэтому при увеличении тока
эмиттера 13 при постоянстве Uc напряжение на базо-эмиттерном
переходе должно уменьшаться, что ведет к уменьшению тока
базы Ij, а следовательно, к уменьшению тока коллектора 1„ (см.
рис. 1.4), то есть рабочая точка возвращается в начальное со-
стояние. Такие же рассуждения позволят сказать, что сдвиг точ-
ки покоя при уменьшении тока эмиттера 13 от отрицательной
обратной связи по току заставит вернуться точку покоя в на-
чальное состояние.
Но с введение обратной связи и потерь напряжения на рези-
сторе с сопротивлением R, коэффициент усиления каскада умень-
шается и будет определяться отношением сопротивлений рези-
сторов Rk и R3:
Ku=Rk/r3-
Для увеличения коэффициента усиления по переменному
току параллельно резистору R3 включается конденсатор с емко-
стью С3 (десятки микрофарад). Емкостное сопротивление Хе =
= 1/j а> С в частотном диапазоне усиления является малым, поэ-
тому шунтирует резистор R,, падение напряжения на нем резко
уменьшается, а коэффициент усиления увеличивается.
Таким образом, ООС по току стабилизирует положение ра-
бочей точки, что позволит избежать появления нелинейных ис-
кажений, незначительно влияя на коэффициент усиления, умень-
шая его.
187
1.4. Поведение усилителя низкой частоты
с емкостной связью в частотном диапазоне
Между каскадами усиления может быть организована связь
нескольких типов:
• непосредственная (гальваническая) связь организуется в
логических элементах и в усилителях постоянного тока;
• с помощью разделительных конденсаторов в усилителях
переменного тока;
• трансформаторная—в выходных каскадах усилителей боль-
шой мощности.
Рассмотрим схему замещения усилительного каскада с ем-
костной связью между каскадами при усилении переменного
сигнала в частотном диапазоне работы УНЧ (рис. 1.7).
Евх — источник переменного сигнала с малым внутренним
сопротивлением RBH. Схема замещения, изображенная внутри
контура Б-Э-К, является схемой замещения самого транзистора
по схеме с ОЭ для малого сигнала с параметрами Гб, Гэ, гк, диф-
фузионной емкостью открытого базо-эмиттерного р-п-перехода
и барьерной емкостью закрытого базе-коллекторного р-п-пере-
хода.
Резисторы и емкости, обозначенные прописными буквами,
являются параметрами усилительного каскада.
Рис. 1.7. Схема замещения усилительного каскада с емкостной связью
188
R„ и Сн — нагрузка на каскад — активная с элементом реак-
тивности (емкость монтажных проводов).
Сопротивления разделительных емкостей Ср1 и Ср2 доста-
точно велики при пониженных частотах:
Хср = 1/2 п/Ср = 1/(0 Ср.
Отрицательная обратная связь по току для термостабилиза-
ции транзистора, организованная параллельно включенными R3
и Сэ, дает ничтожно малую величину сопротивления, поэтому
влиянием ООС на расчет коэффициента усиления можно пре-
небречь.
Изменение коэффициента усиления в частотном диапазоне
определяется только наличием частотнозависимых сопротивле-
нии, включенных последовательно или параллельно с усиливае-
мым сигналом. Сопротивления частотнозависимые, включенные
последовательно с усиливаемым сигналом, влияют на величину
коэффициента усиления на низких частотах, а включенные па-
раллельно — на высоких частотах, когда реактивные сопротив-
ления шунтируют параллельно включенные активные сопротив-
ления из-за их малой величины. В средней полосе частот вели-
чины реактивных сопротивлений почти не влияют на определе-
ние коэффициента усиления и потому он не зависит от частоты
(см. рис. 1.2).
В подтверждение сказанному покажем схемы замещения
усилительного каскада с емкостной связью в разных частотных
диапазонах с учетом величины реактивных сопротивлений (рис.
1.8).
Определим характер изменения коэффициента усиления
усилительного каскада на низких частотах: переменный сигнал
UBX на резистивном делителе (Хср1 и Rg) уменьшается. Умень-
шенный переменный сигнал на входе транзистора с ОЭ усили-
вается им и на выходе усиленный сигнал с помощью нового ре-
зистивного делителя (Хср2 и RH) снова уменьшается.
Таким образом, при постоянном напряжении входного сиг-
нала UBX напаряжение UBfclx переменного сигнала с уменьшением
частоты уменьшается, так как в резистивном делителе доля реак-
189
Рис. 1.8. Схема замещения усилительного каскада с емкостной связью при
низких (а), средних (б) н высоких (в) частотах
тивного сопротивления с уменьшением частоты увеличивается.
Следовательно, с уменьшением частоты (на низких частотах)
происходит «завал» характеристики К = /(со) (см. рис. 1.8, а).
На средних частотах из схемы замещения исчезают час-
тотнозависимые сопротивления, остаются только активные,
причем, сопротивление, с которого снимается выходное напря-
жение будет определяться R3KB от параллельно включенных ре-
зисторов RK и R,,. Коэффициент усиления усилительного каскада
остается постоянным (см. рис. 1.8, б).
В области высоких частот проявляется влияние включенных
параллельно активным сопротивлениям емкостей, шунтирующих
эти сопротивления. С увеличением частоты величины реактивных
сопротивлений уменьшаются, а следовательно, выходное напряже-
ние также уменьшается и тем больше, чем выше частота, что объ-
ясняет «завал» характеристики на высоких частотах (см. рис. 1.8, в).
1.5. Выходной каскад усилителя
Наличие большого сигнала на входе усилителя мощности не
позволяет использовать при анализе эквивалентные схемы тран-
зистора, которые используются при анализе усилителя напря-
жения. Рассмотренный выше каскад усиления является усилите-
лем напряжения, а выходная мощность его составляет доли ват-
та. Но для решения многих задач требуется значительно боль-
шая мощность, что создается с помощью усилителей мощности,
основным назначением которых является отдача заданной мощ-
ности в нагрузку.
Основными при анализе усилителей мощности являются
графические методы.
1.5.1. Режимы работы выходных каскадов усилителен
В зависимости от напряжения смещения и амплитуды вход-
ного сигнала различают несколько режимов работы транзисто-
ра, которые обозначаются буквами А, В, АВ и С. Положение ра-
бочей точки и определяет эти различные режимы. Если при рас-
смотрении промежуточных каскадов усиления, когда входной
сигнал малый и усиление проходит в линейной зоне, можно ис-
191
пользовать входные и выходные вольт-амперные характеристи-
ки, то в усилителях мощности входной сигнал таков, что уси-
ленный сигнал может попасть в зону нелинейности. Поэтому
для анализа и расчета выходных каскадов усиления лучше поль-
зоваться динамическими передаточными характеристиками, по-
строенными на базе ВАХ транзисторов при заданной нагрузке.
На рис. 1.9 показан способ построения проходной динамической
характеристики на базе входной и выходной характеристик
транзистора, включенного по схеме с ОЭ.
Задаваясь значениями тока базы Ig, определяем по входной
ВАХ значения напряжения на базе Ug, а по выходной ВАХ по
этим же значениям тока базы при определенной нагрузке, изо-
браженной нагрузочной прямой, определяем соответствующие
значения выходного тока коллектора. Таким образом, строится
проходная характеристика, устанавливающая зависимость меж-
ду входной переменной Ug и выходной—1К.
Рис. 1.9. Построение иа базе входной (а) н выходной (б) проходной динами-
ческой характеристики (в)
192
Режим А работы транзистора (рис. 1.10). Формирование
выходного сигнала транзистором, работающим в режиме А, по
динамической характеристике: напряжение подаваемое на базу
транзистора, выбирается таким, чтобы рабочая точка находи-
лась в средней части линейной зоны динамической характери-
стики IK — f (Ug), а амплитуда входного сигнала не выходила за
пределы прямолинейного участка. Нелинейных искажений не
будет, а если и будут, то минимальные, однако мощность на вы-
ходе усилителя оказывается малой, так же как и КПД, величина
которого составляет 20 —- 30 %.
КПД определяется отношением мощности переменного сиг-
нала к потребляемой мощности, которая складывается из пе-
ременной и постоянной составляющих выходного тока.
Режим В работы транзистора (рис. 1.11). В этом режиме
напряжение смещения выбирается таким, чтобы точка покоя
располагалась на линии отсечки при Ig = 0, тогда и 1к ~ 0. При
подаче на вход синусоидального сигнала с амплитудой, значи-
тельно превышающей входной сигнал в режиме А, на выходе
формируется только одна половина тока коллектора при поло-
жительном входном напряжении, а в транзисторе появляются
нелинейные искажения. КПД транзистора в режиме В значи-
тельно возрастает и составляет порядка 60— 70 %, угол отсечки
равен л/2.
Цветах
Рис. 1.10. Формирование выходного сигнала транзистора в режиме А
193
Рис. 1.11. Формирование выходного сигнала транзистором в режиме В
Режим АВ работы транзистора (рис. 1.12). В режиме АВ
смещение выбирается таким, чтобы р.т. располагалась чуть вы-
ше зоны отсечки в активной зоне, но близко к границе режима
отсечки. В этом режиме таким выбором рабочей точки умень-
шаются нелинейные искажения при применении двухтактных
выходных каскадов. Угол отсечки больше л/2.
Рис. 1.12. Формирование выходного сигнала транзистором в режиме АВ
194
Рис. 1.13. Формирование выходного сигнала транзистором в режиме С
Режим С работы транзистора (рис. 1.13). В режиме С на-
пряжение смещения выбирают таким, чтобы рабочая точка ле-
жала глубже в режиме отсечки, ток коллектора рабочей точки
отсутствует, выходной ток появляется в виде коротких им-
пульсов в те моменты времени, когда входное напряжение
близко к UBX.inax, с углом отсечки меньше л/2. КПД такого ре-
жима близко к 100 %, но нелинейные искажения настолько ве-
лики, что режим С не может быть рекомендован для большин-
ства усилительных каскадов. Такой режим используется в
мощных избирательных усилителях, где нагрузкой служит ре-
зонансный контур.
1.5.2. Выходные каскады усилителей
Однотактный каскад усилителя мощности. В каскадах
мощного усиления преимущественно применяются биполярные
транзисторы по схеме с ОЭ. При включении транзистора по схе-
ме с ОЭ коэффициент усиления мощности получается большим,
поэтому для таких каскадов требуется сравнительно небольшая
мощность на входе. Это позволяет применять в последнем кас-
каде усилителя напряжения маломощный каскад, что упрощает
весь усилитель, но однотактные усилители мощности обладают
195
малым КПД, что связанно с необходимостью работать в режиме
А (в таких усилителях нельзя работать в режимах В и АВ из-за
больших нелинейных искажений).
Двухтактный каскад усилителя мощности. Схема про-
стейшего двухтактного каскада усилителя мощности, работаю-
щего в режиме В, показана на рис. 1.14. Его можно рассматри-
вать как два однотактных усилительных каскада, работающих
на общую нагрузку.
Каскад усилителя мощности выполнен на транзисторах,
включенных по схеме с ОЭ. Начальное состояние каскада без
входного переменного сигнала таково: транзисторы Т1 и Т2 от-
крыты за счет напряжения смещения, поданного на базы тран-
зисторов через резисторы Rc„l и RCM2; транзистор 7'1—> р-п-р и
смещение с источника питания Е„, транзистор Т2 —> п-р-п и
смещение с источника питания Е*. Токи, протекающие через
нагрузку R„, будут противоположны по знаку и равны по вели-
чине. Поэтому без входного сигнала оба транзистора открыты, а
нагрузка обтекается токами равными по величине и противопо-
ложными по знаку, то есть нагрузка не обтекается током. Разде-
лительные емкости Ср1 и Ср2 позволяют рассматривать началь-
ное состояние транзисторов.
При подаче входного синусоидального сигнала при положи-
тельной полуволне транзистор Т2 переходит в режим насыщения,
а транзистор Т1 — в режим отсечки, через нагрузку потечет ток
Рис. 1.14. Схема двухтактного каскада усилителя мощности
196
по цепи: Е* — R„ — Т2 — Е“; при отрицательной полуволне
входного сигнала транзистор Т1 находится в режиме насыще-
ния, а транзистор Т2 — в режиме отсечки, через нагрузку поте-
чет ток по цепи: Е* — Т1 R„ — Е;.
Временная диаграмма работы двухтактного каскада усили-
теля мощности приведена на рис. 1.15. Транзисторы Т1 и Т2 ра-
ботают в режиме В, что обеспечивает передачу в нагрузку в не-
сколько раз больший ток, чем в режиме А. При работе такого
каскада требуется большая идентичность параметров транзи-
сторов. КПД каскада составляет 70 %.
ивх~
Рис-1.15. Временная диаграмма двухтактного каскада усилителя мощности
Контрольные вопросы
1. Классификация и основные параметры усилителей.
2. Каскад УНЧ на биполярном транзисторе с емкостной свя-
зью:
• расчет резистивного делителя для обеспечения положения
рабочей точки в середине линейной зоны усиления;
197
• показать, что фаза выходного переменного сигнала меня-
ется на 180°;
• организация термостабилизации р.т.;
• как введение ООС для термостабилизации р.т. сказывает-
ся на коэффициенте усиления по напряжению?
• как ослабляют влияние потерь на резисторе R3 в диапазо-
не средних частот?
3. Схема замещения усилительного каскада УНЧ с емкост-
ной связью.
4. Объяснить по схеме замещения каскада УНЧ с емкостной
связью изменение Ки в различных частотных диапазонах:
• на низких частотах;
• в полосе средних частот;
• на высоких частотах.
5. Способ построения проходной динамической характери-
стики при конкретном сопротивлении нагрузки для анализа ре-
жимов работы каскада УНЧ с емкостной связью.
6. Режимы работы каскада УНЧ с емкостной связью: А, В,
АВ, С.
7. Схема и принцип работы выходного каскада УНЧ.
Тема 2------------
ГЕНЕРАТОРЫ ИМПУЛЬСОВ
РАЗЛИЧНОЙ ФОРМЫ
2.1. Характеристика сигналов передачи информации
При передаче информации наиболее используемая форма им-
пульсов — прямоугольная, хотя применяются импульсы тре-
угольной формы и пилообразной (рис. 2.1).
Параметры прямоугольных сигналов (см. рис. 2.1, а):
t—длительность импульса;
Т—период последовательности прямоугольных импульсов;
1/Т = f— частота прямоугольных импульсов;
t/T — коэффициент заполнения;
T/t — q—скважность сигнала;
U—амплитуда прямоугольного импульса.
В треугольном сигнале (см. рис. 2.1, б): tn — длительность
прямого хода треугольного им-
пульса; t0 — длительность об-
ратного хода треугольного им-
пульса.
Если в треугольном импуль-
се t0 = tn, то в пилообразных сиг-
налах соотношения длительно-
стей прямого и обратного хода
импульса tn > to или tn < t0.
Рис. 2.1. Сигналы передачи информа-
ции:
а —прямоугольные; б —треугольные; в —пи-
лообразные
199
2.2. Гоператоры прямоугольных импульсов
2.2.1. Триггер Шмитта
(мультивибратор с внешним возбуждением)
Триггер Шмитта используется для преобразования аналого-
вого сигнала в цифровой. Он может быть с инвертирующим и не-
инвертирующим входом, построенном на базе операционного
усилителя (рис. 2.2 и 2.3).
Напряжение на неинвертирующем входе ОУ, созданное с
помощью обратной связи Uoc, сравнивается с входным сигналом
по инвертирующему входу и при их равенстве произойдет пере-
ключение выходного сиганал иЕЫХ в противофазе с входным
сигналом (см. рис. 2.2, в).
Напряжение по неинвертирующему входу, организованное
обратной связью,
и „ и,„ R1
“ R1+R2
Отсюда, при входном сигнале UBX, равном напряжению об-
ратной связи Uoc, происходит переключение триггера Шмитта.
Длительность выходного импульса можно менять, изменяя со-
противления резисторов R1 и R2.
Рис. 2.2. Схема триггера Шмитта с инвертирующим входом (а), передаточная
функция (б) и временная диаграмма (а)
200
6
R2
Рис. 2.3. Схема триггера Шмитта с неинвертирующим входом (а), передаточ-
ная функция (6), временная диаграмма (в)
Используя принцип суперпозиции величину напряжения в
точке а от двух напряжений: UBX и ПВЬ1Х определим как
и +^-^=0,
“ R1+R2 R1+R2
pi
отсюда U„ = + Um = иго.
к/
Эти триггеры необходимы для восстановления формы циф-
ровых сигналов, искаженных в результате прохождения по ли-
ниям связи. Фронты таких сигналов оказываются пологими, в
результате чего форма сигнала вместо прямоугольной может
стать близкой к треугольной или синусоидальной. К тому же
сигналы, передаваемые на большие расстояния, сильно искажа-
ются шумами и помехами. Триггеры Шмитта предназначены
для восстановления формы сигнала и устранения влияния помех
и шумов.
Если построить график зависимости выходного сигнала от
входного для обычного инвертора и для триггера Шмитта, то
видно, что в обычном инверторе при напряжении больше поро-
гового— на выходе 0, если меньше— 1, при этом не имеет зна-
чение, возрастает входной сигнал или убывает (рис. 2.4).
В случае триггера Шмитта принципиально важно, в каком
направлении идет изменение входного сигнала. При возрастании
входного сигнала от 0 до напряжения питания порог срабатывания
201
Рис. 2.4. Передаточные характеристики
обычного инвертора (а) и триггера
Шмитта (б)
будет одним (Unopi), а прн умень-
шении — от напряжения питания
до 0 порог срабатывания будет дру-
гим (UnOp2) (Unopi > Unqfi). В ре-
зультате на графике образуется сво-
еобразная петля: выходной сигнал
как бы запаздывает переключаться
при возврате входного сигнала к
исходному. Это называется эффек-
том гистерезиса (запаздывания).
Наличие гистерезиса приводит к тому, что любые помехи и
шумы по амплитуде меньше величины (Unopi - Unop2) отсекают-
ся, а любой пологости фронты преобразуются в крутые фронты
выходного сигнала, главное, чтобы амплитуда входного сигнала
была больше пороговых напряжений.
Рис. 2.5. Реакция на искаженный входной сигнал инвертора (а) и триггера
Шмитта с инверсией (б)
202
На рис. 2.5 показано, как будет реагировать на сигнал с по-
логими фронтами и с шумами обычный инвертор и триггер
Шмитта.
Маркировка триггеров Шмитта — ТЛ. Пороговые напряже-
ния для ИС триггера Шмитта: Unopi = 1,7 В; U1IOP2 = 0,9 В.
2.2.2. Автоколебательный мультивибратор на базе ОУ
Автоколебательный мультивибратор не имеет ни одного ус-
тойчивого состояния и начинает генерировать, как только схема
подключается к источнику питания.
Формирование мультивибратора на базе ОУ показано на
рис. 2.6.
Определим напряжения в точках а и б:
• напряжение в точке а организуется обратной связью по
неинвертирующему входу
Ua = UBbK R1/(R1+R2);
• напряжение в точке б определяется зарядом конденсатора
с емкостью С
U6 = Uc = UBbIX t/RC.
В момент переключения ОУ, как компаратора, U8 = Ue,
UBbK R1/(R1 + R2) = UBMX t/RC.
Рис. 2.6. Схема мультивибратора (а) и временная диаграмма (6)
203
Отсюда, время заряда емкости с допущением линейности
его заряда определяется выражением
t = RCRl/(Rl + R2).
2.2.3. Мультивибратор иа базе асинхронного RS-триггера с ин-
версными входами
Мультивибратор на базе RS-триггера с инверсными входами
может быть организован, если в положительные обратные связи
триггера включить RC-цепи дифференцирующего типа. Схема
такого мультивибратора приведена на рис. 2.7.
Цепи R2C1 и R1C2, включенные в ПОС триггера, являются
цепями дифференцирующего типа; цепи R1D1 и R2D2 являются
параллельными диодными ограничителями на входе элементов
И-НЕ, обеспечивающие на входе логический 0. Пороговое на-
пряжение является границей перехода элемента И-НЕ из одного
устойчивого состояния в другое. Пороговое напряжение обеспе-
чивает переключение элемента, когда на входе его появляется
Рис. 2.7. Схема мультивибратора на базе RS-триггера с инверсными входами
(а) и временная диаграмма его работы (б)
204
напряжение, равное пороговому. Емкость конденсатора заряжа-
ется, когда на выходе элемента И-НЕ появляется логическая 1, и
разряжается, когда на выходе элемента И-НЕ появляется логи-
ческий 0. Считается, что периодическая последовательность
прямоугольных импульсов устанавливается после 20 периодов с
начала запуска мультивибратора. Длительность импульсов
мультивибратора определяется выбором параметров резисторов
и конденсаторов.
2.2.4. Ждущий мультивибратор (одновибратор-таймер)
Одновибратор на базе асинхронного RS-триггера с инверс-
ными входами. Генераторы, формирующие прямоугольные или
треугольные импульсы напряжения по сигналу на вход, назы-
ваются ждущими.
Если мультивибратор не имеет ни одного устойчивого со-
стояния, ни одного входа и два выхода; триггер имеет два ус-
тойчивых состояния (0 и 1), два входа и два выхода, то таймер
занимает среднее положение между этими функциональными
узлами: имеет одно устойчивое состояние, один вход и один выход.
Схема таймера и временная диаграмма его работы показана
на рис. 2.8.
Рис. 2.8. Схема таймера иа базе асинхронного RS-триггера с инверсными
входами (а) и временная диаграмма его работы (б)
205
В асинхронном RS-триггере с инверсными входами в одну
из положительных обратных связей включена RC-цепь диффе-
ренцирующего типа и входной сигнал на триггер подается через
инвертор.
Начальное состояние таймера: И-НЕЗ в единичном состоя-
нии, И-НЕ1 при отсутствии входного сигнала тоже в единичном
состоянии, И-НЕ2 при двух входных 1 -— в нулевом состоянии
(на выходе UBbix - 0). Конденсатор С разряжен.
При подаче на вход сигнала UBX, на выходе И-НЕ2 появляет-
ся единичный сигнал и емкость начинает заряжаться, на рези-
сторе R2 появляется падение напряжения, способное перевести
элемент И-НЕЗ в нулевое состояние, поэтому даже при исчезно-
вении входного сигнала выходной импульс (ивых) не исчезает.
Как только напряжение на входе элемента И-НЕЗ на резисторе
R2 станет равно или меньше порогового, этот элемент перехо-
дит в единичное состояние, а на выходе UBbIX появляется логиче-
ский ноль. Емкость С разряжается. Новый сигнал можно подать
на вход только при полном разряде конденсатора. Это опреде-
ляет частоту входного сигнала. Длительность выходного сигна-
ла определяется параметрами резистора и конденсатора.
Таймер на базе ОУ. Схема одновибратора, построенного на
базе ОУ, приведена на рис. 2.9.
На входе одновибратора для создания запускающего им-
пульса большой амплитуды и малой длительности используется
RCD-пепь, пропускающая импульсы положительной полярно-
сти. Начальное состояние схемы: операционный усилитель на
выходе имеет отрицательное напряжение, емкость С почти раз-
ряжена за счет параллельного диодного ограничителя, не позво-
ляющего емкости перезаряжаться до ~ UBbIX max, на входе в точке
а напряжение создается за счет обратной связи R2R3:
На = ~ UBbrx щах R3/(R2 + R3).
При подаче на вход сигнала UBX любой длительности запуска-
ющий положительный импульс, организованный RCD-цепью, пре-
206
Рис. 2.9. Схема одновибратора на базе ОУ («) и временная диаграмма его работы (б)
вышает напряжение в точке а, на выходе появляется сигнал
+ Ubwx max* Емкость С заряжается по закону
Uc = + UBbK max 11 RC.
В момент равенства напряжений на входах ОУ, как компа-
ратора, Ua = Ug происходит переключение ОУ через временной
интервал, длительность которого определяется из выражения
ивЬ1Х max R3 /(R2 + R3) = Uc = + UBbIxinax t / RC,
тогда t = R3RC/(R2 + R3).
2.3. Генератор треугольных импульсов
Генератор треугольных импульсов построен на базе тригге-
ра Шмитта, дополненного интегратором. Схема такого ге-
нератора приведена на рис. 2.10.
Для триггера Шмитта определяем напряжения
тт _ Евых Ri. и _ UBbra Ri
ВКЛ ВЫКЛ
На выходе триггера Шмитта организуется последователь-
ность прямоугольных импульсов С амплитудами +UBbrx max И
- U вых min- Эти сигналы поступают на интегратор: при - UBbKmm ин-
207
б
Рис. 2.10. Схема генератора треугольных импульсов («) и временная диаграмма его
работы (б)
интегрирование идет с отрицательным наклоном, при +иВых шах
интегрирование идет по нарастанию, причем, ограничение ам-
плитуды интегрированного сигнала осуществляется триггером
Шмитта.
Т J — UBbDtl ♦ —- Т Т • Увых _ UBbKRl
RC вхл.» Rc R2
отсюда, определяем длительность нарастания или убывания тре-
угольного импульса (tn или t0):
, 2R1 RC _ 4R1 RC
t --------или период Т =---------.
R2 R2
Формирование треугольных импульсов на компараторе и
интеграторе (рис. 2. 11). При сравнении постоянного опорного
напряжения с напряжением входных прямоугольных импульсов
на выходе компаратора (UBb[Xi) организуются импульсы проти-
воположной полярности, изменяющиеся по амплитуде от +Umax
до Umin- Положительные импульсы проходят через диод D1, и на
выходе интегратора появляется убывающий сигнал интегриро-
вания, при отрицательных сигналах интегрирование идет с воз-
растанием. Чтобы избежать на выходе интегратора иВЫх2 разных
по амплитуде линейно изменяющихся сигналов, параллельно
емкости С включаются стабилитроны, ограничивающие ампли-
туду выходного сигнала.
208
Рис. 2.11. Схема генератора треугольных импульсов (а), временная диаграмма
его работы (б)
2.4. Генераторы пилообразного напряжения
Генераторы пилообразного напряжения используют при ор-
ганизации аналого-цифровых преобразователей. Схема генера-
тора пилообразного напряжения приведена на рис. 2.12.
Входное напряжение создает в цепи делителя напряжения
постоянный ток, не зависящий от нагрузки R„.
Напряжения в точках о и б сравниваются на компараторе:
Ua = Ео/2 + ивых/2, по входу Е„ ОУ является масштабиро-
ванным усилителем. Конденсатор с емкостью С заряжается от
U,x и UBbIX при иупр = 0, когда транзистор Т закрыт:
Uc = U,x/2 + UBUX/2.
209
Рис. 2.12. Схема генератора пилообразного напряжения
При равенстве напряжений Ua = Uc либо когда емкость за-
рядится до напряжения Ua компаратор переключает полярность
выходного сигнала (UBbK).
При Uynp > 0 транзистор Т отпирается, и емкость быстро
разряжается через открытый транзистор с очень малой постоян-
ной времени. Таким образом, емкость заряжается с постоянной
времени RC и разряжается с постоянной времени t = RoTKOTp С.
Контрольные вопросы
1. Основные параметры цифровых сигналов.
2. Триггер Шмитта, определение моментов переключения
триггера Шмитта с инвертирующим и неинвертирующим входами.
3. Способ восстановления формы цифровых сигналов.
4. Формирование мультивибраторов на базе ОУ и асинхрон-
ном RS-триггере. Роль дифференцирующей цепи и параллельно-
го диодного ограничителя в этих схемах.
5. Организация таймера иа базе ОУ и асинхронного RS-
триггера с инверсными входами. Устойчивое состояние однови-
братора.
210
6. Генератор треугольных импульсов на базе триггера Шмит-
та и интегратора, либо компаратора и интегратора. Обеспечение
треугольных импульсов с постоянной амплитудой.
7. Формирование пилообразных импульсов на базе ОУ с уп-
равлением через ключ.
Тема 3-------------------
ИСТОЧНИКИ ВТОРИЧНОГО ПИТАНИЯ
Источники вторичного питания (ИВП) необходимы для
нормального функционирования электронных устройств. Для
этого в большинстве случаев используются источники напряже-
ния. Источники питания называются вторичными, так как наи-
более распространенными первичными источниками являются
промышленный переменный токе частотой 50 Гц.
ИВП преобразуют переменный ток в постоянный с опреде-
ленными требованиями к стабильности амплитуды постоянного
напряжения, величинам возможных пульсаций, температурной
стабильности и т.п. В общем случае структурная схема ИВП
имеет вид, представленный на рис. 3.1.
Трансформатор (Тр) преобразует стандартное переменное
напряжение сети в переменное напряжение такого значения, ко-
торое необходимо для получения на выходе источника питания
заданного постоянного напряжения. Трансформатор также необ-
ходим для гальванической развязки входа источника питания и
сети.
Выпрямитель (В) преобразует переменное напряжение в
пульсирующее постоянное напряжение.
Фильтр (Ф) служит для сглаживания пульсаций на выходе
выпрямителя.
Стабилизатор (Ст) поддерживает выпрямленное напряжение
на заданном фиксированном уровне при отклонениях условий
работы источника: изменение напряжения сети, температуры,
тока нагрузки и т.п.
Рис. 3.1. Структурная схема источника вторичного питания
212
Пн
Реальные источники питания содержат также измеритель-
ные приборы и ряд вспомогательных устройств для включения,
выключения и регулировки режима работы ИВП, для защиты от
различных электрических перегрузок, механической и электри-
ческой блокировок.
Структурная схема ИВП, показанная на рис. 3.1, соответст-
вует одноканальному источнику сигнала. В настоящее время
многие реальные источники питания являются многоканальны-
ми, причем, разветвление каналов может происходить на уровне
трансформатора, после выпрямителя, а выходные напряжения
могут отличаться не только по номинальному значению, но и по
величине пульсаций и стабильности выходного напряжения.
3.1. Выпрямители
В настоящее время в электронных устройствах распростра-
нены следующие схемы выпрямителей: однофазные — однопо-
лупериодные и двухполупериодные (с нулевым выводом), мос-
товые; многофазные — с нулевым выводом, мостовая (схема
Ларионова). Если выходная мощность не превышает 500 Вт,
обычно используют однофазные схемы, при мощности больше
500 Вт—многофазные.
3.1.1. Однофазный одиополупернодный выпрямитель
Однофазная однополупериодная схема выпрямителя являет-
ся наиболее простой (рис. 3.2).
Рис. 3.2. Схема однополупериодного выпрямителя (а) и временная диаграмма (б)
213
Первичная обмотка трансформатора присоединяется к сети.
Напряжение вторичной обмотки трансформатора является вход-
ным напряжением выпрямителя и прикладывается к диоду и на-
грузке, которые по отношению к входному напряжению вклю-
чены последовательно. В зависимости от необходимого напря-
жения трансформаторы могут быть понижающими или повы-
шающими.
В течение полупериода входного напряжения, когда на анод
диода действует положительный потенциал относительно като-
да (диод открыт), через нагрузку потечет ток iH, форма которого
повторяет форму входного напряжения. В течение следующего
полупериода диод будет закрыт, и ток через нагрузку не поте-
чет. Таким образом, при управлении входным напряжением ди-
од либо пропускает ток через нагрузку, либо не пропускает; форма
напряжения на нагрузке повторяет форму выходного тока.
Напряжение на нагрузке
и„ =и2т /л; 1о = 12т/л; Uo =-Л U2/ я = 0,45 U2,
где U2m, Izm и U2 — амплитудные значения напряжения, тока и
действующее значение напряжения вторичной обмотки транс-
форматора.
При отрицательном полупериоде напряжения на диод будет
действовать обратное напряжение
Побр = U2m = TlUo = л/2 U2.
Диод для выпрямителя выбирается по рабочему току lepton >
> 10 и обратному напряжению иобР.Доп > яП0.
Коэффициент пульсации выпрямленного напряжения одно-
полупериодного выпрямителя кл = 1,57. частота пульсации 50 Гц.
Коэффициент пульсации оказывается большим, что является
существенным недостатком. Кроме того, ток во вторичной об-
мотке трансформатора проходит только в одном направлении,
создавая постоянное подмагничивание, что увеличивает разме-
ры и массу трансформатора.
214
3.1.2. Однофазный двухполупернодиыя выпрямитель
Стремление повысить эффективность выпрямителя привело
к созданию двухполупериодной схемы выпрямителя, в которой
ток через нагрузку проходит в течение обоих полупериодов вход-
ного напряжения.
Рассмотрим мостовую схему однофазного двухполупериод-
ного выпрямителя (рис. 3.3).
В однофазном мостовом выпрямителе к одной диагонале
моста подводится входное переменное напряжение, а с другой, в
которую включается нагрузка, снимается выпрямленное напря-
жение. При расположении потенциалов по пунктирной линии
(см. рис. 3.3, а) ток потечет от «+» источника напряжения через
диод D1, нагрузку RH, диод D2 к «-» источника напряжения.
При расположении потенциалов по сплошной линии ток потечет
от «+» источника напряжения, через диод D3, нагрузку RH, диод
D4 к «-» источника напряжения. Итак, через нагрузку всегда
протекает ток в одном направлении.
Выпрямленное напряжение Uo и выпрямленный ток 1о уве-
личиваются в два раза по сравнению с параметрами однофазно-
го однополупериодного выпрямителя:
Uo = =2 41U2 / я; 10 = 2 Ьщ/я.
Рис. 3.3. Схема однофазного двухполупериодиого выпрямителя (а), временная
диаграмма его работы (б)
215
Коэффициент пульсации кп = 0,67, что свидетельствует о
более сглаженной форме выпрямленного напряжения. Частота
пульсации 100 Гц, так как ток 10 протекает через два диода, то
ток, протекающий через каждый из диодов равен 10 /2. Обратное
напряжение на диоде U06P равно амплитуде напряжения вторич-
ной обмотки:
Uo6p — U2m = 7lU0/2.
3.2. Сглаживающие фильтры
Источники питания электронной аппаратуры допускают оп-
ределенную величину пульсации напряжения: от 1 до 0,01 %.
Для уменьшения пульсации после схемы выпрямителя при-
меняют сглаживающие фильтры (фильтр низких частот—ФНЧ) с
необходимым коэффициентом сглаживания q. Коэффициент
сглаживания определяется отношением коэффициента пульса-
ции после выпрямителя кп к коэффициенту пульсации после
фильтра к':
9 = кп/ к'„.
Фильтр должен максимально подавить переменные состав-
ляющие и с минимальными потерями пропустить постоянную
составляющую выпрямленного напряжения.
Схема подсоединения фильтра к выпрямителю показана на
рис. 3.4.
Заряд конденсатора с емкостью С происходит с малой по-
стоянной времени, так как емкость заряжается через открытый
диод с малым сопротивлением, причем, процесс заряда идет толь-
ко тогда, когда напряжение на входе конденсатора больше, чем
напряжение заряда емкости. Разряд емкости происходит при за-
пертом диоде через резисторы R и RH, потому постоянная вре-
мени разряда большая.
Пульсация выходного напряжения при двухполупериодном
выпрямлении намного меньше, чем при однополупериодном.
Величина емкости конденсатора, обеспечивающего пульса-
цию не более 10 %, вычисляется по формулам:
С — 50 Io / Uo—для однополупериодного выпрямителя;
216
Рис. 3.4. Схема подключения к фильтру выпрямителя стабилизатора (с),эпюра
напряжений в стабилизаторе (б) и изменение пульсации на ВАХ стабилитрона (в)
С - 25 Io / Uo—для двухполупериодного выпрямителя,
где С — в мкФ; 1о—в мА; Uo — в В.
3.3. Стабилизаторы напряжения
Стабилизатором напряжения называют устройство, способ-
ное поддерживать с требуемой точностью напряжение на на-
грузке при изменениях в заданных пределах напряжения сети и
сопротивления нагрузки. Уменьшая изменения выходного на-
пряжения, стабилизатор снижает пульсацию и уменьшает внут-
реннее сопротивление источника питания.
Стабилизаторы постоянного напряжения могут быть либо
параметрическими, либо компенсационными.
В основу параметрического стабилизатора заложен элемент,
один параметр которого на ВАХ остаётся постоянным при из-
менении другого. Этот элемент — стабилитрон. Стабилитрон и
балластное сопротивление включены последовательно. Рабочим
для этой схемы является режим, когда входное напряжение UBX
больше напряжения стабилизации UCT и когда на резисторе Rg
создаётся существенное падение напряжения, которое меняется
217
Рис. 3.5. Схема подключения к фильтру выпрямителя стабилизатора (а),эпюра на-
пряжений в стабилизаторе (б) и изменение пульсации на ВАХ стабилитрона (в)
при изменении входного напряжения стабилизатора, поддержи-
вая выходное напряжение близким к неизменному (рис. 3.5).
Балластное сопротивление обеспечивает рабочий ток стаби-
лизации. Входное напряжение на стабилизаторе — выходное на-
пряжение с фильтра, у которого пульсация напряжения от Umax
до Umin- Изменение напряжения на входе стабилизатора ведет к
изменению напряжения на выходе стабилизатора равное AUBb[x.
Отношение относительного изменения напряжения на входе
к относительному изменению напряжения на выходе является
основным параметром стабилизатора — коэффициентом стаби-
лизации:
ксч-~ Umax — Umin f AUBbtx.
Параметрические стабилизаторы применяются в основном в
качестве источников опорного напряжения.
Компенсационные стабилизаторы представляют собой сис-
тему автоматического регулирования, которая работает по прин-
ципу отклонения (рис. 3.6).
На элемент сравнения подается опорное напряжение (задан-
ное) с источника опорного напряжения (ИОН) и выходное фак-
тическое напряжение стабилизатора (UBbix)- Эта разность напря-
218
Рис. 3.6. Структурная схема компенсационного стабилизатора
жений (Uon - UBbIX) может быть либо положительной, либо отри-
цательной и, усиливаясь на усилителе, поступает на регулирую-
щее устройство, которое уменьшает это отклонение, приближая
к заданному значению UBb,„ стабилизируя его. Принципиальная
схема такого стабилизатора приведена на рис. 3.7.
Стабилизированное напряжение обеспечивается стабили-
троном. Равновесие выходной цепи описывается уравнением
UBB[>; - ' Ucr + US.
Рассмотрим работу компенсационного стабилизатора. Пусть
выходное напряжение за счет дестабилизирующих факторов из-
менилось (уменьшилось), тогда при постоянстве опорного на-
пряжения (Ucr) получим
/к 1н
Uks +
Се-, — UC[ UBb[J1.
Напряжение Ue5 увеличивает-
ся, что ведет к увеличению тока
коллектора 1к = 16., + 1СГ, а следо-
вательно, к уменьшению Ur,. Тог-
Рис. 3.7. Принципиальная схема ком-
пенсационного стабилизатора
219
да, напряжение на выходе UBb„ = UEX - Un восстанавливается,
стремясь к исходному (номинальному) значению.
Если принять U„ = 8 В, U6, = 0,1-5- 0,3 В, то величина номи-
нального значения — это напряжение стабилизации.
Транзистор включен по схеме эмиггерного повторителя, по-
этому напряжение на выходе, снимаемое с резистора Кн, повто-
ряет напряжение на входе (на базе) транзистора UEX. Малое вы-
ходное сопротивление позволяет отдавать в нагрузку значитель-
ный ток 1„ »16 и мощность. Коэффициент стабилизации такой
схемы имеет значение порядка 150 — 300.
3.4. Система электропитания ЭВМ
Система электропитания ЭВМ представляет собой комплекс
электронного и энергетического оборудования (рис. 3.8).
Основные функции системы электропитания:
• обеспечение устройств ЭВМ стабилизированным напря-
жением;
• фильтрация сетевых и коммутационных помех;
• бесперебойное питание тех устройств ЭВМ, в которых
возможна потеря информации при аварийном отключении сети;
• управление ИВП и всей системой.
Рис. 3.8. Структурная схема электропитания ЭВМ
220
Трехфазная промышленная сеть (ПС) является основным
источником электроэнергии. Если напряжение сети подвержено
резким изменениям (провалы и выбросы напряжения в десятки
и сотни вольт), то питание ЭВМ осуществляется через агрегат
гарантированного питания (АГП). АГП — электродвигатель и
генератор, сидящие на одном валу. Инерционность вращающих-
ся частей сглаживает помехи промышленной сети, и от трехфаз-
ного генератора к ЭВМ поступает напряжение, колебание кото-
рого не превышает 5 %. В случае аварийного отключения сети
для предотвращения потери информации (особенно из памяти)
ЭВМ запитывается от источника бесперебойного питания (ИБП), в
качестве которого используются аккумуляторные батареи.
Переключение с промышленной сети на ИБП и подключе-
ние ИВП к техническим средствам ЭВМ осуществляется блоком
управления системы (БУС). Контроль за работой системы элек-
тропитания и измерение ее параметров производится автомати-
ческой системой диагностики (АСД).
Методами борьбы с помехами в устройствах, имеющих силь-
ноточные цепи и электронную аппаратуру (слаботочную), явля-
ется гальваническая (оптронная) развязка, в которой источники
питания сильноточных и слаботочных устройств раздельные. Для
оптронной развязки обычно используют пару: «светодиод—фо-
тодиод», «светодиод—фототранзистор» и т.п. Передача цифро-
вой информации осуществляется через оптическое излучение, ко-
торое является электрически нейтральным, и потому входные и
выходные цепи электрически не связаны, следовательно, они
гальванически развязаны.
Контрольные вопросы
1. Какова структура источника вторичного питания? Требо-
вания к параметрам ИВП.
2. Однофазный однополупериодный выпрямитель, его посто-
янная составляющая выпрямленного напряжения.
3. Однофазный двухполупериодный выпрямитель (мостовая
схема), его выпрямленное напряжение, коэффициент пульсации,
обратное напряжение.
221
4. Как организовать фильтр низких частот? Влияние ФНЧ на
величину пульсации.
5. Стабилизатор. Какая величина пульсации выпрямленного
напряжения после фильтра обеспечивает стабильное напряже-
ние на выходе ИВП?
6. Как выбирается балластное сопротивление в стабилизато-
ре?
7. Организация стабилизатора компенсационного типа.
8. Структурная схема электропитания ЭВМ.
’t о <
ФУНКЦИОНАЛЬНЫЕ СХЕМЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ
ОСНОВНЫЕ ЭЛЕМЕНТЫ КОМПЬЮТЕРА
Цифровую технику используют для того, чтобы осуществить
операции, выполняемые аналоговой техникой.
Основные причины роста популярности цифровой техники.
• Цифровые системы, как правило, легче разрабатывать, так
как в их схемах важно не точное значение напряжения или тока,
а лишь их уровень.
• Легко осуществлять хранение информации. Запоминаю-
щие устройства способны хранить миллиарды бит информации в
сравнительно малом физическом пространстве (аналоговые уст-
ройства имеют ограниченные возможности для хранения ин-
формации).
• Большая точность. Цифровые системы могут оперировать
с любым количеством десятичных знаков путем увеличения
числа ключевых схем (в аналоговой технике точность ограниче-
на тремя или четырьмя знаками, так как значения тока и напряже-
ния зависят от номиналов компонентов схемы и подвержены флук-
туационным помехам).
• Возможность запрограммировать действие. Цифровую си-
стему достаточно просто спроектировать, ее работа может контро-
лироваться программой (аналоговую систему можно тоже про-
граммировать, но разнообразие и сложность имеющихся операций
строго ограничены).
• Цифровые схемы менее подвержены шумам. Паразит-
ные флуктуационные шумы некритичны для цифровых сис-
тем, так как точность значения напряжения для них не столь
важна.
Большое количество схемотехнических решений может
быть изготовлено на ИС. Конечно, и аналоговая техника выиг-
рала от развития интегральных технологий, но ее относительная
сложность, а также использование компонентов, которые не мо-
225
гут быть эффективно интегрированы (например, высокоемкие
конденсаторы, прецизионные резисторы, катушки индуктивно-
сти, трансформаторы) помешали аналоговым системам добить-
ся такой же высокой степени интеграции.
Но большинство физических величин — аналоговые по сво-
ей природе. Чтобы воспользоваться преимуществом цифровой
техники при работе с аналоговыми входными и выходными сиг-
налами надо сделать три основных шага:
1) перевести реальный аналоговый сигнал в цифровую форму,
что осуществляется аналого-цифровыми преобразователями (АЦП);
2) обработать цифровой сигнал, что выполняет вычисли-
тельная техника;
3) перевести цифровые выходные сигналы обратно в реаль-
ную аналоговую форму, что делает цифро-аналоговый преобра-
зователь (ЦАП).
Потребность преобразований можно рассматривать как не-
достаток из-за более сложной и дорогой аппаратуры, кроме того
затрачивается дополнительное время на обработку информации.
Но эти недостатки чаще всего компенсируются многочислен-
ными преимуществами цифровой техники.
Основные элементы компьютера приведены на рис. 1.1.
Центрвльный процессор
Рис. 1.1. Функциональная схема компьютера
226
Сигналы управления изображены пунктирными линиями, а сиг-
налы данных и информации—сплошными линиями (см. рис. 1.1).
Устройство ввода. Информация в устройство ввода обычно
поступает с клавиатуры или с диска. В компьютерную систему и
память подается полный набор команд и данные для их хране-
ния. Перед устройством ввода при передаче аналоговой инфор-
мации включают АЦП для представления аналоговой величины
в цифровой двоичный код.
Память. Запоминающее устройство хранит команды и дан-
ные от устройства ввода, результаты арифметических операций
от арифметико-логического устройства, снабжает информацией
устройство вывода.
Устройство управления извлекает команды из памяти по
одному за такт и расшифровывает их, а затем отсылает соответ-
ствующие сигналы во все другие устройства для выполнения
конкретной команды.
Арифметико-логическое устройство (ALU) выполняет ариф-
метические и логические операции, а результаты отсылает в за-
поминающее устройство для хранения либо в универсальный
регистр — аккумулятор.
Устройство вывода извлекает данные из памяти и распеча-
тывает, отображает или каким-либо другим способом представ-
ляет информацию оператору, либо через ЦАП выдает информа-
цию в аналоговом виде.
СИСТЕМЫ СЧИСЛЕНИЯ И КОДИРОВАНИЕ
Вся информация, поступающая на ЭВМ, может быть пред-
ставлена либо десятичным кодом, либо произвольным текстом.
Но, попадая в ЭВМ, эта информация должна быть закодирована
в двоичной системе счисления.
Кодирование информации — представление ее в форме, удоб-
ной для хранения и переработки в ЭВМ. Такой формой во всех
вычислительных машинах является двоичная. Все данные и ко-
манды, используемые в ЭВМ, представляются двоичным кодом.
Двоичный код, как любой арифметический код, позицион-
ный и строится по следующей схеме:
227
N = a,,..! m‘1 + ar_2m"~2 +....+ a2m2+a1m'+aom°,
rflc N — целое число; а,— алфавит кода; m,—основание кода.
Для двоичного кода а,= 0 и 1; т,= 2. Веса позиций опреде-
ляются как ш' = 2'. Любое число N, закодированное в бинарном
коде, определяется разрядностью кода. Например, если учиты-
вать веса последних четырех разрядов, то количество чисел, ко-
торые можно представить в бинарном коде с этой разрядностью
N =23= 16 или это код с весами позиций 8-4-2-1. Тогда число
11(10) можно записать: 1-23 + 0-22 + 1-2* + 1-2° = 8 + 0 + 2 +
+ 1 = 11, а сама кодовая комбинация будет иметь вид: 1011 (2),
если оставить только буквы алфавита.
Число, представленное в двоичном коде, является самым длин-
ным в изображении. Но создано очень много элементов, способ-
ных находиться в двух устойчивых состояниях: реле, транзистор
в ключевых режимах, триггер и т.д. Поэтому технические сред-
ства для представления информации в двоичном коде очень об-
ширны.
Имея представление числа в двоичном коде, можно организо-
вать вид этого числа в четверичном, восьмеричном и шестнадцате-
ричном кодах. Покажем на примере, как десятичное число 87(10)
записать в двоичном, а потом во всех других системах счисления.
Самый большой вес позиции наиболее приближенный к числу, но
меньше числа—64(26), то есть разрядность кода будет равна 7 с ве-
сами позиций: 64-32-16-8-4-2-1, теперь на каждую позицию ставим
буквы алфавита, так и такие, чтобы в сумме получить искомое число:
1-64 + 0-32 + 1-16 + 0-8 + 1-4 + 1-2 + 1-1 = 87(10)
или двоичный код 1010111 (2).
Итак, теперь комбинацию бинарного кода 1010111 предста-
вим в четверичном коде, у которого алфавит а(= 0, 1, 2, 3; осно-
вание ш, = 4 (табл. 1).
Таблица I
aj в двоичном коде
0 1 2 3 00 01 10 11
228
Самая старшая буква алфавита 3, которая в бинарном пред-
ставлении изображается двухразрядным кодом, поэтому разде-
ляем всю кодовую комбинацию двоичного кода, начиная с млад-
шего разряда, по двум разрядам:
01 01 01 11(2) = 1113(4) = 1-43 + 1-42 + 1-41 +3-4° = 64 + 16 + 4 +
+ 3 = 87(10).
В восьмеричном коде буквы алфавита: as = 0,1, 2, 3,4,5,6,7, а
основание Ш; =8, самая старшая буква алфавита 7(10) изображается
в бинарном коде тремя разрядами (табл. 2), и потому кодовую ком-
бинацию 1010111 разбивает по три разряда, начиная с младшего:
001 010 111 = 127 (8) = 1-82 + 2-81 + 7-8°= 64 + 16 + 7 = 87(10).
Таблица 2
ai а, в двоичном коде
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111
В шестнадцатеричном коде буквы алфавита а, = 0 — 9, А, В,
С, D, Е, F, самая старшая буква F соответствует числу 15, кото-
рое можно представить четырехразрядным кодом (табл. 3).
Таблица 3
al • а; В двоичном коде
0 1 2 3 4 5 6 7 8 9 А В С D Е F 0000 0001 0010 ООП 0100 0101 оно 0111 1000 1001 1010 1011 1100 1101 1110 1111
229
Двоичное число 1010111 разбиваем по четыре разряда, начиная
с младших позиций, что представляется как шестнадцатеричный
разряд: 101 0111 (2) = 57(16) = 516* + 7-16°=80 + 7 = 87 (10).
Оператор всю информацию посылает или получает в деся-
тичном коде, ЭВМ работает в двоичном коде, поэтому для связи
оператора с компьютером широко используются двоично-
десятичные коды (ДЦК). Алфавит этого кода от 0 до 9, а осно-
вание равно 10. Поскольку старшая буква алфавита 9, то ее в
бинарном коде можно изобразить в виде четырехразрядного ко-
да с весами 8-4-2-1, усеченным после цифры 9, и каждый разряд
десятичного кода изображается этим кодом.
Например, изобразить число 87(10) в ДДК типа 8-4-2-1:
1000 0111 или 8-Ю1+ 7-10° = 87(10).
Так как четырехразрядный двоичный код дает 16 кодо-
вых комбинаций, то 6 кодовых комбинаций в представлении
ДДК оказываются избыточными, что позволяет организовать
тысячи различных по своей структуре двоично-десятичных
кодов.
Основные требования к организации разновидностей ДДК
следующие:
• вес младшего (нулевого) разряда кода должен быть всегда
равен 1: m° = 1;
• вес первого разряда может быть равен 1 или 2: ш'= 1 (2);
• сумма весов двух следующих разрядов т2 и т’ должна
быть: т2+т3 < 7 при т'=1; т2+т3 < 6 при т'=2.
Наиболее распространенными ДДК являются код Айкеиа,
код с избытком 3, код Грея и 8-4-2-1 (табл. 4).
Код Грея формируется таким образом, чтобы предыдущая
комбинация отличалась от последующей в одном разряде, либо
по алгоритму: если в предыдущем разряде бинарного кода 0, то
в следующем разряде кода Грея разряд бинарного кода повторя-
ется; если в предыдущем разряде бинарного кода 1, то в сле-
дующем разряде кода Грея разряд бинарного кода инвертиру-
ется.
230
Таблица 4
Десятичные числа Двоично-десятичные коды
8-4-2-1 (усеченный) Грея с избытком 3 Айкена (2-4-2-I)
0 0000 0000 ООН 0000
1 0001 0001 0100 0001
2 0010 ООН 0101 0010
3 ООП 0010 оно ООН
4 0100 оно 0111 0100
5 0101 0111 1000 1011
6 оно 0101 1001 иоо
7 0111 0100 1010 1101
8 1000 1100 1011 1110
9 1001 1101 1100 1111
Код Айкена, его часто называют код с отражением, форми-
руется следующим образом: от 0 до 4 включительно код Айкена
повторяет код 8-4-2-1, а с 5 до 9 комбинации являются инверси-
ей комбинаций с 4 до 0, то есть при формировании кодовой
комбинации, начиная с 5(10) учитывается вес старшего разряда
(2), как в обычном позиционном коде.
Для арифметических операций потребуются знания таких
кодов, как обратный и дополнительный. Обратный код это ин-
версия прямого кода: если прямой код а,, то обратный — а,;
дополнительный код это обратный код дополненный 1, то есть
(а, + 1).
Например, прямой код 5—> 0101, обратный код—> 1010, до-
полнительный код —> 1011.
Тема 1----------------------
ЦИФРОВЫЕ УСТРОЙСТВА НА ОСНОВЕ
ТРИГГЕРОВ (КОМБИНАЦИОННЫЕ
ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ С ПАМЯТЬЮ)
1.1. Счетчики электрических импульсов
Счетчиком называют последовательностную схему, пред-
назначенную для выполнения микроопераций счета и хранения
слов. Под действием входных импульсов счетчик переходит из
одного состояния в другое, фиксируя тем самым число посту-
пивших на его вход импульсов в том или ином коде.
Счетчики — наиболее распространенное цифровое устрой-
ство, используемое, например, для подсчета шагов программы,
циклов сложения и вычитания при выполнении арифметиче-
ских операций, для преобразования кодов, в аналого-цифровых
и цифро-аналоговых преобразователях, в организации сверхопе-
ративной памяти и в других цифровых устройствах.
Счетчики могут быть построены на основе счетных триг-
геров со специальными межразрядными связями и иа основе
сдвигающих регистров (кольцевые счетчики).
Основные параметры счетчика:
• емкость Кеч — характеризует максимальное число сигна-
лов, которое может быть им сосчитано;
• максимальная частота поступления счетных импуль-
сов/;
• время перехода из одного состояния в-другое tCT.
Классификационные признаки счетчиков.
1. По порядку счета:
• с естественным порядком счета, когда значение кода каж-
дого последующего состояния счетчика отличается на 1 от кода
предыдущего состояния;
232
• с произвольным порядком счета, когда значения кодов
соседних состояний счетчика могут отличаться более чем на 1.
2. По коэффициенту счета Ксч (число разрешенных состоя-
ний):
• двоичные, где Кст = 2П (п — число триггеров в счетчике);
• недвоичные, где КсЧ -2П.
3. По способу переключения триггеров:
• асинхронные;
• синхронные.
Счетчики с естественным порядком счета могут быть про-
стые (суммирующий и вычитающие) и реверсивные, которые в
зависимости от управляющих сигналов могут работать либо на
суммирование, либо на вычитание.
В асинхронных счетчиках переход каждого триггера в
новое состояние происходит сразу же при изменении сигна-
лов иа их управляющих входах, в синхронных счетчиках пе-
реход возможен только при наличии соответствующих сигна-
лов на управляющих входах в момент прихода тактирующего
сигнала.
Способ организации цепей переноса (заема) между разряда-
ми (триггерами) влияет на быстродействие счетчика: чем выше
быстродействие, тем сложнее связи между триггерами. Самые
простые соединения между триггерами — последовательные
(Tj = Qi — 1), когда выход предыдущего триггера соединяется со
входом последующего. При аппаратной простоте реализации
счетчика он самый медленнодействующий.
1.1.1. Асинхронный счетчнк на суммирование
Схема трехразрядного асинхронного счетчика на суммиро-
вание с Ксч = 8 с естественным порядком счета и с последова-
тельным переносом между D-триггерами в счетном режиме
приведена на рис. 1.2.
Время переключения tCT счетчика определяется как = (п -
— 1) где 1зД — время задержки сигнала между подачей вход-
ного сигнала на триггер и появлением сигнала с его выхода (время
переходного процесса в триггере); п—число триггеров в счетчике.
233
Рис. 1.2. Схема асинхронного счетчика на сложение с Ксч = 8 на триггерах D-
типа в счетном режиме (й), временная диаграмма работы счетчика (б) и вре-
менные задержки при переключении триггеров счётчика при установлении
его устойчивого состояния (в)
Так как D-триггеры срабатывают по переднему фронту ТИ,
а связь между триггерами , то изображая выход триггера
Q,, показываем, что последующий триггер также срабатывает
по переднему фронту сигнала, но так как состояние счетчика
определяется основными выходами Q1Q2Q4.TO все последую-
щие триггера , кроме первого, срабатывают по заднему фронту
импульса (см. рис. 1.2, б). На рис. 1.2, е показана временная за-
держка при переключении триггеров, чтобы привести счетчик в
устойчивое состояние.
234
1.1.2. Асинхронный счетчик на вычитание
Асинхронный счетчик на вычитание с модулем счета рав-
ным 8 состоит из трех триггеров D-типа в счетном режиме с по-
следовательным переносом. Вычитать из счетчика нельзя, если
предварительно не записать в него уменьшаемое, либо если
счетчик в нулевом состоянии, то при подаче первого импульса в
него записывается максимальное число. Схема этого счетчика и
временная диаграмма его работы показана на рис. 1.3.
Счетчик находится в любом, неизвестном нам, состоянии X,
поэтому по входу R подается импульс 0 и счетчик обнуляется.
Первый тактовый импульс по фронту записывает максимальное
для этого счетчика число равное 7 (111), а затем каждый счет-
ный импульс уменьшает содержание счетчика на 1.
На рис. 1.3, б показаны выходы счетчика после 4 счетных
Рис. 1.3. Схема счетчика иа вычитание на D-тиггерах в счетном режиме с мо-
дулем счета равным 8 с последовательным переносом (а), временная диа-
грамма его работы (б)
235
1.1.3. Счетчики в составе серий ИС
Счетчики выпускаются в составе серий ИС, как правило, в
корпусах с 14 и 16 выводами (по 4 триггера в корпусе). Ограни-
ченное число выводов корпуса не позволяет иметь полный на-
бор желаемых управляющих воздействий, отсюда большое раз-
нообразие типов и модификаций выпускаемых счетчиков с реа-
лизацией различных комбинаций воздействий.
В промышленности выпускаются счетчики с коэффициен-
том пересчета Кс.< = 16; 12 и 10. В некоторых сериях счетчик
разбивается на две части: один счетчик с = 2 с входом С1 и
выходом Q1, второй счетчик сКи = 8;6 или 5 также с автоном-
ном входом С2 и выходами: Q2Q4Q8. Поэтому одну ИС можно
использовать как счетчик с Ксч = 12 и 6; 16 и 8; 10 и 5 (К155
ИЕ2, К155 ИЕ4, К155 ИЕ5).
На рис. 1.4 показана интегральная схема двоично-десятич-
ного счетчика, который состоит из счетчика с Ксч =2: С1 — вход
и Q1 — выход; и счетчика с Кст = 5: вход — С2 и выходы -— Q2
Q4Q8.
При соединении QI с С2 получаем двоично-десятичный счет-
чик: вход — С1, выходы — Q8Q4Q2Q1, счетчик считает 10 им-
пульсов и сбрасывается в нуль.
R1&R2 — сброс в 0, S1&S2 — установка счетчика в 9. Ус-
тановка счетчика в 9 блокирует установку в нуль.
На входах С1 и С2 штрих с наклоном в 45° говорит о том,
что триггер срабатывает по заднему фронту счетного импульса
Построим таблицу истинности работы
счетчика 155ИЕ2 (табл. 5).
Рис.1.4. Интегральная схема асинхронного двоич-
но-десятичного счетчика 155ИЕ2
236
Таблица 5
С1 R1 R2 S1 S2 8 4 2 1
X X X 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 1
нннн X 0 0 X 0 X X 0 X 0 X 0 0 X 0 X Счет Счет Счет Счет
1.1.4. Реверсивный счетчик
Реверсивный счетчик производит операции сложения или
вычитания только с разрешения управляющего сигнала. При ра-
боте со счетчиком на вычитание предварительно в него записы-
вается уменьшаемое, которое всегда больше вычитаемого.
. Характеристическое уравнение для реверсивного счетчика:
Tj = Qi Усл + Qs УВыч.
где Усл — управляющий сигнал — разрешение на сложение;
Увыч—управляющий сигнал—разрешение на вычитание.
Усл Увыч = 0.
Счетчик имеет выводы состояний триггеров Qi (1-2-4-8) и вхо-
ды Dj (1-2-4-8) для параллельной загрузки начального состояния.
Большинство счетчиков имеют вход га-
шения R. Сигналы загрузки и гашения
обычно делают приоритетными входами:
WR—разрешение записи и R — обнуле-
ние—асинхронные входы.
На рис. 1.5 показана интегральная
схема реверсивного счетчика с модулем
счета равным 16 и с предварительной
установкой начального состояния.
Рис. 1.5. Изображение ИС реверсивного счетчи-
ка 155ИЕ7
237
Рис. Г.6. Временная диаграмма выполнения операций ИС ИЕ7
На входы +1 и —1 подаются счетные импульсы для выпол-
нения операции сложения и вычитания, D8D4D2D1 — входы
для предварительной установки начального состояния счетчика,
238
WR — разрешение для параллельной загрузки по входам D8
D4D2D1, R — установка счетчика в нулевое состояние Q8Q4
Q2Q1 —выходы СТ2 .
Триггеры счетчика могут срабатывать как по фронту, так и
по срезу импульса, поэтому входы и выходы счетчика могут
быть с активно высокими и с активно низкими уровнями.
Выходы CR — сапу, когда иа выходах счетчика на сумми-
рование появляется комбинация 1111, и BR-—brack, когда на
выходах счетчика на вычитание появляется сигнал 0000, фор-
мируют сигналы высокого и низкого уровней при переполнении
счетчика и используются для наращивания разрядности счетчика.
Пример. На ИС реверсивного счетчика выполнить следую-
щие операции:
• обнулить счетчик;
• предварительно записать в счетчик число 5 (10);
• сложить с содержимым счетчика еще 5 (10) импульсов;
• вычесть 6(10) импульсов;
• прочитать содержимое счетчика.
На рис. 1.6 показана временная диаграмма работы ИС ИЕ7 в
режимах, заданных в примере.
1.2. Счетчики с произвольным коэффициентом пересчета
В различных областях применения требуются счетчики с
коэффициентом пересчета не только кратным целой степени 2,
но и другими Ксч =10, 12,24,7,60 и т.п.
В общем случае, требуется построить счетчик с любым ко-
эффициентом пересчета.
Для формирования счетчиков-делителей с любым коэффи-
циентом пересчета используют три основных способа.
Первый способ — двоичный счетчик разрядности п такой,
чтобы 2” было больше Кст, дополняется вентилем И, который
по состоянию выходов Qj, обнаруживает код конца счета (Ксч -
1), после чего через вход обнуления (R) счетчик сбрасывается
в нуль. Этот сигнал одновременно является сигналом перено-
са CR.
239
Рис. 1.7. Формирование делителя на базе ИС СТ2
На рис. 1.7 показан способ организации делителя с Ксч = 60
на ИС типа ИЕ] 9. В корпусе этой ИС имеется два четырехраз-
рядных счетчика, и чтобы организовать такой коэффициент сче-
та производится наращивание счетчика до коэффициента счета
256. Тогда при появлении на выходе счетчика комбинации дво-
ичного кода 00111100, вентиль формирует сигнал обнуления и
переноса или выходной сигнал делителя на 60 (10).
Достоинство этого способа — естественная двоичная после-
довательность кодов от 0 до (КсЧ - 1) и использование входа R.
Второй способ предусматривает предварительную загрузку
счетчика модулем счета КсЧ в дополнительном коде ( рис. 1.8.)
Например, организовать делитель сЦ, = 10. В счетчик загру-
жается число 10 (10) в допол-
нительном коде 0110(2): 1010
— прямой код; 0101 — об-
ратный код; ОНО — допол-
нительный код. На вход
подается 10 электрических
импульсов: ОНО + 1010 =
=10 • 10 000. На выходе CR счет-
Рис. 1.8. Организация делителя на
базе ИС СТ2 с введением модуля
счета в дополнительном коде
240
чика появляется сигнал переноса, выходной сигнал делителя или
сигнал ввода в счетчик модуля счета Кот в виде параллельного
дополнительного кода.
Достоинство организации таких делителей —• использова-
ние штатного тракта переноса и имеющихся во многих СТ2
входов параллельной загрузки, а также легкая смена коэффици-
ента пересчета, для чего входы D, СТ2 нужно подключить к ре-
гистру начального состояния.
Недостаток — неестественная последовательность полу-
чаемых кодов, требующая в случае их использования переко-
дировки. Поэтому этот способ используется, когда показания
счетчика не важны, а используется лишь сигнал переноса.
Это типично для задачи деления частоты входных сигналов
на число Ксч.
Третий способ — организация делителей с исключением
«гонок» импульсов и с оптимальной структурой. При проекти-
ровании таких синхронных делителей-счетчиков используют
табличный метод синтеза счетчика, если число триггеров в нем
не больше 5 — 6. При большем числе триггеров предпочтитель-
нее использовать ЭВМ, так как процедура синтеза по данному
методу легко автоматизируется.
Счетчики-делители имеют лишь счетный вход и выход пе-
реноса без выводов состояния триггеров.
Счетчики-делители с фиксированным коэффициентом счета
со стабильными кварцевыми генераторами импульсов исполь-
зуют в датчиках времени, часах, календарях, в электромузы-
кальных инструментах, генераторах тонов музыкальной шкалы
и т.п.
Делители с изменяемым коэффициентом счета используют-
ся при цифровом управлении частотой тиристорных преобразо-
вателей, скоростью шаговых двигателей.
В микропроцессорах делители уменьшают частоту кварце-
вых генераторов для создания синхронизирующих и синфазных
сигналов разной частоты.
Делители частоты с управлением цифровым кодом органи-
зуют программируемые таймеры и программируемые счетчики.
241
Такие счетчики-делители являются синхронными и органи-
зуются с помощью введения обратных связей, строятся на син-
хронных D и JK-триггерах.
Контрольные вопросы
1. Что такое счетчик? Построить на D-триггерах в счетном
режиме асинхронный СТ2 на сложение с коэффициентом счета
равным 8 с естественным порядком счета с непосредственными
связями. Временные диаграммы.
2. Что такое счетчик? Организовать делитель с любым ко-
эффициентом деления на ИС счетчика на сложение с естествен-
ным порядком счета, используя ввод в СТ2 коэффициента счета
в дополнительном коде. Временные диаграммы.
3. Организовать делитель с любым коэффициентом деления
на ИС счетчика на сложение с естественным порядком счета,
используя вентиль для ограничения счета на кодовой комбина-
ции, соответствующей коэффициенту счета. Временные диа-
граммы.
4. Построить на D-триггерах в счетном режиме СТ2 на вы-
читание с коэффициентом счета равным 8 с естественным по-
рядком счета с непосредственными связями. Временные диа-
граммы.
5. Построить на Ж-триггерах в счетном режиме асинхрон-
ный СТ2 на сложение с коэффициентом счета равным 8 с есте-
ственным порядком счета с непосредственными связями. Вре-
менные диаграммы.
6. Дана ИС реверсивного счетчика
С +1 -1 СТ2 Q0
DO Q1
D1 Q2
D2 Q3
D3
Е >15
R <0
242
Построить временные диаграммы для ИС реверсивного счет-
чика, выполнив следующие действия:
предварительно обнулить;
сделать предустановку числа;
сложить с числом;
вычесть число.
1.3. Регистры
Регистры — самые распространенные узлы в вычисли-
тельном устройстве, обозначаются RG (от английского Re-
Gistor).
В микропроцессорной БИС используются следующие ре-
гистры для хранения и преобразования информации:
• РОНы (регистры общего назначения), как адресная сверх-
оперативная память;
• регистр команд для хранения кода операции из програм-
мы, записанной в оперативной памяти, для дальнейшего ввода в
схему управления, где организуется микропрограмма для вы-
полнения кода операции;
• буферные регистры для хранения операндов, с которыми
работает арифметико-логическое устройство (ALU);
• флажковый регистр, куда заносится информация, по ко-
торой реализуются условные переходы программы;
• аккумулятор (специализированный регистр) для хранения
и различных преобразований результатов арифметических и ло-
гических операций над операндами;
• регистр адреса, в которой заносится адрес программы поль-
зователя для обращения к оперативной памяти;
• регистры для организации ускоренного умножения дво-
ичных чисел и т.п.
На регистрах с помощью вспомогательных логических эле-
ментов можно осуществлять следующие преобразования:
• ввод в регистр машинного слова, хранение и вывод его из
регистра;
243
• преобразование последовательного кода в параллельный
и наоборот;
• сдвиг двоичного числа вправо или влево на определенное
число разрядов;
• выполнение поразрядно логических операций над храни-
мым машинным словом и вновь вводимым.
Все регистры можно подразделить на три вида:
1) параллельные регистры памяти, в которые информация
вводится и выводится параллельным кодом;
2) последовательные регистры сдвига осуществляют после-
довательный, поразрядный сдвиг кодовой комбинации в сторону
старшего или младшего разрядов с помощью тактирующих им-
пульсов;
3) параллельно-последовательные (универсальные) регист-
ры способны вводить параллельный код, а выводить в виде по-
следовательного, либо вводить последовательный код, а выво-
дить параллельный. В универсальных регистрах можно вводить
машинное слово и параллельно и последовательно, а выводить
также и параллельно и последовательно.
Регистры строятся на D-триггерах, а также JK, если их пере-
вести в режим D-триггера. Связь между триггерами в регист-
рах сдвига определяет их быстродействие, самый простей-
ший способ связи — последовательный, но с низким быстро-
действием.
Регистры могут выполнять также дополнительные функции:
• распределителя ( распределять импульсы по независимым
выходам);
• счетчика, модуль счета которого определяется количест-
вом триггеров в регистре;
• производить умножение или деление двоичного числа на
2‘, где i — число сдвигов (умножение — сдвиг числа влево, де-
ление —- сдвиг числа вправо).
244
1.3.1. Параллельный регистр
Построим параллельный регистр на п = 4 триггерах D-типа,
поскольку все ИС типа СИС формируются для четырехразряд-
ного кода из-за кратности машинного слова 4. Это позволяет
достаточно просто наращивать СИСы для формирования ма-
шинного слова любой разрядности (рис. 1.9).
В параллельном регистре D-триггера не обмениваются дан-
ными, общая связь триггеров осуществляется по входам: шине
синхронизирующих импульсов С, шине обнуления (сброса —
R) или установки, либо шине разрешения входа или выхода.
Рис. 1.9. Схема четырехразрядного параллельного регистра (а) и временная
диаграмма его работы (б)
245
Перед началом работы регистра, триггеры которого могут
быть в любом состоянии, они должны быть предварительно об-
нулены. На каждый вход этого регистра подается определенная
последовательность входных сигналов:
по входу аО — > 1010,
по входу al —>0110,
по входу а2 — >1100,
по входу аЗ — >0011.
Каждым тактовым импульсом в регистр записывается па-
раллельная кодовая комбинация:
от первого ТИ выходы RG Q0Q1Q2Q3 — > 1010,
от второго ТИ Q0Q1Q2Q3 — >0110,
от третьего ТИ Q0Q1Q2Q3 — >1101,
от четвертого ТИ Q0Q1Q2Q3 — > 0001.
Изображение такого регистра по ЕСКД и использование его в
составе цифрового устройства показано на рис. 1.10.
Аббревиатура регистра по функциональному назначению—-ТР.
Рис. 1.10. Изображения СИС параллельного регистра по ЕСКД (а) н регистра
при соединении его, например, к шине данных (б)
1.3.2. Регистр сдвига (последовательный регистр)
Принцип работы последовательного регистра: при подаче на
вход ввода регистра последовательного кода каждый тактовый
сигнал сдвигает разряд из одного триггера в другой в сторону
младшего разряда (влево и тогда этот вход обозначается DL)
либо в сторону старшего разряда (вправо—обозначается DR).
246
В последовательном регистре, в отличие от параллельного,
существует связь между триггерами: для регистра со сдвигом
вправо связь входа триггера с выходом предыдущего триггера
описывается уравнением Dj = Q, _ t; для регистра со сдвигом
влево связь входа триггера с выходом последующего записы-
вается уравнением D, = Q, + ь в реверсивном регистре связь ме-
жду триггерами записывается уравнением Di = Евп Qi - i +
+ Евл Qi + ь где Евп — разрешение для сдвига вправо; Евл — раз-
решение для сдвига влево, одновременно два разрешения суще-
ствовать не могут, то есть EBn &ЕВЛ = 0.
Построим регистр сдвига вправо на четырех синхронных
Ж-триггерах и введем последовательную кодовую комбинацию
1011 (рис. 1.11).
Предварительно JK-триггер превращают в D-триггер (если
на вход J подается прямой входной сигнал, то на вход К — ин-
версный). Если первый триггер требует дополнительной логиче-
ской схемы инвертора, то последующие триггеры по входу J по-
лучают сигнал с прямого выхода предыдущего триггера, а по
входу К — с инверсного выхода.
На временной диаграмме (см. рис. 1.11, б) сигнал по входу
обнуления R устанавливает начальное состояние регистра —
нулевое, первые четыре тактовых импульса вводят последова-
тельный код 1011 по входу Хвх, который записывается в регистр
в виде параллельного кода Q0Q1Q2Q3; следующие четыре ТИ
выводят параллельный код регистра с выхода Q3 в виде после-
довательного кода, очищая регистр. На этой временной диа-
грамме не показан режим хранения информации после введения
кодовой комбинации в регистр. Ввод двоичного числа в регистр
может осуществляться, начиная с младшего или старшего разряда.
На рис. 1.12 показаны ИС регистров сдвига, изображенных
по ЕСКД.
На рис. 1.12, а изображен регистр сдвига, где D — вход для
ввода последовательного кода; С — вход для ввода тактовых
импульсов; ЕС — разрешение для работы регистра по ТИ; R —
сброс регистра в нулевое состояние; Qi — параллельные выходы
регистра.
247
Рис. 1.11. Схема регистра сдвига (а) и временная диаграмма его работы (б)
На рис. 1.12, б показана ИС регистра сдвига с возможно-
стью предварительной записи параллельной кодовой комбина-
ции D0D1D2D3 с разрешения входа EWR.
Приведем интегральную схему универсального регистра
и выполним на ией определенную последовательность опера-
ций, чтобы познакомиться с возможностями этого регистра
(рис. 1.13).
Маркировка данной ИС КР1533ИР7 транзисторно-транзи-
сторной логики с диодами Шоттки (ИР — функциональное на-
значение ИС, 1533 — номер серии ИС).
248
С ЕС D R rgqo Q1 Q2 Q3
Рис. 1.12. ИС регистра сдвига с последовательным вводом данных (а) н с по-
следовательным и параллельным вводом данных (б)
Итак, кроме уже известных входов регистра в этой ИС поя-
вились новые входы S1SO, определяющие режимы работы реги-
стра. В табл. 6 приведены режимы работы регистра в зависимо-
Рис. 1.13. Интегральная схема КР1533ИР7
Таблица 6
S1SO Режим работы универсального регистра
00 Хранения информации
01 Сдвиг информации вправо
10 Сдвиг информации влево
11 Ввод параллельной кодовой комбинации
249
Пример. На ИС реверсивного регистра выполнить следующие
операции (рис. 1.14):
• предварительно обнулить регистр;
• последовательно ввести для сдвига вправо кодовую ком-
бинацию 1101;
• сохранить эту информацию за период двух тактовых им-
пульсов;
• вывести хранимое в памяти регистра кодовое слово 1101 с
выхода Q0;
• ввести параллельную кодовую комбинацию 1001;
• вывести кодовую комбинацию 1001 с выхода Q3.
1.3.3. Способ наращиваемости регистров
Если необходимо работать на регистре (например, реверсив-
ном) с данными в 1 байт, то можно воспользоваться двумя микро-
схемами регистров типа ИР7, нарастив их так как показано на рис.
1.15, а), в результате имеем микросхему КР1533ИР13 (рис. 1.15, б).
Рис. 1.15. Метод наращиваемости регистров (а), ИС реверсивного регистра
КР1533ИР13 (б)
251
1.3.4. Функциональные узлы на базе регистров
На регистре можно построить новые функциональные узлы,
например, распределитель или счетчик с модулем счета 4.
Распределитель — функциональное устройство, распреде-
ляющее импульсы по независимым выходам.
Построим кольцевой распределитель на 4 выхода на че-
тырех триггерах. Запускающий импульс через логическую
схему ИЛИ подает 1 на вход D первого триггера и тактовым
импульсом записывает в память этого триггера 1 бит инфор-
мации, а затем тактовые импульсы будут сдвигать его из од-
ного триггера в другой. Как только на выходе последнего
триггера появится 1, следующим ТИ она снова запишется в
первый триггер за счет обратной связи, организованной так,
как показано на рис. 1.16.
Эту схему рапределителя можно принять за счетчик, кото-
рый подсчитывает входные тактовые импульсы в четверично-
двоичном коде: каждый четвертый импульс, снимаемый с выхо-
Рис. 1.16. Схема кольцевого распределителя на ИС регистра (а) и временная
диаграмма его работы (б)
252
да Q3, является сигналом о том, что счетчик сосчитал четыре
импульса.
Сдвиговые регистры широко используются в системах кон-
троля цифровой аппаратуры, например, больших интегральных
схем. Так как корпус БИС ограничен по внешним выводам, то
все контрольные точки, по которым тестируется БИС, вывести
невозможно. Поэтому в последовательный регистр, выход кото-
рого выводится на контакт корпуса, заносится информация с
контрольных точек и по сигналу выводится в виде последова-
тельного кода.
Сдвиговые регистры с большим числом триггеров исполь-
зуют для построения памяти.
Если выход регистра замыкается на его вход, то однажды
записанная информация будет в этом кольце циркулировать
бесконечно долго.
Контрольные вопросы
1. Какая связь между триггерами существует в параллель-
ном и последовательном регистрах? (показать на триггерах D и
JK типа).
2. Нарисовать схему 4-х разрядного последовательного ре-
гистра на D-триггерах и ввести последовательно число 9 (10).
Временная диаграмма.
3. Нарисовать схему 4-х разрядного параллельного регистра
на JK-триггерах и записать число 13 (10). Временная диаграмма.
4. Нарисовать схему 4-х разрядного последовательного ре-
гистра на D-триггерах и превратить его в распределитель. Вре-
менная диаграмма.
5. Нарисовать схему 4-х разрядного последовательного ре-
гистра на D-триггерах и превратить его в счетчик с основанием
ш = 4. Временная диаграмма.
6. Нарисовать схему 4-х разрядного последовательного ре-
гистра на JK-триггерах и превратить его в распределитель. Вре-
менная диаграмма.
7. Из ИС универсального регистра построить регистр на
байтовое слово.
253
построить различные режимы ввода и вывода информации и
временную диаграмму.
Тема 2-----------------
КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ
СХЕМЫ БЕЗ ПАМЯТИ
2.1. Дешифратор/демульткплексор (DC/DMX)
Дешифратор (DC) — цифровое устройство, преобразующее
двоичный код на входе в унитарный код на выходе или входной
код в номер выходного сигнала. Дешифратор является адрес-
ным устройством, так как по адресу в бинарном коде на входе,
на выходе, номер которого определяется этим адресом, появля-
ется управляющий сигнал 1, а на всех других — 0 (такой де-
шифратор называется прямым) либо 0, а на остальных — 1
(такой дешифратор называется инверсным).
В дешифраторе n-разрядный код на входе создает N выхо-
дов, связь входов и выходов определяется формулой N < 2П: при
N = 2n DC — полный, при N < 2n DC — неполный. Интегральная
схема дешифратора кроме адресных входов информационных
имеет управляющий вход, разрешающий работу дешифратора,
что позволяет придать DC новое функциональное назначение,
превратив его в демультиплексор.
Итак, DC выполняет следующие функции:
• дешифрирование входных кодов, а сигнал на входе Е вы-
полняет роль стробирующего, управляющего;
• выбор (селекция) входных кодов;
• перекоммутация одного входного сигнала на несколько
выходов в качестве DMX, который позволяет разделить вход-
ные сигналы, приходящие в разные моменты времени, на одну
выходную линию (мультиплексирование сигналов).
255
В соответствии с алгоритмом работы DC составим табли-
цу истинности для дешифратора полного, прямого с двухраз-
рядным бинарным кодом на входе и с разрешением Е, типа
DC 2:4 (табл. 7).
Таблица 7
Входы Выходы
А1 АО Е F0 F1 1'2 F3
0 0 1 1 0 0 0
0 1 1 0 1 0 0
1 0 1 0 0 1 0
1 1 1 0 0 0 1
Характеристические уравнения дешифратора по дайной таб-
лице истинности:
FO=A1AO Е; Fl = А1 АО Е; F2 = А1 АО E;F3 = A1AOE.
Каждый выход дешифратора выполняет конъюнкцию по ис-
тинным значениям входов с разрешения.
Схема дешифратора для двух входов и четырех выходов
(DC типа 2:4) показана на рис. 2.1, а, а временная диаграмма его
работы на рис. 2.1, б.
Промышленностью дешифраторы выпускаются типа 2:4,
3:8, 4:16. Ограничения по входным сигналам накладываются
количеством выводов стандартного корпуса ИС: 4 — входа, 16
— выходов, 2 — разрешение, 2 — питание ( стандартное коли-
чество выводов—24).
Сигнал разрешения по входу Е для дешифратора имеет сле-
дующее значение: при Е = 1 DC выполняет свои функции; при
Е = 0 на всех выходах DC имеем логический 0 или 1 в зависимо-
сти от того, является ли DC прямым или инверсным, независимо
от поступающего на входы DC кода.
Часто в микросхемах DC делают несколько разрешающих
входов, а разрешающей комбинацией является их конъюнк-
ция.
256
Рис. 2.1. Схема прямого, полного DC типа 2:4 (а) н временная диаграмма его
работы (б)
Методы наращиваемости (каскадирования) дешифраторов —
последовательный с использованием разрешающих входов для ор-
ганизации дополнительных разрядов бинарного кода (рис. 2.2, а) и
пирамидальный метод расширения (рис. 2.2, б).
Линейные дешифраторы являются самыми быстродейству-
ющими, так как обладают минимальной временной задержкой
при прохождении сигнала. Наращиваемость дешифраторов пи-
рамидальным способом увеличивает время прохождения сигна-
ла, но при использовании DC в устройствах отображения ин-
формации быстродействие их не является существенным пара-
метром.
Дешифраторы, как СИСы, широко применяются в инфор-
мационно-измерительной технике. Они часто работают со счет-
чиками, создавая новый функциональный узел—рапределитель
с памятью, записывая или считывая информацию из ячеек по за-
257
данному на входе DC адресу; служат для преобразования ДДК
кода в десятичный с целью управления индикаторными и печа-
тающими устройствами.
258
Демультиплексор (DMX) — это новое цифровое устройство,
хотя оно строится на интегральной схеме дешифратора. Основ-
ное назначение DMX — коммутировать информацию от одного
источника на один из N приемников, заданных адресом. Други-
ми словами, DMX — КЛС без памяти для выбора и коммутации
источника информации по одному из N каналов. Выбор нужного
направления коммутации последовательного кода по одному
каналу обеспечивается адресом этого канала.
DMX имеет один информационный вход Е, по которому
идет последовательная информация на канал, адрес которого за-
дается входной кодовой комбинацией, число выходных каналов
N=2”, где п — разрядность адресного кода канала.
Демультиплексору можно придать и такое функциональное на-
значение: преобразователь последовательного кода в параллельный.
В соответствии с алгоритмом работы демультиплексора со-
ставим таблицу истинности DMX типа 1:4 (табл. 8).
Таблица 8
Входы Выходы
Е А2 А1 F0 F1 F2 F3
0/1 0 0 0/1 X X X
0/1 0 1 X 0/1 X X
0/1 1 0 X X од X
0/1 1 1 X X X 0/1
На рис. 2.3, а показана ИС дешифратора, которая может
быть превращена функционально в демультиплексор типа 1:4.
Информационный сигнал следует подавать на вход Е, причем
канал, по которому эта информация пойдет на выход, определя-
ется адресом А2А1.
На временной диаграмме приведена посылка информацион-
ной кодовой комбинации 1011 по входу Е на канал с адресом 10
(2) (рис. 2.3, б).
Если число выходных шин превышает возможности одной
микросхемы, демультиплексоры наращиваются в систему. В пи-
рамидальных системах наращивание производится ступенями,
причем, каждая последующая ступень имеет адресных входов
больше предыдущей, как в дешифраторе.
259
б
1 2 Е DC0 1 2 3
Рис. 2.3. ИС дешифратора в роли DMX (а) и временная диаграмма его рабо-
ты (б)
Маркировка дешифратора / демультиплексора—HD...
2.2. Мультиплексор (MUX)
Мультиплексор — цифровое устройство комбинационного
типа, служащее для выбора по адресу и коммутации одного из
N информационных каналов на единственный приемник по
выходу.
Мультиплексор позволяет коммутировать в желаемом по-
рядке информацию, поступающую с нескольких входных шин
на одну выходную.
Мультиплексор это бесконтактный многопозиционный пе-
реключатель, с помощью которого осуществляется временное
разделение информации, поступающей по разным каналам.
MUX имеет информационные управляющие сигналы, кото-
рые могут быть адресными и разрешающими (стробирующими),
и один (реже два—парафазные) выход.
260
Управляющий сигнал — адресный, конкретно указывает ин-
формационный канал, который будет соединен с выходом. Разре-
шающий сигнал управляет одновременно всеми информационными
входами независимо от состояния адресных входов и позволяет син-
хронизировать работу мультиплексора с работой других устройств.
В соответствии с алгоритмом работы запишем таблицу ис-
тинности MUX типа 4:1 ( табл. 9).
Изображение ИС мультиплексора по ЕСКД и временная
диаграмма работы MUX при коммутации информации с каналов
по адресам в естественной последовательности даны на рис. 2.4
(коммутируется информация каналов 1011).
По каналам мультиплексора передается следующая информа-
ция: по нулевому каналу передается постоянный единичный сиг-
нал, по 1-му каналу передается нулевой сигнал, по 2-му каналу —
единичный сигнал, как и по 3-му каналу. При опросе каналов по-
следовательно, начиная с нулевого канала, на выходе с разреше-
ния (Е = 1) формируется кодовая комбинация 1011.
Таблица 9
Входы Выходы
Информационные Управляющие
адресные разрешающие
I» 11 к 13 А2 А1 Е F
X X X X X X 0 0
1/0 X X X 0 0 1 0/1
X 0/1 X X 0 1 1 0/1
X X 0/1 X 1 0 1 0/1
X X X 0/1 1 1 1 0/1
В данном случае мультиплексор выступает как преобразова-
тель параллельного кода в последовательный, хотя можно было
просто коммутировать информацию одного из каналов на выход
по адресу этого канала и с разрешения.
Мультиплексоры могут выпускаться промышленностью на
число информационных входов, не превышающее 16.
261
б
Рис. 2.4. ИС мультиплексора 4:1 (а) и временная диаграмма работы MUX (б)
Рис. 2.5. Таблица истинности логической операции (а) н реализация этой опе-
рации на MUX (б)
Большее число коммутируемых сигналов достигается путем
наращивания мультиплексоров. Имеется два метода наращива-
ния: объединение нескольких мультиплексоров в пирамидаль-
ную систему (обычно в пирамиде используется 2 ступени и реже
3) и последовательное соединение разрешающих входов.
При пирамидальном наращивании число MUX первой сту-
пени определяет число входов MUX второй ступени. При по-
следовательном расширении возможностей мультиплексора не-
обходимо использовать разрешающие сигналы ИС.
Мультиплексор — та база, на основе которой можно по-
строить любой сложности логическую функцию. Например, реа-
лизация логической функции неравнозначности для двух аргу-
ментов показана на рис. 2.5.
Маркировка мультиплексора•— КП....
2.3. Шифратор (CD)
Шифратор — это комбинационная схема, преобразующая
входной управляющий сигнал в кодовую комбинацию на выхо-
де, то есть шифратор выполняет функцию обратную дешифра-
тора. Если в шифраторе N входов и п выходов, то связь между
количеством входов и выходов устанавливается соотношением
N < 2 . Шифраторы применяются гораздо реже, чем дешифра-
торы, что связано с более специфической областью их применения.
Построим шифратор для кодирования шести управляющих
сигналов. Составим таблицу истинности в соответствии с алго-
ритмом работы шифратора (табл. 10).
Разряд выходного кода, например, А2 будет истинен, если на
вход будут поданы сигналы либо N4, либо N5, либо N6. На входе
шифратора может быть один и только один управляющий сигнал.
Таблица 10
Входные управляющие сигналы Выходная кодовая комбинация
N1 N2 N3 N4 N5 N6 А4 А2 А1
1 0 0 0 0 0 0 0 1
0 1 0 0 0 0 0 1 0
0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 1 0 0
0 0 0 0 1 0 1 0 1
0 0 0 0 0 1 1 1 0
263
Характеристические уравнения, формирующие разряды вы-
ходного кода, будут иметь вид:
А4 = N4 V N5 V N6;
А2 = N2 V N3 V N6;
A1=N1 VN3VN5.
Построение схемы шифратора по этим характеристическим
уравнениям может быть выполнено на элементной базе ИЛИ-
НЕ, ИЛИ, И-НЕ или И-ИЛИ-НЕ.
На рис. 2.6 показана схема шифратора на элементах ИЛИ.
В сериях ИС двоичный шифратор как самостоятельный эле-
мент может отсутствовать, но имеются приоритетные шифраторы,
выполняющие более сложную операцию. Частный случай работы
приоритетного шифратора превращает его в двоичный шифратор.
При работе вычислительных устройств часто решается зада-
ча определения приоритетного претендента на пользование ка-
ким-либо ресурсом. Несколько конкурентов выставляют свои за-
просы на обслуживание, которые не могут быть удовлетворены
одновременно. Нужно выбрать того, кому предоставляется право
первоочередного обслуживания. Простейший вариант решения та-
кой задачи: присвоить каждому источнику запросов номер фикси-
рованного приоритета. Высший номер—высший приоритет. При-
оритетный шифратор вырабатывает на выходе двоичный номер
старшего запроса. Если имеется только один запрос, то приоритет-
ный шифратор работает как обычный двоичный шифратор.
Рис. 2.6. Схема шифратора для формирования трехразрядного кода
264
Маркировка шифратора—ИВ....
Клавиатура компьютера использует алфавитно-цифровые
коды, которые позволяют закодировать 26 латинских строчных
букв, 26 латинских заглавных букв, 10 цифр, 7 знаков препина-
ний, от 10 до 40 других символов. Для этого используют семи-
разрядный двоичный код ASC II — код аски ( American Standard
Code for Information Interchange — Американский стандартный
код для обмена информацией).
Частичный список кодов ASC II показан в табл. 11.
Таблица 11
Символ Коды
ASCII Восьмеричный Шестнадцатеричный
А 1000001 101 41
В 1000010 102 42
С 100 ООН 103 43
%
М 1001101 115 4D
W 101 0111 127 57
пробел 0100000 040 20
) 010 1001 051 29
Ввод 0001101 015 OD
Возврат строки 000 1010 012 ОА
В промышленных сериях имеются приоритетные шифрато-
ры для восьмиразрядных и десятиразрядных слов.
2.4. Кодопреобразователи
В вычислительных устройствах для представления инфор-
мации используются десятичные коды, а для обработки в ЭВМ
— двоичные, поэтому существуют кодопреобразователи двоич-
ного кода в двоично-десятичный и двоично-десятичного в дво-
ичный, что встречается значительно реже. Информация типа уг-
265
левые и линейные перемещения обычно кодируется с помощью
кодовых масок в коде Грея. И код Грея и арифметические коды
являются непомехозащищенными.
Помеха как и полезный сигнал представляет собой появле-
ние флуктуационных всплесков на поле работы полезного сиг-
нала: если помеха появляется на позиции 0, то приемником вос-
принимается как единичный сигнал, если помеха на позиции
полезного сигнала имеет противоположную полярность, то по-
лезный сигнал может исчезнуть.
В любом арифметическом коде появление вместо нуля еди-
ницы и вместо единицы нуля искажает кодовую комбинацию,
но обнаружить это искажение невозможно, так как такая комби-
нация находится в возможном передаваемом множестве.
Бинарные коды, в которых работают ЭВМ, передаются на
такие малые расстояния между ИС, что в защите нет необходи-
мости. В каждой ЭВМ заложено тестирование на работоспособ-
ность схем. Код Грея при снятии кодовых комбинаций с датчика
преобразователя может допустить ошибку, но величина ее будет
минимальной. При передаче информации на расстояние, чтобы
избежать искажения ее, создают помехозащищенность кодовых
комбинаций.
Итак, кодопреобразователь — это комбинационная схема,
преобразующая код входа в код выхода. В частном случае, и
шифратор и дешифратор можно назвать кодопреобразователя-
ми: шифратор преобразует унитарный код в любой другой код, а
дешифратор — любой код в унитарный.
ДДК коды относятся к кодам частично помехозащищенным,
что определяется шестью лишними комбинациями. Если при
приеме информации появилась кодовая комбинация одна из
этих шести, то информация принята с ошибкой, и ее прием за-
прещается.
Достаточно просто строить любые двоично-десятичные ко-
ды из бинарных на стандартных дешифраторах и шифраторах. В
качестве примера построим кодопреобразователь из двоичного
кода в код Айкена.
266
Кодопреобразователь из бинарного в код Айкена форми-
руется (рис. 2.7) путем определенной коммутации выходов
DC со входами CD в соответствии с таблицей истинности
(табл. 12).
Таблица 12
Десятичное число Двоичный код Код Айкена Десятичное число Двоичный код Код Айкена
0 0000 0000 5 0101 1011
1 0001 0001 6 0110 1 100
2 0010 0010 7 0111 1101
3 001 1 001 1 8 1 000 1110
4 0100 0100 9 1001 1111
Рис. 2.7. Схема кодопреобразователя нз бинарного в код Айкена (а) н изобра-
жение его по ЕСКД (б)
2.5. Помехозащищеные коды
Рассмотренные выше коды являются непомехозащищенны-
ми, то есть искажение одного из символов не будет обнаружено
и исправлено. Чтобы повысить помехоустойчивость кодов вво-
дят избыточность, которая снижает скорость передачи инфор-
мации, но повышает ее достоверность.
Для оценки возможностей кодов с обнаружением и исправ-
лением ошибок удобно пользоваться понятием «кодовое рас-
стояние».
267
Кодовое расстояние между двумя кодовыми комбинациями
двоичного кода равно числу единиц при сложении их по модулю
2 (или числу несовпадающих элементов этих сигналов). Напри-
мер, кодовое расстояние между кодовыми комбинациями 1101 и
ОНО будет равно 3: 1101© 0110= 1011.
Декодирование после приема должно производиться так,
чтобы принятая кодовая комбинация отождествлялась с той раз-
решенной, которая находится от нее на наименьшем кодовом
расстоянии.
Пример.
1. Рассмотрим множество кодовых комбинаций с разрядно-
стью п = 3 и минимальным кодовым расстоянием dml„ = 1.
№ п/л Бинарный код № п/п Бинарный код
0 000 4 1 00
1 001 5 101
2 010 6 110
3 01 1 7 111
Все комбинации — разрешенные, это равнодоступный код,
в котором невозможно обнаружить ошибку, так как любая оди-
ночная ошибка трансформирует данную комбинацию в flpyiyto
разрешенную комбинацию.
' 2. Выберем из выше приведенного множества такие кодовые
комбинации, которые имеют минимальное кодовое расстояние
равное 2 (<!„;„ = 2) и будем считать их разрешенными, тогда все
остальные примем за запрещенные кодовые комбинации (табл.
13). Анализируя разрешенные кодовые комбинации, видим, что
все они имеют четное число единиц (при суммировании по мо-
дулю 2 разрядов кодовой комбинации результат нулевой), а за-
прещенные — нечетное число единиц. Поэтому при приеме ко-
довых комбинаций идет проверка на четность единиц в них: ес-
ли число единиц нечетно, то кодовая комбинация принята с
ошибкой. Исправить такую ошибку нельзя, но обнаружить мож-
но. Такая защита кодов называется защитой по четности ( или
но нечетности).
268
Таблица 13
Разрешенные кодовые комбинации Запрещенные кодовые комбинации
ООО 001
01 1 010
101 1 00
1 1 0 1 1 1
Из всех возможных комбинаций двоичного кода половина
удовлетворяет условию четности, а другая — условию нечетно-
ста. Число комбинаций N = 0,5 2П = 2Г" . Этот код с защитой по
четности можно построить, если к комбинациям двоичного кода
на все сочетания добавить по одному символу (0 или 1) так, что-
бы в сумме число единиц в каждой кодовой комбинации было
четным, тогда двоичный код с защитой по четности будет иметь
вид, приведенный в табл. 14.
Введение дополнительного разряда увеличивает dmin на 1,
при этом возможно обнаружение одиночной ошибки. Отсюда,
чтобы обнаружить г ошибок, минимальное кодовое расстояние
между разрешенными кодовыми комбинациями должно быть на
единицу больше числа обнаруживаемых ошибок:
djnin — г + 1.
3. Выберем кодовые комбинации с dmin = 3 при разрядности
п = 3.
Таблица 14
Десятичные числа Двоичный код
на все сочетания с защитой по четности
0 000 0000
1 001 001 1
2 010 0101
3 011 оно
4 100 1001
5 101 1010
6 по 1100
7 111 111 1
Для исправления одиночной ошибки каждой разрешенной
комбинации необходимо сопоставить свое подмножество за-
прещенных комбинаций, организованных за счет появления оди-
ночной ошибки в каждом разряде разрешенной кодовой комби-
нации. Прием любой из запрещенных комбинаций этого под-
множества рассматривается как прием соответствующей разре-
шенной, но ни один из элементов данной группы запрещенных
комбинаций не должен входить ни в какую другую группу, от-
носящуюся к другим разрешенным комбинациям.
Если за разрешенные комбинации принять 001 и 110 (с djnjn =
- 3), то необходимо сопоставить им непересекающиеся подмно-
жества запрещенных кодовых комбинаций;
ООО'
001
011
101
110
111'
100
010
Если принята одна из запрещенных комбинаций, например,
011, то очевидно, что произошла ошибка, а этой запрещенной
комбинации будет соответствовать разрешенная 001.
Для исправления ошибок кратности s dmin > 2s + 1. Для ис-
правления s и обнаружения г ошибок минимальное кодовое рас-
стояние должно быть:
drain — S + Г + 1.
Классическим и первым по времени кодом с обнаружением
и исправлением одиночной ошибки является код Хэмминга, ба-
зирующийся иа защите по четности.
Контрольные вопросы
1. Дешифратор, его назначение. Дешифратор типа 2:4с
разрешением. Его таблица истинности, характеристические
уравнения и реализация на любой элементной базе.
270
2. Построить последовательным способом из двух ИС ДС
типа 2 : 4 дешифратор типа 3 : 8.
3. Изобразить ИС дешифратора типа 3:8с разрешением и
построить временную диаграмму.
4. Построить пирамидальным способом дешифратор типа
4: 16 из дешифраторов типа 2 : 4.
5. Демультиплексор, его назначение. С помошью ДМХ типа
2 : 4 преобразовать последовательную кодовую комбинацию
1101 в параллельный код, преобразовать временную диаграмму.
6. Мультиплексор, его назначение. Преобразовать парал-
лельный код типа 1101 в последовательный и построить вре-
менную диаграмму.
7. Связь помехозащищенности кода с минимальным кодо-
вым расстоянием. Помехозащищенный код с защитой по четно-
сти. Организовать 8 кодовых комбинаций с защитой по четно-
сти при трех информационных символах.
8. Каковы требования к весам разрядов при организации
двоично-десятичных кодов? Составить таблицу истинности для
Д ДК кода типа 5-2-1-1. Организовать кодопреобразователь для
этог кода на базе СД и ДС бинарного кода.
9. Непомехозащищенный код Грея. Его организация и аппа-
ратные средства при снятии информации угловых перемещений.
Показать, при каких ситуациях возможно появление ошибки,
равной весу младшего разряда.
10. Минимальное кодовое расстояние для обнаружения и
исправления одиночной ошибки. Показать на кодовых комбина-
циях 101 и 010 с = 3 множества запрещенных комбинаций и
организацию исправления одиночной ошибки.
И. Шифратор, его назначение. Таблица истинности СД типа
4 : 2, характеристические уравнения.
Тема 3----------------
АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА
К арифметическим устройствам относятся устройства, на-
значение которых состоит в выполнении арифметических опе-
раций: сложение, вычитание, умножение, деление и сравнение.
При арифметических операциях сигналам 0 и 1 приписываются
не логические, а арифметические значения, и действия над ними
подчиняются законам двоичной арифметики.
Арифметическая операция — сложение является самой важ-
ной операцией, так как все другие арифметические операции
могут быть выражены через нее. Поэтому самыми важными ус-
тройствами в арифметических операциях являются полусумма-
торы и полные сумматоры.
3.1. Полусумматор и полный сумматор
Полусумматор (рис. 3.1, а)— арифметическое устройство,
выполняющее сложение двух операндов с организацией перено-
са. Полусумматор имеет два входа и два выхода. Таблица ис-
тинности полусумматора приведена ниже (табл. 15).
Выходы PjSi можно рассматривать как двоичную кодовую
комбинацию а2а1, в которой в бинарном коде отражается коли-
чество единиц в двух операндах. Характеристические уравнения,
описывающие выходы полусумматора будут иметь вид:
Si= AjBi+AiB^AjSBi; Pi = AiBj.
Таблица 15
Входы Ai Bi Выходы Si Pi
00 00
01 10
10 10
11 01
272
б
Рис. 3.1. Изображение по ЕСКД полусумматора (а) и полного сумматора (б)
Полный сумматор (рис. 3.1, б). При поразрядном сумми-
ровании полусумматор используется только при суммирова-
нии младших разрядов, когда на входах только два операнда
АО и ВО. Но начиная со второго разряда, с операндами А1 и
В1 складывается перенос от нулевого разряда РО, который
может быть равен 0 или 1, это сложение выполняется на пол-
ном сумматоре.
Таблица истинности полного сумматора (табл. 16) и его ха-
рактеристические уравнения будут иметь следующий вид:
Sj = Aj © Bi © Pw; = АД + (Ai © В,) Рм.
В соответствии с уравнениями полный сумматор можно
выполнить на любых логических элементах набора серии ИС.
Таблица 16
Входы Выходы
Ai Bi Рм Si Pi
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
273
3.2. Способы суммирования операндов
Сумматоры и полусумматоры являются той элементной ба-
зой, на которой выполняются все арифметические операции.
Суммирование многоразрядных операндов в зависимости от
быстродействия выполнения арифметической операции может
осуществляться различными способами:
• последовательный, когда два операнда записываются в
регистры сдвига с разрядностью п и тактовыми импульсами по-
разрядно, начиная с младшего разряда, суммируются на одном
полном сумматоре. Результат заносится в третий регистр сдвига
с разрядностью n + 1, а перенос — в D-триггер, который учиты-
вается при сложении следующих разрядов операндов при пода-
че его на Pj _ 1. Этот способ по аппаратным средствам самый
простой, но по скорости обработки информации — самый мед-
лен недействующий;
• параллельное поразрядное суммирование с параллельным
формированием переноса самый быстродействующий способ сум-
мирования, осуществляется за один такт, но технически реали-
зовать этот способ достаточно сложно;
• параллельное суммирование с последовательным перено-
сом по быстродействию определяется реализацией переноса, а
аппаратная реализация занимает среднее положение между вы-
ше указанными способами.
Рассмотрим суммирование двух четырехразрядных операн-
дов параллельным способом с последовательным переносом
(рис. 3.2).
При этом способе суммирования количество полных сум-
маторов определяется разрядностью слагаемых. Например, про-
суммируем десятичные числа в двоичном исчислении:
7 + 13 = 20 : 0111 + 1101 = 10100.
274
Рис. 3.2. Схема параллельного сум-
мирования двух четырехразрядных
операнда с последовательным пере-
носом (о) н изображение этой ИС по
ЕСКД (б)
Рассмотрим поразрядный процесс суммирования. Начи-
ная суммировать с младшего разряда, будем иметь результат:
аО + вО = 1 + 1 = 10 (SO = О, РО = 1);
al +в1 +Р0= 1 +0 + +1 = 10 (S1 =0,Р1 = 1);
а2 + в2 + Pl = 1 + 1 + 1 = 11 (S2 = 1, Р2 = 1);
аЗ + вЗ + + Р2 = 0 + 1 + 1 = 10 (S3 = О, РЗ = 1).
Таким образом, P3S3S2S1SO= 10100.
275
При сложении n-разрядных чисел, кратных 4, используют
метод наращиваемости ИС: РЗ каждой предыдущей ИС сумма-
тора подается на вход Pi _ 1 следующей ИС.
Быстродействие многоразрядного сумматора ограничено за-
держкой распространения переноса от младшего разряда к
старшему.
3.3. Выполнение операции вычитания на сумматорах
Для операций вычитания строятся специальные схемы вы-
читателей (субтракторы). В них операция вычитания произво-
дится с займом из соседнего (старшего) разряда.
В вычислительной технике операция вычитания обычно за-
меняется сложением уменьшаемого с вычитаемым, представ-
ленным в дополнительном коде.
Пример. Произвести вычитание двух операндов: Aj - В, =
= PSj — разность; уменьшаемое—А, = аЗа2а1 аО; вычитаемое В; =
-вЗв2в1вО.
Вычитаемое переводится в дополнительный код: Bi доп.к =
=вЗ в2 в1 вО + 1,тогда аЗа2а1а0-вЗв2в1в0=аЗа2а1а0+(вЗ в2 в1 в0+
+ 1).
Рассмотрим процесс вычитания:
1) при операндах А, > В,: 6 - 3 = 0110 - 0011 = 0110 + (1100 +
+ 1) = 0110+ 101 = 1)011 —разностью является положительная 3.
При вычитании разрядность разности не может быть боль-
ше разрядности уменьшаемого, поэтому появление сигнала на
выходе Р не может характеризовать значимость разряда позици-
онного арифметического кода. Р — перенос показывает знак
разности (при Р = 1 разность положительна или равна 0, при Р =
0—разность отрицательна);
2) при операндах А, < В,: 3 - 6 = 0011 - 0110 = 0011 + (1001 +
+ 1) = 0011 + 1010 = 0)1101 — разность — отрицательная 3 в до-
полнительном коде или 0)0011 — отрицательная 3 в прямом коде.
Отрицательное число представлено в дополнительном коде
и переводится в прямой также, как прямой в дополнительный:
то есть сначала дополнительный код инвертируется, а затем до-
полняется 1: 0) 0010 + 1 = 0) 0011.
Схема выполнения операции вычитания показана на рис. 3.3.
276
б
Рис. 3.3. ИС сумматора, приспособленная для выполнения операции вычита-
ния (а) и ИС, на которой можно выполнять как операцию сложения, так и
операцию вычитания (б)
аЗа2а1аО + (вЗв2в1вО + 1) = PS3S2S1SO, Р—перенос, по ко-
торому определяется знак разности.
На рис. 3.3, а перед разрядами вычитаемого ставится инвер-
тор, а на Р, _ I подается 1, то есть вычитаемое заносится на сум-
матор в дополнительном коде.
На рис. 3.3, б ИС сумматора может выполнять как функцию
арифметического сложения, так и операцию арифметического вы-
читания, в зависимости от сигнала на входе Рц, а воспользовав-
шись элементами неравнозначности перед разрядами вычитаемого
при сложении организуется прямой код, а при вычитании обрат-
ный: при сложении Pj-i = 0 и Bj © 0 = в,; при вычитании Рц = 1 и
в, © 1 = в,.
3.4. Выполнение операций умножения
и деления на сумматорах
При умножении чисел также используются сумматоры, если
представить эту операцию, как последовательное сложение множи-
мого число раз равное множителю, либо организовать как умноже-
ние обычных чисел и воспользоваться сумматорами с последова-
тельным переносом. Выполним операцию умножения двух чисел
(рис. 3.4).
277
Например, умножим a2ala0 на в2в1в0.
а2 al аО
в2 в1 вО
а2в0 al вО аОвО
а2в1 а1в1 а0в1
а2в2 а1в2 а0в2
а2в2 (а2в1+а1в2) (а2в0 + а1в1+а0в2) (а1в0 + а0в1)а0в0
Р S4 S3 S2 SI SO
Рис. 3.4. Схема умножения двух трехразрядных операндов на сумматорах
278
Выполнение операции деления на ИС сложнее других
арифметических действий, так как возможны случаи, когда
частное является иррациональным числом и результат пред-
ставляют в округленном виде. Операция деления требует
большого времени. Часто при делении делитель вычитается
из делимого с помощью субтрактора. В ходе каждого вычи-
тания на выходе вычитателя формируется импульс, подсчи-
тываемый счетчиком.
3.5. Компаратор
Сравнение двух чисел в двоичном и двоично-десятичном
кодах — это тоже арифметическая операция, которая широко
используется в вычислительном процессе.
Компаратор может быть построен на базе сумматора, вы-
полняющего операцию вычитания. Проанализировав резуль-
тат, составляем таблицу истинности для операций: равенства —
Fa = в; неравенств—Fa> в иРа< в (табл. 17).
Характеристические уравнения компаратора:
Еа = в=Ё§;
Fa>B=XS Р;
Fa < в = Р,
где XS = SO V SI V S2 V S3 — выходы ИС сумматора, подан-
ные иа логическую схему дизъюнкции.
Построив на ИС сумматора для двух четырехразрядных
двоичных числа вычитатель и оформив по характеристическим
Таблица 17
Входы Выходы
ESj Р Fa- в Fa>B Fa<B
0 0 — — —
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
279
Рис. 3.5. Схема компаратора на ИС сумматора-вычитателя
уравнениям функции Fa = в, Fa > в и Fa < в, получим принципи-
альную схему компаратора (рис. 3.5).
В сериях ИС устройства сравнения кодов выполняются по
другому принципу: при сравнении двух двоичных кодов исполь-
зуют операции равнозначности.
3.6. Специализированные арифметические операции
3.6.1. Защита информации по четности
С помощью специализированных микросхем выполняется
арифметическая операция — проверка двоичных чисел по четно-
сти (нечетности). Эта операция позволяет повысить надежность
передачи двоичной информации. Хотя цифровые сигналы меиее
подвержены помехам по сравнению с аналоговыми сигналами,
но с возможностью появления ошибки приходится считаться.
280
Как уже отмечалось в разделе помехозащищенных кодов,
одиночная ошибка может быть обнаружена при защите кодов на
четность (нечетность).
На рис. 3.6 показана схема передачи n-разрядной информа-
ции от передатчика к приемнику с проверкой по четности. На
передающей стороне все сигналы суммируются на элементах по
модулю 2 и формируется дополнительный бит, то есть на при-
емную сторону поступает п+1 сигналов, которые суммируются
по модулю 2. Если при передаче не произошло ошибки, то на
выходе при проверке «на четность» появляется сигнал 0, кото-
рый позволяет принять правильную информацию, если 1, то за-
прещается прием информации.
I, ® 12 ® 13 ® 14 = доп. бит — на передающей стороне,
I, Ф12 ® 13 ® 14 Ф доп. бит = е -— на приемной стороне,
е— это сигнал либо разрешения, либо запрещения приема
информации в зависимости от значения сигнала (0 или 1).
3.6.2. Мажоритарный элемент
Один из приемов повышения достоверности цифрового уст-
ройства яаляется троирование аппаратуры. Устанавливается три
(нечетное число) одинаковых цифровых блоков, на каждый из ко-
торых заводятся все входные величины. Входные сигналы трех
блоков поступают на специальный узел мажорирования (мажори-
тарный элемент, кворум-элемент), который формирует из них вы-
ходной сигнал по принципу голосования «два из трех». В случае
отказа одного из трех блоков сигнал на выходе мажоритарного
элемента все равно останется верным.
В ряде серий узлы мажорирования выпускаются в виде мик-
росхем с аббревиатурой ЛП. Изображение мажоритарного эле-
мента показано на рис. 3.7, его табли-
ца истинности—табл. 18. А_____
В----
Рис. 3.7. Изображение мажоритарного эле-
мента по ЕСКД
281
В реальных схемах мажоритарного контроля обычно при-
меняют три узла мажорирования. Своими входами они подклю-
чены к трем входным каналам параллельно, а их выходы обра-
зуют три выходных канала. Такое включение защищает систему
от одиночной ошибки не только во входном канале, но и в са-
мом узле мажорирования.
Таблица 18
Входы Выходы
М Код канала, где произошла ошибка
А в с AI АО
0 0 0 0 1 1 1 I 0 0 1 1 0 0 1 1 0 I 0 I 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 1 0 0 0 1 0 1 1 0 1 0
3.6.3. Арифметико-логическое устройство (ALU)
Арифметико-логическое устройство — это сердце микро-
процессора, оно выполняет арифметические и логические опе-
рации.
ALU — специализированная микросхема, выполняющая в
соответствии с программой на входах арифметические и логи-
ческие преобразования двоичной информации. Основой ALU
служит сумматор, схема которого дополнена логикой, расши-
ряющей функциональные возможности ALU и обеспечивающей
его перестройку с одной операции на другую.
Обычно ALU предназначена для работы с четырехразрядными
двоичными числами и для наращиваемости разрядности использу-
ют выходы последовательных или параллельных (ускоренных)
переносов. Интегральная схема ALU показана на рис. 3.8.
282
Рис.3.8. Интегральная схема арифметико-ло-
гического устройства
Над двумя операндами: Ai - >
a3a2ala0 и Bj - > вЗв2в1вО под дей-
ствием кода операции s3s2sls0 вы-
полняются арифметические и логи-
ческие операции. Вход М определяет
характер операции: при М = 1 внут-
ренний перенос бездействует и ALU
выполняет логические функции, они
выполняются поразрядно; при М = О
выполняются арифметические опе-
рации и разрешается перенос между разрядами.
Всего ИС ALU может выполнить 16 логических операций и
16 арифметических. С1 — вход для наращиваемости ALU, вы-
ход СО — выходной перенос, F, - > f3f2fIfO — результат выпол-
нения операций. Выходы G—образование ускоренного перено-
са и Н — распространение переноса используются при органи-
зации многоразрядных ALU в сочетании с блоком ускоренного
переноса (CPU). Выход А = В с открытым коллектором — вы-
ход при равенстве двух операндов.
Операции сложения и вычитания производятся с ускорен-
ным переносом из разряда в разряд, для чего имеется вход С1 и
выход СО. Оба сигнала переноса инверсны относительно сигна-
ла на входах А; и Вр если Aj и В, в положительной логике, то
сигналы переноса имеют низкий уровень напряжения, если А, и
В; в отрицательной логике — наоборот.
Способ наращиваемости ИС ALU для работы с однобайто-
выми операндами будет выглядеть так, как показано иа рис. 3.9.
со/-—£ci
ALU ALU
Рис. 3.9. Метод наращиваемости ИС ALU
283
Если ALU используется в качестве компаратора, сигнал
снимается с выхода А = В. В случае их неравенства сигнал сни-
мается с выхода СО, характеризующий соотношение между чис-
лами (табл. 19).
Таблица 19
С1 А Bi co
1 0 1 0 Aj А А А <B, <B, >Bi >Bi 1 1 0 0
Для арифметических операций над словами большей длины
ALU включают последовательно, и задержка распространения
сигнала переноса будет равна t3A.p.c, увеличенная в п раз по числу
последовательно соединенных ALU. Уменьшить время сумми-
рования можно, используя микросхемы для организации уско-
ренного переноса между отдельными ИС ALU, что сокращает
время суммирования примерно до ^.p.c.
Для обозначения микросхем ALU используют аббревиатуру
ИП (функциональное назначение ИС). ALU в микропроцессор-
ной БИС занимает центральное место (рис. 3.10).
Рис. 3.10. Место ИС ALU в МП БИС
284
Информация в ALU поступает из шины данных (IIID) через
буферные регистры, так как сама ИС ALU не имеет памяти, то
операнды должны временно храниться в буферных регистрах.
Выполнив операцию, заданную кодом операции (КОП), инфор-
мация должна быть переписана в память аккумулятора и потом
может быть послана в шину данных либо в буферный регистр
для участия в выполнении следующей арифметической или ло-
гической операции. ALU формирует признаки результата опера-
ции: число четное или нечетное; положительное или отрица-
тельное; результат нулевой или нет и т.п. Эти признаки позво-
ляют организовать выполнение условных переходов в про-
граммах пользователя.
Контрольные вопросы
1. Полусумматор для сложения двух одноразрядных чисел.
Его таблица истинности. Характеристические уравнения. Изо-
бражение полусумматора по ЕСКД.
2. Сумматор. Его таблица истинности. Характеристические
уравнения. Изображение сумматора по ЕСКД.
3. Организация ИС сумматора для сложения двух четырех-
разрядных двоичных чисел. Сложение — параллельное с после-
довательным переносом. Схема и пример: 12 + 10.
4. Организовать на базе ИС сумматора вычитатель. Схема. По-
казать на примере: 13 - 6 и 6 - 13. Назначение переноса при вы-
читании.
5. Организовать на базе вычитателя компаратор. Таблица ис-
тинности компаратора и его схема.
6. Показать на примере, как можно операции умножения и
деления заменить операцией сложения. Пример: 3 х 4 и 12 : 2.
7. ИС арифметико-логического устройства. Назначение вхо-
дов и выходов ИС. Место ALU в микропроцессорной БИС.
8. Организация ИС сумматора для сложения двух четырех-
разрядных двоичных чисел. Сложение — параллельное с после-
довательным переносом в старший разряд. Схема и пример:
11+9.
285
9. Организовать на базе ИС сумматора сумматор-вычита-
тель. Схема и пример: 7 + 8-3.
10. Организовать на базе ИС сумматора вычитатель. Схема.
Показать на примерах: 12-ЗиЗ-12. Объяснить назначение
переноса при вычитании.
Тема 4--------------------
ПАМЯТЬ
4.1. Виды памяти
Память предназначена для запоминания и хранения массивов
информации. Каждый код хранится в отдельном элементе памяти,
называемом ячейкой памяти. Основная функция памяти состоит в
выдаче этих кодов на выходе ИС по внешнему запросу.
Основные параметры памяти: объем — количество кодов,
которое может храниться в памяти и разрядность кодов —
1К = 1024 бит = 210,
1М (мега) = 1 048 576 бит = 2м,
1Г (гига) = 1 073 741 824 бит = 230.
Обычно память записывается: объем/разрядность или коли-
чество ячеек/ количество бит в одной ячейке.
В зависимости от способа занесения информации и хранения
ее ИС памяти разделяются на следующие основные типы:
• ПЗУ (ROM — read only Memory) — память только для чте-
ния, в которую информация записывается только один раз на этапе
изготовления ИС памяти. Эта память энергонезависимая;
• ППЗУ — программируемая ПЗУ (PROM — Programmable
ROM). В эту память информация заносится пользователем с по-
мощью специальных методов ограниченное число раз;
• РПЗУ — репрограммируемая (перепрограммируемая) па-
мять. РПЗУ — EPROM (Erasable Programmable ROM) допускает
стирание и перезапись информации. Но могут быть и однократ-
но программируемые ПЗУ. РПЗУ делятся на ПЗУ, информация в
которых стирается ультрафиолетовым излучением через специ-
альное прозрачное окошко, и с электрическим стиранием. В ре-
программируемых ЗУ возможно стирание информации и замена
ее новой в результате специального процесса, для проведения
287
которого ЗУ выводится из рабочего режима. Рабочий режим
(чтение данных) — процесс, выполняемый с относительно вы-
сокой скоростью. Замена же содержимого памяти требует вы-
полнения гораздо более длительных операций;
• ОЗУ — оперативная память (RAM — Random Access
Memory). Это память с произвольным доступом, запись в нее
очень проста и может производиться пользователем сколько угод-
но раз на протяжении всего срока службы. Оперативная память
энергозависимая;
• Flash-memory занимает промежуточное положение между
ОЗУ и ПЗУ.
Любая ИС памяти имеет следующие выводы:
• адресные выводы образуют щину адреса памяти. Количе-
ство адресных разрядов определяет количество ячеек памяти 2“;
• выводы данных, что организует шину данных. Код на ли-
ниях данных представляет собой содержимое той ячейки памя-
ти, к которой производится обращение в данный момент. Коли-
чество разрядов данных определяет количество разрядов всех
ячеек памяти. Выходы могут быть с открытым коллектором
(ОК), и выходы ЗС—с тремя состояниями;
• управляющие выводы (входы) определяют режимы рабо-
ты ИС памяти (CS — выбор ИС). У ОЗУ вывод WR — вход раз-
решения записи информации.
В ОЗУ, кроме выходной шины данных, имеется отдельная
входная шина данных, на которую подается код, записываемый
в ячейку памяти. Другой вариант — совмещение входной и вы-
ходной шин данных, двунаправленная шина данных, направле-
ние передачи информации по которой определяется управляю-
щими сигналами. Двунаправленная шина применяется обычно
при использовании четырехразрядной шины данных.
4.2. Типы постоянного запоминающего устройства
Постоянная память (ПЗУ) предназначена для хранения стан-
дартных программ, часто используемых для решения типовых
288
задач. Постоянная память используется в основном для считы-
вания записанной в ней информации. Запись же осуществляется
в постоянной памяти «раз и навсегда», либо весьма редко.
Большинство ПЗУ относятся к устройствам памяти с произволь-
ным доступом. ПЗУ должна быть энергонезависимой чтобы лю-
бой сбой или выключение питания не меняло его содержимого.
Имеется несколько типов формирования постоянной памяти.
1. ПЗУ с масочным программированием.
Набор битов, подлежащих запоминанию, фиксируется в ходе
технологического процесса с использованием маскирующих фото-
шаблонов на матрице незадейсгвованиых элементов. В каждой
ячейке памяти находится либо днод. либо полевой транзистор, не-
соединенные со строкой и столбцом (рис. 4.1, а). С помощью мас-
кирующих фотошаблонов устанавливаются связи со строкой и
столбцом тех ячеек памяти, в которых в соответствии с техниче-
ской документацией пользователя должна быть записана информа-
ция в 1 бит. Таким способом ПЗУ формируется только при массо-
вом производстве, так как изготовление масок для ИС частого
применения обходится весьма недешево.
2. ПЗУ формируется самим пользователем.
ПЗУ строится на матрице задействованных элементов (рис.
4.1, б), когда в каждой ячейке памяти находится диод либо по-
левой транзистор, соединенные со строкой и столбцом, то есть
каждая ячейка памяти имеет свой адрес. Такие соединения осу-
Рис. 4.1. Формирование ПЗУ на матрице незадействованных (а) н задейство-
ванных элементов (б)
289
кремния или из нихрома, напыленных последовательно с дио-
дом или транзистором. Запись информации производится на про-
грамматоре путем пережигания плавких перемычек. Ток выжига-
ния 20 — 50 мА, время программирования одного бита — не-
сколько мс.
3. Перепрограммируемое ПЗУ с ультрафиолетовым стиранием.
Пользователь может записать программу в ПЗУ с помощью
программатора, в случае же изменения ее или появления ошиб-
ки при записи он должен предварительно стереть всю записан-
ную информацию ультрафиолетовым излучением, а затем запи-
сать заново. В качестве ячейки памяти используется МОП-тран-
зистор с плавающим затвором из поликристаллического крем-
ния. При записи информации между стоком С (И) и П (подлож-
кой) прикладывается положительное напряжение в 20 — 25 В,
под действием которого в результате лавинной инжекции элек-
тронов на плавающем затворе (3) создается отрицательный за-
ряд, величина которого достаточна, чтобы канал стал проводя-
щим. Снятие высокого программирующего напряжения восста-
навливает обычное состояние областей транзистора и запирает
электроны в плавающем затворе, где оии находятся длительное
время. Стирание информации возможно только неэлекгрическим
способом, так как элемент памяти не имеет внешнего вывода за-
твора (рис. 4.2, а). Для стирания информации кристалл через
прозрачное окошко в корпусе облучают ультрафиолетом (до 30
мин). Стирание информации происходит со всего кристалла
всей памяти. Такой элемент памяти (элемент FAMOS) на тран-
зисторе Т2 связывается с шиной адреса для выборки через до-
полнительный транзистор Т1, называемый элементом связи.
4. Перепрограммируемое ПЗУ с электрическим стиранием.
Программирование и изменение содержания ПЗУ осуществ-
ляется с помощью электрических средств, требующих специ-
альных внешних устройств. Если запись осуществляется также,
как в элементе FAMOS, то стирание требует дополнительный
затвор, который позволяет обращаться непосредственно к дан-
ной ячейке памяти по адресу и изменять ее состояние. Такой
элемент памяти называется SAMOS (рис. 4.2, б).
290
Рис. 4.2. Ячейка памяти и связь ее со строкой н столбцом:
а—с УФ стиранием: б—с электрическим стиранием (ЭС)
Для элементов FAMOS число циклов перезаписи у отечест-
венных ИС составляет 10— 100, для элементов SAMOS допус-
кается 10 000 циклов перепрограммирования.
В настоящее время выпускают ИС памяти:
• с объемом от 32 байт до 8 Мбайт и более;
• с разным количеством разрядов 4, 8 или 16;
• с разными способами управления;
• с разными типами выходных каскадов — с ОК (открытым
коллектором) и ЗС (с третьим состоянием);
• с разным быстродействием (задержки составляют от еди-
ниц до сотен нс).
В качестве примера покажем ИС памяти К155 РЕЗ (рис. 4.3, а)
— это однократно программируемое ППЗУ с организацией объема
памяти в 32 х 8 бит. Для записи информации используют специ-
альный программатор, подающий на разряды данных импульсы
высокого напряжения. Тип выходных каскадов — ОК, то есть
обязательно надо подключить выходы через резисторы к шине
питания. Управляющий вход CS: при CS = 1 на всех выходах ИС
291
Рис. 4.3. ИС памяти с маркировкой К155РЕЗ (о) карта прошивки памяти (б)
6
Адрес 00 01 10 11
ООО FF FF FF FF
001 FF FF FF FF
110 FF FF FF FF
111 FF FF FF FF
памяти будет единица. Начальное состояние карты прошивки
для записи программы приведена на рис. 4.3, б.
Микросхема, однократно программируемая ПЗУ, имеет аб-
бревиатуру РТ, например, КР 556 РТ4, в которой исходное со-
стояние всех ячеек — нулевое. Тип выходного каскада — ОК,
управляющие входы CS1 и CS2 объединены по схеме И, для
записи информации используется программатор (рис. 4.4).
Среди отечественных микросхем с ультрафиолетовым сти-
ранием ( в маркировке они имеют буквы РФ) наиболее известна
серия К573 с широким набором типономиналов (рис. 4.5). Эта
микросхема имеет семиразрядный адрес строк и восьмиразряд-
ный адрес столбцов, число ячеек па-
мяти 32768, выход — байтовое слово.
Все биты установлены в 1. С помощью
программатора осуществляется проце-
дура записи: управляющие входы CS1
Рис. 4.4. Однокристальная программируемая
ИС постоянной памяти КР 556 РТ4
292
-- АО
А1
А2
А13
А14
CS1
CS2
UPR
PROM
DO
D6
D7
Рис. 45. ИС памяти с ультрафиолетовым сти-
ранием типа К573РФ8
и CS2 устанавливаются в 0; вход
UPR для подачи программирующего
высокого напряжения, на который
при чтении информации из ИС надо
подать напряжение питания. Тип вы-
хода ЗС (с тремя состояниями). Такие
ИС памяти являются самыми медлен-
ными, их задержки самые большие.
Основные временные характеристики МИС ПЗУ:
• задержка выборки адреса памяти (от установки входного
кода до установления выходного кода данных);
• задержка выборки МИС памяти (от установки активного
разрешающего управляющего сигнала CS до установки выход-
ного кода данных памяти).
Последняя задержка в несколько раз меньше первой задер-
жки.
Отечественные ROM характеризуются в настоящее время сле-
дующими параметрами: масочные ИС имеют информационную ем-
кость до 1 Мбита при временах доступа около 200 нс, микросхемы
с плавкими перемычками соответственно 64 Кбита и 80 нс, РПЗУ с
УФ стиранием 1 Мбит и 350 нс, РПЗУ с ЭС 64 Кбита и 250 нс.
4.3. Оперативное запоминающее устройство (ОЗУ)
В современных вычислительных устройствах память изго-
тавливается в основном на полупроводниковых элементах: би-
полярных и МОП-транзисторах. Память на биполярных транзи-
сторах имеет короткое время доступа, но потребляет значитель-
ную мощность и допускает размещение меньшего числа битов
при одинаковых размерах кристалла, процесс изготовления бо-
лее сложен, чем памяти на МОП-элементах. Такие ЗУ более до-
рогие и применяются при требованиях высокого быстродейст-
вия. В настоящее время МОП-технология является наиболее
распространенной при построении ЗУ.
293
Запоминающая ячейка оперативной памяти может быть ста-
тической либо динамической.
Статическая память проще по организации при небольшом
объеме, легче управление. Запоминающими элементами статиче-
ских ОЗУ служат триггеры с цепями установки и сброса. В связи
с этим статические ОЗУ называются также триггерными. Триг-
геры можно реализовать по любой схемотехнологии (ТТЛШ,
ПИЛ, ЭСЛ, п-МОП, КМОП и т.п.). Различие в параметрах этих
ЗУ отражает специфику той или иной схемотехнологии. В по-
следнее время наиболее интенсивно развиваются статические
ЗУ, выполненные по схемотехнологии КМОП, которая приобре-
тает высокое быстродействие при сохранении своих тра-
диционных преимуществ.
Динамическая память строится на ИС относительно деше-
вых, но в состав такой памяти входит много вспомогательных
ИС, и содержимое памяти необходимо периодически регенери-
ровать. На динамическом принципе строятся запоминающие ус-
тройства большого объема.
С совершенствованием технологии изготовления ЗУ стои-
мость памяти постоянно снижается и возрастает объем памяти,
занятый для решения одних и тех же задач.
4.3.1. Статическая ячейка памяти ОЗУ
Статическая ячейка памяти на триггере по любой схемотех-
нологии (рис. 4.6, а) представляет собой RS-триггер, способный
хранить информацию в 1 бит.
Шина адреса (ША), состааленная из адреса строки и адреса
столбца, используется для выбора ячейки памяти, и при отсут-
ствии сигнала выбора па адресной шине будет нулевой (U0)
сигнал. Разрядные шины предназначены для записи и считыва-
ния без разрушения информации. Напряжение на разрядных
шинах вне режима записи и считывания постоянно и обычно со-
ставляет 1 —1,5 В.
Пусть исходное состояние триггера О (Q = 0). При выборе
ячейки памяти на вентили И1 и И2 поступает сигнал с высоким
потенциалом, на разрядной шине Upl так же высокий потенци-
294
ал, а на UpO — низкий потенциал, поэтому в триггер по входу S
поступет единичный сигнал, а по входу R — нулевой потенциал,
в триггер записывается 1. При считывании напряжение на раз-
рядных шинах не изменяется. На вентиль ИЗ поступают сигна-
лы с выхода триггера Q и с ША. Если на выходе ИЗ появляется
высокий потенциал, то по разрядной шине UpO через резистор
Ryc потечет ток, организуя падение напряжения на резисторе,
что воспринимается ОУ как 1, то есть в ячейке памяти определяет-
ся единичное состояние, что и считывается. Временные диаграммы
формирования режимов работы статической ячейки памяти при-
ведены на рис. 4.6, б. Таким же образом можно рассмотреть за-
пись в триггер нулевого состояния и считывание этой информации.
Рис. 4.6. Статическая ячейка памяти ОЗУ (я), временная диаграмма записи и
считывания информации (б)
295
4.3.2. Динамическая ячейка оперативной памяти
Ячейка памяти динамического ОЗУ позволяет использовать
меньшее число транзисторов (не более трех) в каждой ячейке
памяти, чем в статических ОЗУ, а потому допускает высокую
степень интеграции полупроводникового ЗУ. Однако для реге-
нерации динамической памяти требуются дополнительные схе-
мы. Важным преимуществом динамической памяти является
более высокое быстродействие и малое потребление мощности
в устойчивом состоянии. Поэтому при потребности большого объ-
ема оперативной памяти используют динамические ячейки. Схема
динамической ячейки оперативной памяти приведена i ia рис. 4.7.
Транзистор Т1 является динамической ячейкой памяти. Для
выбора ячейки памяти с целью записи информации на затвор
транзистора Т2 подается отпирающий потенциал. На шине записи
появляется высокий потенциал и при открытом транзисготе Т2
на затворе транзистора Т1 формируется потенциал выше поро-
гового. Паразитная емкость С„ заряжается, и при исчезновении
сигнала записи открытое состояние транзистора Т1 сохраняется
за счет заряда паразитной емкости. Эта емкость начинает посте-
Еп+
Выбор ячейки для
считывания информации
Выбор ячейки для записи
информации
Рис. 4.7. Динамическая ячейка памяти ОЗУ
296
пенно разряжаться, при напряжении разряда ниже порогового
транзистор Т1 закрывается, и состояние ячейки памяти изменяется.
Если не провести нового обращения к памяти до разряда Сп ниже
порогового, произойдет потеря информации. Поэтому необхо-
димо регенерировать память каждой ячейки: если транзистор Т1
был открыт, то Сп подзаряжается и держит транзистор откры-
тым, а если транзистор Т1 был закрыт, то при гаком обращении
емкость не успевает зарядится до порогового напряжения, и
транзистор Т1 останется закрытым. Таким образом, в процессе
регенерации память сохраняется, но период восстановления па-
мяти составляет несколько микросекунд, в течение которого
должны быть опрошены все ячейки памяти динамического ОЗУ.
Считывание информации из ячейки памяти производится
следующим образом: выбирается по адресу ячейка памяти пу-
тем подачи на затвор транзистора ТЗ отпирающего потенциала
и если транзистор Т1 открыт, то разрядная емкость Ср разряжа-
ется, и по шине считывания потечет ток, который улавливается
ОУ, на его выходе создается единичный сигнал. В противном слу-
чае емкость Ср не способна разрядиться, состояние ОУ не изменя-
ется, что говорит о наличии в ячейке памяти нулевого сигнала.
4.3.3. Архитектура ОЗУ
На рис. 4.8 показана архитектура ОЗУ с произвольным дос-
тупом по системе 3D. Недостаток такой организации памяти —
использование сложных элементов памяти, имеющих два управ-
ляющих ключа и большое число пересечений адресных и раз-
рядных управляющих шии. Адрес строки и адрес столбца пред-
варительно записываются в память регистров, а дешифраторы
подают высокие потенциалы на определенные строку и столбец.
На разрядные шины Upl — шина записи и UpO — шина чтения
подается разрядный потенциал. При такой архитектуре ОЗУ
можно обратиться по адресу к любой ячейке памяти для записи
в иее информации либо для считывания информации из любой
ячейки памяти по заданному адресу.
Архитектура ОЗУ по системе 2D показана на рис. 4.9.
гм
Адрес столбца
Адрес строки записывается в регистр для памяти и дешиф-
рируется, вызывая па определенной строке высокий потенциал.
Адрес строки формирует управляющий сигнал на выбор машин-
ного слова по строке. Обычно по строке формируется машин-
ное слово в один байт. В регистр по входу DM последователь-
но заносится машинное слово и через усилители и разрядные
формирователи записывается в элементы памяти, построен-
ные на триггерах (посылка информации на все столбцы про-
изводится одновременно). При считывании по адресу строки
с DBbix снимается последовательно однобайтовое слово.
В ОЗУ часто добавляют дешифратор выбора кристалла, уве-
личивая объем информации в 2К раз, где к — разрядность слова
выбора микросхемы.
Ввод/вывод данных
Рис. 4.10. Микросхемы статической оперативной памяти
299
4.3.4. Четыре способа организации статического ОЗУ
На рис. 4.10, а показана микросхема памяти для хранения
1024 бита или 1К информации. Чтобы разместитьНС восьмираз-
рядных слов в памяти, нужно иметь 8 таких ИС. Кодовая ком-
бинация А9-А0 является адресом одной из 1024 ячеек памяти.
Вход «Выбор кристалла» позволяет выбрать один из двух рядов
кристаллов. Единичный сигнал по входу «Выбор кристалла» по-
падает на входы ИС первого ряда (4ИС), а на второй ряд ИС
этот сигнал поступает через инвертор.
Широко используется запоминающее устройство статического
типа на 4 К (рис. 4.10, б) для доступа к единичной ячейке, либо для
доступа к полбайтовым машинным словам (рис. 4.10, в), либо
для доступа к однобайтовым машинным словам (рис. 4.10, г).
4.4. Сверхоперативная память (регистровая)
Память на регистрах может быть адресного и безадресного
типов и выполняется в основном на биполярных транзисторах.
Адресная СОЗУ располагается непосредственно в МП БИС
и является памятью на регистрах общего назначения (РОНах).
Эти регистры имеют наименование: А, В, С, D, Е, И, L и регист-
ровая пара HL, каждый из регистров имеет свой адрес: А — ак-
кумулятор (специализированный регистр), регистры В, С, D и Е
могут работать как одинарные регистры, но по специальным
командам организуют регистровые пары: ВС и DE помимо ре-
гистровой пары HL, имеющей адрес.
Адреса регистров:
RG А—> 111,
RGB-» 000,
RG С -» 001,
RGD—>010,
RGE—>011,
RGH-» 100,
RGL-» 101,
RGHL—> 110.
Адресная регистровая память используется для временного
хранения информации на время нескольких тактов выполнения
300
каких-либо команд, то есть обычно в эти регистры информация
перемещается ( от английского слова move). Команды переме-
щения данных состоят из кода операции, адреса приемника и
адреса передатчика.
Например, переместить информацию из регистра А в ре-
гистр С для временного хранения. Эта команда будет иметь вид:
mov С, А (мнемокод), его машинный код: 01 001 111, где 01 —
это код операции перемещения, 001 — адрес приемника RGC,
111 — адрес передатчика RGA. Таким образом, машинный код
этой операции в шестнадцатеричном коде будет 4F. Эта инфор-
мация сохраняется в регистре С до тех пор, пока в ней не поя-
вится потребность.
Безадресная СОЗУ может быть названа стековой. Эта па-
мять используется, если при выполнении программы пользова-
теля часто обращаются к подпрограммам, чтобы не увеличивать
объем основной программы. Тогда для выполнения подпро-
граммы вся информация, находящаяся в МП БИС, а это — со-
держимое РОНов и флажкового регистра F для организации ус-
ловных переходов, должна быть временно перемещена в стеко-
вую память, чтобы пользоваться «чистым» микропроцессором
при выполнении подпрограммы.
Выполнив подпрограмму, результат необходимо перенести
в оперативную память, а информацию из стековой памяти снова
вернуть в элементы памяти МП БИС, чтобы продолжать выпол-
нение основной программы пользователя.
В зависимости от того, в каком порядке перемещается ин-
формация в стековую память, имеется два типа стековой памя-
ти: по алгоритму LIFO (last in — first out — последний вошел —
первый вышел) и по алгоритму FIFO (first in — first out -— пер-
вый вошел — первый вышел). Но независимо от алгоритма в
основной памяти обозначается вершина стека, а затем кодами
операции PUSH вся информация из регистров последовательно
заносится в стековую память, а кодами операции POP последо-
вательно переписывается в МП БИС. От того в каком порядке
информация переписывается в МП БИС определяет сам алго-
ритм. Каждое вычислительное устройство имеет определенный
301
алгоритм считывания информации и потому команды записи и
считывания должны располагаться в соответствии с алгоритмом.
Структурные схемы СОЗУ по алгоритмам LIFO и FIFO по-
казаны на рис. 4.11.
На рис.4.11, б показано сравнивающее устройство, которое
вырабатывает сигнал ошибки, если считывается информация из
регистра, в который ничего не было записано.
Рис. 4.11. Схема стековой памяти по алгоритму LIFO (о) и по алгоритму FIFO (б)
302
Счетчик и дешифратор выполняют роль распределителя, ко-
торый разрешающими сигналами последовательно вводит из
шины данных информацию в регистры памяти или выводит ее
из регистров в шину данных.
Контрольные вопросы
1. Архитектура ОЗУ — 3D. Схема.
2. Архитектура ОЗУ—2D. Схема.
3. Статическая ячейка памяти. Схема. Алгоритм записи и
считывания информации.
4. Динамическая ячейка памяти. Схема. Алгоритм записи и
считывания информации.
5. Адресная СОЗУ. Организация, назначение и располо-
жение в МП БИС.
6. Безадресная СОЗУ, ее организация по алгоритму FIFO.
Тема 5-----------------
АНАЛОГО-ЦИФРОВЫЕ
И ЦИФРО-АНАЛОГОВЫЕ
ПРЕОБРАЗОВАТЕЛИ (АЦП И ЦАП)
АЦП и ЦАП занимают важное место в системе обработки и
передачи информации. Преобразования аналоговых величин в
цифровые и цифровых в аналоговые являются основными опе-
рациями в вычислительных и управляющих устройствах, так как
большинство физических параметров (температура, давление, пе-
ремещение и т. п.) являются аналоговыми величинами, а боль-
шинство практических методов обработки, вычисления и визу-
ального представления информации — цифровыми.
Аналоговый сигнал — это непрерывный во времени и по
уровню сигнал, который может принимать бесконечно большое
число значений в любом заданном диапазоне при таком же чис-
ле моментов времени (рис. 5.1, а).
У дискретного сигнала амплитуда принимает конечное чис-
ло значений, причем два соседних уровня отличаются на эле-
ментарную величину Дх — квант, что определяет точность из-
мерения. Такая замена аналогового сигнала на дискретный на-
зывается квантованием по уровню (рис. 5.1, б).
Если непрерывный сигнал заменяется отдельными дискре-
тами, равными по амплитуде аналоговому в определенные, от-
личные на Дг, дискретные моменты времени, то такая замена
называется дискретизацией по времени (рис. 5.1, в).
Квантование по уровню и дискретизация по времени — это
еще, один способ представления аналогового сигнала дискрет-
ным: квантование по уровню в определенные моменты времени
(рис. 5.1, г).
Представление аналоговой информации в цифровой фор-
ме позволяет реализовать высокоскоростные, малошумящие,
304
Рис, 5.1. Непрерывная функция (а), ее квантование по уровню (б), дискрети-
зация по времени (в) и квантование по уровню и дискретизация по времени (г)
устойчивые и дешевые системы передачи данных на большие
расстояния. ЦАП, расположенные в оконечных устройствах,
восстанавливают аналоговый сигнал.
АЦП и ЦАП являются устройствами сопряжения вычисли-
тельного устройства и объекта управления. Они являются наи-
305
более сложными частями устройств обмена информацией и в
значительной степени определяют качество и эффективность
функционирования системы в целом. Преобразователи аналого-
вых величин в цифровые и цифровых в аналоговые, кроме того,
лежат в основе построения измерительной аппаратуры.
АЦП — устройство, принимающее входные аналоговые
сигналы и выдающее на выходе соответствующие им цифровые
сигналы, то есть АЦП дает представление аналоговой величины
в код.
ЦАП — устройство, принимающее входные цифровые сиг-
налы и выдающее на выходе соответствующие им аналоговые
сигналы, пригодные для работы с объектами и аналоговыми
устройствами, то есть ЦАП дает представление кода в аналого-
вой форме.
Характеристики ЦАП и АЦП имеют достаточно много па-
раметров. Среди них к основным можно отнести:
• точностные — точность устанавливает связь конкретно-
го напряжения любой заданной ступени с эталонным вольтом.
Разрешающая способность определяется напряжением, полу-
чаемым от деления полного диапазона напряжения на 2", где п
— число разрядов входного или выходного цифрового кода;
• временные — период квантования — интервал между
двумя преобразованиями; длительность цикла преобразования
— задержка между подачей сигнала на вход АЦП и моментом
выдачи кода; время преобразования — время, в течение которо-
го входной сигнал взаимодействует с АЦП;
• надежностные — способность к работе под действием раз-
личных дестабилизирующих факторов (температуры, влажности,
времени); интенсивность отказов; время наработки па отказ н т.п.
5.1. Классификация ЦАП и АЦП по принципу действия
В основе принципа действия ЦАП и АЦП лежит развер-
тывание во времени процесса преобразования цифрового
сигнала в аналоговый (для ЦАП) и аналогового сигнала в код
(для АЦП).
306
ЦАП может преобразовывать цифровой код непосредствен-
но в аналоговый сигнал либо в промежуточный сигнал с даль-
нейшим преобразованием его в аналоговый.
ЦАП с непосредственным преобразованием могут быть па-
раллельными или последовательными, в зависимости от алго-
ритма обработки разрядов входного кода.
Наибольшее распространение получили ЦАП параллельного
действия, обладающие по сравнению с последовательными ЦАП
большим быстродействием, но относительно сложной аппара-
турной реализацией.
ЦАП с промежуточным преобразованием в качестве промежу-
точной аналоговой величины использует длительность или частоту
следования импульсов. Быстродействие таких ЦАП небольшое.
АЦП, классифицируемые по тому же принципу, могут быть
трех типов:
1) параллельные;
2) последовательные;
3) с промежуточным преобразованием в интервал времени
или частоту.
Параллельные АЦП обладают большим быстродействием,
но сложной аппаратурной реализацией.
Последовательные АЦП имеют несколько разновидностей в
зависимости от способа приближения квантованной величины к
преобразуемой, это преобразователи:
• с линейно нарастающим напряжением (с генератора пи-
лообразного напряжения);
• со ступенчато нарастающим напряжением (каждый такти-
рующий импульс вызывает приращение напряжения в ЦАП на
один квант Ах);
• с последовательным приближением, когда сравнение из-
меряемой величины производится с эталонным напряжением,
соответствующим старшему разряду по принципу дихотомии;
• с промежуточным преобразованием аналогового сигнала
во временной интервал, а затем в код. Такие преобразователи
очень распространены и используются как самостоятельные
устройства;
307
• интегрирующего типа, которые обладают высокой поме-
хоустойчивостью, что является решающим фактором.
5.2. Принципы построения ЦАП
5.2.1. Преобразователь кода в напряжение
с использованием делителя напряжения ПКН
иа матрице со взвешенными сопротивлениями
На рис. 5.2 показана схема преобразователя кода в напряже-
ние на резистивной матрице со взвешенными сопротивлениями
R -2' и на резистивной матрице R-2R (рис. 5.4).
Обычно код, переводимый в аналоговую величину, предва-
рительно записывается в регистр для памяти, а далее передается
на матрицу сопротивлений через ключи: «1» сигнал с любого
разряда регистра, попадая на ключ, отпирает его и опорное напря-
жение подается на разряд резистивной матрицы; «О» сигнал —
запирает ключ, формируя на его выходе напряжение низкого
уровня. Масштабированный усилитель позволяет формировать
на выходе ПКН усиленное напряжение и отделяет пассивную
резистивную матрицу от нагрузки.
8R
Рис. 5.2. ПКН на матрице со взвешенными сопротивлениями
308
В качестве примера рассмотрим формирование выходного
напряжения от кодовой комбинации 1000, а потом от 0001, с тем
чтобы вывести общую формулу для определения выходной ана-
логовой величины.
R3KB для матрицы от кода 1000 будет определяться величи-
ной (рис. 5.3, д):
4R 2R
R3„=------= S/6R = 4/3R ; R
4R+2R
4/3RR
4/3R + R
= 4/7R .
Величина выходного напряжения от кода 1000 составит:
U„ 4/7R
8R + 4/7R
= l/15Uon (без учета коэффициента переда-
чи ОУ).
RMB для матрицы от кода 0001 будет определяться величи-
ной (рис. 5.3, б):
8R 4R
8R+4R
= 8/3R
8/3R 2R
8/3R + 2R
= 8/7R .
Величина выходного напряжения от кода 0001 составит:
Рис. 5.3. Формирование напряжения на резистивном делителе от кода 1000 (а)
и 0001 (б)
309
и
вых'
8/7R
8/7R + R
= 8/15U„, (без учета коэффициента передачи
ОУ).
Таким образом, по весу каждого разряда кодовую комби-
нацию можно записать в виде а!а2а4а8: 1/15 Ll„„ — вес разряда
al; 8/15 Uon-—вес старшего разряда а8.
Итак, если на вход ПКН подается кодовая комбинация
а8а4а2а! —1001, то на выходе напряжение будет:
ивых = 9/15 Uon.
Если в кодовой комбинации больше одной значащей единицы,
то, используя принцип суперпозиции, Ивых определяется от каждой
разрядной единицы отдельно, а затем определяется суммарно.
Общая формула определения выходного напряжения имеет вид:
U =--R°c N|
““ R 2"-Г
где Nj -— текущее значение в десятичном эквиваленте исходной
кодовой комбинации, п—разрядность кодовой комбинации.
Схема ПКН на резистивной матрице R-2R (рис. 5.4). В ка-
честве примера определим выходное напряжение от кодовой
комбинации 101. Используя принцип суперпозиции, определим
U’m от кодовой комбинации 100 (а1а2а4) и U” х от кодовой
комбинации 001 (а1а2а4).
На рис. 5.5 показано построение резистивного делителя для
кодовой комбинации 100 (а1а2а4) (см. рис. 5.5, а) и резистивные
делители для определения напряжений в точках Ua, Uc, U„ (см.
рис. 5.5, б, в, г).
и„ = 1/3 и№; иб = 1/2 Ua; U„ = 1/2 U6.
310
В результате на выходе масштабированного усилителя по-
лучаем напряжение
V =-^s.l—U .
R1 3 4 ”
При определении напряжения от кодовой комбинации 001
(ala2a4) напряжение на выходе масштабированного усилителя
определяется выражением
и" =—.
““ R1 3 °"
Результирующее напряжение будет иметь вид:
U =Ц* + U" = —-w- —- U .
ВЫХ ВЫХ ВЫХ ТТ Т О л ОП •
R1 3-4
В общем виде величина выходного аналогового сигнала оп-
ределяется выражением:
U =--£^-и
3R1 on 2„-i
где: Ni -— текущее значение кода; п — разрядность кодовой
комбинации.
Внутреннее сопротивление матрицы резисторов, независимо
от поданного на входы кодового слова, будет всегда постоян-
ным, равным 2/3 R.
Матрица из резисторов R-2R использует один номинал со-
противлений: R, так как резистор 2R есть последовательное со-
единение двух резисторов с номиналом R. Подбор сопротивле-
ний по величине и температурному коэффициенту достаточно
прост. Эта схема ЦАП является быстродействующей, практич-
ной и надежной, легко приспосабливается к полупроводниковой
или гибридной конструкции.
Преобразователь со взвешенными сопротивлениями сделать
легче, чем с матрицей R-2R, он прост и дешев, однако его можно
использовать только в качестве преобразователя со средней и
низкой разрешающей способностью. Диапазон сопротивлений
312
резисторов становится очень большим, если размер цифрового
кода больше 8 или 10 разрядов.
Так, если сопротивление младшего разряда в 2” раз больше
сопротивления старшего, то при сопротивлении старшего раз-
ряда в 10 кОм, оно должно быть 4096 МОм. Ни толстоплёноч-
ная, ни тонкопленочная технологии не могут обеспечить такого
диапазона сопротивлений. Дискретные сопротивления являются
более дорогостоящими и не обладают достаточно хорошим со-
гласованием и стабильными характеристиками.
Данные схемы ЦАП обладают погрешностями, характерны-
ми в основном для всех схем ЦАП:
• погрешности в подборе их температурных коэффициентов;
• наличие паразитных емкостей обуславливает задержку вы-
ходного сигнала, особенно при больших сопротивлениях;
• малые сопротивления вызывают падение напряжения на
ключах;
• паразитная индуктивность, наводки, шумы.
Точность преобразования требует большого времени уста-
новления UBblx для окончания переходного процесса в RC-цепях.
Изображение ЦАП по ЕСКД показано на рис. 5.6.
СР МР с D/A и
Рис. 5.6. Изображение ЦАП по ЕСКД
5.2.2. ЦАП с промежуточным преобразованием
Наибольшее рапространение получил ЦАП с преобразова-
нием кодовой комбинации во временной интервал — длитель-
ность импульса (рис. 5.7).
При сигнале «Старт» триггер опрокидывается в единичное
состояние и позволяет импульсам генератора С проходить через
313
Рис. 5.7. Схема ЦАП с промежуточным преобразованием
вентиль на счетный вход счетчика. Выходной сигнал триггера об-
нуляет счетчик по входу R, а также разрешает записать преобра-
зуемую кодовую комбинацию в дополнительном коде по входу
WR. На счетчик поступают счетные импульсы и при сложении со
своим дополнительным кодом на выходе CR организует сигнал,
который обнуляет триггер, и подача счетных импульсов прекраща-
ется. На выходе триггера организуется импульс длительностью t,
пропорциональный преобразуемой кодовой комбинации.
При использовании преобразователей кода во временной
интервал в многоканальном варианте удобен следующий способ
формирования конца временного интервала (рис. 5.8).
Рис. 5.8. Схема преобразователя кода во временной интервал в многоканаль-
ном варианте
314
В регистр записывается преобразуемый код и на схеме
сравнения поразрядно сравнивается с кодом, формируемым на
счетчике при подсчете электрических импульсов с генератора
импульсов. Если в регистре и счетчике коды одинаковые, то
схема сравнения вырабатывает стробирующий импульс конца
временного интервала, пропорционального входному коду. При
многоканальном варианте необходимо иметь для каждого кана-
ла отдельный регистр и схему сравнения кодов, а счетчик может
быть общим для всех каналов.
Ошибка преобразования определяется быстродействием млад-
шего разряда счетчика. Временной интервал таких преобразова-
телей затем превращается в напряжение, выделяемое RC-цепью
из последовательности импульсов как постоянная составляю-
щая, пропорциональная входному коду (рис. 5.9).
Рис. 5.9. Схема преобразователя временного интервала в напряжение (а) и
диаграмма преобразования (б)
315
5.3. Принципы построения АЦП
5.3.1. Параллельные АЦП
В основе построения параллельного АЦП лежит метод срав-
нения. Алгоритм этого метода следующий: измеряемое напря-
жение сравнивается с эталонными, величины которых отлича-
ются друг от друга на один квант: младший эталон равен одному
кванту, следующий — двум квантам и т. д., старший эталон ра-
вен 2"“* квантам.
В параллельном АЦП на каждый разряд используется компа-
ратор, в котором сравнивается измеряемое напряжение с эталон-
ным, поэтому число сравнений определяется разрядностью кода.
Код на выходах компараторов — единично-двоичный: если изме-
ряемое напряжение больше или равно эталонному, то на выходе
компаратора появляется 1 сигнал. Для представления результата в
двоичном коде необходим кодопреобразователь (рис. 5.10).
При таком преобразовании АЦП обладает высоким быстро-
действием, но увеличение разрешающей способности увеличи-
вает число компараторов, что делает реализацию практически не-
Рис. 5.10. Схема параллельного АЦП
316
реальной. Такие АЦП используются для шестиразрядной кодо-
вой комбинации.
5.3.2. Последовательное АЦП с ЦАП в обратной связи
АЦП с ЦАП в ОС является наиболее распространенным ти-
пом АЦП, где измеряемое напряжение может сравниваться либо
с линейно нарастающим напряжением, либо со ступенчатым на-
растающим напряжением.
Рассмотрим принцип работы АЦП с ЦАП в ОС, где эталон-
ное напряжение изменяется линейно-ступенчато (рис. 5.11).
По сигналу «Старт» триггер опрокидывается в единичное со-
стояние и разрешает проход импульсов с генератора импульсов
через вентиль (&) на счетчик. Счетчик их подсчитывает, а ре-
зультат счета поступает на ЦАП (ПКН), где с каждым счетным
импульсом ступенчато нарастает эталонное напряжение. На
компараторе производится сравнение измеряемого напряжения
с эталонным. Как только это равенство наступит, триггер опро-
кидывается в нулевое состояние, и прекращается доступ счет-
ных импульсов на счетчик. Счет останавливается, и на выходах
СТ2 формируется параллельная кодовая комбинация, пропор-
циональная измеряемому напряжению.
Основной недостаток этого метода — сравнительно боль-
шое время для кодирования сигнала. Из-за низкого быстродей-
ствия применение преобразователей счетного типа обычно ог-
раничено цифровыми вольтметрами.
Этот АЦП по ^выходу триггера можно рассматривать как АЦП
с промежуточным преобразованием во временной интервал. Пре-
образование временного интервала в код можно осуществить
следующим образом:
• временной интервал заполняется импульсами стабильной
частоты;
• подсчитывается число импульсов, что является конечным
результатом преобразования.
АЦП с последовательным приближением по быстродействию
занимает второе место после параллельного АЦП. Этот способ пре-
образования очень надежен и обладает высокой скоростью пре-
образования данных.
317
Рис. 5.11. Схема АЦП с ЦАП в обратной связи (д) и временная диаграмма его
работы (б)
Алгоритм дихотомического метода преобразования состоит
в следующем: измеряемая величина сравнивается с половиной
напряжения, максимально возможного Umax для представления
кодом данной разрядности.
318
Рис.5.12. Временная диаграмма преобразо-
вания измеряемого напряжения в код мето-
дом последовательного приближения
Если измеряемое напряжение
больше Umax/2, то результат сравне-
ния записывается в память в виде
1 бита, а на выходе ЦАП сохраня-
ется величина напряжения, соответ-
ствующая старшему разряду форми-
руемого кода. Если измеряемое напряжение меньше Umax/2, то в
память заносится на место старшего разряда кода — 0, а на вы-
ходе ЦАП величина напряжения 0. Дальнейшее преобразование
происходит по той же схеме.
Рассмотрим процесс преобразования измеряемого напряжения
методом последовательного приближения (рис. 5.12).
Пусть необходимо измеряемое напряжение в 11 В с точностью
до 1В представить четырехразрядной кодовой комбинацией.
Сравнение Ц„3 сначала производится с напряжением Umax /2
(Umax для чстырехразрядного кода с точностью до 1 В составля-
ет 16 В). Так как 11 В больше 8 В, то в память записывается стар-
ший разряд кода 1, а на выходе ЦАП сохраняется эталонное на-
пряжение, равное 8 В. Дальнейшее сравнение ию происходит с
напряжением Umax/2 + Umax/4 = 8 + 4 = 12 В. Это эталонное на-
пряжение оказывается больше измеряемого и потому отказыва-
емся от прироста напряжения нового разряда, а в память сле-
дующий разряд кода записывается нулевым. Итак, на выходе
ЦАП после второго приближения напряжение равно 8 В, а в па-
мяти записаны разряды кода 10.
Далее формируем на выходе ЦАП следующее напряжение:
Umax/2 + Umax/8 = 8 + 2 = 10 В, эталонное напряжение меньше
измеряемого, поэтому в память записывается следующий разряд
кода 1 (101), а на выходе ЦАП эталонное напряжение равно 10 В.
И для последнего сравнения к напряжению на выходе ЦАП добав-
ляется вес последнего разряда, равный Umax/16 : Umax/2 + Umax/8 +
319
+ Umax/16 = 8 + 2+ 1 = 11 В, а в память при равенстве напряже-
ний записывается единица. Итак, в памяти сформирован код 1011
пропорциональный измеряемой величине с точностью веса млад-
шего разряда (1 В).
Этот метод преобразования позволяет за п шагов (п — раз-
рядность кода) выполнить весь процесс преобразования. Стати-
ческая погрешность таких АЦП невелика, что позволяет реали-
зовать АЦП на 16-ти двоичных разрядах.
Применяются такие АЦП при построении цифровых изме-
рительных приборов, в области цифровой обработки быстро из-
меняющихся сигналов и процессов.
5.3.3. Двухтактный интегрирующий АЦП
Двухтактный интегрирующий АЦП (рис. 5.13) применяется для
преобразования медленно изменяющихся сигналов с возможностью
наличия помех. Выбирая время интегрирования равным одному
илн нескольким периодам сигнала помехи, можно исключить их.
« с
Рис. 5.13. Схема двухтактного интегрирующего АЦП (а) и временная диа-
грамма (б)
320
Схема логического управления пропускает счетные им-
пульсы на счетчик. Как только он переполнится и на выходе пе-
реноса (CR) появится сигнал, то переключаются поданные на
вход интегратора напряжения. В течение заполнения счетчика
на интегратор подается измеряемое напряжение и период, в те-
чение которого это напряжение будет интегрироваться, посто-
янно (Т). Но так как измеряемые напряжения могут быть раз-
ными, то наклон интегрируемого напряжения различен, так как
он зависит от величины измеряемого напряжения. Напряжения,
подаваемые на вход интегратора через переключаемые контак-
ты реле, UH3 и Uon должны быть противоположными по знаку.
Через время Т на вход интегратора поступает Поп, и интегриро-
вание идет с противоположным знаком, но так как опорное на-
пряжение постоянно, то и наклон интегрируемого напряжения
всегда будет одинаков. Компаратор определяет момент перехо-
да интегрируемого напряжения через 0, создавая сигнал, запре-
щающий проход тактовых импульсов на вход СТ2. Временной
интервал, создаваемый в процессе интегрирования опорного на-
пряжения, пропорционален измеряемому напряжению, а код на
выходе СТ2 за это время определяет параллельную кодовую
комбинацию, пропорциональную измеряемому напряжению.
Контрольные вопросы
1. Место ЦАП и АЦП в системе передачи и обработки ин-
формации.
2. Как формируются напряжения на матрице с весовыми со-
противлениями?
3. Использование в качестве ПКН резистивной матрицы R-2R.
4. Схема ЦАП с промежуточным преобразованием.
5. Формирование самого быстродействующего АЦП.
6. Принципы организации АЦП последовательного типа.
7. Алгоритм АЦП последовательного приближения.
8. Организация АЦП с подавлением помех.
9. Схема АЦП с промежуточным преобразованием.
Тема 6----------------
СТРУКТУРА МИКРОПРОЦЕССОРА
Все аппаратные средства, рассмотренные в данном пособии,
входят в состав микропроцессора (МП), их функциональное назна-
чение и временные диаграммы работы изучены. Чтобы понять
принцип выполнения процэаммы пользователя аппаратными сред-
ствами микропроцессора, необходимо ознакомиться с микропро-
1раммным управлением, организуемым схемой управления (рис. 6.1).
Схема управления в зависимости от кода команды, извле-
ченной из оперативной памяти пользователя (ОЗУ) и записан-
ной в регистр команд, дешифрируется и по управляющему сиг-
налу с выхода дешифратора создает микропрограмму, состоя-
щую из микрокоманд. Каждая микрокоманда состоит из
последовательности микроопераций, подаваемых на те аппарат-
ные средства, которые участвуют в выполнении этой команды.
Шина данных
|теприэнаков(~
от объекта
-Н RG команд I Н6ВСОЗУ
Буферный | Дешифратор | I
ИбуФ^У И4
| Дешифратор!
Аккумулятор р--------1---—
Микропроцессор
к объекту
Устройства
ввода-вывода
[стг (счётчик) [yfe
Порты
Порты
ввода
Схема
управления
Шина адреса
Память пользователя ОЗУ
RG адреса j
Рис. 6.1. Структурная схема микроЭВМ
322
Вся другая аппаратура, связанная с шиной данных (ШД) и ши-
ной адреса (ША), оказывается в третьем состоянии (высоко им-
педансном или отключенном от ШД и ША).
Микропрограммное управление является средством упорядо-
ченной и гибкой реализации управления в микроЭВМ и альтер-
нативой аппаратному управлению. Микропрограммным управле-
ния называется способ организации работы устройства управле-
ния, при котором каждая микропрограмма реализует алгоритм
выполнения определенной команды.
Микрокоманда в общем случае содержит три поля управления:
1) генерация адреса следующей микрокоманды;
2) длительность такта;
3) операционная часть микропроцессора.
Первое поле предписывает, где взять и как преобразовать
информацию для генерации следующей микрокоманды. Это по-
ле управляет вычислением условий перехода, блоком прерыва-
ния и может содержать константы — адреса переходов к фикси-
рованной ячейке микропрограммной памяти.
Второе поле управляет работой схем синхронизации микро-
процессора, обеспечивающих выработку такта переменной дли-
тельности. Регулирование длительности такта— один из эффек-
тивных способов достижения повышения быстродействия МП.
Третье поле состоит из подполей, управляющих работой
арифметико-логического устройства (ALU) адресной обработки,
вычисляющего адреса команд и операндов в основной памяти
(выбор источников операндов и приемников результата опера-
ции ALU, организация сдвиговых операций), а также содержит
непосредственные операнды-константы и пр.
Обычно суммарная длительность микрокоманд составляет
30 — 100 бит и более. Такая значительная разрядность микроко-
манды обусловлена тем, что ее поле не перекрывается (за ис-
ключением полей констант для ALU, схем формирования адреса
микропрограммной памяти и полей специальных управляющих
сигналов), что характерно для горизонтального (унитарного)
способа кодирования микрокоманды.
Для синхронизации работы микропроцессора схема управле-
ния связана с генератором тактовых импульсов (ГТИ). Сигналы
323
с ГТИ в схеме управления преобразуются в многофазные син-
хросигналы, поэтому одновременно в течение одного периода
тактового импульса в МП возможны несколько групп событий,
зависящих от числа синхросигналов.
В ALU выполняются арифметические и логические операции
гад двумя операндами, записанными из шины данных в буферные
регистры. Так как ALU—функциональное устройство без памяти,
результат операции из ALU необходимо записать в специализиро-
ванный регистр — аккумулятор. Только при выполнении арифме-
тических и логических операций формируются признаки, по кото-
рым совершаются условные переходы программы. Эти признаки
записываются во флажковый регистр или регистр признаков. Для
сохранения данных на короткое время, определяемое несколь-
кими циклами, их помещают в регистры сверхоперативной па-
мяти — адресной (регистры общего назначения — РОНы), что
уменьшает время обращения к этим данным. Кроме того, орга-
низация регистровых пар на РОНах: ВС, DE и HL позволяет ра-
ботать с массивами чисел.
Счетчик — цифровое устройство, в которое записывается
адрес первой команды программы пользователя. При выполне-
нии программы содержимое счетчика изменяется по адресам ко-
да операции.
Регистр адреса при выполнении программы изменяет со-
держимое последовательно каждым адресом. Из регистра адреса
идет обращение к дешифратору памяти ОЗУ и в шину данных
посылается информация из регистра памяти, к которому обра-
тился дешифратор. При обращении к портам по адресу порта
через дешифратор устройства ввода-вывода информация от объ-
екта, прошедшая через АЦП, записывается в аккумулятор. При
выводе информации для управления объектом данные выводят-
ся из аккумулятора в порт вывода по адресу этого порта с раз-
решения дешифратора адреса порта. В ЦАП данные обрабаты-
ваются и в виде аналоговой величины поступают для управле-
ния объектом.
Вся информация в микропроцессоре передается в виде па-
раллельного кода, разрядность этого кода зависит от разрядно-
сти машинного слова, с которым работает данная микроЭВМ.
324
СПИСОК ЛИТЕРАТУРЫ
1. Гусев В.Г., Гусев Ю.М. Электроника.—М.: Высшая школа, 1991.
2. Мейзда Ф. Интегральные схемы. Технология и применения. —М.:
Мир, 1981.
3. Миловзоров В.П. Элементы информационных систем. •—- М.: Выс-
шая школа, 1989.
4. Миловзоров О.В., Панков И.Г Электроника. М.: Высшая школа,
2004.
5. Наумкина Л.Г. Усилители и функциональные генераторы. •— М.:
Изд-во МГГУ, 1995.
6. Наумкина Л.Г. Электроника и микропроцессорная техника: Учеб,
пособие. — М.: Изд-во МГГУ, 1995.
7. Прянишников В.А. Электроника: Полный курс лекций. — СПб:
КОРОНА принт, 2004.
8. Токхейм Р. Основы цифровой электроники. — М.: Мир, 1988.
9. Угрюмое Е. Цифровая схемотехника. — СПб, 2000
10. Ушаков В.Н., Долженко О. В. Электроника от транзистора до уст-
ройства.-—М.: Радио и связь, 1983.
11. Фрике К. Вводный курс цифровой электроники. —М.: Техносфера,
2003.
12. Щука А.А. Электроника / под редакцией профессора А.С. Сигова. —
СПб: БХВ—Санкт-Петербург, 2005.
СОДЕРЖАНИЕ
ПРЕДИСЛОВИЕ..........................................................5
ИСТОРИЯ РАЗВИТИЯ ЭЛЕКТРОНИКИ.........................................7
Часть 1
ПОЛУПРОВОДНИКОВЫЕ ПРИБОРЫ И ФИЗИЧЕСКИЕ
ОСНОВЫ ИХ РАБОТЫ.....................................................13
Тема 1. Полупроводниковые диоды......................................15
1.1. Электропроводность твердого тела...............................15
1.2. Примесная электропроводность...................................19
Контрольные вопросы..................................................22
1.3. Электронно-дырочный переход....................................23
1.3.1. Свойства р-п-перехода в равновесном состоянии...........24
1.3.2. Прямое включение диода..................................28
1.3.3. Обратное включение диодв................................30
Контрольные вопросы.............................................•....32
1.4. Разновидности полупроводниковых диодов и их использование......33
1.4.1. Выпрямительный диод и его вольт-амперная характери-
стика (ВАХ).....................................................34
1.4.2. Использование выпрямительных диодов.....................38
1.4.3. Диод Шоттки.............................................42
1.4.4. Стабистор и стабилитрон.................................44
1.4.5. Варикап.................................................46
1.4.6. Оптоэлектронные приборы.................................47
Контрольные вопросы....................................................................................52
Тема 2. Транзисторы биполярные.......................................54
2.1. Структура биполярного транзистора..............................54
2.2. Схемы включения транзисторов...................................58
2.3. Эквивалентная схема транзистора по схеме с ОЭ для малого
(переменного) сигнала.............................................. 61
2.4. Вольт-амперная характеристика (ВАХ) транзистора по схеме с ОЭ..63
2.5. Транзистор как диодная сборка..................................66
2.6. Схема замещения транзистора по схеме с ОЭ......................66
2.7. Основные параметры транзисторов с включением по схеме
с ОБ и ОК............................................................69
Контрольные вопросы....................................................................................72
326
Тема 3. Полевые транзисторы..................................73
3.1. Полевой транзистор с управляющим р-п-переходом.........75
3.2. МОП (МДП)-транзисторы с индуцированным каналом.........80
3.3. Вольт-амперные характеристики МОП-танзистора с инду-
цированным каналом...........................................82
3.4. Полупроводниковые цифровые элементы (ключи и переклю-
чатели)......................................................84
3.4.1. Ключи на биполярных транзисторах..................85
3.4.2. Ключи на полевых транзисторах.....................87
3.4.3. Транзисторные переключатели тока..................89
Контрольные вопросы..........................................90
Часть 2
ЦИФРОВЫЕ И АНАЛОГОВЫЕ ИНТЕГРАЛЬНЫЕ
СХЕМЫ........................................................93
Тема 1. Цифровые интегральные схемы..........................95
1.1. Основные классификационные признаки интегральных схем..95
Контрольные вопросы..........................................99
1.2. Технологические процессы изготовления интегральных схем.99
Контрольные вопросы..........................................ЮЗ
1.3. Логические элементы интегральных схем..................103
1.4. Основные характеристики и параметры базовых логических
элементов серин нтегральных схем транзисторно-транзисторной
логики.......................................................Ю8
Контрольные вопросы.........................................118
1.5. Базовые логические интегральные схемы различных логик..119
1.5.1. Интегрально-инжекционная логика (И2Л)............119
1.5.2. Эмиттерно-связанная логика (ЭСЛ).................121
1.5.3. Логические элементы на МОП-транзисторах..........124
1.5.4. Логические элементы на КМОП-транзисторах.........125
Контрольные вопросы.........................................Т11
1.6. Триггер как базовый элемент с памятью серии ИС.........128
1.6.1. Асинхронные RS-триггеры с прямыми и инверсным
входами.................................................130
1.6.2. Синхронный RST-триггер...........................134
1.6.3. Синхронный D-триггер.............................135
1.6.4. Универсальный JK-триггер.........................137
1.6.5. Счетный Т-триггер................................141
Контрольные вопросы.....,...................................142
327
Тема 2. Аналоговые интегральные схемы...................145
2.1. Параметры операционного усилителя как базового элемента
аналоговой ИС...........................................145
Контрольные вопросы.....................................148
2.2. Влияние обратной связи на параметры операционного усилителя.149
2.3. Использование ОУ при формировании решающих схем АВМ.........153
2.4. Линейные решающие схемы............................154
2.4.1. Усилитель с неинвертирующим входом...........154
2.4.2. Усилитель с инвертирующим входом.............155
2.4.3. Сумматор-вычитатель на базе ОУ...............156
2.4.4. Интегратор и фильтр низких частот (ФНЧ)......158
2.4.5. Дифференциатор и фильтр высоких частот (ФВЧ).162
2.5. Нелинейные аналоговые решающие схемы........................164
2.5.1. Усилитель-ограничитель.......................165
2.5.2. Логарифмический усилитель....................167
2.5.3. Усилитель-антилогарифматор...................168
2.6. Решение дифференциальных уравнений с помощью решаю-
щих усилителей..........................................169
Контрольные вопросы.....................................173
Часть 3
УСИЛИТЕЛИ И ФУНКЦИОНАЛЬНЫЕ ГЕНЕРА ТОРЫ.......... 175
Тема 1. Электронные усилители....................................177
1.1. Общая характеристика усилителей....................177
1.2. Основные параметры усилителей......................178
1.3. Каскад усилителя низкой частоты....................182
1.3.1. Расчет усилительного каскада по постоянному
току 182
1.3.2. Термостабилизация усилительного каскада......186
1.4. Поведение усилителя низкой частоты с емкостной связью
в частотном диапазоне...................................188
1.5. Выходной каскад усилителя..........................191
1.5.1. Режимы работы выходных каскадов усилителей...191
1.5.2. Выходные каскады усилителей..................195
Контрольные вопросы.....................................197
Тема 2. Генераторы импульсов различной формы............199
2.1. Характеристики сигналов передачи информации.......199
2.2. Генераторы прямоугольных импульсов.................200
2.2.1. Триггер Шмитта (мультивибратор с внешним воз-
буждением) .........................................200
328
2.2.2. Автоколебательный мультивибратор на базе ОУ............203
2.2.3. Мультивибратор иа базе асинхронного RS-триггера
с инверсными входами............................................204
2.2.4. Ждущий мультивибратор (одновибратор-таймер)............205
2.3. Генератор треугольных импульсов..............................207
2.4. Генератор пилообразного напряжения...........................209
Контрольные вопросы..................................................................................210
Тема 3. Источники вторичного питания................................212
3.1. Выпрямители..................................................213
3.1.1. Однофазный однополупериодный выпрямитель...............213
3.1.2. Однофазный двухполупериодный выпрямитель...............215
3.2. Сглаживающие фильтры ........................................216
3.3. Стабилизаторы напряжения.....................................217
3.4. Система электропитания ЭВМ...................................220
Контрольные вопросы..................................................................................221
Часть 4
ФУНКЦИОНАЛЬНЫЕ СХЕМЫ ЦИФРОВОЙ
ЭЛЕКТРОНИКИ.........................................................223
ОСНОВНЫЕ ЭЛЕМЕНТЫ КОМПЬЮТЕРА........................................225
СИСТЕМЫ СЧИСЛЕНИЯ И КОДИРОВАНИЕ.....................................227
Тема 1. Цифровые устройства на основе триггеров
(комбинационные логические элементы с памятью)......................232
1.1. Счетчики электрических импульсов..............................232
1.1.1. Асинхронный счетчик на суммирование....................233
1.1.2. Асинхронный счетчик на вычитание.......................235
1.1.3. Счетчнки в составе серий ИС............................236
1.1.4. Реверсивный счетчик.................................. 237
1.2. Счетчики с произвольным коэффициентом пересчета..............239
Контрольные вопросы.................................................242
1.3. Регистры......................................................243
1.3.1. Параллельный регистр...................................245
1.3.2. Регистр сдвига (последовательный регистр)..............246
1.3.3. Способ наращиваемости регистров.........................251
1.3.4. Функциональные узлы на базе регистров..................252
Контрольные вопросы.................................................253
329
Тема 2. Комбинационные логические схемы
без памяти.................................................255
2.1. Дешифратор/демультиплексор (DC/DMX)...................255
2.2. Мультиплексор (MUX)..................................260
2.3. Шифратор (CD).........................................263
2.4. Кодопреобразователи...................................265
2.5. Помехозащищенные коды.................................267
Контрольные вопросы...................................... 270
Тема 3. Арифметические устройства..........................272
3.1. Полусумматор и полный сумматор........................272
3.2. Способы суммирования операндов........................274
3.3. Выполнение операции вычитания на сумматорах...........276
3.4. Выполнение операций умножения и деления на сумматорах.277
3.5. Компаратор............................................279
3.6. Специализированные арифметические операции............280
3.6.1. Защита информации по четности...................280
3.6.2. Мажоритарный элемент............................281
3.6.3. Арифметико-логическое устройство (ALU)..........282
Контрольные вопросы........................................285
Тема 4. Память.............................................287
4.1. Виды памяти...........................................287
4.2. Типы постоянного запоминающего устройства.............288
4.3. Оперативное запоминающее устройство (ОЗУ).............293
4.3.1. Статическая ячейка памяти ОЗУ...................294
4.3.2. Динамическая ячейка оперативной памяти..........296
4.3.3. Архитектура ОЗУ.................................297
4.3.4. Четыре способа организации статического ОЗУ.....300
4.4. Сверхоперативная память (регистровая).................300
Контрольные вопросы........................................303
Тема 5. Аналого-цифровые и цифро-аналоговые
преобразователи (АЦП и ЦАП)................................304
5.1. Классификация ЦАП и АЦП по принципу действия..........306
5.2. Принципы построения ЦАП...............................308
5.2.1. Преобразователь кода в напряжение с использованием
делителя напряжения ПКН на матрице со взвешенными сопро-
тивлениями...........................................308
5.2.2. ЦАП с промежуточным преобразованием...........313
330
5.3. Принципы построения АЦП...........................316
5.3.1. Параллельные АЦП............................316
5.3.2. Последовательное АЦП с ЦАП в обратной связи.317
5.3.3. Двухтактный интегрирующий АЦП...............320
Контрольные вопросы....................................321
Тема 6. Структура микропроцессора ---------------------322
СПИСОК ЛИТЕРАТУРЫ......................................325
Лариса Геннадиевна Наумкина
*
ЭЛЕКТРОНИКА
*
Режим выпуска «стандартный»
Редактор текста Е.А. Евтеева
Компьютерная верстка
и подготовка орнгинал-макета Э. Ф. Губницкая
Дизайн серин Е.Б. Капралова
Зав. производством Н.Д. Уробушкина
Диапозитивы изготовлены в Издательстве МГГУ
Подписано в печать 16.01.2007. Формат 60x90/16.
Бумага офсетная № 1. Гарнитура «Times». Печать
офсетная. Усл. печ. л. 21,0. Тираж 2000 экз.
Заказ 582
ИЗДАТЕЛЬСТВО «горная книга»
ИЗДАТЕЛЬСТВО московского
ГОСУДАРСТВЕННОГО ГОРНОГО УНИВЕРСИТЕТА
Лицензия на издательскую деятельность
ЛР№ 062809
Код издательства 5X7(03)
Отпечатано в ОАО «Московская типография № 6»
115088 Москва, ул. Южнопортовая, 24
Магниевые штампы изготовлены в Первой
Образцовой типографии
a.
о
119991 Москва.
ГСП-1, Ленинский проспект, 6,
издательство «Горная книга», Издательство МГГУ;
тел. (495) 236-97-80; факс (495) 956-90-40;
тел./факс (495) 737-32-65
к ♦ н ♦ и ♦ г ♦ и
заказать по телефонам:
заказать по факсам:
ИЗДАТЕЛЬСТВА МОСКОВСКОГО
ГОСУДАРСТВЕННОГО ГОРНОГО
УНИВЕРСИТЕТА
И ИЗДАТЕЛЬСТВА «ГОРНАЯ КНИГА»
можно приобрести:
в киоске Издательства МГГУ (м. «Октябрь-
ская»-кольцевая, Ленинский просп., 6, глав-
ный корпус, 2-й этаж);
заказать через систему «Книга—почтой»; заказы
в произвольной форме направлять по адресу:
119991 Москва, ГСП-1, Ленинский
проспект, 6, Издательство МГГУ;
(495) 236-97-80,
(495) 737-32-65;
(495) 956-90-40,
(495) 737-32-65;
через e-mail: info@gornaya-kniga.ru
Распространение книг осуществляют
Издательство МГГУ, издательство «Горная книга»
и ООО «Горкниготорг»
Подробная информация размещена в Интернете
на сайте www.gornaya-kniga.ru
М АССОЦИАЦИЯ
«МИР ГОРНОЙ КНИГИ»
СТРУКТУРА АССОЦИАЦИИ
«МИР ГОРНОЙ КНИГИ»
ГИАБ является
ведущим
научно-практическим
журналом
в области горных наук,
геологии, экономики
добывающих отраслей,
высшего горного
образования
и смежных наук
ГОРНЫЙ
ИНФОРМАЦИОННО-
АНАЛИТИЧЕСКИЙ
БЮЛЛЕТЕНЬ
(ГИАБ)
Индекс Роспечати 46466
Индекс Прессы России 20983
ГИАБ внесен в список
периодических научных изданий,
рекомендуемых ВАК Минобразования
и науки России для публикации
научных работ соискателей ученой
степени доктора наук
Публикуемые в ГИАБ материалы содержат:
♦ статьи ученых высшей школы, НИИ, зарубежных специалис-
тов, руководителей горных предприятий и инженеров;
♦ полные тексты докладов ученых на симпозиумах, конферен-
циях, совещаниях;
♦ обзоры по защищенным диссертациям в области горного дела
и смежных наук;
♦ аннотации и рецензии на новые книги в области горного дела;
♦ публицистические, исторические и литературные материалы.
ГИАБ освещает работу семинаров ежегодного симпозиума
«Неделя горняка».
Периодичность издания 12 номеров в год. Объем каждого номера
408 страниц.
С 2004 г. ГИАБ выпускается в книжном формате, в твердом пере-
плете.
Распространение ГИАБ — преимущественно по подписке.
Возможен предварительный заказ отдельных номеров ГИАБ, вы-
пускаемых в текущем году, а также заказ номеров прошлых лет
По заявкам организаций издаются тематические и региональные
выпуски ГИАБ, препринты (брошюры), являющиеся официальным
приложением к бюллетеню.
Подписку и продажу
отдельных номеров
осуществляет
Издательство МГГУ
Заявки
с обратным адресом
направляйте по адресу:
119991 Москва,
ГСП-1, Ленинский пр., д. б,
Издательство МГГУ
По вопросам подписки,
получения экземпляров ГИАБ
и издания отдельных выпусков можно также
обращаться по телефонам (495) 236-97-80,
737-32-65; по факсу (495) 956-90-40
или по e-mail: info@gornaya-kniga.ru
В ИЗДАТЕЛЬСТВЕ
московского
ГОСУДАРСТВЕННОГО ГОРНОГО
УНИВЕРСИТЕТА
работает ДЕПОЗИТАРИЙ
Депонированные рукописи
приравниваются государственными
организациями (ВАК, Министерством
! образования и науки РФ н др.) к открытым
| публикациям
Справка
о депонировании
выдается в течение
суток
К депонированию принимают
рукописи по всем аспектам горного дела
н смежным дисциплинам
Депозитарий принимает
к опубликованию работы, которые
по каким-либо причинам не могут быть
напечатаны в журналах и сборниках
Депонирование
рукописей —
удобный и быстрый
вид публикаций
По вопросам депонирования обращайтесь
в Издательство МГТУ
Зав.
депозитарием —
Лариса Алексеевна
Руденко
119991 Москва, ГСП-1,
Ленинский пр-т, 6, Издательство МГГУ.
Телефон: (495) 236-97-80.
E-mail: gornaya_kniga@mail.ru.